Professional Documents
Culture Documents
OBJETIVOS Repasar los tpicos de diseo de amplificadores multi etapas con grandes ganancias, los criterios de utilizacin, el manejo de seales grandes y las caractersticas de salida. II. Medir seales en AC y apreciar la distorsin.
MATERIALES Y EQUIPOS REQUERIDOS Materiales 1BC548 NPN 1BC 558 PNP 2x5.6k, 2x2k, 1.5k, 240, 10k Condensadores 2x10uF, 2x100uF 1 Protoboard Cables de conexin Instrumentos 1 Osciloscopio 2 Cables de osciloscopio 1 Multmetro 1 Generador de Seales
III.
PROCEDIMIENTO: a) Armar el circuito de la figura mostrada y verificar la conexin de los mismos, antes de energizar.
b) Conectar las fuentes de tensin y medir el voltaje de cada terminal de los transistores respecto a tierra. A partir de estos datos, determinar el punto de operacin de cada uno.
VC1= 7.91v
VE2 = 8.63v
VC2 = -8.11v
IC1 = IE1 = VRE 1 / RC1 IC2 = IE2 = VR2 / ( RE2+RE2) VCE1= (VC1-VE1) VEC2= (VE2-VC2) = = 8.62v 16.74v
= 2.05mA = 1.94mA
c) Aplicar una seal de 10 mv senoidales en la entrada, a una frecuencia de 1KHz, para apreciar con el osciloscopio la seal de salida en el colector de cada transistor. Determinar de esta manera la ganancia de cada etapa.
Av1= VC1 / Vin = 100 Av2= Vo / VC1 = 7.5 Av (total)= Vo / Vin = 750
d) Aumentar la amplitud de la seal del generador y observar la distorsin en Vo. Anotar el mximo Vo permisible sin distorsin apreciable y a la vez medir la seal de entrada.
e) Variar el circuito para colocar el condensador del emisor 2 directamente en paralelo a las resistencias RE1 y RE2 (Esto hace al transistor 2 de alta ganancia). Calcular en forma experimental, nuevamente las ganancias Av1, Av2 y Av(total).
Av1= Vc2 / Vin = Av2= Vo / VC2 = Av (total)= Vo / Vin = (en AC) (en AC)
Bueno en este caso no se pudo determinar las ganancias de cada etapa, debido a que al poner el condensador del emisor 2 directamente en paralelo a las resistencias RE y RE, el transistor Q2 se vuelve de alta ganancia, elevando as la ganancia de todo el sistema y hacindolo oscilar excesivamente por lo que no se pudo tomar ninguna medicin.
Cuestionario: 1.Desarrollar completamente el circuito trabajado, con los valores de los elementos que se han usado. Usar los manuales para conseguir los datos del transistor. (Beta y Vbe)
Anlisis en DC:
IB 2
IC 2
IB 2 0.0088 mA
VE2 16.74 2 K (1.94mA) 12 VE2 8.62v
Anlisis en AC: Calculo de ganancias: La ganancia total de sistema estara dado por la ganancia del transistor Q1 multiplicada por La ganancia del transistor Q2: AVTotal = (AV1)(AV2) Para la primera etapa el transistor Q1 esta en configuracin emisor comn (EC) por lo cual su ganancia quedara:
* Ro hie1 200(1.93K ) AV1 2.83K AV1 150.04 AV1
Para la segunda etapa, el transistor Q2 esta en configuracin nada-comn (NC) o baja ganancia, por lo cual su ganancia quedara:
Ro RE' 1.63K AV1 0.24K AV1 6.94 AV1
2.-
Compara los valores de los puntos de reposo y las ganancias, obtenidas tericamente con los experimentales.
Datos Tericos Experimentales 7.96v 7.91v VC1 -0.69v -0.7v VE1 -0.056v -0.05v VB1 8.65v 8.7v VCE1 2.02mA IC1=IE1 2.02mA -8.12v -8.11v VC2 8.62v 8.63v VE2 16.74v 16.77v VEC2 1.96mA IC2=IE2 1.94mA -150.04 -100 AV1 -6.94 -7.5 AV2 750 AV(total) 1041.28
3.-
Explicar el diseo del circuito y como trabaja con los diferentes valores de la seal. Evaluar la estabilidad Este amplificador multi etapa consta de dos etapas, la primera conformada por Q1 es de alta ganancia y la 2da conformada por Q2 es de baja ganancia, el porque de que Q1 sea de alta ganancia y Q2 sea de baja ganancia se debe a que como Q1 tiene una alta ganancia, nos conviene que Q2 sea de baja ganancia para que la seal de entrada no se amplifique demasiado sobrepasando los limites de la fuente, provocando as que el sistema oscile. En cuanto al diseo del multi-etapa, el transistor Q1 se encuentra configurado en emisor-comn y el 2do transistor Q2 esta configurado en nada-comn o baja ganancia; de ah que Q1 es de alta ganancia y Q2 es de baja ganancia. Estabilidad: S = 1 + (RB/RE) = 1 + ( 5.6k/5.6k) S= 2
4.-
Proponer alguna mejora para optimizar el diseo. Lo que podemos hacer para optimizar el diseo es por ejemplo cambiar la resistencia del colector 1 por una resistencia de 1k, lo cual reducira un poco la ganancia del transistor Q1, dado que la resistencia de caga Ro seria menor que 1k (se deduce del paralelo), otra idea seria cambiar el transistor Q1 por un FET lo cual tambin reducira la ganancia de la primera etapa, lo que se logra con esto bajar un poco la ganancia total, para evitar que el sistema pueda oscilar.
5.-
Recalcular los condensadores para tener la frecuencia de corte mnima en 100 Hertz CE1 = 100 uf.
= 27.4 Hz.
CE1 = 47 uf.
= 29.77 Hz.
WC0 =
= 60 Hz.
Recalcular los condensadores para obtener la frecuencia de corte mnima de 100Hz. Si WC1 = WC2 = WC0 = 100Hz, entonces: 100(365.03) = 100(335.96) = 100(1667) = ; C1 = 27.4 uF. ; C2 = 29.77 uF. ; C3 = 6 uF.
6.-
Explicar la mxima ganancia sin distorsin, obtenida en el paso d) Esta ganancia mxima sin distorsin se debe a que, como el amplificador tiene una ganancia de casi mil, al ingresar una seal por ejemplo de 10mV, esta seal se multiplica por casi mil lo que nos da una seal de salida de aprox. 10v, lo cual si es posible debido que la fuente VCC es de 12v, pero en el caso de que se ingresara una seal por Ej. de 15mv, en la salida tendramos casi 15v los cual sobrepasa el valor de la fuente de alimentacin, el resultado es que en la salida se obtendra una forma de onda recortada, casi cuadrada, para los valores superiores alo 12mv.
7.-
Explicar que se consigue en el paso e) al colocar el emisor de Q2 directamente a tierra en AC. Lo que se logra con esto es hacer el transistor Q2 de alta ganancia dado que al poner el condensador directamente en paralelo a RE y RE, este pasara de la configuracin de nada-comn a emisor-comn y como se sabe esta ultima configuracin es de alta ganancia; el resultado de esto se vera en la salida del circuito en una oscilacin incontrolable.