Professional Documents
Culture Documents
ã¹]<gè…‚jÖ]æ<ËÖ]<Üé×Ãj×Ö<íÚ^ÃÖ]<퉉ö¹]
אאאא
א
א١٤٧
א א١٤٧ א
א
W،،אא،א
אאאאאאאאאא
א א ،א א א א א א
אאאאאא
،אאאאאא
K אאא
אאאאאאא
א ،א אא
א א א א א א א ،
א،אאאא
אאאאאאאאאאאאא
א א ،א
Kאא،אא
? ? ? א ? א א
Kאאאאאאא
אאאאאאא
،א،אאאא
Kאאאאא
،אאאא
Kא
אאאא
א١٤٧ א
א
،KKKאאאא
א،אאאאאא
Kאאא
א אאאאא
א،אא،אאאא
אאאאאאאא
אאאאאKאאא
،אאאאא،אאא
،אאא
אאאאאאא
אאאאא K אאאא
Kאאאאאאאא
אאאא،אא
א
Kאא،א،אא
،אאאא،
א،אאא א
Kאא
KKKKKK،א
אאא
ã¹]<gè…‚jÖ]æ<ËÖ]<Üé×Ãj×Ö<íÚ^ÃÖ]<퉉ö¹]
אאאא
א
אא
אא
١
אאא
Wאא
Kאאא •
Kאא •
Kאאאאאא• א
Kאאאא• א
Kאאאאא •
Introduction١J ١
א
(Binary Number System)אאאאא Kא
K(Digital Electronic Circuits) אאאאאאא
אא،אאאא
אאאKא(Decimal Number System)
אאאאאא
K(Hexadecimal Numbering System)
אאא(Octal Number System)
אאאאאאא
אאאK אאאאאאא
K אאאאאאא
Wאאאאא
KאK١
KאאאK٢
KאאאאאאK٣
KאאאאK٤
KאאאאאK٥
(Digit)אאאא
אאאאא(Symbol)،(Number)א
אאא(٠{١{٢{٣{٤, ... , ٨{٩)،א
אאאאאאאא،אא
،א(١٢٣)אאא(١٤)אאא،א
אאאא(١،٤)(١٤)אאאא
א(٦)(١،٢،٣)(١٢٣)
Kא
Decimal Numbering Systemאאא٢J ١
אאאאאאאא
(١٠)אאאאK
אאאא
(١٠)١٠א
K٠{١{٢{٣{٤{٥{٦{٧{٨{٩
(١٢٨)אא(Positional Weight) אא
،אE אFאא(٨)אא
(٢)אא،(٨ × ١ = ٨) ١אאא
אאאE
אאFאא
E
אFאאE١Fאא،(٢ × ١٠ = ٢٠)١٠
אK(١ × ١٠٠ = ١٠٠) ١٠٠אאא
W،אאאאא
(١ × ١٠٠) + (٢ × ١٠) + (٨ × ١) = ١٠٠ + ٢٠ + ٨ = ١٢٨
אאE١٠Fאאא
W١٠٠ = ١١٠ אאאא
........ ١٠٥ ١٠٤ ١٠٣ ١٠٢ ١٠١ ١٠٠
W١٢٨א
١ ٢ ٨
אאאא
١٠٢ ١٠١ ١٠٠
١ × ١٠٢ + ٢ × ١٠١ + ٨ × ١٠٠
(١٢٨)١٠ = ١٠٠ + ٢٠ + ٨
א١٠אא(١٢٨)אא
Kאאאא(Subscript)א
אאאאאא
W١٠ ١א
١٠٢ ١٠١ ١٠٠ • ١٠ ١
١٠ ٢
١٠ ٣
........
אא
(Decimal Point)
Binary Numbering Systemאאא٣J ١
(٢)(٢)
אאאאא
אאאאאאא .(١،٠) א
W(٢)
..... ٢٤ ٢٣ ٢٢ ٢١ ٢٠
Wאאאא
..... ١٦ ٨ ٤ ٢ ١
W(١١٠٠١)אא
٢٤ ٢٣ ٢٢ ٢١ ٢٠
١ ١ ٠ ٠ ١
= (١ × ٢٤) + (١ × ٢٣) + (٠ × ٢٢) + (٠ × ٢١) + (١ × ٢٠)
= ١٦ + ٨ + ٠ + ٠ + ١ = (٢٥)١٠
אא،אאאאא
אא(٢)אאאאאא
K(١١٠٠١)٢אא
Wאאאאא
אא (Binary Digit)א(Bit)א אW(Bit)אא■
אE
אFאאאK
אאא
(١١٠١١٠١)٢א(٤-bits)(١٠٠١)٢א،אא
Kא(٧-bits)
אא W(Number of Binary Combinations)אא■
K(bits)אאאא
Wאאא
N = 2 n
אאא= N W
(bits)א= n
Wאא(٢)אא
٢
N=٢ =٤
Wאא(٣)אא
N = ٢٣ = ٨
Wאא(٤)אא
٤
N = ٢ = ١٦
Kאאאאא
אאאW(Bit)אא■
א(١)(١)٢٠אאאא
٢٢א(٢)٢١אאא
אאאאאאאKא(٤)
אאא،אאא،אא
אאא(LSB)אא(Least Significant Bit)
K(MSB)אא (Most Significant Bit) אאאא
אאא(Bit)אאWEByte)
א ■
(٠)אאאאא،אאאא
אאאE Fאא(١)אא
אאאK אאא
א
K
(Byte)א
אאאא
WאאאK
١ byte = ٨ bits
Decimal-to-Binary Conversion אאאאא٤J ١
אאאא،אאא
(٢)אאאא(Sum of Weights Method)
אאא (Repeated Division–by–٢ Method)
Kאאא
אאאאאא١J ٤J ١
א،٢١٤א ،א(١٤)١٠אא
.(٠)א٢א
אאאK
אאאאאא
אא،(MSB)אאאא(LSB)
W
א
١٤ ÷ ٢ = ٧ ٠
٧ ÷٢=٣ ١
٣ ÷٢=١ ١
١ ÷٢=٠ ١
١ ١ ١ ٠
(MSB) (LSB)
W
(١٤)١٠ = (١١١٠)٢
Kא(٢٥)١٠אאWE١J ١F
Wא
א
٢٥ ÷ ٢ = ١٢ ١ (LSB)
١٢ ÷ ٢ = ٦ ٠
٦ ÷٢=٣ ٠
٣ ÷٢=١ ١
١ ÷٢=٠ ١ (MSB)
Wא
(١٤)١٠ = (١١١٠)٢
Kא(٨٧)١٠אאWE٢J ١F
Wא
א
٨٧ ÷ ٢ = ٤٣ ١ (LSB)
٤٣ ÷ ٢ = ٢١ ١
٢١ ÷ ٢ = ١٠ ١
١٠ ÷ ٢ = ٥ ٠
٥ ÷٢=٢ ١
٢ ÷٢=١ ٠
١ ÷٢=٠ ١ (MSB)
Wא
(٨٧)١٠ = (١٠١٠١١١)٢
אאאאא٢J ٤J ١
אאאאאא
אא (Decimal Fractions)אאאK(٢)אא
K(٢)אא
٠٫٣١٢٥אאאא(٠٫٣١٢٥)אא
אאא(٢)אאא،(٢)
(Carried Digits)אאK אאאא(٠)
אאאאאאאא
אK(LSB)אאא(MSB)אאאKא
W
א
٠٫٣١٢٥ × ٢ = ٠٫٦٢٥ ٠
٠٫٦٢٥ × ٢ = ١٫٢٥ ١
٠٫٢٥ × ٢ = ٠٫٥ ٠
٠٫٥ × ٢ = ١٫٠٠ ١
(LSB) ١ ٠ ١ ٠ (MSB)
Kא(٣٩٫٢٥)١٠אאWE٣J ١F
W(٢)אאאאאWא
א
٣٩ ÷ ٢ = ١٩ ١ (LSB)
١٩ ÷ ٢ = ٩ ١
٩ ÷٢=٤ ١
٤ ÷٢=٢ ٠
٢ ÷٢=١ ٠
١ ÷٢=٠ ١ (MSB)
Wא
(٣٩)١٠ = (١٠٠١١١)
W(٢)אאאא
א
٠٫٢٥ × ٢ = ٠٫٥ ٠
٠٫٥ × ٢ = ١٫٠٠ ١
W
(٠٫٢٥)١٠ = (٠٫٠١)٢
Wאאא
(٣٩٫٢٥)١٠ = (١٠٠١١١٫٠١)٢
٦٢٤ ÷ ٨ = ٧٨ ٠ (LSD)
٧٨ ÷ ٨ = ٩ ٦
٩ ÷٨=١ ١
١ ÷٨=٠ ١ (MSD)
Wא
(٦٢٤)١٠ = (٦١١)٨
אאאאא٢J ٢J ١٠J ١
אאאאאאאא
אא(٠٫٢٦٥)אאK(٨)אא
אאא ،(٨)٠٫٢٦٥אא
אאא(٠)אאא(٨)
K
אאאא( אCarried Digits)אאKא
א(MSD)
אא(LSD)אאא
W
اﻟﺤﺎﻣﻞ
٠٫٢٦٥ × ٨ = ٢٫١٢ ٢ (MSD)
٠٫١٢ × ٨ = ٠٫٩٦ ٠
٠٫٩٦ × ٨ = ٧٫٦٨ ٧
٠٫٦٨ × ٨ = ٥٫٤٤ ٥
٠٫٤٤ × ٨ = ٣٫٥٢ ٣
٠٫٥٢ × ٨ = ٤٫١٦ ٤ (LSD)
Wאא(٦)אאאאאא
(٠٫٦٢٥)١٠ = (٠٫٢٠٧٥٣٤)٨
Kאא(٤٤٫٥٦٢٥)١٠אאWE١٣J ١F
K(٨)אאאאא Wא
א
٤٤ ÷ ٨ = ٥ ٤ (LSD)
٥ ÷٨=٠ ٥ (MSD)
Wא
(٤٤)١٠ = (٥٤)٨
W(٨)אאאא
اﻟﺤﺎﻣﻞ
٠٫٥٦٢٥ × ٨ = ٤٫٥ ٤
٠٫٥ × ٨ = ٤٫٠٠ ٤
W
(٠٫٥٦٢٥)١٠ = (٠٫٤٤)٨
Wאאא
(٤٤٫٥٦٢٥)١٠ = (٥٤٫٤٤)٨
Octal-to-Decimal Conversion אאאאא ٣J ١٠J ١
(٨)אאאאאאא
אאKא٤٠٩٦, ٥١٢, ٦٤, ٨, ١אאאא
א(Digit)אאא
K
א אאא
Kאא
Kאא(٣٢٤)٨אאWE١٤J ١F
Wא
אא: ٨٢ ٨١ ٨٠
אא: ٣ ٢ ٤
אא ٠ ١ ٢ ٣ ٤ ٥ ٦ ٧
אא ٠٠٠ ٠٠١ ٠١٠ ٠١١ ١٠٠ ١٠١ ١١٠ ١١١
KאאאE١J ١F
אאא
Kא
Kאא(٣٥٧)٨אאWE١٦J ١F
Wא
(٣٥٧)٨ = ٣ ٥ ٧
= (٠١١١٠١١١١)٢
Kא(١٢٧٦٫٥٤٣)٨אאWE١٧J ١F
Wא
(١٢٧٦٫٥٤٣)٨ = ١ ٢ ٧ ٦ • ٥ ٤ ٣
= (١٠١٠١١١١١٠٫١٠١١٠٠٠١١)٢
Kאאא
Binary-to-Octal Conversion אאאא א٥J ١٠J ١
אאאאאאאא
J
–אאKא
אאאא
אאאאאאא
אא
Kאאאא
Kאא(١٠١١٠٠١٠١١١٠٠٫٠٠١٠١)٢אאWE١٨J ١F
Wא
٠٠١ ٠١١ ٠٠١ ٠١١ ١٠٠ • ٠٠١ ٠١٠
١ ٣ ١ ٣ ٤ • ١ ٢
אאאאאא
W
(١٠١١٠٠١٠١١١٠٠٫٠٠١٠١)٢ = (١٣١٣٤٫١٢)٨
Arithmetic Operations in Octal System אאאא٦J ١٠J ١
Kאאאא
Octal Addition אא١J ٦J ١٠J ١
א(٠،٩)א–אאאאא
א(١٠)א(٩)אאא،(٩)
א
אאK אאאאא
אא(١٠)אא (٠،١)אאאא
אKאאאא
אאאאאאאאאאא
א(٧)אאאא–אאא(٧)
(١١, ١٢, ١٣, ١٤, ١٥, ١٦, ١٧)אאאאאא،א(١٠)
Kא (٣٠, ٣١, ..... , ٣٧)אאא(٢٠،٢١, ٢٢, ...... , ٢٧)
אאא
אאאאאE٢J ١F א
אאאאאאאא
אאKאאאאא
Wא
אאאאאאא •
K(٧)
(٢)אא(٧)אאא •
א(٧)א(٨)אא(٧)אא،א
אא(٢)א(١٠)אא
אאאאFאאא
KEאאא
٧ ٦ ٥ ٤ ٣ ٢ ١ ٠ +
٧ ٦ ٥ ٤ ٣ ٢ ١ ٠ ٠
١٠ ٧ ٦ ٥ ٤ ٣ ٢ ١ ١
١١ ١٠ ٧ ٦ ٥ ٤ ٣ ٢ ٢
١٢ ١١ ١٠ ٧ ٦ ٥ ٤ ٣ ٣
١٣ ١٢ ١١ ١٠ ٧ ٦ ٥ ٤ ٤
١٤ ١٣ ١٢ ١١ ١٠ ٧ ٦ ٥ ٥
١٥ ١٤ ١٣ ١٢ ١١ ١٠ ٧ ٦ ٦
١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ ٧ ٧
KאאאE٢J ١F
K(٤٢)٨، (٣٨)٨אאאWE١٩J ١F
WאאWא
٣٤
+ ٤٢
٧٦
٣١٤ ÷ ١٦ = ١٩ A (LSD)
١٩ ÷ ١٦ = ١ ٣
١ ÷ ١٦ = ٠ ١ (MSD)
Wא
(٣١٤)١٠ = (١٣A)١٦
אאאאאא٢J ٢J ١١J ١
אאאאאאא
(٠٫٧٨١٢٥)١٠אאK(١٦)אאא
אא(١٦)אא
אאא
(٠)אאאאא(١٦)א
אאאאאאKאאאא
(MSD)אאא(LSD)אאאKאא
Wא
اﻟﺤﺎﻣﻞ
٠٫٧٨١٢٥ × ١٦ = ١٢٫٥ C
٠٫٥ × ١٦ = ٨٫٠٠ ٨
W
∴(٠٫٧٨١٢٥)١٠ = (٠.C٨)١٦
Kאא(٣٢٩٫٥٢)١٠אאWE٢٤J ١F
W١٦אאאאאWא
א
٣٢٩ ÷ ١٦ = ٢٠ ٩ (LSD)
٢٠ ÷ ١٦ = ١ ٤
١ ÷ ١٦ = ٠ ١ (MSD)
Wא
∴(٣٢٩)١٠ = (١٤٩)١٦
Wאא(١٦)אא
א
= (٠٠١١١٠١٠٠١٠١)٢
אאא אא אא
٠ ٠٠٠٠ ٠
١ ٠٠٠١ ١
٢ ٠٠١٠ ٢
٣ ٠٠١١ ٣
٤ ٠١٠٠ ٤
٥ ٠١٠١ ٥
٦ ٠١١٠ ٦
٧ ٠١١١ ٧
٨ ١٠٠٠ ٨
٩ ١٠٠١ ٩
A ١٠١٠ ١٠
B ١٠١١ ١١
C ١١٠٠ ١٢
D ١١٠١ ١٣
E ١١١٠ ١٤
F ١١١١ ١٥
KאאאE٣J ١F
Kאא(B٣٥.D١)١٦אWE٢٨J ١F
Wא
(B٣٥.D١)١٦ = B ٣ ٥ • D ١
= (١٠١١٠٠١١٠١٠١٫١١٠١٠٠٠١)٢
∴(١١٠١٠٠١٠٠١١٫٠١١٠٠١)٢ = (١AB.٦٨)١٦
∴(AB٣E.٨٧D)١٦ = (١٢٥٤٧٦٫٤١٧٥)٨
Octal-to-Hexadecimal Conversionאאאאא ٧J ١١J ١
אאאא
א ،
،אאאא
Wאאאא
Kאאא(٢٥٫٣٤٢)٨אאWE٣٢J ١F
WאאWא
∴(٢٥٫٣٤٢)٨ = (٠١٠١٠١٫٠١١١٠٠٠١٠)٢
Wאאאאא
٠٠٠١ ٠١٠١ • ٠١١١ ٠٠٠١
١ ٢ • ٧ ١
Kאאאאאא
∴(٢٥٫٣٤٢)٨ = (١٢٫٧١)١٦
אאאאא٨J ١١J ١
Arithmetic Operations in Hexadecimal System
Kאאאא
Hexadecimal Additionאאאא١J ٨J ١١J ١
(F)אאאא(٠,F)אאאא
אאאאאאא(١٠)אא،(١٠)
א
K
אאאא אאא
אאאאאאא
(B)١٦(٩)١٦אא(A)١٦א(٩)١٦אא
K(F)١٦א
אא(١٠)١٦א(F)١٦אא
אאא(١١)١٦א(F)١٦אאאאא
Kאאאאא
،אאאאE٤J ١Fא
אאאאאאאאאא
Kאאאאא
F E D C B A ٩ ٨ ٧ ٦ ٥ ٤ ٣ ٢ ١ ٠ +
F E D C B A ٩ ٨ ٧ ٦ ٥ ٤ ٣ ٢ ١ ٠ ٠
١٠ F E D C B A ٩ ٨ ٧ ٦ ٥ ٤ ٣ ٢ ١ ١
١١ ١٠ F E D C B A ٩ ٨ ٧ ٦ ٥ ٤ ٣ ٢ ٢
١٢ ١١ ١٠ F E D C B A ٩ ٨ ٧ ٦ ٥ ٤ ٣ ٣
١٣ ١٢ ١١ ١٠ F E D C B A ٩ ٨ ٧ ٦ ٥ ٤ ٤
١٤ ١٣ ١٢ ١١ ١٠ F E D C B A ٩ ٨ ٧ ٦ ٥ ٥
١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D C B A ٩ ٨ ٧ ٦ ٦
١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D C B A ٩ ٨ ٧ ٧
١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D C B A ٩ ٨ ٨
١٨ ١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D C B A ٩ ٩
١٩ ١٨ ١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D C B A A
١A ١٩ ١٨ ١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D C B B
١B ١A ١٩ ١٨ ١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D C C
١C ١B ١A ١٩ ١٨ ١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E D D
١D ١C ١B ١A ١٩ ١٨ ١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F E E
١E ١D ١C ١B ١A ١٩ ١٨ ١٧ ١٦ ١٥ ١٤ ١٣ ١٢ ١١ ١٠ F F
KאאאאE٤J ١F
WאאWE٣٣J ١F
(٣٥AB٢)١٦ + (١A٦٧٥)١٦
KאאאאאאWא
١ ١ ١
٣ ٥ A B ٢
+ ١ A ٦ ٧ ٥
٥ ٠ ١ ٢ ٧
WאאאאאאE٢
a) ١١٠١١ b) ١١١٠١٠١ c) ١١١١١١ d) ١١١٠{١١
e) ١٠١٠١{١١٠١ f) ١١٠٠٠٠١{١١٠١١
WאאאאE٣
a) ١٠٠ + ١١١ b) ١١١٠{١١ + ١١{١٠
c) ١١١١ + ١١٠١ d) ١٠٠١{١٠١ + ١١٠١{١١
WאאאאאE٤
a) ١١٠١ – ٠١٠٠ b) ١٠٠١ – ٠١١١
c) ١١٠١٠ – ١٠١١١ d) ١١٠٠ – ١٠٠١
WאאאאאאE٥
a) ٠٠١١٠١٠١ b) ١١١٠٠١٠٠ c) ٠٠٠١٠١٠١
WאאאאאאE٦
a) ١١١١٠١١٠ b) ٠١٠١١١٠١ c) ٠٠١١٠٠١١
אאאאאאאאאאאE٧
W(٨-bits) אא
a) H٢٨ b) – ٨٣ c) H٩٩ d) – ١٢٠
אאאאאאאאאאE٨
W(٨-bits) אא
a) H١٤ b) – ٦٣ c) H١٠٧ d) – ١٢٢
KאאאאE٨FאאE٩
WאאאאאאאאאאאE١٠
a) ١٠١١١٠٠٠١ b) ٠١١٠٠١٠٠ c) ١٠١١٠٠١١
WאאאאאאאאאאאE١١
a) ١٠٠١١١٠١ b) ٠١١٠٠١١٠ c) ١٠١٠١١٠١
WאאאאאאאאאאאE١٢
a) ١٠١٠١٠١١ b) ٠٠٠١١١١٠١ c) ١٠١١١٠١١
WאאאאאE١٤
a) ٠٠٠١٠١١٠ – ٠٠١١٠٠١١ b) ٠١١١٠٠٠٠ – ١٠١٠١١١١
c) ١٠٠٠١١٠٠ – ٠٠١١١٠٠١ d) ١١٠١١٠٠١ – ١١١٠٠١١١
WאאאאאאאE١٥
a) ٥٠ b) ١٠٠ c) ٦٣٩١ d) ٧٧{٣٧٥
e) ١٢٠{٥١٥٦٢٥ f) ١٤٤{٥٦٢٥ g) ٩١٥{١٤١
WאאאאאאאE١٦
a) ٤٢ b) ٢٥٤ c) ١٠٥٧ d) ٣٧{٥
e) ٩٦{١١ f) ١١٥{٣ g) ١٤٣٦٧{١٢
WאאאאאאאE١٧
a) ٧٢ b) ١١٣ c) ١٦{٣ d) ٣٧{٦
e) ١٢٢{٧٧٥ f) ٤١٧{٦٣٢ g) ٢٧٦{٦٢١
WאאאאאאאE١٨
a) ١١٠١٠١{١١٠١ b) ١١١١٠١٠٠{١١٠١٠١ c) ١١٠١١٠١١١{١٠١٠١
d) ١٠٠٠١٠٠١٠١١{١٠٠١ e) ١٠١٠١١١{١١١٠١
WאאאאE١٩
a) (١٥)٨ + (١٧)٨ b) (٤٤)٨ + (٦٦)٨
c) (١٢٣)٨ + (٣٢١)٨ d) (٢٧٢)٨ + (٤٥٦)٨
WאאאאE٢٠
a) (٣٢)٨ – (٢٥)٨ b) (١٤٧)٨ – (٧٤)٨
c) (٣١٥)٨ – (٢٢٢)٨ d) (٤٣٧)٨ – (٣٤٠)٨
WאאאאאאאאE٢١
a) ١٤ b) ٨٠ c) ٥٦٠ d) ٣٠٠٠
e) ٦٢٥٠٠ f) ٢٠٤{١٢٥ g) ٢٥٥{٨٧٥ h) ٦٣١{٢٥
WאאאאאאאE٢٢
a) ٩F b) D٥٢ c) ٦٧F d) ABCD
e) F.٤ f) B٣.E g) ١١١١{١ h) ٨٨٨{٨
WאאאאאאאאאE٢٣
a) ٨ b) ١C c) A٦٤ d) ١F.C e) ٢٣٩{٤
WאאאאאאאאE٢٤
a) ١٠٠١{١١١١ b) ١٠٠٠٠{١ c) ١١٠١٠١{١١٠٠١
d) ١٠١٠٠١١١{١١١٠١١ e) ١٠٠٠٠٠٠{٠٠٠١١١ f) ١١١١١٠٠{١٠٠٠٠١١
WאאאאאאE٢٥
a) ١٣A b) ٢٥E٦ c) ٣٠١٦ d) B٤.C
e) ٧٨.D٣ f) ٢٦٥٩.F٤١
WאאאאאאE٢٦
a) ٣٧ b) ٧٢٥ c) ٢٤٧٦{٢ d) ١١١٧{١٦
e) ١٦٠٠{٥٢٤ f) ٣٠٠٠{٦١٢٥
WאאאאE٢٧
a) (٤١)١٦ + (٣٦)١٦ b) (C٨)١٦ + (٣A)١٦
c) (٩B)١٦ + (٦٥)١٦ d) (١١D)١٦ + (٢E١)١٦
f) (٧٧CB٥)١٦ + (A٥F٧٢)١٦ g) (١٣EFD)١٦ + (٢١BB٣)١٦
אאא
ã¹]<gè…‚jÖ]æ<ËÖ]<Üé×Ãj×Ö<íÚ^ÃÖ]<퉉ö¹]
אאאא
א
אאאא
אאאא
-١-
אא א١٤٧ א
אאאא א
אאא
Wאא
Kאאאאא •
Kאאאאא •
Kאאאא •
Kאאאאא •
Kאאאאא •
Kאאאא •
Kאאאא• א
Kאאאאאאא •
- ٣٥ -
אא א١٤٧ א
אאאא א
Introduction ١J ٢
J אJ
אJ
אא א
א אאאא ،אאJ א
אאאא،אאאא
אאאאאא،אא
Kאאא
،אאאאא
אאאאאא? אא?
Kאא
אאאאאאאא
אK(INVERTER)אNOTא،ORא،ANDאא
،אאאאאאאאא
Kאאאא
Logic Signal Levelsאא٢J ٢
אאאאאא
אאאאאK
אא،אא
،،
אאא،א
אJ אאא
אא،א
(LOW)א،א(١)א(HIGH)א
א
א(١)אא،א(٠)א
אאא(٠)אא،(TRUE)
K(FALSE)
א،(Positive Logic)א،א
א(١)אאאאא K(Negative Logic)א
א(٠)אא،אא،א(٠) אא
Kאאא(١)אא
- ٣٦ -
אא א١٤٧ א
אאאא א
Voltage Source
KאאANDאאE١J ٢F
(١)אאא"L"א
אאK(OFF)א(٠)(ON)א
אאE١J ٢F،א،
(L)אאK א(L)א
K(Truth Table)אאאא،א
A B L
KE١J ٢F אאE١J ٢F
- ٣٧ -
אא א١٤٧ א
אאאא א
א،ANDא(Standard)אאאE٢J ٢Fא
אאE٢J ٢FאKANDאא،YאA, B
KAND
א א
A B Y
٠ ٠ ٠
٠ ١ ٠
A
Y
١ ٠ ٠ B
١ ١ ١
KANDאאE٢J ٢FKANDאאE٢J ٢F
א (١)א،(bits)א
،אאANDא
،א(١)A, Bא
K(١)א(١)א
אאאJ אא
Wא
N = 2n
אאN W
Kאאn
W
N = 2 2 = 4 אא
N = 2 3 = 8 אא
N = 2 4 = 16 אא
WE١J ٢F
KANDאא• א
؟ANDאא •
אE٣J ٢F،אאANDאWא
Kאא
- ٣٨ -
אא א١٤٧ א
אאאא א
א א
A B C Y
٠ ٠ ٠ ٠
٠ ٠ ١ ٠
٠ ١ ٠ ٠
٠ ١ ١ ٠
١ ٠ ٠ ٠
١ ٠ ١ ٠
١ ١ ٠ ٠
١ ١ ١ ١
KANDאאE٣J ٢F
Wאאא•
N = 2 n = 2 5 = 32
אאאא(Boolean Algebra)אא
אא(Boolean Expression)אא،א
WאANDאאאK
Y = A•B
א،EAND • FA AND BYאWא
Wאא
Y = AB
KA AND BYא
אאא
אK(LOW)א(HIGH)א
א(Pulses)
אא،אאANDא
Kא
א(١)A, BאE٣J ٢F،
Aא،t٢אא،(١)אYאאt١א
- ٣٩ -
אא א١٤٧ א
אאאא א
אאא،(٠)YאBא(٠)
אאאאאאK
אא
K(Timing Diagram)
A A
Y
B
B
t١ t٢ t٣ t٤ t٥ t٦ t٧
Y
KANDאאאE٣J ٢F
OR Gate ORא ٤J ٢
אאK אאאאאאאא ORאא
אאא،אOR
אאאאאאא،(Logical Addition)
A, BאANDאאKE٤J ٢F
א(١) (Open) א(٠)
K(Closed)
(A)
Voltage Source (B)
KאאORאאE٤J ٢F
אא،אאאE٤J ٢F
Kא(L)אא
- ٤٠ -
אא א١٤٧ א
אאאא א
A B L
KE٤J ٢FאאE٤J ٢F
אA, Bא،ORאאאאE٥J ٢Fא
KORאאE٥J ٢FאKY
א א
A B Y
٠ ٠ ٠
٠ ١ ١ A
Y
١ ٠ ١ B
١ ١ ١
KORאאE٥J ٢FKORאאE٥J ٢F
א(١)אE٥J ٢Fא
א(٠)א،(١)א
WאORאאאKא(٠)
Y=A+B
K(OR+)A OR BYאWא
،אאORא א
אאאANDא
Kא
אt١אא(١)A, BאE٦J ٢F
Aא،t٢אא،(١)אYא
Kאאאאא،(١)YאBא(٠)
- ٤١ -
אא א١٤٧ א
אאאא א
A
A
Y
B
B
t١ t٢ t٣ t٤ t٥ t٦ t٧
Y
KORאאאE٦J ٢F
NOT Gate (INVERTER) EאF NOT א٥J ٢
א(Inversion)אNOTאא
(١)א،אאאK(Complementation)
K(١)(٠)א،(٠)א
E٧J ٢FK אאאNOTאא
KאאאE٦J ٢Fא،אאאאא
א א
A Y
٠ ١ A Y
١ ٠
KאNOTאאE٦J ٢FKNOTאאE٧J ٢F
א،אאא
Wאא
Y= A
barAאnot AYאWאא
א
KE A FA barYא،א
NAND Gate NAND א٦J ٢
- ٤٢ -
אא א١٤٧ א
אאאא א
אא،AND(NOT AND)א(NAND)
J ٢F ANDאאאאא
אANDאאאאאא،E٨
KNANDאאE٧J ٢FKאאאא
א א
A B Y
٠ ٠ ١
٠ ١ ١
A
١ ٠ ١ Y
١ ١ ٠ B
KNANDאאE٧J ٢FKNANDאאE٨J ٢F
(١)אאא(٠)אא
،א(٠)אאא (١)א،א
،אאאאאאאNANDאאKANDאאא
NOT, אאאא
WאNANDאא،אא،OR, AND
Y = AB
،אאNANDאא
K(١)א(٠)NANDאא
אt١אא(١)A, BאE٩J ٢F
Aא،t٢אא،(٠)אYא
אאא،(١)Yא(١)Bא(٠)
Kאא
- ٤٣ -
אא א١٤٧ א
אאאא א
A A
B
Y
B
t١ t٢ t٣ t٤ t٥ t٦ t٧
Y
KNANDאאאE٩J ٢F
אא(٠)(Y)אא
אא(١)א،א (١)א
Kא(٠)
אאאאאאNANDאאאNORאא
אK،NOT, OR, ANDא،א
WNORאא
Y= A+B
- ٤٤ -
אא א١٤٧ א
אאאא א
،אאA, B
אNORאE١١J ٢F
Kא(Y)אאNORאא
A
A Y
B
B
t١ t٢ t٣ t٤ t٥
Y
KNORאאאE١١J ٢F
Exclusive-OR Gate EאF אOR א٨J ٢
،XOR-gate??אאORאא
אאאXORאאK אאאE١٢J ٢F
Kא
א א
A B Y
٠ ٠ ٠
٠ ١ ١ A
Y
١ ٠ ١ B
١ ١ ٠
KXORאאE٩J ٢FKXORאאE١٢J ٢F
(Y)אא،(٩ ٢)XORאא
،א(٠)א(١)،A, Bאא(١)
Kא(٠)
אאאORאאXORאא
(١)
XORאא،A = B = ١
،אא(١) (١)א
Kאאאאאא
- ٤٥ -
אא א١٤٧ א
אאאא א
Wאאאאאא
Y = AB + AB
Wאאאא
Y=A⊕B
XORאאאאKBA⊕א
אאE١٣J ٢Fאא،AND, OR, NOTאאאא
KאXORאאא
A
B
Y
KAND, OR, NOTאXORאאE١٣J ٢F
א XORאאE١٤J ٢F
אאא،א
Kא
A A
Y
B
B
t١ t٢ t٣ t٤ t٥ t٦ t ٧ t٨
Y
KXORאאאE١٤J ٢F
- ٤٦ -
אא א١٤٧ א
אאאא א
- ٤٧ -
אא א١٤٧ א
אאאא א
B
t١ t٢ t٣ t٤ t٥ t٦ t٧ t٨
Y
KXNORאאאE١٧J ٢F
Rules of Boolean Algebra אאא١٠J ٢
אאאאאאאE١١J ٢F
Kא
١. A + ٠ =A ٢. A + ١ = ١
٣. A • ٠ =٠ ٤. A • ١ = A
٥. A + A=A ٦. A + A = ١
٧. A • A=A ٨. A • A = ٠
٩. A =A ١٠. A + AB = A
KאאאאE١١J ٢F
אאאאאאא
Kא
אאאA + ٠ = A :(١)א
A=١אK(٠)(١)א،A،אא(٠)אORא
KA(٠)אA=٠אKAא(١)א
K(A + ٠ = A)אאא(٠)ORא
א(١)אORאאאאA + ١ = ١:(٢)א
אORאא(١)K(٠)א(١)א،A،א
- ٤٨ -
אא א١٤٧ א
אאאא א
K אאאאא(١)
K(A + ١ = ١) (١)אא(١)ORא
(٠)אANDאאאאA • ٠ = ٠:(٣)א
K אאאאא(٠)אא،A،אא
(٠)אא(٠)ANDא
K(A • ٠ = ٠)
(١)אANDאאאאA • ١ = A:(٤)א
ANDאאA=٠אא،(A)אא،A،אא
אא(١)ANDאאA=١אא،(٠)
אאא(١)ANDא
K(١)
K(A • ١ = A)
،AאORאאאאA + A = A:(٥)א
A = ١אא،٠ + ٠ = ٠A = ٠אאKאאא
K١ + ١ = ١א
אAאW
א A + A = 1 :(٦)א
A=٠אK(١)אא אאאא A אOR
K1 + 1 = 1 + 0 = 1A = ١אK 0 + 0 = 0 + 1 = 1
אאANDאאAאאA • A = A:(٧)א
،١ • ١ = ١אA = ١אא،٠ • ٠ = ٠A = ٠אאKא
KAאANDאאא
אא A אANDאAא A • A = 0 :(٨)א
A Aאאא،(٠)אא אא
K(٠)אאANDא(٠)،א(٠)
אאאא A = A :(٩)א
אאK
(٠)(١)א،(١)A = ٠
Kאא
- ٤٩ -
אא א١٤٧ א
אאאא א
W(٤)א(٢)אאא:(١٠)א
A + AB = A (١ + B)
= A ( ١)
=A
The Boolean Expression for a Logic Circuitאאא١١J ٢
אא، אאא
אאא،Kאאאאא
WאאאאאKE١٨J ٢Fא
K AB A, B אאANDאאאK١
K AC A ,C אאANDאאאK٢
K AB + AC AB, AC אאORאאאK٣
Wאאא
Y = AB + AC
A AB
B B
Y
A
C AC
KאאאאE١٨J ٢F
KE١٩J ٢FאאאאאאWE٢J ٢F
Wא
A B+C
D( A + B )
B
Y
C B+C
D
- ٥٠ -
אא א١٤٧ א
אאאא א
KE٢٠J ٢F אאאאאאא
A
B Y
C
D
E
F
K AB(CD + EF) אאאאE٢٠J ٢F
אא١٣J ٢
Implementation of a Logic Circuit via a Truth Table
אאאאא
אאאאא،אא
אאאאא،אאE١٢J ٢FKא
WאאאאKאא
אאא،Y = ١אאאא K١
א،A = ٠, B = ١, C = ٠אY = ١א
א،(١)אא AB C א
אאאא(١)א،(٠)
K ABC אא
א א
A B C Y
٠ ٠ ٠ ٠
٠ ٠ ١ ٠
٠ ١ ٠ ١
٠ ١ ١ ٠
١ ٠ ٠ ٠
١ ٠ ١ ٠
١ ١ ٠ ١
١ ١ ١ ٠
KאאאE١٢J ٢F
- ٥٢ -
אא א١٤٧ א
אאאא א
WORאY = ١אאאאא K٢
Y = AB C + ABC
א א
A B C Y
٠ ٠ ٠ ٠
٠ ٠ ١ ١
٠ ١ ٠ ٠
٠ ١ ١ ١
١ ٠ ٠ ٠
١ ٠ ١ ١
١ ١ ٠ ٠
١ ١ ١ ٠
- ٥٣ -
אא א١٤٧ א
אאאא א
KאאאאאE١٣J ٢F
אאאאאאאWא
WORאEאאFY = ١
Y = A BC + ABC + ABC
KE٢٢J ٢F אאא
A
B
C
Y
K A B C + ABC + AB C אאאאE٢٢J ٢F
אאא١٤J ٢
Converting a Boolean Expression to a Truth Table
אאאאא
،(٢٢ = ٤)،אאK(١or ٠)א
Kא،(٢٣ = ٨)،אא
אאאא،אא
،אא(Y)א(١)אא
Kאא،אא(٠)
WאאאWE٤J ٢F
Y = A B C + AB C + ABC + ABC
- ٥٤ -
אא א١٤٧ א
אאאא א
- ٥٥ -
אא א١٤٧ א
אאאא א
WאאEאאא٧אאFAAAא
Y = AB + A + AC + AB + BC
Wאא،AB + AB = AB،A + A = A٥א
Y = AB + A + AC + BC
WאאאאAא
Y = A(B + 1 + C) + BC
W،A + ١ = ١٢א
Y = A • ١ + BC
W،A • ١ = A٤אא
Y = A + BC
K אא א
אאאאאאאא
אאאאאאאא،א
Kאא
אאאאE٢٣J ٢F
אאא،EEFאFאא
KEEFאFאא
A
B
Y
A
Y
B
C C
EF E F
KE٥J ٢FאאאE٢٣J ٢F
א،אאאא
Kאאא،A, B, C
- ٥٦ -
אא א١٤٧ א
אאאא א
אאאאאאאWE٦J ٢F
Kא
Y = AB C + ABC + ABC + ABC
W،אאאא،אאאWא
Y = ( AB C + ABC) + ( ABC + ABC)
= AB( C + C) + BC( A + A )
W٦א
Y = AB • 1 + BC • 1
Wאאא٤א
Y = AB + BC
KאאאאE٢٤J ٢F
A
B
C
A
B
Y
Y
EF E F
KE٦J ٢FאאאE٢٤J ٢F
- ٥٧ -
אא א١٤٧ א
אאאא א
א،A,BאאANDאXאאאE١
K١J אא
A
B
X
١J
א،A,BאאORאXאאאE٢
K١J אא
א،A,BאאNANDאXאאא E٣
K٢J אא
A
B
X
٢J
- ٥٨ -
אא א١٤٧ א
אאאא א
אא،A,BאאNORאXאאא E٤
K٣J אא
A
X
٣J
אא،A,BאאXORאXאאא E٥
K٣J אא
אא،A,BאאXNORאXאאא E٦
K٣J אא
K٤J אאאאאE٧
A
B
C
Y
٤J
- ٥٩ -
אא א١٤٧ א
אאאא א
WאאאאאאאאE٨
a) AB + AB b) AB + AB + ABC
c) AB(C + D ) d) A + B[C + D(B + C )]
KאאאאאאE٩
א א
A B C Y
٠ ٠ ٠ ٠
٠ ٠ ١ ١
٠ ١ ٠ ٠
٠ ١ ١ ١
١ ٠ ٠ ٠
١ ٠ ١ ١
١ ١ ٠ ٠
١ ١ ١ ١
WאאאאאE١٠
a) (A + B)C b) (A + B)( B + C)
c) A(AC + AB) d) A(A + AB)
WאאאאאאאE١١
a) (A + B)(A + C) b) AB + ABC + ABCD + ABC DE
b) (A + A )(AB + ABC ) d) AB + (A + B)C + AB
- ٦٠ -
אאא
ã¹]<gè…‚jÖ]æ<ËÖ]<Üé×Ãj×Ö<íÚ^ÃÖ]<퉉ö¹]
אאאא
א
אאאאא
אאאאא
٣
אא א١٤٧ א
אאאאא א
אאא
Wאא
K •
KNORאאNANDאאאא •
KNORNANDאאאאאאא •
Kאאאאא •
Kאאאא •
- ٦١ -
אא א١٤٧ א
אאאאא א
Introduction١J ٣
א،אאאאאא
אאאא K
אאאאאאא
، ،אאא
،אאאאאK אאאאא
Kאאא(١٠)א
אאאאאאאאאא
KאאאאאאNORאאNAND
אאאא
K(K–map)K –אא (Karnaugh-Map)
אאאאאאאא
Kאאא
Demorgan's Theorems٣J ٢
אאא،אא
אאK
ORאANDא
Wאא،אאא(bars)
A+B=A•B Wא
A • B = A + B Wא
ANDאORאא
ANDאאאאNORאאE١J ٣F
Kאאאאאאאא
KE١J ٣Fאאא
K(negative AND)אANDאאאאאאא
-٦٢-
אא א١٤٧ א
אאאאא א
A A+B A AB
B B
KANDORאE١J ٣F
א א
A B +B
A •B
A
٠ ٠ ١ ١
٠ ١ ٠ ٠
١ ٠ ٠ ٠
١ ١ ٠ ٠
KאאE١J ٣F
ORאANDאא
אORאאאאNANDאאE٢J ٣F
א،EאאאאאאFא
ORאאאאאאKE٢J ٣Fאאא
K(negative OR)א
≡
A A
AB A+B
B B
KORANDאE٢J ٣F
א א
A B •B
A +B
A
٠ ٠ ١ ١
٠ ١ ٠ ٠
١ ٠ ٠ ٠
١ ١ ٠ ٠
KאאE٢J ٣F
-٦٣-
אא א١٤٧ א
אאאאא א
K
אאאא
Kאאאא
WאאאWE١J ٣F
Y = (A + B + C) • (A + B + C )
Wא
Y = (A + B + C) • (A + B + C)
= (A + B + C ) + (A + B + C )
= A BC + A BC= ABC+ A BC
Wאא א WE٢J ٣F
Y = (A + B) + CD
Wא
Y = (A + B) + CD
= (A + B).CD
= (A.B)(C + D)
= A B(C + D)
NOR , NANDאאאא٣J ٣
The Universal Property of NAND and NOR Gates
א،ANDאאאאאאאא
אNORאNANDאאאKאא،OR
אאאK
(Universal Gates)
KNOR،ANDאאאNANDא
NORאאאNORא
KNANDOR،ANDאא
-٦٤-
אא א١٤٧ א
אאאאא א
EF
A
B
AB AB = AB
≡ A
B
AB
E F
A
A
≡
A
A .B = A + B A+B
B B
B
EF
A A .B = A + B
A
≡
A
A+B
A+B
B B
B
EF
KNANDאאאE٣J ٣F
-٦٥-
אא א١٤٧ א
אאאאא א
A A ≡ A A
EF
A+B
A
B
A+B = A+B
≡ A
B
A+B
E F
A A
A + B = A .B ≡ A
B
AB
B
B
EF
A A A + B = A .B
A ≡ A
B
AB
B
B
EF
KNORאאאE٤J ٣F
-٦٦-
אא א١٤٧ א
אאאאא א
NOR،NANDאאאאאאא٤J ٣
Design of Combinational Logic Circuits using NAND and NOR Gates
אאNORא،NANDאאא
،(Negative-OR)אORאאNAND אאאאא
אK(Negative - AND)אANDאאNORאא
Kא (Logic diagram) אאאאAND،ORא
NAND Logic NANDאאא١J ٤J ٣
א،אOR אNAND אNANDא،
Wא
A • B = A + B
NAND Negative-OR
KE٥J ٣Fאאאאא
A
AB
B
Y = AB + CD
C
D CD
KNANDאאאE٥J ٣F
Wאאאאאא(Y)אא
Y = (AB)(CD)
Wא
Y = AB + CD
W(bars)אאא
Y = AB + CD
ANDא،AB+CD ،(Y)א
אNANDאא(Y)אאא.ORא
-٦٧-
אא א١٤٧ א
אאאאא א
KORאאNANDאANDאE٥J ٣F
NANDאאאאEF٦J ٣א(Y)אא
אאKאOR אא
،EF٦J ٣אאE٥-٣Fאא
،EF٦J ٣א
W
(NAND-NAND-NAND)(AND-AND-OR)
A A
AB
B
C
Y = AB + CD
≡ B Y = AB + CD
C
D EF E F
CD D
KאJ ORאאא
A AB
B ABC
C Y
D DE
E
DEF
F
KאJ ORאאאאא אE٧J ٣F
WE٧J ٣Fא(Y)א
F = [(AB)C] • [(DE )F]
= [(A + B)C] • [( D + E )F]
= ( A + B )C + ( D + E ) F
= ( A + B )C + ( D + E ) F
-٦٨-
אא א١٤٧ א
אאאאא א
A A+B
( A + B )C
B
C Y = ( A + B )C + ( D + E )F
D
D+E
E
( D + E )F
F
KאJ ORאא E٧J ٣F אא אE٨J ٣F
WNANDאאאאWE٣J ٣F
(a ) Y = ABC + DE
(b) Y = ABC + D + E
KE٩J ٣FאאWא
A A
ABC ABC
B B
C Y = ABC + DE C Y = ABC + D + E
D D
E F E F
E E
DE
KE٣J ٣Fאאא אE٩J ٣F
NOR Logic NORאאא٢J ٤J ٣
אאJ ANDאNORאNORאא
Wא
A + B = A • B
NOR Negative-AND
KE١٠J ٣Fאאאא
-٦٩-
אא א١٤٧ א
אאאאא א
A A+B
B
(A + B) (C + D)
C
D C+D
KNORאאאE١٠J ٣F
Wאאאאא
Y = (A + B) + (C + D)
Wא
Y = (A + B) • (C + D) Wאאא
Y = (A + B) • (C + D)
א،ANDאORא(A + B)(C + D)א
ANDאאאאORאאאא
KאJ ANDאאEF١١J ٣אאאKEF١١J ٣
A A
A+B A+B
B B
≡
(A + B) (C + D) (A + B) (C + D)
C C
D C+ D D
E F E F
-٧٠-
אא א١٤٧ א
אאאאא א
Y = [(A + B) + C] + [(D + E ) + F]
= [ AB + C] + [ D E + F]
= ( AB + C)( D E + F)
A A+B
B ( A + B) + C
C
Y
D D+E
E
( D + E) + F
F
KNORאאE١٢J ٣F
KE١٣J ٣FאאNORאאאJ ANDאא
A AB
B
AB + C
C
Y = ( A B + C) (D E + F)
D DE
E
DE + F
F
KE١٢J ٣FאאאאE١٣J ٣F
-٧١-
אא א١٤٧ א
אאאאא א
WNORאאאאאWE٤J ٣F
Y = AB C + (D + E ) KE١٤J ٣FאאWא
A
A + B + C = AB C
B
C Y = A B C + ( D + E)
E
KNORאאאאאE١٤J ٣F
Karnaugh Map٥J ٣
אא،אאאK-
אאK אא
אאאאאאא
אא א ،אאא
KKאאא
אאא
،אKא
אא،(cells)א (array)
אאאאK
א
Kא
،،،אאאא
K
אא،א
אאאא אאא
אאאאא
אאאאא (Quine - McClusky)
אאאK א
-٧٢-
אא א١٤٧ א
אאאאא א
אאK אא،
K 2 4 = 16 אא 2 3 = 8
Simplification using Karnaugh-map אאא٦J ٣
KEאFאאא
( A, B )א(A، B)א،E١٥J ٣F
K(٠٠{٠١{١٠{١١)EאF
A B Y
B B
٠ ٠ AB
٠ ١ A AB AB
AB
١ ٠ AB A AB AB
١ ١ AB
KאE١٥J ٣F
B B
A
A
EF AB
E F
KאאE١٧J ٣F
،א
אא،Kאאא
KEF١٨J ٣א
-٧٤-
אא א١٤٧ א
אאאאא א
،אאאאאא
OR אאאא(١)אא
KEF١٨J ٣
אאKEF١٨J ٣אאאאא
KEF١٨J ٣אאא
-٧٥-
אא א١٤٧ א
אאאאא א
A A B B
א א
Y
A B Y
٠ ٠ ٠ Y=AB+AB
٠ ١ ٠ EF
١ ٠ ١ AB
١ ١ ١ AB
E F A A B B
E F
B B B B Y
0 0 0 0
A A
A 1 ١ A 1 ١
A
EFEFEF
KאאאE١٨J ٣F
אא
א(١)אK אאאא
(٠)א(٠)א،אא (١)
אא(١)
K
אא
אאKEABFאאא،E A B Fא
Kאא(٠)،א(٠)( AB, A B )
אאאא
אאאK A + A = 1 א،EComplements)
Kאאאאא،EF١٨J ٣
-٧٦-
אא א١٤٧ א
אאאאא א
אאEF١٨J ٣א
אאKא(adjacent cells)
אאאK
א، א
אאא EF١٨J ٣א(١)
،א B ، B
AB , A B אאאK א
WA،א
Y = A B + AB EאאאF
Y = A (B + B)
= A •1= A
אEF١٨J ٣אאאאאאא
אאאK(A)א(Y)א
KEF١٨J ٣
EF١٩J ٣אאאWE٥J ٣F
Kא
،א אא،אWא
KEF١٩J ٣
EF١٩J ٣א(١)אאאא
אאא
אא،אאא(٠)KEF١٩J ٣
EאאFאאאאאא،EF١٩J ٣
A , A אאאK
א
K A B א C , C אאא، BC א
אאאאאאאאא
אאאאKEF١٩J ٣،א
א OR אאANDא
אאא،١٦אאא
-٧٧-
אא א١٤٧ א
אאאאא א
אאא، ORאANDא
KEF١٩J ٣א٦אא
א א
A B C Y
٠ ٠ ٠ ٠
٠ ٠ ١ ٠
٠ ١ ٠ ١
٠ ١ ١ ٠
١ ٠ ٠ ١
١ ٠ ١ ١
١ ١ ٠ ١
١ ١ ١ ٠
EF
BC BC
A A B B CC BC BC
A ١
Y
A ١ ١ ١
Y = AB + B C
A B
B C
E F
EF
KאאE١٩J ٣F
EאFא(١'s)א
،אE٢٠J ٣FK٢ אא،،
אאK אאאא
אאאE١'sFאא
אאאאK א
אאFאא، א
-٧٨-
אא א١٤٧ א
אאאאא א
א،אא،
KEאאא
AB AC
CD CD CD CD CD CD CD
١ ١ ١ AB ١ ٠ ١ ١
AB ١
AB ١ ٠ ٠ ١ AB ١ ٠ ١ ١
AD ٠
١ ١ ١ ٠ AB ١ ١
AB C AB ٠ ١ ١ ٠ AB ١ ٠ ١ ١
AD D BC
Y = A B C D + A B C D + A B CD + A B C D Y = A B C D + A B CD + A B C D + AB C D
+ A B C D + A BC D + AB C D + AB C D + ABCD + ABC D + AB C D + ABC D
EאF + A B C D + A B CD + A B C D EאF
+ ABCD + A B C D + A B CD
Y = AB C + AD + AB D + A B EאF Y = AC + B C + D EאF
EF E F
B
CD C D CD CD CD CD CD CD
BD
AB ١ ١ ١ ١ AB ٠ ١ ٠ ٠
AB ١ ١ AB ١ ١ ٠ ١
D
AB
CD
AB ٠ ١ ١ ٠ ١ ١ ٠ ١
١ ١ ١ ١ ١ ١ ١
A B
AB ١ AB
(Y)אאאאאאא
KEF٢١J ٣،(١)אא
Wאאאא
Y = A BCD + A BCD + ABCD + ABCD + A BCD + ABCD
،EF٢١J ٣אאא
Kאאא(Y)אאא
-٨٠-
אא א١٤٧ א
אאאאא א
AD
CD CD CD CD
AB ٠ ١ ١ ٠
٠ ١ ١ ٠
AB ٠ ٠ ١ ٠
AB ٠ ٠ ١ ٠
CD
א א
A B S C
٠ ٠ ٠ ٠ ٠+٠=٠
٠ ١ ١ ٠ ٠+١=١
١ ٠ ١ ٠ ١+٠=١
١ ١ ٠ ١ ١ + ١ = ١٠٢ or ٢١٠ ١ ٠ א
KאאאאE٣J ٣F
אאK(XOR)אאא (S )אא
EF٢٢J ٣KANDאא(c)א
K אאאא C, S
אא A, B
אאא
Kאאאא
A B
A
S(sum) א
B
≡ HA
C(carry) א
EF
S C EF
KאאאאE٢٢J ٣F
אEF٢٢J ٣אאאאא
S,CאאאאKאאEHalf AdderF HA
Wא،אא
S = AB + A B
C = AB
The Full-Adder Circuit אאא٢J ٧J ٣
(٢-bits)אאאא
،אאא(carry)אאאא
-٨٢-
אא א١٤٧ א
אאאאא א
(bits)אאא
א
،אאאא
Kאאאאא،א
،א(bits)אאאאא
אאאאאA,Bאא،
אKאאאאאEInput carryFCin
KE٤J ٣Fאאאא.(Sum
ٍ )א ، (Carry)
א א
A B Cin S C
٠ ٠ ٠ ٠ ٠ ٠+٠+٠=٠
٠ ٠ ١ ١ ٠ ٠+٠+١=١
٠ ١ ٠ ١ ٠ ٠+١+٠=١
٠ ١ ١ ٠ ١ ٠ + ١ + ١ = ١٠٢ or ٢١٠ ١ ٠א
١ ٠ ٠ ١ ٠ ١+٠+٠=١
١ ٠ ١ ٠ ١ ١ + ٠ + ١ = ١٠٢ or ٢١٠ ١ ٠ א
١ ١ ٠ ٠ ١ ١ + ١ + ٠ = ١٠٢ or ٢١٠ ١ ٠ א
١ ١ ١ ١ ١ ١ + ١ + ١ = ١١٢ or ٣١٠ ١ ١ א
KאאאאE٤J ٣F
א A, B, C אאאאאא
א C, S אאK
אE 2 3 = 8 Fא
K אאאאא
Wא S , C אאאא
S = A BC in + ABC in + A BC in + ABC in
C = ABC in + A BC in + ABC in + ABC in
-٨٣-
אא א١٤٧ א
אאאאא א
אא،אאאאאא
WSאאאא
S = A BC in + ABC in + A BC in + ABC in
= (AB + A B)C in + (A B + AB)C in
XNOR A B + AB אא،XOR AB + A B אא
Wאאאא
S = (A ⊕ B)C in + (A ⊕ B)C in
Cin א (A ⊕ B) XORא
WSאא
S = (A ⊕ B) ⊕ C in = A ⊕ B ⊕ C in
אא S
א A, B א، XOR
K Cin א
Wאא C א
C = ABC in + A BC in + ABC in + ABC in
= (AB + A B)C in + AB(C in + C in )
= (A ⊕ B)C in + AB ⇐ ( C in + C in = 1)
אאאKEF٢٣J ٣אCS
אFAאEF٢٣J ٣אא
Kאא (Full Adder)
-٨٤-
אא א١٤٧ א
אאאאא א
A B Cin
A
B S(sum)
≡ FA
Cin C(carry)
S C
EF E F
KאאאאE٢٣J ٣F
אאאEF٢٣J ٣אא
ORא٢אאאא ORאא
KE٢٤J ٣Fא
Cin A S
S
HA
S
A B C
HA
C
B C
KאאאE٢٤J ٣F
Half Subtractor Circuit אאא٣J ٧J ٣
אאא
K אאאאK
K א،אאאאאא
אאאא(bit)،א
،אאאK(difference)אא(bit)
-٨٥-
אא א١٤٧ א
אאאאא א
K אא(Borrowed)(١)א
K،
א(٢-bits)אאאא
אA K
אא(١)
، A ≥ B KB, A א(A – B)KB
א.(Difference bit)אא٠ – ٠ = ٠, ١ – ٠ = ١, ١ – ١ = ٠Wא
אאאK אא(١)אאא،٠ – ١A<B
(١٠)א،אא،א٢
K٢ – ١ = ١א،(٢)אKא
אא (D)א،אא
K(B٠)אא
אאאאאא
אא( B 0 )א،(D)אאKE٥J ٣F
Wא
D = AB + A B
B 0 = AB
א א
A B D B٠
٠ ٠ ٠ ٠
٠ ١ ١ ١
١ ٠ ١ ٠
١ ١ ٠ ٠
KאאאאE٥J ٣F
א(S)א(D)א
A
אאא(C)א( B 0 )א، XOR א
K B ، A א AND א( B 0 )א
אEF٢٥J ٣،אאEF٢٥J ٣
K(Half Subtractor)א HS א،א
-٨٦-
אא א١٤٧ א
אאאאא א
A B
A
D(difference) א
B
≡ HS
B٠(borrow) א
D B٠
Kאאא אE٢٥J ٣F
א א
A B Bin D B٠
٠ ٠ ٠ ٠ ٠
٠ ٠ ١ ١ ١
٠ ١ ٠ ١ ١
٠ ١ ١ ٠ ١
١ ٠ ٠ ١ ٠
١ ٠ ١ ٠ ٠
١ ١ ٠ ٠ ٠
١ ١ ١ ١ ١
KאאאאE٦J ٣F
אאא(١) A = 0, B = 1, B in = 1
K D = 0 ،٢ – ١ – ١ = ٠،A = ٢، B 0 = 1
K D = 0 ، B 0 = 0 אA – B – Bin = ٠، A = 1, B = 0, B in = 1
אאא(١) A = 1, B = 1, B in = 1 א
K D = 1 ،٣ – ١ – ١ = ١،A=٣، B 0 = 1
Wאאאאא
D = ABB in + ABBin + AB Bin + ABBin
אא،אא(S)
Wא
D = (A ⊕ B) ⊕ Bin = A ⊕ B ⊕ Bin
Wאא،(B٠)א
B 0 = ABB in + ABBin + ABB in + ABBin
= B in ( AB + AB) + AB( Bin + B in )
B 0 = B in (A ⊕ B) + AB ⇐ ( Bin + B in = 1)
אאאא،EF٢٦J ٣(B٠), (D)א
(Full Subtractor)אFSא،EF٢٦J ٣א
Kאא
אאאEF٢٦J ٣אאא
א٢אאאא،ORאא
KE٢٧J ٣FאOR
-٨٨-
אא א١٤٧ א
אאאאא א
A B Bin
A
B D
≡ FS
Bin B٠
D B٠
EF E F
KאאאאE٢٦J ٣F
Bin A D
D
HS
D B B٠
A
HS
B٠ B٠
B
KאאאE٢٧J ٣F
-٨٩-
אא א١٤٧ א
אאאאא א
WאאאE١
a) AB(C + D ) b) AB(CD + EF)
c) (A + B + C + D ) + ABCD d) (A + B + C + D) (AB C D)
WNANDאאאאאE٢
a) ABCD + DE b) ABC + AB + D
c) AB C + D + E d) ABC + ABC + ABC + ABC
WNORאאאאאE٣
a) (A + B + C) (A + B) b) ABC + (D + E )
c) (AB + C) (DE + F) d) (A + B) + ( C + D)
WאאאאאE٤
א א
A B C Y
٠ ٠ ٠ ١
٠ ٠ ١ ١
٠ ١ ٠ ٠
٠ ١ ١ ٠
١ ٠ ٠ ١
١ ٠ ١ ٠
١ ١ ٠ ١
١ ١ ١ ١
-٩٠-
אא א١٤٧ א
אאאאא א
WאאאאאאE٥
a) F1 = AB C D + ABCD + ABCD + ABC D + ABC D + ABCD
b) F2 = ABCD + ABC D + AB C D + ABC D + ABCD + ABCD + ABCD
c) F3 = ABC D + ABC D + ABC D + ABC D + AB C D
d) F4 = AB C D + + AB C D + ABC D + ABC D + ABCD + ABCD + AB C D + ABCD
(١ or ٠)אא،E٢٣J ٣FאאאאE٦
Wאא
a) A = ١, B = ١, Cin = ١ b) A = ٠, B = ١, Cin = ١
c) A = ٠, B = ١, Cin = ٠ d) A = ١, B = ١, Cin = ٠
Wאאאאאאאאאא E٧
a) S = ٠, Cout = ٠ b) S = ١, Cout = ٠
c) S = ١, Cout = ١ d) S = ٠, Cout = ١
-٩١-
אאא
ã¹]<gè…‚jÖ]æ<ËÖ]<Üé×Ãj×Ö<íÚ^ÃÖ]<퉉ö¹]
אאאא
א
אאאא
אאאא
٤
אאא א١٤٧ א
אאאא א
אאא
Wאא
Kאאאאאא •
Kאאאאאא •
KאאאJ אאאא •
Kאאאא •
Kא٥٥٥אא •
Kאאאאא •
Kאאאאאאאאאאא •
Kאאאאאאאאא •
-٩٢-
אאא א١٤٧ א
אאאא א
אא
Introduction١J ٤
אאאאאא،אאא
אאאא(Combinational Logic Circuits)
א،אאאאאאאאאא،א
אאאא (Sequential Logic Circuits) אאאא
אאאא אא(Memory)א
Kא
אא،אאאאאאאאאא
אא ،(Flip-Flop Circuit)אאאאא
א(٠)אאא
א،(١)א(١)אאאאK(١)
אאאאK(٠)א(٠)אא
אאא
אאאאאא
אא.(Bistable Multivibrator)אאאאא
K(Digital Integrated Circuits)אאNORאNAND
אאא،(Timers)אאאאא
אאא (Shift Registers)אא،(Counters)
Kא
Latchesא٢J ٤
אאאאאא
אאאאאאK
אא
אאאאאאא
אאאאאאKאא
Kאא
-٩٣-
אאא א١٤٧ א
אאאא א
K(Bistable Multivibrator)אאאאא(Latch)א
S-RאאאאאE١J ٤F
(Set Input)"١"אאאS
(Reset Input)"٠"אאאR
Kא Q אQ
SET
INPUT S Q Q output
RESET R Q Q output
INPUT
KS-RאאאאאE١J ٤F
S
Q
Q
R
KאאאS-RאאE٢J ٤F
-٩٤-
אאא א١٤٧ א
אאאא א
אאF(١)NORאאאאא
אאאאאאא،E א
אאאא אאאאא،E١J ٤F
K(Active High Inputs)
א א א
S R Q (Mode of Operation)
EאFא
٠ ٠ Q٠
No Change
אא
٠ ١ ٠
Latch RESETS
אא
١ ٠ ١
Latch SETS
א
١ ١ ?
Invalid condition
KאאאS-RאאאE١J ٤F
Wאאא
אא S,Rא(٠)אא -١
אאאEאאאF(Q)א
Kא
Qאא(١)(٠)Rאאא -٢
אא،אאא EאאFQ = ٠ (٠)
KQ = ٠
אאא(١)(٠)S אאא -٣
א،אאאEאאFQ = ١(١)(٠)Q
KQ = ١א
אאאS,Rא(١)אא -٤
אאאא،NORאא
Kא
-٩٥-
אאא א١٤٧ א
אאאא א
אאאאא -٥
،אאאאא،אא
Kא
אאאE٣J ٤FNANDאאא
E٢J ٤Fאאא אא(٠)NANDא
K(Active Low Inputs)אאאאאאאאא
S
Q
Q
R
KאאאS-RאאE٣J ٤F
Wאאא
Qאאאאא(١)אא -١
KEאאF
אא R = ١א، S = ٠אאא -٢
Q = ١אא،אאא (١)
K
-٩٦-
אאא א١٤٧ א
אאאא א
R Q Q R R Q Q
EFEF
KאאאאאאאאאE٤J ٤F
אאאא אאאא
، S = 0, R = 0 K(Q)א S, R
Kאא
אKE٥J ٤F S, R אאW١J ٤
KQ = ٠אQאאא(Q)א
Wא
S
Q
KאאאאE٥J ٤F
-٩٧-
אאא א١٤٧ א
אאאא א
-٩٨-
אאא א١٤٧ א
אאאא א
אאאא(Q)אS,Rא
Kאאא
S
Q
CK
Q
R
KאאS-RאאE٧J ٤F
WאאאאS-RאE٣J ٤Fא
(٠)אאS,Rאא،אCKאא J ١
Kאאאאא
(٠)אא(S = ٠,R = ١)אRאא J ٢
.(Reset)אאא(٠)א(١)
(٠)אא(S = ١,R = ٠)אאSאא J ٣
.(Set)אאאQ = ١א(١)
אS = ١, R = ١אא
Kא
א א א
S R CK Q (Mode of Operation)
EאFא
٠ ٠ X Q٠
No Change
אא
٠ ١ ٠
Latch RESETS
אא
١ ٠ ١
Latch SETS
א
١ ١ ?
Invalid condition
↑Z(١)א(٠)א
XZ
Q٠Zאאא
KאאS-RאאאE٣J ٤F
-٩٩-
אאא א١٤٧ א
אאאא א
א]אאא S-Rאא
אאא אאא[(٠)(١)
K(٠)(١)אא
א،E٦J ٤FאS-Rאא (Q)אאW٢J ٤
אאאKE٧J ٤FS,R,CKא
KאאQ = ٠
١ ٢ ٣ ٤ ٥ ٦
CK
S
R
Q
KאאS-RאאאאE٧J ٤F
Wא
KQ = ٠(Q)א،S = ٠, R = ٠אאא -١
K(Reset)Q = ٠א،S = ٠, R = ١אאא -٢
K(Set)Q = ١(١)Q א،S = ١, R = ٠אאא -٣
.(Reset)Q = ٠א،S = ٠, R = ١אאאא -٤
K(Set)Q =١א،S = ١, R = ٠אאא -٥
KQ = ١ (١)א،S = ١, R = ٠ אאא -٦
-١٠٠-
אאא א١٤٧ א
אאאא א
CK
R Q
KDאאאE٨J ٤F
אאDאאDאאא
א،CKאאא(١)אאDאKCK
R = ٠א،S = ١אא،[Set](١)אאא
אKQ = ١אE٣J ٤FאאS-Rאאא
אא،CKאאא(٠)אאD
R = ١ א،S = ٠אא،[Reset](٠)אא
א(١)(Set)אאKQ = ٠אE٣J ٤F
Kאא(٠)(٠)אא،א
אאאאDאאאאא
KE٤J ٤Fא(Positive Edge Trigger) אא
א א א
D CK Q (Mode of Operation)
אא(SET)
١ ١
(stores a ١)
אא(RESET)
٠ ٠
(stores a ٠)
↑Z(١)א(٠)א
-١٠١-
אאא א١٤٧ א
אאאא א
CK
D
Q
KDאאאאאE١١J ٤F
א(١)(٠)אאאא(D)א(Q)א
Kא
-١٠٢-
אאא א١٤٧ א
אאאא א
J
Q
J Q
CK
CK
Q K Q
K
KאאאאJ-KאאE١٢J ٤F
אSRאאאאאE١٢J ٤F
Kא Q ،Q
אאאJ-KאE٥J ٤Fא
אאאא، (٠)J,Kא
א،אאJ = ٠, K = ١אא(٠)א(Reset)א
J = ١, K = ٠ אאJ-K(Set)אאאא
،(Toggle)אJ-KאאאאK אא
אאQא(١)אאJ,Kא
KCKאאא
-١٠٣-
אאא א١٤٧ א
אאאא א
א א א
J K CK Q (Mode of Operation)
EאFא
٠ ٠ Q٠
No Change
אא
٠ ١ ٠
(RESET)
אא
١ ٠ ١
(SET)
א
١ ١ Q0
Toggle
↓Z(٠)א(١)א
Q٠Zאאא
KאאJ-KאE٥J ٤F
Q
KאאJ-KאאאאE١٣J ٤F
Q אאא(١)J,K،אאא -١
K(١)א
KJ = K = ٠אאאאאאא -٢
KQ = ٠(Reset)J = ٠, K = ١،אא -٣
-١٠٤-
אאא א١٤٧ א
אאאא א
KQ = ١(Set)J = ١, K = ٠،אאא -٤
QאJ,Kאאא (Set) א-٥
K(١)א
T-Type Flip-Flop T אאא٦J ٤
אאJ-KאאTאאא
אא،E١٤J ٤FאJ,Kא
(Toggle)אTאKאאTאאT
Kאא
،אאCKא(١)א(T)א
אאאאCKאאאאא
KE١٤J ٤FCKאאאאאאא
T J Q
CK
K Q
KTאאאאאE١٤J ٤F
KE٦J ٤FTאאאא
-١٠٥-
אאא א١٤٧ א
אאאא א
CK
T
Q
KTאאאאאE١٥J ٤F
،אאאT = ١אQאא
T = ١אא،Q = ٠QT = ٠אאא
Kא(١)(٠)Qא
Master-Slave Flip-Flopא–א٧J ٤
אאאאאא
K(Edge Triggered)אאאאא
א
אאאא
אא
،(Master-Slave)א–אא(Pulse Triggered)
א(Complete Clock Pulse)אאא
Kאא
א،אJ אאS-RאEF١٦J ٤
(Master)אא،(Slave)א(Master)אאאS-R
(Slave)אא، (CK)אאאא
K( CK )אא
-١٠٦-
אאא א١٤٧ א
אאאא א
Master Slave
S
Y
Q
CK
CK
Q
Y
R
KאJ אS-RאאEF١٦J ٤
،EF١٦J ٤CK، CK אא
אא،(CK)אאאא (Master)אא
אאאאא(Slave)
K( CK )אאא
WS,RאQ، Q
(Master)אא(CK)(High)אאW
אא
(Reset)אא (Set)אאא (Enabled)א
KS,Rאא
(slave) אא(CK)(Low)אאW אא
KYאאאאQא(Enabled)א
S-RאאאEF١٦J ٤אא
K אאS-Rאאאא
KאJ א
אאא
אא(CK)א
Kאא(Low)א(High)
،אJ אS-RאאאEF١٦J ٤
אאאt٥t٠א(CK)אא
KS,R
-١٠٧-
אאא א١٤٧ א
אאאא א
אא(Enabled)א (Master)אא،t٠א •
א(Set)אא S = ١, R = ٠א(CK)אא(High)
K( Y = 0 )Y = ١א،א
(Low)אא(Disabled)אא،t١א •
א(Enabled)א(Slave)אא،CK
Qא، אאא Y, Y K CK (High)א
אאאאKQ = ١(Set )אא
Fאאא
KE CK = 1אא Q = 1, Q = 0 א Y = 1, Y = 0
Kאאאאאאא
א א א
S R CK Q (Mode of Operation)
٠ ٠ Q٠ EאFא
٠ ١ ٠ א( אRESET)
١ ٠ ١ א(אSET)
١ ١ ؟ א
KאJ אS-RאאאEF١٦J ٤
-١٠٨-
אאא א١٤٧ א
אאאא א
S (SET)
ﻜﺎل أﺷ
R (RESET)
ﻧﺒﻀﺎت اﻟﺘﺎﺑﻊ
(Master)
Y
Y
Slave Slave Slave
Enabl Enable Enable
CK
Y (Slave Set) أﺷﻜﺎت ﻧﺒﻀﺎت
اﻟﻤﺘﺒﻮع
Y (Slave Re set ) (Slave)
Q
KאאS-RאאאאEF١٦J ٤
(High)אא،אאא،t٢א •
אא Y = 0, Y = 1 אS = ٠, R = ١אCK
.(Reset)
،CK (Low)אאאא،t٣א •
(Reset)אאאאK אאא
KQ = ٠א
Yא(Low)אS,Rא،t٤א •
Sא،t٤אאK(Y = ٠)אאא،
KY = ١אא(High)א
-١٠٩-
אאא א١٤٧ א
אאאא א
،אאאאא،t٥א •
KQ = ١QאY = ١א
א א א
D CK Q (Mode of Operation)
(SET)אא
١ ١
(stores a ١)
(RESET)אא
٠ ٠
(stores a ٠)
E F
D S S Q
Clock in CK CK
CK
R R Q
EF
KאאאJ אDאאאE١٧J ٤F
EF١٧J ٤،–אאDאאEF١٧J ٤
–א אDאא،–א אS-RאאKאא
KQאCKאא
EF١٨J ٤א،–א אJ-KאאEF١٨J ٤
אאאEF١٨J ٤אK
אאאא
(Q)אא–א אJ-K
K–אאS-Rאאאאא
-١١٠-
אאא א١٤٧ א
אאאא א
Master Slave
J Y
Q
CK CK
Q
Y
K
KאJ אJ-KאאאEF١٨J ٤
-١١١-
אאא א١٤٧ א
אאאא א
ME ME ME ME ME ME ME ME ME ME
CK
ME = Master Enabled
J
SE SE SE SE SE SE SE SE SE
CK
SE = Slave Enabled
Y
(Slave) أﺷﻜﺎل ﻧﺒﻀﺎت اﻟﻤﺘﺒﻮع
Y
אאאא
א (PRE ) (PRESET)אאאKאא
אאE١٩J ٤Fא (CLR ) (CLEAR)אא
אאK CLR ، PRE
S-R א
،Q = ١(SET)אאא،אאא
א،Q = ٠ (RESET)אא
(RESET)א
אאK אQא
(PRE ) אK
אאא א(CLEAR)א
، PRE = 0 (١)אQא،א
-١١٢-
אאא א١٤٧ א
אאאא א
S Q
CK
R Q
CLR
-١١٣-
אאא א١٤٧ א
אאאא א
אא
C
KאאאאאE٢٠J ٤F
-١١٤-
אאא א١٤٧ א
אאאא א
אא، אאא
.(High)(Not)אא (Low)אא،(٠)
אאא،(R) אא(C)א
(High)אאאא،R,Cאא
א
،(Low)אאאK
א
אא،(Low)אא
אK
Kא(High)
Monostable Multivibrator Circuitאאאאאא٢J ٨J ٤
אK אאאאאאEF٢١J ٤
NORאאא،(Low)Qאא،(Low)א(Trigger)
אאא(Low)אאא (High)
Kא
אK(Low)א NOR אא،(High)א
،אאא،NORאא (Low)(High)א
אאQא(High)א
אאNORאאאQאאKEF٢١J ٤
Kאא (Low)א
+٥V
R
Input
Trigger (T)
C
+
Output
Pulse (Q)
E F
Input
Trigger (T)
Output
Pulse (Q)
EF
KאאאאאאאE٢١J ٤F
-١١٥-
אאא א١٤٧ א
אאאא א
אאNORאא
K אא
،(resistor–capacitor network)
אא،RאCאא
KQא(Low)א(High)אא
The ٥٥٥ Timer Circuit ٥٥٥אא٣J ٨J ٤
،אאאא٥٥٥אא
٥٥٥א،E٢٢J ٤Fאא(IC)
K 5KΩ א،אאאאא
Discharge Threshold
EאF EאF
+VCC Control Voltage
EאF EאF
٨ ٧ ٦ ٥
١ ٢ ٣ ٤
Ground Reset
EאF EאאF
Trigger
EאF Output
EאF
K٥٥٥אאE٢٢J ٤F
אא،
אא(Monostable mode)אאאאא(Astable mode)
אאא(Modulator)(Frequency Divider)
Kא
אאאא٥٥٥א١J ٣J ٨J ٤
٥٥٥ Timer as an Astable Multivibrator
-١١٦-
אאא א١٤٧ א
אאאא א
٨ ٤
٥٥٥ Timer
٥KΩ
RA
-
٥
١/٣ VCC RL
Comparator
+ (A)
R
Inverting
Buffer/Driver
٦
S-R Q Output
RB ٥KΩ
Flip-Flop ٣ EאF
٢ - S Inverter
٢/٣ VCC EF
+
Comparator
(B)
+
C
٥KΩ
Discharge Transistor
٧ EאאF
١
Kאא٥٥٥אEF٢٣J ٤
-١١٧-
אאא א١٤٧ א
אאאא א
T١ T٢ T٣ T٤ T٥
٢/٣ VCC
Voltage
Across "C"
١/٣ VCC
(+VCC)
Output tp tn
(٠)
KאCאEF٢٣J ٤
T١]א(High)אS-Rאאאאא
א(Low)אאאאאK[ א
KOFFא(Discharge Transistor)אאא
אא(C)אא،OFFאאאא
אאא،T٢אKRB, RAא+Vcc
1 2
VCC אא(High) Aאא، VCC
3 3
٥٥٥(٣)אאKQ = ٠(RESET)אאא
KONא،(High)אא،(Low)א
אK Cא،ONאאאא
1
Bא، VCC אא،T٣
3
אא،Q = ١(SET)אS-Rאא(High)א
KאC،OFFאאאK
אRB, RAאCא،EF٢٣J ٤א
1 2
(Positive time) tpאK VCC אRBא، VCC
3 3
Wא
t p = 0.7(R A + R B )C
-١١٨-
אאא א١٤٧ א
אאאא א
אאאאאא٢J ٣J ٨J ٤
٥٥٥ Timer as a Monostable Multivibrator
אאאאא٥٥٥אEF٢٤J ٤
אEF٢٤J ٤אא.(one-shot)
אK٥٥٥אא،א،(Input - trigger)א
KRA,Cאא(Pw)
(RESET)S-Rאא،EF٢٤J ٤T١א
אS-Rאא(Low)אאKQ = ٠(Low)
א،אא(inverted and buffered)،א
K(Low)٠V(٣)א٥٥٥
א(High)S-Rאא(Low)א
Kאאאא، ONא،א
-١١٩-
אאא א١٤٧ א
אאאא א
٥٥٥אא(٢)א(Trigger)א،T٢א
1
، VCC Bאאאא Kאא
3
אKQ = ١א(SET)אS-Rאא،(High)B א
א٥٥٥(٣)אאאS-Rאא (High)א
KOFFאאא(High)
+٥V
٨ ٤
٥٥٥ Timer
٥KΩ
RA
-
٥
١/٣ VCC Comparator
RL
+ (A) Inverting
R
٦ Buffer/Driver
S-R Q
٥KΩ Flip-Flop ٣ Output
Trigger ٢ - S Inverter
Input ٢/٣ VCC Comparator
+ (B)
٥KΩ
٧
Discharge Transistor
+
Kאאא٥٥٥אEF٢٤J ٤
-١٢٠-
אאא א١٤٧ א
אאאא א
T١ T٢
Trigger ١/٣ VCC
Input
٠V
٢/٣ VCC
Voltage
Across "C"
Output
KאאCאאEF٢٤J ٤
+VCCRAאאCאא
א(High)א٥٥٥אKEF٢٤J ٤א
2
،(High)Aא،(T٣)אK VCC א
3
(٣)אא،(RESET)אS-Rאא
CאONאאא،(Low)א
K
אאאאאאאא
K
א ،אא(Leading edge)אא
אRAאCאא(Trailing edge)א
WאאאKא
Pw = 1.1R A C
-١٢١-
אאא א١٤٧ א
אאאא א
Shift Registersאא٩J ٤
،אא،אאאאאא
אא(bit)אאאא
א،אאא،
אאא
Shift )א (Shift Left)אאא(Buffer Register)אא
א(Parallel Data)א(Serial Data)אאא(Right
K(Shift Registers)אא
Buffer Registersא١J ٩J ٤
(Digital word)א
אEF٢٥J ٤K(bits)אא
אאאאא D אאאא(٤-stages)
K(Positive edge-triggered)
(٤-bit word to be stored)אאאא
D١ D٢ D٣ D٤
D Q D Q D Q D Q
Q Q Q Q
CLR CLR CLR CLR
CK
CLR
Q١ Q٢ Q٣ Q٤
E F
KDאאאאאאEF٢٥J ٤
-١٢٢-
אאא א١٤٧ א
אאאא א
Clock
١
D١
٠
D٢
א
Input data ١
D٣
D٤ ٠
Q١
Q٢
א
Output data
Q٣
Q٤
EF
KEF٢٥J ٤אאאEF٢٥J ٤
D٤אא(٤-bits)אאא
אQ١,Q٣, Q٢,Q٤אD١,D٢,D٣,
K(CK)אא
אאאאEF٢٥J ٤אאא
אאQ١,Q٣, Q٢,Q٤א
KאאKאאא
א،אאא
אאJ אאא،אא
אאא(Clear-input)אK(Parallel-in, Parallel-out Registers)
KEאFאא(active-low)
-١٢٣-
אאא א١٤٧ א
אאאא א
Shift Registersאא٢J ٩J ٤
א(Shift)א(move)אאאא
WKE٢٦J ٤FאאאאאאK
(Serial-in, Serial-out Shift Registers)אא–אאא -١
K(SISO)אא
(Serial-in, Parallel-out Shift Registers)אא–אאא -٢
.(SIPO)אא
(Parallel-in, Serial-out Shift Registers) אא–אאאJ ٣
K(PISO)אא
Serial-in, serial-out (SISO) Shift Registers
Shift Right Shift Left
Serial-In
Serial-Out Serial-In
EF
Serial-in, parallel-out (SIPO) Shift Registers Parallel-in, Serial-out Shift (PISO) Registers
Parallel Data In
Serial-In
Serial-Out
Parallel Data Out EF
KאאEF٢٦J ٤
-١٢٤-
אאא א١٤٧ א
אאאא א
אאאא
Wא
אא–אאאא١J ٢J ٩J ٤
Serial-in, Serial-out (SISO) Shift registers
אאK אאא،E٨J ٤F
١٠٠١אאאאE
אאF٠١١٠אא
Kאאאא
אא אאא א
Clock Input Q٠ Q١ Q٢ Q٣
— — ٠ ١ ١ ٠
١st ١ ١ ٠ ١ ١
٢nd ٠ ٠ ١ ٠ ١
٣rd ٠ ٠ ٠ ١ ٠
٤th ١ ١ ٠ ٠ ١
KאאE٨J ٤F
אא( א١st Clock pulse)אאא
אאאאאאאאאא
،(٢nd Clock pulse)אאאK אאאאא
אאא (٠١١٠)אא
Kאאא،אאאK(١٠٠١)אאא
א(٠١١٠)אאא، אאאא
אאאא (١٠٠١)אאא،א
K
-١٢٥-
אאא א١٤٧ א
אאאא א
אא،אאאאא
Kאאאאא
Clock
Input
SISO Shift Right
E F
Serial
Serial Data
Data Out Input
Q D Q D Q D Q
3 2 1 0
CK CK CK
EF
EF
KאאאאאE٢٧J ٤F
אא(٤-bits)אאEF٢٧J ٤
א،(FF٠)אאאDאאאאKDאא
(Q١)אאא،(FF١)אאאDא(Q٠)אא
-١٢٦-
אאא א١٤٧ א
אאאא א
אא(Q٢)אאא،(FF٢)אאאא
אאאאאאאאאאא،(FF٣)אאא
Kא
،אא(Clock input)אא
،אא(١-bit)אאא (Positive edge)
אאאאא–אאאא
אאאא
،אא
Kא
EF٢٧J ٤אאא،
אא–אאאאאDאא
EF٢٧J ٤אאא .(SISO Shift-Right Shift Register)
א–אאDאאאא
K(SISO Shift- Left Shift Register)א
EF٢٧J ٤،EF٢٧J ٤אאא،א
א א،
אאא
אאא–אאא
(SISO Rotate-Left) אאא–אא(SISO Rotate-Right)
KEF٢٧J ٤
אא–אאא٢J ٢J ٩J ٤
Serial-in, parallel out (SIPO) Shift registers
אאאאאאאאE٢٨J ٤Fא
Kאא–א
(٤-bits)אאאא،אאא
אFאאאאא(Serial data input)אאא
KEאא
-١٢٧-
אאא א١٤٧ א
אאאא א
FF١ FF٢ FF٣
Serial
FF٠
Data D Q D Q D Q D Q
Input 0 1 2 3
CK CK CK CK
Clock
Input
Q Q Q Q
0 1 2 3
Parallel data outputs
-١٢٨-
אאא א١٤٧ א
אאאא א
D D D D
0 1 2 3
Clock
Input
KאאJ אאאE٢٩J ٤F
Q Q Q Q
0 1 2 3
EF
KאאאEF٣٠J ٤
٠ ١ ٢ ٣ ٠ ١ ٢ ٣ ٠ ١ ٢
Clock
START
١ ٠ ٠ ٠
Q
0
٠ ١ ٠ ٠
Q
1
٠ ٠ ١ ٠
Q
2
٠ ٠ ٠ ١
Q
3
EF
KאאאEF٣٠J ٤
-١٣٠-
אאא א١٤٧ א
אאאא א
Clock אא
Pulses
Q٠ Q١ Q٢ Q٣
٠ ١ ٠ ٠ ٠
١ ٠ ١ ٠ ٠ Four flip-flops will have
٢ ٠ ٠ ١ ٠ Four output states.
٣ ٠ ٠ ٠ ١
Repeat Sequence
KאאאE٩J ٤F
א،אאא(١٠٠٠)אאא
אאאאאאאא(١)
KE٩J ٤F
Johnson Counterא٥J ٢J ٩J ٤
א،אא
אEF٣١J ٤
אאאאאאא
K(D٠)אאאאE Q 3 F
אאאאא، אאא
Q٣،١٠٠٠،E١٠J ٤FאאEF٣١J ٤א
אא(High)א Q 3 ،אא(Low)א
א (High inputs)אאאא،D٠א
K(High)אאאאאא
،(Low)א Q 3 ،E אאאF(High)אQ٣
אאאאאK(Low) D٠
K(Low)אאאא(Low inputs)א
א Q 3 ،EאאאF(Low)אQ٣
Kאאאא(High)D٠(High)
-١٣١-
אאא א١٤٧ א
אאאא א
Q Q Q Q
0 1 2 3
Q
CLR CLR CLR CLR
3
FF٠ FF١ FF٢ FF٣
Clock
EF
٠ ١ ٢ ٣ ٤ ٥ ٦ ٧ ٠ ١ ٢ ٣
Clock
START
Q
0
Q
1
Q
2
Q
3
Q
3
EF
KאאאאאE٣١J ٤F
-١٣٢-
אאא א١٤٧ א
אאאא א
Clock אא
Pulses
Q٠ Q١ Q٢ Q٣ Q3
٠ ١ ٠ ٠ ٠ ١
١ ١ ١ ٠ ٠ ١
٢ ١ ١ ١ ٠ ١
٣ ١ ١ ١ ١ ٠ Four flip-flops will have
٤ ٠ ١ ١ ١ ٠ eight output states.
٥ ٠ ٠ ١ ١ ٠
٦ ٠ ٠ ٠ ١ ٠
٧ ٠ ٠ ٠ ٠ ١
Repeat Sequence
KאאE١٠J ٤F
،אאאאאאאא א
Fאאאאא
אאאאאאKEE٩J ٤F
EF٣١J ٤אאא،א
KE١٠J ٤F(٢ × ٤ flip-flops = ٨)
-١٣٣-
אאJ אאא א١٤٧ א
אאאא א אא
Countersאאא١٠J ٤
אאאאאאאאאא
،(binary bits)אאאKא
אאאאאאאא
אאאאאאאK(clock input)אא
אאאאאאאא
Kאא
אאאאאאאא
K(Synchronous Counters ) אאאאאא(Asynchronous Counters)
אאאאאאאאאאאא
אאאאאאאאK אא
K(Master Clock)אאאאאאא،א
،אאאאאאאאאא
Kאאאאאאא
Asynchronous Binary-Up Counters אאאאאאא١J ١٠J ٤
K אאאEF٣٢J ٤
אאאאאאK אאJ-K
K אאאא א
אא
،(High)אJ,Kא
K אא(Negative edge)(Toggle)
א(Q)אאאאאאא
א(٤-bit word)אאQ٣,Q٢,Q١,Q٠אKEF٣٢J ٤
אאא ٠٠٠٠אא
FF٠אאKE١١J ٤Fאאאא
K(MSB)א(Q٣)FF٣אא(LSB)(Q٠)
- ١٣٣ -
אאא א١٤٧ א
אאאא א
K K K K
Q Q Q Q
0 1 2 3
EF
١ ٢ ٣ ٤ ٥ ٦ ٧ ٨ ٩ ١٠ ١١ ١٢ ١٣ ١٤ ١٥ ١٦ ١٧
٠
Q٠
Q١ ٠
Q٢ ٠
Q٣ ٠
EF
KאאאאE٣٢J ٤F
،(Clock input)אאא(FF٠)אא
،אאא (Toggle)Q٠א
אאאאאאKEF٣٢J ٤Q٠א
אKא"٠""١"אאא "١""٠"Q٠
Q٠،FF١אאאQ٠א
Q٢אQ١
K(Toggle)Q١א
KQ٣אQ٢،
-١٣٤-
אאא א١٤٧ א
אאאא א
אא א
Q٣ Q٢ Q١ Q٠
٠ ٠ ٠ ٠ ٠
٠ ٠ ٠ ١ ١
٠ ٠ ١ ٠ ٢
٠ ٠ ١ ١ ٣
٠ ١ ٠ ٠ ٤
٠ ١ ٠ ١ ٥
٠ ١ ١ ٠ ٦
٠ ١ ١ ١ ٧ Cycle Repeats
١ ٠ ٠ ٠ ٨
١ ٠ ٠ ١ ٩
١ ٠ ١ ٠ ١٠
١ ٠ ١ ١ ١١
١ ١ ٠ ٠ ١٢
١ ١ ٠ ١ ١٣
١ ١ ١ ٠ ١٤
١ ١ ١ ١ ١٥
Binary Count
KאאאאאE١١J ٤F
WאEF٣٢J ٤אאאא
N = 2n − 1
= 24 − 1
= 16 − 1
= 1510 (11112 )
The Modulus (MOD) of a counterאאא•
א(MOD)(Modulus of a counter)אאא
MODEF٣٢J ٤אאאKאאא
א١١١١٠٠٠٠(١٦)אא(١٦)
WאאאMODKE١١J ٤F
MOD = ٢n
MOD = modulus of the counter
n = number of flip-flops in the counter circuit
WאאאאאEF٣٢J ٤אאאא
MOD = 2 n
= 24
= 16
The Frequency Division of a counter אא•
EF٣٢J ٤אאאאא
א(frequency divider)אא
אא،٢אאאאאא
، א٢אK٢אא
،א٢א٢א
٤אאאאאא
אאאאEF٣٢J ٤
-١٣٦-
אאא א١٤٧ א
אאאא א
،٢אאאאא،KQ١ א
א،٨א،٤אאאא
WאאאאאאKא١٦
Division Factor = ٢n EאF
N = number of flip-flops in the counter circuit
-١٣٧-
אאא א١٤٧ א
אאאא א
Q אKJ-Kאאאא
KאאאQאא
אKEF٣٣J ٤אאאQאאא
Q٣,Q٢,Q١,Q٠
(RESET)אאאא
Q אLowQאאאאK٠٠٠٠
FF٣,FF٢,FF١אאאאאאK١١١١
אHighאא אJ,KאאKHigh
Kאאא(Toggle)
Q
0
Q
1
Q
2
Q
3
HIGH
FF٠ FF١ FF٢ FF٣
J Q J Q J Q J Q
0 1 2 3
Clock
Input CK CK CK CK
K Q K Q K Q K Q
0 1 2 3
E F
١ ٢ ٣ ٤ ٥ ٦ ٧ ٨ ٩ ١٠ ١١ ١٢ ١٣ ١٤ ١٥ ١٦
١٧
Clock
Input
٠
Q٠
٠
Q١
Q٢ ٠
Q٣ ٠
EF
KאאאאE٣٣J ٤F
"٠"Q٠א،FF٠א אאאאא
אא"٠""١" Q 0 אא،"١"
-١٣٨-
אאא א١٤٧ א
אאאא א
א"٠""١"Q١א،FF١אא
א"٠""١" Q1 אאK"٠""١" Q1
Kא،FF٢
אא א
Q٣ Q٢ Q١ Q٠
١ ١ ١ ١ ١٥
١ ١ ١ ٠ ١٤
١ ١ ٠ ١ ١٣
١ ١ ٠ ٠ ١٢
١ ٠ ١ ١ ١١
١ ٠ ١ ٠ ١٠
١ ٠ ٠ ١ ٩
١ ٠ ٠ ٠ ٨ Cycle Repeats
٠ ١ ١ ١ ٧
٠ ١ ١ ٠ ٦
٠ ١ ٠ ١ ٥
٠ ١ ٠ ٠ ٤
٠ ٠ ١ ١ ٣
٠ ٠ ١ ٠ ٢
٠ ٠ ٠ ١ ١
٠ ٠ ٠ ٠ ٠
Binary Count
KאאאאאE١٢J ٤F
(١٥)١٠ = ١١١١Q٣,Q٢,Q١,Q٠אאאאאא
אאאא
KE١٢J ٤Fא אא
אK אאאאא
FF٠אא،EF٣٣J ٤א
Q٣,Q٢,Q١א،אQ٠א
،אא
Kאאאאאא
-١٣٩-
אאא א١٤٧ א
אאאא א
אאאLאאאאא٣J ١٠J ٤
Asynchronous Binary Up/Down Counters
אאאא،אאאאאאא
Qאאאאאאאאא
K Q אאאאאאאאא
LאE٣٤J ٤F
K UP / DOWN אאAND-OR
Q Q Q Q
0 1 2 3
HIGH
K Q K Q K Q K Q
0 1 2 3
UP/DOWN control
KאאאאE٣٤J ٤F
אANDאא،Highא UP / DOWN אא
אאאאQ،(Enabled)א
אא،אאא،א
אאאאא،Lowא UP / DOWN
(Enabled)אאאאאא(Disabled)א
אא،א אאאא Q
Kא
-١٤٠-
אאא א١٤٧ א
אאאא א
אאאאאאאEF٣٥J ٤
K(MOD-١٠)אא
HIGH
FF٠ FF١ FF٢ FF٣
J Q
0
J Q
1
J Q
2
J Q
3
Clock
Input CK CK CK CK
K K K K
CLR CLR CLR CLR
Q Q Q Q
0 1 2 3
E F
١ ٢ ٣ ٤ ٥ ٦ ٧ ٨ ٩
١٠
Clock
Input
٠
Q٠
٠
Q١
Q٢ ٠
Q٣ ٠
CLR
EF
KאאאאE٣٥J ٤F
-١٤١-
אאא א١٤٧ א
אאאא א
אE٩F١٠٠١E٠F٠٠٠٠אאא
אאEF٣٥J ٤אא
KE١٣J ٤F
אא١٠F١١١١ ١٠١٠אאאאא
אאE CLR FאאאאNAND אE١٥
אאKQ٣אאQ١אאאKא
،HighאQ٣,Q١E
אא١٠F١٠١٠א
אKא (CLEAR)Low NANDא
א(inactive) CLR אEF٣٥J ٤א
אKHighאQ٣,Q١אאאאK١٠٠١٠٠٠٠
אאאא(CLEAR)،Q٣،Q١א
E١٣J ٤FאאאאאK CLR אא
Kא٩א٠אא،אא
אא א
Q٣ Q٢ Q١ Q٠
٠ ٠ ٠ ٠ ٠
٠ ٠ ٠ ١ ١
٠ ٠ ١ ٠ ٢
٠ ٠ ١ ١ ٣
٠ ١ ٠ ٠ ٤
٠ ١ ٠ ١ ٥
٠ ١ ١ ٠ ٦ Cycle Repeats
٠ ١ ١ ١ ٧
١ ٠ ٠ ٠ ٨
١ ٠ ٠ ١ ٩
Binary Count
KאאאאאE١٣J ٤F
-١٤٢-
אאא א١٤٧ א
אאאא א
(MOD-١٠)٩٠אאאא
1
( )Q٣א،אאא
10
.(Clock input)אאא
אאאאאא
אא(Digital Voltmeter)אא ،(Digital clocks)אאא
K(Frequency Counter)א
Synchronous Binary Counters אאאאאאא٥J ١٠J ٤
ANDאJ-KאאEF٣٦J ٤
אא(MOD-١٦) (٤-bit)אאאא
אאאאאאאE Fאא
אאאאK
אאא(Triggered)
Kאאאא،אאא
Q Q Q Q
0 1 2 3
HIGH
A B
FF٠ FF١ FF٢ FF٣
J Q J Q J Q J Q
0 1 2 3
CK CK CK CK
Clock K K K K
Input
KאאאE٣٦J ٤F
FF٠אאJ,Kאאאאא
א(Toggle)א ،Highא
Lowא،אאאאאאאא
KאLowHighHigh
-١٤٣-
אאא א١٤٧ א
אאאא א
אא٢אאא FF١אאJ,Kא
FF١אאQ١א،LowאQ٠ אאKFF٠
Q١א،HighאQ٠א(No change)
K(Toggle)
AND(A)אא FF٢אאJ,Kא
،High AND(A)אQ٠ = Q١ = HighאKQ٠,Q١
KאאFF٢אא(Enable)אא
אAND(B)אאFF٣אאJ,Kא
AND(B)אHighאQ٢,Q١,Q٠אKQ٢,Q١,Q٠
KאFF٣אאאאHigh
Synchronous Counters Advantages אאאאאא ٦J ١٠J ٤
(Ripple counters)אאאאאאאאא
אאאאאא،אא
KEF٣٣J ٤אאאאאאEF٣٢J ٤
אאאאאאאא
אאא، אאאKא
אאK אאא
אאאא (Propagation-delay time)
Kאאאאאא
אאאא
אאFאאא ،אאא
אאאאאאאאK E
אאא،אאא
אאא،אאא
Kאאאאא،א
-١٤٤-
אאא א١٤٧ א
אאאא א
אאאאאא
אאאא
א K
אאאא
Wאאאאא
tp = Single (flip-flop) tp + Single (AND-gate) tp
-١٤٥-
אאא א١٤٧ א
אאאא א
א
אאאS-Rאא(Q)אאE١
אאא(negative edge trigger)אא
KאאQ=٠אאאK
CK
אאאאDאאא(Q)אאE٢
Kאאא(positive edge trigger)אא
KאאQ=٠אאא
CK
אאאאJKאא(Q)אאE٣
אKאאא(negative edge trigger)אא
KאאQ=٠אא
-١٤٦-
אאא א١٤٧ א
אאאא א
CK
J
K
אא אאTאאא(Q)אאE٤
אאא(negative edge trigger)אא
KאאQ=٠אאאK
CK
אאא،אאאא٥٥٥אא(f)אא E٥
KC = ٠{١µfא،RB = ٣kΩאRA = ١٠kΩ
אא،אאאאא٥٥٥אא E٦
KC = ٠{٠١µfא،ΩRA = ١٢kΩא
-١٤٧-
אאא
ã¹]<gè…‚jÖ]æ<ËÖ]<Üé×Ãj×Ö<íÚ^ÃÖ]<퉉ö¹]
אאאא
א
אא
אא
- ١٣٣ -
אא א١٤٧ א
אא א
אאא
Wאא
Kאאא •
Kאאאא •
Kאאא •
Kאאא •
Kאאא •
- ١٤٨ -
אא א١٤٧ א
אא א
Introduction١J ٥
אK،אאאאא
א(fuse–programmable) אאא
K אאא(Customer)א
א،אאאאאא(fusible links)א
K א
אאאא،א
Wאא
(The Programmable Logic Array (PLA))אא• א
(The Programmable Array Logic (PAL))אא •
(The Programmable Logic Sequencer (PLS))אא• א
אא• א
(Erasable Programmable Logic Device (EPLD))
אאא א (F)
(FPLA, FPAL, ….)
K(Field Programmable Logic Devices)
Basic Programmable Logic Devices אאא٢J ٥
PLDJ אאאאE١J ٥Fא
א،אאאאK(٢-input/٤-output)
(noninverting Buffer)אאאא
K(Inverting Buffer)א
A,B אאאאאHigh ANDא
אאANDאא،E١J ٥Fא
א،
א،(Product Lines)
אK( אA B, AB, AB and AB)
(fusible link)ORאא
.PLDJ אא(×)אא،E١J ٥F
- ١٤٩ -
אא א١٤٧ א
אא א
Inputs
A B
Fusible
Link
A A B B
٠ × × × × AB
١ × × × × AB
٢ × × × × AB
٣ × × × × AB
Q3 Q2 Q1 Q0
Outputs
KPLDאאאE١J ٥F
A B High Out
٠ ٠ AND ٠
٠ ١ AND ١
١ ٠ AND ٢
١ ١ AND ٣
KE١J ٥FאANDאאE١J ٥F
- ١٥٠ -
אא א١٤٧ א
אא א
אאא،E١J ٥Fאא
אאאאPLDs J אKא
אאE١J ٥FאאE٢J ٥FK אאא
Kא
Inputs
A B
A A B B
٠ × × × × AB
١ × × × × AB
× × × × AB
٢
٣ × × × × AB
I٣
Q3 Q2 Q1 Q0
Outputs
KPLDאאE٢J ٥F
אאאאאאאא،אאא
AND א
אK
אאאאא،
א،אאא
OR אאאK אא
K(fusible link)א(×’s)אא
- ١٥١ -
אא א١٤٧ א
אא א
١ × × AB
٢ × AB
٣ × AB
٣ ٢ ١ ٠
Q 0 = A B + AB
Q1 = AB
Q 2 = AB + AB
Q 3 = AB
KPLDאאE٣J ٥F
- ١٥٢ -
אא א١٤٧ א
אא א
A B Q٣ Q٢ Q١ Q٠
AB ٠ ٠ ٠ ٠ ١ ١
AB ٠ ١ ١ ١ ٠ ٠
AB ١ ٠ ٠ ٠ ٠ ١
AB ١ ١ ٠ ١ ٠ ٠
KE٣J ٥FאאאE٢J ٥F
אא אPLD א
XOR א(Programmable Output Polarity fuse)
אאאא،E٤J ٥F
K(blown)(Intact)א
Low XOR אאא،אא
XOR אאא، אאK
אאא
Kאאא High
KE٣J ٥Fאא
- ١٥٣ -
אא א١٤٧ א
אא א
×
×
Polarity
Fuse
Output
KPLDאאE٤J ٥F
Polarity FuseEאF XOR's Operation
I٣ I٢ I١ I٠
× ×× × × ×× × × × × ×
× × × × × ×× × × × × ×
× ×× × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × ×
× ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
× ×× × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
× × × × × ×× × × × × ×
O٣ O٢ O١ O٠
KPLAאאא
E٥J ٥F
The Programmable Array Logic (PAL)אא ٤J ٥
ANDEPLAFאאא
PLA
אאK אאOR
K אא،،אאאא
Kאאאאאאא
OR AND،PAL א
KE٦J ٥FEאF
- ١٥٥ -
אא א١٤٧ א
אא א
I٣ I٢ I١ I٠
OR
× ×× × × ×××
× ×× × × × × ×
× × × × × × ××
× ×× × × ×××
× ×× × × × × ×
× ×× × × ×××
× ×× × × ×××
× ×× × × ×× ×
× ×× × × ×××
× ×× × × × × ×
× ×× × × ×××
× ×× × × ×××
× ×× × × × × ×
× ×× × × ×××
× ×× × × ×××
× ×× × × ×× ×
AND
O٣ O٢ O١ O٠
KPALאאאE٦J ٥F
אאאאאאPLAא
K،א
- ١٥٦ -
אא א١٤٧ א
אא א
אאא٦J ٥
Erasable Programmable Logic Device (EPLD)
א(PLDs)אאא
،אK(blowing their internal fuses)אאאא
א
،א
אK
אאאאPLDא
K אאאאאאא
אאאאא(erase)א
K،אאא
- ١٥٧ -
אא א١٤٧ א
אא א
Q٠,Q١,Q٢,Q٣A, BאPLDאא E١
Kא
א א
A B Q٣ Q٢ Q١ Q٠
٠ ٠ ٠ ١ ١ ١
٠ ١ ١ ١ ٠ ٠
١ ٠ ٠ ١ ٠ ١
١ ١ ١ ٠ ٠ ٠
אאQ٠,Q٣אאאאא E٢
Kא
KPLAאאאאאאא E٣
- ١٥٨ -
א א١٤٧ א
א
א
א א
אאWאא
אאא
٢ ١J ١
٣ אאא٢J ١
٤ אאא٣J ١
٦ אאאאא٤J ١
٦ אאאאאא١J ٤J ١
٧ אאאאא٢J ٤J ١
٩ אאאאא٥J ١
١٠ אאאא٦J ١
١٠ אא١J ٦J ١
١٠ אא٢J ٦J ١
١١ אאאאא٧J ١
١٢ אאאא٨J ١
١٣ אא١J ٨J ١
١٣ אא٢J ٨J ١
١٤ אא٣J ٨J ١
١٤ אאאאאא٩J ١
١٥ אאא١٠J ١
١٥ אאאא١J ١٠J ١
١٦ אאאא٢J ١٠J ١
١٦ אאאאאא١J ٢J ١٠J ١
א א١٤٧ א
א
١٦ אאאאא٢J ٢J ١٠J ١
١٨ אאאאא ٣J ١٠J ١
١٩ אאאאא٤J ١٠J ١
١٩ אאאא א٥J ١٠J ١
٢٠ אאאא٦J ١٠J ١
٢٠ אא١J ٦J ١٠J ١
٢٢ אאא٢J ٦J ١٠J ١
٢٣ אאאא١١J ١
٢٣ אאאא١J ١١J ١
٢٣ אאאא٢J ١١J ١
אאאאא١J ٢J ١١J ١
٢٣
אא
٢٤ אאאאאא٢J ٢J ١١J ١
٢٥ אאאא٣J ١١J ١
٢٦ אאאאא ٤J ١١J ١
٢٧ אאאא א٥J ١١J ١
٢٨ אאאאא ٦J ١١J ١
٢٩ אאאאא ٧J ١١J ١
٢٩ אאאאא٨J ١١J ١
٢٩ אאאא١J ٨J ١١J ١
٣٠ אאאא٢J ٨J ١١J ١
א א١٤٧ א
א
٣١
אאאאWאא
٣٥ אאא
٣٦ ١J ٢
٣٦ אא٢J ٢
٣٧ ANDא٣J ٢
٤٠ ORא ٤J ٢
٤٢ EאF NOT א٥J ٢
٤٢ NAND א٦J ٢
٤٤ NOR א٧J ٢
٤٥ EאF אOR א٨J ٢
٤٧ EאF אNOR א٩J ٢
٤٨ אאא١٠J ٢
٥٠ אאא١١J ٢
٥١ אאאא١٢J ٢
٥٢ אא١٣J ٢
٥٤ אאא١٤J ٢
٥٥ אאאאאא١٥J ٢
٥٨
אאאאאWאא
٦١ אאא
٦٢ ١J ٣
٦٢ ٣J ٢
٦٤ NOR , NANDאאאא٣J ٣
٦٥ NANDאא١J ٣J ٣
א א١٤٧ א
א
٦٦ NORאא٢J ٣J ٣
،NAND
אא אאאאא٤J ٣
٦٧
NOR
٦٧ NANDאאא١J ٤J ٣
٦٩ NORאאא٢J ٤J ٣
٧٢ ٥J ٣
٧٣ אאא٦J ٣
٨١ אאאא٧J ٣
٨١ אאא١J ٧J ٣
٨٢ אאא٢J ٧J ٣
٨٥ אאא٣J ٧J ٣
٨٧ אאא٤J ٧J ٣
٩٠
אאאאWאאא
٩٢ אאא
٩٣ ١J ٤
٩٣ א٢J ٤
٩٨ אאS-Rא٣J ٤
١٠١ D אאא٤J ٤
١٠٣ אאJ-Kא٥J ٤
١٠٥ T אאא٦J ٤
١٠٦ א–א٧J ٤
١١٤ אא٨J ٤
١١٤ אאאאא١J ٨J ٤
١١٥ אאאאאא٢J ٨J ٤
א א١٤٧ א
א
١١٦ ٥٥٥אא٣J ٨J ٤
١١٦ אאאא٥٥٥א١J ٣J ٨J ٤
١١٩ אאאאאא٢J ٣J ٨J ٤
١٢١ אא٩J ٤
١٢٢ א١J ٩J ٤
١٢٤ אא٢J ٩J ٤
١٢٥ אא–אאאא١J ٢J ٩J ٤
١٢٧ אא–אאא٢J ٢J ٩J ٤
١٢٨ אא–אאא٣J ٢J ٩J ٤
١٢٩ EאFאאא٤J ٢J ٩J ٤
١٣١ א٥J ٢J ٩J ٤
١٣٣ אאא١٠J ٤
١٣٣ אאאאאאא١J ١٠J ٤
١٣٧ אאאאאאא٢J ١٠J ٤
١٤٠ אאאLאאאאא٣J ١٠J ٤
١٤١ אאאאאא٤J ١٠J ٤
١٤٣ אאאאאאא٥J ١٠J ٤
١٤٤ אאאאאא ٦J ١٠J ٤
١٤٦
אאWאא
١٤٨ אאא
١٤٩ ١J ٥
١٤٩ אאא٢J ٥
١٥٤ אאא٣J ٥
١٥٥ אא ٤J ٥
א א١٤٧ א
א
١٥٧ אאא٥J ٥
١٥٧ אאא٦J ٥
١٥٨
אאאאאא
אEאFאא