Captulo 1 explica que o desempenho de um computador determinada por trs

tecla
fatores: Nmero de instruo, tempo de ciclo de clock, e os ciclos de clock por
instruo (CPI).
Captulo 2 explica que o compilador e da arquitetura do conjunto de instrues
determinar
a contagem de instrues necessrios para um determinado programa. No
entanto, a implementao
do processador determina simultaneamente o tempo de ciclo de relgio e o
nmero de relgio
ciclos por instruo. Neste captulo, vamos construir a unidade central de dados
e controle
para duas implementaes diferentes do conjunto de instrues MIPS.
Este captulo contm uma explicao dos princpios e tcnicas utilizadas na
implementao de um processador, comeando com uma viso altamente
abstrato e simplificado
nesta seo. Ele seguido por uma seo que constri um caminho de dados e
constri uma
verso simples de um processador suficiente para implementar um conjunto de
instrues como MIPS.
A maior parte do captulo aborda a implementao MIPS pipeline mais realista,
seguida por uma seo que desenvolve os conceitos necessrios para
implementar mais
instruo complexos conjuntos, como o x86. Captulo 1 explica que o
desempenho de um computador determinada por trs tecla
fatores: Nmero de instruo, tempo de ciclo de clock, e os ciclos de clock por
instruo (CPI).
Captulo 2 explica que o compilador e da arquitetura do conjunto de instrues
determinar
a contagem de instrues necessrios para um determinado programa. No
entanto, a implementao
do processador determina simultaneamente o tempo de ciclo de relgio e o
nmero de relgio
ciclos por instruo. Neste captulo, vamos construir a unidade central de dados
e controle
para duas implementaes diferentes do conjunto de instrues MIPS.
Este captulo contm uma explicao dos princpios e tcnicas utilizadas na
implementao de um processador, comeando com uma viso altamente
abstrato e simplificado
nesta seo. Ele seguido por uma seo que constri um caminho de dados e
constri uma
verso simples de um processador suficiente para implementar um conjunto de
instrues como MIPS.
A maior parte do captulo aborda a implementao MIPS pipeline mais realista,
seguida por uma seo que desenvolve os conceitos necessrios para
implementar mais
instruo complexos conjuntos, como o x86.