CONTROLADORES LOGICOS PROGRAMABLES

EDGAR RICARDO SALAMANCA ESPEJO

DOCENTE: WILSON GEOVANNY OSORIO CASTRO

2015
1. En el primer punto de este taller se trabajar con base en las compuertas:
NAND, NOR, OR-EXCLUSIVA Y NOR-EXCLUSIVA

a) Consulte su comportamiento
NAND: La puerta lgica NAND se comporta como una compuerta AND con
un negador en su salida, de esta forma que se obtiene los resultados
negados de la operacin lgica AND.

NOR: La puerta lgica NOR se comporta como una compuerta OR con un

negador en su salida, de esta forma que se obtiene los resultados negados
de la operacin lgica OR.

OR-EXCLUSIVA: La puerta lgica XOR se comporta como una suma

binaria que descarta el acarreo. La compuerta XOR solo es alta cuando sus
entradas son opuestas, es decir una entrada a nivel bajo y a nivel alto o una
entrada a nivel alto y nivel bajo.

NOR-EXCLUSIVA: La puerta lgica XNOR se comporta como una puerta

XOR pero con su salida conectada a un Negador NOT, de tal manera que
sus salidas son las salidas negadas de la compuerta XOR.

b) tablas de verdad
NAND

XOR

NOR
XNOR

c) cual funcin booleana realiza?

NAND: La puerta lgica NAND realiza la funcin booleana de operacin de
negado del producto lgico
NOR: La puerta lgica NOR realiza la funcin booleana de operacin de negado
de la suma lgica
XOR: La puerta lgica XOR realiza la funcin booleana de la operacin de suma
binaria. Se comporta como una compuerta OR exclusiva donde su salida es un
nivel lgico alto 1 cuando son entradas son opuestas. Y cuando sus entradas son
iguales su salida es un nivel lgico bajo 0.
XNOR: Cuando todas sus entradas son iguales entre s para dos entradas Ay B, o
cuando el nmero de 1 (unos) de una cantidad para el caso de tres o ms
entradas, su salida est en 1 o en ALTA.
d) Cul es la ecuacin caracterstica que describe su comportamiento?
NAND: F=A+B
NOR: F=A*B

XOR:

XNOR:
e) Cul es su smbolo?

NAND

NOR

XOR

XNOR

f) Cmo graficara sus smbolos en: Contactos, Normalizado y No

Normalizado?

NAND

NOR

XOR:

XNOR:

2. Tabla de verdad
i0.1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0

i0.2
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1

i0.3
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

i0.4
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0

i0.5
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

Q0.0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
1
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0

1
1
1
1
0
0
0
0
0
0
0
0

0
0
0
0
1
1
1
1
0
0
0
0

1
1
0
0
1
1
0
0
1
1
0
0

1
0
1
0
1
0
1
0
1
0
1
0

0
0
1
0
0
0
0
0
0
0
1
0

3. Realice la tabla de verdad para el siguiente esquema

A
0
0
1
1

B
0
1
0
1

Z
1
0
0
1

4. Implemente un circuito mediante la utilizacin de interruptores que simule

una compuerta OR exclusiva.

5. Represente grficamente la siguiente funcin mediante la utilizacin de

compuertas lgicas: F = (BA + CB)*A