Club Saber Electronica Primer Numero

N de Coleccin 1
Rep Argentina: $15

Mxico: $30 M.N.
Otros Pases: U$S 6
EDITORIAL
QUARK
Editorial
Editorial
N 1
Director de la Coleccin Club Saber Electrnica
Ing. Horacio D. Vallejo
Jefe de Redaccin
Pablo M. Dodero
Club Saber Electrnica es una publicacin de
Saber Internacional SA de CV de Mxico y
Editorial Quark SRL de Argentina
Editor Responsable en Argentina y Mxico:
Administracin Argentina:
Teresa C. Jara
Administracin Mxico:
Patricia Rivero Rivero
Comercio Exterior Argentina:
Hilda Jara
Comercio Exterior Mxico:
Margarita Rivero Rivero
Director Club Saber Electrnica:
Luis Leguizamn
Responsable de Atencin al Lector:
Alejandro A. Vallejo
Coordinador Internacional
Jos Mara Nieves
Publicidad
Argentina: 4301-8804 - Mxico: 5839-5277
Staff
Victor Ramn Rivero Rivero
Ismael Cervantes de Anda
Olga Vargas
Natalia Ferrer
Carla Lanza
Valeria Marino
Diego Pezoa
Gastn Navarro
Fernando Ducach
Areas de Apoyo
Catalina Jara
Teresa Ducach
Diego Bougliet
Fernando Flores
Claudio Gorgoretti
Paula Vidal
Ral Romero
Internet: www.webelectronica.com.ar
Web Manager: Luis Leguizamn
Club Saber Electrnica. Fecha de publicacin: enero 2005.
Publicacin mensual editada y publicada por Editorial
Quark, Herrera 761 (1295) Capital Federal, Argentina
(005411-43018804), en conjunto con Saber Internacional SA
de CV, Av. Moctezuma N 2, Col. Sta. Agueda, Ecatepec de
Morelos, Mxico (005255-58395277), con Certificado de Licitud del ttulo (en trmite). Distribucin en Mxico: REI SA
de CV. Distribucin en Argentina: Capital: Carlos Cancellaro e Hijos SH, Gutenberg 3258 - Cap. 4301-4942 - Interior:
Distribuidora Bertrn S.A.C. Av. Vlez Srsfield 1950 - Cap.
Distribucin en Uruguay: Rodesol SA Ciudadela 1416
Montevideo, 901-1184 La Editorial no se responsabiliza por
el contenido de las notas firmadas. Todos los productos o
marcas que se mencionan son a los efectos de prestar un servicio al lector, y no entraan responsabilidad de nuestra parte. Est prohibida la reproduccin total o parcial del material
contenido en esta revista, as como la industrializacin y/o
comercializacin de los aparatos o ideas que aparecen en los
mencionados textos, bajo pena de sanciones legales, salvo
mediante autorizacin por escrito de la Editorial.
Revista Club Saber Electrnica, ISSN: 1668-6004
Editorial
Edi-
TECNICAS
DIGITALES
En nuestro pas, as como en otros pases de habla hispana, se comprueba que
existe falta de informacin tcnica didctica, razn por la cual suele ser tarea de
las revistas tcnicas promover la divulgacin de esta "maravillosa" ciencia que es
la electrnica.
Estas publicaciones tcnicas, mensuales en su mayora, no abordan un tema
con suficiente profundidad, muchas veces necesaria para una pequea parte de
sus lectores habituales pero, incluso as, ellas, desde mi punto de vista, son el nico
recurso disponible para los tcnicos de nivel medio para aumentar su caudal de
conocimientos tanto tericos como prcticos.
Alguien podr argumentar que existen docenas de libros y revistas de procedencia extranjera, para satisfacer las necesidades de nuestros tcnicos. Pero,
cuntos pueden leer fluidamente ingls, alemn u otras lenguas para entender
ciertas publicaciones extranjeras? Y cuntos tienen el poder adquisitivo para comprar tales publicaciones? Ni hablar de los libros extranjeros, que representan una
inversin que no est al alcance de todos. Adems, est claro que la forma de impartir conocimientos no es siempre la ms afn a nosotros.
Por los motivos expuestos y por todos los argumentos esgrimidos en mis obras
anteriores, decid ofrecerles este modesto trabajo, muy simple, sobre un tema todava ms simple, pero que segn espero llenar algunas lagunas de los aficionados
a la electrnica, en particular respecto de la llamada electrnica digital.
Esta obra est destinada a todos los "amantes de la electrnica digital" y a
quienes trabajan con computadoras digitales, sistemas de transmisin en PCM
(Pulse Code Modulation: modulacin por impulsos codificados), telesealizacin
y/o telesupervisin digital, servomecanismos, sistemas de telemedicin numrica,
etc, y que desean comprender el funcionamiento bsico de tales sistemas.
Como es usual, aprovecho este espacio para dedicar este texto y agradecer a
quienes han marcado una "hermosa" huella en mi vida.

Obra Completa Club Saber Electrnica
ISBN N: 987-1116-42-X
INDICE
DE
LA
COMPUERTAS LOGICAS Y SUS APLICACIONES.................................................................3

Introduccin....................................................................................................................................3
Circuitos lgicos bsicos ........................................................................................................4
Circuito lgico Y.........................................................................................................................5
Circuito lgico O........................................................................................................................6
Circuito lgico NO.....................................................................................................................8
Circuito lgico NO Y..................................................................................................................9
Circuito lgico NO O...............................................................................................................10
Circuito lgico O EXCLUSIVO...............................................................................................11
Correspondencia entre operadores lgicos...............................................................14
Obtencin de un circuito Y (o AND)................................................................................15
CLASIFICACION DE LOS CIRCUITOS INTEGRADOS DIGITALES..................................17
Introduccin ..................................................................................................................................17
Construccin de circuitos digitales................................................................................19
Familias lgicas..........................................................................................................................20
Familia RTL.....................................................................................................................................20
Familia DTL......................................................................................................................................21
Familia TTL ......................................................................................................................................21
TTL con salida a colector abierto ......................................................................................22
TTL de tres estados....................................................................................................................23
Compuerta AND TTL....................................................................................................................24
TTL de baja potencia.................................................................................................................24
TTL de alta velocidad................................................................................................................25
TTL Schottky ..................................................................................................................................25
TTL Schottky de baja potencia ............................................................................................25
Familia HTL.....................................................................................................................................25
Familia ECL .....................................................................................................................................25
Familia CMOS................................................................................................................................26
Simbologa y parmetros usuales para
identificar a los circuitos integrados digitales.........................................................27
Interpretacin de los parmetros....................................................................................28
Encapsulados utilizados en los circuitos int. digitales........................................28
Nomenclatura utilizada por los fabricantes...............................................................30
Cdigo de Texas Instruments..............................................................................................30
Cdigo de National Semiconductor.................................................................................30
Cdigo de Motorola...................................................................................................................30
Algunos componentes CMOS ...............................................................................................31
Ventajas de los circuitos integrados digitales..........................................................31
CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALES...............................................33
Introduccin.................................................................................................................................33
Codificadores...............................................................................................................................34
Decodificadores.........................................................................................................................35
Multiplexores...............................................................................................................................36
Demultiplexores.........................................................................................................................38
Otros circuitos combinacionales.....................................................................................39
Conversor de cdigo 0 ROM...................................................................................................41
CLUB SABER ELECTRONICA
OBRA
COMPLETA
Comparadores..............................................................................................................................41
Circuito sumador .......................................................................................................................44
Comparador de Bit de paridad............................................................................................46
Obtencin de otras funciones lgicas............................................................................47
ELEMENTOS DE MEMORIA.......................................................................................................49
Introduccin.................................................................................................................................49
Flip-flops.........................................................................................................................................49
Flip-flops R-S.................................................................................................................................50
Flip-flops J-K..................................................................................................................................53
Flip-flops T......................................................................................................................................54
Flip-flops R-S sincronizado por nivel...............................................................................56
Flip-flops master slave (Maestro-esclavo)..................................................................58
Flip-flops sincronizados por flancos...............................................................................60
Registros ........................................................................................................................................62
Registros de desplazamiento .............................................................................................62
DISEO DE CIRCUITOS SECUENCIALES.............................................................................67
Introduccin..................................................................................................................................67
Contadores asncronos...........................................................................................................67
Contadores sncronos ............................................................................................................69
Contadores sncronos con acarreo..................................................................................71
Contador sncrono ascendente-descendente............................................................71
Diseo de circuitos secuenciales - Mapa de Kanaught........................................73
Obtencin de la ecuacin caracterstica de un Flip-flop R-S.............................73
Funcin caracterstica del Flip-flop J-K..........................................................................74
Funcin caracterstica del Flip-flop T..............................................................................74
Diseo de un contador BCD natural..................................................................................75
Contadores en anillo ................................................................................................................78
MONTAJES CON CIRCUITOS INTEGRADOS DIGITALES.................................................81
Temporizador de perodo prolongado.............................................................................81
Otro temporizador......................................................................................................................85
Instrumento musical de 3 octavas...................................................................................87
Divisor para aplicaciones lgicas....................................................................................87
Generador de escaln..............................................................................................................87
Generador de ciclo activo variable ..................................................................................87
Duplicador de tensin.............................................................................................................88
Multiplicador de tensin.......................................................................................................88
Alarma fotosensora..................................................................................................................88
Generador CMOS de 50Hz / 60Hz .......................................................................................88
Oscilador monoestable CMOS ............................................................................................89
Otro monoestable CMOS ........................................................................................................89
Biestable CMOS...........................................................................................................................89
Biestable CMOS...........................................................................................................................89
Termmetro digital...................................................................................................................89
Generador de funcin..............................................................................................................92
Filtro pasa banda........................................................................................................................92
C OMPUERTAS L GICAS
Y SUS A PLICACIONES
Introduccin
Podemos decir que la "electrnica" es la ciencia que estudia la conduccin elctrica tanto en el
vaco, en los gases o en los semiconductores, utilizando dispositivos basados en estos fenmenos,
como por ejemplo los bulbos de vaco (actualmente en desuso, salvo raras excepciones), transistores, diodos, etc.
No es necesario decir dnde los componentes
electrnicos toman parte en nuestra vida: basta
mirar alrededor y veremos decenas de aplicaciones de la electrnica.
La electrnica digital, al contrario de la lineal
o analgica, no manipula seales, ya sea de corriente o de tensin continua; utiliza en cambio seales discretas, o sea, seales elctricas que apenas poseen dos condiciones o estados posibles.
Las seales que caracterizan la voz humana,
por ejemplo, varan en amplitud y frecuencia, con
el tiempo. Esto quiere decir lo siguiente: en un
momento dado la seal presenta una cierta amplitud y determinada frecuencia. Un instante despus
puede ocurrir la variacin de esta amplitud en forma continua hasta alcanzar, digamos, un cierto nivel, despus de lo cual volver a variar en sentido
contrario, de forma tambin continua, a medida
que transcurre el tiempo. La amplitud de esta seal (seal analgica) podr asumir cualquier valor
entre dos establecidos con anterioridad, tal como
se grafica en la figura 1.
Figura 1
en forma de
Figura 2
tensin. Note cmo la
tensin vara repentinamente entre los dos
estados: estado alto y
estado bajo.
El estado alto puede ser
caracterizado como la
tensin
"ms positiva" de la seal y el estado bajo
por la tensin "ms negativa" de esa seal. Puede ser a la inversa, es decir: estado alto = tensin ms negativa,
y estado bajo = tensin ms positiva; en este ltimo caso decimos que la lgica usada es la negativa (lgica negativa) y, evidentemente, en el primer
caso decimos que la lgica es positiva, o sea, al
mayor valor, el estado alto, y al menor, el estado
bajo (lo que est perfectamente de acuerdo con
nuestros principios).
Tambin es usual representar cada uno de los
dos estados de una seal digital por dos smbolos
matemticos: el "0" (cero) y el "1" (uno o unidad),
y ah, nuevamente, podremos aplicar una de las
dos lgicas, o sea:
Lgica positiva:
"1" - corresponde al mayor valor de tensin de
la seal digital
"0" - corresponde al menor valor de tensin de
la seal digital
En las seales digitales, al contrario de las analgicas, la amplitud vara abruptamente de un valor lmite a otro tambin lmite, no existiendo estados o fases intermedias entre estos dos lmites.
La figura 2 representa varias seales digitales
Lgica negativa:
"1" - corresponde al menor valor de tensin de
la seal digital
"0" - corresponde al mayor valor de tensin de
la seal digital
CLUB SABER ELECTRNICA
T CNICAS D IGITALES
En la figura 3 se expone mejor lo que acabamos de afirmar sobre lgica positiva y negativa.
Tambin se acostumbra identificar los dos estados lgicos por las iniciales de las palabras Bajo (B) y Alto (A), pero debido a la penetracin de
obras de procedencia inglesa o norteamericana en
nuestro pas, se usa la convencin de las letras L y
H, respectivas iniciales de "low" (lase: " lou", bajo) y de "high" (lase "jaig", alto).
Las seales digitales pueden obtenerse a partir
de elementos elctricos o electrnicos propiamente dichos. De hecho, una lmpara incandescente,
por ejemplo, posee slo dos estados bien definidos
de funcionamiento: apagada o encendida. A cada
una de estas dos condiciones se puede asociar un
estado lgico que tanto podr ser el 0 (cero) o el 1
(uno), o sea:
Figura 3
lmpara encendida - 0 (o 1)
lmpara apagada - 1 (o 0)
Se consiguen resultados semejantes si sustituimos la lmpara incandescente por el contacto de
un rel o incluso por un interruptor de tipo conecta-desconecta de tipo convencional. El pasaje o no
pasaje de corriente por un cable, tambin caracteriza los dos estados lgicos de la electrnica digital. Ciertamente, el lector hallar una gran cantidad de dispositivos de dos estados, capaces de caracterizar cualquier seal digital.
Es obvio que, en la actualidad, nadie usar una
lmpara o un rel salvo rarsimas excepciones, para caracterizar cada uno de los dos estados binarios. Para eso se usan los circuitos a base de componentes electrnicos capaces de cumplir funciones lgicas, en que los smbolos 0 y 1 se traducen
por dos niveles, perfectamente definidos, de una
tensin elctrica (circuitos lgicos). Originalmente esos circuitos eran realizados con componentes
discretos, hasta el advenimiento de los denominados circuitos integrados a comienzo de los aos
'60, que como sabemos es un microcircuito cuyos
elementos se encuentran asociados, de manera inseparable, sobre un pequesimo material semiconductor, normalmente de silicio, de superficie
del orden de 10 mm2. Estos microcircuitos son finalmente encapsulados en un material aislante cuya finalidad es propiciar la debida resistencia mecnica. Adems de este encapsulado, los CI poseen varios "pines" ("patitas") metlicos que posibilitan la conexin entre algunos puntos del mi-
crocircuito con componentes, o incluso otros circuitos (integrados o discretos), externos al CI propiamente dicho; adems, estas "patitas" tambin
tienen por objetivo la soldadura o fijacin del CI a
una placa de montaje. Gracias a los circuitos integrados fue posible, no slo obtener un nico circuito digital en una nica pastilla, sino varios de
estos circuitos lgicos, lo que disminuye considerablemente el costo de un proyecto y, en consecuencia, el costo del dispositivo en el que toman
parte. Tal implementacin (integracin) no se limita slo a circuitos digitales; la misma tambin
se aplica a circuitos lineales.
En este ltimo caso, el CI recibe la designacin
especfica de circuito integrado lineal y, en el otro,
recibe el nombre de circuito integrado no lineal o
circuito integrado lgico, o tambin circuito integrado digital.
La mayora de los circuitos integrados, principalmente los digitales, tienen exteriormente el aspecto indicado en la figura 4.
Circuitos Lgicos Bsicos

Los circuitos lgicos bsicos o elementales constituyen el
fundamento de las
aplicaciones de la
Figura 4
C OMPUERTAS L GICAS
electrnica digital. El debido agrupamiento de estos circuitos bsicos permite la realizacin de operaciones ms complejas de la electrnica digital;
es necesario, por lo tanto, una atencin muy especial al estudio que sigue a fin de poder, en un futuro no lejano, entender y, quizs, elaborar circuitos lgicos altamente complejos.
Para que el lector tenga una idea de cun importantes son estos circuitos lgicos, basta que haga una analoga con las cuatro operaciones fundamentales (+, -, x, y %) de las matemticas: a partir de ellas se cre una enorme ciencia que poca
gente conoce en su totalidad. Lo mismo ocurre
con la electrnica digital!
Para describir con cierta claridad el comportamiento de cada uno de los circuitos lgicos apelamos a nuestro elemento conocido: el "rel", con
sus contactos, y nuestra no menos conocida lmpara incandescente.
Circuito Lgico "Y"
Consideramos el circuito elctrico de la figura
5 en el cual la bobina del rel RL1, cuando est
debidamente alimentada por la tensin de la fuente de alimentacin B1 de Vcc volt, cierra su contacto A y la tensin Vcc ser aplicada al interruptor B del segundo rel cuyo comportamiento es similar al anterior, si bien le toca a ste realizar el
ltimo enlace para que se encienda la lmpara
LPD1.
S US A PLICACIONES
entonces, la lmpara s est apagada, porque toma

el valor L
Lo cual se puede escribir:
a0
= s 0 - lmpara apagada
b0
Donde a y b representan las dos entradas del
circuito de la figura 5 y s, su salida.
Supongamos ahora que aplicamos la tensin
de la batera (Vcc) solamente a la entrada b.
En ese caso, el solenoide del rel RL2 ser activado y su contacto B conmutar pero la lmpara
LPD1 no encender, pues el contacto A de RL1 no
permitir la aplicacin de la tensin Vcc, tal como
se muestra en la figura 6. As, podemos elaborar el
siguiente razonamiento lgico, de acuerdo a lo expresado anteriormente:
a L (0)
= s L (0) - lmpara apagada
b H (1)
Figura 6
Figura 5
Lo expuesto resume las condiciones lgicas de

la nueva "posicin" del circuito.
Llevando solamente la entrada (a) al estado lgico alto (H) ser el turno del rel RL para operar,
el cual cerrar su contacto como ilustra la figura 7.
As como en el caso anterior, LPD1 no encender
En la forma en que se encuentra el circuito, la
lmpara no enciende, pues no recibe alimentacin
por los contactos de los rels cuyos solenoides, como podemos ver, estn en potencial nulo, as como
la extremidad libre de LPD1. Ahora, como los potenciales de entrada son nulos (Va=Vb=0 volt) y
porque el de salida tambin lo est, podemos establecer, de acuerdo con lo visto anteriormente, que:
Figura 7
Cuando a toma el valor L y b toma el valor L,
T CNICAS D IGITALES
(estado lgico bajo - 0) porque el contacto B de
RL2 impide que la lmpara se encienda. As seguimos teniendo el siguiente cuadro descriptivo:
a H (1)
= s L (0) - lmpara apagada
b L (0)
La lmpara LPD1 slo se encender cuando los
contactos A y B de los rels estn cerrados, lo que
ocurre nicamente si se aplica, simultneamente, la
tensin Vcc (estado alto - H) en ambas entradas, a
y b, tal como se ve en la figura 8. Ser:
a H (1)
= s H (1) - lmpara encendida
b H (1)
Figura 8
En sntesis, la lmpara LPD1 del circuito "Y"

de la figura 5 slo tomar el nivel alto cuando se
aplica a ambas entradas un nivel de tensin alto en
relacin a tierra, o sea, cuando el contacto A y el
contacto B estuvieran operados. Esa caracterstica
fundamental hace que el circuito descripto sea designado circuito lgico "Y", u operador lgico
"Y", o simplemente operador "Y". En ingls se lo
designa "logic AND gate", de donde proviene la
expresin compuerta lgica "Y" o compuerta lgica AND, como tambin se le conoce. Un circuito lgico Y puede ser realizado de varias formas diferentes, teniendo particular importancia
la implementacin con componentes electrnicos
de concepcin reciente (semiconductores). Es as
que para definir un circuito lgico Y no hace falta considerar el circuito propiamente dicho; basta representar el circuito por un smbolo apropiado que no acarree ambigedades. Est claro que
esta especie de "caja negra" debe presentar, para
el circuito analizado, dos entradas, a y b, y una
salida nica, s. Los smbolos ms usuales de estas
compuertas son los que aparecen en la figura 9,
Figura 9
para un operador AND de dos entradas y una nica salida. Representando la condicin de ausencia
de tensin por "0" (cero) y la condicin de existencia de tensin (Vcc) por "1" (uno) y atendiendo a la caracterstica fundamental del circuito lgico Y, podemos decir que el circuito queda completamente definido por la siguiente Tabla de Verdad (se llama as a la tabla que define el funcionamiento de un componente):
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s
0
0
0
1
En esta tabla, llamada tabla de verdades del

circuito lgico Y, estn definidas todas las combinaciones posibles para las dos entradas, proporcionando 22 = 4 combinaciones posibles; para un
operador Y de 3 entradas tendramos 23 = 8 combinaciones posibles. En terminos de tensin, la tabla de arriba toma el siguiente aspecto en que: L 0 y H - 1:
ENTRADA SALIDA
a
b
s
L
L
L
L
H
L
H
L
L
H
H
H
Verificamos que la salida slo asume el nivel
alto cuando ambas entradas se encuentran en ese
estado lgico, o sea, alto.
Circuito Lgico "O"
Consideremos ahora el circuito de la figura 10,
en el cual los contactos A y B de los rels RL1 y
RL2 estn conectados en paralelo. Compare este
circuito con el circuito de la figura 5 y vea que, en
C OMPUERTAS L GICAS
Figura 10
S US A PLICACIONES
Ser entonces:
a H (1)
s H (1) - lmpara encendida
b L (0)
este ltimo, los contactos se encontraban en serie.

Dejando las entradas a y b segn aparecen en
la figura 10, o sea, abiertas, la lmpara LPD 1 no
enciende pues no recibe alimentacin a travs de
los contactos de cada uno de los rels cuyos solenoides estn sin alimentacin.
La relacin matemtica que explica lo expuesto es la siguiente:
Cuando ambas entradas del circuito lgico "O"

son llevadas, simultneamente, al nivel alto, o sea
a Vcc volt, es obvio que la salida del circuito asumir el estado lgico alto (H) y, evidentemente, la
lmpara se encender como en los dos ltimos casos (figura 12).
Figura 12
a L (0)
s L (0) - lmpara apagada
b L (1)
Donde a y b indican las dos entradas del circuito de la figura 10 y s su salida.
Ahora, supongamos que slo se aplica la tensin de la batera en la entrada b. Como ambos extremos del solenoide de RL2 estn sometidos a
una tensin elevada, implica la conmutacin del
contacto B asociado a ese rel; con lo cual la lmpara LPD1 se encender (estado lgico alto en la
salida del circuito). Matemticamente:
a L (0)
b H (1)
La lmpara LPD1 tambin se encender cuando el solenoide del rel RL1 est debidamente alimentado con la tensin, Vcc, de la batera, tal como se muestra en la figura 11.
Figura 11
Segn lo visto en este circuito lgico, la tabla

de verdad ser la siguiente:
ENTRADA
a b
0 0
0 1
1 0
1 1
SALIDA
s
0
1
1
1
En trminos de tensin, la tabla se traduce como:

ENTRADA
a b
L L
L H
H L
H H
SALIDA
s
L
H
H
H
Donde: L = O y H = 1
Del anlisis de las tablas de verdad de los operadores lgicos vistos podemos llegar a la siguiente conclusin:
- el operador Y puede ser asociado a la operacin "multiplicacin", y el operador lgico O a
"suma".
- el comportamiento de estos dos circuitos l-
T CNICAS D IGITALES
gicos es "dual": el circuito Y slo proporciona 1
(o H) en su salida nicamente cuando se aplica a
ambas entradas el estado lgico 1 (H); la salida
del operador lgico O (o L) slo asume el estado
lgico O (o L) cuando, simultneamente, todas
sus entradas son llevadas al estado lgico O (L).
La figura 13 presenta los smbolos comnmente usados para la representacin grfica del operador O.
Figura 13
En la figura 14 se
representa una compuerta "O" de tres entradas cuya tabla de
verdad es la siguiente:
ENTRADA
a b c
L L L
H L L
L H L
H H L
L L H
H L H
L H H
H H H
Figura 14
SALIDA
s
L
H
H
H
H
H
H
H
Tal como sucede en el circuito lgico Y, el circuito lgico O tambin puede ser implementado
de muchas maneras diferentes de la considerada
en la figura 10, tambin teniendo aqu particular
Figura 15
importancia la implementacin con diodos y transistores, usada en los circuitos integrados.

El circuito lgico O tambin suele ser designado "circuito lgico O inclusive", o simplemente
"O inclusive". Esto porque como veremos ms
adelante, existe otro tipo de O, el "exclusivo".
Tambin es de uso corriente el trmino ingls
"OR" para designar el circuito O.
Circuito lgico "NO"

En el circuito de la figura 15, el interruptor A
es comandado por el solenoide del rel RL1 el
cual posee una terminal, que representa la nica
entrada de este circuito (entrada a), la cual se encuentra abierta (sin conexin) o con potencial nulo. Est claro que en estas condiciones la lmpara
LPD1 encender (nivel de salida alto) ya que se
est usando el contacto de reposo.
En caso de que el interruptor A conmute de la
posicin indicada en la figura 15 para la posicin
inferior, la lmpara indicadora LPD1 se apagar,
lo que ocurre cuando a la terminal a del solenoide del rel se aplica la tensin de la batera ("1" lgico), o sea, el estado lgico alto (1 o H), lo que se
puede apreciar en la figura 16.
Figura 16
En sntesis, estando la entrada en nivel bajo (0

volt - estado "0" o L) la salida asume el estado alto (Vcc volt - estado "1" o H). Cuando se aplica el
nivel alto (Vcc volt - estado "1" o H), la salida toma el estado lgico "0" o L. El circuito invierte o
complementa el estado lgico aplicado a su entrada. La tabla de verdad de este operador lgico es:
ENTRADA
a
1
0
o tambin:
SALIDA
s
0
1
C OMPUERTAS L GICAS
ENTRADA
a
L
H
SALIDA
s
H
L
S US A PLICACIONES
de un circuito "Y" con un circuito "NO", es decir,

el circuito "NO Y" es ms el complemento o negacin del circuito Y. La figura 19 muestra un circuito "NO Y" de dos entradas y una sola salida, a
la cual est aplicada una lmpara.
El circuito lgico "NO" o circuito de negacin,

o bien, inversor, tambin es conocido por "logic
NOT gate" en lengua inglesa (abreviadamente
"NOT").
Los smbolos que se acostumbra emplear para
representar el circuito lgico de negacin pueden
apreciarse en la figura 17.
Figura 19
Figura 17
Los dos primeros rels se encuentran desactivados (nivel de entradas bajo), por lo cual sus resEn los casos en que una negacin se encuentra pectivos contactos no proporcionan el camino de
en una entrada o est en una salida de un circuito corriente para que el tercer rel (RL 3) opere; el
lgico, se utiliza el crculo pequeo para represen- cual, en estas condiciones, proporciona la alimentar tal negacin, lo que se representa como lo mos- tacin a la carga (LPD 1), lo que se interpreta cotrado en la figura 18.
mo un estado "alto" en la salida del circuito. Por lo
Figura 18 tanto, podemos establecer lo siguiente:
a L (O)
b L (O)
Cuando se activa un rel cualquiera, como
consecuencia de aplicar un "1" lgico en la entrada correspondiente, aun as el tercer rel permanecer inactivo y la lmpara encendida. Matemticamente:
Circuito Lgico "NO Y"

Hasta el momento, hemos analizado los operadores lgicos bsicos, luego, a partir de ellos, por
medio de combinaciones o agrupaciones apropiadas, se pueden obtener todos los dems circuitos
lgicos por complejos que puedan ser.
Las combinaciones ms simples de estos tres
circuitos bsicos conducen a tres circuitos ms de
amplia aplicacin prctica, por este motivo se los
estudia independientemente, como simples "compuertas" lgicas.
En este prrafo analizaremos uno de ellos, el
circuito "NO Y" que no es ms que la asociacin
a (o b) L (O)
b (o a) H (1)
Cuando se aplica un "1" lgico en ambas entradas a y b del circuito en forma simultnea, tal como se representa en la figura 19, los rels RL1 y
RL2 son debidamente alimentados y, a travs de la
conmutacin de los respectivos contactos A y B,
proporcionan una alimentacin al rel RL3, con lo
cual conmuta y la salida pasa a "0", es decir, la
lmpara se apagar como consecuencia de no haber tensin entre sus bornes.
Lo dicho se puede representar de la siguiente
manera:
T CNICAS D IGITALES
a H (1)
s L (O) - lmpara apagada
b H (1)
Figura 22
La tabla de verdad correspondiente es:

ENTRADA
a b
0 0
0 1
1 0
1 1
SALIDA
s
1
1
1
0

ENTRADA
SALIDA
a b
s
L L
H
L H
H
H L
H
H H
L
donde:
L=O y H=1
Comparando los resultados arrojados en las
Tablas de verdad de los circuitos lgicos "Y" y
"NO Y", concluimos que los estados lgicos de
sta son complementarios. Esto equivale a disponer de un operador NO en serie con la salida de un
circuito lgico Y, como muestra la figura 20, donde las entradas son designadas a y b y su salida s.
Resumiendo, la caracterstica fundamental del
circuito Y consiste en presentar una salida igual a
1 cuando, "y slo cuando", todas las son "1". Algo
semejante ocurre aqu: la salida del circuito "NO
Y" ser igual a 0 cuando, "y slo cuando", ambas
entradas sean iguales a "1".
Un ejemplo tpico para la representacin de la

compuerta NO Y es el circuito de la figura 23 que
tambin usa rels, el cual se asemeja al circuito de
la figura 10, slo que en este caso la alimentacin
para la salida fue tomada en los contactos de reposo de ambos rels. Tenga en cuenta que estos son
ejemplos prcticos a los fines de facilitar el estudio, dado que en la prctica se emplean semiconductores para obtener compuertas pequeas, compactas y de bajo costo. Por comodidad, el operador
NO Y, tambin se conoce por las letras iniciales o
sea: circuito lgico NY, tambin se lo conoce por
el nombre "NAND" originado en la expresin "lgica NAND gate", o sea puerta lgica NO Y.
Figura 23
El trmino "puerta" o "compuerta", para designar un operador lgico, es de uso corriente y ampliamente divulgado en nuestro pas. Resulta de la
traduccin de la palabra "gate".
Figura 20
Figura 21
El smbolo
del circuito "NO
Y" se representa
en la figura 21.
La figura 22 presenta algunas grficas bastante difundidas, principalmente en Europa, para el circuito lgico "NO Y".
10
Circuito Lgico "NO O"

El circuito "NO O" es otro operador que abreviadamente suele expresarse "NOR", por las palabras inglesas equivalentes "not or".
Un circuito "NO O" es el resultado de la combinacin de un circuito O con un circuito inversor,
en que la entrada de ste est conectada a la salida del primero, como se ha representado en la figura 24 en donde vemos una compuerta NOR de
dos entradas, designadas por a y b y una salida indicada por s.
C OMPUERTAS L GICAS
S US A PLICACIONES
Un circuito NOR tiene como propiedad caracterstica el hecho de presentar la salida s = 1 cuando, "y slo cuando", todas sus entradas se encuentran en "0". En los circuitos con ms de dos entradas, la propiedad caracterstica, que define el circuito, tambin se mantiene. Los smbolos ms
usuales para representar un circuito NOR de dos
entradas estn representados en la figura 26.
Figura 24
Figura 26
La figura 25 muestra un circuito correspondiente a un operador NOR de dos entradas. En las condiciones en que se presentan los contactos A y B de
los rels de la figura 25, la lmpara LPD1 enciende. Notar que ambos rels RL1 y RL2 se encuentran desactivados o, lo que es lo mismo, ambas entradas estn en nivel bajo. Matemticamente:
a y b L(O) s H(1) -" lmpara encendida"
Circuito Lgico "O EXCLUSIVO"
Figura 25
Al aplicar un "1" lgico a la entrada a, o a la

entrada b, o bien, a ambas entradas simultneamente, se accionar el rel RL 1 o el RL2, o bien,
ambos rels. La operacin de uno o ambos rels,
interrumpir la alimentacin de la carga (LPD1) y
la lmpara por lo tanto, se apagar, caracterizando
el estado bajo de acuerdo con nuestra convencin.
La tabla de verdad correspondiente es la siguiente:
ENTRADA
a b
0 0
0 1
1 0
1 1
SALIDA
s
1
0
0
0
Ya hemos dicho que conviene diferenciar el

operador O (inclusive) visto en la edicin anterior
del "O EXCLUSIVO". Para esto, consideremos la
siguiente afirmacin: "Maana ir de compras o al
cine"; con tal afirmacin nada me impide ir nicamente de compras o ir slo al cine, o bien, ir a los
dos! De hecho: yo no dije que solamente ira a
uno de estos locales de recreacin! Tenemos aqu
el denominado "O INCLUSIVO" (ya estudiado) el
cual, como vimos, tambin incluye las dos hiptesis de la afirmacin nombrada: ir de compras y
tambin ir al cine. Modifiquemos ligeramente la
frase: "Maana ir solamente de compras o solamente ir al cine". Note que se elimina la hiptesis de que ocurran los dos hechos. Para el estudio
de nuestro operador, consideremos el circuito de
la figura 27, el que se compone de tres "subcircuitos" ya estudiados, a saber:
Figura 27

ENTRADA
SALIDA
a b
s
L L
H
L H
L
H L
L
H H
L
donde:
L=O y H=1
11
T CNICAS D IGITALES
- un circuito "0" (para los rels RL1 y RL2)
- un circuito "NAND" (para los rels RL3 y
RL4) y
- un circuito "Y" (para los rels RL5 y RL6)
Para facilitar el anlisis del circuito consideramos cada una de las cuatro combinaciones posibles con sus dos entradas a y b.
1) a O (L) y b O (L)
Como las entradas a y b estn en nivel bajo (0 volt o tierra) los rels RL1 a RL4 mantienen
sus respectivos contactos A, B, C y D en la posicin indicada en la figura 27. Como consecuencia, RL5 opera gracias a la presencia del nivel alto aplicado a l va los contactos C y D; la operacin de RL5 cierra el contacto E, pero la tensin de la batera es incapaz de alcanzar la lmpara porque RL6 se encuentra desactivado y su
contacto F abierto. Por lo tanto, la lmpara
LPD1 permanece apagada.
3) a 1 (H) y b O (L)
Cuando la entrada a est en nivel alto, el rel RL1 debe operar y, a travs de su contacto A,
proporciona la debida alimentacin al solenoide
de RL6 el cual cierra su contacto F, encendiendo
la lmpara ya que la conmutacin de RL3, por el
nivel alto presente en la entrada a, no afecta en
nada el comportamiento de RL5, el cual se mantiene activado gracias a la presencia del contacto
D de RL4 (la entrada b permanece en estado bajo para el anlisis que acabamos de realizar). El
circuito equivalente para esta otra condicin se
muestra en la figura 29. Podemos escribir:
Figura 29
Tenemos entonces: a y b en O (L) s en O (L)

- lmpara apagada.
2) a O (L) y b 1 (H)
Con la entrada b en nivel alto, tanto RL2 como
RL4 operan, pero la conmutacin de este ltimo
no impide la desactivacin de RL5 debido a la
presencia del contacto C de RL3 que est inactivo.
La conmutacin de RL2 enva una tensin al bobinado de RL6 el cual cierra su contacto F que,
con el contacto E, alimentar LPD1, encendindola. La figura 28 muestra el nuevo estado de los
contactos A a F. De todo esto, matemticamente se
deduce:
a en 0 (L)
s en 1 (H) - lmpara encendida
b en 1 (H)
Figura 28
a en 1 (H)
s en 1 (H) - lmpara encendida
b en 0 (L)
4) a 1 Z (H) y b 1 (H)
El nivel alto en ambas entradas hace operar a
ambos rels RL1 y RL4. La conmutacin de RL1
y RL2 hacen que RL6 tambin opere, cerrando
parcialmente, el vnculo de alimentacin para la
lmpara.
En este caso, tanto RL3 como RL4 estn energizados y el solenoide de RL5 no recibe alimentacin por lo que su contacto E permanece en la
condicin de reposo (abierto), con lo
cual la salida toma el estado "0", es decir,
la lmpara permanece apagada. La figura 30 muestra la posicin de los contactos A a F bajo estas condiciones.
Matemticamente:
Si a en 1 (H) y b en 1 (H)
entonces s en o (L) lmpara apagada
La tabla verdad del circuito lgico "O EXCLUSIVO" se reduce a:
12
C OMPUERTAS L GICAS
Figura 30
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s
0
1
1
0

ENTRADA
SALIDA
a
b
s
L
L
L
L
H
H
H
L
H
H
H
L
donde:
L=O y H=1
S US A PLICACIONES
para forFigura 32
mar el circuito analizado. El
smbolo
del circuito O EXCLUSIVO ms utilizado est representado
Figura 33
en la figura 32. La figura 33 muestra dos
smbolos ms, bastante difundidos. Es costumbre, para simplificar,
designar el circuito que estamos analizando como
"O EX", en idioma ingls se lo llama "EXCLUSIVE OR" o abreviadamente "EX OR", expresin
sta de uso bastante difundido en nuestro idioma.
As como a las salidas de los operadores O e Y
fueron asociados circuitos de negacin para formar sus respectivos complementarios NOR y NY
(o NAND), tambin en este caso podremos asociar un circuito de negacin a la salida del circuito "O EX", dando origen al denominado circuito
lgico "NO O EXCLUSIVO" (figura 34) o abreviado "NOR EX".
Figura 34
A partir de las tablas que anteceden, extraemos la

siguiente propiedad caracterstica del operador "O
EXCLUSIVO": su salida se presenta en O cuando,
"y slo cuando", las entradas sean iguales entre s
(o ambas iguales a 0 o ambas iguales a 1). Esta
propiedad permite usar combinaciones de estos
circuitos para efectuar sumas de nmeros, como es
el caso de las calculadoras.
En resumen, el circuito "O EXCLUSIVO" est
formado por una compuerta Y, una O y una
NAND (NO + Y) conectadas entre s como se
muestra en el circuito de la figura 27. El circuito
lgico presentado por la figura 31 muestra la debida interconexin de estos tres operadores bsicos
Figura 31
Los resultados correspondientes al anlisis de

la compuerta "NOR EX" estn resumidos en las
tablas siguientes:
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s
1
0
0
1

ENTRADA
a
b
L
L
L H
H L
H H
SALIDA
s
H
L
L
H
13
T CNICAS D IGITALES
donde:
L=O
resuelto el problema, por lo menos en forma temporal.
H=1
El circuito "NOR EX" tambin es conocido como "EX NOR", trmino originado en la expresin
"EXCLUSIVO NOT OR", de procedencia inglesa, y se acostumbra representarlo grficamente
por el smbolo mostrado en la figura 35. Existen
otros smbolos de este operador lgico, como podemos ver por la figura 36.
Figura 35
Figura 36
Podramos continuar con la equivalencia de

circuitos lgicos digitales bsicos, pero lo dado resulta suficiente para que pueda aplicar sus propios
razonamientos.
Correspondencia entre Operadores Lgicos

Explicaremos algunas leyes que rigen la lgica
digital, proporcionando al lector una estructura de
conocimientos pequea, pero slida, para que se
vea capacitado para proseguir edificando, de aqu
en adelante, su cultura sobre la electrnica digital.
Vemos que, prcticamente, cualquier circuito
lgico bsico puede obtenerse de otro (u otros)
circuito lgico tambin bsico.
Tener conocimiento de esa tcnica es bastante
til, principalmente cuando realizamos desarrollos prcticos y en un determinado momento no
disponemos, por ejemplo, de un operador NAND
que se hace necesario para proseguir las experiencias y/o montaje del circuito experimental. Adquirir el componente en el mercado no siempre es
la solucin ms adecuada y en algunos casos puede ser imposible, por lo menos en el da. Ahora
bien, si tenemos en casa algunos circuitos de negacin y circuitos "O" o incluso NOR habremos
14
OBTENCIN DE UN CIRCUITO LGICO

NEGACIN (CIRCUITO "NO")
DE
El circuito lgico "NO" (o "NOT") se puede

obtener a partir de cualquier operador lgico del
tipo NAND, NOR o incluso EX NOR, ya que a la
salida de estos tres operadores lgicos se asocia
un inversor, el cual se aprovechar para nuevas
oportunidades.
La figura 37 muestra la forma de proceder, que
consiste en interconectar todas las entradas de cada uno de los operadores entre s, a fin de obtenerse el circuito de negacin. Veamos si los tres circuitos presentados realizan la funcin lgica de
complementacin, y esto se consigue verificando
si la tabla de verdad de cada uno de estos circuitos
es igual a la del circuito lgico "NO".
- Para el NAND (figura 37-A)
Las entradas a y b del operador siempre asumen el mismo estado (0 1) porque las mismas
estn interconectadas entre s para propiciar la
nica entrada "e" del operador NO. De acuerdo
con la tabla verdad del NAND, extraemos las dos
nicas posibilidades que pueden ocurrir:
ENTRADA
a
b
0
0
1
1
SALIDA
s
1
0
o tambin:
ENTRADA
e
L
H
SALIDA
s
H
L
Figura 37
C OMPUERTAS L GICAS
S US A PLICACIONES
donde siempre, a = b.
Este mismo razonamiento aplicaremos para las
otras dos variantes de la figura 37.
Figura 38
- Para el NOR (figura 37-B)

Por las mismas razones expuestas arriba, extraemos las dos posibilidades ocurridas de entrada
(a = b) de la tabla verdad de la puerta lgica NOR,
luego:
ENTRADA
a
b
0
0
1
1
SALIDA
s
1
0
o tambin:
ENTRADA SALIDA
e
s
L
H
H
L
Quedando comprobado que el circuito de la figura 37-B realiza la funcin de negacin.
- Para el NOR EX (figura 37-C)
De forma anloga tendremos las tablas verdad
de abajo, extradas del circuito NOR EX:
ENTRADA
a
b
0
0
1
1
o tambin:
SALIDA
s
1
0
ENTRADA
e
L
H
SALIDA
s
H
L
Tambin se demuestra que un operador NOR

EX, cuyas entradas estn interconectadas entre s,
como ilustra la figura 37-C, se transforma en un
circuito de negacin o complementacin.
Las consideraciones que anteceden tambin
son vlidas en los casos donde el nmero de entradas sea superior a dos.
OBTENCIN DE UN CIRCUITO Y (O AND)
Este circuito lgico se puede obtener a partir
de circuitos del tipo O (OR) asociados a operadores de negacin (circuitos NO o NOT). La figura
12 muestra cmo conseguir operadores del tipo Y

(AND) de dos entradas, usando para ello circuitos
lgicos Y, O y NOR tambin de dos entradas.
Para verificar si, realmente, los tres circuitos
presentados en la figura 38 realizan la misma funcin lgica de un circuito Y, tenemos que verificar
si la tabla de verdad de cada uno coincide con la
del circuito Y. Luego, tenemos:
- Para el NAND (figura 38-A)
Analizando el circuito verificamos que el punto s1 corresponde a la salida del operador NAND
ya estudiado. Por otro lado, la salida s (figura 38A) corresponde a la complementacin de la funcin de entrada, o sea, de s1. Siendo as, tenemos:
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s1 s
1 0
1 0
1 0
0 1

ENTRADA
a
b
L
L
L H
H L
H H
SALIDA
s1 s
H L
H L
H L
L H
- Para el O (OR) (figura 38-B)

Las entradas del circuito O (OR) son previamente complementadas por circuitos de negacin;
de la misma forma, la salida del operador bsico O
15
T CNICAS D IGITALES
tambin es complementada. Las seales aplicadas
a la puerta O no son ms definidas por a y b (figura 38-B) y s por los respectivos complementos
que designaremos por sa y sb. La salida del circuito O, designada por s1, tampoco corresponde a la
salida del circuito nuestro, el cual es el complemento de esa salida s1. La tabla funcional es:
ENTRADA
a b
0 0
0 1
1 0
1 1
SALIDA
sa sb s1 s
1 1 1 0
1 0 1 0
0 1 1 0
0 0 0 1
La salida s1 se relaciona con las entradas sa y sb

(que corresponden a las entradas a y b negadas), a
travs de un operador O (OR) cuya caracterstica
fundamental es la de proveer un "0" en la salida
cuando, y slo cuando, ambas entradas fueran iguales a 0, o sea, s1 es igual a 0 cuando sa = sb = 0. Finalmente, la salida s est relacionada a s1 a travs
de un circuito de complementacin cuya caracterstica bsica es invertir el estado lgico aplicado a su
entrada. Extrayendo de la tabla anterior las dos primeras columnas y la ltima, o sea, las que se relacionan a las seales que son de nuestro inters inmediato, tenemos la siguiente tabla, que no es ms
que la tabla verdad del circuito Y!:
COMPUTACION
PARA PRINCIPIANTES
Es el suplemento apropiado para aquellos que ya han realizado
o han asimilado los conocimientos del curso La Electrnica de
las Computadoras de Editorial
Quark. Es una enciclopedia que combina distintas tcnicas
audiovisuales y que presenta los siguientes temas:
COMPUTACION PARA
PRINCIPIANTES
Introduccin
Clasificacin, partes y cuidados
16
ENTRADA
a
b
0
0
0
1
1
0
1
1
SALIDA
s
0
0
0
1
Siendo as, llegamos a la conclusin de que el

circuito de la figura 38-B se trata de un circuito
del tipo Y AND.
- Para el NOR (figura 38-C)
Podemos elaborar la tabla correspondiente a
este circuito que difiere de la anterior por la ausencia de una columna, correspondiente a la salida s1,
que en este caso, se encuentra incorporada al operador NOR.
ENTRADA
a b
0 0
0 1
1 0
1 1
SALIDA
sa sb s
1 1 0
1 0 0
0 1 0
0 0 1
Esta tabla corresponde a un circuito lgico Y,

mostrando la correspondencia entre el circuito de
la figura 38-C y el circuito Y o AND.
************
COMPONENTES EXTERNOS
Funcin y descripcin de monitor,
teclado, ratn, bocinas,
mdem, micrfono, gabinete.
SOFTWARE
Sistema operativo.
Programas de categoras
Programas de aplicacin
Procesador de palabras
Hoja de clculo
Tutoriales y presentaciones
Juegos
Administrativos
Otros de todo tipo
Laboratorios
Diseo, etc.
Con la compra
de este libro,
reclame sin
cargo: el CD
Enciclopedia
Visual de las
Computadoras
Precio Argentina $ 35.- Precio Mxico $90 M.N.
C LASIFICACIN DE LOS
CIRCUITOS INTEGRADOS DIGITALES
Introduccin
Casi todos los circuitos integrados digitales se
dividen en familias lgicas, cada una constituida
por un tipo particular de circuito lgico que se utiliza en los chips de esa familia para todas las compuertas, inversores, Flip-Flops y elementos ms
complejos. Los elementos de una familia lgica
son compatibles entre s. Es decir que sus niveles
lgicos son los mismos y trabajan con la misma
tensin, pudiendo la salida de un elemento lgico
alimentar la entrada de otro.
Las caractersticas generales de los circuitos
integrados digitales (tiempo de propagacin, inmunidad al ruido, potencia disipada, etc.) son preponderantes en el momento de seleccionar un determinado circuito integrado. Algunas veces hay
otros factores importantes a tener en cuenta, como
la complejidad y el tipo de cpsula a emplear, el
costo del componente, la posible compatibilidad
con otras familias, el margen de temperatura de
trabajo, etc.
En la comparacin entre las distintas familias
lgicas, existen familias que son aconsejables en
algunas aplicaciones y no aconsejables en otras. A
veces, la propia naturaleza de los circuitos electrnicos exige que no exista una caracterstica para
no perjudicar otra. Por ejemplo, el incremento de
la velocidad aumenta normalmente el consumo de
potencia. Cada familia tiene sus caractersticas
predominantes y tiende a utilizarse en aquellas
aplicaciones en que esas caractersticas son las
ms importantes.
Hay ramificaciones dentro de una misma familia cuando es necesario destacar alguna caracterstica. As, por ejemplo, dentro de la familia TTL de
propsitos general se han creado subfamilias tales
como TTL de alta velocidad (H) y TTL de bajo
consumo (LS).
Para entender mejor de qu estamos hablando,
definiremos algunos conceptos que sern utilizados ms adelante. Por ejemplo, el nivel de integracin est dado por la cantidad de compuertas lgicas que pueden integrarse en una misma pastilla,
en un mismo chip. De esta manera, podemos decir
lo siguiente:
SSI (Small Scale Integration)

Significa una integracin en pequea escala,
hasta 10 compuertas por chip (menor de 100 transistores). Ejemplos: compuertas lgicas (NAND,
NOR, etc.), inversores, Flip-Flops.
MSI (Medium Scale Integration)
Corresponde a una integracin en mediana escala, entre 10 y 100 compuertas por chip (100 a
1.000 transistores). Ejemplos: decodificadores,
demultiplexores, comparadores, multiplexores,
contadores, registros de desplazamiento, codificadores.
LSI (Large Scale Integration)
Corresponde a una integracin en alta escala,
entre 100 y 1.000 compuertas por chip (1000 a
10000 transistores).
VLSI (Very Large Scale Integration)
Corresponde a ms de 1.000 compuertas por
chip (ms de 10000 transistores).
Con respecto a las caractersticas generales de
estos componentes, los fabricantes de circuitos integrados digitales utilizan, para definir sus productos, algunas caractersticas comunes, indicndolas en sus catlogos, publicaciones y folletos.
Las ms significativas son:
Fan-out (Cargabilidad de salida Fo)
Indica el mximo nmero de compuertas que
se pueden conectar a la salida de una compuerta.
Es la carga que puede conectarse a la salida del
elemento que se especifica.
Fan-in (Cargabilidad de entrada Fi)
Es la mxima cantidad de compuertas que se
pueden conectar a la entrada del componente.
Niveles lgicos
Se denomina as a los valores de tensin, tanto
en estado alto como en estado bajo, que se aplican
a estos integrados y son reconocidos como "1" o
"0" lgicos. Estos niveles son:
VoH: Mnima tensin de salida en el nivel lgico alto.
VoL: Mxima tensin de salida en el nivel lgico bajo.
ViH: Mnima tensin que, aplicada a la entra-
17
T CNICAS D IGITALES
da, es reconocida como el estado lgico "1".
ViL: Mxima tensin que, aplicada a la entrada, es reconocida como el estado lgico "0".
Por ejemplo, en TTL (lgica transistor-transistor):
ViH = 2V
ViL = 0,8V
VoH = 2,4V
VoL = 0,4V
Margen de ruido
Es la variacin de tensin admisible a la entrada de una compuerta, sin que la salida de la misma cambie de estado (figura 1).
Existen dos mrgenes de ruido:
- Margen de ruido en el estado lgico "0" de
entrada:
NIL = ViL - VoL
- Margen de ruido en el estado lgico "1" de
entrada
NIH = VoH - ViH
En el ejemplo de la figura 2 se han supuesto
dos integrados de la misma familia interconectados; luego, si se coloca un "1" lgico a la entrada:
Ve1 >- ViH
Entonces Vs1 <- VoL
Para que el inversor 2 reconozca un "0" a

la entrada se debe cumplir:
Figura 1
Figura 2
Es necesario que los mrgenes de los estados

lgicos sean amplios para aumentar la inmunidad
al ruido.
Tiempo de propagacin
El tiempo de propagacin de un circuito es una
medida de la rapidez con que, al cambiar el nivel
lgico de la entrada de un elemento lgico, aparece el correspondiente cambio a la salida. La velocidad es un parmetro dependiente del tiempo de
propagacin y mide la frecuencia con la que un
elemento puede cambiar de estado sin cometer
errores. El tiempo de propagacin se mide en nanosegundos (ns).
En la figura 3 se han diagramado los tiempos
Figura 3
Ve2 <- ViL

Por lo tanto, debe ser: VoL <- ViL para
que el inversor 2 reconozca un "0" a su entrada. La diferencia ViL - VoL es el "margen de
ruido NIL". En sntesis:
Si ViL > VoL hay margen de ruido
Si ViL = VoL no hay margen de ruido
Por lo dicho, el margen de ruido o inmunidad al ruido "mide" la cantidad de ruido
que se puede superponer a una seal aplicada
a un elemento lgico, sin que ste cambie de
estado errneamente. La inmunidad al ruido
se especifica en mV o en V (volt).
Los ruidos se aaden a las tensiones de
entrada que, como vimos, no son fijas.
18
C LASIFICACIN
DE LOS
que corresponden a un diagrama temporal de un

inversor, en l se destacan los siguientes parmetros:
tr: tiempo de crecimiento (rise-time) o tiempo
de subida. Es el tiempo para pasar del 10% al 90%
del valor final del pulso.
tf: tiempo de bajada (fall-time). Es el tiempo para pasar del 90% al 10% del valor final del pulso.
tw: ancho del pulso o tiempo de duracin.
tpHL: tiempo de propagacin para el cambio
alto-bajo. Se mide entre el instante en que el pulso
de entrada pasa por el 50% de su valor y el instante en que el de salida pasa por el 50% de su valor.
tpLH: tiempo de propagacin para el cambio
bajo-alto.
Potencia de disipacin (Pd)
Es la potencia consumida por cada compuerta.
Se mide en mW. La suma de las potencias de los
elementos de un circuito completo determina el
consumo total que fija la refrigeracin (disipadores) que se necesita.
Veremos que el tiempo de propagacin tp juega un papel importante en la eleccin de la familia lgica, pero veremos tambin que, en algunos
casos, dicho tiempo puede reducirse a costa de aumentar el consumo.
Se suele definir un Factor de Calidad que tiene
en cuenta el consumo y el tiempo de propagacin.
Fc = Pd x tp
Cuanto menor sea Fc, mejor ser el circuito.
La potencia que disipa cada elemento limita la
cantidad de las mismas que pueden incluirse en un
chip.
Construccin de Circuitos Digitales

Antes de pasar a explicar las diferentes familias lgicas, digamos que estos elementos se pueden construir a partir de diodos o de transistores;
es por ello que haremos una explicacin muy somera sobre estas tecnologas de fabricacin.
Al realizar los circuitos digitales con dispositivos fsicos, stos necesitan tener dos estados bien
diferenciados. El diodo semiconductor presenta
dos estados bien diferenciados: de conduccin y
de no conduccin, segn est polarizado en directa o en inversa, por lo cual lo podemos utilizar en
C IRCUITOS I NTEGRADOS D IGITALES
la realizacin de circuitos lgicos, tal como se muestra en la

compuerta AND construida con estos componentes. La tabla de
verdad del circuito lgico de la figura 4 es:
B
0
0
1
1
Figura 4
A
0
1
0
1
Z
0
0
0
1
Donde el "0" lgico corresponde a una tensin

de 0V y el "1" a la tensin de alimentacin Vcc.
Si cualquiera de las entradas est en estado bajo (potencial de tierra o 0V), el diodo conectado a
esa entrada queda polarizado en directa, por lo que
conducir, y la tensin de salida ser aproximadamente 0 volt, lo que corresponde a un "0" lgico.
Si las dos entradas estn en estado alto (potencial de + Vcc), la cada de potencial en cada diodo
ser 0 volt y, por lo tanto, el diodo no conduce,
con lo cual la tensin de salida en Z ser + Vcc
que corresponde a un "1" lgico.
De la misma
manera, en la figura 5 se reproduce el
circuito de una
compuerta OR con
dos diodos y un resistor; es decir, utilizando la lgica Figura 5
DL. En este caso,
si las entradas estn simultneamente con potencial de tierra o 0V, ambos elementos estn bloqueados y la salida Z toma el potencial de tierra.
Si A y/o B valen "1", se aplica +Vcc; el/los diodos conducen y en Z tengo aproximadamente
+Vcc (descontando 0,7V, si el diodo es de silicio),
que corresponde a un "1" lgico.
Por lo dicho la tabla de verdad correspondiente es:
B
0
0
1
1
A
0
1
0
1
Z
0
1
1
1
19
T CNICAS D IGITALES
Familias Lgicas
Veamos entonces, cmo se pueden costruir las diferentes familias de circuitos
integrados, a las cuales podemos agrupar de la siguiente manera, atentos a los
componentes que intervienen en los circuitos elctricos correspondientes:
- Familia RTL
- Familia DTL
- Familia TTL
- Familia CMOS
Figura 6
Se observa que este circuito realmente se comporta como una compuerta OR, analizada en el captulo anterior.
Otros operadores lgicos integrados emplean
transistores para su funcionamiento; para ello, este componente opera entre el corte y la saturacin.
Se dice, entonces, que no maneja seales analgicas sino digitales. En la figura 6 se detalla la porcin de la curva en que opera, dentro de la familia
de salida de un transistor bipolar.
En saturacin, el transistor conduce una corriente apreciable, prcticamente sin cada de tensin colector-emisor (VCE = 0V).
Para dar un ejemplo, Se puede aprovechar la
caracterstica inversora de un transistor en configuracin emisor comn para construir una compuerta digital inversora; la figura 7 muestra el esquema elctrico correspondiente.
Familia RTL (Resistor Transistor Logic)

Fue la primera de las familias, quedando en desuso en la actualidad. El circuito bsico de la familia RTL es la compuerta NOR que emplea resistores y transistores en su circuito elctrico.
El circuito elctrico de esta compuerta (construida con tcnica RTL) est mostrado en la figura 8.
Figura 8
Figura 7
Si en la entrada A se pone un "0" (0 volt) el

transistor est cortado (punto 1 de la curva), y la
tensin es aproximadamente Vcc, que corresponde a un "1" lgico. Si la entrada est alta se aplica
un "1", es decir: el transistor est saturado (punto
2 de la curva) y la tensin de salida es VCESAT,
que corresponde a un "0" lgico (aproximadamente 0 volt).
20
El tiempo de propagacin de la RTL es algo

superior a los 10ns, con un consumo de potencia
del orden de los 10mW por compuerta.
Si en cualquiera de las entradas se coloca un
"1", el transistor correspondiente se satura y la
tensin de salida es aproximadamente 0 volt, que
corresponde a un "0" lgico. Si todas las entradas
estn en "0", los transistores estn cortados; por lo
tanto, la tensin de salida es aproximadamente
igual a Vcc, que corresponde a un "1" lgico.
Como ventajas podemos mencionar un bajo
consumo y costo reducido. Las principales desventajas son las siguientes:
* Baja capacidad de fan-out (del orden 4)
* Bajo margen de ruido
* Baja velocidad
C LASIFICACIN
DE LOS
Familia DTL (Diode Transistor Logic)

Como los niveles lgicos y la alimentacin de
las familas TTL y DTL son compatibles, ambas
familias pueden emplearse en el mismo circuito.
El circuito bsico de la familia DTL es la compuerta NAND y en la figura 9 se representa el circuito elctrico de esta compuerta de tres entradas.
Familia TTL (Transistor Transistor Logic)

Es la familia ms usada. Todos los fabricantes
de cierta importancia tienen una lnea de productos TTL y distintas empresas producen circuitos
integrados digitales.
El circuito de la figura 10 corresponde a una
NAND TTL Standard. La tensin de alimentacin
es nica, de 5V, y es compatible con todos los circuitos de otras subfamilias TTL, como as tambin
con la DTL.
Figura 9
Bsicamente, al circuito lo podemos considerar como una compuerta AND seguida de un inversor. La compuerta AND est realizada con diodos y el inversor es un transistor, como vimos antes.
Cuando cualquiera de las entradas est baja, el
diodo correspondiente conduce a travs de R1. En
el punto P se establece una tensin del orden de
0,7V, la cual no es suficiente para superar los 1,4V
que se necesitan para que el D4 y D5 conduzcan y,
por lo tanto, al estar cortados D4 y D5, el transistor estar cortado, con lo cual la tensin de salida
ser igual a Vcc (que corresponde a un "1" lgico).
Si todas las entradas estn altas, los diodos D1,
D2 y D3 estn cortados. Conducen D4 y D5 a travs de R1, llegando la corriente a la base del transistor, que pasa a la saturacin, causando un estado lgico "0" a la salida.
En el punto P:
Vp = 0,7 + 0,7 + 0,8 = 2,2V
La cada de potencial en cada diodo D1, D2,
D3 ser:
5V - 2,2 = 2,8V
Esta tensin se aplica en el sentido inverso, por
lo cual no conducen.
El tiempo de propagacin de esta familia es del
orden de 25ns y la disipacin por compuerta es del
orden de 15mW.
Figura 10
Tienen un tiempo de propagacin tpico de

10ns, fan-out de 10, margen de ruido de 400mV,
una potencia de disipacin de 10mW por compuerta y una frecuencia mxima de reloj de
35MHz.
La compuerta bsica TTL es la NAND, que introduce una serie de innovaciones respecto a la
NAND DTL que vimos antes. Estas principales
diferencias son:
- La compuerta AND de entrada est constituida por el resistor R1 y el transistor multiemisor
Q4, que cumple la misma funcin que los diodos
D1, D2 y D3 de la DTL.
El reemplazo de los diodos por el transistor tiene la ventaja de aumentar la velocidad de conmutacin; es decir, disminuir el tiempo de propagacin.
- El diodo base colector de Q4 equivale al diodo D4 de la DTL.
- El diodo base emisor de Q3 equivale al diodo
D5 de la DTL.
El principio de funcionamiento es similar al de
la familia DTL, con la ventaja de que el reemplazo de los diodos por transistores permite disminuir
el tiempo de propagacin.
El circuito consta de tres etapas: una asociada
al transistor Q4, encargada de adaptar los niveles
21
T CNICAS D IGITALES
de entrada; otra de conmutacin, con el transistor
Q3, y una de salida formada por Q2 y Q1. El transistor Q1 es el que da el estado lgico de salida.
En TTL, los niveles lgicos que se emplean
hacen que el estado lgico "1" corresponda a una
tensin entre 2 y 5 volt y el estado lgico "0" corresponda a una tensin entre 0 y 0,8 volt.
La tensin en la base de Q4 no puede superar
los 2,1V, ya que el circuito visto desde la base de
Q4 consta, hasta llegar a tierra, de las uniones BC de Q4, B-E de Q3 y B-E de Q1.
Si una de las entradas est en el nivel lgico
bajo (por ejemplo, en la entrada A) entonces hay
una tensin inferior a 0,8 volt en la unin baseemisor de Q4, con lo cual el transistor conduce,
dando lugar a una corriente que pasa por R1 y por
la unin base-emisor de Q4.
Al estar Q4 saturado, la tensin colector-emisor es pequea y, en estas condiciones, la tensin
base-emisor de Q3 no es suficiente para que Q3
conduzca. Para que Q3 conduzca se necesita como
mnimo una tensin de 1 volt (0,5V de la VBE de
Q3 y 0,5V de la VBE de Q1, y para saturar a Q3
se necesita como mnimo 1,6V; es decir, 0,8V de
VBE de Q3 ms 0,8V de VBE de Q1).
Si Q3 est cortado, Q1 tambin estar cortado,
y la tensin de salida corresponde a "1", que en
TTL equivale a una tensin VoH >- 2,4 volt. Al estar Q3 y Q1 cortados, el transistor Q2 est saturado, ya que recibe una corriente de base a travs de
R2, D1 y la carga conectada a la salida.
En resumen: cuando una entrada est baja, Q4
conduce, Q3 y Q1 estn cortados y Q2 est saturado. En estas condiciones la tensin de salida ser:
puerta es la TTL con salida a colector abierto, cuyo esquemtico se muestra en la figura 11.
Figura 11
La diferencia en la compuerta NAND TTL,

con salida TOTEM-POLE, es que la carga de Q1
no es el transitor Q2, sino un resistor Rc que se coloca exteriormente. De esta manera, al dejar el colector abierto, se tiene la posibilidad de utilizar exteriormente otra carga que sea aceptada por el
transistor. Un esquema a colector abierto permite,
por ejemplo, conectar un circuito indicador de salida con el objeto de que el usuario sepa en qu estado se encuentra el circuito.
Otra posibilidad de la tecnologa TTL con colector abierto es realizar el montaje llamado "Y
por conexin" o "AND cableada", permitiendo la
conexin directa de las salidas de dos o ms compuertas, tal como queda especificado en la figura
12 y se representa con el smbolo de la figura 13.
Figura 12
Vs = Vcc - (VR2 + VBE(Q2) + VD1)

VR2 es menor que 0,5V, lo que hace que Vs >
2.6V, que corresponde a un "1" lgico.
Si todas las entradas estn en un nivel lgico
alto, aplicando un anlisis similar, se deduce que
Q2 est cortado, Q1 saturado y la tensin de salida ser un "0" lgico.
TTL con salida a colector abierto
En la salida TOTEM-POLE, correspondiente
al circuito de la figura 10 y analizada anteriormente, la carga del transistor Q1 de salida no es un resistor, sino el transitor Q2, dando lugar a una baja
impedancia de salida que permite mayor velocidad de conmutacin. Otra variante de esta com-
22
Figura 13
El smbolo lgico recomendado por el IEEE para esta conexin se grafica en la figura 14.
El fabricante del circuito integrado especifica en la hoja de
datos si la compuerta tiene saliFigura 14
da TOTEM-POLE o colector
abierto.
En la tecnologa TTL de colector abierto, para hacer la conexin directa de dos o ms
compuertas se deben conectar los colectores de
los dos transistores de salida con un nico resistor
C LASIFICACIN
DE LOS
a la fuente de alimentacin Vcc. El

esquema del conexionado AND cableado se representa
en la figura 15.
Si cualquiera de los
dos transitores de salida va al estado de
saturacin, es decir,
la tensin de salida
es la VCE SAT, la
salida Z ser un "0"
lgico. Tenemos entonces que un "0" en Z1 o en
Z2 pone un "0" en Z.
Para que la salida sea alta, es necesario que los
transitores Q1 de salida de ambas compuertas estn cortados.
En la realizacin de funciones lgicas con
compuertas, la utilizacin de la conexin AND cableada permite, en algunos casos, simplificar el
circuito lgico.
La tecnologa TTL con salida TOTEM-POLE
no permite realizar el montaje "Y por conexin" o
"AND cableada", ya que si la salida de una compuerta es "0" (es decir Q1 saturado y Q2 cortado)
y de la otra compuerta es "1" (es decir Q1 cortado
y Q2 saturado), al unir directamente los colectores
de Q1, la salida de una de las compuertas queda
conectada a tierra a travs del transistor saturado
de la otra, creando un camino de baja resistencia
entre Q1 y Q2, lo cual supera la corriente mxima
admisible y el transitor se destruye.
Figura 15
TTL de tres estados (Thre State)

Cuando se desea conectar varias compuertas a
una lnea comn (lnea mnibus), es necesario que
slo un circuito quede "conectado" mientras los
restantes se deben comportar como si no estuvieran.
Esta conexin no se puede realizar con circuitos de la familia TTL con salida TOTEM-POLE,
ya que siempre uno de los transitores de salida est conduciendo. Este inconveniente se soluciona
agregando una entrada de inhibicin I, que hace
que ambos transitores de salida pasen al estado de
corte, con lo cual el circuito de salida se aisla de la
carga; es decir, el circuito presenta una alta impedancia.
En la figura 16 se representa una compuerta
NAND de tres estados que son:
Figura 16
- Estado lgico "0"

- Estado lgico "1"
- Estado de alta impedancia.
Si I est alta, permite desconectar la salida de
la carga; por lo dems, el circuito contina operando en dos estados lgicos.
Si se aplica un "1" a la entrada de inhibicin
del circuito de la figura 16, conduce Q7 y se satura Q6, quedando su colector y tambin uno de los
emisores de Q1 sin tensin, con lo que se bloquea
Q2 y Q5 va al corte. Por otro lado, a travs del diodo, independientemente de los niveles que existan
en A y B, Q3 y Q4 quedan bloqueados, con lo cual
la impedancia de salida es elevada, consiguindose as un tercer estado diferente del alto y del bajo, que se denomina de alta impedancia y que permite que las salidas de estas compuertas puedan
unirse entre s. La tabla de verdad de esta compuerta es la siguiente:
I
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
Z
1
1
1
0
ALTA IMPEDANCIA
ALTA IMPEDANCIA
ALTA IMPEDANCIA
ALTA IMPEDANCIA
En la figura 17 se representa el smbolo lgico

propuesto por el IEEE para una compuerta NAND
de tres estados.
23
T CNICAS D IGITALES
Cuando hay varias compuertas de este tipo con sus
salidas conectadas, slo
existir una con su entrada
de inhibicin baja, con lo
Figura 17 que dicha compuerta se
comporta norFigura 18 malmente. Para
que tenga una
idea ms clara, en
la figura 18 se
ven conectadas
tres compuertas
NAND de tres
estados, tal que
si, en la compuerta (1), la entrada
de inhibicin est
en "0" y el resto
de las compuertas tiene I en "1",
la compuerta (1)
estar habilitada y sus entradas controlarn el estado lgico de la salida comn.
La entrada de inhibicin es la que controla qu
compuerta acta sobre la salida comn. Siempre
se debe habilitar una sola compuerta por vez. Dicho de otra manera: funciona como un multiplexor, tal como veremos ms adelante.
Compuerta AND TTL
Adems de la compuerta NAND bsica, la familia TTL tiene otros elementos lgicos tales como compuertas AND, OR, NOR y EXCLUSIVEOR.
Figura 19
24
En la figura 19 se tiene una compuerta AND de

dos entradas cuyo circuito es similar al de la compuerta NAND, a excepcin del transistor Q6, que
se aade entre Q3 y la salida Q2/Q1 con el propsito de invertir la seal que sale del colector de
Q3. El transistor Q5 que se agrega acta como una
baja impedancia de base para Q6. Si cualquiera de
las entradas est en estado bajo, el diodo base emisor de Q4 correspondiente se encuentra en conduccin. Esto provoca el bloqueo del diodo basecolector de Q4 y con ello el bloqueo de Q3 y Q5.
En estas condiciones, Q6 se encuentra conduciendo, lo que provoca la saturacin de Q1 y el corte
de Q2, con lo cual la salida es un "0" lgico. Esto
significa que un "0" a la entrada pone un "0" a la
salida.
Si las entradas estn todas altas, el diodo basecolector de Q4 provoca la conduccin de Q3 y Q5.
Q6 se corta, ya que su base se encuentra prcticamente a nivel masa a travs de Q5 que est saturado.
El bloqueo de Q6 significa el bloqueo de Q1 y
la conduccin de Q2. A la salida tenemos un estado lgico "1". Por todo lo dicho, el inversor Q6 ha
convertido una compuerta NAND en una compuerta AND.
La familia TTL analizada corresponde a la serie de circuitos integrados digitales que se identifican comercialmente con el prefijo 54 74. A
partir de esta familia TTL estndar se han introducido algunas modificaciones que han dado origen
a otras series de circuitos integrados digitales
TTL, tales como la serie de baja potencia, la de alta velocidad, la Schottky, la de alta velocidad y baja potencia, la de alta inmunidad al ruido, etc.
Analicemos cada subfamilia de las nombradas:
TTL de baja potencia
(Low power TTL, serie 54L/74L)
El circuito TTL de baja potencia es igual al
visto para la TTL normal, slo que se han incrementado los valores de los resistores dando como
resultado una menor corriente y, por lo tanto, un
consumo ms pequeo (del orden de 1mW). Como consecuencia del aumento de estos valores,
disminuye el consumo, pero aumenta el tiempo de
propagacin tpico a 33ns, con una frecuencia mxima de 3MHz de funcionamiento.
Se emplean en casos que requieren bajo consumo y mnima disipacin, sin que se necesite alta
velocidad de reaccin.
C LASIFICACIN
DE LOS
TTL de alta velocidad

Es la serie "High speed TTL" o serie
54H/74H. Utiliza valores de resistores inferiores a
los utilizados en la TTL estndar, lo que permite
disminuir el tiempo de propagacin a costa de aumentar el consumo.
Los parmetros tpicos de esta subfamilia TTL
son un tiempo de propagacin de 6ns, un consumo
de 22mW por compuerta y una frecuencia mxima
de 50MHz.
TTL Schottky
Esta serie, denominada STTL y conocida comercialmente bajo el prefijo 54S o 74S, es la ms
rpida de las subfamilias TTL. El circuito es similar a la TTL de alta velocidad, con el reemplazo de
los diodos y transistores por diodos y transistores
Schottky, que se caraccterizan por su rapidez, ya
que no almacenan cargas.
La ausencia de carga almacenada reduce el
tiempo de conmutacin, aumentando la velocidad
del circuito. Tienen un tiempo de propagacin tpico de
3ns, un consumo de 20mW y
una frecuencia mxima de
125MHz. El smbolo, tanto
del diodo como del transistor
Schottcky, se representa en la
Figura 20
figura 20.
TTL Schottky de baja potencia
La serie "Low power Schottky o "54LS/74LS"
es la ms reciente de la familia TTL; con ella se
consigue una solucin de compromiso entre la velocidad de conmutacin y el consumo. El circuito
es similar al correspondiente a la familia TTL
Schottky, con la diferencia que se ha aumentado el
valor de los resistores para disminuir el consumo
y se suprime el transistor multiemisor por un circuito del tipo DTL.
Tiene una propagacin tpica de 9,5ns y un
consumo por compuerta de 2mW, con una frecuencia mxima para Flip-Flop de 45MHz.
Familia HTL
En la figura 21 se grafica el circuito correspondiente a una compuerta NAND del tipo HTL.
La caracterstica principal de esta familia es su
alta inmunidad al ruido, por lo que se la emplea en
ambientes industriales y en el manejo de dispositivos electromecnicos.
Figura 21
El circuito es similar al de la familia DTL, pero los valores de R1, R2 y R4 son ms elevados y
la Vcc es de 15V.
Los diodos D4 y D5 de la DTL se reemplazan
por el diodo Zener y el transistor Q1.
La inmunidad al ruido es del orden de 5V; el
tiempo de propagacin es el ms alto de todas las
familias y es del orden de 150ns.
Familia ECL
(Lgica acoplada por emisor)
La lgica acoplada por emisor es la familia de
alta velocidad por excelencia. En este tipo de lgica, los transistores no se saturan, con lo que se evita el problema de almacenamiento de portadores
minoritarios en la regin de base y, en consecuencia, se disminuye el tiempo de propagacin.
La ECL se subdivide en diferentes subgrupos
en funcin del tiempo tpico de propagacin:
1) tp = 8ns; fmx = 30MHz; Pd = 30mW
2) tp = 4ns; fmx = 75MHz; Pd = 22mW
3) tp = 2ns; fmx = 125MHz; Pd = 25mW
4) tp = 1ns; fmx = 400MHz; Pd = 60mW
La subfamilia ms aceptada es la de tp = 2ns,
ya que compatibiliza la velocidad y el consumo.
Dada la rapidez de la familia ECL, se utiliza en
grandes computadoras y en sistemas de comunicaciones.
La figura 22 muestra una compuerta de la familia ECL de 2ns con salida OR y NOR simultneamente. Note el amplificador diferencial de entrada formado por Q1, Q2, Q3 y Q4, que conducen la corriente dependiendo de las entradas A y
B; adems controlan la saturacin de Q5 y de Q6
para producir una salida OR y NOR. La tensin de
alimentacin es de -5,2V.
25
T CNICAS D IGITALES
Figura 22
Los niveles lgicos, en lgica positiva, son de

-0.7V para el "1" y -1,6V para el "0", es decir que
la diferencia de niveles es del orden de los 900mV.
Cada compuerta dispone de la salida y su complemento.
Familia CMOS
La familia lgica CMOS (transistores de metal
xido semiconductor complementarios) est caracterizada por su bajo consumo. Es la ms reciente de todas las grandes familias y posee la ventaja
fundamental de operar con un amplio rango de
tensiones de alimentacin, como veremos ms
adelante.
El elemento bsico de la familia CMOS es el
inversor del esquema presentado en la figura 23.
Est constituido por dos transistores de efecto de
campo (FET), uno de canal P y otro de canal N.
Durante el funcionamiento, uno u otro est activado, producindose a la salida un "0" o un "1" lgico. Los drenajes y las compuertas (gates) de ambos transistores estn unidos entre s.
Figura 23
La unin de las compuertas constituye la entrada del inversor y la unin de ambos drenajes constituye la salida del inversor. Una de las fuentes se
conecta a la tensin de alimentacin y, la otra, a
masa.
26
Se trabaja con lgica positiva. Si la entrada es

un "1" (VG = +VDD), el transistor Qn conduce y
el Qp est al corte, por lo que la salida es un "0"
lgico. Cuando la entrada es un "0" (VG = 0V), el
Qp conduce y el Qn est al corte, por lo que la salida est prcticamente a +VDD (en realidad un
poco menos que VDD por la cada en el canal conductor), lo que corresponde a un "1" lgico. Vemos, entonces, que prcticamente no conducen
ambos transistores a la vez, con lo cual se reduce
el consumo. Por poseer transistores CMOS, esta
familia se diferencia de la TTL en lo siguiente:
a) Bajo consumo. Una compuerta CMOS consume 0,01mW en condiciones estticas (cuando
no cambia de estado).
En la forma de operar del inversor anterior,
uno de los dos MOS se encuentra siempre al corte y tericamente no hay circulacin de corriente
(sin embargo, existe una dbil corriente de fuga
en el MOS que est al corte, debido a los portadores minoritarios del canal).
En condiciones dinmicas, es decir, al efectuarse la conmutacin, un MOS pasa del estado
de corte al de conduccin y el otro MOS de conduccin al corte. Existe un instante en el que los
dos MOS estn conduciendo y originan un pico de
corriente.
La potencia dinmica disipada crece linealmente con la freccuencia y con el cuadrado de la
tensin de la tensin de alimentacin VDD. Para
VDD = 10V y f = 50kHz, la potencia disipada es
el orden de 0,1mW por compuerta.
b) Los circuitos CMOS tienen elevada inmunidad al ruido. Normalmente este valor ronda entre el 30 y el 45% de VDD. Este margen de ruido
slo es comparable con la familia HTL.
c) Utilizacin exclusiva de transistor MOS en
la realizacin de las compuertas. Esto permite lograr una gran densidad de componentes en un
circuito integrado y, por lo tanto, la realizacin de
circuitos en LSI y VLSI.
d) Alto fan-out, del orden de 50 o ms.
e) Tensin de alimentacin en un amplio rango de +3V a +18V
Debido a todo esto, la familia CMOS se emplea principalmente en circuitos digitales alimentados por batera y, dada su alta inmunidad al ruido, en ambientes industriales.
La desventaja que sobresale en la familia
12ns
25ns
150ns
1ns
2ns
4ns
10ns
6ns
3ns
33ns
9,5ns
25ns a
50ns
o
ms
8MHz
4MHz
125MHz 400MHz
75MHz
5MHz
45MHz
3MHz
35MHz
Frec. tpica
p/Flip-Flop
Tiempo de
propagacin
por
compuerta
Bueno
Bueno
Margen de
ruido
Bueno
125MHz
Bueno
Bueno
Muy
Bueno
Bueno
Bueno
2mW
1mW
19mW
22mW
10mW
Disipacin
por
compuerta
50MHz
Bueno
60mW
25mW
22mW
0,01mW
estimado
1mW
a 1MHz
CMOS es su baja velocidad, con un tiempo de

propagacin tpico de 35 a 50ns o ms.
En la tabla 1, se reproduce un cuadro comparativo de las distintas lgicas en funcin de los diferentes parmetros a los efectos de posibilitar la obtencin de datos precisos, en forma rpida, cuando los necesite.
12 a 30
MHz
Bajo
55mW
Excelente Bueno
15mW
3V
5V
15V
-5,2V
-5,2V
5,2V
3a
18V
5V
5V
5V
5V
Tensin de
alimentacin
10mW
DE LOS
5V
5
8
10
10
25
25
50 o ms
10
10
10
10
FAN-OUT
10
NOR
NAND
NAND
OR/NOR OR/NOR OR/NOR
NOR o
NAND
NAND
NAND
NAND
NAND
Circuito
bsico
NAND
TTL
ESTANDAR
PARAMETRO
Tabla 1
TTLALTA
TTL
VELOCIDAD SCHOTTKY
TTL BAJO TTL LP

CONSUMO SCHOTTKY
CMOS
ECL
4ns
ECL
2ns
ECL
1ns
HTL
DTL
RTL
C LASIFICACIN
Simbologa y Parmetros Usuales para

Identificar a los Circuitos Integrados Digitales
Los circuitos integrados son esquemas funcionales compuestos por transistores, diodos, resistores y capacitores, fabricados en un mismo proceso, sobre un sustrato o pastilla (chip), y dentro de
27
T CNICAS D IGITALES
una misma cpsula. Esto significa que un circuito
integrado digital, con dimensiones parecidas a
cualquier semiconductor, contiene muchos componentes discretos interconectados directamente,
que responden a una funcin electrnica precisamente definida.
El desarrollo que en los ltimos aos ha impulsado a los circuitos integrados digitales, tanto en
su tecnologa de fabricacin como en lo que se refiere al desarrollo e investigacin, ha conseguido
colocar en un nico chip todos los elementos que
componen un computador que se conoce con el
nombre de microprocesador o microcontrolador,
segn el caso, con lo cual se ha logrado reducir
enormemente el volumen, lo cual no es la nica
ventaja porque los circuitos integrados digitales se
han hecho indispensables en la industria, electromedicina, comunicaciones, en el campo militar y
aeroespacial, etc.
Con el fin de comprender mejor el funcionamiento de los diferentes circuitos integrados digitales, vamos a definir la forma en que suelen representarse los diferentes parmetros que intervienen en la designacin de un componente.
Interpretacin de los Parmetros
Los fabricantes emplean smbolos para determinar las caractersticas de los mismos. Estos smbolos estn de acuerdo con las normas internacionales y suelen aparecer en las hojas de datos de los
componentes:
VIH: Tensin de entrada con nivel lgico alto. Se garantiza un mnimo.
VOH: Tensin de salida con nivel lgico alto. Se garantiza un mnimo.
VOL: Tensin de salida con nivel lgico bajo. Se garantiza un mximo.
VIL: Tensin de entrada para nivel bajo. Se garantiza un
mximo.
VCC: Tensin de alimentacin.
VCD: Tensin en el diodo limitador de entrada.
VO(on): Tensin de salida en estado conductor.
VO(off): Tensin de salida en estado de bloqueo.
Vt+: Tensin de umbral en el flanco positivo.
Vt-: Tensin de umbral en el flanco negativo.
ICCH: Corriente de alimentacin con salida a nivel alto.
ICCL: Corriente de alimentacin con salida a nivel bajo.
IIH: Corriente de entrada en nivel alto. Es la corriente
que circula por una entrada cuando se le aplica un nivel lgico "1".
28
IIL: Corriente de entrada en nivel bajo.

IOH: Corriente de salida en estado alto.
IO(off): Corriente de salida en estado de bloqueo.
IO(on): Corriente de salida en estado conductor.
Ios: Corriente de salida en cortocircuito.
Fmx: Frecuencia mxima de reloj.
Fi: Fan-in.
Fo: Fan-out.
tpHL: Tiempo de propagacin para el cambio alto a bajo.
tpLH: Tiempo de propagacin para el cambio de bajo a
alto.
tw: Ancho medio de impulso.
Evidentemente, los dados son slo algunos de
los smbolos empleados; en la medida que sea necesario, continuaremos definiendo nuevos parmetros.
Encapsulados Utilizados en los

Circuitos Integrados Digitales
Hemos dicho que los circuitos integrados incluyen circuitos electrnicos con transistores, resistores, capacitores, etc, construidos sobre un
mismo material llamado sustrato que, a su vez,
son encapsulados en un mismo chip. Los circuitos
integrados digitales suelen encapsularse en envases diferentes, segn el fabricante y sus usos ms
frecuentes, pero hay tres tipos bsicos de cpsulas
que son:
a) Cpsula cilndrica
Esta cpsula normalmente es de metal y con
forma cilndrica, similar a la utilizada en ciertos
transitores especiales. Su mayor inconveniente es
que el nmero de patitas no puede exceder de 12,
lo que limita bastante sus aplicaciones.
El aspecto fsico de esta cpsula se muestra en
la figura 24.
Figura 24
C LASIFICACIN
DE LOS
b) Cpsula plana o "flat-pack"

Tiene un volumen muy reducido y suele ser de
material cermico.
Dado que las patitas se encuentran colocadas
de forma que se les puede soldar "por puntas" mediante un procedimiento semiautomtico, su montaje con la tcnica habitual es laborioso.
En la figura 25 se da un detalle de este tipo de
cpsula que no mide ms de 6,5 mm por 20 mm,
con un espesor de solo 1,5 mm.
Figura 25
c) Cpsula de doble fila de conexin (Dual in

line DIP o Dil)
Es la ms utilizada en los circuitos integrados
digitales comerciales. Las dos filas de patitas, al
ser rgidas, permiten que se pueda insertar en tarjetas de circuito impreso normalizado. Puede estar
hecha con material plstico o cermico. Son usuales las cpsulas de 14 y 16 patitas. Tambin existe
de 8, 18, 22, 24 y 28 patitas. El aspecto fsico de
este tipo de cpsula se muestra en la figura 26.
donde se contempla el formato DIL.

Es por eso que damos a continuacin una serie
de ejemplos de circuitos integrados digitales con
componentes de la familia TTL.
Tales ejemplos se dan en las figuras 27 a 32,
segn el siguiente detalle:
Figura 27: 7400 - Cudruple compuerta
NAND de 2 entradas.
Figura 28: 7404 - Sxtuple inversor.
Figura 29: 7420 - Doble compuerta NAND de
2 entradas.
Figura 30: 7430 - Unica compuerta NAND de
8 entradas.
Figura 31: 7474 - Doble Flip-Flop D disparado por flancos positivos.
Figura 32: 7486 - Cudruple compuerta EXOR.
Figura 27
Figura 28
Figura 26
Figura 29
Precisamente, por ser el tipo de cpsula ms

empleada, los circuitos electrnicos con componentes digitales poseen un "lay-out" especfico
29
T CNICAS D IGITALES
Figura 30
Figura 31
Figura 32
Tres cifras o dos cifras que determinan la funcin que realiza (nmero de serie). Su ltima letra
indica el tipo de encapsulado:
J: Dual in line, cermico
N: Dual in line, plstico
H, U, T, W, Z: Flat-Pack
L: TO-5
Como ejemplo podemos dar el siguiente componente que es fabricado por Texas Instruments:
Sn 7402 N: SN Texas
74 margen de temperatura comercial
02 funcin lgica que efecta (en este ejemplo cudruple compuerta NOR con 2 entradas)
N Cpsula Dual in line plstica
Cdigo de MOTOROLA
Representado con dos letras de identificacin
del fabricante: MC.
Una cifra de dos nmeros sirve para indicar el
margen de temperatura, luego otra de dos o tres
nmeros indica la funcin.
Las letras para el encapsulado son:
L: Dual in line cermico
G: TO-5
F: Flat-Pack
P: Dual in line plstico
Demos como ejemplo el componente
MC 7404 P MC: Motorola
74 margen de temperatura comercial
04 funcin lgica, sxtuple inversor
P: Dual in line plstico
Nomenclatura Utilizada por los Fabricantes

En general, cada fabricante de circuitos integrados digitales utiliza una forma particular para
distinguir sus componentes. A continuacin veremos algunas nomenclaturas a modo de ejemplo.
Cdigo de TEXAS INSTRUMENTS
Posee dos letras maysculas, cinco nmeros y
una letra final, cuyo significado es el siguiente:
Las dos primeras letras maysculas SN identifican el fabricante. Las dos siguientes indican el
margen de temperaturas de acuerdo a lo siguiente:
74 margen comercial 0 a 75C
54 margen militar -55 a 125C
30
Cdigo de NATIONAL SEMICONDUCTOR

Usa dos letras para identificar el fabricante:
DM National, dos cifras que indican el margen de
temperatura y dos o tres cifras que indican la funcin.
Letra que indica el encapsulado:
D: Dual in line cermico
N: Dual in lline plstico
F: Flat-Pack
Demos el siguiente ejemplo:
DM 7430 N: DM National
74 Margen de temperatura comercial
30 Funcin lgica (Unica compuerta NAND
de 8 entradas)
N: Cpsula Dual in line plstico
C LASIFICACIN
DE LOS
Los reseados corresponden a ejemplos de tres

de las ms importantes empresas fabricantes de
circuitos integrados digitales, resta, ahora, dar algunos ejemplos de componentes CMOS comerciales.
Algunos componentes CMOS
4001 Cudruple compuerta NOR de 2 entradas
4002 Doble compuerta NOR de 4 entradas
4008 Sumador total de 4 bits
4012 Doble compuerta NAND de 4 entradas
4011 Cudruple compuerta NAND de 2 entradas
4013 Doble Flip-Flop D disparado por flancos
4015 Doble registro de desplazamiento de 4 bits
entrada serie/salida paralelo
4023 Triple compuerta NAND de 3 entradas
4025 Triple compuerta NOR de 3 entradas
4027 Doble Flip-Flop J-K
4028 Decodificador BCD-decimal
4043 Cudruple Flip-Flop R-S con compuertas
NOR (Cudruple cerrojo NOR R-S de 3 estados)
4044 Cudruple Flip-Flop R-S con compuertas
NAND (Cudruple cerrojo NAND R-S de 3 estados)
4063 Comparador de 4 bits
Circuitos Prcticos:

4069
4071
4072
4073
4075
4081
4082
4097
4508
Sxtuple inversor
Cudruple compuerta OR de 2 entradas
Cudruple compuerta OR de 4 entradas
Triple compuerta AND de 3 entradas
Triple compuerta OR de 3 entradas
Cudruple compuerta AND de 2 entradas
Doble compuerta AND de 4 entradas
Multiplexor de 8 canales
Latch de 4 bits
Ventajas de los Circuitos

Integrados Digitales
Para finalizar con este captulo, digamos que
en la actualidad, cuando no es preciso operar con
sistemas de alta velocidad, la tendencia es utilizar
componentes CMOS, por sus ventajas con respecto a las familias que tienen transistores bipolares
(tales como las TTL). Sin embargo, todos los circuitos integrados digitales presentan ventajas con
respecto a los componentes lineales.
Podemos mencionar una serie de ventajas referidas al aumento de la confiabilidad en los circuitos electrnicos, la reduccin del stock, reduccin
Oscilador con CD4060
El 4060B es un contador digital de usos generales, ideal para utilizar en circuitos de reloj. Normalmente, las salidas del 4060B alimentaran un sistema
de reloj. Para que el 4060B trabaje correctamente, necesita una seal de reloj. Este
pulso
puede
ser generado
por un
oscilador RC.
31
T CNICAS D IGITALES
del costo de los equipos, reduccin del tiempo de
reparacin, etc. Damos a continuacin, un detalle
acerca de lo que estamos hablando:
- Aumento de la confiabilidad.
Un circuito integrado digital tiene una confiabilidad mucho mayor que otro circuito similar
realizado con componentes discretos, debido a un
minucioso estudio que exige el proyecto de un circuito integrado digital, a las modernas tcnicas
de fabricacin, a la menor influencia de la temperatura, por estar todos en una misma superficie,
etc.
- Se requieren menos componentes para stock.
- Reduccin importante de las capacidades parsitas, que existen entre los componentes a causa de su proximidad.
- Reduccin de tiempo en la localizacin de fallas, puesto que el sistema que se usa es el de la
sustitucin de los circuitos integrados digitales
defectuosos, no siendo posible su reparacin.
- Menor costo
Como desventaja, la potencia mxima que
pueden disipar los circuitos integrados digitales
es reducida. Los valores de los resistores y los ca-
Circuitos Prcticos:
pacitores integrados no pueden superar ciertos

mximos, lo que hace que este tipo de componente, algunas veces, deba quedar en el exterior de
los circuitos integrados digitales.
*****************
Metrnomo con Compuertas
Cuando el interruptor est cerrado, un oscilador genera tres golpes y en

seguida un cuarto golpe que marca el comps. El ritmo se puede variar por
medio de VR1. La salida puede ser tanto audible como visual.
32
DE
C IRCUITOS I NTEGRADOS
F UNCIONES E SPECIALES
Introduccin
En el captulo anterior, estudiamos las diferentes familias lgicas, dando ejemplos de uso para
los circuitos integrados digitales de la familia TTL
y CMOS, que son las ms utilizadas.
El proceso de fabricacin de las diferentes familias ha posibilitado la realizacin en circuitos
integrados digitales de sistemas combinacionales
complejos, constituidos por un gran nmero de
compuertas lgicas en un solo chip.
Se llama circuito combinacional a aqul en que
el estado lgico de su salida depende nicamente
del estado lgico de sus entradas; es decir, no se
tiene en cuenta la nocin del tiempo.
Existen circuitos lgicos donde el estado de la
salida en un instante no slo depende del estado
lgico de las entradas en ese instante, sino tambin
del estado lgico de las entradas en instantes anteriores; es decir, entra en juego la variable tiempo.
Se dice que el circuito tiene memoria. Estos circuitos se llaman secuenciales y los analizaremos
ms adelante.
Entre estos circuitos integrados de funciones
especiales podemos encontrar:
- Codificadores: Un codificador es un circuito
combinacional que tiene 2m entradas (o menos que
2m) y m salidas, de forma tal que, cuando una de
las entradas est excitada, a la salida se genera un
cdigo de m bits correspondiente a la entrada excitada. Cumple, por lo tanto, la funcin inversa a
la del decodificador. En la figura 1 se da el esquema en bloques de un codificador de 2m entradas y
m salidas.
Figura 1
Los decodificadores se clasifican en excitadores y no excitadores, segn sus salidas puedan o

no controlar respectivamente un indicador visual
(display). En la figura 2 se da el diagrama en bloques de un decodificador de n lneas de entrada y
2n lneas de salida.
Figura 2
- Multiplexores: Los multiplexores o selectores de datos son circuitos combinacionales que tienen m entradas de datos y una sola lnea de salida.
Tiene adems n entradas de seleccin tal que 2n =
m. Mediante las entradas de seleccin se elige la
informacin presente en cualquiera de las entradas
y se la conduce a la nica lnea de salida. Cumple
la funcin opuesta al demultiplexor. Cada combinacin binaria presente en las entradas de seleccin, selecciona la informacin presente en una de
las entradas para ser enviada a la lnea o canal de
salida. En
la figura 3
se ha esquematizado un
Figura 3
multiplen
xor de 2
entradas y una salida.
- Demultiplexores: Un demultiplexor es un
circuito combinacional que tiene una entrada de
datos D y m salidas. Posee adems n entradas de
seleccin tal que 2n = m. La informacin aplicada
en el canal de entrada de datos D, se puede hacer
aparecer en cualquiera de las m salidas, aplicando
a las entradas de seleccin la combinacin adecuada. En la figura 4 se reproduce el diagrama de un
- Decodificadores: Un decodificador es un circuito que tiene n lneas de entrada (bits de instruccin) y 2n lneas de salida (o menor que 2n) y opera excitando slo una de las lneas de salida en
funcin de la combinacin de bits de entrada.
Figura 4
33
T CNICAS D IGITALES
demultiplexor de n entradas y 2n salidas. Adems
de estos cuatro sistemas combinacionales, en este
captulo veremos comparadores, sumadores y generadores de paridad. Analicemos en detalle cada
bloque:
Codificadores
Como ya hemos dicho, un codificador es un
circuito combinacional que tiene 2m entradas (o
menos que 2m) y m salidas, de forma tal que, cuando una de las entradas est excitada, a la salida se
genera un cdigo de m bits correspondiente a la
entrada excitada.
Un ejemplo tpico es el teclado de una computadora, donde por cada tecla oprimida se produce
una combinacin de bits de salida. Por ejemplo, si
se utiliza el cdigo ASCII de 7 bits tenemos 27 =
128 combinaciones posibles de entrada. Cuando
se activa una de estas 128 lneas de entrada, a la
salida se genera el cdigo de 7 bits que codifica la
lnea de entrada activa. Por ejemplo, si se oprime
la tecla correspondiente al N 1, a la salida tengo
los 7 bits que codifican dicho nmero. Para analizar la construccin de un codificador, supongamos diez entradas (10 teclas) que corresponden a
Figura 5
34
los nmeros decimales del 0 al 9. Al tener 10 entradas necesitamos 4 salidas para codificar esas 10
entradas (24 = 16 combinaciones posibles, de las
cuales solo usaremos diez). Es un codificador
BCD natural.
Para quitar dudas, dicho de otra forma, son necesarias 4 salidas porque tenemos 10 entradas, y
recuerde que se tienen m salidas y 2m entradas o
menos. Si m = 3; 23 = 8, o sea 8 entradas. Como
las entradas son 10, las salidas son 4; entonces m
= 4 y 24 = 16. En este caso 10<2m.
Damos a continuacin, un cuadro donde se detalla el estado que tendr cada salida en funcin de
cual sea la "tecla" accionada. Dicha tecla accionada se representa con el nivel lgico "1" en dicho
cuadro.
ENTRADAS
SALIDAS
E9 E8 E7 E6 E5 E4 E3 E2 E1 E0
S3 S2 S1 S0
0
0
0
0
0
0
0
0
0
1
0 0 0 0 0 0 0 0 1
0 0 0
0
0 0 0 0 0 0 0 1 0
0 0 0
1
0 0 0 0 0 0 1 0 0
0 0 1
0
0 0 0 0 0 1 0 0 0
0 0 1
1
0 0 0 0 1 0 0 0 0
0 1 0
0
0 0 0 1 0 0 0 0 0
0 1 0
1
0 0 1 0 0 0 0 0 0
0 1 1
0
0 1 0 0 0 0 0 0 0
0 1 1
1
1 0 0 0 0 0 0 0 0
1 0 0
0
0 0 0 0 0 0 0 0 0
1 0 0
1
La entrada E0 representa la tecla del nmero

decimal 0, la entrada E1 la tecla del nmero decimal 1, la entrada E9 la tecla correspondiente al
N9, etc. Suponemos que la entrada excitada corresponde al estado lgico 1 (tecla que estamos
oprimiendo).
Si E1 = 1 (tecla oprimida) y las dems entradas
estn en 0, a la salida tenemos 0001, que es el nmero 1 codificado en BCD natural. Si E2 = 1 y las
dems entradas estn en 0, a la salida tenemos
0010 que es el nmero 2 codificado en BCD natural, y as sucesivamente.
Para realizar el codificador anterior con compuertas, obtenemos la expresin lgica de las 4 salidas. Se entiende que con distintas compuertas
OR se puede construir un codificador como el
mostrado en la figura 5.
S0 = E1 + E3 + E5 + E7 + E9
S1 = E2 + E3 + E6 + E7
S2 = E4 + E5 + E6 + E7
S3 = E8 + E9
Si se activa la lnea E4, pone un 1 en la salida
S2 y; es decir, tenemos 0100, que es el nmero 4
codificado en BCD natural.
En el codificador del ejemplo, cuando todas las
entradas estn bajas, corresponde al 0 decimal.
Es decir, no se permite diferenciar entre la situacin de que todas las entradas estn inactivas y
aqulla en que est activa E0. Una posibilidad es
agregar una quinta lnea de salida P1 que, si vale
1, detecta que hay alguna entrada activa y, si vale
0, todas las entradas E0 a E9 estn inactivas (no se
oprimi ninguna tecla). La expresin lgica de la
salida P1 es entonces:
P1 = E0 + E1 + E2 + E3 + E4 + E5 + E6 + E7 + E8 + E9
Se puede realizar el codificador anterior por
medio de una matriz de diodos, obteniendo el circuito de la figura 6.
Para la construccin de dicho circuito, donde
hay un "1" en la tabla de verdad se coloca un diodo; donde hay un "0" no se coloca nada.
Este circuito se llama matriz codificadora a
diodos y corresponde al esquema de una memoria
ROM primitiva.
ROM significa Read Only Memory (memoria

slo de lectura), con lo cual una vez construido el
circuito no es posible escribir informacin.
Decodificadores
Un decodificador es un circuito que posee n lneas de entrada (bits de instruccin) y 2n lneas de
salida (o menor que 2n) y opera excitando slo
una de las lneas de salida en funcin de la combinacin de bits de entrada.
Los decodificadores se clasifican en excitadores y no excitadores, segn sus salidas puedan o
no controlar respectivamente un indicador visual
(display).
En un sistema digital se pueden transmitir tanto instrucciones como nmeros. Si, por ejemplo,
los 4 bits de un mensaje se emplean para transmitir rdenes, se pueden lograr 16 instrucciones diferentes, o 16 combinaciones diferentes.
Cuando se opera de manera que, para cada
combinacin de entrada, slo una de las lneas de
salida est excitada, tendremos un circuito que trabaja como decodificador. Segn el tipo de decodificador se considera excitada la salida que est
en el estado lgico 0 y no excitada la que est en
el estado lgico 1, o viceversa.
Con el siguiente cuadro, y de acuerdo a lo dicho hasta el momento, construiremos un decodificador BCD natural a decimal.
ENTRADAS
SALIDAS
DC B A
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Figura 6
DE
0
0
0
1
1
1
0
0
0
0
1
1
1
1
0
0
1
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
11
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
35
T CNICAS D IGITALES
alimentacin y de tierra, necesita un
encapsulado de 16 patas.
Las entradas negadas A, B, C, D, se
obtienen por medio de inversores en
el propio chip. Como se emplean
compuertas NAND, una salida es 0
(baja) para la combinacin deseada
de entrada, y es 1 (alta) para las otras
combinaciones de entrada.
El esquema en bloques del decodificador anterior se muestra en la figura 8.
Hay aplicaciones donde algunas veces se desea inhibir las salidas del
decodificador; es decir, que en algn
momento todas las salidas estn en el
estado no excitado.
Para ello a cada compuerta NAND
se le agrega una entrada adicional E
(Enable).
- Si E = 0 las compuertas NAND estn inhabilitadas y tiene lugar la decodificacin.
- Si E = 1 como en una NAND un
"0" a la entrada pone un "1" a la salida independientemente de las dems entradas, todas las salidas estarn en el estado no excitado y, por lo
tanto, no se realiza la decodificacin.
El circuito funciona como decodificador cuando E
= 0.
Figura 7
Atendiendo al cuadro anterior, podemos realizar el desarrollo de un decodificador con compuertas NAND e inversores, tal como se muestra
en la figura 7.
Consideramos lnea de salida excitada a la que
est en el estado lgico "0" y no excitada la que
est en el estado lgico "1".
Recordemos que en una compuerta NAND la
salida est en el estado lgico "0" si, y slo si, todas las entradas estn en el estado lgico "1".
El subndice de la salida Q indica el nmero
decimal decodificado. Por ejemplo, si en las entradas tengo:
D
1
C
0
B
0
A
1
Corresponde al decimal 9 por lo que se

excita la salida Q9,
El circuito integrado de este decodificador tiene como mnimo 4 entradas y 10
salidas. Considerando las conexiones de
36
Multiplexores
Los multiplexores son circuitos combinacionales que tienen m entradas de datos y una sola lnea
de salida.
Tiene adems n entradas de seleccin tal que 2n
= m. Mediante las entradas de seleccin se elige la
informacin presente en cualquiera de las entradas
y se la conduce a la nica lnea de salida.
Figura 8
DE
Cada combinacin binaria presente en las

entradas de seleccin, selecciona la informacin presente en una de las entradas para ser
enviada a la lnea o canal de salida. Cambiando la combinacin binaria en las entradas de
seleccin, en la salida aparece la informacin
presente en la entrada seleccionada.
Analicemos un multiplexor de 4 canales
de entrada a 1 canal de salida como el mostrado en la figura 9.
Figura 9
En la figura 10 se reproduce el diagrama

de un multiplexor de 4 entradas a 1 salida con
operadores lgicos de distinto tipo que posee
4 entradas de datos y dos entradas de seleccin para presentar en la salida la informacin requerida. En la misma figura se da el
smbolo ms utilizado para representar a un
multiplexor. La tabla de verdad que explica el
funcionamiento de este multiplexor, es la siguiente:
Figura 10
E1
E0 D3
D2
D1
D0
Z
habilita 0
0
X
X
X
0
0
D0
0
0
X
X
X
1
1
habilita
D1
0
0
1
1
X
X
X
X
0
1
X
X
0
1
habilita
D2
1
1
0
0
X
X
0
1
X
X
X
X
0
1
habilita 1
1
0
X
X
X
0
D3
1
1
1
X
X
X
1
Se deduce que cuando E0 = E1 = 0, se habilita el

canal D0, y la informacin presente en esta entrada pasa a la salida Z.
Si D0 = 1, Z = 1; si D0 = 0, Z = 0.
El multiplexor puede tener, adems, una entrada de habilitacin E. Si E = 1, todas las entradas o
canales estn inhabilitados independientemente de
la combinacin binaria aplicada a las entradas de

seleccin (sabemos que en una AND, un "0" a la
entrada pone un "0" a la salida independientemente de las dems entradas).
Si E = 0, el multiplexor est habilitado y las
entradas de seleccin determinan cul es el canal
de entrada habilitado.
Las principales aplicaciones de un multiplexor
son:
- Conversor paralelo serie: la palabra de entrada se carga en paralelo (1 bit por cada entrada) y
se saca en serie por la nica salida. Por ejemplo,
para una palabra de 4 bits se utiliza un multiplexor
de 4 entradas (una para cada bit) y 2 entradas de
seleccin. Mediante un contador se van cambiando en forma secuencial las combinaciones binarias
en las entradas de seleccin. Inicialmente tenemos
en la entrada de seleccin 00 y a la salida el primer
bit de la palabra; luego, en la entrada de seleccin
tenemos 01 y en la salida el segundo bit de la palabra, y as sucesivamente, hasta volver a tener 00
en las entradas de seleccin.
37
T CNICAS D IGITALES
Como generalmente las palabras tienen una
longitud de 8 bits o de 16 bits, se utilizan multiplexores de 8 canales y de 16 canales de entrada.
- Multiplexor por divisin de tiempo (TDM).
- Generador de funciones lgicas.
Demultiplexores
Como se ha mencionado oportunamente, un
demultiplexor cumple la funcin inversa a la de
un multiplexor, es decir, "conducir una informacin presente en una entrada de datos hacia una de
las muchas salidas, de acuerdo con la informacin
presente en las entradas de seleccin.
Si en las entradas de seleccin se aplica 000, se

selecciona la salida Q0, por lo cual la seal de datos
aplicada a la entrada D la tenemos a la salida Q0, ya
que si D = 0 entonces Q0 = 0; si D = 1, Q0 = 1.
El demultiplexor es un conversor serie/paralelo. Los datos ingresan en serie y se sacan en paralelo. La aplicacin tpica es el TDM (multiplexado por divisin de tiempo).
Un decodificador decimal se puede convertir
en un demultiplexor de un canal de entrada de datos y 8 salidas, utilizando la entrada D como entrada de datos, y las entradas A, B, C como entradas de seleccin.
Si en las entradas de seleccin tengo 000, est
seleccionada la salida Q0. Si en D hay un "0", entonces Q0 = 0; si en D hay un "1", entonces Q0 = 1.
De la misma manera, un decodificador hexadecimal (4 a 16) se puede convertir en un demultiplexor de una entrada de datos y 16 salidas, utilizando
una de las entradas de habilitacin E como entrada
de datos, tal como se muestra en la figura 12.
Figura 11
Dicho de otra manera, la entrada de datos D recibe una secuencia de bits en serie, que sern entregados a las lneas de salida que son seleccionables mediante las n entradas de seleccin. Esto
significa que por el canal de entrada de datos se
recibe el mensaje de entrada y se distribuye a las
lneas de salida en funcin de las entradas de seleccin. Veamos un demultiplexor de un canal de
entrada de datos y 8 canales de salida tal como el
mostrado en la figura 11, la tabla que representa el
funcionamiento es la siguiente:
C B A Q0
Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0 0
1 1 1 1 1 1 1
0 0 1 1
0 1 1 1 1 1 1
0 1 0 1
1 0 1 1 1 1 1
0 1 1 1
1 1 0 1 1 1 1
1 0 0 1
1 1 1 0 1 1 1
1 0 1 1
1 1 1 1 0 1 1
1 1 0 1
1 1 1 1 1 0 1
1 1 1 1
1 1 1 1 1 1 0
Consideramos que la salida est excitada con

un "0" y no excitada con un "1".
38
Figura 12
- Si E2 = "1" el demultiplexor est inhabilitado.

- Si E2 = "0" el demultiplexor est habilitado.
En este ejemplo estamos utilizando E1 como
entrada de datos y E2 como entrada de habilitacin.
- Si el demultiplexor est habilitado (E2 = 0) y
en las entradas de seleccin se aplica 0000 se seleccionar el canal Q0.
- Si en la entrada de datos (E1) hay un "0", entonces Q0 = 0.
- Si en E1 hay un "1",
entonces Q0 = 1.
El smbolo lgico del
demultiplexor recomendado
por el IEEE se muestra en la
figura 13.
Figura 13
Los decodificadores/demultiplexores se
utilizan en las estructuras de direccionamiento
de memoria, en la conversin serie/paralelo en
los sistemas de transmisin de datos, y tambin como generador de funciones lgicas.
DE
Figura 14
Otros Circuitos Combinacionales

Con los cuatro dispositivos vistos, se pueden construir elementos que cumplan con otras
funciones. Damos a continuacin algunos de
ellos:
Decodificador BCD Exceso Tres a Decimal
Combinando dos decodificadores decimales se
puede realizar un convertidor de cualquier cdigo
BCD a decimal, por ejemplo BCD exceso 3, Aiken, etc.
En la figura 14 se muestra como la combinacin de 2 decodificadores decimales da como resultado un conversor de cdigo BCD a decimal.
Veamos la tabla que ejemplifica el funcionamiento de este circuito.
DECODIF. 1
DECODIF. 2
X3 X2 X1 X0
0 0 0 0
Q0
Q8
0 0 0 1
Q1
Q9
0 0 1 0
Q2
1
0 0 1 1
Q3
1
0 1 0 0
Q4
1
0 1 0 1
Q5
1
0 1 1 0
Q6
1
0 1 1 1
Q7
1
1 0 0 0
Q8
Q0
1 0 0 1
Q9
Q1
1 0 1 0
1
Q2
1 0 1 1
1
Q3
1 1 0 0
1
Q4
1 1 0 1
1
Q5
1 1 1 0
1
Q6
1 1 1 1
1
Q7
Se puede comprender que los tres bits menos

significativos se aplican a las tres entradas de ambos decodificadores y el ms significativo (X3) se
aplica directamente a la entrada de uno de ellos y,
en forma invertida a la entrada del otro decodificador. Se deben elegir diez salidas que tomen el
valor "0" cuando en las entradas (X0 a X3) se pre-
senta una de las combinaciones del cdigo BCD

que se desea decodificar a decimal.
Para decodificar informacin en BCD exceso 3
se dejan libres las tres primeras combinaciones del
decodificador 1 (Q0 a Q2) y las tres ltimas del
decodificador 2 (Q5 a Q7). Ya que:
BCD EXCESO 3
DECIMAL
0
0
1
1
0
0
1
0
0
1
0
1
0
1
2
0
1
1
0
3
0
1
1
1
4
1
0
0
0
5
1
0
0
1
6
1
0
1
0
7
1
0
1
1
8
1
1
0
0
9
El circuito resultante se muetra en la figura 15,

donde N son las salidas del decodificador BCD
exceso tres convertidas en decimal.
Figura 15
Decodificador Hexadecimal (4 a 16)

Si se desea seleccionar 1 de 16 salidas, un decodificador decimal no alcanza por lo cual se debe construir otro circuito. Se utiliza un decodificador hexadecimal (4 a 16) como el de la figura 16.
39
T CNICAS D IGITALES
Figura 16
Para las primeras 16 combinaciones binarias se

tiene que:
X4 = 0
Esto hace que el decodificador 1 est habilitado y el decodificador 2 inhabilitado.
- Si X4 = 1 el decodificador 1 est inhabilitado y el decodificador 2 est habilitado y, con l, se
decodifican las 16 combinaciones restantes.
Dicho circuito tiene dos entradas de habilitacin E1 y E2.

El decodificador estar habilitado solamente
para la combinacin E2 = 0 y E1 = 0.
De acuerdo a lo anterior, un "1" en cualquier
entrada de habilitacin es suficiente para inhabilitar el decodificador.
Una aplicacin inmediata del decodificador
hexadecimal es generar funciones lgicas de 4 variables, de la misma manera que el decodificador
decimal permite generar funciones lgicas de 3
variables.
Con dos decodificadores hexadecimales se obtiene un decodificador de 5 entradas y 32 salidas
que permite generar funciones lgicas de 5 variables, tal como se analiza en el diagrama circuital
de la figura 17. En dicho circuito, de las dos entradas de habilitacin, E1 y E2, una se utiliza como
tal y la otra para la quinta variable X4.
E2
0
0
1
1
X4
0
1
0
1
decodificador 1 habilitado
decodificador 2 habilitado
ambos decodificadores inhabilitados
ambos decodificadores inhabilitados
Decodificadores BCD a 7 Segmentos

Los decodificadores-excitadores de BCD a 7
segmentos son circuitos integrados digitales que
permiten transformar el cdigo BCD natural en 7
seales que se aplican a cada uno de los 7 segmentos que componen el indicador luminoso (diodos
emisores de luz o cristales lquidos) y que sirven
para visualizar el nmero decimal. El smbolo de
este componente se muestra en la figura 18.
Figura 18
En la figura 19 se observa la presentacin de

los nmeros decimales en el indicador (display).
Algunos decodificadores en circuitos integrados digitales bajo la tecnologa TTL son:
- 7442: Decodificador BCD natural a decimal.
Figura 17
- 74154: Decodificador dual de
4 entradas a 16 salidas.
- 74155: Decodificador dual de 2
entradas a 4 salidas ms entrada
de habilitacin.
Los dados corresponden a decodificadores-demultiplexores.
Por otro lado, algunos decodificadores-excitadores BCD a 7
segmentos son:
7446, 7447, 7448, 7449
Entre otros.
40
Figura 19
En la figura 20 se da el smbolo empleado para los decodificadores y el caso particular del

7442.
DE
y entrega una salida codificada a ser procesada por

otro circuito lgico.
La relacin funcional entre la informacin de
entrada y de salida tiene lugar en el codificador.
Como esta informacin queda almacenada permanentemente, se dice que tiene memoria y que es
una memoria slo de lectura que puede leerse tantas veces como se desea pero, como la relacin
funcional entre la entrada y la salida queda fijada
al construirse el circuito, esta memoria no se puede grabar, no se puede modificar. La informacin
es grabada en el momento de fabricacin y no
puede modificarse; slo se puede leer.
En la figura 22 se da el smbolo de un conversor octal a binario y de otro conversor decimal a
BCD.
Figura 20
Figura 22
Conversor de cdigo 0 ROM

En la figura 21 se da el esquema de una ROM
(memoria slo de lectura) y tambin de un conversor de cdigo utilizando un decodificador y un codificador.
Un conversor de cdigo es un circuito digital
que tiene n entradas y m salidas. Para cada combinacin de bits de entrada se produce una combinacin de bits de salida. El conversor de cdigo cambia informacin de una forma codificada a otra; es
decir, pasa de un cdigo a otro.
Se lo puede considerar como un decodificador
del cdigo de entrada seguido de un codificador
del cdigo de salida. Convierte un cdigo de n bits
en otro de m bits. El decodificador detecta la presencia de un estado codificado y genera una salida
para cada estado. El codificador realiza la funcin
opuesta; es decir, recibe una entrada sin codificar
Figura 21
Comparadores
Los comparadores son circuitos lgicos que
permiten comparar dos nmeros binarios A y B, de
n bits cada uno. Como resultado de la comparacin se determina si:
A>B
A=B
A<B
Los comparadores son una parte importante de
cualquier circuito lgico
aritmtico, aunque tambin se utilizan ampliamente en otros tipos de
circuitos, en los cuales
deben compararse direcciones binarias o alguna
otra funcin de control,
comparando la magnitud
de dos o ms entradas. En
la tabla que damos a continuacin se ejemplifican
las funciones que debe
41
T CNICAS D IGITALES
cumplir un comparador binario de un solo bit, cuyo smbolo se da en la figura 23.
Figura 25
Figura 23
ENTRADAS
SALIDAS
B A
I M D
0 0
1 0 0
I = 1 si A = B
0 1
0 1 0
M = 1 si A > B
1 0
0 0 1
D = 1 si A < B
1 1
1 0 0
Las distintas funciones aritmticas que se deben cumplir para cada salida son:
_ _
____
I = A . B + A . B = A B FUNCION LOGICA COMPARACION
_
M=A.B
_
D=A.B
De acuerdo a esto, en la figura 24 se da la realizacin con compuertas de un comparador binario.
Figura 24
Podemos escribir la tabla de verdad y analizar

todas las combinaciones posibles; sin embargo,
resulta muy engorroso, ya que tenemos 28 = 256
combinaciones posibles.
El sistema binario permite utilizar un mtodo
ms simple. Podemos utilizar cuatro comparadores de 1 bit. Cada comparador compara un bit de
A con un bit de B; es decir, con un comparador se
compara el cuarto bit de A con el cuarto bit de B;
con otro comparador se compara el tercer bit de A
con el tercer bit de B y as sucesivamente.
Por ejemplo, si:
A 1110
1110
Realizando las comparaciones se tiene:

A3 = B3
A2 = B2
A1 = B1
A0 = B0
La funcin I de salida ser I = I3 . I2 . I1 . I0,
es decir, la salida I del comparador de 4 bits ser
1 si las salidas de los cuatro comparadores de un
bit valen 1. Vamos a considerar el caso en que A >
B, la salida M del comparador de 4 bits ser "1" si
se cumple:
A3 > B3
A3 = B3
A3 = B3
A3 = B3
y A2 > B2
y A2 = B2 y A1 > B1
y A2 = B2 y A1 = B1 y A0 > B0
Si a las salidas M de cada comparador de un bit

las llamamos M3, M2, M1 y M0, la expresin lgica de la salida M del comparador de 4 bits ser:
M = M3 + M2 . I3 + M1 . I3 . I2 + M0 . I3 . I2 . I1
Supongamos que queremos comparar ahora
dos nmeros binarios A y B de cuatro bits cada
uno, tal como queda demostrado en el smbolo de
la figura 25.
42
De la misma manera, la salida D del comparador de cuatro bits ser:

D = D3 + D2 . I3 + D1 . I3 . I2 + D0 . I3 . I2 . I1
El circuito lgico desarrollo con compuertas
del comparador de 4 bits se muestra en la figura
26.
Comparadores de 4 Bits
Para comparar dos nmeros de mayor cantidad
de bits que cuatro, se pueden utilizar varios comparadores de 4 bits conectados en cascada y para
Figura 27
Figura 26
DE
ello hace falta utilizar un comparador con extensin de entradas en cascada, cuyo smbolo se da en
la figura 27.
Note que posee las entradas convencionales A
y B (A0 a A4 y B0 a B4), pero adems se tienen
las entradas C (C1 a C4) que en determinados casos pueden tomar cualquier valor, tal como queda
especificado en la siguiente tabla:
A,B
C1 C2 C3
A'>B' A'=B' A'<B'
A>B
X X X
1
0
0
A<B
X X X
0
0
1
A=B
1
0
0
1
0
0
A=B
0
1
0
0
1
0
A=B
0
0
1
0
0
1
donde X puede tomar el valor "0" o el valor "1".

Las entradas adicionales C1, C2, C3 permiten
realizar la comparacin de nmeros binarios con
cualquier cantidad de bits.
Con dos dispositvos como estos
se pueden comparar dos nmeros de 8 bits. Las salidas A>B;
A=b y A<B del primer comparador que compara los 4 bits de
menos peso se conectan respectivamente a las entradas C1, C2
y C3 del segundo comparador
de 4 bits, que compara los cuatro
bits de mayor peso. Esto significa que a las entradas adicionales
C1, C2, C3 se le "da" informacin de la comparacin de los
cuatro primeros bits.
En la figura 28 se ha dibujado un
comparador de 8 bits con dos
comparadores de 4 bits conectados en cascada. En el primer elemento que compara los 4 bits de
menor peso, se coloca 010 en las
entradas adicionales (condicin
de igualdad).
Primero se comparan, en el segundo comparador, los 4 bits de
mayor peso. Si A > B, pone un
"1" en la salida A > B. Si A < B,
pone un "1" en la salida A < B.
Esto es independiente de las entradas C1, C2, C3.
Si en la comparacin de los 4
43
T CNICAS D IGITALES
alcanzan el valor de la base, se produce un acarreo, es decir, un "transporte" a la columna siguiente.
Por ejemplo, al sumar en binario 10 + 11, se
tiene como resultado el N 101, ya que:
Transporte
1
10
+
11
101
Figura 28
bits ms significativos resulta que A = B, entonces

hay que ver qu pasa con los 4 bits menos significativos (primer comparador); es decir, interesa lo
que ocurre en las entradas auxiliares C1, C2, C3.
Luego, puede ocurrir que:
C1 = 1 entonces A > B
C2 = 1 entonces A = B
C3 = 1 entonces A < B
En la figura 29 se da el smbolo recomendado
por el IEEE.
Figura 29
Circuito Sumador
La operacin aritmtica bsica es la suma y
cualquiera sea la base del sistema de numeracin
utilizado, el mecanismo empleado para realizar
dicha operacin es siempre el mismo.
Por ejemplo:
DECIMAL
8
+
8
______
15
BINARIO
1000
1000
_______
10000
Como regla se sabe que, si al sumarse los dgitos de una columna (incluyendo lo que me llevo)
44
Esto significa que hay que tener en cuenta el

transporte de los dgitos anteriores.
Atento a lo dicho, la tabla de verdad de la suma binaria es:
SUMANDOS
SUMA BINARIA
ACARREO
a+b
S
C
0+0
0
0
0+1
1
0
1+0
1
0
1+1
0
1
La suma aritmtica binaria da como resultado

dos cifras, una que llamamos S (suma ) y otra que
llamamos C (carry).
Para realizar la suma aritmtica binaria con
compuertas lgicas, tenemos que realizar un circuito de 2 entradas y 2 salidas (una correspondiente a la suma y otra que se deber al acarreo).
La tabla de verdad del circuito sumador es:
ENTRADAS
SALIDAS
B
A
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
S = A . B + A . B (FUNCION LOGICA EX-OR)

C=A.B
El circuito lgico de un sumador de estas caractersticas tendr dos compuertas, tal como se
muestra en la figura 30. En la misma, a la izquierda se da el circuito y a la derecha el smbolo correspondiente.
En realidad, el esquema elctrico que hemos
DE
Cn = AnCn-1 + AnBn + BnCn-1

Luego, en la figura 31 se da el esquema elctrico de un circuito sumador con compuertas.
Figura 31
Figura 30
representado se llama semisumador, ya que permite sumar solamente los dos primeros bits.
Para sumar dos nmeros binarios de ms de un
bit se utiliza un sumador total que tiene en cuenta
el acarreo de la etapa previa y el acarreo a la etapa siguiente y cuyo smbolo ya hemos representado.
Teniendo en cuenta que:
Si queremos sumar dos nmeros de cuatro bits

debemos utilizar cuatro sumadores totales.
La suma se efecta en paralelo y el acarreo se
transporta en serie.
El diagrama en bloques del sumador total de 4
bits es el representado en la figura 32.
Figura 32
Cn = ACARREO DE LA ETAPA n, y
Cn-1 = ACARREO DE LA ETAPA PREVIA
La tabla de verdad que representa el funcionamiento de un sumador total es:
ENTRADAS
SALIDAS
Cn-1 Bn
An
Sn
Cn
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Si Cn-1 = 0 (no hay acarreo de la etapa previa),

el circuito se comporta como un semisumador. El
anlisis de las expresiones lgicas de las salidas
arrojan la expresin que representa el acarreo Cn:
Los acarreos intermedios no tienen salida al

exterior, dado que no son necesarios para efectuar
ninguna operacin. Si queremos sumar dos nmeros de 8 bits con dos sumadores de 4 bits, el acarreo de salida de uno de los sumadores se conecta
al acarreo de entrada del otro.
En la figura 33 se da el smbolo recomendado
por el IEEE para el sumador total y para el semisumador.
45
T CNICAS D IGITALES
impar de "1", el bit P de paridad que se obtiene es
un "0". Un ejemplo para paridad impar sera:
Figura 33
Comprobador de Bit de Paridad

Un comprobador de bit de paridad es un circuito combinacional que, cuando funciona como generador, produce un bit de paridad en la transmisin de una palabra de datos y en el caso de que
funcione como detector de paridad, genera tambin un bit que indica si la palabra de datos recibida es correcta o incorrecta (no tiene error o tiene
errores). Esto significa que la aplicacin ms importante de este circuito es la deteccin de errores
en los cdigos detectores de error, como as tambin generar el bit de paridad en esos cdigos.
En la figura 34 se da el circuito de un generador de bit de paridad construido con compuertas
lgicas.
El circuito puede trabajar con paridad par (cantidad par de "1") o con paridad impar (cantidad
impar de "1"), segn se establezca previamente.
Para generar el bit de paridad en la transmisin, se introduce la palabra de 8 bits en paralelo
en las entradas D0 a D7. Si se trabaja con paridad
par, se coloca un "0" en la lnea D8 y si se decide
trabajar con paridad impar se coloca un "1" en la
lnea D4.
Esto significa que si se trabaja con paridad impar y la palabra a transmitir tiene una cantidad par
de "1", el bit P de paridad es "1"; en cambio, si la
palabra a transmitir (D0 a D7) tiene un nmero
PALABRA A TRANSMITIR
11111001
11011100
Bit P
1
0
Se han dado dos palabras, una que necesita

un"1" en el bit de paridad y otra que requiere de
un"0". Si se trabaja con paridad par, se coloca D8
= 0. Si la palabra a transmitir tiene una cantidad
par de "1", el bit P de paridad es "0"; en cambio si
la palabra a transmitir tiene un nmero impar de
"1", el bit P de paridad que se obtiene es un "1".
Como ejemplo tenemos:
PALABRA A TRANSMITIR
00110011
00111000
Bit P
0
1
El bit de paridad generado es transmitido al extremo distante junto con la palabra de 8 bits; es decir que la palabra transmitida tiene una longitud
de 9 bits (8 de datos y 1 de paridad).
En el extremo receptor, la palabra de 9 bits recibida (8 bits de datos ms 1 de paridad), se coloca en las nueve entradas (D0 a D8) de un generador detector de paridad idntico al usado en el
transmisor. Debido a que la paridad de las palabras transmitidas es conocida (se establece antes
de la transmisin), cualquier cambio en la paridad
de la palabra recibida indica un error en la transmisin que se detecta con el bit P.
Si se trabaja con paridad impar :
P = 0 indica la presencia de error
P = 1 la paridad es correcta
Figura 34
Si se trabaja con paridad par :

P = 1 indica la presencia de error
P = 0 la paridad es correcta
Por ejemplo, si se trabaja con paridad impar se recibe:
110101111P = 1, paridad correcta
011110110P = 0 indica error
Si se trabaja con paridad par y se recibe:
46
DE
cuatro entradas, tal como se muestra en la figura

36.
Figura 36
000011110P = 0 paridad correcta

101110001P = 1 indica error
El circuito de la figura 34 permite generar el
bit de paridad y detectar la presencia de errores en
la transmisin. Con este tipo de chequeo de paridad slo es posible detectar error/errores pero no
es posible corregirlo/s, ya que no se sabe dnde
est el error o errores.
El smbolo recomendado por el IEEE es el
mostrado en la figura 35.
Figura 35
Obtencin de Otras Funciones Lgicas

Con un decodificador es posible realizar funciones lgicas diferentes. Para ello se parte de una
tabla de verdad para conseguir el circuito adecuado. Por ejemplo, dada la siguiente tabla de verdad,
se debe realizar la funcin lgica correspondiente
con un decodificador.
C
B
A
Z
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
0
Del anlisis de dicha tabla (es decir, para aquellas combinaciones en que la salida es igual a "1"),
surge que:
A las entradas de la compuerta NAND se conectan las salidas del decodificador correspondientes a las combinaciones que hacen que Z = 1.
Por ejemplo, si se aplica a las entradas 001, la
salida Q1 del decodificador est en "0" (el resto
est en 1), y sabemos que en una compuerta
NAND un "0" a la entrada pone un "1" a la salida.
Si en las entradas se presenta 010 la salida Q2
= 0 y el resto est en 1, por lo cual, en una compuerta NAND si todas las entradas son "1" la salida es un "0".
En el ejemplo utilizamos un decodificador de 3
entradas a 8 salidas.
Tambin es posible utilizar un decodificador
decimal (4 a 10) tal como se muestra en la figura
37.
Figura 37
Z=A.B.C+A.B.C+A.B.C+A.B.C
Con un decodificador es factible implementar
dicha funcin, agregando una compuerta OR de
La entrada D se puede utilizar como inhibidora, manteniendo el estado lgico 0 cuando se desea generar la funcin, y cambiando al estado l-
47
T CNICAS D IGITALES
gico 1 cuando se desea inhibir la generacin de la
funcin.
Si observamos la tabla de verdad del decodificador decimal, vemos que cuando D = 0 se excita
una de las salidas Q0 a Q7 en funcin de la combinacin aplicada en el resto de las tres entradas.
Cuando D = 1 las salidas Q0 a Q7 no estn exci-
tadas y, por lo tanto, en nuestro ejemplo no se genera la funcin.

Evidentemente, son muchas las aplicaciones
que se le pueden dar a los dispositivos analizados.
Ud. ya cuenta con la base como para poder interpretar el funcionamiento de circuitos electrnicos
que los contengan.
***************
Circuitos Prcticos: Generador de Caracteres (CD4016 y CD4017)

Demuestra cmo un starburst de 16 segmentos puede ser conducido para proveer patrones de
display. El circuito hace encender diferentes segmentos del display en forma secuencial, una vez
que haya hecho la simulacin
estar en condiciones de manejar seales para formar caracteres en el display de 16
segmentos. Ajuste VR1 para
cambiar la velocidad. Se puede emplear cualquier display
de 16 segmentos ctodo comn.
EN FEBRERO...
...EN TODOS LOS KIOSCOS
NO SE LO PIERDA!!!
COLECCION
CLUB SABER ELECTRONICA N2
MANUAL DEL RADIOAFICIONADO
TEMAS DE LA OBRA:
Circuitos Resonantes
Unidades de Medicin
Transmisin de AM
Modulacin en BLU
Osciladores
Etapas de Radiofrecuencia
Propagacin de las Ondas
Lneas de Transmisin
Antenas
Montajes y Circuitos Prcticos
48
E LEMENTOS
Introduccin
En el captulo anterior vimos distintos circuitos denominados "combinacionales", dado que la
salida es el resultado de la "combinacin", mediante una funcin determinada, del estado que
poseen las entradas.
Analizaremos ahora, diferentes circuitos llamados "secuenciales", en los cuales el estado lgico de la salida no slo depende del estado lgico
de las entradas en ese instante, sino tambin del
estado lgico de las entradas en instantes anteriores; por lo tanto, interviene una nueva variante que
es el tiempo. Estos circuitos permiten memorizar
el estado de las entradas en un instante y utilizarlo posteriormente para tomar decisiones cuando
las entradas cambien de estado. Los dos dispositivos ms importantes de este grupo son:
- Flip-flops
- Registros
Se describirn los circuitos biestables (flipflops) ms empleados y los registros de desplazamiento.
Flip-flops
Un Flip-flop es un "elemento de memoria" que
se caracteriza por tener dos estados en su salida,
que permiten almacenar un bit de informacin
("0" o "1").
La salida permanece en uno de los estados posibles, a menos que una combinacin conveniente
de seales de entrada provoque un cambio de estado en la salida (por ejemplo, interrupciones).
Los operadores lgicos analizados en el captulo 1 pueden conectarse para formar elementos de
memoria con la capacidad de "recordar" si a sus
entradas se les ha aplicado o no un estado lgico
"1" con anterioridad, verificndolo a su salida.
Para encarar nuestro estudio, vamos a analizar
una memoria de capacidad muy limitada construida simplemente por una compuerta OR debidamente interconectada, tal como se muestra en la figura 1.
DE
M EMORIA
Supongamos
que inicialmente
Q = 0 y A = 0.
Si la entrada
A pasa a "1"
(quiero escribir
un "1" en la memoria), la salida Figura 1
Q pasa a "1" (recordamos que en una OR un "1" a la entrada pone
un "1" a la salida). Si posteriormente pongo A = 0,
la salida sigue en "1", ya que al realimentar la entrada B, siempre existir en la misma un estado lgico "1". Esto significa que la salida Q permanecer siempre en "1", una vez que la entrada A pase por "1".
Para borrar la memoria, se debe quitar la alimentacin de la compuerta o desconectar el lazo
de realimentacin entre la salida Q y la entrada B,
lo cual representa un inconveniente.
Por lo tanto, el elemento de la figura 1 no es
prctico ya que, si bien memoriza su puesta a "1",
no es capaz de volver al estado inicial "0" mediante otra seal lgica, si es que no interesa mantener
la informacin almacenada.
Una posibilidad es agregar una entrada de borrado en el lazo de realimentacin.
Para solucionar este inconveniente, se
puede agregar otra
compuerta que pueda
recibir una informacin de borrado, como
se ve en el circuito de
la figura 2. En la figura 3 se da el smbolo
de este elemento de
Figura 2
memoria (en este caso
un flip-flop RS)
La "memoria" se
borra cuando C = 0 y
A = 0, con lo cual Q =
0.
Figura 3
A estos elementos
de memoria, los podemos clasificar de la siguiente manera:
49
T CNICAS D IGITALES
- Flip-flop R-S: permite almacenar una informacin o dato (bit "1" o "0") durante un periodo
de tiempo y despus borrarla para que quede dispuesto a recibir otro dato.
- Flip- flop J-K: posee dos entradas denominadas J y K, tal que la entrada J se corresponde con
la entrada S del Flip-flop R-S y la entrada K se corresponde con la entrada R del mismo Flip-flop.
- Flip-flop T: posee una sola entrada y, cada
vez que la entrada "T" toma el estado lgico "1",
la salida cambia de estado.
- Flip-flop D: la informacin presente en la entrada D se transfiere a la salida cuando aparece un
pulso de reloj.
Este ltimo circuito biestable, entra dentro del
grupo de los "flip-flops" sncrono, razn por la
cual debemos definir qu es un flip-flop sncrono
y qu es un flip-flop asncrono:
- En los Flip-flops asncronos el cambio de
estado de la salida es producido directamente por
las variables de entrada; es decir, las variables de
entrada controlan el estado lgico de la salida. Esto significa que, una vez aplicadas las variables de
entrada, el circuito cambia de estado automticamente, pasando por distintos estados intermedios
hasta un estado final estable.
La velocidad con que alcanza el estado final
(estable) depende del retardo de las compuertas
que forman el circuito secuencial.
En los Flip-flops sncronos el cambio de estado de la salida se produce en "sincronismo" con
una seal llamada de reloj (clock) o de temporizacin. Esto significa que las variables de entrada no
actan directamente sobre la salida, sino que lo
hacen solamente cuando se reciben pulsos activos
de la seal de reloj. Los cambios ordenados por
las entradas actan sobre la salida solamente
cuando lo permite la seal del reloj.
De acuerdo a cmo la seal de reloj controla la
actuacin de las entradas sobre la salida, existen
dos grupos de Flip-flops sncronos:
1) Flip-flops sincronizados por nivel: La seal
de reloj permite que las entradas acten sobre la
salida durante todo el tiempo en que esta seal de
reloj se encuentra en un determinado nivel que se
denomina activo.
2) Flip-flops sincronizados por flanco: La seal de reloj permite que las entradas acten sobre
la salida nicamente en el flanco creciente o decreciente de la seal de reloj. No hay cambios en
50
la salida cuando el pulso de reloj est en estado

bajo o cuando est en estado alto. Los fabricantes
indican con qu flanco (de subida o de bajada) se
produce el posible cambio en la salida.
Analicemos ahora ms en detalle, cada uno de
los elementos de memoria detallados.
Flip-flops R-S (Reset - Set)

El Flip-flops R-S permite almacenar una informacin o dato (bit "1" o "0") durante un periodo
de tiempo y despus borrarla para que quede dispuesto a recibir otro dato.
Un Flip-flops R-S se puede construir con compuertas NOR (como el de la figura 2).
La tabla de verdad que resume el funcionamiento de este dispositivo es la siguiente:
S R
Q
Q+1
0 0
0
0
La salida
0 0
1
1
no cambia
0 1
0
0
La salida
0 1
1
0
pasa a "0"
1 0
0
1
La salida
1 0
1
1
pasa a "1"
1 1
0
NO PERMITIDO
1 1
1
NO PERMITIDO
Analizando la tabla anterior, se deduce que en

este flip-flop, no interesa el estado en que se encuentra la salida para saber cul ser el estado posterior, por ello podemos construir un nuevo cuadro que se denomina: "Tabla resumida":
S
R
Q+1
0
0
Q
0
1
0
1
0
1
NO PERMITIDO
1
1
Q es el estado actual de la salida en el instante

en que se aplica la combinacin de entrada.
Q+1 es el prximo estado que toma la salida
luego de aplicarle una combinacin a sus entradas.
R-S sigla compuesta por las iniciales del trmi-
E LEMENTOS
no ingls Reset-Set que puede interpretarse como
inactivar - activar o como puesta a "0" y puesta a
"1", respectivamente.
El Flip-flop R-S es un Flip-flop bsico, a partir del cual se construyen los dems flip-flops.
Una de las caractersticas de los Flip-flops es
que las salidas del circuito estn conectadas a las
entradas. Esto significa que cualquier seal aplicada a la entrada atraviesa el circuito y luego retorna a las entradas.
La tabla de verdad del Flip-flop R-S nos dice
que si R = S = 0, la salida no cambia; es decir, el
prximo estado de la salida Q es Q (Si estaba en
"0" sigue en "0" y si estaba en "1" sigue en "1"):
Si R = 1 y S = 0, la salida Q pasa a "0" (si estaba en "1" pasa a "0" y si estaba en "0" sigue en
"0").
Si R = 0 y S = 1, la salida Q pasa a "1" (si estaba en "0" pasa a "1" y si estaba en "1" sigue en
"1").
La situacin S = 1 y R = 1 no est permitida,
ya que no es posible "escribir y borrar" al mismo
tiempo el elemento de memoria; adems, se produce un estado de indeterminacin que debe evitarse.
__
Este estado hace que algebraicamente Q = Q =
0, y por lo tanto no se conoce algebraicamente el
estado que aparecera en el Flip-flop cuando desaparece la condicin de indeterminacin.
Analicemos con ms detalles el funcionamiento de este Flip-flop.
ESTADO ESTADO
ESTADO
ACTUAL INTERMEDIO
FINAL
S R
Q Q
Q Q
Q Q
0 0
0 1
0
1
0 1
No
0 0
1 0
1
0
1 0 cambia
0 1
0 1
0
1
0 1
Pone
0 1
1 0
0
0
0 1 un "0"
1 0
0 1
0
0
1 0
Pone
1 0
1 0
1
0
1 0 un "1"
1 1
0 1
0
0
0 0
No
1 1
1 0
0
0
0 0 permitidos
DE
M EMORIA
Supongamos que inicialmente Q = 0, Q = 1, S

= 0 y R = 0; a las entradas de la NOR (1) tenemos
R = 0 y Q = 1 por lo cual Q = 0. En la NOR (2) tenemos S = 0, Q = 0; lo que nos da Q = 1.
El estado intermedio coincide con el estado actual del Flip-flop; por lo tanto, se es el estado final estable.
El estado es estable cuando el prximo estado
intermedio coincide con el anterior.
Si ahora Q = 1, Q = 0 y R = 1, S = 0.
En la primer compuerta NOR (la de arriba en
la figura 3) tenemos R = 1, Q = 0, con lo cual Q =
0 (ya que basta un "1" en una entrada para tener un
"0" a la salida). En la NOR de abajo tenemos S =
0, Q = 1 por lo tanto Q = 0. Este es un estado intermedio inestable; el Flip-flop sigue evolucionando hasta alcanzar un estado final estable.
En el estado intermedio R = 1, S = 0, Q = 0 y
Q = 0, con lo cual en la NOR de abajo sus dos entradas son "0" y, por lo tanto, su salida pasa a "1"
(Q pasa inmediatamente a "1").
En la NOR superior, el tener R = 1 es suficiente para que Q = 0. En estas condiciones se llega al
estado final estable con Q = 0 y Q = 1.
El mismo razonamiento se puede aplicar para
el resto de las combinaciones.
Se deduce entonces que el Flip-flop puede almacenar un bit de informacin ("1" o "0") y, por lo
tanto, resulta una unidad de memoria de un bit.
Si queremos almacenar un "1", se coloca S = 1
y R = 0; esto significa aplicar a la entrada S un nivel lgico alto. Esto se explica porque, a la entrada S se la llama entrada de Set o, tambin, entrada
de escritura.
Si se quiere almacenar un "0", se pone S = 0 y
R = 1; esto significa aplicar a la entrada R un nivel lgico alto; es por ello que a la entrada R se la
llama entrada de Reset o tambin entrada de borrado.
Se llama diagrama de tiempos al grfico mediante el cual se establecen las diferentes seales
que intervienen en un dispositivo (ya sea en sus
entradas, salidas, estados intermedios, etc.) y cmo es su evolucin en el tiempo.
De acuerdo a esto, el diagrama de tiempos de
un Flip-flop R-S se muestra en la figura 4.
En este diagrama se indican los estados lgicos
de las salidas Q y Q al variar las entradas R y S.
Se consideraron pulsos rectangulares perfectos; es
decir, no es una condicin real, dado que no se tuvieron en cuenta los tiempos de retardo de propa-
51
T CNICAS D IGITALES
Figura 4
gacin, pero resulta fcil para efectuar el anlisis.

En los Flip-flops, las salidas Q y Q son complementarias.
El circuito de un Flip-flop R-S se puede construir tambin con compuertas NAND, tal como se
puede apreciar en la figura 5.
Figura 5
La tabla de verdad es la misma que para el

Flip-flop realizado con compuertas NOR.
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
NO PERMITIDO
Recordemos que las entradas propiamente dichas del Flip-flop R-S con compuertas NAND son
S y R. Es decir, para almacenar un "1", se cumple
S = 0, R = 1. Para almacenar un "0" se cumple S
= 1, R = 0.
Si R = 1 y S = 1, la salida no cambia. No est permitido el estado: R = 0, S = 0.
Esto significa que para almacenar un "1" se
aplica a S un nivel lgico bajo y, para almacenar
un "0", se aplica a R un nivel lgico bajo.
Para analizar este Flip-flop de la misma manera que el realizado con compuertas NOR se debe
52
agregar en cada entrada una compuerta inversora.

En los diseos de circuitos lgicos generalmente
se trata de impedir que Q y Q tengan el mismo estado lgico, en vez de opuestos, como corresponde, con el objeto de evitar el estado prohibido. Para explicar estos cambios, vamos a modificar parcialmente el circuito lgico del Flip-flop R-S realizado con compuerttas NOR. Como primera medida agregamos un inversor tomndolo de la salida Q, el circuito lgico resultante es el que se
muestra en la figura 6 y hace que, en el caso de
darse la simultaneidad de S y R, se tenga en cuenta a la salida el estado de "Set".
Figura 6
La tabla de verdad del nuevo circuito es:
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
1
Es posible hacer que predomine el "Reset", poniendo el inversor a la salida de la primera compuerta; con esta modificacin, se obtiene el circuito de la figura 7.
E LEMENTOS
DE
M EMORIA
compuertas AND sern "0", con lo cual estamos aplicando a las compuertas NOR de arriba y a la compuerta NOR de abajo del Flipflop propiamente dicho un "0" y, como ya sabemos, la salida Q no cambia de estado.
Cuando el diseo lgico del circuito permite
que existan las seales S y R simultneamente, sin que interfieran con el funcionamiento
del equipo diseado, conviene que quede, indicando en smbolos la posibilidad de que las
dos salidas del Flip-flop sean opuestas.
Precisamente, en la figura 9, el smbolo indiFigura 7 ca que en caso de simultaneidad de S y R, la
entrada de "Set" activa la salida 1, mientras
Tambin es posible agregar un circuito a la en- que la entrada "Reset" prima sobre la salida 2.
trada para hacer que no cambie la salida del Flipflop, si se da la simultaneidad mencionada. Lo que
se est haciendo en el circuito de la figura 8 es inhibir el "Set" o "Reset" agregando compuertas con
inversores a las entradas. El smbolo a la derecha
de la figura indica esta inhibicin.
Figura 9
Flip-flop J - K
Figura 8
Se entiende, entonces, que con este circuito ya

no existen los "estados prohibidos". La tabla de
verdad del circuito lgico anterior es:
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
Q
En sntesis, cuando las entradas S y R tienen el

mismo estado (ambas en "0" o en "1"), la salida no
cambia. Observando el circuito de control vemos
que, si R = S = 0 o R = S = 1, las salidas de ambas
El Flip-flop R-S es el elemento de memoria bsico y a partir de l se han desarrollado otros circuitos secuenciales utilizados como circuitos biestables para aplicaciones especiales. Uno de estos
dispositivos de dos estados es el Flip-flop J-K, que
posee los smbolos dados en la figura 10. Note que
existen dos representaciones posibles recomendadas por el IEEE, segn se considere el estado lgico o el nivel lgico de las salidas.
Figura 10
Damos, a continuacin, la tabla de verdad que
53
T CNICAS D IGITALES
describe el funcionamiento de este dispositivo de
memoria:
J
K
Q
Q+1
0
0
0
0
No
0
0
1
1
cambia
0
1
0
0
Pone
0
1
1
0
un "0"
1
0
0
1
Pone
1
0
1
1
un "1"
1
1
0
1
1
1
1
0 Cambia
La entrada J de este Flip-flop se corresponde

con la entrada S del Flip-flop R-S y la entrada K
se corresponde con la entrada R del mismo Flipflop. La tabla de verdad es similar; la nica diferencia radica en que, cuando J = 1 y K = 1, la salida Q cambia de estado (si estaba en "0" pasa a
"1" y si estaba en "1" pasa a "0").
Por esta razn podemos aplicar el mismo razonamiento utilizado anteriormente para obtener la
tabla reducida del Flip-flop J-K:
J
K
Q+1
0
0
Q
0
1
0
1
0
1
1
1
Q
Vamos a estudiar, ahora, dos elementos de memoria que poseen una sola entrada:
Figura 11
de estado y, si T = 0, no hay cambio de estado en

la salida. La tabla de verdad es la siguiente:
T
Q
Q+1
0
0
0
0
1
1
1
0
1
1
1
0
Se puede construir un Flip-flop T a partir de

uno J-K, para conseguirlo slo se deben unir las
entradas J y K (un Flip flop T es un Flip-flop J-K
con las entradas unidas). Este es el ltimo de los
Flip-flop asincrnicos que analizaremos; llega
ahora, el turno de los dispositivos secuenciales
sncronos, es decir: aqullos que deben recibir un
pulso de reloj para que cambie el estado de las salidas.
Flip-flop R-S Sincronizado por Nivel

En los Flip-flops sincronizados por nivel, el
estado en que se encuentran las entradas acta sobre la salida durante todo el tiempo en que la seal de reloj se encuentra en nivel activo. Dicho nivel activo puede ser un "1" lgico o un "0", tal como se muestra en la figura 12, en la cual se representa la forma de onda que puede tener la seal de
reloj.
Figura 12
Flip-flop T
Este Flip-flop (denominado T por "toggle"),
junto con el "D", que veremos ms adelante, recibe la informacin desde una sola entrada y es,
igual que "D", muy utilizado en la elaboracin de
unidades aritmticas lgicas.
En la figura 11 se reproduce el smbolo lgico
de un Flip-flop T.
Este Flip-flop opera de forma tal que, cada vez
que T toma el estado lgico "1", la salida cambia
54
En la figura 13 se representa un Flip-flop R-S

sincronizado por nivel realizado con compuertas
NOR. En dicho circuito podemos establecer lo siguiente:
E LEMENTOS
Figura 13
- Si Ck = 1 (nivel lgico alto), las entradas actan sobre la salida.

- Si Ck = 0 (nivel lgico bajo), las entradas no
actan sobre la salida y el Flip-flop no cambia de
estado.
La tabla de verdad que determina el funcionamiento de este componente, tambin posee un estado no permitido, tal cual ocurra con el primer
elemento analizado en este captulo:
S
R
Q+1
0
0
Q
0
1
0
1
0
1
1
1
NO PERMITIDO
En este componente, las dos

compuertas NOR forman el Flipflop propiamente dicho, mientras
que las compuertas AND constituyen el circuito de control que programa el estado del Flip-flop, despus de aparecer el pulso del reloj.
Si la seal de reloj aplicada al
biestable se encuentra en el nivel
activo (estado lgico "1"), las entradas actan sobre las salidas cumplindose la tabla de verdad del
Flip-flop R-S.
Cuando la seal de reloj se encuentra en el nivel lgico bajo, las
DE
M EMORIA
entradas R-S no actan sobre las salidas y el Flip-flop

no cambia de estado.
Analizando el circuito de la
figura 13 vemos que, si Ck
= 0, la salida de cada compuerta AND es "0" (recordemos que en una AND un
"0" a la entrada pone un "0"
a la salida, independientemente del estado en que se
encuentre la otra entrada).
Es decir, independientemente de R y S, estamos
aplicando a la compuerta
NOR de arriba y a la compuerta NOR de abajo un
"0" y, como ya sabemos, la salida Q no cambia de
estado.
Por lo tanto, cuando el reloj est en el nivel lgico bajo, las entradas R y S no pueden actuar sobre la salida y sta no cambia de estado.
Si la seal de reloj est en el nivel lgico alto,
se aplica un "1" a las entradas de las compuertas
AND, con lo cual, la salida de las compuertas
AND depende de lo que hay en la otra entrada que
"justamente" son las entradas R y S.
Se entiende, entonces, que la seal de reloj se
utiliza para bloquear y desbloquear los datos del
Flip-flop (habilitacin).
El diagrama de tiempos de un Flip-flop R-S
sincronizado por nivel se muestra en la figura 14,
y para entender su lectura supongamos lo siguiente:
- Inicialmente S = 0, R = 0, Q = 0.
Figura 14
55
T CNICAS D IGITALES
En un primer momento, la seal de reloj est
en estado bajo (inactivo) y la salida no cambia de
estado. Cuando la seal de reloj pasa a "1" se cumple la tabla de verdad del Flip-flop, luego como se
ve en la grfica que S = 1 y R = 0, la salida pasa
a "1". Con el reloj an en estado alto tenemos luego S = 0 y R = 0, y la salida no cambia (sigue en
"1"). Luego el pulso de reloj pasa a un estado bajo y bloquea el Flip-flop, con lo cual no atender
los cambios que puedan producirse en las entradas.
Precisamente en este diagrama de tiempos, a
pesar de que "R" pasa a "1", la salida del Flip-flop
no pasa a "0" (sigue en "1") debido a que el pulso
reloj est inactivo y, por lo tanto, las entradas no
pueden cambiar el estado del Flip-flop.
Los Flip-flops sncronos suelen tener dos entradas auxiliares Pr (Preset) y Cr (Clear) que permiten "fijar" el estado inicial del Flip-flop; es decir, cul ser el estado inicial de la salida cuando
se alimenta al biestable.
Estas entradas estn activas con un nivel lgico bajo.
- La entrada de Pr (oreset) pone Q = 1.
- La entrada de Cr (clear) pone Q = 0.
Estas entradas de preset y clear se emplean para poner un "1" o un "0" en el Flip-flop sin que sea
necesaria la seal de reloj, ni las entradas R y S. El
Pr y Cr pone un "1" o un "0" en el Flip-flop cuando el reloj est en el nivel lgico bajo.
Decimos entonces que con Pr y Cr "forzamos"
la salida del FF a "1" o a "0" de manera asncrona.
Cr Pr
Ck
0
1
0
Q = 0 (borrado)
1
0
0
Q = 1 (puesta a "1")
Una vez establecido el estado inicial del FF, las

entradas Pr y Cr deben mantenerse en el nivel lgico alto para que el biestable funcione en forma
sincrnica.
La combinacin de Cr = 0 y Pr = 0 no est permitida, dado que no se puede poner un "1" y un
"0" simultneamente en la salida.
Se puede construir tambin un Flip-flop R-S
sincronizado por nivel con compuertas NAND, tal
como se muestra en la figura 15.
56
Figura 15
En dicho circuito se han incluido las entradas

de preset y clear, tal que:
- Si Ck = 0, las salidas de las NAND de control
tienen un estado lgico "1", independientemente de
R y S, y el Flip-flop no cambia de estado.
- Si Ck = 1, se cumple la tabla de verdad del
Flip-flop; es decir, las entradas R y S actan sobre la salida.
Una vez fijado el estado inicial, tanto la entrada de preset como la entrada de clear deben tener
un "1" lgico para que el biestable funcione en
forma sncrona.
Flip-flop D Sincronizado por Nivel

Este Flip-flop posee una sola entrada (D) y trabaja de forma tal que la informacin presente en la
entrada D se transfiere a la salida Q cuando aparece un pulso activo de la seal de reloj. Dicho de
otra manera, traslada lo que hay en D a la salida Q
cuando aparece un pulso activo de reloj. Por lo
tanto, es imposible pensar que este biestable pueda funcionar en forma asncrona.
La tabla de verdad es la siguiente:
D
Q
Q+1
0
0
0
0
1
0
1
0
1
1
1
1
Como vemos, no interesa en qu estado se encuentra la salida cuando viene el pulso activo de la
E LEMENTOS
DE
M EMORIA
Figura 16
seal de reloj, dado que lo que hay a la entrada se transfiere inmediatamente a la salida.
Por tal motivo, podemos confeccionar una tabla reducida:
Figura 17
D
0
1
Q+1
0
1
Cuando el Flip-flop D est sincronizado por nivel se lo llama LATCH y se lo puede construir a
partir de un FF R-S sincronizado por nivel, en el
cual a la entrada R se le conecta la entrada S a travs de un inversor, tal como se muestra en la figura 16. Es el ms utilizado de los Flip-flops sincronizados por nivel.
En este biestable, "S y R" nunca pueden tener
el mismo estado lgico.
Expresado en la tabla de verdad ser:
S
R
Q+1
0
0
X
0
1
0
1
0
1
1
1
X
donde:
X = Combinaciones imposibles de entrada.
Se cumple entonces que:
D
Q+1
0
1
0
1
lida Q. Cuando el pulso de reloj est en estado bajo, la entrada D no acta sobre la salida por lo cual
se mantiene en el estado en que se encontraba.
El Latch se comporta como un interruptor, tal
que cuando el reloj est alto, el interruptor est cerrado y deja pasar la informacin que se encuentra
desde la entrada hacia la salida y cuando el reloj
est bajo el interruptor est abierto.
Del circuito de la figura 17, si Ck = 1 y D = 0,
equivale a tener R = 1 y S = 0; por lo tanto, Q = 0.
Cuando se recibe un estado activo del pulso de
reloj y D = 1, equivale a tener R = 0 y S = 1; por
lo tanto Q = 1.
Esto significa que, cuando el pulso de reloj est en el nivel lgico alto, la salida Q sigue las variaciones de la entrada D.
Si Ck = 0 (en realidad inactivo), la salida de las
compuertas AND de control son "0", independientemente de la entrada D, y el Flip-flop no cambia
de estado. Es decir, cuando el reloj pasa a "0",
queda almacenada la informacin presente en la
entrada D.
El diagrama de tiempos que explica grficamente lo expuesto, se muestra en la figura 18.
Vemos que la salida Q sigue a la entrada cuando el pulso de reloj est alto.
En la prctica se aplica a la entrada de datos D,
Figura 18
El FF D se puede construir con

compuertas NOR, tal como se grafica
en la figura 17.
En sntesis:
Q=D
Cuando la seal de reloj est en el
nivel lgico alto, la informacin presente en la entrada D se traslada a la sa-
57
T CNICAS D IGITALES
la seal "0" o "1" que se desea memorizar y, antes
que cambie esta seal, se pone el reloj en estado
bajo. Al estar baja la seal de reloj, aunque la entrada D cambie de estado, la salida no se afecta y
se mantiene constante.
Tambin se puede emplear el Flip-flop D sincronizado por nivel como una "llave" que cambia
de estado cada vez que se aplica un pulso de reloj.
En la figura 19 se ve un circuito en el cual la
salida Q se conecta con la entrada D, luego cada
vez que viene un pulso de reloj, la salida Q cambiar de estado, dado que en la entrada estar la
informacin de la salida negada.
Figura 19
El circuito RC conectado a la entrada de reloj

permite que el FF reconozca el nivel de la salida
negada y luego no se vuelva a producir el cambio.
Se podra colocar un circuito amplificador a la
entrada del filtro mencionado, con el objeto de
que nuestro circuito se convierta en una llave digital accionada al tacto.
Flip-flops Master Slave

Estn constituidos por dos Flip-flops interconectados entre s.
El primer Flip-flop, denominado "amo", recibe
las seales de entrada y conecta su salida con las
entradas del FF que se llama "esclavo". Veremos
dos FF de este tipo:
- Flip-flop R-S Master-Slave
- Flip-flop J-K Master-Slave
Flip-flop R-S Maestro-Esclavo

Est constituido por dos Flip-flops R-S interconectados entre s, tal como se muestra en la figura 20.
El amo recibe las entradas de informacin y
sus salidas se conectan a las entradas del esclavo,
cuyas salidas constituyen las salidas de todo el
58
conjunto. Las entradas de reloj de ambos Flipflops son inversas, es decir:
Figura 20
- Si Ck = 1, el "amo" se encuentra habilitado

y el "esclavo" desconectado.
- Si Ck = 0, el "amo" se encuentra desactivado y el "esclavo" est habilitado.
Cuando el pulso de reloj est en el nivel lgico
alto, permite que la informacin presente en las
entradas del "amo" acte sobre sus salidas, pero
como el esclavo est inhabilitado, no actan sobre
las salidas de todo el conjunto. Cuando el pulso de
reloj pasa al nivel lgico "0", el "esclavo" queda
habilitado y sus entradas (que son las salidas del
amo) actan, sobre las salidas del conjunto.
La informacin ingresa al "amo" cuando el reloj est en el nivel "1" y acta sobre la salida del
conjunto (salida del esclavo) cuando el pulso de
reloj pasa de "1" a "0" (flanco negativo de la seal
de reloj). El "amo" y el "esclavo" estn aislados
entre s, excepto en el momento que el pulso del
reloj pasa de alto a bajo. Como vemos, se puede
comprender mejor el hecho de que un Flip-flop
sea disparado por "flanco" o por "nivel". En el
"pulso graficado en la figura 21, en los instantes
marcados como 1, 2, 3 y 4 se producen los sigiuientes estados:
1 - Se asla al "amo" del "esclavo".
2 - Ingresa la informacin al "amo".
3 - Se inhabilita la entrada de datos al "amo".
4 - Se transfiere la informacin del "amo" al
"esclavo".
Figura 21
E LEMENTOS
Figura 22
Figura 23
Figura 24
DE
M EMORIA
Tambin es posible
construir un FF R-S
Master-Slave con compuertas NAND; el esquema lgico se grafica
en la figura 22
Los dos Flip-flops R-S
estn integrados en una
nica estructura y trabajan de manera que
ambos Flip-flops estn
aislados entre s, salvo
en el instante en que el
reloj pasa de alto a bajo, donde la informacin almacenada en el
amo se transfiere al esclavo. En ese instante se cumple la tabla de verdad del Flipflop R-S.
Flip-flop J-K Master-Slave

Este es el segundo de los FF
Master-Slave que analizaremos, cuyo diagrama lgico se
muestra en la figura 23.
Para ello, recordemos que la
tabla de verdad del Flip-flop JK es similar a la del R-S salvo
que, cuando J = K = 1, la salida cambia.
Si hacemos referencia
a la tabla de verdad:
J K Q+1
0 0
Q
0 1
0
1 0
1
1 1
Q
El circuito detallado
con compuertas NAND
se da en la figura 24, en
la cual se observan las
dos configuraciones
correspondientes a los
FF J-K interconectados
entre s.
59
T CNICAS D IGITALES
Tal como lo habamos descrito para el FF R-S,
se cumple que:
- Si Ck = 1, el "amo" se encuentra habilitado
y el "esclavo" desconectado.
- Si Ck = 0, el "amo" se encuentra desactivado y el "esclavo" est habilitado.
El principio de funcionamiento es similar al
del FF anterior:
- Cuando el pulso de reloj est en "1", las entradas J-K actan sobre el "amo", estando el "esclavo" desconectado.
- Cuando el pulso pasa de "1" a "0" (flanco negativo del pulso de reloj), la informacin almacenada en el "amo" se transfiere al "esclavo"; instante en el cual se cumple la tabla de verdad del
Flip-flop J-K master-slave.
- Cuando se poduce un flanco negativo de la
seal de reloj (pasa de "1" a "0") si se cumple:
J = 1 y K = 0, entonces Q = 1
J = 0 y K = 1, entonces Q = 0
J = 0 y K = 0, la salida no cambia.
J = 1 y K = 1, la salida cambia de estado.
Si analizamos en detalle el funcionamiento del
FF, podemos decir que cuando el reloj est en estado bajo ("0"), las terminales 1 y 2 de las compuertas (1) y (2) poseen un estado lgico "0". Por
lo tanto, las salidas 3 y 4 de estas compuertas estn en "1", independientemente de las entradas J y
K. Esto es as, porque en un NAND un "0" a la entrada pone un "1" a la salida, independientemente
de las dems entradas.
De acuerdo con esto, el Flip-flop R-S,
constituido por las compuertas (3) y (4),
permanece en el estado en que se encontraba. Esto significa que cualquier variacin en los niveles aplicados a las entradas J y K no se transmiten al FF esclavo,
ya que al estar el pulso de reloj en estado
bajo, el FF amo est inhabilitado.
Ahora bien, cuando el pulso de reloj
pasa al estado lgico "1", el inversor (9)
hace que el FF esclavo quede inhabilitado; por lo tanto, las salidas de las compuertas 7 y 8 estn en "1" y, en estas condiciones, la salida del FF no cambia. Esto
significa que las variaciones aplicadas a
60
las entradas J y K no se transmiten al FF esclavo

ya que se encuentra inhabilitado.
Al estar el pulso de reloj en estado alto, en las
terminales 1 y 2 de las compuertas (1) y (2) hay
aplicado un "1"; por lo tanto, el estado lgico de
las salidas de las compuertas (3) y (4) dependen de
las entradas J y K. Es decir, durante el tiempo que
el reloj est en estado alto, el FF amo est inhabilitado responde a los niveles presentes en las entradas J y K, pero esta informacin no se transfiere al esclavo, ya que el mismo est inhabilitado.
En un flanco negativo del pulso de reloj, es decir, cuando pasa de "1" a "0", queda inhabilitado
el ingreso de datos al FF amo debido a que las terminales 1 y 2 de las compuertas (1) y (2) estn con
un estado lgico "0" y las salidas 3 y 4 de estas
compuertas estn en "1"; por lo tanto, el FF amo
no cambia de estado.
En el flanco negativo, se desbloquea al FF esclavo y la informacin presente en las entradas 9
y 10 de las compuertas (5) y (6) acta sobre la salida Q de todo el conjunto, tal como se desprende
del diagrama de tiempos de la figura 25.
En este instante, la informacin almacenada en
el FF amo se transfiere al esclavo.
De la misma forma que ocurra con el FF R-S,
el J-K suele tener las entradas asincrnicas de Pr
(preset) y Cr (clear), que permiten fijar el estado
inicial del Flip-flop. Estas entradas estn activas
con el estado lgico "0".
Flip-flops Sincronizados por Flancos

Como se ha mencionado anteriormente, en estos Flip-flops las entradas actan sobre la salida
Figura 25
E LEMENTOS
DE
M EMORIA
solamente en el instante en que se produce un

flanco "activo" de la seal de reloj. De acuerdo
con esto, existen:
cacin citado en la figura 19, en referencia a la llave digital.

La tabla de verdad del Flip-flop D disparado
por flancos es la misma que la del Flip-flop D
- Flip-flops disparados por flancos positivos Latch. La diferencia est en la forma de utilizar la
(es cuando el reloj pasa de "0" a "1") y
seal de reloj. En el Latch vimos que se dispara
- Flip-flops disparados por flancos negativos por nivel; en cambio, en el D disparado por flan(es cuando el reloj pasa de "1" a "0").
cos, la informacin presente en la entrada D se
transfiere a la salida Q, cuando se produce un flanEn la figura 26 se da un detalle de cmo se de- co activo de la seal de reloj.
be considerar cada flanco.
En la figura 27 se da el esquema elctrico de
un Flip-flop D disparado por flancos, realizado
con compuertas NAND.
Note la presencia de las seales de preset y
clear, cuya funcin es anloga a las vistas para el
FF R-S.
Figura 26
En la figura 28 se da el smbolo lgico correspondiente a un FF D disparado por flancos positiEn estos Flip-flops la informacin se memori- vos, mientras que en la figura 29 se da el smbolo
za en un flanco activo, a diferencia del master-sla- correspondiente a un FF D, disparado por los flancos negativos de la seal de reloj.
ve, donde se memoriza en un nivel activo.
Note que para indicar que es disparado por
Vamos a analizar un Flip-flop D activado por
flancos, dado que se ajusta ms al ejemplo de apli- flancos positivos se pone en el smbolo un >.
En un Flip-flop D disparado por flancos positivos, la informacin presenFigura 27
te en la entrada D se traslada a la salida Q, slo en el instante en que la
seal de reloj pasa de alto a bajo.
Cualquier otra variacin de nivel,
tanto en la entrada D como en el reloj, no provoca variaciones en la salida.
El Flip-flop D de la figura 27 est
constituido por dos Flip-flops R-S de
entrada interconectados (compuertas
3, 4, 5 y 6) y un Flip-flop R-S de salida (compuertas 1 y 2).
Figura 28
Figura 29
61
T CNICAS D IGITALES
Los Flip-flops de entrada estn
interconectados de manera tal
que, cuando la seal de reloj pasa
del nivel lgico bajo al nivel lgico alto, suministra un estado lgico "1", en la salida de un R-S y un
estado lgico "0", en la salida del
otro R-S, y la memorizacin se
determina segn el estado de la lnea de datos D.
Una vez que el pulso de reloj
est en estado alto, se mantiene el
mismo estado lgico en el Flip-flop; es decir, las
posibles modificaciones en la entrada D no ocasionan ningn cambio en la salida.
A travs de estados lgicos, podemos entender
mejor lo que ocurre en este FF; para ello supongamos que:
- Pr = Cr = 1, con lo cual se tiene un funcionamiento normal sincrnico.
Suponemos que inicialmente el pulso de reloj
est bajo y en D hay un "1".
El pulso en estado bajo pone un "1" a las salidas de las compuertas NAND 3 y 4, lo cual coloca la condicin 1:1 en las entradas 7 y 8 del Flipflop R-S de salida, que hace que la salida general
del FF permanezca como estaba.
Como suponemos que D = 1 y la salida de la
compuerta NAND 4 tambin est en estado lgico
"1", la salida de la compuerta 6 estar en "0", y este "0" de salida de 6 es suficiente para poner un
"1" a la salida de la compuerta 5.
Al recibir un flanco positivo del pulso de reloj
(pasa de bajo a alto), en las entradas de la compuerta 3 tenemos un "1" lgico, por lo cual la salida de 3 pasa a "0". Este "0" es suficiente para que
la salida de 4 se mantenga en "1". Adems, este
"0" de salida de 3 pone un "1" a la salida de 5. La
salida de 6 sigue en "0". Al tener en la entrada 7
de la compuerta 1 un "0", pone un "1" en la salida
Q; es decir, pone en la salida Q lo que hay a la entrada D.
Se cumple entonces, que la informacin presente en la entrada D se transfiere a Q cuando se
produce un flanco positivo de reloj.
Si ahora, con el pulso de reloj en "1", cambia
el estado de D, como dijimos, la salida no debe
cambiar. Queda en manos del lector comprobar
esta situacin, realizando el mismo razonamiento
que el efectuado hasta el momento.
62
Figura 30
En sntesis, en el FF D disparado por flancos,

la informacin presente en D se transfiere a Q solamente en el instante en que el reloj pasa de "0" a
"1" (en este caso, ya que podra dispararse con los
flancos negativos de la seal de reloj, esta condicin la especifica el fabricante de estos componentes).
El diagrama de tiempos que grafica lo explicado hasta ahora se muestra en la figura 30.
Recuerde que con Pr = Cr = 1, el Flip-flop
opera normalmente, mientras que dichas entradas
se consideran activas cuando tienen aplicado el
estado lgico "0".
Registros
Un registro es un sistema lgico que almacena
informacin de acuerdo con una secuencia preestablecida, contando para ello con elementos de
memoria apropiados. As por ejemplo, puede "memorizar" una palabra digital que luego podr compararse con otra palabra, en un sistema de seguridad, a los fines de poder tomar determinadas decisiones.
Registros de Desplazamiento
Los registros de desplazamientpo o "Shift Register" son sistemas secuenciales constituidos
por Flip-flops sncronos interconectados en forma
apropiada.
Cada Flip-flop almacena un bit, por lo cual para construir un registro de desplazamiento de m
bits son necesarios m Flip-flops.
Todos los Flip-flops de estos registros tienen
una seal de reloj comn y se activan y se desactivan sincrnicamente.
E LEMENTOS
Se pueden construir con Flip-flops del tipo RS, JK o D; las diferencias estn dadas en la forma
que se trata la informacin a la entrada y su disponibilidad a la salida. Podemos encontrar 4 variantes para estos registros:
DE
M EMORIA
constituido por cuatro FF D disparados por flancos positivos.

Como las entradas de reloj se
aplican a las patas correspondientes que estn unidas entre
s, cada vez que se detecta un
flanco positivo de la seal de reloj, cada Flip-flop D en forma
independiente traslada lo que
hay en su entrada a su salida.
- La informacin se desplaza
Figura 31
una posicin de izquierda a derecha, por cada flanco positivo
de la seal de reloj.
Como ejemplo, supongamos que el mensaje
que queremos almacenar es 1010, tal como se ve
en la figura 32:
Figura 32
- Entrada serie - salida serie.

- Entrada serie - salida paralelo.
- Entrada paralelo - salida serie.
- Entrada paralelo - salida paralelo.
En los registros de entrada serie y salida serie,
los datos se cargan en serie, introducindolos en la
entrada del FF y se van desplazando a los otros FF
con cada ciclo activo de la seal de reloj.
La informacin se obtiene desde la salida del
ltimo FF.
En los registros de entrada serie - salida paralelo, la informacin es almacenada en serie y la
lectura es simultnea en todos los Flip-flops que
componen el registro de desplazamiento.
En los de entrada paralelo - salida serie, todos
los Flip-flops que componen el registro se cargan
simultneamente y su lectura es en serie.
Por ltimo, en los de entrada paralelo - salida
paralelo, el registro se carga y se lee en paralelo.
Veamos el circuito correspondiente a cada uno
de estos casos:
Registro de desplazamiento con entrada serie
- salida serie
La informacin cargada en el registro, para ser
leda, debe desplazarse secuencialmente por los
distintos Flip-flops que componen el registro y obtener su lectura desde la salida del ltimo FF.
El diagrama de bloques de este componente se
presenta en la figura 31.
Hemos considerado el caso de un registro
Inicialmente los Flip-flops estn en "0"; es decir, Q4 = Q3 = Q2 = Q1 = 0. Luego se cumplir el

contenido de la siguiente tabla:
IMPULSOS
BIT
Q4 Q3 Q2 Q1
DE RELOJ DE INFORMACION
1
0
0 0 0 0
2
1
1 0 0 0
3
0
0 1 0 0
4
1
1 0 1 0
Inicialmente en la entrada D hay un "0"; con la

llegada del primer flanco positivo de la seal; este
"0" se almacena en el FF4 y aparece en su salida
Q4. Con el prximo flanco positivo de la seal del
reloj, el FF3 recibe el "0" desde la salida del FF4.
Mientras tanto, el FF4 recibe en su entrada y almacena el nuevo dato que es otro "1". Con el tercer
flanco positivo del reloj, el "0" almacenado en el
FF3 pasa al FF2; el "1" almacenado en el FF4 pasa al FF3 y en el FF4 se almacena el prximo dato que es un "0". Con el cuarto flanco positivo de
la seal de reloj los datos se desplazan una posicin de izquierda a derecha y en el FF4 se carga el
ltimo dato que es un "1".
63
T CNICAS D IGITALES
Figura 33
Vemos que para cargar el registro de desplazamiento necesitamos cuatro pulsos de reloj, uno para cada bit.
Luego de que toda la palabra fue almacenada,
se puede leer en serie la informacin por la salida
del FF1.
Por cada pulso de reloj, los datos almacenados
en el registro se transmiten en serie, uno a continuacin del otro, a travs de la salida del FF1.
Despus de cuatro pulsos de reloj, los datos almacenados pueden ser ledos o transmitidos en serie.
Registro de desplazamiento con entrada serie
- salida paralelo.
El circuito propuesto con FF D, se ha dibujado
en la figura 33. En dicho circuito lgico, se ve el
agregado de una seal de habilitacin que se denomina "E". Segn el dato que tenga la entrada E,
se pueden cumplir las siguientes condiciones:
1) Si E = "1"
Se inhabilita la escritura
(carga de datos en serie).
Se habilitan las salidas
paralelo.
2) Si E = "0"
Se habilita la entrada serie (escritura).
Se inhabilitan las salidas paralelo (inhabilita la
lectura).
Se entiende entonces
que la seal E autoriza la
64
lectura o la escritura, tal

que, si E = 0, se realiza
la carga del registro de
desplazamiento en serie.
Por cada flanco positivo
de la seal de reloj, la
informacin aplicada en
la entrada serie del FF
se carga en serie. Al ser
E = 0, las salidas de las
cuatro compuertas AND
aplicadas a la salida de
cada FF son "0" y, por lo
tanto, la lectura est inhabilitada. Si en la entrada E se coloca un nivel lgico "1", la entrada de reloj ser "0" en todos
los Flip-flops; por lo tanto, la escritura est inhabilitada. Por otro lado, las salidas de las compuertas AND de cada FF estn inhabilitadas y, por lo
tanto, se puede leer en paralelo el contenido de cada Flip-flop que fue escrito previamente en serie.
Tambin se observa en la figura 33 una lnea
de borrado, la cual permite borrar el contenido de
los Flip-flops. Se dice que este registro de desplazamiento es un conversor serie paralelo.
Registro de desplazamiento con entrada paralelo - salida serie.
En la figura 34 se muestra un registro de desplazamiento con entrada en paralelo y salida serie.
Note que ahora, adems de la entrada de clear, cada FF D posee una entrada de preset, por donde
ingresarn los cuatro bits a cargarse en paralelo.
En realidad, los cuatro bits a cargar en paralelo se
Figura 34
E LEMENTOS
ingresan, a travs de las compuertas NAND, a las
entradas asncronas de preset (Pr) de cada FF.
Esto es posible ya que, al estar preset en "0", se
tiene un "1" a la salida Q del FF; es decir:
Si Cr = 0 y Pr = 1, entonces
Q=0
Si Cr = 1 y Pr = 0, entonces
Q=1
Si Cr = 1 y Pr = 1, se tiene una operacin
normal sncrona.
El funcionamiento de este registro depender
del valor que tenga la seal aplicada en la entrada
E y la seal de datos A (A3, A2, A1 y A0). Si E est en "1" cuando A est en "1", entonces Q debe ir
a "1", ya que Pr = 0, si A est en "0", Pr es "1" y
la salida Q sigue en "0".
- Se dice que cuando E = 1 se carga el registro
en paralelo.
El registro opera de la siguiente manera:
Primero se borra el contenido de los FF. Para
ello se lleva E = 0 (esto significa Pr = 1) y Cr = 0,
con lo cual las salidas de los FF pasan todas a "0".
Luego se "autoriza" la escritura en paralelo; tal
que si se cumple que:
Cr = 1 y E = 1
se tendr:
Si A = 0, Pr = 1, Q = 0
Si A = 1, Pr = 0, Q = 1
Al ser E = 1 se autoriza la escritura y se inhibe la lectura, ya que las entradas de reloj de los
DE
M EMORIA
Flip-flops estn bajas. Por ltimo, se debe poder

leer la palabra almacenada, para ello se debe cumplir que Cr = 1 y E = 0 (con lo cual Pr = 1).
Ahora los Flip-flops operan en forma sncrona;
es decir, por cada flanco positivo del pulso de reloj, la informacin se desplaza una posicin de izquierda a derecha, pudiendo obtener los datos almacenados desde la salida en forma serie.
Para finalizar, vamos a dar algunos ejemplos
de circuitos integrados comerciales que contienen
Flip-flops y Registros de Desplazamiento.
Flip-flops comerciales TTL
7470 - Flip-flop J-K disparado por flancos positivos.
7472 - Flip-flop J-K amo - esclavo.
7473 - Doble Flip-flop J-K amo - esclavo.
7474 - Doble Flip-flop D disparado por flancos positivos.
7475 - Latch de 4 bits con salidas complementarias.
7477 - Latch de 4 bits.
74100 - Doble latch de 4 bits.
74174 - Sxtuple Flip-flop D disparado por
flancos positivos.
74175 - Cudruple Flip-flop D disparado por
flancos positivos.
74279 - Cudruple Flip-flop R-S.
En la figura 35 se da, a modo de ejemplo, el
diagrama lgico y el smbolo correspondiente al
Flip-flop J-K maestro-esclavo 74104.
Figura 35
65
T CNICAS D IGITALES
Flip-flops comerciales CMOS
CD4013 - Doble Flip-flop D
CD4027 - Doble Flip-flop J-K ordenador-seguidor con set y reset.
CD4042 - Cudruple cerrojo D controlado por
reloj.
CD4043 - Cudruple cerrojo NOR R-S TriState.
CD4044 - Cudruple cerrojo NAND R-S TriState.
CD4076 - Cudruple Flip-flop D Tri-State.
CD4099 - Cerrojo direccionable de 8 bits.
CD40174 - Sxtuple Flip-flop D.
CD40175 - Cudruple Flip-flop D
CD4723 - Doble cerrojo de 4 bits direccionables.
CD4724 - Cerrojo direccionable de 8 bits.
La figura 37 muestra el diagrama en bloques,

el esquema de conexiones y el smbolo correspondiente al circuito integrado 7491, que consiste en
un registro de desplazamiento de 8 bits.
Registros de
Desplazamiento Comerciales CMOS
CD4006 - Registro de desplazamiento esttico
de 18 etapas.
de 8 etapas.
CD4015 - Doble registro de desplazamiento
esttico de 4 bits.
de 8 etapas.
de 64 etapas.
*****************
En la figura 36 se da el diagrama de conexiones del circuito integrado CD4013 que consiste en

un doble FF D.
Registros de Desplazamiento Comerciales TTL
7491 - Registro de desp. de 8 bits entrada serie-salida serie.
7494 - Registro de desp. de 4 bits entrada paralelo-salida serie.
7495 - Registro de desp. de 4 bits entrada paralelo-salida paralelo.
74164 - Registro de desp. de 8 bits entrada serie-salida paralelo.
74178 - Registro de desp. de 4
bits entrada paralelo-salida paralelo.
66
Figura 36
Figura 37
D ISEO
DE
C IRCUITOS S ECUENCIALES
Introduccin
Sabemos que los Flip-flops son los elementos
de memoria bsicos y que a partir de ellos es posible construir otros dispositivos, tales como registros de desplazamiento y contadores. Los contadores binarios difieren de los registros de desplazamiento en que sus Flip-flops estn conectados entre s de manera diferente. La funcin de un
contador es dar salida a la informacin segn una
secuencia preestablecida con anterioridad. La mayora de los contadores operan con cdigo binario
(dan salida de informacin en 8421, exceso 3, o
algn otro), pero diseando un circuito mediante
una lgica de interconexin puede obtener cualquier configuracin arbitraria de salida.
Los contadores se emplean normalmente como
circuitos bsicos en otros sistemas lgicos, ya sea
para computacin, controles industriales, medicin de intervalos, etc. Existen distintos tipos de
contadores, los cuales se construyen utilizando
Flip-flops JK, T, RS o D. Los podemos clasificar
en tres grupos fundamentales:
Contadores Asncronos, llamados tambin
contadores serie. En estos dispositivos, todos los
Flip-flops que lo integran cambian de estado simultneamente; los pulsos de reloj se aplican a todos los Flip-flops al mismo tiempo.
Esto hace que, si hay algn cambio, se produzca en sincrona en todos los Flip-flops.
Contadores Sncronos, llamados tambin
contadores paralelos. En este caso, los pulsos a
contar se aplican a la entrada de alguno de los
Flip-flops (generalmente, el primero). Los cambios en los Flip-flops no se realizan en todos al
mismo tiempo, debido a que aqullos a los cuales
no llegan directamente los pulsos van a cambiar
de estado, si la salida de algn otro Flip-flop cambia de estado; es decir, el cambio de estado de un
Flip-flop acciona un segundo Flip-flop, el cual
puede despus accionar un tercero, luego un cuarto y as sucesivamente.
Contadores en Anillos. Un contador en anillo
es simplemente un registro de desplazamiento de

rotacin; es decir: un registro cuya salida est conectada a su entrada.
Los contadores pueden efectuar la secuencia
en sentido creciente, en sentido decreciente o en
ambos sentidos y en cualquier orden. El nmero
de estados sucesivos a travs de los cuales un determinado contador realiza una secuencia antes de
que repita nuevamente se denomina mdulo.
Los contadores de mdulo 2n (2, 4, 8, 16 o alguna otra potencia de 2) son los ms fciles de
construir. Si n = 2 tenemos 4 estados, 0 a 3. La
cantidad n determina el nmero de Flip-flops que
tendr el circuito.
En forma general, un contador es un circuito
que realiza una secuencia a travs de m estados diferentes en un orden especial, siendo m el mdulo
del contador. El contador cambia de un estado a
otro mediante la seal de reloj.
El contador asncrono requiere menos elementos para su funciomiento que el sncrono. Tiene la
desventaja de que es ms lento, ya que antes de
aplicar a su entrada un nuevo pulso de reloj es necesario que todos los Flip-flops hayan cambiado
de estado. Por el contrario, el contador sncrono, si
bien es ms complejo, es ms veloz; se puede usar
a mayor frecuencia.
Contadores Asncronos
Como ya hemos explicado, en estos dispositivos, los pulsos a contar se reciben slo en el primer Flip-flop (el que almacena el bit menos significativo) y los Flip-flops siguientes son comandados por el Flip-flop que lo precede en orden.
Para que podamos comprender el funcionamiento, en la figura 1 se da el circuito de un contador de mdulo 16 que, por supuesto, tendr cuatro Flip-flops. En dicha figura se tiene que:
LSB - Bit menos significativo.
MSB - Bit ms significativo.
Cada Flip-flop de este circuito es disparado por
los flancos negativos de los pulsos de reloj.
67
T CNICAS D IGITALES
Los biestables utilizados son
Flip-flop J-K con sus entradas
unidas, lo que arroja como resultado Flip-flops tipo T disparados
por flancos negativos. Si tenemos en cuenta la tabla de verdad
de un Flip-flop T.
T Q+1
1
Q
0
Q
Figura 1
Se deduce que, si T est con

un nivel bajo, la salida no cambia; si est con un nivel alto, la salida cambia
cuando se produce un flanco negativo de la seal
de reloj.
En el circuito de la figura 1, al estar todas las
entradas J-K en un nivel "1" lgico, significa que
cada vez que se produce un flanco negativo de reloj, el Flip-flop cambia de estado.
La salida del FF1 dispara el segundo (FF2) por
su entrada de reloj; la salida de FF2 dispara a FF3
y la salida de FF3, a su vez, dispara FF4. Tenemos, entonces, que un pulso aplicado a la entrada
de reloj del FF1 se propagar de un Flip-flop a
otro hasta que llegue al ltimo de la serie. Por este motivo, a este tipo de contadores tambin se los
llama contadores serie.
La tabla de verdad que grafica el funcionamiento detallado es la siguiente:
MSB
LSB
VALOR
8
4
2 1
DECIMAL
0
0
0 0
0
0
0
0 1
1
0
0
1 0
2
0
0
1 1
3
0
1
0 0
4
0
1
0 1
5
0
1
1 0
6
0
1
1 1
7
1
0
0 0
8
1
0
0 1
9
1
0
1 0
10
1
0
1 1
11
1
1
0 0
12
1
1
0 1
13
1
1
1 0
14
1
1
1 1
15
68
En la tabla dada, que corresponde a un cdigo

binario (de peso 8421) vemos que, para realizarla
con un circuito secuencial, el segundo Flip-flop
(FF2) debe cambiar cuando el primero pasa de 1 a
0 (flanco negativo).
- El FF3 cambia cuando el FF2 pasa de 1 a 0.
- El FF4 cambia cuando el FF3 cambia de 1 a 0.
En el circuito lgico esto est contemplado debido a que la salida Q de cada Flip-flop est conectada a la entrada de reloj del siguiente Flipflop; dicho de otra manera: es la mitad de la del
Flip-flop anterior.
En la figura 2 se da el diagrama de tiempos correspondiente a este contador.
Es importante notar que los requisitos de velocidad de conteo no son los mismos para los cuatro
Flip-flops.
As por ejemplo, si los pulsos a contar tienen
una frecuencia de 10MHz (0,1 microsegundos entre los pulsos de entrada), el FF1 debe poder operar a 10MHz; en cambio, el FF2 operar a 5MHz,
Figura 2
D ISEO
DE
Figura 3
Figura 4
da Q. El contador se lee por

Q; lo que cambia es que los
pulsos que se aplican a las
entradas de reloj son tomados de la salida Q.
En la figura 3 se ha dibujado
el diagrama lgico de un
contador descendente de
mdulo 16, cuyo diagrama
de tiempos se muestra en la
figura 4.
En los diagramas de tiempo
que estamos analizando, las
salidas de los Flip-flops son
las salidas Q.
Si bien podemos profundizar
en el tema, continuaremos
con el anlisis de los contadores sincrnicos para poder
dar pautas de diseo de circuitos secuenciales.
Contadores Sncronos
el FF3 a 2,5MHz y as sucesivamente. La etapa n

que da el bit ms significativo (MSB) operar una
frecuencia de:
fCK
fn =
2n-1
El esquema del contador visto tiene un conteo
ascendente. Si lo hacemos descendente (15 a 0),
observando la tabla del cdigo binario (de peso
8421) vemos que el FF2
cambia cuando el FF1 pasa
Figura 5
a 0 a 1 (flanco positivo). El
FF3 cambia cuando el FF2
pasa de 0 a 1. El FF4 cambia cuando el FF3 cambia
de 0 a 1.
Como los Flip-flops del
esquema que estamos analizando son disparados por
flancos negativos, lo que
hacemos en el contador
descendente es utilizar la
salida Q en lugar de la sali-
Estos contadores tambin se

basan en la utilizacin de los mismos Flip-flop JK con las entradas unidas (Flip-flop T) que vimos
para los asincrnicos. Su diferencia es que los pulsos de reloj, que en definitiva son los que se deben
contar, se aplican a todas las entradas de reloj en
forma simultnea y, por lo tanto, todos los Flipflops cambian de estado al mismo tiempo (de manera sncrona).
En la figura 5 se da el circuito lgico de un
contador sncrono ascendente de mdulo 16.
Las entradas J-K de los FF2, FF3 y FF4 estn
69
T CNICAS D IGITALES
conectadas a las salidas Q del FF anterior que hay
en la cadena del contador. Dicha unin se efecta
a travs de compuertas AND. Por ejemplo, las entradas J-K del FF4 estn conectadas a travs de
una compuerta AND a las salidas Q de los FF3,
FF2 y FF1, es decir, todos los Flip-flops anteriores
al FF4. Esto significa que cada Flip-flop cambiar
de estado cuando la compuerta AND, que se aplica a las entradas J-K, tenga a su salida un "1", y
esto se produce cuando las salidas Q de todos los
Flip-flops anteriores de la cadena estn en el estado lgico "1" (recordemos que en un Flip-flop T la
salida cambia de estado cuando en su entrada hay
un nivel lgico alto).
Si recurrimos a la tabla del cdigo binario (de
peso 8421) podemos deducir que el FF1 debe
cambiar "siempre", por lo cual su entrada J-K debe estar en "1".
- El FF2 cambia siempre que el FF1 est en "1".
- El FF3 cambia siempre que los FF2 y FF1 tengan un "1" a su salida.
- El FF4 cambia siempre que los FF3, FF2 y
FF1 tengan un "1" a su salida.
En forma anloga a lo que vimos en los contadores asncronos, para realizar un contador descendente (15 a 0) se conectan las entradas J-K de
cualquier Flip-flop mediante compuertas AND a
la salida Q de todos los Flip-flops que los preceden.
Debido a que todos los Flip-flops reciben los
pulsos de reloj al mismo tiempo y cambian de estado al mismo tiempo, el retardo total del contador
(independientemente de la calidad de Flip-flops
que se empleen) es igual al tiempo de propagacin
de un solo Flip-flop (en el esquema anterior hay
que considerar adems el tiempo de propagacin
de la compuerta AND), lo que hace que estos dispositivos sean ms veloces.
La frecuencia mxima de reloj del contador es:
1
fmx. =
tp de un FF + tp de una compuerta
Si el tiempo tp de un FF y del contador posee
los siguientes valores:
- tp de un FF = 40 ns y
- tp de una compuerta = 10 ns
70
1
fmx. = = 20 MHz
50 ns
La frecuencia mxima ser:
1
fmx. =
tp de un FF x n
donde: n = Cantidad de Flip-flops.
Por lo tanto, para el contador visto, que tiene
cuatro Flip-flops, y considerando tambin un tp =
40 ns, la frecuencia mxima es:
1
1
fmx. = = = 6,66 MHz
40 ns x 4
160 ns
Se deduce entonces que para los contadores
sncronos, la frecuencia mxima de trabajo es mucho mayor que la correspondiente a un contador
asincrnico. Adems, todas las salidas cambian simultneamente.
Entre las desventajas, podemos decir que los
contadores asncronos necesitan muchas ms
compuertas lgicas y por lo tanto son ms complejos. Adems, si se observa el esquema del contador sncrono, se ve que la ltima compuerta
AND tiene tres entradas. A medida que se agregan
Flip-flops, como consecuencia de tener que contar
una palabra de mayor mdulo, aumenta la cantidad de compuertas AND y la cantidad de entradas
de la ltima compuerta AND. Pero, si bien aumenta la complejidad del circuito, es importante destacar que la frecuencia mxima est dada siempre
por el tp de un slo Flip-flop ms el tp de una
compuerta.
En la figura 6 se da el esquema lgico de un
contador sncrono ascendente de mdulo 128
(conteo 0 a 127). Este contador sincrnico ascendente est constituido por siete Flip-flops y 5
compuertas AND, donde la ltima de estas compuertas posee 6 entradas.
En sntesis, debemos destacar lo siguiente:
- A medida que aumenta el mdulo del contador, aumenta la cantidad de Flip-flops y de compuertas AND, como as tambin la cantidad de entradas de la ltima compuerta AND.
D ISEO
DE
Figura 6
Contadores Sncronos con Acarreo

Una forma de simplificar el circuito lgico de
un contador sincrnico consiste en utilizar compuertas conectadas en serie, entre las salidas y las
entradas J-K de cada Flip-flop.
En la figura 7 se da el esquema lgico simplificado de un contador sincrnico ascendente de
mdulo 16 con transporte serie.
Este esquema corresponde a un contador sncrono ascendente de mdulo 16 con transporte serie. Tambin suele llamarse contador sincrnico
con acarreo. Este contador sigue siendo sncrono
en el sentido de que todos los Flip-flops cambian
de estado al mismo tiempo, pero la conexin entre
las entradas J y K de cualquier Flip-flop y las salidas Q de todas las anteriores se realiza mediante
compuertas AND que estn en serie, en lugar de
estar en paralelo como en el contador sncrono
visto anteriormente.
Los distintos Flip-flops llevan compuertas
Figura 7
AND, excepto el primero y el ltimo. La ventaja

con respecto al contador sncrono con transporte
paralelo radica en que el circuito es ms simple,
teniendo las compuertas AND menos entradas que
en el caso paralelo.
El tiempo de propagacin de las compuertas
AND es acumulativo y la fmx. se ve reducida,
comparada con los contadores sncronos con
transporte paralelo. Esto constituye una desventaja del transporte serie.
La frecuencia mxima de operacin de este
contador se calcula como:
1
fmx. =
tp de un FF + tp de (n - 2) compuertas
donde n es la cantidad de Flip-flops.
A medida que aumenta el mdulo del contador,
aumenta el tp, y se ve limitada la ventaja con respecto a la velocidad de los contadores sncronos,
que disminuye respecto de los
asncronos.
Contador Sncrono
Ascendente-Descendente
La figura 8 esquematiza un contador sincrnico ascendente-descendente con transporte serie.
Las caractersticas de los contadores sncronos ascendentes y las
de los contadores sncronos descendentes se pueden combinar en
71
T CNICAS D IGITALES
Figura 8
un solo contador ascendente-descendente (updown). Mediante una seal de control C, se selecciona si el conteo es ascendente o descendente. La
funcin de dicha seal es la siguiente:
Si C = 1 Se realiza una cuenta ascendente con
transporte serie.
Si C = 0 La cuenta es descendente, tambin
con transporte serie.
La frecuencia mxima se calcula:
Figura 9
72
1
fmx. =
tp de un FF + tp de una compuerta x 2 (n - 1)
donde n es la cantidad de Flip-flops.
El circuito de la figura 8 corresponde a un contador ascendente-descendente con transporte serie. El diagrama de un contador ascendente-descendente con transporte paralelo se muestra en la
figura 9. En este circuito, la funcin de la seal C
es la que describimos a continuacin:
D ISEO
Si C = 1, se efecta la cuenta en forma ascendente.
Si C = 0, la cuenta es descendente.
Diseo de Circuitos Secuenciales

Mapa de Karnaught
Cuando hablamos de disear circuitos especiales, nos referimos a poder obtener un dispositivo
capaz de efectuar cuentas con mdulos distintos al
8421, poder obtener una secuencia en anillo, contar con un dispositivo que efecte una determinada funcin cuando se sigue una secuencia, etc.
Para encarar las nociones de diseo, es necesario recordar algunos conceptos:
- Un contador de mdulo m es aquel que tiene
m estados diferentes; puede ser sncrono o asncrono. Estos contadores contienen los circuitos
necesarios para controlar la cantidad m de estados
que se desea obtener. Por ejemplo, es muy utilizado el contador BCD natural (conteo de 0 a 9), cuyo mdulo es 10.
Este contador se realiza con cuatro Flip-flops y
la lgica necesaria para que vuelva a "0", cuando
el conteo llegue a 9.
De la misma manera, podemos implementar el
diseo de un contador de mdulo 12, que se realiza con 4 Flip-flops y la lgica necesaria para que,
cuando el conteo llegue a 12, vuelva a 0.
Si bien los contadores de cdigos 8421 son los
ms populares por ser los ms sencillos de realizar, ya que utilizan un mnimo nmero de compuertas para interconectar los Flip-flops, todos los
contadores sncronos y asncronos pueden construirse para contar en un cdigo diferente al 8421.
La base de cualquier contador es una combinacin adecuada de Flip-flops. La nica diferencia
entre un contador binario de pesos 8421 y cualquier otra secuencia est dada por la lgica utilizada en la interconexin de los Flip-flops.
Para la implementacin de un contador de cdigo determinado, se debe disear la lgica de interconexin correspondiente, como veremos seguidamente.
La estructura bsica de un contador es la de un
conjunto de Flip-flops interconectados.
Un Flip-flop es un circuito secuencial cuya
funcin puede determinarse a travs de la tabla de
verdad. Tambin puede darse su funcionamiento
a travs de la funcin o ecuacin caracterstica del
Flip-flop y con el objeto de encarar el diseo de
DE
nuevos contadores, vamos a "buscar" la ecuacin

caractersticas de los Flip-flops vistos, comenzando por el R-S.
Obtencin de la Ecuacin Caracterstica

de un Flip-flop R-S
Para poder comprender el desarrollo que vamos a efectuar, es necesario que el lector tenga conocimientos sobre simplificacin de funciones
mediante "Mapa de Karnaugh".
No es objeto de esta obra dar una explicacin
detallada sobre el tema, dado que el mismo es objeto de otras obras y no hace al concepto de este
punto. Sin embargo, haremos un anlisis sencillo
a los efectos de que el tema pueda comprenderse
en su totalidad. Como primera medida, para la obtencin de la funcin caracterstica de un FF R-S,
recordemos su tabla de verdad:
S
R
Q Q+1
0
0
0
0
NO CAMBIA
0
0
1
1
0
1
0
0
PONE UN "0"
0
1
1
0
1
0
0
1
PONE UN "1"
1
0
1
1
1
1
0
X NO PERMITIDO
1
1
1
X
De esta tabla se deduce la ecuacin caracterstica. Para ello se representa esta tabla en un mapa
de Karnaugh y se agrupan todos los "1" correspondientes, tal como se muestra en la tabla 1.
73
T CNICAS D IGITALES
Del mapa de Karnaugh, si agrupamos los dos
"1" verticales que corresponden a la columna "01"
(R = 0 o R y Q = 1) y agrupamos los dos "1" y las
dos "X" horizontales que corresponden a la fila
"1" (S = 1), surge que la ecuacin caracterstica es:
tanto, en la tabla 2, se han trasladado los "1" de dicha tabla de verdad:
Q+1 = S + RQ
Las "X" las tomamos agrupadas junto con los
"1" dado que es una combinacin prohibida y nos
permite obtener una ecuacin simplificada.
La ecuacin caracterstica nos dice que el prximo estado que toma la salida Q es un "1" cuando S = "1" o cuando R = 0 y Q = 1.
La ecuacin caracterstica es:
Funcin Caracterstica del Flip-flop J-K
Q+1 = JQ + KQ
De la misma forma que antes, damos en primer
lugar, la tabla de verdad del FF J-K:
J
K
Q Q+1
0
0
0
0
NO CAMBIA
0
0
1
1
0
1
0
0
PONE UN "0"
0
1
1
0
1
0
0
1
PONE UN "1"
1
0
1
1
1
1
0
1
CAMBIA
1
1
1
0
De la tabla de verdad, surge que la salida tomar el estado lgico "1" cuando:
J = 0, K = 0 y Q = 1 y
J = 1, K = 0 y Q = 0 y
J = 1, K = 0 y Q = 1 y
J = 1, K = 1 y Q = 0
Para encontrar la ecuacin caracterstica deberan transportarse al mapa de Karnaugh los "1", a
los casilleros correspondientes, luego se los debe
agrupar y obtener las combinaciones de los estados agrupados. Luego, con dicha ecuacin caracterstica se puede implementar la funcin que representa al FF J-K con compuertas lgicas. Por lo
74
Esta ecuacin nos dice que podemos obtener

un FF J-K a partir de tres compuertas; dos compuertas AND con una entrada negada y una compuerta OR, tal como se muestra en la figura 10.
Figura 10
Funcin Caracterstica del Flip-flop T

La tabla de verdad de este FF es:
T
Q
Q+1
0
0
0
0
1
1
1
0
1
1
1
0
A simple vista se observa que en este caso no

se pueden agrupar "1" con el objeto de simplificar
la funcin y as utilizar pocas compuertas para el
diseo lgico. Sin embargo, a los fines didcticos,
D ISEO
vamos a construir el mapa de Karnaugh tal cual
como se observa en la tabla 3.
DE
Luego, a partir de los mapas de Karnaugh se

deduce la ecuacin de cada Flip-flop.
Por ltimo, se compara la ecuacin anterior
con la ecuacin caracterstica del Flip-flop utilizado y se deduce la expresin lgica de las entradas
del mismo.
Diseo de un Contador BCD Natural
La ecuacin caracterstica es:

Q+1 = TQ + TQ = T Q
Esta ecuacin nos dice que el prximo estado
de la salida Q es un "1" cuando T = 1 AND Q = 0
OR cuando T = 0 AND Q = 1
De la misma manera podemos conseguir la
ecuacin caracterstica de cualquier otro dispositivo, as por ejemplo, la ecuacin caracterstica del
FF D es:
D = Q+1
Para disear un contador sincrnico, primero
debemos elegir qu tipo de FF vamos a utilizar y
luego saber cuntos biestables sern necesarios,
para ello se debe saber cul es el mdulo del contador, luego se debe cumplir que:
2n M
n: cantidad de Flip-flops.
M: mdulo del contador.
Por ejemplo:
si M = 10, entonces n = 4
si M = 128, entonces n = 7
Una vez conocido el tip de FF y la cantidad necesaria, se debe realizar la tabla de verdad del funcionamiento del contador, en la cual se muestra el
primer estado lgico que han de tomar los Flipflops despus de cada pulso y en funcin del estado actual del Flip-flop. Al alcanzar el estado correspondiente a la mxima capacidad de conteo, el
contador vuelve al estado inicial.
Este contador debe poder contar de 0 hasta 9 y

una vez que llega al ltimo nmero, se vuelve a
cero con la prxima cuenta.
- En primer lugar seleccionamos FF J-K para
nuestro dispositivo.
- Como el contador tiene un mdulo 10 se debe cumplir que:
2n 10
luego, n = 4
- Buscamos ahora la tabla de verdad del contador que estamos diseando, para ello, a continuacin, presentamos una tabla con estados actuales o presentes y otra con los estados siguientes a una cuenta o estados futuros:
ESTADO ACTUAL
PROXIMO ESTADO
Q3 Q2 Q1 Q0
Q+3 Q+2 Q+1 Q+0
0 0
0
0
0 0
0 1
0 0
0
1
0 0
1 0
0 0
1
0
0 0
1 1
0 0
1
1
0 1
0 0
0 1
0
0
0 1
0 1
0 1
0
1
0 1
1 0
0 1
1
0
0 1
1 1
0 1
1
1
1 0
0 0
1 0
0
0
1 0
0 1
1 0
0
1
0 0
0 0
1 0
1
0
X X X X
1 0
1
1
X X X X
1 1
0
0
X X X X
1 1
0
1
X X X X
1 1
1
0
X X X X
1 1
1
1
X X X X
En las tablas que acabamos de construir, Q3,

Q2, Q1, Q0 representan el estado actual de la salida Q de los 4 Flip-flops numerados respectivamente como 3, 2, 1 y 0; mientras que Q+3, Q+2,
Q+1, Q+0 representan el "prximo" estado que to-
75
T CNICAS D IGITALES
mar la salida Q de los 4 Flip-flops que hemos numerado respectivamente como 3, 2, 1, y 0.
Cuando el estado actual de los 4 Flip-flops es
0000 (corresponde al decimal 0), el prximo estado es 0001 (que corresponde al decimal 1); cuando ese estado es 0001 (decimal 1), el prximo estado es 0010 (que corresponde al decimal 2), y as
sucesivamente. Cuando el estado actual del contador sea 1001 (que corresponde al decimal 9) el
prximo estado ser 0000 (decimal 0); es decir, se
vuelve al estado inicial.
Debemos ahora construir los diferentes mapas
de Karnaugh para cada uno de los cuatro FF que
posee nuestro contador. Comenzamos con el FF,
cuya salida ser Q0 cuyo estado siguiente hemos
denominado Q+0. Para el Flip-flop numerado como 0 se obtiene Q+0:
Y, tal como dijimos, el estado de Q2 es el nico que cambia entre un casillero y el otro, por lo
tanto, para ese grupo la ecuacin ser:
Q0 Q1 Q3
Para el otro grupo de cuatro "1" ser:
Q0 Q1
Por lo tanto la ecuacin caracterstica de este
segundo FF ser:
Q+1 = Q0 Q1 + Q0 Q1 Q3
Damos en las tablas 6 y 7 los mapas corresponSe deduce que:
Q+0 = Q0
De la misma manera procedemos para el segundo FF que hemos identificado como Q1 cuyo
estado siguiente (salida para nosotros) ser Q+1.
Vea la tabla 5.
En este caso, se pueden agrupar dos "1" que
corresponden a los dos primeros casilleros de la
segunda fila. En dichos casilleros, la nica variable que cambia de un "1" respecto del otro es Q2.
Para ambos "1" se cumple que:
Q0 = 1 (Q0), Q1 = 0 (Q1), Q3 = 0 (Q3)
76
D ISEO
dientes al tercer y cuarto Flip-flop respectivamente:
DE
nidas con la ecuacin caracterstica del Flip-flop

J-K, igualando los coeficientes de las variables Q
y Q correspondientes a J y K respectivamente.
Recuerde que:
Q+1 = JQ + KQ
Para FF0 ser:
J0 = 1
K0 = 0, o lo que es lo mismo: K0 = 1
Para el FF1:
J1 = Q0 Q3
K1 = Q0
Para el FF2:
J2 = Q0 Q1
K2 = Q0 + Q1
Haciendo el anlisis correspondiente, de las tablas anteriores, surge que las ecuaciones caractersticas de los ltimos dos FF de nuestro contador
BCD sern:
Q+2 = Q0Q2 + Q0Q1Q2 + Q1Q2
Q+3 = Q0Q1Q2 + Q0Q3
En esta ltima ecuacin podramos considerar
un solo "1" en el grupo de la tercera columna (vea
tabla 7), dado que la X puede tomar el valor "0" o
"1". A los fines de dar un ejemplo que contenga todas las posibilidades, si consideramos el mapa como acabamos de sugerir, la ecuacin caracterstica del ltimo FF queda:
Q+3 = Q0Q1Q2Q3 + Q0Q3
Note que, al considerar un grupo de un solo
"1", la cantidad de variables correspondientes a
ese "1" aumenta; de ah la necesidad de agrupar la
mayor cantidad de "1", dado que al implementar el
circuito sern necesarias compuertas de menor
cantidad de entradas. Por todo lo dicho, las ecuaciones correspondientes a los cuatro FF son:
Para FF0,
Para FF1,
Para FF2,
Para FF3,
Q+0 = Q0
Q+1 = Q0 Q1 Q3 + Q0 Q1
Q+2 = Q0 Q2 + Q0 Q1 Q2 + Q1 Q2
Q+3 = Q0 Q1 Q2 Q3 + Q0 Q3
Vamos ahora, a comparar las ecuaciones obte-
Luego, aplicando leyes del lgebra digital, se

tiene:
K2= Q0 . Q1
Para el FF3:
J3 = Q0 Q1 Q2
K3 = Q0
Con estas cuatro ecuaciones, podemos construir el circuito de nuestro contador, cuyo esquema
se muestra en la figura 11. Las compuertas AND
que interconectan los Flip-flops limitan el conteo
a mdulo 10; es decir, cuenta desde "0" hasta "9".
En la siguiente tabla se detalla la forma en que se
realiza la cuenta:
F3 FF2
FF1
FF0
CONTEO
0
0
0
0
0
0
0
0
1
1
0
0
1
0
2
0
0
1
1
3
0
1
0
0
4
0
1
0
1
5
0
1
1
0
6
0
1
1
1
7
1
0
0
0
8
1
0
0
1
9
Partimos de un contador binario del tipo

"8421", ya visto; cuando el contador llega a la
77
T CNICAS D IGITALES
Figura 11
cuenta 1001 (que corresponde al decimal 9), con

el prximo pulso, nuestro contador de mdulo 10,
debe retornar a 0000 (que corresponde al decimal
0). Esto se consigue interconectando los Flip-flops
mediante las compuertas AND. Para mantener el
FF1 en el estado lgico 0, en el siguiente pulso de
reloj que viene detrs del estado 1001 (decimal 9)
la salida Q del FF3 se conecta a la entrada de la
compuerta AND 1. En este instante la salida Q del
FF3 es un "0" y, por lo tanto, las entradas J y K del
FF1 son "0"; el FF1 no cambia de estado con el
prximo pulso de reloj. Ahora bien, para hacer
que la salida Q del FF3 pase a "0", la salida Q del
FF0 se conecta directamente a K del FF3. Esto hace que la entrada K pase continuamente de un estado alto a otro bajo, de modo alternativo y, por lo
tanto, el FF3 se mantiene en "0". Cuando se realiza la cuenta del decimal 7, todas las entradas de la
compuerta AND 3 pasan al estado"1" y aparece un
nivel alto, tanto en J como en K del FF3. Por consiguiente, en el prximo pulso de reloj, el FF3 pasa a 1 (conteo decimal 8). Este estado "1" permanece despus de que tiene lugar el pulso de reloj
posterior (conteo decimal 9), ya que ahora la salida Q del FF0 es un "0", suprimiendo as el estado
lgico "1", tanto en J como en K del FF3. Para el
conteo del decimal 9, Q del FF0 pasa a "1" otra
vez y, por lo tanto, el FF3 tiene K alta y J baja. De
esta manera, con el siguiente pulso de reloj, el FF3
retorna nuevamente a "0".
Contadores en Anillo
En el captulo anterior analizamos los registros
de desplazamiento. En esa oportunidad vimos que
los datos en las entradas se pueden cargar en serie
78
o en paralelo y de la misma manera se pueden obtener en sus respectivas

salidas.
Agregando algunas compuertas lgicas a un registro de desplazamiento se
lo puede transformar en
un contador en anillo. Este dispositivo es simplemente un registro de desplazamiento de rotacin;
es decir, un registro cuya
salida est conectada a su
entrada.
Existen muchas formas de construir un contador en anillo y los usos que puede tener van desde
circuitos secuenciales para efectos lumnicos especiales, hasta cerraduras con claves secretas de
seguridad.
De la misma manera que hemos explicado cmo se disea un contador de mdulo y secuencia
determinada, tambin podemos "disear" contadores en anillo e, incluso a partir de un contador
en anillo se puede obtener un equipo que realice
otro tipo de cuentas (contador BCD, contador
Johnson, etc).
A los fines prcticos, en la figura 12 se da el
circuito correspondiente a un contador en anillo
con cuatro FF J-K que responde a la siguiente tabla de verdad:
ESTADO
FLIP-FLOP
1
2
3
4
PRECARGA 1
1
0
0
0
2
0
1
0
0
3
0
0
1
0
4
0
0
0
1
1
1
0
0
0
El contador en anillo se "carga" normalmente

con un "1" en el primer Flip-flop y con "0" en todos los dems (se llama precarga). Despus, mediante los pulsos de reloj, se hace circular el bit
"1" a travs de todos los FF del registro.
Como consecuencia de esto, el contador obtiene una serie de combinaciones lgicas en sus salidas que pueden utilizarse para clasificar un equipo u otros circuitos lgicos por medio de diferen-
D ISEO
tes operaciones. Adems de los Figura 12
usos ya citados, los contadores
en anillo se utilizan en computadoras, en decodificadores y en
otras aplicaciones.
Una ventaja interesante de
estos contadores es que, contrariamente a lo que sucede en
otros dispositivos, no precisan
decodificacin, ya que cualquier lnea de salida puede conectarse directamente al dispositivo o circuito que va a activarse. Una limitacin del contador en anillo es que, por ejemplo, un contador de 4 bits slo
puede generar 4 estados nicos,
a diferencia de los otros contadores vistos, que con 4 bits pueden generar 16 estados diferentes. Esto significa que un contador en anillo tiene n estados, pero un contador binario de peso Figura 13
8421 tiene 2n estados, siendo n
el nmero de Flip-flops. Dicho de otra manera, un
contador en anillo tiene n secuencias; es decir, para contar, por ejemplo, 10 secuencias, se necesitan
10 Flip-flops.
Con una ligera modificacin, el contador en
anillo se transforma en un contador Johnson.
La diferencia fundamental es que la salida Q
del ltimo Flip-flop se vuelve a conectar a la entrada J del primer Flip-flop, tal como se muestra
en la figura 13.
Un contador Johnson tiene 8 estados (cuenta
de 0 a 7 en decimal), que responden a la siguiente
tabla:
DIGITO
FLIP-FLOP
DECIMAL
4
3
2
1
0
0
0
0
0
1
0
0
0
1
2
0
0
1
1
3
0
1
1
1
4
1
1
1
1
5
1
1
1
0
6
1
1
0
0
7
1
0
0
0
0
0
0
0
0
DE
A la salida de nuestro contador necesitaremos

decodificadores para poder obtener los diferentes
estados que muestra en la tabla anterior. De ella se
deduce que:
"0" = Q1Q4
"1" = Q1Q2
"2" = Q2Q3
"3" = Q3Q4
"4" = Q1Q4
"5" = Q1Q2
"6" = Q2Q3
"7" = Q3Q4
Evidentemente, esta decodificacin se puede
realizar con compuertas AND, tal como muestra la
figura 14. Como consecuencia de la realimentacin de la salida invertida con la entrada, el contador pasa por 2 x n estados diferentes, siendo n el
nmero de Flip-flops que hay en el contador. En el
circuito analizado hay 4 Flip-flops y 8 estados diferentes. Esta es una ventaja con respecto al contador en anillo que vimos anteriormente, ya que
tiene el doble de estados posibles.
- El contador Johnson tiene el doble de estados
que el contador en anillo y la mitad de estados
que un contador binario de peso 8421.
79
T CNICAS D IGITALES
La desventaja del Figura 14
contador Johnson, con
respecto al contador en
anillo, es que necesita
un decodificador para
dar una seal independiente para cada uno de
los 2 x n estados.
El cdigo Johnson
ms empleado tiene 5
bits. En la siguiente tabla damos los correspondientes valores en
decimal:
DIGITO
FLIP-FLOP
DECIMAL
5
4
3
2
1
0
0
0
0
0
0
1
0
0
0
0
1
2
0
0
0
1
1
3
0
0
1
1
1
4
0
1
1
1
1
5
1
1
1
1
1
6
1
1
1
1
0
7
1
1
1
0
0
8
1
1
0
0
0
9
1
0
0
0
0
Aplicaciones de los Contadores

Una aplicacin interesante de los contadores se
efecta en temporizadores de perodos prolongados, en los cuales se divide la frecuencia de una
seal generada por un oscilador, mediante la cuenta de pulsos en dispositivos como los que hemos
analizado.
En la prxima seccin, describiremos un
circuito que hace uso de un contador CMOS
digital para contar gran cantidad de pulsos y as
obtener tiempos prolongados.
******************
LIVEWIRE
Experimente con Circuitos para Saber Cmo
Funcionan sin Tener que Montarlos Realmente
Livewire es un Laboratorio Virtual que permite hacer simulaciones virtuales empleando animacin y sonido que demuestran los principios de funcionamiento de
los circuitos electrnicos, teniendo la oportunidad de visualizar qu ocurre con el desempeo del circuito cuando se realiza alguna modificacin.
Dicho de otra forma, si Ud. quiere montar un circuito y no est seguro de que va a funcionar, primero dibjelo con el Livewire y averigue cmo se comporta (sin
necesidad de montar el circuito realmente y mucho menos, tener que comprar los componentes).
Ud. cuenta con switches, transistores, diodos, circuitos integrados, bobinas, resistencias, capacitores y cientos de otros componentes que pueden ser conectados para investigar los conceptos de voltaje, corriente y carga.
No hay lmites para el diseo de los circuitos, ni conexiones o componentes que fallen; puede interconectar cientos de componentes en un solo circuito y tampoco hay lmites en la cantidad de prototipos que se pueden simular.
Si quiere saber cmo se comporta un circuito, simplemente debe arrastrar los componentes sobre un tablero o documento y los tiene que conectar siguiendo
pasos muy simples hasta formar el circuito que Ud. quiera. Una vez armado el circuito sobre dicho tablero tiene que seguir pasos muy simples para conectarle
UK - 0003
instrumentos (osciloscopios, fuentes de alimentacin, multmetros, frecuencmetros, etc.) y as ver cmo opera. Si se trata de un amplificador de audio, por ejemplo, y le coloca una seal de entrada, podr experimentar cmo reproduce el parlante. Es decir, trabajar en forma virtual como lo hara en el mundo real.
Este laboratorio virtual simulador de circuitos electrnicos posee las siguientes caractersticas:
Smbolos de circuitos y paquetes de componentes.
Herramientas para el diseo de circuitos inteligentes, que unen su circuito automticamente mientras trabaja.
Produce la simulacin de circuitos interactivos, tal como si trabajaran en el mundo real.
Permite la simulacin realista de ms de 600 componentes ya almacenados en el programa.
Posee instrumentos virtuales que incluyen osciloscopios y analizadores lgicos, que ayudan a la investigacin y diseo de circuitos. Tambin tiene multmetros, fuentes de alimentacin y muchos otros
instrumentos.
Produce la simulacin realista de todos los componentes y si hace algo mal, stos explotarn o se destruirn. Si conecta una lamparita de 12V sobre una fuente de 24V, podr ver en pantalla cmo se
quema dicha lmpara.
Ofrece publicaciones integradas de textos, grficos y soporte para ortografa y gramtica.
La simulacin en tiempo real permite localizar y solucionar fallas.
Precio Argentina $180. Los circuitos que haya armado con el Livewire podr ejecutarlos con el PCB Wizard para hacer el correspondiente circuito impreso.
Precio Mxico $600 M.N.
80
M ONTAJES CON
CIRCUITOS INTEGRADOS DIGITALES
1) Temporizador de Perodo Prolongado
Describiremos un temporizador que tiene capacidad de controlar cargas, en intervalos que van
desde algunas decenas de minutos hasta cerca de
36 horas. Se puede utilizar para la conexin de
lmparas de exteriores o escaparates, para el accionamiento de dispositivos para piscinas, en la
alimentacin automtica de animales en criaderos,
en el riego de jardines o canteros de plantas, etc.
Concretamente, la precisin no puede ser considerada el punto fuerte de este ejemplo de aplicacin, pues la base de tiempo ser ajustada manualmente. As, una variacin de apenas 1% en el ajuste, que en aplicaciones normales es perfectamente
tolerable, en un ciclo de 36 horas de temporizacin significar una variacin de aproximadamente 21 minutos. En una aplicacin crtica, como un
control de proceso, esta variacin tal vez no sea
admisible, pero en una aplicacin domstica como, por ejemplo, la alimentacin de animales o el
riego de campos o llenado de floreros, no tendr
mucha importancia.
Incluso considerando estas limitaciones, las
posibilidades de uso siguen siendo variadas y numerosas, principalmente teniendo en cuenta algunos recursos tcnicos ofrecidos por el circuito.
Dentro de estos recursos destacamos los siguientes:
- Accionamiento de la base de tiempo por la
red y al mismo tiempo por pilas, lo que significa
que en una falta de energa el
ciclo de conteo no ser afectado: el circuito continuar marcando normalmente el tiempo
para un accionamiento normal
al fin del proceso, cuando la
energa se haya restablecido.
- Tres tipos de accionamiento para las cargas o aparatos controlados.
El primer tipo de accionamiento consiste en desconectar
algo al fin del intervalo progra-
mado. En esta modalidad, al desconectar el aparato controlador, el temporizador tambin "se desconecta", cortando su propia alimentacin. Una aplicacin interesante para esta modalidad de operacin, con intervalos ms cortos, es como el temporizador de un televisor, desconectndolo en caso
que usted se fuera y se lo olvide conectado.
El segundo tipo de accionamiento consiste en
la activacin de una carga al final del intervalo
previsto. El temporizador conecta esa carga despus del tiempo programado, mantenindola conectada permanentemente. (Para que la misma sea
desconectada debe hacerlo usted).
Finalmente, tenemos la aplicacin con doble
temporizacin. En esta aplicacin podemos conectar algo al final del tiempo programado, por un
tiempo determinado. Explicaremos mejor: podemos programar el aparato para conectar un motor,
por ejemplo, al final de 24 horas y, en una segunda programacin, para que el mismo est conectado durante 30 minutos. La segunda temporizacin
puede ser ajustada entre algunos minutos hasta
cerca de 1 hora.
Las principales caractersticas del circuito, cuyo diagrama en bloques se muestra en la figura 1,
son las siguientes:
Tensin de alimentacin: 110V 220V

CA (ms 4 pilas).
Corriente mxima de carga: 2A
Gama de tiempos de la primera temporizacin: 30 minutos hasta 36 horas.
Figura 1
81
T CNICAS D IGITALES
Gama de tiempos de la segunda temporizacin: 1 minuto hasta 1 hora.
Escalas: 2
Modalidades de operacin: 3
Nmero de circuitos integrados: 5.

Uno de los problemas de los temporizadores,
que se basan exclusivamente en el integrado 555,
es el intervalo mximo que se obtiene, que depende de las fugas de los capacitores empleados. Normalmente, los intervalos mximos que se consiguen estn alrededor de 1 hora.
Sin embargo, teniendo en cuenta que podemos
usar un 555 como base de tiempo y multiplicar los
intervalos con ayuda de circuitos propios, el proyecto de intervaladores para mayores tiempos se
vuelve posible. Es lo que realiza en este circuito.
As, en el diagrama en bloques se observa que, en
primer lugar, existe un astable 555 que genera pulsos intervalados a razn de 18 a 120 pulsos por
minuto, lo que corresponde a frecuencias de 0,3 a
2,0Hz.
En una primera fase, estos pulsos se dividen
por 10 en un integrado 4017, que consiste en un
contador de 10 etapas, bastante conocido y que
responde a las caractersticas del dispositivo que
analizamos anteriormente. Esto significa que en la
salida del 4017 (pin 11) obtenemos 1 pulso cada
10 pulsos generados por el 555, lo que corresponde a frecuencias de 0,03 a 0,2Hz o 1,8 a 12 pulsos
por minuto.
Los pulsos rectangulares de este integrado se
envan a la etapa siguiente, que consiste en un integrado 4040. Este integrado posee un contador
binario de 12 etapas, capaz de hacer la divisin de
frecuencias por nmeros enteros de 2 hasta 4096.
Como podr observar, hemos seleccionado,
con fines prcticos, un circuito que posee tanto un
contador decimal como uno binario, del tipo de
los analizados en este captulo.
Teniendo en cuenta la divisin por 10 de la etapa con el 4017, podemos tener la divisin de los
pulsos producidos por el 555 por valores hasta
40.960, o sea, una ampliacin de la capacidad de
temporizacin de este componente de hasta
40.960 veces, gracias a la accin de los contadores.
De este modo, operando el 555 en una banda
de frecuencias en que no existan problemas de fugas de los capacitores, pues no precisamos ni siquiera emplear electrolticos, llegamos fcilmente
82
a intervalos tan largos como de 36 horas.

El clculo de la temporizacin para elaboracin de la escala con las divisiones sucesivas del
4017 y del 4040 es relativamente sencilla. Para saber cmo hacer el ajuste para el punto de las 12
horas, por ejemplo, basta proceder de la siguiente
forma:
- a) Multiplicamos el tiempo en horas por 60
para obtener los minutos. En nuestro caso: 12 x
60 = 720 minutos.
- b) Dividimos el factor de multiplicacin del
circuito por el tiempo en minutos, para encontrar
la frecuencia del 555 en pulsos por minuto. En el
caso: 40.960 / 720 = 56,88 p.p.m.
- c) Para obtener este punto de la escala, bastar encontrar la posicin del potencimetro en
que tengamos 56,88 pulsos por minuto. Un led conectado en la salida del 555 permite que este ajuste se haga experimentalmente con la ayuda de un
reloj o cronmetro comn.
Para otros valores de tiempos de la escalas,
aplicamos proporciones directas. As, para 36 horas tenemos 19 pulsos por minuto, y para 24 horas, 28,4 pulsos por minuto.
Para los tiempos menores, se emplea una segunda escala, conmutndose el 4040 para una salida en que tenemos la divisin por 1024. En estas
condiciones, el factor de ampliacin quedar en
10.240, o sea, los tiempos de la primera escala
quedarn divididos por 4. Esto significa que, en el
punto en que obtengamos el ajuste para un ciclo
de 12 horas o 56,88 pulsos por minuto, tendremos
en esta escala 3 horas de temporizacin.
Para un tiempo mnimo, en la primera escala,
del orden de 6 horas, por ejemplo, tendremos un
tiempo mnimo de 1 hora y media (90 minutos) en
la segunda escala.
Los pulsos de salida del 4040 en las dos escalas se llevan a dos circuitos separados, seleccionados por la llave "modo" (S3) del circuito de la figura 2.
En la posicin en que la seal es llevada de Q2
a Q3 (figura 2) tenemos el accionamiento simple
del rel, en dos modalidades seleccionadas por la
llave S5. La primera modalidad es aqulla en que
desconectamos algo al final del tiempo programado y, la segunda, aqulla en que conectamos algo
al final de la temporizacin.
En la posicin en que la seal se aplica a la ba-
M ONTAJES
CON
Figura 2
83
T CNICAS D IGITALES
se de Q1, tenemos el disparo de un 555 (CI-4) en
la configuracin monoestable, con el tiempo de
accin ajustado por P2.
En estas condiciones, el pulso de comando al
final del tiempo programado hace que el rel acte sobre la carga durante un tiempo que depende
del ajuste de P2 y del valor de C5. Podemos ajustar el potencimetro para proporcionar intervalos
de 1 minuto hasta cerca de 1 hora. El capacitor C5
podr ser alterado en caso que desee otros intervalos, pero siempre debe ser de buena calidad para
que las fugas no afecten el funcionamiento del circuito.
La fuente de alimentacin tiene por base un regulador de tensin A7806 y un conjunto de pilas.
Con la tensin de la fuente disponible, las pilas
no proporcionan corriente a la carga pero, en caso
de falta de energa, las pilas entran en accin, proporcionando apenas energa al 555, que sirve de
base de tiempo, y a los divisores, que presentan un
consumo de corriente bastante bajo. As, en caso
de un corte de energa, la temporizacin contina
normalmente con el accionamiento del rel al final del tiempo programado, sin problemas.
En el corte de energa, la alimentacin de la
etapa de accionamiento del rel tambin se corta,
salvo que utilicemos un sistema de energa alternativa que no brindamos porque no es objeto de
esta explicacin.
El diagrama completo del temporizador de perodo largo aparece en la figura 2 de la pgina siguiente.
En el proyecto se pueden utilizar rels del tipo
MC2RC1 (Microrrel Metaltex), con capacidad
de corriente de hasta 2 amperes por contacto, pero en caso de necesidad, el diseo puede alterarse
fcilmente para alimentar otros tipos de rels.
Para los integrados sugerimos adoptar bases
DIL y el CI-5 debe dotarse de un pequeo disipador de calor, para la confeccin de la placa de circuito impreso no es necesario adoptar consideraciones especiales, dado que no manejamos seales
de alta frecuencia.
Una alteracin posible para el proyecto sera
cambiar el rel de 6V por uno de 12V y la alimentacin por una batera de la misma tensin, en cuyo caso se podran usar unidades de automviles o
motos, inclusive para el accionamiento de la carga. En este caso el circuito sera alimentado por
una nica batera de 12V y ya no por la red local.
En caso de utilizar la red elctrica, se puede
84
hacer una fuente de alimentacin de onda completa, con transformador con punto medio, con bobinado primario de 110V y secundario de 9+9V con,
por lo menos, 500mA de corriente.
El capacitor electroltico C6, de 1000F, tiene
una tensin de trabajo de, por lo menos, 16V,
mientras que C2, C3 y C5 pueden tener tensiones
a partir de 6V.
En la base de tiempo, donde se exige un capacitor de buena calidad, optamos por uno de polister de 1F. Con este valor, la escala sugerida para
el aparato es prcticamente directa. Sin embargo,
se pueden usar valores en la banda de 470nF a
1F, con una calibracin correspondiente que lleva una nueva escala.
Los resistores son todos de 1/8 1/4W, y los
diodos pueden ser tanto los 1N4002 como equivalentes de mayor tensin. Para D5 cualquier diodo
de uso general sirve, incluso los 1N4002. El led es
del tipo comn, no siendo componente crtico.
Adems de monitorear el funcionamiento del aparato, tambin sirve para su calibracin.
Los dos potencimetros deben ser lineales de
buena calidad, pues de ellos va a depender la precisin de la escala principal y de la escala de la segunda temporizacin.
Para los transistores podemos usar los BC548
o cualquier otro equivalente de uso general NPN,
como los BC237, BC238, BC547, etc.
Para el fusible de 5A se debe usar un soporte
apropiado, as como para las pilas.
Como el aparato tiene dos sectores, uno que
trabaja con baja tensin y otro que trabaja con la
tensin de la red, es importante tener mucho cuidado en el montaje para que no se produzcan cortocircuitos entre los dos, lo que fcilmente daara
los componentes ms delicados.
Si bien el circuito tiene buena inmunidad a los
ruidos, no es conveniente que los cables de conexin a los potencimetros sean muy largos.
Damos a continuacin un listado ordenado de
los diferentes componentes que se emplean para la
construccin de este temporizador:
CI-1, CI-4 - A555 - circuito integrado temporizador
CI-2 - CD4017 - circuito integrado CMOS
CI-3 - CD4040 - circuito integrado CMOS
CI-5 - A7806 - circuito integrado regulador de tensin
Q1, Q2, Q3 - BC548 o equivalente - transistores NPN de uso
general.
D1, D2, D3, D4 - 1N4002 o equivalente - diodos de silicio
D5 - 1N4148 o equivalente - diodo de silicio
M ONTAJES
CON
K1 - MC2RC1 - microrrel Metaltex de 6V

Led 1 - led rojo comn
T1 - transformador con primario de 220V y secundario de 9 +
9V x 500 mA
F1 - fusible de 5A
P1 - 2M2 - potencimetro lineal
P2 - 1M o 2M2 - potencimetro lineal
R1, 42, 46 - 47k - resistores (amarillo, violeta, naranja)
R3 - 1k - resistor (marrn, negro, rojo)
R5, R11 - 10k - resistores (marrn, negro, naranja)
R7, R8, R9, R10 - 4k 7 - resistores (amarillo, violeta, rojo)
C1 - 1F - capacitor de polister (ver texto)
C2, C4 - 10F - capacitores electrolticos
C3 - 100F - capacitor electroltico
S1 - interruptor de presin de 2 polos
S2 - llave de 1 polo x 2 posiciones
S3 - llave de 2 polos x 2 posiciones
S4 - interruptor simple
S5 - llave de 2 polos x 2 posiciones
B1 - 6V - 4 pilas medianas o grandes
X1 - toma
Entre los diversos accesorios que son necesarios para el montaje de este circuito podemos
mencionar: caja para montajes, soporte para 4 pilas medianas o grandes, placa de circuito impreso,
perillas para los potencimetros, soporte para fusible, cables, estao, tornillos, tuercas, etc.
2) Otro Temporizador
El circuito integrado 4060 consiste en un contador binario del tipo "ripple" y que opera en el
sentido creciente con lgica positiva.
Elaborado con tecnologa CMOS, se puede encontrar en diversas versiones que son diferenciadas por las siglas al final de la especificacin. As,
la sigla A es para los integrados con alimentacin
de 3 a 12V y la sigla B para los que admiten alimentacin de 3 a 15 volt.
Para el tipo B la frecuencia mxima de opera-
cin (clock) es de 12MHz con la alimentacin con

tensin mxima. A medida que la tensin de alimentacin es reducida, tambin disminuye la velocidad mxima con que el integrado puede operar.
Observamos que esta frecuencia mxima de
operacin es vlida para las etapas contadoras ya
que el oscilador tiene un lmite de operacin bastante menor, alrededor de 1MHz.
En la figura 3, tenemos la disposicin de los
pines de este circuito integrado que se presenta encapsulado DIL (Dual In Line) de 16 pines.
En la simbologa de la figura 1 las salidas estn indicadas por la potencia de 2, segn ocurre la
divisin de la frecuencia aplicada a la entrada
(Clock).
As, la salida 5 corresponde a la divisin de la
frecuencia por 25 = 32.
La salida de mayor valor de divisin es la 14
que corresponde a 214 = 16384.
Para operar las etapas divisoras debemos mantener la salida Reset en el nivel bajo (a tierra). El
contador operar con la transicin negativa del
pulso de clock, o sea, el contador avanzar una
unidad cada vez que ocurra una transicin del nivel alto (positivo) hacia el nivel bajo (cero) en la
entrada de clock. Observe que el circuito integrado no posee salidas con divisiones por 21 = 2, 22 =
4 y 23 = 8.
En el sector de oscilacin podemos usar diversas configuraciones externas para obtener el funcionamiento
del circuito.
Figura 4
La primera
posibilidad
consiste en el
uso de un oscilador de cristal
y se muestra en
la figura 4.
En esta con-
Figura 3
85
T CNICAS D IGITALES
figuracin el trimmer posibilita encontrar el punto
ideal de operacin del circuito para una partida sin
problemas.
Otra posibiliFigura 5
dad consiste en
el uso de un oscilador RC como muestra la
figura 5.
Mientras
tanto,
para este
circuito
si el resistor Rx fuera menor que 50k no se
recomienda utilizar alimentacin menor
que 7 volt.
Tpicamente Rs debe ser de 2 a 10 veces
el valor de Rx.
La constante de tiempo del circuito que permite calcular la frecuencia de operacin del oscilador est dada por:
T = 2,2 x Rx . Cx
En la tabla 1 damos las caractersticas bsicas
del circuito.
El circuito interno para el oscilador tambin
puede ser modificado para operar como un Schmitt
trigger
(disparador).
Para esto la
configuracin
usada es la que
aparece en la figura 6.
Figura 6
Con respecto
al temporizador, con un capacitor de polister con buena estabilidad en relacin a un electroltico podemos obtener una larga temporizacin, pues la frecuencia
Figura 7
86
es dividida por hasta 16384. As, si la frecuencia

del oscilador fuera de 1Hz, tendremos una temporizacin de 16.384 segundos... lo que corresponde a ms de 4 horas! Vea la figura 7.
Una temporizacin todava mayor se puede
obtener conectando dos 4060 en cascada como
muestra la figura 8.
En la salida podemos hacer que el circuito ac-
Figura 8
te sobre un rel, SCR o transistor, para activar,

por ejemplo un oscilador de audio simple. La activacin aparece en la figura 9.
En el caso del rel y SCR la carga controlada
tiene sus caractersticas determinadas por estos
componentes. Para el oscilador, la frecuencia est
determinada por el ajuste del trimpot.
En el caso del rel podemos usar, para el circuito, alimentacin de 6 12 volt segn el rel
elegido para la aplicacin.
Con la utilizacin de un potencimetro en el
oscilador podemos variar su frecuencia y con esto
obtener intervalos regulables en una buena banda
Figura 9
M ONTAJES
CON
para el temporizador, si bien no debemos olvidar

los lmites de valor que este componente puede
admitir para un funcionamiento estable.
3) Instrumento Musical de 3 Octavas

Usando un oscilador con divisores del tipo
4060 podemos dividir por 3 la cantidad de componentes necesaFigura 10
rios para la
elaboracin
de un rgano
de 3 octavas,
como sugiere
el circuito bsico (figura
10).
Afinando cada uno de los
osciladores para una nota de una de las octavas,
automticamente estarn afinadas las mismas notas de las octavas siguientes del aparato.
Observe, sin embargo, que las seales obtenidas en las salidas son rectangulares, lo que significa que, para un rgano o sintetizador, las mismas
debern ser trabajadas por filtros y circuitos de
efectos apropiados.

5) Generador de Escaln
El primer circuito, mostrado en la figura 12,

genera una seal escalonada cuya frecuencia depende del clock 4093. La frecuencia, en este caso
es dividida por el nmero de escalones que son del
mismo ancho, dados por los resistores del sistema
divisor de tensin. Este circuito puede usarse en
trazadores de curva, instrumentos musicales electrnicos y en muchas otras aplicaciones. Para el
oscilador la frecuencia est alrededor de 100kHz,
pero puede ser alterada a voluntad dejndose el
capacitor entre 220pF y 1F y el resistor de 4k7 y
1M.
Figura 12
6) Generador de Ciclo Activo Variable

4) Divisor Para Aplicaciones Lgicas
Figura 11
En la figura
11 tenemos la
manera simple de utilizar
el circuito como
divisor
para la frecuencia
de
una seal por valor conocido, lo que puede ser necesario en una aplicacin digital.
Recordamos que, en esta aplicacin la transicin de las salidas, o sea, el conteo, ocurre cuando
la seal de entrada pasa del nivel alto al nivel bajo. Los lmites de frecuencia para la entrada se dan
en las tablas que deben ser observadas para esta
aplicacin. Recordamos que las frecuencias de los
integrados CMOS estn limitadas a algunos megahertz y que las tensiones de alimentacin deben
estar entre los 5 y los 15V.
El oscilador presentado en la figura 13 mantiene su frecuencia ms o menos constante en una

banda de ajuste de ciclos activos entre 0 y 100%.
Para los componentes indicados el circuito operar en la banda de audio, alrededor de 10kHz aproximadamente. El capacitor puede ser alterado en
la banda de 1nF hasta 1F para obtener otras frecuencias de operacin. El cambio del resistor de
10k por un potencimetro de 100k en serie con
un resistor
de 4k7, perFigura 13
mite
el
ajuste simultneo
de la frecuencia, pero la banda
de ciclos
activos quedar modificada.
87
T CNICAS D IGITALES
7) Duplicador de Tensin
Con el circuito de la figura 14 podemos obtener una tensin de 24V bajo corrientes de algunos
miliamperes en el mximo, a partir de una fuente
de 12V. Lo que tenemos es un oscilador de audio
que carga y descarga el capacitor de 47nF sumando su tensin a la entrada. La frecuencia puede ser
alterada con el cambio de valor de 4n7 de modo de
obtener el mximo rendimiento de la modificacin de la tensin. La puerta inversora CMOS
puede ser cambiada por una de las 4 puertas de un
4093 conectada como inversora.
Figura 14
pacitores usados determinan la capacidad de corriente del circuito, pero existen lmites para su
valor, dados justamente por la corriente mxima
que podemos obtener de la salida de cada puerta
usada.
El circuito tambin opera con otras tensiones
siendo proporcional el valor mayor de la tensin
en la salida.
9) Alarma Fotosensora
En la figura 16 mostramos cmo excitar una
puerta CMOS con la interrupcin de luz en un fototransistor Darlington.
Figura 16
8) Multiplicacin de Tensin
El circuito de la figura 15 permite generar una
tensin continua elevada, del orden de 40 a 60V
bajo corriente de 1mA a partir de 12V de alimentacin.
La primera puerta inversora CMOS funciona
como un oscilador cuya frecuencia puede ser alterada en el sentido de obtener el mximo rendimiento. Las puertas siguientes funcionan como
elementos de conmutacin de duplicadores de tensin asociados en cascada. Los valores de los ca-
Este circuito puede ser usado como base para

alarmas, tacmetros, contadores de objeto, etc.
La sensibilidad puede ser controlada con el
ajuste del trimpot en funcin de la luz ambiente y
de la intensidad de la luz que excita el sistema.
El circuito funcionar satisfactoriamente con
tensiones de 6 a 12V y la frecuencia mxima de
conteo, que tambin depende del fototransistor,
estar limitada a algunos centenares de kilohertz.
10) Generador CMOS de

50Hz /60Hz
(frecuencia de red)
Figura 15
88
El circuito mostrado en la
figura 17 puede servir de
base para frecuencmetros,
relojes, cronmetros y muchos otros instrumentos sincronizados por la frecuencia
de la red local (Si la red fue-
M ONTAJES
CON

Figura 17
ra de 60Hz se sincronizara con esta seal). La seal senoidal del secundario del transformador, antes de la rectificacin por el diodo, es amplificada
y excita un integrado 4022, un divisor de frecuencia. El contador es conectado de modo de hacer la
divisin por "1" para obtener en la salida la misma
frecuencia de la seal de entrada.
La alimentacin del circuito puede hacerse con
tensiones de 5 a 15V pero el pico de la seal de entrada debe ser limitado a la tensin de alimentacin.
bajo por un intervalo de tiempo que depende del capacitor

C y del resistor de 470k. Con
C=10F obtenemos un pulso
de salida de aproximadamente
4 segundos. Los valores de C
y de R pueden ser alterados en
una amplia banda de valores.
Podemos usar en este circuito
tanto un integrado 4001 como
4011 ya que las puertas son
usadas como simples inversores.
13) Biestable CMOS

Este flip-flop Set-Reset (RS) utiliza un integrado 4001 4011 adems de algunos componentes
externos, como muestra la figura 20.
La alimentacin se hace con tensiones entre 5
y 15V. Para el disparo usamos pulsos positivos de
entrada.
14) Termmetro Digital

11) Oscilador Monoestable CMOS
Proponemos aqu un termmetro en la banda

de -20 a +100C que puede ser montado con poqusimos elementos adicionales.
El circuito mostrado en la figura 18 dispara

con un pulso positivo de corta duracin en
la entrada y produce un nivel alto en la sa- Figura 18
lida durante un intervalo de tiempo dado
por C por el resistor de 470k. Para un resistor de 470k y capacitor de 10F tenemos un intervalo del orden de 4 segundos.
El circuito se puede usar en aplicaciones como tacmetros en que se necesitan
pulsos de duracin constante o bien en
temporizacin ya que el resistor puede admitir valores tan altos como 2M2 y el capacitor hasta 1000F (tantalio), lo que posibilitara la produccin de intervalos de
hasta ms de una hora.
Figura 19
Figura 20
12) Otro Monoestable CMOS

El circuito de la figura 19 dispara con
una transicin negativa de la seal de entrada, permaneciendo su salida en el nivel
89
T CNICAS D IGITALES
Una de las ventajas de este circuito es la posibilidad de que el sensor sea remoto, o sea, podemos por ejemplo, tener indicacin de la temperatura fuera de la casa, del interior de una estufa de
cultivo o de otro lugar cualquiera, sin necesidad
de ir hasta all llevando el aparato. Bastar instalar el sensor y conectarlo por medio de un cable al
circuito indicador propuesto.
La alimentacin del circuito se hace con una
batera de 9V, y como el consumo de corriente es
muy bajo, esto significa una duracin ptima de la
fuente de energa.
Los integrados 7106, 7107, son la base de este
proyecto.
Trataremos principalmente en este artculo de
la parte referente al transductor, que es un simple
transistor.
Como sabemos, la corriente de fuga (entre el
colector y el emisor) de un transistor depende de
la temperatura. A medida que la temperatura aumenta,
esta
corriente aumenta en una
Figura 21
proporcin casi lineal, como
muestra el grfico de la figura 21.
Si operamos
dentro de la
parte lineal de esta curva, podremos usar el transistor como un excelente sensor de temperatura,
pues tendremos una
relacin directa entre
la corriente y la magnitud que queremos
medir, en este caso la
temperatura.
Como el convertidor A/D 7106 y el
mdulo LCM300 estn proyectados para
indicar valores entre
000.0 y +199.9 199.9 y 000.0, debemos cambiar la referencia de entrada para
adecuarnos a la respuesta del transistor.
De esta forma, con la
ayuda de dos trimpots
90
podemos llevar los lmites de la indicacin a ajustarse a la curva del transistor, o sea, entre -020.0 y
+100.0. Esto se logra mediante la conexin de los
trimpots en los puntos 31 y 36 del circuito integrado, los cuales sirven de ajuste del punto de 0 y de
fondo de escala.
El circuito de clock del conversor analgicodigital tiene su frecuencia determinada por los
componentes conectados a los pines 38, 39 y 40,
quedando alrededor de 48kHz, mientras que los
dos capacitores y el resistor conectados a los pines
27, 28, y 29 determinan la constante de tiempo del
integrador.
En la figura 22, tenemos el diagrama completo
del termmetro.
En la figura 23, tenemos la placa de circuito
impreso que rene todos los componentes, excepto el display que podr quedar conectado por medio de un cable flexible ms alejado, en el panel
de la caja por ejemplo.
Figura 24
Figura 22
M ONTAJES
CON
Figura 23
La identificacin de los terminales del display

del tipo H1331C-2 se muestra en la figura 24.
Observe la marca lateral de referencia para la
numeracin de los terminales de conexin.
Los puntos de conexin rectangulares en la
placa de circuito impreso se refieren a las salidas
para el display de cristal lquido, bastando identificar las conexiones por el diagrama.
Para hacer el ajuste es preciso tener en cuenta
que el transistor no puede ser sumergido en lquido de tipo alguno, puesto que esto afectar la corriente entre sus terminales y perjudicar su lectura. Una sugerencia para el uso en lugares hmedos
o cuando el mismo deba ser puesto en contacto
con lquido, consiste en la preparacin de una
"burbuja" aislante con goma de siliconas, como
muestra la figura 25.
Si el termmetro es solamente usado para mediciones al aire libre, la calibracin se puede hacer
teniendo como referencia un termmetro comn.
Para esto, lleve los dos a un lugar de temperatura
baja, por ejemplo una caja que contenga hielo y,
esperando algn tiempo para que el equilibrio trmico se restablezca, ajuste P2 para que tengamos
la lectura digital equivalente a la indicacin del
termmetro comn. Despus, coloque los dos termmetros en una caja donde exista un calentador;
espere algn tiempo para que se establezca el
equilibrio trmico. Ajuste P1 para que la lectura
del termmetro digital sea la misma del termmetro comn, segn muestra la figura 26.
Para el caso de un termmetro cerrado, podemos usar hielo en estado de fundicin, cuando podemos calibrar el termmetro en 000.0, y agua hirviendo, cuando podemos hacer el ajuste en +100.0
obteniendo mayor precisin.
Comprobado el funcionamiento y hecho el
ajuste, slo resta usar el termmetro, instalndolo
definitivamente en la caja, preparamos el sensor
para las seales de los diversos lugares de medicin.
Recordamos que la velocidad del termmetro,
o sea, su velocidad para responder a una medicin
Figura 25
Figura 26
91
T CNICAS D IGITALES
"up" (en sentido creciente) al de "down" (sentido
decreciente). Cuando la
cuenta alcanza 0000, C0
nuevamente va de arriba
a abajo y el modo de
cuenta se invierte nuevamente.
Figura 27
de tempertura, depende de la capacidad trmica del

sensor. As, en el caso del transistor, tenemos una
velocidad relativamente baja, lo que significa que
debemos siempre esperar por lo menos unos 3 a 4
minutos hasta que el equilibrio trmico se establezca entre el sensor y el ambiente, para solamente entonces hacer la lectura. Tambin se pueden usar
sensores de mayor velocidad y mayor precisin,
como por ejemplo el KTY84 de Philips, que es un
sensor lineal. Las caractersticas de este sensor permiten su sustitucin directa en relacin al sensor
indicado en este artculo.
16) Filtro
Pasa Banda
En este circuito, mostrado en la figura 28, se

usan dos CD4047, como
filtros.
La banda pasante est
determinada por la constante de tiempo de los dos
filtros. Si la salida del filtro N 2 es retardada por
el capacitor C1, el flip-flop tipo "D" CD4013 pasar a un nivel lgico alto cuando la frecuencia de
corte de este filtro sea excedida. Este punto es indicado en el diagrama de tiempo de las formas de
onda. La salida Q del CD4013, juntamente con la
salida del filtro N 1, forman una funcin NOR para producir en la salida la misma frecuencia de entrada.
****************
Figura 28
15) Generador
de Funcin
En este circuito, mostrado en
la figura 27, el CD4029 "presettable up/down BCD counter" es
interconectado con un CD4013 flip-flop tipo "D" para generar
formas de onda en escaln
(Stair-case) segn se muestra.
Cuando el CD4029 recibe impulsos de clock hasta el final de
la cuenta, el pulso de clock en la
salida Co va del nivel lgico alto para el bajo.
Esta salida es invertida por el
CD4001 y acciona al flip-flop D
mediante su entrada "clear". Esta accin de "palanca" (toggling)
cambia el modo de cuenta de
92

Club Saber Electronica Primer Numero

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Club Saber Electronica Primer Numero

Uploaded by

Copyright:

Available Formats

N de Coleccin 1

Rep Argentina: $15

Ing. Horacio D. Vallejo

COMPUERTAS LOGICAS Y SUS APLICACIONES.................................................................3

CLUB SABER ELECTRONICA

CLUB SABER ELECTRNICA

CLUB SABER ELECTRNICA

Circuitos Lgicos Bsicos

entonces, la lmpara s est apagada, porque toma

Lo expuesto resume las condiciones lgicas de

Cuando a toma el valor L y b toma el valor L,

CLUB SABER ELECTRNICA

En sntesis, la lmpara LPD1 del circuito "Y"

CLUB SABER ELECTRNICA

En esta tabla, llamada tabla de verdades del

este ltimo, los contactos se encontraban en serie.

Cuando ambas entradas del circuito lgico "O"

Segn lo visto en este circuito lgico, la tabla

En trminos de tensin, la tabla se traduce como:

CLUB SABER ELECTRNICA

importancia la implementacin con diodos y transistores, usada en los circuitos integrados.

Circuito lgico "NO"

En sntesis, estando la entrada en nivel bajo (0

CLUB SABER ELECTRNICA

de un circuito "Y" con un circuito "NO", es decir,

El circuito lgico "NO" o circuito de negacin,

Circuito Lgico "NO Y"

CLUB SABER ELECTRNICA

La tabla de verdad correspondiente es:

En trminos de tensin, la tabla se traduce como:

Un ejemplo tpico para la representacin de la

CLUB SABER ELECTRNICA

Circuito Lgico "NO O"

Circuito Lgico "O EXCLUSIVO"

Al aplicar un "1" lgico a la entrada a, o a la

Ya hemos dicho que conviene diferenciar el

En trminos de tensin, la tabla se traduce como:

CLUB SABER ELECTRNICA

Tenemos entonces: a y b en O (L) s en O (L)

CLUB SABER ELECTRNICA

En trminos de tensin, la tabla se traduce como:

A partir de las tablas que anteceden, extraemos la

Los resultados correspondientes al anlisis de

En trminos de tensin, la tabla se traduce como:

CLUB SABER ELECTRNICA

resuelto el problema, por lo menos en forma temporal.

Podramos continuar con la equivalencia de

Correspondencia entre Operadores Lgicos

CLUB SABER ELECTRNICA

OBTENCIN DE UN CIRCUITO LGICO

El circuito lgico "NO" (o "NOT") se puede

- Para el NOR (figura 37-B)

Tambin se demuestra que un operador NOR

12 muestra cmo conseguir operadores del tipo Y

En trminos de tensin, la tabla se traduce como:

- Para el O (OR) (figura 38-B)

CLUB SABER ELECTRNICA

La salida s1 se relaciona con las entradas sa y sb

CLUB SABER ELECTRNICA

Siendo as, llegamos a la conclusin de que el

Esta tabla corresponde a un circuito lgico Y,

Precio Argentina $ 35.- Precio Mxico $90 M.N.

SSI (Small Scale Integration)