‫ﻣﻌﺮﻓﯽ ﺑﺮﻧﺎﻣﮫ ‪:‬‬

‫اﯾﻦ راھﻨﻤﺎ ﻃﺮاﺣﯽ و ﺷﺒﯿﮫ ﺳﺎزی ﻣﺪارات ﻣﺠﺘﻤﻊ ‪ cmos‬راﺑﺎ اﺳﺘﻔﺎده از اﺑﺰارھﺎی ‪dsch3,microwind3‬‬
‫ﻣﻌﺮﻓﯽ ﻣﯽ ﮐﻨﺪ‪.‬ﻧﺴﺨﮫ آﻣﻮزﺷﯽ اﯾﻦ ﻧﺮم اﻓﺰار ﺗﻨﮭﺎ ﺷﺎﻣﻞ ﺑﺨﺸﯽ از دﺳﺘﻮرات در دﺳﺘﺮس اﯾﻦ ﻧﺮم اﻓﺰار اﺳﺖ‪.‬‬
‫ﻗﺎﺑﻞ درﯾﺎﻓﺖ‬ ‫ﻧﺴﺨﮫ آﻣﻮزﺷﯽ اﯾﻦ ﻧﺮم اﻓﺰار ﺑﮫ ﺻﻮرت ﻣﺠﺎﻧﯽ از وب ﺳﺎﯾﺖ ‪www.microwind.org‬‬
‫اﺳﺖ‪ .‬ﻧﺮم اﻓﺰار ‪ Dsch3‬ﯾﮏ وﯾﺮاﯾﺸﮕﺮ و ﺷﺒﯿﮫ ﺳﺎز‬
‫ﻣﻨﻄﻘﯽ اﺳﺖ‪.‬‬
‫اﯾﻦ ﻧﺮم اﻓﺰار ﺑﺮای ﺑﺮرﺳﯽ اﻋﺘﺒﺎر ﻣﻌﻤﺎری ﻣﺪارات‬
‫ﻣﻨﻄﻘﯽ ﻗﺒﻞ از آﻏﺎز ﻃﺮاﺣﯽ ﻣﯿﮑﺮواﻟﮑﺘﺮوﻧﯿﮏ ﺑﮫ ﮐﺎر‬
‫ﻣﯽ رود‪.‬‬
‫‪ Dsch3‬ھﻤﭽﻨﯿﻦ ﯾﮏ ﻣﺤﯿﻂ آﺷﻨﺎ ﺑﺮای ﮐﺎرﺑﺮ و ﺷﺒﯿﮫ‬
‫ﺳﺎزی ﺳﺮﯾﻊ ﺑﺎ آﻧﺎﻟﯿﺰ ﺗﺎﺧﯿﺮ ﮐﮫ اﻣﮑﺎن ﻃﺮاﺣﯽ و‬
‫ﺑﺮرﺳﯽ اﻋﺘﺒﺎر ﺳﺎﺧﺘﺎرھﺎی ﻣﻨﻄﻘﯽ ﭘﯿﭽﯿﺪه را ﺑﮫ وﺟﻮد‬
‫ﻣﯽ آورد ﻓﺮاھﻢ ﻣﯽ ﮐﻨﺪ‪.‬‬
‫اﯾﻦ ﻧﺮم اﻓﺰار ﺳﻤﺒﻞ ھﺎ ﻣﺪل ھﺎ وﭘﺸﺘﯿﺒﺎﻧﯽ اﺳﻤﺒﻠﯽ‬
‫ﺗﺮاﺷﮫ ھﺎی ‪ 8051‬و ‪ 18164‬را در ﺑﺮ دارد‪.‬‬
‫وﯾﮋﮔﯽ دﯾﮕﺮ اﯾﻦ ﻧﺮم اﻓﺰار در ﺑﺮ داﺷﺘﻦ ﯾﮏ راﺑﻂ ﺑﺎ ﻧﺮم اﻓﺰار ‪ Spice‬اﺳﺖ‪.‬‬

‫ﻧﺮم اﻓﺰار ‪ Microwind3‬ﺑﮫ داﻧﺸﺠﻮ اﻣﮑﺎن ﻃﺮاﺣﯽ و ﺷﺒﯿﮫ ﺳﺎزی ﯾﮏ ﻣﺪار ﻣﺠﺘﻤﻊ را در ﺳﻄﺢ ﺗﻮﺻﯿﻒ‬

‫ﻓﯿﺰﯾﮑﯽ اﯾﺠﺎد ﻣﯽ ﮐﻨﺪ‪.‬اﯾﻦ ﻣﺠﻤﻮﻋﮫ ﺷﺎﻣﻞ ﮐﺘﺎﺑﺨﺎﻧﮫ ای از ﻣﺪارات ﻣﺠﺘﻤﻊ آﻧﺎﻟﻮگ و ﻣﻨﻄﻘﯽ ﺑﺮای ﻣﺸﺎھﺪه و ﺷﺒﯿﮫ‬
‫ﺳﺎزی اﺳﺖ‪ .‬اﯾﻦ ﻧﺮم اﻓﺰار در ﺑﺮ دارﻧﺪه ﺗﻤﺎﻣﯽ دﺳﺘﻮرات ﻻزم ﺑﺮای ﯾﮏ وﯾﺮاﯾﺸﮕﺮ ﻣﺎﺳﮏ اﺳﺖ‪.‬‬

‫‪1‬‬
‫ﺷﻤﺎ ﻣﯽ ﺗﻮاﻧﯿﺪ ﺗﻨﮭﺎ ﺑﺎ ﻓﺸﺎر دادن ﯾﮏ دﮐﻤﮫ ﺑﮫ ﺷﺒﯿﮫ ﺳﺎزی ﻣﺪاری دﺳﺘﺮﺳﯽ ﭘﯿﺪا ﮐﻨﯿﺪ‪ .‬اﻃﻼﻋﺎت اﻟﮑﺘﺮﯾﮑﯽ ﻣﺪار‬
‫ﺷﻤﺎ ﺑﮫ ﻃﻮر اﺗﻮﻣﺎﺗﯿﮏ اﺳﺘﺨﺮاج ﺷﺪه ﺷﺒﯿﮫ ﺳﺎز آﻧﺎﻟﻮگ ﺑﻼﻓﺎﺻﻠﮫ ﻣﻨﺤﻨﯽ ھﺎی وﻟﺘﺎژ و ﺟﺮﯾﺎن آن را ﺑﮫ دﺳﺖ ﻣﯽ‬
‫آورد‪.‬‬

‫‪MOS layout :‬‬

‫ﻣﺎ از ﻧﺮم اﻓﺰار ‪ Microwind3‬ﺑﺮای رﺳﻢ ‪ layout‬و ﺷﺒﯿﮫ ﺳﺎزی رﻓﺘﺎر آن اﺳﺘﻔﺎده ﻣﯽ ﮐﻨﯿﻢ ‪.‬‬
‫ﺑﮫ داﯾﺮﮐﺘﻮری ای ﮐﮫ ﺑﺮﻧﺎﻣﮫ در آن ﮐﭙﯽ ﺷﺪه اﺳﺖ ﺑﺮوﯾﺪ)ﺑﮫ ﺻﻮرت ﭘﯿﺶ ﻓﺮض ‪ . (Microwind3‬روی‬
‫آﯾﮑﻮن ﺑﺮﻧﺎﻣﮫ داﺑﻞ ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬‬
‫ﭘﻨﺠﺮه ﻧﻤﺎﯾﺶ ﻧﺮم اﻓﺰار ‪ Microwind3‬ﺷﺎﻣﻞ ﭼﮭﺎرﭘﻨﺠﺮه اﺻﻠﯽ اﺳﺖ‪:‬‬
‫‪main menu,layout display window,icon menu,layer palette.‬‬
‫ﭘﻨﺠﺮه‪ layout‬از واﺣﺪ ‪ lambda‬اﺳﺘﻔﺎده ﻣﯽ ﮐﻨﺪ‪ .‬اﯾﻦ واﺣﺪ ﺑﺮ روی ﻧﺼﻒ ﺣﺪاﻗﻞ ﻃﻮل ﮐﺎﻧﺎل ﻗﺎﺑﻞ اﺳﺘﻔﺎده در‬
‫ﯾﮏ ﺗﮑﻨﻮﻟﻮژی ﺛﺎﺑﺖ ﺷﺪه اﺳﺖ‪.‬‬
‫ﺗﮑﻨﻮﻟﻮژی ﭘﯿﺶ ﻓﺮض ﯾﮏ ﺗﮑﻨﻮﻟﻮژی ‪ CMOS 0.12um‬ﺑﺎ ﺷﺶ ﻻﯾﮫ ﻓﻠﺰی اﺳﺖ ﺑﻨﺎﺑﺮاﯾﻦ ﻻﻣﺒﺪا ﺑﺮاﺑﺮ ﺑﺎ‬
‫‪ 0.06‬ﻣﯿﮑﺮوﻣﺘﺮ) ‪ (60 nm‬اﺳﺖ‪.‬‬

‫ﭘﻨﺠﺮه ﭘﻠﺖ در ﺳﻤﺖ راﺳﺖ ﺻﻔﺤﮫ ﻗﺮار دارد ﯾﮏ رﻧﮓ ﻗﺮﻣﺰ ﻧﺸﺎن دھﻨﺪه ﻻﯾﮫ ﻓﻌﻠﯽ اﺳﺖ‪.‬ﻻﯾﮫ اﻧﺘﺨﺎب ﺷﺪه اوﻟﯿﮫ‬
‫در ﭘﻠﺖ ﻻﯾﮫ ﭘﺎﻟﯽ ﺳﯿﻠﯿﮑﻮن اﺳﺖ‪.‬ﺑﺎ اﺳﺘﻔﺎده از روﻧﺪ زﯾﺮ ﺷﻤﺎ ﻣﯽ ﺗﻮاﻧﯿﺪ ﯾﮏ ﺗﺮاﻧﺰﯾﺴﺘﻮر ‪ n-channel MOS‬را‬
‫ﺑﮫ ﺻﻮرت دﺳﺘﯽ ﻃﺮاﺣﯽ ﮐﻨﯿﺪ‪.‬‬

‫‪2‬‬
‫‪-1‬اوﻟﯿﻦ ﮔﻮﺷﮫ ﻣﺴﺘﻄﯿﻞ را ﺑﺎ ﻣﺎوس ﺛﺎﺑﺖ ﮐﻨﯿﺪ‪.‬در ﺣﯿﻦ ﭘﺎﯾﯿﻦ ﻧﮕﮫ داﺷﺘﻦ دﮐﻤﮫ ﻣﺎوس آن را ﺑﮫ راس روﺑﺮوی‬
‫ﻣﺴﺘﻄﯿﻞ ﺣﺮﮐﺖ دھﯿﺪ ‪.‬دﮐﻤﮫ را رھﺎ ﮐﻨﯿﺪ اﯾﻦ ﮐﺎر ﯾﮏ ﻣﺴﺘﻄﯿﻞ درﻻﯾﮫ ﭘﺎﻟﯽ ﺳﯿﻠﯿﮑﻮن اﯾﺠﺎد ﻣﯽ ﮐﻨﺪ ﮐﮫ در ﺷﮑﻞ ﺑﻌﺪ‬
‫ﻣﺸﺎھﺪه ﻣﯽ ﺷﻮد‪.‬ﻋﺮض ﻣﺴﺘﻄﯿﻞ ﻧﺒﺎﯾﺪ ﮐﻤﺘﺮ از دو ﻻﻣﺒﺪا _ﮐﮫ ﺣﺪاﻗﻞ ﻋﺮض ﻧﺎﺣﯿﮫ ﭘﺎﻟﯽ ﺳﯿﻠﯿﮑﻮن اﺳﺖ_ ﺑﺎﺷﺪ‪.‬‬
‫‪-2‬ﻻﯾﮫ ﻓﻌﻠﯽ را ﺑﺎ ﮐﻠﯿﮏ ﺑﺮ روی دﮐﻤﮫ ﻧﻔﻮذ ‪ N+‬ﺑﺮ روی ﭘﻠﺖ ﺑﮫ ﻧﺎﺣﯿﮫ ﻧﻔﻮذ ‪ N+‬ﺗﻐﯿﯿﺮ دھﯿﺪ‪ .‬ﻣﻄﻤﺌﻦ ﺷﻮﯾﺪ ﮐﮫ‬
‫ﻻﯾﮫ ﻗﺮﻣﺰ ھﻢ اﮐﻨﻮن ﻧﺎﺣﯿﮫ ﻧﻔﻮذ اﺳﺖ‪.‬ﻧﺎﺣﯿﮫ ﻧﻔﻮذ ‪ n‬ردر زﯾﺮﻧﺎﺣﯿﮫ ﺗﺮﺳﯿﻢ ﺧﻮد ﻣﻄﺎﺑﻖ ﺷﮑﻞ ﺑﻌﺪ رﺳﻢ ﮐﻨﯿﺪ‪ .‬ﻧﻮاﺣﯽ‬
‫ﻧﻔﻮذ ‪ n‬ﺑﺎرﻧﮓ ﺳﺒﺰ ﻣﺸﺨﺺ ﻣﯽ ﺷﻮﻧﺪ‪ .‬ﻓﺼﻞ ﻣﺸﺘﺮک ﺑﯿﻦ ﻧﻮاﺣﯽ ﻧﻔﻮذ وﭘﺎﻟﯽ ﺳﯿﻠﯿﮑﻮن ﮐﺎﻧﺎل ﻗﻄﻌﮫ ‪ nMOS‬را‬
‫ﺗﺸﮑﯿﻞ ﻣﯽ دھﺪ‪.‬‬

‫‪Vertical aspect of the MOS‬‬

‫ﺑﺮ روی آﯾﮑﻮن ﻓﻮق ﮐﻠﯿﮏ ﮐﻨﯿﺪﺗﺎ ﺑﮫ ﺷﺒﯿﮫ ﺳﺎزی ﻓﺮآﯾﻨﺪ دﺳﺘﺮﺳﯽ ﭘﯿﺪا ﮐﻨﯿﺪ‬
‫)‪(Simulate→Process section in2D‬‬
‫ﻧﻤﺎﯾﺶ ﺳﻄﺢ ﻣﻘﻄﻊ ﺑﺎ ﯾﮏ ﮐﻠﯿﮏ ﻣﺎوس در ﻧﻘﻄﮫ اول و رھﺎ ﮐﺮدن آن در ﻧﻘﻄﮫ دوم ﻧﻤﺎﯾﺶ داده ﻣﯽ ﺷﻮد‪.‬‬

‫‪3‬‬
‫در ﻣﺜﺎل ﺷﮑﻞ ﻓﻮق ﺳﮫ ﮔﺮه در ﺳﻄﺢ ﻣﻘﻄﻊ ﻗﻄﻌﮫ ‪ n-channel MOS‬ﻇﺎھﺮ ﻣﯽ ﺷﻮﻧﺪ‪:‬ﮔﯿﺖ)ﻗﺮﻣﺰ(¸ﻧﺎﺣﯿﮫ ﻧﻔﻮذ‬
‫ﺳﻤﺖ ﭼﭗ ﮐﮫ ﺳﻮرس ﻧﺎﻣﯿﺪه ﻣﯽ ﺷﻮد)ﺳﺒﺰ( و ﻧﺎﺣﯿﮫ ﻧﻔﻮذ ﺳﻤﺖ راﺳﺖ ﮐﮫ درﯾﻦ ﻧﺎﻣﯿﺪه ﻣﯽ ﺷﻮد)ﺳﺒﺰ(اﯾﻦ ﻧﻮاﺣﯽ ﺑﺮ‬
‫روی ﯾﮏ زﯾﺮﻻﯾﮫ ﺧﺎﮐﺴﺮی رﻧﮓ ﻗﺮار دارﻧﺪ‪.‬ﯾﮏ ﻻﯾﮫ اﮐﺴﯿﺪ ﻧﺎزک ﮔﯿﺖ را اﯾﺰوﻟﮫ ﻣﯽ ﮐﻨﺪ‪.‬ﻣﺮاﺣﻞ ﻣﺨﺘﻠﻒ‬
‫اﮐﺴﯿﺪﺳﺎزی ﻣﻨﺠﺮ ﺑﮫ اﯾﺠﺎداﮐﺴﯿﺪھﺎی روی ﮔﯿﺖ ﺷﺪه اﻧﺪ‪.‬‬
‫‪Static Mos characteristics‬‬

‫ﺑﺮ روی آﯾﮑﻮن ﻣﺸﺨﺼﮫ ھﺎی ‪ MOS‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﭘﻨﺠﺮه ﻧﻤﺎﯾﺶ داده ﺷﺪه در ﺷﮑﻞ ‪ 2-5‬ﻇﺎھﺮ ﻣﯽ ﺷﻮد‪.‬اﯾﻦ ﻧﻤﻮدار‬
‫ﺑﯿﺎﻧﮕﺮ ﻣﺸﺨﺼﮫ ھﺎی اﺳﺘﺎﺗﯿﮑﯽ ‪ Id/Vd‬ﻗﻄﻌﮫ ‪ MOS‬اﺳﺖ‪.‬‬

‫‪4‬‬
‫در ﺷﮑﻞ ‪ 2-5‬ﻋﺮض ﮐﺎﻧﺎل ﻗﻄﻌﮫ ‪ 1.74 µm‬و ﻃﻮل ﮐﺎﻧﺎل ‪ 0.12 µm‬اﺳﺖ‪ .‬وﻟﺘﺎژ ﮔﯿﺖ ﺑﺰرگ )‪ (Vg=1.2V‬ﺑﮫ‬
‫ﺑﺎﻻﯾﯽ ﺗﺮﯾﻦ ﻣﻨﺤﻨﯽ ﻣﺮﺑﻮط اﺳﺖ ‪.‬ﺑﺮای ‪ Vg=0‬ھﯿﭻ ﺟﺮﯾﺎﻧﯽ ﺑﮫ ﺟﺮﯾﺎن ﻧﻤﯽ اﻓﺘﺪ‪.‬‬
‫ﺷﻤﺎ ﻣﯽ ﺗﻮاﻧﯿﺪ ﻣﻘﺎدﯾﺮ وﻟﺘﺎژھﺎی ‪ Vd,Vg,Vs‬را ﺑﺎ اﺳﺘﻔﺎده از ﻧﺸﺎﻧﮕﺮھﺎی وﻟﺘﺎژ ﻣﻮﺟﻮد در ﺳﻤﺖ راﺳﺖ‬
‫ﭘﻨﺠﺮه ﺗﻐﯿﯿﺮ دھﯿﺪ‪.‬ﯾﮏ ﺟﺮﯾﺎن ﻣﺎﮐﺰﯾﻤﻢ ﺣﺪود ‪ 1.5mA‬ﺑﮫ ازای ‪ Vg=1.2V, Vd=1.2V ,Vs=0.0‬ﺑﮫ دﺳﺖ ﻣﯽ‬
‫آﯾﺪ‪.‬ﭘﺎراﻣﺘﺮھﺎی ‪ MOS‬ﺑﮫ ﻣﺪل ‪ SPICE Level 3‬اﻋﻤﺎل ﻣﯽ ﺷﻮﻧﺪ‪.‬‬

‫‪Dynamic MOS behavior‬‬

‫اﯾﻦ ﭘﺎراﮔﺮاف ﺷﺒﯿﮫ ﺳﺎزی دﯾﻨﺎﻣﯿﮑﯽ ‪ MOS‬را ﺑﮫ ﻣﻨﻈﻮر ﺑﮫ ﻧﻤﺎﯾﺶ درآوردن وﯾﮋﮔﯽ ھﺎی ﮐﻠﯿﺪ زﻧﯽ آن در ﻧﻈﺮ‬
‫ﻣﯽ ﮔﯿﺮد‪.‬ﻣﺮﺳﻮﻣﺘﺮﯾﻦ ﺷﯿﻮه ﺑﺮای اﯾﻦ ﮐﺎر اﻋﻤﺎل ﯾﮏ ﺳﯿﮕﻨﺎل ﮐﻼک ﺑﮫ ﮔﯿﺖ و ﯾﮑﯽ ﺑﮫ ﺳﻮرس وﺳﭙﺲ ﻣﺸﺎھﺪه‬
‫ﺳﯿﮕﻨﺎل ﻣﻮﺟﻮد در درﯾﻦ اﺳﺖ‪.‬ﺧﻼﺻﮫ وﯾﮋﮔﯽ ھﺎی در دﺳﺘﺮﺳﯽ ﮐﮫ ﻣﯽ ﺗﻮاﻧﻨﺪ ﺑﮫ ‪ layout‬اﺿﺎﻓﮫ ﺷﻮﻧﺪ در زﯾﺮ‬
‫اراﺋﮫ ﺷﺪه اﻧﺪ‪.‬‬

‫‪-1‬ﯾﮏ ﺳﯿﮕﻨﺎل ﮐﻼک ﺑﮫ ﮔﯿﺖ اﻋﻤﺎل ﮐﻨﯿﺪ‪.‬روی آﯾﮑﻮن ﮐﻼک‪,‬ﮐﻠﯿﮏ ﮐﻨﯿﺪوﺳﭙﺲ روی ﮔﯿﺖ ﭘﺎﻟﯽ‬
‫ﺳﯿﻠﯿﮑﻮن ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﻣﻨﻮی ﮐﻼک ﺑﺎر دﯾﮕﺮ ﻧﻤﺎﯾﺎن ﻣﯽ ﺷﻮد‪.‬ﻧﺎم آن را ﺑﮫ ‪ Vgate‬ﺗﻐﯿﯿﺮ دھﯿﺪو‬
‫ﺑﺮروی ‪ OK‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ ﺗﺎ ﯾﮏ ﮐﻼک ﺑﺎ ﭘﺮﯾﻮد ‪ 0.5ns‬اﻋﻤﺎل ﺷﻮد ‪(0.225ns at 0, 25ps rise,‬‬
‫)‪. 0.225ns at 1, 25ps fall‬‬

‫‪-2‬ﯾﮏ ﺳﯿﮕﻨﺎل ﮐﻼک ﺑﮫ درﯾﻦ اﻋﻤﺎل ﮐﻨﯿﺪ ‪.‬روی آﯾﮑﻮن ﮐﻼک‪ ,‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﺑﺮ روی ﻧﺎﺣﯿﮫ ﻧﻔﻮذ‬
‫ﺳﻤﺖ ﭼﭗ ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﻣﻨﻮی ﮐﻼک ﺑﺎز ﻣﯽ ﺷﻮد‪.‬ﻧﺎم آن را ﺑﮫ ‪ Vdrain‬ﺗﻐﯿﯿﺮ دھﯿﺪ و روی ‪OK‬‬
‫ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﯾﮏ ﺳﯿﮕﻨﺎل ﮐﻼک ﭘﯿﺶ ﻓﺮض ﺑﺎ ﭘﺮﯾﻮد ‪ 1ns‬ﺗﻮﻟﯿﺪ ﻣﯽ ﺷﻮد‪.‬وﯾﮋﮔﯽ ھﺎی ﮐﻼک ﺑﮫ ﮔﺮه‬
‫ارﺳﺎل ﻣﯽ ﺷﻮد و در ﺳﻤﺖ راﺳﺖ ﻣﺎن ﻣﻮرد ﻧﻈﺮ ﺑﺎ ﻧﺎم ‪ Vdrain‬ﻇﺎھﺮ ﻣﯽ ﺷﻮد‪.‬‬

‫‪5‬‬
‫‪-3‬ﺧﺮوﺟﯽ را ﻣﺸﺎھﺪه ﮐﻨﯿﺪ‪ :‬روی آﯾﮑﻮن ‪ Visible‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ و ﺳﭙﺲ روی ﻧﺎﺣﯿﮫ ﻧﻔﻮذ ﺳﻤﺖ‬
‫راﺳﺖ ﮐﻠﯿﮏ ﻧﻤﻮده و ﺑﻌﺪ روی ‪ OK‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﺧﺎﺻﯿﺖ ‪) Visible‬ﻗﺎﺑﻞ ﻣﺸﺎھﺪه( ﺑﮫ ﮔﺮه ارﺳﺎل‬
‫ﻣﯽ ﺷﻮد‪ .‬ﻣﺘﻦ ‪ s1‬ﮐﮫ ﺑﮫ ﺷﮑﻞ ﻣﻮرب ﻧﺸﺎن داده ﺷﺪه‪ ,‬ﺑﮫ اﯾﻦ ﻣﻌﻨﯽ اﺳﺖ ﮐﮫ ﺷﮑﻞ ﻣﻮج اﯾﻦ ﮔﺮه در‬
‫ﺷﺒﯿﮫ ﺳﺎزی ﺑﻌﺪی ﻧﻤﺎﯾﺶ داده ﻣﯽ ﺷﻮد‪.‬‬

‫ھﻤﯿﺸﮫ ﻗﺒﻞ از ھﺮ ﺷﺒﯿﮫ ﺳﺎزی ای ﻃﺮاﺣﯽ ﺧﻮد را ‪ save‬ﮐﻨﯿﺪ ‪.‬اﻟﮕﻮرﯾﺘﻢ ﺷﺒﯿﮫ ﺳﺎزی آﻧﺎﻟﻮگ ﻣﻤﮑﻦ اﺳﺖ ﺑﺎﻋﺚ‬
‫اﯾﺠﺎد ﺧﻄﺎھﺎی ﺣﯿﻦ اﺟﺮا ﺷﻮﻧﺪ)‪ (run-time error‬ﮐﮫ ﺑﺎﻋﺚ از دﺳﺖ رﻓﺘﻦ ﺑﺮﺧﯽ ازاﻃﻼﻋﺎت ‪ layout‬ﺷﻮﻧﺪ‪.‬ﺑﺮ‬
‫روی ‪ File→Save as‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ وﺳﭙﺲ ﺑﺎﺗﻌﯿﯿﻦ ﻧﺎم ﺑﺮای ﻃﺮاﺣﯽ آﻧﺮا ذﺧﯿﺮه ﮐﻨﯿﺪ‪.‬‬

‫‪Analog Simulation‬‬
‫ﺑﺮ روی ‪ Simulate→Start Simulation‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ ‪ .‬دﯾﺎﮔﺮام ﺗﺎﯾﻤﯿﻨﮓ)زﻣﺎﻧﺒﻨﺪی( ﻗﻄﻌﮫ ‪ nMOS‬ﻇﺎھﺮ‬
‫ﻣﯽ ﺷﻮد ﮐﮫ در ﺷﮑﻞ ‪ 2-7‬ﻣﺸﺎھﺪه ﻣﯽ ﺷﻮد‪.‬‬
‫ﺑﺮای اﻧﺠﺎم ﺷﺒﯿﮫ ﺳﺎزی ھﺎی دﯾﮕﺮ روی ‪ More‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ وﺑﺮای ﺑﺎزﮔﺸﺖ ﺑﮫ ﻣﺤﯿﻂ وﯾﺮاﯾﺸﮕﺮ روی ‪Close‬‬
‫ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬‬

‫‪6‬‬
‫‪Layout considerations‬‬
‫اﯾﻤﻦ ﺗﺮﯾﻦ راه ﺑﺮای اﯾﺠﺎد ﯾﮏ ﻗﻄﻌﮫ ‪ MOS‬اﺳﺘﻔﺎده از اﻣﮑﺎن ‪ MOS generator‬ﻧﺮم اﻓﺰار اﺳﺖ‪.‬در ﭘﻠﺖ‚روی‬
‫آﯾﮑﻮن ‪. MOS generator‬ﭘﻨﺠﺮه ای ﺑﮫ ﺷﮑﻠﯽ ﮐﮫ در زﯾﺮ آﻣﺪه اﺳﺖ ﻇﺎھﺮ ﻣﯽ ﺷﻮد ‪.‬ﭘﺎراﻣﺘﺮھﺎی ﻗﺎﺑﻞ ﻣﻘﺪاردھﯽ‬
‫ﻋﺮض‚ﻃﻮل‚ﺗﻌﺪاد ﮔﯿﺖ ھﺎی ﻣﻮازی و ﻧﻮع ﻗﻄﻌﮫ ‪(n or p) MOS‬ھﺴﺘﻨﺪ‪.‬ﺑﮫ ﺻﻮرت ﭘﯿﺶ ﻓﺮض اﺗﺼﺎﻻت ﻓﻠﺰی‬
‫)‪ (interconnects‬و اﺗﺼﺎﻻت ﺑﯿﻦ ﻻﯾﮫ ھﺎ )‪ (contacts‬ﺑﮫ ﺳﻮرس و درﯾﻦ ﻗﻄﻌﮫ اﺿﺎﻓﮫ ﻣﯽ ﺷﻮﻧﺪ‪.‬ﺷﻤﺎ ھﻤﭽﻨﯿﻦ‬
‫ﻣﯽ ﺗﻮاﻧﯿﺪ ﯾﮏ اﺗﺼﺎل ﻓﻠﺰی اﺿﺎﻓﯽ ‪ metal2‬ﺑﺮ روی ﻻﯾﮫ‪ metal1‬ﺑﺮای درﯾﻦ و ﺳﻮرس اﯾﺠﺎد ﮐﻨﯿﺪ‪.‬‬

‫‪7‬‬
‫‪The MOS Models‬‬

‫‪MOS level 1‬‬

‫ﺑﺮای ارزﯾﺎﺑﯽ ﺟﺮﯾﺎن ‪ Ids‬ﺑﯿﻦ ﺳﻮرس ودرﯾﻦ ﺑﮫ ﻋﻨﻮان ﺗﺎﺑﻌﯽ از ‪ Vd,Vg,Vs‬ﺷﻤﺎ ﻣﻤﮑﻦ اﺳﺖ ازﻣﺪل ﻗﺪﯾﻤﯽ اﻣﺎ‬
‫ﺳﺎده ‪ MODEL 1‬ﮐﮫ در زﯾﺮ ﺗﻮﺻﯿﻒ ﺷﺪه اﺳﺖ اﺳﺘﻔﺎد ﮐﻨﯿﺪ‪.‬‬

‫ﻣﻮﻗﻊ ﮐﺎر ﺑﺎ ﺗﮑﻨﻮﻟﻮژی ‪ SUB-MICRON‬در ﻣﻮرد ﭘﯿﺶ ﺑﯿﻨﯽ ﺟﺮﯾﺎن ﻣﺪل ‪ 1‬ﺑﯿﺶ از ‪ 4‬ﺑﺮاﺑﺮ ﺧﻮﺷﺒﯿﻨﺎﻧﮫ ﺗﺮاز‬
‫اﻧﺪازه ﮔﯿﺮی ھﺎی واﻗﻌﯽ اﺳﺖ‪.‬‬
‫)ھﻤﺎﻧﻄﻮر ﮐﮫ در ﺟﺪول ﻓﻮق ﺑﮫ ازای ﯾﮏ ‪ 10x0.12μm n-channel MOS‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪(.‬‬

‫‪8‬‬
‫‪The MOS Model 3‬‬

‫ﺑﺮای ارزﯾﺎﺑﯽ ﺟﺮﯾﺎن ‪ Ids‬ﺑﯿﻦ ﺳﻮرس ودرﯾﻦ ﺑﮫ ﻋﻨﻮان ﺗﺎﺑﻌﯽ از ‪ Vd,Vg,Vs‬ﻣﺎ ﻣﻌﻤﻮﻻ از ﻣﻌﺎدﻻت زﯾﺮ ﮐﮫ از‬
‫ﻓﺮﻣﻮل ھﺎی ﻣﺪل‪ 3‬اﺳﭙﺎﯾﺲ ﮔﺮﻓﺘﮫ ﺷﺪه اﻧﺪ اﺳﺘﻔﺎده ﻣﯽ ﮐﻨﯿﻢ‪.‬اﯾﻦ ﻓﺮﻣﻮل ھﺎ از ﻣﺪل ‪ 1‬ﻣﺸﺘﻖ ﺷﺪه اﻧﺪ و ﻣﺠﻤﻮﻋﮫ ای‬
‫از ﻣﺤﺪودﯾﺖ ھﺎی ﻓﯿﺰﯾﮑﯽ را ﺑﮫ ﯾﮏ روش ﻧﯿﻤﮫ ﺗﺠﺮﺑﯽ در ﻣﺤﺎﺳﺒﺎت در ﻧﻈﺮ ﻣﯽ ﮔﯿﺮﻧﺪ‪.‬‬

‫ﯾﮑﯽ از ﻣﮭﻤﺘﺮﯾﻦ ﺗﻐﯿﯿﺮات در اﯾﻦ ﻣﺪل ﺗﻌﺮﯾﻒ ‪ Vds‬اﺷﺒﺎع اﺳﺖ ‪ ,‬ﯾﻌﻨﯽ وﻟﺘﺎژی ﮐﮫ در آن ﺟﺮﯾﺎن اﺷﺒﺎع ﺷﺪه و‬
‫اﻓﺰاﯾﺶ ﻧﻤﯽ ﯾﺎﺑﺪ ھﻤﺎﻧﻄﻮر ﮐﮫ درﻣﺪل‪ 1‬اﺗﻔﺎق ﻣﯽ اﻓﺘﺪ)ﺷﮑﻞ ‪. (2-11‬اﯾﻦ اﺛﺮ اﺷﺒﺎع در ﻃﻮل ھﺎی ﮐﺎﻧﺎل ﺑﺎرﯾﮏ‬
‫دارای اھﻤﯿﺖ اﺳﺖ‪.‬‬

‫‪The BSIM4 MOS Model‬‬

‫ﻣﺪل ﺟﺪﯾﺪ ﮐﮫ ‪ BSIM4‬ﻧﺎﻣﯿﺪه ﻣﯽ ﺷﻮد در ﺳﺎل ‪ 2000‬ﻣﻌﺮﻓﯽ ﺷﺪه اﺳﺖ‪.‬ﯾﮏ ﻧﺴﺨﮫ ﺳﺎده ﺷﺪه از اﯾﻦ ﻣﺪل ﺑﮫ‬
‫وﺳﯿﻠﮫ ‪ Microwind 3‬ﭘﺸﺘﯿﺒﺎﻧﯽ ﻣﯽ ﺷﻮد و ﺑﺮای ﺷﺒﯿﮫ ﺳﺎزی ھﺎی ﺗﮑﻨﻮﻟﻮژی ‪ ultra-dep submicron‬ﺗﻮﺻﯿﮫ‬
‫ﻣﯽ ﺷﻮد‪ BSIM4.‬ھﻨﻮز ھﻢ ھﻤﺎن ﻧﻮاﺣﯽ ﻋﻤﻠﮑﺮد ﺗﺮاﻧﺰﯾﺴﺘﻮر را ﮐﮫ در ﻣﺪل ‪ 3‬ﺗﻮﺻﯿﻒ ﺷﺪه اﻧﺪ در ﻧﻈﺮ ﻣﯽ‬
‫ﮔﯿﺮد )‪(linear for low Vds, saturated for high Vds, subthreshold for Vgs<Vt‬‬
‫اﻣﺎ ﯾﮏ ﭘﯿﻮﺳﺘﮕﯽ ﻋﺎﻟﯽ ﺑﯿﻦ اﯾﻦ ﻧﻮاﺣﯽ ﺑﮫ وﺟﻮد ﻣﯽ آورد‪ BSIM4.‬ﯾﮏ ﻧﺎﺣﯿﮫ ﺟﺪﯾﺪ ﮐﮫ در آن اﺛﺮ ‪impact‬‬
‫‪ ionization‬ﺗﺎﺛﯿﺮﮔﺬار اﺳﺖ ﺗﻌﺮﯾﻒ ﻣﯽ ﮐﻨﺪ‪.‬‬
‫ﺗﻌﺪاد ﭘﺎراﻣﺘﺮھﺎی در ﻧﻈﺮ ﮔﺮﻓﺘﮫ ﺷﺪه درﻧﺴﺨﮫ رﺳﻤﯽ اﯾﻦ ﻣﺪل ‪ 300‬ﭘﺎراﻣﺘﺮ اﺳﺖ‪.‬ﺑﺨﺶ اﻋﻈﻢ اﯾﻦ ﭘﺎراﻣﺘﺮھﺎ در‬
‫ﭘﯿﺎده ﺳﺎزی ﻣﺎ اﺳﺘﻔﺎده ﻧﺸﺪه اﺳﺖ‪.‬ﻣﺎ ﺑﺮای اھﺪاف آﻣﻮزﺷﯽ ﺑﺮ روی ﺗﺎﺛﯿﺮﮔﺬارﺗﺮﯾﻦ ﭘﺎراﻣﺘﺮھﺎ ﺗﻤﺮﮐﺰ ﻣﯽ ﮐﻨﯿﻢ‪.‬‬
‫ﺗﻨﻈﯿﻢ ﭘﺎراﻣﺘﺮھﺎ ﺑﮫ ﺣﺪود ‪ 20‬ﻣﻮرد ﮐﺎھﺶ ﯾﺎﻓﺘﮫ اﺳﺖ ﮐﮫ در ﺳﻤﺖ راﺳﺖ ﺷﮑﻞ‪ 2-12‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬
‫‪9‬‬
Features in the full version

10
‫‪The Inverter‬‬

‫اﯾﻦ ﺑﺨﺶ اﯾﻨﻮرﺗﺮ ‪ CMOS‬را در ﺳﻄﺢ ﻣﻨﻄﻘﯽ ﺑﺎ اﺳﺘﻔﺎده از وﯾﺮاﯾﺸﮕﺮ و ﺷﺒﯿﮫ ﺳﺎز ﻣﻨﻄﻘﯽ ‪ DSCH3‬ودر ﺳﻄﺢ‬
‫‪ layout‬ﺑﺎ اﺳﺘﻔﺎده از اﺑﺰار ‪ MICROWIND3‬ﺗﻮﺻﯿﻒ ﻣﯽ ﮐﻨﺪ‪.‬‬

‫‪The logic inverter‬‬

‫در اﯾﻦ ﻗﺴﻤﺖ ﯾﮏ ﻣﺪار اﯾﻨﻮرﺗﺮ ‪ load‬ﺷﺪه وﺷﺒﯿﮫ ﺳﺎزی ﻣﯽ ﺷﻮد‪.‬در ﻣﻨﻮی اﺻﻠﯽ روی ‪ File→Open‬ﮐﻠﯿﮏ‬
‫ﮐﻨﯿﺪ‪.‬در ﻟﯿﺴﺖ‚‪ INV.SCH‬را اﻧﺘﺨﺎب ﮐﻨﯿﺪ‪.‬در اﯾﻦ ﻣﺪار ﯾﮏ ﮐﻠﯿﺪ درﺳﻤﺖ ﭼﭗ اﯾﻨﻮرﺗﺮ و ﯾﮏ ‪ LED‬در ﺳﻤﺖ‬
‫راﺳﺖ آن ﻗﺮار دارد‪.‬در ﻣﻨﻮی اﺻﻠﯽ ‪ Simulate→Start simulation‬را ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬‬

‫ﺣﺎل ﺑﺮ روی ﮐﻠﯿﺪ واﻗﻊ در ﻣﺪار ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﻧﺘﯿﺠﮫ در در ‪ LED‬ﻧﻤﺎﯾﺶ داده ﻣﯽ ﺷﻮد‪.‬رﻧﮓ ﻗﺮﻣﺰ ﺑﯿﺎﻧﮕﺮ ﻣﻨﻄﻖ‬
‫"‪ "1‬و رﻧﮓ ﻣﺸﮑﯽ ﺑﯿﺎﻧﮕﺮ ﻣﻨﻄﻖ "‪ "0‬اﺳﺖ‪ .‬ﮐﻠﯿﺪ ‪ Stop simulation‬را ﮐﮫ درﺷﮑﻞ زﯾﺮ ﻧﺸﺎن داده ﺷﺪه ﻓﺸﺎر‬
‫دھﯿﺪ ﺗﺎ ﺑﮫ ﻣﺤﯿﻂ وﯾﺮاﯾﺸﮕﺮ ﺑﺎزﮔﺮدﯾﺪ‪.‬‬

‫روی آﯾﮑﻮن ‪ chronogram‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ ﺗﺎ ﺑﮫ ﻧﻤﻮدارھﺎی زﻣﺎﻧﯽ ﺷﺒﯿﮫ ﺳﺎزی ﭘﯿﺸﯿﻦ دﺳﺘﺮﺳﯽ ﭘﯿﺪا ﮐﻨﯿﺪ )ﺷﮑﻞ‪(3-3‬‬
‫‪.‬ھﻤﺎﻧﻄﻮر ﮐﮫ در ﺷﮑﻞ ﻣﻮج دﯾﺪه ﻣﯽ ﺷﻮد‚ﺳﯿﮕﻨﺎل ﺧﺮوﺟﯽ ﻋﮑﺲ ﻣﻨﻄﻘﯽ ﺳﯿﮕﻨﺎل ﺧﺮوﺟﯽ اﺳﺖ‪.‬‬
‫‪11‬‬
 ‫روی ﺳﻤﺒﻞ ‪ INV‬داﺑﻞ ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪,‬ﭘﻨﺠﺮه ﺧﻮاص ﺳﻤﺒﻞ ﻓﻌﺎل ﻣﯽ ﺷﻮد‪.‬در اﯾﻦ ﭘﻨﺠﺮه ﺗﻮﺻﯿﻒ ‪ VERILOG‬در‬
‫ﺳﻤﺖ ﭼﭗ وﻟﯿﺴﺖ ﭘﺎﯾﮫ ھﺎ در ﺳﻤﺖ راﺳﺖ ﻇﺎھﺮ ﻣﯽ ﺷﻮد‪.‬ﻣﺠﻤﻮﻋﮫ ای از اﻣﮑﺎﻧﺎت رﺳﻢ ﻧﯿﺰ در ھﻤﯿﻦ ﭘﻨﺠﺮه وﺟﻮد‬
‫دارد‪.‬ﺑﮫ ﺗﺎﺧﯿﺮ ﮔﯿﺖ)در ﺗﮑﻨﻮﻟﻮژی ﭘﯿﺶ ﻓﺮض ‪ fanout ‚( 0.03ns‬ﮐﮫ ﺑﯿﺎﻧﮕﺮ ﺗﻌﺪاد ﺳﻠﻮل ھﺎی ﻣﺘﺼﻞ ﺑﮫ ﭘﺎﯾﮫ‬
‫ﺧﺮوﺟﯽ اﺳﺖ)در اﯾﻨﺠﺎ ﯾﮏ ﺳﻠﻮل( و ﺗﺎﺧﯿﺮ ﺳﯿﻢ ﺑﺎ ﺗﻮﺟﮫ ﺑﮫ اﺗﺼﺎل اﯾﻦ ﺳﻠﻮل)ﯾﮏ ﺗﺎﺧﯿﺮ ‪ 0.140ns‬اﺿﺎﻓﯽ( ﺗﻮﺟﮫ‬
‫ﮐﻨﯿﺪ‪.‬‬

‫‪The CMOS Inverter‬‬

‫ﻃﺮاﺣﯽ اﯾﻨﻮرﺗﺮ ‪ CMOS‬ﺑﺎ ﺟﺰﺋﯿﺎت در ﺷﮑﻞ زﯾﺮ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪12‬‬
‫‪Manual Layout Of The Inverter‬‬

‫‪MOS‬‬ ‫در اﯾﻦ ﭘﺎراﮔﺮاف ﻓﺮاﯾﻨﺪ ﻃﺮاﺣﯽ دﺳﺘﯽ ‪ layout‬ﯾﮏ اﯾﻨﻮرﺗﺮ ‪ CMOS‬ﺗﻮﺻﯿﻒ ﺷﺪه اﺳﺖ‪.‬روی آﯾﮑﻮن‬
‫‪ generator‬روی ﭘﻠﺖ ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﭘﻨﺠﺮه زﯾﺮ ﻧﻤﺎﯾﺶ داده ﻣﯽ ﺷﻮد‪.‬ﺑﮫ ﺻﻮرت ﭘﯿﺶ ﻓﺮض ﻃﻮل ﭘﯿﺸﻨﮭﺎدی‪,‬ﺣﺪاﻗﻞ‬
‫ﻃﻮل در دﺳﺘﺮس در ﺗﮑﻨﻮﻟﻮژی)‪ (2λ‬وﻋﺮض )‪ (10λ‬اﺳﺖ‪.‬روی ‪ Generate Device‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ ودر وﺳﻂ‬
‫ﺻﻔﺤﮫ ﻧﻤﺎﯾﺶ ﮐﻠﯿﮏ ﮐﻨﯿﺪ ﺗﺎﻗﻄﻌﮫ در ﺻﻔﺤﮫ ﻗﺮار ﮔﯿﺮد‪.‬‬
‫دوﺑﺎره ﺑﺮ روی آ ﯾﮑﻮن ‪ MOS generator‬در ﭘﻠﺖ ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬ﻧﻮع ﻗﻄﻌﮫ را ﺑﺎ زدن ﯾﮏ ﺗﯿﮏ روی ‪p-channel‬‬
‫ﺗﻐﯿﯿﺮ دھﯿﺪ وروی ‪ Generate Device‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ‪.‬در ﺑﺎﻻی ﻗﻄﻌﮫ ‪ nMOS‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ ﺗﺎﻗﻄﻌﮫ ‪ pMOS‬در‬
‫ﺻﻔﺤﮫ ﻗﺮار ﮔﯿﺮد‪.‬ﻧﺘﯿﺠﮫ در ﺷﮑﻞ ‪ 3-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪Connection between devices‬‬

‫‪13‬‬
‫درﺳﻠﻮﻟﮭﺎی ‪ MOS‬ﻓﻠﺰ و ﭘﺎﻟﯽ ﺳﯿﻠﯿﮑﻮن ﺑﮫ ﻋﻨﻮان اﺗﺼﺎﻻت ﺳﯿﮕﻨﺎل ﺑﮫ ﮐﺎر ﻣﯽ روﻧﺪ‪.‬ﻓﻠﺰ رﺳﺎﻧﺎی ﺑﺴﯿﺎر ﺑﮭﺘﺮی‬
‫ﻧﺴﺒﺖ ﺑﮫ ﭘﺎﻟﯽ ﺳﯿﻠﯿﮑﻮن اﺳﺖ‪.‬ﺑﻨﺎﺑﺮاﯾﻦ ﭘﺎﻟﯽ ﺗﻨﮭﺎ ﺑﺮای اﺗﺼﺎل ﮔﯿﺖ ھﺎ ﺑﮫ ﮐﺎر ﻣﯽ رود از ﻗﺒﯿﻞ ﭘﻞ ﺑﯿﻦ ﮔﯿﺖ‬
‫ﺗﺮاﻧﺰﯾﺴﺘﻮرھﺎی ‪ pMOS‬و ‪ nMOS‬ﮐﮫ در دﯾﺎﮔﺮام ﺷﻤﺎﺗﯿﮏ ﺷﮑﻞ ‪ 3-5‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬
‫ﭘﺎﻟﯽ ﺑﮫ ﻧﺪرت ﺑﺮای اﺗﺼﺎﻻت ﻃﻮﻻﻧﯽ ﺑﮫ ﮐﺎر ﻣﯽ رود ﺑﮫ ﺟﺰدرﻣﻮاﻗﻌﯽ ﮐﮫ ﯾﮏ ﻣﻘﺎوﻣﺖ ﺑﺰرگ ﻣﻮرد ﻧﯿﺎز ﺑﺎﺷﺪ‪.‬‬
‫در ‪ layout‬ﻧﺸﺎن داده ﺷﺪه در ﺷﮑﻞ ‪ 3-5‬ﭘﻞ ﭘﺎﻟﯽ ﺳﯿﻠﯿﮑﻮﻧﯽ ﮔﯿﺖ دو ﺗﺮاﻧﺰﯾﺴﺘﻮر را ﺑﮫ ھﻢ ﻣﺘﺼﻞ ﻣﯽ ﮐﻨﺪ‪.‬ﭘﺎﻟﯽ‬
‫ﺳﯿﻠﯿﮑﻮن ﺑﮫ ﻋﻨﻮان ﮐﻨﺘﺮل ﮔﯿﺖ وﭘﻞ ﺑﯿﻦ دو ﺗﺮاﻧﺰﯾﺴﺘﻮرﻋﻤﻞ ﻣﯽ ﮐﻨﺪ‪.‬‬

‫‪Useful Editing Tools‬‬

‫دﺳﺘﻮرات زﯾﺮ ﻣﻤﮑﻦ اﺳﺖ در ﻃﺮاﺣﯽ ‪ layout‬و ﻓﺮاﯾﻨﺪھﺎی ﺻﺤﺖ آزﻣﺎﯾﯽ ﺑﮫ ﺷﻤﺎ ﮐﻤﮏ ﮐﻨﻨﺪ‪.‬‬

‫‪14‬‬
‫‪Metal-to-poly‬‬

‫از آﻧﺠﺎ ﮐﮫ ﭘﺎﻟﯽ رﺳﺎﻧﺎی ﺿﻌﯿﻔﯽ اﺳﺖ ‚ﻓﻠﺰﺑﺮای ﻣﺴﯿﺮ ھﺎی ﺳﯿﮕﻨﺎل و ﺗﻐﺬﯾﮫ ﺗﺮﺟﯿﮫ داده ﻣﯽ ﺷﻮد‪.‬ﺑﻨﺎﺑﺮاﯾﻦ اﺗﺼﺎل‬
‫ورودی ﮔﯿﺖ اﯾﻨﻮرﺗﺮ ﺑﺎ اﺳﺘﻔﺎده از ﻓﻠﺰ اﯾﺠﺎد ﻣﯽ ﺷﻮد‪.‬ﻓﻠﺰ و ﭘﺎﻟﯽ ﺑﮫ وﺳﯿﻠﮫ ﯾﮏ ﻻﯾﮫ اﮐﺴﯿﺪ ﮐﮫ ﻣﺎﻧﻊ از اﯾﺠﺎد ﻣﺴﯿﺮ‬
‫اﻟﮑﺘﺮﯾﮑﯽ ﻣﯽ ﺷﻮد از ھﻢ ﺟﺪا ﻣﯽ ﺷﻮﻧﺪ ‪.‬ﺑﻨﺎﺑﺮاﯾﻦ ﯾﮏ ﻧﺎﺣﯿﮫ ﻓﻠﺰ ﮐﮫ روی ﯾﮏ ﻧﺎﺣﯿﮫ ﭘﺎﻟﯽ رﺳﻢ ﺷﺪه اﺳﺘﺎﺟﺎزه اﯾﺠﺎد‬
‫ﯾﮏ اﺗﺼﺎل اﻟﮑﺘﺮﯾﮑﯽ را ﻧﻤﯽ دھﺪ)ﺷﮑﻞ ‪ .(3-6‬ﺑﺮای اﯾﺠﺎد ﯾﮏ ارﺗﺒﺎط اﻟﮑﺘﺮﯾﮑﯽ ﯾﮏ اﺗﺼﺎل ﻓﯿﺰﯾﮑﯽ ﻻزم اﺳﺖ‪.‬‬
‫اﯾﻦ اﺗﺼﺎل را ‪ contact‬ﻣﯽ ﻧﺎﻣﻨﺪ‪.‬ﺷﻤﺎ ﻣﯽ ﺗﻮاﻧﯿﺪ ﺑﺎ اﺳﺘﻔﺎده اﻣﮑﺎﻧﺎت داﺧﻞ ﭘﻠﺖ ﯾﮏ ‪ contact‬ﺑﯿﻦ ﻓﻠﺰ و ﭘﺎﻟﯽ‬
‫ﺳﯿﻠﯿﮑﻮن در ‪ layout‬اﯾﺠﺎد ﮐﻨﯿﺪ‪.‬‬

‫‪ Process Simulator‬ﻧﻤﺎی ﻋﻤﻮدی ﭼﯿﻨﺶ )‪ (layout‬را ھﻤﺎﻧﻄﻮر ﮐﮫ ﭘﺲ از ﺳﺎﺧﺖ ﺧﻮاھﺪ ﺷﺪ‪ ,‬ﻧﺸﺎن ﻣﯽ دھﺪ‪.‬‬

‫‪15‬‬
‫اﯾﻦ وﯾﮋﮔﯽ ﮐﻤﮏ ﻣﮭﻤﯽ ﺑﺮای درک ﺳﺎﺧﺘﺎر ﻣﺪار واﯾﻦ ﮐﮫ ﻻﯾﮫ ھﺎ ﭼﮕﻮﻧﮫ روی ھﻢ ﻗﺮار ﻣﯽ ﮔﯿﺮﻧﺪ اﺳﺖ‪.‬ﯾﮏ ﮐﻠﯿﮏ‬
‫در ﺳﻤﺖ راﺳﺖ ﭼﯿﻨﺶ ﺗﺮاﻧﺰﯾﺴﺘﻮر ﮐﺎﻧﺎل ‪ n‬و رھﺎ ﮐﺮدن ﻣﻮس در ﺳﻤﺖ راﺳﺖ آن ﻧﻤﺎﯾﺶ ﻣﻘﻄﻌﯽ ﺷﮑﻞ ‪ 3-9‬را‬
‫ﻧﺘﯿﺠﮫ ﻣﯽ دھﺪ‪.‬‬

‫‪Supply connections‬‬

‫ﻗﺪم ﺑﻌﺪی ﻃﺮاﺣﯽ‪ ,‬اﻓﺰودن اﺗﺼﺎﻻت ﺗﻐﺬﯾﮫ اﺳﺖ ﮐﮫ ﺷﺎﻣﻞ ﺗﻐﺬﯾﮫ ﻣﺜﺒﺖ ‪ VDD‬وﺗﻐﺬﯾﮫ زﻣﯿﻦ ‪ VSS‬ﻣﯽ ﺷﻮد‪.‬ﻣﺎ از‬
‫ﻻﯾﮫ ﻓﻠﺰ‪ 2‬ﺑﺮای اﯾﺠﺎد اﺗﺼﺎﻻت ﺗﻐﺬﯾﮫ اﻓﻘﯽ اﺳﺘﻔﺎده ﻣﯽ ﮐﻨﯿﻢ‪.‬ﺑﺰرگ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ ﺧﻄﻮط ﻓﻠﺰی ﺗﻐﺬﯾﮫ‚ ﻣﻘﺎوﻣﺖ را‬
‫ﮐﺎھﺶ داده و از ﻓﺸﺎر اﻟﮑﺘﺮﯾﮑﯽ ﺑﯿﺶ از ﺣﺪ ﺟﻠﻮﮔﯿﺮی ﻣﯽ ﮐﻨﺪ‪.‬ﺳﺎده ﺗﺮﯾﻦ راه ﺑﺮای اﯾﺠﺎد ﯾﮏ اﺗﺼﺎل ﻓﯿﺰﯾﮑﯽ‬
‫اﻓﺰودن ﯾﮏ ﮐﺎﻧﺘﮑﺖ از ﻧﻮع ‪ metal/Metal2‬اﺳﺖ ﮐﮫ ﻣﯽ ﺗﻮان آن را در ﭘﻠﺖ ﯾﺎﻓﺖ‪.‬اﺗﺼﺎل از ﻃﺮﯾﻖ ‪ via‬ﺑﯿﻦ ﻻﯾﮫ‬
‫ھﺎی و‪ metal2‬و‪ metal‬اﯾﺠﺎد ﻣﯽ ﺷﻮد‪.‬‬
‫ﻣﺮﺣﻠﮫ ﻧﮭﺎﯾﯽ ﻃﺮاﺣﯽ ﭼﯿﻨﺶ ﻋﺒﺎرت اﺳﺖ از اﻓﺰودن اﺗﺼﺎﻻت ﭘﻼرﯾﺰاﺳﯿﻮن‪ .‬اﯾﻦ اﺗﺼﺎﻻت‚وﻟﺘﺎژھﺎی ﺗﻐﺬﯾﮫ‬
‫‪VSS‬و‪ VDD‬را ﺑﮫ ﻧﻮاﺣﯽ ﺣﺠﯿﻢ ﻗﻄﻌﮫ ﻣﯽ ﺑﺮﻧﺪ‪ .‬ﺑﮫ ﯾﺎد داﺷﺘﮫ ﺑﺎﺷﯿﺪ ﮐﮫ ﻧﺎﺣﯿﮫ ﭼﺎه ‪ n‬ھﻤﯿﺸﮫ ﺑﺎﯾﺪ ﺑﮫ ﯾﮏ وﻟﺘﺎژ‬
‫ﺑﺰرگ ﭘﻼرﯾﺰه ﺷﻮد ﺗﺎ از اﺗﺼﺎل ﮐﻮﺗﺎه ﺑﯿﻦ ‪VSS‬و‪ VDD‬ﺟﻠﻮﮔﯿﺮی ﺷﻮد‪.‬اﺿﺎﻓﮫ ﮐﺮدن ﭘﻼرﯾﺰاﺳﯿﻮن ‪ VDD‬در‬
‫ﻧﺎﺣﯿﮫ ﭼﺎه ‪ n‬ﯾﮏ ﻗﺎﻋﺪه اﮐﯿﺪ و ﺿﺮوری اﺳﺖ‪.‬‬

‫‪16‬‬
‫‪Process steps to build the inverter‬‬

‫در اﯾﻦ ﻧﻘﻄﮫ ﺷﺎﯾﺪ ﺟﺎﻟﺐ ﺑﺎﺷﺪ ﮐﮫ ﻣﺮاﺣﻞ ﺳﺎﺧﺖ را ﺑﮫ ھﻤﺎن ﺗﺮﺗﯿﺒﯽ ﮐﮫ در ﮐﺎرﺧﺎﻧﮫ ﺳﺎزﻧﺪه اﺗﻔﺎق ﻣﯽ اﻓﺘﺪ ﺑﯿﺎن ﮐﻨﯿﻢ‪.‬‬
‫ﻧﺮم اﻓﺰار‪ MW3‬ﺑﺮای اﯾﻦ ﻣﻨﻈﻮر ﯾﮏ ﻧﺸﺎن دھﻨﺪه ﻓﺮآﯾﻨﺪ ‪ 3D‬دارد‪ .‬روی ‪Simulate→Process steps in 3D‬‬
‫ﺷﺒﯿﮫ ﺳﺎزی ﺳﺎﺧﺖ ‪ CMOS‬ﺑﮫ ﺻﻮرت ﻗﺪم ﺑﮫ ﻗﺪم ﺑﺎ ﯾﮏ ﮐﻠﯿﮏ ﺑﺮ روی ‪ Next Step‬اﻧﺠﺎم ﻣﯽ ﺷﻮد‪.‬‬
‫در ﺷﮑﻞ ‪ 3-11‬ﺗﺼﻮﯾﺮ ﺳﻤﺖ ﭼﭗ ﻧﺸﺎن دھﻨﺪه ﻗﻄﻌﮫ ‪, nMOS‬ﻗﻄﻌﮫ ‪,pMOS‬ﮔﯿﺖ ﻣﺸﺘﺮک از ﺟﻨﺲ ﭘﺎﻟﯽ وﮐﺎﻧﺘﮑﺖ‬
‫ھﺎﺳﺖ‪.‬ﺗﺼﻮﯾﺮ ﺳﻤﺖ راﺳﺖ ﻧﺸﺎﻧﺪھﻨﺪه ھﻤﺎن ﺑﺨﺶ ﭼﯿﻨﺶ ﺑﺎ ﻻﯾﮫ ھﺎی ﻓﻠﺰی ﻗﺮار داده ﺷﺪه روی ﻋﻨﺎﺻﺮ ﻓﻌﺎل اﺳﺖ‪.‬‬

‫‪17‬‬
‫‪Inverter Simulation‬‬

‫ﺷﺒﯿﮫ ﺳﺎزی اﯾﻨﻮرﺗﺮ ﺑﮫ ﺻﻮرت زﯾﺮ اﻧﺠﺎم ﻣﯽ ﺷﻮد‪.‬اﺑﺘﺪا ﯾﮑﻤﻨﺒﻊ ﺗﻐﺬﯾﮫ‪ (1.2V) VDD‬ﺑﮫ ﺧﻂ ﺗﻐﺬﯾﮫ ﺑﺎﻻﯾﯽ ﻓﻠﺰ‪ 2‬و‬
‫ﯾﮏ ﻣﻨﺒﻊ ﺗﻐﺬﯾﮫ ‪ (0.0V) VSS‬ﺑﮫ ﺧﻂ ﺗﻐﺬﯾﮫ ﭘﺎﯾﯿﻨﯽ ﻓﻠﺰ‪ 2‬ﻣﺘﺼﻞ ﻣﯽ ﺷﻮد‪ .‬اﻟﻤﺎن ھﺎی در ﻣﻨﻮی ﭘﻠﺖ ﻗﺮار دارﻧﺪ‪.‬روی‬
‫اﻟﻤﺎن ﻣﻮرد ﻧﯿﺎز ﮐﻠﯿﮏ ﮐﻨﯿﺪ وﺳﭙﺲ روی ﻣﮑﺎن ﻣﻮرد ﻧﻈﺮ در ﭼﯿﻨﺶ ﮐﻠﯿﮏ ﮐﻨﯿﺪ ‪ .‬ﯾﮏ ﮐﻼک ﺑﮫ ﮔﺮه ورودی‬
‫اﯾﻨﻮرﺗﺮ)اﺳﻢ ﭘﯿﺶ ﻓﺮض ‪ clock1‬ﺑﮫ ‪ Vin‬ﺗﻐﯿﯿﺮ داده ﺷﺪه اﺳﺖ‪ (.‬و ﯾﮏ اﻟﻤﺎن ‪ visible‬ﺑﮫ ﮔﺮه ﺧﺮوﺟﯽ ‪Vout‬‬
‫اﺿﺎﻓﮫ ﮐﻨﯿﺪ‪.‬‬

‫دﺳﺘﻮر ‪ Simulate → Run Simulation‬ﺷﺒﯿﮫ ﺳﺎزی آﻧﺎﻟﻮگ را در دﺳﺘﺮس ﻗﺮار ﻣﯽ دھﺪ‪ .‬ﻣﺪ ﺷﺒﯿﮫ ﺳﺎزی را‬
‫‪ Voltage vs. Time‬اﻧﺘﺨﺎب ﮐﻨﯿﺪ‪.‬ﺷﺒﯿﮫ ﺳﺎی آﻧﺎﻟﻮگ ﻣﺪار اﻧﺠﺎم ﻣﯽ ﺷﻮد‪.‬ﺷﮑﻞ ﻣﻮج ﺣﻮزه زﻣﺎن ﮐﮫ ﺑﮫ ﺻﻮرت‬
‫ﭘﯿﺶ ﻓﺮض ﭘﯿﺸﻨﮭﺎد ﺷﺪه اﺳﺖ ﺟﺰﺋﯿﺎت ﺗﻐﯿﯿﺮ وﻟﺘﺎژھﺎی ‪ in1,out1‬را ﺑﺮﺣﺴﺐ زﻣﺎن ﻧﺸﺎن ﻣﯽ دھﺪ‪ .‬اﯾﻦ ﻣﺪ ‪,‬ﺷﺒﯿﮫ‬
‫ﺳﺎزی ﮔﺬرا )‪ (transient‬ﻧﯿﺰ ﺧﻮاﻧﺪه ﻣﯽ ﺷﻮد ﮐﮫ در ﺷﮑﻞ‪ 3-13‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪18‬‬
‫ﯾﮏ "‪ "0‬ﻣﻨﻄﻘﯽ ﻣﺘﻨﺎﻇﺮ ﺑﺎ وﻟﺘﺎژ ﺻﻔﺮ وﯾﮏ"‪ "1‬ﻣﻨﻄﻘﯽ ﻣﺘﻨﺎﻇﺮ ﺑﺎ وﻟﺘﺎژ ‪ 1.2V‬اﺳﺖ‪.‬وﻗﺘﯽ ﮐﮫ ورودی ﺑﮫ "‪"1‬‬
‫اﻓﺰاﯾﺶ ﻣﯽ ﯾﺎﺑﺪ ‚ﺧﺮوﺟﯽ ﺑﺎ ﺗﺎﺧﯿﺮ ‪ 6‬ﭘﯿﮑﻮﺛﺎﻧﯿﮫ ﺑﮫ "‪ "0‬اﻓﺖ ﻣﯽ ﮐﻨﺪ‪.‬‬
‫‪Added Features in the Full version‬‬

‫‪19‬‬
‫‪Design Rules‬‬

‫ﻧﺮم اﻓﺰار ﻣﯽ ﺗﻮاﻧﺪﺑﺎ ﺗﮑﻨﻮﻟﻮژی ھﺎی ﻣﺨﺘﻠﻔﯽ ﮐﺎر ﮐﻨﺪ‪.‬ﭘﺎراﻣﺘﺮھﺎی ﭘﺮوﺳﮫ در ﻓﺎﯾﻞ ھﺎﯾﯽ ﺑﺎ ﭘﺴﻮﻧﺪ’‪ ’RUL‬ذﺧﯿﺮه ﺷﺪه‬
‫اﻧﺪ‪.‬ﺗﮑﻨﻮﻟﻮژی ﭘﯿﺶ ﻓﺮض ‪,‬ﺗﮑﻨﻮﻟﻮژی ‪ 0.25μm CMOS‬ﺑﺎ ﺷﺶ ﻻﯾﮫ ﻓﻠﺰی اﺳﺖ ﻓﺎﯾﻞ ﻣﺮﺑﻮي ﺑﮫ اﯾﻦ ﺗﮑﻨﻮﻟﻮژی‬
‫‪ CMOS012.RUL‬ﻧﺎم دارد‪.‬‬
‫‪ ‬ﺑﺮای اﻧﺘﺨﺎب ﯾﮏ ﺗﮑﻨﻮﻟﻮژی ﺳﺎﺧﺖ ﺟﺪﯾﺪ روی ‪ file → Select Foundry‬ﮐﻠﯿﮏ ﮐﻨﯿﺪ و ﺗﮑﻨﻮﻟﻮژی‬
‫ﻣﻨﺎﺳﺐ را درﻟﯿﺴﺖ اﻧﺘﺨﺎب ﮐﻨﯿﺪ‪.‬‬
‫‪ ‬ﺑﺮای ﺗﻌﯿﯿﻦ ﯾﮏ ﺗﮑﻨﻮﻟﻮژی ﺳﺎﺧﺖ ﺑﮫ ﻋﻨﻮان ﭘﯿﺶ ﻓﺮض ﻣﺴﯿﺮ زﯾﺮ را ﻃﯽ ﮐﻨﯿﺪ‪:‬‬
‫’‪file → Properties ,’Set as Default Technology‬‬

‫‪Lambda Units‬‬

‫ﮐﺎر ﻧﺮم اﻓﺰار ‪ MICROWIND3‬ﺑﺮ ﻣﺒﻨﺎی واﺣﺪ ﻻﻣﺒﺪا اﺳﺖ ﻧﮫ ﺑﺮ ﻣﺒﻨﺎی واﺣﺪ ﻣﯿﮑﺮون‪.‬ﺑﻨﺎﺑﺮاﯾﻦ ﯾﮏ ﭼﯿﻨﺶ ﻣﯽ‬
‫ﺗﻮاﻧﺪ در ھﺮ ﺗﮑﻨﻮﻟﻮژی ‪ CMOS‬ﺷﺒﯿﮫ ﺳﺎزی ﺷﻮد‪.‬ﺟﺪول‪ 11-1‬ﻣﻘﺪار ﻻﻣﺒﺪا و ﻣﯿﮑﺮون راﺑﮫ ازای ﺑﺮﺧﯽ ﺗﮑﻨﻮﻟﻮژی‬
‫ھﺎی در دﺳﺘﺮس ‪ CMOS‬ﻧﺸﺎن ﻣﯽ دھﺪ‪.‬‬

‫‪20‬‬
21
22
23
24
MICROWIND3 & DSCH3
Menus

25
26
27
28
 ‫* ﻻزم ﺑﮫ ذﮐﺮ اﺳﺖ ﮐﮫ اﯾﻦ ﻣﺘﻦ‚ ﺗﻨﮭﺎ ﺗﺮﺟﻤﮫ ﺑﺨﺸﯽ از ﻣﺮﺟﻊ آن اﺳﺖ وﻣﻄﺎﻟﺐ ﻣﺮﺑﻮط ﺑﮫ ﻣﺪارات‬
‫آﻧﺎﻟﻮگ‚ ﺣﺎﻓﻈﮫ ھﺎی دﯾﺠﯿﺘﺎل و‪ ...‬در آن ذﮐﺮ ﻧﺸﺪه اﻧﺪ‪ .‬دﺳﺘﺮﺳﯽ ﺑﮫ ﻣﺮﺟﻊ ﻣﺘﻦ از ﻃﺮﯾﻖ اﯾﻨﺘﺮﻧﺖ ﺑﮫ‬
‫ﺳﺎدﮔﯽ ﻣﯿﺴﺮ اﺳﺖ‪.‬‬
‫‪29‬‬