Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal.

52-54

ZOA NO. 29 (22 MEI S/D 28 MEI 2000, MODERATOR : UTOMO )

PERANCANGAN VLSI UNTUK ASIC

Presenter :
Andy Surya Rikin
Dept of Eletrical and Electronic Engineering, TIT
Email:andy@ss.titech.ac.jp

RINGKASAN
Makalah ini membahas sekilas mengenai perancangan VLSI (Very Large Scale Integration) untuk ASIC (Application
Specific Integrated Circuit). Dengan membaca makalah ini diharapkan pembaca dapat memahami secara umum
bagaimana proses perancangan sebuah rangkaian terintegrasi (Integrated Circuit/IC) dari perancangan tingkat perilaku,
logika sampai fisik dari IC.

1. PENDAHULUAN floating point unit aritmetika dengan ukuran jutaan

Pada bagian ini akan dibahas evolusi dari chip
silikon atau biasa yg kita kenal dengan nama rangkaian
terintegrasi (Integrated Circuit/IC) dan apa yg
dimaksud dengan VLSI
Gambar 1a menunjukkan package IC, pada contoh
ini PGA (Pin Grid Array), tampak bawah dari IC.
Orang biasa menyebut package ini sebagai chip. Pada
gambar 1b dapat dilihat apa yg dimaksud dengan
silicon chip (die) yg ada di dalam package tersebut.
Inilah yg merupakan inti dari komponen yg disebut IC
itu. Die terbuat dari silicon yg merupakan hasil dari
fabrikasi wafer. Package PGA sendiri biasa terbuat dari
keramik atau plastik.
transistors pada sepotong silikon. Dengan bertambah
majunya teknologi pemrosesan CMOS makan ukuran
transistor semakin kecil dan IC dapat mengandung
lebih banyak dan banyak transistor. Beberapa org
menyebutnya era ultra large scale integration (ULSI),
tetapi banyak org sepakat untuk menghentikan istilah
pada istilah VLSI daripada menggunakan istilah baru.
Beberapa IC logika dijital dan bagian analog (contoh
A/D Converter) dibuat menjadi standard atau IC
standard. Kita dapat memilih standar IC ini dari
katalog dan data books dan membeli IC tersebut untuk
digunakan pada system mikroelektronik kita. Pada era
VLSI thn 1980, engineer memulai untuk
merealisasikan keuntungan mendesain IC yg
khusus/custom untuk suatu aplikasi tertentu. Pada
teknologi VLSI kita dapat membangun sistem dengan
jumlah komponen yg lebih sedikit dengan
menggabungkan banyak IC standard menjadi
sebuah/sedikit IC khusus. Inilah yg disebut ASIC
(Aplication Spesific Integrated Circuit). Dengan
demikian akan menekan harga dan meningkatkan
reliability

Gambar 1.Package IC and silicon chip (die) 2. PROBLEM PERANCANGAN VLSI

Ukuran fisik dari die silikon bervariasi dari beberapa
milimeter sampai lebih dari 1 inchi (ukuran kedua
sisinya), tapi biasanya ukuran besar dari IC dilihat dari
jumlah gerbang logika atau transistor yg terkandung di
IC tersebut. Sebuah gerbang logika ekivalen dengan
gerbang NAND 2 masukan, jadi jika ukuran sebuah IC
100 k gerbang logika maka IC itu ekivalen dengan 100
ribu gerbang NAND 2 masukan.
Industri semikonduktor mulai berevolusi dari IC
pertama pada awal 1970 dan berkembang dengan cepat
sejak saat itu. IC generasi pertama, small scale
integration (SSI) hanya mengandung sedikit (1-10)
gerbang logika NAND/NOR. Jumlah gerbang semakin
bertambah pada era medium scale integration (MSI) ,
large scale integration (LSI) dan very large scale
integration (VLSI) . Pada era VLSI, pada sebuah chip
64 bit mikroprosesor terkandung cache memori,
Dengan semakin kompleksnya sistem VLSI maka
dibutuhkan semakin besar usaha dan waktu
perancangan yg dibutuhkan. Hal ini menuntut
digunakannya Computer Aided Design Tools (CAD
Tools) untuk membantu perancang IC dalam
merancang sistem VLSI. CAD Tools digunakan untuk
membantu perancangan LSI untuk mengurangi usaha
dan waktu perancangan, menghilangkan human error
dan sebagai akibatnya mengurangi biaya perancangan.
Sejak saat itu maka beberapa macam layout style dan
strategi telah diproposalkan: full custom, symbolic,
PLA, gate array, standard cell, hierarchical dan yg
lainnya. Beberapa hal yg jadi pertimbangan adalah
dalam memilih layout styles adalah usaha dan waktu
perancangan, kepadatan packing, performansi
(kecepatan, daya dan noise margin), yield, reliability

52
 Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 52-54
dll. Ada trade off yg harus diperhitungkan dalam
menentukan layout style.
Berikut ini penjelasan ringkas mengenai tipe tipe
layout style
1. Full Custom: Pada pedekatan secara manual design
diimplementasikan pada sebuah chip dengan
minimisasi area dan optimasi perfomansi. Karena
adanya fleksibilitas untuk layout maka dengan
pendekatan ini dapat mencapai tingkat kepadatan
packing and performansi yg tinggi.
2. Symbolic: Pada pendekatan ini LSI layout dibuat
dengan menggunakan simbol komponen seperti
transistor, via dan koneksi. Gambar layout
dirancang secara manual. Konversi dari simbol ke
pola fisik dan compaction dibuat secara automatis.
3. Standard cell: Library dari rangkaian logika dan
pola fisik dari 30-40 fungsi logika dasar telah
dibuat, dikembangkan dan digunakan pada berbagai
macam rancangan chip. Pola fisik dari sel, tinggi
sel, lokasi dan arah terminal dan lokasi line power
telah distandardkan sehingga sel sel dapat disusun
dalam bentuk baris. Routing untuk koneksi antar sel
dilakukan setelah menyusun sel sel dalam bentuk
baris. Placement dan routing biasanya dilakukan
secara otomatis.
4. Building block: Pada pendekatan ini block blok
berbentuk persegi panjang dengan ukuran dan
aspek rasio yg bervariasi diletakkan pada sebuah
array 2 dimensi dan dilakukan routing antar block.
3.ALUR PERANCANGAN UNTUK VLSI
Pada bagian ini saya akan mencoba menjelaskan
alur dari perancangan sistem VLSI untuk ASIC secara
ringkas. Gambar 2 menunjukkan alur perancangan yg
merupakan urutan langkah untuk mendesain suatu
ASIC
Gambar 2 Alur Rancangan sistem VLSI untuk ASIC
Penjelasan:
1. Design entry : Memasukkan rancangan ke sebuah
sitem perancangan ASIC menggunakan hardware
descryption language (hdl) atau skematik
2. Logic synthesis : Menggunakan HDL (VHDL atau
Verilog) dan logic synthesis tool untuk
menghasilkan deskripsi dari sel logika dan
koneksinya (netlist)
3. System partitioning: Membagi sistem menjadi
modul modul ASIC yg sesuai.
4. Prelayout simulation: Menguji apakah fungsi dari
rancangan sudah bekerja dengan baik
5. Floorplanning: Mengatur lokasi blok-blok dari
netlist pada chip.
6. Placement: Memutuskan lokasi tiap sel pada blok
7. Routing: Membuat koneksi antara sel-sel dan blok-
blok
8. Extraction: Menentukan resistansi dan kapasitansi
dari interkoneksi
9. Postlayout simulation: Menguji apakah rancangan
masih bekerja dengan tambahan beban dari
interkoneksi.
Langkah 1-4 merupakan bagian dari perancangan
logika dan 5-9 merupakan bagian dari perancangan
fisik.
CAD Tools digunakan untuk membantu dan
memudahkan perancang IC mengimplementasikan
rancangannya dalam bentuk layout. Layout Style
mempengaruhi CAD Tools apa yg akan digunakan oleh
perancang IC untuk merancang karena sebuah CAD
Tools dirancang untuk mensupport perancangan IC
untuk satu jenis atau beberapa layout style.
CAD Tools yg digunakan untuk perancangan IC
umumnya lebih dari satu. Sebagai contoh CAD Tools
yg digunakan untuk merancang layout IC dari level
perilaku (behaviour) sampai level fisik (layout):
- langkah 4 & 9 digunakan Synopsys VSS /Cadence-
Verilog XL
- langkah 2 & 3 digunakan Synopsys Design
Analyzer
- langkah 5, 6, 7 & 8 digunakan Cadence-Cell/Block
Ensemble
CAD Tools di atas digunakan untuk merancang IC
dengan layout style Standard Cell dan Full Custom
untuk impelementasi modul modul fungsi di dalam IC
dan dan Building Block untuk impelementasi
keseluruhan IC (integrasi seluruh modul)
4. DISKUSI DAN PROSPEK
Diskusi dari milis,
a. Dengan semakin mudahnya proses pembuatan chip,
53
 Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 52-54

bahkan suatu saat mungkin program kita dalam bahasa Prospek Penerapan hasil Riset di Indonesia,
C bisa langsung di ubah ke chip, maka dengan Dengan adanya batuan CAD Tools maka seorang
demikian apakah sarjana elektro yang mengerti desain perancang IC semakin mudah dalam merancang IC.
IC secara detail tidak dibutuhkan lagi di kemudian CAD Tools dibuat untuk mengurangi faktor human
hari? error dan waktu perancangan. Dengan demikian maka
Jawab: Sarjana elektro masih dibutuhkan walau suatu perancangan sebuah IC yang mengandung jutaan
saat nanti tersedia sofware yg semakin canggih untuk transistor semakin mudah dan cepat. Salah satu
mendesain IC/chip (dari C langsung ke chip misalnya). kendala untuk pengembangan perancangan IC di
Dalam mendesain dibutuhkan optimasi desain : Indonesia adalah faktor mahalnya harga sebuah CAD
speed/area/power dll. Sarjana elektro masih dibutuhkan Tools. Oleh sebab itu maka saya pikir perlu juga
untuk optimasi tersebut karena diperlukan pemahaman dikembangkan riset perancangan program untuk CAD
teori rangkaian (analog/dijital) untuk optimasi desain Tools. sebuah disiplin ilmu yg merupakan gabungan
sebuah chip. antara matematik, computer science dan VLSI
b. Pada saat ini sampai level mana industri IC di algorithm (synthesis, simulation dan physical layout).
Indonesia ?
Jawab: Industri IC di Indonesia baru pada level CURICULUM VITAE
Packaging IC dan Test (Wafer Probe dan Final Test).
Padahal manufacturing IC/chip dari design ke Nama : Andy Surya Rikin
pemasaran mencakup : Alamat di Ina : Moh Fatah I 32,
Bandung.
IC Design - Wafer Fabrication - Wafer Probe -
Packaging - Final Test - Marketing. Pendidikan :
Saya pernah kerja di perusahaan manufacturing di - 1994/98 S1 Teknik Elektro ITB
Batam yg memberikan jasa subkontraktor assembly - S2 Electrical & Electronic Eng. TIT
(packaging) dan test (wafer probe dan Final Test) - Lab Kunieda Lab, Status : M1 (Semester 2)
sekitar setengah tahun. Perusahan tempat dulu saya Pengalaman Kerja :
bekerja termasuk 5 besar dunia dari segi volume - 1998 Peneliti di VLSI Research Grup ITB
produksi IC. Customernya antara lain Motorola, - 1999 Test Engineer di AMT Batam
ZiLOG, EXAR, Siemens, dll. Jadi perusahaan
packaging IC di Indonesia rasanya cukup mampu
bersaing untuk tingkat dunia. Hanya sayang sekali kita
tidak punya Industri IC design dan wafer fab. Untuk
hal ini kita kalah dengan negara tetangga kita
Singapore dan Malaysia.
c. Kira-kira apa kendala Industri IC tidak berkembang
di Indonesia ? Kita tahu Industri maju saat ini
mengandalkan IC sebagai sumber devisa?
Jawab: Industri IC (terutama wafer fab) adalah
industri yg padat modal , padat teknologi dan padat
karya. Sebagai gambaran di perusahaan saya dulu
memproduksi 5 juta keping IC per minggu
mempekerjakan 4000 karyawan (manager, engineer,
technician, operator, dll) dan menggunakan ribuan
mesin untuk proses produksi. Kendalanya : modal,
teknology dan SDM. Industri IC ini penuh dengan
risiko. Butuh modal besar untuk mendirikan industri
ini dengan kemungkinan untung besar jika sukses dan
rugi besar jika gagal. Untuk wafer fab dibutuhkan
teknologi proses dan sumber daya manusia yg
berpengalaman di bidang yg sejenis.

54