Professional Documents
Culture Documents
C y DCI
MODULOS
C y DCI
1. INTRODUCCION AL MODULO C
El modulo C se utiliza en las comunicaciones sncronas de tipo serie bien sea con microcontroladores o perifricos, tales como memorias EEPROM serie, convertidores A/D, displays, registros de desplazamiento, etc. Este modulo puede funcionar de diversas formas: Interfaz C para comunicacin maestro-esclavo Modo esclavo C con direcciones 7 a 10 bits Modo maestro C con direcciones 7 a 10 bits Puerto C bidireccional para sistemas maestro-esclavo Control de la comunicacin serie mediante el puerto C para sincronizacin serie de reloj Operaciones en sistemas multimaestro. Puede detectar colisiones de bus y controlar el arbitraje de acceso al mismo Control del Slew Rate para velocidades del bus de 100 KHz y 400 KHz
2. CARACTERISTICAS FUNCIONAMIENTO
DE
El hardware emplenta todas las funciones del maestro y del esclavo as como el direccionamiento de 7 y 10 bits. De esta forma, un modulo C puede funcionar como esclavo o maestro en un mismo bus. Hay tres tipos de operacin C: con con con
1. Operacin de esclavo direccionamiento de 7 bits 2. Operaciones de esclavo direccionamiento de 10 bits 3. Operaciones de maestro direccionamiento de 7 o 10 bits
El registro CADD contiene la direccin del esclavo. El bit ADD10 indica el modo direccionamiento (7 o 10 bits). El I@CBRG acta como el valor de la recarga del generador baudios. Para las operaciones de recepcin de datos, CRSR e CRCV forman juntos un buffer retor doble. Cundo CRSR recibe un byte completo, se transfiere a CRCV y se genera una interrupcin. Durante la transmisin, el CTRN acta como un buffer normal. No mbr Dir Bit e ec. 15 SFR
1
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
ITSS MODULOS
C y DCI
I2C RCV I2C TRN I2C BRG I2C CO N I2C STA T I2C AD D
02 00 02 02 02 04 02 06 02 08 02 0
I2C SID L -
A1 0 M BC L
N I2 C ST A T
0 2 0 8
TRS TAT
SCL IP REL ME IN -
G A S C D S D T 1 A 0 T Registro de direcciones
N I I W 2 C C O O L V
T D _ A
N P
R R T _ B B W F F
N o m br e SF R I2 C R C V I2 C T R N I2 C B R G I2 C C O
D Bi ir t e 9 c.
0 2 0 0 0 2 0 2 0 2 0 4 0 2 0 6
Registro de recepcin
Registro de transmisin
Generador de baudios
DI S SL W
S M E N
G C E N
S T R E
A C K D
A C K E
R P R S C E S E E N E N N N
2
ITSS MODULOS
C y DCI
Una vez detectado el bit de inicio se carga los siguientes 8 bits en I2CRSR y se comparan con el registro I2CADD. En modo 7-bit(A1oM=0), los bits I2CADD se comparan con los de I2CRSR y el ultimo bit, I2CRSR, es el bit de R_W(lectura_escritura). Todos los bits que recibe el esclavo se muestra en el flanco de subida de la seal SCL.
en
modo
Para transmitir datos se comienza poniendo el bit R_W a 1. Se enva el reconocimiento ACK en el nombre flanco y despus se mantiene la lnea SCL inactiva hasta que la CPU responda escribiendo I2CTRN. Se enva la seal SCL activando el bit SCLREL y entonces ya que se puede enviar el primer byte. Los bits de datos dejan de ser validos en el flanco de bajada de SCL, de tal forma que SDA es valida mientras SCL esta a nivel alto.
6. INTERRUPCIONES
El modulo C dispone de dos flags de interrupcin, MI2CIF (flag de interrupcin principal del C) y SI2CIF (flag de interrupciones auxiliar. El flag MI2CIF se activa un mensaje del maestro. El flag SI2CFI se activa en la direccin de un mensaje dirigido al esclavo).
en
modo
Para recibir el bit de R_W se pone a 0. Lo bits entrantes en el flanco ascendente de CSCKL. Se reciben los primeros 8 bits y si I2CRCV no esta lleno I2COV no se activa, I2CRSR se transfiere a I2CRCV. La seal de reconocimiento ACK se enva en el noveno flanco de reloj.
ITSS MODULOS
C y DCI
C. Consiste en
Se reconoce la direccin de llamada general cuando se cativa el bit GCEN (general calle nable) que se encuentra en uno de los registros de control (I2CCON=1). Tras la deteccin del bit de comienzo se vuelca un byte en I2CRSR ya al direccin se compara con I2CADD, pero adems tambin se compara con la direccin de llamada general
La transmisin se transmite en grupo de 8 bits. Por cada byte enviado se recibir en bit de reconocimiento ACK La informacin se recibe en grupo de 8 bits va SDA.
S Direccin R_W=0 A Dato A Dato A P del esclavo Escritura Datos transferidos (n bytes +ACK) Fig2. Ejemplo de trasmisin de datos
ITSS MODULOS
C y DCI
Direcci n del R_W=1 A Dato A Dato A esclav o Lectura Datos transferidos (n bytes +ACK) Fig. 3. Ejemplo de recepcin de datos
Transferencia de trama de serie sncrona(de uno o varios canales) Interfaz de sonido Inter-IC( S) Modo AC (modo de link conforme).
El modulo DCI se fundamenta como interfaz PP de alta calidad de aplicaciones de voz y sonido comprendidas entre 8 y 48KHz y con palabras de 13 a 24 bits para codificadores. Es muy til para telefona y modem, efectos musicales de instrumentacin, reconocimiento de voz, compresin de voz y audio, elimina del eco o de otras perturbaciones sonoras. Soporta los protocolos S (Inter IC sound) y AC97. Soporta hasta 16 ranuras de tiempo para un tamao mximo de la trama de 256 bits.
DEL
El bit DCIEN de control habilita este modo de operacin. Al poner este bit en 0 se representa el modulo y se pasa a funcionar en DCI. El DCI controla la direccin de los datos por las cuatro patitas de E/S asociada al modulo; de los registros de los puertos, LAT y TRIS para esta patita, se deshabilitan cuando se activa el bit de DCIEN. Los bits WS<3:0> del registro DCICON2 determinan el numero de bits en cada palabra de datos de DCI. Puede ser seleccionada cualquier longitud de los datos hasta 16 bits. El generador de trama sncrona (COFSG) es un contador de 4 bits que determinan la
5
ITSS MODULOS
C y DCI
longitud de la trama en palabra de datos. El periodo se selecciona escribiendo en los bits del control de COSFG en el DCICON2 SFR. El periodo de COFSG en ciclos de reloj se determina por la siguiente formula: Long.de Trama = Long.de palabra*FSG valor1
13. CONCLUSIONES:
Obtenemos una informacin importante para la configuracin de los Dspic mediante el conocimiento de los mdulos IC y DCI nos presenta lo factible caractersticas y su funcionamiento de los mdulos.
14. BIBLIOGRAFIA:
Microcontroladores avanzados dsPIC, controladores digitales de seales arquitectura programacin y aplicaciones.