UNIVERSIDADE FEDERAL DO CEAR CENTRO DE TECNOLOGIA DEPARTAMENTO DE ENGENHARIA ELTRICA TRABALHO DE CONCLUSO DE CURSO

INVERSOR MONOFSICO TIPO PONTE COMPLETA COM CONTROLE DIGITAL

ISRAEL FRANKLIN DOURADO CARRAH

FORTALEZA DEZEMBRO DE 2010

ii

ISRAEL FRANKLIN DOURADO CARRAH

INVERSOR MONOFSICO TIPO PONTE COMPLETA COM CONTROLE DIGITAL

Trabalho Final de Curso submetido Universidade Federal do Cear como parte dos requisitos para graduao em Engenharia Eltrica.

Orientador: Prof. Dr. Ren Pastor Torrico Bascop. Co-orientador: Eng. Luiz Daniel Santos Bezerra.

FORTALEZA DEZEMBRO DE 2010

iii

ISRAEL FRANKLIN DOURADO CARRAH

INVERSOR MONOFSICO TIPO PONTE COMPLETA COM CONTROLE DIGITAL

Este trabalho foi julgado adequado para a obteno do ttulo de Graduado em Engenharia Eltrica, rea de Concentrao em Eletrnica de Potncia e aprovado em sua forma final pelo Programa de Graduao em Engenharia Eltrica da Universidade Federal do Cear.

Israel Franklin Dourado Carrah

Banca Examinadora:

Prof. Dr. Ren Pastor Torrico Bascop, Orientador

Prof. Dr. Francisco Klber de Arajo Lima

Prof. PhD. S rgio Daher

Fortaleza, Dezembro de 2010.

iv

Os desistentes nunca vencem, e os vencedores s so vencedores porque nunca desistem. O Autor.

AGRADECIMENTOS
Acima de tudo quero agradecer a Deus, que me deu sade e fora para chegar at aqui e por no ter me deixado desistir nas inmeras vezes que assim pensei, pois durante os ltimos doze anos de minha vida tive que compartilhar o meu tempo dirio entre trabalho e estudo, e em especial neste ltimo ano de faculdade, em que trabalhei numa empresa durante o dia, em outra durante a noite, e me virava ao mximo como podia nos feriados e finais de semana. Quero agradecer tambm minha me Ftima, por ter me orientado corretamente nos meus primeiros anos de vida. Eu sou hoje o resultado de seus ensinamentos. Ao Engenheiro Luiz Daniel S Bezerra quero deixar a minha imensa gratido, pois foi . uma pessoa que muito me ajudou nos ltimos semestres do curso e quem me encorajou e dividiu comigo ensinamentos valiosos para a realizao desse trabalho. Ao professor Ren Bascop pela forma primordial de ensinar e aos colegas de turma Gean Jacques, Levy Costa, Pedro Andr, Lus Paulo, Eduardo Faanha, Dalton Honrio, Dcio Haramura, Carlos Alberto e Lus Fernando, com os quais por vrias vezes dividi o sufoco de projetos de final de disciplina e horas de estudo durante as madrugadas pela UFC. A minha namorada Hellen e a meus familiares e amigos peo desculpas por ter sido algum to ausente durante esses cinco anos. Tanto esforo foi necessrio. A todos que contriburam direta ou indiretamente para a minha formao deixo os meus sinceros agradecimentos.

vi

RESUMO
Resumo do Trabalho Final de Curso apresentado Universidade Federal do Cear como parte dos requisitos para a obteno do Grau de Engenheiro Eletricista.

INVERSOR MONOFSICO TIPO PONTE COMPLETA COM CONTROLE DIGITAL ISRAEL FRANKLIN DOURADO CARRAH

Com o avano da tecnologia e o surgimento de processadores digitais cada vez mais potentes e mais baratos, as tcnicas de controle discreto esto sendo cada vez mais aplicadas nos conversores da Eletrnica de Potncia. Na maioria dos casos, a reduo significativa de peso e volume e o barateio do equipamento so os principais motivos por optar pelo controle digital. Esse projeto consiste em um inversor de tenso tipo ponte completa com um filtro LC, utilizando modulao unipolar para obter a tenso senoidal semelhante da rede eltrica. O controle do conversor realizado atravs de uma malha de corrente e outra de tenso atravs do dsPIC30F2020 (modulador digital e controlador digital), utilizando os princpios do controle discreto. Este sistema capaz de converter 200Vcc em 110Vac e 60Hz, com eficincia igual ou superior a 90%. O inversor tem seu estudo terico desenvolvido e o dimensionamento de todos os seus componentes apresentados. Ao final, so mostrados os resultados de simulao de diversas situaes as quais o inversor pode ser submetido.

Nmero de pginas: 187

Palavras-Chave: Processadores Digitais, Controle discreto, Eletrnica de Potncia, Inversor de Tenso, Modulao Unipolar, dsPIC30F2020.

vii

ABSTRACT
Abstract of the Final Course Work presented to the Universidade Federal do Cear as part of the requeriments for obtaining the degree of Electrical Engineer.

MONOPHASE INVERTER FULL BRIDGE TYPE WITH DIGITAL CONTROL ISRAEL FRANKLIN DOURADO CARRAH

With the advance of technology and the emerging digital processors more powerful and cheaper, discrete control techniques are being increasingly applied in Power electronics converter. In most cases, the significant reduction of weight and volume and the price reduction are the main reasons by opting for digital control. This project consist of the voltage inverter full bridge type with an LC filter using unipolar modulation to obtain sinusoidal voltage similar to the power grid. The converter control is accomplished through a currente loop and an other of voltage across the dsPIC30F2020 (digital modulator and digital controller), using the principles of the discrete control. This system is capable of converting 200Vdc into 110Vac and 60Hz with efficiency equal or greater than 90%. The inverter has its theorethical study developed and design of all the components presented. In the end, are shown the simulation results of various situations which the inverter can be submitted.

Number of pages: 187

Key-words: Digital Processors, Discrete Control, Power Electronics, Voltage Inverter, Unipolar Modulation, dsPIC30F2020.

viii

SUMRIO
INTRODUO GERAL ............................................................................................................................ 1 CAPTULO 1: INVERSORES MONOFSICOS E PROCESSAMENTO DIGITAL UMA REVISO ....... 5 1.1Introduo ......................................................................................................................... 5 1.2Topologias Bsicas de Inversores Monofsicos ................................................................ 5 1.3 Tipos de Conversores CC-CA ............................................................................................ 9 1.4 Parmetros de Desempenho de um Inversor ................................................................ 10 1.5 Drivers para Inversores .................................................................................................. 12 1.6 Controle Digital por DSP .................................................................................................14 1.6.1 Microprocessadores, Microcontroladores, DSPs e DSCs .....................................17 1.6.2 Processamento em Tempo Real .............................................................................20 1.6.3 Converso A/D e D/A..............................................................................................21 1.6.4 Segurador de Ordem Zero ......................................................................................24 1.6.5 Efeito da Amostragem ............................................................................................25 1.6.6 Ponto Fixo e Ponto Flutuante .................................................................................25 1.6.7 Processamento Digital de Sinais.............................................................................26 1.6.8 Linguagem de Programao C ................................................................................28 1.7 DSP Utilizado .................................................................................................................. 29 1.8 Concluso ....................................................................................................................... 31 CAPTULO 2: ESTUDO TERICO DO INVERSOR MONOFSICO TIPO PONTE COMPLETA .......... 32 2.1 Introduo ...................................................................................................................... 32 2.2 Topologia do Inversor de Tenso sob Anlise................................................................ 32 2.3 Estratgias de Modulao .............................................................................................. 35 2.4 Etapas de Operao ....................................................................................................... 38 2.4.1 SPWM Bipolar .........................................................................................................38 2.4.2 SPWM Unipolar ......................................................................................................41

ix

2.5 Princpio de Funcionamento do Modulador Discreto.................................................... 43 2.6 Caractersticas Estticas do Inversor.............................................................................. 44 2.6.1 Filtro LC de Sada ....................................................................................................46 2.6.2 Indutncia L ............................................................................................................46 2.6.3 Capacitncia C ........................................................................................................48 2.7 Determinao dos Esforos nos Componentes do Inversor .......................................... 48 2.7.1 Interruptores S1 S4 ..............................................................................................48 2.7.2 Diodos em Antiparalelo dos Interruptores S1 S4 ................................................49 2.7.3 Esforos no Indutor L..............................................................................................50 2.7.4 Esforos no Capacitor C ..........................................................................................51 2.8 Modelagem Matemtica do Inversor ............................................................................ 51 2.8.1 Malha de Tenso ......................................................................................................... 52 2.8.2 Compensador da Malha de Tenso ........................................................................57 2.8.3 Malha de Corrente .................................................................................................62 2.8.4 Compensador da Malha de Corrente .....................................................................63 2.9 Concluso ....................................................................................................................... 64 CAPTULO 3: PROJETO DO INVERSOR .............................................................................................. 65 3.1 Introduo ...................................................................................................................... 65 3.2 Especificaes Gerais do Projeto ................................................................................... 65 3.3 Clculo dos Valores Eficazes, Mdios, Mximos e Mnimos .......................................... 66 3.4 Determinao da Carga Linear Resistiva e Indutiva....................................................... 67 3.5 Dimensionamento do Estgio de Potncia .................................................................... 68 3.5.1 Dimensionamento dos Interruptores de Potncia.................................................68 3.5.2 Perdas nos MOSFETs ..............................................................................................71 3.5.3 Resistncia Trmica do Dissipador .........................................................................71 3.6 Projeto do Filtro do Inversor .......................................................................................... 72

3.6.1 Projeto do Indutor ..................................................................................................72 3.6.2 Projeto do Capacitor...............................................................................................72 3.6.3 Especificaes Construtivas do Indutor .................................................................74 3.7 Driver IR2110 .................................................................................................................. 78 3.8 Circuito de Amostragem da Tenso do Inversor Ponte Completa ................................ 81 3.9 Circuito de Amostragem da Corrente atravs do Indutor Filtro do Inversor ................ 85 3.10 Anlise da Malha de Tenso ........................................................................................ 91 3.10.1 Compensador PID com Filtro para a Malha de Tenso ........................................95 3.10.2 Determinao do Perodo de Amostragem .........................................................99 3.10.3 Projeto do Compensador PID Discreto a partir do PID Analgico .....................100 3.11 Anlise da Malha de Corrente.................................................................................... 104 3.11.1 Projeto de um Compensador PI com Filtro para a Malha de Corrente .............107 3.11.2 Projeto do Compensador PI Discreto a partir do PI Analgico ..........................111 3.12 Concluso ................................................................................................................... 115 CAPTULO 4: RESULTADOS DE SIMULAES................................................................................. 116 4.1 Introduo .................................................................................................................... 116 4.2 Gerao da Senide de Referncia .............................................................................. 116 4.3 Circuito de Amostragem da Tenso de Sada .............................................................. 118 4.4 Circuito de Amostragem da Corrente no Indutor ........................................................ 119 4.5 Sincronizao da Tenso de Sada com um Clock Externo .......................................... 121 4.6 Circuito do Inversor em Malha Aberta......................................................................... 123 4.7 Circuito do Inversor em Malha Fechada ...................................................................... 126 4.8 Soft Start....................................................................................................................... 135 4.9 Taxa de Distoro Harmnica ...................................................................................... 136 4.10 Comparao entre Resultados Tericos e Resultados de Simulao ........................ 137 4.11 Concluso ................................................................................................................... 137

xi

CONCLUSO GERAL .......................................................................................................................... 139 REFERNCIAS BIBLIOGRFICAS ....................................................................................................... 141 APNDICE ........................................................................................................................................... 144 1. Introduo ...................................................................................................................... 144 2. Rotina de gerao da Senide de Referncia ................................................................ 144 3. Rotinas de PID Desenvolvidas para o PSIM.................................................................... 150

xii

LISTA DE FIGURAS
Figura 1.1 Circuito inversor push-pull ...................................................................................... 6 Figura 1.2 Circuitos do inversor meia ponte. (a) Com dupla fonte CC e (b) Com fontes CC obtidas a partir de divisores capacitivos .................................................................................... 6 Figura 1.3 Circuito do inversor ponte completa ...................................................................... 7 Figura 1.4 Componente fundamental e sua quinta harmnica ............................................. 10 Figura 1.5 Tenso resultante da soma da componente fundamental com a sua quinta harmnica .................................................................................................................................11 Figura 1.6(a) Esquemtico de ligao de um CI do tipo bootstrap: IR2110 ........................... 13 Figura 1.6(b) Diagrama de blocos de um CI do tipo bootstrap: IR2110 .................................14 Figura 1.7 Diagrama de blocos de uma converso A/D ......................................................... 22 Figura 1.8 Representao do sinal analgico e digital ........................................................... 22 Figura 1.9 Diagrama de blocos da converso A/D .................................................................23 Figura 1.10 Conversor A/D de 4 bits ...................................................................................... 24 Figura 1.11 Sinal contnuo e Sinal digitalizado....................................................................... 27 Figura 1.12 Retificao e amplificao de um sinal de udio ................................................ 27 Figura 1.13 Pinagem do dsPIC 30F2020 com encapsulamento DIP ...................................... 30 Figura 2.1 Diagrama esquemtico do inversor tipo ponte completa .................................... 33 Figura 2.2 Inversor tipo ponte completa com transformador elevador ............................... 34 Figura 2.3 Inversor ponte completa com controle digital ..................................................... 35 Figura 2.4 PWM senoidal bipolar ........................................................................................... 36 Figura 2.5 PWM senoidal unipolar......................................................................................... 37 Figura 2.6 Primeira etapa ....................................................................................................... 39 Figura 2.7 Segunda etapa....................................................................................................... 39 Figura 2.8 Forma de onda da tenso VAB e comando dos interruptores ............................. 40 Figura 2.9 Primeira etapa ....................................................................................................... 41

xiii

Figura 2.10 Segunda etapa .................................................................................................... 41 Figura 2.11 Quarta etapa ....................................................................................................... 42 Figura 2.12 Forma de onda da tenso VAB e comando dos interruptores ........................... 43 Figura 2.13(a) Portadora triangular e sinal de controle sob o ponto de vista discreto......... 43 Figura 2.13(b) Pulsos de comando para os interruptores ..................................................... 44 Figura 2.14 Variao da razo cclica mdia instantnea para meio perodo da tenso de sada .......................................................................................................................................... 45 Figura 2.15 Circuito simplificado do inversor de tenso ....................................................... 52 Figura 2.16 Um brao do inversor visto como um conversor Buck ....................................... 52 Figura 2.17 Conversor Buck com Carga ................................................................................. 53 Figura 2.18 Circuito em Z1 e Z2 ............................................................................................. 53 Figura 2.19 Funo de transferncia do sistema em malha aberta ...................................... 54 Figura 2.20 Circuito equivalente do filtro de sada do inversor ............................................ 54 Figura 2.21 Sinal dente-de-serra e de controle ...................................................................... 55 Figura 2.22 Diagrama de blocos da malha de tenso ............................................................ 56 Figura 2.23 Diagrama de blocos da malha de tenso para uma carga puramente resistiva 56 Figura 2.24 Diagrama de blocos do controlador PID clssico e dos possveis PID discretos .58 Figura 2.25(a) Diagrama de resposta em freqncia (Ganho) comparando o controlador PID sob diversos formatos de aproximao, Kp = 0.5, Kd = 0.1, Ki = 0.2 e Ts = 0.2ms ............. 59 Figura 2.25 Diagrama de resposta em freqncia (Fase) comparando o controlador PID sob diversos formatos de aproximao, Kp = 0.5, Kd = 0.1, Ki = 0.2 e Ts = 0.2ms .......................... 60 Figura 2.26 Sada do inversor mostrando a corrente I L ....................................................... 62 Figura 3.1 baco de seleo dos interruptores ..................................................................... 70 Figura 3.2 Diagrama de Bode do filtro LC do inversor ........................................................... 73 Figura 3.3 Grfico AL x NI para o ncleo 77076A7 toroidal da magnetics ............................ 76

xiv

Figura 3.4 Circuito diferencial de tenso utilizado para medio da tenso de sada do inversor ..................................................................................................................................... 81 Figura 3.5 Diagrama simplificado do circuito de medio diferencial com filtro e somador 82 Figura 3.6 Resposta em freqncia do circuito diferencial projetado .................................. 85 Figura 3.7 Circuito de amostragem da corrente atravs do indutor filtro do inversor ......... 86 Figura 3.8 Diagrama simplificado do circuito de medio diferencial de corrente com filtro e somador .................................................................................................................................87 Figura 3.9 Diagrama de Bode da funo de transferncia H(s) ............................................. 90 Figura 3.10 Caractersticas dos sinais ao longo do processo de converso analgico digital .................................................................................................................................................90 Figura 3.11 Diagrama de blocos do sistema de controle do inversor ................................... 91 Figura 3.13 Resposta ao degrau unitrio do sistema no compensado................................ 93 Figura 3.14 Compensador de tenso adotado para o inversor ............................................. 94 Figura 3.15 Diagrama de resposta em freqncia do compensador PID com filtro: ganho e fase ............................................................................................................................................ 97 Figura 3.16 Diagrama de resposta em freqncia do sistema compensado com PID com filtro: ganho e fase .................................................................................................................... 98 Figura 3.17 Resposta ao degrau unitrio do sistema compensado....................................... 99 Figura 3.18 Resposta em freqncia do PID sem filtro para A = 1 ...................................... 101 Figura 3.19 Diagrama de Bode do PID sem filtro .................................................................102 Figura 3.20 Resposta em freqncia da funo de transferncia de lao aberto para o PID sem filtro .................................................................................................................................102 Figura 3.21 Diagrama de blocos do controle do inversor, utilizando malha de corrente e tenso ..................................................................................................................................... 104 Figura 3.22 - Diagrama de Bode do sistema no compensado de lao aberto ...................... 106 Figura 3.23 Resposta ao degrau unitrio do sistema no compensado de malha aberta .. 107 Figura 3.24 Compensador de corrente adotado .................................................................108

xv

Figura 3.25 Resposta em frequncia do compensador de corrente adotado ..................... 109 Figura 3.26 Resposta em freqncia do sistema compensado de lao aberto ................... 110 Figura 3.27 Resposta ao Degrau Unitrio do sistema compensado de malha fechada ...... 111 Figura 3.28 Diagrama de bode do compensador PI sem filtro para A = 1 ........................... 112 Figura 3.29 Diagrama de Bode do compensador PI sem filtro projetado ........................... 113 Figura 3.30 Resposta em freqncia do sistema de lao aberto com compensador PI sem filtro......................................................................................................................................... 113 Figura 4.1 Esquemtico utilizado para verificao da gerao da senide de referncia .. 117 Figura 4.2 Senide de referncia gerada internamente no dsPIC ....................................... 117 Figura 4.3 Esquemtico do circuito de amostragem da tenso de sada do inversor ......... 118 Figura 4.4 Tenso de sada do circuito de amostragem da tenso do inversor .................. 118 Figura 4.5 Para uma tenso de 0V na sada do inversor, temos 2,5V no pino do microcontrolador .................................................................................................................... 119 Figura 4.6 Sada do filtro para tenso nominal do inversor ................................................ 119 Figura 4.7 Esquemtico do circuito de amostragem da corrente ....................................... 120 Figura 4.8 Corrente no indutor e tenso no pino do microcontrolador.............................. 120 Figura 4.9 Tenso de 2,5V no pino do microcontrolador para uma corrente de 0A no indutor .................................................................................................................................... 121 Figura 4.10 Esquemtico para validao da rotina de sincronizao .................................. 121 Figura 4.11 Senide de referncia ainda no sincronizada com o clock de entrada .......... 122 Figura 4.12 Senide de referncia sincronizada com o clock de entrada ........................... 122 Figura 4.13 Esquemtico do inversor em malha aberta sem carga .................................... 123 Figura 4.14 Tenso de sada do inversor em malha aberta ................................................. 124 Figura 4.15 Resultados de simulao em malha aberta no PSIM ........................................ 124 Figura 4.16 Tenso de sada com carga nominal linear ....................................................... 124 Figura 4.17 Tenso eficaz de sada a malha aberta com carga resistiva nominal ............... 125

xvi

Figura 4.18 Esquemtico do inversor em malha aberta para carga no linear ................... 125 Figura 4.19 Tenso de sada do inversor em malha aberta para carga no linear .............. 126 Figura 4.20 Tenso eficaz de sada em malha aberta para carga no linear ....................... 126 Figura 4.21 Esquemtico completo do inversor monofsico tipo ponte completa com controle digital ........................................................................................................................ 127 Figura 4.22 Tenso de sada do inversor ponte completa com controle digital ................. 128 Figura 4.23 Valor eficaz e valor mdio da tenso de sada para carga resistiva nominal ... 128 Figura 4.24 Corrente atravs do indutor para carga nominal resistiva ............................... 128
Figura 4.25 Valor eficaz e valor mdio da corrente no Indutor para carga nominal resistiva ......... 129

Figura 4.26 Ondulao de corrente no indutor filtro do inversor ....................................... 129 Figura 4.27 Ondulao de tenso no capacitor filtro de sada ............................................ 129 Figura 4.28 Tenso sobre um interruptor do inversor num dado instante ......................... 130 Figura 4.29 Corrente atravs de um interruptor .................................................................130 Figura 4.30 Valor eficaz e valor mdio sobre cada interruptor do inversor........................ 130 Figura 4.31 Tenso de sada para carga resistiva RL = 200 ............................................... 131 Figura 4.32 Tenso eficaz de sada para carga resistiva RL = 200 ..................................... 131 Figura 4.33 Tenso de sada do inversor para carga resistiva RL = 2k .............................. 131 Figura 4.34 Valor eficaz da tenso de sada para carga resistiva RL = 1k ......................... 131 Figura 4.35 Circuito de potncia do inversor com carga no linear .................................... 132 Figura 4.37 Valor mdio e valor eficaz da tenso de sada para carga no linear .............. 132 Figura 4.38 Corrente de sada do inversor para uma carga tipo retificador com filtro capacitivo ................................................................................................................................ 132 Figura 4.39 Inversor de tenso com a sada curto-circuitada ............................................. 134 Figura 4.40 Corrente atravs do indutor durante um curto-circuito .................................. 134 Figura 4.41 Limitao da corrente em 15A para uma situao de curto-circuito na sada .135 Figura 4.42 Pico de tenso no momento da partida do inversor ........................................ 135

xvii

Figura 4.43 Inversor com partida suave .............................................................................. 136 Figura 4.44 Taxa de distoro harmnica da sada do inversor .......................................... 136

xviii

LISTA DE TABELAS
Tabela 1 - Comparao entre as configuraes de inversores de tenso monofsicos............ 8 Tabela 2 Equaes diferenciais e suas aproximaes ........................................................... 58 Tabela 3 Valores nominais mximos para o IR2110 .............................................................. 79 Tabela 4 Valores recomendados de operao para o IR2110 ............................................... 80 Tabela 5 Caractersticas eltricas dinmicas para o IR2110 .................................................. 80 Tabela 6 Definio da pinagem do IR2110 ............................................................................ 81 Tabela 7 Valores dos parmetros do compensador discreto (PID) no formato Q0.15 ....... 104 Tabela 8 Valores dos parmetros do compensador (PI) no formato Q0.15........................ 115 Tabela 9 Comparao entre Resultados tericos e Resultados de Simulao .................... 137

xix

SIMBOLOGIA
Smbolo a A A/D Ac Acu27 AL ANiINV Ap At AW(B) Awnec Bmax C CI(s) CV(s) Cv(s) CvPID(s) D/A D1 D2 D3 D4 Significado Permeabilidade magntica do ncleo permeabilidade magntica requerida para o ncleo Relao de transformao no transformador Push Pull Ganho do compensador PID Conversor Analgico-Digital rea da seo transversal do ncleo rea do cobre do fio AWG27 Fator AL do ncleo magntico Relao de transformao do circuito de amostragem de corrente Produto de reas rea da superfcie rea do fio desencapado necessrio rea da janela necessria Densidade de fluxo mximo Capacitor filtro do inversor Funo de transferncia do compensador da malha de corrente Funo de transferncia do compensador da malha de tenso Funo de transferncia do compensador de tenso Funo de transferncia do compensador PID Conversor Digital-Analgico Diodo D1 Diodo D2 Diodo D3 Diodo D4 Unidade Wb/A/m Wb/A/m mm2 mm2 nH/espira2 cm4 cm2 mm2 cm2 Tesla Farads -

xx Smbolo DF Dfiomax Dinv E E(k) e(s) f Fa FC fc fcruz fcruzamento fm Fm(s) Fmx fo FP fp1 fp2 f polo_1 fpolo_2 fs fs fsample FTLAv(s) Significado Fator de distoro Dimetro mximo do fio de cobre Razo cclica instantnea do inversor Tenso mxima nos interruptores Erro de entrada do compensador aps a k-sima amostragem Erro na entrada do compensador Frequncia Frequncia de amostragem Fator de crista do inversor Frequncia de corte do filtro LC Frequncia de cruzamento adotada para o compensador de corrente Frequncia de cruzamento selecionada para o compensador Funo de modulao Funo de transferncia do modulador do inversor Frequncia mxima Frequncia nominal de sada do inversor Fator de potncia do inversor Frequncia de alocao do plo n 1 do compensador de corrente Frequncia de alocao do plo n 2 do compensador de corrente Frequncia de alocao do plo n 1 do compensador Frequncia de alocao do plo n 2 do compensador Frequncia de amostragem Frequncia de chaveamento do inversor Frequncia de amostragem da tenso de sada do inversor Funo de transferncia de lao aberto do sistema compensado Unidade mm Volts Hertz Hertz Hertz Hertz Hertz Hertz Hertz Hertz Hertz Hertz Hertz Hertz Hertz Hertz -

xxi Smbolo FTMAi_compensado FTMAiINV(s) FTMAvsc(s) fz1 fzero_1 f zero_2 G G(s) Gcomp Gfreq_6,25kHz Gi(s) GMA GTC Gv(s) HFn HV(s) Hv(s) I0 iamostragem ICap_rms Icc_FDE ID ID1_med ID1_pk ID1_rms Significado Funo de tranferncia de lao aberto do sistema compensado Funo de transferncia de lao aberto do sistema no compensado Funo de transferncia de lao aberto da malha de tenso Frequncia de alocao do zero n 1 para o compensador de corrente Frequncia de alocao do zero n 1 do compensador Frequncia de alocao do zero n 2 do compensador Ganho do copensador PI Funo de transferncia do filtro de sada do inversor Ganho que deve ser fornecido pelo compensador Ganho do compensador de corrente na frequncia de 6,25kHz Funo de transferncia da planta para a malha de corrente Ganho do sistema de lao aberto no compensado Ganho do TC Funo de transferncia da planta do inversor no odo tenso Fator harmnico do n-simo harmnico Funo de transferncia do circuito de amostragem de tenso Funo de transferncia do circuito de amostragem de corrente Corrente de sada do inversor Corrente drenada pelo circuito de amostragem diferencial Corrente eficaz atravs do capacitor filtro do inversor Corrente de fundo de escala para o indutor filtro Corrente de dreno do MOSFET @ 25oC Corrente mdia atravs do diodo D1 Corrente de pico no diodo D1 Corrente eficaz atravs do diodo D1 Unidade Hertz Hertz Hertz Ampres Ampres Ampres Ampres Ampres Ampres Ampres

xxii Smbolo IIN IIN_max IIN_min iL IL IL_pk IL_rms io Io_ind Io_pk Io_pk Io_pk_ind Io_rms Io_rms Io_rms_ind IS1_med IS1_rms J KCC Kd Ki Kocup Kp Kv_INV Kw Significado Corrente nominal de entrada Corrente de entrada mxima do inversor Corrente de entrada mnima do inversor Corrente instantnea atravs do indutor filtro Corrente atravs do indutor filtro Corrente de pico no indutor Corrente eficaz atravs do indutor filtro Corrente de sada instantnea do inversor Corrente nominal da carga indutiva Corrente de pico de sada do inversor Corrente de pico de sada do inversor Corrente de pico de sada para carga indutiva Corrente eficaz de sada Corrente eficaz nominal de sada do inversor Corrente eficaz de sada para carga indutiva Corrente mdia no interruptor S1 Corrente eficaz no interruptor S1 Densidade de corrente Ganho do circuito de amostragem de corrente Ganho derivativo do compensador tipo PID Ganho integrativo do compensador tipo PID Fator de ocupao da janela Ganho proporcional do compensador tipo PID Ganho do circuito de amostragem de tenso Fator de utilizao da janela Unidade Ampres Ampres Ampres Henrys Ampres Ampres Ampres Ampres Ampres Ampres Ampres Ampres Ampres Ampres Ampres Ampres Ampres A/cm2 -

xxiii Smbolo L Lo LOH M mf MPL N Nfios NL NpTC N sTC p1 Pcomut_S1 Pcond_S1 Pcu PDR_TC PIN Po PR_100k PR_150k PR2 Ptot_S1 Qo Qrr R Significado Indutor filtro do inversor Indutncia nominal de carga Harmnico de mais baixa ordem ndice de modulao do inversor Razo da frequncia de modulao Tamanho do caminho magntico Nmero de espiras do indutor Nmero de fios em paralelo no indutor Nmero de espiras necessrias Nmero de espiras no primrio do TC Nmero de espiras no secundrio do TC Plo n 1 do compensador Perdas por comutao Perdas de conduo no MOSFET Perdas no cobre do indutor filtro Potncia dissipada no resistor shunt do TC Potncia nominal de entrada do inversor Potncia ativa de sada do inversor Potncia dissipada no resistor de 100k Potncia dissipada no resistor de 150k Potncia dissipada no resistor R2 do circuito de amostragem Perdas totais no interruptor S1 Potncia reativa nominal Carga de recuperao reversa Resistncia de carga Unidade Henrys Henrys centmetro Watts Watts Watts Watts Watts Watts Watts Watts Watts Watts VAr Coulombs Ohms

xxiv Smbolo RELTC RL Rnom Rout RTC Rtcd Rth_dissip Rthj Rthj_a S/H S1 S 2 S 27 S3 S 4 S o T t1 t2 t3 t4 Ta t d(ON) Td_S1 tf Significado Ganho do transformador de corrente Resistncia interna do indutor Resistncia nominal de carga Resistncia de sada do inversor Resistncia shunt no secundrio do TC Resistncia trmica juno-encapsulamento Resistncia trmica do dissipador Resistncia trmica juno-encapsulamento Resistncia trmica juno-meio ambiente Amostrador e Segurador Interruptor S1 Interruptor S2 rea da seo esmaltada do fio AWG27 Interruptor S3 Interruptor S4 Potncia aparente mxima de sada Perodo Primeiro instante de tempo Segundo instante de tempo Terceiro instante de tempo Quarto instante de tempo Temperatura ambiente tempo de atraso de resposta do MOSFET Temperatura entre o dissipador e o MOSFET Tempo de descida Unidade Ohms Ohms Ohms Ohms
o

C/W C/W C/W C/W -

mm2 VA Segundos Segundos Segundos Segundos Segundos

o

Segundos
o

Segundos

xxv Smbolo Tj Tr tr t rr Ts Tsample Tsinv U U(k) VV+ V1 VAB VC VC_pk VCap_pk VCC V CTRL(s) VD1_max VDS VFDE_proc VGS Vi VIN VIN_max Significado Temperatura na juno Meta da temperatura de subida Tempo de subida Tempo de recuperao reversa do MOSFET Perodo de amostragem Perodo de amostragem da tenso de sada do inversor Intervalo de comutao do interruptor do inversor Tenso lida na sada do inversor Sada do copensador aps a k-sima amostragem Entrada negativa do circuito diferencial Entrada positiva do circuito diferencial Valor eficaz da componente fundamental Tenso de entrada do filtro LC de sada do inversor Tenso de controle de referncia Tenso de pico da onda moduladora senoidal Tenso de pico sobre o capacitor filtro Tenso do barramento de entrada do inversor Tenso de controle do compensador Tenso reversa mxima sobre o diodo D1 Tenso dreno-fonte do MOSFET Tenso de fundo de escala para opino do microcontrolador Tenso de gate do MOSFET Tenso de entrada do filtro LC no domnio s Tenso de entrada nominal do inversor Tenso de entrada mxima admissvel Unidade
o

C C

Segundos Segundos Segundos Segundos Segundos Volts Volts Volts Volts Volts Volts Volts Volts Volts Volts Volts -

xxvi Smbolo VIN_min Vinv_FDE Vn vo Vo Vo_max Vo_pk Vo_pk Vo_rms Vout_pino Vpk_TC VR_100k VR_150k VR2 Vref VS1_max Vtri Vtri_pk Vtri2 Wa Wa(eff) w p1_filtro wp2_filtro Wtfe Significado Tenso de entrada mnima admissvel Tenso de fundo de escala para a sada do inversor Valor eficaz do n-simo harmnico Tenso de sada instantnea do inversor Tenso de sada do indutor filtro no domnio s Amplitude da componente fundamental da tenso de sada Tenso de pico de sada do inversor Tenso de pico de sada do inversor Tenso eficaz de sada do inversor Tenso no pino do microcontrolador Tenso de fundo de escala no secundrio do TC Queda de tenso sobre o resistor de 100k Queda de tenso sobre o resistor de 150k Queda de tenso no resistor R2 do circuito de amostragem Tenso de referncia senoidal para o inversor Tenso mxima sobre um interruptor Amplitude da onda portadora triangular Tenso de pico da onda portadora triangular Portadora triangular defasada de 180 graus rea da janela rea efetiva da janela Frequncia de alocao do plo 1 Frequncia de alocao do plo 2 Peso do ncleo Unidade Volts Volts Volts Volts Volts Volts Volts Volts Volts V Volts Volts Volts Volts Volts Volts mm2 cm2 rad/s rad/s gramas

xxvii Smbolo Xo Z1 z1 Z2 z2 Znom ZOH a Significado Reatncia indutiva nominal de carga Impedncia equivalente 1 no domnio s Zero n 1 do compensador Impedncia equivalente 2 no domnio s Zero n 2 do compensador Impedncia nominal de carga Segurador de ordem zero ngulo entre tenso e corrente de sada do inversor Profundidade da corrente no fio de cobre I iL iL_max t Vo Ondulao de corrente no indutor Ondulao de corrente no indutor filtro Mxima variao de corrente no indutor Intervalo de conduo do interruptor Ondulao de tenso permissvel na sada Rendimento do inversor (s)
27

Unidade Ohms Ohms mm Ampres Ampres Ampres Segundos Volts / cm rad/s rad/s rad/s rad/s rad/s

Funo de transferncia do circuito de amostragem de corrente Resistividade do cobre Frequncia angular

Largura de banda em malha fechada desejada Frequncia de cruzamento selecionada para o compensador Frequncia angular natural de oscilao do filtro LC Frequncia de amostragem

cruzamento

xxviii

ACRONIMOS E ABREVIATURAS
Smbolo AWG CC CA DSP IGBT MAC MOSFET PWM SPWM TBJ THD UFC UPS Significado American Wire Gauge Corrente Contnua Corrente Alternada Digital Signal Processor Insulated Gate Bipolar Transistor Multiply and Acumulate Metal-Oxide_Semiconductor Field-Effect Transistor Pulse Width Modulation Modulao por Largura de Pulso Senoidal Transistor Bipolar de Juno Total Harmonic Distortion Universidade Federal do Cear Uniterruptible Power Supply

INTRODUO GERAL
S egundo o U.S Department of Energy, atravs do relatrio internacional Energy . Outlook 2006 (IEO) da Energy Information Administration (EIA), o consumo global de energia crescer a uma mdia de 2% ao ano entre 2003 e 2030. Em se tratando especificamente de energia eltrica, o crescimento dar a uma mdia de 2,7% ao ano, passando de 14,781 bilhes de kWh em 2003 para 21,699 bilhes de kWh em 2015 e 30,116 bilhes de kWh em 2030. Sabe-se que a energia eltrica no diretamente disponibilizada pela natureza em condies de ser utilizada, tendo que ser obtida a partir da transformao de uma outra forma de energia. De maneira geral, feita essa transformao a energia eltrica ainda no se encontra pronta para a utilizao, necessitando ainda ser processada e finalmente entregue na forma mais apropriada para a carga. Dentre as diversas formas de gerao de energia eltrica, as chamadas fontes alternativas de energia tm sido desenvolvidas e esto ganhando fora impulsionadas principalmente pelo aumento da preocupao com as questes ambientais, notadamente o efeito estufa, que promove a mobilizao mundial a fim de reduzir a emisso de gases poluentes. Exemplo disso o tratado de Kyoto, o qual recebe cada vez maior adeso tanto de pases desenvolvidos como de pases em desenvolvimento, e que estimula a pesquisa de tecnologias que permitam aliviar a presso sobre os mtodos tradicionais de gerao de energia a base de combustveis fsseis. Os conversores encontrados na Eletrnica de Potncia so circuitos eletrnicos responsveis por converter energia eltrica de um nvel de tenso, de corrente e de freqncia para outros utilizando interruptores eletrnicos. A caracterstica essencial destes circuitos que os interruptores operam somente em conduo ou em bloqueio. Atravs de modulao adequada e do emprego de determinada topologia, pode-se converter energia eltrica com rendimento elevado, diferentemente do que ocorre quando se utilizam interruptores operando na regio ativa. Os inversores, ou conversores CC-CA, so responsveis pela converso de nveis contnuos de tenso ou corrente em nveis alternados em sua sada, apresentando simetria em amplitude. A freqncia de operao pode ser fixa ou varivel.

Os inversores so amplamente utilizados em aplicaes industriais, por exemplo, acionamento de mquinas CA em velocidade varivel, aquecimento indutivo e fontes auxiliares. A entrada pode ser uma bateria, clula combustvel, clula solar ou outra fonte CC. Alm disso, uma das principais aplicaes do inversor so em sistemas ininterruptos de energia ou simplesmente no-breaks. Nestes sistemas o inversor constitui-se o ltimo dos blocos, ou seja, a etapa de sada dos no-breaks. Quando a rede est ativa este bloco alimentado pela tenso de sada do retificador, retirando sua energia da rede. Quando h uma falta de energia na rede este bloco passa a ser alimentado pelo conversor DC/ DC, retirando sua energia das baterias, de modo que no falte energia na sada, sendo esta a idia central do no-break. Especialmente em aplicaes de fontes ininterruptas de energia so encontradas cargas no lineares, presentes em quase todos os estgios de entrada de equipamentos eletrnicos. As cargas no-lineares contribuem de maneira significativa para a distoro da forma de onda da tenso de sada do inversor. Para que a distoro harmnica se mantenha em um nvel tolervel, deve ser utilizada uma malha de controle da tenso de sada com resposta transitria rpida, bem como um projeto adequado do filtro de sada do inversor. Inversores de tenso senoidais so, portanto, responsveis por converter uma tenso contnua em uma tenso senoidal em sua sada. Entretanto, a operao dos interruptores em alta freqncia produz na sada do inversor interferncias (harmnicos) indesejveis. Para aplicaes de baixa e mdia potncias, tenses de onda quadrada ou quase quadrada podem ser aceitveis e para aplicaes de potncia elevada, so necessrias formas de onda senoidais com baixa distoro. Com a disponibilidade de dispositivos semicondutores de potncia de alta velocidade, o contedo harmnico da tenso de sada pode ser minimizado ou reduzido significativamente pelas tcnicas de chaveamento. Alm disso, usualmente empregado um filtro do tipo L-C na sada do estgio inversor para que o contedo harmnico seja filtrado e somente a parcela referente freqncia fundamental esteja disponvel na sada. Normalmente tambm se faz necessria a incluso de uma malha de controle de tenso para que eventuais perturbaes no se reflitam na sada do inversor, preservando sua forma de onda senoidal. A tenso de sada de um inversor pode ser fixa ou varivel em uma freqncia tambm fixa ou varivel. Uma tenso varivel de sada pode ser obtida variando-se a amplitude da tenso CC de entrada e mantendo-se o ganho do inversor constante. Por outro lado, se a

tenso CC de entrada for fixa e no-controlvel, uma tenso varivel de sada pode ser obtida pela variao do ganho do inversor, a qual normalmente realizada pelo controle modulao por largura de pulso (do ingls pulse width modulation PWM) dentro do inversor. O ganho do inversor pode ser definido como a relao entre a tenso de sada CA e a tenso de entrada CC. O presente trabalho tem por objetivo principal o projeto de um inversor monofsico de tenso senoidal em ponte completa com baixa distoro harmnica total (THD) da tenso de sada, utilizando um processador digital para a realizao do controle das malhas de tenso e corrente do inversor. O processador digital de sinais utilizado o dsPIC 30F2020. Ainda, deseja-se que a metodologia seja de fcil aplicao e que minimize os esforos de corrente nos semicondutores e nos demais componentes do sistema, sem prejudicar a forma de onda de sada. As motivaes que impulsionaram este trabalho se concentram na inexistncia na literatura de uma metodologia completa de projeto de inversores com controle digital, no obstante ao fato de que a estrutura j esteja em desenvolvimento h alguns anos. Na literatura as contribuies referentes a esse tpico se concentram em pontos especficos do projeto, como a determinao dos componentes do filtro L-C e mtodos alternativos de controle. O texto dividido em quatro captulos que detalham o projeto do Inversor controlado digitalmente. No captulo 1 feito uma reviso bibliogrfica dos principais conceitos inerentes ao estudo de inversores monofsicos, as suas aplicaes e as topologias bsicas conhecidas na literatura. Tambm apresentado os principais conceitos referentes ao controle digital e as principais caractersticas do dsPIC utilizado no projeto. No captulo 2 realizado o estudo terico do inversor. As principais estratgias de modulao existentes so apresentadas, assim com as equaes de projeto dos seus componentes. A estratgia de controle descrita e so mostradas algumas maneiras consolidadas na literatura de discretizao dos controladores a partir de seus equivalentes na forma analgica. No captulo 3 apresentado o exemplo de projeto do inversor, nas quais so apresentadas as caractersticas e faixas de operao do conversor, o dimensionamento do elemento magntico apresentado, assim como os esforos de corrente e tenso nos

semicondutores. apresentado tambm todo o projeto dos controladores das malhas de tenso e corrente, assim como a discretizao dos mesmos. No captulo 4 apresentado todos os resultados de simulao obtidos no projeto, com a apresentao de algumas caractersticas relevantes obtidas e vrias formas de onda, verificando os estudos tericos dos captulos anteriores.

CAPTULO 1 INVERSORES MONOFSICOS E PROCESSAMENTO DIGITAL UMA REVISO 1.1 Introduo

A converso CC-CA um dos mais significativos e explorados campos da Eletrnica de Potncia. Dentre as diversas formas de processamento de energia uma das mais requisitadas, pois seu leque de aplicaes amplo. Pode-se citar, entre outras, a gerao distribuda, as aplicaes embarcadas e os sistemas ininterruptos de energia. Este captulo apresenta os principais conceitos inerentes aos inversores monofsicos de tenso e os aspectos mais relevantes no controle digital de processos.

1.2 Topologias Bsicas de Inversores Monofsicos

O inversor um conversor de potncia capaz de converter uma tenso contnua em alternada. Este conversor opera atravs de uma especfica seqncia de disparo dos interruptores de potncia, como IGBTs, MOSFETs, etc. S diversas as topologias desenvolvidas resultantes da intensiva pesquisa realizada o nesta rea. Dentre as diversas topologias que realizam a converso CC-CA, a determinao de qual topologia deve ser utilizada em uma aplicao especfica est intimamente relacionada com as caractersticas da fonte de energia disponvel e as caractersticas da carga a ser alimentada. Entre as topologias monofsicas destacam-se os conversores CC-CA em ponte completa, em meia ponte e do tipo Push-Pull [1]. A Inversor Push-Pull O Inversor Push-Pull foi uma das primeiras topologias de inversores utilizadas industrialmente. Esta topologia mais bem adaptada s baixas potncias e baixas freqncias de chaveamento, sendo empregada em muitos no-breaks do tipo Stand-By. A seqncia de conduo alternada dos interruptores S e S vistos na Figura 1.1, 1 2, garante uma tenso alternada em virtude do transformador de duplo enrolamento primrio. Os diodos D1 e D2 so inseridos para garantir a continuidade da corrente nos enrolamentos primrios devido carga indutiva na sada ou aos instantes intermedirios ao disparo de um ou outro interruptor.

Figura 1.1 Circuito inversor Push-Pull.

Suas principais caractersticas so: Necessita de transformador, sendo este com ponto mdio no primrio; Utiliza apenas uma fonte CC; A sada CA galvanicamente isolada da fonte CC; Os interruptores de potncia e a fonte CC esto na mesma massa, facilitando o projeto dos drivers (circuitos de acionamento) dos interruptores; Tenso mxima nos interruptores igual ao dobro da tenso da fonte CC. B Inversor Meia Ponte O Inversor Meia Ponte apresenta apenas um brao inversor, ou seja, conjunto de interruptores que operam de forma complementar. A estrutura de potncia, em sua configurao bsica, pode ser vista na Figura 1.2(a), onde h duas fontes CC formando um barramento CC duplo. Estas fontes podem ser substitudas por um divisor capacitivo, a partir de uma nica fonte CC, como ilustrado na Figura 1.2(b).

Figura 1.2 Circuitos do inversor Meia Ponte. (a) Com dupla fonte CC e (b) Com fontes CC obtidas a partir de divisores capacitivos.

As principais caractersticas do Inversor Meia Ponte so:

Usa apenas um brao inversor, constitudo de dois interruptores que operam de forma complementar; O comando dos interruptores exige, pelo menos, uma fonte isolada ou circuito bootstrap; Comando complementar de apenas dois interruptores; Exige barramento CC dividido ou duas fontes CC, com tenso total equivalente ao dobro da tenso de pico de sada; Modulao em dois nveis; Pode operar sem transformador isolador quando empregado em no-break on-line de dupla converso. Tenso mxima nos interruptores igual a tenso total do barramento. C Inversor Ponte Completa O inversor ponte completa opera com dois braos inversores. A estrutura bsica pode ser vista na Figura 1.3, onde h uma fonte CC e dois braos inversores. Esta estrutura exige o comando de quatro interruptores, sendo que dois necessitam de fonte isolada ou circuito bootstrap para seu acionamento. Apesar de um maior nmero de interruptores, com dois braos inversores, h a vantagem de uso de uma fonte CC nica e de menor tenso, quando comparado ao inversor Meia Ponte.

Figura 1.3 Circuito do inversor ponte completa.

Quando o Inversor Ponte Completa operar em no-break on-line de dupla converso, ele exigir obrigatoriamente o uso de transformador isolador (na entrada ou na sada do nobreak) devido ligao da chave de transferncia esttica, em decorrncia da conexo do neutro da rede com a carga. O Inversor Ponte Completa possui uma caracterstica interessante que a possibilidade de etapas de tenso nula na carga, sem interrupo de

corrente. Estas etapas possibilitam a operao com modulao em trs nveis, garantindo trs nveis de tenso na carga. As principais caractersticas do Inversor Ponte Completa so: Usa dois braos inversores; Circuito de comando para quatro interruptores, com pelo menos duas fontes isoladas ou circuitos bootstrap; Comando complementar de dois pares de braos inversores; Barramento CC nico, com tenso CC igual ao pico da tenso de sada; Possibilidade de modulao em dois ou trs nveis; Necessidade de transformador isolador quando empregado em no-break on-line de dupla converso; Tenso mxima nos interruptores igual tenso do barramento CC. Menor esforo de tenso nos interruptores. Os trs tipos de inversores monofsicos apresentados tm suas caractersticas resumidas de acordo com o quadro comparativo visto na Tabela 1, onde E representa a tenso do barramento CC de entrada, IO_pk a corrente de pico nos interruptores e a a relao de transformao no transformador Push-Pull.
Tabela 1 Comparao entre as configuraes de inversores de tenso monofsicos.

Outras classificaes encontradas na literatura capazes de distinguir os inversores de tenso podem ser dadas de acordo com as seguintes caractersticas: Quanto ao nmero de fases: Monofsico ou Trifsico; Capacidade ou no de adaptao do nvel de tenso de entrada ao nvel de tenso da sada; Comutao dos interruptores: Suave ou Dissipativa; Comutao dos interruptores: Suave ou Dissipativa; Presena ou no de isolamento eltrico entre a entrada e a sada; Quantidade de estgios de processamento de potncia: Simples ou Mltiplos. Cada tipo pode usar dispositivos com disparo ou bloqueio controlados (por exemplo, BJTs, MOS FETs, IGBTs, MCTs, S GTOs) ou tiristores em comutao forada, dependendo ITs, das aplicaes. Esses inversores em geral usam sinais de controle PWM para produzir uma tenso CA de sada. Assim, um inversor chamado de inversor alimentado por tenso se a tenso de entrada for constante, inversor alimentado por corrente se a corrente de entrada for mantida constante, e inversor com interligao CC varivel, se a tenso de sada for controlvel.

1.3 Tipos de Conversores CC-CA

Os conversores estticos CC-CA ou inversores podem ser classificados em uma das seguintes categorias, dependendo do tipo de fonte alternada que se deseje na sada: a) Conversores CC-CA de tenso; b) Conversores CC-CA de corrente; c) Conversores CC-CA regulado em corrente;

d) Conversores CC-CA da fase controlada. Entre esses conversores, o de fase controlada (item d) o nico incapaz de gerar uma fonte alternada independente. Na realidade ele serve como interface de processamento de energia entre uma fonte CC e uma fonte CA j existente. Ele , na realidade, um retificador de fase controlada operando no modo inversor, ou seja, com o sentido do fluxo de energia reverso. O conversor CC-CA de tenso o mais comum dos tipos de conversores CC-CA. O sinal alternado gerado na sada comporta-se como uma fonte de tenso alternada, com valor

10

mdio nulo. A tenso contnua na entrada pode ser originada a partir da sada de um retificador alimentado pela rede eltrica CA, um capacitor de valor elevado para substitu-la ou outra fonte CC qualquer. Neste caso ele comumente denominado na literatura internacional de DC link inverter. Em outros casos, a tenso contnua de entrada pode ser originada a partir de uma fonte independente, como por exemplo, um banco de baterias ou um conjunto de painis solares fotovoltaicos. Dentre as aplicaes deste tipo de conversor pode-se destacar: controle de velocidade de mquinas eltricas de corrente alternada, sistemas de alimentao ininterrupta de energia (UPSs), aquecimento indutivo, fontes de alimentao para aeronaves, etc. J os conversores CC-CA de corrente possuem a sada comportando-se como uma fonte de corrente. A exemplo do conversor anterior, ele tambm denominado na literatura internacional de DC link inverter, mas nesta situao o DC link opera como uma fonte de corrente contnua.

1.4 Parmetros de Desempenho de um Inversor

A sada de inversores prticos contm harmnicos. Os harmnicos surgem devido presena de cargas no lineares. Essas cargas no possuem uma relao linear entre a tenso e a corrente, como cargas resistivas, indutivas e capacitivas. Estas podem ser geradas por equipamentos eltricos e eletrnicos que possuem componentes no lineares tais como: diodos, transistores, chaves manuais entre outros. As cargas no lineares absorvem uma corrente diferente da forma de onda da tenso que a alimenta, gerando uma perturbao na onda da corrente [2]. A harmnica uma componente adicional que possui freqncia mltipla da onda senoidal fundamental. Na Figura 1.4 est ilustrada a componente fundamental da tenso e sua quinta harmnica.

Figura 1.4 Componente fundamental e sua quinta harmnica.

11

Na Figura 1.5 apresentada a forma de onda da tenso resultante, que neste caso a soma das duas componentes apresentadas na Figura 1.4.

Figura 1.5 Tenso resultante da soma da componente fundamental com a sua quinta harmnica.

A qualidade de um inversor normalmente avaliada em funo dos seguintes parmetros de desempenho [3]: A - Fator Harmnico do n-simo Harmnico HFn. O fator harmnico do n-simo harmnico, uma medida da contribuio do harmnico individual na forma de onda final e definido como:

HFn

Vn V1

(1.1)

Onde V1 o valor eficaz da componente fundamental e Vn o valor eficaz do n-simo componente harmnico. B - Distoro Harmnica Total THD. A Distoro Harmnica Total a medida da proximidade da forma entre a forma de onda e sua componente fundamental. O THD calculado atravs da seguinte expresso:

THD

1 . V1

Vn 2
n 2,3,...

(1.2)

Onde V1 a tenso fundamental e Vn a tenso harmnica de n-sima ordem. Este um dos principais parmetros de desempenho utilizados na prtica.

12

C - Fator de Distoro DF. A THD d o contedo harmnico total, mas no indica o nvel de cada componente harmnica. S utilizarmos um filtro na sada dos inversores, os harmnicos de mais alta e ordem so atenuados mais eficientemente. Portanto, importante um conhecimento de ambos, freqncia e amplitude, de cada harmnico. O fator de distoro indica a quantidade de distoro harmnica que resta em uma forma de onda particular, aps os harmnicos daquela forma de onda terem sido submetidos a uma atenuao de segunda ordem (isto , divididos por n2). Assim, DF uma medida da eficincia em reduo de harmnicos indesejveis, sem ter de especificar os valores de um filtro de carga de segunda ordem. Ele matematicamente definido como:

DF

1 . V1

(
n 2,3,...

Vn 2 ) n2

(1.3)

D - Harmnico de mais baixa ordem LOH. O harmnico de mais baixa ordem o componente harmnico cuja freqncia est mais prxima da fundamental, e sua amplitude maior ou igual a 3% da componente fundamental. E - Fator de Crista A definio de fator de crista a relao entre a corrente de pico e a corrente RMS O . fator de crista para uma carga linear tipo resistiva, capacitiva, indutiva ou a mistura entre elas
2 1, 41 . Na troca para cargas no lineares o fator de crista muito mais alto e em

alguns casos pode ser inclusive superior a 2,5. Um inversor que pode proporcionar fatores de crista na ordem de 3 um equipamento capaz de alimentar praticamente todos os tipos de carga que temos hoje no mercado. Quanto maior este parmetro melhor o funcionamento do inversor com cargas no lineares.

1.5 Drivers para Inversores

Com o acelerado avano da tecnologia e o crescente desenvolvimento de equipamentos eletrnicos, principalmente nas reas de telecomunicaes e sistemas de

13

computadores, surge a necessidade de desenvolver fontes de alimentao de alto desempenho, elevada eficincia e reduzido volume. Tais fontes so implementadas fazendose uso de conversores estticos de energia, nos quais chaves eletrnicas, como MOS FETs e IGBTs, controlam o fluxo de energia entre a fonte e a carga. Para comutar esses dispositivos, ou seja, fechar (colocar em conduo) e abrir (bloquear), faz-se necessrio o uso de circuitos eletrnicos acionadores conhecidos como drivers. Tais circuitos devem fornecer nveis de tenso e de corrente adequados para que as chaves comutem de maneira eficaz. Os transistores MOS FETs e IGBTs so dispositivos que se caracterizam por serem controlados por tenso. A impedncia do circuito gate-source no MOS e gate-emissor no FET IGBT muito elevada, diminuindo a potncia mdia a ser fornecida pelo circuito de comando e simplificando o projeto do mesmo. Embora a potncia seja reduzida, preciso que o circuito de comando seja capaz de fornecer pulsos de corrente elevados para carregar e descarregar rapidamente as capacitncias internas do transistor. Atualmente existem no mercador vrios fabricantes de circuitos integrados especficos para o comando destes transistores. Alguns modelos permitem a implementao de um circuito de proteo do transistor contra correntes elevadas de modo a evitar a queima do mesmo. Empregado em circuitos em que os transistores comutam de forma complementar, o driver do tipo bootstrap comumente utilizado em projetos de inversores. Este circuito opera sem a necessidade de se ter um isolamento para o acionamento dos transistores do lado superior do brao, atravs de um circuito integrado e de uma ligao adequada. A Figura 1.6 mostra o diagrama de blocos tpico de um CI do tipo bootstrap e seu esquemtico de ligao para o acionamento dos interruptores.

Figura 1.6(a) Esquemtico de ligao de um CI do tipo bootstrap: IR2110.

14

Figura 1.6(b) Diagrama de blocos de um CI do tipo bootstrap: IR2110.

O circuito integrado normalmente possui dois transistores de alta tenso e baixa potncia internos (representado na Figura 1.6 como HV Level S hift) que fazem a ligao do circuito de baixa potncia e alta potncia. O capacitor entre VB e VS a fonte da tenso VGS do transistor superior, sendo carregado atravs do diodo D quando o transistor inferior est em conduo. Uma freqncia mnima de comutao deve existir e o transistor inferior deve ser freqentemente comutado para que se realize a recarga do capacitor entre VB e VS atravs de VCC (geralmente 15V). O diodo D deve ser projetado para uma tenso reversa de bloqueio igual a tenso de bloqueio dos transistores de sada. Circuitos Integrados tpicos dessa categoria so o IR2110 e o IR2130 da International Rectifier, que possuem, respectivamente, um e trs acionamentos complementares.

1.6 Controle Digital por DSP

O controle digital do conversor permite a implementao de algoritmos mais eficientes e uma maior integrao do sistema. Para a implementao do controle digital do conversor necessrio conhecer alguns conceitos que sero apresentadas em seguida [4]. Evidencia-se na literatura atual e em aplicaes industriais, o uso cada vez mais freqente de tcnicas de controle digital via microprocessadores no comando e controle de sistemas. Novas tcnicas e equipamentos vm surgindo em todas as reas do conhecimento humano, na Engenharia Eltrica muitos dos admirveis utenslios, que facilitam e agilizam a vida, trazem embutidas tecnologias, em que as solues propostas so muitas vezes

15

extremamente sofisticadas, tornando-as economicamente inviveis e possivelmente no implementveis por mtodos clssicos da eletrnica Analgica-Digital. O uso de microprocessadores e DS Ps tm viabilizado a operao de sistemas que requerem processamento e controle mais refinados. Com o avano na rea de controle de processos, novas leis de controle cada vez mais eficientes tm sido estudadas e analisadas, conseguindo-se maior eficincia no controle de equipamentos, porm o preo que se paga tangente ao custo e dificuldade de implementao de tais tcnicas, ficando, s vezes, as solues encontradas confinadas a aplicaes apenas no campo terico. Assim, os microprocessadores, cada vez mais sofisticados e atrativos financeiramente, so hoje notoriamente evidentes em uma grande gama de equipamentos e instrumentos, parecendo tornar-se uma tendncia natural a migrao para sistemas de controle digital baseados em microprocessadores. Pode-se citar as seguintes qualidades inerentes ao uso do controle digital: Flexibilidade na implementao do controlador dinmico na malha de realimentao. Atribui-se a flexibilidade ao fato de a lei de controle dar-se por linhas de programao, bastando a reprogramao para se obterem diferentes tipo de controladores ou mesmo para efetuar ajustes no controlador. A capacidade de deciso lgica e de armazenamento de dados, caractersticas de sistemas digitais, traz como atrativo a facilidade de incorporao e uso de funes como alarme, o controle de partida suave ou de desligamento do processo, as funes de superviso dos diversos componentes integrantes do processo, as sinalizaes e as tomadas de decises. Menor custo e maior confiabilidade no controle de processos que envolvam a implementao de vrias malhas de um processo complexo, j que praticamente se trata do mesmo hardware utilizado para sistemas monovariveis, pois muitas vezes o sistema j disponibiliza diversas entradas A/D e D/A, podendo-se monitorar sistemas multivariveis. Maior imunidade a rudos, pelo fato de que, uma vez feitas adequadamente as aquisies dos sinais pertencentes ao sistema, os dados so armazenados na memria e submetem-se apenas s manipulaes e transferncias internamente no processador, desta forma ficando ele imune a rudos provocados pelos elementos analgicos do sistema exterior. Em contrapartida, algumas desvantagens tambm existem:

16

O custo pode tornar-se elevado. Um exemplo seria nas aplicaes de controle menos sofisticadas e de baixo custo, em que o processo pode ser controlado com o emprego de controladores convencionais. Em casos como esse, o custo de sistemas de controle baseado em processadores pode comprometer o custo final do projeto. No muito simples ponderar esses fatores; faz-se necessrio observar com mais cuidado o processo a ser controlado, a fim de evitar desperdcios dos componentes na capacidade de processamento, memria, perifricos, etc. Podem tornar-se complexos a anlise e o projeto no domnio discreto, visto que existem vrios problemas a considerar, tais como erro de quantizao, perodo de amostragem do sinal e a resoluo dos conversores A/ D e D/ A. Quanto ao tipo de microprocessador, tambm devem ser analisados os seguintes aspectos: ponto fixo ou ponto flutuante, memria necessria, perifricos necessrios, noo de lgica, algoritmos e programao. Em grande parte das aplicaes em Eletrnica de Potncia, como em retificadores, conversores CC-CC, inversores e UPS, necessita-se de controle, superviso e regulao das variveis de tenso e corrente, por exemplo. O controle dessas variveis pode ser realizado atravs do comando adequado dos interruptores da estrutura de potncia em questo. O mtodo que normalmente empregado, no qual se tem a variao do tempo de conduo dos interruptores em relao ao perodo de comutao chamado de PWM (modulao por largura de pulso) e vem sendo empregado ao longo dos tempos. Com o avano tecnolgico, novos componentes tm sido desenvolvidos no intuito de controle e gerao mais simples e econmicos desse tipo de modulao (PWM), entre os meios emergentes, destacam-se componentes eletrnicos desenvolvidos especificamente para esse fim, e o uso cada vez mais freqente de tcnicas digitais microprocessadas. Mediante o comando adequado, pode-se controlar as estruturas de Eletrnica de Potncia. Isso se traduz em diversas aplicaes, tais como: Controle de mquinas; Fontes de alimentao com alta densidade de potncia; UPS (no-breaks); Sistemas eletrnicos para iluminao; Sistemas eletrnicos para o acionamento de motores eltricos; Unidades retificadoras para telecomunicaes;

17

Carregadores de bateria; Estabilizadores de tenso; Sistemas eletrnicos para aquecimento resistivo e indutivo; Processamento de energia fotovoltaica.

1.6.1 Microprocessadores, Microcontroladores, DSPs e DSCs.

De uma forma geral, todos so circuitos integrados disponveis nos mais variados tipos de encapsulamento e destinados ao tratamento de sinais digitais. Primeiro vieram os microprocessadores, substituindo milhes de transistores nos computadores, que chegavam a ocupar o andar de um prdio e aps esta inveno diminuram consideravelmente de tamanho. So usados principalmente para processamento complexos e possuem alto custo. Dentre algumas aplicaes esto presentes nos microcomputadores pessoais, em aparelhos eletrnicos de uso domstico e nos equipamentos mdicos. Este circuito integrado no consegue fazer nada sozinho, pois so necessrios outros dispositivos externos para que ele se torne til. uma memria de programa, que deve conter o programa que ser executado pelo microprocessador. Necessita inclusive de barramentos entre essa memria e o microprocessador, que so a ligao fsica entre a memria e o microprocessador (fios ou trilhas). No caso de um barramento de dados de 16 bits, haver de 16 fios ou trilhas comunicando os dois. Existe a necessidade tambm do barramento de endereos, o qual seleciona o endereo em que o dado ser lido ou escrito na memria. Desta forma, em um microprocessador deve ser acoplado externamente todo componente necessrio para o cumprimento da aplicao. Os microcontroladores, em geral, possuem todos os perifricos necessrios em um nico chip. S tamanho tambm muito pequeno, mesmo contendo vrios perifricos eu como: memrias, barramentos, timers, portas de comunicao, conversores de sinal analgico para digital, etc. Eles possuem desempenho menor que os microprocessadores, mas so ideais em aplicaes que necessitam de menores dimenses, tempo de desenvolvimento e custos. Este dispositivo amplamente usado em automao industrial, residencial e predial, eletrodomsticos, brinquedos eletrnicos e em qualquer situao em que seja necessrio o controle de um dispositivo de sinais eletrnicos. Por exemplo, em um elevador, quando

18

algum aperta o boto para ir at um andar especfico, o microcontrolador recebe essa informao como um dado de entrada, interpreta-o e aciona os motores do elevador at aquele andar, pra e abre as portas. O processador digital de sinais (DS vem do ingls Digital S P) ignal Processing e pode definir tanto o processador quanto o processo em si. Difere dos processadores genricos na sua arquitetura de hardware, software e no conjunto de instrues otimizado para o tratamento digital de sinais. Esse tipo de tratamento exige um alto desempenho para aplicaes numricas em tempo real, as quais seriam impossveis de serem realizadas por circuitos analgicos. Alm de ser um sistema flexvel devido sua caracterstica de reconfigurabilidade, o DS oferece inmeras vantagens em relao a outros sistemas ou P dispositivos. Ele projetado para realizar diversas manipulaes e transformaes matemticas em um conjunto de nmeros extrados do mundo real (analgico) rapidamente. Os humanos adquirem dados analgicos do mundo real, como o som, as imagens, a temperatura e a intensidade luminosa, processam essas informaes para realizar uma srie de aes a partir dessa entrada. Tudo isso acontece a todo o momento, e denomina-se tempo real. Os DS tambm operam em tempo real, tratando sinais contnuos, assim como os Ps seres humanos. Para isso necessrio o conversor analgico-digital (A/D), que captura os sinais contnuos da natureza (analgicos) e os transforma em dados digitais discretos. nessa informao digital que o processador deve efetuar operaes complexas que levaro a um novo dado digital que passar por um conversor digital-analgico (D/ A), que entregue ao meio em tempo real. Enquanto os microcontroladores ou microprocessadores comuns necessitam de vrios ciclos de clock para executar uma instruo mais complexa, os DS possuem conjuntos de Ps instrues que, em situaes especiais, podem executar um bloco de instrues em um ciclo de clock. Esta particularidade associada a outros recursos (acesso direto memria, conversores A/ D e D/ A eficientes) torna possvel a operao em tempo real. Fica fcil perceber que um dos "gargalos" nesse sistema so os conversores A/ D e D/ A que devem ter alta taxa de amostragem (aquisio e processamento dos dados) para um resultado satisfatrio. Os primeiros processadores de sinais digitais surgiram na dcada de 60 e com custos elevados, o que limitava as aplicaes rea militar e mdica. Foi na dcada de 80 que os

19

DS tornaram-se comerciais, logo determinando produtos como os telefones, modems, Ps sintetizadores de udio e outros. Os DSPs possuem algumas caractersticas particulares projetadas para habilitar tarefas repetitivas de alta performance. Destas, a mais expressiva talvez seja a habilidade de realizar uma operao de multiplicao e acumulao (denominada normalmente de MAC, Multiply and Acumulate) em um nico ciclo de instruo. Essa operao muito utilizada em aplicaes de processamento de sinais digitais em tempo real. Para alcanar uma operao MAC em nico ciclo de clock, os processadores de sinais digitais precisam integrar tanto uma unidade multiplicadora quanto uma acumuladora em seu barramento de dados principal. Esta a diferena principal, em termos de hardware, entre os microcontroladores e microprocessadores, pois ambos no possuem essas unidades, como mostrado anteriormente. S uas operaes de multiplicao so realizadas por somas e deslocamentos sucessivos. Uma caracterstica interessante dos DS sua capacidade de realocar o espao no Ps utilizado da memria de programa para uma extenso da memria de dados. Uma vez que o hardware estiver em execuo, o programa contido na memria de programa no ser alterado, possuindo tamanho fixo, possibilitando facilmente determinar o espao no utilizado e aloc-Io para outra funo. Atualmente os DS Ps so empregados em uma grande variedade de produtos eletrnicos, mas dominam algumas aplicaes mais comuns, como: Nas telecomunicaes (filtros, compresso, multiplexao e cancelamento de eco); No processamento de udio (gravao em estdio, sintetizadores, mixers, filtros e reconhecimento de voz); No processamento de imagens (principalmente na rea mdica); Na instrumentao e controle (preciso das medidas e controle industrial). Os controladores de sinais digitais (DS so processadores de sinais digitais (DSP), C), porm esta sigla se refere aplicao (o processamento de sinais digitais), j a denominao controladores de sinais digitais (DS refere-se ao hardware. S C) o denominados controladores de sinais digitais, porque em sua pastilha h outros perifricos alm do processador, mas possuem as inovaes dos DSPs. Os controladores de sinais dsPIC da Microchip so dispositivos que absorvem as principais caractersticas do mundo dos microcontroladores (o baixo custo e a variedade de

20

perifricos internos), unindo com a arquitetura voltada para o processamento em tempo real dos DS Ps, assim, criando uma linha de dispositivos intermedirios. Possuem encapsulamentos pequenos, como o formato PDIP, utilizado em matrizes de contato, o que no comumente visto nos DSPs. S designados para aplicaes de udio e controle de movimentos (motores, o encoders, etc.), de forma geral, para as aplicaes que os microcontroladores no so capazes de atender. Eles possuem o melhor dos dois mundos dos microcontroladores (tamanho, custo e perifricos internos) e DSPs (velocidade de processamento, MAC). Aps esse detalhamento da unidade central de processamento de um sistema embarcado, sabe-se que esta pode ser considerada uma caixa-preta que realiza o controle de sinais de entrada, sada ou ambos. Esses sinais podem ser de diversas tenses diferentes, pois dependem das especificaes da unidade de controle. Geralmente esto agrupados em categorias devido temperatura do local de trabalho e suas tenses de entrada e sada: uso espacial, uso militar e de uso geral. Nesta ltima categoria, as tenses de entrada e sada so em seu geral de 3,3V ou 5V. O item a ser controlado pode no trabalhar com a tenso de entrada ou sada da unidade de controle, ento se utiliza uma interface para realizar a conversao das duas partes.

1.6.2 Processamento em Tempo Real

O processamento em tempo real acontece num sistema cujo funcionamento se d no apenas pela execuo correta das operaes realizadas pelo processador, mas tambm por um tempo ideal de processamento dessas operaes. Isso quer dize que, entre o processo de aquisio dos dados e a entrega dos resultados, vai existir um tempo mximo em que o processador deve manipular tais dados. O processamento desses dados deve ser efetuado antes da chegada de novos dados. Quando se fala em tempo real, no quer dizer que a aquisio, processamento e entrega devem acontecer de forma instantnea. O tempo mximo de processamento vai depender do objetivo do sistema. Apesar disso, o processamento em tempo real geralmente acontece na ordem de microsegundos (s) ou nanosegundos (ns). Tempo to curto, que parece que o evento instantneo.

21

As tarefas em sistemas de tempo real so divididas entre tarefas com prazo: rgido (hard deadline) e flexvel (soft deadline). Os significados dessas duas tarefas so discutveis, pois se encontram diversas definies na literatura sobre o assunto. Uma delas fala que o prazo rgido se uma falha no cumprimento do prazo for fatal ou catastrfica, como em sistemas de controle de vo ou gerenciamento de usinas nucleares. Outra definio para prazo rgido no caso da ocorrncia de falhas que levem o resultado do processamento se tomar intil. J para o prazo flexvel, considera-se uma falha um erro aceitvel de processamento. Esses erros so medidos como qualidade do servio. Muitos erros correspondem a uma baixa qualidade de servio. Esse tipo de processamento geralmente exige grande capacidade computacional, devido necessidade da resoluo de equaes. Os microcontroladores tm dificuldades para executar tal processamento. Assim, essa tarefa fica direcionada aos DS P's, DS e C's processadores de alto desempenho. possvel ainda alcanar esse tipo de processamento usando tcnicas de associao de processadores menos velozes, o chamado processamento distribudo (comumente realizado por uma associao de

microcomputadores). um agrupamento de processadores, que tem um principal (um chefe), que distribui o processamento entre os demais. Realizando um processamento paralelo de funes, diminuindo o tempo de resoluo de operaes complexas. No sendo uma soluo to trivial, no muito adotada, apenas em casos especficos.

1.6.3 Converso A/D e D/A

De um modo geral, os sinais encontrados no mundo real so contnuos ou analgicos, pois variam no tempo de forma contnua, como, por exemplo, a intensidade luminosa de um ambiente que se modifica com a distncia, a acelerao de um carro de corrida, etc. Os sinais manipulados por computadores e sistemas embarcados so os digitais, por exemplo, um computador processando dados lidos de um drive de CD-ROM, os dados enviados para a tela do monitor, etc. A converso analgico-digital (A/ D) o processo que possibilita a representao dos sinais analgicos no mundo digital. Desta forma possvel utilizar os dados extrados do mundo real para clculos ou operar seus valores. Em geral, o conversor A/ D est presente internamente nos processadores e controladores de sinais digitais e alguns microcontroladores, mas tambm existem circuitos integrados dedicados a este fim. Basicamente um bloco que apresenta portas de entrada e

22

sada. A entrada recebe sinais eltricos de forma contnua e possui uma faixa de tenso de entrada mxima. Nos microcontroladores que possuem um conversor A/D e operam na faixa de 5V, geralmente a faixa de tenso, aceita sinais eltricos entre [0V a +5V]. Na entrada o sinal amostrado, a cada intervalo de tempo fixo (determinado pela freqncia de amostragem) e disponibilizado certo valor que representa o sinal original naquele momento (quantizao). Estas caractersticas esto relacionadas preciso do conversor. Para ilustrar essa situao tem-se a Figura 1.7. Imagine que voc queira mostrar a temperatura de um forno num display de cristal lquido (LCD). Para isso seriam necessrios alguns componentes eletrnicos. Os mais expressivos so: um transdutor (sensor de temperatura), um display de cristal lquido (LCD), um processador digital e um conversor analgico digital.

Figura 1.7 Diagrama de blocos de uma Converso A/D.

A temperatura um sinal analgico. O sensor de temperatura converte a temperatura em um sinal de impulsos eltricos analgicos. O conversor A/ D recebe esse sinal e o transforma em sinal digital, atravs da amostragem, entregando ao processador. Este, por sua vez, manipula esses dados e envia-os para o display, mostrando em graus a temperatura do forno. Ainda nesta figura possvel verificar trs importantes etapas: a aquisio, a amostragem e o processamento. A Figura 1.8 mostra a representao daquele sinal analgico e seu equivalente na forma digital.

Figura 1.8 Representao do sinal analgico e digital.

23

A informao digital diferente da sua original contnua em dois aspectos fundamentais: amostrada porque baseada em amostragens, ou seja, so realizadas leituras em um intervalo fixo de tempo no sinal contnuo; quantizada porque atribudo um valor proporcional a cada amostra. Explorando um pouco mais o caso do forno, a Figura 1.9 detalha um pouco mais as trs etapas mais importantes do processo, j citadas. Neste diagrama de blocos, o sinal analgico capturado pelo transdutor (sensor), em seguida passa por um filtro, denominado de antialias, a fim de diminuir os rudos. A chave representa a freqncia de amostragem do conversor A/ D, sincronizado com um clock (relgio). O conversor A/ D faz a converso no sinal entregando ao processador o sinal digitalizado.

Figura 1.9 Diagrama de blocos da converso A/D.

A freqncia de amostragem o nmero de amostras capturadas em um segundo. Esta freqncia dada em Hertz (Hz) e considerada adequada quando se pode reconstruir o sinal analgico razovel a partir das amostras obtidas na converso. A taxa de converso ou freqncia de amostragem de suma importncia para o processamento de sinais reais. Para obter uma taxa de amostragem adequada, existe o teorema da amostragem. Ele indica que um sinal contnuo x(t) pode ser amostrado adequadamente se tiver banda limitada, ou seja, seu espectro de freqncia no pode conter freqncias acima de um valor mximo (Fmx - freqncia mxima). Alm disso, outro ponto importante que a taxa de amostragem (Fa - freqncia de amostragem) deve ser escolhida para ser no mnimo duas vezes maior que a freqncia mxima (Fmx). Por exemplo, para representar um sinal de udio com freqncias de at 10kHz, o conversor A/D deve amostrar esse sinal utilizando uma freqncia de amostragem (Fa) de no mnimo

24

20kHz. Para melhor entendimento, v-se como funciona um conversor A/ D de 4 bits (Figura 1.10).

Figura 1.10 Conversor A/D de 4 bits.

Com 4 bits o mximo representvel o nmero 16. Isso quer dizer que tem-se uma faixa de [0 a 15] (no sinalizado) ou [+7 a -8] (sinalizado). Nesse conversor fictcio, tem-se uma variao a cada 1 volt. A Figura 1.10 mostra um sinal de udio de 200 Hz variando de [+7 a -8] volts, que ser capturado por um microfone. Conforme o teorema da amostragem, seria necessria uma freqncia de amostragem de 400 Hz. Lembrando que, se o sinal de udio possusse amplitude maior que a faixa representvel do conversor A/ D [+ 7V e -8V], ento no seria possvel converter tal sinal. Existe tambm o conversor digital-analgico (D/ A), que possui todas as caractersticas do conversor A/ D, os quais diferem apenas porque o D/ A transforma um sinal digital em um analgico. Por exemplo, em uma aplicao de udio, um microfone captura o udio e o envia a um conversor A/ D, que entrega o sinal amostrado e quantizado a um processador digital. Este ltimo efetua diversas operaes com o sinal de udio. S ento o processador envia ao conversor D/ A, para remontar o sinal analgico a partir do sinal digital, para ser reproduzido em um alto-falante.

1.6.4 Segurador de Ordem Zero

As variveis a serem manipuladas digitalmente precisam ser amostradas e convertidas em valores numricos, uma vez que estas grandezas so de caractersticas analgicas. As amostras so atualizadas a cada intervalo de amostragem com a chegada de nova amostra. Dessa forma, precisa-se de dispositivos que possuam a caracterstica de amostrar e segurar o sinal analgico para que no ocorram erros no momento da converso do sinal analgico em digital por intermdio do conversor A/D. Esse dispositivo chama-se amostrador e retentor de

25

dados (S H - sample-and-hold). Basicamente eles tm a funo de coletar as amostras / (sample) e mant-las constante (hold) durante o intervalo de amostragem e tambm so utilizados na sada de conversores D/A. Um dos dispositivos de reconstituio de sinais mais utilizados em controle digital o ZOH (zero order hold), assim chamado devido ao fato de sua sada ser uma interpolao de ordem zero das amostras de entrada. Um dispositivo de S H pode ser representado por um / amostrador ideal seguido de um ZOH.

1.6.5 Efeito da Amostragem

Normalmente filtros analgicos passa-baixa so colocados antes da amostragem do sinal analgico pelo conversor A/ D, sua funo reduzir as componentes de altas freqncias no sinal a fim de prevenir o fenmeno chamado de aliasing. Esse efeito ocorre em sistemas amostrados, quando um sinal de alta freqncia assume a identidade de um sinal de freqncia menor. Para evitar este inconveniente que ocasiona erros de interpretao do sinal amostrado, deve-se respeitar o teorema da amostragem de S hannon, cujo enunciado diz que possvel reconstruir teoricamente um sinal a partir de suas amostras se a freqncia de amostragem for maior que 2 vezes a componente de maior freqncia contida no sinal amostrado. Em projetos de controle digital, normalmente colocam-se filtros passa-baixa, chamados filtros antialiasing, cuja freqncia de corte localiza-se na metade da freqncia de amostragem do conversor A/ D. Desta forma evita-se que qualquer componente de freqncia elevada seja amostrada e passe a representar uma outra componente de freqncia diferente (aliasing), podendo prejudicar e interferir na dinmica das malhas de controle.

1.6.6 Ponto Fixo e Ponto Flutuante

Uma das primeiras decises a ser feita em uma aplicao sobre quando utilizar um processador de ponto fixo ou flutuante. Em geral arquiteturas em ponto flutuante so mais caras que as de ponto fixo, este seria um dos argumentos a favor dos pontos fixos. Outro argumento bastante utilizado refere-se ao fato de que o formato em inteiro ideal em aplicaes reais onde se utilizam conversores A/ D e D/ A, pois estes normalmente convertem grandezas analgicas em nmeros de ponto fixo e vice-versa. Entretanto o ponto flutuante permite representar adequadamente escalas com grandes variaes, ou seja, permite uma

26

faixa dinmica maior e ainda melhor preciso por apresentar um nmero de bits mais elevado. A principal caracterstica na representao em ponto flutuante que os nmeros no so uniformemente espaados. Desta forma, entre nmeros grandes o incremento pode ser maior, mas na representao entre nmeros muito pequenos, empregam-se espaamentos pequenos. Esta flexibilidade em representar nmeros pequenos e grandes a principal vantagem da utilizao de nmeros em ponto flutuante. S endo assim, a aritmtica em ponto flutuante traz como benefcio principal a facilidade de operao e manipulao em aplicaes que requeiram manuseio com diferentes magnitudes numricas, por exemplo, em situaes que utilizam excessivas operaes de produtos e acumulaes, como filtros e controladores digitais. S utilizar aritmtica de ponto fixo, o projetista dever encarregar-se e de se certificar de que a cada operao os valores envolvidos estejam devidamente representados e tambm deve ser considerada em cada operao a possibilidade de ocorrerem overflow/underflow e os erros de arredondamento. Cabe salientar que os problemas ocasionados pelo comprimento finito da palavra utilizada (16, 32 bits...) para se representar os valores numricos ocorrem em ambas as operaes aritmticas, tanto nas de ponto fixo como nas de ponto flutuante.

1.6.7 Processamento Digital de Sinais

O processamento digital de sinais manipula um sinal digitalizado vindo de um sistema contnuo (analgico) que foi amostrado e quantizado. Aps a converso A/ D, um sinal contnuo passa a ser representado por um conjunto de valores numricos discretos. S endo assim, mais fcil e conveniente realizar manipulaes e transformaes matemticas com esse conjunto de nmeros, do que se eles estivessem no domnio analgico. Nesse tipo de processamento, observam-se algumas vantagens como a integrabilidade, flexibilidade, repetibilidade, preciso e o processamento de alta complexidade. Como desvantagens podese citar a necessidade de utilizar conversor analgico-digital (A/ D) e digital-analgico (D/ A), filtros anti-alias, limitao em freqncia e rudos de quantizao. Para que seja processado algum sinal digital, necessrio um sinal fsico. Tambm chamado de sinal real, pode-se citar o som, a intensidade luminosa, a temperatura, a presso atmosfrica, etc. Esses sinais so capturados por um transdutor que converte tal sinal fsico em sinal eltrico. Desta forma pode-se dividir o processamento digital de sinais

27

nas seguintes etapas: aquisio, amostragem e processamento. Quanto aos sinais analgicos e digitais, a diferena entre eles pode ser respondida, analisando-se a Figura 1.11, na qual pode-se perceber um grfico da tenso (V) pelo tempo (t). Isso representa uma tenso variando no tempo, como, por exemplo, a energia que sai da fonte de um computador. Neste grfico tem-se a funo contnua V da varivel contnua t, ento tem-se um sinal analgico V(t). Representando o mesmo sinal de forma digital, tem-se uma funo discreta Vk da varivel discreta amostrada t k sendo k um inteiro (Vk = V(t k)) e representa a iterao durante o processo de amostragem. A Figura 1.11 mostra o sinal digitalizado.

Figura 1.11 Sinal contnuo e sinal digitalizado.

Com o processamento digital de sinais possvel realizar vrias aes, como a remoo da mdia, ampliao do sinal, retificao, normalizao no tempo ou na amplitude, na suavizao, na derivao e na integrao. A Figura 1.12 ilustra a retificao e amplificao de um sinal de udio. Estes so os chamados de processamento no tempo. Existe ainda o processamento na freqncia e um exemplo tpico so as filtragens digitais, que podem ser algoritmos simples at alguns muito complexos.

Figura 1.12 Retificao e amplificao de um sinal de udio.

28

1.6.8 Linguagem de Programao C

A linguagem de programao C tem se tornado cada dia mais popular, devido sua versatilidade e ao seu poder. Uma das grandes vantagens do C que ele possui tanto caractersticas de alto nvel quanto de baixo nvel. A linguagem de programao C foi desenvolvida no incio dos anos 70 nos Laboratrios AT&T Bell, nos Estados Unidos. A motivao para que o autor de C, Dennis Ritchie, criasse uma nova linguagem de programao foi o de desenvolvimento do sistema operacional Unix. C uma ferramenta to bsica que praticamente todas as ferramentas suportadas por Unix e o prprio sistema operacional foram desenvolvidas em C. A linguagem C acompanhou o ritmo da distribuio do sistema operacional Unix, que foi amplamente divulgado e livremente distribudo na dcada de 70. Apesar de haver compiladores para linguagens mais tradicionais na distribuio Unix, aos poucos C foi ganhando simpatizantes e adeptos. Atualmente, no h dvidas de que C uma das linguagens de programao de maior aceitao para uma ampla classe de aplicaes [4]. Um dos grandes atrativos da linguagem C o balano atingido entre caractersticas prximas da arquitetura de computadores e caractersticas de linguagens de programao com alto nvel de abstrao. O ascendente mais remoto de C, Algol 60, desenvolvida por um comit internacional, foi uma linguagem que buscava um alto grau de abstrao, com estruturas modulares e sintaxe regular. Por Algol ser abstrata demais, variantes surgiram que buscavam aproximar aquela linguagem um pouco mais da mquina, tais como CPL (C ombined Programming Language), desenvolvida na Inglaterra. Esta linguagem era ainda muito complexa, o que dificultava seu aprendizado e a implementao de bons compiladores. BCPL (Basic CPL) buscava capturar apenas as caractersticas principais de CPL, e B (desenvolvida por Ken Thompson nos Laboratrios Bell, em 1970) levava este objetivo ainda mais adiante. Entretanto, estas linguagens ficaram to bsicas que tinham pouca aplicao direta. Ritchie reincorporou algumas caractersticas de alto nvel B, tais como suporte a tipos de dados, para criar a linguagem C. A simplicidade de C no restringe, no entanto, a potencialidade de suas aplicaes. Blocos desempenhando tarefas muito complexas podem ser criados a partir da combinao de blocos elementares, e este mecanismo de combinao de partes pode se estender por

29

diversos nveis. Esta habilidade de construir aplicaes complexas a partir de elementos simples um dos principais atrativos da linguagem. O sucesso de C foi to grande que diversas implementaes de compiladores surgiram, sendo que nem todos apresentavam o mesmo comportamento em pontos especficos, devido a caractersticas distintas arquiteturas de computadores ou a extenses que se incorporavam linguagem. Para compatibilizar o desenvolvimento de programas em C, o Instituto Norte-Americano de Padres (ANS criou em 1983 um comit com o objetivo de I) padronizar a linguagem. O resultado deste trabalho foi publicado em 1990, e foi prontamente adotado como padro internacional. Alm de padronizar aspectos bsicos da linguagem, ANSI-C tambm define um conjunto de rotinas de suporte que, apesar de no ser parte integrante da linguagem, deve ser sempre fornecido pelo compilador.

1.7 DSP Utilizado

O objetivo principal deste trabalho a aplicao de tcnicas de controle moderno atravs da utilizao de meios digitais em conversores de potncia, haja vista que a cada dia isso se torna uma tendncia em virtude principalmente da reduo de preo dos elementos microprocessadores e a reduo considervel de volume e peso dos equipamentos em conseqncia de uma maior quantidade de funcionalidades poderem ser atribudas cada vez mais a esses dispositivos. Portanto, a escolha do dispositivo microprocessado de suma importncia em aplicaes desse tipo. Para este trabalho foi ento escolhido o dsPIC30F2020 fabricado pela Microchip com encapsulamento DIP de 28 pinos. Dentre as diversas caractersticas dessa famlia pode-se citar as principais: CPU tipo RISC com arquitetura Harvard Modificado; Conjunto de instrues otimizadas para compiladores C; 83 instrues com modos de endereamento flexveis; Barramento de dados de 16 bits; Barramento de instrues de 24 bits; 12 Kbytes de memria flash de programa; 512 Bytes de memria RAM; Registradores de trabalho de 16 bits; Operao at 30MIPS;

30

32 fontes de interrupo; Trs fontes de interrupo externa; 8 nveis de prioridade selecionveis para cada interrupo; Dois acumuladores de 40 bits para processamento avanado; A operao de multiplicao e acumulao (MAC) realizada num nico ciclo; Capacidade de drenagem de corrente por pino igual a 25mA; 3 Timers/Contadores de 16 bits, com possibilidade de formar um Timer de 32 bits; 3 mdulos SPI; Mdulo I2C; Mdulo UART: Suporta RS-232, RS-485 e LIN 1.2; Possui 4 geradores PWM interno com 8 sadas, 2 para cada mdulo gerador; Cada gerador PWM possui base de tempo e duty cycle independentes; Duty cycle com resoluo de 1.1ns @ 30 MIPS; Tempo morto individual para cada gerador PWM; Modos PWM suportados: Complementar, Push-Pull, Mltiplas-Fases, Fase varivel; Mdulo PWM disparado pelo conversor A/D; Conversor A/D de 10 bits de resoluo; Taxa de converso de at 2000 KSPS; A/D com at 8 canais de entrada; 4 comparadores analgicos interno; A Figura 1.13 mostra a pinagem desse dsPIC.

Figura 1.13 Pinagem do dsPIC 30F2020 com encapsulamento DIP.

31

Neste trabalho, o dsPIC responsvel por amostrar os sinais de tenso e corrente provenientes da sada do inversor, processar esses dados atravs das malhas de tenso e corrente que so rotinas escritas em linguagem C na interrupo do conversor A/ D, comparar a sada dos controladores com um sinal Dente-de-S erra interno ao dsPIC e a partir do mdulo PWM gerar os pulsos apropriados que iro acionar os interruptores do inversor atravs dos drivers apropriados. A senide de referncia do inversor tambm gerada internamente no dsPIC na rotina de interrupo do Timer 2.

1.8 Concluso
Neste captulo foram apresentados os conceitos iniciais referentes ao estudo de inversores e de sistemas de controle digital. Foram apresentados os principais tipos de inversores, os principais parmetros de desempenho de um inversor e o tipo de driver utilizado nesses conversores. Alm disso, conceitos importantes referentes ao mundo dos microprocessadores foram apresentados, assim como aspectos fundamentais do processo de aquisio de dados, processamento e resposta para o mundo analgico. Por fim, foram descritas as principais caractersticas do DS escolhido para o projeto, C bem com o seu aspecto fsico. Pode-se ento concluir que existem diversas topologias de inversores monofsicos de tenso e que cada uma delas pode ser mais adequada a determinada situao que outras topologias. Alm disso, a utilizao de DS no processamento das informaes cada vez Ps mais freqente devido a um custo cada vez menor e a uma maior capacidade de processamento.

32

CAPTULO 2 ESTUDO TERICO DO INVERSOR MONOFSICO TIPO PONTE COMPLETA 2.1 Introduo
Neste captulo apresentado conceitualmente e funcionalmente o conversor CC-CA, assim como as principais caractersticas do inversor monofsico em ponte completa. S o descritas suas etapas de operao, formas de onda e as estratgias de modulao mais empregadas. Alm disso, ser apresentado o modelo matemtico do inversor e a partir destes tpicos, as malhas de tenso e corrente vo ser introduzidas no texto. Tcnicas de controle tradicionais encontradas na literatura so descritas e mtodos de discretizao de controladores PID so mostrados.

2.2 Topologia do Inversor de Tenso sob Anlise

Os conversores CC-CA, tambm chamados de inversores, tm a funo de converter a tenso CC em uma tenso de sada CA simtrica em amplitude e freqncia desejadas. A topologia a ser estudada o inversor monofsico de tenso tipo ponte completa com modulao unipolar PWM senoidal. Essa topologia aliada tcnica de modulao capaz de produzir uma tenso de sada senoidal de valor mdio nulo, simtrica em amplitude e freqncia constante. Os nveis de tenso ou de corrente de sada podem ser fixos ou variveis, assim como sua freqncia de operao. As formas de onda na sada dos inversores so normalmente no senoidais (retangulares) apresentando alto contedo harmnico. Felizmente, com o desenvolvimento atual dos dispositivos semicondutores de potncia de alta velocidade, o contedo harmnico das formas de onda de sada dos conversores CC-CA pode ser minimizado, e em muitos casos reduzido significativamente, utilizando tcnicas especficas de modulao e filtragem. As chaves estticas so controladas tanto na entrada em conduo como no bloqueio, sendo que para potncias elevadas so recomendados o uso de IGBTs ou GTOs. Em potncias muito mais elevadas (acima de 1MVA) normalmente empregado tiristores e, nessas situaes, circuitos de comutao forada so necessrios. Dentre as vrias topologias existentes, a estrutura em ponte completa a mais utilizada e adequada para potncias elevadas, por possuir caractersticas interessantes em

33

relao a esforos de corrente e tenso, dentre outros fatores. O inversor tipo ponte completa possui esse nome devido estrutura fsica desse inversor, cujo diagrama esquemtico mostrado na Figura 2.1, que utiliza oito semicondutores de potncia, sendo quatro controlados (IGBTs, MOS FETs e etc) e quatro no controlados (diodos). Esse conversor composto por dois braos e cada brao composto por dois interruptores e seus respectivos diodos em antiparalelo [5].

Figura 2.1 Diagrama esquemtico do inversor tipo ponte completa.

Na Figura 2.1, onde os interruptores S , S , S e S so acionados de acordo com uma 1 2 3 4 estratgia de modulao, a nica restrio concerne conduo simultnea dos interruptores S e S ou S e S . L representa o indutor e C o capacitor do filtro de sada do 1 3 2 4 inversor. Essa estrutura muito verstil, pois com a utilizao de uma modulao apropriada no comando dos interruptores e estgio de sada adequado, ela pode operar tanto na converso CC-CC como na converso CC-CA. Portanto, o inversor ponte completa pode ser aplicado no acionamento de motores CC, na implementao de inversores monofsicos e no estgio intermedirio de alta freqncia de fontes CC-CC isoladas. Na estrutura no isolada, o valor de pico da senide de sada inferior ao valor da tenso contnua de entrada. Para elevar a tenso de sada pode-se, por exemplo, introduzir um transformador no circuito, como mostrado na Figura 2.2 [6]. Neste trabalho ser omitida a presena do transformador, deixando a isolao eltrica a cargo de outros estgios anteriores ao inversor em um possvel sistema. VCC representa a tenso do barramento de entrada, que pode ser uma bateria, por exemplo.

34

Figura 2.2 Inversor tipo ponte completa com transformador elevador.

Para gerar uma onda senoidal a partir de uma tenso contnua, este circuito utiliza-se da modulao PWM, assim, modula-se os pulsos de maneira a se ter uma senide em PWM, isto feito comparando-se uma senide com uma onda portadora triangular ou dente-deserra. Da a onda em PWM passa por um filtro, obtendo-se, ento a senide na sada. Para tanto, utilizam-se normalmente modulao PWM senoidal bipolar ou unipolar. Estas modulaes geram pulsos de largura varivel, de modo que vrios harmnicos podem ser eliminados. Com isso, o filtro deve ter uma freqncia de corte menor que a freqncia da onda portadora e maior que a freqncia da onda senoidal. Portanto, o inversor de tenso monofsico em ponte completa, se comparado a outras estruturas inversores na mesma aplicao, apresenta grande versatilidade e caractersticas nicas, como os baixos esforos de corrente e de tenso nos interruptores, tornando esta topologia natural para aplicaes em potncias normalmente acima de 1 kVA. A principal desvantagem dessa estrutura se concentra na necessidade de se empregar quatro interruptores. Alm disso, os sinais de comando devem ser isolados, pois no possuem a mesma referncia no circuito. A Figura 2.3 mostra o diagrama de blocos do Inversor Ponte Completa. A partir do circuito de potncia, a tenso de sada do inversor passa por um circuito de amostragem de tenso que adqua o sinal de sada do inversor a um nvel que possa ser lido pelo pino do microcontrolador. Os dados lidos pelo conversor A/ D so ento processados atravs de uma rotina de controle especfica existente no cdigo do microcontrolador, e a sada do controle levada at o circuito de driver para o acionamento dos interruptores. A partir desse processo que realizado continuamente tem-se a regulao da tenso de sada.

35

Figura 2.3 Inversor ponte completa com controle Digital.

A seguir apresentada a anlise qualitativa e quantitativa do conversor, determinando as equaes que descrevem os esforos nos semicondutores e elementos passivos. Sero descritas suas etapas de operao, formas de onda e as estratgias de modulao mais empregadas.

2.3 Estratgias de Modulao

O princpio de funcionamento do inversor de tenso est intimamente ligado estratgia de modulao, que o processo de mudana de estado dos componentes eletrnicos em um conversor. Diversas so as estratgias de modulao propostas, entre as quais se podem citar a modulao por pulso nico, por largura de pulsos mltiplos e iguais entre si, por largura de pulsos otimizada (PWM otimizada) e por largura de pulso senoidal (SPWM). Existem duas tcnicas muito comuns conhecidas na literatura de tipos de modulao aplicveis ao Inversor Ponte Completa: a modulao bipolar e a modulao unipolar [6]. Essas duas tcnicas de modulao permitem a obteno de uma tenso de sada alternada com valor eficaz varivel a partir de uma tenso de entrada constante, utilizando o princpio da variao da largura do pulso de comando dos interruptores do inversor tipo ponte completa. A modulao por largura de pulso varia a razo cclica aplicada aos interruptores em uma alta freqncia de comutao com o intuito de suprir uma determinada tenso ou corrente na sada em baixa freqncia, ou seja, tem-se como objetivo criar uma seqncia de pulsos que devem ter o mesmo valor fundamental de uma referncia desejada. Todavia,

36

nesta seqncia de pulsos existem componentes harmnicos indesejados que devem ser minimizados. Entre os pontos positivos da vasta utilizao da S PWM na indstria destacam-se a operao em freqncia fixa e o contedo harmnico deslocado para altas freqncias utilizando-se uma portadora. O emprego de freqncia fixa aperfeioa o projeto dos componentes magnticos, tendo em vista que em aplicaes onde a freqncia varivel os componentes magnticos devem ser projetados para toda a faixa de freqncia utilizada. Quando o contedo harmnico se concentra nas altas freqncias tem-se uma diminuio de dimenso, peso e custo dos componentes do filtro. Na SPWM de dois nveis, tambm conhecida como SPWM bipolar, o sinal de referncia Vref comparado com um sinal triangular ou dente-de-serra Vtri na freqncia de comutao de modo a se obter os pulsos de comando para os interruptores do inversor. No caso do inversor em ponte completa, quando o valor de referncia maior do que o valor da portadora, o respectivo brao comandado comutado para o valor da tenso contnua do barramento de entrada. Quando o valor de referncia menor que o valor da portadora tem-se o valor da tenso de entrada invertido na sada do estgio inversor. Este tipo de modulao mais simples de ser elaborada, mesmo em um microprocessador uma vez que necessrio apenas uma onda portadora e um sinal modulante senoidal. Um ponto negativo da modulao indicada que o volume do magntico do indutor filtro maior que do indutor filtro usando modulao a trs nveis. O comando dos interruptores bastante simples visto que necessrio apenas um nico comando para um par de interruptores (com o devido tempo-morto). A Figura 2.4 mostra a comparao dos sinais Vtri e Vref e a respectiva tenso na sada do bloco inversor (VAB).

Figura 2.4 PWM senoidal bipolar.

37

A largura dos pulsos enviados para os interruptores depende da amplitude da referncia senoidal de tenso, fazendo com que a tenso VAB tenha uma componente fundamental na mesma freqncia da tenso de referncia e os harmnicos deslocados em torno da freqncia da portadora Vtri. Esta modulao apresenta a caracterstica de possuir um nico comando para cada dois interruptores, como por exemplo, S e S . Nos outros dois 1 4 interruptores pode-se usar, idealmente, um comando complementar. De maneira similar, a modulao por largura de pulso senoidal de trs nveis, ou SPWM unipolar, tambm visa deslocar o contedo harmnico para as altas freqncias. A diferena que os interruptores S1 e S2 ou S3 e S4 tambm podem conduzir simultaneamente. O sinal de referncia Vref comparado com um sinal triangular Vtri na freqncia de comutao de modo a se obter os pulsos de comando para os interruptores de uma brao do inversor, S e S , por exemplo. J os pulsos de comando para o outro brao so obtidos 1 3 atravs da comparao do sinal de referncia com uma outra portadora triangular Vtri2, complementar a Vtri. Outra alternativa comparar duas senides de referncia defasadas entre si de 180o com a mesma portadora. Esta modulao aplicvel somente para inversores do tipo ponte completa, consistindo na aplicao de trs nveis de tenso +VCC, zero e -VCC na entrada do filtro de sada do inversor. Esta modulao apresenta uma vantagem porque permite a reduo do volume do filtro, uma vez que est submetido ao dobro da freqncia de comutao dos interruptores. A desvantagem a necessidade de uma segunda portadora defasada de 180o da portadora principal para propiciar a comutao adequada dos interruptores. Assim, necessrio que sejam enviados dois comandos para cada par de interruptores. A modulao por largura de pulso senoidal unipolar pode ser visualizada na Figura 2.5.

Figura 2.5 PWM senoidal unipolar.

38

Embora normalmente se utilize a portadora triangular, pode-se aplicar uma portadora do tipo dente-de-serra. A diferena entre esses tipos de portadora apresentada em [7], onde mostrado que a portadora do tipo dente-de-serra apresenta resultados inferiores com relao ao espectro harmnico da tenso VAB, tanto para a modulao unipolar quanto para a bipolar. Observando-se as Figura 2.4 e Figura 2.5 nota-se que o nmero de pulsos na tenso VAB duas vezes maior na modulao trs nveis do que o encontrado na dois nveis, para a mesma freqncia de comutao. Este nmero est diretamente relacionado com a freqncia das harmnicas de VAB. A modulao S PWM unipolar apresenta muitas vantagens perante a bipolar. Primeiramente, a ondulao de corrente e tenso nos componentes do filtro de sada significativamente menor, o que reduz os componentes passivos usados na filtragem do sinal de sada. Apresenta tambm menores perdas nos interruptores e emisses eletromagnticas reduzidas, haja vista que as derivadas de corrente e tenso so menores, pois a tenso VAB varia somente VCC em cada transio, enquanto na S PWM bipolar a variao de 2VCC. O desempenho com relao ao espectro harmnico da tenso VAB tambm apresenta resultado superior [7].

2.4 Etapas de Operao

As etapas de operao do conversor em ponte completa dependem da modulao empregada e da carga. Sabe-se que a carga do inversor de tenso deve possuir caracterstica de fonte de corrente. Portanto, para efeitos de simplificao, na descrio das etapas a seguir considera-se a carga como uma fonte de corrente de valor I0. O interruptor ser considerado ideal tendo um diodo ideal em antiparalelo [6].

2.4.1 SPWM Bipolar

Nesta modulao, o inversor apresenta quatro etapas de operao, sendo que cada semiciclo da tenso de sada responsvel por duas etapas. Considera-se que durante todo o semiciclo positivo a corrente no muda de sentido na carga. Aps se inverter, permanece no mesmo sentido durante todo o semiciclo negativo da tenso de sada. As etapas de operao referentes ao semiciclo negativo da tenso de sada no sero descritas por serem anlogas s do semiciclo positivo.

39

Na primeira etapa de operao os interruptores S1 e S4 conduzem a corrente de carga. Os demais semicondutores encontram-se bloqueados. A Figura 2.6 representa esta etapa.

Figura 2.6 Primeira etapa.

A segunda etapa de operao se inicia em t1 com o bloqueio dos interruptores S1 e S4. Os diodos D2 e D3 so polarizados diretamente e assumem a corrente de carga. Apesar dos interruptores S e S serem comandados a conduzir em t 2, a corrente no muda de sentido 2 3 durante este semiciclo fazendo com que os mesmos no conduzam. A segunda etapa pode ser visualizada na Figura 2.7.

Figura 2.7 Segunda etapa.

Aps o comando dos interruptores S2 e S3 ser interrompido em t 3, os interruptores S2 e S so comandados a conduzir em t 4 e tem-se novamente a primeira etapa de operao, j 4 ilustrada na Figura 2.6.

40

A forma de onda da tenso VAB, referente ao semiciclo positivo da tenso de sada do filtro, mostrada na Figura 2.8. Utilizam-se os tempos descritos nas etapas de operao sem se preocupar com a escala, visando uma melhor visualizao das etapas. O conversor considerado operando em um ndice de modulao arbitrrio.

Figura 2.8 Forma de onda da tenso VAB e comando dos interruptores.

Na descrio das etapas de operao do inversor considerou-se a carga como sendo uma fonte de corrente que mudava de sentido conforme o semiciclo da tenso de sada. No caso de uma carga com caracterstica indutiva as etapas de funcionamento do inversor mudam quando h regenerao de energia, pois a corrente de carga estaria, neste caso, defasada da tenso VAB.

41

2.4.2 SPWM Unipolar

O inversor apresenta oito etapas de operao com o emprego desta modulao, sendo quatro referentes ao semiciclo positivo da tenso de sada e quatro ao semiciclo negativo. Ressalta-se que os interruptores e diodos so considerados ideais. As etapas de operao referentes ao semiciclo negativo da tenso de sada no sero descritas por serem anlogas s do semiciclo positivo. Na primeira etapa de operao os interruptores S1 e S4 conduzem a corrente de carga. Os demais semicondutores encontram-se bloqueados. A Figura 2.9 representa esta etapa.

Figura 2.9 Primeira etapa.

O interruptor S bloqueado em t 1 habilitando o diodo D2 a entrar em conduo, 4 iniciando a segunda etapa de operao. Nota-se que devido ao sentido da corrente da carga, o interruptor S no chega a conduzir, mesmo comandado em t 2. Apresenta-se ento uma 2 roda livre na carga. A segunda etapa est representada na Figura 2.10.

Figura 2.10 Segunda etapa.

42

Em t 3 o interruptor S bloqueado e em t 4 o interruptor S novamente comandado a 2 4 conduzir assumindo a corrente que circulava pelo diodo D2, iniciando a terceira etapa de operao, que idntica a primeira e est representada na Figura 2.9. Na quarta etapa de operao o interruptor S1 bloqueado em t5 e o diodo D3 entra em conduo assumindo a corrente de carga. O interruptor S , apesar de comandado em t 6, no 3 chega a conduzir devido ao sentido da corrente. Esta etapa est apresentada na Figura 2.11.

Figura 2.11 Quarta etapa.

Em t 7 o interruptor S bloqueado e em t 8 o interruptor S novamente comandado a 3 1 conduzir assumindo a corrente que circulava pelo diodo D3. Tem-se novamente a primeira etapa de operao. Como mencionado na modulao bipolar, considerou-se a carga como sendo uma fonte de corrente que mudava de sentido conforme o semiciclo da tenso de sada. No caso de uma carga com caracterstica indutiva, as etapas de funcionamento do inversor mudam quando h regenerao de energia. Na Figura 2.12 so mostradas as principais formas de onda para a modulao unipolar. A forma de onda da tenso VAB, que a tenso de entrada do filtro LC do inversor, refere-se ao semiciclo positivo da tenso de sada do filtro, considerando o conversor operando em um ndice de modulao arbitrrio. Da mesma maneira, utilizam-se os tempos descritos nas etapas de operao sem preocupar-se com a escala, visando uma melhor visualizao das etapas. A forma de onda em cada um dos interruptores do inversor tambm mostrada para o perodo considerado observando-se o fato de que a tenso reversa (PIV) sobre cada um deles igual tenso do barramento de entrada do inversor.

43

Figura 2.12 Forma de onda da tenso VAB e comando dos interruptores.

2.5 Princpio de Funcionamento do Modulador Discreto

O modulador digital possui uma caracterstica semelhante utilizada no modulador analgico, na qual se tem uma onda portadora triangular ou dente-de-serra e um sinal de controle a ser comparado para produzir os pulsos nos interruptores. A grande diferena entre os dois reside no formato de como estes sinais so produzidos. Ambos os sinais so quantizados, ou seja, possuem um valor bem definido, diferente do analgico que possui uma infinidade de possveis valores.

Figura 2.13(a) Portadora triangular e sinal de controle sob o ponto de vista discreto.

44

Figura 2.13(b) Pulsos de comando para os interruptores.

O modulador apresentado na Figura 2.13 pode ser encontrado em uma diversidade de DS (Texas, Motorola, Microchip, etc). Este tipo de modulador pode atualizar a razo cclica Ps no incio ou no meio de cada perodo de modulao, logo a condio de comparao pode ser realizada na subida e na descida do contador. Na ocorrncia da comparao o estado do sinal do interruptor atualizado.

2.6 Caractersticas Estticas do Inversor

As ondas moduladoras, que geram a referncia senoidal, geralmente so de baixa freqncia (f = 1/ T) e a onda portadora geralmente opera em uma freqncia bastante elevada (fs = 1/Ts), maior que as ondas moduladoras [8]. A freqncia da onda moduladora senoidal define a freqncia da componente fundamental da tenso de sada, enquanto que a freqncia da onda portadora define a freqncia de comutao das chaves estticas. A tenso de sada, que aplicada carga, formada por uma sucesso de ondas retangulares de amplitude igual tenso de alimentao CC de entrada. Segundo a Figura 2.5, as duas formas de onda so sincronizadas e a relao entre elas, ( m f ), definida como sendo a razo da freqncia de modulao, conforme indicado na expresso (2.1).

mf

fs f

(2.1)

Assim, aumentando-se a freqncia da onda portadora, mf

aumenta e

conseqentemente tambm aumenta a freqncia de comutao dos interruptores. Isso permite deslocar as componentes harmnicas para freqncias mais elevadas, facilitando a filtragem.

45

O ndice de modulao dado pela relao entre a tenso de pico da moduladora senoidal VC _ pk , e a tenso de pico da portadora Vtri _ pk , e dada pela expresso (2.2):

VC _ pk Vtri _ pk
(2.2)

Em geral VC _ pk varivel e Vtri _ pk mantido constante. Logo, teoricamente o parmetro M pode variar de zero a um. S M e
1 , a amplitude da componente fundamental

da tenso de sada apresenta uma relao linear com o ndice de modulao, a qual determinada pela expresso (2.3):

Vo _ max VCC

(2.3)

Onde Vo _ max a amplitude da componente fundamental da tenso de sada e VCC a tenso do barramento que corresponde tenso de entrada do inversor [8]. Assim, a razo cclica mdia instantnea pode ser dada pela equao (2.4) e sua variao em um semiciclo da tenso mostrada na Figura 2.14 para diversos ndices de modulao.

Dinv (t )
No qual, Dinv e respectivamente.

1 .(1 M .sen( .t 2

))

(2.4)

so a razo cclica do inversor e ngulo entre a tenso e a corrente,

Figura 2.14 Variao da razo cclica mdia instantnea para meio perodo da tenso de sada.

46

A tenso de sada do inversor dada pela funo:

vo (t ) Vo _ pk .sen( t )
No caso da corrente, considerando uma carga resistiva, tem-se a funo:

(2.5)

io (t )

I o _ pk .sen ( t )

(2.6)

Onde I o _ pk representa a corrente de pico de sada.

2.6.1 Filtro LC de Sada

Devido estratgia de modulao escolhida um filtro deve ser colocado na sada do inversor com a finalidade de entregar para a carga uma tenso senoidal sem distores. Para conseguir tal feito foi eleito um filtro passa baixa LC. S escolha justificada pela sua ua caracterstica de minimizao dos reativos requeridos pelo inversor, da variao da tenso na carga, dos custos do circuito de filtragem e do peso e volume do filtro comparado s outras topologias de filtros passivos [8]. A Figura 2.1 mostra o filtro LC conectado sada do inversor. S endo Rout a resistncia de carga conectada no inversor, a funo de transferncia do filtro dada por:

G ( s) L.C.s 2

1 s. L Rout 1
(2.7)

A freqncia angular natural de oscilao do filtro dada por:

1 L .C

(2.8)

2.6.2 Indutncia L
Para o dimensionamento do indutor do filtro, feita a considerao que o fator de potncia de sada unitrio,

0 . A tenso no indutor descrita pela equao (2.9):

L.

diL dt

vo (t ) Vcc

(2.9)

47

Considerando que a tenso de sada senoidal, v o (t ) descrita pela equao:

vo (t ) Vo _ pk .sen( t )
Substituindo a equao (2.10) na equao (2.9):

(2.10)

L.
No qual indutor L.

iL t

Vo _ pk .sen( .t ) Vcc

(2.11)

t o intervalo de conduo do interruptor e iL a variao de corrente no

O intervalo de conduo do interruptor definido em funo do ciclo de trabalho do interruptor:

D inv ( t ).T sinv

(2.12)

No qual Tsinv o intervalo de comutao do interruptor do inversor e Dinv ( t ) a razo cclica mdia instantnea do interruptor:

Dinv (t )

1 .(1 M .sen( .t 2

))
(2.13)

S ubstituindo (2.13) em (2.12) e depois o resultado sendo colocado em (2.11), possvel obtermos a variao de corrente no indutor:

iL ( t )

1 (Vcc Vo _ pk .sen( t )).(1 M .sen( t )) . .Tsinv 2 L

t

(2.14)

Resolvendo a funo para modulao M

Vo _ pk Vcc

0 , ponto de valor mximo, e substituindo o ndice de

, encontrada a variao mxima de corrente no indutor.

iLmax

1 Vcc . 2 L. f s

(2.15)

No qual f s a freqncia de comutao dos interruptores. Assim, a indutncia dada por:

Vcc 2. f s . i Lmax

(2.16)

48

2.6.3 Capacitncia C
Para a determinao adequada da capacitncia do filtro, deve-se levar em considerao que pequenos valores permitem alta regulao da tenso de sada e a corrente do inversor ligeiramente superior corrente de carga. Em contrapartida, para um valor elevado da capacitncia, resulta em uma baixa regulao da sada e um grande aumento da corrente do inversor sobre a corrente de carga [9]. Com a indutncia do filtro j calculada, o valor da capacitncia pode ser determinado pela equao (2.8) com a escolha da freqncia natural de oscilao do filtro. Essa freqncia aparece na literatura como sendo adotada 10 vezes menor que o dobro da freqncia de comutao para essa topologia com a modulao PWM senoidal unipolar. Entretanto, levando em considerao que o inversor vai alimentar cargas com caracterstica no linear, o valor de 20 vezes menor adotado.
o

2. .

2. f s 20

(2.17)

S ubstituindo a equao (2.8) na equao (2.17) encontrado o valor da capacitncia do filtro:

( C

10 2 ) 2. . f s L

(2.18)

2.7 Determinao dos Esforos nos Componentes do Inversor

A partir da anlise das etapas de operao e das formas de onda apresentadas, so determinados os principais esforos de tenso e corrente sobre os componentes do circuito do inversor [8].

2.7.1 Interruptores S1-S4

Os esforos de tenso e corrente so calculados para o interruptor S1. Os esforos para os interruptores S2, S3, e S4 so os mesmos de S1. A tenso mxima sobre os interruptores a tenso do barramento CC:

VS 1_ max

VCC

(2.19)

49

A corrente que atravessa o interruptor a mesma que passa pelo indutor no perodo em que est em conduo. possvel desprezar a variao de corrente no indutor, assim essa corrente torna-se prxima da corrente de sada. Aplicando a definio de valor mdio, a corrente pode ser expressa por:

I S 1_ med

1 . io (t ).Dinv (t )dt 2 0

(2.20)

Substituindo as expresses (2.6) e (2.13) na expresso (2.20), tem-se:

I S 1_ med

I o _ pk .(

1 2

M ) 8

(2.21)

De maneira semelhante que fora encontrada a corrente mdia, a corrente eficaz obtida atravs da corrente de sada nos momentos em que o interruptor est fechado. Assim, aplica-se a definio de valor eficaz:

I S 1_ rms

1 . (io (t ).Dinv (t )) 2 dt 2 0

(2.22)

S ubstituindo as expresses (2.6) e (2.13) na expresso (2.22), tem-se o valor eficaz dado por:

I S 1_ rms

I o _ pk 24

. 3.(9.M 2

64

.M 12)

(2.23)

A corrente de pico que circula atravs dos interruptores a corrente de sada somada a variao de corrente no indutor:

I S 1_ pk

I o _ pk

I L max 2

(2.24)

2.7.2 Diodos em Antiparalelo dos Interruptores S1-S4

Os esforos de tenso e corrente so calculados para o diodo D1. Os esforos para os diodos D2, D3 e D4 so os mesmos do diodo D1. A tenso mxima sobre os diodos a tenso do barramento CC:

VD1_ max

VCC

(2.25)

A corrente mdia nos diodos definida pela seguinte equao:

I D1_ med

1 . io (t ).(1 Dinv (t ))dt 2 0

(2.26)

50

Substituindo as expresses (2.6) e (2.13) em (2.26), tem-se a corrente mdia:

I D1_ med

I o _ pk .(

1 2

M ) 8

(2.27)

Aplicando a definio de valor eficaz, a corrente no diodo pode ser expressa por (2.28):

I D1_ rms

1 . (io (t ).(1 Dinv (t ))) 2 dt 2 0

(2.28)

Substituindo as expresses (2.6) e (2.13) em (2.28), tem-se:

I D1_ rms

I o _ pk 24

. 3.(9.M 2

64

.M 12)

(2.29)

A corrente de pico no diodo dada pela equao (2.30):

I D1_ pk

I o _ pk

I L max 2

(2.30)

2.7.3 Esforos no Indutor L

A corrente eficaz no indutor pode ser aproximada pela seguinte equao:

I L _ rms

1 . (io (t ) 2 0

I L max 2 ) dt 2

(2.31)

S ubstituindo a expresso (2.6) em (2.31), o valor eficaz resulta em (2.32), aproximadamente:

I L _ rms

I o _ rms

(2.32)

O valor da corrente de pico determinado pela equao (2.30), assim:

I L _ pk
Resultando em:

I D1_ pk
I L max 2

(2.33)

I L _ pk

I o _ pk

(2.34)

51

2.7.4 Esforos no Capacitor C

A tenso mxima sobre o capacitor o pico da tenso de sada, assim:

VCap _ pk

Vo _ pk

(2.35)

A corrente eficaz no capacitor pode ser aproximada pelo valor mdio da variao de corrente no indutor, j que toda essa variao deve ser absorvida pelo capacitor. Assim, a corrente eficaz no capacitor dada pela expresso (2.36):

I Cap _ rms

1 i ( t) 2 . ( L ) dt 2 0 2

(2.36)

Substituindo a expresso (2.14) na expresso (2.36), resulta no valor eficaz igual a:

I Cap _ rms

1 .(2 M 2 ). iL max 4

(2.37)

2.8 Modelagem Matemtica do Inversor

Os conversores so usados normalmente com algum tipo de realimentao, para que a tenso de sada se mantenha no seu valor pr-determinado frente s variaes de tenso de entrada e corrente de sada. S istemas realimentados so propcios instabilidade e de alguma maneira devem ser usados circuitos que permitam manter de maneira tima, as caractersticas especificadas do conversor. Essas so as finalidades dos circuitos de controle. O modelo matemtico do inversor tipo ponte completa pode ser dividido em duas funes de transferncia que abrangem os pontos de interesse no controle do inversor, e dessa maneira devemos definir uma funo envolvendo a tenso de sada em relao funo de modulao. Isto ocorre porque o fator preponderante desta aplicao consiste em se obter uma tenso senoidal com baixo teor harmnico na sada do inversor. Portanto, no se pode controlar esta varivel de forma indireta. A funo de modulao est diretamente relacionada com a tenso de controle que aplicada na entrada do modulador PWM. Outra funo envolvendo uma parcela da corrente na entrada do filtro de sada deve ser desenvolvida tendo em vista a necessidade de controlar o limite da corrente de sada. As anlises destas funes de transferncia sero desenvolvidas neste tpico. A partir da determinao das funes de transferncia, pode-se controlar a tenso de sada cumprindo requisitos como limites de ondulao e tempo de resposta especificados.

52

2.8.1 Malha de Tenso

O esquema simplificado do circuito do inversor de tenso est mostrado na Figura 2.15, onde VCC a tenso do barramento aplicada ao inversor e VC a tenso de controle de referncia.

Figura 2.15 Circuito simplificado do inversor de tenso.

A razo cclica definida como a razo entre o tempo em que um determinado interruptor conduz e o seu respectivo perodo de comutao [9]. Portanto tem-se como valor mnimo zero e valor mximo 1. O inversor sob anlise pode ser considerado como a composio de dois conversores do tipo Buck, um em cada brao do inversor, conforme se observa na Figura 2.16.

Figura 2.16 Um brao do inversor visto como um conversor Buck.

53

O sistema a ser controlado pode ento ser considerado como se fosse dois conversores Buck, um para cada brao do inversor, sendo que um dos braos recebe os sinais de controle com polaridades opostas em relao ao outro brao. A modelagem do inversor ento baseada na modelagem tradicional do conversor Buck. Na Figura 2.17 apresentado o circuito equivalente do conversor Buck com carga.

Figura 2.17 Conversor Buck com carga.

O mesmo tambm pode ser representado pela associao em srie de duas impedncias, Z1 e Z2, como identificado na Figura 2.18.

Figura 2.18 Circuito em Z1 e Z2.

Onde:

Vi : a tenso de entrada do filtro do inversor dada por Vi

f m .VCC , em que f m a

funo de modulao e VCC a tenso do barramento CC de entrada do inversor. Z1: a impedncia complexa do indutor filtro dada por Z1 RL resistncia interna do indutor. Z2: a impedncia complexa do capacitor filtro dada por:
Z2 1 Cs

Ls , em que RL a

(2.38)

54

Obtm-se as seguintes equaes da tenso de entrada Vi e de sada Vo em funo da corrente I L ( s ) .

I L (s)
I L ( s)
Portanto:

Vo Z2
Vi Z1 Z 2

(2.39)

(2.40)

Vo( s ) Vi ( s )

Z2 Z1 Z 2

1 Cs RL 1 Ls Cs LCs
2

1 RLCs 1

(2.41)

Obtm-se ento o seguinte sistema em malha aberta para o inversor:

Figura 2.19 Funo de transferncia do sistema em malha aberta.

O circuito equivalente do filtro de sada do inversor ento mostrado na Figura 2.20.

Figura 2.20 Circuito equivalente do filtro de sada do inversor.

Portanto, considerando as variaes da tenso de entrada nulas e uma impedncia infinita na sada, temos a seguinte funo de transferncia da tenso de sada do inversor em relao funo de modulao.

Vo( s ) f m (s)

VCC s 2 .L.C s.RL .C 1

(2.42)

Como se utiliza um controle com re-alimentao (feedback), a tenso proveniente do controlador inserida no modulador, que responsvel por transformar a funo de

55

modulao nos pulsos adequados de comando dos interruptores. A Figura 2.21 mostra as formas de onda do sinal modulador e da tenso de controle, em um dado instante, considerando a freqncia de comutao muito elevada. A portadora representada do tipo dente-de-serra com amplitude fixa e apresenta a mesma freqncia de comutao dos interruptores.

Figura 2.21 Sinal dente-de-serra e de controle.

Conforme [6], o comportamento da tenso de sada do modulador definido pela equao (2.43), onde Vtri _ pk representa a tenso de pico da onda dente-de-serra (portadora) e V c (t ) a tenso proveniente do compensador.

f m (t )

Vc (t ) Vtri _ pk

(2.43)

Portanto, a funo de transferncia da tenso de sada em relao ao sinal de tenso de controle, desconsiderando a influncia da carga, dada pela equao abaixo.

Vo( s) VC ( s )

1 Vtri _ pk

VCC s 2 .L.C s.RL .C 1

(2.44)

A carga influi na dinmica do sistema em decorrncia da queda de tenso no indutor do filtro L-C provocada pela derivada da corrente de carga. Esta influncia ainda maior quando cargas no-lineares so empregadas devido alta derivada da corrente. Portanto, importante incluir esta relao no diagrama de blocos da malha de tenso, que mostrado na Figura 2.22, onde HV o ganho do transdutor de tenso e CV ( s) a funo de transferncia do compensador de tenso.

56

Figura 2.22 Diagrama de blocos da malha de tenso.

A estratgia de controle adotada consiste em medir a tenso de sada com um circuito diferencial com filtro. Em seguida, o sinal comparado com uma referncia de tenso senoidal. O sinal de erro levado ao controlador, que deve estar projetado para manter uma tenso senoidal com baixa distoro harmnica na sada do filtro L-C. Pode ser observado que a perturbao gerada pela corrente da carga muda o comportamento de todo o sistema. Exemplificando, se a carga fosse uma resistncia pura, a funo de transferncia entre a corrente da carga e a tenso de sada seria dada pela equao (2.45):

io ( s ) Vo ( s )

1 R

(2.45)

S ubstituindo essa equao no diagrama de blocos da Figura 2.22 e efetuando operaes com os blocos, chega-se ao diagrama da Figura 2.23, que representa a malha de tenso do inversor para uma carga resistiva.

Figura 2.23 Diagrama de blocos da malha de tenso para uma carga puramente resistiva.

57

A funo de transferncia da tenso de sada em funo do sinal de controle para uma carga resistiva conectada na sada do inversor ento dada pela expresso (2.45):

Vo( s ) VC ( s )

Vtri _ pk s 2 .L.C s ( L R

VCC RL .C ) ( RL 1) R

(2.45)

Portanto, o princpio da superposio adotado no diagrama de blocos da Figura 2.22 pode representar o sistema, sendo muito til para determinar o comportamento do inversor perante uma carga no-linear, onde a relao entre a corrente da carga e a tenso de sada no pode ser determinada em termos da transformada de Laplace. Deve-se ainda ressaltar que o conhecimento da mxima derivada positiva e negativa de corrente de carga um fator muito importante no projeto do inversor, pois a derivada est diretamente relacionada queda de tenso no indutor de filtragem. S a queda de e tenso for relevante, a tenso de sada pode ficar com aspecto achatado mesmo com a ao de controle saturada.

2.8.2 Compensador da Malha de Tenso

O compensador adotado na verso analgica geralmente um compensador PID com filtro e cuja funo de transferncia CV ( s ) descrita a seguir [8].

CV ( s )

A.

(s

z 1 ).( s z 2 ) s .( s p 1 )

(2.46)

Alguns critrios so adotados na literatura [8], [9] para o projeto do compensador. Os zeros geralmente so alocados na freqncia natural de oscilao do filtro LC do inversor, enquanto que um plo alocado cinco vezes acima da freqncia natural de oscilao do filtro LC. A freqncia de cruzamento de ganho do sistema em malha aberta deve ser menor ou igual a 2fs/4 para a modulao unipolar. O compensador discreto pode ser obtido a partir da verso analgica, porm a funo de transferncia a ser adotada para obteno do modelo discreto no deve apresentar o plo p1 que a expresso acima oferece. possvel relacionar uma aproximao da funo de transferncia de um sistema por meio de equaes diferenciais. Esta equao pode ser obtida sob a forma de equao de diferenas atravs da derivada [10]-[13]. A Tabela 2 relaciona as principais (e mais simples)

58

aproximaes para a diferenciao com as respectivas funes de transferncia no domnio complexo.

Tabela 2 Equaes diferenciais e suas aproximaes.

A Figura 2.24 exibe a estrutura do PID no domnio da freqncia complexa s e no domnio da freqncia discreta z. Verifica-se que ambos so bastante semelhantes em sua estrutura, porm diferem conforme o mtodo de diferenciao selecionada.

Figura 2.24 Diagrama de blocos do controlador PID clssico e dos possveis PID discretos.

Assim, possvel escrever a funo de transferncia para cada um dos PIDs. As expresses (2.47-2.51) mostram esses controladores.

CvPID ( s)

VCTRL ( s) e( s )

Kp Ki.

1 s.Kd s

s 2 .Kd

s.Kp Ki s

A.( s z1 )( s z2 ) s

(2.47)

59

Para o PID discreto utilizando o mtodo de Euler, tem-se:

VCTRL ( z ) e( z )

Kp Ki.

Ts z 1

z 1 .Kd Ts

z 2 .Kd

z.( Kp.Ts

2.Kd ) Kp.Ts ( z 1).Ts

Ki.Ts 2

Kd

(2.48)

Para o PID discreto utilizando o mtodo da diferena com um passo atrs, tem-se:

VCTRL ( z ) e( z )

Kp Ki.

zTs z 1

z 1 .Kd zTs

z 2 .( Kd

KiTs 2

Kp.Ts ) z.( Kp.Ts z.( z 1).Ts

2.Kd ) Kd

(2.49)

Para o PID discreto utilizando o mtodo trapezoidal, tem-se:

VCTRL ( z ) e( z ) Kp Ts z 1 2 z 1 . .Ki . .Kd 2 z 1 Ts z 1

(2.50)

Cuja expanso apresentada a seguir:

VCTRL ( z ) e( z )

z 2 .(4 Kd

KiTs 2

2 Kp.Ts ) z.(2 Ki.Ts 2 8 Kd ) 4 Kd ( z 1)( z 1).Ts

Ki.Ts 2 2 Kp.Ts

(2.51)

Logo, observando os plos e os zeros de cada controlador verifica-se que cada um possui uma caracterstica desejvel ou indesejvel. A Figura 2.25 exibe um comparativo entre o controlador PID clssico e as possveis formas de execuo da verso discreta.

Figura 2.25(a) Diagrama de resposta em freqncia (Ganho) comparando o controlador PID sob diversos formatos de aproximao, Kp = 0.5, Kd = 0.1, Ki = 0.2 e Ts = 0.2ms.

60

Figura 2.25 Diagrama de resposta em freqncia (Fase) comparando o controlador PID sob diversos formatos de aproximao, Kp = 0.5, Kd = 0.1, Ki = 0.2 e Ts = 0.2ms.

A escolha do PID adequado acarreta diretamente no projeto da malha de tenso bem como na realizao do algoritmo a ser desenvolvido, uma vez que a obteno dos coeficientes da equao de diferenas que executado no microprocessador advm diretamente da funo de transferncia no domnio z. As expresses a seguir mostram como cada um dos controladores pode ser realizvel atravs das respectivas equaes de diferenas. A expresso 2.52 mostra a forma geral para a obteno da equao de diferenas advinda da expresso sob a varivel complexa z. Este formato tambm conhecido como filtro digital de resposta infinita ao impulso (IIR).
Y ( z) X ( z) bm .z m bm 1.z ( m 1) ... b1.z 1 b0 ,n an .z n an 1.z ( n 1) ... a1.z 1 1

G( z)

(2.52)

Tomando a expresso (2.52) e organizando-a, tem-se ento:

Y ( z ).[an .z

an 1.z

( n 1)

... a1.z

1]

X ( z ).[bm .z

bm 1.z

( m 1)

... b1.z

b0 ] (2.53)

Com esta expresso possvel obter a transformada z inversa, considerando que X(z) a entrada do sistema e Y(z) a resposta do sistema:

an . y ( k n) ... a1. y (k 1) y ( k ) bm .x( k m) ... b1.x( k 1) b0 .x( k )

(2.54)

Tomando a expresso (2.48), possvel obter a forma de equaes de diferena atravs do procedimento acima mostrado:

61

VCTRL ( z ) e( z )

[ z 2 Kd

z ( KpTs

2 Kd ) KpTs KiTs 2 [( z 1).Ts ].z 2

KpTs KiTs 2

Kd ].z

Kd b1.z 1 b2 .z Ts .z 2 z 1

(2.55)

Com b1

KpTs

2 Kd , e b2

Kd . A realizao do controlador toma a

seguinte forma:

VCTRL (k 1) b2 .e(k 2) b1.e(k 1) Kd .e(k ) VCTRL (k 2).Ts

(2.56)

Esta expresso possui um atraso adicional resposta do controlador, alm de necessitar de um total de quatro multiplicaes e trs somas. Tomando a expresso (2.49), e simplificando-a, tem-se ento:

VCTRL ( z ) e( z )

[ z 2 .( K d

K iT s 2

K pT s ) z .( K pT s [ z ( z 1).T s ] z 2
KpTs , e c1

2 K d ) K d ]z

1 c0 . Ts

c1 . z 1 K d . z 1 z 1

(2.57)

Com co

Kd

KiTs 2

KpTs

2 Kd , assim, a forma de equaes de

diferenas obtida:

VCTRL ( k )

c Kd c .e(k 2) 1 .e(k 1) 0 .e(k ) VCTRL (k 1) Ts Ts Ts

(2.58)

Observa-se que esta realizao mais simples, envolve apenas trs multiplicaes e a mais comumente encontrada na literatura, alm de no apresentar o atraso adicional que a realizao de Euler, alm disso, os coeficientes podem ser obtidos priori e programados durante o projeto e execuo do controlador. No caso da realizao de Tustin, tem-se:

VCTRL ( z) e( z)
Com d 0
4 Kd

z 2 .[ z2 .d0 z.d1 d2 ] 1 d0 d1.z 1 d2 .z . z 2.[( z 1)( z 1).Ts ] Ts 1 z2

2 KpTs , d1 2 KiTs 2 8 Kd e, d 2

(2.59)

KiTs 2

4 Kd

KiTs 2

2 KpTs . A

equao de diferenas para este controlador apresentada em z.

VCTRL (k)

d d2 d .e(k 2) 1 .e(k 1) 0 .e(k) VCTRL (k 2) Ts Ts Ts

(2.60)

62

Apesar da quantidade de multiplicaes e de somas ser a mesma do controlador PID utilizando a diferenas com um passo atrs, a realizao de Tustin ocupa um espao a mais de memria que a apresentada anteriormente.

2.8.3 Malha de Corrente

A importncia de se controlar a corrente de sada est em se estabelecer um limite para que as estruturas do equipamento e seus componentes, no sejam danificados ou queimados por uma corrente excessivamente elevada. Para se ter uma amostra da corrente foi usado um transformador de corrente e um resistor shunt junto com um circuito diferencial que transforma o valor da corrente lida no indutor filtro em um nvel de tenso adequado para processamento pelo dsPIC. O controle de corrente passa a atuar no sistema somente quando a corrente atravs do indutor filtro ultrapassar determinado limite. Ele atua sob a tenso de sada de modo que por mais que a carga conectada na sada do inversor necessite de um valor elevado de corrente, a corrente de sada do inversor no ultrapassa o limite mximo pr-estabelecido no controle. Para o controle da corrente de sada, ser obtida a funo de transferncia deste sistema tendo a corrente que circula pelo indutor como sada e a tenso de entrada do indutor filtro como entrada do sistema, conforme mostrado na Figura 2.26.

Figura 2.26 Sada do inversor mostrando a corrente I L .

A partir da Figura 2.26 obtm-se que:

Vi
Z1

Z1I L Z 2 I L
RL s.L

(2.61)

(2.62)

63

Z2

R//

1 C.s

(2.63)

Portanto:

IL Vi

1 Z1 Z 2 s.L RL

1 R 1 R.C.s
(2.65)

IL Vi
Finalmente:

RLCs

RCs 1 ( RRL C L) s RL

(2.66)

IL Vi
Mas

s Ls 2 ( RL

1 RC L )s RC

RL RC

1 C

(2.67)

V i (s )
f m ( s)

f m ( s ).V C C
VC ( s) Vtri _ pk

(2.68)

(2.69)

S ubstituindo (2.68) e (2.69) em (2.67), obtemos a funo de transferncia da corrente atravs do indutor em funo da tenso de controle:

I L (s) VC ( s )

VCC . Vtri _ pk Ls 2 ( R L

1 RC L )s RC

RL RC

1 C

(2.70)

2.8.4 Compensador da Malha de Corrente

O compensador adotado na verso analgica geralmente um compensador PI com filtro e cuja funo de transferncia C I ( s ) descrita a seguir.

C I ( s ) G.

( s z1 ) s.( s p1 )

(2.71)

64

Alguns critrios so adotados na literatura [8], [9] para o projeto do compensador de corrente. O zero geralmente alocado uma dcada abaixo da freqncia de chaveamento do inversor, enquanto que um plo alocado na origem para minimizar o erro esttico e o outro plo alocado acima da metade da freqncia de chaveamento. Para a obteno do modelo discreto do compensador PI, utilizaremos a forma com um passo atrs j mostrada na 2.8.2, com a diferena que agora o termo derivativo Kd Dessa forma, a expresso discreta para o compensador PI dada como segue:

0.

VC TRL ( z ) e( z )

[ z 2 .( K d

K iT s 2

K pT s ) z .( K pT s [ z ( z 1).T s ]. z 2 VCRTL ( z ) e( z )

2 K d ) K d ]. z

1 c0 . Ts

c1 . z 1 K d . z 1 z 1

(2.72)

Tomando Kd

0:
1 c0 c1 . z . Ts 1 z 1
1

(2.73)

Onde c0

KiTs 2

KpTs e c1

KpTs .

2.9 Concluso
Neste captulo foi apresentada a topologia bsica do inversor de tenso tipo ponte completa. As principais estratgias de modulao aplicveis a essa topologia foram discutidas e as suas principais formas de onda foram mostradas. Alm disso, foram apresentadas as expresses matemticas necessrias para o projeto do estgio de potncia do inversor tipo ponte completa, sendo deduzidas as equaes que calculam os esforos de tenso e corrente nos semicondutores e nos elementos passivos. A deduo do modelo matemtico do inversor foi apresentado tanto para a malha de tenso quanto para a malha de corrente. As expresses dos compensadores comumente encontrados na literatura e a metodologia de projeto foram discutidas. Este captulo concludo ao relacionar a obteno do compensador discreto proveniente do compensador PID analgico atravs do mtodo da alocao de plos e zeros j bastante consolidada na literatura. Foram mostradas algumas formas de realizao do algoritmo do controlador discreto PID a ser utilizado no projeto, sendo o algoritmo de diferenas com um passo atrs o adotado por ocupar menos memria e realizar sua funo com um reduzido nmero de operaes matemticas.

65

CAPTULO 3 PROJETO DO INVERSOR

3.1 Introduo
Nesta seo apresentado o projeto e dimensionamento do inversor, responsvel por converter a tenso CC em alternada com as caractersticas desejadas. Todas as especificaes e clculos nos componentes passivos e esforos nos elementos semicondutores so apresentados. Alm disso, o projeto das malhas de tenso e corrente so apresentados, assim como a discretizao dos controladores projetados.

3.2 Especificaes Gerais do Projeto

Nesta seo sero apresentadas as especificaes do projeto do inversor. Alm disso, alguns parmetros devem ser conhecidos priori de modo a facilitar a anlise das diversas etapas de converso de energia. Potncia aparente mxima de sada:

So
Tenso eficaz de sada:

500VA

(3.1)

Vo _ rms

110V

(3.2)

Variao admissvel da tenso eficaz de sada em relao ao valor nominal:

Vo
Fator de potncia:

2%.V o

2, 2V

(3.3)

FP
Potncia ativa mxima de sada:

0, 7

(3.4)

Po

S o .F P

500.0, 7 350W

(3.5)

Taxa de distoro harmnica mxima admissvel:

66

THD 5%
Freqncia da tenso de sada:

(3.6)

fo
Tenso de entrada nominal:

60 Hz

(3.7)

VIN
Tenso de entrada mnima:

200V

(3.8)

VIN _ min
Tenso de entrada mxima:

190V

(3.9)

VIN _ max
Freqncia de comutao das chaves:

210V

(3.10)

fs
Rendimento do conversor:

25kHz

(3.11)

90%

(3.12)

O fator de crista mximo para a corrente de sada no filtro do inversor, quando a operao ocorre com carga no linear dado pela expresso (3.13):

FC

I o _ pk I o _ rms

(3.13)

Conhecendo a freqncia da tenso de sada e a freqncia de comutao possvel calcular a relao entre freqncias:

mf

fs fo

416, 667

(3.14)

3.3 Clculo dos Valores Eficazes, Mdios, Mximos e Mnimos

A tenso de pico na sada do filtro do inversor dada por:
Vo _ pk 110. 2 155,56V

(3.15)

A corrente eficaz de sada do filtro do inversor considerando uma carga resistiva, dada por:

I o _ rms

Po Vo

350 110

3,18 A

(3.16)

67

A corrente eficaz na sada do filtro do inversor considerando uma carga indutiva, dada por:

I o _ rms _ ind

So Vo

500 110

4, 54 A

(3.17)

A corrente de pico na sada do filtro do inversor, considerando uma carga linear:

I o _ pk

I o _ rms . 2

3,18. 2

4,5 A

(3.18)

A corrente de pico na sada do filtro do inversor, considerando uma carga no linear:

I o _ pk _ ind

I o _ rms _ ind .FC

4, 54.3 13, 62 A

(3.19)

O ndice de modulao do inversor igual a:

2.Vo _ rms VIN

2.110 200

0, 778

(3.20)

Potncia ativa de entrada do inversor estimada:

PIN

Po

350 0,9

388,89W

(3.21)

A corrente mdia estimada na entrada do inversor dada por:

I IN

PIN VIN

388,89 1,94 A 200

(3.22)

A corrente mdia de entrada mxima dada por:

I IN _ max

PIN VIN _ min

388,889 190

2, 047 A

(3.23)

A corrente mdia mnima de entrada dada por:

I IN _ min

Pin VIN _ max

388,889 1,852 A 210

(3.24)

A ondulao de corrente no indutor filtro de sada assumida igual a 30% do valor de pico:

iL

30%.I o _ pk

30%.4,5 1,35 A

(3.25)

3.4 Determinao da Carga Linear Resistiva e Indutiva

Determina-se o valor da carga linear resistiva a ser utilizada para a simulao e validao atravs da expresso (3.26):

68

Rnom

Vo 2 Po

1102 350

34,56

(3.26)

Determina-se o valor da carga linear indutiva a ser utilizada para a simulao e para a validao experimental, atravs da equao a seguir (3.27):

Z nom

V 2o So

24, 2

(3.27)

O mdulo de corrente circulante atravs da carga:

I o _ ind

So Z nom

500 24, 2

4,545 A

(3.28)

As equaes que determinam o valor da carga so dadas a seguir:

Qo

So .sin(cos 1 ( FP )) 357, 07VAr

Ro Po I o _ ind
2

(3.29)

350 4,5452

16,94

(3.30)

Xo

Qo I o _ ind
2

357, 07 17, 28 4,5452

(3.31)

Assim, a indutncia dada por:

Lo

Xo 2. . f o

17, 28 2. .60

45,84mH

(3.32)

3.5 Dimensionamento do Estgio de Potncia

Com todos os parmetros principais e os parmetros adotados para o projeto, pode-se iniciar a determinao dos componentes a serem utilizados no projeto.

3.5.1 Dimensionamento dos Interruptores de Potncia

A tenso mxima sobre os interruptores a tenso mxima que aparece no barramento CC de entrada:

VS 1_ max

210V

(3.33)

69

A tenso mxima sobre os diodos em antiparalelo dos interruptores dada por:

VD1_ max

210V

(3.34)

A corrente mdia atravs dos interruptores dada pela expresso (2.21):

I S 1_ med

I o _ pk .(

1 2

M ) 8

4,5.(

1 2

0, 778 ) 1,15 A 8

(3.35)

A corrente eficaz atravs de cada interruptor determinada, de acordo com a expresso (2.23):

I S1_ rms

I o _ pk 24

. 3.(9.M 2

64

.M 12)

4,5 . 3.(9.0,7782 24

64

.0,778 12) 1,87 A

(3.36)

A corrente mdia atravs dos diodos determinada pela expresso (2.26):

I D1_ med

I o _ pk .(

1 2

M ) 8

0, 278 A
(3.37)

A corrente eficaz atravs dos diodos determinada pela expresso (2.29):

I D1_ rms

I o _ pk 24

. 3.(9.M 2

64

.M 12)

4,5 . 3.(9.0, 7782 24

64

.0, 778 12)

0, 410 A
(3.38)

A corrente de pico nos interruptores dada pela expresso (2.24):

I S 1_ pk

I o _ pk

iL 2

4,5

1,35 2

5,175 A
(3.39)

No caso dos diodos, a corrente de pico dada pela expresso (2.30):

I D1_ pk

I o _ pk

iL 2

4,5

1,35 2

5,175 A

(3.40)

Com estas informaes possvel selecionar os interruptores adequados ao projeto. Pode-se utilizar as curvas da Figura 3.1 para realizar a seleo do tipo de interruptor a ser utilizado. Este grfico contm as caractersticas de Potncia x Freqncia de comutao das diversas tecnologias de interruptores disponveis no mercado.

70

Figura 3.1 baco de seleo dos interruptores.

V-se atravs da figura que possvel utilizar tanto um IGBT quanto um MOS FET, sendo um MOSFET a opo escolhida. O MOS FET que atende as necessidades do conversor o S TP22NS 25Z da S que j T, possui um diodo em antiparalelo integrado no seu encapsulamento. No projeto sero utilizados quatro MOS FETs S TP22NS 25Z da S cujas especificaes so apresentadas a T, seguir: Tenso Dreno-Fonte: Tenso de Gate: Corrente de Dreno @ 25oC: Resistncia Dreno-Fonte_ON: Tempo de Recuperao Reversa: Carga de Recuperao Reversa: Tempo de Subida: Tempo de Descida: Resistncia Trmica Juno-Encapsulamento: Resistncia Trmica Juno-Ambiente: Tempo de Atraso: Foi considerado um RDS(ON) = 2.0,15 VDS = 250V; VGS = 20V; ID = 22A; Valor Tpico: 0,15 ; t rr = 292ns; Qrr = 3065nC; t r = 30ns; t f = 65ns; Rthj = 0,93oC/W; Rthj_a = 62,5oC/W; t d(ON) = 20ns. = 0,30 para compensar a elevao de

temperatura para em torno de 100oC quando o MOSFET estiver operando.

71

3.5.2 Perdas nos MOSFETs

As perdas nos MOSFETs S2, S e S so iguais as perdas em S1. Por esse motivo a anlise 3 4 feita somente para S1. A perda de conduo em um MOSFET dada por:

Pcond _ S 1

( RDS (ON ) .I rms _ S 12 ) (0,30.2, 6762 ) 2,148W

(3.41)

As perdas por comutao so dadas por:

Pcomut _ S 1 1 .(Vinom .I rms _ S 1 ).(tr 2 t f ). f s 1 .(200.2, 676).(95.10 9 ).25.103 2 0, 635W

(3.42)

As perdas totais no MOSFET so, portanto, dadas por:

Ptot _ S 1 Pcond _ S 1 Pcomut _ S 1 2,148 0, 635 2, 783W

(3.43)

3.5.3 Resistncia Trmica do Dissipador

No dissipador so colocados quatro transistores MOSFETs. A temperatura da juno :
Tj 100 C

(3.44)

A temperatura ambiente considerada como sendo:

Ta 40 C

(3.45)

A resistncia trmica juno-encapsulamento para os quatro MOSFETs vale:

R tcd

4.0,93 3, 72o C / W

(3.46)

Assim, a temperatura entre o dissipador e o MOSFET dada por:

Td _ S 1 T j

Rthj .Ptot _ S 1 100 0,93.2, 783 97, 41o C

(3.47)

Finalmente, a resistncia trmica do dissipador deve ser menor ou igual ao seguinte valor:
Rth _ dissip Td _ S 1 Ta 4.Ptot _ S 1 97, 41 40 4.2, 783 5,15o C / W

(3.48)

72

3.6 Projeto do Filtro do Inversor

O projeto dos componentes passivos do inversor apresentado nesta seo. Primeiramente calculado o valor da indutncia e, a partir desta, calculado o valor da capacitncia [8].

3.6.1 Projeto do Indutor

A ondulao de corrente no indutor de filtro de sada dada pela expresso (3.25):

iL

1,35 A

(3.49)

A corrente eficaz no indutor dada por (3.50):

I L _ rms

I o _ rms

3,18 A

(3.50)

A corrente de pico no indutor igual a:

I L _ pk

( I o _ pk

iL ) 2

5,175 A
(3.51)

Assim, de acordo com a expresso (2.16), pode-se calcular o valor da indutncia:

Vcc 2. f s . i Lmax

200 2.25.103.1,9281

2,96mH
(3.52)

Levando em considerao que o inversor vai alimentar cargas no lineares, deve-se limitar a derivada da corrente em um valor de 30000A/ s para uma queda de tenso sobre o indutor de 21,3V, dados obtidos pela modelagem da carga por simulao [14], com isso possvel o clculo do novo valor de indutncia:

21,3 Volts . 30000 A / s

710 H
(3.53)

Esse novo valor de indutncia mesmo sendo menor que o anterior, atender aos requisitos de ondulao de corrente para cargas lineares.

3.6.2 Projeto do Capacitor

Para o projeto do capacitor de filtro a freqncia de corte considerada 20 vezes menor que o dobro da freqncia de comutao, que de 25kHz.

73

Assim, a freqncia de corte igual a:

fc

2. f s 20

2.25000 20

2,5kHz
(3.54)

De acordo com a expresso (2.18), podemos calcular o valor da capacitncia:

100 L.(2. . f s ) 2

100 710.10 6.(2. .25.103 ) 2

5, 7 F
(3.55)

A partir da equao (2.7), com os valores da indutncia e da capacitncia calculados, pode-se traar o diagrama de Bode do filtro LC do inversor, como mostra a Figura 3.2.

Figura 3.2 Diagrama de Bode do filtro LC do inversor.

A figura 3.2 mostra que a freqncia de corte do filtro LC fica exatamente em 2,5kHz, como esperado. A corrente eficaz que passa atravs do capacitor dada por:

I Cap _ rms

1 .(2 M 2 ). iL max 4

0, 470 A
(3.56)

Foi escolhido um capacitor de polipropileno metalizado da EPCOS de 6F e 300Vac. Este se caracteriza por possuir uma baixa resistncia srie equivalente, podendo esse valor ser desprezado na modelagem dinmica do inversor.

74

3.6.3 Especificaes Construtivas do Indutor

Indutores so encontrados na grande maioria dos conversores estticos no campo da eletrnica de potncia. O processo de converso de energia requer o uso de transformadores e indutores, componentes que so freqentemente os mais pesados e mais volumosos no circuito de converso. Os transformadores e indutores tm tambm um significante efeito no desempenho global e eficincia do sistema. Portanto, o projeto de tais componentes tm uma importante influncia no peso global dos sistemas, na eficincia da converso de potncia e no custo do equipamento. Por causa da interdependncia e interao destes parmetros, sensatez necessrio para alcanar otimizao do projeto. Fabricantes tm, por muitos anos, atribudo cdigos para seus ncleos para indicar suas capacidades de potncia. Este mtodo atribui para cada ncleo um nmero chamado o produto de reas, Ap, que o produto da rea da janela, Wa, e a rea da seo transversal do ncleo, Ac. Estes nmeros so usados pelos fornecedores de ncleo para resumirem as propriedades dimensionais e eltricas em seus catlogos. O produto da rea da janela, Wa, e a rea da seo transversal do ncleo, AC, resulta no produto de reas, Ap, uma dimenso elevada quarta potncia. Uma outra abordagem que est sendo utilizada atualmente uma constante que denota a capacidade de processar potncia de um ncleo, que a geometria do ncleo, Kg. Kg tem uma dimenso elevada quinta potncia. Esta nova constante fornece a engenheiros um meio mais rpido e mais firme para controlarem seus projetos. Ele relativamente um novo conceito, e fabricantes de ncleos magnticos esto comeando a incluir esses valores em seus catlogos [15]. Por causa da sua importncia, Ap, e a geometria do ncleo, Kg, so as duas metodologias mais amplamente usadas no projeto de magnticos para circuitos eletrnicos. Grande parte das informaes nesse campo da cincia encontra-se em tabelas para auxiliar os projetistas em fazer as escolhas mais adequadas para uma particular aplicao em um menor intervalo de tempo. Projetistas tm usados vrias abordagens para escolher o adequado transformador e indutor em seus projetos. Por exemplo, em muitos casos uma regra usada para tratar com densidade de corrente que um bom nvel de trabalho de 250A/ cm2 a 600A/ cm2. Essa faixa bastante satisfatria na maioria dos casos.

75

Utilizaremos uma metodologia apresentada em [15] para o dimensionamento construtivo do indutor utilizando o mtodo do produto de reas. Especificaes gerais do Indutor e parmetros assumidos: Indutncia: Ondulao de Corrente no Indutor: Potncia de Sada: Densidade de Corrente: Densidade de Fluxo Mximo: Fator de Utilizao da Janela: Freqncia de Chaveamento: Elevao de Temperatura: Corrente Eficaz no Indutor: Corrente de Pico no Indutor: L = 710H I = 1,9281A Po_avg = 350W J = 650A/cm2 Bmax = 0,30T Kw = 0,7 fs = 25kHz Tr = 25oC

I Lef I Lpk

4,545 A 7,3910 A

A capacidade de processamento de energia do indutor igual a:

Energia

L.I Lpk 2 2

710.10 6.7,39102 2

0, 01939 J
(3.57)

O produto de reas do ncleo determinado pela seguinte expresso:

Ap

L.I Lpk .I Lef .104 K w .J .Bmax

710.10 6.7,3910.4,545.104 0, 7.650.0,3

1, 747cm 4
(3.58)

Para esse valor de produto de reas foi adotado o ncleo pownder tipo Koll M toroidal de referncia 77076A7 da Magnetics. As especificaes desse ncleo so as seguintes: Tamanho do Caminho Magntico: Peso do Ncleo: Comprimento Mdio do Enrolamento: rea da Seo Transversal do Ncleo: rea da Janela: Produto de reas: rea da Superfcie: MPL = 8,98cm Wtfe = 35,2g MLT = 55mm Ac = 67,8mm2 Wa = 364mm2 Ap = 2,46792cm4 At = 34,50cm2

76

Permeabilidade Magntica do Ncleo: Fator AL:

= 60 Wb/A/m AL = 60 nH/espira2

Onde o fator AL retirado do grfico da Figura 3.3.

Figura 3.3 Grfico AL x NI para o ncleo 77076A7 toroidal da magnetics.

A rea do fio desencapado necessria, AW(B), dada por

AW ( B )

I o _ rms J

4,545 650

0, 699mm 2
(3.59)

A profundidade da corrente no fio de cobre dada por

7,5 Fs 7,5 25000 0, 47 mm

(3.60)

Assim, o dimetro mximo do fio de cobre ser:

Dfiomax 2. 2.0, 47 0,94mm

(3.61)

Portanto, no poder ser utilizado condutor com dimetro maior que 0,94mm. Podem ser utilizados condutores mais finos que o fio 19AWG que tem 0,91mm de dimetro. Escolheu-se o condutor 27AWG. As caractersticas desse fio so: rea do Cobre: Acu27 = 0,10mm2; Resistividade do Cobre:
27

= 1,72.10-8 .m;

Resistncia do fio de cobre: r27 = 0,00172 / cm;

77

rea da seo esmaltada: S = 0,001344cm2. 27 Dessa forma, o nmero de fios em paralelo deve ser:

N fios

AW ( B) A cu 27

0, 699 0,1

7
(3.62)

Portanto, adotou-se 7 fios em paralelo de tamanho AWG = #27. A rea efetiva da janela, de acordo com [15], adota-se como sendo:

W a ( eff )

75% .W a

364.0, 75

2, 73 cm 2

(3.63)

Dessa forma, o nmero mximo de espiras possveis dado pela expresso (3.64):

Wa ( eff ) 7.S 27

.0, 6

2, 73 .0, 6 174espiras 7.0,1344

(3.64)

Com esses valores, a permeabilidade magntica requerida dada por:

Bmax .MPL.104 0, 4. .Wa .J .K w

0,3.8,98.104 13Wb / A / m 0, 4. .3, 64.650.0, 7

(3.65)

Esse valor est bem abaixo da permeabilidade do ncleo escolhido, que de 60Wb/A/m, o que valida a escolhe deste ncleo. A prxima etapa consiste em calcularmos o nmero de espiras necessrias. Esse valor dado pela expresso (3.66):

NL

L AL

(3.66)

Aplicando-se um fator de correo de 8% no valor de AL, obtemos que ALmin=55,2. Logo:

NL

710.103 55, 2

113, 412
(3.67)

Portanto, o nmero de espiras do indutor ser 114. A resistncia do fio do indutor dada por:

RL

( MLT ).N L .

r27 N fios

5,5.114.

0, 0172 7

0,154
(3.68)

As perdas no cobre sero ento dadas por:

78

Pcu

RL .I o _ rms 2

0,154.4,5452

3,18W

(3.69)

Por fim, a rea da janela necessria dada por:

Awnec

N L .N fios .S 27 Kw

114.7.0, 001344 1,53cm 2 0, 7

(3.70)

Assim, o fator de ocupao dado por:

K ocup

Awnec Wa

1,53 3, 64

0, 42
(3.71)

O que comprova a viabilidade da construo do indutor.

3.7 Driver IR2110

O driver escolhido para o inversor o driver IR2110. Ele um tipo de driver de alta tenso e alta velocidade para MOS FETs e IGBTs de potncia do tipo bootstrap com dois canais de sada (Lado de alta e lado de baixa) com referncias independentes, ideal para aplicaes de conversores de potncia que utilizam interruptores num mesmo brao. As entradas lgicas so compatveis com o padro CMOS ou sada LS TTL, at lgica 3,3V. Propagao de atrasos so combinados para simplificar o uso em aplicaes de alta freqncia. O canal flutuante pode ser usado para acionar um MOS FET canal-N ou IGBT na configurao do lado de alta, que opera at 500 ou 600V. A Figura 1.6 mostra uma tpica conexo externa desse driver e seu diagrama de blocos interno. Principais caractersticas do IR2110: Fabricante: International Rectifier; Driver para pulsos altos e baixos; Canal flutuante projetado para operao bootstrap; Tolerante a transientes negativos de tenso; Tenso de sada: De 10 a 20V; Bloqueio de canais em caso de subtenso; Compatvel com a lgica 3.3V; Entradas CMOS Schimitt-Triggered com pull down; Atraso de propagao associado para ambos os canais; Sadas em fase com as entradas; Atraso: Mximo de 10ns;

79

Tempo entre tON e tOF : Mximo de 120ns; Corrente de sada: 2A; Os valores nominais mximos indicam os valores mximos suportados pelo dispositivo alm dos quais um dano ao dispositivo pode ocorrer. Todos os parmetros de tenso so tenses absolutas referenciados ao pino COM (terra) e os parmetros de temperatura so referenciados ao encapsulamento tipo DIP.
Tabela 3 Valores nominais mximos para o IR2110.

SMBOLO

DEFINIO Tenso de alimentao flutuante no lado de alta. Offset de tenso de alimentao flutuante no lado alto. Tenso de sada flutuante no lado de alta. Tenso de alimentao fixa no lado de baixa. Tenso de sada no lado de baixa. Tenso lgica de alimentao. Offset da tenso lgica de alimentao. Tenso lgica de entrada. Dissipao de potncia Resistncia trmica juno-meio ambiente. Temperatura na juno. Temperatura durante soldagem (10 segundos).

MNIMO MXIMO UNIDADE

VB

-0,3

525

VS VHO V CC V LO V DD V SS V IN PD RTHJA TJ

VB - 25 VS - 25 -0,3 -0,3 -0,3

VB + 0,3 VS - 0,3 25 VCC + 0,3 VSS + 25

V V V V V V V W
o C/W o C

V CC - 25 V CC + 0,3 VSS - 0,3 V DD + 0,3 1,6 75 150

TL

300

o C

Para o bom funcionamento o dispositivo deve ser utilizado dentro de condies recomendadas. A Tabela 4 mostra as faixas de valores tpicos dentro das quais o driver deve operar.

80
Tabela 4 Valores recomendados de operao para o IR2110.

SMBOLO

DEFINIO

MNIMO MXIMO UNIDADE

VB

Tenso de alimentao flutuante no lado de alta. VS + 10 Offset de tenso de alimentao flutuante no lado de alta. Tenso de sada flutuante no lado de alta. Tenso de alimentao fixa no lado de baixa. Tenso de sada no lado de baixa. Tenso lgica de alimentao. Offset da tenso lgica de alimentao. Tenso lgica de entrada. Dissipao de potncia Temperatura ambiente -40 VS 10 0 VSS + 3 -5 VSS

VS + 20

VS VHO VCC V LO V DD V SS V IN PD TA

500 VB 20 VCC V SS + 20 5 V DD 1,6 125

V V V V V V V W
C

As caractersticas eltricas dinmicas desse driver so mostradas na Tabela 5.

Tabela 5 Caractersticas eltricas dinmicas para o IR2110.

SMBOLO t ON t OFF t sd tr tf

DEFINIO Atraso de propagao para ligar. Atraso de propagao para desligar. Retardo de propagao. Tempo de subida. Tempo de descida.

VALOR TPICO UNIDADE 120 94 110 25 17 ns ns ns ns ns

MT

Delay associado, liga-desliga.

10

ns

81

A descrio da pinagem apresentada na Figura 1.6 descrita na Tabela 6.

Tabela 6 Definio da pinagem do IR2110.

SMBOLO VDD HIN SD LIN VSS VB HO VS V CC LO COM

DESCRIO Alimentao. Entrada lgica para sada alta do driver, em fase. Lgica de entrada para encerramento. Entrada lgica para sada baixa do driver, em fase. Terra. Alimentao flutuante do lado alto. Sada do driver no lado alto. Retorno da alimentao flutuante no lado alto. Alimentao do lado baixo. Sada do driver do lado baixo. Retorno do lado baixo.

3.8 Circuito de Amostragem da Tenso do Inversor Ponte Completa

A amostragem da tenso do inversor ponte completa realizada atravs de um circuito formado por um amplificador operacional comum, na configurao diferencial mais um somador, propiciando 2,5V mais a tenso medida. Esta configurao uma das mais simples e econmicas para obter a medio da tenso diferencial. O diagrama esquemtico mostrado na Figura 3.4.

Figura 3.4 Circuito diferencial de tenso utilizado para medio da tenso de sada do inversor.

82

A amplitude mxima (pico) da tenso medida pode chegar ao seguinte valor: (3.72) Adota-se ento um fundo de escala FDE para esta tenso, de forma que o valor lido pelo processador possua fundo de escala em 5V. O circuito de condicionamento possui um offset de 2.5V. Adota-se, portanto, uma tenso de fundo de escala para o inversor de:
Vinv _ FDE 200V
V o _ rm s . 2 155, 56V

(3.73)

Esse valor de tenso corresponder ao valor de fundo de escala do processador:

VFDE _ proc 5V

(3.74)

O valor K v _ INV representa o ganho visto pelo primeiro amplificador operacional, em CC, do conjunto de amplificao diferencial mais o offset adotado anteriormente. O ganho real da amostragem K v _ INV / 2 . Portanto:

K v _ INV

VFDE _ proc Vinv _ FDE

(3.75)

A relao que se estabelece entre a tenso lida no inversor e a que obtida no pino do ADC do processador dada pela expresso (3.76):

Vout _ pino (U )

U .K vINV VFDE _ proc 2

(3.76)

Onde U a tenso lida na sada do inversor. O equacionamento a seguir relaciona toda a funo de transferncia do circuito esquemtico da Figura 3.5.
Z2 +5V Z1 V+ VG Z1 Vo* Z3 Z2 Vo Z4

Figura 3.5 Diagrama simplificado do circuito de medio diferencial com filtro e somador.

83

Desconsiderando a atenuao dos amplificadores operacionais e considerando que Z1 = R1, Z2 = R2//C2, Z3 = R3 e Z4 = R4//C4, a simplificao resulta na expresso (3.77):

Vo

R2 R4 . .(V V ) R1 (s.R2.C2 1).(s.R3.R4.C4 R4 R3 )

(3.77)

Fazendo R4 = R3, tem-se ento a seguinte simplificao:

Vo

R2 1 . .(V V ) R (sR2.C2 1).(sR4.C4 2) . . 1

(3.78)

O circuito da Figura 3.5 resulta em um filtro com dois plos, logo possvel obter uma inclinao de -40dB/dcada. De acordo com o circuito mostrado na Figura 3.4, os valores para R2 e R1 so determinados a partir do ganho K v _ INV e, a partir do valor obtido, a resistncia R1 ser decompostas em 3 outras resistncias cada uma para que haja uma distribuio de dissipao de potncia sobre essas resistncias e portanto para que possa ser usado resistncias comuns de 1/8 W. Dessa forma, adotando-se R2 = R4 = R3 = 10k , temos que:

R1

R2 K vINV

10k (5 / 200)

400k
(3.79)

Assim, de acordo com os valores comercias existentes, a resistncia R1 foi decomposta em duas resistncias de 150k e uma de 100k . Deve-se determinar o valor da tenso sobre cada resistor considerando o pior caso, e, as potncias dissipadas sobre cada um deles. Assim:

iamostragem

Vinv _ FDE R1 R 2

200V 410k

0, 488mA
(3.80)

A tenso sobre cada resistor ser:

VR _150 k VR _100 k VR 2

150k .iamostragem 100k .iamostragem 10k .iamostragem

73, 2V 48,8V 4,88V

(3.81) (3.82) (3.83)

84

A potncia dissipada sobre cada um deles ser:

PR _150k

150k.iamostragem 2

35,72mW

(3.84) (3.85) (3.86)

PR _100 k
PR 2

100k.iamostragem 2

23,81mW
2,38mW

10k .iamostragem 2

Portanto, sero adotados resistores comerciais de 1/8W com tolerncia de 1%. No caso do filtro de alta freqncia de dois plos descritos pela funo de transferncia (3.78), deve-se realizar uma alocao de forma que ambos os plos fiquem uma dcada abaixo da freqncia de amostragem adotada, de forma que no haja passagem de sinais cuja freqncia possa causar problemas de aliasing na amostragem. Este filtro tambm serve como supressor de rudos de comutao. A freqncia de amostragem adotada dada por:

f sample

2. f s _ inv

50kHz

(3.87)

Portanto, o perodo de amostragem do sinal de sada de tenso do inversor :

Tsample

1 f sample

20 s
(3.88)

A freqncia de alocao dos dois plos do filtro so ento dadas por:

w p1_ filtro w p 2 _ filtro

Portanto:

1 2. . . f sample 2 1 2. . . f sample 2

157079, 63rad / s
(3.89)

157079, 63rad / s
(3.90)

C2
C4

1 wp1_ filtro .R 2
1 wp 2 _ filtro .R3

0, 637nF
(3.91)

0, 637nF
(3.92)

A funo de transferncia do circuito de amostragem projetado ento igual a:

G( s)

Vo V V

(3.93)

85

G ( s)

Vo V V

10.103 . 400.103 ( s.10.103.637.10

G(s)

12

1 1).( s.10.103.637.10

12

2) (3.94)

( s.6,37.10

0, 025 1).( s.6,37.10

2)

(3.95)

O diagrama de bode do circuito diferencial projetado mostrado na Figura 3.6.

Figura 3.6 Resposta em freqncia do circuito diferencial projetado.

A partir da Figura 3.6, podemos constatar que o filtro projetado alcanou seu objetivo, dando o ganho adequado para o sinal de tenso de sada ser lido pelo microcontrolador e ao mesmo tempo acentuando as freqncias acima de 25kHz.

3.9 Circuito de Amostragem da Corrente atravs do Indutor Filtro do Inversor

A amostragem da corrente do indutor feita por meio de um Transformador de Corrente. O primrio do TC colocado em srie com o indutor do filtro de sada do inversor. A corrente refletida no secundrio passa ento atravs de um resistor shunt que transforma a corrente lida numa tenso que vai para a entrada de um circuito diferencial com filtro semelhante ao circuito de amostragem da tenso apresentado na seo 3.7.

86

Figura 3.7 Circuito de amostragem da corrente atravs do indutor filtro do inversor.

A amplitude mxima (pico) da corrente medida atravs do indutor pode chegar ao seguinte valor:

I o _ pk

13, 62 A

(3.96)

Adota-se ento um valor de fundo de escala para esta corrente, de forma que o valor lido pelo processador possua fundo de escala em 5V. Assim, o valor da corrente de fundo de escala adotado para a corrente atravs do indutor dado por:
I cc _ FDE 20 A

(3.97)

Desse modo, a tenso de fundo de escala equivalente no processador ser:

VFDE _ proc 5V

(3.98)

O valor KCC representar o ganho total (TC + shunt + amplificador operacional) que o circuito da Figura 3.7 possuir, at a chegada no pino do microcontrolador:
K CC VFDE _ proc I cc _ FDE 5V 20 A 1 4

(3.99)

Adota-se a seguinte relao de transformao para o TC utilizado:

87

Nmero de espiras do primrio: Nmero de espiras do secundrio:

N pTC

1espira ;

N sTC

1000espiras .

Assim, o ganho do Transformador de Corrente utilizado dado por:

RELTC

N pTC N sTC

1 1000

0, 001

(3.100)

A relao que se estabelece entre a corrente lida atravs do shunt e a que obtida no pino do processador dada pela equao a seguir:

AN iINV (U )

U .K CC VFDE _ proc 2
(3.101)

Onde U a corrente atravs do indutor filtro. Dessa forma:

AN iINV ( 20 A) 0V

(3.102) (3.103) (3.104)

AN iINV (0 A)

2,5V

AN iINV (20 A) 5V

O equacionamento a seguir relaciona toda a funo de transferncia do circuito esquemtico da Figura 3.8.
Z2 +5V Z1 V+ VG Z1 Vo* Z3 Z2 Vo Z4

Figura 3.8 Diagrama simplificado do circuito de medio diferencial de corrente com filtro e somador.

Considerando que Z1 = R1, Z2 = R2//C2, Z3 = R3 e Z4 = R4//C4 e desconsiderando a atenuao dos amplificadores operacionais, a funo de transferncia do circuito dada por:

Vo ( s )

R2 R4 . R1 ( s.R2 .C2 1).( s.R3 .R4 .C4

R4

R3 )

.(V

V )
(3.105)

Tomando R4 = R3, tem-se ento a seguinte simplificao:

88

Vo ( s )

R2 1 . R1 ( s.R2 .C2 1).( s.R4 .C4

2)

.(V

V )
(3.106)

Dessa forma, temos um filtro com dois plos, logo possvel obtermos uma inclinao de -40dB/dcada. Os valores de R1 e R2 so determinados a partir do ganho KCC. Deve-se verificar a tenso de sada para o fundo de escala de corrente adotado para o TC proposto. S er adotado uma tenso de fundo de escala no resistor shunt do TC para uma corrente de fundo de escala no primrio de 20A de:

V pk _ TC

0, 2V

(3.107)

Pela relao de transformao adotada pelo TC, uma corrente de fundo de escala de 20A no primrio, corresponde a uma corrente de fundo de escala de ITC secundrio. Desse modo, a resistncia shunt do TC dever ser igual a:
RTC V pk _ TC RELTC .I cc _ FDE 0, 2 10 0, 001.20

20mA no

(3.108)

A potncia mxima dissipada nesse resistor igual a:

PDRTC

RTC .( RELTC .

I cc _ FDE 2

) 2 10.(0, 001.

20 2 ) 2

2mW

(3.109)

Pode-se ento adotar um resistor RTC = 10 , potncia 1/8W e tolerncia 1%. Adotam-se os seguintes valores para os resistores R2, R3 e R4 na Figura 3.7:

R 2 R3 R 4 10k
Assim, o resistor R1 na entrada do amplificador diferencial calculado por:

(3.110)

R1 R 2.

VFDE _ sTC VFDE _ proc

10000.

0, 2 5

400
(3.111)

A freqncia de amostragem do conversor analgico digital do dsPIC ser tomada como o dobro da freqncia de chaveamento do inversor:

f sample

2. f s _ inv Tsample

2.25kHz 20 s

50 kSPS

(3.112) (3.113)

89

Agora, vamos alocar os dois plos do filtro na freqncia de chaveamento do inversor. Com isso, obteremos um filtro com freqncia de corte de 25kHz e com uma taxa de inclinao de -40dB/dcada. Assim:

wp1_ filtro

wp 2 _ filtro

2 . f s _ inv

2 .25000 157079,825rad / s

(3.114)

Com isso, os valores dos capacitores C2 e C4 podem ser determinados:

w p1_ filtro
Logo:

1 R2 .C2

(3.115)

C2

1 R2 .wp1_ filtro

1 10k .157079,825

636, 62 pF
(3.116)

Tambm podemos fazer:

wp 2 _ filtro
1 R4 .w p 2 _ filtro

1 R4 .C4
636, 62 pF

(3.117) (3.118)

C4

1 10k .157079,825

Portanto, a funo de transferncia do circuito diferencial considerado ser:

Vo ( s)

10k 1 . .(V 400 ( s.10k .636 p 1).( s.10k .636 p 2)

V )
(3.119)

O ganho do TC dado pela relao de transformao do TC vezes a resistncia do shunt:

GTC 10. 1 1000 0, 01

(3.120)

A funo de transferncia do circuito TC, shunt e filtro ento dada por:

H (s)

Vo ( s ) (V V )

25.

( s.6,36.10

1 1).( s.6,36.10

2)

.GTC
(3.121)

H ( s ) 0, 25.

( s.6,36.10

1 1).( s.6,36.10

2)

(3.122)

O diagrama de Bode da funo de transferncia do circuito projetado ento mostrado na Figura 3.9:

90

Figura 3.9 Diagrama de Bode da funo de transferncia H(s).

A partir da Figura 3.9, podemos constatar que o filtro projetado alcanou seu objetivo, dando o ganho adequado para o sinal de corrente atravs do indutor ser lido pelo microcontrolador e ao mesmo tempo acentuando as freqncias acima de 25kHz. A Figura 3.10 exibe o formato numrico do ponto de vista de todos os estgios de converso de sinal, inclusive os valores visualizados pelo registrador do processador.

Figura 3.10 Caractersticas dos sinais ao longo do processo de converso analgico digital.

91

O sinal proveniente da sada do inversor (1) passa pelo primeiro estgio de filtragem e ganho, reduzindo o valor da tenso at o nvel apresentado em (2). Em (3) o sinal somado a um offset. Este, aps a converso binria (4) do AD ajustado internamente no dsPIC para ocupar os bits superiores do registrador de 16 bits (5). Em (6) ocorre a inverso do bit mais significativo do registrador, produzindo um nmero com o formato complemento-de-2. Esse nmero com o sinal numrico pode ser visualizado em formato decimal (7), e, sob o formato por unidade com o devido sinal referente polaridade da tenso do inversor. Esta extenso numrica extremamente vantajosa, uma vez que todos os clculos realizados esto sob o formato inteiro. Este tipo de converso geralmente conhecido por numerao no formato Q0.15 ou notao de ponto-fixo, onde 0 representa a quantidade de bits da parte inteira e 15 a quantidade de bits utilizados para a parte fracional. Neste caso, o nmero que aparece no registrador est sob esse formato. Este tipo de operao possui muitas vantagens se comparado com a utilizao de numerao com ponto flutuante. Uma delas a reduzida ocupao de espao que uma unidade aritmtica de ponto fixo ocupa na CPU se comparada com unidades de operaes matemticas com ponto flutuante, alm da velocidade, que na maioria dos casos tende a ser mais rpida do que unidades de ponto flutuante.

3.10 Anlise da Malha de Tenso

O diagrama de blocos do sistema de controle do inversor (malha de tenso) dado na Figura 3.11. O mesmo consta de uma malha de tenso para o monitoramento da tenso de sada. Gv(s) representa a funo de transferncia da planta, que em nosso caso o inversor, Hv(s) a funo de transferncia do circuito de amostragem da tenso de sada e Cv(s) representa a funo de transferncia do compensador de tenso a ser projetado.

Figura 3.11 Diagrama de blocos do sistema de controle do inversor.

A funo de transferncia da planta do inversor dada pela expresso (3.123):

92

GV ( s )

VCC s 2 .L.C s.( RL .C L ) R RL 1 R

(3.123)

A funo de transferncia de lao aberto leva em considerao somente a caracterstica em cascata do modulador, da planta e do circuito de amostragem envolvido. A expresso dessa funo de transferncia mostrada na expresso (3.124):

F T M A vsc ( s ) G V ( s ).H V ( s ). f m ( s )

(3.124)

O ganho HV ( s ) incorpora todos os ganhos envolvidos na amostragem do sistema, transformando o sinal, cujo fundo de escala de 200V, em um sinal cujo fundo de escala de 5V. Vtri _ pk representa o valor de pico da portadora. A amplitude da onda portadora vista
para o sistema com o valor de 5V.

Considerando os valores j calculados anteriormente, temos que: C = 6F L = 710H RL = 0,154 Rnominal = R = 34,571
Vtri _ pk = 5V

Assim, a funo de transferncia GV(s).Fm(s) do inversor dada pela expresso (3.125):

Vo ( s ) Vc ( s ) 200 . 5 1 s 2 .4, 26.10
9

s.(0,154.6.10

710.10 6 47, 47.10 ) 34,571 34,571

Vo ( s ) Vc ( s )

s .4, 26.10

40 s.20,822.10

1, 001

(3.125)

O ganho de tenso do circuito de realimentao de amostragem da tenso de sada dado pela relao entre a tenso de fundo de escala adotado para o circuito de amostragem (5V) e a correspondente tenso de fundo de escala adotada para o inversor (200V). Assim, o ganho de realimentao dado pela equao (3.126).
HV ( s) 5 200 0, 025

(3.126)

93

Portanto, a funo de transferncia de lao aberto do sistema no compensado dada pela expresso (3.127):

GV ( s).Fm ( s).HV ( s)

s .4, 26.10

1 s.20,822.10

1, 001

(3.127)

O diagrama de Bode da funo de transferncia de lao aberto mostrado na Figura 3.12.

Figura 3.12 Diagrama de Bode de lao aberto do inversor.

De acordo com a Figura 3.12, a freqncia de cruzamento de ganho do sistema de lao aberto igual a 3,39kHz ( = 21,3.103 rad/s). A freqncia de corte do sistema no compensado dada por:

1 C.L

1 6.10 .710.10
6

15321, 28rad / s
(3.128)

Que em Hz equivale a:
o

fo

2.

2438, 46 Hz
(3.129)

A resposta ao degrau unitrio do sistema no compensado mostrada na Figura 3.13.

94

Figura 3.13 Resposta ao degrau unitrio do sistema no compensado.

A partir da Figura 3.13, podemos observar que o um mximo sobre-sinal de 60% e um tempo de acomodao em torno de 2ms. S egundo recomendaes da teoria de controle, a freqncia de cruzamento de ganho 2. f s da funo de transferncia de lao aberto do sistema deve ser menor ou igual a 4 fs (modulao unipolar) ou menor que (modulao bipolar). Portanto, para o projeto 4 considera-se:

f cruzamento
Logo:

fs 4
6, 25kHz

(3.130)

f cruzamento

25kHz 4

(3.131)

Em rad/s o valor dessa freqncia igual a

cruzam ento

2. . f cru zam en to

39269,91rad / s

(3.132)

O ganho do sistema de lao aberto no compensado na freqncia desejada de 6,25kHz ento dado por

GMA

1 (1, 001 39269,91 .4, 26.10 9 ) 2 (39269,91.20,573.10 6 ) 2

2

0,17775
(3.133) (3.134)

GMA (dB) 20.log(0,17775)

15dB

95

Assim, o compensador deve proporcionar esse ganho (15dB). Logo, o ganho que o compensador de tenso dever proporcionar a malha aberta, dado por:

G MA

20.log(G co m p )
GMA 20

(3.135)

Gcomp 10

5, 623

(3.136)

3.10.1 Compensador PID com Filtro para a Malha de Tenso

A metodologia de controle da malha de tenso a apresentada em [8]. O compensador escolhido para o projeto um PID com filtro e cuja funo de transferncia
CV ( s ) dada aps os seguintes critrios de projeto:

Os zeros do compensador so colocados na freqncia natural de oscilao do filtro LC:

f zero _1
f zero _ 2

1 2. . L.C
1 2. . L.C

2438, 46 Hz
(3.137)

2438, 46 Hz
(3.138)

Um plo de CV ( s ) colocado na origem para minimizar o erro esttico:

f polo _1

(3.139)

O outro plo colocado 5 vezes acima da freqncia natural de oscilao do filtro LC:

f polo _ 2

5.2438, 46 Hz

12192, 3kHz
(3.140)

A Figura 3.14 mostra o diagrama esquemtico do compensador adotado.

CI RIP
2

RF
11

CFV2

Vo

RIZ
3

1 + 4

Vc

Vref

Figura 3.14 Compensador de tenso adotado para o inversor.

O sistema de equaes para determinar os parmetros do compensador dado por:

96

Gcomp

RF RIP

(3.141)

f zero _1

1 2. .RF .CFV 2

(3.142)

f zero _ 2

1 2. .RIZ .CI
RIP RIZ 2. .CI .RIP.RIZ

(3.143)

f polo _ 2

(3.144)

Assumindo RF 100k , os outros componentes so calculados a seguir:

RIP

RF Gcomp

100.103 5, 623

17, 78k
(3.145)

CFV 2

1 2. .RF . f zero _1

1 2. .100.103.2438, 46

0, 652nF
(3.146)

RIZ

RIP.(

f polo _ 2 f zero _ 2
1

1) 17, 78.103.(

12192,3 1) 2438, 46

71,12k
(3.157)

CI

2. . f zero _ 2 .RIZ

1 2. .2438, 46.71,12.103

0,917nF
(3.148)

A funo de transferncia do compensador PID anteriormente indicado dado por (3.149):

CV ( s )

RF . RIP

(s

1 1 ).( s ) RF .CFV 2 RIZ .CI RIP RIZ s.( s ) CI .RIP .RIZ

(3.149)

Portanto, a funo de transferncia do compensador PID com filtro projetado dada por:

97

C V ( s ) 5, 623.

(s 15337, 42).(s 15333, 42) s .( s 76667)

(3.150)

Com a determinao do compensador, podemos traar o diagrama de Bode do compensador projetado.

Figura 3.15 Diagrama de resposta em freqncia do compensador PID com filtro: ganho e fase.

A funo de transferncia de lao aberto do sistema compensado FTLAV ( s ) dada por:

F T L AV ( s ) G V ( s ).H V ( s ).C V ( s )
FTLAV ( s ) 5, 623. ( s 15337, 42).( s 15337, 42) s.( s 76667).( s 2 .4, 26.10 9 s.20,573.10

(3.151)

1, 001)

(3.152)

Deve-se agora traar o diagrama de resposta em freqncia do sistema de lao aberto compensado. Neste caso, deve ser verificado se a freqncia de cruzamento de ganho e a margem de fase esto de acordo com o requerido de modo a garantir a estabilidade e a correta operao do conversor.

98

Figura 3.16 Diagrama de resposta em freqncia do sistema compensado com PID com filtro: ganho e fase.

Neste caso, deve ser verificado se a freqncia de cruzamento de ganho e a margem de fase esto de acordo com o requerido de modo a garantir a estabilidade e a correta operao do conversor. A partir da Figura 3.16 podemos constatar que a freqncia de cruzamento ficou um pouco abaixo dos 6,25kHz e que a margem de fase ficou por volta de 27o.

Margem _ fase

27o

(3.153) (3.154)

Margem _ ganho

infinito

A resposta ao degrau unitrio do sistema compensado ento mostrada na Figura 3.17. O diagrama da resposta ao degrau unitrio diz ao projetista como o sistema est seguindo a entrada de referncia. Nesse caso, os principais parmetros a serem observados so o mximo sobre-sinal atingido pela sada do sistema durante a resposta transitria, o tempo que o sinal leva para atingir um valor igual a 2% ou 5% do valor de estado estacionrio (tempo de acomodao) e o prprio valor do erro de estado estacionrio, que para um sistema de controle eficiente deve ser igual a zero.

99

Figura 3.17 Resposta ao degrau unitrio do sistema compensado.

Como pode ser observado, o sobre-sinal ficou em torno de 23% e o tempo de acomodao ficou em torno de 1ms .

3.10.2 Determinao do Perodo de Amostragem

S egundo [10]-[12], a freqncia de amostragem mnima, largura de banda em malha fechada desejada seja (3.155):
s b
b s

, de um sistema cuja

, determinada pela expresso

(3.155)

Esse resultado conhecido como teorema da amostragem ou freqncia de Nyquist. Esse valor serve como base para a limitao de qual freqncia pode ser utilizada na seleo da taxa de amostragem do conversor analgico digital. S egundo [12], com o objetivo de reduzir o tempo de resposta de uma planta e prover mais suavidade (ou reduzir a degradao de sinal) a taxa de amostragem dever ficar em uma faixa descrita pela expresso (3.156):

s b

40
(3.156)

100

No caso do sistema em questo, a largura de banda do sistema em malha fechada na ordem de 4kHz. Adotando o critrio descrito por [12], a taxa de amostragem tem a seguinte faixa (kSPS = kilo samples per second, ou mil amostras por segundo):

24kSPS

f sample

160kSPS

(3.157)

O DS adotado (dsPIC30F2020) capaz de realizar uma taxa de amostragem mxima P de 2000kSPS , porm deseja-se que a ao do controlador esteja na mesma freqncia de amostragem. Isso necessrio uma vez que se pode utilizar uma elevada taxa de amostragem para programar rotinas de deteco de curto-circuito com constantes de tempo na ordem de micro-segundos. O DS selecionado possui as caractersticas necessrias para o projeto. Decidiu-se P utilizar uma taxa de amostragem de 50kS por porta analgica, uma vez que est dentro PS dos limites estabelecidos em [12]. Este valor tambm garante que o processador no fica sobrecarregado processando as malhas de controle do inversor.

3.10.3 Projeto do Compensador PID Discreto a partir do PID Analgico

Nesta seo apresentado o projeto do compensador discreto, proveniente do modelo do PID contnuo desconsiderando o plo referente filtragem. A obteno das expresses para o PID discreto foi apresentada na seo 2.8.2, sendo adotado o modelo de diferena com passo atrs por questes de eficincia numrica e computacional. Com base no modelo adotado, foram definidos alguns parmetros fundamentais, como a freqncia de amostragem do sinal (50kSPS) e o formato numrico que ser utilizado na realizao do controlador no DS (formato fracional sinalizado), j discutido P anteriormente. Com base no modelo apresentado no captulo 2.8.2, possvel obter a funo de transferncia discreta do compensador PID sem filtro, uma vez que j se possui o projeto do compensador analgico. Entretanto, para o PID sem filtro deve-se utilizar a expresso (3.150) e remover o plo correspondente ao filtro passa baixa. O projeto do PID discreto toma esta equao como referncia matemtica.

CV ( s )

A.

( s z1 ).( s z2 ) s

A.

s 2 ( z1

z2 ).s z1.z2 s

Kd .s Kp

Ki s

(3.158)

101

A funo de transferncia do controlador PID sem filtro dada por:

CV ( s )

A.

( s 15337, 42).( s 15337, 42) s

(3.159)

O ganho que o compensador, tomando como primeira iterao A = 1, possui em malha aberta na freqncia de cruzamento desejada , de acordo com a Figura 3.18, igual a 93,1dB.

Figura 3.18 Resposta em freqncia do PID sem filtro para A = 1.

Logo, o ganho que o compensador de tenso dever proporcionar a malha aberta dado por:

10

(93,1 15) 20

8035, 26
(3.160)

1 8035

(3.161)

A funo de transferncia do PID sem filtro ento dada por:

CV ( s ) 1 ( s 15337, 42).( s 15337, 42) . 8035 s

(3.162)

O diagrama de Bode do compensador PID sem filtro projetado ento mostrado na Figura 3.19.

102

Figura 3.19 Diagrama de Bode do PID sem filtro.

A partir da Figura 3.19 podemos observar que o ganho do PID sem filtro na freqncia de 6,25kHz de exatamente 15dB, como esperado. O diagrama de Bode da funo de transferncia de lao aberto com o PID sem filtro mostrado na Figura 3.20.

Figura 3.20 Resposta em freqncia da funo de transferncia de lao aberto para o PID sem filtro.

103

A partir da Figura 3.20 podemos observar que a nova freqncia de cruzamento igual a exatamente 6,25kHz, como esperado. Alm disso:

M arg em _ fase

55o
(3.163)

Margem _ ganho

infinito
(3.164)

Assim, podem-se obter os valores desejados para as constantes do PID:

Kd

0, 0001244

(3.165) (3.166) (3.167)

Kp
Ki

A.( z1 z2 ) 3,816
A.z1.z2 29275,17

Para a verso discreta do compensador, usa-se a expresso (3.166), mostrada no Captulo 2, com os coeficientes apropriados:

VCTRL (z) 1 c0 c1.z 1 Kd.z 2 (c0 / Ts ) (c1 / Ts ).z 1 (Kd / Ts .z 2 ) K1 K2.z 1 K3.z 2 . e(z) Ts 1 z1 1 z1 1 z1
Assim, podemos calcular os parmetros do PID discreto como mostrado:

(3.168)

Ts
co Ts Kd Ts KiTs Kp

20 s
6

(3.169)

0, 0001244 29275,17.20.10 20.10 6

Kd Ts 0, 0001244 20.10 6 6, 22

3,816 10, 62
(3.170)

(3.171)

c1 Ts

Kp 2

Kd Ts

3,18 2.

0, 0001244 20.10 6

15, 62
(3.172)

O compensador discreto assim projetado dado abaixo:

10, 62 15, 62.z 1 6, 22.z CV ( z ) 1 z1

U ( z) E( z)

(3.173)

A equao de diferenas obtida dessa forma dada ento por:

U (k ) U ( k 1) 10, 62.E ( k ) 15, 62.E ( k 1) 6, 22 E ( k 2)

U ( k ) 10, 62.E ( k ) 15, 62.E ( k 1) 6, 22 E ( k 2) U ( k 1)

(3.173) (3.174)

104

Onde U(k) o sinal de controle na sada do controlador no k-simo perodo de amostragem e E(k) o erro na sada do inversor tambm no k-simo perodo de amostragem. Para obter os valores apropriados para as constantes do compensador PID pode-se proceder de vrias formas. Uma delas utilizar os valores das constantes calculadas e fazer o devido ajuste numerao de ponto fixo atravs da multiplicao por um valor potncia de 2 com o arredondamento apropriado. Outra forma dividir cada constante por um denominador comum, obtendo assim um nmero de ponto fixo com base Q15 e utilizar este denominador como uma multiplicao na sada do algoritmo do compensador. A Tabela 3 exibe os valores das constantes do compensador no formato fracional sinalizado.
Tabela 7 Valores dos parmetros do compensador discreto (PID) no formato Q0.15.

Parmetros: PID discreto C0/Ts C1/Ts Kd/Ts

Valor Decimal 10,62 -15,62 6,22

Ponto-fixo: Q0.15 5437 -7997 3185 64

Ganho necessrio na sada do Compensador

3.11 Anlise da Malha de Corrente

A Figura 3.21 mostra o diagrama de blocos do sistema com a malha de corrente inserida nele.

Figura 3.21 Diagrama de blocos do controle do inversor, utilizando malha de corrente e tenso.

105 Onde:

CV ( s) : a funo de transferncia do compensador da malha de tenso. CI ( s) : a funo de transferncia do compensador da malha de corrente.
Gi ( s ) : Funo de transferncia da corrente no indutor em relao tenso de controle.

GV ( s ) : Funo de transferncia da tenso de sada em relao tenso de controle. HV ( s ) : Funo de transferncia do ramo de realimentao da malha de tenso.
( s ) : Funo de transferncia do ramo de realimentao da malha de corrente.

O interruptor mostrado na Figura 3.21 representa no domnio digital uma deciso lgica que tomada no cdigo de controle de quando a malha de corrente deve atuar ou no, que de acordo com o valor limite da corrente atravs do indutor (15A). A funo de transferncia de malha aberta da corrente atravs do indutor em relao ao sinal de controle dada pela expresso (3.174):

I L (s) Vc ( s )

VCC . Vtri _ pk Ls 2 ( R L

1 RC L )s RC

RL RC

1 C

(3.175)

Essa funo de transferncia de malha aberta leva em considerao a funo de transferncia da planta, do circuito de amostragem de corrente com todos os ganhos associados e do modulador. Dessa forma:

F T M AiIN V ( s ) G i ( s ).F m ( s ). ( s )

(3.176)

( s ) a funo de transferncia do circuito de amostragem da corrente e incorpora os

ganhos envolvidos na amostragem do sistema, transformando o sinal de corrente, cujo valor de fundo de escala de 20A, em um sinal de tenso cujo fundo de escala de 5V. Vtri _ pk representa o valor de pico do sinal da portadora. Esse valor igual a 5V. Considerando os valores j calculados anteriormente, temos que: C = 6F L = 710H RL = 0,154 Rnominal = R = 34,571
Vtri _ pk = 5V

VCC = 200V

106

Assim, a funo de transferncia do ramo direto da malha de corrente no compensada do inversor dada por:

I L ( s) Vc (s)

200 . 5

710.10 6 s2

1 34,571.6.10 6 710.10 6 47,47.10 3 (0,154 )s 34,571.6.10 6 34,571.6.10 6 s

1 6.10 6

Gi ( s )

I L (s) Vc ( s )

40.

( s 4821) (710.10 s 3, 47 s 166895,52)

6 2

(3.177)

A funo de transferncia do circuito de amostragem da corrente dada por:

( s) 0, 25.

( s.6,36.10

1 1).( s.6,36.10

2)

(3.178)

Portanto, a funo de transferncia de lao aberto do sistema no compensado dada por:

FTMAiINV

10.

( s.6,36.10

( s 4821) 1).( s.6,36.10 2).(710.10 6 s 2 3, 47 s 166895,52) (3.179)

6

O diagrama de Bode do sistema no compensado mostrado na Figura 3.22.

Figura 3.22 - Diagrama de Bode do sistema no compensado de lao aberto.

107

A resposta ao degrau do sistema no compensado de lao aberto mostrada na Figura 3.23.

Figura 3.23 Resposta ao degrau unitrio do sistema no compensado de lao aberta.

Pode-se observar que o erro de estado estacionrio muito elevado (em torno de 85%), o mximo sobre-sinal tambm muito elevado e o tempo de acomodao fica em torno de 2ms , evidenciando a necessidade do controle.

3.11.1 Projeto de um Compensador PI com Filtro para a Malha de Corrente

S egundo recomendaes da teoria de controle, a freqncia de cruzamento de ganho da funo de transferncia de malha aberta dever ser menor que valor adotado foi:
2. f s . Neste projeto, o 4

f cruz
25.103 4

fs 4
6, 25kHz

(3.180)

f cruz

(3.181)

O compensador escolhido para o projeto um PI com filtro e cuja funo de transferncia Ci ( s ) dada aps os seguintes critrios de projeto:

108

O zero do compensador alocado uma dcada abaixo da metade da freqncia de chaveamento:

f z1

1 fs . 10 2

1, 25kHz
(3.182)

Um plo de Ci ( s ) alocado na origem para minimizar o erro esttico:

f p1

(3.183)

O outro plo alocado acima da metade da freqncia de chaveamento. Neste caso foi adotado a prpria freqncia de chaveamento: (3.184) A partir da Figura 3.22, o ganho de malha aberta do sistema no compensado na freqncia de cruzamento de ganho desejada igual a:

f p2

fs

25kHz

G freq _ 6 , 2 5 kH z

1 3, 7 4 d B

(3.185)

Logo, esse o ganho que o compensador de corrente deve fornecer:

G freq _ 6,25 kHz 10
13,74 20

4,86

(3.186)

O circuito esquemtico do compensador de corrente mostrado na Figura 3.24.

Figura 3.24 Compensador de Corrente adotado.

O sistema de equaes para determinar os parmetros do compensador dado por:

G
f z1

R1 R2

(3.187)

1 2. .R1.C 2

(3.188)

109

f p2
Assumindo R 2 10k

C1 C 2 2. .R1.C1.C 2

(3.189)

, os outros parmetros so calculados como segue: (3.190)

R1 R 2.G 10.103.4,86 48, 6k

C2 1 2. .R1. f z1 1 2. .48, 6.103.1, 25.103 2, 62nF

(3.191)

C1

C2 2. .R1.C 2. f p 2 1

2, 62.10 9 137,89 pF 2. .48, 6.103.2, 62.10 9.25.103 1

(3.192)

A funo de transferncia do compensador anteriormente indicado dada por:

Ci ( s )

1 ) 1 R1.C 2 . R 2.C1 s.( s C1 C 2 ) C 2.C1.R1 (s

(3.193)

Portanto, substituindo os valores encontrados, obtemos que:

C i(s)

725215, 75.

( s 7853, 48) s .( s 157064, 75)

(3.194)

O diagrama de Bode do compensador projetado mostrado na Figura 3.25.

Figura 3.25 Resposta em freqncia do compensador de corrente adotado.

110

O compensador assim projetado fornece ento um ganho de 13,3dB na frequncia de 6,25kHz. A funo de transferncia de malha aberta do sistema compensado ento dada por:

FTMAi _ compensado

Gi ( s ). ( s ).Ci ( s )

(3.195)

Substituindo as respectivas funes de transferncia, obtemos que:

FTMA 7252175,5.

(s 7853,48).(s 4821) s.(s 157064,75).(s.6,36.10 1).(s.6,36.10 6 2).(710.10 6 s2 3,47s 166895,52) (3.196)

6

O diagrama de Bode da funo de transferncia de lao aberto do sistema compensado ento mostrado na Figura 3.26.

Figura 3.26 Resposta em freqncia do sistema compensado de lao aberto.

Analisando a Figura 3.23, podemos constatar que a freqncia de cruzamento de ganho do sistema compensado de malha aberta est de acordo com o valor desejado, que era de 6,25kHz. Alm disso:

M argem _ fase

46o

(3.197) (3.198)

M argem _ ganho 13,3dB

111

A resposta ao Degrau Unitrio do sistema compensado de malha fechada mostrada na Figura 3.27.

Figura 3.27 Resposta ao degrau unitrio do sistema compensado de malha fechada.

A partir da Figura 3.27 o mximo sobre-sinal ficou em torno de 9% e o tempo de acomodao ficou em torno de 2ms .

3.11.2 Projeto do Compensador PI Discreto a partir do PI Analgico

Para o projeto do PID discreto utilizamos a expresso (3.194) desconsiderando a presena do plo do filtro passa baixa. A funo de transferncia do compensador PI sem filtro dada ento por:

C i(s)

A.

( s 7853, 48) s

(3.199)

O diagrama de Bode do compensador PI sem filtro, considerando como uma primeira iterao A = 1, ento mostrado na Figura 3.28. O valor do ganho A deve ser alterado de modo que o compensador sem filtro possa fornecer o ganho necessrio para o sistema de lao aberto, haja vista que o compensador que implementado digitalmente no possui o plo correspondente ao filtro passa baixa que o compensador analgico possui.

112

Figura 3.28 Diagrama de Bode do compensador PI sem filtro para A = 1.

A partir da Figura 3.25 temos ento que o ganho que o compensador PI sem filtro para A = 1 fornece na freqncia de 6,25kHz igual a 0,173dB. Logo, o valor do ganho desse compensador para proporcionar ao sistema um ganho de 13,74db dado por:
(13,74 0,173) 20

A 10

4, 768

(3.200)

A funo de transferncia do compensador PI sem filtro torna-se:

Ci ( s ) 4, 768. ( s 7853, 48) s

(3.201)

O diagrama de Bode desse compensador ento mostrado na Figura 3.29. A partir da Figura 3.29 obtemos que o ganho do compensador na freqncia de 6,25kHz exatamente 13,74dB, como esperado. O compensador projetado ento atende aos requisitos previamente determinados. A partir da equao em tempo contnuo desse compensador obteremos a equao discretizada do controlador que ser includa no cdigo de controle. Mais uma vez ser utilizado o mtodo de discretizao com um passo atrs pelos mesmos motivos anteriormente descritos.

113

Figura 3.29 Diagrama de Bode do compensador PI sem filtro projetado.

A resposta em freqncia do sistema de lao aberto com o compensador sem filtro ento mostrada na Figura 3.30.

Figura 3.30 Resposta em freqncia do sistema de lao aberto com compensador PI sem filtro.

114

A forma discreta do compensador PI sob a forma de um passo atrs dada por (3.201):

VCRTL ( z ) e( z )
Onde c0
KiTs 2 KpTs e c1

1 c0 c1 . z . Ts 1 z 1

(3.202)

KpTs . Dessa forma, a funo de transferncia do

compensador PI projetado sem filtro igual a:

C i(s)
Onde:

4, 768.

( s 7853, 48) s

(3.203)

Kp

4, 768

(3.204) (3.205)

Ki 37445,39
Assim, os parmetros do compensador discreto so calculados como segue:

c0

KiTs 2

KpTs

37445,39.202.10

12

4, 768.20.10
6

0, 000110

(3.206) (3.207)

c1

KpTs

4, 768.20.10

0, 00009536

Assim, o compensador PI discreto dado por:

VCRTL ( z ) e( z )

1 c0 c1.z . Ts 1 z 1

1 0, 000110 0, 00009536.z . 6 20.10 1 z1

5,5 z 4, 768 z 1
1

(3.208)

VCRTL ( z ) e( z )

(3.209)

VCRTL ( z ) e( z )

5,5 4, 768.z 1 z1

U ( z) E ( z)

(3.210)

A equao de diferenas do controlador dada por:

U ( k ) U ( k 1)
U (k )

5,5 E ( k ) 4, 768 E ( k 1)

(3.211) (3.212)

5, 5 E ( k ) 4, 768 E ( k 1) U ( k 1)

A Tabela 8 mostra os valores das constantes no formato Q0.15.

115
Tabela 8 Valores dos parmetros do compensador (PI) no formato Q0.15.

Parmetros: PID discreto co/Ts c1/Ts Kd/Ts

Valor Decimal Ponto-fixo: Q0.15 5,5 -4,768 0 2816 -2441 0 64

Ganho necessrio na sada do compensador

3.12 Concluso
Neste captulo foi apresentada uma metodologia de dimensionamento dos componentes fsicos do inversor, como a seleo dos interruptores, magnticos e demais componentes passivos. Alm do projeto do estgio de potncia, foi apresentada toda a metodologia de projeto dos compensadores da malha de tenso e corrente, incluindo um mtodo simplificado para o projeto do compensador discreto a partir do modelo analgico contnuo, atravs da seleo correta de um modelo para a varivel complexa s para convert-la na varivel complexa z. Com a cuidadosa seleo dos plos e zeros do compensador e freqncia de cruzamento desejada em malha aberta, possvel obter compensadores adequados para o projeto do inversor de tenso monofsico tipo ponte completa controlado discretamente.

116

CAPTULO 4 RESULTADOS DE SIMULAES

4.1 Introduo
Neste captulo so apresentados os resultados de simulao do inversor projetado neste trabalho. As mesmas so compostas das principais formas de onda do inversor. Alm disso, so mostrados os valores de simulao de alguns parmetros relevantes do inversor assim como mostrado o funcionamento das malhas de controle. Tambm so descritos alguns trechos do cdigo do programa de maneira qualitativa.

4.2 Gerao da Senide de Referncia

A senide de referncia, utilizada tanto para a modulao quanto para o controle da malha de tenso do inversor, gerada internamente no dsPIC. A senide por completo formada por 128 pontos discretos. Para isso, foi definido no cdigo um vetor que armazena 32 pontos discretos referentes um quarto de ciclo da senide. Os demais pontos so formados por simetria e reflexo desses 32 pontos armazenados via firmware. Com isso houve uma substancial economia de memria, visto que o dsPIC utilizado possui apenas 512 Bytes de memria RAM. Dessa forma, como o perodo da senide gerada deve ser de 60Hz e 128 pontos definem a senide, ento a freqncia de cada um dos 128 pontos da senide 128* 60Hz = 7680Hz. Assim, cada ponto da senide discreta tem uma durao de 130,2083s. A rotina de gerao da senide de referncia foi ento implementada na interrupo do Timer 2 do microcontrolador com a freqncia de interrupo exatamente igual a 7680Hz. Nessa interrupo tambm implementada a rotina que realiza a sincronizao da senide de referncia com a senide da rede eltrica, fato este que necessrio em grande parte dos equipamentos que possuem um inversor como estgio de sada, alm da rotina de soft start que tambm implementada nessa interrupo. Para mostrar como o algoritmo se comporta da maneira como est implementado no dsPIC, o cdigo foi implementado em linguagem C no software Visual S tudio e simulado atravs da ferramenta PS a partir da criao de um arquivo DLL, com os tempos de IM amostragem e execuo semelhantes ao que se espera do programa que ser executado

117

internamente no dsPIC. O Algoritmo desenvolvido pode ser visualizado no Apndice deste trabalho. A simulao do algoritmo pode ser visualizada na Figura 4.1, na qual o objeto DLL representa o arquivo que contm a rotina da gerao da senide de referncia.

Figura 4.1 Esquemtico utilizado para verificao da gerao da senide de referncia.

O resultado da simulao pode ser observado na Figura 4.2.

Figura 4.2 Senide de referncia gerada internamente no dsPIC.

A senide de referncia comparada internamente no dsPIC com uma onda portadora para a gerao dos pulsos para os MOS FETs do inversor. A onda portadora possui um amplitude que varia de zero at 38400, que um valor adimensional calculado a partir do datasheet para que internamente a freqncia dessa onda portadora seja de 25kHz. Assim, para que o ndice de modulao calculado no captulo 3 seja atendido, a amplitude dessa senide de referncia foi calculada como 0,778* 38400 = 29875. Alm disso, a freqncia dessa senide de referncia de 60Hz. Como a senide de referncia possui valores negativos, para que ela fosse comparada com a onda portadora existente no mdulo PWM que s possui valores positivos, a senide de referncia foi dividida por dois e lhe dada um offset de 19200, que a metade do valor de pico da onda portadora.

118

4.3 Circuito de Amostragem da Tenso de Sada

O circuito de amostragem da tenso de sada o circuito responsvel por adequar o nvel do sinal proveniente da sada do inversor, para um nvel de sinal que possa ser lido pelo pino do microcontrolador. Dessa forma, a estratgia adotada foi a de usar um circuito diferencial com filtro. Dessa forma, uma amplitude de tenso de fundo de escala de 200V na sada do inversor corresponde a uma amplitude de tenso de 5V no pino do microcontrolador, uma tenso de 0V na sada do inversor corresponde a uma amplitude de 2,5V no pino do microcontrolador e uma tenso de -200V na sada do inversor corresponde a uma tenso de 0V no pino de entrada do microcontrolador. O circuito esquemtico com os valores calculados no Captulo 3 mostrado na Figura 4.3.

Figura 4.3 Esquemtico do circuito de amostragem da tenso de sada do inversor.

Para validao do circuito, realizou-se uma simulao com uma amplitude de tenso de entrada de 200V, o fundo de escala adotado.

Figura 4.4 Tenso de sada do circuito de amostragem da tenso do inversor.

119

De acordo com a Figura 4.4, podemos observar que uma tenso de 200V de pico na sada do inversor corresponde a uma tenso de 5V no pino do microcontrolador, enquanto uma tenso de pico de -200V corresponde a 0V na sada do circuito de amostragem. A Figura 4.5 mostra que a uma tenso de sada do inversor de 0V corresponde a uma tenso no pino do microcontrolador de 2,5V.

Figura 4.5 Para uma tenso de 0V na sada do inversor, temos 2,5V no pino do microcontrolador.

Na Figura 4.6 temos a tenso de sada do filtro quando na sua entrada aplicado a tenso nominal do inversor de 110Vrms.

Figura 4.6 Sada do filtro para tenso nominal do inversor.

A tenso de pico no pino do mirocontrolador igual a 4,44V.

4.4 Circuito de Amostragem da Corrente no Indutor

O circuito de amostragem da corrente no indutor o circuito responsvel por adequar o nvel do sinal de corrente que passa atravs do indutor filtro do inversor, para um nvel de sinal que possa ser lido pelo pino do microcontrolador. Dessa forma, a estratgia adotada foi tambm a de usar um circuito diferencial com filtro. Dessa forma, uma corrente de pico de 20A na sada do inversor, que foi o fundo de escala adotado, corresponde a uma amplitude

120

de tenso de 5V no pino do microcontrolador, uma corrente de 0A no indutor do inversor corresponde a uma amplitude de 2,5V no pino do microcontrolador e uma corrente de -20A no indutor do inversor corresponde a uma tenso de 0V no pino de entrada do microcontrolador. A leitura da corrente que passa pelo indutor feita por um transformador de corrente (TC) que tem uma relao primrio/ secundrio de 1:1000. No secundrio do TC colocado em paralelo um resistor shunt de 10 . Dessa forma, uma corrente de 20A no indutor corresponde a uma corrente de 20mA no secundrio do TC, que ao passar pelo shunt produz uma queda de tenso de 0,2V. Esse ento o valor de fundo de escala para a entrada do circuito de amostragem. Aps passar pelo filtro, a tenso no pino do microcontrolador igual a 5V. O circuito esquemtico com os valores calculados no Captulo 3 mostrado na Figura 4.7.

Figura 4.7 Esquemtico do circuito de amostragem da corrente.

A Figura 4.8 mostra o resultado da simulao para uma corrente de pico de 20A no indutor. A tenso de pico no pino do microcontrolador de 5V.

Figura 4.8 Corrente no Indutor e tenso no pino do microcontrolador.

121

A figura 4.9 mostra que para uma corrente de 0A no indutor, temos uma tenso de 2,5V no pino do microcontrolador.

Figura 4.9 Tenso de 2,5V no pino do microcontrolador para uma corrente de 0A no indutor.

4.5 Sincronizao da Tenso de Sada com um Clock Externo

Na rotina de gerao da senide de referncia foi implementado um cdigo de sincronizao da tenso de sada do inversor com um sinal de clock aplicado num pino do microcontrolador. Esse sinal de clock possui a freqncia de 60Hz, ciclo de trabalho igual a 0,5 e tenses de 0V e 5V. Esse sinal pode ser, por exemplo, proveniente da tenso da rede eltrica atravs de um circuito de adequao de sinal, para que a tenso de sada do inversor esteja sincronizada com a tenso da rede eltrica, fato esse que exigido em muitos equipamentos eletrnicos que possuem um inversor como estgio de sada. A Figura 4.10 mostra o diagrama esquemtico do circuito montado no PS para a IM verificao da sincronizao.

Figura 4.10 Esquemtico para validao da rotina de sincronizao.

122

Com a sincronizao sendo realizada na mesma rotina de gerao da senide de referncia, o sinal de referncia que vai para o controlador j est sincronizado. Esse sinal leva no mximo 128 ciclos da senide para realizar a sincronizao, pois para que no haja uma mudana brusca no sinal de referncia e conseqentemente na tenso de sada, cada vez que essa rotina executada o ponto de sincronia deslocado de apenas uma unidade. A Figura 4.11 mostra o resultado da simulao a partir do instante zero, onde a senide de referncia ainda no est sincronizada.

Figura 4.11 Senide de referncia ainda no sincronizada com o clock de entrada.

J a Figura 4.12 mostra o resultado de simulao para um perodo de tempo superior a 2s, onde a senide de referncia j est sincronicada com os pulsos de clock de entrada.

Figura 4.12 Senide de referncia sincronizada com o clock de entrada.

123

4.6 Circuito do Inversor em Malha Aberta

O esquemtico do circuito do inversor em malha aberta mostrado na Figura 4.13. O circuito esquemtico montado no PSIM para simulao composto pelas seguintes partes: O microncontrolador (o bloco DLL na Figura 4.13) gera duas senides de referncia defasadas entre si de 180o. Cada senide de referncia possui uma amplitude que varia de zero (o valor mnimo) at 38400 (o valor mximo). Essas senides so comparadas com duas ondas portadoras de amplitude que variam de zero a 38400, gerando dessa forma os pulsos que iro acionar os interruptores do inversor. Tudo esse processo de comparao realizado internamente no microcontrolador. Na Figura 4.13 tambm mostrado um bloco digital monoastvel com um pulso de durao de 500ns para simular o tempo morto dos interruptores de cada brao do inversor. Esse valor de tempo morto pode ser configurado internamente em um registrador interno do dsPIC.

Figura 4.13 Esquemtico do inversor em malha aberta sem carga.

124

O resultado da simulao mostrado na Figura 4.14, onde temos na sada do inversor uma onda senoidal de valor eficaz igual a 110V.

Figura 4.14 Tenso de sada do inversor em malha aberta.

A Figura 4.15 mostra o valor eficaz e o valor mdio da tenso de sada simulados no PS IM. Observe que a tenso eficaz de sada ficou de aproximadamente 110Vrms e o seu valor mdio aproximadamente de 0V, como esperado.

Figura 4.15 Resultados de simulao em malha aberta no PSIM.

A Figura 4.16 mostra o resultado da simulao quando aplicada a carga nominal linear resistiva (RL = 34,5 ) na sada do inversor.

Figura 4.16 Tenso de sada com carga nominal linear.

125

O valor eficaz da tenso de sada caiu para em torno de 105V, como mostrado na Figura 4.17.

Figura 4.17 Tenso eficaz de sada a malha aberta com carga resistiva nominal.

Podemos observar que houve uma queda na tenso de sada, evidenciando a necessidade do controle da tenso. muito comum o inversor alimentar cargas no lineares cuja entrada so circuitos retificadores de tenso. A Figura 4.18 mostra o esquemtico do inversor com uma carga no linear na sada do inversor.

Figura 4.18 Esquemtico do inversor em malha aberta para carga no linear.

126

A Figura 4.19 mostra o resultado da simulao para a carga no linear apresentada.

Figura 4.19 Tenso e corrente de sada do inversor em malha aberta para carga no linear.

A Figura 4.20 mostra o valor eficaz da tenso de sada.

Figura 4.20 Tenso eficaz de sada em malha aberta para carga no linear.

Podemos observar a partir das Figuras 4.17 e 4.20 que h uma queda de tenso quando aplicamos carga na sada do inversor em malha aberta e que h certa distoro da tenso de sada quando aplicado uma carga no linear na sada do inversor. Esses fatos comprovam ento a necessidade de um circuito de controle para manter a tenso de sada do inversor com baixa distoro e com pequena alterao do valor eficaz da tenso de sada.

4.7 Circuito do Inversor em Malha Fechada

A partir do Captulo 3 obtivemos a equao de diferenas do controlador PID da malha de tenso e do controlador PI da malha de corrente. Essas equaes de diferenas foram ento colocadas na rotina de interrupo do conversor A/ D do dsPIC com uma taxa de amostragem de 50kS . A Figura 4.21 mostra todo o circuito esquemtico montado no PS PS IM para a simulao do inversor a malha fechada. Cada parte do diagrama esquemtico ser descrita a seguir.

127

Figura 4.21 Esquemtico completo do inversor monofsico tipo ponte completa com controle digital.

O esquemtico composto pelos dois circuitos de comparao das senides de referncia, pelos braos do inversor junto com o filtro LC de sada, pelos dois circuitos de amostragem (o da tenso de sada e o da corrente no indutor) e por dois circuitos com blocos DLL. Na DLL1, que est na parte de baixo da Figura 4.20, gerada a senide de referncia j sincronizada com o sinal de clock de entrada. Na DDL2, um pouco mais direita, implementada as rotinas dos dois controladores do inversor. As duas primeiras sadas so os sinais provenientes dos controladores que iro para os circuitos comparadores.

128

A Figura 4.22 mostra o resultado de simulao da tenso de sada do inversor com malha fechada para a carga nominal resistiva (RL = 34,5 ).

Figura 4.22 Tenso de sada do inversor ponte completa com controle digital.

A tenso eficaz de sada e o seu valor mdio so mostradas na Figura 4.23.

Figura 4.23 Valor eficaz e valor mdio da tenso de sada para carga resistiva nominal.

A partir das Figuras 4.22 e 4.23 podemos constatar que a tenso de sada atingiu os pr-requisitos desejados. A corrente que passa atravs do indutor filtro de sada para a situao de carga resistiva nominal mostrada na Figura 4.24.

Figura 4.24 Corrente atravs do indutor para carga nominal resistiva.

A Figura 4.25 mostra o valor eficaz e o valor mdio dessa corrente.

129

Figura 4.25 Valor eficaz e valor mdio da corrente no indutor para carga nominal resistiva.

A ondulao no indutor filtro mostrada na Figura 4.26. Seu valor mximo 1,9 A.

Figura 4.26 Ondulao de Corrente no Indutor Filtro do inversor.

A Figura 4.27 mostra a ondulao da tenso no capacitor filtro de sada.

Figura 4.27 Ondulao de Tenso no Capacitor Filtro de sada.

A Figura 4.27 mostra que a ondulao de tenso no capacitor de filtro do inversor menor que 2 V. A Figura 4.28 mostra a tenso sobre um dos quatro interruptores do inversor em um determinado momento do chaveamento.

130

Figura 4.2 Tenso sobre um interruptor do inversor num dado instante 4.28 instante.

A partir da Figura 4.28 constatado que a tenso mxima sobre cada interruptor fica em torno de 200V ( que a tenso do barramento) quando este est aberto. A Figura 4.29 mostra a forma de onda da corrente sobre este mesmo interruptor. onda

Figura 4.29 Corrente atravs de um interruptor.

O valor eficaz e o valor mdio dessa corrente so mostrados na Figura 4.30 corrente Figura 4.30.

Figura 4.30 Valor Eficaz e Valor Mdio sobre cada Interruptor do Inversor.

As Figuras 4.31 e 4.32 mostram a tenso de sada do inversor para outras diferentes 4.31 e 4.32 situaes de cargas lineares resistivas.

131

Figura 4.31 Tenso de sada para carga resistiva RL = 200 .

A tenso eficaz de sada mostrada na Figura 4.32.

Figura 4.32 Tenso Eficaz de sada para carga resistiva RL = 200 .

Figura 4.33 Tenso de sada do inversor para carga resistiva RL = 2k .

O valor eficaz da tenso de sada mostrado na Figura 4.34.

Figura 4.34 Valor eficaz da Tenso de sada para carga resistiva RL = 1k .

A Figura 4.35 mostra o circuito de potncia do inversor com malha fechada e carga no linear (uma ponte retificadora com filtro capacitivo).

132

Figura 4.35 Circuito de potncia do inversor com carga no linear.

A forma de onda da tenso de sada do inversor para essa situao de carga mostrado na Figura 4.36.

Figura 4.36 Tenso de sada do inversor para carga no linear.

O valor mdio e o valor eficaz dessa tenso de sada so mostrados na Figura 4.37.

Figura 4.37 Valor mdio e valor eficaz da tenso de sada para carga no linear.

A partir das Figuras 4.31 at 4.37 podemos constatar que o valor eficaz da tenso de sada do inversor praticamente no mudou de valor e no houve uma distoro da tenso de sada, confirmando dessa maneira a eficcia do controle de tenso.

133

A corrente de carga para essa mesma situao de carga no linear mostrada na Figura 4.38.

Figura 4.38 Corrente de sada do inversor para uma carga tipo retificador com filtro capacitivo.

A malha de tenso faz com que a tenso de sada do inversor permanea senoidal e com valor eficaz de aproximadamente 110 V independente de variaes na carga dentro do limite de potncia pr-estabelecido do conversor. Entretanto, se na sada do inversor conectado uma carga que requeira uma corrente de valor elevado, isso pode acarretar na queima dos diversos componentes do inversor devido a esse valor elevado de corrente. Para que isso no ocorra, foi introduzida no microcontrolador uma malha de corrente de proteo para que possa limitar o valor da corrente atravs do indutor em um valor prestabelecido. Dessa forma, foi escolhido o valor de 15A como valor limite da corrente. O objetivo ento dessa malha de controle limitar a corrente atravs do indutor filtro do inversor caso ela tente ultrapassar o valor de 15A. No cdigo de controle do dsPIC, a malha de corrente foi ento introduzida independentemente da malha de tenso, ou seja, em condies normais de operao do conversor est atuando apenas a malha de tenso. Caso a corrente atravs do indutor tente ultrapassar o valor de 15A, a malha de tenso desabilitada e malha de corrente passa a atuar no circuito. Assim, a cada instante de amostragem a corrente atravs do indutor monitorada e de acordo com que esse valor codificado seja menor ou maior que 15A feita a seleo de qual controle ir atuar no circuito. Caso essa corrente seja maior que 15A, setado a referncia de 15A para o controlador da malha de corrente, que agir de modo a impedir que essa corrente ultrapasse 15A. Caso a corrente lida seja menor que 15A, ento a senide gerada ser a referncia para o controlador da malha de tenso. Caso essa corrente permanea superior a 15A por um curto perodo de tempo, ento o inversor desligado por sobrecarga e o equipamento ento protegido. Caso nesse curto

134

intervalo de tempo a corrente volta a cair abaixo de 15A, ento a malha de tenso volta a atuar no circuito e o inversor volta a operar normalmente. A Figura 4.39 mostra o circuito de potncia do inversor com sua sada curto-circuitada.

Figura 4.39 Inversor de tenso com a sada curto-circuitada.

A Figura 4.40 mostra o caso em que se a corrente atravs do indutor filtro ultrapassar 15A, ento o inversor desligado automaticamente (nesse caso no foi ainda colocada nenhuma temporizao no sistema).

Figura 4.40 Corrente atravs do indutor durante um curto-circuito.

Pode-se perceber que o inversor desligado aps a corrente no indutor ultrapassar o valor aproximado de 15A. Na prtica adota-se um intervalo de tempo de 3 a 4 ciclos da senide para que haja o desligamento do inversor, haja vista que para muitas cargas h uma corrente de pico elevada no momento em que esta conectada ao inversor e posteriormente essa corrente diminui de valor em regime permanente. Com isso, garante-se que o inversor no vai desligar por causa de um falso curto-circuito.

135

Figura 4.41 Limitao da corrente em 15A para uma situao de curto-circuito na sada.

A Figura 4.41 mostra a limitao da corrente em 15A para uma situao de curtocircuito franco na sada do inversor. Observe que a corrente possui um sobre-sinal, que normalmente existe em virtude do fato de que a malha de corrente deve ser muito veloz para que isso seja evitado. Isso difcil de ser conseguido devido s limitaes fsicas dos componentes. Esse sobre-sinal tem uma durao de 1ms aproximadamente. Aps esperar um tempo de aproximadamente 70ms, caso o inversor ainda esteja na situao de sobrecorrente, o inversor ento comandado a desligar. Caso a corrente caia de valor nesse intervalo de tempo, o inversor volta a funcionar normalmente.

4.8 Soft Start

Em muitas situaes no momento da ligao do inversor surgem picos de tenso que podem ser danosos ao equipamento. Isso mostrado na Figura 4.42.

Figura 4.42 Pico de tenso no momento da partida do inversor.

Como pode ser observado na Figura 4.42, no momento da partida do inversor surgiu um elevado pico de tenso que pode ser prejudicial ao equipamento. Para resolver esse problema na prtica costuma-se utilizar um circuito de soft start (partida suave) para minimizar os efeitos desses picos de tenso. Neste trabalho foi ento

136

implementado uma rotina de partida suave da senide de sada do inversor visando minimizar esses efeitos destrutivos. A rotina foi implementada na sada da gerao da senide de referncia e consiste na atribuio de um ganho sempre crescente de zero at a unidade por um pequeno intervalo de tempo para propiciar o crescimento gradual da senide de referncia. Aps atingir o valor unitrio o ganho no mais alterado e a senide passa a ficar com o seu valor nominal. A Figura 4.43 mostra a sada do inversor com partida suave.

Figura 4.43 Inversor com Partida Suave.

4.9 Taxa de Distoro Harmnica

A Taxa de Distoro Harmnica (THD) mede o grau de distoro de uma forma de onda em relao sua componente fundamental. A Figura 4.44 mostra o grfico do THD em percentagem em funo do tempo.

Figura 4.44 Taxa de distoro harmnica da sada do inversor.

A partir da Figura 4.44 podemos perceber que a tenso de sada do inversor apresenta uma considervel distoro harmnica (em torno de 9%) na partida. A partir de ento o THD cai para valores dentro do limite pr-estabelecido, que era de 5%.

137

4.10 Comparao entre Resultados Tericos e Resultados de Simulao

Para efeito de comparao a Tabela 9 mostra os resultados tericos e os resultados simulados dos principais parmetros do circuito de potncia do inversor.
Tabela 9 Comparao entre resultados tericos e resultados de simulao.

PARMETRO Corrente Eficaz nos Interruptores Tenso de Mxima sobre os Interruptores Corrente Eficaz no Indutor Ondulao de Corrente no Indutor Ondulao de Tenso no Capacitor Tenso Eficaz de Sada p/Carga Nominal Corrente Eficaz de Sada p/Carga Nominal Corrente Mdia de Sada p/Carga Nominal Corrente Mdia de Entrada Corrente Mdia nos Interruptores Corrente de Pico na Sada do Filtro p/Carga Linear Tenso Mdia de Sada Corrente Eficaz no Capacitor

VALOR TERICO VALOR DE SIMULAO 2,676A 200V 4,545A 1,928A 2,2V 110V 3,181A 0A 1,944A 1,645A 6,427A 0V 0,47A 2,59A 200V 3,113A 2A 2V 110,738V 3,2A 0,04A 1,963A 1,6A 6,2A -0,221A 0,56A

A partir dos resultados da Tabela 9 podemos constatar a proximidade entre os valores tericos calculados e os valores obtidos por meio de simulao.

4.11 Concluso
Neste captulo foram apresentados os resultados de simulao do Inversor Monofsico tipo Ponte Completa com Controle Digital. Foram apresentadas as formas de onda dos principais parmetros do inversor, assim como dos circuitos de amostragem. Tambm foram mostradas algumas rotinas necessrias para o inversor funcionado como estgio de sada de muitos equipamentos, como a sincronia e o soft-start. Os resultados de simulao validaram

138

o projeto do conversor para situaes de carga linear e no linear em regime permanente e tambm foram analisadas situaes de curto-circuito na sada do inversor. Ao final de todos os testes de simulao pode-se concluir que o inversor projetado alcanou as especificaes desejadas. Os valores tericos calculados foram alcanados e as malhas de controle se comportaram de maneira adequada.

139

CONCLUSO GERAL
Conclumos que com o rpido desenvolvimento da tecnologia e o desenvolvimento de processadores digitais de sinais cada vez mais potentes e com um custo cada vez menor, a utilizao destes em equipamentos eletrnicos torna-se uma tendncia nos dias atuais. Cada vez mais funes dentro de um equipamento so atribudas aos DS e estes, por sua vez, Ps incorporam cada vez mais uma maior quantidade de mdulos internos e uma maior capacidade de processamento. Dentro desse contexto e em virtude da necessidade de se controlar tenses e correntes nos conversores da Eletrnica de Potncia, tcnicas de controle digital tornam-se cada vez mais freqentes em virtude principalmente da reduo do volume do equipamento e, na maioria dos casos, devido a uma reduo do custo do hardware a ser utilizado, visto que mais atividades podem ser realizadas pelo processador. Com a utilizao de tcnicas de controle discreto em conjunto com as tcnicas tradicionais do controle contnuo, podem-se desenvolver algoritmos robustos que realizam a funo de um compensador mantendo os nveis de tenso e corrente dos conversores em valores pr-estabelecidos. Alm disso, a flexibilidade que se ganha em tornar o processo digital de grande valia, haja vista que a simples mudana de uma linha de cdigo ou simplesmente de uma constante pode propiciar ao projetista diferentes maneiras de visualizar o que acontece com o processo. Com o objetivo de apresentar uma metodologia de projeto de tais conversores controlado discretamente, foi desenvolvido neste trabalho o projeto de um inversor monofsico tipo ponte completa. Esta topologia foi escolhida em virtude de ser esta o estgio de sada de um grande nmero de equipamentos eletrnicos na rea de converso de energia. Todo o projeto dos componentes de potncia e dos componentes passivos foi apresentado e uma metodologia de projeto dos compensadores de tenso e de corrente foi desenvolvida. O conversor projetado foi simulado com a utilizao de ferramentas de software consagradas como o PS e o Visual S IM tudio e os resultados de maior importncia foram apresentados. A partir da visualizao destes resultados, pode-se concluir que o inversor projetado alcanou as especificaes desejadas, tendo em sua sada uma tenso senoidal com baixa distoro harmnica (menor que 5%) e valor eficaz pr-estabelecido (110Vrms).

140

Alm disso, o inversor se comportou de maneira adequada para cargas lineares e no lineares, comprovando a eficcia do projeto.

SUGESTES PARA TRABALHOS FUTUROS

Montagem do prottipo do inversor projetado. Realizar outras estratgias de controle para as malhas de tenso e corrente. Realizar o controle digital de outras topologias de conversores da Eletrnica de Potncia.

141

REFERNCIAS BIBLIOGRFICAS
[1] Alexandre S Martins, Guilherme Bonan e Gustavo C. Flores. Estgio Inversor para . Nobreaks. Porto Alegre, 2005. [2] Juliana A. Maia e Jos R. Pinheiro. Harmnicos de Corrente e Tenso. CRICTE, 2006. [3] Ivo Barbi. Introduo ao Estudo dos Conversores C C-CA, 2 Edio. Florianpolis, Editora do Autor, 2006. [4] Gilson Junior S chiavon. No-break 1,2kVA, S enoidal, Operando em Malha Fechada: Circuito de Potncia, Circuito de Controle Analgico e Circuito de Controle Digital com DS C. Dissertao de Mestrado, Universidade Estadual de Londrina, Dezembro de 2007. [5] Carlos Elmano de Alencar e S ilva; Inversor Monofsico Isolado em Alta Frequncia com Ampla Faixa de Tenso de Entrada. Dissertao de Mestrado, Universidade Federal do Cear, Janeiro de 2007. [6] Fernando Haeming. Metodologia de Projeto de Inversores Monofsicos de Tenso para Cargas No-Lineares. Dissertao de Mestrado, Universidade Federal de S anta Catarina, Julho de 2005. [7] D. Grahame Holmes; Thomas A. Lipo; 2003. Pulse Width Modulation for Power Converters. USA; John Wiley & Sons. [8] Luiz Daniel S Bezerra; Conversor de alto ganho associado a um inversor para aplicao . em sistema autnomo de energia eltrica. Dissertao de Mestrado, Universidade Federal do Cear, Julho de 2009. [9] L.F. Pereira de Melo. Anlise e projeto de Fontes Chaveadas. Editora rica. S Paulo, o 1996. [10] Buso Simone; Mattavelli Paolo, Digital Control in Power Electronics Lectures on Power Electronics #2, Morgan & Claypool publishers, 2006. [11] K. J. ASTROM and B. WITTENMARK, Computer Controlled Systems: Theory and Design, 3rd edition, Englewood Cliffs, NJ: Prentice-Hall, 1997. [12] F. Franklin Gene; J. David Powell; Michael L. Workman. Digital Controlo f Dynamic Systems, 3rd edition, Prentice-Hall, 1997. [13] D.M. Van de S ype, K. De Gussseme, A.P. Van den Bossche and J.A. Melkebeek, !S mallsignal Laplace-domain analysis of uniformly-sampled pulse-width modulators, In 2004, Power Electronics Specialits Conference (PESC), 20-25 June, PP. 4292-4298.

142

[14] S V. G. Oliveira; Ivo barbi; E. F. R. Romanelle. Metodologia de projetos de inversores . monofsicos PWM senoidais alimentando cargas no lineares. Em: S EP2002 - S eminrio de Eletrnica de Potncia do INEP. Florianpolis, p.131-136, 2002. [15] Colonel Wm Maclyman; Transformer and Inductor Design Handbook; Editora Marcel Dekker;Estados Unidos, 2004. [16] Luiz Maciel Menezes; Desenvolvimento de uma fonte ininterrupta de energia com possibilidade de uso em sistema fotovoltaico. Dissertao de Mestrado, Universidade Federal do Cear, Julho de 2007. [17] Gilson Junior Schiavon; No-Break 1,2kVA, S enoidal, Operando em malha fechada: Circuito de Potncia, Circuito de controle Analgico e circuito de controle Digital com DS C. Dissertao de Mestrado, Universidade Estadual de Londrina, Dezembro de 2007. [18] Ivo Barbi. Eletrnica de Potncia, Edio do Autor, 4 Edio, Florianpolis, 2002. [19] D. C. Martins e Ivo Barbi. Conversores CC-CC Bsicos No Isolados. 2 Edio, Florianpolis, Editora do Autor, 2006. [20] M. H. Rashid, Power Electronics Handbook. Academic Press 2001, California. [21] B. D. Bedford. Principles of Inverter Circuits. New York: Wiley, 1964. [22] Texas Instruments, Power Transformer Design for S witching Power S upplies, Texas Instruments and Unitrode Corporation, 1983. [23] Madhu Mangal, G. Novel control strategy for sinusoidal PWM inverters. In IEEE Transactions on industry applications, Vol. IA-23, No. 3, May/June 1987. [24] Kleber C. A. Souza. Conversor CC-CA monofsico para interligar painis fotovoltaicos ao sistema eltrico. Fortaleza, 2003. Dissertao de mestrado em Engenharia Eltrica Universidade Federal do Cear, Fortaleza. [25] R. O. Cceres and I. Barbi, A boost dc-ac converter: analysis, design, and experimentation, IEEE Trans. Power Electron., vol. 14, PP. 134-141, Jan. 1999. [26] N. Vzquez, J. Almazan, J. lvarez, C. Aguilar, and J. Arau, Analysis and experimental study of the Buck, boost and buck-boost inverters, in Proc. IEEE PES C99, Charleston, S C, June 27 July 1 1999, pp. 801 806. [27] S Funabaki, T. Tanaka, and T. Nishi, A new buck-boost-operationbased sinusoidal . inverter circuit, in Proc. IEEE PESC02, Cairns, Australia, June 23-27, 2002, pp. 1624 1629. [28] C. M. Wang, A novel single-stage full bridge buck-boost inverter, in Proc. IEEE APEC03, Miami Beach, FL, Feb 9 13, 2003, pp. 51-57.

143

[29] S B. kaer and F. Blaabjerg, A novel single-stage inverter for the ac-module with . reduced low-frequency ripple penetration, in Proc. 10th EPE European Conf. Power Electronics and Applications, Tolouse, France, Sept. 2 4, 2003. [30] Rong-Jong Wai; Chung-You Lin; Wen-Hung Wang; Novel Power Control S cheme for Stand-Alone Photovoltaic Generation S ystem, in IEEE Industrial Electronics, IECON 2006 32nd Annual Conference on 6-10 Nov. 2006. [31] Myrzik, J. M. A.; Novel inverter topologies for single-phase stand-alone or gridconnected photovoltaic systems, in Power Electronics and Drive S ystems, 2001. Proceedings of 3rd World Conference on Volume 3, 12-16 May 2003. [32] NGUYEN, Huy. Design, Analysis and Implementation of Multiphase S ynchronous Buck DC-DC Converter for Transportable Processor, Virginia Polytechnic Institute, 2004. [33] RASHID, M. H. Eletrnica de Potncia. Markon Books, 1999. [34] MENEZES Lucas Maciel. Projeto Inversol-Desenvolvimento de uma fonte ininterrupta , de energia com possibilidade de uso em sistema fotovoltaico. Dissertao de Mestrado, Universidade Federal do Cear, 2007. [35] S agar Khare, Mohammad Kamil and Microchip Technology Inc. Offline UPS Reference Design Using the dsPIC DSC. Microchip, 2009. [36] S EREDNICK, Persio Farah. Projeto de um Conversor CC/ CA com S ada de Tenso Senoidal Microcontrolado. Curitiba, 2007. [37] Ren P. T. Bascop. Notas de aula da disciplina de Modelagem e Controle de Conversores Estticos. Departamento de Engenharia Eltrica da Universidade Federal do Cear.

144

APNDICE 1. Introduo
Neste apndice so apresentadas as rotinas que geram a senide de referncia e as rotinas que fazem o clculo do PID, tanto na simulao desenvolvida no PS bem como o IM, algoritmo que executado no processador escolhido. As expresses desenvolvidas nas sees 3.10.3 e 3.11.2 para os compensadores das malhas de tenso e de corrente, utilizando a diferena com um passo atrs (expresso (2.58)), podem ser transformadas em um algoritmo computacional, uma vez que possvel armazenar os coeficientes dos erros e das sadas do compensador. A expresso (A.1.1) exibe o compensador utilizado.

VCTRL ( k )

c Kd c .e(k 2) 1 .e(k 1) 0 .e(k ) VCTRL (k 1) Ts Ts Ts

(A.1.1)

2. Rotina de Gerao da Senide de Referncia

A rotina a seguir realiza a gerao da senide de referncia para o inversor. Esta rotina foi compilada no ambiente Visual S tudio 2005 como uma DLL (Dynamic Linked Library) para ser chamada dentro do ambiente do PS IM. Nessa mesma rotina so realizadas a sincronizao da senide de referncia coma rede e a rotina de soft-start. O cdigo possui a seguinte descrio:
#include <math.h> #include <stdio.h> #include <stdlib.h> //********************************************************************************* //Definio da Tabela senoidal de Referncia: Esta contm 32 pontos que se tornaro em 128pontos. //********************************************************************************* #define SINE_TABLE_SIZE 32*4 //Tabela senoidal de 128 pontos. Implica que cada ponto da tabela tomar 128*60Hz = 7680Hz que corresponde a 130,2083us. #define DEF_INV_STARTUP 20 #define DEF_INV_OK 50 // Inversor em processo de partida suave =>Sincronizado // Inversor com a sada OK, sem carga

//********************************************************************************* // A struct abaixo se refere aos parmetros do inversor

//********************************************************************************* struct inverterParams {

145
unsigned char uc_INVMODE; // Varivel de estado que define aonde o inversor est unsigned char uc_INVQUADR; // Quadrante da senoide gerada globais para a sincronizao!! unsigned char uc_INVPOS; globais para a sincronizao!! unsigned char uc_SYNCSTATUS; // Definio de sincronizao // Posio da tabela senoidal <= Devem ser <= Devem ser

unsigned int ui_voltage_DCBUS;

// Valor de tenso do barramento CC.

signed int signed int signed int signed int signed int signed int signed int signed int };

si_voltage_ADC; si_voltage_INVREF;

// Varivel de leitura da tenso obtida do ADC // Varivel que define a referncia do inversor

si_voltage_DC_OFFSET; //OFFSET DC que deve ser removido da medio si_voltage_DC_AVG; si_current_ADC; // Valor DC que deve ser removido //Varivel de leitura da corrente obtida do ADC

si_current_INVREF; // Varivel que define a referncia do inversor si_current_DC_OFFSET; //OFFSET DC que deve ser removido da medio si_current_DC_AVG; // Valor DC que deve ser removido

//********************************************************************************* // INCIO DA FUNO PRINCIPAL DO PROGRAMA

//********************************************************************************* // VARIVEIS GLOBAIS REFERENTES AO INVERSOR struct inverterParams gs_inverterPARAM = { 50, // unsigned char uc_INVMODE; // Varivel de estado que define aonde o

inversor est. Quando maior que 0, o inversor est funcionando. 0, // unsigned char uc_INVQUADR; Quadrante da senoide gerada <= Devem ser

globais para a sincronizao!! 0, // unsigned char uc_INVPOS; Posio da tabela senoidal <= Devem ser globais

para a sincronizao!! // A varivel INVPOS apenas um contador de 0 a 127. 0, 0, 0, // unsigned char uc_SYNCSTATUS; Definio de sincronizao // unsigned int ui_gui_voltage_DCBUS; Valor de tenso do barramento CC. // signed int si_voltage_INVREF; Varivel que define a referncia do

inversor 0, medio 0, 0, // signed int // signed int si_voltage_DC_AVG; Valor DC que deve ser removido si_current_INVREF; Varivel que define a referncia do // signed int si_voltage_DC_OFFSET; OFFSET DC que deve ser removido da

inversor 0, medio 0, // signed int }; si_current_DC_AVG; Valor DC que deve ser removido // signed int si_current_DC_OFFSET;OFFSET DC que deve ser removido da

146
static unsigned char suc_TBLPOS = 0; //Guarda a posio na tabela senoidal de 32 elementos. signed int si_TEMPINT = 0;

// Tabela para 115Vrms => 162Vpk static int si_SineTable[SINE_TABLE_SIZE/4] = {0, 1474, 2944, 4407, 5860, 7299, 8721, 10123, 11501, 12853, 14174, 15462, 16714, 17927, 19099, 20225, 21305, 22334, 23312, 24235, 25101, 25909, 26656, 27341, 27962, 28518, 29007, 29429, 29781, 30065, 30278, 30420}; __declspec(dllexport) void simuser (t, delt, in, out)

// Note that all the variables must be defined as "double" double t, delt; double *in, *out; //********************************************************************************* // Definies de variveis globais do programa

//********************************************************************************* { //********************************************************************************* // Rotina de Sincronizao da Senide de Sada do Inversor

//********************************************************************************* static int bandeira = 0; static int flag_borda = 0; static int polaridade_senoide;

if(in[1] == 5) in[1] = 1; else in[1] = 0;

flag_borda = 0; //Flag indicadora que houve mudana de polaridade da senide de entrada if(bandeira ==0) //A flag "bandeira" utilizada apenas para que inicialmente a varivel {bandeira = 1; //"polaridade_senoide" receba o valor anterior da polaridade da senide. //polaridade_senoide = !PORTBbits.RB3; polaridade_senoide = !in[1]; }

if (gs_inverterPARAM.uc_INVMODE > 0) // Se o inversor est no modo funcional...

147
{ //if(polaridade_senoide == 0 && polaridade_senoide == PORTBbits.RB3) //Se houve uma borda de descida... if(polaridade_senoide == 0 && polaridade_senoide == in[1]) { //dispara_timer_26us = 1; //Dispara flag de tempo de 26us. //if(s_TimerSoftware.timer_26us == 1 && polaridade_senoide == 0 && polaridade_senoide == PORTBbits.RB3) //Se passaram 26us... if(polaridade_senoide == 0 && polaridade_senoide == in[1]) { flag_borda = 1; //Seta flag indicadora de mudana de polaridade //polaridade_senoide = !PORTBbits.RB3; //Polaridade_senoide recebe o valor anterior da polaridade polaridade_senoide = !in[1]; //dispara_timer_26us = 0; //Zera a flag que dispara o timer de 26us. //s_TimerSoftware.timer_26us = 0; //Zera a flag que indica que os 26us j passaram. if(gs_inverterPARAM.uc_INVPOS < 65) //Testa se a senide est atrasada gs_inverterPARAM.uc_INVPOS+=1; //Se sim, soma +1. if(gs_inverterPARAM.uc_INVPOS > 65) //Testa se a senide est adiantada gs_inverterPARAM.uc_INVPOS-=2; //Se sim, decrementa de dois } } //if(polaridade_senoide == 1 && polaridade_senoide == PORTBbits.RB3) //Se houve uma borda de subida... if(polaridade_senoide == 1 && polaridade_senoide == in[1]) { //dispara_timer_26us = 1; //Dispara flag de tempo de 26us. //if(s_TimerSoftware.timer_26us == 1 && polaridade_senoide == 1 && polaridade_senoide == PORTBbits.RB3) //Se passaram 26us... if(polaridade_senoide == 1 && polaridade_senoide == in[1]) { flag_borda = 1; //Seta flag indicadora de mudana de polaridade //polaridade_senoide = !PORTBbits.RB3; //Polaridade_senoide recebe o valor anterior da polaridade polaridade_senoide = !in[1]; //dispara_timer_26us = 0; //Zera a flag que dispara o timer de 26us. //s_TimerSoftware.timer_26us = 0; //Zera a flag que indica que os 26us j passaram.

148
if(gs_inverterPARAM.uc_INVPOS > 1 && gs_inverterPARAM.uc_INVPOS <= 65) //Testa se a senide est adiantada gs_inverterPARAM.uc_INVPOS -= 2; //Se sim, decrementa de dois if((gs_inverterPARAM.uc_INVPOS == 0) || (gs_inverterPARAM.uc_INVPOS > 65 && gs_inverterPARAM.uc_INVPOS <= 126)) //Testa se a senide est atrasada gs_inverterPARAM.uc_INVPOS += 1; //Se sim, soma +1. if(gs_inverterPARAM.uc_INVPOS == 127) gs_inverterPARAM.uc_INVPOS = 0; } } //if( s_TimerSoftware.timer_26us == 1) //Esse teste zera a flag indicadora de 26us caso houve um rudo. //s_TimerSoftware.timer_26us = 0; } //********************************************************************************* // Se o inversor est funcionando corretamente... if (gs_inverterPARAM.uc_INVMODE > 0) { if (++gs_inverterPARAM.uc_INVPOS>=SINE_TABLE_SIZE) // Se posio do inversor >= 128... gs_inverterPARAM.uc_INVPOS = 0; // Zera a posio do inversor

// Determina o sinal e o quadrante em que deve-se buscar um ponto da tabela da senoide. // Se a posio est de 0 a 31... if ((gs_inverterPARAM.uc_INVPOS >= 0) && (gs_inverterPARAM.uc_INVPOS < (SINE_TABLE_SIZE/4))) // 0... 31

{suc_TBLPOS = gs_inverterPARAM.uc_INVPOS; // Em uma tabela de 32 elementos, de 0 ... 31 => Primeiro quadrante gs_inverterPARAM.uc_INVQUADR = 0; // Senide est no 1 quadrante. } if ((gs_inverterPARAM.uc_INVPOS >= (SINE_TABLE_SIZE/4)) && (gs_inverterPARAM.uc_INVPOS < (SINE_TABLE_SIZE/2))) // 32 .. 63

{suc_TBLPOS = ((SINE_TABLE_SIZE/2) - 1)-gs_inverterPARAM.uc_INVPOS; // Em uma tabela de 32 elementos, de 31 ... 0 => Segundo quadrante gs_inverterPARAM.uc_INVQUADR = 1; } if ((gs_inverterPARAM.uc_INVPOS >= (SINE_TABLE_SIZE/2)) && (gs_inverterPARAM.uc_INVPOS < (3*SINE_TABLE_SIZE/4))) {suc_TBLPOS = gs_inverterPARAM.uc_INVPOS - (SINE_TABLE_SIZE/2); // Em uma tabela de 32 elementos, de 0 ... 31 => Primeiro quadrante gs_inverterPARAM.uc_INVQUADR = 2; }

149
if ((gs_inverterPARAM.uc_INVPOS >= (3*SINE_TABLE_SIZE/4)) && (gs_inverterPARAM.uc_INVPOS < (SINE_TABLE_SIZE))) // 32 .. 63

{suc_TBLPOS = ((SINE_TABLE_SIZE) - 1)-gs_inverterPARAM.uc_INVPOS; // Em uma tabela de 32 elementos, de 31 ... 0 => Segundo quadrante gs_inverterPARAM.uc_INVQUADR = 3; } // Baseado do quadrante tem-se ento o sinal de referncia da senoide

if (gs_inverterPARAM.uc_INVQUADR > 1) { si_TEMPINT = -si_SineTable[suc_TBLPOS]; } else { si_TEMPINT = si_SineTable[suc_TBLPOS]; } // si_TEMPINT contm o valor temporrio da senoide de referncia, com sinal. // Ser utilizado posteriormente para a partida suave da carga ou no modo de execuo normal.

} else { gs_inverterPARAM.uc_INVPOS = 0; // // PIDInit(&invCurrentPID); PIDInit(&invVoltagePID); gs_inverterPARAM.si_current_INVREF = 0; } if (gs_inverterPARAM.uc_INVMODE == DEF_INV_STARTUP) //Tem que olhar onde aparece essa varivel { // Deve-se proceder o start-up da varivel de referncia } if (gs_inverterPARAM.uc_INVMODE == DEF_INV_OK) //Tem que olhar onde aparece essa varivel. { // Deve-se manter o inversor funcionando e sincronizado gs_inverterPARAM.si_voltage_INVREF = (si_TEMPINT + 0000); }

out[0] = (gs_inverterPARAM.si_voltage_INVREF/2 + 19200); out[1] = (38400 - out[0]); }

150

3. Rotinas de PID desenvolvidas para o PSIM

A rotina a seguir realiza a funo do PID descrito pela expresso (A.1.1). Esta rotina tambm foi compilada no ambiente Visual S tudio 2005 como uma segunda DLL para ser chamada dentro do PSIM. A funo PID(), possui como entrada um ponteiro para uma estrutura. Esta por sua vez contm todas as informaes (constantes, erros e sada anterior do compensador) para serem processadas pelo algoritmo. O cdigo possui a seguinte descrio:
// // Input: in[0]=Vin; in[1]=iL; in[2]=Vo Output: Vm=out[0]; iref=out[1]

// You may change the variable names (say from "t" to "Time"). // But DO NOT change the function name, number of variables, variable type, and sequence. // Variables: // t: Time, passed from PSIM by value

// // //

delt: Time step, passed from PSIM by value in: input array, passed from PSIM by reference out: output array, sent back to PSIM (Note: the values of out[*] can be

modified in PSIM) // The maximum length of the input and output array "in" and "out" is 20. // Warning: Global variables above the function simuser (t,delt,in,out) are not allowed!!!

#include <math.h> #include "dsp_pid.h" #include "def_estados.h" /*********************************************************************************/ /****************************** DEFINES SECTION **************************/

/*********************************************************************************/ #define NominalFrequency #define SamplingFrequency #define DEF_SOFTINV 200 #define DEF_K_INV 1 60 // Select either 50Hz or 60Hz

40000 // Select the samp ling frequency for ADC

#define DEF_START_K_INV 8

#define DEF_MODULATION_TYPE #define DEF_vINV_GAIN #define DEF_iINV_GAIN 0 0

16 // Selects the modulation kind

/*********************************************************************************/ #define DEF_TIMER_MAX_CURRENT 350 #define DEF_MAX_iINV_PK // 10+1 * 20uS = 220uS 23500 // 13A pico

151
#define DEF_TIMER_STARTUP #define DEF_MIN_IMPEDANCE 2 3 // ignore 50 * 20uS = 1000uS of startup

/*********************************************************************************/ /****************************DEFINES REFERENTES AS MALHA**************************/ /*********************************************************************************/ /***** TESTADO NA SIMULACAO ***/ #define PID_INVVOLTAGE_KP 0.3 #define PID_INVVOLTAGE_KI 0.1 #define PID_INVVOLTAGE_KD 0.001 /***** TESTADO NA SIMULACAO ***/

/***** TESTADO NA PLANTA - 15/06/2010 *** #define PID_INVVOLTAGE_KP 0.3 #define PID_INVVOLTAGE_KI 0.1 #define PID_INVVOLTAGE_KD 0.001 ***** TESTADO NA PLANTA - 15/06/2010 ***/

/********EM TESTE*************** #define PID_INVVOLTAGE_KP 0.361 #define PID_INVVOLTAGE_KI 0.6225 #define PID_INVVOLTAGE_KD 0.268 /********EM TESTE***************/

#define PID_INVVOLTAGE_A Q15(PID_INVVOLTAGE_KP + PID_INVVOLTAGE_KI + PID_INVVOLTAGE_KD) #define PID_INVVOLTAGE_B Q15(-1 *(PID_INVVOLTAGE_KP + 2 * PID_INVVOLTAGE_KD)) #define PID_INVVOLTAGE_C Q15(PID_INVVOLTAGE_KD) #define PID_INVVOLTAGE_MIN /***** #define PID_INVCURRENT_KP 0.096 #define PID_INVCURRENT_KI 0.0155 #define PID_INVCURRENT_KD 0.2934 ******/ /***** TESTADO NA PLANTA - 15/06/2010 ***/ //Normalmente utilizado. #define PID_INVCURRENT_KP 0.2 #define PID_INVCURRENT_KI 0.0733 #define PID_INVCURRENT_KD 0 /***** TESTADO NA PLANTA - 15/06/2010 ***/ 0 /* Tenso mnima durante a partida*/

/***** TESTADO NA SIMULACAO *** #define PID_INVCURRENT_KP 0.3 #define PID_INVCURRENT_KI 0.0471 #define PID_INVCURRENT_KD 0 ***** TESTADO NA SIMULACAO ***/

/**** TESTADO PARA A MALHA DE CORRENTE, EM CURTO-CIRCUITO, SEM MALHA DE TENSO

152
#define PID_INVCURRENT_KP 0.2 #define PID_INVCURRENT_KI 0 #define PID_INVCURRENT_KD 0.001 ******/ #define PID_INVCURRENT_A Q15(PID_INVCURRENT_KP + PID_INVCURRENT_KI + PID_INVCURRENT_KD) #define PID_INVCURRENT_B Q15(-1 *(PID_INVCURRENT_KP + 2 * PID_INVCURRENT_KD)) #define PID_INVCURRENT_C Q15(PID_INVCURRENT_KD) #define PID_INVCURRENT_MIN durante a partida*/ /*********************************************************************************/ /*********************************VARIABLES SECTION*******************************/ /*********************************************************************************/ /*******************CURRENT LOOP PARAMETERS ********************/ volatile static fractional x_iINVCoeffBuff[3] = { 7144 , 20 , 10 }; /* the PI gain values - K0, K1 and Kcorr */ volatile static fractional y_iINVBuff[2]; /* 2-element Delay line */ volatile static fractional z_iINVLimits[2] = {-32768, 32767}; /* Pointer to Uca_min and Uca_max, limits of the output*/ 0 /* Corrente mnima

static tPI_w iINV_PI = {x_iINVCoeffBuff, y_iINVBuff, z_iINVLimits, 0, 0, 0 }; /*********************************************************************************/ /*******************VOLTAGE LOOP PARAMETERS ********************/ volatile static fractional x_vINVCoeffBuff[3] = { 13269 , -22381 , 9617 }; /* Pointer to A, B & C coefficients located in X-space */ /* These coefficients are derived from */ /* the PID gain values - Kp, Ki and Kd */ volatile static fractional y_vINVBuff[3]; static tPID vINV_PID = {x_vINVCoeffBuff, y_vINVBuff, 0, 0, 0 }; /*********************************************************************************/

static char sc_SoftStart = 0; static unsigned char K_oper = DEF_START_K_INV; static unsigned int sc_SoftCount = DEF_SOFTINV; static short int si_Vinv = 0, si_Vref = 0, si_iTC = 0, si_VBUS = 0; static short int si_Err = 0; static unsigned char suc_POL = 0; /********************************************************************************** VARIVEIS INTERNAS DO DSPIC **********************************************************************************/ static short int si_vINV = 0; static short int si_iINV = 0; static unsigned char guc_INVMODE = DEF_INV_OK;

153
static short int gsi_voltage_INVREF = 0; inversor static short int gsi_voltage_DC_OFFSET = 0; // OFFSET DC que deve ser removido da medio static short int gsi_voltage_DC_AVG = 0; static short int gsi_current_INVREF = 0; inversor static short int gsi_current_DC_OFFSET = 0; // OFFSET DC que deve ser removido da medio static short int gsi_current_DC_AVG = 0; // Valor DC que deve ser removido // Valor DC que deve ser removido // Varivel que define a referncia do // Varivel que define a referncia do

/*******************VOLTAGE LOOP PARAMETERS ********************/ volatile static fractional invVoltageABC[3] = { PID_INVVOLTAGE_A , PID_INVVOLTAGE_B , PID_INVVOLTAGE_C }; /* Pointer to A, B & C coefficients located in X-space */ /* These coefficients are derived from */ /* the PID gain values - Kp, Ki and Kd */ volatile static fractional invVoltageHistory[3]; static tPID invVoltagePID = {invVoltageABC, invVoltageHistory, 0, 0, 0 }; /*********************************************************************************/ /*******************CURRENT LOOP PARAMETERS ********************/ volatile static fractional invCurrentABC[3] = { PID_INVCURRENT_A , PID_INVCURRENT_B , PID_INVCURRENT_C }; /* Pointer to A, B & C coefficients located in X-space */ /* These coefficients are derived from */ /* the PID gain values - Kp, Ki and Kd */ volatile static fractional invCurrentHistory[3]; static tPID invCurrentPID = {invCurrentABC, invCurrentHistory, 0, 0, 0 }; /*********************************************************************************/ static short int si_TEMP = 0; static short int sui_TIMER_CURRENT = 0; static unsigned char suc_ACT_CURRENT_LIMIT_MODE = 0; static unsigned int sui_TIMER_STARTUP = 0; static short int si_IMPEDANCE = 0; static int flag = 0; static int contador = 0; static int i = 0; static int bandeira = 0; /*********************************************************************************/ __declspec(dllexport) void simuser (t, delt, in, out) // Note that all the variables must be defined as "double" double t, delt; double *in, *out; { // Place your code here............begin /***************************************************************** Rotina de execuo do algoritmo de controle do INVERSOR Utilizando malha de PID para tal. in[0] => VInv ([0;+1023], c/ offset => 511 no ADC => [-250V;+250V])

154
in[1] => VRef ([0;+1023], c/ offset => 511 no ADC => [-155V; +155V]) in[2] => iTC ([0;+1023] no ADC => [-20Apk; +20Apk]) in[3] => VBus ([0;+1023] no ADC => [0V; 250V]) in[4] => FTL_DET ([0; 1] digital) ***************************************************************** out[0] => Valor que vair para o modulador digital [0;38400] => [0;1] no PWM out[1] => [0; 4] => Seleciona o modulador 0 => Desliga os interruptores 1 => Modulador do tipo bipolar, c/ portadora dente-de-serra 2 => Modulador to tipo unipolar, c/ portadora dente-de-serra e um brao em HighF e outro brao em LowF. 4 => Modulador do tipo bipolar, c/ portadora triangular out[2] => Seleciona a polaridade do brao de baixa frequencia (1 => Chave L conduz, 0 => Chave H conduz) *****************************************************************/ /***************************************************************** Faz o shift dos valores lidos no ADC para converte-los em notao de ponto fixo *****************************************************************/ si_Vinv = (signed short int) (32768 + (((unsigned short int)in[0]) << 6)); // Multiplica por 2^6 = 64 e inverte o bit superior (b15).l si_Vref = (signed short int) (32768 + (((unsigned short int)in[1]) << 6)); // Multiplica por 2^6 = 64 e inverte o bit superior (b15).l si_iTC = (signed short int) (32768 + (((unsigned short int)in[2]) << 6)); // Multiplica por 2^6 = 64 e inverte o bit superior (b15).l si_VBUS = (signed short int) (((unsigned short int)in[3]) << 6) >> 1; // Multiplica por 2^6 = 64, e reduz o nmero do barramento para ficar na faixa de 0 < 32767 gsi_voltage_INVREF = si_Vref;

si_vINV = si_Vinv; si_iINV = si_iTC;

// Aplica o algoritmo do PID para a malha de tenso. invVoltagePID.controlReference = gsi_voltage_INVREF; invVoltagePID.measuredOutput = si_vINV - gsi_voltage_DC_OFFSET;

if (guc_INVMODE == DEF_INV_OK) PID(&invVoltagePID); else { invVoltagePID.controlOutput = 0; invVoltagePID.measuredOutput = 0; } // invCurrentPID.controlReference = gsi_voltage_INVREF >> 3;

155
// Aplica o algoritmo de limitao da corrente /**********************************************/ if (sui_TIMER_STARTUP++ > DEF_TIMER_STARTUP) sui_TIMER_STARTUP = DEF_TIMER_STARTUP;

//if ((abs(invVoltagePID.controlOutput) > DEF_MAX_iINV_PK) && (sui_TIMER_STARTUP >= DEF_TIMER_STARTUP)) if (((abs(si_iINV) > 23500) && (sui_TIMER_STARTUP >= DEF_TIMER_STARTUP)) || (flag == 1)) { flag = 1; bandeira = 1; //if (invVoltagePID.controlOutput > 0) //if (si_iINV > 23500) //invCurrentPID.controlReference = DEF_MAX_iINV_PK; malha de tenso e de corrente cascateadas - limite mximo de corrente invCurrentPID.controlReference = 23500; invCurrentPID.measuredOutput = si_iINV; //- gsi_current_DC_OFFSET; /*if (si_iINV < -23500) //invCurrentPID.controlReference = DEF_MAX_iINV_PK; // Operar com malha de tenso e de corrente cascateadas - limite mximo de corrente invCurrentPID.controlReference = -23500; invCurrentPID.measuredOutput = si_iINV; *///- gsi_current_DC_OFFSET;*/ /*else //invCurrentPID.controlReference = -DEF_MAX_iINV_PK; {invCurrentPID.controlReference = 19000; invCurrentPID.measuredOutput = si_iINV - gsi_current_DC_OFFSET; }*/ if (sui_TIMER_CURRENT++ >= DEF_TIMER_MAX_CURRENT) { // if(abs(si_iINV) > 23500) //{ suc_ACT_CURRENT_LIMIT_MODE = 1; invCurrentPID.controlOutput = 0; invCurrentPID.measuredOutput = 0; invCurrentHistory[0] = 0; invCurrentHistory[1] = 0; invCurrentHistory[2] = 0; sui_TIMER_CURRENT = 0; /* else { flag = 0; sui_TIMER_CURRENT = 0; }*/ } } // Operar com

156
/* else { invCurrentPID.controlReference = invVoltagePID.controlOutput; // Operar com malha de tenso e de corrente cascateadas - operao normaL sui_TIMER_CURRENT = 0; }*/ if (suc_ACT_CURRENT_LIMIT_MODE) { guc_INVMODE = DEF_INV_STOP;

suc_ACT_CURRENT_LIMIT_MODE = 0; } // invCurrentPID.measuredOutput = -si_iINV + gsi_current_DC_OFFSET; if (guc_INVMODE == DEF_INV_OK) PID(&invCurrentPID); else { invCurrentPID.controlOutput = 0; invCurrentPID.measuredOutput = 0; // Obtem o offset CC da leitura... gsi_voltage_DC_OFFSET = si_vINV; gsi_current_DC_OFFSET = si_iINV; } } else { bandeira = 0; } /**********************************************/ //PDC1 = invCurrentPID.controlOutput + (PTPER/2); //PDC2 = PTPER - PDC1;

//out[0] =

( (gsi_voltage_INVREF >> 1) + 19200);

/****************** OPERAO COM MALHA DE TENSO *****/ if (bandeira == 0) { si_TEMP = invVoltagePID.controlOutput;

out[0] = (double)((si_TEMP >> DEF_vINV_GAIN) + 19200); out[1] = (double)(38400-out[0]); out[2] = (double)(suc_POL); baixa frequencia out[3] = (double)(invVoltagePID.controlOutput); out[4] = (double)(invVoltagePID.controlReference); out[5] = (double)(invVoltagePID.measuredOutput); } /****************** OPERAO COM MALHA DE TENSO *****/ // Seleciona o tipo do Modulador // Seleciona a polaridade do brao de

157

/****************** OPERAO COM MALHA DE CORRENTE *****/

if(bandeira == 1) { out[0] = (double) ((invCurrentPID.controlOutput) + 19200); out[1] = (double) (38400-out[0]); out[2] = (double)(si_iINV); out[3] = (double)(invCurrentPID.controlOutput); out[4] = (double)(invCurrentPID.controlReference); out[5] = (double)(invCurrentPID.measuredOutput); } /****************** OPERAO COM MALHA DE CORRENTE + TENSO *****/ // Place your code here............end }

fractional* PID ( tPID* controller /* Pointer to PID controller data structure */) { /* PID Controller Function */

// O sistema deve se comportar de maneira semelhante ao dsPIC, logo deve-se trabalhar com o dimensionamento // coerente (ou pelo menos prximo) dos registradores utilizados __int64 ACCA = 0; apenas 32). __int64 ACCB = 0; __int32 ACCtemp = 0; // O algoritmo a ser executado bem simples. // U[k] = U[k-1] + k1*E[k] + k2*E[k-1] + k3*E[k-2] // Onde U[k] a sada do controlador e E[k] o Erro. ACCA = (controller->controlReference << 16); toda a preciso Q0 => Q15 ACCB = (controller->measuredOutput << 16); toda a preciso Q0 => Q15 ACCA = ACCA - ACCB; /******************************************** ; Calculate most recent error with saturation, no limit checking required lac lac sub w3, a w2, b a ; A = tPID.controlReference ; B = tPID.MeasuredOutput ; A = tPID.controlReference // Ajusta para que ele opere com // Ajusta para que ele opere com // ACCumulador B // ACCumulador (no dsPIC ele tem 40bits, aqui ele ter

tPID.measuredOutput sac.r a, [w10] ; tPID.ControlHistory[n] = Sat(Rnd(A))

********************************************/ ACCtemp = ACCA >> 16;

if (ACCA > 0)

// Equivalente ao SAC

158
{ if (ACCtemp > 32767) ACCtemp = 32767; else ACCtemp = (short int)(ACCtemp); } else { if (ACCtemp < -32768) ACCtemp = -32768; else ACCtemp = (short int)(ACCtemp); }

// Aqui deve-se armazenar o valor do acumulador em alguma varivel. controller->controlHistory[0] = ACCtemp; // Retorna para q15

/********************************************** lac mac w1, a w4*w5, a, [w8]+=2, w4, [w10]+=2, w5 ; A = ControlOutput[n-1] ; A += (Kp+Ki+Kd) *

_ControlHistory[n] ; w4 = -(Kp+2Kd), w5 = _ControlHistory[n-1] mac w4*w5, a, [w8], w4, [w10]-=2, w5 ; A += -(Kp+2Kd) *

_ControlHistory[n-1] ; w4 = Kd, w5 = _ControlHistory[n-2] mac w4*w5, a, [w10]+=2, w5 ; A += Kd * _ControlHistory[n-2] ; w5 = _ControlHistory[n-1] ; w10 = &_ControlHistory[n-2] sac.r a, w1 ; ControlOutput[n] = Sat(Rnd(A))

**********************************************/

ACCA = (controller->controlOutput << 16); // A= U[k-1]; ACCA += ((controller->abcCoefficients[0])*(controller->controlHistory[0]) ); // A+= E[k]*k1 => Q15; ACCA += ((controller->abcCoefficients[1])*(controller->controlHistory[1]) ); // A+= E[k-1]*k2 => Q15; ACCA += ((controller->abcCoefficients[2])*(controller->controlHistory[2]) ); // A+= E[k-2]*k3 => Q15; ACCtemp = ACCA >> 16; if (ACCA > 0) { if (ACCtemp > 32767) ACCtemp = 32767; else // Equivalente ao SAC

159
ACCtemp = (short int)(ACCtemp); } else { if (ACCtemp < -32768) ACCtemp = -32768; else ACCtemp = (short int)(ACCtemp); }

controller->controlOutput = ACCtemp;

controller->controlHistory[2] = controller->controlHistory[1]; // Atualiza o histrico dos erros. controller->controlHistory[1] = controller->controlHistory[0];

return 0; //Retorna com o endereo para a estrutura com os dados do controlador. }