1

UNIVERSIDADE ESTADUAL PAULISTA JLIO DE MESQUITA FILHO

CAMPUS DE GUARATINGUET
Amplificadores para
pequenos sinais






Jackson Farias Fonseca
Juliano Almeida Bonfim














Guaratinguet
2012

2



Sumrio
1. INTRODUO ................................................................................................................. 3
1.1. Objetivos ......................................................................................................................... 3
1.2. Elementos conceituais .................................................................................................... 3
2. DESENVOLVIMENTO ................................................................................................... 7
2.1. Materiais utilizados ........................................................................................................ 7
2.2. Experimentos Laboratrio ......................................................................................... 7
2.3. Desenvolvimento - Simulao ...................................................................................... 10
2.3.1. Apresentao ............................................................................................................. 10
2.3.2. Clculos ...................................................................................................................... 10
2.3.3. Anlise do rendimento .............................................................................................. 20
3. CONCLUSO ................................................................................................................. 23
3.1. RESULTADOS ............................................................................................................. 23
3.2. CONSIDERAES FINAIS ...................................................................................... 23
4. REFERNCIAS .............................................................................................................. 24








3

1. INTRODUO


1.1. Objetivos


O trabalho em questo tem como objetivo relatar as experincias realizadas em
laboratrio, com transistores operando como amplificador de pequenos sinais. Alm disso,
ser ressaltado o vnculo dos dados experimentais com a teoria dos transistores. Outros
aspectos do comportamento desses dispositivos sero abordados e estudados para o
conhecimento de suas implicaes em projetos eletrnicos.


1.2. Elementos conceituais


Transistor um dispositivo semicondutor, que pode ser formado por uma camada p
entre duas n, ou o inverso, uma n entre duas p, assim temos dois tipos de transistores com
relao a sua estrutura, o pnp ou o npn. O transistor substituiu a vlvula, por suas diversas
vantagens em relao a esta, tais como a de ser mais leve, no necessitar de um perodo de
aquecimento para sua utilizao, ser mais eficiente e ser menor que esta. O transistor muito
utilizado pela sua caracterstica de amplificao do sinal de entrada, desde que esteja
polarizado de maneira a garantir que esteja trabalhando na sua regio ativa.
Existem trs configuraes para o transistor, e cada uma delas tem uma vantagem que
deve ser analisada cuidadosamente, a primeira delas a configurao base-comum, nessa
configurao teremos como caracterstica uma baixa resistncia de entrada, pela analise ac, e
uma alta resistncia de sada, tal caracterstica pode ser muito aproveitada, na anlise do
casamento de impedncia, quando se realiza um projeto eletrnico, a segunda configurao
a emissor-comum, que se caracteriza por uma alta resistncia de entrada e uma baixa
resistncia de sada, a ultima configurao a coletor-comum, que apresenta uma alta
impedncia de entrada e uma baixa impedncia na sada.
No trabalho em questo foi estudada apenas configurao emissor-comum, polarizada
de forma a ficar em sua regio ativa, para ser utilizada em um circuito amplificador.


4

A Figura 1 mostra o smbolo de tal dispositivo

Figura 1 Smbolos utilizados para os transistores na configurao emissor-comum: (a) npn (b) pnp
(BOYLESTAD; NASHELSKY,1999)
Conforme mencionado anteriormente, a polarizao fundamental para garantirmos que
estejamos na regio de operao correta, a polarizao utilizada nesse trabalho foi a por
divisor de tenso, uma descrio detalhada dessa polarizao est disponvel no livro de
Eletrnica de Boylestad e Nashelsky (1999).
Para a determinao e analise de parmetros foi realizada a analise ac do circuito
mostrado na Figura 2


Figura 2 - Circuito amplificador com transistor na configurao EC.
(BOYLESTAD; NASHELSKY,1999)

5

Para realizar esta analise CA, foi utilizado o modelo n, uma descrio mais detalhada
sobre este modelo, pode ser encontrada no livro de eletronica de Boylestad e Nashelsky
(1999) e no livro de eletrnica de Sedra e Smith (2000).
Na Figura 3 mostrado o modelo para o transistor npn


Figura 3 Modelo para um transistor bipolar (a) representa o transistor como uma fonte de corrente
controlada por tenso (b) representao transistor como uma fonte de corrente controlada por
corrente.(BOYLESTAD; NASHELSKY, 1999).

Com a utilizao desse modelo, obtivemos o circuito equivalente da Figura 4 para o
circuito mostrado na Figura 2

Figura 4 Circuito equivalente da Figura 2, usando o modelo , sendo que o r

foi substituido pelo seu

equivalente r
e
. (BOYLESTAD; NASHELSKY, 1999)

Por meio deste cictuito equivalente da Figura 4, encontramos a impedanica de saida, a
de entrada e o ganho de tenso, os quais tem suas relaes dadas abaixo, sendo que a analise
encontra-se na teoria dos livros de eletronica de Boylestad e Nashelsky (1999) e no livro de
eletrnica de Sedra e Smith (2000).



6

Impedncia de entrada:
Z
n
= [r
c
(1)
Impedncia de saida:
Z
out
=
C
(2)
Caso seja colocada uma carga, R
L
, na saida a impedncia de saida se alteraria para
Z
out
=
C
// R
L
(3)



Ganho de Tenso:

v
=
v
cut
v
in
=
[
b

c

b
[
c
=

c
()

Uma utima analise muito importante a resposta em freqncia, que nos diz a faixa
operacional do amplificador, na qual se determina o inicio da operao, a partir da freqncia
mais baixa do sinal de entrada, freqncia de corte inferior, at o valor que o circuito
responde, freqncia de corte superior.














7

2. DESENVOLVIMENTO

2.1. Materiais utilizados

- Transistor BC238A - Osciloscpio
- 2 Capacitores eletrolticos de 10 F - Gerador de sinais
- 1 Capacitor eletroltico de 220 F - Multmetro
- Potencimetro de 3,9 k - Resistores

2.2. Experimentos Laboratrio

O circuito da Figura 5 foi montado em laboratrio para a verificao e compreenso de
caractersticas importantes dos amplificadores.

Figura 5: Circuito amplificador montado no laboratrio. (DIAS, RUBENS ALVES, 2012)
O circuito consiste em um amplificador em emissor comum, configurao que,
conforme j mencionado, pode proporcionar elevados ganhos de tenso, impedncia de
entrada alta e impedncia de sada baixa. Porm, foi utilizada uma metodologia no projeto, de
forma que esses parmetros fossem calculados conforme requerido, resultando em um circuito
com as especificaes desejadas. As especificaes so as seguintes:

8

o
= -
Z
n
=
Z
out
=

cc
=
Aps as fases de projeto e montagem, o circuito foi testado, para verificar se os seus
parmetros reais so condizentes com os de projeto.
Para a medio da impedncia de entrada, o circuito de alimentao foi aberto e foi
conectado um potencimetro em srie com a fonte de tenso. Como a alimentao era de 100
mV, quando metade desse valor aparecer entre os terminais do potencimetro, o seu valor de
resistncia ser igual ao da resistncia de entrada do circuito. Para a medio da impedncia
de sada foi utilizado um processo anlogo, porm agora o circuito de sada foi aberto e o
potencimetro foi conectado entre a sada do coletor e o terra.
J o ganho de tenso foi medido com o osciloscpio, conectando o terminal positivo na
sada do circuito. O valor foi calculado a partir da relao
vout
vn
.
Outra caracterstica importante do circuito a sua resposta em freqncia, pois em
aplicaes especficas, como circuitos de udio, os amplificadores esto sujeitos a uma grande
faixa de freqncias e, dependendo de sua resposta, algumas podem ser atenuadas.
Para a medio das freqncias de corte inferior e superior, a ponta de prova positiva do
osciloscpio foi colocada na sada do circuito e a freqncia do sinal de entrada aplicado foi
alterada at que o ganho de tenso casse a aproximadamente 71% do seu valor (21,3 V/V).
Esse procedimento foi utilizado tanto em baixas freqncias, para determinao da freqncia
de corte inferior, como em altas freqncias, para a obteno da freqncia de corte superior.
Foram medidos os seguintes valores para Z
n
, Z
out
, e
o
(ganho em malha aberta):
Z
n
= .
Z
out
= .

o
= .9
Como se pode verificar os parmetros, ganho de tenso e impedncias de entrada e sada, no
apresentam grande diferena entre os seus valores tericos e prticos. A diferena no valor do ganho
pode ser justificada pela tolerncia dos resistores utilizados, tanto Rc como o resistor de emissor
(parcela no curto-circuitada pelo capacitor de desvio).

9

Analisando a resposta em freqncia do circuito, chegou-se aos seguintes valores de
freqncia de corte inferior e superior:

c(n)
= E

c(sup)
= . E
As equaes de (5) a (7) fornecem os valores das freqncias de corte de entrada, sada
e de desvio. Quando uma das freqncias calculadas muito maior que as outras, ela
determina a freqncia de corte inferior do circuito. Porm, quando a diferena entre as
freqncias calculadas no significativa, ocorre uma interao entre os elementos
capacitivos de entrada que aumenta a freqncia de corte inferior (fazendo com que ela seja
maior que a maior freqncia calculada). Portanto, ocorre a diminuio da banda passante.
(Boylestad e Nashelsky,2004).
c(nroo) =
1
2nznCn
(5)
c(soo) =
1
2nzoutCout
(6)
c(so) =
1
2nzcCdcso
(7)
Sendo:
= _(

+ r) +
(||)
[
_
Re- resistor de emissor em paralelo com o capacitor de desvio.
Re resistor de emissor que no est em paralelo com o capacitor de desvio.
Re resistncia dinmica da juno base-emissor.
R1, R2 resistores do divisor de tenso na base.
Fazendo-se os clculos, chega-se a:
c(nroo) = .9 E
c(soo) = . E
c(so) = 8.9 E
Como no h diferena significativa entre as freqncias de corte de sada e de entrada,
espera-se que a freqncia de corte inferior seja maior que o maior valor calculado, o que est
de acordo com os dados experimentais, j que fc=14 Hz.
10

2.3. Desenvolvimento - Simulao
2.3.1. Apresentao
O circuito da Figura (6) corresponde a um amplificador na configurao emissor
comum que foi projetado e simulado de forma que tivesse as seguintes caractersticas:

Figura 6: Circuito amplificador em emissor comum projetado.
Z
n
=
Z
out
=

o
= -

cc
=
Para o desenvolvimento do projeto foi utilizado o transistor BC 238, que apresenta
ganho de corrente =250.
Os clculos foram feitos considerando a anlise AC e a anlise DC simultaneamente, de
forma que a soluo fosse obtida mais rapidamente e sem que houvesse em determinados
casos choques entre valores encontrados nas duas anlises em separado.
2.3.2. Clculos
Como o circuito est em aberto, a impedncia de entrada definida pelo resistor de
coletor, j que nessa anlise, por simplicidade e praticidade, foi desconsiderado o efeito da
resistncia de coletor r
o
, devida ao efeito Early.
11

Portanto:
Z
out
=
c
=
Para que o ganho para cargas maiores que Rc seja prximo do ganho em malha aberta,
adota-se Rc um pouco maior, ento foi escolhido o valor comercial de Rc como 2,3 k.
A polarizao do circuito feita por meio de um divisor de tenso na base com um
resistor de emissor que, conforme j comentado, introduz uma realimentao negativa no
circuito alm de diminuir os efeitos da variao da resistncia da juno base-emissor. O
ponto quiescente colocado no meio da reta de carga, seguindo os seguintes passos definidos
conforme Malvino e Bates(2007) e Dias(2012).
As tenses no resistor de coletor, na juno coletor-emissor e no resistor de emissor
devem ser, respectivamente, 0,4 V
cc
, 0,5 V
cc
e 0,1 V
cc
.
A corrente de coletor quiescente pode ser obtida, j que o resistor de coletor j foi
definido e a regra anterior estabelece a tenso aplicada ao mesmo.
Quando >=100, pode-se considerar I
c
=I
e
.
Seguindo-se as regras, pode-se encontrar I
c
a partir da equao (8):
Ic =
0,4vcc
Rc
(8)
Para o projeto em questo foi obtido I
c
=2,09 mA.
Nesse momento, pode-se determinar a resistncia dinmica de base-emissor, que
definida conforme a equao:
r =
vt
Ic
(9)
Sendo V
t
, a tenso trmica que tem valor de 25 mV.
Para o projeto foi obtido que r = .9 .
Na Figura, o transistor foi substitudo pelo seu modelo de pequenos sinais para se
realizar a anlise AC. Percebe-se que na anlise AC, as fontes DC so curto-circuitadas
(Teorema da Superposio).
O ganho em malha aberta Avo do circuito pode ser obtido conforme equao (10):
o = -
Rc
c+Rc
(10)
12

Sendo Re a parcela do resistor de emissor que no curto-circuitada pelo capacitor de
desvio.
A equao do ganho demonstra claramente o efeito do resistor de emissor para manter o
ganho constante independentemente das variaes de r
e
. Como o valor de r
e
conhecido,
pode-se determinar Re, chegando-se ao valor de 103,4 . O que em valores comerciais pode
ser obtido com um resistor de 100 e outro de 3 .
Para se calcular a parcela do resistor de emissor Re que est em paralelo com o
capacitor de desvio, primeiramente preciso se calcular o valor total de Re, conforme
equao (11):
=
0,1vcc
Ic
(11)
Re=Re+Re
Re=574,2
Re= 471,2
Em valores comerciais, Re pode ser obtido atravs de um resistor de 470 e de outro
de 1 .
Os resistores R1 e R2 tm papel tanto na polarizao DC como na definio de
parmetros AC, como a impedncia de entrada zin do circuito. Para o clculo foi escolhido o
divisor de tenso do tipo firme, que define R2 conforme equao (12):
,[ (12)
,
Analisando-se a configurao da entrada na anlise AC, verifica-se que a impedncia de
entrada definida pelo paralelo de R1, R2 e a resistncia da juno base-emissor referida
base, que definida conforme equao (13)
= [(

+ r) (13)
= ( + ,9) = 8,
Mas, analisando o circuito de polarizao percebe-se que R2 apresenta o menor valor de
resistncia e, portanto, define o valor da impedncia de entrada. Desta forma adota-se R1 um
pouco maior que o valor desejado de impedncia de entrada, para que com o paralelo, o valor
seja obtido. Portanto:
R2=1,25 k
O que pode ser obtido em valores comerciais com resistores de 1,2 k, 47 e 3 .
13

A tenso DC aplicada ao resistor R2 encontrada a partir da equao (14), que a
equao da malha que contm R2 e a juno base-emissor.
= b +r (14)
VR2=0,7 +1,2=1,9 V
O que faz com que VR1 seja igual a 10,1 V, j que V
cc
=12 V. Com os valores de tenso
nos resistores R1 e R2, e com o valor de resistncia do ltimo, R1 obtido conforme equao (15).
=
vR1
vR2
(15)
R1=6,64 k
Foram escolhidos os valores comerciais de 6,2 k, 430 e 10 para compor R1.
Fazendo-se o paralelo de R1,R2 e Rx, obtm-se que Zn = .
Outra caracterstica importante dos amplificadores a resposta em freqncia, que
define as freqncias de corte e a banda passante do circuito. Conhecendo-se esses parmetros
pode-se determinar a faixa freqncias para que o circuito opere razoavelmente.
A freqncia de corte inferior define o incio da faixa de operao do amplificador e
corresponde ao maior dos valores obtidos atravs das equaes de (5) a (7). Fazendo os
clculos, conclui-se que:
c(nroo) = E
c(soo) = 8 E
c(so) = . E
Como as freqncias de corte de entrada e de sada no diferem entre si
suficientemente, ocorre uma interao entre os elementos capacitivos de entrada e de sada, o
que faz com que a freqncia de corte aumente (seja maior que a maior freqncia
encontrada), diminuindo, portanto, a banda passante do circuito.
O circuito da Figura 7 foi montado no Pspice para a verificao da impedncia de
entrada. Foi utilizado na montagem o transistor BC238BP, modelo obtido da ZETEX, que
tem caractersticas eltricas equivalentes ao do transistor utilizado no projeto, o BC238BP. A
diferena est no encapsulamento. Enquanto o BC238BP encontrado no encapsulamento
T0-92, o BC238B tem o encapsulamento T0-226.
14


Figura 7: Montagem realizada para se verificar a impedncia de entrada.
Na Figura 8 esto os grficos da tenso da fonte de sinal (em verde) e da tenso aplicada
ao capacitor C1(em vermelho) em relao ao terra do circuito, quando o resistor de teste R4
tem valor igual a 1 k.

Figura 8: Grfico de tenses para a obteno da impedncia de entrada.
Para o valor adotado do resistor, metade da tenso de entrada est aplicada no mesmo e
a outra metade aplicada em uma impedncia equivalente vista a partir da fonte, que
corresponde impedncia de entrada do circuito amplificador. Ento, conclui-se que a
impedncia de entrada do circuito de 1 k.
Na Figura 9 apresentada a montagem para a verificao da impedncia de sada do
amplificador. Como a tenso de sada do amplificador (em aberto) de 4 V de pico, quando a
tenso no resistor de teste R5 for igual a 2 V, a tenso de sada estar distribuda igualmente
Vsinal
FREQ = 10k
VAMPL = 200m
VOFF = 0
R4
1k
R5
999k
Re1
103
Vcc
12Vdc
C2
220u
BC238BP/ZTX
Q3
C3
10u
Rc
2.3k
C1
10u
R1
6.9k
Re2
471
0
R2
1.25k
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
V(R6:1) V(R6:2)
-200mV
-100mV
0V
100mV
200mV
15

entre a impedncia de sada e a resistncia de teste. Desta forma, os valores de ambas sero
iguais.

Figura 9: Montagem no Pspice para verificar a impedncia de sada.
Na Figura 10 representada a forma de onda da tenso no resistor de teste R5, quando o
seu valor de 2,2 k.

Figura 10: Grfico da tenso em R5 em funo do tempo para um perodo.
Na Figura 11 est representado o Grfico de Bode para o circuito amplificador.
Verifica-se que, conforme a teoria, o circuito apresenta uma freqncia de corte inferior fci e
uma freqncia de corte superior fcs, que so valores de freqncia em que o ganho cai 3 dB,
que correspondem aos joelhos do grfico.
Vsinal
FREQ = 10k
VAMPL = 200m
VOFF = 0
R5
2.2k
Re1
103
Vcc
12Vdc
C2
220u
BC238BP/ZTX
Q3
C3
10u
Rc
2.3k
V
C1
10u
R1
6.9k
Re2
471
0
R2
1.25k
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
V(R5:2)
-2.0V
-1.0V
0V
1.0V
2.0V
16


Figura 11: Grfico do ganho de tenso em dB em funo da freqncia.
Para que as freqncias de corte possam ser obtidas de maneira mais precisa, o grfico
da Figura foi dividido em duas partes nas Figuras 12 e 13, que representam, respectivamente,
a resposta em baixas freqncias e em altas freqncias.


Figura 12: Resposta em baixas freqncias do circuito amplificador.
Utilizando as ferramentas do Pspice se obtm que a freqncia de corte inferior
17,8 Hz.
Frequency
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz 10GHz
DB(V(R5:2))
-20
0
20
40
Frequency
1.0Hz 3.0Hz 10Hz 30Hz 100Hz 300Hz 1.0KHz
DB(V(R5:2))
-20
0
20
40
17


Figura 13: Resposta do circuito amplificador em altas freqncias.
Utilizando-se o cursor do Pspice e o posicionando no ponto em que ganho cai 3 dB se
obtm que a freqncia de corte superior 36,5 MHz.
Para se verificar o comportamento de parmetros como o ganho e o rendimento do
circuito em funo da carga acoplada sada, o amplificador foi montado, separadamente,
com valores de carga de 500 , 1 k, 2 k, 5,6 k e 10 k. Na Figura 14 est representado
o circuito para o carregamento de 500 .

Figura 14: Montagem no Pspice para resistncia de carga de 500 .

Na Figura 15 esto representadas as formas de onda da tenso de entrada (em vermelho)
e da tenso na carga (em verde) em funo do tempo. A partir dos grficos pode-se estimar o
ganho, pegando-se os valores de pico das duas ondas e fazendo V
out
/V
in
. Para esse
carregamento, o ganho de 3,5.
Frequency
1.0MHz 3.0MHz 10MHz 30MHz 100MHz 300MHz 1.0GHz
DB(V(R5:2))
0
10
20
30
R3
500
Rc
2.3k
Re1
103
C2
220u
R1
6.9k
C1
10u
0
Re2
471
BC238BP/ZTX
Q3
Vcc
12Vdc
V1
FREQ = 10k
VAMPL = 200m
VOFF = 0
C3
10u
R2
1.25k
18


Figura 15: Formas de onda das tenses de entrada e sada para Rl= 500.
Nas Figuras de 16 a 19 esto representadas as formas de onda de tenso para os demais
carregamentos:

Figura 16: Formas de onda das tenses de entrada e sada para Rl=1 k.

Figura 17: Formas de onda das tenses de entrada e sada para Rl = 2 k.
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
V(R3:2) V(V1:+)
-800mV
-400mV
0V
400mV
800mV
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
V(R3:2) V(V1:+)
-2.0V
-1.0V
0V
1.0V
2.0V
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
V(R3:2) V(V1:+)
-2.0V
-1.0V
0V
1.0V
2.0V
19


Figura 18: Formas de onda das tenses de entrada e sada para Rl= 5,6 k.

Figura 19: Formas de onda das tenses de entrada e sada para Rl= 10 k.
Das Figuras anteriores pode-se perceber que, com o aumento da carga, o ganho aumenta
de 3,5(para Rl=500) at um valor prximo de 30 (para Rl=10 k). Esse resultado
condizente com o esperado, pois derivado da frmula do ganho em malha fechada mostrada
na equao (16):
s =
(Rc||RI)
Rc

+c
(16)
Ento, para valores de carga muito baixos, o paralelo de Rc e Rl muito baixo,
ocasionando um ganho baixo. Com o aumento de Rl, a resistncia paralela aumenta,
aumentando o valor do ganho.
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
V(R3:2) V(V1:+)
-4.0V
-2.0V
0V
2.0V
4.0V
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
V(R3:2) V(V1:+)
-4.0V
-2.0V
0V
2.0V
4.0V
20

2.3.3. Anlise do rendimento
Na Figura 20 esto representadas a potncia fornecida ao circuito pela fonte DC(em
verde) e a potncia RMS consumida pela carga (em vermelho) para o carregamento de 500 .

Figura 20: Grficos da potncia fornecida e da potncia consumida na carga.
Para essa situao o rendimento pode ser calculado conforme equao (17):
=
PI
Pcc
(17)
sendo:
Pl potncia eficaz na carga.
Pcc potncia fornecida pela fonte DC do circuito.
Para o carregamento analisado, o rendimento de 2,5%.
Nas Figuras de 21 a 24 esto os grficos de potncias para os demais carregamentos.
Aps cada grfico est anotado o valor correspondente de rendimento, calculado a partir dos
valores obtidos no Pspice e utilizando a equao (17) para que o comportamento do circuito
pudesse ser analisado.

Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
((MAX(I(Vcc))+MIN(I(Vcc)))/2)*- V(Vcc:+) RMS(PWR(V(R3:2),2)/500)
0
20m
40m
60m
21


Figura 21: Grficos da potncia fornecida e da potncia eficaz na carga para RL=1 k.

Figura 22: Grfico da potncia fornecida e da potncia eficaz na carga para RL= 2 k.
Para essa condio de carga o rendimento foi de 2,9%.

Figura 23: Grficos da potncia fornecida e da potncia na carga para RL=5,6 k.
Quando a carga aumentada at 5,6 k, o rendimento de 2,4%.
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
((MAX(I(Vcc))+MIN(I(Vcc)))/2)*- V(Vcc:+) PWR(V(R3:2),2)/1000
0
20m
40m
60m
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
-V(Vcc:+)*(MAX(I(Vcc))+MIN(I(Vcc)))/2 RMS(V(R3:2)* I(R3))
0W
20mW
40mW
60mW
Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
-V(Vcc:+)*(MAX(I(Vcc))+MIN(I(Vcc)))/2 RMS(V(R3:2)* I(R3))
0W
20mW
40mW
60mW
22


Figura 24: Grficos da potncia fornecida e da potncia eficaz na carga para RL=10 k.
Para essa condio de carga o rendimento obtido foi de 1,7%.
Analisando as respostas, conclui-se que o rendimento mximo ocorre quando a
resistncia de carga aproximadamente igual resistncia de sada do circuito. Esse fato
condizente com a teoria, j que como a potncia DC fornecida pela fonte constante, o valor
mximo de rendimento ser obtido quando o numerador da equao (17) for mximo, o que
ocorre na situao de mxima transferncia de potncia do circuito de sada do amplificador
com a carga, ou seja, quando a resistncia de carga igual resistncia de sada do
amplificador.




















Time
0s 10us 20us 30us 40us 50us 60us 70us 80us 90us 100us
-V(Vcc:+)*(MAX(I(Vcc))+MIN(I(Vcc)))/2 RMS(V(R3:2)* I(R3))
0W
20mW
40mW
60mW
23

3. CONCLUSO
3.1. RESULTADOS
Os resultados obtidos com o projeto foram conforme o esperado. Alm disso, pde-
se analisar caractersticas importantes como a resposta em freqncia do circuito. Nesta,
foi possvel perceber que para valores de freqncia muito baixos (aproximadamente um
sinal DC), o ganho era negativo, ou seja, a amplitude do sinal de entrada era diminuda e
no aumentada. Verificou-se que circuitos desse tipo apresentam baixo rendimento, j que
grande parte da potncia til dissipada no processo de polarizao do transistor.

3.2. CONSIDERAES FINAIS
Com a realizao do experimento e o projeto de um circuito amplificador, foi
possvel compreender caractersticas importantes de circuitos desse tipo, que podem ter
diversas aplicaes, sendo, portanto de conhecimento indispensvel ao engenheiro
eletricista.






















24

4. REFERNCIAS
Sedra, A. S.; Smith, K. C. Microeletrnica. 4. ed. So Paulo: Pearson Makron Books,
2000. 1270 p.


Boylestad, R.; Nashelsky, L. Dispositivos eletrnicos e teoria dos circuitos. 6. Ed. Rio
de Janeiro: LTC, 1999. 649 p.


Dias, Rubens Alves. Laboratrio 2. 2012. 14 f. Roteiro para a disciplina Laboratrio de
Eletrnica II. Faculdade de Engenharia do Campus de Guaratinguet, Universidade
Estadual Paulista, Guaratinguet, 2012.