Eletrnica Digital

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Circuitos Analgicos e Digitais

Seo 1

Os Sinais Eltricos trabalhados nos circuitos eletrnicos podem ser divididos em dois grandes grupos : -

Sinais Analgicos : So aqueles em que a tenso pode assumir qualquer valor contido entre dois limites, como no caso dos sinais senoidais, triangulares, sinais de udio, vdeo, etc. Sinais Digitais : So aqueles em que a tenso pode assumir apenas dois valores, sendo o valor mnimo igual a zero e o valor mximo igual tenso de alimentao do circuito.

A figura abaixo mostra exemplos grficos dos dois sinais :

Os circuitos analgicos so aqueles que trabalham com sinais analgicos, como os amplificadores, aparelhos de rdio e televiso, etc. Os circuitos digitais trabalham com sinais que possuem apenas dois nveis de tenso, como os computadores, calculadoras, circuitos digitais, relgios, etc. Para facilitar o estudo, quando um ponto de um circuito digital esta com a tenso igual a zero, dizemos que ele est em Nvel Lgico 0 (Zero) . Caso sua tenso seja igual tenso de alimentao (Vcc), dizemos que este ponto esta em Nvel Lgico 1 (Um). Ento :

V=0 V = Vcc

=> =>

Nvel Lgico 0 (Zero) Nvel Lgico 1 (Um) Sistemas de Numerao

A histria da humanidade comprova que quase todos os povos e tradies, muitos deles milenares, criaram sistemas e smbolos para representar quantidades e efetuar clculos. Coincidentemente, todos os sistemas criados nos mais diversos continentes possuem 10 (dez) smbolos diferentes para representao numrica. Esta coincidncia ocorreu porque o ser humano possui dez dedos em suas mos. O mesmo nmero de smbolos e de dedos facilita a percepo e nos d melhor noo da quantidade representada. Alm desse sistema (chamado Sistema Decimal), foram criados sistemas com quantidades diferentes de smbolos para representar quantidades. So eles : Sistema Hexadecimal, Sistema Octal e Sistema Binrio.

Sistema Decimal de Numerao : Possui dez smbolos para representao numrica. No nosso alfabeto so 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9 A aritmtica usada para clculo nesse sistema conhecida por todos nos.

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Sistema Hexadecimal de Numerao :

Seo 1

Possui dezesseis smbolos para representao numrica. So eles : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F. muito utilizado em computao para representar endereos de memria.

Decimal Hexadecimal

0 0

1 1

2 2

3 3

4 4

5 5

6 6

7 7

8 8

9 9

10 11 12 13 14 15 A B C D E F

Sistema Octal de Numerao : Possui oito smbolos para representao numrica. So eles : 0, 1, 2, 3, 4, 5, 6 e 7. Sistema Binrio de Numerao : Possui apenas dois smbolos para representao numrica. So eles : 0 e 1. o sistema mais utilizado em eletrnica digital, pois o nmero de smbolos igual ao nmero de estados possveis para um ponto do circuito. Os clculos no sistema Binrio de Numerao devem ser feitos com uma tcnica diferente, chamada de lgebra Booleana (criada por Boole).

Converso entre Sistemas de Numerao

comum ser necessria a converso de uma quantidade representada em um sistema de numerao para outro. importante observar que a mudana de um sistema para outro altera apenas a forma de representao da mesma quantidade. As tcnicas para efetuar a converso entre sistemas sero estudadas agora : Converso do Sistema Decimal Para Binrio : Para converter um nmero representado no Sistema Decimal para o sistema Binrio, basta seguir os passos descritos abaixo : - Dividir o nmero Decimal no conjunto dos nmeros inteiros sucessivamente por dois, at que o resto seja zero ou um. - Dispor a partir do ltimo quociente os restos das operaes de diviso ( de baixo para cima). Exemplo : Converter 9d (nove decimal) em binrio. 9 | 2_ 1 4 | 2_ 0 2 | 2_ 0 1 Ento 9d = 1001b (nove decimal = 1001 binrio)

Converter 11d em binrio : 11 | 2_ 1 5 | 2_ Ento 11d = 1011b 1 2 | 2_ 0 1

(onze decimal = 1011 binrio)

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Converso do Sistema Decimal Para Octal : O processo similar ao descrito anteriormente, bastando alterar a operao para diviso por oito. Exemplo : Converter 133d para Octal : 133 | 8_ 5 16 | 8_ 0 2 Ento 133d = 205o (133 decimal = 205 Octal)

Seo 1

208 | 8_ 0 26 | 8_ 2 3

Ento 208d = 320o

(208 decimal = 320 Octal)

Converso do Sistema Decimal Para Hexadecimal : Assim como a converso de decimal para binrio ou Octal, o processo baseado na diviso, bastando alterar a operao para diviso por dezesseis. Exemplo : Converter 133d para hexadecimal : 133 | 16_ 5 8 Ento 133d = 85h

(133 decimal = 85 hexadecimal)

208 | 16_ 0 13 => D

Como 13h = D, Ento 208d = D0h (208 decimal = D0 hexadecimal)

Converso para o sistema Decimal

Conforme foi visto anteriormente, o processo de converso do sistema Decimal para outros sistemas baseado na operao de diviso. Estudaremos agora o processo inverso, ou seja, converter de qualquer sistema para Decimal. Esta converso baseada na somatria das potncias da base de cada sistema, ou seja, uma operao baseada na potenciao.

Converso de Binrio para Decimal : A base do sistema binrio igual a 2, portanto faremos uma tabela com as potncias de 2 crescente da direita para a esquerda : 4 3 2 1 0 2 2 2 2 2

Basta escrever o nmero cuja converso desejada na tabela. Por exemplo : Queremos saber quanto 10011b no sistema decimal : Primeiro escrevemos o nmero na tabela : 2 1
4

2 0

2 0

2 1

2 1

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Basta agora somar as potncias de base 2 das colunas onde o dgito binrio for igual a 1 : Ento 10011b = 2 + 2 + 2 = 1 + 2 + 16 = 19
0 1 4

Seo 1

=>

Ento 10011b = 19d

4 3 2 1 0

Outro Exemplo : Desejamos converter 11011b em decimal : 11011b = 2 + 2 + 2 + 2 = 27 Converso de Hexadecimal para Decimal :
0 1 3 4

2 1

2 1

2 0

2 1

2 1

=> Ento 11011b = 27d

O sistema Hexadecimal de Numerao possui 16 smbolos para representao numrica, sendo portanto a sua Base igual a 16. A converso do sistema hexadecimal para decimal similar descrita anteriormente, bastando alterar a base de potncia para 16. Montamos ento uma tabela com as potncias de 16 : 16
4

16

16

16

16

Por exemplo, queremos saber quanto 1FCA 7h no sistema decimal : Da mesma forma escreveremos o nmero a converter na tabela : 16 1
4

16 F

16 C

16 A

16 7

Basta agora multiplicar as potncias pelo digito correspondente na tabela : 1FCA 7h = 7.16 + A.16 + C.16 + F.16 + 1.16
0 1 2 3 4

Como no sistema hexadecimal A = 10 ; B = 11 ; C = 12 ; D = 13 ; E = 14 e F = 15 : 1FCA 7h = 7.16 + 10.16 + 12.16 + 15.16 + 1.16 = 7.1 + 10.16 + 12.256 + 15.4096 + 1.65536 Ento 1FCA 7h = 7 + 160 + 3072 + 61440 + 65536 => 1FCA 7h = 130215d
0 1 2 3 4

Outro exemplo : Queremos saber quanto 1B03h no sistema decimal : 16 0

0 1 2 4

16 1
3

16 B

16 0

16 3

1B03h = 3.16 + 0.16 + B.16 + 1.16 = 3.1 + 0.16 + 11.256 + 1.4096 Ento 1B03h = 6915d Converso de Octal para Decimal : O sistema Octal de Numerao possui 8 smbolos para representao numrica, sendo portanto a sua Base igual a 8. Basta utilizar o mtodo da somatria das potncias de 8. Montamos ento uma tabela : 8
4

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exemplo : Converter 1325o em decimal 8 0
0 1 2 4

Seo 1

8 1

8 3
4

8 2

8 5

Ento 1325o = 5.8 + 2.8 + 3.8 + 1.8 + 0.8 = 5.1 + 2.8 + 3.64 + 1.512 + 0.4096 = 725 Ento 1325o = 725d

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :
1) Converter os seguintes nmeros decimais : 256, 128, 182, 36 e 99 a) Para o sistema Binrio b) Para o sistema Hexadecimal c) Para o sistema Octal

Seo 1

2) Converter para o sistema Decimal os seguintes nmeros : a) 13638o b) 689o c) 2834o d) FFFFh e) 0256h f) 4A3Dh g) 11111b h) 01101b i) 10101b

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Funes e Portas Lgicas

Seo 3

Como vimos na lio anterior, os circuitos digitais trabalham com sinais digitais, ou seja, sinais que podem assumir apenas dois valores diferentes de tenso. Caso a tenso seja igual a zero, o circuito est em nvel lgico zero, enquanto que se a tenso for igual a Vcc, dizemos que o circuito est em nvel lgico um. Por esse motivo, os componentes utilizados em circuitos digitais so diferentes dos utilizados em circuitos analgicos. Os principais componentes utilizados em eletrnica digital so chamados de Portas Lgicas. Uma porta lgica um circuito construdo com transistores, em uma nica pastilha de material semicondutor (silcio) e encapsuladas em circuitos integrados (CI). O nmero de portas lgicas em um circuito integrado depende do nmero de terminais ocupados por ela. Quanto mais entradas uma porta tiver, menor ser o nmero de portas contidas em um circuito integrado (CI). A figura abaixo mostra um exemplo de circuito integrado digital :

Encapsulamento DIL ou DIP (Dual In Line)

Funo e Porta E ou AND

O circuito analgico mostrado abaixo funciona segundo a funo E ou AND :

Simbologia ASA

Simbologia ABNT

Quando qualquer uma das chaves (Ch.A e Ch.B) estiverem abertas (nvel lgico zero), no haver circulao de corrente eltrica pela lmpada, permanecendo a mesma apagada. A lmpada somente estar acesa (nvel lgico 1 (um)) quando ambas as chaves (Ch. A E Ch. B) estiverem fechadas (nvel lgico 1 (um)). A porta lgica E , cujo smbolo mostrado na figura, funciona de forma anloga ao circuito acima, ou seja, somente haver nvel lgico 1 na sada S quando as duas entradas A e B estiverem em nvel lgico 1. Esta funo pode ser representada matematicamente atravs da sua Expresso Lgica : Nas trs primeiras linhas da tabela verdade temos o produto A . B = 0 Apenas na Quarta e ltima linha temos A = 1 e B = 1 . Ento o produto A B = 1 apenas na ltima situao, pois ambas as entradas esto em nvel lgico 1. 7
Prof. Valdir Dugo Zaragoza

S=A.B

Eletrnica Digital
Funo e Porta OU ou OR
A figura abaixo mostra um circuito analgico que representa a funo OU ou OR :

Seo 3

Simbologia ASA

Simbologia ABNT

Para que a lmpada acenda (nvel lgico um), basta que qualquer uma das chaves seja fechada, ou seja , basta fechar a chave A OU a chave B. A lmpada permanecer apagada (nvel lgico zero) apenas na situao mostrada na primeira linha da tabela verdade, pois neste caso A = 0 e B = 0. Como a expresso lgica desta funo S = A + B, com as duas chaves abertas teremos S = 0 + 0 => S = 0. Nas demais situaes, pelo menos uma das chaves estar fechada (nvel lgico 1), garantindo a circulao de corrente pela lmpada.

Funo e Porta NO ou NOT Inversor .

A figura abaixo mostra o circuito analgico correspondente funo NO ou NOT. Quando a chave A estiver em nvel lgico 0 (aberta) a corrente eltrica poder passar atravs da lmpada, mantendo-a acesa. Se fecharmos a chave (nvel lgico 1), a corrente ser desviada pela mesma, apagando a lmpada (nvel lgico 0).

Simbologia ASA

Simbologia ABNT

Sendo assim, no caso de uma porta NO, a sada estar sempre em um nvel lgico inverso ao da entrada, ou seja, A sada S igual ao complemento da entrada A , ou S e A so variveis complementares. Este o motivo pelo qual este componente mais conhecido como INVERSOR. (dizemos S igual a A barrado) A expresso lgica deste componente :

S=A

A figura mostra tambm exemplos de circuitos integrados (CIs) comerciais desses componentes. So eles o CI 7404 da famlia TTL e o CI 4069 da famlia CMOS. Prof. Valdir Dugo Zaragoza 8

Eletrnica Digital
Portas formadas atravs de combinao

Seo 3

Utilizando portas lgicas juntamente com inversores, possvel obter portas lgicas cujo funcionamento seja a combinao entre as tabelas verdade dos componentes utilizados. Estudaremos agora duas destas combinaes :

Funo e Porta NE ou NAND

A porta lgica NE ou NAND a combinao entre a porta E, mais um inversor.O circuito analgico mostrado abaixo funciona segundo a funo NE ou NAND :

Simbologia ASA

Simbologia ABNT

equivalncia

Enquanto uma das duas chaves A ou B estiver aberta (nvel lgico 0), a corrente eltrica passar atravs da lmpada, mantendo-a acesa (nvel lgico 1). Apenas com ambas as chaves fechadas (nvel 1) que a corrente ser desviada, apagando a lmpada (nvel 0) Comparando as tabelas verdade da porta E e da porta NE, podemos observar que so exatamente contrrias, ou seja, numa situao em que a porta E estiver com a sada em nvel 1, a porta NE estar em nvel 0 e vice-versa. Isto ocorre pela presena de um inversor na sada da porta NE. Podemos ento comparar a porta NE com uma porta E mais um inversor na sada A expresso lgica da porta NE : S = (A . B), ou seja, a sada S igual ao complemento do produto (A .B). Dizemos ento que S igual ao produto A vezes B Barrado . A figura mostra dois exemplos de circuitos integrados que contm portas NE. So eles o CI 4011 da famlia CMOS de circuitos lgicos e o CI 7400 da famlia TTL.

Funo e Porta NOU ou NOR

Da mesma forma, tambm podemos combinar uma porta OU com um inversor. Esta combinao forma a porta NOU ou NOR. A figura abaixo mostra o circuito analgico que funciona segundo a funo NOU , sua tabela verdade, expresso lgica e exemplos de circuitos integrados comerciais. So eles o CI 4001 da famlia CMOS de circuitos lgicos e o CI 7402 da famlia TTL.

Simbologia ASA

Simbologia ABNT

equivalncia

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Resolvidos :
1) Determine a expresso lgica dos circuitos abaixo :

Seo 3

a)

Neste circuito so introduzidas quatro variveis Binrias, A e B na primeira porta OU e C e D na segunda porta OU. Como a porta OU executa a operao lgica de Adio, teremos na sada da primeira porta S = (A + B) . Na sada da segunda porta de entrada teremos S = (C + D) . Os nveis lgicos das sadas das duas portas OU de entrada so introduzidos nas entradas da porta E de sada. Como a porta E executa a operao lgica da multiplicao, teremos :

S = (A + B) . (C + D)

b)

Neste circuito tambm so introduzidas quatro variveis Binrias, A e B na primeira porta E e C e D na segunda porta E. Como a porta E executa a operao lgica de multiplicao, teremos na sada da primeira porta S = (A . B) . Na sada da segunda porta de entrada teremos S = (C . D) . Os nveis lgicos das sadas das duas portas E de entrada so introduzidos nas entradas da porta OU de sada. Como a porta OU executa a operao lgica de Adio, teremos :

S = (A . B) + (C . D)

10

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 3

Exerccios Propostos :
1) Determine a expresso lgica dos circuitos abaixo : a)

b)

c)

11

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Obtendo Circuitos Lgicos atravs da Tabela Verdade

Seo 3

Existem situaes em que desejamos construir um circuito lgico que funcione segundo uma tabela verdade conhecida. Nesses casos basta utilizar a tcnica descrita abaixo : Marcar todas as linhas da tabela nas quais a sada for igual a 1 (um). Escrever as variveis de entrada de cada linha na forma de produto. Marcar como varivel complementar (barrada) aquelas que forem iguais a 0 (zero). Efetuar a somatria de todos os produtos.

Exemplo : Desejamos construir um circuito digital que funcione conforme a tabela verdade abaixo : A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 0 1 0 0 0 0 1 Primeiramente marcamos as linhas nas quais a sada seja igual a 1.

O segundo passo escrever as variveis de cada linha na forma de produto, marcando as iguais a zero como complementares (barradas). Temos na primeira linha A=0;B=0 e C=0

Ento o produto da primeira linha ser

(A .B .C)

Na segunda linha marcada temos A = 0 ; B = 1 e C = 0 Ento o produto da segunda linha ser

(A .B .C)

Na terceira linha marcada temos A = 1 ; B = 1 e C = 1 Ento o produto da terceira linha ser

(A .B .C)

Basta agora efetuar a somatria dos produtos obtidos. A expresso lgica do circuito desejado :

S = (A .B .C)+(A .B .C)+(A .B .C)

O circuito que executa esta expresso lgica mostrado na figura :

13

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Outro Exemplo : Determinar o circuito digital que execute a tabela verdade mostrada abaixo : A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 0 0 0 0 1 1 1 Primeiramente marcamos as linhas em que a sada igual a 1

Seo 3

O segundo passo escrever as variveis de cada linha na forma de produto, marcando as iguais a zero como complementares (barradas). Temos na primeira linha A=0;B=0 e C=0

Ento o produto da primeira linha ser

(A .B .C)

Na segunda linha marcada temos A = 1 ; B = 0 e C = 1 Ento o produto da segunda linha ser

(A .B .C)

Na terceira linha marcada temos A = 1 ; B = 1 e C = 0 Ento o produto da terceira linha ser

(A .B .C)

Na terceira linha marcada temos A = 1 ; B = 1 e C = 1 Ento o produto da terceira linha ser

(A .B .C)

Basta agora efetuar a somatria dos produtos obtidos. A expresso lgica do circuito desejado :

S = (A .B .C)+(A.B .C)+ (A .B . C)+(A.B .C)

O circuito que executa esta expresso lgica mostrado na figura :

14

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :
1) Determinar o circuito digital que execute a tabela verdade mostrada abaixo : A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 0 0 1 0 0 1 1

Seo 3

2) Determinar o circuito digital que execute a tabela verdade mostrada abaixo : A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1

15

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 3

16

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Equivalncia entre Blocos Lgicos

Seo 4

Conforme foi visto na lio anterior, durante a obteno de circuitos lgicos a partir da sua tabela verdade, comum que seja necessrio utilizar portas lgicas com inversores nas entradas, porm, no so fabricados circuitos integrados com essas caractersticas. Nesses casos possvel substituir um bloco lgico pelo seu bloco equivalente, a fim de reduzir o nmero de componentes do circuito. Observe a figura abaixo. Uma porta E com inversores nas suas entradas no existe comercialmente. Seria ento necessrio utilizar trs componentes, ou seja, uma Porta E mais dois

inversores : Para evitar o uso de trs componentes, podemos substituir a porta E com dois inversores nas entradas pelo seu bloco equivalente (porta NOU) conforme mostra a figura : Para comprovar a equivalncia entre esses dois blocos, basta confrontar as suas respectivas tabelas verdade.

Porta E c/ Inversores
A 0 0 1 1 B 0 1 0 1 A 1 1 0 0 B 1 0 1 0 S 1 0 0 0

Porta NOU
A 0 0 1 1 B 0 1 0 1 S 1 0 0 0

S=A. B

S=A+B

A tabela abaixo mostra as equivalncias entre blocos lgicos mais utilizadas :

15

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Circuitos Combinacionais Circuito OU Exclusivo :

Seo 4

O circuito combinacional OU Exclusivo possui a seguinte caracterstica : quando suas entradas estiverem em um mesmo nvel lgico, a sada estar baixa (nvel lgico zero) e quando as entradas estiverem em nveis lgicos diferentes, a sada estar alta (nvel lgico um). A tabela verdade do circuito OU Exclusivo mostrada abaixo : OU Exclusivo A B S 0 0 0 1 0 1 1 1 0 0 1 1

Utilizando a tcnica de obteno do circuito atravs da tabela verdade, chegamos ao seguinte circuito lgico :

S = (A .B) + (A . B)

Porta OU Exclusivo ou EXOR

So fabricados circuitos integrados contendo portas EXOR. A figura abaixo mostra dois exemplos de CIs disponveis no comrcio de componentes eletrnicos :

Simbologia ASA

Simbologia ABNT

A expresso lgica executada pela porta EXOR

S=A

B ( l-se A OU Exclusivo B )

Porta EXNOR ou circuito Coincidncia

O circuito Coincidncia ou EXNOR funciona exatamente da forma contrria ao circuito OU Exclusivo, ou seja, a sada estar em nvel lgico um apenas quando os nveis lgicos das entradas for igual (coincidirem). Podemos ento comparar o circuito coincidncia com um circuito OU Exclusivo mais um inversor. Coincidncia A B S 1 0 0 0 0 1 0 1 0 1 1 1 A tabela verdade e o smbolo do componente so mostrados na figura :

equivalncia

Simbologia ASA

Simbologia ABNT

A expresso lgica do circuito coincidncia 16

S= A

B (l-se A coincidncia B)
Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 4

Exerccios Propostos :
Utilizando a equivalncia entre blocos lgicos, simplifique os circuitos abaixo : 1)

2)

17

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Simplificao de Circuitos com lgebra Booleana

Seo 5

Nas lies anteriores foram descritas as tcnicas de obteno de circuitos lgicos atravs de sua tabela verdade, porm, os circuitos obtidos com esta tcnica podem ser simplificados, de forma que o circuito final utilize um nmero menor de componentes. As tcnicas de simplificao ou minimizao, aplicadas a circuitos lgicos, permitem que os mesmos fiquem menores, mais baratos, mais fceis de construir e ocupem menos espao. A lgebra Booleana um conjunto de Postulados, Propriedades, Teoremas e Identidades para simplificao matemtica de expresses Booleanas. As variveis utilizadas nessas expresses so variveis binrias, ou seja, podem assumir apenas dois valores numricos distintos (zero ou um). As regras que compem a lgebra Booleana so apresentadas no quadro abaixo :

19

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exemplo de Aplicao : Desejamos construir um circuito lgico atravs da sua Tabela Verdade mostrada abaixo : A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 0 0 0 1 1 1 1

Seo 5

Sua expresso lgica S = A . B . C + A . C + A . B

Primeiramente colocamos a varivel A em evidncia : S = A . (B . C + ( C + B ) ) Aplicando o Teorema de Morgan : S = A . ( B.C + ( B.C ) )

Circuito antes da simplificao

Observe que entre parnteses existe a soma de uma varivel mais o seu complemento :

Fazendo B.C = X , teremos :

S=A.(X+X)

Aplicando a identidade da Adio, temos que : ( X + X ) = 1. Ento

S=A
Portanto, o circuito todo pode ser substitudo por um fio conduzindo a varivel A.

Circuito aps a simplificao

20

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 5

Exerccios Propostos :
1) Simplificar a Expresso Booleana gerada pela Tabela Verdade mostrada abaixo : a) A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 0 1 1 1 0 1 0

b) Simplifique a Expresso Lgica : S = ( A + B + C ) . ( A + B + C )

21

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 5

22

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 6

Simplificao de Expresses Booleanas pelo Diagrama de Veitch-Karnaugh

A simplificao de expresses lgicas pela lgebra Booleana eficiente, porm, uma tcnica mais difcil e demorada. Uma outra forma de realizar essa simplificao Diagrama de Veitch-Karnaugh. um processo grfico relacionado com a tabela verdade do circuito, de forma que os agrupamentos de variveis permitem a simplificao. A figura abaixo mostra o Diagrama de Veitch-Karnaugh para duas variveis : Em uma Tabela Verdade envolvendo duas variveis existem quatro combinaes possveis para A e B : So elas - 00 , 01 , 10 e 11 Para saber o nmero de combinaes possveis basta utilizar a frmula :

N = 2 n , onde N = Nmero de Combinaes

n = Nmero de Variveis ento N = 2 = 4 combinaes possveis Cada quadrado do diagrama est relacionado com uma das combinaes da Tabela Verdade do circuito. Para sua utilizao basta preencher o diagrama com os valores das sadas nos seus respectivos lugares. A figura abaixo mostra como so divididas as regies no diagrama :
2

Exemplo de Aplicao :
Desejamos obter a simplificao do circuito cuja Tabela Verdade mostrada abaixo : A 0 0 1 1 B 0 1 0 1 S 0 1 1 1 Pela tcnica estudada anteriormente chegamos ao seguinte circuito :

Para simplificar a expresso utilizando o diagrama de Veitch-Karnaugh, basta colocar os valores das sadas nos seus respectivos campos, observando a formao de pares na horizontal ou na vertical : Observe que, aps o preenchimento do diagrama, podemos agrupar dois pares de variveis iguais a 1, um na horizontal Regio A e outro na vertical Regio B. O resultado da simplificao ser :

S=A+B

gerando o seguinte circuito simplificado :

23

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Diagrama de Veitch-Karnaugh para expresses com trs variveis

Seo 6

A utilizao do diagrama em expresses de trs variveis semelhante descrita na lio anterior, porm, com 3 variveis de entrada, sero oito combinaes diferentes. O diagrama para 3 variveis mostrado na figura abaixo :

Assim como no diagrama para duas variveis, os valores da sada na tabela verdade devero ser colocados no seu campo respectivo . A diferena principal deste diagrama que poderemos agrupar as variveis iguais a 1 em quadras e em pares. Cada quadra envolve apenas uma regio, enquanto que um par estar contido em duas regies diferentes. Quanto maior for o agrupamento, mais simples ser o circuito final obtido. A figura abaixo mostra as possveis regies de agrupamento no diagrama :

Exemplo de Aplicao :
Simplificar o circuito gerado pela Tabela Verdade Abaixo : A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 0 1 1 1 0 1 0 O circuito obtido pela tabela mostrado na figura :

Para obter o circuito simplificado basta utilizar o diagrama de Veitch-Karnaugh : Observe que existe uma quadra na regio C e um par nas regies A .B A sada ser : S = A.B + C

O circuito simplificado mostrado na figura abaixo :

24

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :

Seo 6

Simplifique pelos diagramas de Veitch-Karnaugh os circuitos gerados pelas Tabelas mostradas abaixo : a) A 0 0 1 1 B 0 1 0 1 S 1 1 1 0

b) A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 0 1 1 1 1 0

c)

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

S 1 1 0 1 0 1 0 1

25

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 6

26

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Diagrama de Veitch-Karnaugh para expresses com quatro variveis

Seo 7

Apesar de mais complexo, a forma de utilizao do diagrama para quatro variveis a mesma dos apresentados nas lies anteriores. Abaixo mostrado o diagrama e as regies envolvidas na simplificao :

importante observar a forma correta de preenchimento do diagrama, para evitar a obteno de resultados incorretos. Na prtica, os valores da tabela verdade devem ser colocados sempre de fora para dentro, ou seja, o primeiro campo a ser preenchido o superior esquerda, e o ltimo o terceiro campo da terceira linha. A principal diferena deste diagrama que podemos obter grupos de oito (oitavas), quatro (quadras) e dois (pares). As oitavas envolvem apenas uma regio ou varivel, enquanto que as quadras envolvem duas regies e os pares trs regies. Quanto maiores os agrupamentos obtidos, mais simples sero os circuitos finais obtidos.

Exemplo de Aplicao :
Vamos obter o circuito que funcione segundo a Tabela Verdade mostrada abaixo : A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 1 1 0 1 1 1 0 1

Observe a seqncia correta para preenchimento do diagrama.

Iniciamos com o campo superior esquerdo, seguindo na mesma linha at o centro do diagrama :

Depois da direita para a esquerda, completando a primeira linha :

28

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Depois na segunda linha, da esquerda para a direita, at o centro :

Seo 7

Completamos a segunda linha da direita para a esquerda, sempre de fora para dentro :

Para manter a seqncia, iniciamos agora na Quarta linha, at o centro :

Agora da direita para a esquerda :

Os mesmos passos devem ser seguidos para a terceira e ltima linha :

At obtermos o diagrama completo :

Observe que podemos agrupar uma oitava na regio D, uma quadra nas regies A.C e um par nas regies A . B.C, gerando a seguinte expresso :

S = D + A . C + A. B .C

O circuito final obtido aps a simplificao mostrado na figura abaixo :

29

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :
1) Simplifique os circuitos gerados pelas Tabelas abaixo : a) A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 1

Seo 7

b)

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

S 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1

30

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Cdigo BCD 8421

Seo 8

O cdigo BCD 8421 muito utilizado em circuitos contadores. Nada mais do que a relao entre os nmeros Decimais e Binrios, podendo tambm haver a relao com os nmeros Hexadecimais. Na tabela abaixo mostrada esta relao : Cdigo BCD 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F

Decodificadores
Decodificadores so circuitos lgicos construdos com a finalidade especfica de converter um determinado cdigo ou sistema de numerao em outro. Os decodificadores mais utilizados em eletrnica digital so os decodificadores para Display ou indicador de sete segmentos. Atravs desse componente podemos converter para a forma visual uma informao do cdigo BCD 8421 em decimal. A figura abaixo mostra um exemplo de utilizao :

O funcionamento do circuito bastante simples. Por exemplo, caso os nveis lgicos ABCD na entrada do decodificador sejam 0101 respectivamente (equivale a 5 decimal), o circuito far com que os LEDs a, c, d, f, g acendam, desenhando no indicador o nmero 5. Os resistores ligados entre o decodificador e o display servem para limitar a corrente nos LEDs impedindo que sejam danificados. Como o decodificador possui sete sadas, internamente existem tambm sete circuitos lgicos independentes, sendo um para cada sada.

31

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 8

Podemos obter esses circuitos atravs do diagrama de Veitch-Karnaugh como mostra o exemplo abaixo : Para determinar o circuito lgico que comanda o LED utilizar o diagrama de Veitch-Karnaugh : ABCD a . A partir da tabela verdade podemos

ex.
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 0 1 2 3 4 5 6 7 8 9 A B C D 1 0 1 1 0 1 0 1 1 1

Observe que para representar de A a F em hexadecimal foi adotada a condio irrelevante, representada com o smbolo . Isto significa que qualquer resultado apresentado na sada ser indiferente para ns, pois o circuito est sendo construdo para representar apenas os valores decimais de zero a nove. O circuito obtido representado na figura abaixo :

32

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :

Seo 8

1) Determine os circuitos lgicos usados em um decodificador BCD 8421 para display de sete segmentos que represente os smbolos da forma mostrada abaixo :

Cdigo BCD 8421 Sa Sb Sc Sd Se Sf Sg 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

33

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 8

34

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Circuitos Aritmticos

Seo 9

Vimos nas lies anteriores que os circuitos e portas lgicas executam funes matemticas. Os circuitos que estudaremos agora fazem parte de um grupo muito importante, utilizado como base na construo da ULA (Unidade Lgica e Aritmtica) dos computadores. A ULA um circuito lgico contido nos microprocessadores e microcontroladores, responsvel pela execuo das operaes lgicas ( E. OU, NO, NE, NOU, EXOR e EXNOR) e aritmticas durante o processamento de dados.

Circuito meio Somador :

Para construir um circuito capaz de executar a soma de dois nmeros binrios de um dgito ( 1 Bit) podemos utilizar o diagrama de Veitch-Karnaugh. Observe a tabela verdade desta operao mostrada abaixo : A B 0 0 1 1 0 1 0 1 Soma (S) 0 1 1 0 Transporte (Ts) 0 0 0 1

0+0=0 0+1=1 1+0=1 1 + 1 = 0 e vai um

Fazendo a simplificao para as duas sadas do circuito, chegamos ao seguinte resultado :

A Soma

S= A B

(A OU Exclusivo B)
Ts = A . B

O Transporte Ts (Tambm chamado de Carry ou Vai Um ) O circuito do Meio Somador mostrado na figura abaixo :

Circuito Somador Completo :

Para executar a soma de nmeros binrios de mais de um dgito ( Bit ), necessrio que o circuito possa receber o transporte ( Estouro ou Carry) do dgito anterior, caso o mesmo ocorra. Observe o Exemplo abaixo :

1 1 0 0 1 1 0 0 0 1 + 0 1 0 0 Ao realizarmos a soma do primeiro dgito da direita, teremos a soma 1 + 1 = 0 , com ocorrncia de Estouro ou transporte de uma unidade para o segundo dgito. O mesmo ocorre na soma do segundo dgito

Podemos ento montar a tabela verdade para este circuito, sendo que sero necessrias trs entradas, as variveis A e B que sero somadas e a entrada do transporte do dgito anterior Te. Como sadas teremos o resultado da soma S = A + B e o transporte ou Carry para o prximo dgito Ts. Prof. Valdir Dugo Zaragoza 35

Eletrnica Digital

Seo 9

B Te S Ts 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 Aplicando o diagrama de Veitch-Karnaugh para as sadas teremos : S e Ts,

O circuito Somador Completo obtido mostrado na figura abaixo :

Utilizando os blocos Meio Somador e Somador Completo possvel construir circuitos Somadores de tantos dgitos ou Bits quantos forem necessrios. A figura abaixo mostra um exemplo de um Somador de n Bits :

36

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Circuito Meio Subtrator

Seo 9

Assim como no caso da soma, possvel construir um circuito capaz de efetuar a subtrao entre dois nmeros binrios. Caso estes nmeros sejam de apenas um bit (dgito) utilizaremos o circuito Meio Subtrator. A operao de subtrao entre nmeros binrios mostrada no quadro abaixo : A B 0 0 1 1 0 1 0 1 Subtrao (S) 0 1 1 0 Transporte (Ts) 0 0 0 1

0-0=0 0 - 1 = 1 e empresta um 1-0=1 1-1=0

Utilizando o diagrama de Veitch-Karnaugh para as duas sadas, chegamos ao seguinte resultado :

A Subtrao

S=A B

(A OU Exclusivo B)
Ts = A . B

O Transporte Ts ( Empresta Um )

O circuito do Meio Subtrator mostrado na figura abaixo :

Circuito Subtrator Completo :

utilizado para efetuar a subtrao entre dois nmeros binrios quando for preciso levar em considerao a ocorrncia de emprstimo na subtrao do dgito anterior. Ser necessria a sua utilizao na subtrao entre dois nmeros que possuam mais do que um Bit. Para obter este circuito basta efetuar a simplificao pelo diagrama de Veitch-Karnaugh como foi feito no caso da Soma. B Te S Ts 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 Aplicando o diagrama de Veitch-Karnaugh para as sadas teremos : S e Ts,

O circuito Somador Completo obtido mostrado na figura abaixo :

37

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 9

Da mesma forma como foi feito na operao de Soma, podemos agrupar os blocos Meio Subtrator e Subtrator Completo para efetuar a Subtrao de nmeros binrios de tantos Bits quantos forem necessrios. A figura abaixo mostra como isso pode ser feito:

Observe que o primeiro bloco utilizado um circuito Meio Subtrator, pois na operao do primeiro dgito no h emprstimo. Do segundo at o ltimo dgito necessrio utilizar o Subtrator Completo, pois preciso levar em considerao a ocorrncia de emprstimo da subtrao do dgito anterior.

Exerccios Propostos :
38
Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 9

Desejamos construir um circuito que seja capaz de efetuar tanto a Soma como a Subtrao entre dois nmeros binrios de n Bits. Para isso necessrio que o circuito possua uma entrada adicional para definir qual ser a operao a ser executada. Chamaremos esta entrada de M. Complete a tabela verdade deste circuito (Somador/Subtrator) e determine a sua configurao utilizando o diagrama de VeitchKarnaugh.

Tabela Verdade do circuito Somador / Subtrator M 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Te 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S Ts

Soma (M = 0)

Subtrao (M = 1)

39

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 9

40

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Circuito Integrado Temporizador (Timer) 555

Seo 10

Apesar de no se tratar de um componente digital, faremos agora um estudo do Timer 555. Este circuito Integrado largamente utilizado como base de marcao de tempo em circuitos analgicos e tambm em circuitos digitais. Devido sua grande versatilidade, o Timer 555 tornou-se um padro Industrial, podendo ser utilizado de inmeras formas e configuraes diferentes. Seu cdigo comercial pode mudar conforme o fabricante, porm o nmero 555 comum a todos eles. Podemos citar como exemplo o LM 555, o NE 555, o A 555, etc. A figura abaixo mostra o diagrama esquemtico simplificado do CI 555 :

Encapsulamento DIL (Dual in Line)

Para que possamos compreender melhor o funcionamento do circuito, faremos um estudo de cada uma das partes que o formam. Observando a figura podemos identificar os blocos utilizados na construo do Circuito Integrado : Dois Amplificadores operacionais funcionando como Comparadores de Tenso Um Flip-Flop tipo RS Um Divisor de Tenso formado por trs Resistores de 5 K Um transistor utilizado como Chave

- Comparadores de Tenso : O funcionamento dos Comparadores de Tenso neste circuito bastante simples. Observe a figura

: O componente possui duas entradas (Inversora - e No Inversora + ) e uma sada. O nvel de tenso na sada poder ser alto (1) ou baixo (0), dependendo do nvel de tenso nas entradas. A sada ser alta ( 1 ou +Vcc) sempre que a tenso na entrada Inversora + for mais alta do que a tenso na entrada No Inversora -. No CI 555 so utilizadas duas tenses de referncia nos comparadores : Vcc e 2.Vcc conforme veremos adiante. 3 3

40

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Divisor de Tenso :

Seo 10

formador por trs Resistores de 5 K . Sua funo fornecer as tenses de referncia para os Comparadores de Tenso. Sobre cada um dos resistores ser aplicada uma tenso igual a um tero da tenso de alimentao Vcc.

Sendo assim, entre o terminal do Terra e o primeiro resistor (ponto A) teremos uma tenso igual a um tero de Vcc (Vcc/3) aplicada entrada No Inversora do primeiro comparador (Disparador). Entre o terminal do Terra e o segundo resistor (ponto B) teremos uma tenso igual a dois teros da tenso de alimentao (2.Vcc/3) que aplicada ao segundo comparador (Controle).

Flip-Flop Tipo RS :
Este componente ser estudado com maiores detalhes posteriormente, porm, para que possamos compreender o funcionamento do CI 555 faremos uma breve anlise do seu funcionamento. Trata-se de um componente Digital biestvel, ou seja, suas sadas podem assumir apenas dois nveis de tenso ou nveis lgicos ( zero ou um). As sadas so complementares. Enquanto Q estiver em nvel lgico zero, a sada complementar Q estar em nvel lgico um e vice-versa.

Quando a entrada S (Set) receber um nvel lgico igual a um, a sada Q ser levada para nvel lgico um, ou seja, a operao Set leva a sada Q para o nvel de tenso igual a Vcc. Quando a entrada R (Reset) receber um nvel lgico igual a um, a sada Q ser levada para nvel lgico zero, ou seja, a operao Reset leva a sada Q para o nvel de tenso igual zero volts.

Transistor como Chave :

Esta uma configurao simples muito utilizada em circuitos eletrnicos. Observe que o resistor de base do transistor est conectado sada Q do Flip-Flop. Quando a sada Q estiver em nvel lgico um, far com que a corrente de base leve o transistor saturao, ou seja, a chave entre coletor e emissor ser fechada, aterrando o terminal de coletor do transistor. Este transistor utilizado para descarregar capacitores externos utilizados como base de tempo.

41

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Multivibrador Monoestvel com CI 555 :

Seo 10

Nesta configurao o 555 utilizado como temporizador simples, ou seja, uma vez disparado o pino 2, a sada permanecer em nvel lgico um (alta) at que transcorra o tempo determinado pelo resistor e capacitor externos. O disparo do Monoestvel ocorrer toda vez que o pino 2 do CI for levado a zero volts. A figura abaixo mostra o diagrama esquemtico desta configurao : Enquanto o circuito no for disparado, a sada Q do FlipFlop interno em nvel lgico um far com que o transistor de descarga permanea saturado, impedindo que o capacitor externo C seja carregado atravs do resistor externo R. A permanecer em zero volts. Quando ocorrer o disparo, a tenso no pino 2 ser inferior a um tero da alimentao Vcc, ativando o comparador interno de disparo e provocando a operao de Reset no Flip-Flop interno. sada

Nesse momento a sada (Pino 3) ser levada a nvel lgico um (Vcc) e o transistor de descarga entrar na regio de corte, permitindo que o capacitor C possa ser carregado pelo resistor R. Esta situao ser mantida at que o capacitor atinja uma carga ligeiramente maior do que dois teros da tenso de alimentao, o que ativa o comparador de controle e provoca a operao de Set no Flip-Flop interno. A sada ento retorna ao nvel lgico zero e o transistor interno satura, descarregando o capacitor C atravs do pino 7 do CI. Resumindo, a sada ativada no momento do disparo, permanecendo assim durante o tempo de carga do capacitor, retornando ento ao estado inicial. importante observar que o pino 4 deve ser mantido em nvel lgico alto (+Vcc) para permitir o funcionamento do circuito. O perodo de tempo do circuito pode ser calculado pela expresso :

T = 1,1 R.C
Onde : T = Perodo de tempo em segundos R = Valor do Resistor externo em Ohms C = Valor do Capacitor externo em Farad

A figura abaixo mostra as formas de onda do Multivibrador Monoestvel :

42

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Multivibrador Astvel com CI 555 :

Seo 10

Esta configurao utilizada com muita freqncia como gerador de pulsos (Clock) para circuitos Digitais. Diferente do Monoestvel, este circuito no necessita de disparo, gerando uma seqncia de pulsos retangulares contnua. Para interromper a seqncia de pulsos, basta levar o pino 4 do CI (Reset) a nvel lgico zero (zero volts) . Seu funcionamento no muito diferente do Monoestvel. Quando o capacitor estiver descarregado, a tenso no pino 2 ser menor do que um tero de Vcc, provocando o Reset do Flip-Flop interno. Isto leva a sada (pino 3) a nvel lgico 1 e corta o transistor interno, permitindo que o capacitor inicie seu ciclo de carga atravs de R1 e R2. Quando a tenso no capacitor ultrapassar dois teros de Vcc, o comparador de controle efetua a operao de Set no Flip-Flop interno, levando a sada a zero e saturando o transistor interno, fazendo com que o capacitor inicie seu ciclo de descarga atravs de R2 pelo pino 7 do CI . o capacitor ter sua tenso reduzida at que a mesma seja ligeiramente inferior a um tero de Vcc, o que ativa o comparador de disparo e provoca o Reset do Flip-Flop interno, iniciando outro ciclo. Observe na figura que o capacitor C carregado atravs de R1 e R2 , enquanto que a descarga e feita apenas atravs de R2 . Isto faz com que o tempo de carga seja maior do que o tempo de descarga, provocando uma assimetria no sinal de sada, ou seja, a sada permanece mais tempo em nvel alto do que em nvel baixo. Esta assimetria pode ser observada nas formas de onda do circuito mostradas na figura abaixo :

Da forma como o circuito est configurado, a assimetria do sinal pode variar entre 50% e 100%. A relao entre o tempo em que a sada est alta e o perodo do sinal e expresso na equao abaixo :

D = H .100% T
Como a relao de assimetria depende dos valores dos resistores :

D=

R1 + R2 .100% R1 + 2.R2 T=H+L

Podemos ento determinar os tempos H e L pela equao :

Como

f =

1,44 _ (R1 + 2.R2).C

ento

T = (R1 + 2.R2).C_ 1,44

Com essas expresses possvel determinar todos os perodos de tempo dos sinais gerados pelo circuito.

43

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Oscilador Controlado pela Tenso (VCO) :

Seo 10

Podemos controlar a freqncia de oscilao do Multivibrador astvel atravs do pino 5 do Circuito Integrado. Lembre-se que o pino 5 est conectado Entrada Inversora do Comparador Interno de Controle. Variando a tenso neste terminal, mudamos o valor da tenso de controle, alterando o tempo de carga do capacitor externo. A figura abaixo mostra um exemplo desta aplicao : Observe que o pino 5 foi conectado ao ponto central de um potencimetro, o qual funciona como um divisor de tenso. Alterando a posio do potencimetro, provocamos uma mudana na tenso fornecida ao terminal de controle do Circuito integrado. Caso essa tenso seja maior, far com que o capacitor demore mais tempo para atingi-la, aumentando o perodo e reduzindo a freqncia do sinal gerado pelo oscilador. A tenso de controle pode ser fornecida por um potencimetro ou por circuitos ativos mais complexos. A principal aplicao desse tipo de circuito so os Circuito de Fase Locada, tambm chamados de PLL .

Limitaes do 555 :
A desenvolver projetos com o CI 555 necessrio respeitar suas limitaes. A seguir so fornecidas as especificaes do TLC555M e do TLC555C fabricados pela Texas Instruments :
R1 + R2 < 3,3 M R1 e R2 > 1 K C > 500 pF Corrente de Alimentao a 15 V = 360 A Tenso de Alimentao - 4,5 V < Vcc < 18 V Dissipao Total = 600 mW Freqncia Mxima = 2,1 MHz Corrente Mxima de Sada 100 mA

Exerccios Resolvidos :
1) Determine o tempo em que o LED do circuito abaixo permanecer aceso aps o disparo e qual o valor do resistor R para que a corrente no mesmo seja de 20 mA. O tempo em que o LED permanecer aceso determinado pela expresso estudada acima : T = 1,1 R.C importante observar que os valores do resistor e do capacitor devem ser convertidos para Ohms e Farads respectivamente, ento : T = 1,1 . 100x10 .100x10 Ento
3 -6

ou T = 1,1 . 100000. 0,0001

T = 11 segundos

O valor do resistor limitador de corrente do LED calculado pela frmula abaixo. Considerando uma queda de tenso no LED de 1,8 V e convertendo a corrente para Ampres: R = Vcc Vd _ = IL 12 1,8 _ = 510 0,02 44
Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 10

2) Dado o circuito abaixo, desenhe os grficos das formas de onda das tenses de sada (pino 3) e de carga do capacitor (pinos 2 e 6 ) : Para desenhar a forma de onda da tenso de carga do capacitor, precisamos determinar as tenses mxima e mnima atingidas. VMax = 2.Vcc = 3 VMin = Vcc = 3 2 . 12 = 8 v 3

12 = 4 v 3

Para o grfico da tenso de sada necessrio calcular os perodos e a relao de assimetria :

O Perodo total do sinal T = (R1 + 2R2).C = (1000+20000).0,0001 = 1,458 s 1,44 1,44 A relao de assimetria D = (R1 + R2) .100% = 11000 .100% = 52,4% (R1 + 2.R2) 21000 Podemos ento determinar o tempo em que a sada permanece alta : H= D.T 100 = 52,4 . 1,458 = 0,764 s 100

O tempo em que a sada permanece baixa : L = T H L = 1,458 0,764 = 0,694 s Observe que a assimetria est muito prxima de 50%, pois o valor de R2 muito maior do que o valor de R1. O grfico das tenses mostrado na figura abaixo:

45

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :

Seo 10

1) Determine o valor do resistor R1 no circuito abaixo para que o LED permanea aceso por 1 minuto e 50 segundos aps o pulso de disparo e qual o valor de R para que a corrente no mesmo seja de 10 mA.

1) Determine o valor do capacitor C para que o circuito abaixo oscile em uma freqncia de 1 KHz e desenhe os grficos das tenses de sada e de carga do capacitor.

46

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 10

47

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Flip-Flop RS :
A Eletrnica Digital pode ser dividida para efeito de estudos em duas partes : -

Seo 11

Lgica Combinacional - baseada em circuitos que possuem apenas uma sada, sendo que a sada depende exclusivamente das variveis de entrada.

Lgica Seqencial - baseada em circuitos nos quais o estado da sada depende das variveis de entrada e tambm do estado anterior da sada, o qual permanece armazenado.

Os Flip-Flops so componentes construdos com portas lgicas, sendo a base da lgica seqencial. Possuem basicamente duas sadas e duas entradas, alem de entradas auxiliares de controle. So chamados de componentes biestveis, pois as sadas podem assumir dois nveis estveis. Os nveis lgicos das sadas ficam armazenados enquanto no houver alterao nas entradas e a alimentao eltrica for mantida. Essa capacidade de reter nmeros binrios permite que o Flip-Flop seja muito utilizado como clula bsica em circuitos de Memria de Computadores. A figura abaixo mostra a configurao bsica do Flip-Flop (FiFo) RS :

Podemos montar a tabela verdade do circuito levando em considerao os estados das variveis de entrada (R e S) e o estado anterior da sada Q (Qa ou Q anterior) . Para S e R iguais a zero, a sada Q assumir o mesmo valor anterior da sada, ou Qa. Para S = 0 e R = 1, a sada Q assumir o valor igual a zero, qualquer que seja o seu estado anterior. Para S = 1 e R = 0, a sada Q assumir o valor igual a um, qualquer que seja o seu estado anterior. Um problema ocorrer quando as entradas S e R forem iguais a um. Observe na figura. R e S iguais a um fazem com que ambas as portas NE do circuito recebam zero nas suas entradas. Como a porta NE efetua a operao de produto, zero multiplicado por qualquer nvel lgico recebido pelos elos de realimentao faz com que as sadas de ambas as portas sejam iguais a um. Esta uma situao de instabilidade, pois as sadas do FiFo Q e sua sada complementar Q estaro no mesmo nvel lgico. portanto um estado no permitido. A tabela verdade do Flip-Flop RS mostrada abaixo :

Onde : Qf = Estado final da sada Q Qa = Estado anterior da sada Q R e S = Entradas Set e Reset

49

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Flip-Flop RS comandado por um pulso de Clock :

Seo 11

O circuito estudado anteriormente possui o inconveniente de alterar o nvel lgico das sadas instantaneamente caso haja alterao nas entradas S e R. Isto possvel adicionando uma lgica de controle conforme mostra a figura abaixo :

Neste circuito podero ocorrer alteraes nos nveis lgicos das entradas S e R sem que haja alterao na sada. Isto ocorre porque as duas portas NE das entradas impedem que essas alteraes sejam transferidas para a parte posterior do circuito. Somente haver alterao na sada caso seja aplicado um nvel de tenso igual a um no terminal de Clock. Isto faz com que os nveis complementares das entradas S e R sejam aplicados parte posterior do FiFo, provocando a alterao apropriada na sada. Para tornar a representao mais simples, passaremos a utilizar para o FiFo RS o smbolo mostrado na figura abaixo :

Flip-Flop JK :
O FiFo RS possui um estado no permitido para as entradas, ou seja, vai para uma situao instvel quando as entradas R e S forem iguais a um. Este problema solucionado com o Flip-Flop JK. Isto conseguido realimentando-se o Flip-Flop RS da maneira mostrada na figura abaixo :

Podemos observar que a realimentao atravs das portas E far com que o valor assumido pela sada quando as entradas J e K forem iguais a um ser o complemento do nvel lgico anterior da sada.

A tabela verdade do FiFo JK e seu smbolo so mostrados abaixo :

50

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Flip-Flop JK Mestre - Escravo (Master/Slave)

Seo 11

Conforme estudamos anteriormente, o Flip-Flop JK resolve o problema apresentado no Flip-Flop RS de possuir uma situao de instabilidade. A presena do terminal de Clock tambm torna o circuito melhor, pois permite que a mudana de estado na sada somente ocorra quando este terminal estiver em nvel lgico um. Depois de todas essas melhorias, ainda pode ocorrer uma situao inconveniente no circuito. Enquanto a entrada de Clock estiver em nvel lgico um, mudanas de estado nas entradas, provocadas por rudo ou no, podem alterar o estado da sada. O Flip-Flop JK Mestre Escravo (Master/Slave) tem por finalidade impedir que esse problema ocorra. A figura abaixo mostra a sua configurao bsica :

Observe na figura que o circuito dividido em duas partes : A primeira trata-se de um Flip-Flop JK bsico, funcionando como Mestre ou comandando a segunda parte formada por um Flip-Flop RS (Escravo). Entre os terminais de Clock do Mestre e do Escravo encontra-se um inversor . Quando o circuito receber um pulso de Clock, o Mestre estar pronto para receber os nveis lgicos nas entradas J e K, enquanto que o terminal de Clock do Escravo ser mantido em nvel lgico zero, impedindo que qualquer variao nas entradas seja transferida para a sada. Uma vez posicionadas as entradas, o Clock levado a nvel lgico zero, bloqueando as entradas J e K e mudando o Clock do escravo de zero para um. Nesse momento, os nveis lgicos presentes nas sadas do Circuito Mestre so transferidas para a sada do circuito Escravo sem possveis perturbaes causadas por rudos.

Flip-Flop JK com entradas Preset e Clear :

Em muitas aplicaes preciso estabelecer uma condio inicial aos Flip-Flops. Para isso foram acrescentados ao circuito os terminais de Preset e Clear. Sua funo muito simples. Quando o terminal de Preset for levado a nvel lgico zero, far com que o circuito assuma um valor inicial para a sada Q igual a um. O terminal Clear (tambm chamado de Reset) funciona de forma exatamente contrria, ou seja, uma vez levado a zero faz com que a sada Q do circuito assuma o nvel lgico zero. A figura abaixo mostra como isso feito :

51

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Flip-Flop Tipo T

Seo 11

O Flip-Flop Tipo T um caso particular do FiFo JK. conseguido simplesmente conectando as duas entradas J e K em Curto-circuito. Neste caso teremos apenas duas situaes para as entradas, ou seja, ambas iguais a zero ou iguais a um. A figura abaixo mostra o FiFo tipo T e sua respectiva Tabela Verdade :

Resumindo, mostramos abaixo o smbolo e a Tabela Verdade do FiFo Tipo T :

Flip-Flop Tipo D
O Flip-Flop Tipo D outro caso particular do FiFo JK. conseguido simplesmente aplicando nveis lgicos complementares (invertidos) s duas entradas J e K . Neste caso teremos tambm apenas duas situaes para as entradas, ou seja, J = 0 e K = 1 ou J = 1 e K = 0. Isso conseguido interligando as entradas J e K atravs de um inversor como mostra a figura abaixo :

Resumindo, mostramos abaixo o smbolo e a Tabela Verdade do FiFo Tipo D :

52

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :
1) Qual a diferena entre Lgica Combinacional e Lgica Sequencial ?

Seo 11

2) O que so Componentes Biestveis ?

3) Quais as variveis que determinam o estado da sada de um Flip-Flop?

4) Qual a vantagem de um Flip-Flop RS possuir um terminal de comando por pulso (Clock) ?

5) Explique a diferena entre um Flip-Flop RS e um Flip-Flop JK .

6) Qual a diferena entre um Flip-Flop JK simples e um Flip-Flop JK Mestre-Escravo ?

7) Para que servem as entradas Preset e Clear em um Flip-Flop ?

8) Descreva as diferenas entre o Flip-Flop JK , o Flip-Flop Tipo T e o Flip-Flop Tipo D .

53

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 11

54

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Registrador de Deslocamento (Shift Register)

Seo 12

Como vimos na lio anterior, o Flip-Flop pode armazenar uma informao na forma de um nmero binrio de um Bit (dgito). Nos casos em que for necessrio armazenar uma informao com um nmero maior de Bits, o Flip-Flop ser insuficiente, sendo necessria a utilizao do Shift Register. um circuito bastante simples, sendo construdo com Flip-Flops RS ou JK Master/Slave de forma que as sadas do Flip-Flop anterior alimentem as entradas do Flip-Flop seguinte. Alm de armazenar uma informao binria, o Registrador de Deslocamento capaz de efetuar a converso srie-paralelo e paralelo-srie. A figura abaixo mostra um Shift Register bsico de quatro Bits :

Nesta configurao o circuito capaz de armazenar uma informao binria de quatro Bits, sendo que a entrada feita de forma serial, enquanto que a sada paralela. Por exemplo, caso se queira armazenar o nmero binrio 1011. Devemos injetar o Bit menos significativo na entrada do circuito e aplicar um pulso no terminal de Clock. Sendo a entrada J igual a um seu complemento (zero ) ser aplicado entrada K pelo inversor. Observe que o primeiro Flip-Flop est configurado como Flip-Flop Tipo D. Ao receber o pulso de Clock, faz com que a sada Q seja igual entrada J, ou seja, ocorre uma cpia do nvel lgico da entrada para a sada. Os demais Flip-Flops no sofrem modificao nessa primeira etapa. Na segunda etapa, as sadas do primeiro Flip-Flop alimentam as entradas do segundo. O segundo dgito do nmero a ser armazenado deve ser aplicado entrada do circuito. Aplicando-se outro pulso de Clock, o segundo Flip-Flop transfere o valor de sua entrada J para a sada, assim como o primeiro. O resultado que teremos o primeiro Bit armazenado no segundo Flip-Flop e o segundo dgito armazenado no primeiro. A figura representa esta operao :

A operao repetida para o terceiro e para o quarto Bit :

Aps o quarto e ltimo pulso de Clock, cada uma dos Flip-Flops ter armazenado um dos dgitos do nmero binrio. Este nmero permanecer armazenado at que o circuito receba um novo nmero e Prof. Valdir Dugo Zaragoza 55

Eletrnica Digital

Seo 12

enquanto a alimentao eltrica for mantida. Este princpio bsico da memria RAM Esttica (Cache) utilizada em computadores. A figura abaixo mostra como fica o circuito aps o armazenamento :

Observe que o nmero est disponvel no formato paralelo, ou seja, todos os Bits podem ser transmitidos ao mesmo tempo atravs das sadas Q3, Q2, Q1 e Q0.

Conversor Paralelo Srie :

um circuito muito semelhante ao estudado anteriormente, tendo a mesma capacidade de armazenar nmeros binrios. A diferena que a entrada do nmero a ser armazenado deve ser feita no formato paralelo, ou seja, todos os Bits do nmero so fornecidos para o circuito ao mesmo tempo. A figura abaixo mostra um circuito para armazenar um nmero de quatro Bits :

Neste circuito os Bits do nmero binrio so aplicados ao circuito pelos terminais I1, I2, I3 e I4. Quando a entrada Enable (Habilita) for levada a nvel lgico um, far com que os nveis lgicos presentes nas entradas I1, I2, I3 e I4 sejam transferidos para as sadas Q3, Q2, Q1 e Q0. Para obter os dados no formato serial, basta aplicar pulsos de Clock ao circuito, obtendo os Bits um a um na sada Q0 . Como este circuito igual ao estudado anteriormente, poder ser utilizado tanto para a converso Paralelo Srie como para a converso Srie Paralelo, bastando para isso mudar a entrada e a sada de forma adequada para a aplicao desejada. O terminal Clear serve para limpar (Reset) o circuito para que um novo nmero possa ser armazenado. Esse tipo de circuito serve para a construo de Interfaces Paralelo Serial, Serial Paralelo, Modem de computadores, etc.

56

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :

Seo 12

1) Desenhe os grficos das formas de onda nas sadas Q3, Q2, Q1 e Q0 do circuito abaixo :

2) Descreva a diferena entre o circuito conversor Srie Paralelo e o Conversor Paralelo Srie.

57

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Circuitos Contadores

Seo 13

So circuitos Digitais Seqenciais comandados por pulsos de Clock que tem como componente bsico o Flip-Flop. So utilizados para gerar uma seqncia pr determinada em circuitos divisores, seqenciamento de operaes em mquinas, contagens, etc. So divididos em dois grupos distintos : Contadores Assncronos : So aqueles em que os componentes de cada etapa so acionados por pulsos de Clock diferentes, sem que haja sincronismo entre eles.

Contadores Sncronos : So aqueles em que os componentes de cada etapa so acionados pelo mesmo pulso de Clock, ou seja, as entradas de Clock so curto circuitadas, mantendo-as em sincronismo .

Contador Assncrono Crescente :

utilizado para gerar em suas sadas o Cdigo BCD 8421 em seqncia . construdo com FlipFlops do Tipo JK com as entradas J e K mantidas em nvel lgico um, de forma que a cada pulso de Clock recebido inverte o nvel lgico da sada. necessrio utilizar Flip-Flops JK Master Slave acionados ou sensveis a rampa de descida, ou seja, a mudana no estado da sada ocorre quando a entrada de Clock perceber uma transio de um para zero. A figura abaixo mostra um circuito de quatro Bits :

A sada Q do primeiro Flip-Flop alimenta a entrada de Clock do segundo, cuja sada alimenta a entrada de Clock do terceiro, e assim sucessivamente at o ltimo. Cada um dos Flip-Flops muda o estado de sua sada quando sua entrada de Clock perceber uma transio de um para zero. Nessas condies podemos observar que o sinal de sada de cada FiFo ter a metade da freqncia do sinal de entrada. Isso permite que o FiFo possa tambm ser utilizado como Divisor por dois quando configurado dessa forma (J = K = 1). A figura abaixo mostra as formas de onda obtidas nas sadas do contador :

58

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 13

Observe que o sinal da sada Q0 possui o dobro do perodo ou a metade da freqncia do sinal de Clock, enquanto que a sada Q1 tem a metade da Freqncia de Q0 e assim por diante. No incio, antes do circuito comear a receber os pulsos de Clock, os estados das sadas Q0, Q1, Q2 e Q3 so 0000. Aps o primeiro pulso as sadas vo para 0001 gerando o Cdigo BCD 8421 como mostra a tabela abaixo:
Clock 1o 2o 3o 4o 5o 6o 7o 8o 9o 10o 11o 12o 13o 14o 15o 16o 17o 18o Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Hexa 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 1

Contador de Dcada Assncrono

Para construir um circuito capaz de contar de zero a nove (Dcada), utilizaremos como base o mesmo contador assncrono utilizado anteriormente, bastando adicionar uma pequena lgica de controle. Como desejamos contar at nove, o circuito dever sofrer a operao de Reset toda vez que a contagem atingir Dez. A forma como isso pode ser feito mostrada na figura abaixo :

O circuito executa a contagem normalmente de zero at nove. Observe que os valores das sadas so injetados na lgica de controle formada pela porta NE e os inversores. Quando o valor das sadas for igual a Dez decimal, A hexadecimal ou 1010 binrio, far com que a sada da porta NE v para nvel lgico zero, provocando instantaneamente a operao de Reset nos Flip-Flops, levando as sadas para 0000. Sendo assim, o contador efetua a contagem de zero a nove, reiniciando em zero no prximo pulso de Clock. Os inversores utilizados nas entradas da porta NE podem ser retirados, bastando injetar nessas entradas as sadas complementares de Q2 e Q0 obtidas nos Flip-Flops.

59

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :
1) Explique a diferena entre contadores Assncronos e Sncronos.

Seo 13

2) Para que servem os Circuitos Contadores ?

3) Qual o componente bsico utilizado na construo dos Circuitos Contadores ?

4) Em que condies possvel utilizar o Flip-Flop JK como Divisor por dois ?

5) Podemos substituir o Flip-Flop JK pelo Flip-Flop RS no Circuito Contador estudado ? Por que ?

6) De que forma podemos converter um Contador BCD 8421 de quatro Bits em um Contador de Dcada ?

7) Desenhe as formas de onda das sadas do circuito abaixo :

60

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 13

61

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Contador Seqencial de Zero a

Seo 14

Como vimos anteriormente, possvel construir circuitos contadores para seqncias diferentes do cdigo BCD 8421, bastando para isso adicionar uma lgica de controle para comandar os Flip-Flops nos momentos apropriados. O primeiro passo na construo desses circuitos estabelecer o nmero de componentes necessrios. Para isso utilizaremos a tcnica de converso Decimal Binrio estudada no incio do curso. O segundo passo determinar a lgica de controle para o circuito. Como a contagem desejada de zero a n, necessrio que a lgica de controle atue sobre os Flip-Flops quando a contagem atingir n+1. Por Exemplo, desejamos construir um contador de zero a 12 decimal (C hexadecimal). O primeiro passo determinar quantos Flip-Flops sero necessrios. Faamos ento a converso para binrio :

O resultado da converso para binrio 12d = 1100b . O nmero binrio resultante de quatro bits, sendo portanto necessrio utilizar quatro Flip-Flops no circuito. O nmero imediatamente superior a n 13 decimal. Basta ento somar uma unidade a n :

(n + 1) = 1100 + 1 = 1101 (13 decimal ou D hexadecimal)

Para determinar a lgica de controle basta verificar quais dgitos do nmero binrio (n+1) so iguais a zero. Para essas variveis ser necessria a utilizao de inversores ou da varivel complementar (barrada). Este o caso do segundo dgito do exemplo, relacionado varivel de sada Q1. A lgica de controle a ser utilizada no circuito mostrada abaixo :

O circuito final mostrado na figura abaixo :

Podemos observar que o contador efetuar a contagem dentro do Cdigo BCD 8421 normalmente at 12 decimal ou 1100 binrio. No prximo pulso de Clock recebido, as sadas assumem o valor 1101 (13 decimal), o que leva a porta NE para nvel lgico zero, provocando o Reset do circuito e levando instantaneamente as sadas para 0000, reiniciando a contagem.

62

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Contadores Assncronos Decrescentes

Seo 14

O circuito bsico para obtermos uma contagem decrescente o mesmo, bastando apenas mudar os terminais de sada ou de Clock. Uma contagem crescente iniciada em 0000. As sadas complementares (barradas) dos Flip-Flops estaro em 1111. Ento uma das formas de se obter uma contagem decrescente a retirada da seqncia atravs das sadas complementares como mostra a figura abaixo :

Uma outra forma possvel injetando nas entradas de Clock as sadas complementares. Esta opo ser til quando desejarmos construir um contador Crescente e Decrescente. A figura abaixo mostra essa possibilidade :

Contador Crescente Decrescente :

Conforme foi visto no item anterior, para fazer um contador funcionar como crescente ou decrescente basta mudar a sada injetada na entrada de Clock do prximo Flip-Flop. Podemos construir uma lgica de controle que permita a um mesmo Circuito Contador funcionar como Crescente ou Decrescente. Esta lgica muito simples. Observe a figura abaixo :

Esta lgica de controle capaz de selecionar qual das variveis de entrada ser transferida para a sada. formada por duas portas E que efetuam o produto entre as variveis de entrada e o nvel lgico presente no terminal de controle. Quando o controle for igual a zero, teremos na porta E superior o produto A . 1 = A e na porta E inferior o produto B . 0 = 0. Somando tudo na porta OU, teremos na sada S = A + 0 = A Mudando o controle para um teremos exatamente o contrrio, ou seja, a sada S = B. Aplicando esta lgica de controle ao Circuito Contador poderemos selecionar qual sada dos FlipFlops ser injetada nas entradas de Clock, alterando o contador para Crescente ou Decrescente conforme o nvel lgico presente na entrada de controle conforme mostra a figura abaixo :

63

Prof. Valdir Dugo Zaragoza

Eletrnica Digital
Exerccios Propostos :
1) Desenhe o circuito de um Contador Assncrono Crescente de Zero a Cinco .

Seo 14

2) Desenhe o circuito de um Contador Assncrono Crescente de Zero a Vinte e Trs .

64

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 14

65

Prof. Valdir Dugo Zaragoza

Eletrnica Digital

Seo 14

66

Prof. Valdir Dugo Zaragoza