UNIVERSIDAD NACIONAL DE SAN AGUSTIN DE AREQUIPA FACULTAD DE INGENIERIA DE PRODUCCION Y SERVICIOS DEPARTAMENTO ACADEMICO DE INGENIERIA ELECTRONICA SILABO CODIGO:

0403125 I. INFORMACION GENERAL

Ao Lectivo Escuela Profesional Semestre Nombre de la Asignatura Caracterstica Crditos Pre-requisito Nmero de Horas Docentes Wildor Ferrel Serruto Juan Carlos Cuadros Machuca Humberto Salazar Choque

2012-B
Ingeniera Electrnica 5to

Electrnica Digital Semestral 5

Estadstica Aplicada, Dispositivos Electrnicos
Teora 2 Terico-Prctica (TP) 2 TP A 2 B 1 2 Prctica 2 Laboratorio 2

Categora /Rgimen Princ./DE JP/TC Princ./DE

Horas
Teora A B 2 Prctica 2 3 2 2 2 2 4 1 Laboratorio 2 3 4

II.

COMPETENCIA GENERAL
1. Capacidad de disear sistemas electrnicos que satisfagan las especificaciones tcnicas acordes con las polticas econmicas, ambientales, sanitarias y de seguridad. 2. Capacidad para identificar, formular y resolver problemas de ingeniera electrnica. 3. Capacidad para usar tcnicas y herramientas modernas necesarias para la prctica de la ingeniera electrnica. 4. Capacidad de aplicar conocimientos de matemticas, ciencia e ingeniera en la solucin de problemas del rea. 5. Capacidad para disear y realizar experimentos, as como analizar e interpretar los datos en el rea de ingeniera electrnica. 6. Capacidad de analizar y disear sistemas electrnicos conformados por componentes de hardware y software.

III.

COMPETENCIAS ESPECIFICAS
Competencias Especficas de las clases Tericas y Terico-Prcticas: Capacidad de analizar y disear circuitos electrnicos digitales combinacionales y secuenciales en pequea, mediana y gran escala de integracin. Competencias Especficas de las clases Prcticas: Capacidad de realizar anlisis y diseo asistido por computador de circuitos electrnicos digitales usando un lenguaje de descripcin de hardware. Competencias Especficas de las clases de Laboratorio: Capacidad de implementar fsicamente y corregir fallas en circuitos electrnicos digitales.

IV.

SUMILLA DE LA ASIGNATURA
1. 2. 3. 4. 5. 6. 7. 8. Representacin de la informacin Funciones combinacionales Implementacin de circuitos combinacionales con puertas lgicas Circuitos combinacionales modulares Biestables y flip-flops Contadores y registros Mquinas de estados Circuitos aritmticos combinacionales

V.

CONTENIDOS ANALITICOS
Horas 2 Fecha 23/08/2012 Conceptual Introduccin. Cdigo binario natural, cdigo BCD natural, cdigo Gray. Cdigos alfanumricos. Cdigos de paridad. Cdigos detectores y cdigos correctores de errores. Cdigos de bloque. Cdigo de Hamming. Definicin de funcin combinacional. Funciones de dos variables. Sistemas funcionalmente completos. Funciones del lgebra de Boole. Suma de productos cannicos. Producto de sumas cannicas. Representacin numrica de funciones. Problema de simplificacin de funciones. Mtodo de Quine Mc-Cluskey. Algoritmo de Ptrick. Mtodo de los mapas de Karnaugh. Simplificacin de funciones incompletamente especificadas. Tecnologa de circuitos integrados digitales TTL. Circuitos bsicos TTL: puerta inversora, puerta NAND, puerta NOR. Caractersticas de las puertas lgicas: Niveles de tensin, margen de ruido, corrientes de entrada y salida, factor de carga. Puerta con colector abierto. Control de LEDs. Operacin AND por conexin. Puerta con tercer estado en la salida. Tecnologa de circuitos integrados digitales CMOS. Circuitos bsicos CMOS: puerta inversora, puerta NAND, puerta NOR, puerta con drenador abierto, puerta inversora disparador Schmitt, puerta de transmisin. Clculo de la resistencia pull-up. Actitudinal Representa la informacin en cdigo cdigo binario (1), (2), natural, cdigo BCD natural, cdigo Gray y cdigos (3), (4) alfanumricos. Procedimental Conoce comprende y aplica el principio de deteccin y correccin de errores. Codifica y decodifica usando el cdigo de Hamming. Conoce y comprende el concepto de funcin combinacional. Escribe la tabla de verdad, dibuja e identifica el smbolo lgico y de las principales funciones de una y dos variables. Conoce y comprende el concepto de sistema funcionalmente completo. Conoce, comprende y aplica las principales relaciones y teoremas del lgebra de Boole. Representa una funcin combinacional con una tabla de verdad, en forma numrica, mediante formas normales y a travs de diagramas lgicos. Simplifica funciones combinacionales por el mtodo de Quine Mc-Cluskey. Selecciona implicantes primos mediante el algoritmo de Ptrick. Simplifica funciones combinacionales usando mapas de Karnaugh de 2, 3, 4 y 5 variables. Simplifica funciones incompletamente especificadas. Describe el funcionamiento de los circuitos de las puertas lgicas bsicas TTL NOT, NAND, NOR. (1), (2), (3), (4) % 3%

24/08/2012

6%

31/08/2012

(1), (2), (3), (4)

9%

06/09/2012

(1), (2), (3), (4) (1), (2), (3), (4) (1), (2), (3), (4) (1), (2), (3), (4)

12 % 15 % 18 %

2 2 2

07/09/2012 13/09/2012 14/09/2012

21 %

20/09/2012

Conoce las principales caractersticas de los circuitos integrados de tecnologa TTL estndar. Aplica puertas con colector abierto en control de leds y en la realizacin de la operacin AND por conexin. Conoce y comprende el funcionamiento de las puertas con tercer estado en la salida.

(1), (2), (3), (4) 24 %

21/09/2012

2 2

27/09/2012 28/09/2012

Conoce las principales caractersticas de los circuitos integrados de tecnologa CMOS de la serie 4000. Describe el funcionamiento de los circuitos bsicos de las puertas lgicas CMOS NOT, NAND, NOR, puerta con drenador abierto, disparador Schmitt, puerta de transmisin. Calcula la resistencia pull-up en circuitos con puertas con colector o drenador abierto. Realizacin de funciones: slo con Realiza funciones slo con puertas NAND, slo con puertas NAND, slo con puertas puertas NOR, con ayuda de puertas XOR. NOR. Realizacin de funciones con ayuda de puertas XOR.

(1), (2), (3), (4) 27 %

(1), (2), (3), (4) (1), (2), (3), (4)

30 % 33 %

Horas 2

Fecha 04/10/2012

Conceptual Riesgos temporizados. Diseo libre de riesgos temporizados. Dispositivos lgicos programables combinacionales. El decodificador binario. Ampliacin de decodificadores. Realizacin de funciones con decodificador.

Procedimental Conoce y comprende los riesgos temporizados. Implementa circuitos combinacionales libre de riesgos temporizados. Describe la estructura interna de los PLAs y PALs combinacionales. Realiza funciones marcando el conexionado en los diagramas de los PLAs y PALs combinacionales. Describe el decodificador binario mediante tabla de verdad y expresiones lgicas. Dibuja e identifica el smbolo lgico del decodificador binario. Resuelve problemas de ampliacin de decodificadores binarios. Realiza funciones usando decodificador binario. Describe el funcionamiento del indicador de siete segmentos. Describe el decodificador BCD a siete segmentos mediante tabla de verdad y expresiones lgicas. Dibuja e identifica el smbolo lgico del decodificador BCD a siete segmentos. Organiza displays con blanqueo del cero. Describe el codificador con prioridad mediante tabla de verdad y expresiones lgicas. Dibuja e identifica el smbolo lgico del codificador codificador con prioridad. Resuelve problemas de ampliacin de codificadores con prioridad. Describe el multiplexor mediante tablas de verdad y expresiones lgicas. Dibuja e identifica el smbolo lgico del multiplexor. Resuelve problemas de ampliacin de multiplexores. Realiza funciones usando multiplexor.

Actitudinal (1), (2), (3), (4)

36 %

05/10/2012

(1), (2), (3), (4) 39 %

11/10/2012

El indicador de siete segmentos. El decodificador BCD a siete segmentos.

(1), (2), (3), (4) 43 %

12/10/2012

El codificador. Ampliacin de codificadores.

(1), (2), (3), (4) 47 %

18/10/2012

El multiplexor. Ampliacin de multiplexores. Realizacin de funciones usando multiplexores. Primer Examen Biestable RS. Biestable R-S con entrada de habilitacin. Latch D transparente. Circuito antirrebote.

(1), (2), (3), (4) 51 %

2 2

19/10/2012 25/10/2012

26/10/2012

01/11/2012

2 2

02/11/2012 08/11/2012

Dibuja el diagrama lgico, el smbolo lgico, diagramas temporales y escribe la tabla de funcionamiento para el biestable RS, R-S con entrada de habilitacin, latch D transparente, Conoce, comprende y aplica el circuito antirrebote basado en biestable R-S. Flip-flop D maestro-esclavo. FlipDibuja el diagrama lgico, el smbolo lgico, flop J-K maestro-esclavo. diagramas temporales y escribe la tabla de funcionamiento para el flip-flop D maestro-esclavo y flip-flop J-K maestro-esclavo. Flip-flops disparados por flanco Dibuja el smbolo lgico, diagramas temporales y con entradas asncronas Preset y escribe la tabla de funcionamiento para los flipClear. flops disparados por flanco D y J-K. Conoce y comprende las caractersticas temporales de los biestables y flip-flops. Metaestabilidad. Caractersticas de Conoce y comprende el problema de metaestabilidad en los biestables y flip-flops. temporizacin de biestables y los flip-flops. Contador de rizo mdulo 8 binario Dibuja el diagrama lgico y los diagramas temporales de los contadores de rizo. natural ascendente. Contadores Resuelve problemas de reduccin y ampliacin del asincrnicos. Ampliacin y reduccin del mdulo de conteo en mdulo de conteo de los contadores asincrnicos. un contador asincrnico.

(1), (4) (1), (2), (3), (4)

53 %

57 %

(1), (2), (3), (4) (1), (2), (3), (4)

61 %

65 % (1), (2), (3), (4) (1), (2), (3), (4)

69 %

73%

Horas 2

Fecha 09/11/2012

Conceptual Contador sincrnico mdulo 8 binario natural ascendente. Contador sincrnico con entrada y salida de habilitacin. Registros. Operacin de carga en paralelo. Ampliacin y reduccin del mdulo de conteo en un contador sincrnico. Registro de desplazamiento. Transmisin-recepcin serial. Registro universal de desplazamiento. Contador Johnson. El frecuencmetro digital: principio de funcionamiento, diagrama de bloques. Mquina de estados: estructura, modelos. Conceptos: diagrama de estados, tabla de estados, ecuaciones de estado, ecuaciones de excitacin. Anlisis de una mquina de estados. Sntesis de mquinas de estados. Diseo de contadores sincrnicos como mquinas de estados. Diseo segn el criterio de bajo costo. Diseo segn el criterio de bajo riesgo. Dispositivos lgicos programables secuenciales. El comparador de nmeros de un bit. Algoritmo de comparacin. El comparador iterativo de nmeros de un bit. Ampliacin de comparadores.

Procedimental Dibuja el diagrama lgico y los diagramas temporales de los contadores de sincrnicos. Conoce y comprende el funcionamiento de la entrada y salida de habilitacin de un contador sincrnico. Resuelve problemas de ampliacin del mdulo de conteo en los contadores sincrnicos. Conoce y comprende la operacin de carga en paralelo en los registros. Resuelve problemas de reduccin del mdulo de conteo en los contadores sincrnicos. Dibuja el diagrama lgico y los diagramas temporales de un registro de desplazamiento. Describe la aplicacin del registro de desplazamiento en la transmisin-recepcin serial. Dibuja el diagrama lgico y los diagramas temporales de un contador de Johnson. Conoce y comprende el principio de funcionamiento del frecuencmetro digital. Aplica los contadores y registros en la solucin de problemas bsicos. Conoce los modelos de mquinas de estado Moore y Mealy. Analiza y disea mquinas de estados elementales usando los conceptos: diagrama de estados, tabla de estados, ecuaciones de estado, ecuaciones de excitacin. Analiza y disea contadores sincrnicos como mquinas de estados. Disea mquinas de estados segn el criterio de bajo costo y segn el criterio de bajo riesgo. Describe la estructura interna de los PALs de registro. Realiza mquinas de estado marcando el conexionado en los diagramas de los PALs de registro. Describe el comparador de nmeros de un bit mediante una tabla de verdad y con expresiones lgicas. Conoce, comprende y aplica el algoritmo de comparacin de nmeros de n bits empleado en los circuitos digitales. Describe el comparador de nmeros de un bit con entradas y salidas de comparacin mediante expresiones lgicas. Conoce y comprende el funcionamiento del comparador iterativo y del comparador paralelo. Describe el sumador total mediante tabla de verdad y con expresiones lgicas. Conoce y comprende el funcionamiento del sumador con acarreo en serie y con acarreo anticipado.

Actitudinal (1), (2), (3), (4)

77 %

15/11/2012

(1), (2), (3), (4)

80 %

16/11/2012

(1), (2), (3), (4) 83 %

22/11/2012

(1), (2), (3), (4) 86 %

23/11/2012

(1), (2), (3), (4) 90 %

29/11/2012

(1), (2), (3), (4)

93 %

El sumador total. El sumador con acarreo en serie. El sumador con acarreo anticipado.

(1), (2), (3), (4)

95 %

Horas 2

Fecha 30/11/2012

Conceptual Adicin y sustraccin de nmeros en complemento a dos. Seales de estado. El restador. El sumador de cifras BCD. El multiplicador. Segundo Examen

Procedimental Efecta operaciones de adicin y sustraccin en complemento a dos. Conoce y comprende las seales de estado: cero, acarreo principal, acarreo auxiliar, desbordamiento. Describe el funcionamiento del sumador de cifras BCD. Describe el funcionamiento del multiplicador combinacional de nmeros sin signo.

Actitudinal (1), (2), (3), (4)

98 %

2
(1) (2) (3) (4)

06/12/2012

(1), (4)

100 %

Demuestra puntualidad, responsabilidad y respeto. Manifiesta predisposicin e inters por los temas del contenido silbico. Muestra empeo en el cumplimiento de las tareas. Muestra orden y claridad en la solucin de los ejercicios planteados y demuestra actitud tica durante las evaluaciones.

Temas de las Clases Prcticas Metodologa y Descripcin del Diseo Digital 1 Introduccin al Lenguaje de Descripcin de Hardware VHDL 2 Elementos Sintcticos del VHDL 3 Descripcin Flujo de Datos 4 Descripcin Algortmica 5 Descripcin Estructural 6 Implementacin de Circuitos Digitales con VHDL 1 7 Implementacin de Circuitos Digitales con VHDL 2 8 Implementacin de Circuitos Digitales con VHDL 3 9 Implementacin de Circuitos Digitales con VHDL 4 10

VI.

ESTRATEGIAS PEDAGOGICAS
Las clases tericas se desarrollarn mediante conferencias, en las que el docente aborda los fundamentos tericos de los temas establecidos en los contenidos analticos. En las clases terico-prcticas el docente plantea, analiza y desarrolla ejemplos referidos a los temas establecidos en los contenidos analticos. En las clases prcticas se realiza simulacin en computadora del diseo CAD de circuitos digitales de mediana complejidad usando un lenguaje de descripcin de hardware. En las clases de laboratorio los estudiantes trabajan agrupados en equipos en la implementacin fsica de circuitos digitales.

VII. CRONOGRAMA O CALENDARIZACION

Inicio de la Asignatura N 1 2 3 20/08/2012 Teora
Primer Examen: 19/10/2012 Segundo Examen: 06/12/2012

Finalizacin de la Asignatura 14/12/2012 Fecha de Exmenes Practica Laboratorio

VIII. EVALUACION: Requisitos de Aprobacin

La Nota Final (NF) se obtiene en base a la Nota de Teora (NT), Nota de Prctica (NP) y Nota de Laboratorio (NL) con los siguientes pesos: Nota de Teora (NT) (50%) Nota de Prcticas (NP) (30%) Nota de Laboratorio (NL) (20%) La Nota de Teora se calcula como sigue: Nota del Primer Examen (E1) (40 %) Nota del Segundo Examen (E2) (60 %) La Nota Final es aprobatoria cuando es mayor o igual a 10.50 Los exmenes no tienen carcter cancelatorio. La inasistencia a una de las evaluaciones se considera como

abandono. Para ingresar al Examen Escrito de Aplazados los requisitos son: Tener Nota Final desaprobatoria mayor o igual a 05. Tener Nota aprobatoria de Prcticas. Tener Nota aprobatoria de Laboratorio. Tener recibo. Para calcular la Nota de Aplazados (NA) se usan los siguientes pesos: Nota del Examen Escrito de Aplazados (NEEA) (50%) Nota de Prcticas (NP) (30%) Nota de Laboratorio (NL) (20%) La Nota de Aplazados reemplaza a la Nota Final.

IX.

BIBLIOGRAFIA BASICA
Informacin importante del curso se publica en el sitio: http://ferrel.zxq.net [1] WAKERLY, JOHN F. Diseo Digital. Principios y Prcticas. Tercera Edicin. Pearson Educacin. Mxico. 2001 [2] FLOYD, THOMAS L. Fundamentos de Electrnica Digital. Stima edicin. Limusa. Mxico. 2007 [3] TOCCI, RONALD J. WIDMER, NEAL S. Sistemas Digitales. Principios y Aplicaciones. Octava Edicin. Prentice Hall Mxico, 2003

X.

BIBLIOGRAFIA ESPECIALIZADA
[4] STEPHEN BROWN, ZVONKO VRANESIC. Fundamentals of Digital Logic with VHDL Design. Second Edition. McGraw-Hill. New York. 2005 [5] PARDO, FERNANDO. VHDL Lenguaje para sntesis y modelado de circuitos. Segunda edicin. Alfaomega. Espaa. 2004 [6] MANDADO, ENRIQUE. Sistemas Electrnicos Digitales. Novena edicin. Marcombo. Espaa. 2008

Firma de Docentes:

__________________________________________ __________________________________________ __________________________________________ __________________________________________

Fecha: 27 de agosto del 2012