1.

Introduo
A Eletrnica uma grande aliada da Fsica experimental, na verdade uma filha. Como veremos nesse curso, o desenvolvimento de componentes e circuitos eletrnicos uma rea da chamada Fsica da Matria Condensada, ou ainda Fsica dos Materiais. Dispositivos semicondutores como diodos e transistores entre outros tiveram seu desenvolvimento realizado por fsicos. Cientistas e engenheiros das indstrias adequaram ento suas caractersticas ao mercado, para ento serem produzidos em grande escala. Essa uma maneira de ver a Eletrnica, como uma disciplina de Fsica Aplicada. Mas ela tambm nos auxilia a estudar a prpria Fsica, pois equipamentos eletrnicos permitem, por exemplo, que medidas de tempo, distncia e massa, entre outras quantidades, sejam medidas com grande preciso. O curso est dividido em trs partes, (i) circuitos e dispositivos lineares (resistores, capacitores e amplificadores operacionais), (ii) no lineares (circuitos com diodos e transistores) e (iii) circuitos digitais. A idia aqui no torn-los tcnicos em eletrnica, mas sim dar uma viso geral do que a eletrnica com funcionam alguns circuitos bsicos e como blocos de circuitos podem ser interligados. O curso inicia com um dos circuitos mais simples que se pode conceber, mas como ser visto muito importante, o divisor de tenso. Como todo circuito eletrnico precisa de uma fonte de energia sero discutidas tambm as fontes e como um circuito complicado pode ser levado a outro mais simples de apenas uma fonte de tenso e um resistor. O divisor de tenso circuito generalizado, no captulo seguinte, para dar lugar aos filtros resistivo-capacitivos. Segue ento amplificadores operacionais, que so circuitos integrados (coleo de componentes encapsulados formando um dispositivo) onde sero discutidos circuitos amplificadores propriamente ditos alm de circuitos integradores e diferenciadores. Na seqncia sero estudados os materiais semicondutores e o funcionamento de dispositivos a base desses materiais como diodos e transistores. Isso dar incio eletrnica no linear. O curso encerra com um pouco de lgica digital e circuitos bsicos valendo-se de operadores e portas lgicas.

2 - Divisor de Tenso Resistivo

O divisor de tenso resistivo , talvez, o circuito mais simples que se pode montar. Utiliza-se essa configurao para criar uma tenso de sada (Vout) que proporcional a tenso de entrada (Vin) e possui, em geral, apenas dois resistores, conforme a figura abaixo. No entanto, a maioria dos circuitos, mesmo os mais complexos, podem ser levados a essa forma, e da vem a importncia de seu estudo.

Vin

R1

Vout
R2

Figura 1. Divisor de tenso resistivo.

Se considerarmos a corrente de sada (Iout) = 0 teremos: Vout = VR2, ou seja a tenso de sada igual tenso sobre o resistor de resistncia R2. A lei de Ohm nos diz que a razo de V/I constante em resistores ditos hmicos, no caso em que a temperatura no varia. Nesse caso, define-se a resistncia do resistor como sendo o valor de tal constante (V/I = R). Assim, a tenso sobre o resistor R2 : (1) Vout = VR2 = R2 I .

Sabemos que a corrente que passa por todo o circuito

(2) I =

Vin . R1 + R2

Logo, retornando a equao (2) em (1) temos a tenso de sada em funo da tenso de entrada:
R2

(3) V out = R1+R2 V in .

Deve-se notar que estes clculos s servem para se ter uma noo da tenso na sada. Quando a corrente de sada for grande haver uma queda de tenso maior sobre R1 o que far com que a tenso de sada seja menor do que a calculada. Corrente nula significa dizer que no h nenhuma ligao adicional no ponto onde se mede Vout. Isso uma idealizao, pois mesmo um voltmetro ligado naquela posio representaria uma resistncia adicional em paralelo como R2 e, portanto, haveria uma corrente diferente de zero no terminal onde se mede Vout. H limites para que esses clculos sejam considerados vlidos e sero discutidos mais adiante. Percebamos tambm que os potenciais so medidos com relao ao potencial de Terra ( ), que a denominao utilizada para um ponto de referncia onde se tenha potencial eltrico de 0 volt. O circuito discutido acima pode ser a simplificao de outro mais complexo, como por exemplo, o representado na figura baixo.

+V R1

V4
R2

V3
R3

V2
R4

V1
R5

Fig. 2. Divisor de tenso com vrias sadas.

Esse circuito, apesar de aparentemente mais complicado, pode ser levado quele da Fig. 1, lembrando as regras de associao de resistores em srie ou paralelo. Considerando, novamente, que as correntes de sada so nulas qualquer um dos potenciais pode ser facilmente calculado. Por exemplo, V3:

Usando V3 = I(R3 + R4 + R5) e I =

V , logo (R1 + R2 + R3 + R4 + R5)

V3 =

R3 + R4 + R5 V (R1 + R2 + R3 + R4 + R5)

Exerccios

1. Considere o circuito da Figura 1, com Vin = 12 V, R1 = 1 k e R2 = 3 k. Calcule o valor de Vout. 2. Considere o circuito da Figura 2, e calcule os valores de V1, V2 e V4 em funo de (+V), ou seja, a tenso de entrada. 3. Considere o circuito da Figura 2, com V = 20 V, R1 = R2 = 1 k, R3 = R4 = 3 k e R5 = 5 k. Calcule o valor de V2 e V3. 4. Imagine que no circuito do problema 1 foi colocado um resistor (R3 = 1 k) em paralelo com R2. Calcule o novo valor de Vout. 5. Considere o circuito da Figura 2, com os valores descritos no problema 3. Recalcule V3 considerando que voc colocou um voltmetro para realizar a medida e esse voltmetro tem uma resistncia interna de 10 k.

3 - Fontes de Alimentao
Para que qualquer circuito eletro/eletrnico funcione necessrio que ele esteja ligado a alguma fonte de energia. Essa fonte pode ser de tenso ou de corrente.

3.1. Fonte de Tenso Ideal

Uma fonte de tenso ideal produz uma tenso de amplitude constante na sada que independente do valor da carga ligada a ela. Carga, no caso, qualquer componente ou mesmo conjunto de componentes eletro-eletrnicos que forem ligados sada da fonte, demandando alguma corrente dela. Quanto maior a carga maior a corrente que tal componente demanda. Dizer que a tenso de sada no varia com uma eventual variao da carga equivaleria, por exemplo, a uma bateria com resistncia interna nula. Essa idealizao implicaria, por exemplo, em uma corrente infinita quando ela fosse ligada em curto-circuito, ou ainda, que a fonte teria uma energia infinita disponvel. A idealizao da fonte de tenso boa para a realizao de clculos em um projeto eletrnico, mas nem sempre condizem com a prtica, como ser visto. A figura 3, abaixo, identifica o smbolo de uma fonte de tenso em um diagrama eltrico.

+ V

Fig. 3 Representao de uma fonte de tenso ideal. V o valor da tenso de sada.

3.2. Fonte de Tenso Real

A fonte de tenso real produz uma determinada tenso nos seus terminais de sada, no entanto, a corrente que ela pode fornecer limitada por uma resistncia interna. Quanto maior for essa resistncia menor ser a corrente mxima que a fonte poder fornecer. Quando a fonte estiver em operao, ligada a uma carga externa, a presena da resistncia interna nos diz tambm que a tenso disponvel na fonte poder ser menor do que a tenso nominal. Esse fato pode ser facilmente verificado se lembrarmos do circuito divisor de tenso. No entanto, existem faixas de valores de cargas (faixa de resistncias) na qual o valor nominal da fonte de tenso e o valor real so muito prximos. Digamos que o aceitvel para essa diferena seja 1%.

Rint Rcarga + V

Fig. 4 Representao de uma fonte de tenso real, com resistncia interna Rint na qual foi conectado um resistor de carga Rcarga.

Atravs da lei de Kirchoff determinamos a corrente no circuito, da mesma forma que no divisor de tenso:

(4)

I carga =

V . Rint + Rcarga

No entanto, a tenso de sada da fonte real , na verdade, a tenso sobre o resistor de carga Rcarga, ou

(5) Vsada = Rcarga I carga =

Rcarga Rcarga + Rint

V.

Note que a expresso (5) igual a expresso (3), a menos dos nome dos resistores. Para determinar a faixa de valores das resistncias dos resistores de carga que podem ser ligados fonte de tenso real tendo ela uma diferena de no mximo 1% do valor nominal, regio quase-ideal, pode-se trabalhar a expresso (5):

(6) Vsada 0,99V

Rcarga Rint + Rcarga

Dividindo-se ambos os lados de (6) por V e reordenando os termos chegase a:

(7) Rcarga 99 Rint ,

Mas como estamos fazendo uma aproximao, pode-se dizer que a resistncia de carga (Rcarga) deve ser pelo menos 100 vezes maior que a resistncia interna (Rint) para que a fonte real comporte-se como uma fonte ideal, ou que trabalhe no regime quase-ideal. A figura 5 abaixo representa a variao da tenso de sada da fonte de tenso real em funo do valor da resistncia da carga ligada aos terminais de sada. Note que para resistncias de carga menores do que 100 a resistncia interna (10 no caso) a tenso disponvel nos terminais da fonte cai rapidamente, enquanto que para valores de resistncia de carga maiores do que 1000 ela se mantm praticamente constante.

1.0

0.8

Vreal/Videal

0.6

0.4

0.2

0.0 1 10 100 1000 10000

Resistncia de carga ()
Fig. 5 Variao da tenso da sada da fonte de tenso real em funo da resistncia de carga.

3.3. Fonte de Corrente Ideal

Diferente de uma fonte de tenso, uma fonte de corrente ideal mantm uma determinada corrente na sua sada, independente da carga que a ela for ligada. Isso significa que a fonte de corrente ajusta o valor da tenso de sada para que a corrente seja independente da carga. Novamente, a idealizao prev que se a carga ligada tiver resistncia infinita, por exemplo, a fonte deveria poder fazer circular tal corrente, novamente, para tanto ela deveria dispor de uma tenso infinita. A figura 6 abaixo representa o diagrama eltrico de uma fonte de corrente ligado a uma resistncia de carga.

Rcarga

Fig. 6 Representao de uma fonte de corrente ideal com uma carga (Rcarga) ligada a ela.

3.4. Fonte de Corrente Real

Uma fonte de corrente real deve prever que as tenses disponveis para que seja estabelecida a corrente so finitas. A fonte de corrente real pode ser pensada como sendo uma fonte de tenso ideal com uma resistncia em srie, como na fonte de tenso ideal. No entanto, essa resistncia interna deve ser alta, ao contrrio da fonte de tenso que deveria ter uma Rint baixa. A figura 7 abaixo representa o diagrama eltrico de uma fonte de corrente real. Ao corrente que ela pode fornecer dada pela razo entre a tenso disponvel (V) e a resistncia interna (Rint).

Rint Rcarga + V

Fig. 7 A poro no retngulo tracejado representa uma fonte de corrente real.

A faixa de valores das resistncias dos resistores de carga que podem ser conectados fonte de corrente real para que ela se comporte como uma fonte real (regime quase-ideal) determinada a partir das leis de Ohm e Kirchoff. Admitindo que a corrente da fonte real seja maior ou igual que 99% da corrente da fonte ideal para a mesma carga Rcarga, a relao entre as resistncias de carga e interna deve ser

(8) R c arg a

1 R int , 99

ou seja, a resistncia de carga deve ser menor do que 99 vezes a resistncia interna, numa aproximao para melhor fixao 100 vezes menor! A figura 8 abaixo apresenta a variao da corrente fornecida por uma fonte de corrente real quando a ela for ligada uma resistncia de carga. Note

10

que a corrente da fonte real cai rapidamente para resistncias de carga maiores que 10 (resistncia interna da fonte para o clculo foi de 1000 ) enquanto que para valores de resistncia de carga menores do que 10 ela se mantm praticamente constante.

1.0

0.8

Ireal/Iideal

0.6

0.4

0.2

0.0 0.1 1 10 100 1000 10000

Resistncia de carga ()
Fig. 8 Variao da corrente de sada da fonte de corrente em funo da Resistncia de Carga.

11

Exerccios

1. A partir do grfico da Fig. 5 determine qual foi a Rint utilizada para o grfico e qual a regio de Rcarga para que a fonte de tenso trabalhe no regime quase-ideal. 2. Avalie o circuito da Fig. 7 e derive a expresso (8). Dica: considere Rcarga << Rint e que a corrente da fonte ideal V/Rint. 3. A partir do grfico da Fig. 8 determine qual foi a Rint utilizada para o grfico e qual a regio de Rcarga para que a fonte de corrente trabalhe no regime quase-ideal. 4. Admita que uma fonte de corrente possa ser descrita em termos de uma fonte de tenso com uma resistncia interna associada em srie, conforme a figura 4. (a) Qual deve ser o valor da fonte de tenso se Rint = 10 k, Rcarga = 22 e a corrente estabelecida de 1 mA. (b) Repita o item (a) considerando Rcarga = 100 . 5. Qual a faixa de resistncia de carga que pode ser ligada a uma fonte de tenso real para que ela opere dentro do regime quase-ideal se Rint = 1 e V = 10 V. (b) Qual a corrente mxima que essa fonte fornece no regime quase-ideal?

12

4 - Teorema de Thevenin
A idia bsica do teorema de Thevenin relacionar um circuito de mltiplas malhas a outro, de apenas uma malha, composto por uma fonte de tenso (fonte de tenso Thevenin) e uma resistncia (a resistncia Thevenin). Por exemplo, dado o circuito da Fig. 9, como calcular a corrente pela resistncia de carga caso ela pudesse admitir os seguintes valores: Rcarga = 1,5k, 3 k e 6 k?

R1 1k

R2 3k

R3 6k

+ V1 10V

R4 2k

R5 4k

Rcarga

Fig. 9 Malha de resistores com Rcarga substituvel.

Uma soluo baseia-se na associao de resistncias em srie e em paralelo para obter a resistncia total vista pela fonte. A seguir, calcula-se a resistncia total e determina-se a carga dividindo a corrente at encontrar a corrente de carga. Depois de calcular a corrente de carga para um dos valores de Rcarga, repetir o processo para os demais valores. Enfim um trabalho tedioso. Quando se procura a corrente de carga em um circuito complicado, de vrias malhas, o trabalho facilitado pela aplicao do teorema de Thevenin resumida nas seguintes regras de obteno da tenso Thevenin e resistncia Thevenin.

13

4.1. Tenso Thevenin

Tenso de Thevenin (VTh) aquela que aparece atravs dos terminais da carga quando se retira o resistor de carga do circuito. Algumas vezes, VTh chamada de tenso de circuito aberto ou de carga aberta.

4.2. Resistncia Thevenin

Resistncia de Thevenin (RTh) a resistncia que se obtm olhando para os terminais de carga quando todas as fontes foram reduzidas a zero, ou seja, fontes de tenso so substitudas por curto circuitos (resistncia nula) e fontes de corrente por um circuito aberto (resistncia infinita).

So pelo menos dois os modos de se trabalhar com o teorema de Thevenin: num circuito montado ou numa anlise do diagrama de um circuito eltrico.

4.3. Analise em um circuito montado

Na anlise em um circuito montado devemos retirar o resistor de carga e medir a tenso sobre os terminais onde estaria a carga. Desse modo obtm-se VTh. Por outro lado, RTh obtida retirando-se do circuito as fontes de tenso (substituindo-as por curtos-circuitos) e as fontes de corrente (deixando aberto seus terminais). A medida da resistncia com um ohmimetro fornecer o valor de RTh.

14

4.4. Analise em um diagrama

Na anlise em um diagrama devemos avaliar a diferena de potencial na posio da carga sem que ela esteja ligada, usando as regras de Kirchoff e a lei de Ohm. Com isso obtm-se VTh. Substituindo as fontes de tenso por resistores com valores de resistncia nulas e retirando do circuito as fontes de corrente, avaliamos a resistncia do resistor equivalente usando associao de resistores.

Exemplo 1: Como exemplo, vamos determinar os valores da VTh e RTh do circuito da figura 9. Determinando a tenso Thevenin: retiramos Rcarga do circuito e avaliamos a tenso sobre os terminais onde seria ligada a carga, posies A e B no circuito da figura abaixo.
R1 1k

R2 3k

R3 6k

A
+ V1 10V R4 2k R5 4k

Figura 9(a)

Nesse ponto convm notar que R1 e R4 formam um divisor de tenso e que R2 e R5 servem de carga para esse divisor de tenso. Isso permite que se determine a tenso no ponto C. Como o circuito est aberto entre os pontos A e B, no cruzar corrente por R3 e, por enquanto, ele no ser levado em considerao e o circuito pode ser redesenhado conforme a figura 9(b) abaixo. Alm disso, verificamos tambm que R2 e R5 esto em srie podendo ser reescritos em termos de um resistor equivalente (figura 9(c)) que por sua vez est em paralelo com R4, que pode tambm ser reescrito em termos de um resistor equivalente (figura 9(d)).

15

R1 1k

C
R2 3k

R8 1k

R3 1k

+ 10V

R4 2k

D
R5 4k

+ 10V

R4 2k

7k

+ 10V 1.55k

Figura 9(b)

Figura 9(c)

Figura 9(d)

Avaliando o circuito equivalente da figura 9(d) como se fosse um divisor de tenso verificamos que a tenso no ponto C ser 6,08 V. Nesse ponto vamos substituir a fonte de tenso de 10 V e o resistor de 1 k por uma fonte de tenso de 6,08 V, conforme a figura 9(e) abaixo. Podemos verificar agora que R2 e R5 tambm formam um divisor de tenso, mas agora com sua sada em aberto, pois no passa corrente por R3. Isso significa que a tenso no ponto D, ou a sada desse novo divisor de tenso, igual diferena de potencial entre os pontos A e B que, por sua vez, a prpria VTh.
R2 3k

R3 6k

A
+ 6,08V R5 4k

Figura 9(e)

Novamente, percebendo que a tenso no ponto D pode ser calculada como um divisor de tenso a VTH = 3,47 V. Para se determinar RTh avalia-se a resistncia equivalente do circuito abaixo, ou seja, com a fonte de tenso zerada e sem a resistncia de carga, conforme o diagrama da figura 9(f).

16

R2 3k

R1 1k

R2 3k

R3 6k

R6

660

R5 4k

R4 2k

R5 4k

Figura 9(f) Figura 9(g)

R3 6k
RTh 9,66 k

RTh 7,93k

R7 R7 1,23k 3,66 k

Figura 9(h)

Figura 9(I)

No diagrama da Figura 9(g) acima, R6 o paralelo de R1 e R4. J R7, na Figura 9(h) o resultante de R2 em srie com R6, cujo resultado est em paralelo com R5 formando o R7 da figura 9(h). Finalmente, RTh a associao em srie de R7 com R3, e o equivalente Thevenin do circuito da figura 9 ser
RTh RTh 9,66 k 7,93k

+ VTh 3,47V

Rcarga

Perceba que agora a corrente pelo resistor de carga de fcil determinao, para qualquer valor de Rcarga e essa a grande vantagem de se trabalhar com o equivalente Thevenin. Rcarga pode assumir qualquer valor que a

17

corrente que cruza por ela e a diferena de potencial entre seus terminais pode ser facilmente calculada.

18

Exerccios

Determine o equivalente Thevenin dos seguintes circuitos 1.

R1 1k R2 1k

+ V1 10V R3 1k

Is1 100mA R4 1k

Rcarga

2.
R1 1k R2 1k

+ V1 10V R3 1k

Rcarga R4 1k

19

5 - Divisor de Tenso Generalizado

Um divisor de tenso no precisa, necessariamente, ser composto por resistores apenas. Combinaes de resistores, capacitores e indutores tambm podem formar um divisor de tenso. Podemos atribuir a cada um desses componentes, quando a eles aplicada uma corrente alternada, uma determinada impedncia (Z). A impedncia o equivalente da resistncia para circuitos de corrente alternada. Quando o divisor de tenso for composto por uma malha com dispositivos que apresentam impedncias, o circuito ganha novas caractersticas, as quais sero estudadas a seguir. A figura 10 abaixo apresenta o diagrama de um divisor de tenses generalizado. A fonte de tenso V pode fornecer tanto uma tenso contnua como uma alternada, ou mesmo ambas, com determinada freqncia. J a tenso na sada do divisor, Vsada, ser uma tenso com as mesmas caractersticas da tenso de entrada, no entanto, ter uma amplitude que deve ser determinada usando as regras de Kirchoff e lei de Ohm.

+V

Z1

Vsada

Z2

Fig. 10 Diagrama eltrico de um divisor de tenso generalizado, com duas impedncias Z1 e Z2.

No caso de capacitores, a impedncia (ou reatncia) capacitiva ser dada por

20

(9)

ZC =

1 ( ) , 2fC

em que ZC, f, e C so, respectivamente, a impedncia capacitiva, a freqncia da corrente alternada aplicada e a capacitncia do capacitor. Note que a impedncia capacitiva inversamente proporcional freqncia da corrente alternada aplicada ao circuito. Como a definio de impedncia similar da resistncia, ou seja, representa o quanto o dispositivo impe de dificuldade para a passagem de uma corrente alternada, sua unidade a mesma de resistncia, ou Ohm (). Para indutores, a impedncia (ou reatncia) indutiva ser (10)

Z L = 2fL( ) ,
15

em que L a indutncia da bobina utilizada. Note agora que a impedncia indutiva diretamente proporcional freqncia da corrente alternada aplicada ao circuito e a prpria indutncia. Outro detalhe a ser observado quando se trabalha com correntes alternadas que no h a necessidade de corrente e tenso estarem em fase, como no caso de circuitos puramente resistivos. Isso significa que, quando a tenso atinge seu valor mximo, a corrente no est necessariamente no seu valor mximo. A Fig. 11 mostra medidas de tenso e corrente em funo do tempo em um circuito composto por uma combinao de dispositivos que apresentam impedncia. Note a defasagem (diferena de fase) entre a tenso e a corrente.

21

Tenso (V), Corrente (A)

Tenso C orrente

-2

diferena de fase

10

Tempo (s)
Fig. 11 Evoluo da tenso e da corrente em um circuito de corrente alternada composto por uma malha contendo dispositivos que apresentam impedncias.

A determinao da diferena de fase entre tenso e corrente em um circuito de corrente alternada determinada pelo conjunto de componentes que formam a malha. Pode-se determinar com facilidade que capacitores e indutores defasam de 90o a corrente com relao tenso. Na verdade, a corrente em um capacitor est adiantada de 90o enquanto que em um indutor ela est atrasada de 90o. A considerao da fase em um circuito de corrente alternada feita atravs do nmero imaginrio i

( 1). Especificamente, -i quando a corrente

est adiantada com relao a tenso, como no caso de capacitores, e +i quando a corrente est atrasada com relao tenso, como no caso de indutores. Por exemplo, as impedncias capacitiva e indutiva devero ser descritas, respectivamente, por: 16 (11) ZC = i ( ) 2fC e Z L = +i 2fL( ) ,

22

logo, a lgebra para a determinao de Vsada no divisor de tenso generalizado dever ser uma lgebra de nmeros complexos alm disso dependente da freqncia (f), conforme as equaes (11). As associaes em srie e paralelo de dispositivos com impedncias so as mesmas que aquelas para resistores. Quando por esses dispositivos cruzam a mesma corrente esto em srie e a impedncia equivalente a soma das respectivas impedncias, ou (12)
Z eq = Z 1 + Z 2 + ... + Z n ,

para n dispositivos associados em srie e (13)

1 1 1 Z eq = Z 11 + Z 2 + ...+ Z n ,

para n dispositivos associados em paralelo. Observe que Zi pode ser tanto uma impedncia capacitiva quanto indutiva ou mesmo uma resistncia convencional. Vamos avaliar Vsada no diagrama da Fig. 10. Como no caso do divisor de tenso resistivo, Vsada ser, usando a lei de Ohm e as regras de Kirchoff:
Z2 V . Z1+Z2

(14)

V sada=

Esse resultado, embora correto, no est completo. Faltam as dependncias com a freqncia e a diferena de fase entre tenso e corrente, ou, ainda, a diferena de fase entre tenso de entrada e a tenso de sada. Para tanto devemos especificar Z1 e Z2, dizer se so impedncias indutivas, capacitivas ou simplesmente resistncias. Conforme o dispositivo utilizado e a forma como so conectados, tais circuitos ganham nomes especiais de acordo com a dependncia de Vsada com a freqncia. A maioria das tenses que se trabalha em eletrnica pode ser decomposta atravs de uma srie de Fourier. Por exemplo, uma tenso que alimenta um alto-falante que, por sua vez, transforma esse sinal eltrico em
23

sonoro, composta por uma soma de senos com diferentes frequncias, cada um com sua amplitude. Usualmente para separar os graves dos agudos (ou seja, as frequncias baixas das frequncias altas) usamos filtros. Esses filtros, em uma configurao bem simples, podem ser tratados como divisores de tenso generalizados, como os descritos nas seces seguintes.

5.1. Filtro Passa Altas

Vamos analisar com mais detalhes o circuito da Figura 12, composto por um resistor e um capacitor.

+V

C1

Vsada

C Ventrad Vsada

R1

(a)

(b)

Fig. 11. Circuito divisor de tenso, formado por um capacitor e um resistor na configurao de um filtro passa altas. Em (a), num desenho similar ao do divisor de tenso e em (b), o mesmo circuito num desenho mais comum em diagramas eltricos.

De acordo com a equao (14) e especificando as impedncias, a tenso de sada resulta em:

(15)

Vsada =

R R Ventrada = Ventrada . i R + ZC R 2fC

24

Trabalhando-se a tenso de sada e levando-se em conta que ela complexa, pode-se separar Vsada em uma parte real e outra imaginria, ou uma parte em fase com a corrente e outra a 90 fora de fase. As equaes (16(a)) e (16(b)) representam as componentes da tenso em fase e fora de fase, respectivamente,
o

(16(a))

Re{ Vsada }=

(2fRC )2 V (2fRC )2 + 1 entrada

2fRC V . (2fRC )2 + 1 entrada

(16(b))

Im{ Vsada }=

Mas a quantidade mensurvel, com um osciloscpio ou mesmo um voltmetro, a amplitude de Vsada (amplitude da tenso determinada pela equao 15) e a diferena de fase () entre tenso e corrente, conforme as equaes. A amplitude de uma quantidade complexa igual a seu mdulo, ou

(17)

|Vsada | =

VsadaVsada =

2fRC 1 + (2fRC )
2

Ventrada .

Enquanto que a diferena de fase entre entre as componentes real e imaginria (18)

tg=

Im { V sada} 1 = . Re { V sada } 2 fRC

interessante observar os limites para f 0 e f na equao (17). No primeiro caso, quando f 0, vemos que Vsada 0. No segundo caso, quando f , vemos que Vsada Ventrada. justamente esse comportamento da tenso de sada com a freqncia que d nome ao circuito, ou seja, filtro passa altas. Esse circuito atenua frequncias baixas e deixa passar frequncias altas. Restanos definir o que alta ou baixa freqncia para esse circuito.

25

Para circuitos tipo filtro, como o discutido, a freqncia que separa as altas frequncias das baixas frequncias chamada de freqncia de corte (fC). Ela determinada pelos valores dos componentes do circuito:

(19)

fC =

1 . 2RC

A equao (19) indica que podemos construir um filtro RC com freqncia de corte determinada pelos valores de R e de C. A figura 12 mostra como varia a tenso de sada e a diferena de fase entre as tenses de entrada e sada em funo da freqncia. Esses grficos foram construdos com base nas equaes (17) e (18), com uma freqncia de corte de 1 Hz.
Passa Altas
1.5

Vsaida/Ventrada, fase (rad)

Tenso Fase
1.0

0.5

0.0

0.01

0.1

10

100

Frequncia (Hz)

Fig. 12. Evoluo da tenso de sada e da diferena de fase entre tenso e corrente de um circuito RC passa alta.

5.2. Filtro Passa-Baixas

O circuito bsico do filtro passa baixas tambm deriva de um divisor de tenses generalizado e est representado na figura 13. Ele composto por apenas um resistor e um capacitor, no entanto, tem posies dos componentes invertidas com relao ao filtro passa altas.

26

Ventrad

Vsada

Fig. 13 Diagrama eltrico de um filtro RC passa baixas.

A tenso de sada desse filtro pode ser facilmente obtida da relao para a tenso de sada de um divisor de tenses e dada por:
ZC V sada= V = R+Z C entrada i 2 fC V entrada . i R 2 fC

(20)

As componentes real e imaginria da tenso de sada (em fase e fora de fase, respectivamente) podem ser derivadas usando a lgebra complexa, resultando para a componente real da tenso de sada

Vsada }= (21(a)) Re{

1 V , (2fRC )2 + 1 entrada

e para a componente imaginria a tenso de sada (21(b)) Im{ Vsada }=

2fRC V . (2fRC )2 + 1 entrada

As quantidades mensurveis, amplitude e fase, ficam descritas por:

(22)

|Vsada | =

1 1+ (2fRC )
2

Ventrada

e (23)

tg = 2fRC .

27

Observando o limite f0 na equao (22) vemos que Vsada Ventrada enquanto que paraf , vemos que Vsada 0. Esse comportamento da tenso de sada com a freqncia d nome ao circuito, ou seja, filtro passa baixas. Esse circuito atenua frequncias altas e deixa passar frequncias baixas. Novamente o limite entre altas e baixas frequncias a freqncia de corte fC, que possui mesmo valor que no caso do circuito passa altas.

Passa Baixas
1.0

Vsaida/Ventrada, fase (rad)

0.5

Tenso Fase

0.0

-0.5

-1.0

-1.5 0.01 0.1 1 10 100

Frequncia (Hz)

20
Figura. 14 - Evoluo da tenso de sada e da diferena de fase entre tenso e corrente de um circuito RC passa baixas.

5.3. Ganhos em Circuitos Eletrnicos

Como vimos na seco anterior, um filtro produz uma determinada atenuao quando a freqncia da tenso de entrada est, por exemplo, acima da freqncia de corte em um filtro passa baixas. Essa atenuao pode, e deve, ser quantificada. Isso feito atravs da determinao do ganho do circuito. Por definio, ganho a razo entre as tenses de sada e de entrada:

28

(24)

V entrada .

V sada

O ganho informa quantas vezes a tenso de sada maior (A > 1) ou menor (A < 1) do que a tenso de entrada. Em eletrnica, no entanto, o ganho estabelecido em termos de uma escala logartmica, ou seja:

(25)

AdB = 20log

Vsada (dB) . Ventrada

Como o logaritmo de uma quantidade entre 0 e 1 negativa, na escala em dB (decibell) uma atenuao representada por um ganho negativo. J uma amplificao ser representada por um ganho positivo.

29

Exerccios 1. (a) Mostre que em circuito composto por um capacitor e uma fonte de tenso senoidal a corrente est adiantada de 90o com relao tenso. (b) Repita o procedimento para mostrar que em um indutor a corrente est o atrasada de 90 . 2. Qual o ganho (em dB) de um filtro passa altas quando o sinal de sada for 1/10 do sinal de entrada? 3. Determine o ganho (em dB) de um filtro passa baixas quando a freqncia do sinal de entrada for 8 vezes maior que a freqncia de corte. 4. (a) Projete um filtro passa baixas com a freqncia de corte em 1,6 kHz. (b) Qual a impedncia de sada do circuito calculado na freqncia de corte. Dica: a impedncia de sada do circuito a resistncia Thevenin dele. 5. Projete um filtro passa altas com freqncia de corte em torno de 10 kHz usando capacitores e resistores com valores comerciais. O mdulo da impedncia de sada desse filtro, na freqncia de corte, deve ser maior do que 40 k. Lembre-se que resistores e capacitores comerciais so encontrados como mltiplos e submltiplos de 10 da Srie E12, ou seja: 10, 12, 15, 18, 22, 27, 33, 39, 47, 56, 68, 82.

30

6 - Amplificadores
A maioria dos sinais eltricos com os quais a eletrnica se dedica, como por exemplo, aqueles vindo de sensores e antenas, so sinais de pequena intensidade, da ordem de V (microvolt 10-6 V) at mV (milivolt 10-3 V). Por isso, devem ser amplificados por circuitos amplificadores a fim de se tornarem teis para alguma aplicao. Um amplificador normal produz um sinal de sada que uma verso ampliada do sinal de entrada. Isso requer que o circuito amplifique todas as frequncias contidas no sinal de entrada com a mesma magnitude, ou seja: (26) Vsaida (t) = AVentrada (t ) , em que A o fator de amplificao ou o ganho de tenso. Ele deve ser independente de t (tempo) e de Ventrada, ou seja, tal qual os divisores de tenso vistos at agora, os amplificadores so circuitos lineares. Quando se fala de amplificadores temos pelo menos quatro os parmetros importantes que definem a aplicao que ser dada ao circuito: ganho, largura da banda, impedncia de entrada e impedncia de sada.
4

Ganho

0 0
f inf

Frequncia (Hz)

fsup

Fig. 15 Diagrama de ganho em funo da freqncia de um circuito amplificador.

O ganho de tenso do circuito e sua largura de banda esto representados na figura 15, em que finf e fsup so os limites inferior e superior de 31

freqncia em que o amplificador mantm suas caractersticas. Os limites de freqncia inferior e superior so determinados em funo da reduo no ganho do amplificador. De modo geral, os limites de freqncia so definidos pelas frequncias em que o ganho foi reduzido de 3 dB. O conhecimento das impedncias de entrada e de sada tambm significativo para a determinao do funcionamento adequado de um circuito amplificador. Pode-se pensar que o amplificador funciona como uma fonte de tenso com uma determinada resistncia interna, a impedncia de sada (Zsai). A impedncia de sada vai determinar o valor da resistncia (ou impedncia) de carga que pode ser ligada na sada do amplificador de modo que ele mantenha suas caractersticas. O mesmo vale para a impedncia de entrada (Zent), que indica a carga que o amplificador representa para o estgio anterior, ou seja, a fonte de sinal.

6.1. Amplificadores Operacionais

Um amplificador operacional um amplificador com entrada diferencial e sada amplificada em um nico terminal. A Figura 16 mostra o smbolo usado em diagramas eltricos.

V+ entrada V-

+alimentao
sada alimentao

Fig. 16 Smbolo do Amplificador Operacional empregado em diagramas esquemticos.

Na Fig. 16, os terminais (-) e (+) so as entradas inversora e no inversora, respectivamente. O amplificador operacional tem duas conexes para fonte de alimentao, uma positiva e outra negativa com relao a alguma referncia, o terra. O termo amplificador operacional descreve um circuito importante que pode formar a base de amplificadores de udio e vdeo, filtros, amplificadores de instrumentao, comparadores de tenso, osciladores alm de muitos 32

outros circuitos analgicos. O amplificador operacional comumente chamado de op-amp, da abreviao em ingls operational amplifier. Muito embora um op-amp seja um circuito formado a partir de componentes discretos, eles so sempre encontrados encapsulados num chamado circuito integrado (CI). O ganho de um op-amp pode ser muito alto, da ordem de 100.000x ou mais (> 100 dB). A tenso de sada em um amplificador operacional ser a diferena das tenses aplicadas entrada (V+ - V-) multiplicada pelo ganho e isso que significa dizer que o op-amp possui entrada diferencial. Se a entrada no inversora tiver um potencial mais alto que a inversora a sada ser positiva e vice-versa. Como o ganho de um op-amp muito alto, as tenses na entrada diferencial devem ser muito baixas, pois a tenso na sada limitada pela tenso das fontes de alimentao. De modo geral, um op-amp deve ter uma realimentao a fim de que ele execute alguma funo til. A maioria das configuraes usa uma realimentao negativa para controlar o ganho e gerar uma operao linear. Realimentao negativa significa conectar, atravs de componentes discretos, parte do sinal da sada na entrada inversora. Circuitos no lineares, tais como comparadores e osciladores, usam uma realimentao positiva conectando a sada entrada no inversora atravs de componentes como resistores e/ou capacitores. No smbolo da Fig. 16 esto previstos terminais para a ligao da alimentao do Operacional. Na maioria das vezes usa-se uma fonte de tenso simtrica para a alimentao. Isso significa que, para o funcionamento do circuito, deve ser ligada a ele uma fonte positiva e outra negativa com relao a um potencial de referncia, em geral, ambas de mesmo mdulo. O interessante de um op-amp que no necessrio familiarizar-se com os detalhes do circuito interno. Contudo, um conhecimento mnimo em termos das propriedades de entrada e sada auxilia em muito a compreenso dos circuitos montados utilizando op-amp. As caractersticas de um amplificador operational ideal so: Impedncia de entrada Zent: Impedncia de sada Zsai: 0 Ganho de tenso Av: Largura da banda LB: 33

Tempo de resposta tR: 0 Tenso de sada nula quando V+ = V-, independente dos valores de V+ e VTodas as caractersticas acima independentes da temperatura. A seguir, apresentamos algumas consideraes sobre os amplificadores

operacionais reais. Ganho de Tenso Este parmetro tem valores reais que vo desde alguns poucos milhares contnua. Tenso de "Off-set" A sada de um amplificador operacional ideal nula quando suas entradas esto em curto circuito, ou seja, quando V+ - V- = 0. Nos amplificadores reais, devido, principalmente, a um casamento imperfeito dos dispositivos de entrada, a sada do amplificador operacional pode ser diferente de zero quando ambas as entradas esto no potencial zero. Isso significa dizer que h uma tenso C.C. equivalente, na entrada, chamada de tenso de "offset". O valor da tenso de "offset" nos amplificadores comerciais est situado na faixa de 1 a 100 mV. Os componentes comerciais so normalmente dotados de entradas para ajuste da tenso de "offset", mas no esto no diagrama da figura 16. Largura da Banda Nos amplificadores reais, esta freqncia pode estar na faixa de 1 kHz at 100 MHz. Muito importante nos amplificadores operacionais a faixa de passagem a plena potncia. Essa faixa de freqncias definida como aquela em que uma onda senoidal pode ser obtida na sada sem distoro aprecivel. Geralmente a faixa de passagem plena potncia especificada para uma 34 at cerca de cem milhes em amplificadores operacionais sofisticados. Normalmente, Av o ganho de tenso diferencial em corrente

dada sada, tipicamente 10 V. De modo geral, o ganho de um circuito que utiliza um op-amp reduzido conforme a figura 17. Observe, na figura, que quanto maior o ganho requerido, menor a faixa de frequncias em que o opamp mantm suas caractersticas de ganho.

Fig. 17 Mximo ganho de tenso de um amplificador operacional em funo da freqncia do sinal de entrada.

Impedncia de Entrada Nos amplificadores operacionais reais ela no infinita, mas da ordem de 108 em operacionais convencionais e podem chegar 1012 em operacionais com entradas dotadas de FET (discutidos nos prximos captulos). Impedncia de Sada A impedncia de sada no nula, como seria no op-amp ideal. Nos operacionais mais comuns, os valores podem ir de alguns ohms at cerca de 3 k .

35

Ainda que se v trabalhar com op-amp reais, as suas caractersticas ideais nos permitem usar duas regras para entender o funcionamento de circuitos baseados em Amplificadores Operacionais, as chamadas regras de ouro: 1. A sada tenta fazer tudo o que necessrio para que a diferena de tenso entre as entradas seja zero. Em um circuito com realimentao, a sada olha os terminais de entrada e varia a tenso nos terminais de sada de modo que a rede externa de realimentao traga a entrada diferencial para zero, se possvel. 2. A entrada no exige nenhuma corrente. Isto, obviamente, uma idealizao j que a impedncia de entrada (Zent) de um Operacional finita. [A corrente de entrada pode ser calculada como sendo a razo entre a tenso de entrada pela impedncia de entrada, Vent/Zent, como Zent da ordem de 107 e a tenso de entrada em circuitos usuais da ordem de 1 V, a corrente de entrada seria da ordem de 10-7 A, ou seja, muito pequena, para a maioria das aplicaes.] A seguir sero descritos alguns circuitos tpicos com amplificadores operacionais. Circuitos lineares como os amplificadores inversores, no inversores e conversores tenso/corrente, alm de circuitos no lineares que nos permitem realizar clculos como os circuitos Integradores e Diferenciadores.

6.1. Circuitos Lineares Usando Amplificadores Operacionais

Quando avaliamos a resposta de um circuito eletrnico como os descritos a seguir, deve-se determinar como ser a tenso de sada em funo da tenso de entrada. Aqui sero discutidos circuitos que possuem uma relao linear entre as tenses de entrada e sada. Nos diagramas eltricos dos circuitos descritos a seguir, as fontes de alimentao no foram discriminadas para no poluir o diagrama. No entanto, para que qualquer circuito eletrnico funcione corretamente, ele deve ser alimentado.

36

27 6.3.1. Amplificador No-Inversor Na montagem no inversora, como o representado na Figura 19, a malha de realimentao constituda pelos resistores com resistncias R1 e R2.
+

Vent
R2

Vsat

R1

Fig. 19 Amplificador no inversor

Considerando que o op-amp amplifica a diferena de potencial entre as entradas V+ e V- e, levando em conta a regra de ouro no 1, teremos: (27) mas V + = Vent . Por outro lado, observando o circuito, R2 e R1 formam um circuito divisor de tenso e a sada do divisor de tenso (VR1) est ligado entrada inversora (V-), ou V = VR1 . Ento (28)

(V

V = 0 ,

V = VR1 =

R1 Vsai . R1 + R2

Voltando os valores de V+ e V- na equao (27), ela pode ser reescrita como

(29)

0 = Vent

R1 Vsai , R1 + R2

e, finalmente, isolando a Vsai da equao (29) teremos

37

(30)

R2 Vsai = 1 + Vent , R1

Desse modo, lembrando a definio de ganho na equao (26), o ganho do amplificador no inversor (31)
R2 A = 1+ . R1

Nessa anlise, estamos assumindo que o operacional no est saturado, ou seja, que o produto A.Vent menor que a tenso de alimentao. Percebese claramente que esse circuito um circuito linear, ou seja, a tenso de sada linearmente proporcional tenso de entrada. Na equao (30) que relaciona as tenses de sada com entrada no h nenhuma limitao de freqncia ou amplitude do sinal de entrada. No entanto, devemos ter sempre em mente o diagrama da Figura 17, ou seja, quanto maior for o ganho que estabelecermos para o amplificador, menor ser a largura da banda em que as caractersticas lineares sero mantidas. Nesse circuito, a impedncia de entrada da mesma ordem da impedncia do amplificador operacional, ou seja, entre 108 e 1012 , conforme o op-amp usado. Caso seja necessrio reduzir a impedncia de entrada, podese ligar um resistor em paralelo com a entrada, ou seja, do terminal V+ para o terra.

6.3.2. Amplificador Inversor O diagrama eltrico do amplificador inversor est mostrada na Fig. 20

R2

R1

Vent
UA741

Vsai

Fig 20 Diagrama do amplificador inversor.

38

Analisando o diagrama verificamos que V+ = 0, ento, pela regra de ouro

no 1, V = 0. J pela regra de ouro no 2, a corrente que entra no op-amp via V-

nula. Usando a regra dos ns de Kirchoff, temos que a soma das correntes que cruzam pelos resistores R1 e R2 e chegam ao n, ao qual est ligado Vdeve ser nula, ou (32) Mas
R1 (33a) I R1 = R1

I R1 + I R2 = I

=0

R2 (33b) I R2 = R2 ,

alm disso (34a) logo (35) ou (36)

V sai= R2 V R1 ent .

V R1 = V ent

e
V sai R2

(34b)
V ent R1

V R2 = V sai ,

Portanto o ganho do amplificador inversor

R2 R1 .

(37)

A=

O sinal negativo que acompanha ganho, d conta de que a tenso na sada tem sinal contrrio ao da entrada. Por esse motivo, esse amplificador ganha o nome de inversor. A impedncia de entrada desse circuito igual resistncia R1 e, novamente, deve-se fazer uma ressalva com relao a largura da banda, tal qual aquela do amplificador no inversor.

6.3.3. Conversor Tenso/Corrente ou Amplificador de Corrente A idia bsica desse circuito , como o nome diz, transformar uma tenso em uma corrente proporcional a essa tenso, independente da 39

resistncia de carga. Nesse circuito, o operacional se encarrega de ajustar a tenso sobre a carga para de manter a corrente determinada pela tenso de entrada. Isso tudo considerando que o operacional no trabalhe saturado. O diagrama da fonte de corrente est na Fig. 21. Note que sua configurao muito parecida com a do amplificador no-inversor. A diferena que o resistor R2 na configurao no inversora (figura 19), substitudo pela resistncia de carga.

Vent

Rcarga

Fig. 21 Diagrama de uma fonte de corrente ou o conversor tenso/corrente.

Como as entradas no exigem corrente, temos IRcarga = IR. Alm disso, como a diferena de potencial entra as entradas deve ser nula, pela regra no 1, vem:
V ent R

(38) ou (39)

I R=

I Rc arg a =

V ent R

Perceba que a corrente sobre a carga depende apenas da tenso de entrada e do valor da resistncia R do resistor de controle, sendo independente do valor da carga. Claro que a corrente que passa pela carga nunca ser maior do que a corrente que o operacional pode fornecer, ou seja, uns poucos mA. Caso seja necessrio, pode-se aumentar a corrente sobre a carga com o uso de transistores de potncia, o que ser visto mais adiante.

6.3. Circuitos No Lineares Usando Amplificadores Operacionais

40

Nessa seco sero discutidos circuitos que NO possuem uma relao linear entre as tenses de entrada e sada. Esses circuitos nos permitem realizar operaes de clculo, como por exemplo, integrao ou diferenciao de um sinal eltrico.

6.3.1. Circuito Integrador O circuito integrador, como o prprio nome indica, gera, em sua sada, uma tenso que proporcional integral da tenso de entrada. Sua configurao similar quela do amplificador inversor, mas aqui o resistor R2 (da figura 20) substitudo por um capacitor.

Vent

Vsai
uA 741

Fig. 22 Diagrama de um integrador usando amplificador operacional.

Pelas mesmas razes descritas para o amplificador inversor, o operacional ideal teria IC = - IR. Ento:
dQ C dt V ent R

(40)

Como a carga sobre o capacitor QC = CVC e como VC = Vsai, vem:

1 V dt . RC ent

(41)

dV sai =

Integrando ambos os lados da equao acima temos:

(42)

Vsai =

1 Vent dt . RC 41

Note que a tenso de sada proporcional integral no tempo da tenso de entrada e o ganho inversamente proporcional ao produto RC. Por exemplo, se a tenso de entrada fosse tipo seno, a sada do amplificador seria um co-seno, mais especificamente: seja Vent = Vo sen(2f .t ) , onde f a freqncia, Vo sua amplitude e t o tempo. Quando essa tenso for aplicada a um circuito integrador a sada ser

Vsai =

1 Vo sen (2f .t )dt RC

Vsai =

Vo cos(2f .t ) 2fRC
Graficamente:

10

Vent Vsai

Tenso (V)

-5

-10 0 1 2

Tempo (s)
Figura 23 A curva em preto representa a variao no tempo do sinal (tenso) aplicado entrada do circuito integrador, enquanto a vermelha representa a tenso de sada.

6.3.2. Diferenciador Esse circuito estabelece em sua sada uma tenso proporcional derivada no tempo da tenso de entrada. A figura 24 apresenta seu diagrama eltrico. Pode-se analisar o circuito de forma similar ao integrador acima, pois a

42

configurao muito semelhante. Note que apenas as posies do capacitor e do resistor foram invertidas. 31
R C

uA 741

Fig. 24 - Diagrama de um circuito diferenciador usando amplificador operacional.

A regra de ouro n. 2 estabelece que a corrente pelo terminal V- nula, logo, a regra dos ns de Kirchoff, para o caso fica IC = - IR, ou:
dQC dt V sai R

A carga sobre o capacitor QC = CVC. Mas como VC = Vent, vem:

dV ent dt

V sai= RC

Note que a tenso de sada proporcional derivada no tempo da tenso de entrada e o ganho proporcional ao produto RC. Um exemplo das tenses de entrada e sada esto na figura abaixo.
10

Vent Vsai

Tenso (V)

-5

-10 0 1 2

Tempo (s)

43

Figura 25 A curva em preto representa a variao no tempo do sinal (tenso) aplicado entrada do circuito integrador, enquanto a vermelha representa a tenso de sada.

44

Exerccios 1. Mostre que o ganho de tenso para o circuito abaixo (Vo/Vi) = (1 + (R2/R1))(-R4/R3).

2. Usando Operacionais ideais projete um amplificador com ganho -10 e impedncia de entrada de 1 k. 3. Usando Operacionais ideais, projete um amplificador com ganho 10 e impedncia de entrada de 1 k. 4. Usando Operacionais ideais projete um amplificador com ganho -10 e impedncia de entrada infinita. 5. Determine a funo transferncia do circuito com operacional mostrado abaixo.
R U1 IDEAL

amplificador

V1 V2

R R

Vout

6. (a) Qual a funo transferncia do circuito abaixo? (b) Mostre, em um grfico, qual a forma de onda da sada do circuito. Considere R = 10 k e C = 10 nF.
C V1 -1/1V

1MHz uA 741

Figur

45

7. (a) Qual o ganho do amplificador abaixo (figura a esquerda)? (b) Qual a tenso mxima na sada do gerador de funes para que ele mantenha o funcionamento correto? (c) Se a curva de ganho aquela da figura ( direita), qual a freqncia mxima de operao desse circuito?

RF 100k Vin 0/0V Vcc +12V RI 10k U1 + UA741 RL 25k -12V Vee

10kHz

46

7 Semicondutores e diodos

Em um tomo isolado, os eltrons circundam o ncleo em rbitas determinadas pela sua energia, dando origem s camadas eletrnicas K, L, M, etc., contadas a partir do ncleo. medida que as camadas se afastam do ncleo, aumenta a energia dos eltrons nelas localizados. No entanto, medida que esses tomos so levados a se aproximarem para formar um slido, esses nveis de energia so substitudos por bandas de energia, conforme a figura 26.

Energia

Eltrons p Eltrons s Eltrons interiores ro r

Figura 26 Energia dos eltrons vs. separao interatmica (r) em uma rede cristalina. Ro a separao de equilbrio entre os tomos.

As bandas so formadas, porque dois ou mais eltrons no podem ocupar o mesmo lugar no espao. Como os eltrons que formam os tomos so indistinguveis, dizer que eles possuem a mesma energia, ou os mesmos nmeros qunticos, significa dizer que eles devem ocupar a mesma posio. Quando os tomos so aproximados uns dos outros, os nveis de energia so levemente deslocados, formando uma banda de energia. Num slido macroscpico, cerca de 10 eltrons podem conviver pacificamente e o conjunto de seus tomos forma a chamada rede cristalina. A energia do eltron com maior energia na ltima banda que foi preenchida chamada de energia (ou nvel) de Fermi. No entanto, ainda h, nos tomos que formaram a rede, a lembrana dos nveis de energia originais e, de acordo com a estrutura 47

formada, poder haver regies com energias que so proibidas aos eltrons, o chamado gap de energia entre duas bandas que podem ser ocupadas pelos eltrons, conforme a figura 27. justamente a presena desse gap, sua altura em energia e o preenchimento das bandas pelos eltrons que torna as propriedades dos condutores, dos isolantes e dos semicondutores, to diferentes. Importantes aqui, no estudo a respeito da conduo eltrica pelos materiais, so as bandas de valncia e de conduo. A banda de valncia totalmente preenchida pelos eltrons, enquanto que a banda de conduo dispe de espaos livres para os eltron e os eltrons que esto nessa banda so chamados de eltrons de conduo e esto livres para se moverem pelo material.

Figura 27 Representao do esquema de bandas de energia para (a) isolantes, (b) semicondutores e (c) condutores.

7.1 - Tipos de Com relao Conduo de Eletricidade

Para a conduo de eletricidade em um determinado material, os eltrons devem absorver energia do campo eltrico aplicado e, para que isso seja possvel, dever haver tambm espao na banda onde eles se encontram. Portanto, a presena ou no do gap e seu tamanho em energia determinar 48

os tipos de materiais como ser visto a seguir.

7.2.1.

Isolantes

Nos materiais isolantes, a ltima banda cheia, chamada de banda de valncia, est completamente preenchida e est separada da banda de conduo por uma regio proibida, isto , o gap de energia com largura em torno de 6 eV, conforme a Figura 27(a). Na banda de valncia, como ela est totalmente preenchida, no h lugar disponvel para os eltrons se moverem quando sofrerem a ao de um campo eltrico. Assim, como os eltrons no interagem com o campo eltrico no h conduo, a menos que a energia do campo eltrico seja grande o suficiente para vencer o gap de energia. Nesse caso diz-se que foi rompida a rigidez dieltrica do material e ele passa a conduzir. Isso, em geral, inutiliza o isolante.

7.2.2.

Condutores

Nesses materiais, as bandas eletrnicas de valncia e conduo, se justapem de modo que no h regio proibida, conforme a Figura 27(c). Nesse caso os eltrons de maior energia esto livres para moverem-se por todo o material e quando sujeitos a um campo eltrico formam a corrente eltrica.

7.2.3.

Semicondutores

Nesse caso, o gap de energia relativamente pequeno, da ordem de 1 eV. Alm disso, temperatura nula (zero Kelvin), a camada de valncia est completamente cheia enquanto que a banda de conduo est vazia, conforme a figura 27(b). Nesse caso o comportamento eltrico do material como o de um isolante, afinal no h eltrons na camada de conduo. No entanto, a temperatura ambiente, alguns eltrons so promovidos para a banda de conduo pela energia trmica. Os eltrons promovidos deixam lacunas em sua banda de origem e isso d alguma mobilidade aos eltrons da banda de valncia enquanto os poucos eltrons na banda de conduo esto livres, ou 49

seja, com grande mobilidade para moverem-se pelo material. Essa mobilidade dada aos eltrons, tanto na banda de conduo como na de valncia, torna o material um semicondutor, j que, em comparao com um condutor normal, a densidade de eltrons livres muito pequena. Finalmente, eltrons (na camada de conduo) e lacunas (na camada de valncia) fazem parte da corrente eltrica ou, de outro modo, realizam o transporte eletrnico nos semicondutores. Germnio (Ge) e Silcio (Si) so os materiais semicondutores mais utilizados e so chamados de semicondutores intrnsecos. Eles possuem 4 eltrons em sua ltima camada e portanto formam uma ligao covalente conforme esquema da Figura 28. Os eltrons livres para a conduo resultam do fato de que a energia trmica (mesmo a temperatura ambiente) quebra algumas dessas ligaes no cristal. A 300 K, a energia trmica fornecida aos eltrons (kT ~ 0,027 eV) no seria suficiente para que eles venam o gap de energia que separa a banda de valncia da de conduo. No entanto, a energia trmica segue a distribuio de Boltzmann.

Figura 28. Representao bi-dimensional de um cristal de Silcio. Os crculos representam os ncleos dos tomos, com +4 indicando sua carga positiva, que neutralizada por quatro eltrons de valncia. Observe que as ligaes covalentes so formadas pelo compartilhamento dos eltrons de valncia. A 0 K, todas as ligaes esto intactas e no h eltrons livres para a conduo de corrente eltrica.

Portando, h uns poucos eltrons com energia suficiente para vencerem o gap de energia entre as bandas. O lugar na banda de valncia antes 50

ocupado pelos eltrons que foram promovidos para a banda de conduo chamado de lacuna e essa lacuna comporta-se como um eltron de carga positiva. A tabela abaixo resume algumas propriedades eltricas do Si e Ge e compara com a de um condutor tpico, o cobre (Cu).

Prorpiedade Ge No. Atmico 32 Densidade (g/cm ) 5,32 Constante dieltrica (r) 16 tomos/cm
3 3

Si 14 2,33 12
22

Cu 29 8,95 -22

4,4 10

5,0 10 1,21 1,1

8,5 1022 0 0

Largura do gap de energia a 0 K (eV) 0.785 Largura do gap de energia a 300 K (eV) 0,72 Portadores de carga/cm
3

2,5 10

13

1,5 10 230000

10

8 1022 1,7 10-6

Resistividade intrnseca (cm) 45

7.2.4.

Semicondutores Extrnsecos

A fim de aumentar, de forma controlada, a densidade de eltrons nas bandas de conduo e de lacunas (ou buracos) na banda de valncia dos semicondutores intrnsecos so introduzidos, na rede, tomos com 3 ou 5 eltrons na ltima camada, so os chamados materiais dopantes. A idia que a falta ou excesso de um eltron na ltima camada promove, respectivamente, uma lacuna na camada de valncia e um eltron na camada de conduo. Esses materiais so chamados de aceitadores - Boro (B), Glio (Ga) e ndio (In) - ou doadores - Fsforo (P), Arsnio (As) e Antimnio (Sb). Os semicondutores agora formados so chamados de extrnsecos.

51

(a) Tipo N

(b) Tipo P

Figura 29. (a) Um cristal de silcio dopado por um elemento pentavalente. Cada tomo dopante doa um eltron livre, sendo por isso chamado de doador e o semicondutor dopado torna-se do tipo N. (b) O cristal de silcio foi dopado com uma impureza tri-valente. Cada tomo dopante d lugar a um buraco e o semicondutor dito do tipo P.

interessante notar que o transporte de carga nos semicondutores feito pelos eltrons na camada de conduo e pelas lacunas na camada valncia, razo porque so chamados de portadores de carga. As lacunas comportam-se, num campo eltrico, do mesmo modo que os eltrons, mas como se tivessem cargas positivas. Os semicondutores formados pela dopagem de aceitadores, que possuem um excesso de lacunas, so chamados de semicondutores do tipo P. Os semicondutores dopados com tomos doadores so chamados de semicondutores do tipo N. Para um material semicondutor intrnseco, as concentraes de eltrons livres e de lacunas so iguais. Embora a gerao e a recombinao de portadores ocorram continuamente, suas concentraes permanecem estatisticamente constantes. Para um material dopado com impurezas doadoras, a situao similar, exceto que agora a concentrao de eltrons livres muito maior do que a de lacunas. Novamente as taxas de gerao e recombinao permanecem constantes, mantendo tambm constantes as densidades de portadores de carga de ambos os sinais.

7.2 - Junes P-N

Cristais semicondutores intrnsecos podem ser dopados de forma a criar uma regio de transio abrupta entre semicondutores do tipo P e do tipo N. Essa juno apresenta propriedades peculiares e importantssimas na 52

construo de dispositivos semicondutores. Para avaliar a conduo nesse tipo de material convm pensar que temos um semicondutor tipo P e um tipo N e que ento so unidos formando a juno. Antes de juntar as regies, existem lacunas livres em uma regio (a tipo P) e eltrons livres na outra (a tipo N), ainda que ambas tenham carga total nula. A carga negativa de cada eltron livre compensada pela carga positiva do tomo pai, imvel na regio do tipo N. A carga positiva de cada lacuna compensada pela carga negativa de um tomo pai imvel na regio P. Aps juntar as regies, a difuso de portadores livres faz com que aparea uma carga perto da juno. Quando uma lacuna deixa a regio P, ela desequilibra um tomo pai aceitador, que, agora, tem carga negativa. Quando um eltron deixa a regio N, ele desequilibra um tomo pai, o doador, que, agora, possui uma carga positiva. A juno resultante aparece na figura 30.

Anodo (+)

Ctodo (-) Anodo (+)

(a) (b)

Ctodo (-)

Figura 30 (a) Representao esquemtica de portadores e de tomos de dopagem em uma juno PN e (b) o smbolo que esse dispositivo ganha em um diagrama.

Finalmente, cria-se nas imediaes da juno uma regio de carga espacial (chamada de regio de depleo) devido difuso de lacunas para o lado N e de eltrons para o lado P. Com isso, o lado N acumula uma carga lquida positiva e o lado P acumula uma carga negativa. Isso, por sua vez, produz um campo eltrico (ou diferena de potencial) atravs da juno. Esse campo eltrico impede a difuso de cargas adicionais para um lado ou outro, fazendo com que, na regio de depleo, no haja portadores de corrente. A densidade de carga, campo eltrico e potencial na juno esto representados na Figura 31. A juno PN forma a base do dispositivo semicondutor chamado diodo, cujas caractersticas bsicas sero descritas a seguir.

53

Figura 31 - Esquema da variao da densidade de carga, campo eltrico e potencial eltrico ao longo de uma juno PN.

7.3 - Polarizao de diodos Ao se estabelecer uma diferena de potencial entre os terminais de uma juno PN (diodo), pode-se polariz-la de forma que o potencial negativo seja ligado ao semicondutor do tipo P e o potencial positivo ao semicondutor do tipo N. Essa a chamada polarizao reversa e est representada na Figura 32. A ligao de um potencial positivo ao tipo P e o negativo ao tipo N chamada de polarizao direta, e esta representada na figura 33. Quando o diodo est polarizado reversamente, o fluxo de corrente pela juno zero, ao contrrio do que ocorre quando ele polarizado diretamente. Durante a conduo as regies P e N tm queda de potencial desprezvel.

7.3.1 - Polarizao reversa No caso da polarizao reversa (Figura 32), o efeito extrair eltrons do lado N e lacunas do lado P. Isso faz com que a regio de depleo se alargue, conforme a fig. 32(b), resultando em uma corrente praticamente nula atravs da juno. J que o lado N no tem lacunas para suprir o lado P e o lado P no tem eltrons para suprir o lado N, o resultado da polarizao reversa reforar o efeito isolante da juno. 54

(a)

(b)

Figura 32 (a) Diagrama eltrico de um diodo polarizado reversamente e (b) o alargamento da zona de depleo pela polarizao reversa.

7.3.2 Polarizao Direta No caso da polarizao direta, conforme a figura 33, eltrons so extrados do lado P, aumentando a concentrao de lacunas que se difundem atravs da juno e se recombinam com os eltrons do lado N. O campo aplicado cancela os efeitos da diferena de potencial de contato, reduzindo a zona de depleo (fig. 33(b)) e facilitando a conduo atravs da juno.

(a)

(b)

Figura 33 (a) Diagrama eltrico de um diodo polarizado diretamente e (b) o fluxo dos portadores de carga e a diminuio da zona de depleo.

7.3.3 - Caracterstica tenso corrente (I V) Uma curva caracterstica de um diodo est representada na Figura 34. O smbolo usado para representar um diodo est ao lado da figura junto com a polaridade. O smbolo tipo seta sugere uma polaridade intrnseca, refletindo a caracterstica no linear do diodo. A curva caracterstica de um diodo pode ser dividida em trs regies, como segue.

55

Regio de polarizao direta Nesta regio, V>0, com a aplicao da tenso, a corrente, inicialmente, aumenta pouco, mas quando a tenso da juno (Vo) superada, o diodo passa a comportar-se como um condutor. Regio de polarizao reversa Nesta regio, V < 0, a aplicao da tenso reversa contribui para aumentar a zona de depleo, mantendo a corrente reversa praticamente nula. Regio de ruptura Nessa regio, a tenso reversa to alta que rompe a juno, em geral inutilizando o dispositivo. Existem, no entanto, alguns diodos, chamados de diodos Zener, que se valem dessa ruptura, ou aumento em avalanche da corrente, a fim de manterem a tenso constante sobre a juno, funcionando como um regulador de tenso.

Figura 34 Curva caracterstica de um diodo, conduzindo quando polarizado diretamente e praticamente cortando a corrente quando polarizado reversamente. A regio Zener pode ser controlada para tenses mais baixas em diodos tipo Zener. Nos diodos comuns corresponderia ruptura.

Na anlise de um circuito contendo um diodo, pode ser mais conveniente linearizar as caractersticas dos diodos (Fig. 35). Em outras palavras, se a tenso reversa, a corrente atravs do diodo nula e se a polarizao direta e a tenso aplicada maior da tenso da juno (~ 0,7 V), o diodo comporta-se como um condutor. Deve-se considerar tambm que, durante a conduo, ocorre uma queda de potencial sobre o diodo de 0,7 V. 56

Figura 35 - Modelo de um diodo ideal, conduzindo como um condutor quando diretamente polarizado e como um isolante quando reversamente polarizado.

7.3.4 - Caractersticas Trmicas dos Diodos As propriedades eltricas dos diodos so fortemente influenciadas pela variao da temperatura. Como a energia trmica que promove os eltrons da banda de valncia para a banda conduo, o aumento da temperatura de um diodo faz com que mais eltrons sejam promovidos para a banda de conduo. Portanto, a densidade de portadores de carga dos dois tipos aumenta, diminuindo a resistividade do semicondutor. Nos condutores comuns, o efeito a resistividade aumentar com o aumento da temperatura. Alm disso, nos semicondutores, o gap de energia entre as bandas levemente reduzido, ~5 %. O efeito do aumento da temperatura sobre um diodo polarizado diretamente um aumento da corrente que por ele cruza, para uma dada tenso direta. A variao da corrente com a temperatura pode ser usada para medir a temperatura, ou seja, um diodo pode funcionar como um transdutor de temperatura, um termmetro. 7.2.5 Especificaes de diodos As seguintes caractersticas so importantes para especificar um diodo em um circuito. Comercialmente so encontrados diodos com diferentes 57

caractersticas e a fim de adequar o diodo correto para determinada aplicao necessrio conhecer suas especificaes Corrente direta mxima Essa caracterstica indica a corrente mxima que pode cruzar pelo diodo quando ele for polarizado diretamente. Uma corrente acima desse valor pode destruir o dispositivo. Existem comercialmente diodos que suportam desde dcimos de ampre at centenas de ampre. Tenso reversa mxima Esta caracterstica incida a tenso mxima que o diodo pode suportar sem conduzir corrente, quando polarizado reversamente. Acima dessa tenso ele destrudo. Comercialmente encontram-se diodos que suportam tenses reversas desde dezenas de volts at milhares de volts. Tenso da juno Indica a queda de potencial sobre a juno, quando o diodo est polarizado diretamente. Para diodos a base de Silcio (os mais comuns) a tenso da juno da ordem de 0,7 V, j para diodos a base de germnio a tenso de juno da ordem de 0,3 V. Potncia mxima A potencia mxima est associada ao produto da corrente mxima pela tenso da juno. A energia dissipada por efeito Joule, elevando a temperatura do diodo, mudando suas caractersticas e, eventualmente, destruindo o dispositivo.

7.4 Circuitos com diodos

A seguir, vamos discutir alguns circuitos que utilizam diodos. 7.4.1 - Circuitos Retificadores A aplicao mais geral de diodos em circuitos retificadores. A idia de um circuito retificador converter uma tenso alternada, que varia no tempo de 58

-V a +V, em uma tenso contnua, que pode variar no tempo entre 0 e +V. De outro modo, converter uma tenso cuja mdia no tempo nula em outra com uma mdia no tempo diferente de zero, ou com uma componente contnua (DC). Retificador de Meia Onda 7y O retificador de 12 onda est representado na Fig. 36(a). O circuito composto basicamente por um diodo, uma fonte de tenso alternada e uma carga. A fonte alternada, em geral, um transformador redutor de tenso, que reduz a tenso da rede (110 V ou 220 V) em uma tenso mais baixa, mais adequada alimentao de circuitos eletrnicos. Durante o semiciclo positivo, diodo conduz porque est diretamente polarizado. No semiciclo negativo, ele corta (no conduz) porque est reversamente polarizado. Na figura 36(b) esto representadas as tenses em funo do tempo sobre a fonte e sobre a carga. Note que apenas pouco menos da metade da energia disponibilizada pela fonte (ou gerador) transferida para a carga.

Figura 36 (a) Diagrama de um retificador de 12 onda. Tenses sobre o gerador, vl (b) e sobre a carga R (c).

Retificador de Onda Completa Esse circuito retificador composto por dois diodos. Alm disso, o gerador dispe de um terminal adicional a partir do qual medida a tenso. Os transformadores usados nessa configurao de retificador possuem uma derivao central, ou seja, na metade do enrolamento secundrio tira-se o referido terminal. O circuito eltrico desse retificador est representado na figura 37(a).

59

(a)

(b)

Figura 37 (a) Diagrama eltrico de um retificador de onda completa. (b) Evoluo no tempo da tenso sobre transformador e sobre a carga. Em preto a tenso na sada do transformador e em azul sobre a carga R.

Nesse circuito, durante o semiciclo positivo, a tenso sobre D1 polariza-o diretamente enquanto o diodo D2 est polarizado reversamente. O caminho percorrido pela corrente ser ento atravs de D1, pela carga, retornando ao terminal central do transformador. Durante o semiciclo negativo, ocorre o inverso: D1 est polarizado reversamente e D2 diretamente polarizado e o caminho da corrente atravs de D2, carga, retornando ao transformador pela derivao central. A evoluo no tempo da tenso sobre o transformador e sobre a carga est representada na figura 37(b). Note que esse circuito mais eficiente para transferir a energia do transformador para a carga. Note tambm que a tenso sobre a carga levemente menor que a tenso do transformador, isso porque 0,7 V (no caso de diodo de silcio) fica sobre o diodo.

60

Exerccios 1. Descreva com suas palavras o significado da palavra ideal aplicada a um dispositivo ou sistema. 2. Qual a principal diferena entre as caractersticas de uma chave simples e as de um diodo ideal? 3. Descreva a diferena entre os materiais semicondutores do tipo N e do tipo P. 4. Descreva a diferena entre impurezas doadoras e aceitadoras. 5. (a) Determine a queda de tenso direta atravs do diodo cujas caractersticas aparecem na figura abaixo, a temperaturas de -75 C, 25 C, 100 C e 200 C e com uma corrente de 10 mA. (b) Como voc usaria esse dispositivo como um termmetro?

61

6. Utilizando a curva caracterstica da figura abaixo, determine ID, VD e VR para o circuito da figura.

7. Para o circuito da figura a seguir, esboce as formas de onda de vo e ir.

62

8 - Transistores de Efeito de Campo

O transistor de efeito de campo de juno, JFET (junction field effect transistor), um dispositivo semicondutor de 3 terminais, no linear, ou seja, a conduo entre dois de seus terminais determinada pelo campo eltrico estabelecido no terceiro. Os JFETs so bastante utilizados em circuitos eletrnicos devido, principalmente, a duas qualidades: alta resistncia de entrada e baixo rudo. Como o nome sugere, a conduo de um transistor de efeito de campo (FET) controlada por um campo eltrico, produzido por uma voltagem aplicada ao terminal de controle. Como praticamente no h corrente fluindo pelo terminal de controle, a resistncia de entrada do dispositivo muito alta, da ordem de 107 a 109 .

8.1- Construo de um JFET de Canal N

Os JFETs esto disponveis comercialmente em duas polaridades: canal N e Canal P. A Fig. 38(a) mostra a estrutura simplificada de um JFET de canal N. Ele consiste de um semicondutor tipo N com regies tipo P difundidas em ambos os lados. A regio N o canal (channel) e as regies P laterais esto interligadas eletricamente e formam a porta (gate).

Figura 38 (a) Estrutura bsica de um JFET de canal N. Essa estrutura simplificada serve para explicar o funcionamento do dispositivo. (b) Smbolo esquemtico de um JFET de canal N (c) Smbolo esquemtico de um JFET de canal P.

63

Deve ser bvio que o JFET de canal P pode ser fabricado simplesmente invertendo todos os tipos de semicondutores, ou seja, usando-se silcio tipo P para o canal e tipo N para a porta. As Figs. 38(b) e 1(c) mostram os smbolos esquemticos dos FETs de canal N e P respectivamente. Observe que o sentido da seta aquele da juno pn do diodo. Embora o JFET seja simtrico em relao fonte e dreno, ou seja, fisicamente eles so equivalentes, til em um diagrama dar a um dos terminais o nome de fonte (source) e ao outro o nome de dreno (drain). No smbolo de um JFET, o terminal da porta fica mais prximo fonte do que do dreno.

8.2 - Operao de Um JFET

Considere um JFET de canal N cujo diagrama est na Fig. 39. Note que, para simplificar, no est mostrada a ligao eltrica entre os terminais de porta. Assume-se, no entanto, que os dois terminais G esto ligados juntos. Com a tenso entre porta e fonte nula (VGS = 0), a aplicao de uma diferena de potencial entre dreno e fonte (VDS) faz com que flua corrente do dreno para a fonte. Quando uma tenso negativa aplicada porta (VGS < 0), a regio de depleo da juno canal-porta se alarga e o canal torna-se mais estreito. Assim, a resistncia do canal aumenta e a corrente de dreno (ID), para uma dada intensidade de VDS diminui.

Figura 39 Representao esquemtica da polarizao de um JFET de canal N.

64

O JFET operado como uma resistncia cujo valor controlado por VGS. Se continuarmos aumentando VGS no sentido negativo, haver um certo valor de VGS em que as regies de depleo de ambos os lados do canal se fundem, conforme a Fig. 40. Nesse caso no h mais portadores de carga (eltrons livres no caso de canal N) para a conduo da fonte para o dreno. Esse valor de VGS , portanto, a tenso limite do dispositivo, VGScorte. Essa tenso chamada, em ingls, de pinch-off voltage e , em geral, denotada por VP.

Figura 40 Representao de um JFET de canal N com a tenso VGS tal que eliminou o cruzamento de cargas pelo canal na regio perto do terminal de porta.

O funcionamento do dispositivo pode ser visto atravs da polarizao tpica utilizada em circuitos com JFET das Figs. 39 e 40. A polarizao (DC) das fontes de tenso VDS e VGS aquela normalmente utilizada numa situao onde se busca uma amplificao do sinal de tenso (AC) aplicado porta e extrado no dreno.

8.3 - Caracterstica de Transferncia

A caracterstica de transferncia um grfico da corrente de dreno ID em funo da tenso entre a porta e a fonte, VGS, para um valor constante da tenso ente o dreno e a fonte, VDS. A caracterstica de transferncia pode ser obtida diretamente a partir de medidas da operao do dispositivo ou desenhada a partir das caractersticas de dreno. Uma caracterstica de transferncia IDS x VGS quadrtica (parablica) pode ser visualizada na Fig. 41. O valor mximo de IDS designado IDSS e 65

ocorre para VGS = 0. Note que h um valor de VGS negativo, VGS = -VP, em que a corrente praticamente zero.

Fig. 41 - Curva Tpica de Entrada IDS VGS.

A relao que descreve a curva de entrada, representada na Fig. 41 e muito utilizada na polarizao do JFET, dada por:

(26)

I DS

V GS = I DSS 1 V P

Esta relao vlida na regio de saturao (de amplificao) e fornece a corrente IDS de polarizao em funo de IDSS (corrente de saturao para VGS = 0) e da tenso de estrangulamento (pinch-off) VP. Note que, num JFET de canal N, as tenses VGS e VP so ambas negativas, enquanto IDS e IDSS so positivas. A caracterstica de sada ID VDS de um JFET - canal N tpico pode ser vista na Fig. 42. Para valores pequenos de VDS h uma regio hmica (linear), em que a resistncia funo do valor de VGS . A tenso VD,SAT,bem como a corrente de saturao, depende da tenso negativa VGS aplicada porta. Para cada VGS, a corrente de dreno satura a partir de certo valor VDS > VD,SAT. A regio de saturao aquela normalmente empregada na amplificao.

66

Fig. 42 - Caracterstica de sada ID x VDS tpica de um JFET - canal N.

A terceira regio a conhecida regio de ruptura, em que a corrente de dreno pode crescer perigosamente. O comportamento apresentado na Fig. 42 pode ser entendido observando novamente as Figs. 39 e 40. A aplicao de VGS negativa ocasiona uma constrio ou fechamento do canal de conduo entre o dreno e a fonte. Este fechamento modula a resistncia do canal. A regio de depleo (tracejada na Fig. 39) avana para dentro do canal e pode at fech-lo completamente, quando a tenso negativa VGS atingir um valor de pinch-off (Vp) . Aps este ponto, a corrente de dreno ID no aumenta mais fortemente com um aumento de VDS. Observe que a tenso de entrada VGS aplicada no dispositivo negativa. Desta forma, a juno PN (porta e canal) opera no modo reverso, dando uma caracterstica de alta impedncia de entrada. Devido ao fato de a porta ser altamente dopada (P+), a invaso da camada de depleo avana para o lado N, fechando o canal, medida que se aplica uma tenso VGS mais negativa.

67

8.4- Caractersticas de Fabricao de JFETs

Antes de analisarmos alguns circuitos baseados em FETs, convm olhar sua faixa de parmetros tais como IDSS e VP, bem como o espalhamento entre dispositivos com o mesmo tipo nominal para se ter uma melhor idia sobre o FET. Muitas das caractersticas dos FETs mostram grande variao em torno de seus valores mdios e esse um fato que o projeto de um circuito que usa esse tipo de dispositivo deve levar em conta. Por exemplo, o VP ou tenso VGS de corte, do BF245B (FET mais comum comercialmente) pode estar entre -0,5 a -8 V, enquanto que a corrente de dreno mxima IDSS varia entre 12 e 25 mA. Por outro lado, como os JFETs tem caractersticas que so muito boas, como a alta impedncia de entrada e o controle da corrente por tenso, ele a escolha da maioria dos projetos de circuito transistorizados e muito esforo deve ser feito no desenvolvimento do projeto para reduzir a dependncia do circuito das caractersticas individuais do dispositivo. De outro modo, um bom projeto de circuito com FET aquele em que o transistor pode ser trocado por outro do mesmo tipo/nome sem, no entanto, alterar as caractersticas do projeto em si.

8.5-

Circuitos bsicos com FETs 8.5-1. Fontes de corrente

Os JFET so usados como fontes de corrente dentro de circuitos integrados, particularmente em amplificadores operacionais e algumas vezes em projetos discretos, ou seja, no integrados. A fonte de corrente mais simples est mostrada na Fig. 43 (a). Do grfico das caractersticas de ID VDS (Fig. 42) pode-se ver que a corrente de dreno praticamente constante em uma faixa razoavelmente grande de tenses entre dreno e fonte, desde que VDS > VD,SAT.

68

(a)

(b)

Figura 43 (a) Circuito de uma fonte de corrente utilizando um JFET de canal N. (b) Diagrama bsico da auto-regulao.

O projeto desse circuito extremamente simples, o circuito pode ser utilizado, por exemplo, para um regulador de corrente para diodos que so utilizados como sensores de temperatura.

8.5-2. Fonte com Auto-Regulao

uma variao do circuito anterior e permite que a corrente que passa pela carga se ajuste automaticamente. Esse circuito est representado na Fig. 43(b). O resistor de auto regulao R eleva o potencial da fonte pelo valor ID.R e esse ser o valor de VGS. Uma eventual aumento de R provocaria uma reduo de ID, isso por sua vez diminui o valor absoluto de VGS, elevando novamente ID, mantendo-o praticamente inalterado. Essa caracterstica importante em um projeto de fonte de corrente. Por outro lado, se por algum motivo ID aumentar, VGS tambm aumenta, reduzindo ento ID. Perceba que o resistor de auto-regulao importante para que o projeto do circuito da fonte seja mais ou menos independente das caractersticas individuais do JFET escolhido.

8.5-3. Amplificadores com JFETs

O resistor de auto-regulao da Fig. 43(b) tem um papel fundamental no desenvolvimento de circuitos amplificadores. Na Fig. 44, esse tipo de resistor representado por Rs.

69

(a)

(b)
Fig. 44 Circuitos bsicos de amplificadores ac com JFET.

(c)

Nesse circuito, a tenso de entrada aplicada ao amplificador atravs de um capacitor de desacoplamento, C. A idia desse capacitor, como o nome diz, desacoplar a tenso contnua que existe na porta do FET da tenso alternada da entrada do amplificador. Com isso, na porta do FET haver uma tenso que a soma dos potenciais da entrada com o potencial contnuo de polarizao da porta: VGS = VG + vin. O potencial na porta do FET varia a tenso VGS que, por sua vez, faz variar a corrente de dreno. Ao variar a corrente de dreno, a tenso na sada, que proporcional ao produto ID.RD, tambm vai variar, porm amplificada por um certo valor. Alm disso, essa tenso vai variar em torno de um valor constante, definido pela polarizao da porta e pelo resistor RD. A fim de que a tenso de sada varie em torno do zero novamente necessrio a ligao, em srie com a sada, de um capacitor de desacoplamento. A ausncia de corrente de porta torna a transcondutncia (razo entre a corrente de sada pela tenso de entrada) o parmetro natural de ganho para os FETs. A transcondutncia de um FET pode ser estimada a partir da sua curva caracterstica, tomando a inclinao da curva de transferncia ID VGS (Fig. 4). A transcondutncia depende da corrente de dreno e dada por:

(27)

g m ( I D ) = i D / v GS .

70

Os valores das quantidades g, i e v, so na verdade pequenas variaes em torno dos seus valores mdios. De outro modo, gm a derivada da curva IDVGS:
VGS 1 V P .

(28)

gm =

2 I DSS VP

Dessas quantidades pode-se obter o ganho de tenso do amplificador:

(29)

A = v D / v GS = R D i d / v GS = g m R D .

Tipicamente, os FETs tm transcondutncias da ordem de 1/10-6 -1 em poucos miliampres. Como gm depende da corrente de dreno, haver algumas variaes no ganho ou no linearidades na forma da onda, na medida em que a corrente de dreno varia. Vamos considerar o circuito da Fig. 44(c), chamado de amplificador de fonte comum, com um resistor de dreno de 5 k e uma fonte de tenso de 10 V. Um JFET tpico tem g de 2 mS (S 1/), se ele trabalhar com uma corrente de dreno de 1 mA, resulta num ganho de -10 no amplificador, ou seja, se na entrada tivermos 0,1 V, na sada o amplificador dar -1V. Lembrando sempre que essa tenso alternada.

71

Exerccios Nos exerccios a seguir, considere que o JFET com as seguintes caractersticas bsicas: VP = -4 V e IDSS = 10 mA. 1. (a) Para os seguintes valores de VGS determine ID: VGS = -1V, -2V, -3V, -4V, -5, -6V . (b) Essas corrente de dreno so vlidas para que faixa de VDS? 2. Para VDS = 5 V, determine qual a variao correspondente em ID para uma variao de VGS de -2 a -1,6 V. 3. Determine os valores que representam a funo gm(VGS) para o JFET do problema. 4. Projete uma fonte de corrente para alimentar um diodo com uma corrente de 5 mA. Estabelea a tenso VGS usando um divisor de tenses. 5. Qual o ganho do circuito da Fig. 44(a) se, na operao do JFET, VGS= -2 V e RD = 1 k? 6. Se a corrente de fuga da porta (IGSS) de um JFET for IGSS = 5 pA em 20 V, qual a impedncia de entrada desse dispositivo? 7. No circuito da figura abaixo RG1 e RG2 formam um divisor de tenses para a polarizao da porta do JFET. Considerando VDD = 30 V e se VGS = -1 V, qual a corrente de dreno? Considere RD = 2,2 k e RS = 220 .

72

8. Qual a tenso DC no dreno do problema anterior? 9. Qual a tenso DC na Fonte do problema anterior? Qual a tenso entre fonte e dreno (VDS)? 10. Qual deve ser a relao RG1/RG2 para que VGS = -1 V? Considerando que a corrente pelos resistores RG1 e RG2 seja em torno de ID/1000, quais devem ser os valores de RG1 e RG2 ?

73

9 - Grandezas Analgicas e Digitais

Grandezas analgicas so aquelas que podem variar em um intervalo contnuo de valores. Por exemplo, o mdulo da velocidade de um veculo pode assumir qualquer valor de 0 a 100 km/h. Grandezas digitais, por sua vez, so aquelas que variam em passos discretos. Por exemplo, o tempo varia continuamente, mas a sua apresentao atravs de um relgio digital feita em passos discretos, a cada minuto. Um sistema analgico contm dispositivos que podem manipular quantidades fsicas analgicas. Por exemplo, a sada de um amplificador pode variar continuamente dentro de certo intervalo. Um sistema digital contm dispositivos capazes de manipular informaes lgicas (representadas na forma digital), um exemplo o computador. Algumas das vantagens das tcnicas digitais esto listadas a seguir: Sistemas digitais so mais fceis de projetar; Fcil armazenamento de informao; Maior exatido e preciso; A operao do sistema pode ser programada; Circuitos digitais so menos afetados pelo rudo; Um maior nmero de circuitos digitais pode ser colocado em um circuito integrado. Em sistemas digitais, a informao geralmente apresenta a forma binria. As quantidades binrias podem ser representadas por qualquer dispositivo que apresente dois estados de operao. Uma chave, por exemplo, pode estar aberta ou fechada, desligada ou ligada. Podemos dizer que a chave aberta corresponde ao dgito binrio 0 e a chave fechada corresponde ao dgito binrio 1. Em sistemas digitais eletrnicos, a informao binria representada por nveis de tenso (ou correntes). Por exemplo, zero volt poderia representar o valor binrio 0 e +5 volts poderiam representar o valor binrio 1. Mas, devido a variaes nos circuitos, os valores binrios so representados por intervalos de tenses: o 0 digital corresponde a uma tenso entre 0 e 0,8 V, 74

enquanto o 1 digital corresponde a uma tenso entre 2 e 5 V. Com isso percebemos uma diferena significativa entre um sistema analgico e um sistema digital. Nos sistemas digitais, o valor exato da tenso no to importante. O sistema binrio de numerao o mais importante em sistemas digitais. O sistema decimal tambm importante porque usado por ns para representar quantidades. O sistema decimal contm 10 algarismos (0, 1, 2,, 9). A representao do nmero 273 no sistema decimal pode ser pensada como: 273 = (2 x 102) + (7 x 101) + (3 x 100) O sistema binrio contm 2 algarismos (0 e 1) e a representao de um nmero no sistema binrio, pode ser convertido em decimal do mesmo modo que o apresentado acima. Por exemplo, o nmero 1101 na base binria : 1101 = (1 x 23) + (1 x 22) + (0 x 21) + (1 x 20) = 8 + 4 + 0 + 1 ou seja, representa o nmero 13 na base decimal. O quadro abaixo apresenta uma relao entre alguns nmeros na base decimal e sua respectiva representao na base binria. Decimal 0 1 2 3 4 5 6 7 Binrio 0 1 10 11 100 101 110 111 Decimal 8 9 10 11 12 13 14 15 Binrio 1000 1001 1010 1011 1100 1101 1110 1111

75

9.1 - Portas Lgicas

Em qualquer sistema digital, a unidade bsica construtiva a porta lgica. Portas lgicas so encontradas tanto em circuitos com grande nvel de integrao (como em processadores de computadores, por exemplo) como em circuitos mais simples com apenas algumas portas lgicas. O objetivo delas trabalhar com sinais de tenso em sua entrada e produzir, na sada, um sinal que obedece a lgica para a qual ela foi concebida. Os nveis de tenso com as quais as portas podem trabalhar dependem da tecnologia usada. A tecnologia TTL (lgica de transistor a transistor) foi projetada para trabalhar com tenses entre 0 e 5 V, enquanto que a tecnologia CMOS (juno Metal-xido-Semicondutor Complementar) trabalha com tenses entre 0 e 12 V. A primeira tambm a mais antiga e que consome mais energia sendo substituda, em muitos projetos, por circuitos CMOS, mais rpidos, confiveis e de menor consumo de energia. O nvel alto de tenso corresponde ao nmero binrio 1 e o nvel baixo ao nmero binrio 0. Na prtica, os circuitos aceitam como 0 ou 1 nveis prximos a zero ou o valor mximo de tenso, mas deve-se ter claro que nveis intermedirios podem ser tratados tanto como 0 ou 1 e o resultado final pode no corresponder lgica para o qual ele foi construdo. A seguir descreveremos as portas lgicas bsicas utilizadas em eletrnica digital e encontradas com facilidade no mercado especializado. 9.1.1 - Porta AND (E) A sada de uma porta AND alta se, e somente se, ambas as entradas tiverem um nvel alto. A Figura 45, abaixo, apresenta a chamada de Tabela Verdade, a qual ilustra as possibilidades para uma porta com duas entradas. Est representado tambm o smbolo esquemtico de uma porta AND com duas entradas. Tanto a porta AND como as outras descritas abaixo podem ter mais de duas entradas, mantendo a mesmo lgica.

76

PORTA AND Entradas A 0 0 1 1 B 0 1 0 1 Sada S 0 0 0 1

Figura 45 Representao esquemtica da porta AND e sua respectiva tabela verdade.

9.1.2 - Porta OR (OU) A sada de uma porta OR alta se qualquer das entradas, ou mesmo todas, tiverem um nvel alto. A figura 46 apresenta a tabela verdade para uma porta OR com duas entradas. Est representado tambm o smbolo esquemtico da porta com duas entradas.

PORTA OR Entradas A B 0 0 0 1 1 0 1 1

Sada S 0 1 1 1

Figura 46 Representao esquemtica da porta OR e sua respectiva tabela verdade.

9.1.3 - Portas NAND e NOR (No E e No OU) As portas discutidas at agora podem tambm ter suas sadas invertidas (negadas na terminologia da eletrnica digital) com relao s originais. Isso d

77

origem s portas NAND e NOR, cujas tabelas verdade e smbolos esto apresentados abaixo. Entradas A B 0 0 0 1 1 0 1 1 Sadas NAND 1 1 1 0

NOR 1 0 0 0

Figura 47 Representao esquemtica das portas NOR e NAND com as respectivas tabelas verdade.

9.1.4 - Porta XOR (OU Exclusivo) e XNOR (No exclusivo) A porta XOR estabelece em sua sada um sinal alto exclusivamente se apenas uma das entradas for alta. A XNOR similar XOR, mas com a sada invertida, ou negada.

XOR Entradas A B 0 0 0 1 1 0 1 1 Sadas XOR 0 1 1 0

XNOR

XNOR 1 0 0 1

Figura 48 Portas lgicas OR Exclusivo e NOR Exclusivo com suas tabelas verdade.

9.1.5 - Circuitos Combinacionais Os circuitos combinacionais so aqueles onde as sadas dependem apenas dos nveis lgicos colocados nas entradas. So formados pela associao de portas lgicas para atingir um objetivo bem determinado. Nesse

78

tipo de circuitos, a mesma combinao de entrada sempre produzir o mesmo resultado na sada. Talvez circuito mais utilizado seja o somador, conforme o diagrama abaixo.

Figura 49 Representao esquemtica de um circuito somador.

Nesse circuito a sada (Soma) a soma binria do contedo das entradas A e B. A sada Vai-Um o anlogo a soma decimal quando o resultado da soma maior do que 10.

9.2 - Parmetros de Circuitos Integrados Digitais

Os fabricantes de circuitos integrados digitais seguem praticamente o mesmo padro de nomenclatura e terminologia quanto especificao das propriedades dos seus componentes 9.2.1 - Propriedades de Tenso e Corrente: - VIH(min) Mnima Tenso de Entrada em Nvel Alto. - VIL(max) Mxima Tenso de Entrada em Nvel Baixo. - VOH(min) Mnima Tenso de Sada em Nvel Alto. - VOL(max) Mxima Tenso de Sada em Nvel Baixo. - IIH Corrente de Entrada em Nvel Alto.

79

- IIL Corrente de Entrada em Nvel Baixo. - IOH Corrente de Sada em Nvel Alto. - IOL Corrente de Sada em Nvel Baixo. 9.2.2 - Fan-Out O Fan-Out corresponde ao nmero mximo de entradas lgicas que uma sada de um circuito lgico pode acionar. Se esse nmero for excedido, os nveis de tenso e corrente no sero garantidos. 9.2.3 - Atrasos de Propagao Um sinal lgico, ao atravessar um circuito, sofre um atraso. Existem dois tipos de atraso: - tPLH tempo de atraso do estado lgico 0 para o 1. - tPHL tempo de atraso do estado lgico 1 para o 0.

Figura 50 - Atrasos na propagao de sinais lgicos.

Os valores dos tempos de atrasos de propagao so usados para a medio de velocidade em circuitos lgicos e o conhecimento destes parmetros importante para a correta previso das sadas em circuitos em que os potenciais das entradas variam rapidamente. 9.2.4 - Potncia Como todo circuito eltrico, um circuito lgico consome certa quantidade de energia. Essa energia fornecida por fontes de alimentao e esse consumo deve ser levado em considerao em um sistema digital. Se um 80

circuito integrado consome menos potncia poderemos, ter uma fonte de menor capacidade e, com isso, reduziremos os custos do projeto.

9.2.5 - Velocidade x Potncia Um circuito digital ideal aquele que possui o menor consumo de potncia e o menor atraso de propagao. Em outras palavras, o produto de velocidade e potncia deve ser o menor possvel.

9.2.6 - Imunidade ao Rudo Rudos so sinais indesejveis, gerados por campos eletromagnticos e podem afetar o funcionamento de um circuito lgico. Esses sinais podem fazer com que a tenso de entrada de um circuito lgico caia abaixo de VIH(min) ou aumente alm de VIL(max), gerando falsos sinais. A imunidade ao rudo se refere capacidade de um circuito lgico de rejeitar esse rudo.

81

9.3 - Circuitos de Memria

A maioria dos sistemas digitais composta por circuitos combinacionais associados a elementos de memria. O elemento de memria mais importante o flip-flop. O circuito bsico do flip-flop R-S mostrado na Fig. 7 junto com sua tabela verdade: xx

Figura 51 - Circuito lgico do flip-flop R-S e a sua tabela verdade.

O circuito acima mostra que o estado futuro das sadas Q e

Q

dependem do estado de R e S e tambm do estado atual dessas sadas. Nos casos 0 e 1, com S = 0 e R = 0, as sadas Q e Q permaneceram inalteradas (memria). Nos casos 2 e 3, com S = 0 e R = 1, a sada Q foi para 0 e Q foi para 1. Nos casos 4 e 5, com S = 1 e R = 0, a sada Q foi para 1 e Q foi para 0. Nos casos 6 e 7, com S = 1 e R = 1, as sadas Q e Q foram para 1, ocasionando problema, j que as sadas Q e Q devem ser complementares.

82

Figura 52 Tabela verdade do Flip-Flop apenas com os casos vlidos e seu diagrama esquemtico.

9.4 - lgebra de Boole

A lgebra booleana trabalha somente com os valores 0 e 1 ( verdadeiro ou falso). O estudo da lgebra de Boole muito importante para a compreenso dos circuitos lgicos, muito utilizados nos computadores digitais. A tabela abaixo representa um resumo das portas lgicas estudadas acima e a aritmtica de Boole associada a cada uma delas.

83

As funes booleanas trabalham com variveis booleanas e operadores lgicos que podem ser transformados atravs de todas as possibilidades de 0 e 1, atribudas as variveis, em tabelas verdades e circuitos lgicos. Exemplo Dada a funo Booleana F = A . B + B temos a seguinte tabela verdade:

A 0 0 1 1

B 0 1 0 1

A.B 0 0 0 1

F=A.B+
B

1 1 0 0

1 1 0 1

O circuito lgico associado a essa operao :

84

Exerccios 1. 3, 2. 1101, 3. Converta os seguintes nmeros da base decimal para binria: 8, 15, 31, 40, 256.

Converta os seguintes nmeros da base binria para a decimal: 100, 10011, 10101, 11100.

Efetue as somas de nmeros na base binria. 10 + 10, 101 + 100

11 + 10, 4. (a)

Determine a tabela verdade dos circuitos abaixo

(b)

(c)

85

Considere a seqncia abaixo: I. II. Entender o problema; Mapear as variveis de entrada e sada;

III. Montar a tabela verdade; IV. Montar a expresso booleana; V. Desenhar o circuito lgico equivalente. Elabore um projeto completo de um circuito digital. 5) Uma fbrica possui um sistema de iluminao que atende os seguintes casos: a) b) c) Quando o grau de luminosidade esta baixo Alerta de incndio Horrio entre 18 h e 22 h

6) Na sada de um estacionamento de um Shopping Center, existem 2 cancelas que controlam o trfego de sada. Cada posio possui um sensor de presena de veculo para abrir ou no a cancela. Somente um cancela poder ser aberta por vez para que no haja coliso.

Veculo

Cancela

86