Professional Documents
Culture Documents
Figura 5 .2 .1 . Cerroj o S- R
Generalmente este cerrojo se representa de una forma mas simplificada. (ver figura 5.2.2).
Para entender el funcionamiento de este dispositivo, analizaremos los estados de las salidas para cada uno de los casos que se puedan presentar a las entradas de este circuito (ver figura 5.2.1): R=0 y S=0 : Asumiendo que Q=0 , la salida de la compuerta B es 1 , as que la entrada de la compuerta A es tambin 1 , que a su vez obliga a que la salida de la compuerta A sea 0 , lo cual concuerda con la suposicin inicial del estado de la salida Q. Ahora suponiendo que Q=1 , la salida de la compuerta B es 0 , al igual que la entrada de la compuerta A, concluyendo que Q=1 . En estas condiciones se deduce que el estado previo de las salidas Q y Q' no se ve alterado cuando R=0 y S=0 . R=0 y S=1 : Suponiendo que Q=0 , entonces Q'=1 . Las entradas a la compuerta B son S=1 y Q=0 , luego la salida de esta compuerta es Q'=0 , entonces Q=1 . Tenga presente que las conexiones cruzadas garantizan que las salidas sean siempre complementarias. Si inicialmente se asume Q=1 , las entradas de la compuerta B son ahora S=1 y Q=1 , lo que implica que la salida de esta compuerta es Q'=0 o Q=1 .
www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050201.htm 1/5
31/08/13
Si se observan los resultados del anlisis, siempre que R=0 y S=1 , la salida Q=1 , es decir, que esta combinacin de seales de entrada sirve para fijar (set) la salida de la terminal Q al nivel lgico 1 . R=1 y S=0 : supongamos nuevamente que Q=0 , lo cual hace Q'=1 . Entonces las entradas de la compuerta A son R=1 , Q'=1 , lo que ocasiona que la salida de esta sea Q=0 . Es decir, el circuito lgico conserva la salida en Q restaurada (reset) a 0 . Si suponemos inicialmente Q=1 , o Q'=0 . Entonces las entradas de la compuerta A se son R=1 y Q'=0 , lo que origina que la entrada a la compuerta A sea Q=0 . En este caso, dado que la salida en la terminal Q estaba en 1 lgico, la accin de R=1 y S=0 es restaurar (reset) su valor a 0 . En resumen, podemos decir que esta combinacin de seales de entrada sirve siempre para restaurar (reset) la salida de la terminal Q al nivel lgico de 0 . S=1 y R=1: la aplicacin del anlisis anterior muestra que en estas condiciones, ambas compuertas intentan generar un mismo nivel lgico, lo cual hace indeterminado el estado de las salidas (ver Leccin 3: Estado Metaestable). Lo que hace que la salida sea indeterminada, es lo que ocurre cuando se suprimen las entradas. Si se suprime S antes que R, el cerrojo se restaura. Si R se suprime antes que S, el cerrojo se fija. En consecuencia, en el cerrojo S-R esta condicin de las entradas no se permite; sin embargo, como se explicar ms adelante, algunas modificaciones en este circuito pueden eliminar la ambigedad. El funcionamiento descrito de este circuito puede resumirse en los estados que se indican en la tabla 5.2.1. S i Ri Q i+1 0 0 1 1 0 1 0 1 Qi 0 1 -
El subndice i significa el i-simo instante en el que se alimentan las entradas S y R, donde Qi indica el i-simo instante y Qi+1 indica el siguiente estado de la salida despus de cambiar las entradas. En la interactividad 5.2.1 se muestra un cerrojo R-S, en el cual se pueden introducir los valores de las entradas y verificar su funcionamiento. En las entradas se deben ingresar solo valores lgicos.
Cerrojo S'- R' Este cerrojo es otra versin del cerrojo S-R y se compone de dos compuertas NAND como se muestra en la figura 5.2.3. Su funcionamiento es similar al cerrojo S-R, y se puede hacer un anlisis similar al que se hizo anteriormente para llegar a los estados que se resumen en la tabla 5.2.2. Este cerrojo tambin se conoce con el nombre de cerrojo S-R con entrada activa en bajo.
www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050201.htm
2/5
31/08/13
Al igual que el cerrojo S-R, este tambin tiene su representacin simplificada (ver figura 5.2.4).
Observe el comportamiento de este cerrojo comparado con el anterior. Las salidas son similares, pero en este la indeterminacin ocurre cuando S=0 y R=0 , y no cuando S=1 y R=1 , como en el cerrojo S-R. (ver la tabla 5.2.2 y comparar con la tabla 5.2.1). S i Ri Q i+1 0 0 1 1 0 1 0 1
-
0 1 Qi
Cerrojo S-R con habilitacin Este tipo de cerrojo es una variacin del cerrojo S'-R', con dos compuertas NAND adicionales a las entradas (ver figura 5.2.5), permite crear una nueva entrada, la cul acta como habilitador (enable), para permitir que las entradas S y R, acten sobre cerrojo.
En la siguiente tabla se resumen los estados de las salidas de este cerrojo para las posibles entradas. S i Ri E Q i+1 0 0 1 1 0 1 0 1 1 Qi 1 0 1 1 1 -
X X 0 Qi
T abla 5 .2 .3 . E s tados lgic os del C errojo S- R c on habilitac in
Como se observa, el funcionamiento es similar al cerrojo S'-R', solo que en este caso se agreg otra entrada para habilitar la operacin del circuito como cerrojo. Circuito Integrado cerrojo S-R El circuito integrado TTL ref. 74LS279 contiene cuatro cerrojos. En este integrado dos de los cerrojos tienen una entrada doble para S'. Existe otro circuito integrado CMOS ref. 4043 que tiene igualmente cuatro cerrojos. La configuracin de pines de estos dos circuitos integrados se muestra en la figura 5.2.6
www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050201.htm
3/5
31/08/13
Cerrojo D con habilitacin Este tipo de cerrojo es similar al anterior, tiene una entrada habilitadora, pero adicionalmente tiene un inversor entre las terminales S y R, como se observa en la figura 5.2.7.
Figura 5 .2 .7 . Cerrojo D
La entrada D va directamente a la entrada S del cerrojo y su complemento a la entrada R. Este cerrojo recibe su nombre por la habilidad que tiene para transmitir datos a otro cerrojo, o simplemente memorizarlos. Adems este cerrojo tiene una caracterstica particular diferente a los anteriores, que consiste en que en nign momento de presentan estados indeterminados a las salidas. La razn por la cual se elimina la indeterminacin es debido a la presencia del inversor. En la figura 5.2.8 se observa el smbolo que se utiliza para representar este cerrojo.
Figura 5 .2 .8 . Cerrojo D
Circuito Integrado cerrojo D El circuito integrado TTL ref. 74LS75 contiene cuatro cerrojos tipo D. Existe otro circuito integrado CMOS ref. 4042 que tiene igualmente cuatro cerrojos tipo D. La configuracin de pines de estos dos circuitos integrados se muestra en la figura 5.2.9.
www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050201.htm
4/5
31/08/13
Univ ersidad Nacional de Colombia Carrera 45 No 26-85 - Edificio Uriel Gutierrz Bogot D.C. - Colombia
www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050201.htm
5/5