Revista Cientitech Num 27

Revista
Directorio
Instituto Tecnolgico de Chihuahua
Ing. Leonel Gildardo Loya Pacheco Director M.C. Francisco Ral Valdiviezo Romn Subdirector de Planeacin y Vinculacin Ing. Catalina Irene Nevrez Burgueo Subdirectora Acadmica C.P. Carlos Morales Arredondo Subdirector Administrativo Lic. Zulma Yamilca Gonzlez Hernndez Jefe Depto. Comunicacin y Difusin Consejo Editorial M.C. Francisco Ral Valdiviezo Romn Lic. Zulma Yamilca Gonzlez Hernndez Ing. Jaime Fernando Gmez Rodrguez Ing. Sandra Gerarda Ontiveros Castellanos Ing. Leticia Mojica Vera Ing. Jess Oscar Molina Leyva
ndice
E d i t o r i a l
Usando Labview en la Educacin de Ingeniera........................................... 2 Estado del Arte en Dispositivos Electrnicos de Lgica Digital Programable............. 7 Planeacin Estratgica del Centro de Cmputo del Instituto Tecnolgico de Chihuahua........19 Sntesis Numrica de Mecanismos de Cuatro Barras para Generacin de Movimiento hasta para Cinco Puntos de Precisin...26
Edicin: Lic. Bertha Terrazas Ramos Impresin:

Imprenta Esparza Jos Ma. Bear No. 2702, Col. Obrera Chihuahua, Chih. Instituto Tecnolgico de Chihuahua CIENTITECH publicacin semestral Ave. Tecnolgico No. 2909 Tel. Conm. 2-01-2000 Fax 413-51-87 e-mail: director@itchihuahua.edu.mx Chihuahua, Chih., Mxico
CIENTITECH es una publicacin semestral del Instituto Tecnolgico de Chihuahua; los artculos firmados no reflejan necesariamente los criterios del ITCH, y son responsabilidad exclusiva de los autores.
Portada: Mural El Estudiante Incorporndose al Aparato Productivo del Pas

Autor: Profr. Efran Rodrguez Romero
EDITORIAL
ElInstitutoTecnolgicodeChihuahuaa60aosdesucreacin,sehaconsolidadoa travsdesusegresadoscomounadenuestrasinstitucioneseducativasdegran prestigioydemandadaporlasociedadchihuahuense,parasuingresodefuturos profesionistas,enfrentandolosretosdelconstanteaceleramientoinnovadordela CienciaylaTecnologa. ConscientesquenuestraAlmaMaterfuefundadaconelfindeformarprofesionistas encienciaytecnologayquegraciasalavisinynecesidaddejvenesimpetuososy condeseodeconocimientos,peroconpocosrecursoseconmicos,plantearonla necesidaddecrearunainstitucindenivelSuperiorTecnolgicaenelestado. Nuestrosorgenesnoscomprometenaunamejoracontinuativaenelaspecto educativo,ycomoparteintegraldelaformacindenuestrosestudiantesenlo social,econmicoycultural,convisindealcanzarlacertificacinentodoslos procesoseducativosydeparticipacinnacionaleinternacional. SatisfactoriamenteelInstitutoTecnolgicodeChihuahuaestrepresentadoa travsdenuestrosegresadoseneldesarrolloeconmicodenuestroestadoydelpas ymsalldenuestrasfronteras,contribuyendoactivamenteenlasfuentesde trabajoexitosamente. A13aosdecrearlarevistaCIENTITECHylaconformacindel1er.Consejo Editorialintegradoporlosmaestros:JessNeriPacheco,EleazarJurado,Valentn Ramrez,CosmeAlvarado,LuisGarca,VinicioGallo,EvaLiliaNezyGernimo Mendoza(4yajubiladosdenuestroInstituto),siendodirectorelIng.Manuel GallardoRodrguez,larevistahasidoeditadacon27ejemplaresincluidala presente. Suspginassehanrevestidoconlapublicacindemsde300artculossobre investigacincientfica,quedifundenelconocimientoadquiridoennuestrasaulasy eldeotrasinstitucioneshermanasenlasdiferentesreasdelconocimiento. Exhortamosanuestroslectoresaparticiparenledifusindelacienciayla tecnologa,enviandosusartculosparasudivulgacinatravsdeCIENTITECH.
ING. LEONEL GILDARDO LOYA PACHECO DIRECTOR
CIENTITECH
Usando Labview en la Educacin
USANDO LABVIEW EN LA EDUCACIN DE INGENIERA

Csar Ezequiel Varela Moreno CRODE Chihuahua cesarvarel@gmail.com
En el presente trabajo se busca dar a conocer las tendencias de la instrumentacin virtual en la educacin. Se parte de la descripcin de la instrumentacin virtual, luego se muestra uno de los lenguajes mayormente utilizados en ella: LabVIEW y por ltimo se muestran ejemplos del impacto que ha causado LabVIEW en diferentes reas del quehacer educativo.
1. INTRODUCCIN. La instrumentacin virtual ha surgido debido a que los precios de las computadoras han ido decreciendo mientras que su capacidad de procesamiento ha ido en aumento. Adems, se ha visto que en los experimentos de laboratorio, la atencin de los alumnos se centra en la adquisicin de y graficacin de datos, y el objetivo real, que es el aprendizaje a travs de la observacin del experimento y anlisis de datos pasa, generalmente, a segundo trmino. 2. FUNDAMENTOS 2.1 Instrumentacin Virtual. Los instrumentos tradicionales de medicin son costosos ya que el procesamiento de datos se lleva a cabo en el mismo hardware con el fin de brindar mayor velocidad, sin embargo no pueden ser reprogramados para cumplir tareas para las cuales no fueron diseados originalmente. El concepto de instrumentacin virtual nace a partir del uso de la computadora personal (PC) como "instrumento" de medicin de tales seales como temperatura, presin, caudal, etc. [1]. Un instrumento virtual consiste en una
computadora o una estacin de trabajo equipada con software de aplicacin, hardware asequible tal como tarjetas de adquisicin y comunicacin y un software para manejarlas (driver) que conjuntamente desempean las funciones de instrumentos tradicionales. Representa un avance fundamental de los sistemas de instrumentacin tradicional centrada en el hardware hacia computadoras de escritorio y estaciones de trabajo [2]. Sin embargo, el concepto de "instrumentacin virtual" va ms all de la simple medicin de corriente o voltaje, sino que tambin involucra el procesamiento, anlisis, almacenamiento, distribucin y graficacin de los datos e informacin relacionados con la medicin de una o varias seales especficas y la comunicacin con otros equipos [1]. La instrumentacin virtual como tal, requiere la participacin multidisciplinaria de personas ya que, generalmente en los proyectos tecnolgicos participan diferentes especialistas, por ejemplo para el desarrollo de un instrumento para medir corrosin de metales en ambientes acuosos se necesitan especialistas en ingeniera qumica, ingenieros electrnicos e ingenieros en sistemas. Sin embargo, se han desarrollado ambientes
CIENTITECH
de trabajo para hacer ms fcil la programacin de instrumentos virtuales a investigadores y cientficos que no estn muy relacionados con los sistemas computacionales [4][5]. Existen diversos ambientes y lenguajes de programacin como Visual Basic, LabWindows y LabVIEW, este ltimo uno de los ms usados en la adquisicin de datos [11].
asistente y puede ser configurado de una forma sencilla sin tener amplios conocimientos de programacin.
2.2 Qu es LabVIEW? Laboratory Virtual Instrument Engineering Workbench o LabVIEW es una herramienta grfica creada por National Instruments en 1976 para funcionar en mquinas MAC, sali al mercado por primera vez en 1986. Su lema es la potencia est en el software [6]. Las mejores posibilidades para aprovechar las ventajas del software en la instrumentacin virtual se encuentran en la implementacin de laboratorios virtuales, debido a que permite la realizacin de sistemas flexibles de medicin basados en la PC [3]. La flexibilidad de medicin estriba en la facilidad de cambiar el propsito de un sistema de medicin en otro, debido a que la programacin est en el software y no en el hardware, como en la instrumentacin tradicional. Para obtener estas ventajas, es necesario contar con un software que provea interfases de comunicacin y herramientas de procesamiento digital de seales. En la siguiente figura se observa la sencillez del cdigo de una pequea aplicacin de adquisicin y graficacin de datos. Fue realizado a travs de un
Al ejecutar el programa se graficar la seal adquirida en algn indicador grfico incluido en el ambiente de LabVIEW como el Waveform Graph.
LabVIEW presenta facilidades para el manejo de: Interfaces de comunicaciones: o Puerto serie o Puerto paralelo o GPIB o PXI o VXI o TCP/IP, UDP, DataSocket o IrDA o Bluetooth o USB o OPC
CIENTITECH
Capacidad de interactuar con otras aplicaciones: o DLL o ActiveX o Matlab Herramientas para el procesado digital de seales. Visualizacin y manejo de grficas con datos dinmicos. Adquisicin y tratamiento de imgenes. Control de movimiento. Tiempo Real estrictamente hablando. Programacin de FPGAs. Sincronizacin.
Las instituciones educativas han realizado diversos esfuerzos por llevar esto a cabo. El software LabVIEW ha ayudado significativamente a investigadores y profesores para integrar Internet o la Web con equipos experimentales en diversos mtodos [7]. Sin embargo, todava el tipo del experimento, el nivel del conocimiento del desarrollador en LabVIEW y en Internet son factores decisivos para el xito de la aplicacin. Se ha propuesto tener laboratorios remotos, por ejemplo en el Laboratorio Remoto del Departamento de Telecomunicaciones y procesamiento de Seales en el Instituto de Tecnologa de Blekinge, Suecia [8] se utiliza instrumentacin virtual a travs de LabVIEW para la educacin de Ingeniera elctrica, otros laboratorios que utilizan la Instrumentacin virtual se encuentran en el Centro de Industria, Instrumentacin y Control de Procesos en el SENA en Colombia cuyo reto es modernizar los entrenadores didcticos de aos atrs mediante la utilizacin de transductores y tarjetas de adquisicin de datos para diversas aplicaciones como refrigeracin y aire acondicionado, electricidad, electrnica y controles elctricos [9]. El Centro Regional de Optimizacin y Desarrollo de Equipo, CRODE, tiene como funcin crear y reproducir equipo didctico para que sea utilizado en los Institutos Tecnolgicos. Existen cuatro centros en el pas: Celaya, Orizaba, Mrida y Chihuahua. En el CRODE Chihuahua se ha procurado seguir con la tendencia de aprovechar los recursos con los que se tiene y adaptar un sistema de medicin computarizado utilizando tarjetas de adquisicin de datos o simplemente estableciendo comunicacin con el puerto serie, utilizando software como LabVIEW en la mayora de los
3. LABVIEW EN LA EDUCACIN. Es difcil imaginarse la educacin, en las ramas de ingeniera, sin la existencia de laboratorios. Por otro lado, en la mayora de las instituciones educativas se cuenta con equipo de medicin. El reto es aprovechar el equipo de medicin que se tiene y proveerlo de la conectividad con la que una computadora cuenta. Otra forma de llevarlo a cabo es a travs de la simulacin, sin embargo muchos experimentos necesitan que los datos que se observen sean reales y que el estudiante tenga la oportunidad de conectar los circuitos requeridos para llevar a cabo el experimento [10]. Debido a las herramientas de conectividad que provee LabVIEW y sus fortalezas en la adquisicin de datos y funciones matemticas para procesar informacin, ste se convierte en una pieza clave en la educacin a distancia. La meta de este esfuerzo es desarrollar herramientas de menor costo que provean virtualmente la misma experiencia del laboratorio a los estudiantes.
CIENTITECH
proyectos y proyectos.
LabWindows
en
otros
tenga su aplicacin ser mayor y su visin para crear nuevas aplicaciones se ver fortalecida. 5. REFERENCIAS [1]Qu es la Instrumentacin Virtual? http://digital.ni.com/worldwide/latam.nsf/ web/all/01E4BFF8EC93532086256B600 0669953 20 de junio de 2007 [2] La Instrumentacin Virtual. http://www.aadeca.org/articulos/Tracnova -La_Instrumentacion_Virtual.pdf 20 de junio de 2007 [3] La instrumentacin virtual en la enseanza de la Ingeniera Electrnica. Accin Pedaggica. Chacn Rugeles Rafael Vol 11, No. 1. 2002 pp. 74-84 [4] Why Should I Use LabVIEW in Education? http://zone.ni.com/devzone/conceptd.nsf/ webmain/F0A14CA8AE13597186256D1 F0072A23F?opendocument&node=1220 00_us 20 de junio de 2007 [5] Qu es LabVIEW y quin lo usa? http://digital.ni.com/worldwide/spain.nsf/ b63ef100ab4b5df486256425006883b7/af 4c3dcd8ed8042c80256c68004330ab?Ope nDocument 20 de junio de 2007 [6] LabVIEW http://es.wikipedia.org/wiki/LabVIEW 20 de junio de 2007 [7] Survey of LabVIEW Technologies for Building Web/Internet-Enabled Experimental Setups.
Entre los proyectos con los que se ha trabajado se encuentra el Medidor de Corrosin, que fue inicialmente creado con la colaboracin del Instituto Tecnolgico de Chihuahua, el Centro de Investigacin y Materiales Avanzados, CIMAV, y el CRODE Chihuahua. Se desarroll un dispositivo basado en el microcontrolador 8051 para la medicin de la corrosin con diferentes tcnicas y su interfaz con la computadora fue a travs del puerto serial. Otro proyecto es la instrumentacin del Marco Didctico de Vibraciones cuyo objetivo es proveer al Marco de Vibraciones, que se produce desde hace varios aos, un instrumento para medir y mostrar las vibraciones. Esto significa una ventaja al permitir al estudiante adquirir y observar datos de una manera confiable y rpida y le facilita la generacin de reportes. De esta manera el estudiante se concentra en el estudio del fenmeno fsico que esta analizando, ya que la recoleccin de datos no es un distractor para su aprendizaje. 4. CONCLUSIONES. La utilizacin de un ambiente grfico e intuitivo de programacin para la instrumentacin virtual en la educacin permite que los estudiantes se enfoquen en el anlisis de la ciencia que estn estudiando y no en los aspectos asociados a la programacin. Adems el investigador puede realizar fcilmente la adquisicin de datos para los proyectos que el se encuentre realizando sin invertir mucho tiempo en aprender la programacin. Sin embargo, entre mejor conozca las herramientas de programacin y las tendencias de comunicacin por Internet, el alcance que
CIENTITECH
Masoud Naghedolfeizi, Sanjeev Arora, and Singli Garcia Fort Valley State University www.ni.com/pdf/academic/us/journals/lv 02_55.pdf 20 de junio de 2007 [8] User-defined Electrical Experiments in a Remote Laboratory Ingvar Gustavsson. Department of Telecommunications and Signal Processing Blekinge Institute of Technology, Sweden www.ni.com/pdf/academic/us/ journals/User_defined_electrical.pdf 20 de junio de 2007 [9] Entrenadores Didcticos Basados en Instrumentacin Virtual. Ing. Jiovany Orozco Parra, Centro de Industria, Instrumentacin y Control de Procesos, SENA (Servicio Nacional de Aprendizaje) Regional Risaralda. Pereira, Risaralda, Colombia http://digital.ni.com/worldwide/latam.nsf/ web/all/CE50592E3C3A3E1C86256B5F 00651ED7 20 de junio de 2007
[10] Virtual Instruments for Distance Learning G. Gerdin Old Dominion University Norfolk, VA 23529 www.ni.com/pdf/academic/us/journals/lv 02_68.pdf 20 de junio de 2007 [11] Increase Your Organizations Productivity with LabVIEW. Developer Zone. http://zone.ni.com/devzone/cda/tut/p/id/3 494 20 de junio de 2007 [12] Towards Virtual Laboratories: a Survey of LabVIEW based Teaching/ Learning Tools and Future Trends. Ertugrul, Neisimi. University of Adelaide, Australia. http://www.ni.com/pdf/academic/us/journ als/ijee_04.pdf 10 de julio de 2007. [13] Using New Learning Technologies with Multimedia. Schr, S.G., Krueger, H. IEEE Multimedia. Julio Septiembre 2002.
CIENTITECH
Estado del Arte en Dispositivos Electrnicos
ESTADO DEL ARTE EN DISPOSITIVOS ELECTRNICOS DE LGICA DIGITAL PROGRAMABLE

M.C. Rufino J. Domnguez Arellano Instituto Tecnolgico de Mazatln rjdominguez@itchihuahua.edu.mx Dr. Javier Vega Pineda Dr. Gerardo Trujillo Schiaffino Divisin de Estudios de Posgrado e Investigacin Instituto Tecnolgico de Chihuahua, Chih., Mx. {jvega, gtrujill}@itchihuahua.edu.mx
Artculo De Divulgacin Resumen. Se presenta una revisin general en dispositivos de lgica digital programable, centrndose en los arreglos de compuertas programables en campo (FPGAs, Field Programmable Gate Arrays), ya que son estos los dispositivos de mayor aplicacin. Se hace una comparacin entre las diferentes tecnologas de fabricacin de sistemas electrnicos tales como el uso de ASICs o ASSPs, destacando las ventajas de usar como alternativa tecnolgica FPGAs. Se considera el nuevo paradigma de diseo que se ha desarrollado a la par de la lgica programable y las diferentes formas en que se puede utilizar un FPGA en un sistema. Finalmente se considera el diseo de aplicaciones de procesamiento de seales basadas en FPGA.
1. Introduccin. Desde la aparicin en 1960 del primer circuito integrado (CI) monoltico, la integracin de sistemas electrnicos ha evolucionado conforme surgen nuevas tecnologas de fabricacin de los mismos circuitos. La densidad y complejidad de los sistemas que se encapsulan para formar un CI ha tenido un marcado incremento. Se habla de una Ley de Moore, segn la cual esta complejidad o capacidad de encapsulamiento se duplica cada 18 meses, mientras que la velocidad de operacin de los circuitos se duplica cada 5 aos. Esto ha permitido que los CIs puedan contener sistemas completos formados con miles o millones de componentes electrnicos.
Sin embargo el desarrollo de nuevos productos requiere de un tiempo considerable. Implementar un nuevo diseo en un CI convencional requiere de una larga etapa de planeacin, diseo y pruebas complicadas, todo lo cual es costoso. A esto se le conoce como costos de Ingeniera no recurrente (NonRecurring Engineering, NRE). Una manera ms rpida y directa de implementar aplicaciones digitales en un CI es mediante la lgica programable, la cual se basa en el uso de CI digitales configurables por el usuario (diseador del sistema) y en los que se puede implementar cualquier funcin lgica. Note que en este caso primero se fabrica el CI configurable y luego el diseador lo usa como base para realizar la aplicacin deseada. Esta
CIENTITECH
idea fue desarrollada por Hon y Sequin [1] y Conway y Mead [2] a finales de los aos sesenta. 2. Opciones de diseo de sistemas digitales. De entonces a la fecha se han desarrollado diferentes tipos de dispositivos lgicos programables, como se detalla a continuacin [3]. Dispositivos lgicos programables simples (SPLDs), que incluyen a los PALs y GALs. Fueron introducidos hace cerca de 30 aos y ahora son una parte muy pequea y en contraccin del mercado de la lgica programable. Dispositivos lgicos programables complejos (CPLDs). Conforman alrededor del 35% del mercado. Heredan la estructura AND-OR de los PAL, ofreciendo mayor nmero de entradas y salidas y una mayor conectividad interna. Pueden trabajar a alta velocidad, pero tienen un alto consumo de potencia, adems que cuentan con pocos flip-flops, relativamente. Arreglos de compuertas programables en campo (FPGAs). Representan cerca del 60% del mercado de la lgica programable. Cuentan con muchos flip-flops, adems de la lgica configurable. Existen dos subcategoras de los FPGAs: FPGAs que utilizan fusibles para establecer la conectividad (configuracin) interna. Como consecuencia estos dispositivos mantienen su configuracin cuando se desconecta la alimentacin. Sin embargo, son programables solo una vez, lo cual tarda varios minutos, motivo por el que no soportan la reconfiguracin. Adems, ofrecen una relativa baja densidad de componentes. FPGAs que utilizan memoria RAM esttica para mantener la configuracin interna (SRAM-FPGAs). Esta es la familia ms exitosa hasta el momento, debido a que
ofrece una alta densidad de componentes, se configura en cuestin de milisegundos y puede ser reconfigurada cuantas veces sea necesario. Tienen el inconveniente de que la configuracin se pierde al desconectar la alimentacin, por lo que requieren reprogramacin cada vez que sta se aplique. Con este panorama, al disear una nueva aplicacin digital, el diseador tiene las siguientes opciones en cuanto a tecnologa en la cual basar su diseo: Circuitos integrados MSI y SPLDs. Resultan ineficientes, inflexibles y realmente obsoletos. Microprocesadores (mPs). Ofrecen gran flexibilidad y alta versatilidad funcional. Sin embargo son muy lentos para muchas aplicaciones. Application Specific Standard Parts (ASSPs), es decir, CIs con una funcin especfica, los cuales son poderosos y eficientes, con frecuencia baratos, pero no ofrecen flexibilidad en el diseo. Application Specific Integrated Circuits (ASICs), CIs diseados especficamente para una aplicacin. Pueden ser muy complejos y eficientes, trabajando a altas velocidades, con muy bajo consumo de potencia, pero teniendo un alto costo NRE, esfuerzo de diseo y riesgo. Lgica programable de alta densidad, CPLDs y FPGAs. La tendencia actual es hacia el uso de estos ltimos, en particular los SRAM-FPGAs, los cuales ofrecen gran flexibilidad, complejidad y velocidad, en un reducido tamao, con bajo consumo de potencia y bajo costo. No igualan a los ASIC en eficiencia, pero conforme avanzan las tcnicas de fabricacin de CIs, se acercan bastante.
Los dispositivos SRAM-FPGA han tenido gran aceptacin, debido a que sus caractersticas ofrecen posibilidades nicas. El hecho de que puedan ser reconfigurados con facilidad permite que estos circuitos puedan ser configurados
CIENTITECH
despus de montarlos en el producto final, lo que se conoce como In System Programmable (ISP). Tambin se pueden realizar actualizaciones de la funcionalidad del sistema de ltimo minuto en la lnea de produccin, o bien cuando el producto ya est en manos de los usuarios. Tambin abre la posibilidad a otra caracterstica muy interesante de un sistema digital, la reconfiguracin dinmica, tambin conocida como reconfiguracin en tiempo de ejecucin (Run-Time Reconfiguration, RTR). Se abordar este tema en la seccin 5.4. Uno de los criterios fundamentales en el diseo de sistemas digitales es el balance entre flexibilidad y eficiencia [4]. En un extremo del espectro tenemos a los ASICs, con sus circuitos dedicados y optimizados para realizar una tarea especfica. Con ellos se puede obtener la mxima eficiencia al ms bajo costo por unidad. Esto es gracias a que pueden trabajar a altas velocidades con muy baja disipacin de potencia. Sin embargo carecen de flexibilidad, ya que solo pueden hacer la tarea para la cual fueron diseados. En el otro extremo tenemos a los sistemas basados en procesadores programables, como mPs y DSPs. Son flexibles en el sentido de que su comportamiento depende del software que ejecuten. Es muy sencillo cambiar el comportamiento del sistema simplemente cambiando el programa que ejecutan. Esto es as aun cuando implementan un conjunto limitado y fijo de instrucciones. Sin embargo, en casos en que las instrucciones del procesador no se adaptan muy bien a la tarea a realizar (por tratarse de un procesador genrico), por ejemplo en casos donde pudiera realizarse la tarea con grandes cantidades de operaciones paralelas, los procesadores programables resultan ineficientes, teniendo un desempeo pobre. Los sistemas reconfigurables implementados con SRAM-FPGAs pueden verse como un hbrido de ambos esquemas. Con ellos podemos tener un sistema eficiente, dado que est optimizado para la tarea a realizar, hecho (configurado) a la medida, pero tambin
flexible, ya que pueden realizarse modificaciones en el comportamiento del sistema, adaptndolo a cambios en la tarea que deba realizar, simplemente reconfigurando el FPGA. 3. Evolucin de la lgica digital programable. La lgica programable se desarroll originalmente para ser un reemplazo de la lgica discreta, reduciendo la cantidad de circuitos integrados necesarios para implementar un sistema. Incluso los primeros CPLDs y FPGAs, que aparecieron a mediados de los 80, fueron utilizados para contener toda la lgica de pegamento (glue logic) de sistemas complejos, por ejemplo, todos los circuitos de soporte necesarios alrededor de un microprocesador (mP). Posteriormente se usaron por los diseadores para implementar prototipos de ASICs en la etapa de desarrollo. Los FPGAs no fueron vistos en un principio como dispositivos de cmputo por derecho propio, debido a que en aquel tiempo tenan un alto consumo de potencia, trabajaban a bajas frecuencias de reloj y tenan una baja densidad de elementos lgicos (comparativamente con los actuales). Sin embargo los avances en tecnologa de fabricacin de CIs han permitido superar estos obstculos, y hoy se ve a los FPGAs como eficientes dispositivos de cmputo. Desde 1989 las plataformas de cmputo basadas en FPGAs [5] han demostrado su potencial al realizar, con muy alta eficiencia, tareas tales como el filtrado de imgenes [6], convolucin [5, 7], morfologa [8], extraccin de caractersticas [9] y seguimiento de objetos [10, 11]. La figura 1 muestra una grfica del progreso de los FPGA familia XC4000 de Xilinx Co., a lo largo de una dcada, como ilustracin del avance que han tenido los FPGA [3]. La grfica abarca un periodo de 10 aos entre 1991 y 2001. Puede observarse que en este lapso de tiempo los FPGA se hicieron casi 20 veces ms rpidos, incrementaron su complejidad (medida en nmero de compuertas) en un factor cercano a 200, y, para una complejidad constante de
CIENTITECH
10,000 compuertas, el precio se redujo por un factor de 100. Y estas tendencias han continuado hasta la fecha.
doble puerto, mdulos de interfaz estndar y sofisticados sistemas de reloj. 3. Las metodologas de diseo mejoradas. Conforme ha pasado el tiempo, se han desarrollado herramientas de desarrollo ms amigables y capaces, compiladores ms rpidos, disponibilidad de libreras de bloques funcionales (cores), tambin denominados mdulos IP (Intellectual Property). 4. Un nuevo paradigma de diseo. En el rubro de la metodologa de diseo de sistemas digitales se debe resaltar no solamente la aparicin de herramientas de desarrollo poderosas, sino tambin el cambio del paradigma de diseo. Esto es similar a lo ocurrido con la adopcin de los mPs como base de los sistemas digitales [12].
Figura 1.- Progreso de los FPGA de Xilinx en una dcada. (Grfica modificada, tomada del artculo Evolution and Revolution: Recent Progress in FieldProgrammable logic por Peter Alfek, Xilinx Co., 10/2001)
Pueden sealarse tres factores independientes que han contribuido al progreso de la lgica programable basada en FPGAs: 1. La tecnologa de fabricacin de CIs. Puesto que los FPGA modernos comparten el mismo proceso de fabricacin CMOS de los mPs, todos los avances en materia de fabricacin de mPs benefician por igual a los FPGAs. Esta tecnologa permite geometras de componentes ms pequeas, con un tamao de caracterstica de 0.18 m, y en consecuencia transistores ms rpidos y de un menor costo por funcin lgica. Tambin ha significado el reducir el voltaje de alimentacin de los 5 V de la lgica tradicional, hasta 3.3 V, 1.8 V o menos incluso. 2. La arquitectura mejorada de los FPGAs. Esto significa ms y mejores elementos lgicos internos, mejores estructuras de interconexin y caractersticas adicionales del sistema, por ejemplo, bloques de memoria RAM, RAM de
Antes de la era de los mPs, el diseo de un sistema digital consista nicamente en el diseo de hardware. Los sistemas eran alambrados, y toda la funcionalidad del sistema dependa de este alambrado. Con la aparicin de los mPs hubo un cambio de paradigma: ahora se poda establecer el comportamiento de un sistema digital mediante software. El esfuerzo de diseo entonces se divida entre el diseo del hardware y el del software, donde se estableca el comportamiento del sistema mediante un programa, el cual se compilaba y se incorporaba al hardware. Con la llegada de los FPGA este cambio de paradigma de hardware a software avanza a otro nivel. Ahora es posible describir no solamente el comportamiento del sistema por software, sino tambin el mismo hardware. Esto es, mediante cdigo se establece tanto el hardware como la funcionalidad de un sistema y luego todo se compila para sintetizar el diseo completo en un FPGA. Esto tiene muchas ventajas; entre otras, el tiempo de desarrollo se reduce, debido a que se puede integrar un sistema mediante el uso de libreras predefinidas y reutilizables de
CIENTITECH
hardware, similar al uso de libreras de clases en la programacin orientada a objetos. Por otra parte, este paradigma obliga a que el diseador del sistema (o el equipo de diseo) sea experto no solo en diseo de hardware, sino tambin en aspectos de programacin. Ahora bien, existe una diversidad de herramientas de software que facilitan la tarea del diseador para desarrollar el sistema digital. Estas herramientas, que en sus inicios simplemente permitan la captura de un diagrama esquemtico, han evolucionado al grado de permitir al diseador especificar un sistema mediante una descripcin funcional, de flujo de datos o estructural, utilizando un lenguaje de programacin adecuado para tales fines. Existen actualmente dos tipos principales de lenguaje para especificar hardware. El primero incluye los lenguajes HDL (Hardware Description Language), siendo los principales el VHDL y el Verilog. Esas herramientas fueron desarrolladas por ingenieros en electrnica quienes deseaban especificar un circuito de manera abstracta en un lenguaje de alto nivel. El segundo tipo de lenguajes incluye a los derivados de C/C++. Dada la experiencia de los programadores en el uso de lenguaje C/C++, se han realizado adaptaciones al lenguaje para permitir el modelado y sntesis de hardware mediante C/C++. Dos de estos lenguajes son System C [13] y Handel C [14], los cuales pueden verse como subconjuntos de C/C++, con algunas extensiones. Estos lenguajes son adems adecuados para el desarrollo de sistemas tipo SoC (System on Chip), que se comentan en la seccin 5.2. 5. Usos de la lgica programable. Las aplicaciones que se le pueden dar a un dispositivo de lgica programable son muy variadas. Por supuesto, pueden utilizarse para implementar la lgica de pegamento en sistemas basados en mP, mquinas de estados de pequea o baja complejidad o mdulos de interfaz. A continuacin se exponen otros usos
de la lgica programable, particularmente de los FPGAs. 5.1. Aceleradores por hardware. En el esquema de aceleradores por hardware, el FPGA trabaja supeditado a un mP de uso general o un DSP. La idea es que el FPGA se encargue de ejecutar tareas para las cuales el mP resulta poco eficiente, tales como tareas de clculo intensivo, mientras que el mP ejecuta las dems tareas no crticas de la aplicacin. El FPGA trabaja entonces como un coprocesador. Podemos implementar un algoritmo en un programa para mP utilizando las instrucciones nativas de ste en forma secuencial. Sin embargo la ejecucin puede ser muy lenta. Por otro lado, hay algoritmos que son susceptibles de implementarse en hardware, a lo que se le conoce como mapeo de funciones en hardware. La ejecucin de estos algoritmos en hardware es sumamente rpida, ya que depende solamente de los retardos de propagacin de las seales en el circuito, los cuales son del orden de nanosegundos (ns). Adems, pueden utilizarse estructuras paralelas en la versin de funcin en hardware, lo que las hace ms eficientes que las funciones en software.
(a)
(b)
CIENTITECH
aplicacin. Ejemplos de estas arquitecturas se describen en [20, 21, 22]. 5.2. Sistemas en un Chip. Conforme las tcnicas de fabricacin de CIs lo han permitido, se han ido incorporando ms recursos dentro de los FPGA. Iniciando como una implementacin de la lgica de pegamento de diferentes sistemas, como ilustra la figura 3(a), los FPGA han incrementado su capacidad para contener al sistema completo, incluyendo al mismo CPU, como se observa en la figura 3(b). Ntese que esta es la idea exactamente opuesta a la que se muestra en la figura 2(c). A los sistemas cuya completa funcionalidad se ha implementado en un solo FPGA se les conoce como sistemas SoC (System on Chip), o bien procesadores personalizados (Custom Computing Machines). Existen dos tipos de CPU que pueden estar incorporados a un FPGA: los procesadores duros (hard cores) y los procesadores blandos (soft cores) [23]. Los procesadores duros se refieren a que el ncleo de un mP comercial est embebido dentro del FPGA, conservando todas sus caractersticas, principalmente su conjunto de instrucciones. Cada fabricante de FPGAs opta por un procesador particular. Por ejemplo Altera ofrece FPGAs con ncleos del procesador ARM, QuickLogic prefiere procesadores MIPS, mientras que Xilinx opta por ncleos de PowerPC. Tambin se encuentran FPGAs que tienen no solo un CPU embebido, sino hasta cuatro de ellos, con los cuales se puede implementar un sistema multiprocesador en un solo chip. Los procesadores blandos se refieren a que no existe realmente un procesador embebido dentro del FPGA, sino ms bien una implementacin de ste usando la lgica programable del FPGA. Esto es, se trata de un procesador virtual, programado en el FPGA.
(c)
Figura 2.- Diferentes clases de aceleradores por hardware.
Como un ejemplo de esto, Telle, Cheung y Luck [15] reportan una comparacin entre una simple funcin para multiplicar implementada en hardware en un FPGA XC2V6000, trabajando a 66 MHz, y la funcin equivalente implementada en software para una mquina con procesador Xeon corriendo a 2.6 GHz. La versin hardware se ejecut en 0.36 ms, mientras que la versin de software se llev 196.71 ms para completarse. Esto significa que la funcin implementada en hardware fue 540 veces ms rpida, aun cuando su frecuencia del reloj era 40 veces mas baja. La figura 2 muestra tres esquemas posibles para implementar una funcin en hardware [16]. En (a) se muestra al FPGA conectado como perifrico. El CPU tiene que emplear funciones de E/S para pasar datos al acelerador, iniciar su operacin y luego recuperar resultados. En este caso, la transferencia de datos entre el CPU y el acelerador es relativamente lenta. En (b) se observa al FPGA conectado como coprocesador. La comunicacin entre CPU y acelerador se agiliza en este esquema. Descripciones de este tipo de arquitectura se encuentran en [17, 18, 19] En la figura 2(c) se muestra una alternativa interesante. El bloque FPGA se ha incorporado al CPU, de tal forma que es un recurso ms del procesador. En el bloque FPGA interno se pueden mapear funciones como se ha descrito antes, o bien implementar instrucciones personalizadas (custom instructions), extendiendo as el repertorio de instrucciones nativas del CPU para adecuarlo a alguna
CIENTITECH
microcontroladores. Por otra parte, tambin existen ncleos de DSP, que resultan ideales para desarrollar aplicaciones de procesamiento de seales, imgenes y video basadas en FPGA. De esta manera, el disear un sistema digital en un chip implica el desarrollar la estructura de hardware (ncleo de procesador, buses, memorias, interfaces, coprocesadores, etc.) junto con su software asociado en forma concurrente, utilizando las herramientas de descripcin de hardware y software existentes para sntesis en FPGAs. Herramientas como Handel C, System C y lenguaje C/C++ resultan valiosas para este tipo de diseo. Algunos autores llaman a este proceso de diseo conjunto Hardware/Software Codesign [24]. 5.3. Sistemas reconfigurables. Siempre que se utilicen SRAM-FPGAs como base de un sistema, existe la posibilidad de la reconfiguracin, entendindose esta como la facilidad de cambiar la organizacin estructural interna del dispositivo programable. Esta caracterstica es til por ejemplo en la fase del diseo, donde hace posible el desarrollar el hardware y software despus que el sistema fsico ha sido construido. En la etapa de desarrollo se puede entonces programar el sistema con diferentes versiones de prueba, para fines de evaluacin, hasta obtener la versin definitiva e incluso sta puede ser grabada en la ltima etapa de fabricacin del producto, introduciendo cambios de ltimo minuto, gracias a la programacin en sitio (In Circuit Programming, ICP). La reprogramacin hace posible reconfigurar el sistema cuando ste ya se encuentra instalado en el campo, con el usuario final, para actualizar a versiones ms recientes del sistema o para adaptarlo a las necesidades particulares del usuario. Sin embargo, tambin existe la posibilidad de cambiar la configuracin del FPGA de manera dinmica, en tiempo de ejecucin. Esto ofrece posibilidades muy interesantes, que se consideran en el apartado siguiente.
(a)
(b)
Figura 3.- Concepto de Sistema en un Chip (SoC).
A su vez hay dos tipos de estos procesadores blandos. Existen ncleos blandos de procesadores comerciales, tal como el microcontrolador 8051, cuya arquitectura es muy popular. De esta manera un diseador puede optar por implementar un ncleo de 8051 en un FPGA, extender sus capacidades con la lgica programable disponible y desarrollar el software como si se tratara de un verdadero 8051. Otra opcin es utilizar los ncleos blandos que los mismos fabricantes de FPGAs han desarrollado y que ofrecen a los diseadores. Por ejemplo Altera ofrece el ncleo de su procesador Nios, del cual hay variantes de 16 y 32 bits, mientras que Xilinx ofrece el ncleo de Micro-Blaze, un procesador de 32 bits, adems del ncleo Pico-Blaze, de 8 bits. Ya sea que se trate de ncleos duros o suaves, adems del procesador se tiene el resto de la lgica programable para realizar cualesquier otros mdulos necesarios en el sistema, incluyendo aceleradores por hardware, como se expone en el apartado anterior. Con ncleos como los citados anteriormente pueden desarrollarse controladores embebidos, dado que los ncleos son de procesadores genricos o de
CIENTITECH
5.4. Sistemas reconfigurables dinmicamente. Los sistemas reconfigurables dinmicamente tienen la capacidad de modificar su estructura de hardware en tiempo de ejecucin, no para fines de actualizacin del sistema, sino para optimizar recursos. Por ejemplo, sera posible tener un instrumento porttil que funcione como osciloscopio en un modo de trabajo, gracias a que su funcionalidad como osciloscopio esta definida por la configuracin del FPGA en el cual se basa su diseo. Pero cuando cambiemos de modo de trabajo, el FPGA se puede reconfigurar automticamente para que ahora funcione como analizador de espectro. Esto significa que la reconfiguracin dinmica permite que el mismo hardware pueda realizar diferentes funciones en distintos instantes de tiempo [4]. Algunos autores llaman tambin a este proceso RTR (Run-Time Reconfiguration). Se puede hacer una analoga entre la reconfiguracin dinmica y el funcionamiento de los programas orientados a objetos. Cuando un programa orientado a objetos se est ejecutado, puede solicitar memoria al sistema para crear un objeto en dicha memoria, y entonces hacer uso del objeto. Cuando el objeto ya no se ocupa, puede ser destruido y el espacio de memoria que ocupaba puede ser reutilizado para crear algn otro objeto que se requiera. De esta manera se optimiza el uso de memoria, evitando ocuparla con objetos que no se estn utilizando en un momento dado y reutilizando la misma memoria. Cuando se implementa un algoritmo o una funcin en un FPGA se consumen recursos de ste, ocupando cierta rea de silicio del chip. Obviamente entre ms funciones se implementen, ms espacio y recursos lgicos se ocuparn, y estos son limitados. La reconfiguracin dinmica permite que se creen en el FPGA las instancias de las funciones que se ocupan en un momento dado durante la ejecucin. En otro instante de tiempo se ocuparn de otras funciones por lo que habr que reconfigurar al FPGA, determinando cuales de las instancias actualmente implementadas ya
no se usarn y que por lo tanto pueden ser eliminadas. Entonces hay que reprogramar los recursos que se liberan para implementar nuevas funciones. A esto podra llamrsele reutilizacin de silicio. Evidentemente, se trata de un proceso complejo, pero muy atractivo. Adems tiene su costo. La lgica que est siendo reconfigurada en un FPGA queda inhabilitada para procesamiento hasta que la nueva configuracin es cargada. As, el tiempo de configuracin del FPGA se convierte en un factor crtico. Los dispositivos actuales se configuran (dependiendo del dispositivo y de su tamao) en un tiempo entre 1 y 50 ms. Los fabricantes estn trabajando para reducir este tiempo, a favor de los sistemas RTR. Otra posibilidad para reducir el tiempo de reconfiguracin es que los fabricantes ofrezcan dispositivos que puedan ser parcialmente reconfigurados. Esto es, la mayora de los FPGAs solo soportan una reconfiguracin completa. Hay que eliminar totalmente la configuracin del FPGA y sustituirla por una nueva, aun cuando algunas partes permanezcan igual. Sin embargo existen algunos pocos dispositivos que soportan el que solo una parte de la configuracin sea cambiada, sin alterar el resto. Ejemplos de este tipo de FPGA es la serie 6200 de Xilinx. De nuevo, los fabricantes estn trabajando para ofrecer ms dispositivos de este tipo. El rea de sistemas reconfigurables dinmicamente est en pleno desarrollo. La creacin de la infraestructura de desarrollo est en sus fases tempranas. Se deben desarrollar herramientas de diseo adecuadas que soporten el concepto de reconfiguracin a fin de que faciliten su modelado e implementacin. Se deben desarrollar tambin herramientas de evaluacin, que permitan medir la eficiencia de un sistema reconfigurable. Trabajos relacionados con sistemas RTR pueden encontrarse en [4, 25 - 28]. 6. Diseo de sistemas DSP basados en FPGAs. Una de las aplicaciones tpicas que tienen los FPGA es en el rea del procesamiento digital de
CIENTITECH
seales (DSP), dado que en este tipo de aplicaciones los requerimientos de cmputo intensivo son altos, adems que los algoritmos de DSP pueden implementarse con un alto grado de entubamiento (pipeline) y paralelismo, caractersticas que los convierte en candidatos ideales a implementarse en FPGA. Cuando el diseo se basa en un procesador DSP convencional, el diseo comienza generalmente desarrollando los algoritmos de DSP utilizando alguna herramienta de modelado y simulacin, tal como Matlab y Simulink. Una vez diseados los algoritmos se traducen a lenguaje C, para ser compilado en un cdigo ejecutable por el procesador DSP. La figura 4 muestra el flujo de diseo tpico al emplear procesadores DSP. Aunque los procesadores DSP fueron diseados especficamente para este tipo de aplicaciones, no dejan de tener una arquitectura fija, nada flexible. Cuentan con un nmero fijo de MACs (Multiplicadores-Acumuladores) as como de otros recursos. Los FPGA han demostrado su capacidad como elementos de cmputo, adems de ofrecer una arquitectura flexible, personalizable, diseada a la medida de la aplicacin, y adems reconfigurable. Estas caractersticas pudieran hacer que optemos por implementar el diseo en un FPGA y no en un procesador DSP.
Como se expuso en secciones anteriores, existen diversas maneras de implementar el sistema DSP en un FPGA. Una opcin puede ser la de implementar estructuras de hardware que lleven a cabo los algoritmos deseados. Otra posibilidad es la de utilizar un ncleo de procesador embebido en el FPGA (duro o blando) y entonces implementar los algoritmos DSP en software. Una tercera posibilidad es utilizar el ncleo de procesador ms aceleradores por hardware.
Figura 5.- Flujo de diseo de hardware basado en FPGA.
La figura 5 muestra el flujo de diseo de una aplicacin DSP basada en FPGA en la que se implementa el algoritmo directamente en hardware. Se observa que se puede hacer uso de mdulos DSP IP, es decir, libreras de bloques DSP predefinidas. Este enfoque puede representar un problema para los programadores de aplicaciones DSP en C/C++, quienes ven un entorno de desarrollo, principalmente el lenguaje de programacin, muy diferente. Ellos tendrn que aprender un lenguaje HDL, y pensar ms en hardware que en software al desarrollar la aplicacin. La migracin de un ambiente de desarrollo en C/C++ a uno HDL puede llevar su tiempo. Sin embargo, los fabricantes de FPGAs ofrecen tambin herramientas que permiten implementar en un FPGA un sistema DSP sin necesidad de aprender lenguajes HDL. Estas herramientas compilan directamente cdigo de Matlab o diseos Simulink a bitstreams, es decir, el
Figura 4.- Flujo de diseo tpico basado en DSP.
CIENTITECH
cdigo de configuracin del FPGA. Esta idea se muestra en la figura 6.
El tercer enfoque es la implementacin de algoritmos DSP por software para ncleos de procesador, ms aceleradores por hardware. La figura 8 muestra el flujo de diseo de esta metodologa. Nuevamente, parte del diseo se realiza en HDL (la parte de la sntesis del hardware) mientras que el software se desarrolla en C/C++. Puede utilizarse un compilador de Matlab/Simulink para generar la implementacin de las funciones DSP aceleradoras evitando el uso de herramientas HDL.
Figura 6.- Flujo de diseo usando evitando programacin en HDL.
Altera ofrece el programa DSP Builder para compilar de Matlab/Simulink a bitstream. Por su parte Xilinx ofrece la herramienta Xilinx System Generator for DSP con el mismo propsito. El segundo enfoque de implementacin incluye el uso de ncleos de procesador y el desarrollo por software de los algoritmos DSP. La figura 7 muestra el flujo de diseo en este esquema. La implementacin del hardware forzosamente tiene que hacerse en HDL, mientras que el cdigo para el procesador embebido, en el que se implementan los algoritmos DSP, puede realizarse en C/C++. De esta manera el diseo puede realizarse por un equipo de expertos en hardware (programadores de HDL) y expertos en software (programadores de C/C++).
Figura 8.- Flujo de diseo por software mas aceleradores por hardware.
7. Conclusiones De todo lo anterior podemos destacar los siguientes puntos: (a) Los SRAM-FPGAs representan el segmento de mayor crecimiento dentro del campo de dispositivos electrnicos de lgica programable. (b) La densidad, velocidad y bajo costo de los FPGAs rivaliza con los ASICs, evitando los problemas inherentes al diseo de estos ltimos. Los FPGAs permiten el desarrollo de SoCs. (c) Podemos emplear los FPGAs como coprocesadores (aceleradores de aplicaciones por hardware), como base de un SoC, y como base de un sistema
Figura 7.- Flujo de diseo por software.
CIENTITECH
reconfigurable y/o reconfigurable dinmicamente. (d) Un fuerte trabajo de investigacin se est llevando a cabo en los siguientes aspectos: Arquitectura de dispositivos de lgica programable. Aceleradores por hardware. Sistemas en un Chip (SoC). Sistemas RTR. Herramientas de desarrollo y verificacin para sistemas digitales. El presente documento brinda un panorama general del estado del arte de la lgica programable, representada principalmente por los FPGAs. Se ha intentado definir y destacar los tpicos ms relevantes as como sealar las reas de mayor actividad de investigacin. Es relevante el hecho de que gracias a la lgica programable de alta densidad es posible disfrutar de productos electrnicos que impactan sobremanera en nuestras actividades diarias como son: el telfono celular, las PDA, reproductores MP3, cmaras digitales, etc. Estos productos tienen una gran capacidad de procesamiento y pueden agregrseles mejoras de manera casi automtica, sin aumentar sus dimensiones fsicas ni constantes cambios de sus circuitos internos. Referencias [1] [2] Hon R. W. y Sequin C. H., A guide to LSI implementation. Xerox Parc. 1980. Mead C. y Conway L., Introduction to VLSI Systems. Addison Wesley, VLSI series 1980. Alfke, P., The future of field programmable gate arrays. Xilinx, Inc., San Jose, CA. 1999. John Villaseor y Brad Hutchings, The flexibility of Configurable Computing. IEEE Signal Processing Magazine, Septiembre 1998. Berting, P., Roncin, D. y Vuillemin, J., Introducction to programmable active memories. En McCanny, J., McWhirther,
[6]
[7]
[8]
[9]
[10]
[11]
[3]
[4]
[12]
[5]
[13]
J. y Swartslander Jr., E., editores, Systolic Array Processors, pp. 300-309, Prentice Hall, 1989. Ross, D., Vellacort, O. y Turner, M., An FPGA-based hardware accelerator for image processing. En Moore, W. y Luk, W., editores, More FPGAs Proc. of the 1993 International workshop on fieldprogrammable logic and applications, pp. 299-306, Oxford, England, Septiembre 1993. Athanas, P.M. y Abbott, A.L., Real-time image processing on a custom computing platform. IEEE Computer, 28(2): 16-24, Febrero 1995. Drayer, T., King, W., Tront, J. y Conners, R., MORRPH: A modular and reprogrammable real-time processing hardware. En Buell, D.A. y Pocek, K.L., editores, Proc. of IEEE workshop on FPGAs for Custom Computing Machines, pp. 11-19, Napa, CA., Abril 1995. Abbott, A.L., Athanas, P.M., Chen, L. y Elliott, R.L., Finding lines and building pyramids with Splash 2. En Buell, D.A. y Pocek, K.L., editores, Proc. of IEEE workshop on FPGAs for Custom Computing Machines, pp. 155-161, Napa, CA, Abril 1994. Quenot, G.M., Kraljic, I., Serot, J. y Zavidovique, B., A reconfigurable compute engine for real-time vision automata prototyping.En Buell, D.A. y Pocek, K.L., editores, Proc. of IEEE workshop on FPGAs for Custom Computing Machines, pp. 91-100, Napa, CA, Abril 1994. Shand, M., Flexible image acquisition using reconfigurable hardware. En Athanas, P.M. y Pocek, K.L., editores, IEEE workshop on FPGAs for Custom Computing Machines, pp. 125-134, Napa, CA, Abril 1995. Nick Martin, So What Use are FPGAs Really? http://www.soccentral.com/PrintPage.asp? PassedID=12520. www.systemc.org.
CIENTITECH
[14] www.celoxica.com/technology/c_design/ handel-c.asp. Telle, N., Cheung, C. C. y Luck, W., Customizing hardware designs for elliptic curve cryptography. Lect. Notes Comput, Sci., 2004, 3133 Todman, T. J., Constantinides, G. A., Wilton, S. J. E., Mencer, O., Luk, W., y Cheung P. Y. K., Reconfigurable computing: architectures and design methods. IEEE Proc.-Comput. Digit. Tech., Vol 152, No. 2, Marzo 2005. Hause, J.R., y Wawrzynek, J., Garp: a MIPS processor with a reconfigurable processor. IEEE Symp. on FieldProgrammable Custom Computing Machines (IEEE Computer Society Press. 1997). Rupp, C.R., Landguth, M., Garverick, T., Gomersall, E., Holt, H., Arnold, J., y Gokhale, M., The NAPA adaptive processing architecture. IEEE Symp. on Field-Programmable Custom Computing Machines, Mayo 1998, pp. 28-37 Wittig, R.D. y Chow, P., OneChip: an FPGA processor with reconfigurable logic. IEEE Symp. on FPGAs for Custom Computing Machines, 1996. Mirsky, E. y DeHon, A., MATRIX: a reconfigurable computing architecture with configurable instruction distribution and deplorable resources. Proc. Symp. on Field-Programmable Custom Computing Machines (IEEE Computer Society Press. 1996). Taylor, M. et al, The RAW microprocessor: a computational fabric for software circuits and general purpose programs. IEEE Micro, 2002, 22(2), pp. 25-35. Razdan, R. and Smith, M:D., A high performance micro-architecture with hardware programmable functional units. Int. Symp. on Micro-architecture, 1994, pp. 172-180. Maxfield, C. The Design Warrior`s Guide to FPGAs, Ed. Newnes, 2004, pp. 239249.
[15]
[16]
[17]
[18]
[19]
[20]
[24] Wiangtong, T., Cheung, P.Y.K. y Lick W., Hardware/Software Codesign, A systematic approach targeting dataintensive applications. IEEE Signal Proc. Magazine, Mayo 2005. [25] Wirthlin, M.J. y Hutchings, B.L., Improving functional density through run-time constant propagation. ACM/SIGDA International Symposium on Field Programmable Gate Arrays, pp. 8692, Monterrey, CA, Febrero 1997. [26] Lysaght, P. y Stockwood, J., A simulation tool for dynamically reconfigurable field programmable gate arrays. IEEE Trans. on Very Large Scale Integration (VLSI) Systems, Vol 4, No. 3, pp. 381-390, Septiembre 1996. [27] Brebner,, G., The swappable logic unit: a paradigm for virtual hardware. En Arnold, J.M. y Pocek, K.L., editores, Proc. of IEEE Workshop on FPGAs for Custom Computing Machines, Napa, CA, Abril 1997. [28] Shirazi, N., Luk, W. y Cheung, P., Compilation tools for run-time reconfigurable designs. En Arnold, J.M. y Pocek, K.L., editores, Proc. of IEEE Workshop on FPGAs for Custom Computing Machines, Napa, CA, Abril 1997.
[21]
[22]
[23]
CIENTITECH
Planeacin Estratgica del Centro de Cmputo
PLANEACIN ESTRATGICA DEL CENTRO DE CMPUTO DEL INSTITUTO TECNOLGICO DE CHIHUAHUA

Ileana Gonzlez Holgun Mara Elizabeth Len Martnez Instituto Tecnolgico de Chihuahua
El presente articulo describe como se elabor el Plan Estratgico del Centro de Cmputo del Instituto Tecnolgico de Chihuahua, evaluando las iniciativas estratgicas (programas y proyectos) para sentar las bases para la realizacin de los planes de desarrollo departamental que vaya acorde a las metas institucionales. INTRODUCCION El Centro de Cmputo es un departamento que depende de la Subdireccin de Servicios Administrativos, que tiene la finalidad de desarrollar sistemas y prestar servicios de cmputo a las diferentes reas del Instituto Tecnolgico de Chihuahua, las cuales son: Acadmica, Administrativa y de Planeacin. Los objetivos particulares son: elaborar la visin, misin y los valores del centro de cmputo y sentar las bases para la realizacin de los planes de desarrollo departamental. La propuesta se sustenta en la Planeacin Estratgica como una herramienta participativa que propicie una mejora continua en el departamento del Centro de Cmputo del Instituto Tecnolgico de Chihuahua. La planeacin estratgica es una herramienta que permite identificar, de manera sistemtica, organizada y a travs de un trabajo colaborativo de los integrantes de la unidad, las fortalezas y debilidades, amenazas y oportunidades que persisten o pueden persistir en el presente y futuro de la unidad de anlisis, es decir, del departamento del Centro de Cmputo del Instituto Tecnolgico de Chihuahua, y de esa forma estar en condiciones de poder explotar las fortalezas y las oportunidades y de atacar a su debido tiempo y con estrategias adecuadas las debilidades y las amenazas. Mediante este proceso se establecern metas, se definirn estrategias y polticas para alcanzarlas, y se desarrollaran planes detallados para asegurar la realizacin de las estrategias y alcanzar los fines buscados.
La tecnologa es demasiado compleja y sufre cambios muy rpidos para ser comprendida con solo el anlisis de datos, por eso es necesaria la planeacin estratgica como herramienta que permite avanzar en un proceso de mejora continua al Centro de Cmputo del ITCH. Este trabajo se apoya en el Proceso de Enfoque Estratgico implementado en la Secretaria de Educacin Publica; todo cambio tiene un inicio y en la SEP ya inici el proceso de cambio. El Instituto Tecnolgico de Chihuahua gener el proceso de Planeacin Estratgica del Instituto Tecnolgico de Chihuahua. Una propuesta de planeacin estratgica implica revisar investigaciones, obras, autores y en fin la literatura pertinente que permita construir un marco contextual sobre la problemtica planteada. En esta parte de la investigacin se muestra como la planeacin estratgica surge desde las esferas ms altas de la educacin; generando as un Enfoque Estratgico en cascada (Ver Fig. 1).
Enfoque Estratgico de la Secretara de Educacin Pblica SEP
Enfoque Estratgico del Sistema Nacional Institutos Tecnolgicos SNIT
Enfoque Estratgico del Instituto Tecnolgico de Chihuahua ITCH
Acuerdos de Desempeo y Desarrollo del Centro de Cmputo CC
Fig. 1 Enfoque Estratgico en Cascada
CIENTITECH
El propsito principal de una Estrategia Competitiva es la de hacer ganar o mantener a la empresa, en cuanto a su ventaja competitiva de sus principales competidores (Porter, 1993). La siguiente figura nos muestra el contexto en el que se formula la Estrategia Competitiva (fig. 2).
Fuerzas y Debilidades Oportunidades y Riesgos
financieros, posicin tecnolgica, identificacin de marcas, etc. El Brainstorming (tormenta o lluvia de ideas) es una herramienta utilizada para posibilitar la generacin de un elevado nmero de ideas, por parte de un grupo, y la presentacin ordenada de stas. Consiste en una actividad de grupo que permite a los participantes generar ideas, hacer preguntas, proponer soluciones y llegar a acuerdos comunes. De acuerdo con el manual de Calidad del INEGI1 y dada la importancia de que el personal participe de manera activa en el proyecto de planeacin estratgica del centro del cmputo del Instituto Tecnolgico de Chihuahua; es necesario sensibilizarlo de forma tal que tome conciencia de la trascendencia de su participacin, ya que el exitoso desarrollo de este proceso depende en gran parte de la colaboracin de los principales protagonistas de la unidad que se pretende analizar. La intencin es desarrollar una serie de acciones, dentro del nuevo compromiso institucional de sensibilizacin orientada a que el personal conozca, comparta y participe en el proceso de planeacin estratgica de manera eficiente y efectiva, pero sobre todo comprometida, responsable y con pleno conocimiento de causa. 1. Para tal fin la campaa de difusin interna, girar entorno a conceptos y fundamentos de calidad, as como para la preparacin y motivacin hacia la implantacin del proceso. 2. De esta forma, la campaa de difusin se convierte en una actividad permanente del departamento. En una etapa de transicin a la calidad, es importante identificar los problemas ms frecuentes en el proceso de cambio en las organizaciones, las estrategias bsicas y el papel del trabajo en equipo, en el proceso de calidad, analizando las alternativas para afrontarlo. Esto nos puede acercar al objetivo de implementar paso a paso una cultura de cambio organizacional que se requiere en la tarea de construccin de un proyecto de planeacin estratgica. DIAGNOSTICO CUANTITATIVO DESCRIPCION DEL CENTRO DE CMPUTO.
1
Estrategia Competitiva
Valores
Expectativas Sociales
Fig. 2. Estrategia competitiva de Porter La formulacin de la estrategia competitiva, involucra cuatro factores clave que determinan los lmites de lo que una compaa puede lograr con xito (Porter, 1993). Fuerzas y Debilidades de la Empresa. Valores personales de los ejecutivos clave. Oportunidades y riesgos del sector industrial. Expectativas sociales de ms amplitud.
MEDIO AMBIENTE EXTERNO: OPORTUNIDADES Y AMENAZAS. Los factores externos estn determinados por el sector industrial a la cual pertenece la empresa y su entorno. Las oportunidades y amenazas del sector industrial definen el medio ambiente competitivo, con sus riesgos y beneficios. Hay muchos factores que influyen en el impacto que puede causar la empresa, un ejemplo de esto es el gobierno, los intereses sociales, las costumbres de la sociedad, etc. MEDIO AMBIENTE INTERNO: FORTALEZAS Y DEBILIDADES. Los factores internos de la empresa son: Los puntos fuertes y dbiles (fortalezas y debilidades) que conforman el perfil de la empresa con relacin a sus competidores, se cuentan entre stos recursos
Calidad De INEGI, Manual de Capacitacin, 2. Edicin. Noviembre 1996
CIENTITECH
El Centro de Cmputo del Instituto Tecnolgico de Chihuahua es un rea de trabajo relevante que tiene como tareas realizar el Desarrollo de Sistemas y proporcionar servicios de cmputo a las reas que integran el Instituto Tecnolgico de Chihuahua. Dentro de sus funciones sustantivas se encuentran y de acuerdo al manual organizacional: 1. Elaborar estudios para detectar las necesidades de servicios de informtica del Instituto Tecnolgico 2. Determinar objetivos, metas y actividades del Centro de Cmputo que den respuesta a las necesidades detectadas. 3. Determinar los recursos humanos, financieros, materiales y servicios requeridos para el logro de objetivos y metas del programa operativo anual del Centro de Cmputo. 4. Brindar apoyo informativo para la integracin de la estadstica bsica y los sistemas de informacin del instituto tecnolgico. 5. Brindar apoyo informtico en las acciones que se deriven de las funciones que desarrollen los rganos del instituto tecnolgico en materia de vinculacin con el sector productivo. 6. Brindar apoyo informtico en las acciones que se deriven de las funciones que desarrollen los rganos del instituto tecnolgico en materia de extensin educativa. A continuacin se muestra el Diagnstico Cualitativo del Centro de Cmputo del Instituto Tecnolgico de Chihuahua, se utilizo las siguientes metodologas: a. Fodas b. Zopp c. TKJ (Lluvia de ideas) d. Participativo Se realizaron dos reuniones para poder elaborar el estudio, en donde estuvieron presentes personal del Centro de Cmputo y usuarios de diversas reas; debido a la dificultad que present esta junta, por la friccin generada entre los participantes; la segunda reunin se realiz de manera informal en el mismo departamento; de nuevo con el mismo personal del departamento y aproximadamente cincuenta usuarios que fueron elegidos aleatoriamente para as poder obtener los siguientes resultados: DIAGNOSTICO CUALITATIVO Identificacin De Virtudes INTERNAS (Fortalezas)
Actitud Positiva: Disposicin del personal del Centro de Cmputo Preparacin acadmica Abiertos al cambio Tolerancia EXTERNAS (Oportunidades) Difusin en internet Inscripciones por internet Avance tecnolgico
Identificacin De Problemas INTERNAS (Debilidades) Desintegracin del personal del departamento (algunos casos) Problemas de comunicacin interna Disparidad de obligaciones Falta de definicin de funciones segn el puesto Problemas en el seguimiento de los procedimientos Escaso compromiso institucional Falta de licencias del software Falta de organizacin del tiempo Falta de planeacin para dar un servicio correcto. Falta de capacitacin a usuarios EXTERNAS (Amenazas) Rivalidad entre departamentos Virus cibernticos Falta de cumplimiento de definicin de funciones por departamento del I.T.Ch Falta de comunicacin institucional Falta de planeacin institucional Presiones externas afectan el desempeo interno (paros, huelgas, reuniones permanentes) Imposicin de sistemas sin capacitacin adecuada aprobados por la Direccin General de Institutos Tecnolgicos. Ej. SIE, POA.
De esta manera se detect que el principal problema del Centro de Cmputo del Instituto Tecnolgico de Chihuahua es la falta de comunicacin tanto dentro como fuera del departamento. ANALISIS DE IMPACTO El Anlisis de Impacto consiste en la revisin exhaustiva de los problemas, es decir, debilidades y amenazas. Se definen cules son factibles de solucin desde la Unidad de Anlisis y eliminar los que no se puedan solucionar de esa manera.
CIENTITECH
De esta manera se elabor una lista definitiva de lo que puede tener una solucin dentro del departamento. Debilidades Desintegracin del personal del departamento (algunos casos) Problemas de comunicacin interna Disparidad de obligaciones Falta de definicin de funciones segn el puesto Problemas de autoridad en los diversos niveles del departamento Problemas en el seguimiento de los procedimientos Escaso compromiso institucional Falta de licencias del software Falta de organizacin del tiempo Falta de planeacin para dar un servicio correcto. Falta de capacitacin a usuarios Amenazas Desconocimiento del manejo del rea de Internet. Falta de cumplimiento de definicin de funciones por departamento del I.T.Ch.
En este punto se realiz un anlisis de la Relacin Causa-Efecto, que se da entre los problemas detectados. Para definir el problema principal y los problemas perifricos y su Relacin Causa-Efecto. El anlisis dej como problema principal: la falta de comunicacin y problemas perifricos: 1. Falta de definicin de funciones segn el puesto. 2. Falta de planeacin para dar un servicio correcto. 3. Falta de capacitacin a usuarios. En la aplicacin de la Tcnica Zopp en la que se definen rboles de problemas y rboles de objetivos y se prepara el terreno para el rbol de estrategias y acciones que sustenten el proyecto.
EFECTOS
Disparidad de obligaciones Problemas en el seguimiento de los procedimientos
Falta de organizacin del tiempo
Falta Comunicacin
de
PROBLEMA PRINCIPAL
Falta de definicin de funciones segn el puesto
Falta de planeacin para dar un servicio correcto.
Falta de capacitacin a usuarios
CAUSAS
Fig. 3 rbol de Problemas
CIENTITECH
El rbol de Problemas nos muestra que el problema principal del Centro de Cmputo es la Falta de Comunicacin y que una principal causa de esto es la falta de definicin de funciones segn el puesto que origina por falta de comunicacin disparidad de
obligaciones, tambin la falta de planeacin para dar un servicio correcto nos lleva a problemas en el seguimiento de los procedimientos; a su vez que la falta de capacitacin a usuarios provoca una mala organizacin del tiempo en las actividades desarrolladas por personal del departamento.
EFECTOS
Paridad de obligaciones
Correcto seguimiento de los procedimientos
Mejor organizacin del tiempo
Fomentar
la
Comunicacin
OBJETIVO PRINCIPAL
Definir funciones segn el puesto
Planeacin para dar un servicio correcto
Capacitacin a usuarios
CAUSAS
Fig. 4 rbol de Objetivos

De esta manera, observamos como el rbol de Problemas se convierte en un rbol de Objetivos al transformar el problema principal Falta de Comunicacin en una Propuesta Factible de Solucin que es Fomentar la Comunicacin; de esta misma forma se replantean las causas y fomentando la comunicacin en definir funciones segn el puesto tendremos como efecto inmediato la paridad de obligaciones; lo mismo ocurre en la planeacin para dar un servicio correcto que se refleja en el correcto seguimiento de los procedimientos y por ltimo con la capacitacin de usuarios que nos genera una mejor organizacin del tiempo. FILOSOFIA DEL PROYECTO MISIN Generar sistemas informticos, ofreciendo un servicio de calidad a los usuarios en software y hardware, apoyando a las reas administrativas. VISION Ser un departamento reconocido por la calidad de servicio informtico que brinda a las reas administrativas del Instituto Tecnolgico Chihuahua en el apoyo informtico. de
VALORES Servicio Responsabilidad Calidad CONCLUSIN Y PROPUESTA Despus de realizar la investigacin para el proyecto de Desarrollo Estratgico del Centro de Cmputo del Instituto Tecnolgico de Chihuahua, por medio de la metodologa del FODAS y el ZOPP se llego a la conclusin siguiente: El objetivo principal de la unidad de anlisis es Fomentar la comunicacin tanto dentro como fuera del departamento, definiendo como causas de la problemtica actual tres aspectos y a la vez los efectos que se derivan de una correcta comunicacin. Definicin de funciones segn el puesto, que tiene un efecto de dar paridad de
CIENTITECH
obligaciones, ya que al definir las funciones correctamente, se evita la duplicidad de esfuerzos o una nula respuesta, ya que actualmente el organigrama institucional del Centro de Cmputo no cubre todas las exigencias de los avances tecnolgicos, por que la carga de trabajo debe estar bien distribuida. Planeacin para dar un servicio correcto, cuya causa fomentando la comunicacin nos lleva a un correcto seguimiento de los procedimientos, llevando una planeacin correcta nos lleva a nuestra calidad en los servicios que actualmente brinda el Centro de Cmputo. Capacitacin a usuarios, dando capacitacin tanto al personal del Centro de Cmputo y a los usuarios finales, se tiene una mejor organizacin del tiempo. Debido a que el personal del Centro de Cmputo estara mejor preparado para brindar un servicio eficiente, as mismo los usuarios tendran mayores
conocimientos para manejar de una manera correcta y eficaz sus herramientas informticas. En sntesis, la conclusin es la falta de comunicacin tanto dentro como fuera del Centro de Cmputo y la propuesta a la que se llego despus de realizar la investigacin es un cambio en la estructura del organigrama del Centro de Cmputo, ya que el organigrama actual fue realizado en el ao de 1992, y en el cual no esta contemplado el crecimiento y el desarrollo tecnolgico en el rea de la informtica, por lo que en este momento es ya obsoleto, en el nuevo organigrama se estn tomando en cuenta una nueva rea que junto con las actuales cubren todas las funciones que debe tener un Centro de Cmputo actual, para poder ser competitivo en el entorno. Las reas actuales son: Servicios de Cmputo y Desarrollo de sistemas y el rea propuesta es: Seguridad en Cmputo. A continuacin se muestra el organigrama propuesto (Fig. 5):
CENTRO DE COMPUTO
SERVICIOS DE COMPUTO
DESARROLLO DE SISTEMAS
SEGURIDAD EN COMPUTO
MANTENIMIENTO DE COMPUTO
REDES
DESARROLLO DE PAGINA WEB
DESARROLLO DE SOFTWARE
SERVIDORES WINDOWS
SERVIDORES UNIX
SERVIDORES INTERNET
Fig. 5 Organigrama Propuesto
FUENTES DE INFORMACIN. 1. BAVARESCO de Prieto, Aura M. Las Tcnicas de la Investigacin: Manual para la elaboracin de Tesis, monografas, informes. Ed. Iberoamrica. Mxico, 1986. 4 Edicin. 2. DIRECCIN GENERAL DE INSTITUTOS TECNOLGICOS. Manual de Organizacin del Instituto Tecnolgico. Mxico, D.F. 1992. 3. ECHEVERRA, Rafael. Ontologa del lenguaje. Ed. Dolmen. Santiago de Chile, 1994. 4. GALINDO Carmen, Galindo Magdalena y Torres Micha Armando. Manual de Redaccin e Investigacin. Gua para el 5. estudiante y el profesionista. Ed. Gruhakbi, Mxico, D.F. 1997 6. HERNNDEZ Sampieri Roberto, Fernndez Collado Carlos y Baptista Lucio Pilar. Metodologa de la Investigacin. Ed. McGraw Hill. Estado de Mxico, 1991. 7. IBEZ Brambilia, Berenice. Manual para la Elaboracin de Tesis. Ed. Trillas. Mxico, 1990. 8. INSTITUTO NACIONAL DE ESTADSTICA, GEOGRAFA E INFORMTICA. Manual de Capacitacin. Segunda Edicin. Noviembre de 1996. 9. INSTITUTO TECNOLGICO DE CHIHUAHUA. Planeacin Estratgica 20012006. Chihuahua, Chih. Marzo 2001.
CIENTITECH
10. INSTITUTO TECNOLGICO DE CHIHUAHUA. Planeacin Estratgica 20012006. Chihuahua, Chih. Marzo 2001. 11. JURADO Rojas, Yolanda. Tcnicas de la Investigacin documental: Tcnicas para la elaboracin de tesis, monografas, ensayos e informes acadmicos. Ed. Thompson, Mxico, 2002. 12. MERCADO Salvador. Cmo hacer una tesis? Tesinas, Informes, Memorias, Seminarios de Investigacin y Monografas. Ed. LIMUSA. Mxico D.F. 1997 13. MINTZBERG, Henry / Quinn, James Brian. Biblioteca de Planeacin Estratgica, Tomo II. Ed. Prentice Hall. Mxico, 1991. 14. MINTZBERG, Henry / Quinn, James Brian. Biblioteca de Planeacin Estratgica, Tomo III. Ed. Prentice Hall. Mxico, 1991. 15. MINTZBERG, Henry / Quinn, James Brian. Biblioteca de Planeacin Estratgica, Tomo IV. Ed. Prentice Hall. Mxico, 1991. 16. MINTZBERG, Henry / Quinn, James Brian / Voyer, John. El procesos estratgico, conceptos, contextos y casos. Ed. Prentice Hall. Mxico, 1997. 17. MORRISEY, George L. Pensamiento Estratgico. Ed. Prentice Hall, Edo. De Mxico, 1996. 18. MUNICH, Lourdes. Mtodos y Tcnicas de Investigacin. Ed. Trillas, Mxico, D.F. 1988. 19. MUOZ Raso, Carlos. Cmo Elaborar y Asesorar una Investigacin de Tesis. Editorial PHH. Estado de Mxico. 1998. 20. PORTER, Michael E. Estrategia Competitiva, Tcnicas para el Anlisis de los Sectores Industriales y de la Competencia. Compaa Editorial Continental. 1993.
21. PORTER, Michael E. Ventaja Competitiva. Creacin y Sostenimiento de un Desempeo Superior. Compaa Editorial Continental, 1993. 22. REVISTA DIRECCIN ESTRATGICA. ITAM. Dic. Feb. 2003. 23. ROBBINS, Stephen P. Comportamiento Organizacional 8a. Edicin. Ed. Prentice Hall y Pearson. Mxico, 1999. 24. SAAVEDRA R., Manuel S. Elaboracin de Tesis Profesionales. Ed. Pax. Mxico, D.F. 2001. 25. SCHMELKES, Corina. Manual para la presentacin de anteproyectos e informes de investigacin (Tesis). Ed. Oxford, Segunda edicin, Mxico, D.F. 1999. 26. SCOTT, George M., Principios de Sistemas de Informacin, McGraw Hill, 1984. 27. SENN, James A. Anlisis y Diseo de Sistemas de Informacin. Ed. McGraw-Hill, Colombia, 1990. 28. SISTEMA NACIONAL DE INSTITUTOS TECNOLGICOS. Programa Institucional de Innovacin y Desarrollo del Sistema Nacional de Institutos Tecnolgicos 20012006. Mxico, D.F. julio 2002. 29. STEINER, George A. Planeacin Estratgica. Compaa Editorial Continental, Mxico, 1998. 30. TAYLOR, Berbard / Harrison, John. Planeacin Estratgica Exitosa. Legis Editores S.A.. Santaf de Bogot, Colombia. 1991. 31. WISEMAN, Charles. Strategic Information Systems. Irwin. 1988. 32. ZORRILLA Arena, Santiago. Introduccin a la metodologa de Investigacin. Ed. Ocano. Mxico, D.F, 1988.
CIENTITECH
Sntesis Numrica de Mecanismos de Cuatro
SNTESIS NUMRICA DE MECANISMOS DE CUATRO BARRAS PARA GENERACIN DE MOVIMIENTO HASTA PARA CINCO PUNTOS DE PRECISIN
Jaime Eduardo Trejo Aguirre jetrejo@itchihuahua.edu.mx Julio Mario Rodarte Lazo jrodarte@itchihuahua.edu.mx Instituto Tecnolgico de Chihuahua
Resumen El presente trabajo analiza un procedimiento para la sntesis de mecanismos planares de cuatro barras para un mximo de cinco puntos de precisin utilizando un enfoque de solucin por medio de mtodos numricos y un ejemplo de la utilizacin de esta tcnica para su validacin. Dentro de las tcnicas utilizadas para la sntesis de mecanismos de cuatro barras y planos, se encuentran los mtodos grficos y los mtodos analticos. Dentro de los mtodos analticos se encuentran los mtodos numricos. Los mtodos grficos son aplicados para mecanismos sencillos en cuanto a su nmero de puntos de precisin; los mtodos analticos son aplicados principalmente a soluciones directas y los mtodos numricos son usados para planteamientos que involucren un alto nmero de puntos de precisin y ecuaciones trascendentales.
I.
Introduccin
A lo largo del desarrollo de la sntesis de mecanismos, se han identificado tres tipos de sntesis: de tipo, de nmero y dimensional. El primero refiere al tipo de elementos que se debe seleccionar, tal como engranes, poleas, bandas, levas o eslabonamientos. El segundo plantea el nmero de eslabones necesarios y articulaciones requeridos para obtener una movilidad determinada, y el tercer tipo determina las dimensiones de los eslabones individuales de un mecanismo preconcebido para una tarea especfica. As mismo, puede clasificarse la sntesis cinemtica de mecanismos en tres categoras: 1) generacin de funciones, 2) generacin de trayectorias y 3) generacin de movimiento (denominada tambin gua de cuerpos o conduccin de cuerpo rgido). En el primero estudia las relaciones existentes entre los movimientos de entrada y salida en los mecanismos. En el segundo, proporciona mtodos para obtener mecanismos que proporcionen una trayectoria prescrita, definida por puntos de inters; por ltimo, en el tercero, especifica, adems de la generacin de una trayectoria, el control de la orientacin angular del cuerpo que generar la trayectoria. El presente
trabajo se centra en la sntesis dimensional de mecanismos para generar un movimiento especfico determinado por hasta cinco puntos de precisin. Aunque los puntos de precisin o espaciamientos de Chevishev, Mabie [3], son aplicables a la sntesis de mecanismos de generacin de funciones, en el presente estudio se tratarn como puntos prescritos derivados de un requerimiento de diseo especfico de acuerdo al problema a solucionar. Mabie [3], et. al., presenta una sntesis analtica de mecanismos de cuatro barras empleando nmeros complejos utilizando el enfoque de un eslabn limitante (el de salida). Se basa en una posicin primera del mecanismo (posicin 1), para continuar con la formulacin de la j-sima posicin del mecanismo definiendo el punto de precisin y la inclinacin del cuerpo a mover en relacin a un sistema de referencia incrustado en el cuerpo mvil, y este sistema a su vez referenciado a un sistema principal de referencia e inmvil. Los sistemas de ecuaciones resultantes se basan para tres posiciones (j = 1, 2 y 3), para luego mencionar que se pueden extender a sntesis de cuatro y cinco posiciones. Simn [8], expone la sntesis grfica de mecanismos de cuatro barras para 2 y 3 puntos de
CIENTITECH
precisin utilizando las propiedades grficas de la mediatriz de una lnea y del polo de rotacin de una lnea, (as como la mayora de los autores). Presenta un mtodo de sntesis de mecanismos basado en los algoritmos genticos, que han sido utilizados con xito en optimizacin, y que estn basados en los mecanismos de seleccin natural y las leyes de la gentica natural. En este mtodo se define una poblacin inicial, la cual va evolucionando mediante mecanismos naturales a otras poblaciones nuevas que cada vez van mejorando la funcin objetivo. Este mtodo puede ser aplicable tanto a la sntesis de generacin de funciones como a la de trayectorias. No menciona nada sobre la aplicacin del mtodo a la sntesis de mecanismos para generacin de movimiento. La valorizacin se realiza utilizando la funcin objetivo definida, siendo tanto mejor cuanto menor sea su valorizacin. El desarrollo de la funcin objetivo debe realizarse para el mecanismo concreto que se vaya a estudiar. Como ejemplo, la funcin objetivo en la sntesis de un mecanismo de cuatro barras para la generacin de funcin ser minimizar la diferencia cuadrtica entre el ngulo de salida obtenido y el deseado. Para la sntesis de un mecanismo de cuatro barras para la generacin de trayectorias, la funcin objetivo ser minimizar el error cuadrtico medio cometido entre las posiciones de los puntos del acoplador y las posiciones deseadas. Shigley [9], para sntesis de generacin de funcin, presenta mtodos grficos para mecanismos de cuatro barras de tipo Gashof (manivela-oscilador) con ngulo ptimo de transmisin utilizando el procedimiento y grfica de Brodell-Soni, as como sntesis de generacin de funcin utilizando el mtodo de la figura sobrepuesta. Presenta en su mayora un mayor nmero de mtodos grficos en comparacin a mtodos analticos. No presenta mtodos numricos para la sntesis de mecanismos aunque los mtodos numricos presentados son enfocados al anlisis de mecanismos, ms que a la sntesis de ellos. Norton [6], Presenta un amplio estudio de mtodos grficos de sntesis de mecanismos para dos y tres posiciones tomando tanto los puntos de pivoteo como una variable desconocida como una variable conocida (pivote fijo especificado y sin especificar localizacin de pivotes). Presenta una exhaustiva lista de otros mtodos de sntesis de mecanismos y proporciona las referencias para mtodos de sntesis clasificados como: mtodos de
precisin, mtodos de ecuacin y mtodos optimizados. Erdman [2], introduce el concepto de la forma de dada estndar para la solucin de sntesis de hasta tres puntos de precisin con movimiento prescrito para luego adecuarla al estudio de sntesis de mecanismos para generacin de funciones, tanto prescrita como no prescrita. II. Mecanismo planar de cuatro barras
El mecanismo de cuatro barras a sintetizar se compone de tres eslabones mviles y un eslabn fijo el cual acta como bastidor o soporte (denominado eslabn tierra); de los tres eslabones mviles, dos giran en relacin a puntos fijos de pivoteo, por lo que poseen un movimiento de tipo angular puro, el tercer eslabn restante, denominado eslabn conector, como su nombre lo indica, realiza la conexin fsica entre los dos eslabones en rotacin. Para la conexin de los eslabones entre s, se utilizan pares cinemticos de revoluta (pares R). Un punto de importancia P se localiza contenido dentro del eslabn conector; este punto formara un tringulo si se uniera a cada uno de los pares de revoluta donde el conector se une con los dos eslabones mviles restantes. Este punto de inters ser denominado para el anlisis propuesto como el punto de precisin. Este punto de inters P ser obligado a pasar por los puntos de precisin previamente establecidos, donde en el caso que nos ocupe es de mximo cinco puntos. El mecanismo planar de cuatro barras se denomina de 1 grado de libertad (1 dof degree of freedom) y se numera con el nmero 1 para hacer referencia al eslabn tierra, con el nmero 2 se identifica al eslabn motriz, con el nmero 3 al eslabn conector y con el nmero 4 al eslabn de salida. El punto de precisin es una ubicacin precisa (o prescrita) del eslabn conector por donde debe hacerse pasar el punto P de forma secuencial y sucesiva. El nmero de puntos de precisin indicar el nmero de posiciones donde se har pasar al punto P. De acuerdo a la naturaleza de las ecuaciones a manejar ms adelante, para este enfoque se permite un nmero mximo de 5 posiciones, de manera progresiva, por lo que el orden de los puntos ser partiendo del punto P1, luego seguir por el punto P2 para alcanzar al punto P3, acto seguido continuar por el P4 y por ltimo alcanzar el ltimo punto P5. En la figura 1, estos puntos se denotarn por Pj, exceptuando a P1, el cual indicar la posicin primera y Pj los puntos 2, 3, 4 y
CIENTITECH
5. Por motivos de simplicidad se manejar una referencia de ejes cartesianos situando su origen en el primer punto de precisin. Por ltimo, se har incapi en que los movimientos generados por el mecanismo de cuatro barras suceden todos en un mismo plano, dando lugar al mecanismo de tipo planar, no tridimensional. En la figura 1 se puede observar la nomenclatura y los elementos constituyentes del mecanismo, as como los puntos de precisin deseados en la sntesis de tal mecanismo. Para la nomenclatura utilizada en el planteamiento de las ecuaciones cinemticas, primeramente se definir un lado izquierdo del mecanismo a sintetizar compuesto por dos diadas simultneas: la primera representar la posicin inicial del mecanismo; la segunda diada representar los lugares geomtricos que tomar
Y
R. De esta manera, R2j se utilizar para representar al vector R2 en su j-sima posicin, R21 indicar al vector R2 en su posicin inicial y R5j representar al vector R5 en su j-sima posicin. Para las subsecuentes formulaciones se aplicar el mismo criterio. Como complemento, se tiene el lado derecho del mecanismo, involucrando al eslabn 4 y eslabn denominado 6; partiendo del mismo concepto, al girar el eslabn 2 cierta cantidad de grados, el eslabn de salida girar como respuesta, por lo que su posicin cambiar de la primera a la jsima posicin. La ecuacin cinemtica que rige este comportamiento se expresa en la ecuacin (2.2). En la figura 2 se encuentran representadas estas dos diadas y el movimiento de cada una de ellas sealando la nomenclatura en los giros de cada vector.
R 4 j + R 6 j = R 41 + R 61 + U j1
Y
(2.2)
Par de revoluta P2 P3 Par de revoluta P4 P5 Eslabn 2 R21 Eslabn 4 R2j 2 2j Eslabn 1 Figura 1 Mecanismo de 4 barras y su nomenclatura. Par de revoluta Eslabn 3 5j R5j R51 5 P1 X Pj Uj1
j P1 6j R61 R6j X 6
R4j
R41 4j 4
la primer diada cuando el eslabn motriz (eslabn 2) girar un cierto nmero de grados de manera que se obtiene un giro desde la primera posicin hasta la segunda posicin haciendo mover al punto P1 hasta el punto Pj. La ecuacin de cierre de circuito que rige este primer movimiento se expresa de la siguiente manera en la ecuacin (2.1):
R 2 j + R5 j = R 21 + R51 + U j1
Figura 2 Giro de la diada izquierda y de la diada derecha.
(2.1)
donde el subndice Rmj obedece a la siguiente definicin: el primer subndice m indica el parmetro del vector que representa al eslabn m; el subndice j representa la j-sima posicin del vector
La figura 2 muestra la nomenclatura para el movimiento de los vectores de la posicin 1 a la jsima, en el entendido que j tomar valores del2 al 5 para encontrar los puntos P2 al P5. Como parmetros adicionales tenemos los siguientes: el ngulo 2 indica la posicin angular inicial del vector R2; el ngulo 2j indicar el giro como incremento necesario del vector R2 para alcanzar el j-simo punto de precisin desde su primera posicin. De manera simultnea el ngulo 5 indica la posicin angular inicial del vector R5; el ngulo 5j indicar el giro como incremento necesario del vector R5 para alcanzar el j-simo punto de precisin desde su
27
CIENTITECH
primera posicin. Uj1 representa la distancia lineal entre el primer y el j-simo punto de precisin. El ngulo de posicin del vector U21 ser 2; el ngulo de posicin del vector U31 ser 3; el de U41 ser 4 y el de U51 ser 5. Se debe hacer notar que los incrementos angulares se deben medir desde la posicin inicial hasta la segunda posicin, desde la primera posicin hasta la segunda, etc. Acto seguido, se realizan las formulaciones de las dadas respectivas de los movimientos para su solucin numrica. III. Formulacin para las dadas izquierdas
R 2 Cos( 2 + 22 ) + R 5 Cos( 5 + 52 ) = R 2 Cos 2 + R 5 Cos 5 + U31Cos 3

R 2 Sen( 2 + 22 ) + R 5 Sen( 5 + 52 ) = R 2 Sen 2 + R 5 Sen 5 + U31Sen 3
(3.9)
(3.10)
R 2 Cos( 2 + 23 ) + R 5 Cos( 5 + 53 ) = R 2 Cos 2 + R 5 Cos 5 + U 41Cos 4

R 2 Sen( 2 + 23 ) + R 5 Sen( 5 + 53 ) = R 2 Sen 2 + R 5 Sen 5 + U 41Sen 4
(3.11)
(3.12)
(3.13)
Si se realizan las formulaciones necesarias para los movimientos deseados en el vector 2 y vector 5 para situarse en cada uno de los cinco puntos de precisin, se obtienen las siguientes 4 ecuaciones vectoriales de cierre de circuito:
R 22 + R52 = R 21 + R51 + U21 R 23 + R53 = R 21 + R51 + U31 R 24 + R54 = R 21 + R51 + U41 R 25 + R55 = R 21 + R51 + U51
(3.14)
(3.1) (3.2) (3.3) (3.4)
si se analizan cada una de las ecuaciones vectoriales anteriores, se dar cuenta que se encuentran formuladas cada una en funcin del movimiento desde el primer punto de precisin hasta el j-simo punto de precisin, donde j = 2, 3, 4, 5. Tomando en cuenta que entre R25, R24, R23, R22 y R21 indican un mismo vector pero en distinta posicin angular y, por lo tanto una misma magnitud, se tiene la siguiente relacin (al igual que para el vector 5): R21 = R22= R23 = R24= R25 = R2 R51 = R52= R53 = R54= R55 = R5 (3.5) (3.6)
Al proceder a la separacin en sus componentes rectangulares (o componentes real e imaginario) de cada uno de los vectores contenidos en las ecuaciones, se tienen las siguientes ecuaciones escalares (dos ecuaciones por cada ecuacin vectorial):
(3.7)
(3.8)
En funcin del tipo de sntesis que se desea realizar, como parmetros conocidos tenemos a las distancias lineales que se desea que el punto de precisin recorra, por lo que U21, U31, U41 y U51 deben ser susceptibles de calcularse (distancias prescritas). Por consecuencia, sus respectivos ngulos de posicin tambin lo son: 2, 3, 4 y 5. Como se desea realizar una sntesis para la generacin de movimiento, se desea tener el control de la inclinacin de una lnea de referencia contenido en el eslabn 3, por lo que los incrementos del vector 5 en las posiciones sucesivas deben ser conocidas: 51, 52, 53, 54. El sistema en total contiene 20 parmetros [los cuales se pueden observar de las ecuaciones (3.7) a la (3.14)]; se tienen 12 parmetros conocidos definidos por el sistema a sintetizar, por lo que restan 8 parmetros por conocer, que es exactamente el nmero de ecuaciones disponibles derivadas de las diadas izquierdas del mecanismo. Tales parmetros son, la magnitud de los vectores 2 y 5, sus ngulos de posicin inicial y los cuatro ngulos de incremento (medidos desde la posicin inicial del vector 2) del vector 2, a saber: R2, R5, 2, 5, 21, 22, 23, 24. Al analizar las ecuaciones (3.7) a (3.14) sabiendo de antemano las variables a encontrar, se observa que las ecuaciones son de tipo no lineal, debido a que algunos de los parmetros no conocidos son parte del argumento de funciones trigonomtricas. Para representar las ecuaciones como un sistema de n ecuaciones no lineales con n incgnitas, se debe especificar cada una de las ocho funciones que lo integran. Estas funciones resultan de transportar todos los trminos de las expresiones
28
CIENTITECH
(3.7) a (3.12) hacia un solo lado del signo de igualdad. En las ecuaciones (3.15) a la (3.22) se muestran las fn funciones.
f1 = R 2 Cos( 2 + 21 ) + R 5 Cos( 5 + 51 ) R 2 Cos 2 R 5 Cos 5 U21Cos 2
(3.15) (3.16) (3.17) (3.18) (3.19) (3.20) (3.21) (3.22)
f2 = R 2Sen( 2 + 21 ) + R 5 Sen(5 + 51 ) R 2Sen 2 R 5 Sen 5 U21Sen 2 f3 = R 2 Cos( 2 + 22 ) + R 5 Cos( 5 + 52 )

f4 = R2Sen(2 + 22 ) + R5Sen(5 + 52 ) R2Sen2 R5Sen5 U31Sen3
f5 = R2Cos(2 + 23 ) + R5Cos(5 + 53 ) R2Cos2 R5Cos5 U41Cos 4
f6 = R2Sen(2 + 23 ) + R5Sen(5 + 53 ) R2Sen2 R5Sen5 U41Sen 4
f1 R 2 f2 R 2 f3 R 2 f 4 R 2 f5 R 2 f6 R 2 f7 R 2 f8 R 2
f1 2 f2 2 f3 2 f4 2 f5 2 f6 2 f7 2 f8 2
f1 R 5 f2 R 5 f3 R 5 f4 R 5 f5 R 5 f6 R 5 f7 R 5 f8 R 5
f1 5 f2 5 f3 5 f4 5 f5 5 f6 5 f7 5 f8 5
f1 21 f2 21 f3 21 f4 21 f5 21 f6 21 f7 21 f8 21
f1 22 f2 22 f3 22 f4 22 f5 22 f6 22 f7 22 f8 22
f1 23 f2 23 f3 23 f4 23 f5 23 f6 23 f7 23 f8 23
f1 24 f2 24 f1 f3 R 2 24 2 f2 R f f4 5 3 24 2 f4 = f5 21 f5 24 22 f6 f6 f 23 7 24 24 f8 f7 24 f8 24
R 2 Cos 2 R 5 Cos 5 U31Cos 3
..(3.25) donde cada uno de los trminos se anotan a continuacin. Para la funcin primera, se derivada parcialmente con respecto a cada una de las variables de la siguiente manera: f1 (3.26) = Cos(2 + 21 ) Cos2
R 2
f1 = R2 [Sen2 Sen(2 + 21 )] 2
f1 = Cos(5 + 51 ) Cos5 R5
f1 = R 5 [Sen 5 Sen(5 + 51 )] 5
(3.27) (3.28) (3.29) (3.30) (3.31) (3.32) (3.33)
f7 = R2Cos(2 + 24 ) + R5Cos(5 + 54 ) R2Cos2 R5Cos5 U51Cos5 f8 = R2Sen(2 + 24 ) + R5Sen(5 + 54 ) R2Sen2 R5Sen5 U51Sen5
f1 = R 2Sen(2 + 21 ) 21
f1 =0 22
Para poder resolver las variables no conocidas por medio del mtodo de Newton Raphson, se debe aplicar el algoritmo siguiente:
x
x
f1 =0 23
f1 =0 24
(X )x
j
j
= (x )
j
j
(3.23) (3.24)
j +1
= x + x
donde el trmino X(Xj) es la matriz jacobiana evaluada en x = xj. xj es el vector matriz de los incrementos de los variables no conocidas y j (x ) es el vector matriz obtenido al hacer las funciones negativas evaluadas en x = xj. El trmino xj = xj+1 xj se le conoce como la diferencia de Newton, Nikravesh [5], y representa la cantidad de correccin a la solucin aproximada en la j-sima iteracin. Al desarrollar la anterior ecuacin (3.23), al tomar los cinco puntos mximos de precisin contemplados, se obtiene una matriz jacobiana de 8 X 8 trminos:
Al derivar la segunda funcin de forma parcial con relacin a cada una de las variables presentes, tenemos:
f2 = Sen(2 + 21 ) Sen 2 R 2
f2 = R 2 [Cos(2 + 21 ) Cos2 ] 2
(3.34) (3.35) (3.36) (3.37) (3.38) (3.39) (3.40) (3.41)
f2 = Sen(5 + 51 ) Sen 5 R5
f2 = R5 [Cos(5 + 51 ) Cos5 ] 5
f2 = R 2Cos(2 + 21 ) 21
f2 =0 22
f2 =0 23
f2 =0 24
Para la tercer funcin, sus derivadas parciales son:
29
CIENTITECH
f3 = Cos(2 + 22 ) Cos2 R 2
f3 = R 2 [Sen2 Sen(2 + 22 )] 2
(3.42) (3.43) (3.44) (3.45) (3.46) (3.47) (3.48) (3.49)
En la sexta funcin, sus derivadas parciales respecto a las variables incgnitas quedan expresadas de la siguiente manera:
f6 = Sen(2 + 23 ) Sen2 R2
f6 = R 2 [Cos(2 + 23 ) Cos2 ] 2
f3 = Cos(5 + 52 ) Cos5 R5
(3.67) (3.68) (3.69) (3.70) (3.71) (3.72) (3.73) (3.74)
f3 = R5 [Sen5 Sen(5 + 52 )] 5
f3 =0 21
f3 = R 2Sen(2 + 22 ) 22
f6 = Sen(5 + 53 ) Sen 5 R5
f6 = R5 [Cos(5 + 53 ) Cos5 ] 5
f3 =0 23
f3 =0 24
f6 =0 21
f6 =0 22
Para la funcin nmero cuatro, los trminos de la matriz jacobiana son:

f4 = Sen(2 + 22 ) Sen2 R2
f4 = R 2 [Cos(2 + 22 ) Cos 2 ] 2
f6 = R 2Cos (2 + 23 ) 23
f6 =0 24
(3.51) (3.52) (3.53) (3.54) (3.55) (3.56) (3.57) (3.58)
Para la sptima funcin, las derivadas parciales son:

f7 = Cos(2 + 24 ) Cos2 R2
f7 = R 2 [Sen2 Sen(2 + 24 )] 2
f4 = Sen(5 + 52 ) Sen5 R5
f4 = R5 [Cos(5 + 52 ) Cos5 ] 5
(3.75) (3.76) (3.77) (3.78) (3.79) (3.80) (3.81) (3.82)
f 4 =0 21
f4 = R2Cos(2 + 22 ) 22
f4 =0 23
f4 =0 24
f7 = Cos(5 + 54 ) Cos5 R5
f7 = R5 [Sen5 Sen(5 + 54 )] 5
f7 =0 21
f7 =0 22
f7 =0 23
La quinta funcin tiene como sus derivadas parciales a las siguientes:

f5 = Cos(2 + 23 ) Cos2 R2
f5 = R 2 [Sen 2 Sen(2 + 23 )] 2
(3.59) (3.60) (3.61) (3.62) (3.63) (3.64) (3.65) (3.66)
f7 = R2Sen(2 + 24 ) 24
Por ltimo, la octava funcin tiene como sus derivadas parciales a las siguientes:
f8 = Sen(2 + 24 ) Sen2 R2
f8 = R 2 [Cos(2 + 24 ) Cos2 ] 2
f5 = Cos(5 + 53 ) Cos5 R5
f5 = R5 [Sen5 Sen(5 + 53 )] 5
(3.83) (3.84) (3.85) (3.86) (3.87) (3.88)
f5 =0 21
f5 =0 22
f5 = R 2Sen(2 + 23 ) 23
f8 = Sen(5 + 54 ) Sen5 R5
f8 = R5 [Cos(5 + 54 ) Cos5 ] 5
f8 =0 21
f5 =0 24
f8 =0 22
30
CIENTITECH
f8 =0 23
f8 = R 2Cos(2 + 24 ) 24
(3.89) (3.90)
R 4 Cos( 4 + 43 ) + R 6 Cos( 6 + 63 ) = R 4 Cos 4 + R 6 Cos 6 + U3 Cos 3

R 4 Sen( 4 + 43 ) + R 6 Sen( 6 + 63 ) = R 4 Sen 4 + R 6 Sen 6 + U3 Sen 3 R 4 Cos( 4 + 44 ) + R 6 Cos( 6 + 64 ) = R 4 Cos 4 + R 6 Cos 6 + U 4 Cos 4
R 4 Sen( 4 + 44 ) + R 6 Sen( 6 + 64 ) = R 4 Sen 4 + R 6 Sen 6 + U 4 Sen 4
(4.11)
(4.12)
IV.
Formulacin para las dadas derechas
Para formular los movimientos realizados por los vectores 4 y 6, de forma simultnea deben cumplirse los siguientes cierres vectoriales:
R 42 + R 62 = R 41 + R 61 + U21 R 43 + R 63 = R 41 + R 61 + U31 R 44 + R 64 = R 41 + R 61 + U 41 R 45 + R 65 = R 41 + R 61 + U51
(4.13)
(4.14)
(4.1) (4.2) (4.3) (4.4)
donde la ecuacin (4.1) se utiliza para indicar el movimiento de la primer diada desde el primer punto hasta el segundo punto de precisin; la ecuacin (4.2) indica el movimiento de la diada desde el primer hasta el tercer punto de precisin. Se aplica el mismo criterio para las ecuaciones (4.3) y (4.4). Las ecuaciones (3.5) y (3.6) vlidas para el movimiento de las diadas izquierdas, tienen su equivalente para el movimiento de las diadas derechas como se muestra en las siguientes ecuaciones (4.5) y (4.6). La representacin grfica del movimiento de la ecuacin (4.1) puede observarse en la parte derecha de la figura 2. La equivalencia en las dimensiones de los vectores involucrados son los siguientes:
R 41 = R 42 = R 43 = R 44 = R 45 = R 4 R 61 = R 62 = R 63 = R 64 = R 65 = R 6
(4.5) (4.6)
Para estas dadas derechas, se cuenta tambin con 20 parmetros, de los cuales los conocidos son exactamente los mismos que los definidos en el lado izquierdo del mecanismo, saber: U21, U31, U41 y U51 y sus respectivos ngulos de posicin: 2, 3, 4 y 5. Como se desea realizar una sntesis para la generacin de movimiento, se desea tener el control de la inclinacin de una lnea de referencia contenido en el eslabn 3, por lo que los incrementos del vector 6 (el cual es parte del eslabn 3) en las posiciones sucesivas deben ser conocidas: 61, 62, 63, 64. Los parmetros a encontrar son: la magnitud de los vectores 4 y 6, sus ngulos de posicin inicial y los cuatro ngulos de incremento (medidos desde la posicin inicial del vector 4) del vector 4: R4, R6, 4, 6, 41, 42, 43, 44. Las funciones a resolver por medio del mtodo numrico vlidas para el lado derecho se expresan de la manera siguiente [se contina con la numeracin de las funciones f a partir de la ecuacin (3.22)]:
f9 = R 4Cos(4 + 41) + R6Cos(6 + 61) R 4Cos4 R6Cos6 U1Cos1
(4.15) (4.16) (4.17) (4.18) (4.19) (4.20) (4.21)
por lo que las ecuaciones rectangulares separadas en componentes correspondientes a las cuatro ecuaciones anteriores se expresan de la forma siguiente:
f10 = R 4Sen( 4 + 41 ) + R 6Sen(6 + 61 ) R 4Sen 4 R 6Sen6 U1Sen1
f11 = R 4Cos( 4 + 42 ) + R6Cos(6 + 62 )
(4.7)
R 4Cos 4 R 6Cos6 U2Cos 2

R 4 Cos( 4 + 42 ) + R 6 Cos( 6 + 62 ) = R 4 Cos 4 + R 6 Cos 6 + U2 Cos 2
f12 = R 4Sen( 4 + 42 ) + R 6Sen(6 + 62 )
(4.8)
R 4Sen 4 R 6Sen6 U2Sen 2

f13 = R 4Cos( 4 + 43 ) + R 6Cos(6 + 63 )
(4.9)
R 4Cos 4 R 6Cos6 U3Cos 3
f14 = R 4Sen( 4 + 43 ) + R 6Sen(6 + 63 ) R 4Sen 4 R 6Sen6 U3Sen 3
R 4 Sen( 4 + 42 ) + R 6 Sen( 6 + 62 ) = R 4 Sen 4 + R 6 Sen 6 + U2 Sen 2
(4.10)
f15 = R 4Cos( 4 + 44 ) + R 6Cos(6 + 64 ) R 4Cos 4 R 6Cos6 U4Cos 4
31
CIENTITECH
f16 = R 4Sen( 4 + 44 ) + R 6Sen(6 + 64 ) R 4Sen 4 R 6Sen6 U4Sen 4
(4.22)
f10 =0 42
(4.37) (4.38) (4.39)
f10 =0 43 f10 =0 44
La matriz Jacobiana para las funciones f8 a la f16 vlidas para el lado derecho del mecanismo, queda definido de la manera siguiente [ecuacin 4.23)]. A continuacin, primeramente se anotan cada uno de los trminos que componen el primer rengln de esta matriz jacobiana.
f9 R 4 f10 R f 4 11 R 4 f 12 R 4 f13 R 4 f14 R 4 f15 R 4 f 16 R 4 f9 4 f10 4 f11 4 f12 4 f13 4 f14 4 f15 4 f16 4 f9 R 6 f10 R 6 f11 R 6 f12 R 6 f13 R 6 f14 R 6 f15 R 6 f16 R 6 f9 6 f10 6 f11 6 f12 6 f13 6 f14 6 f15 6 f16 6 f9 41 f10 41 f11 41 f12 41 f13 41 f14 41 f15 41 f16 41 f9 42 f10 42 f11 42 f12 42 f13 42 f14 42 f15 42 f16 42 f9 43 f10 43 f11 43 f12 43 f13 43 f14 43 f15 43 f16 43 f9 44 f10 44 R 4 f9 f11 f 4 10 44 f12 R6 f11 44 6 f12 = f13 41 f13 44 42 f14 f14 43 f15 44 44 f16 f15 44 f16 44
El tercer rengln de la matriz jacobiana lo componen los trminos siguientes:

f11 = Cos(4 + 42 ) Cos4 R 4
f11 = R 4 [Sen 4 Sen( 4 + 42 )] 4
(4.40) (4.41) (4.42) (4.43) (4.44) (4.45) (4.46) (4.47)
f11 = Cos(6 + 62 ) Cos6 R 6

f11 = R 6 [Sen6 Sen(6 + 62 )] 6
f11 =0 41
f11 = R 4Sen( 4 + 42 ) 42
.(4.23)
f9 = Cos(4 + 41 ) Cos4 R 4
f9 = R 4 [Sen 4 Sen( 4 + 41 )] 4
f11 =0 43
(4.24) (4.25) (4.26) (4.27) (4.28) (4.29) (4.30) (4.31)
f11 =0 44
f9 = Cos ( 6 + 61 ) Cos 6 R 6
f9 = R 6 [Sen6 Sen(6 + 61 )] 6
Para el rengln cuarto de la matriz, se tienen los trminos siguientes:

f12 = Sen( 4 + 42 ) Sen 4 R 4
f12 = R 4 [Cos( 4 + 42 ) Cos 4 ] 4
(4.48) (4.49) (4.50) (4.51) (4.52) (4.53) (4.54) (4.55)
f9 = R 4Sen( 4 + 41 ) 41
f9 =0 42
f9 =0 43
f9 =0 44
f12 = Sen(6 + 62 ) Sen6 R 6

f12 = R 6 [Cos(6 + 62 ) Cos6 ] 6
f12 =0 41 f12 = R 4Cos( 4 + 42 ) 42
Para el segundo rengln, tenemos los siguientes trminos:

f10 = Sen( 4 + 41 ) Sen 4 R 4
f10 = R 4 [Cos( 4 + 41 ) Cos 4 ] 4
f12 =0 43
(4.32) (4.33) (4.34) (4.35) (4.36)
f12 =0 44
f10 = Sen(6 + 61 ) Sen 6 R 6

f10 = R 6 [Cos(6 + 61 ) Cos6 ] 6
El quinto rengln se compone de los elementos que a continuacin se anotan:

f13 = Cos( 4 + 43 ) Cos 4 R 4
f13 = R 4 [Sen 4 Sen( 4 + 43 )] 4
(4.56) (4.57)
f10 = R 4Cos( 4 + 41 ) 41
32
CIENTITECH
f13 = Cos( 6 + 63 ) Cos6 R 6

f13 = R 6 [Sen6 Sen(6 + 63 )] 6
(4.58) (4.59) (4.60) (4.61) (4.62) (4.63) El ltimo rengln de la matriz, se integra por las siguientes derivadas parciales:
f16 = Sen( 4 + 44 ) Sen 4 R 4
f16 = R 4 [Cos( 4 + 44 ) Cos 4 ] 4
f13 =0 41
(4.80) (4.81) (4.82) (4.83) (4.84) (4.85) (4.86) (4.87)
f13 =0 42
f13 = R 4Sen( 4 + 43 ) 43
f13 =0 44
f16 = Sen(6 + 64 ) Sen6 R 6

f16 = R 6 [Cos( 6 + 64 ) Cos 6 ] 6
Las derivadas parciales para integrar el rengln nmero seis de la matriz jacobiana son:
f14 = Sen( 4 + 43 ) Sen 4 R 4
f16 =0 41
(4.64) (4.65) (4.66) (4.67) (4.68) (4.69) (4.70) (4.71)
f16 =0 42
f16 =0 43
f14 = R 4 [Cos( 4 + 43 ) Cos 4 ] 4
f14 = Sen(6 + 63 ) Sen 6 R 6

f14 = R 6 [Cos(6 + 63 ) Cos6 ] 6
f14 =0 41 f14 =0 42
f16 = R 4Cos( 4 + 44 ) 44
V.
Validacin de la formulacin y solucin numrica
f14 = R 4Cos( 4 + 43 ) 43
f14 =0 44
Para integrar al sptimo rengln de la matriz jacobiana, se muestran los siguientes trminos:
f15 = Cos( 4 + 44 ) Cos 4 R 4
(4.72) (4.73) (4.74) (4.75)
f15 = R 4 [Sen 4 Sen( 4 + 44 )] 4

f15 = Cos(6 + 64 ) Cos6 R 6 f15 = R 6 [Sen 6 Sen(6 + 64 )] 6
Para realizar la validacin de la formulacin de los apartados anteriores, se procede a la aplicacin de las ecuaciones, por lo que se puede formular el siguiente problema: Realizar una sntesis cinemtica utilizando mtodos numricos para realizar la siguiente trayectoria prescrita: P1(0,0), P2(-1.4461, 1.7633), P3(-5.947, 2.6234), P4(-7.3976, 1.5172) y P5(-5.4026, 1.0282); adems de controlar la inclinacin del cuerpo mvil con las siguientes inclinaciones: 51=9.3793, 52=17.1581, 53=43.8347, 54=67.4816 y 55=71.1976. En la figura 3 se muestran los requerimientos de movimiento y sus respectivas inclinaciones.
y P3 P4
(4.76) (4.77) (4.78) (4.79)
54 55 51 53 P5 52
P2 x P1
f15 =0 41
f15 =0 42
f15 =0 43
f15 = R 4Sen( 4 + 44 ) 44
Figura 3 Puntos prescritos de la trayectoria e inclinaciones angulares.
33
CIENTITECH
De acuerdo a las definiciones anteriores, tenemos las siguientes distancias calculadas desde el punto P1 hasta Pj: U31 = 6.4999 U21 = 2.28045 U41 = 7.5515 U51 = 5.4996 En la figura 4 se muestran los vectores de desplazamiento en funcin de los puntos de precisin. Cada una de las distancias tiene los siguientes ngulos de posicin: 2 = 129.356 3 = 156.196 5 = 169.225 4 = 168.4100
y P3 P4 P5 U41 U31 U51 P2 U21 P1

Figura 4 Vectores de desplazamiento.
Los incrementos angulares de la j-sima posicin respecto a la posicin primera son las siguientes: 52=34.4954 51=7.7788, 54=61.8183 53=58.1023, El procedimiento de solucin se resume de la manera siguiente: para la solucin de la dada izquierda (vector R2 y R5) se determinan los valores semillas con los que se comenzar el proceso de iteracin, vase Chapra [1]. Como valores iniciales se proponen los siguientes tomando ciertas consideraciones de acuerdo al mtodo numrico: R2 = 5, 2 = 10, R5 = 6, 5 = 10, 21 = 40, 22 = 100, 23 = 200, 24 = 300. Con los valores semilla propuestos y los valores de desplazamiento y ngulos de control se evalan los trminos de la matriz jacobiana sealados como las ecuaciones (3.26) a la (3.90). Con los mismos valores semilla y de desplazamiento se evalan las funciones (3.15) a (3.22) y se obtienen sus valores negativos. Con estos valores se plantea la matriz jacobiana en el trmino izquierdo del sistema mostrado en la ecuacin (3.25); el vector independiente lo compone los trminos de las funciones negativas. El sistema se resuelve para el vector incgnita (que son los trminos correspondientes a los valores semilla). Si la diferencia de los valores obtenidos del vector incgnita con los valores semilla es menor a un valor de error mximo permitido, entonces el sistema converge a los ltimos valores calculados,
si no ocurre de esta manera, los valores ltimos pasarn a convertirse en los nuevos valores semilla y el proceso contina hasta una convergencia. Aplicando este procedimiento los datos calculados y despus de cuatro iteraciones, el sistema converge a los siguientes valores: R2 = 2.4386, 2 = 33.4745, R5 = 6.0317, 5 = 9.3799, 21 = 37.9734, 22 = 128.0202, 23 = 191.5969, 24 = 251.7087. Aplicando el mismo procedimiento para las dadas del lado derecho (vector R4 y vector R6), tenemos lo siguiente: los valores U21, U31, U41 y U51 permanecen igual dado que son parmetros vlidos para el sistema, independientemente del lado del mecanismo que se est analizando. Sucede lo mismo con los valores calculados de 2, 3, 4 y 5, as como se cumplen las siguientes relaciones por la razn que tanto el vector R5 como el vector R6 estn incrustados en el mismo cuerpo rgido: 51=61, 52=62, 53=63, 54=64 por lo que se procede ahora a sugerir valores semilla para los siguientes parmetros: R4 = 8, 4 = 20, R6 = 10, 6 = 50, 41 = 30, 42 = 100, 43 = 100, 44 = 20. Con estos valores propuestos semilla, el sistema indicado como la ecuacin (4.23) converge hasta la sexta iteracin obtenindose los siguientes valores: R4 = 4.9995, 4 = 16.2995, R6 = 3.1562, 6 = 103.3711, 41 = 24.9063, 42 = 68.4119, 43 = 77.5568, 44 = 53.6086. Tanto la formulacin como el proceso de convergencia aplicando la metodologa de Newton-Raphson modificado, Chapra [1], et. al., puede ser programado como cdigo fuente bajo un lenguaje de programacin (Visual Basic, C, C++, Fortran, etc) o tambin bajo el esquema de hojas electrnicas (Lotus, Excel, etc). Para este anlisis se utiliz la hoja electrnica de Microsoft Excel 2003 edicin profesional para la aplicacin de las formulaciones y el proceso de solucin numrica. Para finalizar, se obtienen los vectores faltantes, R3 utilizado para designar al vector conector y R1 para designar al vector-eslabn tierra: R3 + R6 = R5 R2 + R3 = R1 + R4 (5.1) (5.2)
al despejar el vector R3 de la ecuacin (5.1) y al separar en sus componentes horizontales y verticales, obtenemos el valor siguiente de R3: R3 = 6.9997 a un ngulo 3 = 342.6492. De la ecuacin (5.2) se resuelve para el vector R1 despejndola, separando en sus
34
CIENTITECH
componentes horizontales y verticales tenemos el valor siguiente: R1 = 4.4658 a un ngulo 1 = 331.2828. VI. Conclusiones y recomendaciones
Debido a la naturaleza numrica de la solucin y al mtodo numrico utilizado, los valores semillas son de gran importancia para la obtencin del resultado. Se dice que el resultado es muy sensible al valor semilla, Nieves [4]; por lo que se pueden mencionar las siguientes conclusiones: si se considera variar cada parmetro de manera independiente de los dems, se observa que el valor de los parmetros semilla de longitud no impactan de manera significativa a la solucin, es decir, R2 y R4 pueden tomar valores tan dispares (tanto como valores de 2 hasta 200) sin afectar a la convergencia del mtodo. Esto no aplica a los valores semilla de ngulo (2, 5, 4, 6) donde los valores necesarios para que la formulacin produzca una solucin en convergencia, se ven reducidos a rangos relativamente pequeos respecto de la solucin en promedio de 50 para este ejemplo en particular. Una vez obtenida la solucin del problema, es menester revisar si el mecanismo sintetizado adolece o no de los defectos de los mecanismos. Al realizar un anlisis de Grashof se obtiene un mecanismo del tipo I, por lo que el eslabn de entrada R2 s ser capaz de realizar una revolucin completa. Si se revisa los valores extremos del eslabn de salida R4 (de manera grfica o analtica), se observa que las 5 posiciones de este eslabn se encuentran contenidos dentro de este rango, por lo que no adolece del defecto de ramificacin. Si se construye un prototipo fsico del mecanismo con las dimensiones sintetizadas o si se simula con algn software de anlisis de mecanismos, se puede verificar el orden en que los puntos de precisin son pasados por el mecanismo, con lo cual puede verificarse que no exista el defecto de orden adems de asegurarse la continuidad del movimiento entre los puntos de precisin. Un aspecto muy importante se presenta al realizar las iteraciones de la formulacin. Es posible que al realizar las operaciones utilizando la nomenclatura del lado izquierdo del mecanismo, el mtodo realice una convergencia hacia la solucin correspondiente del lado derecho del mecanismo, por lo que es importante tanto la simulacin del mecanismo como la verificacin del defecto de orden. Esta situacin se presenta debido a que las formulaciones utilizadas en cada lado del
mecanismo son exactamente iguales en su definicin, por lo que el mtodo no se da cuenta en realidad cul parte del eslabonamiento a sintetizar est resolviendo. En la figura 5 se observa un diagrama del mecanismo sintetizado donde se indican las 5 posiciones calculadas tanto del eslabn R2 como del eslabn R4. La figura se realiz utilizando el software WinmecC 4.4, desarrollado por el rea de Ingeniera Mecnica de la Universidad de Mlaga, Espaa [10].
23 24 22 25 21 45 44 43 42
41
Figura 5 Mecanismo sintetizado indicando los giros obtenidos.
BIBLIOGRAFA: [1] Chapra, S. C. & Canale, R. P. Nunerical Methods for Engineer:, with programming and software applications. (1998). 3a edicin, Ed. McGraw-Hill. [2] Erdman, A. G. & Sandor, G. N. (1998) Diseo de Mecanismos, Anlisis y Sntesis. 3 ed. Ed. Prentice Hall. [3] Mabie, H. H. & Reinholtz Ch. F. Mecanismos y Dinmica de Maquinaria. (2004). 2 ed. Ed. LIMUSA Wiley. [4] Nieves, A. & Domnguez, F. C. Mtodos Numricos aplicados a la Ingeniera. (1995). 1 ed. 2 reimpresin (1997). Ed. CECSA. [5] Nikravesh, P. E. Computer-Aided Analysis of Mechanical Systems. (1988). Ed. Prentice-Hall. [6] Norton, R. L. Diseo de Maquinaria, Sntesis y Anlisis de Mquinas y Mecanismos. (2005). 3 ed. Ed. McGraw-Hill. [7] Prez, R. Anlisis de Mecanismos y Problemas Resueltos. (2006). 2 ed. Ed. Alfaomega. [8] Simn, A. y colaboradores. Fundamentos de Teora de Mquinas. (2004). 2 ed. Biblioteca Tcnica Universitaria. BELLISCO. Ediciones Tcnicas y Cientficas. [9] Shigley, J. E. & Uicker, J. J. Teora de Mquinas y Mecanismos. (1988). Ed. McGraw-Hill. [10] WinmecC 4.4. Disponible en: http://webdeptos.uma.es/ingenieriamecanica/winmecc/in dex.htm.
35
GUA PARA PREPARACIN DE ARTCULOS PARA LA REVISTA CIENTITECH

Apellido(s) Nombre(s) del Autor(es) Institucin Departamento Direccin Tel., Fax e-mail
Esta es una gua para preparacin de artculos a ser incluidos en la Revista Cientitech. Los autores debern apegarse estrictamente a las indicaciones proporcionadas en este documento (mximo 3 autores). Los artculos sern impresos a partir de los originales proporcionados por los autores. El resumen no debe exceder de 150 palabras y ste debe enfatizar el propsito y alcance del trabajo. INTRODUCCIN Presenta los antecedentes y la motivacin del trabajo. Define y establece el problema a resolver. CUERPO DEL ARTCULO 1.1. Estructura El artculo debe estar organizado de la siguiente manera: Ttulo del articulo, nombre del autor, datos del autor, resumen, cuerpo del artculo dividido en secciones, subsecciones y referencias. 1.2. Ttulo del articulo El ttulo y el nombre del autor debern estar en la parte superior de la hoja y centrados. El documento deber escribirse a dos columnas, a excepcin del ttulo y la informacin del autor. 1.3. Formato Se deber usar el procesador de texto Word siguiendo las siguientes especificaciones: a) Limitar su artculo a slo 6 hojas tamao carta. b) Mrgenes sup. inf. izq. der. a 2cm. c) La distancia entre las dos columnas de texto ser de 1 cm y el ancho de ellas deber ser igual. d) Letra Times New Roman tamao 12 en el texto e) Letra Arial Black tamao 20 ttulo del artculo. 1.4. Ilustraciones Las tablas, grficas e imgenes debern ser impresiones claras en blanco y negro. Las ilustraciones debern estar lo ms cercano posible al prrafo que se refiere a ellas y adems se incluir una pequea descripcin por cada ilustracin. Las figuras y tablas se justificarn al centro de la columna. Para la descripcin de las figuras se ubicar en la parte inferior de la misma. Para la descripcin de las tablas se ubicar en la parte superior de ella. Se podrn incluir ilustraciones del
tamao de las dos columnas si la reduccin a una sola columna reduce la calidad de la ilustracin. En este caso la ilustracin deber insertarse en la parte superior o en la inferior de la pgina. 1.5. Pies de pgina Los pies de pgina debern respetar los mrgenes de la hoja. Un pie de pgina se indicar por un superndice numrico en el texto. Inicie el texto en el pie de pgina con el mismo nmero. 1.6. Referencias Se debern listar y numerar todas las referencias al final del artculo. . Ejemplo: [1] N.R. Vela, Titulo, Ciudad, Editorial, pginas, ao [2] G.M. Cotty, Ttulo, Revista, Vol., pgina, mes y ao. Las referencias a citas en el texto debern aparecer con el nmero correspondiente encerrado en parntesis cuadrados, por ejemplo [1]. RECOMENDACIONES 1.7. Derechos de autor El Consejo Editorial entiende que el artculo enviado es contribucin original, no publicado y que el mismo no est en consideracin para publicarse en otro lugar. ENVO DEL ARTCULO Informacin sobre periodo de recepcin de artculos en la pgina del ITCH www.itchihuahua.edu.mx Deber ser enviado al e-mail: o al Depto. bterraza@itchihuahua.edu.mx Comunicacin y Difusin. Ave. Tecnolgico No. 2909, C.P. 31310, Chihuahua, Chih. SI EL ARTCULO QUE SE ENVA DIFIERE DE ESTAS ESPECIFICACIONES O EXCEDE EL NUMERO DE HOJAS ESTABLECIDO NO SER INCLUDO EN LA REVISTA CIENTITECH.

Revista Cientitech Num 27

Uploaded by

Document Information

Original Description:

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Revista Cientitech Num 27

Uploaded by

Copyright:

Available Formats

Revista

Edicin: Lic. Bertha Terrazas Ramos Impresin:

Portada: Mural El Estudiante Incorporndose al Aparato Productivo del Pas

ING. LEONEL GILDARDO LOYA PACHECO DIRECTOR

Usando Labview en la Educacin

USANDO LABVIEW EN LA EDUCACIN DE INGENIERA

Usando Labview en la Educacin

Usando Labview en la Educacin

Usando Labview en la Educacin

Usando Labview en la Educacin

Estado del Arte en Dispositivos Electrnicos

ESTADO DEL ARTE EN DISPOSITIVOS ELECTRNICOS DE LGICA DIGITAL PROGRAMABLE

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Figura 5.- Flujo de diseo de hardware basado en FPGA.

Figura 4.- Flujo de diseo tpico basado en DSP.

Estado del Arte en Dispositivos Electrnicos

cdigo de configuracin del FPGA. Esta idea se muestra en la figura 6.

Figura 6.- Flujo de diseo usando evitando programacin en HDL.

Figura 7.- Flujo de diseo por software.

Estado del Arte en Dispositivos Electrnicos

Estado del Arte en Dispositivos Electrnicos

Planeacin Estratgica del Centro de Cmputo

PLANEACIN ESTRATGICA DEL CENTRO DE CMPUTO DEL INSTITUTO TECNOLGICO DE CHIHUAHUA

Enfoque Estratgico del Sistema Nacional Institutos Tecnolgicos SNIT

Enfoque Estratgico del Instituto Tecnolgico de Chihuahua ITCH

Acuerdos de Desempeo y Desarrollo del Centro de Cmputo CC

Fig. 1 Enfoque Estratgico en Cascada

Planeacin Estratgica del Centro de Cmputo

Calidad De INEGI, Manual de Capacitacin, 2. Edicin. Noviembre 1996

Planeacin Estratgica del Centro de Cmputo

Planeacin Estratgica del Centro de Cmputo

Falta de organizacin del tiempo

Falta de definicin de funciones segn el puesto

Falta de planeacin para dar un servicio correcto.

Falta de capacitacin a usuarios

Fig. 3 rbol de Problemas

Planeacin Estratgica del Centro de Cmputo

Correcto seguimiento de los procedimientos

Mejor organizacin del tiempo

Definir funciones segn el puesto

Planeacin para dar un servicio correcto

Fig. 4 rbol de Objetivos

Planeacin Estratgica del Centro de Cmputo

DESARROLLO DE PAGINA WEB

Fig. 5 Organigrama Propuesto

Planeacin Estratgica del Centro de Cmputo

Sntesis Numrica de Mecanismos de Cuatro

Sntesis Numrica de Mecanismos de Cuatro

Sntesis Numrica de Mecanismos de Cuatro

Figura 2 Giro de la diada izquierda y de la diada derecha.

Sntesis Numrica de Mecanismos de Cuatro

R 2 Cos( 2 + 22 ) + R 5 Cos( 5 + 52 ) = R 2 Cos 2 + R 5 Cos 5 + U31Cos 3

R 2 Cos( 2 + 23 ) + R 5 Cos( 5 + 53 ) = R 2 Cos 2 + R 5 Cos 5 + U 41Cos 4

R 2 Sen( 2 + 24 ) + R 5 Sen( 5 + 54 ) = R 2 Sen 2 + R 5 Sen 5 + U51Sen 5

(3.1) (3.2) (3.3) (3.4)

Sntesis Numrica de Mecanismos de Cuatro