LABORATORIO DE LOGICA DIGITAL

Agosto 31 de 2001

PRACTICA No 1

COMPUERTAS LOGICAS Y MINIMIZACIN DE FUNCIONES 1.- OBJETIVOS Familiarizarse con el uso de los IC (circuitos integrados) de las familias lgicas TTL . Entender el concepto de retardo y su importancia al analizar y disear circuitos lgicos. Utilizar mtodos de minimizacin de funciones lgicas como Mapas de Karnaugh y el procedimiento de Quine-McCluskey. Montar con compuertas las funciones lgicas minimizadas y apreciar los beneficios que trae la simplificacin. Familiarizarse con el uso de herramientas de computacin como Altera que permitan la simulacin de circuitos lgicos. 2.- MATERIALES Y COMPONENTES Circuitos Integrados (compuertas lgicas) Osciloscopio Generador de Funciones Punta Lgica Multmetro Entrenador Digital 3.- PREINFORME 3.1.- Investigar y describir brevemente el fenmeno de FAN-OUT en las compuertas y sobre los niveles lgicos en las compuertas TTL ( voltajes y corrientes de salida y de entrada para 1 y 0 lgicos). 3.2.- Analice mediante un diagrama de tiempos la salida del circuito mostrado en la figura 1. Nota: Consultar en los manuales existentes en el laboratorio la configuracin interna de los integrados a utilizar en la prctica de laboratorio. El preinforme no es una carga, su intencin es agilizar el tiempo del desarrollo de la prctica en el laboratorio. Piense en la economa, las compuertas se repiten en los montajes y se dar cuenta que la distribucin de los terminales en los CI TTL generalmente es muy parecida o igual. Se deben traer montados todos los circuitos pedidos en el numeral 4 . Utilizar interruptores para el manejo de las entradas y LEDS que indiquen el estado de las salidas. 4.- PROCEDIMIENTO 4.1 Montar el siguiente circuito:

Figura 1. Use un nmero impar grande (9 o 11) de compuertas NOT (7404), para que el tiempo sea medible en un osciloscopio con un ancho de banda de 20MHz. Aplique a (fr entrada) una onda cuadrada con voltajes entre 0V y 5V (TTL) y mida con el osciloscopio la forma de onda en (fr salida) Variar la frecuencia del generador y variar el nmero de inversores. Dibuje las formas de onda y analice el comportamiento del circuito. Responda: Cul es la respuesta observada? Al variar la frecuencia del generador se observa algn cambio en la respuesta del circuito? El nmero de inversores empleado afecta el funcionamiento del circuito? 4.2 Montar la siguiente configuracin NAND TTL, luego reducir la resistencia hasta que el voltaje empiece a caer. Tomar los datos iniciales y finales de corriente y voltaje:

Figura 2 Cmo puede definir el fan out del circuito mostrado ? 4.3 Disee un multiplicador combinacional de 2 bits (2 bits para cada entrada y 3 bits para la salida). Montar el circuito diseado usando el menor numero de integrados posibles. Cmo solucionara el problema presentado al multiplicar 3 por 3 ? Use los mtodos de minimizacin de funciones vistos en clase. 5.- INFORME 5.1 Describir el comportamiento terico que tiene la configuracin de la figura y explicar que tipo de fenmeno fsico provoca este comportamiento.

Figura 3. 5.2 Que sucedera si en el numeral 4.3 se reemplaza una compuerta TTL por una compuerta MOS sin alterar el resto de las condiciones? Que precauciones se deben tener en cuenta si se desea que funcione correctamente?. 5.2 Deducir las ecuaciones lgicas para un circuito que reste dos nmeros binarios de 2 bits y produzca los bits de resta y un bit que indique si el resultado obtenido es o no negativo (1 = negativo ). Minimizar las ecuaciones obtenidas. 5.3 Realizar las simulaciones en Altera de los numerales 4.3 y 5.2. Entregar el respectivo diskette. 5.3 Investigar la definicin de Hazard. Proponer una solucin para el siguiente circuito.

Figura 4. 6.- CONCLUSIONES 7.- BIBLIOGRAFA