Teo2 AmpliaudioGS

Unidad temtica 2:
AMPLIFICADORES DE AUDIOFRECUENCIAS

DE GRAN SEAL

Profesor: Ing. Anbal Laquidara.
J.T.P.: Ing. Isidoro Pablo Perez.
Ay. Diplomado: Ing. Carlos Daz.
Ay. Diplomado: Ing. Alejandro Giordana
Ay. Alumno: Sr. Nicols Ibez.

URL: http://www.ing.unlp.edu.ar/electrotecnia/electronicos2/

CIRCUITOS ELECTRNICOS II Universidad Nacional de La Plata
Amplificadores de audio de gran seal FACULTAD DE INGENIERA
Teora

110621 http://www.ing.unlp.edu.ar/electrotecnia/electronicos2/ Pgina 2 de 34

AMPLIFICADORES DE AUDIO DE GRAN SEAL
1. AMPLIFICADORES CLASE A CON ACOPLAMIENTO DIRECTO
Se denomina amplificadores de gran seal a aquellos en los que la seal a amplificar es del orden
de los valores de la polarizacin. Puede decirse que la excursin de seal a la salida, va desde el eje
de corriente hasta el eje de tensin (Fig. 1), esto es idealizando al transistor (V
CEsat
=0, I
CBO
=0).

T1
Rc
100
Vcc
ic
Ic
Vcc Vcc/2
vce

Fig.1-a Fig.1-b

Considerando que el transistor es ideal (V
CEsat
= 0 e I
CBO
= 0) y que est polarizado para mxima
excursin de salida ( V
CE
sin seal ser Vcc/2), definimos:
corriente de seal: i
c
(t) = Imx sen(t) = Ic sen(t) (en condiciones ideales)
corriente de polarizacin: I
C

corriente total: i
C
= i
c
(t)

+ I
C
= Ic+ Ic sen(t)
Notar que: ahora hay seales de c.c. y de c.a. superpuestas y del mismo orden.
1.1 Potencia de alimentacin P
CC
:
La potencia instantnea que entrega la fuente de alimentacin est dada por:
p
cc
(t) = Vcc i
c
(t) = Vcc [Ic sen(t)+Ic]
Por lo que la potencia media es:

El primer trmino de la ecuacin, representa el valor medio de una seal senoidal, que resulta nulo:
Luego:
( )

+ +
T T
cc C cc C cc
T
C c
T
cc C cc
dt V I
T
dt V t I
T
dt V I i
T
dt V i
T
P
0 0 0 0
1
sen
1 1 1

T
C c
dt t sen I
T
i
0
0
1

Teora


Pcc = Vcc Ic
Podemos concluir entonces, que la potencia que entrega la fuente de alimentacin Vcc es la misma
con o sin seal, ya que Pcc es independiente de i
c
(t).
Observando la Fig. 1-b, con el transistor polarizado en el centro de la recta de carga, escribimos:
[ ] 2
2 2
2
2
Rc
Vcc
IcVcc Pcc
Rc
Vcc
Rc
Vcc
Rc
Vce Vcc
Ic

Esta es la expresin de la potencia entregada por la fuente de alimentacin Vcc.
1.2 Potencia en la carga
Si llamamos p
s
(t) a la potencia instantnea en la carga Rc:
[ ] [ ] ) ( ) ( 2 ) ( ) (
2
2
2
t i t i Ic Ic Rc t i Ic Rc t p
c c c s
+ + +
Por lo que el valor medio de potencia en la carga es:
[ ]
[ ]
( ) [ ] ( ) [ ]
( ) ( )

+ +
+ +
+ +
+
T T T
T T T
T T
c
T
c
T
c
dt Rc t sen Ic
T
dt Rc Ic
T
dt Rc t sen Ic
T
dt Rc t sen Ic Ic
T
dt Rc Ic
T
dt Rc t sen Ic
T
dt Rc Ic t i
T
dt Rc Ic
T
dt Rc t i
T
Ps
dt Rc Ic t i
T
Ps
0
2
0
2
0
2 2
0 0
2
0
2
0 0
2
0
2
0
2
2
1 1 1
2
1 1 1
) ( 2
1 1
) (
1
) (
1

En el tercer trmino, nuevamente aparece el valor medio de una seal senoidal, por ende igual a
cero. A su vez, el primer trmino representa el valor de corriente eficaz (al cuadrado). Entonces:
2
2
2
2
2
2
2 2
8 2
2
2 2
Im
Rc
Vcc Rc
Vcc
Ic x
i
Rc Ic Rc i Ps
cef
cef
,
_

,
_
+

Puede inferirse, que en estos amplificadores la potencia sobre la carga est representada por dos
trminos: uno til (el valor eficaz de la corriente de seal), y otro que representa la potencia de
continua debido a la corriente de polarizacin:
Ps = Psca + Pscc
Siendo:
CC C
C
CC
c
c
cc
c
C
c cef sca
sca
P
Rc
Vcc
R
R
V
R
R
V
R
I
R i P
a c la en seal de Potencia P
% 25
8 4 2
1
2 2
1
2
arg :
2
2
2
2
2
2

,
_

Teora


Esta es la expresin de la potencia media total en la carga (con seal amplificada o seal til).

1.3 Potencia disipada por el transistor P
D
:

Puede observarse que cuando no hay excitacin, la potencia disipada es mxima, puesto que la
potencia de seal en la carga es nula; es decir, como:
Pcc = cte. y Psca = 0 => Ps P
D

Considerando que:

Es decir, que la peor condicin de disipacin del transistor es sin seal. El transistor se enfra con
seal. El hecho de que disipe mayor potencia en ausencia de seal, marca un comportamiento
distintivo de este tipo de circuito.
1.4 Rendimiento de conversin del transistor:
% 50 % 50 100
2
1
4
1
100 %
ct
Dmx
ct
Pcc
Pcc
P
Psca

Notar que: este es el rendimiento mnimo de conversin del transistor, ya que se calcula con la
P
D mx
, es decir, sin seal. Cuando hay seal aplicada, la potencia disipada por el transistor es
menor, por lo tanto, su rendimiento resulta mayor.
1.5 Rendimiento de conversin del circuito:
CC
C
CC
C
c
cc
c C scc
scc
P
R
V
R
R
V
R I P
a c la en continua de Potencia P
% 50
4 4
arg :
2
2
2
2

( )
scc sca cc s cc D
P P P P P P +
'

Pcc P seal
Pcc P seal con
P P P P
D
D
cc scc cc sca
% 50 : sin
% 25 :
% 50 ; % 25
Pcc P Pscc Psca Ps
Pcc P
R
V
R
V
R
R
V
P P Ps
cc
cc
c
cc
c
cc
c
c
cc
scc sca
% 75
4
3
% 75
4
3
2
1
4
1
2 4 4 2
1
2
2
2
2
2
+

,
_
+ + +
% 25 % 25
4
1
100 %
cc cc
Pcc
Pcc
Pcc
Psca

Teora


2. AMPLIFICADOR CLASE A CON ACOPLAMIENTO A TRANSFORMADOR.
La Figura N 2 representa un amplificador clase A, acoplado por transformador:

T1
Rc
Vcc
Tr1
a = N1/N2
Vg
R1
R2 RE CE
Rg Cg
Fig. N 2
Empezamos el anlisis considerando un caso ideal (transistor sin dispersin, y sin zona de
saturacin ni corte, Fig. 3).
Fig. 3 a Fig. 3 b
Considerando que la resistencia hmica del bobinado del transformador es prcticamente nula
(Rcc=0), por lo que puede considerarse que en el colector del transistor la Rc Rcc 0 => la
pendiente de la recta de carga esttica es de aproximadamente 90. Al no haber dispersin (h
FE
con
un valor fijo), el punto de polarizacin no va a cambiar (ser Q para cualquier transistor). Este
punto de polarizacin Q sera: V
CE
= Vcc = cte. Ic=cte.
Adems, al no haber zona de saturacin ni de corte, la excursin con seal podra ser de eje a eje,
por lo que:

T1
Rc
Vcc
ic
Ic
2 Vcc Vcc
vce
Tr1
a:1
ve
VCE
1/Rcc
1/Rca
Q
^
^
Vca Vcc
I c a Ic
'

Teora


% 50 % 50
2
1
2
1

c c
Pcc
Pcc
Pcc
Psca

Para este caso ideal, podemos escribir:

Se definen dos rendimientos de conversin: uno para el circuito y otro para el transistor:
2.1
c
: rendimiento de conversin del circuito

Este rendimiento del circuito del 50%, es considerado el mximo rendimiento terico, puesto
que surge de considerar condiciones ideales.
2.2
ct
: rendimiento de conversin del transistor, dado por:
Haciendo una comparacin con el amplificador clase A con acoplamiento directo (sin
transformador), para el cual el mximo rendimiento terico de conversin del circuito es del 25%,
vemos que en este caso, el hecho de separar la carga eliminando el pasaje de la corriente de
polarizacin a travs de la misma, determina un significativo aumento en el rendimiento,
sencillamente porque en la carga slo existe potencia de seal.
De todos modos, debemos recordar que este rendimiento del 50% del circuito es un valor mximo
terico, pues surge de considerar condiciones ideales.
2.3 Consideracin de condiciones reales.
Debido a la dispersin de parmetros que se verifica entre transistores de una misma familia, (por
ejemplo en el h
FE
)

y, atento a que en el clculo de una polarizacin normalmente se utiliza el h
FE

tpico, cuando se implementa el circuito, es posible verificar una variacin de I
C
por la dispersin
antes mencionada (como el h
FE
del transistor ser distinto del tpico, pudiendo variar entre un h
FE mn

y un h
FE mx
=> para la misma I
B
se tendr una Ic que variar entre una Ic
mn
y una Ic
mx
). Para
acotar esta variacin de Ic por dispersin del h
FE
, ser necesario intercalar una resistencia R
E
en
emisor, esto se hace con el fin de introducir un camino de realimentacin negativa que, en conjunto
con la resistencia de Thevening de la malla de entrada (R
TH
), permitir acotar dicha variacin a un
I
C
determinado. De este modo, manteniendo el punto de polarizacin dentro de cierto rango, se
asegura que la excursin con seal no tenga distorsin ni por corte ni por saturacin, para cualquier
transistor de la familia.
% 50 % 50
2
1
2
1

CT
D
CT
Pcc
Pcc
mx P
Psca

( )
^ ^
1 1
2 2
2 2 2 2
0
D CE D
Pcc Vcc Ic
Vca Ica Vcc Icc
Psca Vef Ief Vcc Icc Pcc
P V Ic Vcc Ic Pcc comoRc Pcc P

Teora


ic
Ic
vce
VCE
VCEsat
Icorte
Pero la mejora del punto de polarizacin trae aparejada una prdida de seal; por este motivo, a la
Re se la cortocircuita con un Ce. De este modo, como Ce es un circuito abierto para la polarizacin
=> Re slo disipar potencia de continua.
Asimismo, teniendo presente que existe una tensin de saturacin V
CEsat
y una corriente de corte
I
Ccorte
no nulas, la excursin de seal debe limitarse, no puede ser de eje a eje. En estas condiciones,
no se podr alcanzar el mximo rendimiento de conversin del circuito, ya que de ninguna manera
la tensin pico de seal V
ca
puede ser igual a V
CC ,
ni la corriente pico de seal I
CA
= I
C
.

Fig. N 4

Resumiendo, en condiciones reales tenemos:
- dispersin del h
FE

- colocacin de Re
- Vsat 0 e i
corte
0 Vca
pico
Vcc e Ica
pico
Ic
- La excursin no puede ser de eje a eje y parte de la Pcc se perder en Re
=> cc < 50%.
2.4 Polarizacin del transistor con gran seal. Consideraciones de diseo.
A travs de lo expresado hasta ahora, se podra encontrar un camino, para resolver el problema
cuando es necesario introducir R
E
y tener en consideracin la V
cesat
y la Ic
corte
. Para ello debemos
admitir que, en estas condiciones, es imposible obtener un rendimiento del circuito del 50%,
es decir:
c
< 50%.
De modo que, conocidas la potencia de salida Ps,

y la fuente de alimentacin Vcc, y adoptando un
rendimiento de conversin del circuito
c
, surge el valor de I
C
.
Con respecto al transistor, puede lograrse que su rendimiento sea cercano al 50%. Gracias al
efecto del inductor (bobinado primario), se modifica la Vcc que se ve en la malla de salida; y, con
la relacin de transformacin primario-secundario se puede variar el valor de la Rc (Rc reflejada en
el primario), y modificar la pendiente de la recta de carga dinmica ( Figura N 7). Con lo que se
puede lograr:
Vca
pico
Vcc e Ica
pico
Ic
En condiciones reales, y recordando que la resistencia del primario es 0, el circuito
equivalente a la salida para la continua es:

Teora


Re
Vcc
Ic
Vce
Fig. N 5
En la malla de salida podemos plantear:
CE
V Ic Vcc + Re
la recta de carga esttica es:
Re Re
CE
V Vcc
Ic
que corta al eje de corriente en:
0
Re

CE
V
Vcc
Ic
y corta al eje de tensin en:
0
C
I
CE
Vcc V
y su pendiente es: m
1
= -1/Re = -1/Rcc
Para la seal, Ce cortocircuita a Re => slo queda Rc (Rc reflejada en el primario del
transformador). Pero, al variar la corriente de colector, la inductancia del primario se opondr al
cambio e inducir una tensin V
IND
para compensar (para tratar de mantener la corriente que le
circula). De modo que en el colector del transistor aparecer una tensin:
v
CC
= Vcc + V
IND
Vcc
Por lo tanto, el circuito equivalente para seal en la malla de salida es:

Notar que a medida que el punto de funcionamiento del transistor se mueva sobre la recta dinmica,
hacia el extremo de corriente casi nula (corriente disminuyendo), en el bobinado primario del
transformador se inducir una tensin cuya polaridad tratar de mantener la corriente de colector,
( )
( )
( )
cc V v
llamamos
V V Vcc v v
t sen i
t sen V V Vcc v
t sen V v V Vcc
v v V Vcc
ce
ca E ce ce
c
ca E ce
ca ce E
ca ce E
:
1 0
^
^
^
+

+ +
+ +
R'c
V cc
Ic
Vce
Ve
Vcc
ic
v
ca

V
E
v
ce

Teora


tratar de evitar que disminuya. Esto har que la tensin v
ce
vaya aumentando hasta llegar al valor
mximo Vcc = Vcc V
E
+ V^ca.
Por lo tanto, este punto (ic = 0; v
ce
= Vcc) es un extremo de la recta de carga dinmica (eje de
abscisas). El otro extremo (eje de ordenadas), est dado por:
0

ce
E ca
ca
v y
c R
V Vcc
c R
v
i
Notar que: si medimos la tensin de emisor respecto de tierra con un voltmetro de cc, ser 0

Figura N 7: Polarizacin con gran seal

Debemos polarizar el transistor, admitiendo que existir una variacin de la corriente de
polarizacin I
C
(por la dispersin del h
FE
).

Asimismo, como el nivel de la seal es del orden de la
polarizacin, se deber asegurar que no exista distorsin ni por saturacin ni por corte.
Q
2
(h
FE mx
)
Q
1
(h
FE mn
)
m
2
= -1/Rc
i
c

Vcc/Re
m
1
= -1/Re
Vce
sat
Vca
pico
Ve

Vca
pico
Vcc

Vcc1 Vcc2
Vce

Ic
mx
Ic
mn
Ica
pico
Ic
corte
c R
V Vcc
E

Teora


Re
Ic
Vbe
+
+ +
-
-
-
Vth
Ib
Rth
Si se trabaja con un transistor que tiene h
FE
= h
FE mn
, la corriente del punto de polarizacin ser el
del punto (Q
1
) de la Fig. 7, en el que: Ic = I
C mn
, .
Luego, para no excursionar hasta el corte, y despreciando la corriente de corte:

Por lo que, para no tener distorsin por corte, a lo sumo se podr tener:
' '
^ ^
Rc Ic Rc ca I ca V
mn

A su vez, si nos toca un transistor que tiene h
FE
= h
FE mx,
y Ic = I
Cmax
, el punto de polarizacin
ser el Q
2
, en Fig.7. Debemos garantizar que con:
Ic ca I i
C
+
^

no lleguemos a la saturacin; a lo sumo:
' Re
^ ^
Rc ca I v Ic ca V v V Vcc
CEsat mx CEsat E
+ + + +

En esta ecuacin se garantiza que si no se supera la mxima corriente de colector, no habr
distorsin por saturacin. Y se introduce, a su vez, la mxima excursin de seal en tensin
que verifica que no existir recorte por corte (Vca
pico =
Ica
pico
Rc).
Pero tenemos dos incgnitas: Ic
mx
y Re, por lo que resulta necesario adoptar alguna de ellas.
Tenemos dos posibilidades:
Se puede adoptar un rango de variacin de la corriente de polarizacin: conociendo I
C mn

y
adoptando un I
C mx (
siguiendo algn criterio adecuado), queda definida la Ic
mx
y se puede
calcular la Re: Ic = Ic
mx
- Ic
mn

Otra posibilidad es adoptar una cada de tensin V
E
, por ejemplo como un porcentaje de la V
cc
.
Con esto se obtiene una Re y, a partir de ella, se calcula la Ic
mx
.
Con esto tendramos los datos del transformador y el valor de Re. Falta calcular la red de
polarizacin de entrada: Ra y Rb. Para ello, en la malla de entrada:

( )
mn corte C C pico
Ic I I Ica
min

Teora


[ ]
[ ]
'
+ +
+ +
'

+ +
+ +
2 Re
1 Re
Re
Re
Ic V Rth
h
Ic
Vth
Ic V Rth
h
Ic
Vth
Ic Ic h h
Ic Ic h h
para
I V Rth
h
Ic
Vth
I V Rth I Vth
BE
FE
BE
FE
FE FE
FE FE
C BE
FE
E BE B

Obtuvimos 2 ecuaciones con 2 incgnitas. Igualando [1] y [2]:
( )
( ) ( )
,
_
,
_
,
_
+ + + +
FE FE FE FE
FE FE
BE
FE
BE
FE
h
Ic
h
Ic
Ic Ic
h
Ic
h
Ic
Ic Ic
Rth
Ic Ic
h
Ic
h
Ic
Rth
Ic V Rth
h
Ic
Ic V Rth
h
Ic
Re Re
Re
Re Re

Notar que: el trmino (Ic
mx
Ic
mn
) del numerador de Rth, representa la variacin de Ic por
dispersin del h
FE
. Por lo que si dicha dispersin fuese nula, la Ic sera constante.
Adems, Rth debe ser menor o igual que el valor calculado, de otro modo, sera Ic > Ic
mx
y,
en tal caso, tendramos distorsin por saturacin.
Con el valor de Rth, reemplazamos en [1] en [2] y obtenemos Vth. A su vez:
[ ]
[ ] 4
3 //
Vcc
Rb
Rth
Vcc
Rb Ra
Ra
Vth
Rb Ra
Rb Ra
Rb Ra Rth
+

Finalmente, de este nuevo sistema de dos ecuaciones con dos incgnitas (Ra y Rb), obtenemos la
red de polarizacin de entrada.

Teora


3. AMPLIFICADOR DE POTENCIA CON PAR COMPLEMENTARIO Caso 1

Para el anlisis de esta configuracin
determinaremos, como primer paso,
el pico de tensin que garantice la
potencia requerida; adems a partir
del hecho de que la etapa de salida
est conectada como seguidor por
emisor (colector comn) y, por ende,
la ganancia de tensin es igual a la
unidad, se infiere entonces que el
pico de seal en la carga, es igual en
amplitud y fase al de la entrada (base
de T
1-2
, colector de T
3
).

La ganancia de tensin del amplificador, la provee la etapa excitadora (que contiene como
elemento activo al T
3
), cuyo esquema se muestra en la siguiente figura, considerando que:

R'
L
= h
FE
R
L
(resistencia reflejada).
R
C
(resistencia de polarizacin).
R
E
(resistencia para estabilizacin de polarizacin y
ganancia).

P R Vs
R
Vs Is Vs Is Vs
P
s L
c
s
) 1 ( 2
2 2
2 2
^
2
^ ^ ^ ^ ^

RA
RB
RE
RC
Re
Re RL
T1
T2
T3
Vp
Vg
Vcc
-Vcc
RE
T3
RC RL
Rca
ic is
Vca
^ ^
Vca Vs

Teora


Puede demostrarse que la ganancia de tensin es:
Definimos:

R
ca
= R
C
// R'
L

R
cc
= R
C
+ R
E

Cuando la etapa de potencia est compuesta por un par DArlington, como en este caso, la R'
L

puede ser mayor que la Rc, o del mismo orden. La corriente de seal (i
s
), resultar menor que la i
c

que circular sobre R
c
, lo que representa una prdida de seal, algo no deseable, puesto que no
se verifica en la salida representada por R'
L
.
Lo conveniente ser que R
C
>> R'
L
, pero esto es contraproducente desde el punto de vista de la
disipacin de los transistores de salida, puesto que para polarizar la etapa excitadora, puede ser
necesario contar con una tensin de alimentacin excesivamente grande. Observando el siguiente
circuito:
-Vcc
Vcc
Vbe1,2
Vs = 0
Rc
RE

Sin seal se cumple:
Luego aumentar R
C
automticamente incrementa V
CC.

Por todo lo expresado, una manera de resolver el problema es a travs de un mtodo iterativo, es
decir, ir probando con distintas relaciones de R
C
y R'
L
y quedarnos con aquella que creamos ms
adecuada.

) 2 (
R
R
A
E
ca
v

) 3 ( V R I V
1 BE C 3 CO CC
+
1/Rcc
Ic mx
Ic mn
V^ca
1/Rca
i
C

v
CE

Teora


Una vez elegida la Rc, queda definida la Rca: Rca = Rc // R
L

Para que no haya distorsin por corte, los transistores deben trabajar siempre en zona activa. T1 y
T2 tienen la Vp para evitar esto debemos hacer que T3 no se corte, por lo que debe ser:
Y, teniendo presente la polarizacin con gran seal, escribimos que la mnima Ico3 ser:
Lo correcto ser polarizar en un punto con Ico3 > Ico3
Por otro lado, para que los transistores no saturen, deben ser:

El paso siguiente ser determinar un valor adecuado para R
E.
Este componente cumple dos
funciones importantes, como ya se ha expresado. Una de ellas es la de proveer una ganancia de
tensin estable, frente a variaciones de hfe. Luego, un criterio para adoptar un valor sera el fijar un
valor de ganancia de tensin que asegure un nivel de seal de excitacin acorde para una etapa pre-
amplificadora.

Surge como conclusin que la resistencia R
c
debe estar inevitablemente en el circuito, puesto que es
la que da la polarizacin de la etapa excitadora. Pero, a su vez, acarrea como perjuicio la prdida de
seal que se produce en ella.
Adems, si el valor de Vcc resulta elevado frente a la Vca
pico
necesaria para lograr la potencia
requerida en la carga, los transistores T1 y T2 soportarn una V
CE
muy grande y, por consiguiente,
una prdida de potencia por disipacin muy importante.
Una posible solucin para este problema sera implementar un dispositivo que permita suplantar la
resistencia Rc, polarizando al transistor T
3
, pero que al mismo tiempo se comporte como un
circuito abierto para la seal (R
c
). Tal dispositivo se debe comportar como un generador de
corriente constante, que entregue la necesaria para polarizar T
3
y que, debido a su altsima
impedancia dinmica, no produzca prdida de seal. Esta opcin resulta ser una manera eficiente de
resolver este inconveniente que nos presenta la etapa excitadora.

Rca
Vca
Ico
ca
^
3 >
3
^
3
^
2 , 1 2 , 1
3
sat
sat
Vce Vca Vce T
Vce Vs Vcc Vce T
+ >
>
Rca
Vca
Ico
ca
^
3

Teora


4. AMPLIFICADOR DE POTENCIA CON PAR COMPLEMENTARIO Caso 2

El siguiente circuito representa una etapa de salida par complementario, en la que la resistencia de
polarizacin de colector de R3 ha sido reemplazada por un generador de corriente:
En la resolucin de este circuito, al igual que en los casos anteriores, se debe garantizar la potencia
de salida requerida y que no exista distorsin por corte o por saturacin. Para ello, es necesario que:

1. el amplificador de tensin T3 no se corte Ico3 = Ica
pico

2. el generador de corriente T4 no se sature V
CE4
= (Vca
pico
+ V
CE sat
)
3. el amplificador de tensin T3 no se sature V
CE3
= (Vca
pico
+ V
CE sat
)
4. los transistores de salida T1,2 no saturen V
CE1,2
= Vcc + vs
pico

Vs
vg
-Vcc
+Vcc
Q3
D4
D3
D2
D1
Q2
Q1
Q4
R6
R5
R4
R3
0.47O
R2
4O
R1
0.47O

Teora


4.1 Potencia requerida
La potencia requerida est dada por:
La resistencia de carga dinmica del transistor T3, estar compuesta por la del generador de
corriente, en paralelo con la resistencia reflejada de la carga R
L
. De modo que el circuito
equivalente para seal es:
Por el momento, podemos admitir que la resistencia
dinmica del generador es muy grande (se ver en el
Problema 5), y que:
Si Rc 8 T3 ve como carga slo la R
L
=> 4000
FE L L
h R R

Adems, si se supone que:
c3

b1, 2
=> Ico3 =
b1, 2

4.2 Generador de corriente y determinacin de Vcc

Por otro lado:

En esta ecuacin tenemos dos incgnitas: Vcc e I
D
. Para
determinar Vcc debemos tener presente que es necesario
que T
4
no se sature.
FE
B
L
L
L
s
h
s
R
Vs
s
R Ps Vs
R
v
Ps

^
^ 2
2
2
3 4
4
2 5
5 3
5
5
CO
BE D
E
E
I
V V
I
V
R Ico
R
V
I

D
D
I
V Vcc
R
2
4

2 Vd
R
L

R5
R4
V5
I
E4

V
CE4
T4
I
CO3

V
EB

V
B

T
1

Q3
R
L

i
C1

R6

Teora


Sin seal, se pueden despreciar las cadas de tensin en la R de 0,47O y en la R
L
, por lo que el
emisor de T1 queda a tierra. En tal caso:
V
B1
V
BE1
=> Vcc = V
B1
+ V
CE4
+ V
R5

Tambin: V
CE4
= v
ca pico
+ V
CE4 sat

Para la determinacin de R
4
falta conocer I
D
, es necesario adoptar algn criterio. Por ejemplo,
teniendo en cuenta la disipacin de la resistencia. Si R4 es de W, y su cada es:
V
R4
= Vcc 2 V
D

La corriente mxima que podra circular por R
4
sera:
I
Dmx
= 0,25 W / V
R4

Debemos elegir I
D
< I
Dmx
. De este modo:

Adoptando este valor de R
4
, aseguramos una corriente que polariza a los diodos por encima del
codo, y que la potencia que disipe esta resistencia estar por debajo de los 250 mW que admite
como mximo.

4.3 Anlisis esttico de la etapa de T
3

Vcc V
5
V
CE4
2 V
D
V
CE3
V
R6
+ Vcc = 0
V
CE3
= 2 Vcc (V
5
+ V
CE4
+2 V
D
+ V
R6
)
Siendo:
V
CE4
= Vcc V
B1
V
R5

y a V
R6
la podemos calcular adoptando un valor para R
6
.
Para que no sature, debe ser:
V
CE3
= v`
ca
+ V
ce sat

Finalmente, la ganancia de tensin ser:

4.4 Saturacin de T
1,2

Para que no se produzca distorsin por saturacin, tambin debe contemplarse que:
V
CE1,2 =
Vcc V
ca pico
> Vce sat
1,2

D
D
I
V Vcc
R

2
4
Vcc
V
5

V
CE4

V
CE3

V
R6

- Vcc
2 V
D

^
3
Vg
Vca
R
Rca
Av
PICO
E

Teora


4.5 Comparacin con el circuito de polarizacin con resistencia de colector
Al realizar clculos en los problemas 3 y 4 de la prctica, veremos que al reemplazar la Rc del
amplificador de tensin por un generador de corriente, logramos mejorar el rendimiento del
circuito, ya que para la misma potencia de salida usamos una Vcc menor.
Con la utilizacin del generador de corriente, no slo se estabiliza el punto de polarizacin de
T3 frente a variaciones de h
FE
,, sino que la fuente de alimentacin Vcc se reduce, y esto
tambin reduce la V
CE1,2
.
Pero cabe destacar que hasta ahora, hemos supuesto que el circuito se comporta de modo simtrico
en su etapa de salida, de modo que todo el tiempo supusimos que el punto medio, en el que est
acoplada la carga, est a 0 V. Esto es deseable para que al parlante no vaya ninguna componente de
continua, pues producira una innecesaria disipacin de energa y la posible saturacin de T1, o de
T2, en los picos de seal. Pero, ya que siempre hay asimetras (por lo que el potencial de dicho
punto vara), debemos adoptar alguna solucin para corregir este problema.
Por otra parte, la variacin de h
FE
variar la resistencia reflejada y la ganancia de tensin:
R
L
= Rca = h
FE
R
L

Av=Rca / R
E
= h
FE
R
L
/ R
E

Si el h
FE
de los transistores de salida aumentara, aumentaran tambin la resistencia dinmica y la
ganancia. En estas condiciones, si no se modificara la excitacin, la consecuencia sera que la salida
tendra distorsin.
En tal caso, la solucin ser implementar un circuito con ganancia constante. Es decir, que resulta
necesario recurrir a la realimentacin negativa para compensar las variaciones del h
FE
y del punto
de polarizacin esttico del circuito.
Una posible alternativa sera la mostrada en el esquema siguiente, en el que la ganancia de tensin
es independiente de h
FE
y est dada por:

Ve
Vs
R
1

R
2

+
- Vcc
+ Vcc
_
. 1
2
1
cte
R
R
Av
,
_
+

Teora


5. AMPLIFICADOR DE AUDIOFRECUENCIA CON PAR COMPLEMENTARIO Caso 3

(Se recomienda la lectura de la Nota de Aplicacin AN-483B de Motorola: Amplificadores de
audio con transistores DArlington complementarios de salida)

5.1 Diagrama en bloques
En este amplificador vemos que la configuracin de salida es par complementario (con transistores
DArlington), la salida tpica de una etapa de audio. Y la carga es Rc = 4 , que puede ser, por
ejemplo, un parlante. Este es, entonces, el circuito de un amplificador de potencia para el rango de
las audiofrecuencias (gran seal).
R10
120
R1
10K
R3
4,7K
R4
1,5K
R2
1K2
R11
10K
T1
2A237
T2
2A237
T6
TIP120
T4
2A237
T5
2A237
T3
2A257
T7
TIP126
Z1
10V
R9
15K
C1
D1
D2
-VCC
0,39 ohm
Rcarga
4 ohm
0,39 ohm
R7
2K2
R8
2K2
R6
10
R5
560
P1
2K2
47pF
+VCC
Ve
10uF
47uF
470nF
470nF
A B
F
R5
680

Teora


Para un mejor anlisis, se podra esquematizar por medio del diagrama en bloques que se muestra
en la Figura N 8:

Figura N 8
Dado que la etapa de salida est en configuracin seguidor por emisor, es un amplificador de
corriente, y tiene una ganancia de tensin unitaria (Av 1) => es necesario que la etapa anterior
amplifique tensin el par diferencial (T1 y T2), junto con T
3
(amplificador clase A) son los que
proveen la ganancia de tensin del circuito (Av).
A su vez, T
4
funciona como generador de tensin constante para la pre-polarizacin de los
transistores de salida T
6
y T
7
. T
5
conforma un generador de corriente para polarizar a T
3
(Ic
3

constante). Cada una de estas dos etapas puede ser reemplazada por su resistencia dinmica, las que
actuarn como resistencia de colector de T
3
junto con la resistencia de carga reflejada a la entrada
de la etapa de salida.
En la etapa de salida, el punto F est prcticamente a tierra, ya que Rc = 4 O; y esto se prefiere as
porque:
Es conveniente que la Icc que circule por Rc sea casi nula, ya que la carga es un parlante y la
continua molesta y es potencia que se pierde.
Estando el punto F a tierra, permite una excursin simtrica entre las dos fuentes (Vcc).
Que el punto F est a tierra hace que, para la continua, la base de T
2
tenga 10 kO a tierra, igual
que la base de T
1
, ya que para la polarizacin el capacitor C
1
es un circuito abierto => la
2
=1k2O
no acta. Es decir, que la entrada es simtrica para la continua.

La tecnologa actual permite reemplazar la etapa diferencial de entrada y la de polarizacin, por un
amplificador operacional, y quedara un esquema equivalente como el siguiente (Fig. 9):

T5: Polarizacin
del amplific T3
T4: Pre-pol. de
transistores de
salida T1 y T2

Amplificador
diferencial y
etapa emisor
comn
(T1, T2 y T3)

Etapa de
salida: par
complementa
rio clase AB
(T6 y T7)

Ve
Rc

Teora


A
Ve
R2
1K2
R11
10K
Rc
T6
T7

Figura N 9

En la Figura N 10 vemos el circuito del bloque 1: amplificador diferencial de entrada y el
amplificador de tensin T
3
, con su resistencia dinmica de carga Rd.
R1
10K
R3
4,7K
R2
1K2
R11
10K
T1
2A237
T2
2A237
T3
2A257
Rcarga
4 ohm
R6
10
R5
560
Ve
Rd

Figura N 10

La Figura N 11 muestra el generador de tensin (formado por
T
4
), cuya funcin es la de pre-polarizar a los transistores de
salida. En esta figura se incluye el smbolo del generador de
corriente (circuito de T
5
), que polariza al amplificador de
tensin (T
3
).

Figura N 11

T4
2A237
R7
2K2
R8
2K2
P1
2K2
I
Vcd
+Vcc
-Vcc
-Vcc
V
3
= a
1
V
5

Vs

+Vcc
-Vcc

Teora


5.2 Determinacin del tipo y la topologa de realimentacin.
Este circuito est realimentado en continua y en alterna. En la base de T
2
, la R
2
= 1,2 kO y la R
11
=
10 kO son la red de realimentacin para la alterna, pues C
1
pone R
2
a tierra.
Para la continua, C1 est abierto => slo queda la R
11
= 10 kO entre la base de T2 y tierra (a travs
de la Rc = 4 O, que es despreciable frente a 10k) para continua, la realimentacin es del 100% (
= 1).
Anlisis del tipo de realimentacin:
Debemos analizar el circuito incrementalmente. Para la determinacin del tipo de realimentacin
produciremos una perturbacin y observaremos cmo responde el circuito; de tal forma que si se
opone a la perturbacin, la realimentacin ser negativa.
Supondremos un escaln de tensin positivo en una de las entradas, la base de T
1
. Esto producir un
aumento de la corriente de colector de T
1
(ic
1
). Asimismo, esto se condice con una disminucin del
potencial de colector de T
1
respecto a tierra (T
1
invierte). Este escaln negativo en el colector de
T
1
, se introduce en la base de T
3
y generar una escaln positivo en el colector de T
3
(T
3
invierte
nuevamente). Este escaln positivo va a la base de T
6
; pero T
6
y T
7
son seguidores por emisor =>
no invierten en el punto F tendremos un escaln positivo. A su vez, en F est la base de T
2
; si
esta base sube, Ic
2
sube Ic
1
baja, pues Ic
1
+Ic
2
= cte. De este modo se corrige el efecto que
produjo la subida de la entrada => puede decirse que la realimentacin es negativa.
Topologa:
El diagrama en bloques del amplificador completo puede representarse:

Figura N 12

Muestreo de tensin (nodo comn, conexin a la salida)
Comparacin de tensin ( malla comn, conexin serie en la entrada)

Variable independiente de entrada corriente
Variable independiente de salida tensin

Vg
R11
R2
Rc a
Ie
Vs

Teora


se utilizarn parmetros hbridos para el anlisis:

v
e
= h
11
i
e
+ h
12
v
s

i
s
= h
21
i
e
+ h
22
v
s

y supondremos que los bloques son unidireccionales, es decir, que el bloque a slo conduce desde
la entrada hacia la salida, y el bloque slo conduce desde la salida hacia la entrada. De modo que
consideramos: h
12a
= h
21
= 0

Para el bloque :

El circuito incremental realimentado para determinar la ganancia a lazo abierto del bloque a
cargado, queda:

Vg
hia
hi
hoa ho
hfe ie
hi
ho
Vs

Figura N 13

La ganancia realimentada ser:

Recordar que: Si: a
v
>> 1 => A
v
1/ la ganancia de todo el amplificador slo
depender del valor de 2 resistencias, ser independiente del resto.

2 11
2 11
11
0
R R
R R
i
v
h
s
v
e
e
+

2 11
22
1
R R v
i
h
e
v
s
s
+

2 11
2
0
12
R R
R
v
v
h
e
i
s
e
v
v
g
s
v
a
a
v
v
A
+

1
i o
fe
g
s
v
ie
g
o
fe
o
fe
o oa
fe
s
ie
g
i
g
ie i
i
ie ia
h h
h
v
v
a
h h
v
h
h
h
ib h
h h
ib h
v
h h
v
h
v
ib
h h h
h h
h h

+
+

+

11
11
11
11
ib
hfe ib

Teora


5.3 Determinacin de la ganancia de tensin
Para determinar la ganancia realimentada de tensin Av, debemos comenzar por calcular la
ganancia a
v
a lazo abierto y, por lo tanto, la ganancia de lazo abierto de cada etapa.
Interesa conocer la ganancia a lazo abierto total del circuito (a
v
), para ver si se cumple que:
a
v
>> 1
Considerando:
a
v
= a
1
a
2
a
3

- a
1
: ganancia de lazo abierto de la etapa del par diferencial
- a
2
: ganancia de lazo abierto de la etapa amplificadora T
3

- a
3
: ganancia de lazo abierto de la etapa de salida

- Para el par diferencial ser:
necesitamos conocer Ic, para calcular gm y a
1
.

El circuito para la polarizacin es:

Figura N 14

Para el clculo de la corriente de polarizacin de T1 de T2, hacemos las siguientes suposiciones:
a) que el zener est polarizado correctamente (Iz = 1 mA)
b) que los h
FE
de T1 y de T2 son grandes => las I
B
son despreciables => las bases estn a
tierra a travs de las resistencias de 10 kO (despreciando la Rc = 4 O)
c) que los transistores del par diferencial son apareados => sus Ic son iguales

T
m
m
V
Ic
g
R g a

1
5 1 1
R1
10K
R3
4,7K
R4
1,5K
R11
10K
T1
2A237
T2
2A237
-Vcc
IE
IT
VF=-10V -Vz = -10V
I
4

Vcc = -15V

Teora


- ganancia de lazo abierto de la etapa amplificadora T
3

La ganancia de la etapa T
3
ser la que surja de resolver el siguiente circuito:

rd =

r
4
+

r
5

rd: resistencia dinmica del colector de T
3

r
4
: resistencia dinmica del circuito de T
4
r
5
: resistencia dinmica del circuito de T
5

Figura N 15

Tal vez se pueda ver ms claramente en el siguiente circuito equivalente para seal:

Figura N 16

Observando la expresin de la ganancia de la etapa T
3
, ser necesario conocer la resistencia
dinmica r
d
que es la que ve T
3
desde su colector hasta tierra. Es la que corresponde a las etapas de
T
4
(circuito de pre-polarizacin) y de T
5
(generador de corriente constante).

Resistencia dinmica del generador de corriente constante:
Deseamos calcular la resistencia dinmica de salida de esta etapa, es decir, la que se ve desde el
colector de T
5
hasta tierra. Analizaremos un circuito incremental, en el que la batera Vcc es un
cortocircuito y los diodos podran reemplazarse por sus resistencias internas, pero resulta rd<<hie
5
,
de modo que podemos considerar que la base de T
5
est a tierra (incrementalmente). El circuito
equivalente queda:

6 6
2
6
6
;
R
R
R
R h h
h
a
R
R h h
v h
v
R h h
v
i R i h v
d
d
fe ie
fe
d
fe ie
e fe
s
fe ie
e
b d b fe s
+

+

+

3
3
2
emisor
colector
R
R
a

R
E
=
r
4

r
5

T
3

R
6

r
d

T
3

Vs Ve

Teora


Vs
R10
ho
gmV1
V10
V1
Is

Figura N 17

Es necesario conocer la I
C
para calcular gm
,
por lo tanto resolvemos el siguiente circuito:

Figura N 18

Esta rs
5
est en paralelo con la Ri de T
7
(que es un DArlington), es decir con la Rc reflejada hacia
el base de T
7

Resistencia dinmica del circuito de pre-polarizacin de los transistores de salida
Como hemos dicho en prrafos anteriores, este circuito sirve para pre-polarizar a los transistores de
salida, y tambin puede compensar las variaciones por temperatura que puedan tener V
BE 6
y V
BE 7
.
R10
120
T5
2A237
R9
15K
D1
D2
VE
VBE
-Vcc
hie
hfeib
ib
( ) ( )
( )
( )
( )
hie ho
hfe
is hie
ho
is vs
hie
is
hie
hie
is ib
ho
hfe
ib hie
ho
is vs
hie is
ho
ib hfe is vs
is
vs
r
+
1
]
1
+
+

1
]
1
+
+
Re
Re
Re//
1
Re
Re Re //
Re//
1
Re//
1
0
( )
( ) ( )
{
( ) gm
ho
gm
ho ho
rs
hie
hfe
hie
ho
hie
ho
rs
hie
hie
hie ho
hfe
hie
ho is
vs
rs
gm
ho
+ +
+ +
+
+ +
Re 1
1
Re
1 1
Re//
1
Re//
1
Re
Re
Re//
1
Re
1
43 42 1
4 4 3 4 4 2 1

Teora


T4
2A237
R7
2K2
R8
2K2
P1
2K2
Vcd
Ip
I
VBE

Figura N 19

Para la resolucin, hacemos la siguiente suposicin; I
C5
>> Ip >> I
B4
y podemos escribir:

La expresin anterior muestra que la tensin de polarizacin V
CD
que pre-polariza a los transistores
de salida, es dependiente de la V
BE4
. De esta manera, se ajusta convenientemente el valor de V
CD

que logre eliminar la distorsin por cruce por cero y asegurar un comportamiento lineal del circuito
(ya que los transistores de salida trabajan casi en clase B). A este circuito se lo denomina
multiplicador de V
BE
.
Como la variacin con la temperatura es igual para los transistores del par de salida y de V
CD

(ambos dependientes de las tensiones de base emisor), se logra adems una compensacin por
temperatura (para esto, deberan montarse T
4
, T
6
y T
7
sobre el mismo disipador).

Para que V
CD
sea constante, es necesario que Ic
4
sea constante, tambin por este motivo es
importante el generador de corriente (T
5
).
Adems, si la temperatura aumenta, la curva I
B
vs. V
BE
del diodo de base-emisor del transistor T
4
se
corre hacia la izquierda, pasando a un punto de trabajo de menor V
BE
y mayor I
B
(de I
B 1
a I
B 2
). Por
el mismo efecto de la temperatura, las tensiones V
BE6
y V
BE7
tambin tendern a bajar, pero si T
4

tiene corriente constante => V
CE4
= V
CD
= cte. De modo que T
4
corregir las variaciones por
temperatura de V
BE
de T
6
y T
7
.
Figura N 20

( ) ( )
1 7 8
8
4
1 7 8 4
8
4
P R R
R
V
P R R Ip V V
R
V
Ip
BE
CE CD
BE
+ + + +
V
BE

I
B

V
TH

R
TH

m = 1 /
R
V
BE

I
B

I
B 2

I
B 1

Teora


Para calcular la resistencia dinmica de la etapa de T4, analizamos el siguiente circuito incremental:

Figura N 21

Volviendo al circuito de T3 (Figura N 15), la resistencia dinmica total que ve el colector de T
3

ser la suma de las resistencias dinmicas de las etapas T
4
y T
5
, es decir:

Rd = r
4
+ r
5

Recordando que:

Segn expresamos ms arriba, la ganancia del par diferencial era:

Recordando que la etapa de salida tiene: a
3
= 1

=> la ganancia de lazo abierto de todo el circuito es:

De modo que con esto estaramos en condiciones de calcular la ganancia de lazo abierto y, por
ende, la ganancia de tensin de lazo cerrado.

2 , 27
5 1 1
R g a
m
Vs
R7
ho
gmV1
Is I7
Ie
R8
hie Hfe ie
R
7
= R
7
+ P
1

I
b

I
p
C
4

B
4

h
FE
I
b

( )
( )
( )
( )
( )
( )
1
]
1
+

1
]
1
+

1
]
1
+

<<
ie
ie
fe
ie
s
s
s
ie
ie
s
ie
fe
ie
e
fe s
ie
ie
s
e
ie
e
b
b fe s b fe p
s
s
s
h R
R h R
h
h
i
v
r
h R
R h R
v
h
h
h
v
h i
h R
R h R
v
v y
h
v
i
i h i i h i si
i
v
r
//
//
//
//
//
//
:
8
7 8
4
8
7 8
8
7 8
4
3
3
2
emisor
colector
R
R
a
3 2 1
a a a a
v

2 11
2
0
12
R R
R
v
v
h
e
i
s
e
+

Teora


5.4 Clculo de la mxima potencia de salida (Ps
mx
), de la mxima potencia disipada (P
D

mx
)
y del pico de tensin de la seal de entrada, para obtener la potencia de salida requerida.
(Ver Electrnica Integrada, Millman & Halkias, pg. 677)
La potencia suministrada a la carga es:
L
R
Vca Ica Vca
Ief Vef Ps
2 2
^
2
^ ^

La potencia de entrada al circuito de colector es:
L
R
Vca
Vcc Icc Vcc Pcc
^
2

La potencia disipada en los colectores de ambos transistores es:
L L
D
R
Vca
R
Vca Vcc
Ps Pcc P
2
2
^
2
^

Notar que: sin seal los transistores no disipan potencia, se enfran
V^ca = 0 => P
D
= 0

Para ver cunto vale la V^ca que hace mxima la potencia disipada por los transistores de salida,
hacemos la derivada:

Este es el valor pico de seal que hace mxima la potencia disipada en los transistores de salida. Y
dicha potencia vale:

Suponiendo que V
CE sat
fuera despreciable frente a Vcc, en condiciones prcticamente ideales, la
mxima excursin de seal sera:
V^ca = Vcc => la mxima potencia de salida sera:

De modo que la mxima potencia disipada por ambos transistores tambin puede expresarse como:
Por lo que cada transistor disipara:

Vcc
Vca
R
Vca
R
Vcc
Vca
P
L L
D
2
0
2
^
^
^

L
mx D
L L L
mx D
R
Vcc
P
R
Vcc
R
Vcc
R
Vcc Vcc
P
2
2
2
2
2
2
2 2
2
4 1 2 2

L
Tr por
R
Vcc
mx Ps mx PD
2
2 , 0 2 , 0
2

mx Ps mx Ps mx P
D
4 , 0
4
2

L L
R
Vcc
R
Vca
mx Ps
2 2
2
2
^

Teora


6. RGIMEN TRMICO EN TRANSISTORES DE POTENCIA

Un transistor se calienta por la potencia elctrica que disipa. Por lo tanto, el fabricante da un
rgimen mximo de potencia para asegurar que la temperatura en todas las partes del transistor se
mantenga por debajo de un valor que produzca cambios perjudiciales en el dispositivo. Este
rgimen se da con respecto a la temperatura de carcaza para los transistores que se montan sobre
disipadores, o con respecto a la temperatura ambiente, para los que trabajan sin disipador.
Pulsos de potencia muy breves no calientan al transistor hasta la temperatura que se alcanzara si
ese nivel de potencia continuara indefinidamente. Los regmenes de potencia mxima tienen en
cuenta este factor y admiten la disipacin de potencias mayores para pulsos muy breves. El rgimen
de potencia de un transistor se puede indicar fcilmente mediante una curva limitadora que muestra
un rgimen de funcionamiento seguro con potencia pico (SOAR: Safe Operating Area). Las
condiciones de funcionamiento pueden ser: estado constante, transitorio repetitivo y no repetitivo.

6.1 Funcionamiento en estado constante
La mxima capacidad de disipacin de un transistor, en condiciones de estado constante, depende:
de la suma de las resistencias trmicas en serie desde la juntura del transistor hasta el exterior, de la
mxima temperatura de juntura T
jmx
y de la temperatura ambiente T
amb
a la cual funciona el
transistor.
La suma de las resistencias trmicas en serie se determina por la sig. relacin:

J A J C C D D A
+ +
El valor de la resistencia trmica juntura-carcaza lo especifica el fabricante. La mxima temperatura
de juntura en transistores de silicio vara entre 150 y 200 C. Para no superarla, la potencia que
puede disipar el transistor en estado constante se calcula con la siguiente expresin:

A J
D
Tamb Tjmx
P

El fabricante, en la Hoja de Datos del transistor, nos da informacin en tablas y en grficos. Por
ejemplo, para un TIP 41 42, en la Tabla de Valores Mximos, puede especificar:
- Total power dissipation = 65W @ Tc = 25 C (para funcionamiento con disipador)
- Total power dissipation = 2 W @ T
A
= 25 C (para funcionamiento sin disipador)
El grfico de potencia disipada en funcin de la temperatura puede ser como el siguiente:

Teora


Este grfico brinda una informacin ms completa, pues nos est indicando la mxima potencia
disipada, funcionando con o sin disipador, para todos los valores posibles de temperatura de
carcaza. De modo que si la Tc es superior a 25C, la potencia disipada mxima ser inferior a la
dada en la tabla de Valores Mximos, y aparece el factor de reduccin por temperatura o FRT, cuya
expresin es la siguiente:
C Tjmx
C Tc
FRT
25
25
1

Para temperaturas inferiores a 25C, la potencia disipada por el transistor ser la mxima
especificada en las ordenadas (P
Dmx
). En las abscisas se representan Tc, cuando el transistor est
montado sobre un disipador, y T
A
, considerando el transistor sin disipador.
Adems, del mismo grfico se obtiene la temperatura de juntura mxima. En este ejemplo Tjmx =
150C, que corresponde a P
Dmx
= 0. Esto es razonable, dado que si el transistor se encontrara a esa
temperatura de carcaza, la potencia que podra disipar en esas condiciones sera nula.
De modo que la mxima potencia que puede disipar el transistor en rgimen constante, para
cualquier temperatura de carcaza, est dada por:
C Tc Tc
Dmx Dmx
P FRT P
25

6.2 Funcionamiento con un solo pulso
Cuando el transistor es operado en rgimen de un solo pulso de potencia, la disipacin mxima
permitida durante este perodo es considerablemente mayor que en estado constante. Para
determinar la potencia disipada en estas condiciones se debe conocer la resistencia trmica
transitoria. Si la capacitancia trmica del disipador sobre el que est montado el transistor es
grande, admitiremos que su temperatura no vara durante la duracin del pulso, por consiguiente, la
temperatura de carcaza Tc es esencialmente igual a la temperatura ambiente Tamb.

Este modo de operacin est especificado en las hojas de datos de los transistores de potencia en un
grfico. Por ejemplo, siguiendo con el TIP 41, se tiene el siguiente:

[Notar que las hiprbolas de disipacin mxima (primera y segunda ruptura) se convierten en
rectas al pasar a escala logartmica los ejes del grfico]

Teora


Este grfico permite obtener los valores de corrientes y potencias instantneas que admite el
transistor en rgimen pulsado no repetitivo, y si se comparan los valores de corriente para los pulsos
de duracin indicada (5ms, 1ms 0,5 ms), con el de rgimen constante (trazo inferior), se podr
obtener un factor multiplicador M como relacin de corrientes para una tensin dada. Dicho factor
se obtiene como el cociente de la corriente instantnea del correspondiente pulso y la corriente de
estado constante, ambas para una determinada tensin V
CE
.
Por ejemplo, si V
CE
= 60 V, del grfico anterior obtenemos:

Ahora, con estos coeficientes (M y FRT), podemos obtener la potencia disipada pico mxima para
el rgimen de un solo pulso y para cualquier temperatura de carcaza. Se calcula en la forma
siguiente:
Dmx
P FRT M Ppico

6.3 Funcionamiento con pulsos repetitivos
Cuando un transistor funciona en el modo de pulsos repetitivos, el anlisis previo debe modificarse
para tener en cuenta la elevacin de temperatura de carcaza provocada por la disipacin de potencia
promedio.
El funcionamiento trmico de un transistor puede representarse por una analoga trmica-elctrica
que incluye un generador independiente de potencia, resistencias trmicas y capacidades trmicas.
Notar que en una analoga como esta, lo que circula por el circuito equivalente es potencia (como
si fuese corriente), y las cadas son de temperatura (como si fuese tensin). A los impulsos de
potencia el transistor responde como un condensador de calor, impidiendo que la temperatura
crezca instantneamente en cada nodo de la red. Estas capacitancias trmicas se localizan en la
juntura, en la carcaza y en el disipador.

La potencia se mide en Watts, la temperatura en C y las resistencias trmicas en C/W. Las
capacitancias trmicas se miden en Watt-segundo/C

Las capacitancias trmicas dejan de considerarse cuando el transistor opera en rgimen de estado
constante. Cuando el transistor debe estar aislado elctricamente del disipador, se lo separa del
mismo con una lmina de silicona o de mica con grasa siliconada, que agregan una resistencia
trmica cd de entre 0,4 y 1,5 C/W.

Podemos obtener la temperatura de carcaza afectada por el funcionamiento en rgimen de pulsos
repetitivos calculando la potencia media que atraviesa la resistencia trmica entre carcaza y
Tj Tc Tdis
Tamb
0dis
Cd Cc
0cd 0jc
Cj
Pdis
3 3
5 , 0
5 , 1
60
5
60

V Vce
ms
V Vce
M
A
A
Idc
i
M

Teora


Tj Tc
Tamb
Zjc
0ca
Ppico
ambiente, y esta potencia ser funcin del ciclo de trabajo de los pulsos trmicos segn la
expresin:

P .P ;
2
1
t
t

Siendo: : ciclo de trabajo t
1
: ancho de los pulsos t
2
: perodo de los pulsos

Los fabricantes de transistores de potencia publican un grfico que permite obtener el factor
multiplicador M para diferentes combinaciones de anchos de pulso t
p
y ciclos de trabajo . Para
construir el grfico se define una variable llamada resistencia trmica transitoria o impedancia
trmica Zth, que depende del ciclo de trabajo y del ancho del pulso de potencia, y representa el
comportamiento trmico transitorio del transistor.
El modelo adoptado para la resistencia trmica juntura-carcaza y la capacitancia trmica se
convierte en el de la impedancia trmica.

El grfico representa la relacin r(t) entre el valor de la impedancia trmica y la resistencia trmica
juntura-carcaza para diferentes ciclos de trabajo y anchos de pulso de potencia (notar que en este
ejemplo, el ciclo de trabajo se denomina D en lugar de ).
Al reducirse el valor de la impedancia respecto a la resistencia trmica juntura-carcaza, el valor de
la potencia pico que produce la temperatura de juntura instantnea mxima puede elevarse en 1/r(t)
veces, o lo que es igual M veces, y este es el factor que emplearemos para calcular la potencia pico
instantnea mxima del rgimen transitorio repetitivo: M=1/r(t).

Incluyendo estos conceptos en la expresin de la potencia pico:

pico dmx
P M.FRT.P

Tj Tc
Tamb
Cj
0ca
0jc
Ppico

Teora


Reemplazando este valor en FRT:

Tjmax Tc
P M.FRT.Pdmax M.Pdmax.
Tjmax 25C
Tjmax (Tamb ca.P. )
P M.Pdmax.
Tjmax 25C
+
P[(Tjmax 25C) M.Pdmax. ca. ] M.Pdmax.(Tjmax Tamb) +

M.Pdmax.(Tjmax Tamb)
P
(Tjmax 25C) M.Pdmax. ca.
+

y reemplazando:
Tjmax 25C
jc
Pdmax

resulta:
M.(Tjmax Tamb)
P
jc M. ca.
+

Referencias bibliogrficas:

1. Diseo de amplificadores de audio con pares complementarios de silicio, Motorola Inc,
Ediciones Radio Chassis.
2. Audio/Radio Handbook, National Semiconductor.
3. Electrnica Integrada, Millman y Halkias.
4. Circuitos Electrnicos, E. S. Angelo.
5. Circuitos de Potencia de Estado Slido, Manual SP 52, RCA.
6. Principios de Electrnica, Gray y Searle.
7. Ingeniera Electrnica, Alley-Atwood.
8. Amplificadores de audio con transistores Darlington complementarios de salida, Nota de
Aplicacin AN-483B de Motorota, R. Ruchs.

ca P Tamb Tc
P P
ca P Tamb Tc
C T
Tc T
C T
C Tc
FRT
jmx
jmx
jmx

^
^
25 25
25
1

Teo2 AmpliaudioGS

Uploaded by

Document Information

Original Description:

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Teo2 AmpliaudioGS

Uploaded by

Copyright:

Available Formats

Unidad temtica 2:

Tjmax (Tamb ca.P. )

P[(Tjmax 25C) M.Pdmax. ca. ] M.Pdmax.(Tjmax Tamb) +

You might also like