TECNOLOGA DE COMPUTADORES

Tema 5 Proceso de fabricacin (2/2)

Agustn lvarez Marquina

Procesos de fabricacin CMOS (I)

Sustrato (bulk).

La necesidad de construir transistores de tipo p y n sobre un mismo sustrato requiere la construccin de pozos (well). T Tres posibilidades: ibilid d
Pozo Pozo Pozo

p n gemelo (twin-tub)

Silicio sobre aislante (zafiro).

No presentan los problemas de los procesos de pozo.

26/11/2008 Facultad de Informtica, UPM.

Procesos de fabricacin CMOS (II)

Silicio sobre aislante. aislante

n+

n+

p+

p+

Silicio

Zafiro

26/11/2008

Facultad de Informtica, UPM.

Procesos de fabricacin CMOS (III)

Sustrato n y pozo p.

Consigue transistores caractersticas similares.

nMOS

pMOS

de

Transistores nMOS son ms rpidos que transistores pMOS. p Velocidad en pozo es menor que en el sustrato.
Transistores p Transistores n

Pozo p

a) Pozo p
Sustrato n
26/11/2008 Facultad de Informtica, UPM.

Procesos de fabricacin CMOS (IV)

Sustrato p y pozo n.
Transistores n Transistores p

Pozo n

b) Pozo n
Sustrato p

26/11/2008

Facultad de Informtica, UPM.

Procesos de fabricacin CMOS (V)

Pozos n y p.
Transistores n Transistores p

Pozo p

Pozo n

c) Pozo gemelo

p-epi Sustrato p-

Ni l epitaxial Nivel it i l

Ti h Trinchera d de separacin i d de SiO2

26/11/2008

Facultad de Informtica, UPM.

Etapas de fabricacin de un inversor CMOS (I)

Pozo P p
Corte frontal

Sustrato n

xido (Si02)

Sobre toda la superficie del sustrato de tipo n, se hace crecer una capa de xido fino (SiO2).
26/11/2008 Facultad de Informtica, UPM.

Etapas de fabricacin de un inversor CMOS (II)

Corte frontal
Pozo p Sustrato n xido (Si02)

Mscara de pozo (vista en planta)

Eliminacin del xido y creacin de un pozo de tipo p.

Mscara de pozo (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

Etapas de fabricacin de un inversor CMOS (III)

Corte frontal

Pozo p Sustrato n

Polisilicio xido (SiO2)

Mscara para difusin (vista en planta)

Crecimiento de una capa de d xido id grueso (SiO2) sobre las zonas que no sean de difusin. Deposicin D i i d de una capa de policristalino o polisilicio sobre toda la superficie.
9

Mscara para difusin (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

Etapas de fabricacin de un inversor CMOS (IV)

Corte frontal

Pozo p Sustrato n

Polisilicio xido (SiO2)

Mscara para polisilicio (vista en planta)

Eliminacin de la capa de polisilicio en las reas no protegidas t id por la mscara. Eliminacin total o parcial del xido en las mismas zonas. zonas
10

Mscara para polisilicio (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

Etapas de fabricacin de un inversor CMOS (V)

Corte frontal

p+

p+

p+

Pozo p Sustrato n

Polisilicio xido (SiO2)

Mscara para implante p+ (vista en planta)

Creacin de los implantes de tipo p+.

Mscara para implante p+ (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

11

Etapas de fabricacin de un inversor CMOS (VI)

Corte frontal

n+

p+

p+

n+

n+

p+

Pozo p Sustrato n

Polisilicio xido (SiO2)

Mscara para implante n+ (vista en planta)

Creacin de los implantes de tipo n+.

Mscara para implante n+ (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

12

Etapas de fabricacin de un inversor CMOS (VII)

Corte frontal

n+

p+

p+

n+

n+

p+

Pozo p Sustrato n

Polisilicio xido (SiO2)

Mscara para contactos (vista en planta)

Creacin de una capa de xido grueso sobre toda l superficie. la fi i Eliminacin del xido en las zonas de contacto con los implantes p+ y n+.

Mscara para contactos (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

13

Etapas de fabricacin de un inversor CMOS (VIII)

Corte frontal

n+

p+

p+

n+

n+

p+

Metal Polisilicio xido (SiO2)

Pozo p Sustrato n

Mscara para metal 1 (vista en planta)

Deposicin de una capa de metal 1.

Mscara para metal 1 (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

14

Etapas de fabricacin de un inversor CMOS (IX)

Corte frontal

n+

p+

p+

n+

n+

p+

Metal 1 Polisilicio xido (SiO2)

Pozo p Sustrato n

Mscara para vias (vista en planta)

Creacin de una capa de xido grueso sobre toda l superficie. la fi i Eliminacin del xido en las zonas de vias (contacto con el metal 1).

Mscara para vias (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

15

Etapas de fabricacin de un inversor CMOS (X)

Corte frontal

Metal 2
n+ p+ p+ n+ n+ p+

Metal 1 Polisilicio xido (SiO2)

Pozo p Sustrato n

Mscara para metal 2 (vista en planta)

Deposicin de una capa de metal eta 2.

Mscara para metal 2 (corte frontal)

26/11/2008

Facultad de Informtica, UPM.

16

Estructura fsica de un inversor CMOS

Inversor CMOS (sustrato n y pozo p)
Metal 2 Metal 1 Policristalino

n+

p+

p+

n+

n+

p+

xido SiO2 Implante n+ Implante p+

Pozo p Sustrato n

Pozo p

Inversor CMOS (sustrato p y pozo n)

Metal 2 Metal 1 Policristalino

n+

p+

p+

n+

n+

p+

xido SiO2 Implante n+ Implante p+

Pozo n Sustrato p
26/11/2008 Facultad de Informtica, UPM.

Pozo n

17

Efecto de latchup p( (I) )

Latchup: efecto parasitario inherente a la tecnologa CMOS y que retras la aplicacin de esta tecnologa hasta que se logr reducir sus efectos negativos. Los efectos se resumen en que se genera una va de conexin directa entre VDD y VSS.

El resultado es la destruccin del circuito, o en el mejor de los casos, en un error que solamente puede resolverse apagando el sistema.

26/11/2008

Facultad de Informtica, UPM.

18

Efecto de latchup p (II) ( )

Vent

VDD Vsal

GND

n+ Rpozo Pozo n

p+ Q1

p+

n+

n+

p+

Q2 Rsustrato Sustrato p

26/11/2008

Facultad de Informtica, UPM.

19

Efecto de latchup p (III) ( )

VDD

Circuito equivalente. equivalente

Cuando uno de los dos t transistores i t bi l bipolares est t polarizado en activa directa (debido al flujo de corriente a travs del pozo o el sustrato), ste alimenta la base del otro transistor.

Fuente p+

Rpozo Q1
Pozo n

Sustrato p

Q2

Rsustrato

Este efecto de amplificacin incrementa la corriente hasta que el circuito falla o se quema.
Facultad de Informtica, UPM.

Fuente n+

GND
20

26/11/2008

Efecto de latchup p (IV) ( )

Acciones a tomar para alejar la posibilidad de aparicin del efecto de latchup.

Todo pozo debe tener contactos de sustrato del tipo adecuado. Todo contacto de sustrato debe conectarse directamente a las lneas de polarizacin de la fuente.

Sin intermediacin de polisilicio o zonas de difusin (xido fino).

Colocar los contactos de sustrato lo ms prximos a los terminales, que hacen de fuente en los transistores.
26/11/2008 Facultad de Informtica, UPM.

21

Efecto de latchup p (V) ( )

Una medida conservadora es colocar un contacto de sustrato por cada conexin a las fuentes (VDD o VSS) ). Una medida menos conservadora sera colocar un contacto de sustrato cada 5-10 transistores o cada 25-100 m Los dispositivos que manejen grandes corrientes ( (como l los t transistores i t en manejadores j d d de entrada/salida) deben rodearse de anillos o capas de guarda (guard rings). )
26/11/2008 Facultad de Informtica, UPM.

22