APUNTE:

SISTEMAS DIGITALES

REA DE EET

Pgina 1 de 44

Confeccionado por:
Ricardo Muoz Toledo
Docente Inacap

Derechos Reservados
Titular del Derecho: INACAP
N de inscripcin en el Registro de Propiedad Intelectual # ___ . ____ de fecha ___-___-___.
INACAP 2002.

Pgina 2 de 44

NDICE
Sistemas Numricos .......................................................................................................................................................... 7
Sistema decimal............................................................................................................................................................. 7
Notacin posicional ....................................................................................................................................................... 7
Sistema binario .............................................................................................................................................................. 7
Conjuntos de bits ....................................................................................................................................................... 8
Dgitos ms y menos significativos ........................................................................................................................... 8
Sistema hexadecimal ..................................................................................................................................................... 8
Conversin de bases ...................................................................................................................................................... 8
Conversin de un entero decimal a binario ............................................................................................................... 8
Conversin de decimal a hexadecimal ...................................................................................................................... 9
Conversin de binario a decimal ............................................................................................................................... 9
Conversin de hexadecimal a decimal ...................................................................................................................... 9
Conversin de hexadecimal a binario...................................................................................................................... 10
Conversin de binario a hexadecimal...................................................................................................................... 10
lgebra de Boole............................................................................................................................................................. 11
Operacin AND........................................................................................................................................................... 11
Operacin OR.............................................................................................................................................................. 11
Complemento .............................................................................................................................................................. 11
Propiedades del lgebra de Boole................................................................................................................................ 12
Leyes y teoremas del lgebra de Boole ....................................................................................................................... 12
Compuertas lgicas ......................................................................................................................................................... 14
Compuerta YES........................................................................................................................................................... 14
Compuerta NOT .......................................................................................................................................................... 14
Compuerta AND.......................................................................................................................................................... 15
Compuerta OR............................................................................................................................................................. 16
Compuertas lgicas derivadas ......................................................................................................................................... 17
Compuerta NAND....................................................................................................................................................... 17
Compuerta NOR.......................................................................................................................................................... 17
Compuerta XOR.......................................................................................................................................................... 18
Compuerta XNOR ....................................................................................................................................................... 18
Lgica combinacional ..................................................................................................................................................... 19
OR dentro de AND...................................................................................................................................................... 19
AND dentro de OR...................................................................................................................................................... 19
NOT dentro de AND ................................................................................................................................................... 19
NOT dentro de OR ...................................................................................................................................................... 20
Compuertas lgicas comerciales ..................................................................................................................................... 20
7408 Quad 2-input AND gate................................................................................................................................. 20
4081 Quad 2-input AND gate.................................................................................................................................. 20
7432 Quad 2-input OR gate..................................................................................................................................... 20
4071 Quad 2-input OR gate..................................................................................................................................... 20
7404 Hex inverter .................................................................................................................................................... 21
4049 Hex inverter .................................................................................................................................................... 21
7400 Quad 2-input NAND gate............................................................................................................................... 21
4011 Quad 2-input NAND gate............................................................................................................................... 21
7402 Quad 2-input NOR gate.................................................................................................................................. 21
4001 Quad 2-input NOR gate.................................................................................................................................. 21
7486 Quad 2-input XOR gate.................................................................................................................................. 21
4030 Quad 2-input XOR gate.................................................................................................................................. 21
4077 Quad 2-input XOR gate.................................................................................................................................. 22
7411 Triple 3-input AND gate ................................................................................................................................ 22
Pgina 3 de 44

7410 Triple 3-input NAND gate.............................................................................................................................. 22

7421 Dual 4-input NAND gate................................................................................................................................ 22
4073 Quad 3-input AND gate.................................................................................................................................. 22
4078 8-input NOR gate ........................................................................................................................................... 22
4068 8-input NAND gate ........................................................................................................................................ 22
Equivalencias................................................................................................................................................................... 22
Mapas de Karnaugh......................................................................................................................................................... 24
Mapa de Karnaugh minterm de 3 variables............................................................................................................. 24
Mapa de Karnaugh minterm de 4 variables............................................................................................................. 24
Mapa de Karnaugh maxterm de 3 variables ............................................................................................................ 24
Mapa de Karnaugh maxterm de 4 variables ............................................................................................................ 24
Ejemplos de agrupaciones ....................................................................................................................................... 24
Cdigos binarios.............................................................................................................................................................. 25
Cdigo BCD ................................................................................................................................................................ 25
Conversin decimal a BCD ..................................................................................................................................... 25
Ejemplo ................................................................................................................................................................... 25
Conversin de BCD a decimal ................................................................................................................................ 25
Ejemplo ................................................................................................................................................................... 25
Cdigo de Gray ........................................................................................................................................................... 25
Codificadores................................................................................................................................................................... 26
74147 Decimal to BCD priority encoder..................................................................................................................... 26
Decodificadores............................................................................................................................................................... 26
Decodificador bsico de 2 a 4 lneas ........................................................................................................................... 26
Tabla de verdad ....................................................................................................................................................... 26
7442 BCD to decimal decoder .................................................................................................................................... 26
Tabla de verdad ....................................................................................................................................................... 26
Decodificadores BCD a 7 segmentos .............................................................................................................................. 27
Display de 7 segmentos ............................................................................................................................................... 27
4511 BCD to 7 seg decoder/driver .............................................................................................................................. 27
Tabla de verdad ....................................................................................................................................................... 27
Pines de Control ...................................................................................................................................................... 27
Decodificador para display ctodo comn .................................................................................................................. 28
Clculo de las resistencias ....................................................................................................................................... 28
7447 BDC to 7 seg decoder/driver .............................................................................................................................. 28
Terminales de Control ............................................................................................................................................. 28
Multiplexores................................................................................................................................................................... 28
Multiplexor de 4 a 1 lneas .......................................................................................................................................... 28
Tabla de funcionamiento ......................................................................................................................................... 28
Esquema equivalente al multiplexor ....................................................................................................................... 28
Cronograma de una transmisin .............................................................................................................................. 28
Demultiplexores .............................................................................................................................................................. 29
Demultiplexor de 1 a 4 lneas...................................................................................................................................... 29
Tabla de funcionamiento ......................................................................................................................................... 29
74LS138 Decodificador / Demultiplexor de 3 a 8 lneas ............................................................................................ 29
74138 Diagrama interno .......................................................................................................................................... 29
74138 Tabla de funcionamiento .............................................................................................................................. 30
74154 Decodificador / Demultiplexor......................................................................................................................... 30
Tabla de funcionamiento ......................................................................................................................................... 30
Circuitos comparadores ................................................................................................................................................... 31
7485 Comparador de magnitud de 4 bits..................................................................................................................... 31
Circuito comparador de 8 bits ..................................................................................................................................... 31
Circuitos sumadores ........................................................................................................................................................ 31
Pgina 4 de 44

Semisumador (Half-adder) .......................................................................................................................................... 31

Circuito lgico de un semisumador ............................................................................................................................. 31
Sumador completo (Full-adder) .................................................................................................................................. 31
Circuito sumador completo ......................................................................................................................................... 32
Circuito sumador de 4 bits........................................................................................................................................... 32
7483 4-Bit Full-adder. ................................................................................................................................................. 32
Circuito sumador de 8 bits........................................................................................................................................... 32
Circuito subtractor de 4 bits ........................................................................................................................................ 32
74181 Unidad aritmtica / lgica (ALU)..................................................................................................................... 33
(Aritmetic Logic Unit)................................................................................................................................................. 33
Flip-flops ......................................................................................................................................................................... 34
Lgica combinacional y lgica secuencial .................................................................................................................. 34
Flip-flop SR NOR ....................................................................................................................................................... 34
Circuito lgico......................................................................................................................................................... 34
Smbolo lgico del flip-flop NOR........................................................................................................................... 34
Tabla de funcionamiento ......................................................................................................................................... 34
Cronograma para un flip-flop SR NOR................................................................................................................... 34
Flip-flop SR NAND .................................................................................................................................................... 34
Circuito lgico......................................................................................................................................................... 34
Smbolo lgico del flip-flop NAND........................................................................................................................ 34
Tabla de funcionamiento ......................................................................................................................................... 34
Cronograma para un flip-flop SR NAND................................................................................................................ 34
Flip-flop SR sncrono .................................................................................................................................................. 35
Circuito lgico......................................................................................................................................................... 35
Smbolo lgico ........................................................................................................................................................ 35
Tabla de funcionamiento ......................................................................................................................................... 35
Flip-flop SR sncrono con preset y clear ..................................................................................................................... 35
Circuito lgico......................................................................................................................................................... 35
Smbolo lgico ........................................................................................................................................................ 35
Tabla de funcionamiento ......................................................................................................................................... 35
Flip-flop tipo D............................................................................................................................................................ 35
Circuito lgico......................................................................................................................................................... 35
Smbolo lgico ........................................................................................................................................................ 35
Tabla de funcionamiento ......................................................................................................................................... 36
Flip-flop J-K ................................................................................................................................................................ 36
Smbolo lgico ........................................................................................................................................................ 36
Tabla de funcionamiento ......................................................................................................................................... 36
Flip-flop J-K disparado por flanco .............................................................................................................................. 36
Tabla de funcionamiento ......................................................................................................................................... 36
4027 Dual edge triggered J-K flip-flop ....................................................................................................................... 36
7476 dual edge triggered J-K flip-flop ........................................................................................................................ 36
Tabla de funcionamiento ......................................................................................................................................... 36
Contadores....................................................................................................................................................................... 37
Condensador de desacoplo .......................................................................................................................................... 38
Contadores sncronos .................................................................................................................................................. 38
Circuitos integrados contadores .................................................................................................................................. 38
4520 Doble contador binario asncrono .................................................................................................................. 38
4040 Contador binario asncrono ............................................................................................................................ 38
7493 Contador binario asncrono ............................................................................................................................ 38
Contadores de dcadas ................................................................................................................................................ 39
4518 Dual decade counter ....................................................................................................................................... 39
7490 Decade counter ............................................................................................................................................... 39
Pgina 5 de 44

Contadores conectados en cascada .............................................................................................................................. 39

Programacin de contadores........................................................................................................................................ 40
EJEMPLO: .............................................................................................................................................................. 40
Contadores sncronos .................................................................................................................................................. 41
74193 Sincronous Up/Down binary counter ........................................................................................................... 41
Conexin en cascada de 2 contadores reversibles ................................................................................................... 43
Bibliografa...................................................................................................................................................................... 44

Pgina 6 de 44

Sistemas Numricos
Un sistema numrico consiste en un conjunto ordenado
de smbolos guarismos empleados en la
representacin de nmeros, con reglas definidas para
operaciones matemticas sobre esos smbolos, tales
como la adicin y la substraccin.

En general, una determinada cantidad, se puede

expresar de la siguiente forma:

N r = a n 1 a n 2 .... a j .... a1 a0 , a 1 a 2 .... a m

Nr =

n 1

aj r j
j = m

Sistema decimal
Un sistema numrico recibe su nombre de acuerdo a la
cantidad de smbolos que se utilizan para representar
una cantidad. En el caso del sistema numrico que
usamos a diario, se usan diez (10) smbolos por lo que
recibe el nombre sistema decimal y se dice que tiene
base o rdix igual a diez (10). Los smbolos usados
son: 0, 1, 2, 3, 4, 5, 6, 7, 8 y 9.
ste sistema deriv del sistema numrico indoarbigo
y posiblemente se adopt porque contamos con diez
dedos en las manos. Para diferenciar un nmero
decimal de uno con otra base, se escribe con letras
subndices el valor de la base a la derecha del nmero,
como ejemplo: 6810.
Los nmeros estn compuestos por uno o ms dgitos,
que son cada uno de los smbolos usados para formar
un nmero. Por ejemplo, el nmero 69 tiene dos (2)
dgitos; el nmero 155 posee tres (3) dgitos.

Notacin posicional
En un sistema de notacin posicional, como lo es el
sistema decimal, el valor representado por cada
smbolo componente de un nmero es diferente
conforme a su posicin. La cantidad representada por
cada smbolo depende fundamentalmente de su valor
absoluto (cantidad de unidades representadas por el
smbolo) y de su posicin relativa a la coma que ocupa
dentro de un nmero. Se considera posicin cero como
el primer dgito a la izquierda de la coma. Por ejemplo,
en el sistema decimal, el smbolo 3 representa una
cantidad diferente en el nmero 4310 que en el nmero
3410. En el primer caso, el nmero 3 se encuentra en la
posicin cero y representa tres (3) unidades, en cambio
en el segundo caso, el nmero 3 se encuentra en la
posicin uno, donde representa treinta (30) unidades.
Cabe sealar que al no existir coma, se supone como
posicin cero el primer dgito de la derecha.

Donde:
r = base.
rj = factor de multiplicacin del smbolo.
aj = smbolo perteneciente al conjunto de smbolos del
sistema.
n = nmero de dgitos de la parte entera.
m = nmero de dgitos de la parte fraccionaria.
an-1 = dgito ms significativo.
a-m = dgito menos significativo.
Ejemplo:
2 1

83,2710 = a j 10 j
2
1

83,2710 = a j 10 j
2

83 ,27 10 = 7 10 2 + 2 10 1 + 3 10 0 + 8 10 1

Sistema binario
El sistema binario es importante motivo de estudio
debido a que todos los Sistemas Digitales operan
nicamente con nmeros binarios.
El sistema binario tiene base igual a dos (2) y los
smbolos empleados son 0 y 1. En el lenguaje de
los Sistemas Digitales cada dgito recibe la
denominacin de bit, que es la contraccin de las
palabras, del idioma ingls, binary digit (dgito
binario). Para denotar un nmero binario, se indica con
el subndice igual a 2, como se muestra en el siguiente
ejemplo: 1001012.

Pgina 7 de 44

Conjuntos de bits

Sistema hexadecimal

Se utilizan con nombre propio a determinados

conjuntos de dgitos en binario, los ms usados son:

El sistema hexadecimal tiene base igual a diecisis (16)

y sus smbolos son: 0, 1, 2, 3, 4, 5, 6,
7, 8, 9, A, B, C, D, E y F. Cada
smbolo hexadecimal representa una cantidad
equivalente en el sistema decimal de acuerdo como se
muestra en la siguiente tabla:

Nibble: Conjunto de cuatro bits. Esto no representara

una estructura interesante si no fuera por dos razones:
El cdigo BCD, que estudiaremos ms adelante, y los
nmeros hexadecimales. Se requieren cuatro bits para
representar un slo dgito BCD hexadecimal.
Byte: Conjunto de 8 bits y se simboliza con la letra
B. El byte es una importante unidad de medida de
cantidad de informacin, usada en muchas reas
relacionadas con la electrnica y comunicaciones entre
otras. El byte es la unidad bsica de capacidad de los
medios de almacenamiento de informacin digital,
tales como memorias, CDROM, disquetes y discos
duros entre otros. Cabe sealar que en el lenguaje de
Sistemas Digitales y computacin, a un conjunto de
1.024 bytes se le llama kilobyte (kB), a un conjunto de
1.024 kilobytes es igual a un megabyte (MB) y un
gigabyte (GB) es igual a un conjunto de 1.024
megabyte.
Word: Un word (palabra) es un conjunto de 16 bits.
Dword: Un Dword Doubleword (palabra doble) es un
conjunto de 32 bits.

Smbolo
hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F

Cantidad expresada
en decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Conversin de bases

Qword: Un Qword Quadword (palabra cudruple) es

un conjunto de 64 bits.

Evidentemente, en muchas oportunidades tendremos la

necesidad de convertir un nmero en su equivalente
con base diferente. A continuacin de detallarn las
formas ms usuales para convertir:

Dgitos ms y menos significativos

Conversin de un entero decimal a binario

En un nmero entero, se llama dgito ms significativo

al que posee la posicin con mayor valor, mientras que
el dgito menos significativo es el que se encuentra en
la posicin cero.
En los Sistemas Digitales, no siempre se presentan los
nmeros con el dgito ms significativo a la izquierda,
como estamos acostumbrados a hacerlo con los
nmeros decimales. Se usan nicamente con nmeros
binarios las siglas MSB, (Most Significant Bit) para
sealar el dgito ms significativo y LSB (Least
Significant Bit) para sealar el bit menos significativo.
Ejemplo:
MSB 100112 = LSB 110012

El mtodo ms usado para realizar esta conversin es

el denominado como divisiones sucesivas cuyo
desarrollo consiste en:
1. Dividir por 2 la parte entera del nmero decimal a
convertir.
2. Dividir por 2 sucesivamente la parte entera del
cociente de la divisin anterior hasta obtener
cociente igual a cero (0).
3. El cociente de cada divisin se multiplica por 2. El
resultado de cada multiplicacin corresponde a un
dgito del nmero binario, siendo el bit menos
significativo el resultado de la primera
multiplicacin y el ms significativo el de la
ltima.
Pgina 8 de 44

En el siguiente ejemplo, se convierte el nmero

decimal 27 en el binario 11011(2710 x2):

La conversin de un nmero binario a uno decimal se

realiza usando el mtodo del polinomio ponderado,
esto es que el nmero decimal es igual a la suma de los
productos entre el valor de cada dgito binario y la
potencia de 2 correspondiente a su posicin.

27 : 2 = 13 , 5
0,5 2 = 1
13 : 2 =

6,5
0,5 2 = 1

6 :2=

En el siguiente ejemplo se convierte a decimal el

nmero binario 11011 (101012 x10):

3,0
0 2=0

3 :2=

1,5

x10 = 101012

0,5 2 = 1
1 :2=

x10 = 1 2 4 + 0 2 3 + 1 2 2 + 0 2 1 + 1 2 0
x10 = 1 16 + 0 + 1 4 + 0 + 1 1

0,5
0,5 2 = 1
1 1 0 1 1
MSB

LSB

Conversin de decimal a hexadecimal

Esta conversin se puede realizar mediante divisiones
sucesivas, al igual que la conversin de decimal a
binario con la diferencia que en vez de dividir por 2 y
luego multiplicar por 2, se divide por 16 y luego se
multiplica por 16. Los resultados de las
multiplicaciones que son mayores que 9 se reemplazan
por el smbolo hexadecimal correspondiente.
En el siguiente ejemplo se muestra cmo convertir a
hexadecimal el nmero decimal 698 (69810 x16):
698 : 16 =

Conversin de hexadecimal a decimal

Esta conversin se realiza de un forma similar que la
conversin de binario a decimal. El nmero decimal es
igual a la suma de los productos entre el valor decimal
de cada dgito hexadecimal y la potencia de 16
correspondiente a su posicin.
En el siguiente ejemplo se muestra como convertir el
nmero hexadecimal 2F3 en el decimal 755 (2F316
x10):

x10 = 2 16 2 + 15 16 1 + 3 16 0
x10 = 2 256 + 15 16 + 3 1

2 , 6875

x10 = 512 + 240 + 3

0,6875 16 = 11 = B
2 : 16 =

x10 = 16 + 4 + 1
x10 = 21

x10 = 2 F 32

43 , 625
0,625 16 = 10 = A

43 : 16 =

Conversin de binario a decimal

x10 = 755

0 , 125
0,125 16 = 2
2 B A

16

Pgina 9 de 44

Conversin de hexadecimal a binario

Conversin de binario a hexadecimal

Los nmeros hexadecimales son usados en los

Sistemas Digitales por la sencilla razn que basta un
(1) dgito hexadecimal para representar la misma
cantidad que con cuatro (4) dgitos binarios, como se
muestra en la siguiente tabla:

Para convertir un nmero binario entero en

hexadecimal, primero se deben formar grupos de 4 bits
a partir de la derecha hacia la izquierda y luego cada
grupo se debe reemplazar por el smbolo hexadecimal
equivalente de acuerdo con la tabla anterior. Si el
ltimo grupo de la izquierda no contempla 4 bits, se
debe completar 4 bits agregando ceros (0) a la
izquierda hasta completarlos.

Nmero hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F

Nmero binario
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

En el siguiente ejemplo se convierte a hexadecimal el

nmero binario 10110010102 (10110010102 x16):
10 1100 1010

0010 1100 1010

2 C A 16

sta caracterstica hace que sea muy fcil convertir un

nmero hexadecimal en binario y viceversa. Ntese
que por razones prcticas, en la tabla anterior, se han
representando los ceros (0) a la izquierda del nmero
binario hasta completar 4 dgitos.
Para convertir un nmero hexadecimal en binario,
simplemente se debe reemplazar cada dgito
hexadecimal por cuatro dgitos binarios equivalente a
su smbolo de acuerdo a la tabla anterior.
En el siguiente ejemplo se cmo convertir a binario el
nmero hexadecimal C3A (C3A16 x2):
C 3 A 16
1100

0011 1010

1100 0011 1010 2

Pgina 10 de 44

lgebra de Boole

Operacin OR

Los Sistemas Digitales estn compuestos por circuitos

lgicos digitales que son componentes electrnicos que
manipulan informacin binaria. Una manera de
describir el comportamiento de stos circuitos es
mediante el uso de un lgebra (notacin matemtica)
que especifica la operacin de stos. El lgebra
utilizada se llama lgebra boleana lgebra de Boole
y es una herramienta fundamental para el anlisis y el
diseo.

La operacin OR recibe su nombre de la conjuncin

O. Su smbolo en el lgebra de Boole es el de la
suma del lgebra convencional (+) y su tabla de
verdad se muestra a continuacin:

El lgebra de Boole es un sistema algebraico cerrado

que contiene elementos que pueden asumir dos estados
perfectamente diferenciados que son 0 y 1, y tres
operaciones lgicas denominadas AND, OR y
complemento.

Operacin AND
La operacin AND recibe su nombre de la conjuncin
Y. Su smbolo en el lgebra de Boole es el de la
multiplicacin del lgebra convencional ().
Podramos definir una operacin mediante una tabla
que exprese el resultado de la operacin frente a cada
posible combinacin que puedan asumir los
operadores. Esta tabla se denomina tabla de verdad
(truth table). La siguiente tabla de verdad expresa la
operacin AND entre los operadores x e y:
x
0
0
1
1

y
0
1
0
1

x y
0
0
0
1

Ntese en la tabla que la funcin x y es igual a 1

solamente cuando la variable x es igual a 1 y la
variable y es igual a 1.

x
0
0
1
1

y
0
1
0
1

x+ y
0
1
1
1

Ntese en la tabla que la funcin x + y es igual a 1

cuando la variable x es igual a 1 o la variable y es
igual a 1.
En forma genrica, en una operacin con n operadores
la funcin OR ser igual a 1 cuando uno ms de los
operadores son igual a 1.

Complemento
El complemento de una variable que es igual a 0 es
1 y el de una variables que es igual a 1, es 0. El
smbolo del complemento de una variable x es x y se
lee x negado.
El complemento de una variable x se muestra en la
siguiente tabla de verdad:

0
1

1
0

En forma genrica, en una operacin con n operadores

la funcin AND ser igual a 1 solo si todos los
operadores son igual a 1, por ste motivo a la
operacin AND se le llama tambin todo o nada.

Pgina 11 de 44

Propiedades del lgebra de Boole

Leyes y teoremas del lgebra de Boole

El lgebra de Boole rene diversas propiedades que

nos permitirn manipular ecuaciones lgicas.

A continuacin se expresan las ms importantes leyes y

teoremas del lgebra de Boole, con sus
correspondientes demostraciones :

1. Conmutatividad
a)
b)

x+ y = y+ x.
x y = y x.

1. Teorema de idempotencia
a)

x+ x = x .
x+x = x
0+0 = 0
1+1 = 1

x
0
1

2. Distributividad
a)
b)

x (y + z) = x y + x z .

x + y z = (x + y ) (x + z ) .

b)

xx = x .
x
0
1

3. Asociatividad

x + ( y + z ) = (x + y ) + z .
b) x ( y z ) = (x y ) z .

x x = x
x 0 = 0
x 1 = 1

a)

4. Identidad

2. Teorema de los elementos dominantes

a)

x +1 = 1.

a) 0 + x = x .
b) 1 x = x .
5. Para cada elemento x del lgebra, existe un

b)

b) 1 = 0 .

x + x = 1.
b) x x = 0 .

a)

0
1

0 +1=1
1+1 = 1

x 0
0 0 = 0
1 0 = 0

0
1

0 =1.

6. Axiomas del complemento

x +1

x 0 = 0 .

elemento denominado x (complemento), tal que:

a)

3. Ley involutiva

x = x.
x

0
1

1
0

0
1

Pgina 12 de 44

4. Teorema de absorcin

6. Leyes de De Morgan

x+ x y = x

a)

x
0
0
1
1

y
0
1
0
1

x y

x + x y

0
0
0
1

0
0
1
1

x (x + y ) = x

b)

x+ y

0
0
1
1

0
1
0
1

0
1
1
1

x (x + y )
0
0
1
1

x+ y

x y

x+ x y

0
0
1
1

0
1
0
1

0
1
1
1

1
1
0
0

0
1
0
0

0
1
1
1

x+ y

x x + y

1
1
0
1

0
0
0
1

x y

0
0
1
1

0
1
0
1

0
0
0
1

x+ y

x y

x y

0
0
1
1

0
1
0
1

0
1
1
1

1
1
0
0

1
0
1
0

1
0
0
0

0
1
1
1

b)

x+ x y = x+ y

b)

En general: x + y + z + .... = x y z ....

5. Teorema del consenso

a)

x+ y = x y

a)

x y = x + y

x y

x+ y

x+ y

0
0
1
1

0
1
0
1

0
0
0
1

1
1
0
0

1
0
1
0

1
1
1
0

0
0
0
1

En general: x y z .... = x + y + z + ....

x x + y = x y
x
1
1
0
0

Pgina 13 de 44

Compuertas lgicas
La importancia del lgebra de Boole en los Sistemas
Digitales es que sta se puede asociar con los circuitos
elctricos y electrnicos que operan bajo rgimen de
conmutacin. El elemento bsico de los circuitos
lgicos digitales se llama compuerta lgica (logic
gate). Una compuerta lgica es un circuito electrnico
que se usa para realizar una funcin boleana.

Compuerta YES
En el siguiente ejemplo, se muestra un circuito
compuesto por una batera, un pulsador normalmente
abierto (A) y una ampolleta (Y):

2. Cuando est conectada la ampolleta luce.

Consideraremos como 1 cuando la ampolleta se
encuentre bajo esta condicin.
Estado de la ampolleta
No luce
Luce

Y
0
1

A partir de estas observaciones, podemos elaborar una

tabla que nos exprese qu estado asumir la ampolleta
ante los posibles estados en que se pueda encontrar el
interruptor:
A
0
1

Y
0
1

ste comportamiento podemos expresarlo en el lgebra

de Boole como:

Y=A

El smbolo usado en los circuito electrnicos digitales

para esta funcin se muestra en la siguiente figura y se
denomina compuerta YES:

Estableceremos que el interruptor puede asumir

solamente dos estados:

1. Cuando el interruptor est sin pulsar, ste se

encuentra abierto por lo que no conduce.
Consideraremos como 0 cuando el interruptor no
se encuentre sin presionar.

En la figura anterior, la letra A denota la entrada de

la compuerta y la letra Y denota la salida.

2. Cuando se pulsa el interruptor ste se cierra y se

establece la conduccin. Consideraremos como 1
cuando el interruptor se encuentre presionado.

Compuerta NOT

Estas dos condiciones las podramos expresar en la

siguiente tabla:
Estado del interruptor
Sin presionar
Presionado

A continuacin se presenta el circuito anterior pero

usando un pulsador normalmente cerrado:
A

A
0
1

Tambin la ampolleta puede asumir solamente dos

estados:

1. Cuando no est conectada la ampolleta no luce.

Consideraremos como 0 cuando la ampolleta se
encuentre bajo esta condicin.
Pgina 14 de 44

Continuaremos considerando que el interruptor sin

presionar equivale a que la variable A sea igual a 0
(A=0) y cuando est presionado la variable A sea
igual a 1 (A=1), pero el efecto que tiene sobre Y es
distinto. En efecto, mientras no presionemos el
interruptor, la ampolleta lucir y cuando lo
presionemos, la ampolleta no lucir.

Si elaboramos una tabla de verdad ante todos los

posibles combinaciones que puedan asumir los estados
de las variables A y B, verificaremos que el
comportamiento de este circuito es anlogo a la
operacin Booleana AND:
A
0
0
1
1

Si lo expresamos en una tabla de verdad obtendramos:

A
0
1

Y
1
0

ste comportamiento se expresa en el lgebra de Boole

como:

B
0
1
0
1

Y
0
0
0
1

La expresin algebraica de sta tabla es:

Y = A B

Y=A
El smbolo esquemtico electrnico para esta funcin
se muestra en la siguiente figura y se denomina
compuerta NOT:
A

El smbolo esquemtico electrnico se muestra en la

siguiente figura y se denomina compuerta AND:
A

Compuerta AND
En el siguiente circuito se encuentran dos pulsadores
normalmente
abiertos
conectados
en
serie.
Determinaremos cmo el comportamiento de este
circuito est asociado a una operacin del lgebra de
Boole:

La operacin AND se puede realizar con 2 o ms

variables. Como ejemplo, se muestra el siguiente
circuito, que contiene 3 contactos normalmente
abiertos:

B
B

C
Y

Analizando el circuito, verificaremos que la nica

posibilidad para lograr que luzca la ampolleta es que
ambos pulsadores se encuentren presionados, es decir
Y=1 cuando A=1 y B=1.

Pgina 15 de 44

La tabla de verdad que muestra el comportamiento del

circuito es:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Y
0
0
0
0
0
0
0
1

La siguiente figura muestra el smbolo de la compuerta

lgica AND de 3 entradas:
A
B
C

Algebraicamente expresaremos:

Y = A+ B
El smbolo electrnico se muestra en la siguiente figura
y se denomina compuerta OR:
A

Al igual que la operacin AND, la operacin OR puede

tener 2 o ms variables de entrada.
Como ejemplo se muestra un circuito con 3 contactos
normalmente abiertos en paralelo:

Compuerta OR
Un circuito con interruptores normalmente abierto
conectados en paralelo es equivalente a la operacin
OR del lgebra de Boole:
A

En este circuito se cumple que la salida Y ser igual a

1 cuando cualquiera o ambos interruptores se
encuentres presionados, por lo tanto su tabla de verdad
coincide con la funcin OR del lgebra de Boole:
A
0
0
1
1

B
0
1
0
1

Y
0
1
1
1

La tabla de verdad que muestra el comportamiento del

circuito es:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Y
0
1
1
1
1
1
1
1

La siguiente figura muestra el smbolo de la compuerta

lgica OR de 3 entradas:
A
B
C

Pgina 16 de 44

Compuertas lgicas derivadas

Mientras que las tres operaciones bsicas AND, OR y
NOT son suficientes para llevar a cabo todas las
posibles operaciones y funciones lgicas, algunas
combinaciones son muy usadas, a tal grado que han
recibido su propio nombre y smbolo lgico. stas
combinaciones de compuertas son NAND, NOR, XOR
y XNOR, y se detallan a continuacin:

El siguiente circuito lgico de contactos tiene el

comportamiento de una compuerta NAND:

Compuerta NAND
El smbolo de la compuerta NAND se muestra en la
siguiente figura:

Compuerta NOR

El smbolo de la compuerta NOR se muestra en la

siguiente figura:

La compuerta NAND tiene el comportamiento de una

compuerta AND cuya salida ha sido complementada.
Esto es lo que representa el crculo en el smbolo, por
lo tanto una compuerta NAND es equivalente a la
combinacin entre una compuerta AND y una
compuerta NOT, como se muestra en la siguiente
figura:
A

A B

A B

En forma anloga a la compuerta NAND, una

compuerta NOR equivale a la conexin entre una
compuerta OR y una compuerta NOT:

A+ B

A+ B

El comportamiento de la funcin NAND se expresa en

la siguiente tabla de verdad:
A
0
0
1
1

B
0
1
0
1

Y
1
1
1
0

La expresin algebraica de la compuerta NAND es:

El comportamiento de la funcin NOR se expresa en la

siguiente tabla de verdad:
A
0
0
1
1

B
0
1
0
1

Y
1
0
0
0

Y = A B

Pgina 17 de 44

El siguiente circuito lgico de contactos tiene el

comportamiento de una compuerta NOR:

Compuerta XNOR
A

El comportamiento de la funcin XOR se expresa en la

siguiente tabla de verdad:
Y

Compuerta XOR
El smbolo esquemtico de la compuerta OR exclusiva
simplemente XOR se muestra en la siguiente figura:

A
0
0
1
1

El comportamiento de la funcin XOR se expresa en la

siguiente tabla de verdad:
B
0
1
0
1

Y
0
1
1
0

La siguiente figura muestra un circuito de lgica de

contactos que realiza la funcin XOR:

B
0
1
0
1

Y
1
0
0
1

XNOR equivale a la conexin entre una compuerta

XOR y una compuerta NOT:
A

A
0
0
1
1

A B

A B

La siguiente figura muestra un circuito de lgica de

contactos que realiza la funcin XNOR:
A

Pgina 18 de 44

Lgica combinacional

AND dentro de OR

En los circuitos de lgica combinacional, la respuesta a

la salida de un circuito est en funcin de los estados
lgicos presentes en las entrada y de la funcin lgica
realizada.

Circuito en lgica de contactos:

A

A continuacin se muestran circuitos lgicos bsicos

que valen la pena reconocer para un mejor estudio de
los Sistemas Digitales:

OR dentro de AND
Circuito en lgica de contactos:
Expresin boleana:
A

Y = A B + C
Circuito lgico con compuertas:

A
A B

A B + C

B
C

Expresin boleana:

Tabla de verdad:

Y = ( A + B) C
Circuito lgico con compuertas:
A
A+ B

(A + B) C

Tabla de verdad:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

A+ B

( A + B) C

0
0
1
1
1
1
1
1

0
0
0
1
0
1
0
1

A B

A B + C

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
0
0
0
0
0
1
1

0
1
0
1
0
1
1
1

NOT dentro de AND

Circuito en lgica de contactos:
A

Pgina 19 de 44

Expresin boleana:

Compuertas lgicas comerciales

Y = A B

7408 Quad 2-input AND gate

Circuito lgico con compuertas:

A
A B

VCC=14, GND=7

Tabla de verdad:

A B

0
0
1
1

0
1
0
1

1
0
1
0

0
0
1
0

4081 Quad 2-input AND gate

NOT dentro de OR
Circuito en lgica de contactos:
A

VCC=14, GND=7

7432 Quad 2-input OR gate

VCC=14, GND=7

Expresin boleana:

Y = A+ B

4071 Quad 2-input OR gate

Circuito lgico con compuertas:

A

A+ B
B

Tabla de verdad:

VCC=14, GND=7

A+B

0
0
1
1

0
1
0
1

1
0
1
0

1
0
1
1
Pgina 20 de 44

7404 Hex inverter

7402 Quad 2-input NOR gate

VCC=14, GND=7
VCC=14, GND=7

4049 Hex inverter

4001 Quad 2-input NOR gate

VCC=14, GND=7

VCC=16, GND=8

7486 Quad 2-input XOR gate

7400 Quad 2-input NAND gate

VCC=14, GND=7

VCC=14, GND=7

4030 Quad 2-input XOR gate

4011 Quad 2-input NAND gate

VCC=14, GND=7
VCC=14, GND=7

Pgina 21 de 44

4077 Quad 2-input XOR gate

4078 8-input NOR gate

VCC=14, GND=7

VCC=14, GND=7

7411 Triple 3-input AND gate

4068 8-input NAND gate

VCC=14, GND=7

7410 Triple 3-input NAND gate

VCC=14, GND=7

VCC=14, GND=7

Equivalencias
Con el fin de reducir la cantidad de circuitos integrados
que conforman un circuito lgico, es vlido reemplazar
algunas compuertas por otras que puedan cumplir la
misma funcin. A continuacin se muestran algunas
equivalencias que son vlidas para considerar en el
diseo de circuitos lgicos digitales:
1.

(A B) C = A B C

2.

(A + B) + C = A + B + C

3.

A B B = A B

7421 Dual 4-input NAND gate

VCC=14, GND=7

4073 Quad 3-input AND gate

VCC=14, GND=7

Pgina 22 de 44

4.

A+ B+ B = A+ B

VCC

12. A + 1 = A

5.

1 A B = A B
VCC

6.

A+ B+1= A+ B

7.

1 A = A
VCC

8.

A0 = A

9.

A A = A

10. A + A = A

11. 1 A = A

Pgina 23 de 44

Mapa de Karnaugh maxterm de 4 variables

Mapas de Karnaugh
Los mapas de Karnaugh es un mtodo grfico para
simplificar ecuaciones de forma maxterm y minterm, a
partir de una tabla de verdad.

C+D

Mapa de Karnaugh minterm de 3 variables

C

A B
A B
A B
A B

C+D

C+D

Ejemplos de agrupaciones

Mapa de Karnaugh minterm de 4 variables

CD

C+D

A+ B
A+ B
A+ B
A+ B

CD

CD

CD

A B
A B
A B
A B

C
A+ B
A+ B
A+ B
A+ B

1
1

Mapa de Karnaugh maxterm de 3 variables

1
1

Pgina 24 de 44

Cdigos binarios

Ejemplo

Cdigo BCD

Convirtase el siguiente nmero binario en su

equivalente BCD:

Los nmeros BCD (Binary Coded Decimal) decimal

codificado en binario, son ampliamente usado en los
Sistemas Digitales con el fin de simplificar la
conversin e interpretacin de nmeros decimales
convertidos en binario y viceversa.

Conversin decimal a BCD

Para convertir un nmero decimal en BCD, se
reemplaza cada dgito decimal por 4 dgitos binarios
equivalentes de acuerdo a la siguiente tabla, de forma
anloga a la conversin de hexadecimal a binario.
Decimal
0
1
2
3
4
5
6
7
8
9

0
0
0
0
0
0
0
0
1
1

BCD
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0

0
1
0
1
0
1
0
1
0
1

Ntese que en la tabla anterior, no existen los binarios

1010, 1011, 1100, 1101, 1110 y 1111.

Ejemplo
Convirtase el nmero 6910 en su equivalente BCD:

6 9 10
0110 1001 BCD
Conversin de BCD a decimal
La conversin de un nmero BCD a decimal se realiza
en forma anloga a la conversin de un nmero binario
en hexadecimal, es decir: Se forman grupos de 4 bits y
luego se reemplaza cada grupo por un dgito decimal.

0001 1001 0110 1000 BCD

1 9 6 8 10
Ntese en el ejemplo, que si el grupo ms significativo
no completa 4 dgitos, ste se debe completar con
dgitos igual a cero.

Cdigo de Gray
Existen algunas situaciones dentro de los Sistemas
Digitales en donde es necesario que en una cuenta
binaria cambie un solo bit de estado entre nmeros
consecutivos. Esto no sucede al usar los nmeros
binarios estudiados hasta ahora. Como ejemplo, los
siguientes nmeros binarios son consecutivos pero
entre uno y otro existen 3 bits que cambian de estado:
00112 a 01002.
En el cdigo de Gray entre nmeros consecutivos
cambia de estado solamente un bit a la vez, como se
muestra en la siguiente tabla:

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Binario
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Gray
0 0
0 0
0 1
0 1
1 1
1 1
1 0
1 0
1 0
1 0
1 1
1 1
0 1
0 1
0 0
0 0

0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

Un ejemplo de aplicacin del cdigo de Gray es en el

Control de posicionamiento de mquinas motores, en
Pgina 25 de 44

donde un sistema de detectores llamados encoders

informan al Sistema de Control la posicin de la
mquina posicin angular de un servomotor.

Tabla de verdad
Inputs
A
B
L
L
L
H
H
L
H
H

Codificadores
74147 Decimal to BCD priority encoder

Outputs
Out1 Out2 Out3 Out4
H
L
L
L
L
H
L
L
L
L
H
L
L
L
L
H

7442 BCD to decimal decoder

Outputs

Inputs
1
H
X
X
X
X
X
X
X
X
L

2
H
X
X
X
X
X
X
X
L
H

3
H
X
X
X
X
X
X
L
H
H

4
H
X
X
X
X
X
L
H
H
H

5
H
X
X
X
X
L
H
H
H
H

6
H
X
X
X
L
H
H
H
H
H

7
H
X
X
L
H
H
H
H
H
H

8
H
X
L
H
H
H
H
H
H
H

9
H
L
H
H
H
H
H
H
H
H

D
H
L
L
H
H
H
H
H
H
H

C
H
H
H
L
L
L
L
H
H
H

Decodificadores
Decodificador bsico de 2 a 4 lneas
A

Out1

B
Out2
Out3

B
H
H
H
L
L
H
H
L
L
H

A
H
L
H
L
H
L
H
L
H
L

Tabla de verdad
BCD inputs
A3 A2 A1 A0 0
L
L
L
L L
L
L
L H H
L
L H L H
L
L H H H
L H L
L H
L H L H H
L H H L H
L H H H H
H L
L
L H
H L
L H H
H L H L H
H L H H H
H H L
L H
H H L H H
H H H L H
H H H H H

Decimal outputs
1
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H

2
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H

3
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H

4
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H

5
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H

6
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H

7
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H

8
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H

9
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H

Out4

Pgina 26 de 44

Decodificadores BCD a 7 segmentos

Tabla de verdad

Display de 7 segmentos
a
b

f
g
e

DISPLAY CTODO COMN

DISPLAY NODO COMN

g
COM

Pines de Control
COM

4511 BCD to 7 seg decoder/driver

BI (Blanking Input): Cuando esta entrada es activa

todos las salidas pasan a un nivel inactivo.
LT (Lamp Test): Cuando esta entrada es activa, todos
las salidas son activas.
LE (Latch Enable): Cuando esta entrada es inactiva, en
la salida permanecer el nmero decodificado que
estaba presente en la entrada en el instante en que LE
pasara de estado activo a inactivo.
Driver significa que las salidas son capaces de entregar
en sus salidas suficiente corriente para encender los
LEDs.

Pgina 27 de 44

Decodificador para display ctodo comn

LT (Lamp Test) Cuando esta entrada se activa, todos

los segmentos se encienden.
RBI (Ripple Blanking Input): Entrada para conexin en
cascada del Blanking Input. La utilidad consiste en no
encender los display que contienen ceros a la izquierda
del nmero.

Multiplexores
Multiplexor de 4 a 1 lneas
A
B
D1

Clculo de las resistencias

+ V VD
R=
ID
Si usamos valores prcticos como:

VD=1,5V.
ID=10mA.
entonces:

R = 100 ( +V 1,5 )

Out

D2
D3
D4

Tabla de funcionamiento
Entradas
A
B
0
0
0
1
1
0
1
1

Salidas
Out
D1
D2
D3
D4

Esquema equivalente al multiplexor

7447 BDC to 7 seg decoder/driver
(display nodo comn)

D1
D2
D3
D4

A
0
A
0

B
1

A
1

B
0

A
1

B
0

Out
B
1

Cronograma de una transmisin

Terminales de Control
BI (Blanking Input): Cuando esta entrada est activa,
todos los segmentos se apagan.

Pgina 28 de 44

Demultiplexores

B
D1

Demultiplexor de 1 a 4 lneas

D2
D3

D4

Out

D1

D
D1

D2

D3

D4

D2
D3
D4

Tabla de funcionamiento
Entradas
A
B
0
0
0
1
1
0
1
1

D1
D
0
0
0

Salidas
D2
D3
0
0
D
0
0
D
0
0

D4
0
0
0
D

74LS138 Decodificador / Demultiplexor de

3 a 8 lneas

74138 Diagrama interno

Pgina 29 de 44

74138 Tabla de funcionamiento

74154 Decodificador / Demultiplexor

Tabla de funcionamiento

Pgina 30 de 44

Circuitos comparadores

Circuitos sumadores

7485 Comparador de magnitud de 4 bits

Semisumador (Half-adder)
Half adder
A
B

Cout

Tabla de sumar 2 bits

A
B
Cout

0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
0

Circuito comparador de 8 bits

= A B
Cout = A B
Circuito lgico de un semisumador
A
B

Cout

Sumador completo (Full-adder)

A
0
0
0
0
1
1
1
1

Tabla de sumar 3 bits

B
Cin
Cout
0
0
0
0
1
0
1
0
0
1
1
1
0
0
0
0
1
1
1
0
1
1
1
1

0
1
1
0
1
0
0
1

Pgina 31 de 44

Circuito sumador completo

Circuito sumador de 8 bits

Full adder
Half adder
Cin

A
B

Half adder

A
B

A
B

Cout

Cout

Cout

Full adder
A
B
Cin

Cout

Circuito sumador de 4 bits

A3 B3

A2 B2

A1 B1

A0 B0

A B Cin

A B Cin

A B Cin

A B

FA
Cout
4

FA

FA

Cout

HA

Cout

Cout

Circuito subtractor de 4 bits

7483 4-Bit Full-adder.

10
8
3
1
11
7
4
16
13

A1
A2
A3
A4

1
2
3
4

B1
B2
B3
B4

Cout

14

6
2
15

Cin

A minus B =A plus B plus C

in

=A plus B plus

Pgina 32 de 44

Circuito sumador/subtractor de 4 bits

Control

Function

0
1

A plus B
A minus B

74181 Unidad aritmtica / lgica (ALU)

(Aritmetic Logic Unit)

Pgina 33 de 44

Flip-flops

Tabla de funcionamiento

Lgica combinacional y lgica secuencial

En los circuitos de lgica combinacional, los estados

que adquieren las salidas est en funcin de los estados
de las entradas y de la operacin realizada por el
circuito.
Dentro
de
los
circuitos
lgicos
combinacionales se encuentran los circuitos
comparadores,
sumadores,
codificadores,
decodificadores, multiplexores y demultiplexores entre
otros.

L
L
H
H

L
H
L
H

Qn
L
H
L

Qn

En los circuitos lgicos combinacionales se cumple

que para cierta combinacin de estados de entrada el
estado esperado en las salidas ser siempre igual.
En los circuitos lgicos secuenciales los estados en las
salidas no solo dependen de la combinacin de los
estados de las entradas y de la funcin realizada si no
que adems, depende de la secuencia en que estas
cambian de estado. Entonces, para una misma
combinacin de los estados de entrada, pueden existir
diferentes estados en las salidas. Todo depende de la
secuencia de cambios de los estados de las entradas.
Los flip-flops son los elementos fundamentales de la
lgica secuencial y son unidad bsica para formar los
circuitos contadores, registros y memorias.

Qn y Qn son los estados de Q y Q respectivamente,

antes de presentarse las condiciones indicadas.

Cronograma para un flip-flop SR NOR

S
R
Q

Flip-flop SR NAND
Circuito lgico
S

Flip-flop SR NOR
Circuito lgico

H
L
L

Accin
Memory
Reset
Set
Indeterminada

Smbolo lgico del flip-flop NAND

Tabla de funcionamiento
Smbolo lgico del flip-flop NOR

Accin

L
L

L
H

Qn
L

Qn
H

Reset

Memory

Indeterminada
Set

Cronograma para un flip-flop SR NAND

Pgina 34 de 44

Circuito lgico

PR

CLK

Q
R
CLR

Flip-flop SR sncrono
Este flip-flop permite conmutar las salidas solamente
con la presencia de una seal de sincronismo
denominada reloj clock (CLK).

Smbolo lgico
S
R

CLK

Smbolo lgico
S

CLK
R

Tabla de funcionamiento

CLK

Circuito lgico
S

PR
CLR

Tabla de funcionamiento
CLK

PR

CLR

Qn

Qn

Flip-flop tipo D

CLK

H
H

L
L

L
H

Qn
L

Qn
H

Qn

Qn

En el flip-flop tipo D (Data), con el flanco de la seal

de sincronismo, la salida Q adquirir el estado de la
entrada D.

Circuito lgico

Flip-flop SR sncrono con preset y clear

Este es un flip-flop SR sncrono al que se la han
incorporado dos nuevas entradas asncronas,
denominadas preset (PR) y clear (CLR). Con estas
nuevas entradas se puede setear resetear las
salidas en forma independiente de la seal de
sincronismo.

Smbolo lgico

Pgina 35 de 44

Tabla de funcionamiento

Tabla de funcionamiento

CLK

CLK

Accin

Qn

Qn

Qn

Qn

Memoria
Reset
Set
Toggle
Memoria
Memoria

Qn

Qn

Flip-flop J-K

Qn

Qn

Produciendo la realimentacin desde las salidas hasta

unas nuevas entradas en un flip-flop S-R sncrono, se
puede lograr que cuando ambas entradas (set y reset)
sean activas, no se produzca el estado no permitido (Q
y Q . Lo que sucede bajo estas condiciones de entrada,
es que las salidas adquieren los estados contrarios a los
que existan antes de presentarse estas condiciones.
Este modo de operar se denomina toggle.

Qn

Qn

Qn y Qn son los estados de Q y Q respectivamente,

antes del flanco ascendente de la entrada CLK.

4027 Dual edge triggered J-K flip-flop

En este flip-flop, la entrada set se denomina J y la

entrada reset K.

Smbolo lgico
J

7476 dual edge triggered J-K flip-flop

CLK
K

Tabla de funcionamiento
J

CLK

Qn

Qn

Qn

Qn

SD

CD

Qn

Qn

L
H
L
H
H
H
H

H
L
L
H
H
H
H

Flip-flop J-K disparado por flanco

El flip-flop J-K disparado por flanco (Edge triggered JK flip-flop) se aprovechan los retardos producidos por
la propagacin de las compuertas con que est
constituido para cambiar los estados de las salidas solo
con un flanco de la entrada de reloj.

Tabla de funcionamiento
J

X X
X X
X X
h h
l h
h l
l l

H
L
H

L
H
H
Qn
H
L

Qn

L
H
Qn

Qn

Operacin

Preset
Clear
Indeterminada
Toggle
Reset
Set
Memoria

Las letras con minscula (l, h) indican el estado de la

entrada referenciada en el instante anterior a la
transicin de alto a bajo de la seal de reloj.
Pgina 36 de 44

tendremos que por cada flanco descendente de Q0,

existir solo un cambio de estado.

Contadores
La operacin en el modo toggle del flip-flop J-K es
fundamental para el funcionamiento de los circuitos
denominados contadores, puesto que con esta manera
de conmutar se logra contar en binario los impulsos
del reloj y/o dividir frecuencia.
En el siguiente cronograma, se muestra la conmutacin
en la salida Q con los flancos del reloj , cuando un flipflop J-K est en el modo toggle (ntese que la entrada
de reloj es bajo activa por lo que la salida Q cambiar
con los flancos descendentes de CLK).
CLK
Q
1 ciclo de
CLK

1 ciclo de Q
2 ciclos de CLK

Del cronograma anterior se puede desprender que:

1. Las conmutaciones de Q slo se producen con el
flanco descendentes de CLK.
2. El perodo de la seal de salida Q tiene el doble de
tiempo que la seal de entrada CLK, por lo que la
salida Q tiene la mitad de la frecuencia que CLK.
3. Por cada dos ciclos de CLK solo se obtiene un
ciclo en la salida Q.
En el siguiente circuito se han conectado dos flip-flops
J-K en modo toggle y en cascada, es decir, la salida Q
del primero se conecta a la entrada CLK del segundo.
H

Q0

Q1

En la salida Q0, encontraremos que por cada flanco

descendente de la seal CLK, de entrada, se producir
solo un cambio de estado. La salida Q0 es la entrada
CLK del siguiente flip-flop por lo que en la salida Q1

CLK
Q0
Q1
0

Se puede completar una tabla con los estados de las

salidas en los diferentes perodos de la seal CLK:
Perodo
Entre instantes 0 y 1
Entre instantes 1 y 2
Entre instantes 2 y 3
Entre instantes 3 y 4
Entre instantes 4 y 5
Entre instantes 5 y 6
Entre instantes 6 y 7
Entre instantes 7 y 8
Entre instantes 8 y 9

Q1
L
L
H
H
L
L
H
H
L

Q0
L
H
L
H
L
H
L
H
L

Ntese que en cada perodo se presentan Q0 y Q1

como un nmero binario de dos bits que al siguiente
perodo se incrementa en 1. La cuenta se incrementa
hasta alcanzar el mximo con solo dos bits y luego se
reinicia desde cero, indefinidamente.
Esta forma de contar, donde la cuenta mxima
corresponde a todas las salidas en estado alto y luego la
cuenta es cero, se denomina cuenta natural.
En Q0 podemos encontrar la frecuencia del reloj
dividida en 2 y en Q1 est dividida por 4.
Conectando varios flip-flops J-K, en modo toggle en
cascada se logran los circuitos contadores, cuya cuenta
mxima depende de la cantidad de flip-flops que
contenga. Este tipo de contadores se denominan
contadores asncronos (ripple counters). Los
contadores asncronos, tienen limitaciones en la
velocidad de operacin y se caracterizan porque la
salida de un flip-flop J-K sirve como seal de reloj para
el siguiente. Esto produce latencias debidas a los
tiempos de propagacin de cada flip-flop que van en
aumento en la medida que aumenta la cantidad de flipflop utilizados, haciendo que aparezcan, en algunos
instantes, pulsos imprevistos (glitch) que no
corresponden a la cuenta correcta.
Pgina 37 de 44

Circuito interno equivalente de cada contador

Algunos ejemplos de stos son los TTL 7490, 7493,
74193 y los CMOS 4020, 4040 y 4518 entre otros.

La cuenta mxima en decimal que puede alcanzar un

contador se puede determinar mediante la siguiente
ecuacin:

C10 = 2n 1

Donde:
C10: es la cuenta mxima decimal.
n: es la cantidad de flip-flops que contiene el contador.

Se pueden conectar circuitos integrados contadores en

cascada con el fin de obtener cuentas superiores a la
que puede llegar un circuito por si solo.

Condensador de desacoplo
Cabe sealar que los circuitos integrados de lgica
secuencial como los flip-flops, contadores, registros de
desplazamientos y memorias entre otros, siempre
deben llevar en paralelo a sus terminales de
alimentacin, un capacitor de 100nF, para desacoplar
los ruidos que se puedan transmitir por los conductores
de la alimentacin.

CLK
EN

Q0

CLR

Q1

Q
CLR

Q2

CLR

Q3

CLR

4040 Contador binario asncrono

Contadores sncronos
En los contadores sncronos, la seal de reloj se aplica
simultneamente a cada flip-flop, siendo el tiempo de
propagacin igual en cada salida, permitiendo
frecuencias de reloj superiores a las que permiten los
contadores asncronos.

7493 Contador binario asncrono

Circuitos integrados contadores

4520 Doble contador binario asncrono

Pgina 38 de 44

Circuito interno equivalente

H

7490 Decade counter

Q

Q0

CLK0
CLR

Q1

Este circuito integrado contiene un flip-flop J-K que

solamente divide por 2 y otros 3 flip-flops J-K que
estn programados para dividir por 5. Normalmente se
juntan estos con el fin de obtener un contador decimal.

CLK1

MR1

CLR

Q2

CLR

MR2
Q

Q3

GND=10; VCC=5.

CLR

Contadores conectados en cascada

Contadores de dcadas
Los contadores de dcadas (decade counters) estn
programados para contar, con 4 bits, una dcada
decimal (0~9) o, que es lo mismo, una cuenta BCD.

Bsicamente, para ampliar la capacidad de un circuito

contador, basta con conectar dos o ms contadores
como se muestran en las siguientes figuras:

4518 Dual decade counter

Diagrama de tiempo
CLK
EN
Q0
Q1
Q2
Q3
0 1 2 3 4 5 6 7 8 9 0 1 2 3 4

Pgina 39 de 44

Los terminales reset se unen para formar una seal de

control reset en comn. La cascada se realiza
conectando el bit ms significativo del primer
contador, a la entrada de reloj del segundo contador. Se
pueden conectar tantos contadores como se necesite,
tomando en consideracin que al estar conectados en
cascada (ripple) se producirn mayores retardos de
propagacin que limitarn su funcionamiento con altas
frecuencias de reloj. Para evitar los problemas
mencionados anteriormente, se deben usar contadores
sncronos.

EJEMPLO:
El siguiente contador (4040) est programado para
contar hasta MSB1012 (510). La programacin se
realiza decodificando el numero MSB1102 (610)
mediante la utilizacin de una compuerta AND.

En la siguiente figura se muestran dos contadores BCD

conectados para contar hasta el nmero 9910. Ntese
como el bit ms significativo del dgito menos
significativo (LSD) es usado como entrada de reloj
para el siguiente contador.
Solo cuando Q2 y Q3 sean nivel alto, la salida de la
compuerta ser nivel alto y realizar un reset a IC1, por
lo que la cuenta siguiente ser cero, entonces la salida
de la compuerta ser nivel bajo. Esto nos dice que la
salida de compuerta ser nivel alto solo durante un
pequeo intervalo de tiempo y que su duracin
depende de los tiempos de propagacin de ambos
circuitos integrados.
En Q3 encontraremos un ciclo completo por cada 6
ciclos completos de la seal entrante de reloj.
Recuerde que el CI 4518 tiene una entrada alto-activa
de reloj y una entrada de habilitacin que es utilizada
como entrada de reloj bajo-activa.

Diagrama de tiempo
CLK
Q1

Programacin de contadores
La programacin de contadores es necesaria para el
funcionamiento
de
circuitos
como
relojes,
temporizadores y otros en donde es necesario dividir
frecuencia.

Q2
Q3
Cuenta

0 1 2 3 4 5 0 1 2 3 4 5 0 1 2

La idea es que la mxima cuenta del contador se

diferente (siempre menor) a la cuanta mxima de
acuerdo con la cantidad de flip-flops que contenga.
La programacin de contadores se realiza mediante la
decodificacin de un nmero con los bits de salida.
Este nmero debe ser una unidad mayor que el de la
cuenta a la que se requiere alcanzar.

Pgina 40 de 44

Contadores sncronos
74193 Sincronous Up/Down binary counter

GND=10; VCC=5.

Circuito lgico

Pgina 41 de 44

Este es un contador binario ascendente y descendente sncrono. La cuenta ascendente se produce cuando la seal de
reloj (clock) es aplicada en el terminal sealado como CPU (Count Pulse Up). La cuenta es descendente cuando la seal
de reloj se aplica en la entrada CPD (Count Pulse Down). Ambas entradas de sincronismo trabajan con la transicin de
bajo a alto de la seal de sincronismo, por lo que si es necesario mantenerlas inactivas se deben dejar en nivel bajo.
La entrada MR (Master Reset) es una entrada asncrona que limpia el contador, es decir que todas las salidas pasan a
nivel bajo.
La entrada PL (Parallel Load) es asncrona y realiza la "carga paralela" es decir que el nmero presente en las entradas
D0 a D3 es traspasado a las salidas Q0 a Q3 respectivamente. Esto se hace con el fin de poder contar a partir de un
nmero preestablecido en las entradas D0 a D3.
Las salidas TCU (Terminal Count Up) - que equivale a un carry- y TCD (Terminal Count Down)- que equivale a un
borrow- se usan para la conexin en cascada.
Tabla de funcionamiento

Diagrama de tiempo

Pgina 42 de 44

Conexin en cascada de 2 contadores reversibles

Con la conexin que se muestra a continuacin, se puede contar reversiblemente entre 010 y 25510. Si se desea contar
en BCD se pueden reemplazar los circuitos integrados por el 74192 (Sincronous Reversible Decimal Counter),
entonces la cuenta puede estar comprendida entre 0010 y 9910.

Pgina 43 de 44

Bibliografa
www.modelo.edu.mx/univ/virtech/prograc/cbyn01.htm
www.ulbrajp.com.br/~tecnobyte/sisnum1.htm
www.ing.ula.ve/~araujol/sd/clases/clases.htm
www.play-hookey.com/digital/basic_gates.html

Pgina 44 de 44