PRCTICA 2 ELECTRNICA DIGITAL Y MICROPROCESADORES

Introduccin al programa de simulacin Proteus

Nicole Pintos Cabrera N matrcula: 49576 A-302 GRUPO A

ndice
1. Objetivo de la prctica 2. Material necesario 3. Parte experimental

1. Objetivo de la prctica
El objetivo de esta prctica cosiste en familiarizarnos con el entorno de diseo ISIS Proteus con el fin de simular cualquier circuito electrnico para su posterior implementacin en la realidad.

2. Material necesario
Para realizar esta prctica hemos utilizado el entorno de diseo Proteus que se compone bsicamente, de cuatro mdulos diferenciados pero que trabajan conjuntamente. 1. Mdulo ISIS: sirve para capturar esquemas en Proteus permitiendo dibujar sobre un rea de trabajo el circuito o diseo que deseemos simular. 2. Mdulo VSM: es el mdulo (Virtual System Modelling-VSM) que permite simular nuestros proyectos. 3. Mdulo ProSPICE: La simulacin SPICE utiliza el estndar SPICE3f5 que, junto a un simulador digital rpido, proporciona una simulacin mixta de ms de 6000 modelos de componentes.
4.

Mdulo Ares: herramienta dedicada al diseo de placas de circuito impreso (PCB) para su posterior fabricacin.

3. Parte experimental
Se propone la realizacin de un sistema lgico con puertas como el de la siguiente figura, que permitir al alumno familiarizarse con el programa ISIS Proteus.

Los componentes a utilizar para la implementacin del circuito anterior son los que se adjunta en la Tabla, donde se indica tambin el nombre en Proteus.

ELEMENTO AND NOT XOR ENTRADA SALIDA

NOMBRE EN PROTEUS 7408 NOT 74LS386 LOGICSTATE LogicProbe BIG

Una vez realizado el circuito comprobar los resultados realizando la simulacin del circuito comprobndolo con la siguiente tabla de verdad:

TABLA DE VERDAD A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A=B 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

MAPA DE KARNAUGH A1 A0\B1 B0 00 01 11 10 00 1 0 0 0 01 0 1 0 0 11 0 0 1 0 10 0 0 0 1

F(A1, A0, B1, B0) = A1 A0 B1 B0 + A1 A0 B1 B0 + A1 A0 B1 B0 + A1 A0 B1 B0

Observando las siguientes imgenes podemos comprobar que los valores de la tabla de verdad son correctos.

Utilizando la funcin anterior y las dos siguientes realizar la simulacin correspondiente sin modificar las entradas. F2 = A1 B1 + (A1 F3 = A1 B1 + (A1 B1) A0 B0 B1) A0 B0

TABLA DE VERDAD A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 F2 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 F3 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0

MAPAS DE KARNAUGH F2 A1 A0\B1 B0 00 01 11 10 00 0 1 1 1 01 0 0 1 1 11 0 0 0 0 10 0 0 1 0

F2(A1, A0, B1, B0) = A1 B1 + A0 B1B0 + A1 A0 B0

F3 A1 A0\B1 B0 00 01 11 10 00 0 0 0 0 01 1 0 0 0 11 1 1 0 1 10 1 1 0 0

F3(A1, A0, B1, B0) = A0 B1 B0 + A1 B1 + A1 A0 B0

Observando las siguientes imgenes comprobamos que se cumple la tabla de verdad.