Professional Documents
Culture Documents
PCFG3:PCFG0
PCFG3:PCFG0
UTFPR Campus Curitiba Prof. Amauri Assef 3
Sinal analgico convertido em Sinal analgico PIC16F877A tenso ou condicionado corrente Condicionamento Transdutor A/D do sinal
Representao binria B0000 0000 B0000 0001 ... B1111 1111 Representao binria B00 0000 0000 B00 0000 0001 ... B11 1111 1111
7
5V 2,5V
255 X
X = 127,5 128
5V 2,5V
1023 X
X = 511,5 512
8
ADCS1:ADCS0: Seleo do clock de converso do A/D em conjunto com o ADCON1 00 - Fosc/2 01 - Fosc/8 10 - Fosc/32 11 Frc (clock derivado do oscilador interno RC) CHS2:CHS0: Seleo do canal analgico 000 canal 0 (AN0) 001 canal 1 (AN1) 010 canal 2 (AN2) 011 canal 3 (AN3) 100 canal 4 (AN4) 101 canal 5 (AN5) 110 canal 6 (AN6) 111 canal 7 (AN7)
GO//DONE: Bit de status da converso A/D 0 conversor A/D em espera 1 converso A/D em progresso (setar este bit para iniciar converso) ADON: Bit para ligar o mdulo A/D 0 converso A/D desligado 1 conversor A/D ligado
10
ADFM: Seleo do formato do resultado do A/D 0 justificado esquerda 1 justificado direita ADCS2: Seleo do clock em conjunto com os bits ADCS1: ADCS0 do registradorADCON0
11
12
13
14
X1 C2
15pF CRYSTAL 13 14 2 3 4 5 6 7 8 9 10
U1
OSC1/CLKIN OSC2/CLKOUT RB0/INT RB1 RB2 RB3/PGM RB4 RB5 RB6/PGC RB7/PGD 33 34 35 36 37 38 39 40 15 16 17 18 23 24 25 26 19 20 21 22 27 28 29 30 CH_1 CH_2
ADC_POT ADC_LM35
R9
10k CH_1 CH_2
R10
10k
VDD
RV1
50%
VDD
ADC_POT
R11
1k 10k
RA0/AN0 RA1/AN1 RA2/AN2/VREF-/CVREF RA3/AN3/VREF+ RA4/T0CKI/C1OUT RA5/AN4/SS/C2OUT RC0/T1OSO/T1CKI RE0/AN5/RD RC1/T1OSI/CCP2 RE1/AN6/WR RC2/CCP1 RE2/AN7/CS RC3/SCK/SCL RC4/SDI/SDA MCLR/Vpp/THV RC5/SDO RC6/TX/CK RC7/RX/DT RD0/PSP0 RD1/PSP1 RD2/PSP2 RD3/PSP3 RD4/PSP4 RD5/PSP5 RD6/PSP6 RD7/PSP7 PIC16F877A
VDD
U2
27.0 2 ADC_LM35
R1
330
R2
330
R3
330
R4
330
R5
330
R6
330
R7
330
R8
330
VOUT
LM35
D1
D2
D3
D4
D5
D6
D7
D8
15