DISEO DE AMPLIFICADORES DISCRETOS MULTIETAPA CON AYUDA

DE SPICE/SIMETRIX
I. Disear un amplificador que cumpla con las siguientes especificaciones:
Parmetros de diseo
Amplificador
Rin []
>2k
Rout []
50
|Av|
190 V/V
Bw
>1MHz
fL
<100Hz
Tabla 1. Parmetros de diseo del amplificador
La fuente de seal de pequea seal, tiene una impedancia de salida de Rsig=50 y la alimentacin
VCC=+12V.
SOLUCIN
De acuerdo a los valores pedidos en la tabla 1, una combinacin vlida de amplificadores en cascada
para lograr dichas especificaciones puede ser Emisor Comn (EC) y Colector Comn (CC), como se
muestra en la figura 1.

Figura 1. Amplificador Emisor Comn + Colector Comn. (EC-CC)

La expresin para cada uno de los parmetros pedidos en el amplificador es:

R in= R 1R 2r 1 r 1
R out = R E21/ g m21/ g m2
Ri
RL
A V = AV0
AV02
A V0
Ri Ro
R L R o
BW f H = f p f p f p f p f C
f L= f p f p f p f p
1

Las aproximaciones realizadas implican, en cada ecuacin, relaciones entre las variables que debern
cumplirse y mantenerse en el procedimiento de diseo. Por ejemplo, para la ganancia se ha supuesto
que la impedancia de entrada de la segunda etapa CC es mayor que la resistencia de entrada de la
Ri
1 . Lo
primera etapa EC, por tanto el divisor de tensin en la salida tiende a uno, esto es:
Ri R o
mismo ocurre con el divisor de tensin en la salida, de tal forma que la ganancia total del amplificador
se aproxima a la ganancia del EC.
En cuanto a las frecuencias de corte superior, sabemos que el polo dominante del amplificador est
determinado por el polo dominante del EC, el cual depende del capacitor de transmisin C .
Estas ecuaciones establecen los puntos de partida y lmites superiores e inferiores para los elementos y
voltajes/corrientes del circuito.
1

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince

Criterios para los valores iniciales y condiciones a cumplir:

V T
=
2k
g m1 I CQ
Si asumimos un valor de del transistor implicar que la corriente de polarizacin en el EC
V T
debe tener un lmite mximo de: I CQ
.
Rin
Suponiendo un valor de =420 entonces: ICQ < 5.25mA

Resistencia de entrada:

Resistencia de salida:

R in r 1=

R out =1/ g m2 50
I CQ

Esta condicin implicar que la corriente de polarizacin en el CC es:

Ganancia: | AV |= g m1 RC =190
De aqu se obtiene una relacin inversa entre la corriente de colector en el punto de polarizacin
V T | AV | 4.75
=
y la resistencia de Colector: I CQ=
RC
RC
1
Ancho de Banda: B W f H f C = [ R R R R 1 g R R ]C 1MHz
o
i
sig
in
m o
i

El polo dominante del amplificador est determinado principalmente por la etapa EC. En dicha
etapa, el polo dominante est dado por:
1
1
H
=
RC | AV0 | R sig C 1 g m R sig R C C
Mas adelante se detallan expresiones ms exactas para todos los polos del circuito y se realizan
clculos que confirman la afirmacin hecha aqu.
Las aproximaciones realizadas permiten exponer el hecho de que el ancho de banda tiene una
dependencia inversa de la resistencia de colector, de la resistencia de salida de la fuente de
seal, de la corriente de colector en DC y del valor de la capacitancia de transmisin calculada
en dicho punto. La condicin impuesta para el ancho de banda implicar:
6
V
1
1
10
I CQ
1 T =
1 mA
R sig 2 2 R C C
2 R C C B W
El primer trmino de la ecuacin debe ser mayor que uno para que el punto de polarizacin se
encuentre en regin activa. Como C1 tpicamente es del orden de pico-faradios y RC del orden
de kilo-Ohms, entonces re-escribiendo la ecuacin en la forma:
3
1
10
I CQ
1 mA se puede ver claramente que para valores tpicos de
2 2 R C [ K ]C [ pF ]
1

RC y C el primer trmino es mayor a uno y la corriente es positiva estableciendo un lmite alto.

Frecuencia de corte inferior: f L = f p f p f p f p 100Hz
La frecuencia de corte en baja frecuencia, depende de los capacitores externos de acople. Los
polos dominantes en el EC y CC que determinan la respuesta en frecuencia son:
g
1
1
p EC =
m1 y p CC =
R E1/ g m1 C E C E
R L 1/ g m2 C 3
El polo dominante en el EC es mayor que el correspondiente en el CC, por tanto es el que
determina la fL. Esto impone un lmite bajo para la corriente de colector:
I CQ f L V T C E =2.5C E
Mallas de voltaje/corriente DC en el circuito y curvas caractersticas de los transistores:
La topologa de los amplificadores usados, imponen mallas de voltaje/corriente sobre los
elementos circuitales determinando un conjunto de puntos vlidos y posibles de corriente de
colector sobre las curvas caractersticas del transistor cuando ste est en operacin con seal.
Para el caso del EC, realizando una malla en la salida, obtenemos la recta de carga:
V CEQ =V CC RC R E I CQ . Esto nos determina una corriente DC en el colector:
1

VT
=0.5mA
R out

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince

V CC V CEQ
. Los valores de RC y RE deben ser tales que la corriente y voltaje colectorR C R E
emisor se localicen sobre la curva caracterstica del transistor dado para el diseo.
I CQ=

Como puede verse, algunos criterios establecen lmites sobre ICQ ms restrictivos que otros y en la
dependencia de ellos estn presentes los parmetros RC, RE, C , CE y VCEQ . La interseccin de todos
los criterios determina la solucin para la polarizacin del amplificador.
POLARIZACIN:
El transistor usado es el Q2N3904, cuyo modelo en SPICE es:

.model Q2N3904 NPN(Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=416.4 Ne=1.259

+
Ise=6.734f Ikf=66.78m Xtb=1.5 Br=.7371 Nc=2 Isc=0 Ikr=0 Rc=1
+
Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75
+
Tr=239.5n Tf=301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)

Curvas caractersticas del transistor.

Usando SPICE/SIMETRIX Realizamos una simulacin para graficar las curvas caractersticas del
transistor.

Curvas caractersticas del Q2N3904

Emisor Comn (EC):

De las curvas, tenemos que para trabajar en regin activa podemos establecer una corriente de
polarizacin de IC = 2,7mA, IB=17uA, con un VCE=VCC/2 =7,5V, lo cual nos garantiza la resistencia de
entrada pedida en el amplificador. Como se pide una Rin>2K, y tenemos que: R in =R1 // R 2 // r 1
IC
En el punto de polarizacin escogido, tenemos que g m = =0,11 A /V y tomando =400
VT

aproximado del modelo, calculamos: g m =0,1 A /V r = =400 /0,1=4k , entonces debemos

gm
tomar R1//R2>4K. Podemos escoger R1=R2=200K.
Por otro lado, el voltaje en la base es:
R V
V BB= 2 CC =V CC /2=7,5 V y en el emisor, tenemos: V BE =V BB R E I E
R 1R 2
V BB V BE V BBV BE 7,50,7

=
=2,52 K . RE puede ser menor que este valor
Con lo cual: R E =
IE
IC
2,7 m
para que la juntura est directamente polarizada.
La recta de carga es: V CE =V CC R C R E I C . Si queremos fijar el punto de operacin Q en la
mitad de la lnea de carga entonces, tenemos que:
Universidad de Antioquia-Departamento de Ingeniera Electrnica
Adrin Montoya Lince

I Cmax =2I C =

V CC
R C R E

De donde:

RC =

V CC
R E =258
2IC

Ahora, el clculo de RC depender de la ganancia pedida:

Av=g m RC =

IC
R
VT C

| Av |
=1,9 k
gm
Esto implica cambiar la pendiente de la recta de carga, de tal forma que la excursin no ser del todo
V CC
=3,3 mA .
simtrica. La corriente mxima que se alcanzar en este caso ser: I Cmax =
RC R E
La escogencia de ste valor para RC determina tambin el ancho de banda, y ste a su vez depende de
C calculado en el punto de polarizacin. Por tanto, vamos a tomar el valor de RC encontrado como
punto de partida, para luego, si es necesario, cambiar su valor a fin de que se ajuste al ancho de bando
pedido.
Por lo tanto, para la ganancia pedida:

RC =

Con esto, podemos escoger los valores as: R1=R2=200k, RE=2k y RC=2k .
Colector Comn (CC):
Este amplificador nos sirve como etapa de aislamiento para garantizar la impedancia de salida de 50
y por tanto podemos tomar los mismos valores encontrados en el EC. La impedancia de salida ser:
R out = R E2 // R L // 1/ g m21/ g m2=10
Sin embargo, la corriente de colector en esta etapa ser mayor debido a que no hay resistencia de
colector y por tanto Rout ser menor de lo calculado.
Estos valores sern el punto de partida para el ajuste por simulacin.
Realizando una simulacin en el punto de operacin (.OP) con los valores anteriores, obtenemos los
siguientes resultados:
*********************************************
* AMPLIFICADOR DE DOS ETAPAS EC-CC
*
*
Por: Adrian Montoya Lince *
*
Universidad de Antioquia *
*
semestre 2006-1
*
**********************************************
*
VALORES DE COMPONENTES
*
**********************************************
.PARAM VCC=15
.PARAM Vsig=1m f=1k Rsig=50
.PARAM C1=1 C2=1 CE=1 C3=1
.PARAM R1=200k R2={R1} RC=2k RE=2k
.PARAM RL=50
*-------- CIRCUITO-------------------------------------------*
V1 vi 0 AC 1 0 Sine(0 {Vsig} {f} 0 0)
V2 VCC 0 {VCC}
R1 VCC Q1_C {RC}
R2 VCC R2_N {R1}
R3 R2_N 0 {R2}
R4 Q1_E 0 {RE}
R5 R8_N 0 {R2}
R6 vo 0 {RL}
R8 VCC R8_N {R1}
R9 C3_N vi {Rsig}
R10 R10_P 0 {RE}
Q1 Q1_C R2_N Q1_E 0 Q2N3904
Q2 VCC R8_N R10_P 0 Q2N3904
C1 vo R10_P {C2}
C2 R8_N Q1_C {C2}
C3 R2_N C3_N {C1}
C4 Q1_E 0 {CE}
*------------------------------------------------------------------*
.OP

El anlisis en el punto de operacin arroja los

siguientes resultados:
Operating point for devices of type BJT
===================================
Instance:
Q1
Q2
Using model:
Q2N3904
Q2N3904
BF(t)
416.4
416.4
cqbc
2.055087068p
1.644817151p
cqbe
35.37657268p
35.82744625p
ft
430.42843Meg
431.77078Meg
gm
95.67458265m
97.19613021m
Ibase
16.52934713u
15.82350608u
Icoll
2.56231204m
2.598962668m
VAF(t)
74.03
74.03
vbc
-4.025913614 9.07990988
vbe
689.2172194m
687.9188097m

De aqu obtenemos las capacitancias del modelo en pequea seal:

c u1=2,05 pF , c u2=1,65 pF , c 1=35,38 pF , c 2=35,83 pF

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince

CLCULOS DE RESPUESTA EN FRECUENCIA.

Respuesta en Alta frecuencia:
La fH estar determinada por las capacitancias internas de los transistores (calculada en el punto de
operacin) y las resistencias equivalentes en pequea seal, que sern nuestro objeto de diseo.
Recordemos que, las frecuencias de corte para el EC, son:

Y para el CC:

p1=

1
R sigR ith C

p2=

1
[ RothR LR sigRith 1g m R othR L]C u

1
R R R LR E
r i sig B
C
1g m R LR E
1
p2=
R sigR ith C u
Usando el mtodo de constantes de tiempo de circuito abierto, tenemos 4 polos con 4 resistencias
equivalentes (despreciando ro):
R 1 =R B 1r 1R s i g =R 1R 2r 1R s i gR s i g
R u 1 =R o u t 1 g m 1 R o u t R B 1r 1R s i g c o n : R o u t=R C 1R B[r 2 2 1 R E 2R L ]R C 1
R C R LR E 2
R 2 =r 2
1 g m 2 R LR E 2
r R BR C 1
R u 2 =R C 1R E
R C 1
1
Con los datos anteriores, obtenemos:
R 150 y c 1=35,38 pF f p1 =89,97 MHz
R u112k y c u1 =2,05 pF f p2=6,5 MHz
R 2300 y c 2=35.83pF f p3 =14,81 MHz
R u2 =2k y c u2=1,56 pF f p4 =48.23MHz
f H = f p f p f p f p =3.95MHz
Como es de esperarse, la frecuencia de corte superior esta dominada por la frecuencia de corte de la
primera etapa EC. La mayor influencia del polo superior esta determinada por la variacin de Ru1 ,
entonces en simulacin ajustaremos el valor de RC y la polarizacin dejando RB constante.
p1=

Respuesta en Baja frecuencia:

La fL est determinada por los capacitores de acople que sern escogidos para cumplir con las
especificaciones del diseo.
Recordemos que los polos dominantes de baja frecuencia para el EC y el CC son respectivamente:
g
1
p1 EC =
m1
R E1/ g m1 C E C E
1
p2CC =
R L 1/ g m2 C 3
gm
=159uF C 3=26,52 uF
Con lo cual: C E=
2 f L
Y los capacitores C1 y C2 se pueden escoger de valores menores a los calculados.
Finalmente el circuito nos queda:
R1=R2=200k, RE1=RE2= 2k, RC=2k, RL=50.
C1=C2=10u, CE=160uF y C3=30uF.
Universidad de Antioquia-Departamento de Ingeniera Electrnica
Adrin Montoya Lince

SIMULACIN:
Realizando la primera simulacin de anlisis temporales y en frecuencia, obtenemos los siguientes
resultados:

Seales de entrada/salida en el tiempo

Ganancia vrs. frecuencia

Impedancia de entrada*

Impedancia de salida *

* Estas grfica slo se pueden obtener de esta manera en SIMETRIX mediante el anlisis .TF
Como se puede observar en las grficas y en la tabla 2, el amplificador an no cumple con las
especificaciones impuestas, por tanto es necesario realizar ajustes en los componentes.
Parmetros de diseo
Amplificador
Rin []
1,8K
Rout []
14,3
|Av|
121 V/V
fH
4.57MHz
fL
136Hz
Tabla 2. Primeros resultados de diseo del amplificador

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince

AJUSTE DE COMPONENTES:
Para mejorar la respuesta en baja frecuencia obtenida (136Hz), aumentamos los capacitores CE=200uF
y C3=50uF. La frecuencia de corte superior en alta frecuencia (4.57MHz) es mayor al valor calculado
previamente mediante el mtodo de constantes, pero la ganancia encontrada es menor (121V/V). Al
aumentar sta, se espera que el ancho de banda disminuya, por lo tanto existir un compromiso entre
RC y el BW.
En cuanto a las impedancias se observa que la impedancia de entrada adquiere un valor en DC
aproximado de 76,34K y en banda media tiene un valor aproximado de 1.8K (un poco menor del
diseado) y por esta razn podemos aumentar el valor a R1=R2=500K y disminuir levemente la gm. La
impedancia de salida tiene un valor en baja frecuencia de 50 y luego disminuye en banda media a
14,3 que es menor de lo pedido y levemente mayor (10) de lo calculado en el punto de operacin.
Aumento de Ganancia:
La ganancia del circuito depende de RC y la polarizacin, por lo tanto vamos a realizar un barrido
paramtrico desde 2k a 10K para los anlisis .TRAN y .AC
Cdigo en SIMETRIX:
Cdigo en SPICE:

.TRAN 10u 8m 0 10u SWEEP PARAM=RC LIN 5 2k 10k

.AC DEC 50 1 500Meg SWEEP PARAM=RC LIN 5 2k 10k
.TRAN 10u 8m 0 10u
.AC DEC 50 1 500Meg
.STEP LIN PARAM RC 2k 10k 2k

Resultados:

Ganancia en el tiempo y frecuencia para varios valores de RC

Con RC=2K se obtiene una mayor ganancia, para los otros valores la seal no excursiona
simtricamente y se deforma en su parte negativa.
Para optimizar la Ganancia, tomando R1=R2=500K, hacemos un barrido de 50 valores de RC entre 1K y
10K y usamos la Goal function Maximum(vo) que retorna el valor mximo de la variable vo para la
variacin de RC.
Cdigo en SIMETRIX:

.AC DEC 50 1 500Meg SWEEP PARAM=RC LIN 50 1k 10k

Cdigo en SPICE:

.AC DEC 50 1 500Meg

La Goal fuction se ejecuta con la opcin de Performance Analisys: Maximum (vo)

.STEP LIN PARAM RC 1k 10k 0.2k

La Goal fuction se ejecuta en el PROBE con la opcin de Performance Analisys: Max(vo)

Con esto tenemos:

Universidad de Antioquia-Departamento de Ingeniera Electrnica
Adrin Montoya Lince

Variacin de ganancia con RC. Goal Function: Maximum(vo)

El mximo valor de ganancia Av=182 se obtiene con RC=6K.

Relacin Ancho de Banda - Ganancia
Para observar la variacin del Ancho de Banda con respecto a la Ganancia del amplificador, usamos la
Goal Function: BPBW (vo,3) en SIMETRIX o Bandwidth(vo,3) en SPICE de donde se observa que
para un valor de RC=6k se obtiene un ancho de banda de 1.62MHz que cumple con las especificaciones
pedidas.

Variacin del ancho de Banda RC. Goal Function: BPBW(vo)

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince

Optimizacin de la Ganancia y seal de salida

Dejamos RC=6K y ahora debemos variar RE1 para llegar al valor de ganancia pedido.

Variacin de ganancia con RE1. Goal Function: Maximum(vo)

Como puede verse con RE1=2K se obtiene la mxima ganancia (186 V/V). Sin embargo con estos
valores se tiene una seal asimtrica, esto es debido a la segunda etapa CC. Para mejorar la seal es
necesario bajar el valor de RE2. Para esto, escogemos un valor de RE2 que produzca el mnimo nivel DC
a la salida y la mxima ganancia.
Realizando un barrido paramtrico de 50 valores de RE2 entre 100 y 2K, para una anlisis en el tiempo.
Cdigo en SIMETRIX:

.TRAN 10u 8m 0 10u SWEEP PARAM=RE2 LIN 50 100 2k

Cdigo en SPICE:

.TRAN 10u 8m 0 10u

.STEP LIN PARAM RE2 100 2k 38

Obtenemos lo siguientes resultados:

Nivel DC a la salida vrs RE2.

Voltaje de salida en el tiempo con variacin de RE2

Goal Function: mean(vo)

Y para la Ganancia, con un anlisis en frecuencia.

Cdigo en SIMETRIX:

.AC DEC 50 1 500Meg SWEEP PARAM=RE2 LIN 50 100 2k

Cdigo en SPICE:

.AC DEC 50 1 500Meg

.STEP LIN PARAM RE2 100 2k 38
Universidad de Antioquia-Departamento de Ingeniera Electrnica
Adrin Montoya Lince

Variacin de ganancia con RE2. Goal Function: Maximum(vo)

De aqu escogemos RE2=500, con la cual obtenemos una ganancia de 194V/V que cumple con las
especificaciones impuestas inicialmente.
Finalmente el circuito nos queda:
R1=R2=500k, RE1=2k, RC=6k, RE2= 500, RL=50.
C1=C2=10uF, CE=200uF y C3=100uF.

Circuito final en SIMETRIX

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince

Los resultados finales son:

Operating point for devices of type BJT

=======================================
Instance:
Q1
Q2
Using model:
Q2N3904
Q2N3904
BF(t)
416.4
416.4
CJC(t)
3.638p
3.638p
CJE(t)
4.493p
4.493p
cqbc
3.938160057p
1.499173539p
cqbe
27.0290506p
45.97898052p
ft
400.80175Meg
452.7637Meg
gm
68.0675742m
130.800921m
Ibase
12.71091802u
20.11771812u
Icoll
1.807665351m
3.530514095m
Iemit
-1.82037627m
-3.55063181m
VAF(t)
74.03
74.03
vbc
169.9431557m
-12.52610019
vbe
681.3908499m
695.0533874m

Seales de entrada/salida en el tiempo

Ganancia vrs. frecuencia

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince

Impedancia de entrada

Impedancia de salida

Como puede verse, se obtienen los siguiente resultados:

Parmetros
Rin []
Rout []
|Av|
Bw
fL

Amplificador
Diseado
2.4k
19.46
194 V/V
1.66MHz
62.37Hz

Amplificador
Pedido
>2k
50
190V/V
>1MHz
<100Hz

Universidad de Antioquia-Departamento de Ingeniera Electrnica

Adrin Montoya Lince