INFORME DE PREVIO EXPERIENCIA N 4

(Contador Asncrono)

Asignatura: Laboratorio de Sistemas Digitales Docente: Ing. Nez Carrillo, Ricardo Humberto Alumno: Bassallo Len, Renzo Gianpierre. Ciclo: VI Turno: Noche

2013

UNIVERSIDAD INCA GARCILASO DE LA VEGA FACULTAD DE INGENIERIA DE SISTEMAS Y TELECOMUNICACIONES LABORATORIO DE CIRCUITOS DIGITALES EXPERIENCIA N 4 CONTADOR ASINCRONO
I. OBJETIVO
Implementar un contador binario de 4 bits con 4 flip-flops tipo JK maestro-esclavo.

II. MATERIAL Y EQUIPO

1 Circuito integrado 7473. 4 Resistencia de 220. 4 Diodo led. Fuente de Alimentacin. Generador de funciones. Osciloscopio.

III. INFORME PREVIO

1. Efectuar la tabla de la verdad de un flip-flop tipo JK y de un flip-flop tipo T. a) TIPO JK
J 0 0 1 1 K 0 1 0 1 0 1 Qn+1

b) TIPO T
T 0 1 Qn+1

2.

Cmo se convierte un FF tipo JK en uno tipo T?

Se desea tener un flip-flop T a partir de un JK, haremos entonces la tabla caracterstica y la tabla de excitacin de ambos: T 0 0 1 1 Q 0 1 0 1 Q* 0 0 1 1 J 0 X 1 X K X 0 X 1

Para J:

- Para K:

J=T Se obtiene la siguiente configuracin:

K=T

3.

Estudiar el funcionamiento del integrado 7473 que contiene dos flip-flop independientes tipo JK maestro-esclavo con opcin de "clear".
El C.I. 7473 contiene dos biestables de tipo J-K Master-Slave disparado por flanco de bajada. La constitucin interna de cada uno de ellos se aproxima al modelo mostrado:

Este circuito posee dos entradas de datos (J-K), y una entrada de reloj, independiente para cada biestable. Las salidas son complementarias. Los datos de las entradas son procesados despus de un impulso completo de reloj. Mientras este permanece en nivel bajo el Slave est incomunicado del Master. En la transicin positiva de reloj los datos de J y K se transfieren al master. En la transicin negativa del reloj la informacin del Master pasa al Slave. Los estados lgicos de las entradas J y K debe mantenerse constantes mientras la seal de reloj permanece en nivel alto. Los datos se transfieren a la salida en el flanco de bajada de la seal de Reloj. Aplicando un nivel bajo a la entrada clear (clr) la salida Q se pondr a nivel bajo, independientemente del valor de las otras entradas.

4.

Cuntos flip-flops hay en un chip 7473?

Como ya se mencion y como se puede ver en la imagen anterior son 2 flip-flops del tipo J K que contiene este circuito integrado.

5.

Cul es el pin de Vcc?

El pin del Vcc es el pin # 4.

6.

Cul es el pin de tierra?

El pin del GND o tierra es el pin # 11.

7.

Cules son los pines de CLEAR?

El pin # 2 y el pin # 6 corresponden a los clear de cada flip flop que contiene este circuito integrado 7473, estos clear son independientes.

8.

Cules son los de las salidas Q?

Para un flip flop la salida Q es el pin # 12 y su negado es el pin # 13 y para el otro flip flop la salida Q es el pin # 9 y su negado es el pin # 8.

9.

Cules son los de las entradas J?

Los pines # 14 y 7 son las entradas J para el flip flop 1 y 2 respectivamente.

10. Cules son los de las entradas K?

Los pines # 3 y 10 son las entradas K para el flip flop 1 y 2 respectivamente.

11. Cmo se resetean a cero los FF, con un 1 o con un 0 en la entrada de CLEAR?
Aplicando un nivel bajo, es decir un 0 lgico a la entrada clear (clr) la salida Q se pondr a nivel bajo, independientemente del valor de las otras entradas J y K.

12. Se va a disear un circuito contador binario tipo "ripple" de 4 bits. Para ello se necesitan 4 flips-flops tipo T que pueden obtenerse de 4 flip-flops tipo JK (dos integrados 7473). La forma de conectar los flip-flops se muestra en la figura.(Los nmeros corresponden a los pines de cada chip)
R1 220 R2 220 R3 220 R4 220 D1 LED D2 LED D3 LED D4 LED

U1A 14 CLOCK1 J

U1B Q 12 7 5 Q 13 10 J

U2A Q 9 14 1 Q 8 3 J

U2B Q 12 7 5 Q 13 10 J

VCC

VCC

VCC

VCC

9 V1 5Vdc

S1

1 3

CLK

CLK

CLK

CLK K

GND CLR

GND CLR

GND CLR

GND CLR

11 2

11 6

11 2

74LS73A

74LS73A

74LS73A

11 6

74LS73A

13. Completar el siguiente diagrama de tiempo en el que aparecen las seales Clock, Q0, Q1, Q2, Q3 y visualizar el valor de la cuenta.

14. Cul es el bit menos significativo?

El bit menos significativo es el que representa Q0, pues cambia constantemente de 0 a 1

15. Cundo encienden los leds, cuando Q = 0 o cuando Q = 1?

Segn el grfico, los leds deberan encender cuando la salida Q est en 1, pues luego de estas salidas estn conectadas las resistencias de proteccin al led y luego est conectado al nodo y el ctodo est conectado a tierra, de esta forma cuando existe este 1 lgico excitara al led y emite la luz.

16. Si en lugar de utilizar la salida Q para encender los leds, se utiliza la salida , indique la forma de conexin mostrando claramente la polaridad del led. dibuje el led en la forma como lo conectara.
El circuito quedar de la siguiente manera: