CORE51: HOJAS DE DATOS PARA LA REALIZACIN DE PARCIALES DE INFORMATICA II

Interrupcione
IE: Interrupt Enable Register (Direccionable por bit)
EA !IE"#$: Deshabilita todas las interrupciones si EA = 0. Si EA = 1
se deber habilitar cada uente de interrupci!n indi"idual.
IE"% e IE"%: Reser"ado para uturos usos.
ES !IE"&$: #abilita $ deshabilita la interrupci!n del %uerto Serie.
ET1 !IE"'$: #abilita $ deshab. la interrupci!n por o"erlo& del 'i(er1.
E(1 !IE")$: #abilita $ deshabilita la interrupci!n e)terna 1.
ET* !IE"1$: #abilita $ deshab. la interrupci!n por o"erlo& del 'i(er0.
E(* !IE"*$: #abilita $ deshabilita la interrupci!n e)terna 0.
IP: Interrupt Priorit+ Re,iter !Direccion-./e por .it$
Si el correspondiente bit est en 0 la prioridad de su interrupci!n asociada
ser ba*a+ en caso contrario ser de prioridad alta
Ti0er
TMOD: Ti0er Mo1e Contro/ Re,iter !No 1ireccion-./e por .it$
2ATE: ,uando -A'E = 1 se habilitar el contador por
(edio de I.')+
#ard&are ,ontrol. Si -A'E = 0 se habilitar el contador por (edio de
'R)+ Sot&are ,ontrol.
C3T: Si ,/' = 0 se selecciona la operaci!n de 'i(er (,uenta pulsos del osc
int)+ si ,/' = 1 se selecciona la operaci!n ,ontador (,uenta pulsos del %I. '))
01 1 00 0odos de unciona(iento
0 0 ,ontador de 12 bits
0 1 ,ontador de 13 bits
1 0 ,ontador de 4 bits c/ recarga auto(tica
1 1 Se con"ierte en 5 ti(ers de 4 bits indeps. 1 obsoleto.
TCON: Ti0er3Counter Contro/ Re,iter !Direccion-./e por .it$
TF4: Si es '6) = 1+ indica 7ue hubo o"erlo& del 'I0ERn.
TR4: Si 'R) = 1+ indica 7ue el 'I0ERn est habilitado (con las sal"edades
anterior(ente no(bradas 8-A'En $ /I.'n9).
Funcione -/tern-ti5- 1e/ P'
!en e/ core6*51$
Inor(tica II : ;'.:6R<A
EA :: :: ES E'1 E=1 E'0 E=0
-A'E ,/' 01 00 -A'E ,/' 01 00
'i(er 1 'i(er 0
'61 'R1 '60 'R0 IE1 I'1 IE0 I'0
:: :: :: %S %'1 %=1 %'0 %=0
IEx: bandera de aviso de int. externa x.
(Clear by HW)
ITx: =0 por nivel
=1 por flanco descendente
CORE51: HOJAS DE DATOS PARA LA REALIZACIN DE PARCIALES DE INFORMATICA II
Puerto Serie
SCON: Seri-/ Contro/ Re,iter !Direccion-./e por .it$ ,alculo del di"isor . (0odo 1 $ 2)

S00 1 S01 Descripci!n <aud Rate
0 0 Registro de despla>a(iento 4 bits )tal/15
0 1 ;AR' 1 4 bits Det. %or 'i(er 1
1 0 ;AR' 1 ? bits )tal/25 o )tal/3@
1 1 ;AR' 1 ? bits Det. %or 'i(er 1
SM): #abilitaci!n del (odo (ultiprocesador.
REN: Si RE. = 1 per(ite la recepci!n.
T76: Es el ?A bit a trans(itir en (odo 5 $ 2. Es progra(able por el usuario.
-eneral(ente paridad.
R76: Es el ?A bit recibido en (odo 5 $ 2. En (odo 1+ si S05 = 0+ R<4 es el
bit de stop+ en (odo 0 no se utili>a. 'rans(isi!n 1 Recepci!n (0odo 1)
TI: <andera de interrupci!n de trans(isi!n. Se acti"a por hard&are+ en
(odo 0 al inal de la trans(isi!n del oc ta"o bit+ en los otros (odos al
inicio del bit de S'B%. Debe desacti"arse por sot&are.
RI: <andera de interrupci!n de recepci!n. Se acti"a por hard&are+ en
(odo 0 al inal de la recepci!n del octa"o bit+ en los otros (odos en la
(itad del inter"alo del bit de S'B%. Debe desacti"arse por sot&are.

PCON: Po8er Contro/ Re,iter !No 1ireccion-./e por .it$
SMOD: Si S0BD = 1 dobla el bauda*e en el caso en 7ue el 'i(er 1 es usado
%ara generar el bauda*e.
T-./- SFR
Inor(tica II : ;'.:6R<A
S00 S01 S05 RE. '<4 R<4 'I RI
S0BD :: :: :: -61 -60 %D IDC