30/04/2013 1

Temario
Contadores asincrnicos y sincrnicos
Arquitectura
Caractersticas
Circuitos comerciales
Diseo
Mquinas de estado finito
Mealy
Moore
Ejemplo
Electrnica Digital 2
30/04/2013
Electrnica Digital 3
30/04/2013
Electrnica Digital 4
30/04/2013
Electrnica Digital 5
30/04/2013
Contadores digitales
Arreglos de flip-flops
Secuencia finita de estados
Aplicaciones
Conteo de pulsos (eventos)
Divisin de frecuencia
Control y temporizacin
Direccionamiento de memorias
Diagrama de transici n de estados de
un contador binario de 3 bits
Electrnica Digital 6
30/04/2013
1. Atendiendo al cdigo de salida
Binario (natural)
BCD
En anillo
En Gray
J ohnson
Arbitrario
2. Atendiendo al sentido de conteo
Contador hacia arriba (ascendentes)
Contador hacia abajo (descendentes)
Contador en ambos sentidos, no simultneos
3. Atendiendo a la posibilidad de preseleccin
Contador con carga en paralelo
Contador con puesta a cero inicial solamente
4. Atendiendo a la forma de propagarse la seal de reloj internamente
Contador asncrono (contadores con propagacin)
Contador sncrono.
Clasificacin de los contadores digitales
Electrnica Digital 7
30/04/2013
Especificaciones de los contadores digitales
Tipo: sincrnico asicncrnico.
Mdulo: cantidad de estados que componen la
secuencia completa
Cantidad de bits: FFs (etapas, stages)
Electrnica Digital 8
30/04/2013
CLK se propaga entre los FFs
FFs: tipo T J K
Secuencia: binaria natural
Mdulo =2
N
(N: nmero de FFs)
En cada etapa: fCLK/2
No requiere lgica adicional
Contadores asincrnicos (de rizo, de rizado o ripple)
Electrnica Digital 9
30/04/2013
Contador asincrnico ascendente
Electrnica Digital 10
30/04/2013
Contador asincrnico descendente
Electrnica Digital 11
30/04/2013
Diseo: Contador asincrnico de 4 bits ascendente / descendente
Electrnica Digital 12
30/04/2013
Q
k-1
/ Q
k-1/
0 1
00 01
0 0
0
1
CS
11 10
1
1 1
0
CLK =CS/. Q
k-1
/ +CS. Q
k-1
CS/
Q
k-1
/
CS
Q
k-1
Llave digital
Llave digital
Electrnica Digital 13
30/04/2013
Electrnica Digital 14
30/04/2013
Modificacin del mdulo en contadores asincrnicos
Identificar el primer estado no deseado y llevar
al contador al estado inicial de la secuencia
Electrnica Digital 15
30/04/2013
Electrnica Digital 16
30/04/2013
Diagrama
temporal
Electrnica Digital 17
30/04/2013
Procedimiento general de diseo
Electrnica Digital 18
30/04/2013
Tiempo de propagacin en
contadores asincrnicos
Contador de 3 bits
tp =50 ns
fCLK =1 MHz TCLK =1 s
Retardo total = N. tp = 3. 50 ns
Electrnica Digital 19
30/04/2013
Formas comerciales
4024: contador ripple de 7 bits
4020: contador ripple de 14 bits
4040: contador ripple de 12 bits
Contadores asincrnicos
Electrnica Digital 20
30/04/2013
Contadores sincrnicos
CLK en paralelo
FFs J K D
Retardo de propagacin independiente del nmero de FFs
Mayor velocidad de operacin
Requiere lgica externa
Electrnica Digital 21
30/04/2013
Contador sincrnico ascendente de 4 bits
Electrnica Digital 22
30/04/2013
Tiempo de propagacin en contadores sincrnicos
Electrnica Digital 23
30/04/2013
Contador Johnson
4017: Johnson de 10 salidas decodificadas
4022: Johnson de 8 salidas decodificadas
Electrnica Digital 24
30/04/2013
Contador en anillo
Electrnica Digital 25
30/04/2013
Contadores BCD (dcada)
4029
Contadores J ohnson decodificados (con
salidas decodificadas)
4017: contador de 5 bits
Contadores prefijables
74x163: contador de 4 bits
4029
Formas comerciales
Electrnica Digital 26
30/04/2013
Modificacin del mdulo de contadores sincrnicos
Contador 0, 1, 2, ,10 con el 74x163
Electrnica Digital 27
30/04/2013
Diagrama temporal
Electrnica Digital 28
30/04/2013
Decodificacin de contadores
A/
B/
D
0
C/
A
B/
D
1
C/
Decodificacin con compuertas
Decodificar es identificar unvocamente cada estado de la secuencia
activando una sola salida por cada estado de la misma
Decodificar es identificar unvocamente cada estado de la secuencia
activando una sola salida por cada estado de la misma
Electrnica Digital 29
30/04/2013
Electrnica Digital 30
30/04/2013
4017: Johnson de 10 salidas decodificadas
4022: Johnson de 8 salidas decodificadas
Contadores Johnson
Formas
comerciales
Formas
comerciales
Electrnica Digital 31
30/04/2013
Generalizando
Saltos arbitrarios
Salidas decodificadas
Entradas que modifiquen la secuencia.
Electrnica Digital 32
30/04/2013
Mquinas de estado sincrnicas temporizadas
Mquina de Moore
Estado siguiente =F(estado actual, entrada)
Salida =G(estado actual)
Electrnica Digital 33
30/04/2013
Mquina de Meal y
Estado siguiente =F(estado actual, entrada)
Salida =G(estado actual, entrada)
Mquinas de estado sincrnicas temporizadas
Electrnica Digital 34
30/04/2013
Un caso de mquina de Moore: los contadores sincrnicos
Electrnica Digital 35
30/04/2013
Arquitectura de un contador sincrnico generalizado
Electrnica Digital 36
30/04/2013
Diseo: estados sin utilizar
Enfoque del Costo mnimo
No se tiene en cuenta en el
diseo lo que puede suceder al
entrar en un estado no
perteneciente a la secuencia
Enfoque del Riesgo mnimo
Al entrar en un estado no
perteneciente a la secuencia, el
secuencial es forzado a pasar
nuevamente a la secuencia
Electrnica Digital 37
30/04/2013
Diseo: determinacin de las ecuaciones de excitacin
Flip flop:
Di =F (Q0, Q1,, Qn) para FF-D
Ji = F (Q0, Q1,, Qn) para FF-J K
Ki = F (Q0, Q1,, Qn) para FF-J K
con i = 0, 1, , n
Tabla de verdad
alternativa FF D
Tabla de verdad
alternativa FF J K
Electrnica Digital 38
30/04/2013
Ejemplo
Electrnica Digital 39
30/04/2013
Electrnica Digital 40
30/04/2013
Completando las otras ecuaciones
(costo mnimo)
(riesgo mnimo)
Electrnica Digital 41
30/04/2013
Circuito secuencial (versin de costo mnimo)
Electrnica Digital 42
30/04/2013
Resumen del procedimiento
Establecer los estados
(cantidad y asignacin)
Establecer el tipo de FF
para el diseo
Decidir el criterio
de diseo (costo o
riesgo mnimo)
Construir una tabla
de transicin de
estados
Hallar las ecuaciones de
excitacin
Dibujar el diagrama
lgico y dibujar o
simular un diagrama
temporal
Electrnica Digital 43
30/04/2013
Bibliografa bsi ca
-Sistemas digitales, principios y aplicaciones, Tocci, Widmer,
Prentice Hall, 8va. Ed., 2003 (CAP 7)
Bibliografa de ampli acin
- Diseo digital, Wakerly, Pearson, 3ra. Ed., 2001 (CAP 7)
- Hojas de datos y de aplicacin de fabricantes
Electrnica Digital 44
30/04/2013
Electrnica Digital 45
30/04/2013
Resumen del procedimiento
Electrnica Digital 46
30/04/2013
Ejemplo: Decodificacin de un contador J ohnson
Ventaja Johnson: No importa la cantidad de bits,
siempre son necesarios solo 2 bits para decodificar
Electrnica Digital 47
30/04/2013
Tabla de estados, asignacin de variables de estado, tabla de transicin
y tabla de excitacin
Electrnica Digital 48
30/04/2013
Formas
comerciales
Contadores BCD
4029: presettable up/down counter binary or BCD decade
Electrnica Digital 49
30/04/2013
Diagrama de tiempos (conteo BCD)
Electrnica Digital 50
30/04/2013
Ecuaciones de excitacin
Electrnica Digital 54
30/04/2013
Mquinas de estado finito
Marcapasos a demanda bicameral