VHDL

Marco Suarez
Escuela Superior Politcnica Del Chimborazo
Escuela de Ingeniera Electrnica
Ecuador
e-mail: javico1101@hotmail.com



RESUMEN: VHDL significa very-high-speed
integrated circuits hardware description
language o lenguaje de descripcin de hardware de
circuitos integrados de muy alta velocidad.
Como indica su denominacin es un lenguaje similar
a ADHL o Verilog usado para describir circuitos
internos y la programacin de FPGAs. Estos
lenguajes presentan un mismo objetivo y se
diferencia del clsico C (o cualquiera parecido a este)
por ser un lenguaje paralelo no secuencial


1 INTRODUCCION

Es un lenguaje definido por el IEEE (Institute
of Electrical and Electronics Engineers) (ANSI/IEEE
1076-1993) usado por ingenieros para describir
circuitos digitales. Otros mtodos para disear
circuitos son la captura de esquemas (con
herramientas CAD) y los diagramas de bloques, pero
stos no son prcticos en diseos complejos. Otros
lenguajes para el mismo propsito
son Verilog y ABEL.
Aunque puede ser usado de forma general
para describir cualquier circuito se usa principalmente
para programar PLD (Programable Logic Device -
Dispositivo Lgico Programable), FPGA (Field
Programmable Gate Array), ASIC y similares.

2 CARACTERISTICAS
Se trata de un lenguaje de descripcin de
hardware, esto significa que mediante l se puede
describir la forma de comportarse de un circuito
electrnico. El comportamiento puede ser llevado a
algn dispositivo que dispondr de sus propios
componentes con los que lograr ese comportamiento
deseado. La forma de comportarse es independiente
del hardware donde se implementar.
El VHDL es un estndar llamado IEEE 1076-
1993. Sus ventajas son:
Una disponibilidad pblica
Independencia de dispositivos y fabricantes
Reutilizacin
Diseo jerrquico
Un proyecto de VHDL puede contener muchos
ficheros. El cdigo VHDL usualmente se encuentra
en los ficheros con extensin *.vhd.
Entre sus principales caractersticas podemos
apreciar:
Concepto de tipo de datos, con posibilidad
de definir nuevos tipos, facilita la descripcin
de circuitos con diversos niveles de
abstraccin.
Sentencias de control de flujos (if, for while).
Junto con la caracterstica anterior potencia
para desarrollar algoritmos.
Capacidad de estructurar el cdigo
(subprogramas, funciones o procedimiento),
permite afrontar algoritmos complejos.
Posibilidad de utilizar y desarrollar
bibliotecas de diseo.

3 ESTRUCTURA DE PROGRAMA
VHDL fue diseado con base a los principios
de la programacin estructurada. La idea es definir la
interfaz de un mdulo de hardware mientras deja
invisible sus detalles internos. La entidad (ENTITY)
en VHDL es simplemente la declaracin de las
entradas y salidas de un mdulo mientras que la
arquitectura (ARCHITECTURE) es la descripcin
detallada de la estructura interna del mdulo o de su
comportamiento. En la siguiente figura se ilustra el
concepto anterior. Muchos diseadores conciben la
Entity como una funda de la arquitectura dejando
invisible los detalles de lo que hay dentro
(architecture). Esto forma la base de un sistema de
diseo jerrquico, la arquitectura de la entidad de
ms nivel (top level) puede usar otras entidades,
dejando invisible los detalles de la arquitectura de la
identidad de menos nivel.

4 SINTAXIS PARA LA DECLARACIN
DE LA ENTIDAD
VHDL define muchos caracteres especiales
llamados palabras reservadas. Aunque las palabras
reservadas no son sensibles a las maysculas o
minsculas, en el ejemplo que sigue las utilizaremos
en maysculas y negrita para identificarlas.
ENTITY Nombre_entidad IS
PORT ( Nombre de seal: modo tipo de seal;
. . .
Nombre de seal: modo tipo de seal ) ;
END nombre_entidad ;

Adems de darle nombre a la entidad el propsito de
la declaracin es definir sus seales (o ports) de
interfaz externa en su declaracin de ports.
Adems en las palabras reservadas
ENTITY, IS, PORT and END, una ENTITY tiene los
siguientes elementos.
Nombre_entidad; es un identificador
seleccionado por el usuario para seleccionar la
entidad.
Nombre de seal; es una lista de uno o ms
identificadores separados por una coma y
seleccionados por el usuario para identificar las
seales externas de la interfaz.
MODO es una de las 4 siguientes palabras
reservadas para indicar la direccin de la seal:
Modo Descripcin
IN
En este modo las seales solo entran en la
entidad
OUT Las seales salen de la entidad
BUFFER
Este modo se utiliza para las seales que
adems de salir de la entidad pueden
usarse como entradas realimentadas
INOUT
Este modo se utiliza para seales
bidireccionales. Se emplea en salida con
tres estados. Se puede asignar como
sustituto de los tres modos anteriores, pero
no se aconseja pues dificulta la
comprensin del programa.

Cuando se omite el modo de una seal en la
declaracin de la entidad se sobreentiende que es de
entrada.
Tipo de seal; en VHDL, hay varios tipos de
seales predefinidas por el lenguaje, tales como:
TIPO Caractersticas
BIT
En este tipo las seales solo
toman los valores de "1" y "0"
Booleana
En este tipo las seales solo
toman los valores de True y False
Std_logic
En este tipo las seales toman 9
valores, entre ellos tenemos: "1",
"0", "Z" (para el 3er estado), "-"
(para los opcionales).
Integer
En este tipo las seales toman
valores enteros. Los 1 y los 0 se
escriben sin
Bit_Vector
En este tipo los valores de las
seales son una cadena de unos y
ceros. Ejemplo: 1000
Std_Logic_Vector
En este tipo los valores de las
seales son una cadena de los
nueve valores permisibles para el
tipo std_logic.
Character
Contiene todos los caracteres ISO
de 8 bits, donde los primeros 128
son los caracteres ASCII.


Operadores
Tipo Std_logic
U Uninitialized (Sin inicializar)
X
Forcing Unknown (Forzar valor
desconocido)
0 Forcing 0 (Forzar un cero)
1 Forcing 1 (Forzar un uno)
Z High Impedance (Alta impedancia)
W
Weak Unknown (Valor dbil
desconocido)
L Weak 0 (Cero dbil)
H Weak 1 (uno dbil)
- Dont care (Cualquier valor)

5 APLICACIONES DE VHDL
VHDL nos puede ayudar al diseo e
implementacin de varios dispositivos digitales como
es el caso de:
Interfaz Ratn Ps2
Interfaz convertidor d/a ad7303
Acceso doble a la memoria sram de la placa
digilent S3

4
CONCLUSIONES
Debido a su facilidad de uso y su amplia
gama de libreras VHDL se ha convertido en
una herramienta popular a nivel mundial.

Antes de manejar VHDL es necesario tener
conocimientos bsicos de sistemas digitales.


5 REFERENCIAS
http://es.wikipedia.org/wiki/VHDL
http://es.wikibooks.org/wiki/Programaci%C3
%B3n_en_VHDL
http://www.dsi.fceia.unr.edu.ar/downloads/D
DA/vhdl_PardoCarpio.pdf
http://arantxa.ii.uam.es/~jgonzale/fco/curso0
7-08/download/seminarios-vhdl.pdf
http://es.scribd.com/doc/98686810/Aplicacio
nes-de-Vhdl