Universidade de Aveiro

Departamento de
Electrnica, Telecomunicaes e Informtica.
2010
Rmulo Jos
Magalhes
Martins Anto
Inversor Elctrico para Sistemas de Microgerao
Universidade de Aveiro
Departamento de
Electrnica, Telecomunicaes e Informtica.
2010
Rmulo Jos
Magalhes
Martins Anto
Inversor Elctrico para Sistemas de Microgerao
Dissertao apresentada Universidade de Aveiro para cumprimento
dos requisitos necessrios obteno do grau de Mestre em Enge-
nharia de Electrnica e Telecomunicaes realizada sobre orientao
cientca dos professores:
Professor Dr. Rui Manuel Escadas Ramos Martins, Professor Auxiliar
do Departamento de Electrnica, Telecomunicaes e Informtica da
Universidade de Aveiro
Professor Dr. Alexandre Manuel Moutela Nunes da Mota, Professor
Associado do Departamento de Electrnica, Telecomunicaes e In-
formtica da Universidade de Aveiro
o jri
Presidente Prof. Dr. Toms Antnio Mendes Oliveira e Silva
Professor Associado da Universidade de Aveiro
Arguente Prof. Dr. Jos Antnio Barros Vieira
Professor Adjunto do Instituto Politcnico de Castelo Branco
Vogais Prof. Dr. Rui Manuel Escadas Ramos Martins
Professor Auxiliar da Universidade de Aveiro (orientador)
Prof. Dr. Alexandre Manuel Moutela Nunes da Mota
Professor Associado da Universidade de Aveiro (co-orientador)
Agradecimentos Aos meus orientadores pela conana, motivao e ajuda que
me facultaram durante esta etapa nal do meu Mestrado, aos
amigos pelos bons momentos de evaso ao trabalho e, sobre-
tudo, minha famlia por todos os incentivos dados durante estes
anos e me levaram a ser a pessoa que sou.
A todos um muito obrigado.
Palavras-chave Inversor DC-AC, PIC32MX, Fontes comutadas, Energias Reno-
vveis, Arquitecturas de 32-bit
Resumo Esta dissertao tem como principal objectivo implementar o sis-
tema de controlo de um inversor DC-AC para sistemas de mi-
crogerao, com capacidade de ligao rede de distribuio,
baseado no hardware desenvolvido em anos anteriores.
Para realizar o controlo de todo o hardware foi desenvolvida uma
plataforma baseada no microcontrolador PIC32MX, um disposi-
tivo da recente gama de microcontroladores de 32-bit da Micro-
chip. A placa de desenvolvimento criada constitui uma plata-
forma verstil para a prototipagem de sistemas embutidos, uma
vez que disponibiliza num mdulo piggy-back todo o hardware
bsico necessrio operao do microcontrolador, proporcio-
nando um incio rpido do trabalho nesta arquitectura e um fcil
acesso a todos recursos do microcontrolador.
Sendo a plataforma base deste projecto um trabalho de continui-
dade, foram sendo efectuadas diversas correces nas placas
de circuito impresso do inversor pelo que, de modo a tornar o
trabalho futuro mais estvel, desenvolveram-se novas PCB com
base na verso anterior destas. Estas apresentam alteraes
fundamentalmente ao nvel do sistema de alimentao e isola-
mento das seces de potncia e lgica de controlo.
Como elemento auxiliar ao desenvolvido do inversor, foi criado
um modelo em Simulink deste, que permite testar algoritmos de
controlo bem como analisar o comportamento na frequncia do
sistema.
Key-Words Grid-Connected DC-AC inverter, PIC32MX, Switched-Mode
Power Supplies (SMPS), Renewable Energies, 32-bit Architec-
ture
Abstract This dissertation main purpose is the development of the control
system of a DC-AC inverter for renewable energy power sour-
ces. The platform of the inverter is based on the previous years
developped hardware. The new control algorithm will allow the
inverter to operate in the grid-connected mode.
To implement all the hardware control, a development platform
based on the PIC32MX microcontroller, a recent device from the
32-bit Microchip microcontrollers family, was built. This platform
is very versatile for the embedded systems development process,
as it already includes in a small piggy-back module, all the requi-
red hardware for the microcontroller operation, allowing a quick
start in this architecture and easy access to all the microcontrol-
lers resources.
As this project base platform is a result of a continuous work
from previous years, over the time multiple xes were made to
the printed circuit board. Therefore, to provide a more stable sys-
tem for the upcoming work, new PCBs were produced. This new
boards have improvements regarding the power supply section
and electric insulation between the power and logic sections of
the system.
As a support to the developed inverter, a Simulink model of it
was created, allowing the test of control algorithms and better
analysis of the frequency behaviour of the system.
Contedos
Contedos i
Imagens iii
Tabelas vii
1 Introduo 1
1.1 Motivao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Objectivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.3 Metodologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.4 Estrutura da dissertao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2 Conceitos Fundamentais sobre Inversores 7
2.1 Aplicaes dos inversores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.2 Caractersticas do sistema inversor . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.2.1 Tipos de Inversores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.2.2 Distoro harmnica . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.2.3 Islanding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.3 Reviso das topologias de inversores . . . . . . . . . . . . . . . . . . . . . . . . 15
3 Arquitectura do sistema desenvolvido 21
3.1 Fonte Primria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.2 Elevao, Modulao e Isolamento Galvnico . . . . . . . . . . . . . . . . . . . 22
3.3 Recticao e Filtragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.4 Ponte Inversora de Arcadas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.5 Filtro de Rede . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.6 Sistema de alimentaes isoladas . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.7 Controlador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.8 Modelo de simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4 Placa PIC32UA 47
4.1 Placa de Desenvolvimento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.2 Arquitectura do microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . 51
i
4.2.1 Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.2.2 Memria do Sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
4.2.3 Bus Matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
4.3 Software de Suporte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.4 Sistema Operativo Tempo-Real (RTOS) . . . . . . . . . . . . . . . . . . . . . . 56
4.5 Comparao com o PIC18F458 . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5 Software Controlo do Inversor 59
5.1 Sincronismo com a Rede . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
5.2 Controlo da Ponte Inversora de Arcadas . . . . . . . . . . . . . . . . . . . . . . 62
5.3 Tarefas escalonadas no Sistema Operativo Tempo-Real . . . . . . . . . . . . . . 64
5.4 Algoritmo de Controlo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.5 Modulao SPWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
5.6 Deteco de situaes de Islanding . . . . . . . . . . . . . . . . . . . . . . . . . 70
6 Resultados 73
6.1 Sincronizao com a Rede Elctrica . . . . . . . . . . . . . . . . . . . . . . . . 75
6.2 Funcionamento no modo Grid-Connected . . . . . . . . . . . . . . . . . . . . . 77
6.3 Deteco de situao de Islanding . . . . . . . . . . . . . . . . . . . . . . . . . 84
6.4 Resultados da simulao em Simulink . . . . . . . . . . . . . . . . . . . . . . . 85
7 Concluses 91
7.1 Trabalho Futuro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
A Conceitos e Dedues Matemticas 95
A.1 Funo de Transferncia do Filtro LCL . . . . . . . . . . . . . . . . . . . . . . 95
A.2 Dimensionamento do Filtro LCL . . . . . . . . . . . . . . . . . . . . . . . . . . 96
A.3 Discretizao da Funo de Transferncia de um controlador PID . . . . . . . . . 101
A.4 Conversor Forward . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
A.5 Mecanismos de falha dos MOSFETs . . . . . . . . . . . . . . . . . . . . . . . . 104
B Esquemas Elctricos 113
B.1 Placa PIC32UA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
B.1.1 Esquema elctrico PIC32UA . . . . . . . . . . . . . . . . . . . . . . . . 114
B.1.2 Layout PIC32UA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
B.2 PCB Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
B.2.1 Esquema elctrico da PCB de Controlo do Inversor . . . . . . . . . . . . 117
B.2.2 Layout da PCB de Controlo do Inversor . . . . . . . . . . . . . . . . . . 119
B.2.3 Esquema elctrico da PCB de Potncia do Inversor . . . . . . . . . . . . 120
B.2.4 Layout da PCB de Potncia do Inversor . . . . . . . . . . . . . . . . . . 121
Bibliograa 123
ii
Imagens
2.1 Papel do Inversor numa Ofine UPS . . . . . . . . . . . . . . . . . . . . . . . . 7
2.2 Aplicao dos inversores no motor de um carro hbrido, Toyota Prius [18] . . . . 8
2.3 Inversor grid-connected interligado a uma mquina rotativa de gerao de energia 9
2.4 Aplicao de um inversor stand-alone, (Diagrama da empresa Windgen) . . . . . 10
2.5 Formas de onda sada de um inversor stand-alone . . . . . . . . . . . . . . . . 11
2.6 Aplicao de um inversor grid-connected, (Diagrama da empresa Windgen) . . . 12
2.7 Forma de onda da rede distorcida devido existncia de harmnicos . . . . . . . 12
2.8 Inversor comutado sem transformador de isolamento . . . . . . . . . . . . . . . 16
2.9 Inversor com transformador de isolamento de baixa frequncia . . . . . . . . . . 17
2.10 Inversor com transformador de isolamento a alta frequncia . . . . . . . . . . . . 18
2.11 Diagrama conceptual da implementao modular de um inversor DC-AC . . . . . 18
2.12 Inversor com transformador de isolamento a alta frequncia . . . . . . . . . . . . 19
3.1 Diagrama de blocos do Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.2 fonte Primria do Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.3 Diferentes tipos de o de Litz da empresa New England Wire . . . . . . . . . . . 23
3.4 Alternncia da tenso aplicada ao enrolamento primrio utilizando uma topolo-
gia double-ended baseada em Full-Bridge . . . . . . . . . . . . . . . . . . . . . 24
3.5 Implementao da Full-Bridge com MOSFETs em pares . . . . . . . . . . . . . 25
3.6 Implementao de um snubber RC para proteco do MOSFET do regime tran-
sitrio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.7 Diagrama temporal das vrias tenses relevantes na Full-Bridge . . . . . . . . . 26
3.8 Mecanismo de Gerao dos sinais de controlo da ponte H . . . . . . . . . . . . 27
3.9 Relao entre sinal PWM de controlo do microcontrolador e os sinais individuais
de ataque aos MOSFETs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.10 Circuito de proteco do Inversor contra sobre-correntes . . . . . . . . . . . . . 29
3.11 Sinal PWM com duty-cycle modulado sinusoidalmente . . . . . . . . . . . . . . 29
3.12 Tenso ao nvel do enrolamento secundrio do transformador de isolamento . . . 30
3.13 Locais possveis para colocao da resistncia de amortecimento do ltro . . . . 31
3.14 Filtro passa-baixo do tipo LC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.15 Variao da resposta em frequncia do ltro para trs coecientes de amorteci-
mento: 1 - < 0.707; 2 - = 1; 3 - >> 1 . . . . . . . . . . . . . . . . . . . . 33
3.16 Esquema da ponte inversora de arcadas, constituda por IGBT . . . . . . . . . . 34
iii
3.17 Mecanismo de deteco de passagens por zero da rede elctrica . . . . . . . . . 35
3.18 Indutncia a interligar duas fontes de tenso alternada . . . . . . . . . . . . . . . 36
3.19 Conversor Flyback com mltiplas sadas . . . . . . . . . . . . . . . . . . . . . . 37
3.20 Interfaces do microcontrolador utilizadas . . . . . . . . . . . . . . . . . . . . . 38
3.21 Placa de desenvolvimento montada em breadboard . . . . . . . . . . . . . . . . 39
3.22 Topologia do inversor implementado . . . . . . . . . . . . . . . . . . . . . . . . 40
3.23 Circuito equivalente do inversor . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.24 Diagrama de Bode do ltro LCL equivalente para diferentes valores das resistn-
cias de perdas R
i
e R
g
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.25 Diagrama de Bode do ltro LCL equivalente sem resistncia de amortecimento
(2), com resistncia de amortecimento (1) . . . . . . . . . . . . . . . . . . . . . 43
3.26 Modelo Simulink do circuito de modulao sinusoidal do sinal PWM . . . . . . . 44
3.27 Variveis necessrias para a implementao em diagrama de blocos do lto LCL 44
3.28 Implementao do ltro LCL em Simulink . . . . . . . . . . . . . . . . . . . . . 45
3.29 Modelo Simulink do inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.1 Placa de desenvolvimento PIC32UA . . . . . . . . . . . . . . . . . . . . . . . . 49
4.2 Layout da Placa de desenvolvimento PIC32UA . . . . . . . . . . . . . . . . . . 50
4.3 Diagrama de Blocos da arquitectura PIC32MX . . . . . . . . . . . . . . . . . . 52
4.4 Diagrama de Blocos do Core MIPS M4K . . . . . . . . . . . . . . . . . . . . . 52
4.5 Efeito da Prefetch Cache no desempenho do sistema . . . . . . . . . . . . . . . 54
4.6 Acesso concorrente ao barramento segundo o conceito Bus Matrix . . . . . . . . 55
5.1 Variao do sinal de deteco de passagem por zero com o sinal de tenso da
rede elctrica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.2 Diagrama de blocos do sistema de sincronismo e gerao do Set-Point do con-
trolador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
5.3 Mecanismo de controlo de janelas temporais . . . . . . . . . . . . . . . . . . . . 62
5.4 Mecanismo de controlo da comutao da Ponte H de Inverso de Arcadas . . . . 63
5.5 Malha de controlo do sistema, com feedback por corrente . . . . . . . . . . . . . 65
5.6 Grco dos dados transmitidos para o MATLAB. Estes resultados so a mdia de
vrios perodos de 20ms, apresentando a comparao entre a onda de referncia
pretendida, I
ref
, o sinal de corrente amostrado pelo microcontrolador na sada
do sistema, I
out
, e o sinal de controlo do inversor, Duty, durante uma situao de
ajuste do controlador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.7 Grco com evoluo de algumas das componentes do controlador PID, como
a proporcional e integral, juntamente com o duty-cycle do sinal de controlo e a
corrente de sada. A escala do eixo vertical encontra-se em unidades relativas
aos clculos internos do microcontrolador, armazenados em variveis inteiras
com sinal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
5.8 Sistema de modulao SPWM utilizando onde o ndice de modulao da ampli-
tude m = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
5.9 Sinal PWM resultante . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
iv
5.10 Deteco de Islanding por salto de fase da tenso . . . . . . . . . . . . . . . . . 71
6.1 Bancada de testes experimentais ao inversor . . . . . . . . . . . . . . . . . . . . 74
6.2 Sistema de isolamento da rede elctrica . . . . . . . . . . . . . . . . . . . . . . 74
6.3 Variao do sinal de deteco de passagem por zero com o sinal de tenso da
rede elctrica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
6.4 Variao do sinal de deteco de passagem por zero com o sinal de tenso da
rede elctrica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
6.5 Circuito equivalente parcial do inversor com a segunda ponte H desligada . . . . 76
6.6 Onda de corrente injectada pelo inversor, para uma referncia de 2A rms . . . . 77
6.7 Desfasamento entre a onda de tenso e corrente . . . . . . . . . . . . . . . . . . 78
6.8 FFT da corrente injectada pelo inversor . . . . . . . . . . . . . . . . . . . . . . 78
6.9 FFT da corrente injectada pelo inversor, com maior detalhe s baixas frequncias 79
6.10 Inversor a operar com uma onda de referncia de 0.6A rms . . . . . . . . . . . . 81
6.11 Inversor a operar com uma onda de referncia de 1.4A rms . . . . . . . . . . . . 81
6.12 Inversor a operar com uma onda de referncia de 1.0A rms . . . . . . . . . . . . 81
6.13 Inversor a operar com uma onda de referncia de 1.8A rms . . . . . . . . . . . . 81
6.14 Relao entre a onda de tenso da rede (2) e a variao do duty-cycle do sinal de
controlo da ponte H (1), com onda referncia de corrente de 1.8A . . . . . . . . . 82
6.15 Relao entre a onda de tenso da rede (2) e a variao do duty-cycle do sinal de
controlo da ponte H (1), com onda referncia de corrente de 0.6A . . . . . . . . . 82
6.16 Relao entre a corrente injectada na rede (2) e a variao do duty-cycle do sinal
de controlo da ponte H (1), com onda referncia de corrente de 1.8A . . . . . . . 82
6.17 Relao entre a corrente injectada na rede (2) e a variao do duty-cycle do sinal
de controlo da ponte H (1), com onda referncia de corrente de 0.6A . . . . . . . 82
6.18 Comportamento do inversor numa situao de islanding, por desconeco fsica . 84
6.19 Tenso da rede e corrente de sada do inversor, fornecendo 10A na rede . . . . . 85
6.20 Corrente de sada do inversor e referncia do controlador, fornecendo 10A na rede 86
6.21 Tenso da rede e corrente de sada do inversor, fornecendo 2A na rede . . . . . . 87
6.22 Corrente de sada do inversor e referncia do controlador, fornecendo 2A na rede 87
6.23 Tenso da rede e corrente de sada do inversor, fornecendo 1A na rede . . . . . . 88
6.24 Corrente de sada do inversor e referncia do controlador, fornecendo 1A na rede 88
A.1 Circuito equivalente do ltro LCL . . . . . . . . . . . . . . . . . . . . . . . . . 95
A.2 Circuito equivalente do ltro LCL . . . . . . . . . . . . . . . . . . . . . . . . . 95
A.3 Filtro LCL equivalente frequncia do harmnico de ordem h . . . . . . . . . . 97
A.4 Relao entre a atenuao do ripple da corrente de sada e o ndice r . . . . . . . 99
A.5 Diagrama de Bode do ltro LCL . . . . . . . . . . . . . . . . . . . . . . . . . . 100
A.6 Topologia base de um conversor Forward . . . . . . . . . . . . . . . . . . . . . 102
A.7 Conversor Forward com comutador S fechado e respectivo modelo equivalente
quando S est em conduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
A.8 Conversor Forward com comutador S aberto e respectivo modelo equivalente
quando S est cortado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
v
A.9 SOA genrica de um MOSFET. Situaes de falha so registadas, efectuando-se
a delimitao de uma provvel zona de guarda para o funcionamento do disposi-
tivo [1] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
A.10 Curva I
D
vs V
DS
para mltiplas tenses de gate aplicadas . . . . . . . . . . . . . 106
A.11 Relao entre a tenso de gate aplicada a um IRF1405 e a corrente de dreno
resultante, evidenciando a variao da corrente com o aumento da temperatura
do dispositivo [1] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
A.12 Imagem trmica da falha de um IRF1405Z - A imagem apresenta um ponto
quente que se forma devido aos problemas de operao no modo linear [1] . . . . 108
A.13 Entrada do MOSFET no modo avalanche . . . . . . . . . . . . . . . . . . . . . 109
A.14 Circuito equivalente de um MOSFET de canal N . . . . . . . . . . . . . . . . . 109
A.15 Origem do BJT parasita num MOSFET de canal N com estrutura vertical [5] . . 110
A.16 Alguns exemplos de MOSFET com danos exteriores mais evidentes, resultantes
da operao incorrecta na ponte H do inversor . . . . . . . . . . . . . . . . . . . 111
B.1 Layout Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
B.2 Layout Superior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
B.3 Layout Inferior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
vi
Tabelas
2.1 Limites de distoro da corrente em sistemas de distribuio de energia at 69kV
[19] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
4.1 Comparao dos tempos de execuo em diferentes tarefas . . . . . . . . . . . . 58
6.1 Tenses relativas s componentes espectrais dos harmnicos da corrente mais
relevantes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
6.2 Comportamento para diferentes ndices de modulao da onda de corrente de
referncia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
A.1 Parmetros do sistema considerados . . . . . . . . . . . . . . . . . . . . . . . . 97
vii
viii
Captulo 1
Introduo
1.1 Motivao
A emergente consciencializao por parte da populao mundial da efemeridade dos stocks
naturais de combustveis fsseis, a consequente instabilidade do preo dos produtos petrolferos
e as cada vez mais restritivas medidas governamentais, com vista a cumprir os limites impostos
pelas cotas de emisso de carbono, tm impulsionado nos ltimos anos o crescimento do mer-
cado das energias renovveis. A ecincia energtica e a sustentabilidade do desenvolvimento
das comunidades so temas cada vez mais em voga e o aparecimento de programas de incentivo
vocacionados para o mercado residencial, levou a um aumento da utilizao de paneis fotovoltai-
cos e torres elicas como fontes auxiliares de produo de energia limpa. Estas fontes de energia
permitem a reduo da factura energtica das famlias e contribuir, em parte, para a reduo
do impacto ambiental associado aos mtodos de produo de energia tradicionais, como so as
centrais termoelctricas e as barragens hidroelctricas.
Os sistemas de produo de energia elctrica com base em energia solar ou elica so sis-
temas fortemente dependentes das condies atmosfricas e, consoante o estado mais ou menos
favorvel destas, caractersticas como a voltagem ou a frequncia da electricidade que estes pro-
duzem so bastante variveis, pelo que, de modo a alimentar os dispositivos normalmente ligados
rede de distribuio ou mesmo inserir corrente na rede, necessria uma etapa de converso
que realizada pelos inversores DC-AC. Existem diversos tipos de inversores DC-AC utilizados
para alimentar dispositivos elctricos mas, nesta dissertao, ser particularizado o estudo dos
inversores ligados rede elctrica, conhecidos como grid-connected.
Utilizando estes dispositivos, no panorama actual mais vantajoso para o cliente vender
rede de distribuio toda a energia que produz, uma vez que o preo a que o operador compra
energia superior ao preo a que este vende ao cliente. No entanto, num futuro prximo esta
situao deixar de ser sustentvel e os inversores grid-connected tendero a ser utilizados como
a fonte primria de energia de um lar, com opo de utilizao de dispositivos de armazenamento
de energia, recorrendo-se apenas ao operador em situaes pontuais como em alturas em que h
uma maior necessidade de potncia elctrica disponvel ou a energia armazenada j insuciente
para alimentar os dispositivos de si dependentes.
1
Tendo o mercado dos inversores ligados rede de distribuio um futuro prspero, cons-
tituindo de momento um negcio de nicho, com baixa penetrao por parte dos fabricantes
chineses sendo dominado maioritariamente por marcas alems e dinamarquesas, o estudo das
topologias, das normas de operao, a compreenso do funcionamento e implementao de um
prottipo constitui uma vantagem no contexto do desenvolvimento de produtos na rea da elec-
trnica de potncia. Com o prottipo desta dissertao, pretende-se assim desenvolver um pro-
duto segundo uma topologia mais compacta que as comummente encontradas no mercado, com
alto rendimento e capaz de validar as especicaes de segurana associadas classe destes dis-
positivos. Alm disso, dever respeitar as normas impostas aos dispositivos de fornecimento de
energia rede elctrica e, acima de tudo, apresentar um baixo preo de implementao, de modo
a que, num futuro prximo, este prottipo possa constituir a base de um produto comercialmente
vivel e competitivo.
1.2 Objectivos
Esta dissertao constitui mais uma fase no desenvolvimento de um inversor DC-AC, true
sine wave, para aplicaes de microgerao. A sua gama de tenses de entrada foi optimizada
para utilizao com aerogeradores, admitindo uma variao entre os 20V e os 50V. No entanto,
a topologia do sistema facilmente adaptvel para admitir gamas de tenso mais elevadas, pos-
sibilitando a utilizao de arrays de painis fotovoltaicos. Os componentes utilizados no sistema
permitem que este seja capaz de fornecer uma potncia mxima de 2.3kVA.
O primeiro objectivo desta dissertao integrar uma placa de desenvolvimento baseada na
arquitectura PIC32MX, projectada na fase inicial desta dissertao, no hardware do inversor
previamente desenvolvido.
Aps a concretizao desta etapa, pretende-se que o inversor cumpra os seguintes requisitos:
Seja capaz de operar no modo grid-connected, sincronizando o seu funcionamento com a
rede elctrica.
Apresente sua sada uma onda de corrente sinusoidal, com baixa distoro harmnica,
de modo a respeitar as regulamentaes relativas aos dispositivos produtores de energia
ligados rede de distribuio.
Apresente um mecanismo de deteco de situaes de Islanding, como medida preventiva
contra situaes de funcionamento contnuo mesmo em caso de falha de rede.
2
1.3 Metodologia
A presente dissertao constitui a continuao do desenvolvimento de um inversor DC-AC,
cujo hardware foi implementado em anos transactos. Sendo um trabalho de continuidade, a
leitura de toda a documentao previamente produzida constituiu o ponto de partida desta dis-
sertao, permitindo estabelecer o primeiro contacto com o hardware e os conceitos subjacentes
ao funcionamento do inversor. Do trabalho precedente, resultou um inversor congurado para
operar no modo stand-alone, modo em que o inversor funciona independentemente da rede elc-
trica, efectuando o controlo da sua sada por tenso de modo a apresentar uma onda sinusoidal
com 230V rms s cargas a si ligadas. Na presente dissertao, a meta desenvolver o software
de controlo do inversor de modo a que este possa operar no modo grid-connected, sincronizando
o seu funcionamento com a rede elctrica, inserir energia na rede respeitando as normas relativas
qualidade da rede de distribuio aplicveis, bem como desenvolver um mecanismo de detec-
o de situaes de falha da rede, como medida preventiva para evitar situaes de risco para os
funcionrios que efectuam a manuteno da rede elctrica.
No trabalho efectuado nos anos anteriores, o controlo de todo o sistema foi sempre realizado
por microcontroladores da Microchip, tendo sido numa primeira verso implementado micro-
controlador da famlia PIC18, dispositivos de 8-bit, sendo posteriormente actualizado por dois
microcontroladores da famlia PIC24, dispositivos de 16-bit. Os microcontroladores utilizados,
embora tenham executado as tarefas de monitorizao e controlo do inversor com sucesso, apre-
sentaram sempre limitaes relativas ao seu desempenho, sendo evidncia mais notria deste
facto a utilizao, na ltima verso do projecto, de dois microcontroladores para controlar duas
seces distintas do inversor. De modo a simplicar a unidade central de controlo e aplicar os
ltimos desenvolvimentos na rea dos microcontroladores neste projecto, foi criada uma placa
de desenvolvimento baseada nos microcontroladores da famlia PIC32MX da Microchip, dispo-
sitivos com uma arquitectura de 32-bit, com elevada integrao de perifricos e elevadas capaci-
dades de processamento de dados, proporcionadas em parte pela existncia de um core MIPS a
operar a 80MHz e unidades de multiplicao e diviso dedicadas. Este projecto constituiu assim
um bom case-study das potencialidades desta plataforma, destacando as vantagens relativas
utilizao de uma placa que providencia todos os componentes base e apresenta um bom suporte
ao nvel do software para uma rpida iniciao do utilizador no desenvolvimento de sistemas
embutidos com base na arquitectura PIC32MX.
Tendo sido testado o prottipo da placa de desenvolvimento com aplicaes bsicas de de-
monstrao das suas potencialidades, efectuando uma comparao com um dispositivo da fam-
lia PIC18 na execuo de tarefas comuns que fazem uso das capacidades matemticas, de acesso
memria e velocidade de execuo de instrues recorrentemente utilizadas, procedeu-se
integrao do novo microcontrolador na arquitectura prvia do inversor, desenvolvendo-se os
device drivers necessrios operao do sistema. O ponto de partida foi a implementao do
sistema de controlo do conversor yback que regula as diversas tenses de alimentao do sis-
tema, passando-se de seguida ao controlo das pontes H do inversor. O inversor apresenta duas
pontes H que operam com caractersticas distintas. A primeira ponte H, localizada no lado da
entrada do inversor, composta por MOSFETs de potncia, Metal Oxide Semiconductor Field
Effect Transistor, e responsvel pela modulao da tenso DC proveniente da fonte primria,
3
podendo tambm ser vista como parte integrante de um conversor Forward responsvel pela ele-
vao da tenso de entrada do inversor e implementao do isolamento galvnico entre a entrada
e a sada do inversor. Esta ponte opera a uma frequncia de comutao elevada, 133kHz, sendo
controlada por um sinal PWM gerado pelo microcontrolador. A segunda ponte H do inversor, co-
locada mais perto da sada do inversor, composta por IGBT, Insulated Gate Bipolar Transistor
e opera a uma frequncia de 100Hz, sincronizando a sua comutao com as passagens por zero
da rede elctrica e sendo responsvel pela inverso de arcadas de tenso sinusoidais recticadas
positivamente.
Desenvolvendo-se os algoritmos de controlo responsveis pela correcta comutao das pontes
H, deniu-se um set-point bastante limitativo relativamente potncia envolvida na operao do
inversor, como medida preventiva em situaes de falha do sistema, que se encontrava ainda
numa fase prematura do desenvolvimento. Para proceder calibrao do algoritmo de controlo
implementou-se um sistema de comunicao entre o microcontrolador e o programa MATLAB
com o intuito de ajustar iterativamente os parmetros do controlador PID utilizado, procurando
obter sada do inversor uma onda de corrente sinusoidal em fase com a tenso da rede.
Durante o perodo de desenvolvimento, o inversor no se encontrou directamente ligado
rede de distribuio, utilizando para o efeito um sistema de isolamento composto por dois trans-
formadores de baixa potncia, constituindo estes uma proteco contra eventuais situaes de
curto-circuito. No processo de calibrao do algoritmo de controlo, constatou-se que os com-
ponentes responsveis pela ltragem da tenso se encontravam incorrectamente dimensionados,
originando estados oscilatrios na corrente de sada do inversor, para determinados ganhos do
controlador. Com base em literatura de suporte, estes componentes foram redimensionados. No
entanto, devido indisponibilidade em tempo til de todos os componentes do ltro, foi alterada
apenas uma indutncia do ltro LCL, que apresentava um peso mais signicativo no compor-
tamento do sistema, e foi adicionada uma resistncia de amortecimento da resposta do ltro,
melhorando o comportamento do sistema fsico.
Paralelamente a esta etapa foi tambm desenvolvido um modelo do sistema no ambiente
Simulink, que permitiu estudar o comportamento do ltro de rede e simular algoritmos de con-
trolo do sistema. No entanto, devido existncia de alguns comportamentos no lineares do
sistema no foi possvel estabelecer uma comparao directa dos resultados obtidos na simula-
o e no sistema fsico. No obstante, foi fundamental para perceber as dependncias dos vrios
parmetros do controlador e valores dos componentes do ltro com o comportamento do sistema.
Conseguindo controlar o funcionamento do inversor uma baixa corrente de sada, foi-se in-
crementalmente aumentando a potncia fornecida por este rede, tendo-se atingido o patamar
limitativo da bancada de testes, devido s caractersticas da fonte primria utilizada. O inversor
desenvolvido, embora projectado para ser capaz de fornecer uma potncia de 2.3kVA, foi testado
fornecendo uma potncia mxima de 500VA. J na fase nal do trabalho, o inversor foi ligado
directamente rede elctrica, tendo-se efectuado nessas condies todas as medidas e capturas
apresentadas nesta dissertao.
Como j foi referido, a plataforma do inversor utilizada tem como base o hardware desen-
volvido em anos anteriores. Tendo sido o seu desenvolvimento um processo sujeito a mltiplas
correces, o sistema actual apresenta j um elevado nmero ligaes feitas a posteriori, consti-
tuindo estas pontos de elevada fragilidade e causas de algumas situaes de mau funcionamento
4
do inversor. Assim foram desenvolvida simultaneamente com a implementao do modo grid-
connected na plataforma antiga, novas PCB com algumas alteraes no que toca ao sistema de
alimentao, isolamento de tenses entre zonas de potncia e lgica de controlo e incluso de me-
canismos de ligao entre placas mais robusto. Estas PCB encontram-se parcialmente montadas,
e recomenda-se a sua nalizao na continuao deste projecto.
1.4 Estrutura da dissertao
A presente dissertao encontra-se dividida em sete captulos, onde so expostos todos os
conceitos envolvidos no desenvolvimento do trabalho realizado. No seu nal, esto presentes
dois anexos adicionais. Seguidamente apresentado um breve resumo de cada um dos captulos.
No Captulo 1, Introduo, feita uma exposio dos objectivos, motivao e metodolo-
gias seguidas na realizao do projecto que est na base desta dissertao.
No Captulo 2, Conceitos Fundamentais sobre Inversores, pretende-se realizar uma
breve apresentao das aplicaes mais comuns dos inversores DC-AC, dando particu-
lar relevncia aos inversores com aplicabilidade no campo das energias renovveis. So
expostas tambm algumas consideraes tpicas destes sistemas, como so a sua forma
de onda sada, requisitos operacionais como distoro harmnica, desfasamento entre
a tenso e a corrente e situaes de operao indevida como a ocorrncia de Islanding.
Apresentam-se tambm algumas das topologias mais comuns relativamente aos inversores
DC-AC, analisando parmetros como a existncia de isolamento galvnico entre os seus
terminais de entrada e sada, a frequncia de operao do seu transformador e o nmero de
etapas necessrias para realizarem a converso DC-AC.
No Captulo 3, Arquitectura do Sistema Desenvolvido, realiza-se uma descrio mais
detalhada da arquitectura do inversor implementado. efectuada uma segmentao do
sistema, apresentando-se detalhadamente os mecanismos subjacentes operao de cada
seco. Tambm descrita a modelao do sistema em Simulink.
No Captulo 4, Placa PIC32, d-se particular nfase placa de desenvolvimento, baseada
na arquitectura num microcontrolador PIC32, criada no mbito deste projecto e com uma
aplicabilidade alargada rea de criao de sistemas embutidos em geral. Efectua-se uma
contextualizao relativamente ao panorama da utilizao dos microcontroladores no de-
senvolvimento de hardware, apresenta-se a motivao para a criao de uma plataforma
baseada num microcontrolador de 32-bit, bem como alguns dos aspectos particulares mais
relevantes no contexto da evoluo da arquitectura dos microcontroladores alcanados par-
ticularmente com os produtos desta gama da Microchip.
No Captulo 5, Software de Controlo do Inversor, so apresentados todos os fundamen-
tos subjacentes aos mecanismos de sincronismo do sistema com a rede, gerao dos sinais
de referncia para o controlo da corrente, mecanismos de proteco em situaes de fun-
cionamento indevido e a segmentao do sistema em tarefas.
5
O Captulo 6, Resultados, apresenta as diversas situaes de funcionamento do sistema
operando no modo Grid-Connected, nomeadamente o instante de sincronismo com a rede
elctrica, o funcionamento do sistema, aps sincronizao com a rede, para diferentes n-
veis de potncia injectada na rede e a operao do mecanismo de deteco de situaes de
islanding. tambm efectuada uma anlise dos resultados obtidos. Para concluir a an-
lise do funcionamento do inversor, so tambm apresentados os resultados do simulador
implementado em Simulink.
O Captulo 7, Concluso, o captulo nal desta dissertao e apresenta as ilaes retira-
das da sua realizao. Tambm so apresentadas algumas propostas para continuao do
desenvolvimento do inversor e eventuais solues para corrigir o comportamento errneo
deste em determinadas situaes de operao.
O Anexo Conceitos e Dedues Matemticas apresenta-se como um anexo tcnico em
que se encontram equaes matemticas necessrias durante o processo de estudo/projecto
do inversor. Tambm feita uma breve anlise aos mecanismos de falha dos MOSFETs,
um dos grandes contratempos do processo de desenvolvimento deste inversor.
O Anexo Esquemas Elctricos a ltima seco desta dissertao e apresenta os esque-
mas elctricos e layout das PCB do inversor e da placa de desenvolvimento.
6
Captulo 2
Conceitos Fundamentais sobre Inversores
2.1 Aplicaes dos inversores
Um inversor elctrico um sistema utilizado para efectuar a converso da energia forne-
cida por fontes de corrente contnua (DC) em energia sob a forma de corrente alterna (AC).
Estes dispositivos encontram-se aplicados em mltiplos sistemas tais como fontes de alimenta-
o ininterruptas (UPS), sistemas de aquecimento por induo, controladores de motores AC e
em sistemas de produo de energia como painis fotovoltaicos ou geradores elicos.
Enquanto elemento de fontes de alimentao ininterruptas, sistemas que asseguram a ma-
nuteno da rede elctrica aos dispositivos a si conectados em caso de falha da rede principal,
baterias de alta capacidade ou clulas de combustvel so utilizadas como fontes DC. Neste caso,
o inversor dever facultar sua sada uma tenso alterna de caractersticas semelhantes s da
rede de distribuio. Nestes dispositivos, o inversor poder entrar em funcionamento apenas em
situaes de ausncia da rede elctrica, como o caso das UPS Ofine, ou ento operar continu-
amente, actuando como um buffer, facultando uma alimentao prxima das condies ideais da
rede a dispositivos bastante sensveis a utuaes desta, como o caso das UPS Online [35].
Figura 2.1: Papel do Inversor numa Ofine UPS
Em sistemas de aquecimento por induo, como fornos de fundio ou soldadores, o inversor
utilizado como gerador de corrente alterna a alta frequncia. Ao gerar uma corrente de alta
7
frequncia que percorre um indutor, este gera campos magnticos rapidamente variveis que, ao
nvel dos metais induzidos, conduzem ao aparecimento de correntes de Focault responsveis por
elevadas perdas energticas sob forma de calor. A fonte DC destes sistemas provm tipicamente
do processo de recticao e ltragem da tenso alterna da rede elctrica.
A capacidade dos inversores em operarem como fontes AC de frequncia e amplitude vari-
vel, evidenciada na aplicao anterior, apresenta tambm utilidade em sistemas em que se pre-
tende regular a velocidade de rotao de motores AC, sendo a base dos controladores Variable-
Frequency Variable-Voltage Drive amplamente utilizados em sistemas de ventilao e sistemas
de traco de mquinas elctricas. Um exemplo de aplicao emergente dos inversores o mer-
cado dos carros elctricos, apresentando-se na gura 2.2 um diagrama conceptual da integrao
de dois inversores DC-AC no sistema de transmisso de um carro hbrido. Nestes veculos, ba-
terias de alta capacidade so utilizadas como sistema de armazenamento de energia e o motor
elctrico do veculo responsvel pela rotao dos eixos tipicamente um motor trifsico pelo
que, de modo a se providenciar potncia ao motor, um conversor DC-AC ter de ser utilizado.
Figura 2.2: Aplicao dos inversores no motor de um carro hbrido, Toyota Prius [18]
Com a crescente demanda por alternativas aos combustveis fsseis, menos poluidoras e mais
econmicas, tem-se observado nos ltimos anos um aumento da utilizao de sistemas baseados
em energias renovveis, tais como a energia elica ou solar. Tambm ao nvel domstico, tm
aumentado os incentivos para a utilizao destas fontes, quer enquanto um complemento rede
domstica, alimentando independentemente alguns aparelhos da habitao, quer como fontes de
microgerao permitindo a venda de electricidade rede de distribuio. No caso dos painis
fotovoltaicos, uma vez que estes produzem electricidade sob a forma DC, apenas necessria
a converso para AC respeitando os parmetros da rede elctrica. Relativamente aos geradores
8
elicos, existe a possibilidade de se utilizarem quer geradores DC quer geradores AC. No caso da
utilizao de geradores AC, a frequncia e tenso de pico encontram-se fortemente dependentes
da velocidade do vento e do binrio produzido pela rotao das ps do gerador elico pelo que,
de modo a compatibilizar a energia produzida com a rede elctrica, necessria realizar uma
converso AC-DC, atravs de um processo de recticao e ltragem, seguindo-se uma nova
converso DC-AC realizada por um inversor, respeitando as caractersticas da rede elctrica.
Este ltimo exemplo encontra-se apresentado na gura 2.3
Figura 2.3: Inversor grid-connected interligado a uma mquina rotativa de gerao de energia
2.2 Caractersticas do sistema inversor
Em todas as aplicaes anteriormente evidenciadas foi apresentada, de uma maneira genera-
lista, a utilidade dos sistemas inversores. No entanto, dependendo da aplicao a que se destinam,
diferentes caractersticas podero ser apresentadas de acordo com as necessidades e regulamen-
taes existentes para a sua operao. Como foi anunciado no captulo 1, no mbito desta dis-
sertao pretende-se dar particular nfase aos inversores com aplicaes relativas converso da
energia produzida por fontes renovveis pelo que o objectivo do inversor a utilizar ser produzir
uma sada alternada com caractersticas compatveis com os equipamentos elctricos usualmente
ligados rede de distribuio.
2.2.1 Tipos de Inversores
Os inversores utilizados em sistemas de produo energtica podem ser distribudos por duas
categorias dependendo da capacidade de estes operaremou no emconjunto coma rede elctrica.
Assim, de uma maneira geral, estes dispositivos podem ser denominados como inversores stand-
alone, caso no apresentem capacidade de conexo rede de distribuio, ou inversores grid-
connected caso sejam capazes de se sincronizarem com a rede elctrica e fornecerem energia
mesma.
9
Inversores Stand-Alone
Os inversores stand-alone so sistemas que operam independentemente da rede elctrica e
tipicamente so utilizados em situaes onde no existe a possibilidade de ligao rede de dis-
tribuio como em localizaes remotas, em barcos ou auto-caravanas, e onde h a necessidade
de existncia de uma fonte de alimentao alternada para a operao de diversos dispositivos.
Figura 2.4: Aplicao de um inversor stand-alone, (Diagrama da empresa Windgen)
Uma consequncia da independncia destes inversores relativamente rede elctrica a li-
berdade que a forma de onda sada destes sistemas pode apresentar. No mercado dos inversores
stand-alone existem trs grandes categorias de sistemas relativamente ao tipo de onda que estes
produzem.
Onda sinusoidal - apresenta-se como a melhor forma de onda que se pode obter atravs de
um inversor por apresentar a formatao ideal do sinal da rede elctrica. Devido maior
qualidade da energia fornecida carga, estes sistemas apresentam tambm custos mais
elevados.
Onda quadrada - A onda quadrada a forma de onda menos desejada que se pode ob-
ter atravs de um inversor pois afasta-se tanto quanto possvel da situao ideal da rede
elctrica, para o qual os dispositivos que operam com tenses alternadas foram especi-
cados. Como consequncia da sua maior simplicidade, estes inversores so tipicamente
baratos mas podero levar a baixo rendimento, causar mau funcionamento e at avarias
nos dispositivos a si conectados. Contrariamente onda sinusoidal da rede elctrica, que
a nvel espectral apresenta praticamente toda a sua potncia frequncia de 50Hz, a onda
quadrada apresenta a sua potncia distribuda por inmeros harmnicos da sua frequncia
fundamental que podero causar os problemas referidos. Para alm do contedo espectral,
a tenso de pico da forma de onda quadrada inferior ao valor de pico da onda sinusoi-
dal, o que para dispositivos mais sensveis impede o seu correcto funcionamento. Como
10
consequncia da forma de onda rudimentar, mesmo considerando os preos bastante redu-
zidos, este tipo de inversores no apresenta geralmente uma boa relao qualidade/preo
face s limitaes operacionais que apresentam.
Onda quadrada modicada - Esta forma de onda apresenta-se num nvel intermdio face
s duas situaes anteriormente expostas. Neste caso, a largura dos pulsos positivos e
negativos mais achatada permitindo uma maior aproximao ao valor de pico do seno.
Ao mesmo tempo, a simplicidade de construo assemelha-se de um inversor de forma
de onda quadrada, o que lhe confere uma boa relao qualidade/preo.
Na gura 2.5 apresentada uma comparao entre os trs tipos de forma de onda.
Figura 2.5: Formas de onda sada de um inversor stand-alone
Inversores Grid-Connected
Os inversores Grid-Connected so sistemas que apresentam a capacidade de serem ligados
rede de distribuio elctrica e fornecerem corrente elctrica a esta. Devido a esta possibilidade,
este tipo de inversores tem o seu campo de aplicao em sistemas de microgerao, permitindo
que um utilizador particular para alm de ser um consumidor seja tambm um produtor de ener-
gia elctrica. No entanto, uma vez que a rede elctrica um meio de distribuio partilhado,
do interesse da entidade proprietria a manuteno de nveis de qualidade desta dentro de par-
metros aceitveis. Assim, contrariamente ao inversor stand-alone, em que possvel estabelecer
um compromisso entre a qualidade da forma de onda e o custo nal do produto, no caso dos
inversores grid-connected so impostos limites muito mais rgidos relativamente distoro que
a forma de onda de corrente pode apresentar, assim como frequncia e sincronismo com a onda
de tenso da rede.
11
Figura 2.6: Aplicao de um inversor grid-connected, (Diagrama da empresa Windgen)
2.2.2 Distoro harmnica
Os harmnicos so tenses e correntes alternadas cuja frequncia um mltiplo inteiro da
frequncia fundamental da rede elctrica.
Figura 2.7: Forma de onda da rede distorcida devido existncia de harmnicos
O aparecimento de harmnicos na rede elctrica est relacionado com a existncia de com-
portamentos no lineares dos dispositivos a ela ligados. Uma fonte comum de harmnicos so
os transformadores que apresentam um comportamento linear numa gama limitada de densidade
de uxo no ncleo [31], podendo apresentar uma forma de onda distorcida aos seus terminais.
Outros dispositivos como recticadores, inversores, conversores de frequncia, que possuem sis-
temas comutados baseados em semicondutores tambm so fontes signicativas de harmnicos
na rede devido s interrupes abruptas que causam nas formas de onda de corrente durante a
12
transio entre os estados de conduo e de corte.
Para alm de distorcerem a forma de onda sinusoidal da tenso e corrente da rede, a existncia
de harmnicos na rede reduz a capacidade de fornecimento de potncia real e aumenta tambm as
perdas por dissipao trmica nos cabos de transmisso. Os sistemas de distribuio de energia
elctrica apresentam-se dimensionados para serem capazes de fornecer uma corrente mxima
I
rms
a todas as cargas a si conectadas. No caso da rede elctrica se apresentar constituda apenas
pela onda de corrente frequncia fundamental, a potncia entregue s cargas ser a sua potncia
nominal. No entanto, caso existam harmnicos, o valor de I
rms
depender tambm da corrente
s frequncias relevantes, resultando a expresso 2.1.
I
rms
=

I
2
1
+ I
2
2
+ I
2
3
+ ... + I
2
N
(2.1)
Como as cargas da rede consomem apenas potncia real, entregue pela corrente frequncia
fundamental, a existncia de componentes a altas frequncias reduz efectivamente a potncia til
dos sistemas de distribuio, fazendo no entanto uso da capacidade destes. Alm disso, os har-
mnicos da onda de corrente resultam num aumento das perdas por dissipao trmica nos os
condutores e transformadores da rede. A impedncia destes elementos a frequncias elevadas
superior relativamente ao valor que apresentam frequncia fundamental devido ao apareci-
mento do efeito pelicular nos condutores. Este efeito caracteriza-se pela tendncia apresentada
pelas correntes a alta frequncia circularem apenas nas regies perifricas dos condutores, o que
leva a uma reduo efectiva da seco de conduo e consequente aumento da resistncia deste.
Ao nvel dos transformadores, para alm do aumento das perdas nos enrolamentos, as corren-
tes a altas frequncias podem levar ao aumento das perdas por dissipao trmica causadas por
correntes de Foucault ao nvel do ncleo e a maiores perdas por histerese magntica.
Um outro problema indirecto causado pela existncia de harmnicos na rede a possibili-
dade de existncia de fenmenos de ressonncia. Certos harmnicos podero excitar frequncias
ressonantes dos sistemas, causando eventualmente danos como consequncia das altas tenses
que surgem nestas situaes.
Devido aos efeitos adversos causados pelos harmnicos da rede nos dispositivos elctricos
e por forma a reduzir a presena destes na rede elctrica, foi criada a norma IEEE 519-1992
que dene prticas recomendveis para efectuar o controlo dos harmnicos da rede, estipulando
tambm a distoro harmnica mxima permitida em vrios tipos de sistemas. A distoro har-
mnica total (THD) uma relao que permite avaliar a distoro da rede elctrica face aos seus
valores nominais, comparando o valor da potncia espectral do sinal com a potncia apresentada
frequncia fundamental, encontrando-se apresentada em 2.2.
THD
%
=
P
Total
P
fundamental
P
fundamental
100 (2.2)
A tabela 2.1 apresenta os valores limites para a corrente dos diversos harmnicos da rede em
sistemas de distribuio at aos 69kV, dependendo da relao da corrente de curto-circuito e a
corrente nominal no ponto de ligao entre a rede e o dispositivo a ela ligado (
I
CC
I
L
) . Esta relao
13
permite quanticar a signicncia das perturbaes causadas pelo inversor na qualidade da rede
de distribuio, quando este opera indevidamente.
Distoro harmnica mxima em percentagem de I
L
Harmnicos de Ordem mpar
I
CC
/I
L
h < 11 11 h < 17 17 h < 23 23 h < 35 35 h THD %
< 20 4.0 2.0 1.5 0.6 0.3 5.0
20 50 7.0 3.5 2.5 1.0 0.5 8.0
50 100 10.0 4.5 4.0 1.5 0.7 12.0
100 1000 12.0 5.5 5.0 2.0 1.0 15.0
> 1000 15.0 7.0 6.0 2.5 1.4 20.0
Os harmnicos pares esto limitados a 25% dos valores apresentados para os harmnicos impares
* Todos os dispositivos de gerao de energia esto limitados a este valor independentemente da relao I
CC
/I
L
Tabela 2.1: Limites de distoro da corrente em sistemas de distribuio de energia at 69kV
[19]
Os valores apresentados devero ser aplicados no pior caso de funcionamento, em situaes
de operao anormal dos sistemas durante perodos superiores a uma hora. Em situaes tran-
sitrias, causadas por arranques e condies no usuais, os limites apresentados podero ser
excedidos em 50% [19].
A existncia de harmnicos na rede elctrica continuar a ser um problema uma vez que
cada vez mais dispositivos que os produzem so adicionados s redes elctricas. No entanto, um
processo de desenvolvimento destes sistemas tendo em considerao a existncia deste problema
levar a um melhor controlo e reduo dos efeitos negativos causados por estas perturbaes.
2.2.3 Islanding
Uma das preocupaes relativas instalao e operao de sistemas distribudos de gerao
de electricidade prende-se com a deteco de situaes de islanding. O conceito de islanding
denido pela norma IEEE 1547 como uma condio em que parte de uma rede de distribuio
continua a ser alimentada por um sistema de produo de energia, ainda que a rede principal
deixe de estar presente. Esta situao pode ser bastante perigosa para trabalhadores que realizem
a manuteno de instalaes elctricas, uma vez que podem no se aperceber que, embora tenha
sido desligada a rede, esta continua a ser alimentada por um outro dispositivo a ela ligado. Por
esta razo, geradores distribudos devero ser capazes de detectar estas situaes de falha e cessar
imediatamente o fornecimento rede, sendo este mecanismo conhecido como anti-islanding.
Existem vrios mtodos utilizados para detectar esta situao sendo agrupados em trs ca-
tegorias distintas: mtodos passivos, activos e mtodos envolvendo redes de comunicaes. Os
mtodos passivos limitam-se a monitorizar as variaes de parmetros da rede como o valor
de pico da voltagem, a frequncia, saltos de fase ou o contedo espectral da rede, cessando a
sua operao quando estes se afastam das gamas de operao admissveis. Os mtodos activos
determinam o estado da rede introduzindo deliberadamente perturbaes no circuito, tais como
desvios de frequncia na corrente injectada ou medio de impedncia da rede avaliando a res-
posta da rede segundo parmetros esperados. O terceiro mtodo baseia-se na utilizao de redes
14
de comunicao atravs do qual os sistemas ligados rede recebem informaes sobre o estado
desta, normalmente enviada a partir de sistemas de controlo centralizados [4].
A existncia de diferentes metodologias para detectar as situaes de falha da rede elctrica
deve-se ao facto de poderem ocorrer situaes em que a sensibilidade destes sistemas e os tipos
de carga apresentados sua sada impossibilitarem a correcta distino entre o funcionamento
normal da rede e as situaes problemticas em que o inversor se encontra a suportar a rede.
Assim, existiro zonas de no-deteco que devero ser avaliadas e condicionaro a aceitao e
utilizao dos inversores em sistemas ligados rede de distribuio.
2.3 Reviso das topologias de inversores
Os recentes avanos na tecnologia dos semicondutores, observvel ao nvel do aumento da
robustez dos componentes de comutao, capazes de suportar altas potncias e altas frequncias
de comutao, e o aparecimento de ferrites capazes de operar a frequncias cada vez mais ele-
vadas, com menores perdas por histerese e correntes de Foucault, tiveram um grande impacto na
evoluo das topologias dos inversores, a nvel da sua ecincia, tcnicas de controlo utilizadas
e potencial de reduo de custos de produo. Embora a reduo de custos e o aumento da e-
cincia sejam os aspectos mais positivos para o mercado de vendas destes produtos, a robustez,
segurana, compatibilidade electromagntica e funcionalidades de monitorizao tm recebido
cada vez mais ateno por parte dos projectistas. Alm disso, a especicidade da aplicao a que
se destinam como a potncia nominal pretendida e a gama de tenses de entrada que permitem a
operao do sistema, acabam por denir as abordagens a utilizar e condicionar a complexidade
das topologia em prol dos melhores resultados na etapa de converso de DC para AC.
Seguidamente sero apresentadas algumas topologias deste tipo de sistemas.
Inversor comutado sem transformador de isolamento
Nos ltimos anos, a cota de mercado dos inversores sem transformadores de isolamento tem
aumentado ligeiramente por apresentarem geralmente uma boa ecincia, baixos custos de pro-
duo e reduzidas dimenses. No entanto, estes possuem uma grande desvantagem que a
inexistncia de isolamento galvnico entre a fonte da entrada e a rede elctrica, existindo ento
a possibilidade de correntes no desejadas urem entre as duas seces do sistema. Como con-
sequncia de no existir desacoplamento da rede elctrica, em situaes de falha no controlo,
existe a possibilidade de corrente DC ser injectada nesta levando saturao dos ncleos dos
transformadores de outros dispositivos e consequentemente danic-los por sobreaquecimento.
Do ponto de vista do lado DC do sistema, no caso da fonte de entrada ser um painel fotovol-
taico, conhecido que a sua superfcie forma um condensador relativamente terra, tanto maior
quanto maior for a rea do painel pelo que, inversores sem transformador e que no garantam
uma ligao terra na sua entrada, permitem que utuaes de potencial entre a terra e o painel
carreguem a capacidade parasita destes e, no caso de uma pessoa ligada terra tocar no pai-
nel fotovoltaico, haja uma descarga atravs desta causando acidentes elctricos [24, 28]. Nestas
topologias, dependendo da tenso disponibilizada pela fonte DC entrada, poder ser ou no
15
necessria uma etapa de elevao de tenso, atravs da utilizao de conversores DC-DC. Segui-
damente realizada a converso DC-AC atravs da utilizao de uma ponte inversora constituda
por circuitos de comutao que alternam o seu funcionamento a uma frequncia bastante elevada,
sendo o duty-cycle de funcionamento da ponte modulado por uma onda sinusoidal a 50Hz. Se-
guidamente procede-se a uma fase de ltragem, de modo a eliminar o contedo espectral a alta
frequncia da corrente, antes de se efectuar a ligao rede elctrica.
Figura 2.8: Inversor comutado sem transformador de isolamento
Existem no entanto topologias no isoladas que permitem minimizar os problemas da ine-
xistncia de isolamento entre a rede e a fonte entrada, como a topologia ying inductor, que
realiza a elevao e modulao da tenso DC para AC numa nica etapa e permite que a entrada
do sistema esteja ao mesmo potencial da sada [24].
Inversor com transformador operando a 50Hz
Quando a existncia de isolamento galvnico um requisito obrigatrio na implementao
de um inversor, torna-se necessria a utilizao de um transformador. O modelo apresentado
na gura 2.9 um exemplo de uma topologia em que est presente do lado AC do sistema um
transformador que, para alm da sua utilizao enquanto elemento elevador de tenso, permite
tambm efectuar o isolamento galvnico entre os dois terminais do inversor.
Nesta topologia, a modulao da tenso DC realizada a baixa tenso e, aps passagem por
uma etapa de ltragem, obtm-se um sinal sinusoidal a 50Hz, que apenas necessita de ser elevado
a uma tenso superior da rede elctrica. Esta ltima etapa efectuada recorrendo a um transfor-
mador elevador especicado para operar a 50Hz. No entanto, um transformador dimensionado
para esta frequncia de operao e capaz de suportar potncias razoavelmente elevadas apresenta
um ncleo de grandes dimenses de modo a no saturar, o que se torna bastante dispendioso.
16
Devido a esta ltima fase, este sistema no adoptado quando so necessrias grandes potncias
[24].
Figura 2.9: Inversor com transformador de isolamento de baixa frequncia
Inversor com transformador operando a alta frequncia
Uma vez que a utilizao de um transformador, elemento necessrio para realizar o isola-
mento galvnico do sistema, um componente que compromete as dimenses e o custo nal do
sistema, importante que a topologia deste permita a utilizao de um com menores dimenses
pelo que, este dever ser colocado numa seco em que opere a altas frequncias.
Na topologia apresentada na gura 2.10, o isolamento e a elevao de tenso so realizados
ao nvel do conversor DC-DC presente entrada do sistema. A etapa seguinte ser realizar a mo-
dulao da tenso DC, j a uma tenso superior da rede elctrica, utilizando-se uma portadora
de alta frequncia modulada por uma onda sinusoidal de 50Hz, sendo posteriormente realizada a
ligao rede atravs de um ltro passa baixo de modo a se ter uma onda sinusoidal frequncia
da rede.
Uma das grandes vantagens desta topologia vemda modularidade e expansibilidade que apre-
senta, pois a elevao da tenso e a sua modulao so realizadas em etapas distintas. Assim,
em situaes em que existem mltiplas fontes de energia possvel utilizar vrios conversores
DC-DC, que maximizam individualmente a potncia extrada de cada fonte, e so conectados a
um nico conversor DC-AC centralizado, conceito apresentado na gura 2.11 [36].
No entanto, para sistemas em que apenas se pretende utilizar uma nica fonte DC, a modu-
laridade da topologia apresentada no constitui uma vantagem uma vez que apresenta potencial-
mente mais perdas ao nvel dos componentes de comutao e maior rudo a alta frequncia pois
necessrio proceder a comutaes a alta frequncia em duas fases distintas, na etapa de elevao
e na modulao da tenso DC.
17
Figura 2.10: Inversor com transformador de isolamento a alta frequncia
Figura 2.11: Diagrama conceptual da implementao modular de um inversor DC-AC
Inversor comutado com isolamento galvnico e modulao no primrio do transformador
Seguindo o mesmo princpio de isolamento do sistema apresentado anteriormente, tambm
nesta topologia, apresentada em 2.12, se utiliza um conversor comutado para realizar a elevao
da tenso da fonte DC e garantir a existncia de isolamento galvnico entre a entrada e a sada
do sistema. No entanto, ao invs de na primeira etapa se efectuar unicamente a elevao do nvel
DC, a comutao do primrio do transformador realizada de modo sada do conversor seguir
um set-point varivel ao longo do tempo, modulado por arcadas sinusoidais positivas a 100Hz.
Aps uma primeira ltragem passa-baixo para eliminar a componente de alta frequncia do sinal,
requerido um sistema adicional que realize a inverso das arcadas a 100Hz, de modo a se obter
uma sinuside com uma frequncia de 50Hz. A ltragem presente na etapa nal do sistema,
para alm de permitir eliminar algum rudo resultante da etapa de inverso das arcadas a baixa
frequncia, permite desacoplar o primeiro ltro da rede e tambm controlar o uxo de corrente
injectada na rede, quando se pretendem interligar dois sistemas alternados.
Esta implementao permite tambm reduzir o nmero de elementos comutadores a operar
a alta frequncia, comparativamente topologia apresentada anteriormente, diminuindo o po-
18
tencial de perdas nos elementos comutadores, reduzir as dimenses do sistema por agrupar as
fases de modulao, elevao e isolamento numa nica etapa e, consequentemente, minimizar os
custos de implementao.
Figura 2.12: Inversor com transformador de isolamento a alta frequncia
com base nesta topologia que se implementou o inversor desta dissertao pelo que, no
captulo seguinte ser realizada uma exposio detalhada de todas as etapas do mesmo.
19
20
Captulo 3
Arquitectura do sistema desenvolvido
O inversor desenvolvido nesta dissertao um dispositivo que apresenta uma sada monof-
sica, tem uma gama de tenses de entrada entre os 20V e os 50V e uma potncia mxima 2.3kVA
com capacidade de operar no modo grid-connected. A topologia do sistema baseada no inver-
sor com isolamento galvnico e modulao no primrio, brevemente apresentada no captulo
2, e ser agora exposta de uma forma mais detalhada. Para tal, efectuou-se uma segmentao
do sistema nos blocos funcionais apresentados em 3.1, explicados individualmente nas seces
seguintes.
Figura 3.1: Diagrama de blocos do Inversor
21
3.1 Fonte Primria
A fonte primria utilizada para realizar os testes apresentados nesta dissertao constituda
por um banco de baterias ligadas em srie, duas de 12V e uma de 6V, que totalizam uma tenso
DC de 30V, ligadas em paralelo com uma fonte DC, que efectua o carregamento contnuo destas.
Em condies nais de desenvolvimento, de acordo com a regulamentao nacional relativa
microgerao, um inversor que opere no modo grid-connected no necessita de um banco
de baterias uma vez que toda a energia produzida , muito vantajosamente, vendida rede de
distribuio. No entanto, num futuro prximo, o produtor poder optar por armazenar energia
num banco de baterias, quando a produo energtica superior ao seu consumo e utilizar a
rede de distribuio apenas em situaes pontuais.
Em paralelo com a entrada encontra-se um conjunto de quatro condensadores de alta capa-
cidade, totalizando 40mF, que permitem manter o ripple da tenso em nveis reduzidos quando
h um grande uxo de corrente na entrada do inversor, e actuar como buffer durante alguns ci-
clos em caso de falha da fonte primria. Na gura 3.2 encontra-se representada esta seco do
sistema.
Figura 3.2: fonte Primria do Inversor
3.2 Elevao, Modulao e Isolamento Galvnico
Uma das caractersticas particulares deste inversor o facto da implementao do sistema de
desacoplamento galvnico, elevao e modulao da tenso DC da fonte primria ser realizada
numa nica etapa.
O isolamento galvnico entre a seco DC e a seco AC do sistema bem como a elevao
da tenso so realizados atravs da utilizao de um transformador com uma relao de espiras
apropriada. A funo do transformador transferir energia entre a sua entrada e sada atravs
de um campo magntico mas, devido existncia de comportamentos no ideais ao nvel do seu
ncleo, existem limitaes no que concerne ao uxo magntico mximo suportado e consequen-
temente potncia mxima do transformador. Em situaes em que necessrio transferir gran-
des potncias, a utilizao de transformadores a baixa frequncia implica a utilizao de ncleos
de grande dimenso, de modo a que o limiar da saturao destes nunca seja atingido pelo uxo
magntico gerado. Ainda que esta soluo seja ecaz do ponto de vista dos resultados, o maior
22
peso e dimenses resultantes tornam este componente muito volumoso e dispendioso. Na im-
plementao de um inversor, em vez de se aumentar o tamanho do ncleo, prefervel aumentar
a sua frequncia de operao. No entanto, a operao a altas frequncias leva ao aparecimento
de novos mecanismos de perdas quer no ncleo, relacionados o aparecimento de correntes de
Foucault, quer nos condutores, devido ao efeito pelicular e de proximidade, que se revelam na
forma de maior dissipao trmica. Para ultrapassar estes problemas, torna-se necessrio utilizar
ncleos com elevada resistividade a altas frequncias, como ferrites, ncleos de ferro laminado
ou ncleos de p de ferro [20] e condutores que garantam uma distribuio de corrente uniforme
pelo condutor como o caso do o de Litz, em que os elementos condutores alternam a sua
posio relativa ao longo do cabo como apresentado na gura 3.3.
Figura 3.3: Diferentes tipos de o de Litz da empresa New England Wire
Em concordncia com os conceitos expostos, o transformador utilizado neste inversor foi
dimensionado para operar a 133kHZ, apresentando um ncleo de ferrite de material N30 do
fabricante EPCOS, um enrolamento primrio feito em folha de cobre de modo a apresentar uma
menor resistncia passagem das correntes elevadas e possibilitar uma maior rea de dissipao
trmica do condutor, e um enrolamento secundrio realizado com o de Litz. Relativamente ao
ltimo, optou-se pela utilizao de um enrolamento simples, sem tomada central, uma vez que,
sendo este transformador um elevador de tenso para valores superiores ao pico da rede elctrica,
a tenso diferencial que se obtm aos terminais do secundrio ser metade da que se teria no caso
do transformador ter tomada central, que seria bastante elevada e possvel fonte de problemas de
segurana/isolamento no sistema [32].
Para controlar a tenso aplicada aos terminais do enrolamento primrio e consequente uxo
magntico que percorre o ncleo do transformador, existem duas categorias gerais de sistemas
de comutao, conhecidos como topologias single-ended e topologias double-ended. Nas topo-
logias single-ended, o enrolamento primrio sempre submetido a uma tenso com a mesma
polaridade durante o tempo em que os circuitos de comutao esto fechados. Devido a este
facto, de modo a evitar a magnetizao do ncleo do transformador, necessrio garantir a exis-
tncia de um perodo, no qual os comutadores esto em aberto, sucientemente grande de modo
23
a permitir a anulao do uxo magntico no ncleo. Neste caso, a desmagnetizao do ncleo
realizada de forma natural, o que resulta num uso ineciente das capacidades deste e con-
sequentemente impe uma limitao na transferncia mxima de energia atravs do ncleo do
transformador [11].
Em sistemas em que seja necessrio maximizar a transferncia de energia entre os enrola-
mentos do transformador, opta-se pela utilizao de topologias double-ended. Estas permitem
alternar a polaridade da tenso aplicada ao primrio do transformador o que, sendo efectuado de
uma forma simtrica, fora o anulamento da magnetizao do ncleo. Esta soluo necessita,
no entanto, de mais do que um circuito de comutao e, eventualmente, transformadores com
enrolamentos mais complexos. De entre as diversas topologias double-ended conhecidas, como
a congurao Push-Pull, Half-Bridge ou Full-Bridge, foi utilizado um circuito segundo o con-
ceito Full-Bridge pois permite a utilizao de um transformador com dimenses mais reduzidos
comparativamente s restantes topologias, para os mesmos resultados ao nvel da transferncia
de potncia para o enrolamento secundrio do transformador. Na topologia Full-Bridge, o anula-
mento forado do uxo magntico no est tambm dependente de condies de exacta simetria
dos enrolamentos, como o caso da topologia Push-Pull. O conceito de funcionamento deste
sistema encontra-se apresentado em 3.4
Figura 3.4: Alternncia da tenso aplicada ao enrolamento primrio utilizando uma topologia
double-ended baseada em Full-Bridge
Ao nvel da implementao da Full-Bridge, necessria a utilizao de quatro circuitos co-
mutadores dispostos em ponte H, como apresentado na gura 3.4. Devido elevada corrente
que circula no enrolamento primrio, foram utilizados como circuitos comutadores em cada sec-
o da ponte dois MOSFETs de potncia, com baixa resistncia de conduo (R
DS
), na ordem
dos 10m. Estando estes componentes dispostos em paralelo, como evidenciado em 3.5, cada
MOSFET necessita de suportar apenas metade da corrente mxima que ui pelo enrolamento
primrio, e a reduo consequente da resistncia de conduo equivalente do comutador permite
uma maior reduo das perdas por dissipao trmica, dada por P = R
DS
I
2
.
Outra vantagem relativa utilizao de uma Full-Bridge o facto da tenso mxima de V
DS
inverso a que um MOSFET est sujeito se encontra sensivelmente limitada a V
DC
. Devido ine-
24
Figura 3.5: Implementao da Full-Bridge com MOSFETs em pares
xistncia de acoplamento magntico ideal entre os enrolamentos do transformador, existe energia
que no transferida para o enrolamento secundrio cando armazenada em indutncias de fu-
gas no enrolamento primrio. No instante em que se desligam os MOSFETs em conduo no
pode ocorrer um anulamento brusco no uxo magntico da indutncia de fugas uma vez que isso
causaria o aparecimento de uma tenso bastante elevada aos seus terminais. No caso da Full-
Bridge, uma vez que os MOSFETs apresentam dodos roda-livre intrnsecos em paralelo, quando
um par de MOSFETs passa ao estado OFF, a brusca inverso de tenso aos terminais do primrio
do transformador polariza directamente dois dodos de roda livre do par de MOSFETs oposto,
sendo desta forma realizado o clamping ao pico de tenso gerado. No entanto, de modo a salva-
guardar o sistema do facto dos dodos de roda livre no entrarem em conduo instantaneamente
aps o corte da corrente no MOSFET, mesmo usando dispositivos onde os dodos intrinsecos so
garantidamente rpidos, e de forma a existir sempre um caminho por onde a energia armazenada
na bobine possa uir durante o perodo em que nenhum dos comutadores se encontra aberto,
paralelamente aos MOSFETs esto colocados snubbers, circuitos que na forma mais simples so
compostos por uma resistncia e um condensador em srie, que efectuam o amortecimento do
picos de tenso gerado durante um curto perodo de tempo. A implementao do snubber RC
encontra-se apresentada na gura 3.6.
Devido existncia destes componentes de proteco, no necessrio utilizar MOSFETs
com capacidade para suportar tenses V
DS
bastante elevados, que normalmente apresentam
R
DS
(ON) maiores, reduzindo as perdas por dissipao nestes componentes.
Na gura 3.7 apresentado um diagrama temporal relativo a dois perodos de comutao da
ponte, onde so observveis os nveis de tenso em vrios pontos da ponte H.
25
Figura 3.6: Implementao de um snubber RC para proteco do MOSFET do regime transitrio
Figura 3.7: Diagrama temporal das vrias tenses relevantes na Full-Bridge
26
Nesta congurao, dois dos circuitos de comutao, localizados no topo da ponte H, esto
referenciados a uma tenso utuante, pelo que necessria a utilizao de drivers opticamente
isolados de ataque s respectivas gates com alimentaes independentes. Ainda que no seja
necessrio, os MOSFETs da seco inferior da ponte so actuados tambm utilizando drivers
isolados, estando desta forma todos os componentes da seco de potncia DC isolados do cir-
cuito lgico de controlo do inversor ou qualquer outro dispositivo de monitorizao a si ligado,
como um computador atravs de um cabo srie ou USB, eliminando tambm todas as pertur-
baes eventualmente causadas pela comutao a alta frequncia da Full-Bridge no circuito de
controlo.
Numa topologia Full-Bridge possvel, teoricamente, que o transformador tenha um duty-
cycle de operao de 100% o que signica que sua entrada est aplicada uma tenso na to-
talidade do tempo e este est a fornecer potncia sua sada continuamente. No entanto, re-
lativamente aos circuitos de comutao, uma vez que o funcionamento destes numa ponte H
alternado, na situao referida cada comutador estar no mximo 50% do tempo no estado ON,
de modo a que a tenso mdia aplicada ao primrio seja nula ao m de um periodo. com base
neste conceito que feito o controlo dos MOSFETs da ponte H, sendo o perodo de tempo em que
o transformador est em operao controlado por um sinal PWM, proveniente do microcontrola-
dor, com uma frequncia de 133kHZ e um duty-cycle varivel. De modo a evitar a ocorrncia de
curto circuitos ao nvel da comutao da Full-Bridge e proteger o sistema de elevadas correntes
sua entrada, os MOSFETs da ponte H so controlados atravs de um circuito digital que garante
a exclusividade mtua das activaes dos segmentos da ponte, reduzindo assim a possibilidade
de erros de software causarem problemas.
Figura 3.8: Mecanismo de Gerao dos sinais de controlo da ponte H
Atravs de um circuito de diviso de frequncia e lgica adicional, apresentado na gura 3.8,
obtido o sinal de controlo individual de cada segmento da ponte H. Na realidade, uma vez
que a transio entre o estado ON e o estado OFF dos MOSFETs no instantneo e existem
27
atrasos relativos actuao dos drivers de ataque. De modo a evitar a ocorrncia de curto-
circuitos na ponte entre as transies de estados, dever-se- garantir um tempo morto nas trocas
dos MOSFETs em conduo, limitando-se o tempo mximo de funcionamento do transformador
conservativamente a 85% do perodo de controlo. Esta situao encontra-se evidenciada na gura
3.9.
Figura 3.9: Relao entre sinal PWM de controlo do microcontrolador e os sinais individuais de
ataque aos MOSFETs
Uma vez que o anulamento do uxo magntico totalmente controlado pela Full-Bridge,
possvel que a existncia de assimetrias no mecanismo de comutao no garantam uma ten-
so mdia aplicada ao primrio do transformador nula. Desta forma, existir sempre um uxo
magntico remanescente que, ao m de alguns ciclos de operao poder levar saturao do
ncleo do transformador e, consequentemente, ao aparecimento de correntes bastante elevadas
que causam desgaste no transformador e podem exceder as especicaes do sistema. De modo a
proteger o sistema destas situaes, foi utilizado um circuito de comparao rpido, apresentado
genericamente na gura 3.10, cujo resultado desactiva o circuito de ataque aos MOSFETs at ao
m do ciclo de actuao quando o limite de corrente mxima ultrapassado, efectuando-se assim
o ajuste dinmico do valor mximo do duty-cycle dependendo das condies de funcionamento
do sistema.
28
Figura 3.10: Circuito de proteco do Inversor contra sobre-correntes
O sinal Pulse-Width Modulation que controla a comutao da Full-Bridge permite obter ao
nvel do secundrio do transformador um sinal de tenso que apresenta apenas valores de tenso
discretos, V
sec
, V
sec
e 0. De modo a se produzir uma onda de corrente compatvel com a
rede elctrica sada do inversor, necessrio utilizar uma tcnica de modulao do valor do
duty-cycle do sinal de PWM de forma a que, aps a utilizao de um ltro com caracterstica
passa-baixo, se consiga recuperar uma onda sinusoidal com a frequncia de 50Hz.
Figura 3.11: Sinal PWM com duty-cycle modulado sinusoidalmente
Na gura 3.11 apresentado um sinal PWM com uma frequncia portadora baixa, de modo
a permitir uma fcil observao da dinmica deste mtodo. Este tcnica ser alvo de uma abor-
dagem mais detalhada no captulo 5.
29
3.3 Recticao e Filtragem
Como foi explicitado na seco anterior, de modo a ser possvel transferir energia atravs do
transformador, foi realizada a modulao sinusoidal a alta frequncia de uma tenso DC aplicada
ao enrolamento primrio do transformador. De modo a evitar a saturao do ncleo do transfor-
mador, a polaridade da tenso aplicada ao nvel do enrolamento primrio foi alternada a uma
frequncia de 133kHz, o que se reecte da mesma forma ao nvel do enrolamento secundrio,
como apresentado na gura 3.12. Assim, antes de realizar a ltragem do sinal de alta frequn-
cia, necessrio proceder a uma etapa de recticao da tenso aps o enrolamento secundrio,
utilizando um sistema de recticao passivo constitudo por uma ponte de dodos, especicados
para operar a elevadas frequncias e suportar grandes tenses inversas.
Figura 3.12: Tenso ao nvel do enrolamento secundrio do transformador de isolamento
Para recuperar o sinal AC a 50Hz necessrio utilizar um ltro passa baixo que apresente
uma atenuao to elevada quanto possvel ao nvel da frequncia portadora utilizada. De modo
a garantir uma boa relao entre a dimenso dos componentes do ltro e a atenuao deste foi
utilizado um ltro LC. Este ltro de segunda ordem e apresenta uma atenuao de 40db/dec,
acima da sua frequncia de corte, dada por f
c
= 1/(2

LC).
Umfactor crtico relacionado coma implementao de ltros de segunda ordem a atenuao
que estes apresentam sua frequncia de ressonncia. Para frequncias bastante prximas deste
valor, o ganho do sistema idealmente innito o que poder causar instabilidade e at danos no
sistema devido s grandes tenses que podem surgir, caso haja excitao do ltro frequncia
referida. De acordo com [27], para limitar o ganho do ltro dever-se- colocar uma resistncia
numa das posies evidenciadas na gura 3.13.
30
Figura 3.13: Locais possveis para colocao da resistncia de amortecimento do ltro
No ltro implementado colocou-se uma resistncia em srie com o condensador de ltragem
uma vez que esta situao resulta em menores perdas no elemento resistivo pois apenas a cor-
rente frequncia dos harmnicos mais elevados uir por este, cuja magnitude , j em parte,
atenuada pela indutncia L
i
. Caso se colocasse nas restantes posies, a corrente frequncia
fundamental, que a componente de maior relevncia neste caso, seria responsvel por perdas
mais signicativas na resistncia, reduzindo o rendimento do sistema. O comportamento do sis-
tema para diferentes valores de R
d
poder ser mais bem compreendido analisando a funo de
transferncia deste sistema.
Figura 3.14: Filtro passa-baixo do tipo LC
A funo de transferncia do ltro apresentado em 3.14 dada por 3.1
V
g
V
i
=
1
L
i
C
f
+ s
R
d
L
i
s
2
+ s
R
d
L
i
+
1
L
i
C
f
(3.1)
31
Sendo este sistema um sistema de segunda ordem, a sua funo de transferncia poder ser
reescrita de forma aos seus coecientes terem signicado fsico, resultando a forma padro apre-
sentada em 3.2.
V
g
V
i
=

2
n
s
2
+ 2
n
s +
2
n
(3.2)
Igualando a equao caracterstica do ltro do sistema de segunda ordem vem 3.3, em que

n
a frequncia natural no amortecida do sistema, correspondente frequncia de ressonncia
do ltro passa baixo, e o coeciente de amortecimento do sistema.

2
n
=
1
LC
=
R
d

C
2

L
(3.3)
Os plos do ltro sero dados por 3.4.
s
1,2
=
n
j
n

1
2
(3.4)
Dependendo do valor de , o ltro apresentar um maior ou menor amortecimento frequn-
cia de ressonncia. Para < 1, os plos do ltro so complexos conjugados, o que confere
um comportamento com peaking resposta do sistema. Coecientes de amortecimento muito
superiores a 1 atenuam bastante a resposta do ltro frequncia de ressonncia mas aumentam
tambm a largura de banda do ltro. Existe assim um compromisso entre atenuao frequncia
de ressonncia e s altas frequncias sendo utilizados factores de amortecimento tipicamente su-
periores a 0.707 mas pouco superiores a 1. Este ajuste efectuado seleccionando uma resistncia
R
d
apropriada, com base na expresso 3.5, sendo os diagramas de Bode para as trs situaes de
amortecimento referidas apresentados na gura 3.15, para L=330H e C = 3 F.
R
d
= 2

L
C
(3.5)
De modo a se concretizar uma ltragem ecaz do sinal AC, a frequncia de corte deste
ltro dever estar a uma frequncia bastante inferior frequncia do sinal PWM, 133kHz, de
modo a atenuar ecazmente o contedo espectral resultante da modulao a alta frequncia. O
dimensionamento deste ltro encontra-se apresentado no Anexo A.
32
Figura 3.15: Variao da resposta em frequncia do ltro para trs coecientes de amorteci-
mento: 1 - < 0.707; 2 - = 1; 3 - >> 1
3.4 Ponte Inversora de Arcadas
Devido ao facto da polaridade do enrolamento secundrio do transformador de isolamento
ser alternada, a uma frequncia de 133kHz, entre uma tenso positiva e negativa e, de modo a ser
possvel efectuar uma ltragem passa-baixo deste sinal, se ter recorrido a uma ponte de rectica-
o, sada da etapa de ltragem obtm-se arcadas positivas de sinuside com uma frequncia
de 100Hz. De modo a recuperar uma onda AC com uma frequncia de 50Hz, recorreu-se a
uma ponte H para, a uma frequncia de 50Hz, inverter a polaridade do sinal. Com o inversor a
operar no modo grid-connected as comutaes desta ponte devero estar sincronizadas com as
passagens por zero da rede elctrica e em fase com esta, de modo que a tenso sada da ponte
esteja sempre acima da tenso da rede, no caso das arcadas positivas, e abaixo desta nas arcadas
negativas.
A ponte H utilizada composta por componentes de comutao forada, sendo as transies
entre os estados ON e OFF realizadas pelo microcontrolador. Os circuitos comutadores utiliza-
dos nesta seco so IGBT, Insulated Gate Bipolar Transistors. Estes componentes combinam
as melhores caractersticas dos transstores bipolares e dos MOSFETs, podendo ser vistos como
uma congurao Darlington dos dois componentes anteriores. Tal como os MOSFETs, os IGBT
apenas necessitam de uma tenso sucientemente alta na gate para conduzirem e, tal como os
transstores bipolares, estes apresentam uma capacidade de conduo de correntes elevadas entre
o colector e emissor. Alm disso, os IGBT apresenta uma tenso de conduo que varia muito
33
pouco com a corrente de conduo e a temperatura do componente, o que o torna mais imune
destruio por embalamento trmico que ocorre nos MOSFETs. Na situao dos MOSFETs, a
resistncia de conduo que estes apresentam depende da corrente de conduo e, quando mais
potncia este dissipar emR
ds
, mais o MOSFET aquece e consequentemente maior a resistncia
que este apresenta o que conduz a uma ainda maior dissipao trmica. As vantagens apresen-
tadas fazem com que actualmente os MOSFETs sejam preteridos pelos IGBT em sistemas com
baixas frequncias de operao, que envolvem grandes tenses e onde onde as comutaes dos
componentes so suaves, tipicamente nas passagens por zero da tenso.
semelhana da Full-Bridge previamente apresentada, tambm este circuito pode causar
danos acentuados no inversor caso seja mal comutado. Uma vez que esta ponte totalmente
controlada pelo microcontrolador, ao nvel do cdigo esto implementadas medidas que salva-
guardam os tempos mnimos de transio entre estados dos comutadores, de modo a evitar a
ocorrncia de curto-circuitos na ponte, pois o inversor encontra-se ligado rede elctrica e esta
ponte tem obrigatoriamente um duty-cycle de operao prximo dos 100%.
Tambm nesta ponte H so utilizados quatro drivers de ataque s gates dos IGBT, optica-
mente isolados sendo necessrias trs alimentaes independentes, duas utilizadas pelos circui-
tos responsveis pelo ataque do High-Side da ponte H e a terceira utilizada pelos dois circuitos
de ataque aos comutadores Low-Side. Os sinais de comutao desta ponte provm de dois por-
tos digitais do microcontrolador. Em condies normais de funcionamento, esta ponte apresenta
reduzidas perdas relativas comutao por esta ser realizada em instantes em que a tenso e
corrente so muito baixas ou nulas. No entanto, na eventualidade da corrente no estar em fase
com a tenso torna-se necessria a utilizao de snubbers de modo a proteger os IGBT de danos
causados por consecutivos picos de tenso que podem surgir no caso de se realizar uma comu-
tao quando a corrente no nula. O esquema referente a esta seco do inversor encontra-se
apresentado na gura 3.16.
Figura 3.16: Esquema da ponte inversora de arcadas, constituda por IGBT
O controlo desta ponte totalmente realizado por software e a comutao de estado de condu-
o dos IGBT sincronizada com as deteces de passagem por zero, de modo a que o inversor
34
injecte corrente em fase com a tenso da rede elctrica. A cada passagem por zero gerada uma
interrupo no microcontrolador. O circuito que permite detectar as passagens por zero da rede
elctrica encontra-se apresentado na gura 3.17.
Figura 3.17: Mecanismo de deteco de passagens por zero da rede elctrica
Este sistema, embora funcione bastante bem quando a qualidade do sinal da rede ideal, no
caso da tenso da rede apresentar algum rudo ou quedas abruptas (por interferncia de outros
dispositivos por exemplo), conduz a um ritmo de deteces de passagens por zero mais elevado
do que o esperado que, caso no seja ltrado devidamente, ser responsvel pelo mau sincro-
nismo do inversor com a rede. Esta ltragem realizada ao nvel do software de controlo do
inversor e ser abordada com mais detalhe no captulo 5.
3.5 Filtro de Rede
Esta nova etapa de ltragem constituda por uma indutncia em srie com a sada do sis-
tema. Este ltro passa baixo utilizado para atenuar os harmnicos da corrente causados pela
comutao forada dos IGBT da ponte inversora, situao que ocorre quando a corrente no est
exactamente em fase com a tenso, e a comutao dos IGBT no ocorre num instante de corrente
nula. Alm disso, a bobine em srie permite controlar o ripple da corrente injectada na rede elc-
trica, que ser tanto menor quanto maior for a indutncia utilizada. No entanto, quanto maior for
a indutncia da bobine utilizada pior a dinmica de resposta do sistema, uma vez que para uma
maior variao da corrente necessria sada, a bobine necessita de integrar tenso durante um
perodo de tempo superior.
Outra funo bastante importante deste ltimo ltro permitir o desacoplamento do sistema
inversor relativamente rede elctrica. Uma vez que o inversor se encontra conectado a uma rede,
existe sempre uma impedncia de carga para o inversor que bastante varivel devido a condici-
onantes como a distncia ao posto de transformao ou o tipo de cargas ligadas na rede. Devido
a este facto, a frequncia de ressonncia do ltro LC, exposto previamente, apresentar varia-
es, no sendo possvel assegurar um comportamento uniforme deste em diferentes instalaes
35
e garantir que se vai realizar uma ltragem ecaz frequncia de modulao e seus harmnicos.
Assim, esta ltima etapa de ltragem permite que a anlise do ltro LC entre em considerao
unicamente com uma carga indutiva de valor conhecido, tipicamente de valor bastante superior
ao da rede, resultando esta situao efectivamente num ltro LCL.
Figura 3.18: Indutncia a interligar duas fontes de tenso alternada
Este ltro pode ser apresentado ainda como o elemento de ligao entre duas fontes alternadas
com a mesma frequncia, tal como apresentado na gura 3.18, controlando o uxo de energia
de acordo com a magnitude das suas tenses e o desfasamento existente entre estas. No caso
do inversor ligado rede, pretende-se que o desfasamento entre estas duas fontes seja nulo e a
magnitude da onda de tenso gerada pelo inversor seja superior da rede, de modo a que potncia
activa circule para a rede elctrica.
3.6 Sistema de alimentaes isoladas
Como foi evidenciado durante a anlise da implementao do inversor, este sistema pode ser
segmentado basicamente em duas grandes seces: uma relacionada com a lgica de controlo e
outra associada aos circuitos de potncia. Associada a este particionamento do sistema, devido s
topologias adoptadas e necessidade de assegurar uma maior segurana do sistema, est inerente
a necessidade de existncia de mltiplos sistemas de alimentao que estejam isolados entre si.
O conversor Flyback com transformador de isolamento um sistema utilizado para obter v-
rias tenses de sada DC isoladas da fonte DC presente entrada do conversor. Nesta topologia,
o transformador no utilizado no seu modo tradicional de operao, transferir energia directa-
mente entre o enrolamento primrio e secundrio, pois a corrente nunca circula simultaneamente
nestes dois enrolamentos. Neste sistema, a energia transferida em duas fases temporalmente
disjuntas, sendo o transformador um elemento armazenador de energia. Desta forma, no
necessrio utilizar um indutor adicional por cada sada do sistema para o armazenamento de
energia, reduzindo consequentemente os custos de implementao desta fonte comutada.
Na gura 3.19 apresentado o circuito base de um conversor Flyback. O nmero de sadas
do conversor adaptvel necessidade do nmero de tenses isoladas necessrias no sistema,
estando dependente unicamente da relao de transformao e da potncia que se pretende dispor
ao nvel de todos os enrolamentos secundrios
36
Figura 3.19: Conversor Flyback com mltiplas sadas
Ao nvel dos enrolamentos secundrios, cada uma das sadas dever ser recticada e ltrada
individualmente, sendo tipicamente utilizado a sada de maior carga, que tender a apresentar
maior ripple de tenso, para efectuar o feedback do sistema e condicionar a regulao deste. Os
restantes enrolamentos, uma vez que esto acoplados magneticamente ao mesmo enrolamento
primrio, so regulados indirectamente. De modo a garantir uma tenso mais estabilizada de cada
subsistema de alimentao e minimizar o rudo a alta frequncia comumdos sistemas comutados,
colocou-se um regulador linear sada de cada um dos sistemas de alimentao isolados do
conversor Flyback.
3.7 Controlador
Para realizar o controlo e monitorizao do sistema inversor foi utilizado um microcontrola-
dor de 32bit da famlia PIC32MX da Microchip. Foi criada uma plataforma de desenvolvimento
especca para este controlador de modo a facilitar a sua implementao em sistemas embutidos.
As avanadas funcionalidades deste sistema tero maior destaque no captulo 4.
A interaco entre o sistema a controlar e o microcontrolador efectuada recorrendo aos
mdulos PWM, conversores analgico-digitais (ADC), portos de interrupes externas e portos
digitais genricos, encontrando-se a interface geral exposta na gura 3.20.
Relativamente s ADC, so usados cinco canais, quatro para efectuar as medies de cor-
rente e tenso das interfaces de entrada e sada do inversor, permitindo desta forma implementar
os algoritmos de controlo de potncia e tambm mecanismos de proteco, e um ltimo utilizado
para efectuar a medio da tenso de uma das sadas do conversor Flyback e dessa forma fechar
a malha de controlo deste. Ao nvel da entrada, as medies da tenso e corrente na etapa DC
permitem avaliar a potncia disponibilizada ao inversor e, em funo disso, limitar a potncia
37
Figura 3.20: Interfaces do microcontrolador utilizadas
que o inversor fornece sua sada. Estas medies condicionam tambm a passagem do sis-
tema para o modo standby, quando a tenso DC disponibilizada pela fonte inferior ao limiar da
operacionalidade do inversor. Ao nvel da sada, a medio da tenso e corrente a pea funda-
mental para fechar a malha de controlo do inversor. Quando este opera no modo stand-alone a
varivel de controlo da sada a tenso, uma vez que o inversor o responsvel por manter aos
terminais das cargas uma voltagem semelhante da rede elctrica. Quando o inversor opera no
modo grid-connected a varivel de controlo da sada a corrente inserida na rede, pois a tenso
forada por esta. No modo grid-connected, a medio da tenso tambm importante pois
permite monitorizar variaes anormais na tenso da rede, que permitem activar os mecanismos
de anti-islanding.
Para controlar a primeira Full-Bridge foi utilizado o mdulo PWM do microcontrolador, que
fornece o sinal de entrada para o circuito lgico de ataque individual dos MOSFETs da ponte H.
O duty-cycle deste sinal varivel sendo o resultado do algoritmo de controlo do sistema, que
determina o valor necessrio para este parmetro, de modo a minimizar o erro entre uma onda
de corrente sinusoidal armazenada em memria e a medio da corrente da sada do sistema. O
algoritmo usado encontra-se explicitado no captulo 5.
Ao nvel da segunda Full-Bridge, esta opera a baixa frequncia e o controlo da comutao
de cada brao da ponte foi efectuado totalmente por software, utilizando dois portos de sada
digitais. Desta forma, facilitou-se a implementao do sistema de sincronizao e de controlo
da fase da ponte com a rede elctrica, de modo a que a corrente produzida pelo inversor tenha o
sentido correcto emambas as arcadas da rede. Este mtodo tambmpermitiu garantir a existncia
38
de um tempo morto nas comutaes dos braos da ponte H, controlado atravs de timers, uma
vez que o mdulo PWM do PIC32 no apresenta esta funcionalidade nativamente.
O mdulo PWM tambm utilizado no sistema de alimentao do inversor implementado
pelo conversor Flyback, sendo responsvel por fornecer o sinal de actuao do circuito comu-
tador que controla o uxo de energia armazenado no transformador, de acordo com o sinal de
controlo obtido atravs da medio da tenso de sada de um dos subsistemas de alimentao.
A chave de todo o mecanismo de sincronismo do microcontrolador e a rede elctrica o
sistema de interrupes externas com deteco de anco que permite estabelecer uma referncia
temporal a todos os semi-ciclos da rede para o sistema de controlo do inversor.
As funcionalidades at aqui apresentadas fazemj parte das caractersticas standard de grande
parte dos microcontroladores existentes no mercado actualmente. No entanto, os dispositivos da
famlia PIC32 apresentam uma grande capacidade de processamento, por possurem um core a
operar a 80MHz, e memria RAM at 128KB, o que permite que esta plataforma seja supor-
tada por alguns kernel Tempo-Real desenvolvidos para microcontroladores de baixo custo. A
utilizao destas plataformas facilita bastante o escalonamento de vrias aces do microcon-
trolador como as aces de controlo, monitorizao de recursos e interface com o utilizador,
criando uma camada de abstraco para o utilizador relativamente a determinados mecanismos
do microcontrolador, como as interrupes temporizadas, tradicionalmente utilizadas para efec-
tuar a temporizao e escalonamento de eventos em sistemas embutidos. Estes assuntos sero
alvo de maior exposio nos captulos 4 e 5. Na gura 3.21, encontra-se apresentada a placa de
desenvolvimento baseada na arquitectura PIC32MX montada numa breadboard, encontrando-se
facilmente interligada a outros dispositivos.
Figura 3.21: Placa de desenvolvimento montada em breadboard
39
3.8 Modelo de simulao
De modo a se efectuar uma simulao computacional do comportamento do inversor, estudar
o seu desempenho e proceder a uma melhor escolha dos seus componentes, procedeu-se im-
plementao de um modelo do sistema, recorrendo s capacidades matemticas e de simulao
das aplicaes MATLAB/Simulink [17]. Estas duas ferramentas constituem o ambiente base de
design de sistemas baseado em modelos, permitindo ao utilizador, atravs da utilizao de ele-
mentos predenidos disponibilizados por diversas toolboxes, implementar um modelo represen-
tativo da dinmica do sistema. Os modelos implementados em Simulink podem ser decompostos
hierarquicamente, facilitando a sua organizao em sub-sistemas e criar camadas de abstraco
que permitem apresentar um sistema com base nos seus blocos funcionais mais relevantes. Uma
vantagem da utilizao da ferramenta Simulink o facto de permitir a utilizao de variveis de
entrada e de sada externas ao modelo de simulao, possibilitando desta forma a interligao
do modelo desenvolvido nesta aplicao, com o cdigo realizado em Matlab no qual possvel
implementar um algoritmo de controlo do sistema e controlar o passo da simulao.
Figura 3.22: Topologia do inversor implementado
Partindo do diagrama do sistema apresentado em 3.22 e admitindo um comportamento linear
dos componentes deste, foram tidas as seguintes consideraes para simplicao do modelo:
A ponte H utilizada para modulao da tenso DC da fonte primria implementada por
um bloco denominado PWM que tem como entrada uma onda de referncia, sinal sinusoi-
dal bipolar, e apresenta sada um sinal PWM, cuja magnitude alternadamente positiva
ou negativa, de acordo com a polaridade da onda de referncia.
O transformador, usado para obter isolamento galvnico e realizar a elevao de tenso,
implementado por um bloco de ganho, cujo valor representa a relao de transformao
do transformador. Com este pressuposto, desprezaram-se os efeitos no lineares do ncleo
como a histerese da curva que relaciona a densidade de uxo magntico B e a intensidade
do campo magntico H ou a inuncia da temperatura no valor do uxo magntico de
saturao que limita, consequentemente, o duty-cycle mximo do sistema [23].
A ponte de recticao composta por dodos necessria ao nvel do sistema fsico para
ser possvel recuperar o sinal modulado sinusoidalmente atravs de uma simples etapa de
ltragem passa-baixo. Como a tenso ao nvel da ponte de recticao bastante elevada,
40
da ordem de grandeza da tenso da rede, e a tenso V
Forward
dos dodos utilizados neste
sistema da ordem dos 2V, a gama no linear da resposta do dodo bastante reduzida,
admitindo-se assim que estes apresentam um comportamento linear em toda a sua gama
de funcionamento. Ao nvel do modelo Simulink, apenas necessrio alternar a polari-
dade do sinal PWM gerado a cada 10ms, sendo possvel realizar directamente a ltragem
passa-baixo do sinal modulado e recuperar uma onda sinusoidal bipolar a 50Hz.
A ponte de inverso de arcadas necessria no sistema fsico para inverter o efeito da
ponte de recticao apresentada no ponto anterior. A nvel funcional, esta ponte constitui
apenas um comutador do referencial de tenso, que no necessrio modular ao nvel do
simulador, pois o sinal obtido aps ltragem j bipolar. Desta forma foram desprezadas
eventuais deformaes nas formas de onda da corrente e tenso, causadas pela comutao
da ponte H em instantes em que estes sinais no so nulos.
O comportamento das bobines linear em toda a sua gama de funcionamento, no sendo
considerados os fenmenos de saturao do seu ncleo e consequente alterao do valor
da indutncia.
O sistema inversor poder ser assim modelado por um ltro LCL controlado por um bloco
que gera o sinal PWM que condiciona o uxo de energia no inversor. O sistema equivalente
encontra-se apresentado em 3.23, sendo a corrente que se pretende inserir na rede representada
pela varivel i
g
e a tenso sinusoidal modulada a alta frequncia representada pela fonte de
entrada do ltro, v
i
.
Figura 3.23: Circuito equivalente do inversor
Neste diagrama encontram-se apresentadas, para alm da resistncia de amortecimento R
d
,
outras duas resistncias em srie com os indutores. A resistncia R
i
representa contribuies de
vrias resistncias de diferentes elementos do inversor. O seu valor resulta maioritariamente da
resistncia de conduo de dois MOSFETs em srie, presentes ao nvel do enrolamento prim-
rio do transformador de isolamento e cujo valor se reecte no enrolamento secundrio segundo
uma relao N
2
, em que N a relao de transformao do transformador. Engloba tambm a
resistncia de perdas do transformador bem como a resistncia de perdas do indutor L
i
que, no
entanto, so mais difceis de estimar pois a sua medio obriga remoo destes componentes
da placa de circuito impresso. Ainda assim, este valor pode ser razoavelmente minorado atravs
do valor da resistncia de conduo dos MOSFETs. Admitindo a utilizao de MOSFETs com
41
R
ds
de 5m, emparelhados aos pares, e uma relao de transformao de 1:10, a resistncia R
i
apresenta, aproximadamente, um valor de 0.5. J no que toca a R
g
, a sua estimao mais
complicada porque, para alm da contribuio da resistncia de perdas do indutor L
g
, existe uma
contribuio por parte da rede elctrica que varivel, conforme a distncia ao posto de transfor-
mao. Utilizando os valores dos componentes dos ltros do inversor sicamente implementado,
L
i
= 330H, C
f
= 3F, L
g
= 47H, e tendo como base a funo de transferncia do ltro
LCL, apresentada no Anexo A na seco Funo de Transferncia do Filtro LCL, obtiveram-se
os diagramas de bode do ltro em diferentes situaes, analisando-se o efeito do valor resistn-
cias de perdas no comportamento do ltro. Estes resultados encontram-se apresentados na gura
3.24.
Figura 3.24: Diagrama de Bode do ltro LCL equivalente para diferentes valores das resistncias
de perdas R
i
e R
g
Verica-se, semelhana dos resultados j observados previamente no estudo do compor-
tamento do ltro LC, que frequncia de ressonncia do ltro se observa um fenmeno de
peaking. Constatou-se tambm que o ganho que o sistema apresenta a esta frequncia encontra-
se fortemente dependente do valor das resistncias de perdas do ltro LCL, sendo que maiores
resistncia R
i
e R
g
conduzem a uma maior atenuao a frequncias inferiores frequncia de
ressonncia e a um menor ganho do sistema a esta frequncia. Devido incapacidade de estimar
com exactido o valor de R
g
, bem como saber efectivamente o ganho do sistema frequncia de
ressonncia, deve-se incluir uma resistncia de amortecimento em srie com o condensador de
ltragem, assegurando desta forma a realizao do amortecimento da resposta em frequncia do
ltro. Assim, utilizando uma resistncia R
d
= 3.3, R
i
= 0.5 e,desprezando o valor de R
g
,
obtiveram-se os diagramas de bode apresentados na gura 3.25.
42
Figura 3.25: Diagrama de Bode do ltro LCL equivalente sem resistncia de amortecimento (2),
com resistncia de amortecimento (1)
Da utilizao da resistncia de amortecimento, para reduzir o comportamento de peaking
do ltro, advm tambm desvantagens. O acrescento deste elemento resistivo aumenta tambm
as perdas do sistema caso os harmnicos a alta frequncia da corrente tenham uma amplitude
signicativa. Constata-se assim que a incluso de uma resistncia para efectuar um amorteci-
mento passivo do ltro dever ser ponderada, podendo-se optar por mtodos de amortecimento
activos, no dissipativos, mas mais complexos e que requerem um maior nmero de sensores de
tenso/corrente. Alguns destes mtodos encontram-se referidos e analisados em [27].
Com base nesta representao simplicada do inversor foi criado um modelo implementado
em Simulink, seguindo uma metodologia semelhante apresentada em [29].
Na gura 3.26 apresentado o modelo do bloco responsvel pela gerao do sinal PWM
modulado sinusoidalmente, que alterna a sua polaridade a cada 10ms. A entrada deste modelo
o setpoint proveniente do controlador, que atravs de um mecanismo de comparao com uma
onda triangular e blocos de ganho adicionais, d origem ao sinal pulsado de duty-cycle varivel,
a sada do modelo.
43
Figura 3.26: Modelo Simulink do circuito de modulao sinusoidal do sinal PWM
No que toca modelao do ltro LCL em Simulink, foram implementados blocos relativos
funo de transferncia individual de cada componente, relacionando-se estes entre si atravs de
variveis de entrada e sada, tenses ou correntes. As funes de transferncia necessrias para
esta representao encontram-se descritas seguidamente, tendo como base a gura 3.27.
Figura 3.27: Variveis necessrias para a implementao em diagrama de blocos do lto LCL
H
1
=
I
in
V
in
V
c
=
1
L
i
s + R
i
(3.6)
H
2
=
I
out
V
c
V
out
=
1
L
g
s + R
g
(3.7)
H
3
=
V
c
I
in
I
out
=
R
d
C s + 1
C s
(3.8)
44
O modelo em Simulink do ltro encontra-se apresentado na gura 3.28.
Figura 3.28: Implementao do ltro LCL em Simulink
Relativamente fonte de sada, para simular a rede foi apenas utilizada uma fonte de sinal
sinusoidal, com a frequncia de 50Hz. Simplicou-se assim o modelo da rede, considerando a
sua impedncia puramente resistiva, cujo valor poder ser tido em considerao j na resistncia
de perdas R
g
.
O esquema nal do modelo encontra-se apresentado na gura 3.29, efectuando-se o parale-
lismo das trs seces em que este dividido (fonte de entrada, ltro LCL e fonte de sada) com
a gura 3.23 .
Figura 3.29: Modelo Simulink do inversor
45
O funcionamento do simulador controlado atravs de um script MATLAB que comunica
com o modelo Simulink atravs de portos de entrada (In) e sada (Out) apresentados na gura
3.29. Neste script, para alm da existncia de parmetros de congurao do Simulink e ser
efectuada a inicializao de variveis relativas ao modelo do inversor, est tambm presente um
cdigo sequencial que executado periodicamente em ciclo innito no qual est implementado
digitalmente o controlador do inversor, semelhana do modelo de programao tpico de um
microcontrolador. Para realizar as aces de controlo e modelar a corrente de sada do inversor
segundo uma onda de referncia sinusoidal necessrio efectuar trocas de dados com o modelo.
Os dados relativos amostragem da sada do sistema e ao mecanismo de sincronizao do con-
trolador uem pelos portos Out do modelo, assemelhando-se o seu comportamento aos portos
de converso analgico-digital e de interrupes externas de um microcontrolador. No sentido
inverso esto os portos de input do simulador, que permitem que as decises resultantes do pro-
cessamento dos dados fornecidos pelos portos Out, actuem ao nvel do modelo, assemelhando-se
o comportamento destes elementos aos portos digitais de sada do microcontrolador.
Este mecanismo permite assim efectuar uma simulao tanto do inversor como do algoritmo
a implementar no microcontrolador, sendo a exportao do ltimo para um microcontrolador real
to mais bem sucedida quanto mais dedigna for a representao do modelo do sistema fsico.
46
Captulo 4
Placa PIC32UA
Em praticamente todos os sistemas electrnicos existem unidades microcontroladoras dedi-
cadas execuo de tarefas como a instrumentao, o controlo ou as comunicaes em rede.
Actualmente, a oferta de microcontroladores presentes no mercado agrupa-se em trs grandes
categorias, em dispositivos de 8-bit, 16-bit e 32-bit. Ainda que constituam a categoria que geral-
mente apresenta especicaes mais limitadas, os sistemas baseados em arquitecturas de 8-bit
continuam com uma forte posio no mercado [2], principalmente devido ao reduzido custo que
a sua utilizao comporta e por se apresentarem ainda sucientemente adequados grande parte
das aplicaes que requerem a integrao de uma unidade de controlo para tarefas pouco com-
plexas. No entanto, comea a vericar-se uma tendncia de evoluo deste mercado, em que o
aparecimento de sistemas com elevados requisitos de performance e troughput de dados, como
dispositivos de controlo em automveis, automao industrial, descodicadores de vdeo e u-
dio, routers, consolas de jogos ou sistemas que requeiram encriptao de informao justicam
a integrao de dispositivos com um maior nmero de bits, que apresentam uma maior eccia
na relao carga de trabalho vs consumo energtico [2].
Face crescente generalizao da oferta de microcontroladores baseados em arquitecturas
de 32-bit, com cores de elevada capacidade de processamento, elevada integrao de perifricos,
elevada capacidade de memria, modos de poupana energtica ecientes e cada vez mais
reduzida diferenciao ao nvel do preo de venda destes produtos face a outras unidades de
16-bit e 8-bit, torna-se cada vez mais atractiva a opo de os utilizar em projectos tanto a nvel
acadmico, como tambm a nvel prossional. Uma arquitectura possuindo elevados recursos
tende a levar a uma reduo dos custos de desenvolvimento em termos da produtividade da
equipa de trabalho uma vez que, ao invs de um engenheiro despender grande parte do tempo
a optimizar um programa, reduzindo o nmero de chamadas encadeadas de funes que, por
exemplo, facilmente excedem a capacidade da stack do sistema, minimizando o espao ocupado
de modo a ser suportado pela capacidade do microcontrolador ou at reescrever segmentos de
cdigo em assembly de modo a maximizar a performance de execuo do programa, este poder
focar o seu trabalho adicionando funcionalidades inovadoras ao produto que desenvolve.
No menos importante que as capacidades do hardware do microcontrolador escolhido, so as
ferramentas de desenvolvimento disponibilizadas para este. A existncia de solues out-of-the-
box que apresentem uma curva de iniciao suave utilizao do microcontrolador, bibliotecas
47
de perifricos prontas a utilizar bem como as perspectivas de suporte ao produto por parte do
fabricante durante um longo perodo de tempo, so factores bastante importantes quando se opta
por uma determinada plataforma de trabalho.
Uma das companhias responsvel pela massicao dos microcontroladores de 8 bit e 16 bit
foi a Microchip Technology Inc.. Neste momento, grandes companhias como a NXP, ST e Texas
Instruments, assumem-se como os grandes players no universo dos microcontroladores de 32
bit, baseando as suas arquitecturas em cores ARM. No entanto, a Microchip lanou-se neste novo
mercado nos nais de 2007 apresentando a sua gama de dispositivos PIC32MX que apresentam
uma arquitectura que supera largamente as barreiras tradicionais associadas aos microcontro-
ladores de baixo custo existentes no mercado, apresentando um core a operar a 80MHz, com
design baseado num modelo reduced instruction set computer (RISC), que executa um set de
instrues desenvolvido pela MIPS Technologies, bem como uma memria Flash com capaci-
dade at 512 KB e memria SRAM at 128 KB. De modo a incentivar a migrao dos sistemas
implementados em plataformas de 16-bit para 32-bit e minimizar o impacto negativo que a al-
terao da plataforma base de um sistema normalmente acarreta, a srie PIC32MX manteve a
compatibilidade do pinout, perifricos e de software relativamente sua famlia de microcontro-
ladores de 16-bit, sendo adicionado o suporte da nova gama de produtos ao j bem estabelecido
ambiente de desenvolvimento MPLAB. Esta estabilidade no que toca s ferramentas de trabalho
e familiarizao com o sistema em grande parte responsvel pela simplicidade de migrao
para esta arquitectura.
O processo de desenvolvimento de sistemas embutidos passa sempre pelas fases de especi-
cao e implementao de solues, para apresentao de um produto nal que v de encontro
aplicao a que se destina. Desde a verso inicialmente dimensionada at ao produto nal
entregue, decorre um processo de investigao e testes em que se efectuam mltiplas alteraes
e constantes acrscimos ao sistema em desenvolvimento at, nalmente, se obter uma verso
pronta para utilizao. Durante esta fase, so situaes comuns a existncia de componentes
danicados, erros de dimensionamento ou mesmo a completa alterao das abordagens utiliza-
das. Em todos estes exemplos, os developers necessitam de ser expeditos nas alteraes que
realizam, sendo mais prioritria a facilidade com que se alteram, testam e validam os sistemas
projectados do que a prpria dimenso destes, pelo que, a utilizao de circuitos integrados com
encapsulamento DIP , na maior parte das vezes, a mais adequada. Este encapsulamento permite
uma elevada facilidade no que toca sua montagem e substituio em placas de prototipagem ou
mesmo em PCB (Printed Circuit Board), recorrendo a sockets, permitindo tambm a realizao
de debugging, directamente sobre o circuito integrado, recorrendo ao osciloscpio com pontas
de prova comuns, devido grande dimenso dos pads.
No entanto, os microcontroladores tecnologicamente mais avanados disponveis data apre-
sentam unicamente encapsulamentos do tipo Surface-Mount Devices (SMD), como o caso dos
dispositivos da famlia PIC32MX. Assim, de modo a beneciar dos avanos proporcionados pela
arquitectura destes novos microcontroladores, do bom suporte ao nvel das ferramentas de traba-
lho, do apoio de uma forte comunidade de utilizadores, bem como da liberdade proporcionada
pelo encapsulamento DIP de um circuito integrado, criou-se uma placa de desenvolvimento para
facilitar a prototipagem de sistemas electrnicos com base em microcontroladores de 32-bit.
48
4.1 Placa de Desenvolvimento
Com o intuito de facilitar o desenvolvimento de aplicaes com base em dispositivos da
famlia PIC32MX, criou-se uma placa de desenvolvimento suportada pelo microcontrolador
PIC32MX340F512H, disponvel na verso com encapsulamento TQFP de 64 pinos. Normal-
mente, para utilizao de circuitos integrados com encapsulamentos SMD na prototipagem de
sistemas, comum criarem-se simples breakout boards que facilitam a rpida integrao e subs-
tituio destes componentes numa montagem de teste. O conceito subjacente placa desen-
volvida semelhante mas, no presente caso, este foi elevado a um nvel superior, de modo a
criar um pequeno mdulo que, para alm de facilitar o acesso a todos os pinos de I/O, inclui os
componentes que asseguram a operacionalidade base do microcontrolador, como a sua correcta
alimentao, um interruptor de reset, um conector para interface JTAG, til para a realizao de
debug, um cristal de 8MHZ que constitui o oscilador primrio externo, um cristal secundrio
de 32.768kHz utilizado nos mdulos de operao de baixo consumo e tambm permite o funci-
onamento do relgio e calendrio internos do controlador, e leds de sinalizao das tenses de
alimentao. Para se iniciar a utilizao do microcontrolador ento apenas necessrio alimentar
o mdulo, tipicamente a 5V, sendo a sua integrao com outros componentes bastante facilitada,
por apresentar uma estrutura baseada em dois barramentos de 28 pinos paralelos, compatveis
com o espaamento dos encaixes das breadboards, usualmente utilizadas para prototipagem. Da
mesma forma, este sistema tambm passvel de funcionar como um mdulo piggyback, de
modo a integrar sistemas modularmente desenvolvidos.
Figura 4.1: Placa de desenvolvimento PIC32UA
Podem-se assim resumir as principais caractersticas da placa de desenvolvimento apresen-
tada:
Controlador PIC32MX340F512H
Cristal primrio de 8MHz
Cristal secundrio de 32.768kHz (RTC)
Regulador 3.3V Low Dropout
Dois led de estado das tenses de alimentao
49
Interruptor de Reset
Conector JTAG para programao/ debug
56 Pinos com pitch de 2.54mm
50 Pinos de I/O utilizveis
Tenso de alimentao entre 4V e 6.47V
Figura 4.2: Layout da Placa de desenvolvimento PIC32UA
O prottipo apresentado na gura 4.1 o resultado do layout, exibido na gura 4.2, criado
utilizando a verso livre do programa CadSoft EAGLE [3], uma ferramenta simples mas bastante
completa que permite produzir esquemas elctricos e desenhar placas de circuito impresso.
Ao longo do desenvolvimento do layout, at ser obtida uma verso nal, tiveram-se em conta
diversas consideraes de modo a optimizar a disposio dos pinos do microcontrolador, minimi-
zar o comprimento das pistas, reduzir o nmero de vias utilizado, cumprir com os requerimentos
energticos, bem como a distribuio do plano de massa do sistema. O ponto de partida foi a
escolha dos componentes a utilizar. Relativamente ao microcontrolador, a opo recaiu sobre o
PIC32MX340F512H, uma verso que, altura da escolha, apresentava as especicaes mais
avanadas da famlia. Alm disso, de modo obter uma placa de desenvolvimento de dimenses
reduzidas, optou-se pela utilizao de uma verso de 64 pinos. A nvel funcional, o design de-
senvolvido compatvel com todas as verses de 64 pinos de microcontroladores desta famlia.
Actualmente, existe j uma nova placa que utiliza o microcontrolador PIC32MX795, uma verso
que se distingue da anteriormente enunciada por apresentar uma maior capacidade de memria
SRAM e Flash, suporte para protocolo CAN e interface USB.
Relativamente alimentao do sistema, o consumo de corrente global realizado pelo micro-
controloador e leds bastante reduzido. Os dois leds consomem cerca de 40mA em conjunto
- valor que pode ser bastante melhorado utilizando leds de alto rendimento, o microcontrolador
operando a 80MHz e executando cdigo a partir da memria Static RAM, congurao onde os
requerimentos energticos so superiores, apresenta um consumo tpico de 55mA e a corrente
mxima que possvel fornecer pelo conjunto de todos os portos de I/O 200mA. [15] Para
alimentar a placa de desenvolvimento, escolheu-se um regulador Low-Dropout MCP1825S com
uma tenso de sada de 3.3V, capaz de fornecer 500mA ao sistema, garantindo-se ainda alguma
margem de segurana, de modo a evitar a ocorrncia de fenmenos de brown-out. O package
escolhido, SOT-223, de reduzidas dimenses e apresenta um pad exposto com uma rea signi-
50
cativa conectado massa do regulador, podendo assim ser ligado ao plano de massa da placa,
de modo a aumentar a sua capacidade de dissipao.
O comprimento das pistas de interligao dos pinos e o nmero de vias foi tambm estudado
optando-se por no agrupar os portos do sistema no layout da placa, perdendo-se uma optimi-
zao funcional, mas obtendo-se um plano de massa mais uniforme na parte inferior da placa,
que garante uma maior imunidade ao rudo electromagntico e permite reduzir os fenmenos de
cross-talk causado pela disposio paralela das pistas do sistema [9]. Foram tambm colocados
condensadores de desacoplamento na proximidade dos pinos de alimentao do controlador de
modo a evitar que eventuais rudos na alimentao da placa afectem o funcionamento deste.
Finalmente, foi includo um header na placa que permite utilizar debuggers JTAG para an-
lise do sistema durante o seu funcionamento.
4.2 Arquitectura do microcontrolador
Os controladores da srie PIC32MX apresentam-se como complexos System-on-a-Chip ba-
seados num core da MIPS de 32-bit, capaz de operar com uma frequncia de relgio at 80MHZ,
apresentando diversos mdulos integrados dos quais se podem destacar um controlador DMA
de oito canais, controladores USB e Ethernet, um barramento matriz que permite comunicao
entre os diversos mdulos a altas velocidades, um controlador de interrupes de alta perfor-
mance bem como uma prefetch cache de 256 Bytes com vista a reduzir a latncia nos acessos
memria Flash do sistema. Existem tambm outros perifricos mais comuns como conver-
sores analgico/digital (ADC) de 10-bit, interfaces SPI, I2C e UART para comunicaes srie.
Operando sua mxima capacidade, este controlador capaz de oferecer um throughput de ins-
trues de 1.56 Dhrystone MIPS/MHz, unidade standard da indstria para avaliar a performance
de processadores e compiladores [37].
Relativamente sua arquitectura, esta pode ser dividida em quatro blocos funcionais gerais:
core, memria do sistema, integrao do sistema e perifricos, sendo alguns dos mdulos apre-
sentados no diagrama da gura 4.3.
4.2.1 Core
O core da srie PIC32MX baseado na arquitectura RISC MIPS32 M4K, pertencente gama
mais baixa da linha de produtos da MIPS de 32-bit. Os cores desta gama so bastante costumiz-
veis aquando da fase de produo, permitindo direccionar este produto para inmeras aplicaes
com requisitos diferenciados prevalecendo sempre o melhor compromisso entre performance e
o consumo energtico/rea de silcio [22].
A implementao utilizada pela Microchip, sumariamente, contempla um core com uma
frequncia de operao limitada a 80MHz, uma unidade de multiplicao/diviso de alta per-
formance (FMDU) e 32 registos sombra - uma cpia dos 32 registos de uso geral (GPR), que
so unicamente utilizados por uma rotina de interrupo de prioridade mxima, de modo a que
o atendimento desta no sofra da latncia causada pela salvaguarda de todos os registos aquando
da comutao de contexto do core necessria nestas situaes [15].
51
Figura 4.3: Diagrama de Blocos da arquitectura PIC32MX
Figura 4.4: Diagrama de Blocos do Core MIPS M4K
O core MIPS M4K baseado no modelo Harvard, possuindo dois barramentos indepen-
dentes, dedicados ao instruction fetch e s operaes load-store separadamente, possibilitando
a execuo de uma instruo e uma transferncia de dados paralelamente a cada ciclo de rel-
gio. Cada um destes barramentos apresenta 32-bit de dimenso, permitindo, assim, um maior
throughput do sistema do que seria atingvel no caso de se implementar um nico barramento
de instrues e dados partilhado. As instrues lidas pelo CPU so executadas em 5 etapas (Ins-
truction Stage, Execution Stage, Memory Stage, Align Stage, Writeback Stage) recorrendo a um
pipeline de 5 nveis. Desta forma, torna-se possvel executar, mediante certas condies, uma
instruo por cada ciclo de relgio. No entanto, muitas vezes existe dependncia de registos
entre mltiplas instrues existentes no pipeline, situao conhecida como interlock, que implica
o atraso da execuo das restantes instrues que no podem aceder ao registo pretendido [14].
O core apresentado uma arquitectura do tipo Load-Store com 32 registos de uso geral
(GPR), registos esses que, para alm do uso comum enquanto armazenadores de operandos das
instrues, contadores e endereos necessrios operao do CPU, possibilitam ao utilizador
salvaguardar valores frequentemente utilizados por forma a reduzir o overhead das operaes
load-store, tornando o sistema mais rpido na realizao de determinadas tarefas. Esta funciona-
lidade pode apresentar vantagens em aplicaes relacionadas com o processamento de sinal em
52
que, por exemplo, a rpida disponibilidade dos coecientes de ltros resulta num aumento do
desempenho global da tarefa em questo.
Ao nvel do core existe ainda uma FMDU, Fast-Multiply-Divide Unit, que suporta diferentes
tipos de instrues, como multiplicaes com sinal, sem sinal, multiplicao-acumulao e di-
viso. Esta unidade ento responsvel pela execuo das instrues matemticas, permitindo
que o core efectue o fetch das instrues seguintes que no recorram FMDU paralelamente. A
FMDU existente nesta arquitectura capaz de executar num nico ciclo de relgio multiplica-
es 16X16-bit e 32X16-bit e necessita de dois ciclos para operaes 32X32-bit. As operaes
de diviso so implementadas comumalgoritmo iterativo de 1-bit por ciclo de relgio que podem
durar de 11 a 34 ciclos de relgio, dependendo da dimenso dos operandos [10, 22].
Por defeito, o PIC32MX executa instrues de 32-bit mas, no entanto, para aplicaes em que
o tamanho do cdigo crtico, existe a possibilidade de executar instrues MIPS16e, instrues
de 16-bit, que permitem obter uma reduo de 40% no espao ocupado pelo cdigo, compara-
tivamente ao uso de instrues de 32-bit. Alm disso, como o fetch de instrues realizado
em blocos de 32-bit, existe uma maior poupana de energia no sistema pois apenas necessrio
aceder memria a cada duas instrues executadas [10].
4.2.2 Memria do Sistema
No que toca memria, a srie PIC32MX disponibiliza uma memria Flash com capacidade
varivel entre 32KByte e 512KByte, bem como uma memoria Static Random Acess Memory
(SRAM), com tamanho entre 8Kbit e 128Kbit, de alto desempenho. Relativamente ao mapea-
mento desta, os sistemas desta gama de microcontroladores baseiam-se num modelo de memria
unicado, ou seja, instrues e de dados residem num espao de endereamento nico, mas em
gamas distintas da memria. Alm disso, tambm possvel executar instrues a partir de uma
parte da memria SRAM do sistema devido existncia de uma congurao de barramento
conhecida como Bus Matrix, que permite estabelecer comunicao entre os barramentos da me-
mria SRAM e memria Flash com o core do sistema [14].
Uma das grandes limitaes dos processadores em sistemas embutidos prende-se com a per-
formance das memria Flash utilizadas, uma vez que, memrias rpidas implicam um consumo
energtico tambm superior. De forma a serem cumpridos os tempos necessrios para executar
correctamente leituras e escritas por parte de cores a funcionar a frequncias acima das velocida-
des da Flash, necessria a incluso de wait-states, perodo durante o qual o core aguarda pelo
acesso memria. Os projectistas deste controlador conseguiram balancear a performance do
processador com o baixo custo da memria, desacoplando o barramento do core do PIC32MX
da memria Flash pela incluso de uma Prefetch Cache, pequeno mas rpido bloco de memria
com 256 bytes de capacidade, organizado em blocos de 128-bit dispostos em 16 linhas, que tem
como funo armazenar instrues quando estas so acedidas assim como realizar o prefetch de
instrues antes destas serem efectivamente necessrias. tambm possvel reservar at qua-
tro linhas deste bloco para realizao do fetch de dados. Assim, apenas existe uma reduo de
performance do sistema devido a acessos memria quando ocorrem cache-miss e o core tem
de aguardar pela disponibilizao da instruo necessria com uma latncia superior. Na gura
53
4.5, possvel observar um diagrama representativo da evoluo da performance do core com o
aumento da velocidade de relgio do core. As quebras de performance resultam da necessidade
de incluso de wait-states no acesso memria e so atenuadas pela utilizao da prefect cache
[14].
Figura 4.5: Efeito da Prefetch Cache no desempenho do sistema
4.2.3 Bus Matrix
Para haver comunicao entre os diversos mdulos do microcontrolador, torna-se necessria
a existncia de um barramento partilhado para as trocas de dados. O Bus Matrix surge como a
estrutura capaz de descodicar uma gama de endereos para mapear o alvo das transferncias,
Flash, SRAM ou Perifricos, permitindo assim estabelecerem-se as comunicaes entre disposi-
tivos Master e Slave existentes no barramento. Sendo a arquitectura analisada um sistema que
poder gerar e processar elevadas quantidades de dados a transferir, seria ineciente todos os
eventos entre os diferentes mdulos que pretendem estabelecer comunicao estarem dependen-
tes da permisso do core. Um dispositivo Master diferencia-se de um Slave pelo facto de poder
ser iniciador de comunicaes, realizando assim, autonomamente, pedidos de leitura e escrita
de dados dos perifricos e outros mdulos internos do microcontrolador. Actualmente, apenas o
core e os mdulos In Circuit Debugger, USB e controlador DMA so Master. Devido existn-
cia de mltiplos Masters no barramento, em muitas ocasies estes iniciaro trocas de informao
simultaneamente no barramento. No permitir esta situao seria ineciente do ponto de vista
do troughput de dados pelo que uma das funcionalidades do Bus Matrix funcionar segundo o
principio de um Switch Ethernet, permitindo a existncia de mltiplos uxos de dados simulta-
neamente, como se encontra representado na gura 4.6. Da existncia de vrios Masters decorre
tambma possibilidade de, nummesmo instante, ocorreremvrias tentativas de acesso ao mesmo
Target. Nessa situao, o Bus Matrix encarrega-se de resolver o conito utilizando um sistema
de prioridades para o desempate, denido aquando da sua congurao [14].
54
Figura 4.6: Acesso concorrente ao barramento segundo o conceito Bus Matrix
4.3 Software de Suporte
Uma das vantagens em utilizar os microcontroladores da famlia PIC32MX, da Microchip,
prende-se com o bom suporte a nvel de ferramentas de desenvolvimento e ao facto de existi-
rem verses freeware para estudantes dos compiladores necessrios que, comparativamente s
verses comerciais, apresentam apenas ligeiras limitaes ao nvel das funcionalidades disponi-
bilizadas, sem comprometer, no entanto, a utilizao das avanadas capacidades do microcontro-
lador.
A base de trabalho facultada pela Microchip, o ambiente de desenvolvimento integrado (IDE)
MPLAB, apresenta-se como uma plataforma na qual possvel para alm de produzir o cdigo do
sistema a desenvolver, proceder sua compilao, efectuar a programao do microcontrolador,
realizar o debug do sistema directamente sobre o microcontrolador, e por ltimo possibilitar
tambm a emulao do microcontrolador, tal como a interaco dos seus portos de I/O [13].
Relativamente aos compiladores suportados, a Microchip possui um compilador para a lin-
guagem de programao C, o MPLAB C32, baseado em GCC [12] e disponibilizado em verses
Lite, com limitaes ao nvel da optimizao de cdigo, em verso acadmica, unicamente li-
mitada na dimenso do cdigo gerado, que tem um tamanho mximo de 64 KB e em verses
comerciais, totalmente funcionais. Na verso acadmica, o facto de ser possvel utilizar todos
os nveis de optimizao de cdigo, permite explorar melhor a limitao imposta ao tamanho
mximo do cdigo compilado. Para alm de permitirem uma reduo no tamanho do cdigo, as
optimizaes realizadas pelo compilador visam minimizar o tempo de execuo deste atravs de
tcnicas como a expanso de ciclos, de modo a tomar maior partido das capacidades de cache
do microcontrolador, realizar o inline de funes ou efectuar o alinhamento dos endereos das
instrues em potncias de dois para melhorar a performance do sistema em casos de execuo
condicional. Juntamente com o compilador, so tambm facultadas bibliotecas matemticas e de
processamento de sinal de alta performance, cujo desempenho tem vindo a ser optimizado a cada
actualizao destas ferramentas, bem como bibliotecas bastante teis para utilizao de todos os
55
perifricos integrados nos microcontroladores da srie PIC32MX, como sejam stacks TCP/IP e
USB, bootloaders para as interfaces srie e USB juntamente com as interfaces de carregamento
do cdigo para o sistema operativo Microsoft Windows [12, 26]. Mais recentemente tornou-se
disponvel no mercado um novo compilador multi-plataforma HI-TECH C PRO for the PIC32
MCU Family produzido pela Hi-Tech Software, que tambm apresenta verses comerciais, com
optimizaes de cdigo avanadas, e uma verso livre, de funcionalidades mais comedidas ao
nvel das optimizaes mas com total suporte da plataforma de hardware do microcontrolador
[7].
No que toca s ferramentas de programao e debugging, existem vrias opes basea-
das em hardware facultadas pela Microchip. Os microcontroladores das sries PIC32MX3xx e
PIC32MX4xx so suportados pelos debuggers ICD2 e MPLAB REAL ICE, produtos j existentes
no mercado altura da disponibilizao destes microcontroladores de 32-bit. A distino destes
produtos prende-se com as velocidades mximas de debugging, a capacidade de introduo de
breakpoints, cronometragem dos tempos de execuo, capacidade de realizar o trace dinmico
de variveis do sistema, bem como a possibilidade realizar uma anlise do sistema ao nvel l-
gico de diferentes sinais. Estas ferramentas auxiliares so bastante vantajosas na medida que
permitem analisar o comportamento do microcontrolador enquanto este se encontra em pleno
funcionamento, conectado ao hardware a controlar [13].
O ambiente MPLAB faculta tambm a possibilidade de realizar testes ao cdigo desenvolvido
emulando o hardware do microcontrolador bem como as interaces com sinais e alguns dispo-
sitivos, utilizando a ferramenta MPLAB SIM. A pequena diferena relativamente aos debuggers
baseados em hardware prende-se com o facto destes, quando se encontram a correr o cdigo
velocidade mxima, no permitirem a monitorizao de todos os registos e memria em tempo
real, contrariamente ao simulador, cuja performance apenas se encontra limitada pelas capacida-
des do computador onde corre a simulao e tem sempre disponvel toda a informao relativa
ao estado do microcontrolador [13].
A utilizao conjunta destas ferramentas constitui assim uma forte plataforma de desenvolvi-
mento, bastante exvel na relao custo/funcionalidades, que permite abranger um vasto grupo
de utilizadores, que pretendam ou no beneciar dos recursos mais avanados de desenvolvi-
mento, que apresentem um maior ou menor conhecimento da arquitectura software e hardware
em questo. Um factor que pode constituir um entrave para utilizadores de sistemas operativos
Linux e MacOS prende-se com o facto de toda esta plataforma de software e hardware de de-
bugging baseada no ambiente MPLAB ser apenas suportada por sistemas operativos Microsoft
Windows.
4.4 Sistema Operativo Tempo-Real (RTOS)
Acompanhando a evoluo dos microcontroladores, que apresentam arquitecturas cada vez
mais avanadas e capacidades de memria mais elevadas, os engenheiros de sistemas embutidos
comeam a ter disponveis para os dispositivos de custo mais reduzido sistemas operativos, que
permitem o desenvolvimento de complexas aplicaes segundo um modelo multi-tarefa, seme-
lhana do que h muito se pratica ao nvel dos computadores pessoais. Esta evoluo do modelo
56
de programao em microcontroladores, que at muito recentemente era baseado numa estru-
tura monoltica, em que se recorria a rotinas de interrupo temporizadas para executar aces
com requisitos temporais, permite ao utilizador uma maior abstraco dos detalhes complexos
relativos ao escalonamento temporal de aces, que passa a ser da responsabilidade do sistema
operativo e promove um maior particionamento do software, que facilita o teste, a diviso do
trabalho em equipas e reutilizao de cdigo entre plataformas.
No seguimento desta losoa, surge o kernel Tempo-Real FreeRTOS, um sistema multi-
tarefa e multi-plataforma desenvolvido para ser simples, pequeno e fcil de utilizar baseado em
ticks, unidade de tempo base da qual, todos os eventos do sistema, so mltiplos inteiros. Este
kernel no impe restries ao nmero de tarefas que o sistema pode apresentar, realizando o
escalonamento destas com base um mecanismo de prioridades xas, sendo opcional a existncia
ou no de preempo entre estas. Embora nestas arquitecturas de software um programa se apre-
sente segmentado em tarefas, na maioria das situaes existem relaes de dependncia entre
estas, como precedncias de execuo, partilha de recursos e de dados, sendo portanto facultada
pelo FreeRTOS, uma Interface de Programao de Aplicativos (API) que inclui ferramentas de
sincronismo e comunicao entre tarefas ou entre tarefas e interrupes, como las de mensa-
gens, semforos e mutexes. Devido ao facto de ser possvel a existncia de preempo entre as
tarefas, estes recursos so importantes tambm para evitar a existncia de condies de corrida
no acesso a estes, que degeneram numa execuo inconsistente dos programas. Por ser escrito
maioritariamente em C e ser uma ferramenta open-source, o kernel FreeRTOS apresenta elevada
portabilidade e escalabilidade, sendo compatvel com microcontroladores de fornecedores, para
alm da Microchip, como a ATMEL, a NXP, a Xilinx, entre outros [6].
4.5 Comparao com o PIC18F458
De modo a avaliar comparativamente todos os avanos desta arquitectura apresentada, realizou-
se um pequeno teste com dois microcontroladores da Microchip, um PIC32MX340F512H, que
apresenta uma arquitectura de 32-bit, com um core a operar a 80MHz e um PIC18F458, arqui-
tectura de 8-bit, funcionando a 40MHz. Compilou-se o cdigo de teste utilizando o compilador
PICC-18 V8.30 da HT-Soft para o PIC18, e o compilador MPLAB C32 V1.05 para o PIC32MX,
sem quaisquer optimizaes para as duas plataformas. O programa de teste consiste em calcular
o 24

elemento da srie de Fibonacci, o mximo nmero da srie representvel numa varivel de

16-bit, calcular os elementos de um tringulo de Pascal com 10 linhas, sendo este teste limitado
pelas restries de memria do PIC18, e nalmente calcular o resultado da operao sin(0.123).
Estes cdigos, embora bastante simples, exemplicam situaes de execuo em loop, manipula-
o de ponteiros e o uso de libraries matemticas para clculos em vrgula utuante, constituindo
assim uma boa base de comparao da performance destes sistemas. Medindo os tempos de exe-
cuo, recorrendo aos timers dos sistemas, obtiveram-se os resultados apresentados na tabela
4.1.
Conrmando o esperado partida devido superioridade da arquitectura do PIC32MX,
vericam-se tempos de execuo bastante inferiores neste sistema comparativamente ao PIC18.
Estes resultados so, no entanto, meramente indicativos uma vez que existem nesta situao
57
Teste PIC18F458 PIC32MX340
s s
Srie de Fibonacci 113 3.38
Tringulo de Pascal 681.6 16.16
sin(0.123) 442 3.24
Tabela 4.1: Comparao dos tempos de execuo em diferentes tarefas
factores inerentes ao cdigo assembly produzido pelos compiladores. No que toca aos preos
de mercado destes produtos, em Maio de 2010, o PIC32MX340F512H apresenta um custo de
e6,74 enquanto o PIC18F458 um custo de e6,61, que vai de encontro com a anlise previa-
mente realizada neste artigo, em que a relao performance vs custo tende notoriamente para o
microcontrolador de 32-bit.
58
Captulo 5
Software Controlo do Inversor
Este captulo pretende apresentar os principais mecanismos utilizados no sistema de controlo
do inversor, implementados em software ao nvel do microcontrolador PIC32MX. Estes podem
ser, numa viso mais global, divididos em duas categorias:
Device drivers, implementados na camada de mais baixo nvel do microcontrolador, com
acesso directo aos recursos deste, como timers e interrupes.
Tarefas escalonadas, implementadas numa camada superior do software, tendo como base
o kernel Free-RTOS [6], que cria uma camada de abstraco relativamente a alguns dos
mecanismos do microcontrolador e permite uma maior modularidade do cdigo.
5.1 Sincronismo com a Rede
O elemento fundamental para a operao do inversor no modo Grid-connected a correcta
gerao do sinal de referncia da corrente utilizado pelo algoritmo de controlo do sistema, pelo
que imperativa a implementao de um mecanismo que possibilite a deteco da fase e frequn-
cia do sinal da rede, com o qual o sistema dever sincronizar o seu funcionamento.
O sistema de sincronismo adoptado neste inversor tem como elemento chave o circuito de
deteco de passagens por zero do sinal da rede que, em condies ideais, gera uma interrupo
por anco a cada 100Hz ao nvel do microcontrolador. Os sinais envolvidos neste mtodo e
relao entre estes encontram-se apresentados na gura 5.1.
Sendo possvel determinar a polaridade das arcadas da rede e determinar os instantes em que
h alternncia desta, necessrio providenciar um sinal de referncia que possa ser utilizado
pelo algoritmo de controlo durante os 10ms que medeiam cada evento de sincronizao. Assim,
encontra-se residente na memria do microcontrolador, sob forma de um vector com 100 valores,
uma arcada positiva da onda de corrente alterna com 2A rms de pico, fornecendo os valores base
do set-point do controlador de corrente ao longo de um semi-ciclo da rede. A onda de referncia
base poder ser extrapolada para operar como referncia das arcadas negativas da rede e tambm
de ondas de corrente de maior ou menor amplitude, bastando para tal utilizar um factor de ganho
positivo ou negativo que afecta os valores tabelados. Dispondo de 100 valores de referncia
59
Figura 5.1: Variao do sinal de deteco de passagem por zero com o sinal de tenso da rede
elctrica
para cada arcada da rede, dever ser actualizado o set-point da corrente a cada 100s, sendo
para o efeito utilizadas a funcionalidade de escalonamento de tarefas do Kernel Free-RTOS, que
agendam a execuo peridica de uma tarefa que realiza esta aco. O conceito geral deste
mecanismo encontra-se esquematizado em 5.2
Uma vez que este mecanismo de sincronizao se encontra fortemente dependente das passa-
gens por zero do sinal da rede, de grande relevncia para o correcto funcionamento do inversor
a qualidade do sinal que lhe serve de referncia. Uma vez que na topologia do inversor existem
elementos comutadores a operar a alta frequncia ( ponte H de controlo do primrio do transfor-
mador) bem como outros que efectuam a sua comutao nos instantes de tenso da rede nula (
ponte H de inverso de arcadas ), natural a existncia de algum rudo ao nvel das passagens
por zero que podero activar o sistema de deteco destes eventos mltiplas vezes sendo, erro-
neamente, detectadas vrias mudanas de fase num reduzido espao de tempo. Assim, de modo
a proteger o sistema de controlo do inversor desta situao problemtica, foi implementado um
mecanismo de ltragem das deteces de passagem por zero, baseado na utilizao de janelas
temporais em torno dos instantes espectveis para a ocorrncia das transies, a cada 10ms, res-
tringindo a uma nica deteco a alternncia de polaridade no sentido esperado do sinal da rede
durante esse perodo de tempo. Ao nvel da implementao efectuada no microcontrolador, a
abertura de janelas temporais corresponde efectivamente activao do mdulo de deteco de
interrupes externas, que permanece activo at ocorrer uma interrupo causada por um anco
ascendente ou descendente, dependendo da situao esperada, ou se esgotar a janela de tempo
denida. Aabertura e fecho destas janelas est implementada ao nvel dos timers do microcontro-
lador e no com recurso a tarefas ao nvel do kernel tempo-real uma vez que, experimentalmente
vericou-se que a existncia de jitter no tempo entre activaes das tarefas responsveis por es-
60
Figura 5.2: Diagrama de blocos do sistema de sincronismo e gerao do Set-Point do controlador
tas aces comprometia o correcto funcionamento do sistema. Na gura 5.3 apresentado um
diagrama conceptual onde se encontra explicitado o mecanismo de janelas temporais para detec-
o dos pontos de sincronismo do sistema em que os instantes representados a verde e vermelho
correspondem activao e desactivao das interrupes externas pela rotina de atendimento s
interrupes do timer e a amarelo esto representadas as interrupes causadas pelo detector de
passagem por zero.
Com base na gura 5.3, verica-se que na transio entre a arcada negativa e positiva da rede
elctrica no existe um fecho da janela temporal. Esta situao deve-se ao facto do estado high
do sinal de sada do sistema de deteco de passagens por zero ser o estado por defeito deste
mecanismo, havendo apenas uma transio para o estado low na condio de surgir uma arcada
positiva da rede. Caso por algum motivo, como em situao de falha da rede, no surja uma
arcada positiva da rede, a sada do detector permanecer no estado high e o sistema de controlo
permanecer bloqueado e desligar a sada do inversor, uma vez que nesta situao decorreram
mais de 10ms relativamente ltima sincronizao. As situaes de falha da rede e a dimenso
das janelas temporais que permitem detectar estas ocorrncias tero uma melhor cobertura ao
nvel da seco 5.6.
61
Figura 5.3: Mecanismo de controlo de janelas temporais
5.2 Controlo da Ponte Inversora de Arcadas
O controlo da ponte inversora a operar a 100Hz est directamente dependente do mecanismo
de sincronizao do inversor, uma vez que as comutaes devero ocorrer nos instantes em que a
a tenso da rede nula. Este sistema totalmente comandado por software, atravs da utilizao
de dois portos digitais, sendo gerado nestes um sinal quadrado, em oposio de fase com uma
frequncia de 50Hz. No entanto, este processo dever ter em ateno o facto do turn off delay
time dos IGBT da ponte ser da mesma ordem de grandeza do execuo de duas instrues de
comutao do nivel lgico dos portos de sada, responsveis por comutar o sentido da corrente
na carga da ponte H. De modo a evitar situaes de curto-circuito na ponte H, que ocorrero ao
desactivar um dos segmentos da ponte e activar o oposto imediatamente, utilizou-se a rotina de
atendimento interrupo do timer de controlo das janelas temporais e a rotina de atendimento
interrupo externa causada pela passagem por zero para controlar as activaes dos IGBT,
permitindo gerar o tempo morto entre comutaes destes. Na gura 5.4 est representado este
mecanismo, podendo observar-se a sua relao com o sistema de controlo das janelas temporais
anteriormente apresentado.
62
Figura 5.4: Mecanismo de controlo da comutao da Ponte H de Inverso de Arcadas
63
5.3 Tarefas escalonadas no Sistema Operativo Tempo-Real
Os mecanismos apresentados nas duas seces anteriores apresentam restries mais eleva-
das no que toca aos tempos de atendimento dos eventos por si gerados, da terem sido implemen-
tados numa camada a mais baixo nvel, com utilizao directa dos recursos da arquitectura do
microcontrolador. No entanto, de modo a facilitar a segmentao das operaes de controlo do
inversor e expeditamente denir a periodicidade com que estas so executadas, como j foi re-
ferido, foi utilizado o sistema operativo Tempo-Real FreeRTOS que implementa uma camada de
abstraco para o utilizador disponibilizando ferramentas que permitem dividir o funcionamento
do sistema em tarefas, apresentam mecanismos de controlo de acesso a recursos partilhados, per-
mitem denir prioridades relativas entre eventos e as caractersticas temporais da sua execuo,
nomeadamente se se tratam de aces peridicas ou aperidicas.
No sistema em questo foram implementadas trs tarefas, descritas seguidamente.
A tarefa vBatCheck responsvel pela monitorizao da tenso DC presente entrada do
inversor, executada com uma frequncia de 1kHz e, na situao de ser detectado um valor
de tenso inferior a um nvel que no garanta a capacidade do inversor injectar corrente na
rede elctrica, este dever entrar num estado de standby aguardando at as condies de
operao serem reestabelecidas. O estado de standby consiste na desactivao da tarefa de
controlo do conversor Flyback que responsvel por gerar as tenses de alimentao da
lgica de ataque aos circuitos de comutao do inversor.
A tarefa vFlybackControl, apresenta a prioridade mais baixa e responsvel pelo controlo
em malha fechada do conversor yback, que gera as tenses de alimentao do circuito
lgico e de ataque aos elementos comutadores do inversor. executada com uma periodi-
cidade de 1kHz, medindo a tenso de sada de um dos sub-circuitos do conversor yback
e actuando neste alterando o duty-cycle do sinal PWM de controlo do elemento comutador
do conversor.
A tarefa vIControl implementa o sistema de controlo da corrente de sada do inversor sendo
executada com uma frequncia de 10kHz. A activao desta tarefa realizada pelo me-
canismo de sincronismo com a rede, sendo executada cem vezes at bloquear novamente
e aguardar por nova activao. Durante a sua execuo, responsvel por fornecer um
novo valor de referncia para o algoritmo de controlo de corrente, proveniente da tabela
que guarda os valores de semi-perodo positivo de uma onda sinusoidal, efectuar a exe-
cuo do algoritmo de controlo PID e controlar o duty-cycle do sinal PWM utilizado pela
circuito lgico de controlo da Full-Bridge que modula a tenso no enrolamento primrio
do transformador de isolamento e elevao do inversor.
64
5.4 Algoritmo de Controlo
Complementando a aco dos elementos de ltragem implementados em hardware, com o
objectivo de atenuar o contedo espectral a alta frequncia e consequentemente reduzir a dis-
toro causada pelos harmnicos de ordem mais elevada, foi tambm implementado ao nvel do
software um sistema de controlo intervindo agora ao nvel dos harmnicos de mais baixa ordem,
utilizando um algoritmo que conduza o sistema gerao de uma onda de corrente de forma
sinusoidal, em fase com a onda de tenso e de valor nominal pretendido.
Na gura 5.5 apresentada a topologia tipo de um sistema de controlo em malha fechada.
Figura 5.5: Malha de controlo do sistema, com feedback por corrente
No inversor Grid-Connected apresentado nesta dissertao, a varivel de entrada do contro-
lador o erro da corrente de sada do inversor, obtida atravs da diferena entre a corrente de
sada do inversor e uma corrente de referncia com forma sinusoidal sincronizada com a rede,
e a varivel de sada um valor que actua ao nvel do duty-cycle do sinal PWM que efectua a
modulao da tenso DC e inuencia quer a amplitude quer a forma da onda de corrente da sada.
Uma vez que, no sistema a controlar, o set-point do sinal de referncia apresenta uma variao
de forma sinusoidal, existe efectivamente uma grande correlao entre aces de controlo suce-
dentes pelo que, ao invs de se utilizar um algoritmo de controlo absoluto, foi implementado um
algoritmo na forma incremental, em que um sinal de controlo apresenta uma parcela, resultante
de uma nova iterao do controlador, que constitui uma variao relativa ao valor de actuao
da aco de controlo prvia [21]. Assim, a varivel de controlo num dado instante dada pela
expresso 5.1.
u(t
k
) = u(t
k1
) + u(t
k
) (5.1)
Neste tipo de implementao de um controlador est inerente uma forte componente integra-
dora devido forma aditiva que o torna dependente das aces de controlo passadas.
A fraco varivel do sinal de controlo, u(t
k
), calculada utilizando um controlador PID,
algoritmo cuja varivel de controlo resultante de trs termos: termo Proporcional ( que pro-
porcional ao erro), termo Integral ( que proporcional ao integral do erro) e, nalmente, o termo
Diferencial ( que proporcional derivada do erro). Associados a estas trs componentes esto
65
trs parmetros ajustveis, que permitem condicionar o comportamento do compensador, que
so o ganho proporcional K, o tempo de integrao T
i
e o tempo derivativo T
d
, encontrando-se o
modelo matemtico da implementao paralela deste controlador apresentado em 5.2
u(t) = K
p
(e(t) + T
d

e(t) +
1
T
i

t
0
e()d) (5.2)
Da exposio efectuada possvel armar que o comportamento do controlador PID o
resultado dos comportamento dos trs tipos bsicos de controladores que o constituem e, sendo
os seus parmetros individuais devidamente ajustados, possvel obter uma resposta do sistema
que estabelece um compromisso entre as melhores caractersticas dos trs controladores como a
sobre-elevao da resposta do sistema, tempos de estabelecimento e erro em regime estacionrio.
Como j foi referido, o controlador proporcional apresenta uma resposta que proporcional
ao erro da sada do sistema. Empiricamente, conclui-se que aumentando o ganho do controlador,
com maior rapidez este compensar o erro mas, no entanto, tambm maior ser a oscilao
do sistema em volta do seu set-point e o sistema dicilmente apresentar um erro em regime
estacionrio nulo. A incluso de um factor integral no sistema ir contrariar a resposta oscilatria
apresentada pelo compensador proporcional uma vez que agora, a varivel de actuao tender
a convergir para um valor nal, medida que o erro se for reduzindo. Quanto maior for o tempo
de integrao T
i
, maior relevncia ter o factor integral na varivel de controlo, mais estvel
ser o sistema em regime estacionrio mas tambm mais lenta ser a resposta dinmica deste,
devido maior relevncia dada ao erro do tempo passado. A incluso de um factor derivativo
no controlador, vem acrescentar ao sistema uma melhor resposta dinmica, actuando como um
elemento de predio do sinal de erro. No entanto, quanto maior for a constante de tempo de
derivao T
d
maior inuncia tero as variaes do sinal de erro, o que poder se problemtico
em sistemas que apresentem bastante rudo uma vez que grandes variaes no sinal conduzem a
uma elevada resposta do bloco derivativo do controlador e consequentemente o sistema poder
apresentar uma resposta oscilatria a alta frequncia.
De modo a tornar possvel a implementao do algoritmo de controlo em microcontroladores,
efectuou-se uma decomposio em paralelo da expresso 5.2, sendo realizada a discretizao
individual de cada um dos termos do controlador obtendo a expresso em tempo discreto do
controlador PID apresentada em 5.3, onde o parmetro h representa o passo de amostragem. Os
detalhes do procedimento adoptado encontram-se detalhados no Anexo A, na seco A.3.
u(t
k
) = K
p
(e(k) +
i(k 1)
K
p
+
h
T
i
e(k) + T
d
e(k) e(k 1)
h
) (5.3)
Relativamente calibrao dos parmetros do algoritmo de controlo, foi utilizado um proce-
dimento de ajuste baseado na observao da resposta do sistema, atravs da anlise do atraso de
fase da onda de corrente face tenso de referncia e a distoro harmnica da forma de onda de
corrente. Para facilitar este processo, os parmetros do controlador foram sendo alterados com o
inversor em pleno funcionamento, avaliando-se com recurso ao osciloscpio a inuncia de cada
66
uma das componentes na qualidade do comportamento do sistema quer no domnio do tempo
quer no domnio da frequncia.
Complementarmente a este sistema de ajuste, possvel tambmutilizar o programa MATLAB
para observar a evoluo de parmetros do sistema como o erro entre o sinal de referncia e a
sada em corrente do inversor, o duty-cycle do sinal PWM responsvel pela modulao sinusoidal
da tenso DC e a inuncia individual de cada uma das componentes do controlador PID ao nvel
do sinal de controlo do sistema. Estes parmetros so enviados via porta srie quando se activa o
modo verbose do inversor, sendo capturados para um cheiro de texto que processado por um
parser implementado ao nvel do MATLAB, obtendo-se assim os grcos 5.6 e 5.7 relativos aos
diversos parmetros analisados.
Figura 5.6: Grco dos dados transmitidos para o MATLAB. Estes resultados so a mdia de
vrios perodos de 20ms, apresentando a comparao entre a onda de referncia pretendida,
I
ref
, o sinal de corrente amostrado pelo microcontrolador na sada do sistema, I
out
, e o sinal de
controlo do inversor, Duty, durante uma situao de ajuste do controlador.
67
Figura 5.7: Grco com evoluo de algumas das componentes do controlador PID, como a pro-
porcional e integral, juntamente com o duty-cycle do sinal de controlo e a corrente de sada. A
escala do eixo vertical encontra-se em unidades relativas aos clculos internos do microcontro-
lador, armazenados em variveis inteiras com sinal.
5.5 Modulao SPWM
Como foi brevemente referido no captulo 3, a comutao da Full-Bridge que controla o uxo
de energia atravs do transformador realizada a alta frequncia e, de modo a se obter uma onda
de corrente de forma sinusoidal aps as etapas de ltragem, utiliza-se uma tcnica de modulao
do sinal PWM conhecida como Sinusoidal PWM.
A implementao desta tcnica baseia-se na comparao de uma forma de onda de referncia,
o sinal modulador proveniente do controlador do sistema, com uma portadora triangular de alta
frequncia, tal como apresentado na gura 5.8. Comparando as amplitudes destas duas entra-
das, obtm-se um sinal que poder ser positivo ou nulo, conforme a amplitude da referncia seja
ou no superior da portadora, e, uma vez que a referncia apresenta uma variao sinusoidal
da sua amplitude, o resultado da comparao dos dois sinais um sinal pulsado, cujo duty-cycle
varia ao longo do tempo de forma tambm sinusoidal.
Esta tcnica de modulao, para alm de permitir obter uma tenso segundo a forma de onda
do sinal modulante, permite tambm controlar a amplitude desta. Quando o sinal modulante
uma sinuside de amplitude A
m
e a amplitude da onda portadora triangular A
c
, a relao
m = A
m
/A
c
conhecida como o ndice de modulao. Manipulando este valor, utilizando uma
referncia de maior ou menor amplitude, possvel controlar a amplitude da onda sinusoidal
que se obtm aps ltragem e, desta forma, controlar a potncia de sada do sistema inversor.
importante referir que, embora seja possvel utilizar ndices de modulao m > 1, situao co-
68
nhecida como sobre-modulao, existiro perodos em que no h interseco entre a portadora
e o sinal modulante, possibilitando ao sistema a obteno de uma onda AC de maior magnitude
mas tambm com uma forma de onda mais distorcida devido ao aparecimento de harmnicos a
mais baixas frequncias. Nas guras 5.8 e 5.9 apresentada um exemplo da obteno do sinal
PWM modulado sinusoidalmente.
Figura 5.8: Sistema de modulao SPWM utilizando onde o ndice de modulao da amplitude
m = 1
Figura 5.9: Sinal PWM resultante
Relativamente frequncia de modulao, a utilizao de uma portadora a alta frequncia
facilita a etapa de ltragem, devido a uma maior atenuao do ltro LCL a altas frequncias,
pelo que o ndice de modulao da frequncia, m
f
, dever ser alto. No entanto, como j foi
69
realado no captulo 3, a utilizao de sinais de elevada frequncia acarreta problemas ao nvel
das perdas no sistema, nomeadamente ao nvel do transformador e condutores.
Ao nvel da implementao no microcontrolador, a portadora triangular de alta frequncia
implementada utilizando o mdulo Output Compare, que recorre a um timer para simular a onda
triangular e utiliza um registo do microcontrolador que contm um valor que constantemente
comparado com a contagem do timer, levando comutao do nvel do sinal PWM quando os
dois valores se igualarem. Este registo actualizado a uma frequncia de 10kHz pela tarefa de
controlo da corrente de sada do inversor.
5.6 Deteco de situaes de Islanding
No inversor desenvolvido implementou-se uma tcnica de deteco de situaes de islanding
baseada na monitorizao do perodo da onda de tenso da rede, aplicando medidas preventivas
aquando da deteco de variaes bruscas neste parmetro. Quando a rede elctrica est presente,
a tenso no ponto de ligao do inversor rede de distribuio , em condies normais, forada
pela rede, apresentando uma frequncia constante. Quando a rede elctrica desconectada, a
tenso no ponto comum com o inversor deixa de ser rigidamente forada pela rede e, at que
o inversor detecte essa ausncia, este continuar a fornecer corrente seguindo a mesma onda de
referncia sinusoidal, que apenas sincronizada aquando das passagens por zero da tenso. Desta
forma, mesmo que a rede de distribuio falhe, a fase da onda de corrente no sofrer nenhuma
alterao entre instantes de sincronismo porque controlada pelo inversor. Entre passagens
por zero, o inversor encontra-se literalmente a funcionar em malha aberta no que respeita ao
sincronismo com a rede. Ao nvel da onda de tenso, no se passa a mesma situao. Quando
se d uma situao de islanding, a tenso deixa de ser forada pela rede elctrica. Desta forma,
dependendo da impedncia da carga existente aos terminais do inversor, a onda de tenso poder
sofrer um salto de fase, como observado na gura 5.10. Na prxima deteco de passagem
por zero, que idealmente ocorreria 10ms aps a anterior, o erro de fase causado por esta situao
levar existncia de um desvio temporal da onda de tenso que, caso seja superior a um limite
predenido, conduz deteco de uma situao de islanding.
Este sistema vantajoso na medida em que reutiliza o sistema de sincronismo com a rede,
que um inversor grid-connected invariavelmente necessita, sendo apenas necessrio adicionar a
funcionalidade de desactivao deste quando ocorrem utuaes signicativas do tempo entre
dois instantes consecutivos de sincronismo. Alm disso, como um mtodo passivo, no tem
impacto na qualidade da potncia injectada na rede.
70
Figura 5.10: Deteco de Islanding por salto de fase da tenso
No entanto, a desvantagem deste sistema prende-se com o facto de ser difcil denir uma
gama de variao admissvel que permita detectar situaes de Islanding mas tambm que no
cause situaes de deteco errneas. O arranque de dispositivos como motores um exemplo de
situao que causa saltos de fase signicativos na rede. Outro problema deste sistema prende-se
com a sua zona morta de deteco uma vez que uma carga puramente resistiva frequncia da
rede no ir produzir um erro de fase quando a rede elctrica desconectada, permitindo assim
a operao indevida do inversor. No sistema implementado admitiu-se um erro de fase mximo
de 0.1ms, o que permite acomodar utuaes de frequncia na gama 50 0.25Hz.
Como foi expresso brevemente no captulo introdutrio desta dissertao, existem diversas
metodologias para detectar as situaes de islanding, mais robustas mas tambm mais comple-
xas, que podero ser analisadas em [4].
71
72
Captulo 6
Resultados
Neste captulo sero apresentados os resultados do funcionamento do inversor, analisados
os dados relativos aos trs momentos fundamentais de operao: a entrada em funcionamento
sincronizada com a rede, funcionamento sncrono para diferentes nveis de potncia fornecida e,
nalmente, deteco de situaes de islanding.
Devido a limitaes ao nvel da fonte primria do inversor disponvel no laboratrio, os testes
ao sistema foram realizados a uma escala reduzida da potncia mxima para a qual o inversor
foi especicado para operar, tendo esta sido limitada a 500VA. Relativamente aos componentes
do ltro, devido indisponibilidade dos componentes com os valores calculados no anexo A,
na seco Dimensionamento do Filtro LCL, utilizaram-se os valores L
i
= 330H, C
f
= 3F,
L
g
= 47 e R
damping
= 3.3. A bancada de teste utilizada encontra-se apresentada na gura 6.1
sendo seguidamente apresentados alguns dos instrumentos de maior relevncia utilizados.
Fonte primria
Transformador de isolamento da entrada do sistema
Fonte de alimentao Oltronix B32-20R, 32V 20A
Duas baterias 12V 7Ah e uma bateria 6V 7Ah ligadas em srie
Dispositivos de medida
Osciloscpio Tektronix TDS1001B 40Mhz 500MS/s de 2 Canais
Ponta diferencial Elditest GE8100
Multimetro Fluke 87
73
Figura 6.1: Bancada de testes experimentais ao inversor
Numa primeira etapa, como medida de segurana, o inversor foi ligado indirectamente rede
elctrica, mediante a utilizao de um dispositivo de isolamento constitudo por dois transforma-
dores de 500VA 230V/14V, ligados segundo o esquema apresentado na gura 6.2. A resistncia
colocada em srie no lado de baixa tenso do dispositivo serve unicamente para limitar a corrente
que circula pelos transformadores emcaso de curto-circuito, reduzindo a hiptese de danicar es-
tes elementos. Esta montagem, para alm de isolar o inversor da rede elctrica, tambm permitiu
medir a corrente que circula na rede numa zona de tenso reduzida e segura.
Figura 6.2: Sistema de isolamento da rede elctrica
Posteriormente, este dispositivo foi removido, efectuando-se com sucesso a ligao da sada
do inversor directamente rede elctrica, mantendo este a mesma estabilidade no seu compor-
tamento. Tambm se conrmou que a utilizao do dispositivo de isolamento no inuenciou a
qualidade dos resultados obtidos durante a fase de desenvolvimento. No entanto, todas as medi-
es apresentadas neste captulo foram realizadas com o sistema directamente ligado rede.
Em todos os grcos apresentados, a forma de onda da tenso de rede obtida directamente
no ponto de interface do inversor com a rede. A corrente apresentada corresponde ao sinal da
entrada da ADC do microcontrolador. Vericou-se, contudo, que este sinal, que passa por um
74
amplicador de isolamento, uma rplica el do valor da corrente da rede. O atraso introduzido
por este componente da ordem dos 10s e apresenta uma largura de banda de 100kHz no
afectando, desta forma, um sinal cuja frequncia fundamental 50Hz, mesmo considerando a
existncia de harmnicos a frequncias superiores.
6.1 Sincronizao com a Rede Elctrica
Na gura 6.3 apresentada a situao em que o inversor entra em funcionamento, sincroni-
zando a sua operao com a rede elctrica e estando congurado para gerar uma onda de corrente
com 2A rms. Nesta imagem, o sinal representado pelo canal 1 o sinal de tenso da rede e o do
canal 2 a corrente de que ui no ponto de interface entre o inversor e a rede.
Figura 6.3: Variao do sinal de deteco de passagem por zero com o sinal de tenso da rede
elctrica
Como medida de salvaguarda do inversor contra situaes transitrias no momento em que
conectado rede, quando detectada a existncia de tenso nesta, o inversor aguarda sempre
um nmero denido de perodos da onda de tenso antes de comear a injectar corrente. Nesta
situao, o inversor foi congurado para iniciar o fornecimento de corrente aps 4 perodos de
20ms, de modo a ser possvel captar a operao deste mecanismo com o osciloscpio utilizado.
Uma vez que o modelo Tektronix TD1001B possui um nmero reduzido de pontos de memria, o
armazenamento das formas de onda da tenso e corrente durante um longo perodo de tempo no
permite a ampliao do sinal nas zonas de maior interesse mantendo a qualidade do detalhe destes
sinais, impossibilitado desta forma a anlise que se pretende efectuar. Numa situao normal de
funcionamento, o inversor dever aguardar um tempo superior, para evitar que situaes em que
a rede apresenta grande instabilidade coloquem este em constante tentativa de sincronizao com
a rede.
75
O instante de entrada em funcionamento apresentado com maior detalhe na gura 6.4,
constatando-se a existncia de uma perturbao temporria nas formas de onda de tenso e cor-
rente que pode ser explicada pelo estado inicial de carga do condensador e das indutncias do
ltro LCL do inversor.
Figura 6.4: Variao do sinal de deteco de passagem por zero com o sinal de tenso da rede
elctrica
Enquanto a segunda ponte H do inversor no se encontra em comutao, os dodos de roda-
livre dos MOSFETs constituem, efectivamente, uma ponte de recticao de onda completa, cujo
esquema se apresenta em 6.5, carregando o condensador do ltro LC tenso de pico da rede
elctrica. No instante em que a ponte inicia o seu funcionamento, que coincide com o instante
de tenso nula da rede, ocorre um pico de corrente ao nvel do condensador, causando a ligeira
deformao na forma de onda de corrente.
Figura 6.5: Circuito equivalente parcial do inversor com a segunda ponte H desligada
No obstante, o mecanismo que controla a entrada na rede do inversor apresenta um com-
portamento estvel, sem causar situaes de grande esforo para os componentes do sistema,
permitindo ao inversor iniciar o seu funcionamento.
76
6.2 Funcionamento no modo Grid-Connected
Com o inversor em pleno funcionamento sncrono, ser agora analisada a sua performance
no que toca qualidade da sua forma de onda para diferentes potncias entregues rede,
distoro harmnica e tambm ao seu rendimento. Como j foi referido no incio deste captulo,
as experincias realizadas foram limitadas a uma potncia mxima de aproximadamente 500VA.
Na gura 6.6 so apresentadas as formas de onda de tenso e corrente, referenciadas por
1 e 2 respectivamente. Nesta situao, a corrente injectada na rede elctrica segue uma onda
de referncia de 2A rms, sendo medida sada do inversor uma corrente de aproximadamente
2.10A.
Figura 6.6: Onda de corrente injectada pelo inversor, para uma referncia de 2A rms
Um dado de grande importncia que condiciona a potncia activa fornecida rede o factor
de potncia do sistema. Da gura 6.6 pode-se, partida, armar que as duas formas de onda
se apresentam em fase mas, de modo a quanticar este dado, observe-se com maior detalhe o
desfasamento entre estas na gura 6.7.
Com recurso aos cursores da escala de tempo do osciloscpio mediu-se, em mdia, um des-
fasamento temporal de 1.1ms entre as duas formas de onda, o que corresponde a um factor de
potncia de 0.94. Este atraso de fase entre a corrente e a tenso deve-se em grande parte s com-
ponentes capacitivas e indutivas do ltro do inversor mas tambm ao prprio atraso da malha de
controlo do sistema.
Outro factor fundamental na especicao dos dispositivos ligados rede de distribuio
a distoro que a forma de onda de corrente apresenta. Na guras 6.8 apresentada a FFT do
sinal de corrente observando-se que a componente mais signicativa se encontra frequncia de
50Hz, seguindo-se as componentes frequncia do terceiro e quinto harmnicos.
Para efectuar os clculos relativos distoro harmnica do sinal de corrente, com base nos
dados fornecidos pela gura 6.8, deve-se atender ao facto da escala de amplitude do oscilos-
77
Figura 6.7: Desfasamento entre a onda de tenso e corrente
Figura 6.8: FFT da corrente injectada pelo inversor
cpio ser apresentada nas unidades dbV, pelo que necessrio converter os dados obtidos das
componentes mais signicativas da FFT para valores em tenso, resultando a tabela 6.1.
Combase nos dados obtidos, calculou-se ento a distoro harmnica da corrente, obtendo-se
o resultado da expresso 6.2.
THD
%
=
V
2
3
+ V
2
5
+ V
2
7
+ V
2
9
+ V
2
11
+ V
2
13
+ V
2
19
+ V
2
23
V
2
1
100 (6.1)
THD
%
= 0.54% (6.2)
78
Ordem do harmnico 1 3 5 7 9 11 13 19 23
Amplitude (dbV) 26 2 -10 -6 -14 -16 -16 -14 -12
Amplitude (V) 19.95 1.26 0.31 0.5 0.20 0.16 0.16 0.20 0.25
Tabela 6.1: Tenses relativas s componentes espectrais dos harmnicos da corrente mais rele-
vantes
Verica-se que a distoro harmnica deste sinal bastante inferior ao limite de 5%, apre-
sentado na tabela 2.1 do captulo 2, conrmando-se tambm na gura 6.9 que as componentes
espectrais dos harmnicos de ordem par so fortemente atenuadas relativamente s de ordem
impar.
Figura 6.9: FFT da corrente injectada pelo inversor, com maior detalhe s baixas frequncias
No que toca ao rendimento do inversor, foi analisado o comportamento deste para diferentes
amplitudes da onda de referncia (A
m
), variando desta forma a corrente de sada do inversor
e consequentemente a potncia fornecida por este. Para cada uma das situaes foram tambm
efectuados os clculos relativos distoro harmnica e factor de potncia, sendo o procedimento
adoptado semelhante ao apresentado para a situao inicial desta seco. Na tabela 6.2 so
apresentados todos os dados relevantes para esta anlise.
79
Entrada Sada
A
m
I
out esperado
I
in
V
in
P
in
I
out
P
out
Factor Potncia THD Rendimento
A A V W A W % %
0.3 0.6 5.645 31.20 176.12 0.65 149.5 0.81 1.34 68.7
0.4 0.8 7.376 30.94 228.21 0.86 197.70 0.84 0.69 72.7
0.5 1.0 8.312 31.22 259.50 1.03 238.89 0.84 0.57 77.3
0.6 1.2 10.114 30.12 304.63 1.17 270.19 0.89 0.49 78.9
0.7 1.4 12.031 29.80 358.52 1.44 332.80 0.91 0.46 84.4
0.8 1.6 13.412 29.21 391.41 1.51 349.27 0.93 0.48 83.0
0.9 1.8 15.923 28.60 454.74 1.75 401.99 0.94 0.49 83.0
1.0 2.0 19.860 26.70 530.26 2.10 484.37 0.94 0.54 85.8
Tabela 6.2: Comportamento para diferentes ndices de modulao da onda de corrente de refe-
rncia
Complementando os resultados tabelados, nas guras 6.10, 6.11, 6.12 e 6.13 so apresentadas
as formas de onda da corrente para os sinais com A
m
= 0.3, 0.7, 0.5 e 0.9, respectivamente.
No que toca forma de onda de corrente, os resultados apresentados so bastante bons na
medida em que revelam que o algoritmo de controlo est efectivamente a controlar a amplitude
desta de acordo com a onda de referncia utilizada, numa vasta gama de condies de operao.
Observa-se no entanto que, para uma onda com amplitude A
m
= 0.3, existe uma reduo da
qualidade da forma de onda da corrente de sada do inversor. Este facto deve-se, fundamental-
mente, ao aumento da signicncia dos erros numricos envolvidos nos clculos do duty-cycle
do sinal de controlo da primeira ponte H do inversor. Devido elevada frequncia deste sinal,
o perodo de contagem do timer que est na base do mdulo PWM utilizado muito reduzido,
no permitindo tirar partido da resoluo proporcionada por uma varivel de 32bit no controlo de
pequenas variaes do duty-cycle. Neste sistema, no existe forma de ultrapassar este problema
pois o core do microprocessador j se encontra a operar sua frequncia mxima e a frequncia
do sinal PWM no pode ser reduzida devido s especicaes de operao do transformador de
isolamento. Como consequncia, para valores de duty-cycle baixos, nas imediaes das passa-
gens por zero, verica-se que a falta de resoluo nas variaes impostas a este sinal resultam
numa maior deformao da forma de onda da corrente, como apresentado na gura 6.10.
Um comportamento tambm vericado o aumento do desfasamento entre a tenso e a cor-
rente quando se reduz a magnitude da corrente injectada na rede. Para avaliar este problema,
relacionou-se o sinal de controlo com a onda de tenso, que constitui o elemento de sincronismo
do controlador, e tambm com a onda de corrente injectada na rede pelo inversor. Para observar
o sinal de controlo, que efectua o controlo da ponte H responsvel pela modulao da tenso
DC da fonte primria, foi aplicado um ltro passa-baixo, composto por uma resistncia e um
condensador, com uma frequncia de corte de 1.5kHz, de modo a no causar um atraso de fase
frequncia de 100Hz signicativo. Desta forma, como o sinal PWM de alta frequncia foi
modulado por arcadas positivas de sinuside, obtm-se sada do ltro uma sinuside de 50Hz
recticada positivamente.
80
Figura 6.10: Inversor a operar com uma onda de
referncia de 0.6A rms
Figura 6.11: Inversor a operar com uma onda de
referncia de 1.4A rms
Figura 6.12: Inversor a operar com uma onda de
referncia de 1.0A rms
Figura 6.13: Inversor a operar com uma onda de
referncia de 1.8A rms
81
Nas guras 6.14, 6.15, 6.16 e 6.17 so apresentados comparativamente o sinal de controlo
com tenso da rede ou a corrente de sada do inversor, em duas situaes de operao com
potncias injectadas na rede distintas.
Figura 6.14: Relao entre a onda de tenso da
rede (2) e a variao do duty-cycle do sinal de
controlo da ponte H (1), com onda referncia de
corrente de 1.8A
Figura 6.15: Relao entre a onda de tenso da
rede (2) e a variao do duty-cycle do sinal de
controlo da ponte H (1), com onda referncia de
corrente de 0.6A
Figura 6.16: Relao entre a corrente injectada
na rede (2) e a variao do duty-cycle do sinal de
controlo da ponte H (1), com onda referncia de
corrente de 1.8A
Figura 6.17: Relao entre a corrente injectada
na rede (2) e a variao do duty-cycle do sinal de
controlo da ponte H (1), com onda referncia de
corrente de 0.6A
82
Nas guras 6.14 e 6.16, que apresentam o comportamento do sistema quando se est a in-
troduzir na rede 1.8A rms, verica-se que o atraso entre sinal de controlo e a tenso da rede
muito reduzido, podendo-se armar o mesmo na comparao com a onda de corrente. Este facto
evidenciado pelo factor de potncia, 0.94, apresentado na tabela 6.2 previamente.
No entanto, para o caso em que se est a colocar apenas 0.6A rms na rede, para alm de
uma maior deformao para os valores mais baixos do sinal de controlo pelas razes relativas
reduzida resoluo do controlador do sinal PWM, verica-se um maior atraso entre a onda
de corrente e o sinal de controlo, bem como uma relao no linear entre a variao do duty-
cycle do sinal de controlo e a corrente de sada do inversor. Este comportamento no linear do
sistema, aparentemente, encontra-se se relacionado com a magnitude da corrente injectada na
rede e a variao que esta causa no valor da indutncia das bobines utilizadas no ltro. Segundo
[31] o comportamento no linear de uma indutncia deve-se a duas causas: sua saturao,
devido a correntes elevadas, e uma leve no linearidade devido s baixas correntes, relacionada
com a operao da bobine na primeira poro da sua curva de magnetizao. Nestas condies,
como h variao dos parmetros do ltro LCL, no h garantias que o atraso de fase deste para
a frequncia de 50Hz seja exactamente o mesmo, independentemente da corrente de sada do
inversor.
Conclui-se ento que a operao deste inversor com um factor de potncia aproximadamente
unitrio e baixa distoro harmnica possvel, estando no entanto bastante condicionada pela
corrente de sada do sistema. Uma vez que o hardware deste sistema foi especicado para operar
numa gama de potncia superior, com os resultados obtidos nesta implementao escalada,
espectvel que o comportamento do sistema melhore signicativamente quando correntes de
maior magnitude estiverem envolvidas. No obstante, neste teste efectuado, para correntes de
sada superiores a 1.2A rms, o sistema apresenta resultados bastante satisfatrios.
No que respeita ao rendimento, deve-se levar em considerao que as PCB foram projectadas
para que a primeira ponte H fosse constituda por dois MOSFETs de baixo R
DS
em paralelo,
por cada circuito de comutao. As medies foram efectuadas num prottipo com apenas um
MOSFET por comutador, que se encontra ligado a um conector e no directamente soldado, e
utilizando componentes de custo mais reduzido e valores de resistncia de conduo ligeiramente
superiores aos MOSFETs escolhidos para implementao da verso nal desta ponte. Esta situa-
o deve-se ao facto de se terem danicado muitos MOSFETs neste perodo de desenvolvimento.
Com os conectores, a sua substituio era facilitada e, havendo apenas um componente por co-
mutador, reduziu-se os custos que tais situaes causavam. Usando os MOSFETs especicados
para a verso nal, soldados dois a dois, a resistncia da ponte baixar signicativamente e o
rendimento do inversor aumentar em conformidade.
83
6.3 Deteco de situao de Islanding
A deteco de situaes de islanding uma medida preventiva de grande importncia para
a operao do inversor conectado a uma rede de distribuio. De modo a comprovar o sistema
implementado neste inversor, baseado nos princpios expostos nos captulos 2 e 5, aps uns
momentos em funcionamento a quebra da rede elctrica foi simulada, desligando a seco da
rede, qual a sada do inversor est ligada. Vericou-se, conforme esperado, que este cessa a sua
operao imediatamente, sendo esta situao apresentada na gura 6.18.
Figura 6.18: Comportamento do inversor numa situao de islanding, por desconeco fsica
Nesta gura, observa-se na ltima arcada um aumento do desfasamento entre as ondas de
corrente e tenso devido falha de rede aproximadamente no pico desta arcada. Consequen-
temente, este desvio sucientemente elevado para o mecanismo anti-islanding disparar e o
inversor parar imediatamente.
84
6.4 Resultados da simulao em Simulink
Sero agora apresentados os resultados relativos simulao do comportamento do inversor
em Simulink. semelhana do controlador implementado no sistema fsico, foi utilizado um
ritmo de controlo de 10kHz e um algoritmo PID incremental.
Os valores dos componentes do ltro equivalente do inversor tambm foram os mesmos da
implementao fsica, sendo L
i
= 330H, Lg = 47H e C = 3F e R
d
= 3.3. No entanto, o
valor estimado das resistncias de perdas utilizadas no modelo, a existncia de comportamento
no linear das indutncias bem como o pressuposto da rede como uma fonte de tenso com uma
impedncia puramente resistiva levam a que a simulao deste sistema com os mesmos parme-
tros do controlador PID utilizado no sistema fsico no resultasse num comportamento idntico
ao observado nos resultados das seces anteriores. No obstante, os parmetros do controlador
PID foram ajustados de modo a comprovar a operacionalidade deste modelo simplicado. Os
resultados obtidos nesta seco no sero, portanto, directamente equiparados aos obtidos na
implementao fsica do inversor.
Nas guras 6.21 e 6.22 encontra-se apresentado o comportamento do sistema quando se
pretende injectar na rede elctrica uma corrente de 10A rms.
Figura 6.19: Tenso da rede e corrente de sada do inversor, fornecendo 10A na rede
85
Figura 6.20: Corrente de sada do inversor e referncia do controlador, fornecendo 10A na rede
Nestas condies de operao o funcionamento do inversor bastante bom, apresentando
um comportamento ideal, no existindo desfasamento entre a tenso e corrente, a corrente apre-
senta uma forma de onda perfeitamente sinusoidal e o valor de pico da corrente devidamente
controlado.
Utilizando agora uma onda sinusoidal de referncia para o inversor fornecer correntes mais
baixas, nomeadamente 1A e 2A, vericou-se que a onda de corrente se mantm em fase com
a tenso da rede, aumentando no entanto o ripple da corrente com a diminuio do valor da
corrente. Esta situao deve-se ao facto do dimensionamento do ltro LCL ter sido optimizado
para uma corrente de sada de 10A.
86
Figura 6.21: Tenso da rede e corrente de sada do inversor, fornecendo 2A na rede
Figura 6.22: Corrente de sada do inversor e referncia do controlador, fornecendo 2A na rede
87
Figura 6.23: Tenso da rede e corrente de sada do inversor, fornecendo 1A na rede
Figura 6.24: Corrente de sada do inversor e referncia do controlador, fornecendo 1A na rede
88
Verica-se que o comportamento do ripple da onda de corrente no simulador se assemelha
ao vericado no sistema real, quando se varia o valor nominal da corrente. Relativamente ao
comportamento no linear observado no sistema fsico, em que o desfasamento entre a tenso e a
corrente aumenta com a diminuio da amplitude da ltima, este no se vericou na simulao.
Aumentando a complexidade do modelo implementado em Simulink, os resultados da simulao
podero aproximar-se ao comportamento real evidenciado pelo inversor. No entanto, este me-
lhoramento vem acrescentar um maior nmero de variveis ao sistema e, consequentemente, um
maior nmero de clculos a cada passo da simulao tm de ser efectuados pelo solver utilizado
no Simulink. Eventualmente, a simulao pode tornar-se penosamente demorada.
89
90
Captulo 7
Concluses
Na fase nal desta dissertao, com segurana que se pode armar que um grande passo
foi dado no desenvolvimento do inversor, tendo-se implementado com sucesso o modo grid-
connected.
A topologia adoptada, que se destaca pelo facto de utilizar um transformador a operar a
elevada frequncia, implementando o isolamento galvnico, a elevao e a modulao do sinal
DC numa nica etapa, revelou-se funcional, possibilitando a reduo do nmero de elementos de
comutao a elevada frequncia que operam segundo o conceito de hard-switching. Este facto
permitiu simplicar controlo do inversor bem como reduzir o potencial de perdas do sistema e a
EMI gerada.
O estudo do comportamento do ltro LCL equivalente do sistema tambm um ponto de
grande relevncia, pois dele depende a adequada atenuao das componentes de alta frequncia
resultantes do funcionamento dos circuitos de comutao, inerentes a este tipo de dispositivos
de converso de energia, e o consequente ripple da corrente fornecida rede. Obtiveram-se
resultados bastante promissores quando o inversor fornece correntes mais elevadas rede de dis-
tribuio, apresentando um menor desfasamento relativamente onda de tenso, baixa distoro
harmnica e um rendimento nal bastante bom. de esperar que, pela tendncia comportamen-
tal evidenciada nos testes realizados nesta dissertao, dispondo de uma fonte primria de maior
potncia, o inversor ainda apresente um comportamento melhor quando se encontrar a fornecer
correntes mais elevadas rede elctrica.
Relativamente ao microcontrolador utilizado, a arquitectura PIC32MX demonstrou ser uma
boa aposta, devido ao suporte das ferramentas de software de desenvolvimento, mas tambm ao
nvel dos exemplos e informao disponvel relativamente ao seu modelo de programao. O su-
porte out of the box do kernel FreeRTOS constituiu tambm uma mais valia, por estabelecer uma
camada de abstraco entre o programador e alguns dos aspectos do microcontrolador relativos
temporizao de eventos, e apresentar mecanismos de controlo de acesso a estruturas partilha-
das, de modo a salvaguardar a consistncia dos dados e resolver problemas do tipo produtor-
consumidor, comuns em modelos de programao concorrente. Apenas possvel suportar toda
esta estrutura de software devido avanada arquitectura do microcontrolador utilizado, da qual
se destacam o seu core, que opera a elevada frequncia, um barramento de instrues com um
pipeline de cinco nveis e uma grande capacidade de memria SRAM e FLASH, que possibilitam
91
a execuo de um cdigo complexo, com grande necessidade de recursos de sistema, como o
caso do kernel FreeRTOS.
Relativamente simulao do comportamento do inversor no ambiente Simulink, embora o
modelo apresentado represente conceptualmente o funcionamento do sistema, o facto do algo-
ritmo de controlo na simulao e na implementao fsica ter parmetros diferentes evidencia
a existncia de parmetros no considerados na simulao do inversor, para alm de comporta-
mentos no lineares dos componentes.
Em concluso, o trabalho de investigao realizado de modo a tornar esta plataforma ope-
racional no modo grid-connected constituiu um grande desao ao nvel da compreenso de al-
guns dos conceitos subjacentes vasta rea das fontes de alimentao comutadas, aliados ao
desenvolvimento de sistemas embutidos utilizando arquitecturas bastante recentes como so os
microcontroladores de 32-bit.
7.1 Trabalho Futuro
Para um trabalho futuro mais estvel, recomendvel utilizar a nova verso do inversor, com
circuitos impressos redesenhados, que se encontra parcialmente assemblada. Anova verso apre-
senta PCB com alguns melhoramentos, nomeadamente zonas de potncia e de lgica de controlo
totalmente isoladas, um routing das pistas mais bem planeado, um suporte para dissipadores de
maior dimenso, utilizao de componentes through-hole para uma fcil identicao e substi-
tuio de componentes danicados e, nalmente, uma garantia de maior abilidade de todas as
ligaes de potncia e de lgica de controlo entre as placas, factor responsvel por algumas das
situaes de instabilidade e falha do sistema durante o perodo de desenvolvimento.
No inversor implementado, a ltima ponte H, responsvel pela inverso das arcadas da cor-
rente de modo a injectar uma onda sinusoidal na rede, implementada recorrendo a componentes
de comutao forada, IGBT neste caso. Uma alterao possvel topologia do sistema, que re-
duz os seus custos de implementao, ser a utilizao de elementos comutados pela rede, mais
precisamente tiristores, facilitando desta forma o mecanismo de sincronizao da ponte H, que
passar a desactivar-se automaticamente com as passagens por zero, sendo o microcontrolador
apenas responsvel pela activao do par correcto a cada 10ms.
Com esta topologia possvel injectar corrente DC na rede elctrica. Ser, portanto, impor-
tante implementar um algoritmo que monitorize esta possibilidade, calculando o valor mdio da
onda de corrente ao longo do tempo, e realize o ajuste do controlador do sistema de modo a
corrigir este problema.
Ao nvel da entrada do inversor, uma vez que o desenvolvimento deste dispositivo foi direc-
cionado para ligao a torres elicas, a potncia disponvel entrada do sistema varia bastante
dependendo das condies do vento. Desta forma, de modo a maximizar o rendimento do inver-
sor, dever ser implementado um algoritmo Maximum Power Point Tracking (MPPT) que faa a
monitorizao da curva de potncia na entrada do inversor e, com base nessa informao, con-
dicionar o ponto de funcionamento do inversor, limitando a amplitude da corrente injectada na
rede elctrica.
92
No que toca ao controlador PID do inversor, vericou-se a existncia de uma variao no
comportamento do ripple da corrente e do atraso desta relativamente tenso, dependendo da
magnitude da corrente de sada. De modo a investigar uma resoluo para este comportamento
no linear do sistema, ser interessante efectuar uma alterao dinmica dos parmetros do con-
trolador em funo do ponto de funcionamento do inversor e as condies do sistema. Para tal, a
utilizao de um algoritmo de controlo do tipo fuzzy permitir implementar um comportamento
no-linear e adaptativo do controlador, conferindo uma maior robustez ao sistema em condies
de perturbaes da rede e variao de parmetros do elemento de ltragem do inversor. Um
controlador fuzzy baseia o seu funcionamento na lgica fuzzy, podendo ser simplesmente des-
crito como um mtodo de implementar controladores baseados em palavras em vez de equaes.
Denindo estados para as variveis a controlar numa linguagem natural e um conjunto de re-
gras, baseadas em relaes do tipo if-then, possvel estabelecer comportamentos em resposta
a diversas situaes do sistema. Um controlador implementado de forma cooperativa, com uma
aco linear realizada pelo controlador PID e outra no-linear, realizada pelo controlador fuzzy,
que ajuste o controlo do sistema em funo das perturbaes a que o sistema se encontra sujeito,
um modelo que trar um melhoramento da operao deste inversor. Em [38], [34] e [25] so
apresentados os mtodos base deste tipo de controlo.
Relativamente simulao, de modo a tornar esta mais dedigna, poder-se- implementar
todo o modelo do inversor em Simulink, utilizando a toolbox PLECS [16]. Esta ferramenta possi-
bilita a modelao e simulao de circuitos elctricos complexos juntamente com o seu software
de controlo, por interligao com outras toolboxes como o Real-Time Workshop, que permite
gerar cdigo C partir de modelos Simulink. A toolbox PLECS permite efectuar uma aproxima-
o top-down, iniciando-se o desenvolvimento do sistema com modelos ideais de modo a focar
o utilizador apenas no comportamento conceptual do sistema. Os detalhes de baixo-nvel po-
dero ser adicionados posteriormente, para ter em conta os elementos parasitas. Mecanismos
de perdas relacionados com efeitos da temperatura associados aos dispositivos em estados de
comutao ou conduo contnua tambm podem ser tidos em considerao. Esta ferramenta
est tambm disponvel numa verso standalone, com um motor de resoluo dos sistemas de
equaes dedicado e, portanto, optimizado, tornando bastante mais rpidas as simulaes rela-
tivamente verso que funciona com base no Simulink. Embora esta ferramenta seja bastante
completa e permita representar com maior realismo o inversor, um produto pago, apresentando
uma verso de demonstrao totalmente funcional pelo perodo de 30 dias apenas.
93
94
Anexo A
Conceitos e Dedues Matemticas
A.1 Funo de Transferncia do Filtro LCL
De modo a obter a funo de transferncia do ltro LCL apresentado na gura A.1, aplicar-
se-o as leis de Kirchoff e o modelo do ltro em impedncias, como apresentado na gura A.2
Figura A.1: Circuito equivalente do ltro LCL
Figura A.2: Circuito equivalente do ltro LCL
95
v
i
vc
Z
1

v
x
Z
2
+
v
g
v
x
Z
3
= 0 (A.1)
I
g
=
v
x
v
g
Z
3
(A.2)
De A.1 e A.2, aps alguma manipulao matemtica resulta A.3
i
g
=
Z
2
v
i
v
g
(Z
1
+ Z
2
)
Z
3
Z
2
+ Z
3
Z
1
+ Z
1
Z
2
(A.3)
Denindo Z
1
, Z
2
e Z
3
no domnio de Laplace vem que,
Z
1
= s L
i
+ R
i
Z
2
=
1
s C
+R
c
Z
3
= s L
g
+ R
g
(A.4)
Substituindo A.4 em A.3 e simplicando o sistema resulta A.5
i
g
v
i
=
sR
c
C
f
+ 1
s
3
L
g
L
i
C
f
+s
2
C
f
(L
g
(R
c
+Ri) +L
i
(R
c
+R
g
)) +s(L
g
+L
i
+C
f
(R
c
R
g
+Rc +Ri +R
g
R
i
)) +R
g
+R
i
(A.5)
A.2 Dimensionamento do Filtro LCL
A escolha dos componentes a utilizar na implementao de um ltro LCL um processo que
no deve ser descurado, sob consequncia de se obterem maus resultados no que toca a atenuao
e estabilidade do sistema devido localizao da frequncia de corte do ltro. De acordo com
[30] o procedimento de dimensionamento tem de ter em conta a potncia nominal do conversor,
a frequncia da rede elctrica e a frequncia de modulao utilizada. Alm disso, os valores dos
componentes apresentam alguns limites, seguidamente enumerados e referidos ao longo desta
seco:
a) O valor da capacidade encontra-se limitado pela reduo do factor de potncia admissvel
potncia especicada, sendo que a potncia reactiva fornecida pelo inversor no dever ser
inferior a 5%.
b) O valor total da indutncia dever ser inferior a 10% relativamente ao valor base calculado
em A.7.
c) A frequncia de ressonncia do ltro dever estar includa num intervalo compreendido entre
10 vezes a frequncia da rede e metade da frequncia de comutao utilizada no sistema.
96
Pretende-se especicar este ltro para um sistema com uma potncia mxima de 2300kW
pelo que, na tabela A.1 encontram-se apresentados os parmetros necessrios para este procedi-
mento. Nesta situao de operao, admitiu-se que a fonte primria do sistema dever fornecer
entrada do inversor uma tenso de 45V e, prevendo um rendimento de 90%, a corrente de
entrada ser aproximadamente 54A. O transformador apresenta uma relao de espiras de 1:10
sensivelmente.
Tenso da rede V
G
= 230V
Potncia do Inversor P = 2.3kW
Tenso Bus DC V
DC
= 450V
Frequncia da rede f = 50Hz
Frequncia de comutao f
sw
= 133kHz
Tabela A.1: Parmetros do sistema considerados
De seguida apresentam-se os parmetros que servem de base ao clculo dos componentes do
sistema.
Z
b
=
(V
G
)
2
P
= 23[] (A.6)
L
b
=
Z
b

n
= 73.211[mH] (A.7)
C
b
=
1

n
Z
b
= 138.4[F] (A.8)
O modelo deste ltro encontra-se apresentado em A.3, e a ele se referem todas as variveis
apresentadas nesta anlise.
Figura A.3: Filtro LCL equivalente frequncia do harmnico de ordem h
97
O primeiro passo ser dimensionar a indutncia do lado do inversor. Este componente cr-
tico no custo nal do ltro uma vez que nesta primeira etapa de ltragem existem harmnicos
de corrente a elevadas frequncias gerados pelo circuito de comutao. Para evitar a saturao
do ncleo deste indutor necessrio utilizar um ncleo de grande dimenso, tipicamente espe-
cicado para transformadores de elevada frequncia, e para no haver elevadas perdas ao nvel
dos condutores recomenda-se a utilizao de o de Litz, especicaes que aumentam o preo
do componente. Uma vez que esta bobine j se encontrava implementada, no hardware do in-
versor anteriormente implementado, e o seu valor compatvel com a especicao deste ltro,
manteve-se a sua utilizao. Assim, relativamente a este componente, efectua-se uma anlise de
modo a conhecer o ripple de corrente por si causado, emvez de dimensionar o valor da indutncia
em funo do ripple de corrente pretendido.
Partindo da situao em que se utilizaria unicamente um ltro L para efectuar a ltragem dos
harmnicos da corrente de alta frequncia, na pior das hipteses, quando o duty-cycle de controlo
do uxo de energia pela bobine 50% o ripple mximo.
V
DC
V
g
= L
g
I
L
Duty
1
f
sw
(A.9)
Finalmente obtm-se o valor da corrente de ripple nestas condies, apresentado em A.10
I
L
=
(450 230

2) 0.5
330 10
6
133000
= 1.42A (A.10)
O valor apresentado em A.10 j bastante reduzido, cerca de 2.5% do valor da corrente
mxima, o que d uma boa margem para que, numa re-implementao futura deste componente,
seja reduzido o valor da sua indutncia.
Considerando como a percentagem mxima de potncia reactiva absorvida pelo condensa-
dor utilizado, pela condio b temos A.12
C
f
= C
b
(A.11)
C
f
= 0.05 138.4 = 6.9F (A.12)
O valor mximo para o condensador utilizado ento 6.9F. Partindo deste valor, utilizar-
se- um condensador com sensivelmente metade da capacidade, 3F. Caso se escolha um valor
muito baixo, o valor a indutncia L
g
tender a ser maior, o que se pretende evitar para reduzir os
custos do ltro. Tendo j dimensionado o valor de L
i
e de C
f
, L
g
obtm-se pela expresso A.13,
em que r o ndice de relao entre as duas indutncias.
L
g
= r L
i
(A.13)
O parmetro r apresentado anteriormente, condiciona directamente a reduo do ripple da
corrente sada do inversor. Esta relao apresentada em A.14.
98
i
g
(h
s
w)
i(h
s
w)
=
1
|1 + r(1 L
i
C
b

2
sw
)|
(A.14)
Na gura A.4 apresentada a relao da expresso A.14 com a variao do parmetro r.
Verica-se que, quanto maior for o valor de r, maior ser a atenuao e consequentemente menor
ripple de corrente existir sada do sistema. No entanto, h que ter emconsiderao que grandes
valores de r resultam numa maior indutncia L
g
. Consequentemente, maior ser o custo da
bobine devido necessidade de utilizar uma bobine de elevada indutncia e que suporte elevadas
correntes.
Figura A.4: Relao entre a atenuao do ripple da corrente de sada e o ndice r
Pretendendo reduzir o ripple sada para 5%do valor relativo situao calculada emA.10, o
valor de r dever ser 0.0539, o que resulta numa indutncia L
g
= 18H. Como L
i
+Lg bastante
inferior ao valor de L
b
, o dimensionamento dos componentes realizado vlido, pois verica a
condio b. Caso esta condio no fosse vericada, dever-se-ia redimensionar o condensador
do ltro, ajustando a percentagem de potncia reactiva admissvel sada do inversor.
Dispondo dos valores de todos os componentes do ltro, a frequncia de ressonncia deste
ser dada por A.15.

res
=

L
i
+ L
g
L
i
L
g
C
f
f
res
= 22.4kHz (A.15)
A frequncia de ressonncia obtida verica as restries da condio c, estando localizada a
uma frequncia onde no existem componentes espectrais signicativas, evitando desta forma a
excitao indevida do ltro e consequente instabilidade do sistema. Na gura A.5 apresenta-se
99
Figura A.5: Diagrama de Bode do ltro LCL
o diagrama de bode deste ltro. Assumiu-se o valor de 0.5 para as resistncias de perdas R
i
e
R
g
.
semelhana da situao j apresentada no captulo 3 a utilizao de uma resistncia de
amortecimento tambm neste caso recomendvel, devendo ser utilizada caso se observe ripple
na corrente com uma frequncia prxima da frequncia de ressonncia do ltro. O valor da
resistncia de amortecimento dever ser escolhido de modo a garantir um amortecimento crtico
da resposta do ltro, eliminando o fenmeno de ressonncia.
Com a aplicao deste mtodo de dimensionamento do ltro, embora baseado num conjunto
de regras e um procedimento sequencial para o dimensionamento do ltro do sistema formal-
mente correctos, obtm-se valores que devero ser interpretados como uma referncia de base
para um posterior ajuste do ltro. Uma vez que os componentes deste apresentam comporta-
mentos no ideais, poder ser necessria uma maior ou menor atenuao do ripple da corrente e,
consequentemente, realizarem-se alguns ajustes nos parmetros do ltro de modo a se obterem
melhores resultados.
100
A.3 Discretizao da Funo de Transferncia de um contro-
lador PID
De modo a ser possvel implementar um controlador PID ao nvel de um microcontrolador,
necessrio proceder discretizao da expresso relativa ao incremento do controlador PID no
domnio do tempo, apresentada em A.16.
u(t) = K
p
(e(t) + T
d

e(t) +
1
T
i

t
0
e()d) (A.16)
Seguindo o mesmo procedimento apresentado em [33], dividiu-se a expresso anterior em
trs partes:
u(t) = p(t) + i(t) + d(t) (A.17)
Na equao A.17, os termos p(t), i(t) e d(t) correspondem respectivamente ao termo propor-
cional, integral e diferencial, podendo ser expandidos da seguinte forma:
p(t) = K
p
e(t) (A.18)
i(t) =
K
p
T
i

t
0
e()d (A.19)
d(t) = K
p
T
d

e(t) (A.20)
Denindo h como o intervalo de amostragem possvel implementar o algoritmo PID direc-
tamente no microcontrolador.
Relativamente ao termo proporcional, a discretizao deste facilmente realizvel substi-
tuindo o sinal de erro e(t) pelo seu equivalente discreto e(k).
p(k) = K
p
e(k) (A.21)
No que toca ao termo integral, este pode ser obtido utilizando uma aproximao por um
mtodo trapezoidal. Diferenciando ambos os lados da equao obtm-se A.22.
di(t)
dt
=
K
p
T
i
e(t) (A.22)
Substituindo e(t) por e(k) e aproximando a derivada por diferenciais obtemos A.23
i(k) i(k 1)
h
=
K
p
T
i
e(k) (A.23)
101
Simplicando A.23 resulta A.24
i(k) = i(k 1) +
K
p
h
T
i
e(k) (A.24)
O termo derivativo pode ser discretizado utilizando o mesmo processo aplicado no termo
integral, resultando A.25
d(k) = K
p
T
d
e(k) e(k 1)
h
(A.25)
Finalmente, juntando os trs termos e efectuando algumas simplicaes algbricas obtm-se
a expresso nal A.26
u(t
k
) = K
p
(e(k) +
i(k 1)
K
p
+
h
T
i
e(k) + T
d
e(k) e(k 1)
h
) (A.26)
A.4 Conversor Forward
O conversor Forward uma topologia bastante popular para implementao de fontes DC-
DC isoladas e reguladas a partir de uma fonte DC no regulada, tipicamente proveniente da
recticao e reduzida ltragem de uma tenso AC, encontrando-se o seu circuito base esquema-
tizado em A.6. O princpio de operao deste sistema pode ser facilmente analisvel sob ponto
de vista de um conversor buck, conversor DC-DC usado para realizar redues de tenso, cuja
fonte de tenso provm de um transformador elevador.
Figura A.6: Topologia base de um conversor Forward
O funcionamento do Forward pode ser segmentado em duas fases distintas, relacionadas
com a comutao do interruptor S. Admitindo que este est fechado, uma tenso DC aplicada
102
ao primrio do transformador, aparecendo elevada pela relao de transformao no enrolamento
secundrio. O ponto dos enrolamentos apresenta um potencial positivo pelo que o dodo D
1
ca
directamente polarizado e a indutncia e o condensador do ltro LC so carregados atravs da
corrente que ui pelo enrolamento secundrio.
Figura A.7: Conversor Forward com comutador S fechado e respectivo modelo equivalente
quando S est em conduo
Quando S aberto, aos terminais do primrio do transformador a tenso torna-se negativa
devido interrupo da passagem de corrente, o que se reecte para o secundrio polarizando
inversamente o dodo D
1
. No entanto, a corrente na bobine continua a uir para a carga atravs
do dodo de roda-livre D
2
e a tenso de sada mantida relativamente estvel devido existncia
de um condensador de elevado valor. A energia armazenada nestes componentes vai-se dissi-
pando na carga pelo que, de modo a manter um ripple de tenso em valores admissveis, dever
dimensionar-se correctamente o condensador e a bobine do ltro, assim como transferir energia
para o secundrio do transformador com uma frequncia que minimize o decaimento da tenso
sada. O aumento desta permite reduzir o tamanho dos diversos componentes mas, no entanto,
tende a aumentar as perdas de comutao e dos transformadores/bobinas.
Figura A.8: Conversor Forward comcomutador S aberto e respectivo modelo equivalente quando
S est cortado
De modo a determinar a relao entre a tenso de entrada e a tenso de sada do sistema,
e admitindo que o duty-cycle da comutao do interruptor do primrio do transformador,
103
durante o perodo On, a tenso aos terminais da indutncia dada por A.27 e no perodo OFF
por A.28.
V
L
(t) =
N
s
N
p
V
DC
V
out
, para 0 t T (A.27)
V
L
(t) = V
out
, para T t T (A.28)
Como a tenso aos terminais de um indutor dever ser, em mdia, nula de A.27 e A.28 vem
que:

N
s
N
p
V
DC
V
out

+ [V
out
] (1 ) = 0 (A.29)
V
out
=
N
s
N
p
V
DC
(A.30)
Verica-se assim, de acordo com A.30, que a tenso sada do conversor Forward direc-
tamente proporcional ao duty-cycle utilizado. Esta relao apresentada apenas vlida conside-
rando que a corrente na bobine nunca atinge o valor nulo, estando a operar no modo contnuo.
Caso contrrio, a relao entre a tenso de sada e o duty-cycle torna-se no linear e dependente
da carga do sistema.
A.5 Mecanismos de falha dos MOSFETs
Actualmente, as diversas aplicaes electrnicas tm vindo a ser desenvolvidas com um ob-
jectivo de aumentar a sua ecincia energtica mantendo o seu custo de implementao modera-
damente reduzido. A capacidade dos MOSFETs em operar a elevadas frequncias, apresentarem
reduzidas reas de silcio, uma reduzida resistncia de conduo e mesmo assim serem capazes
de suportar grandes densidades de potncia e resistirem a perodos transientes repetitivos de ele-
vada corrente e tenso, tm sido algumas das razes do sucesso deste componente em aplicaes
de elevada potncia como fontes comutadas ou controladores de motores.
A escolha de um MOSFET processo que no deve ser descurado, uma vez que, depen-
dendo das condies de operao do sistema, as caractersticas deste dispositivo so o elemento
chave entre o seu correcto funcionamento ou a sua destruio. Para avaliar as capacidades de
um dispositivo importante estudar a sua rea de operao segura, conhecida como SOA, um
grco que apresenta a sua zona de operao em funo do V
DS
e I
D
, tendo em conta as limi-
taes de construo relativas s especicaes mximas do dispositivo no que toca a tenso,
corrente e temperatura das junes. Esta informao obtida experimentalmente, efectuando
testes de esforo a um nmero de amostras sucientemente elevado para estabelecer um padro
de comportamento. Na gura A.9 apresentado um exemplo deste grco.
104
Figura A.9: SOA genrica de um MOSFET. Situaes de falha so registadas, efectuando-se a
delimitao de uma provvel zona de guarda para o funcionamento do dispositivo [1]
Os limites deste grco podero ser analisados da seguinte forma:
Limite vertical direito - V
DS
mximo do dispositivo.
Limite horizontal - Corrente I
D
mxima do dispositivo.
Limite superior com derivada positiva - Limitao da potncia imposta pelo R
DS(ON)
do
dispositivo.
Limite superior com derivada negativa - Limitao da potncia imposta pela temperatura
mxima da juno do MOSFET.
No entanto, mesmo sendo respeitadas as condies de operao, estes componentes tambm
so conhecidos pelas suas situaes de falha muitas vezes inexplicveis altura da sua ocorrn-
cia, principalmente porque podem decorrer de uma exposio prolongada a eventos que aceleram
o desgaste fsico do componente ou at porque, muitas vezes, um mecanismo de falha masca-
rado por outros que lhe sucedem como consequncia, adulterando as evidncias originais.
As causas de falha dos MOSFETs so actualmente alvo de grande investigao pois, para
alm das situaes mais evidentes como sobre-tenses, sobre-correntes e excesso de temperatura,
existem mecanismos de falha bastante complexos, relacionados com a existncia de elementos
parasitas ao nvel da construo dos semicondutores. Seguidamente so apresentados algumas
das situaes que podem levar destruio do componente.
Tenso de Gate
O circuito que efectua o ataque gate de um MOSFET pode ser responsvel pela falha deste
componente de duas formas. A primeira prende-se com a existncia de tenses Gate-Source
105
superiores especicao, que so responsveis pela perfurao do isolamento da Gate e con-
sequente inutilizao do componente. Esta situao poder ocorrer quando o sinal de controlo
utilizado apresenta uma tenso em regime estacionrio efectivamente superior ao V
GS
mximo
do MOSFET mas tambm se pode dever existncia de fenmenos oscilatrios que so respon-
sveis pelo aparecimento de picos de tenso durante o perodo transitrio do sinal de ataque.
Outra situao que pode levar destruio do MOSFET est relacionada a utilizao de uma
tenso Gate-Source insuciente para o MOSFET operar na sua zona ohmica com uma baixa re-
sistncia de conduo, levando a uma situao em que tanto a tenso V
DS
como a corrente I
D
so simultaneamente elevadas. Esta situao pode levar o transstor destruio por sobreaque-
cimento caso no apresente um sistema de dissipao trmica adequado.
Figura A.10: Curva I
D
vs V
DS
para mltiplas tenses de gate aplicadas
A existncia de falhas ao nvel do bonding entre o encapsulamento e a estrutura no silcio
do MOSFET ou irregularidades na prpria estrutura do silcio como a existncia de dopagem
no uniforme, assimetria estrutural podem levar a uma distribuio no uniforme da corrente
e consequentemente a um aquecimento localizado do MOSFET. Quando um MOSFET opera
como um interruptor, este activo atravs de tenses de gate altas de modo ao componente
apresentar baixo valor da resistncia de conduo R
DS
e consequentemente baixa tenso V
DS
.
Nesta situao, este apresenta um coeciente de temperatura positivo, que faz com que haja um
mecanismo de realimentao negativa no sistema que reduz a corrente de dreno com o aumento
da temperatura. Esta propriedade permite a utilizao de vrios MOSFETs em paralelo sem que
ocorra embalamento trmico e destruio destes. No entanto, para baixos valores da tenso V
GS
esta propriedade no se verica.
Com base nos dados da gura A.11 existe uma tenso de gate qual a transcondutncia do
MOSFET no afectada pela temperatura, constituindo o ponto de cross-over entre dois com-
portamentos distintos relativamente temperatura. No caso apresentado, para valores de V
GS
inferiores a 5.8V, o MOSFET apresenta um coeciente de temperatura negativo e, consequen-
temente, um aumento da temperatura numa regio do componente resulta numa maior corrente
de conduo I
D
. Esta situao leva a que uma zona da estrutura do MOSFET que esteja mais
quente, por estar a conduzir mais corrente que uma regio adjacente, conduza ainda mais cor-
106
Figura A.11: Relao entre a tenso de gate aplicada a um IRF1405 e a corrente de dreno resul-
tante, evidenciando a variao da corrente com o aumento da temperatura do dispositivo [1]
.
rente e, desta forma, aumenta localizadamente a temperatura do dispositivo at ser atingido o
valor mximo suportado sicamente, que acaba por levar sua destruio. Um exemplo deste
problema encontra-se apresentado na gura A.12.
107
Figura A.12: Imagem trmica da falha de um IRF1405Z - A imagem apresenta um ponto quente
que se forma devido aos problemas de operao no modo linear [1]
Como j foi referido, este problema pode ser negligenciado em sistemas em que os MOS-
FETs funcionem num modo comutado, entre o estado ON-OFF mas, no entanto, um problema
persistente no desenvolvimento de sistemas em que se pretenda utilizar o MOSFET como ampli-
cador, em que h uma utilizao mais ampla da zona de operao linear do dispositivo.
Energia de Avalanche
Quando um MOSFET efectua a comutao de cargas indutivas e no apresenta nenhum dis-
positivo como snubbers para efectuar o clamping da elevada tenso entre a source e o dreno que
pode surgir nestas situaes, o prprio MOSFET sujeito a uma situao de elevado desgaste,
pois tem de dissipar a energia armazenada na indutncia durante o estado ON. Nestas situaes,
quando o MOSFET passa ao estado OFF, desenvolve-se uma tenso aos seus terminais limi-
tada pela sua tenso dreno-source de breakdown, V
BDSS
, e enquanto toda a energia armazenada
na indutncia no se dissipar, diz-se que o MOSFET est no estado avalanche. Esta situao
encontra-se representada em A.13. A capacidade de um MOSFET resistir a esta situao sem se
danicar est relacionada com a energia de avalanche que este suporta, em situaes espordi-
cas ( Single Pulse Avalanche Energy ) ou em situaes repetitivas ( Repetitive Pulse Avalanche
Energy ), e com o aumento da temperatura do canal entre o dreno e a source causado por esta
situao.
Os MOSFETs de potncia apresentam-se tipicamente compostos por mltiplas clulas em
paralelo, para formar um nico dispositivo. Numa situao de design robusto do dispositivo,
a corrente de avalanche distribuda uniformemente por este. No entanto, a existncia de no
uniformidades, que se podem revelar ao nvel de diferentes tenses de breakdown ao longo de
uma regio do MOSFET, podem levar falha localizada do MOSFET em reas especcas, no
destruindo o dispositivo imediatamente mas degradando a sua performance ao longo do tempo e
108
Figura A.13: Entrada do MOSFET no modo avalanche
a capacidade de suportar novos eventos de desgaste com a mesma robustez inicial.
Elevado dv/dt Dreno-Source
Variaes bruscas da tenso entre o Dreno e a Source de um MOSFET podem levar sua
activao inesperada e levar o dispositivo sua destruio por conduo de elevadas correntes
em situaes de curto-circuito. De seguida sero apresentadas algumas situaes em que este
problema est patente, com base no circuito equivalente de um MOSFET apresentado na gura
A.14.
Figura A.14: Circuito equivalente de um MOSFET de canal N
109
Quando ocorre uma forte variao da tenso ao nvel do dreno do MOSFET, tipicamente
relacionada com a comutao de cargas indutivas, a tenso que se desenvolve aos terminais da
capacidade entre o Dreno e a Gate leva ao aparecimento de uma corrente identicada por I
1
na
gura A.14 com a magnitude C
GD
dv/dt. Caso surja uma voltagemV
GS
resultante da passagem
da corrente referida pela impedncia entre a Gate-Source, ocorrer uma activao indevida do
MOSFET. Para proteger o MOSFET desta situao, dever-se- utilizar um sistema de activao
da Gate com muito baixa impedncia de sada, que torna mais dispendiosa a implementao do
sistema, ou ento aumentar o V
GS
de threshold do MOSFET, que indirectamente conduz a um
aumento da resistncia R
DS
.
V
GS
= Z
GS
C
GD
dv
dt
(A.31)
dv
dt
=
V
GS(th)
Z
GS
C
GD
(A.32)
Variaes elevadas da tenso de dreno podem tambm activar o MOSFET por activao o
transstor BJT parasita apresentado na gura A.14. A origem deste elemento parasita esta re-
lacionada com a existncia de diversas junes P-N na estrutura do MOSFET e encontra-se
esquematizada na gura A.15.
Figura A.15: Origem do BJT parasita num MOSFET de canal N com estrutura vertical [5]
A regio do body do MOSFET actua como a base, a source como emissor e o dreno como
colector. semelhana da situao exposta anteriormente, uma rpida variao da tenso de
dreno pode levar ao aparecimento de uma corrente I
2
ao nvel do condensador parasita entre a
regio de drift e de body, C
DB
, que uir pela regio do body podendo criar uma diferena de
potencial relativamente juno da source que eventualmente poder ser superior ao V
BE
do
transistor parasita e causar a sua activao. De modo a minimizar este problema, importante
manter o potencial da base to prximo quanto possvel do emissor, sendo esta tarefa realizada
110
curto-circuitando a regio do body com a da source do MOSFET. Aumentar o doping da regio
de body e reduzir a distncia que a corrente I
2
tem de percorrer de modo a diminuir a resistncia
desta tambm so abordagens a utilizar de mod a reduzir a resistncia apresentada corrente na
regio do body. Desta forma, minimiza-se a hiptese de ocorrncia de fenmenos de latchup,
que poderiam causar a destruio do componente [8].
Embora estes mecanismos de falha possam tornar-se evidentes e danicar os MOSFETs
mesmo em situaes em que estes operam na sua SOA, muitas das vezes, estes danicam-se
por serem incorrectamente comutados no contexto do circuito que integram, como o caso das
pontes H neste inversor. Nestas conguraes, bastante comum a situao de comutao er-
rada dos MOSFETs resultar em curto-circuitos de elevada corrente, ao nvel da rede elctrica ou
das baterias de armazenamento existentes entrada do inversor, energia que rapidamente causa
a destruio destes componentes. Na gura A.16 so apresentados trs MOSFETs que falharam
em operao.
Figura A.16: Alguns exemplos de MOSFET com danos exteriores mais evidentes, resultantes da
operao incorrecta na ponte H do inversor
111
112
Anexo B
Esquemas Elctricos
B.1 Placa PIC32UA
113
B.1.1 Esquema elctrico PIC32UA
114
B.1.2 Layout PIC32UA
Figura B.1: Layout Geral
Figura B.2: Layout Superior
Figura B.3: Layout Inferior
115
B.2 PCB Inversor
116
B.2.1 Esquema elctrico da PCB de Controlo do Inversor
117
118
B.2.2 Layout da PCB de Controlo do Inversor
119
B.2.3 Esquema elctrico da PCB de Potncia do Inversor
120
B.2.4 Layout da PCB de Potncia do Inversor
121
122
Bibliograa
[1] Application Note AN-1155 - Linear Mode Operation of Radiation Hardened MOSFETS.
www.irf.com/technical-info/appnotes/an-1155.pdf.
[2] Bulk of MCU Revenue Moving to 16-bit and 32-bit. www.instat.com/newmk.asp?
ID=1494.
[3] Cadsof EAGLE. www.cadsoft.de/.
[4] Evaluation of Islanding detection methods for photovoltaic utility-interactive Power Sys-
tems. IEA, International Energy Agency.
[5] FAIRCHILD AN9010 MOSFET Basics. www.fairchildsemi.com/an/AN/
AN-9010.pdf.
[6] FreeRTOS Features Overview. www.freertos.org.
[7] Hitech-C compilers by Microchip Technology. www.htsoft.com/.
[8] IR Power MOSFET Basics. www.irf.com/technical-info/appnotes/
mosfet.pdf.
[9] Maxim Application Note 716 - Proper Layout and Component Selection Controls EMI.
http://pdfserv.maxim-ic.com/en/an/AN716.pdf.
[10] MIPS32 M4K Core Datasheet. www.mips.com/media/files/
MD00247-2B-M4K-DTS-02.01.pdf.
[11] Module 3 - Dc to Dc Converters, Lesson 23 - Forward Type Switched-Mode Power Supply.
IIT Kharagpur, India.
[12] MPLAB C Compiler for PIC32 MCUs Users Guide. ww1.microchip.com/
downloads/en/DeviceDoc/51686B.pdf.
[13] MPLAB IDE Users Guide with MPLAB Editor and MPLAB SIM Simulator.
ww1.microchip.com/downloads/en/DeviceDoc/MPLAB_User_Guide_
51519c.pdf.
123
[14] PIC32 Web Seminars. http://techtrain.microchip.com/webseminars/
QuickList.aspx.
[15] PIC32MX Family Reference Manual, Microchip. ww1.microchip.com/
downloads/en/DeviceDoc/PIC32MX_FRM_Sect01_Intro_61127C.pdf.
[16] PLECS - Simulation of Elctric Circuits at System Level. www.plexim.com.
[17] Simulink - Simulation and Model based Design. www.mathworks.com/products/
simulink/.
[18] Working of Hibrid Cars. www.circuitstoday.com/
working-of-hybrid-cars.
[19] IEEE 519-1992 Recommended Practices and Requirements for Harmonic Control in Elec-
trical Power Systems. IEEE Industry Applications Society / Power Engineering Society,
1992.
[20] Magnetics Design - Section 4 - Power Transformers Design. Texas Instruments, 2001.
[21] Astrm, Karl Johan: Control System Design. 2002.
[22] Berkley Design Technology, Inc.: An Independent Analysis of the MIPS Technologies
MIPS32 M4K Sythesizable Processor Core. 2007.
[23] G.S.S. Chau, S. Ziegler, H.H.C. Iu e H. Daniyal: Experimental Verication of the Linear
Current Transformer Model. Australasian Universities Power Engineering Conferences
(AUPEC08), 2008.
[24] J. M. A. Myrzik, M. Calais: String and Module Integrated Inverters for Single-phase Grid
Connected Photovoltaic Systems - A Review. 2003.
[25] Jantzen Jan: Design of Fuzzy Controllers. www.iau.dtu.dk/~jj/pubs/design.
pdf, 1998.
[26] Jasio, Lucio Di: Programming 32-bit Microcontrollers in C- Exploring the PIC32. Newnes,
2008.
[27] Julean Anca: Active Damping of LCL Filter Ressonance in Grid Connected Applications.
Master Thesis - Aalborg Universitet, 2009.
[28] Kerekes, Tams: Analysis and Modeling of Transformerless Photovoltaic Inverter Systems.
2009.
[29] M. Ciobotaru, T. Kerekes, R. Teodorescu A. Bouscayrol: PV inverter simulation using
MATLAB/Simulink graphical environment and PLECS blockset. IEEE Xplore, 2006.
124
[30] Marco Liserre, Frede Blaabjerg, Steffan Hansen: Design and Control of an LCL-lter bases
Three-phase Active Rectier. IEEE Xplore, 2001.
[31] Mastromauro, Marco Liserre, Annio DellAquila Rosa: Study of the Effects of Inductor
Nonlinear Behaviour on the Performance of Current Controllers for Single-Phase P Grid
Converters. IEEE Transactions on Industrial Electronics, Vol. 55, no. 5, May 2008, 2008.
[32] Matias Ricardo: Projecto de um Inversor. Relatrio de Projecto de 5 Ano, 2007.
[33] Mota Alexandre: Controladores Elementares. Electrnica IV - DETI Universidade de
Aveiro, 2003.
[34] Premrudepreechacharn, Tongrak Poapornsawan Suttichai: Fuzzy Logic Control of Predic-
tive Current Control fo Grid-Connected Single Phase Inverter. IEEE Xplore, 2000.
[35] Rasmussen, Neil: The Different types of UPS Systems, Whitepaper 1 APC. www.ptsdcs.
com/whitepapers/1.pdf.
[36] Soeren Baekhoej Kjaer, John K. Pedersen, Frede Blaabjerg: A Reviewof Single-Phase Grid-
Connected Inverters for Photovoltaic Modules. IEEE Xplore, 2005.
[37] Weiss, Alan R.: Drystone Benchmark, History, Analysis, Scores and Recomendations.
www.johnloomis.org/NiosII/dhrystone/ECLDhrystoneWhitePaper.
pdf, 2002.
[38] Xiaojin, Sun Jinhao, Li Yezi Qi Jianling Yan: Self-Adaptive Tuning of Fuzzy PID Control
of PV Grid-Connected Inverter. Sixth International Conference on Fuzzy Systems and
Knowledge Discovery, 2009.
125