Practica #1 Flip Flop.

1.- Introduccin.
Los elementos de memoria en un circuito secuencial son llamados Flip-Flops. Un circuito
de Flip-Flop cuenta con dos salidas, una para el valor normal y la otra para el valor
complementario del bit almacenado. La informacin binaria puede ser introducida en una
variedad de formas en un Flip-Flop, lo que da como resultado diferentes tipos de Flip-
Flops.
Circuito Flip-Flop bsico.
Un circuito bsico para un Flip-Flop puede ser constituido por dos compuertas NOR o de
igual manera por dos del tipo NAND como se muestra en la Fig.1 y Fig.2
respectivamente. Cada Flip-Flop cuenta con dos salidas, Q y Q, adems de dos entradas,
SET y RESET. Este tipo de Flip-Flop es conocido como un Flip-Flop SR o Latch SR. El
Flip-Flop de la Fig.1 tiene dos estados tiles. Cuando Q=1 y Q=0, est en el estado SET
(o Estado-1). Cuando Q=0 y Q=1, est en el estado CLEAR (o Estado-0). Las salidas Q y
Q son complemento una de la otra y son referenciadas como las salidas Normal y
Complemento, respectivamente. El estado binario del Flip-Flop es tomado como el valor
de la salida Normal.
Para el Flip-Flop de la Fig.1 existe un estado que viola la condicin que relaciona las
salidas Q y Q como complemento una de la otra; esto se da al aplicar un 1 a las
entradas SET y RESET, lo que da como resultado un 0 en ambas salidas. En operacin
normal esta condicin debe ser evitada asegurndose de no aplicar 1 a ambas entradas
simultneamente.

a) Diagrama lgico.


b) Tabla de verdad.

Fig.1 Circuito bsico Flip-Flop NOR.

a) Diagrama lgico.


b) Tabla de verdad.

Fig.2 Circuito bsico Flip-Flop NAND.

El circuito de la Fig.2 opera con entradas normalmente a 1 a menos de que el estado del
Flip-Flop tenga que ser cambiado. Aplicar un 0 momentneamente a la entrada SET
ocasiona que Q se ponga a 1 y Q a 0, dejando el Flip-Flop en el Estado SET. Cuando
ambas entradas son puestas a 0, amas salidas se tornan 1. Esta condicin de igual
manera debe ser evitada en una operacin normal.













Flip-Flop SR con sincronismo.
El Flip-Flop de tipo SR con sincronismo se muestra en la Fig.3, este circuito se constituye
por un Flip-Flop NOR y dos compuertas AND. Las salidas de las dos compuertas AND
permanecen en 0 mientras el pulso de reloj CP sea 0, sin importar el estado de S y R.
Cuando el pulso de reloj sea 1, la informacin de las entradas S y R parara hacia el Flip-
Flop bsico. Con ambas entradas S=1 y R=1, el cambio en el pulso de reloj causa un
cambio momentneo a 0 en ambas salidas. Cuando el pulso es retirado, el estado del
Flip-Flop ser indeterminado.


a) Diagrama lgico.


b) Tabla de verdad.

Fig.3 Flip-Flop SR con sincronismo.








Flip-Flop D.
El Flip-Flop del tipo D se muestra en la Fig.4, se trata de una modificacin del Flip-Flop SR
con sincronismo. La entrada D se conecta directamente a la entrada S y el complemento
de D en la entrada R. La entrada D es muestreada durante el pulso de reloj CP, si este es
1, el Flip-Flop es cambiado al estado de SET (a menos de que ya estuviese en SET). Si es
0, el Flip-Flop cambia a estado CLEAR.


a) Diagrama lgico con compuertas NAND.


b) Diagrama combinacional.

c) Tabla de transiciones.
Fig.4 Flip-Flop D con sincronismo.





Flip-Flop JK.
Un Flip-Flop JK es una mejora del Flip-Flop SR la cual soluciona el problema del estado
indeterminado. Las entradas J y K se comportan como las entradas S y R para poner a SET
o RESET al Flip-Flop (la letra J es para SET y la K es CLEAR). Cuando es aplicado 1 a ambas
entradas, J y K simultneamente, el Flip-Flop cambia a su estado complementario, por
ejemplo, si Q=1, el cambio seria a Q=0 y viceversa.
En la Fig.5 se muestra un Flip-Flop JK con sincronismo. La salida Q est ligada por medio
de la compuerta AND a las entradas K y CP, as que el Flip-Flop ser puesto a CLEAR
durante un pulso de reloj solo si Q fue previamente Q=1. De manera similar, la salida Q
est ligada con las entradas J y CP, por lo que el Flip-Flop ser puesto a SET en el pulso de
reloj posterior a cuando Q fuese Q=1.

a) Diagrama lgico.


b) Diagrama combinacional.


c) Tabla de transiciones.
Fig.5 Flip-Flop JK con sincronismo.
Flip-Flop T.
El Flip-Flop T es una versin del Flip-Flop JK que solo cuenta con una entrada. Como se
muestra en la Fig.6, el Flip-Flop T se obtiene del JK si las dos entradas J y K estn unidas. La
salida del Flip-Flop T conmuta (traducido de la palabra Toggles en ingls) con cada pulso
de reloj.


a) Diagrama lgico.


b) Diagrama combinacional.

c) Tabla de transiciones.

Fig.6 Flip-Flop T con sincronismo.




2.- Objetivo.
3.- Equipo.
Fuente de Alimentacin.
4.- Material.
2 Protoboard.
4 Resistencias 330 Ohm.
1 Dip Switch de 4 interruptores.
3 LED de diferente color.
1 CI 74LS02 o similar (QUAD NOR 2-input GATES).
1 CI 74LS00 o similar (QUAD NAND 2-input GATES).
1 CI 74LS08 o similar (QUAD AND 2-input GATES).
1 CI 74LS04 o similar (HEX INVERTER GATES).
1 CI 74LS11 o similar (TRIPLE AND 3-input GATES).
1 CI NE555 o similar.
1 Capacitor electroltico 47 uF.
1 Potencimetro 50 kOhom.
1 Resistencia 1 kOhm.










5.- Procedimiento.
Realice el circuito de la Fig.6, el cual compone un circuito de prueba para el Flip-Flop SR.
Observe su comportamiento y realice una tabla de verdad para comprobar su correcto
funcionamiento.

Fig.6 Circuito de prueba.
Utilizando la misma base del circuito de prueba, reemplace el IC 74LS02 por el 74LS00,
esto para realizar de igual manera la comprobacin del Flip-Flop SR NAND. Realice las
modificaciones necesarias en el circuito y realice la tabla de verdad.
Utilizando el segundo protoboard, realice el circuito de la Fig.7; un Multivibrador Astable,
el cual ser utilizado para proveer la seal CP en los siguientes circuitos de prueba para
cada tipo de Flip-Flop.


Fig.7 Multivibrador Astable.
De igual manera que con el Flip-Flop Bsico SR, realice las modificaciones pertinentes al
circuito de prueba utilizado y lleve a cabo la comprobacin de cada uno de los tipos de
Flip-Flop (Tipo SR con sincronismo, Tipo D con sincronismo, Tipo JK con sincronismo y Tipo
T con sincronismo). Para ello es necesario hacer uso de la salida CP del Multivibrador
Astable previamente armado y probado.
Nota: Utilice la frecuencia adecuada (Potencimetro RV1) para observar con detalle la
transicin de estados en cada uno de los Flip-Flop.
Lleve a cabo el registro de las diferentes Tablas de Verdad o Transicin. Compare con las
vistas en la Introduccin y realice una conclusin en cada uno de los casos en la seccin
final de la prctica.
6.- Conclusiones.