Dissertacao Gustavo Completa

CARLOS GUSTAVO CASTELO BRANCO
SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA CONVERSO,

NO ISOLADO, COM TENSES DE ENTRADA E SADA
UNIVERSAIS

FORTALEZA
2005

ii
UNIVERSIDADE FEDERAL DO CEAR

PROGRAMA DE PS-GRADUAO
EM ENGENHARIA ELTRICA

UNIVERSAIS

Dissertao submetida Universidade Federal do Cear como parte dos requisitos
para a obteno do grau de Mestre em Engenharia Eltrica


Fortaleza, Maio de 2005

iv

Deus,
Por ter me concedido vida, minha Famlia,
meus Amigos, meu carter, minha determinao
e uma oportunidade desta magnitude.

v

Aos meus pais Maurcio e Regina,
Aos meus avs Luiz e urea, Jos Nobre e Neide,
Aos meus Irmos Maurcio Filho e talo,
minha amada esposa Leise e meu filho Eduardo,
todos da minha famlia que no os citei,
Eu dedico este trabalho.

vi
AGRADECIMENTOS
todo povo cearense que atravs da FUNCAP (Fundao Cearense de Amparo
Pesquisa e a Cultura) contriburam com o apoio financeiro necessrio realizao deste
trabalho e desenvolvimento cientfico do nosso estado.
Ao professor Ccero Marcos pela sua valiosa orientao e amizade disponibilizada
durante estes dois anos, tambm foi o responsvel pela minha iniciao durante a graduao
no mundo da Eletrnica de Potncia. Agradeo a confiana em mim depositada e a
oportunidade de trabalhar em outros projetos sob sua orientao.
Ao professor Ren Pastor por dispor de sua experincia e conhecimento sempre que
precisei durante o Mestrado, alm de sua amizade e ateno.
Aos professores Fernando, Laurinda, Ruth, Jos Carlos, Luiz, Ailson, Ivanildo, Tomaz,
Ricardo, Otaclio, Paulo e Gilvan, todos do Departamento de Engenharia Eltrica da UFC,
responsveis diretamente pela minha formao acadmica na graduao e na ps-graduao.
Aos membros da banca examinadora: Prof. Edson Watanabe, Prof. Demercil de Souza,
Prof. Ren Pastor e Prof. Ccero Marcos pelas importantes contribuies dadas verso final
deste trabalho.
Aos meus colegas de mestrado Agliberto, Douglas, Thelma, Cludio, Carla, George,
Grijalba, Rangel e Rmulo por todas as etapas que foram vencidas e pelo companheirismo.
Aos meus colegas, amigos e tcnicos do Grupo de Processamento de Energia e Controle
(GPEC), Kleber Lima, Joacillo Dantas, Marcus Rogrio, Prof. Srgio Daher, Oliver, Edlson,
Jancarle, Ubirajara, Edgney, Ricardo e Pedro Augusto.
todos meus colegas de graduao em especial: Rodrigo Martins, Marcelo Miranda,
Leonardo Jorge, Mrio Siqueira, Mrio Fiza, Tony Ulysses, Hildo, Marcel e Clodomir.
todos meus irmos da Loja Obreiros do Sculo XX N44 pelo apoio incondicional e
pela amizade.
todos meus irmos/sobrinhos do Captulo Cidade de Fortaleza N59 da Ordem
DeMolay pelo companheirismo, amizade e compreenso pelo motivo de minha ausncia nas
reunies durante o ano de 2004 em que estive dedicado exclusivamente ao mestrado.
Aos amigos de infncia, do ensino mdio e do cotidiano que continuam sempre
mantendo contato comigo: Gustavo Dantas, Mrcio Santos, Marcus, Felipe Bodo, Fred e
Caio Marcus.
todas as pessoas que por motivo de esquecimento no foram citadas anteriormente,
vou deixando neste espao minhas sinceras desculpas.

vii
RESUMO
Resumo da dissertao apresentada a Universidade Federal do Cear como parte dos
requisitos para a obteno do grau de Mestre em Engenharia Eltrica.

UNIVERSAIS
Maio / 2005
Orientador: Prof. Ccero Marcos Tavares Cruz, Dr.
rea de concentrao: Eletrnica de Potncia.
Palavras-chave: UPS on-line no isolada, correo do fator de potncia, conversor boost a trs
nveis, inversor meia ponte.
Nmero de pginas: 207
RESUMO: Neste trabalho foram estudados os conversores que compem uma topologia de
sistema ininterrupto de energia (UPS) do tipo dupla converso, alto fator de potncia de
entrada, no isolado, e com tenses de entrada e sada (110V/220V). O sistema constitudo
de um conversor CA-CC/CC-CC a trs nveis no estgio de entrada e um inversor duplo meia
ponte na sada. Neste tipo de configurao proposta, custo, volume e eficincia so as
principais caractersticas visto que o sistema possui menor quantidade de interruptores ativos,
baterias e a possibilidade de operao do circuito bypass sem a presena de um transformador
isolador operando em baixa freqncia na entrada da UPS. Com o objetivo de diminuir o
volume do sistema sem comprometer o rendimento, adotado uma freqncia de comutao
mais elevada que a utilizada nos sistemas UPS comercializados. Para isso, utilizado um
circuito snubber passivo no dissipativo no estgio de entrada, e no inversor so empregados
interruptores IGBTs de ltima gerao disponibilizados comercialmente. A metodologia de
projeto, simulao e os resultados experimentais de um prottipo monofsico de 2,6kVA so
apresentados para validar a anlise terica e comprovar o desempenho do sistema. Ao final do
trabalho verifica-se que o sistema est de acordo com a norma IEC61000-3-2, apresenta um
rendimento de 89% alimentado pela rede e um rendimento de 86% alimentado pela bateria.

viii

ABSTRACT
Abstract of dissertation presented to Federal University of Cear as partial fulfillment of the
requirements for the degree of Master in Electrical Engineering.

A NON ISOLATED ON-LINE UPS WITH UNIVERSAL INPUT AND
OUTPUT VOLTAGE
May / 2005
Advisor: Prof. Ccero Marcos Tavares Cruz, Dr.
Area of Concentration: Power Electronics.
Keywords: Non-isolated on-line UPS, power factor correction, three level boost converter,
half bridge inverter.
Number of Pages: 207
ABSTRACT: This work deals with the development of a single phase on-line
uninterruptible power supply (UPS), operating with unity power factor and (110V/220V)
input and output voltage rating. The converter consists of an ac-dc/dc-dc three level boost
converter combined with a double half bridge inverter. In this type of configuration, size, cost
and efficiency are improved due to reduced number of switches and batteries, as well as no
low frequency isolation transformer is required to realize bypass operation. In order to
minimize the system weight and volume without compromising the system overall efficiency,
a high frequency operation compared with commercial UPS available in the market is adopted
in both converters. To achieve it, a passive non-dissipative snubber circuit is used in the boost
converter and the latest available commercial technology of IGBTs switches is used in the
inverters. A simple and well known control strategy is presented. Principle of operation,
design procedure, simulation and experimental results for a 2.6kVA prototype is presented to
demonstrate UPS performance. The system is in compliance with IEC 61000-3-2, achieved an
efficiency of 89% during on-line operation mode with two different types of load connection
and 86% during battery powered operation mode with the same load characteristics as tested
in on-line mode operation.

Sumrio

ix

SUMRIO

SIMBOLOGIA.................................................................................................................................................. XII
INTRODUO GERAL...................................................................................................................................... 1

CAPTULO I
SNTESE DE ALGUMAS TOPOLOGIAS DE SISTEMAS UPS MONOFSICOS NO ISOLADOS...... 5
1.1 INTRODUO ............................................................................................................................................... 5
1.2 SISTEMAS UPS DO TIPO ON-LINE............................................................................................................. 5
1.3 TOPOLOGIAS DE UPS ON-LINE NO-ISOLADAS................................................................................... 8
1.4 MOTIVAO DO TRABALHO.................................................................................................................. 18
1.5 CONCLUSES.............................................................................................................................................. 22

CAPTULO II
ANLISE QUALITATIVA E QUANTITATIVA DO CONVERSOR CA-CC/CC-CC A TRS NVEIS. 23
2.1 INTRODUO ............................................................................................................................................. 23
2.2 CONVERSOR CA-CC/CC-CC A TRS NVEIS......................................................................................... 23
2.3 MODOS DE OPERAO E ETAPAS DE FUNCIONAMENTO............................................................... 24
2.3.1 DESCRIO DAS ETAPAS DE FUNCIONAMENTO NO MODO REDE.......................................................... 24
2.3.2 DESCRIO DAS ETAPAS DE FUNCIONAMENTO NO MODO BATERIA .................................................... 29
2.4 ANLISE QUANTITATIVA DO ESTGIO DE POTNCIA.................................................................... 34
2.4.1 OPERAO EM REGIME PERMANENTE.................................................................................................. 34
2.4.2 ANLISE DA VARIAO DA RAZO CCLICA........................................................................................ 39
2.4.3 ONDULAO DA CORRENTE DE ENTRADA E DIMENSIONAMENTO DA INDUTNCIA DE ENTRADA........ 41
2.4.4 ONDULAO DA TENSO DE SADA E DIMENSIONAMENTO DO CAPACITOR DE SADA.......................... 44
2.4.5 CLCULO DOS ESFOROS NOS SEMICONDUTORES DE POTNCIA E ELEMENTOS PASSIVOS................... 53
2.5 CONCLUSES.............................................................................................................................................. 60

CAPTULO III
TCNICA DE CONTROLE UNIFICADA E MODELAGEM DINMICA DO CONVERSOR CA-CC /
CC-CC A TRS NVEIS.................................................................................................................................... 61
3.1 INTRODUO ............................................................................................................................................. 61
3.2 TCNICA DE CONTROLE UNIFICADA................................................................................................... 61
3.3 MODELAGEM DINMICA DO CONVERSOR CA-CC/CC-CC............................................................... 64
3.3.1 CONTROLE MODO CORRENTE MDIA .................................................................................................. 64
3.3.2 CONTROLE DA TENSO NO BARRAMENTO CC..................................................................................... 66
3.3.3 CONTROLE DO BALANCEAMENTO DAS TENSES NOS CAPACITORES.................................................... 68
3.3.4 MALHA DE CONTROLE FEEDFOWARD................................................................................................... 70
3.4 DIAGRAMA DE BLOCOS DO ESTGIO DE CONTROLE...................................................................... 72
3.5 CONCLUSES.............................................................................................................................................. 73

Sumrio

x

CAPTULO IV
ANLISE DO INVERSOR DUPLO MEIA PONTE....................................................................................... 74
4.1 INTRODUO ............................................................................................................................................. 74
4.2 INVERSOR DUPLO MEIA PONTE............................................................................................................. 75
4.3 TCNICA DE MODULAO DO INVERSOR.......................................................................................... 75
4.4 ETAPAS DE FUNCIONAMENTO............................................................................................................... 77
4.4.1 DESCRIO DAS ETAPAS DE FUNCIONAMENTO.................................................................................... 77
4.5 ANLISE QUANTITATIVA DO ESTGIO DE POTNCIA.................................................................... 82
4.5.1 DIMENSIONAMENTO DO FILTRO DE SADA ........................................................................................... 82
4.5.2 CLCULO DOS ESFOROS NOS SEMICONDUTORES DE POTNCIA E ELEMENTOS PASSIVOS................... 87
4.6 TCNICA DE CONTROLE E MODELAGEM DINMICA....................................................................... 89
4.6.1 ESTRATGIA DE CONTROLE DO INVERSOR ........................................................................................... 90
4.6.2 DETERMINAO DA FUNO DE TRANSFERNCIA............................................................................... 92
4.7 DIAGRAMA DE BLOCOS DO ESTGIO DE CONTROLE...................................................................... 93
4.8 CONCLUSES.............................................................................................................................................. 94

CAPTULO V
METODOLOGIA E EXEMPLO DE PROJETO............................................................................................. 95
5.1 INTRODUO ............................................................................................................................................. 95
5.2 REPRESENTAO DO SISTEMA A SER PROJETADO.......................................................................... 95
5.3 ESPECIFICAES DO PROJETO............................................................................................................... 96
5.4 PROJETO DO CONVERSOR CA-CC/CC-CC A TRS NVEIS ................................................................ 97
5.4.1 PROJETO DO ESTGIO DE POTNCIA..................................................................................................... 98
5.4.2 PROJETO DO ESTGIO DE CONTROLE ................................................................................................. 118
5.5 PROJETO DO INVERSOR DUPLO MEIA PONTE.................................................................................. 130
5.5.1 PROJETO DO ESTGIO DE POTNCIA................................................................................................... 131
5.5.2 PROJETO DO ESTGIO DE CONTROLE ................................................................................................. 139
5.6 CONCLUSES............................................................................................................................................ 143

CAPTULO VI
RESULTADOS DE SIMULAO E EXPERIMENTAIS ........................................................................... 145
6.1 INTRODUO ........................................................................................................................................... 145
6.2 RESULTADOS DE SIMULAO............................................................................................................. 145
6.2.1 SIMULAO DO CONVERSOR ELEVADOR ........................................................................................... 145
6.2.2 SIMULAO DO INVERSOR ................................................................................................................. 151
6.3 RESULTADOS EXPERIMENTAIS ........................................................................................................... 154
6.3.1 AQUISIES PARA O MODO REDE ...................................................................................................... 156
6.3.2 AQUISIES PARA O MODO BATERIA................................................................................................. 169
6.4 CONCLUSES............................................................................................................................................ 174

Sumrio

xi

CONCLUSO GERAL.................................................................................................................................... 176
APNDICE A.................................................................................................................................................... 180
REFERNCIAS BIBLIOGRFICAS ............................................................................................................ 185

Simbologia
xii

SIMBOLOGIA
Smbolos utilizados no trabalho
Smbolo Significado Unidade
0 Rendimento terico
)B Variao da densidade de fluxo magntico T
*

Profundidade de penetrao .cm
T
Freqncia angular da rede .rad/seg
)t Intervalo de tempo .s
e
i
Ondulao parametrizada da corrente de entrada
Lf
i
Ondulao parametrizada das correntes nos indutores dos filtros LC
dos inversores

)i
e
Ondulao instantnea da corrente de entrada A
)i
Lf
Ondulao instantnea das correntes nos indutores dos filtros LC dos
inversores
A
)I
e
Ondulao da corrente de entrada A
)V
c
Ondulao da tenso no barramento CC V
C
V
Ondulao da tenso parametrizada no barramento CC
A
e
rea efetiva do ncleo de ferrite .cm
2
A
w
rea disponvel da janela do ncleo de ferrite .cm
2

Relao entre a tenso mdia dos capacitores do barramento CC e a
tenso de pico na entrada

B

Densidade de fluxo magntico T
C
o1
, C
o2
Capacitores do barramento CC F
C
f1
, C
f2
Capacitores dos filtros LC dos inversores F
C
a1
,C
a2
,
C
s1
, C
s2
Capacitores do circuito snubber F
C
ff1
, C
ff2
Capacitores da malha de feedfoward F

Simbologia
xiii

C
m
Coeficiente de perdas do material do ncleo
D Razo cclica
D
2
, D
5
Diodos boost
D
1
, D
3
,
D
4

Diodos do estgio de entrada

D
a1
-D
a6
Diodos do circuito snubber
D
6
-D
9
Diodos do estgio de sada
D Razo cclica complementar
E Valor mdio da tenso nos capacitores do barramento CC V
F Fator de correo considerando o fluxo de borda no ncleo
f
cruz
Freqncia de cruzamento Hz
fp Fator de potncia
f
r
Freqncia da rede eltrica Hz
f
c
Freqncia de comutao Hz
f
cf
Freqncia de corte da malha de feedfoward Hz
f
LC(corte)
Freqncia de corte dos filtros LC dos inversores Hz
Fc Fator de crista da corrente de sada do inversor
G Altura da janela do ncleo de ferrite cm
G
i
( s )
Funo de transferncia do conversor boost para o clculo da malha
de corrente

G
F
Ganho da malha de feedfoward
G
Rsh
Ganho do sensor de corrente do indutor de entrada

F
m
Ganho do modulador PWM

Gv( s )
Funo de transferncia do conversor boost para o clculo da malha
de tenso

G
vi
( s )
Funo de transferncia do inversor para o clculo da malha de
tenso

Simbologia
xiv

H
i
( s )
Funo de transferncia do compensador de corrente do conversor
boost

H
v
( s )
Funo de transferncia do compensador de tenso do conversor
boost

H
vi
( s ) Funo de transferncia do compensador de tenso do inversor
H
b
( s )
Funo de transferncia do compensador da malha de balanceamento
das tenses no barramento CC

H
e
( s ) Funo de transferncia devido ao efeito da amostragem
I
e
Corrente eficaz de entrada A
i
e
Corrente instantnea na entrada A
i
s
Corrente instantnea na sada do conversor boost A
i
c
Corrente instantnea nos capacitores do barramento CC A
i
Cf
Corrente instantnea nos capacitores do filtro LC do inversor A
i
r
Corrente instantnea na resistncia de carga A
i
d1
Corrente instantnea no diodo D
1
A
I
o
Corrente eficaz de sada do inversor A
i
Lf
Corrente instantnea nos indutores do filtro LC do inversor A
J Densidade de corrente A/cm
2
.k
1
-k
4
Constantes de integrao
k
w
Fator de ocupao da janela do ncleo
L
b
Indutor de entrada ou boost H
l
g
Entreferro .cm
L
f1
, L
f2
Indutores dos filtros LC dos inversores H
L
s1
, L
s2
Indutores do circuito snubber H
M
i
ndice de modulao do inversor
MLT Comprimento mdio por espira .cm

Simbologia
xv

N
b
Quantidade de baterias
P
Cu
Perdas no cobre W
P
ncleo
Perdas no ncleo W
P
o
Potncia ativa de sada W
p
e
Potncia instantnea na entrada W
p
s
Potncia instantnea na sada do conversor boost W
V
CE(on)
Tenso de saturao do IGBT V
R
o
Resistncia equivalente de carga
S
1
, S
2
Interruptores do estgio de entrada
S
3
-S
6
Interruptores do estgio de sada
S
o
Potncia aparente de sada VA
R
SE
Resistncia srie do capacitor do barramento CC
t

Tempo .s
T
s
Perodo de comutao .s
T
r
Perodo da rede eltrica s
v
e
Tenso instantnea na entrada V
V
e
Tenso eficaz na entrada V
V
b
Tenso nominal do banco de baterias V
V
pt
Tenso de pico da onda triangular V
V
pm
Tenso de pico da onda moduladora senoidal V
V
db
Tenso anodo-catodo nos diodos boost V
V
d1
Tenso anodo-catodo no diodo D1 V
V
d_inv
Tenso anodo-catodo nos diodos do inversor V
V
e
Volume efetivo do ncleo de ferrite cm
3

V
F
Queda de tenso direta nos diodos V

Simbologia
xvi

V
FO
Tenso de limiar dos diodos V
V
S
Tenso de bloqueio nos interruptores do conversor boost V
V
S_inv
Tenso de bloqueio nos interruptores do inversor V
V
ff
Tenso mdia na sada da malha de feedfoward V
V
o
Tenso eficaz na sada do inversor V
.x Relao entre o capacitor C
s
e C
a

Smbolos utilizados nos diagramas de circuitos
Smbolo Significado
C Capacitor
D Diodo
L Indutor
S Interruptor controlado
R Resistor
V Fonte de tenso
Acrnimos e Abreviaturas
Smbolo Significado
FUNCAP Fundao Cearense de Amparo Pesquisa e Cultura
CC Corrente contnua
CA Corrente Alternada
IGBT Insulated Gate Bipolar Transistor
MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
PWM Pulse With Modulation
TDH Taxa de Distoro Harmnica
UFC Universidade Federal do Cear
UPS Uninterruptible Power Supply
ZVS Comutao Sob Tenso Nula (Zero Voltage Switching)

Simbologia
xvii

Smbolos de unidades de grandezas fsicas
Smbolo Significado
Ohm
A Ampere
cm centmetro
dB Decibel
F Faraday
H Henry
Hz Hertz
rad Radiano
s segundo
T Tesla
V Volt
W Watt

Sub-ndices utilizados
Smbolo Significado
.bat Grandeza do modo bateria.
.inv Grandeza do estgio inversor
.ef Valor eficaz da grandeza.
.max Valor mximo da grandeza.
.med Valor mdio da grandeza.
.min Valor mnimo da grandeza.
.pico Valor de pico da grandeza.

Introduo Geral
1
INTRODUO GERAL
A qualidade de fornecimento da energia eltrica um dos fatores mais importantes em
praticamente todos os negcios. Linhas de produo nas indstrias podem ser interrompidas,
transaes comerciais so afetadas, sistemas de telefonia podem entrar em colapso, redes de
computadores podem perder dados e sistemas hospitalares de suporte vida podem parar de
funcionar. Diante desta situao, a eletrnica de potncia se destaca em todas suas linhas de
atuao, buscando sempre solues em energia eltrica que proporcionem a operacionalizao
de equipamentos dentro dos mais altos padres de confiabilidade, eficincia e segurana, o
que torna uma ferramenta de grande importncia para viabilizar a qualidade de vida das
pessoas e o desenvolvimento de um Pas.
Atualmente grande a demanda por fontes ininterruptas de energia no mundo, tanto em
sistemas industriais, telecomunicaes e sistemas de informtica, quanto em sistemas de
emergncia hospitalar incluindo equipamentos sensveis de suporte vida entre outros. Estas
fontes so conhecidas internacionalmente pelo termo UPS (Uninterruptible Power Supply),
popularmente conhecidas no Brasil como No-Break. Sistemas UPS provem energia eltrica
com qualidade, ideal para cargas crticas e vitais. Estes sistemas de fato protegem cargas
sensveis contra grande parte dos distrbios que ocorrem na tenso de fornecimento da
concessionria de energia, dentre os quais se destacam: os surtos de tenso que envolvem as
situaes de subtenso e sobretenso, interrupes de qualquer magnitude na rede eltrica e
oscilaes transitrias na freqncia.
Convencionalmente, sistemas UPS do tipo on-line para uso geral possuem um
transformador isolador operando em baixa freqncia para realizar a isolao galvnica entre
a rede eltrica e a carga. Isto acontece porque grande parte das UPSs comercializadas, so
baseadas na topologia do conversor boost clssico na entrada e um inversor em ponte
completa na sada necessitando obrigatoriamente de transformadores isoladores para a
operao no modo bypass. Estes sistemas trazem como conseqncia o aumento do volume,
peso total e custo do equipamento.
Algumas solues foram propostas na literatura utilizando um transformador operando
em alta freqncia [1], [2], [3] e [4]. Porm, apesar destes sistemas isolados em alta
freqncia reduzirem o volume do equipamento, vrios estgios de processamento de energia
foram acrescentados, aumentando o nmero de semicondutores do sistema e

Introduo Geral
2
consequentemente comprometendo a questo do custo final e rendimento devido ao aumento
das perdas em conduo. Outro fator que compromete os sistemas isolados em alta freqncia
que o mesmo no funciona com o modo bypass conectando diretamente a fonte de entrada
carga. O mesmo funciona em modo de redundncia, ou seja, de n+1 sistemas necessitando
sempre de um mdulo UPS a mais para proporcionar confiabilidade de operao ao mesmo
caso ocorra algum problema no mdulo mestre.
Sistemas UPS isolados possuem vantagens de acordo com o tipo de aplicao a qual se
destinam. Quando utilizados para alimentar equipamentos sensveis, constituem de uma
barreira fsica, isolando completamente a carga dos distrbios que ocorrem na rede eltrica.
Alm disso, existem circunstncias nas quais as cargas so profundamente afetadas por uma
grande variao da sua fonte de alimentao. Com isso, os sistemas isolados fornecem uma
soluo robusta, pois devido sua inrcia entre a entrada e a sada, os filtros de linha podero
ser omitidos. Existem aplicaes crticas como por exemplo as hospitalares, que exigem que
seus equipamentos sejam instalados conectados a transformadores isolados galvanicamente
conforme a norma IEC 60601-1-1.
Os sistemas UPS no isolados, com topologias que incorporam a ligao do neutro
comum entre a entrada e a sada, os quais so objeto de estudo deste trabalho, tem despertado
bastante interesse das indstrias de telecomunicaes e computadores [8]. Isto se deve ao fato
deste tipo de sistema oferecer uma soluo de sistemas UPS de custo reduzido, volume e
eficincia superior em at 10% em relao s topologias de UPS isoladas, com caractersticas
de performance semelhantes aos sistemas isolados, mais ideais para aplicaes onde a rede
eltrica possui menor ndice de poluio e rudo. Estes sistemas trazem consigo a correo do
fator de potncia ativa, contribuindo com a questo da qualidade de energia. Alm disso,
durante o processo de produo em escala industrial, o custo deste tipo de sistema reduzido
devido ao mesmo ser composto na sua totalidade por componentes eletrnicos. Isso os torna
comercialmente competitivos com uma reduo de mais de 30% no custo final. Estes tipos de
topologias de UPS foram propostas inicialmente para potncias na faixa de 1kVA at 5kVA,
tendo em vista que equipamentos de baixa potncia so extremamente sensveis ao custo e
margem de lucro.
A comparao entre sistemas UPS isolados e no isolados no simples. Devido ao
avano da tecnologia dos semicondutores, circuitos microcontrolados dedicados ao controle
destes sistemas e filtros contra interferncia eletromagntica (EMI), os sistemas no isolados
atualmente podem fornecer energia com confiabilidade e qualidade comparado aos sistemas

Introduo Geral
3
UPS isolados. Em muitas circunstncias este tipo de sistema compacto e de custo reduzido
poder atender diversas aplicaes que iro depender muitas vezes da forma como que este
sistema abordado no mercado.
Neste trabalho ser apresentado o estudo, a metodologia de projeto e a implementao
prtica dos conversores que compem uma topologia de sistema UPS do tipo on-line no
isolada, com correo do fator de potncia, tenses de entrada e sada 110V/220V, alto
rendimento e volume reduzido.
Ao final deste trabalho sero apresentados os resultados experimentais do prottipo de
2,6kVA montado no laboratrio, contemplando toda a anlise terica realizada no decorrer
dos captulos. Uma breve sntese de cada captulo apresentada a seguir:
O primeiro captulo apresenta as principais solues de sistemas UPS on-line no-
isolados propostos na literatura. realizada uma descrio geral de cada topologia,
ressaltando suas vantagens e desvantagens, com o objetivo de conceber uma topologia para a
proposta deste trabalho.
No captulo II fez-se o estudo, quantitativo e qualitativo do estgio de entrada do
sistema proposto, constitudo do conversor CA-CC/CC-CC a trs nveis. No captulo sero
analisados os dois modos de operao do conversor, importante para a realizao de um
procedimento de projeto adequado para o sistema.
No captulo seguinte foi apresentada a tcnica de controle unificada do estgio de
entrada, consistindo no emprego da tcnica de controle modo corrente mdia. A anlise
dinmica das malhas do conversor CA-CC/CC-CC a trs nveis apresentada e por fim
mostrados os diagramas de blocos das iteraes existentes entre as malhas de controle.
O captulo IV realiza o estudo completo do inversor duplo meia ponte, ressaltando sua
anlise quantitativa, qualitativa e tcnica de controle empregada. Por fim, apresentado a
malha completa do estgio de controle e o diagrama de blocos para sua implementao.
O captulo V apresenta a metodologia de projeto detalhada do sistema proposto,
baseado principalmente no equacionamento levantado nos captulos anteriores e nas
referncias bibliogrficas citadas durante o mesmo.
O captulo VI traz os resultados de simulao e experimentais do prottipo montado
no laboratrio, contemplando todo estudo terico realizado e especificaes realizadas no
captulo anterior.

Introduo Geral
4
Para finalizar o estudo, sero apresentadas as concluses finais e sugestes para
desenvolvimento futuro de outras topologias de sistemas UPS on-line no isolados.

CAPTULO I Sntese de algumas Topologias de Sistemas UPS Monofsicos No Isolados
5
CAPTULO I
SNTESE DE ALGUMAS TOPOLOGIAS DE SISTEMAS UPS
MONOFSICOS NO ISOLADOS
1.1 INTRODUO
Este captulo tem como objetivo apresentar as solues propostas na literatura na
concepo de topologias de fontes UPS do tipo on-line no isoladas com correo do fator de
potncia. Sero destacadas durante a apresentao das topologias suas vantagens e
desvantagens. Inicialmente uma breve explicao sobre sistemas UPS do tipo on-line ser
realizada, ressaltando o princpio de funcionamento, diagrama de blocos, modos de operao
e vantagens inerentes a este tipo de estrutura. As demais categorias de fontes UPS no sero
abordadas, por no serem alvos de estudo deste trabalho.
Ao final deste captulo se espera obter mecanismos para a escolha da topologia mais
adequada para a proposta deste trabalho, com um estudo mais aprofundado nos demais
captulos sobre o assunto.
1.2 SISTEMAS UPS DO TIPO ON-LINE
Sistemas UPS on-line estticos so os tipos mais utilizados de fontes ininterruptas de
energia quando se deseja as caractersticas de alta confiabilidade no suprimento de energia.
Estes sistemas minimizam os problemas relacionados com os distrbios de energia,
fornecendo continuamente energia eltrica s cargas a qual esto conectadas, mesmo durante
qualquer problema que ocorra com o fornecimento de energia pela rede eltrica. Para a
operao durante uma ausncia de energia da rede, as UPSs estes utilizam um banco de
baterias que durante o funcionamento normal so carregadas pela rede eltrica atravs de
carregadores do prprio sistema UPS.
Um sistema UPS on-line consiste em um retificador/carregador, um banco de baterias,
um inversor e uma chave esttica denominada bypass. Outros nomes para este tipo de
configurao comumente encontrados nos artigos so: inverter preferred UPS e double-
conversion UPS [5]. Esta ltima denominao mais conhecida no Brasil como UPS de
dupla converso. A Fig. 1.1 mostra o diagrama de blocos de uma configurao tpica de um
sistema UPS on-line.

6

Fig. 1.1 Diagrama de blocos tpico de um sistema UPS on-line.
Um retificador/carregador alimenta continuamente o barramento CC, fornecendo
energia suficiente tanto para alimentar a carga quanto para carregar o banco de baterias. O
banco de baterias especificado para alimentar o inversor/carga durante certo tempo de
autonomia de acordo com sua capacidade. O tempo de autonomia pode variar para diferentes
aplicaes. O inversor dimensionado para a carga nominal de sada e funciona tanto no
modo em que a rede est presente quanto no instante em que o banco de baterias est em
funcionamento.
O inversor conectado em srie com a carga, proporcionando tempo de transferncia
zero na transio do modo de operao normal, quando a rede entrega energia para o inversor,
para o modo bateria em que o banco de baterias fornece energia para o barramento CC na
entrada do inversor. Esta a maior vantagem de um sistema UPS on-line, aliado de
redundncia do bypass em caso de mau funcionamento dos conversores. Vale ressaltar que a
tenso na rede deve estar sincronizada com a tenso de sada do inversor para o correto
funcionamento do bypass.
Os modos de funcionamento de uma UPS on-line tambm podem ser visualizados na
Fig. 1.1 e sero explicados a seguir.
Modo rede: o modo de operao normal do sistema onde a energia proveniente
da entrada processada pelos estgios retificador e inversor antes de ser entregue
carga. Neste modo de operao o banco de baterias continuamente carregado
estabelecendo a tenso de flutuao correta nas baterias. Vale ressaltar que a
operao no modo rede fica condicionada aos nveis de tenso de entrada
estabelecidos para a UPS.

7
Modo bateria: Quando os nveis de tenso da rede eltrica estiverem fora das
especificaes da UPS, a rede isolada e o banco de baterias fornece energia ao
inversor, estabelecendo continuamente o nvel de tenso na carga. Quando a rede
restabelecida, o inversor volta a ser alimentado pelo retificador na entrada.
Modo bypass: Neste modo a rede conectada diretamente carga. Esta operao se
inicia quando acontece alguma falha nos conversores da UPS. Como a carga passa a
ser alimentada pela rede eltrica, fica submetida a variaes na mesma.
As maiores vantagens de um sistema UPS on-line so:
Poder operar com uma grande variao nas condies de tenso da rede eltrica;
bastante preciso na regulao da tenso na sada e fornece uma tenso para carga
com taxa de distoro harmnica (TDH) abaixo de 5%;
Tempo de transferncia zero na transio entre o modo normal para o modo bateria;
Regulao ou modificao da freqncia da tenso de sada;
Possvel de se agregar estgios de entrada que utilizem tcnicas de correo ativa ou
passiva do fator de potncia, fazendo com que o sistema UPS opere com
caracterstica de uma carga resistiva para a rede eltrica (fator de potncia unitrio).
Esta ltima vantagem apresentada muito importante, tendo em vista que estgios
retificadores com filtro capacitivo na sada so utilizados em grande parte dos equipamentos
utilizados, nas mais variadas aplicaes industriais. Isto se deve ao baixo custo destes
retificadores e ao fato de ainda no existirem no Brasil normas vigentes que exijam o alto
fator de potncia na entrada das fontes. Estes tipos de fontes apresentam alto contedo
harmnico, contribuindo para a ocorrncia de diversos problemas na instalao eltrica, bem
como mau funcionamento de equipamentos conectados rede eltrica. Atualmente, em
sistemas UPS acima de 1kVA, os estgios pr-reguladores com correo de fator de potncia
PFC power factor correction esto sendo bastante utilizados.
Com a padronizao das normas existentes no Brasil de acordo com as normas IEC
(international electrotechnical comission) e concluso da norma brasileira para UPS, de fato
sero exigidos estgios retificadores com baixa distoro harmnica para determinados nveis
de potncia conforme as normas mundiais IEC61000-3-2, as quais abrangem equipamentos
com corrente eficaz de fase maior que 16A.

8
1.3 TOPOLOGIAS DE UPS ON-LINE NO-ISOLADAS
As topologias que sero apresentadas a seguir possuem uma particularidade semelhante
que a ligao do ponto comum entre a entrada e sada. Este tipo de ligao permite que as
UPSs possam operar no modo bypass mesmo sem o transformador isolador, caracterstica
muito importante dos sistemas UPSs atuais. Por isso, este tipo de topologia tratada nos
artigos cientficos como sistemas UPS on-line no isoladas.
Com objetivo de comparar as topologias de UPS pesquisadas segundo o contexto
mercadolgico praticado no Brasil, sero considerados para efeito de comparao que o
tempo de autonomia mdio de um sistema UPS alimentado pelo banco de baterias seja de 15
minutos e a capacidade da bateria utilizada seja de 12V
cc
/7Ah.
Na Fig. 1.2 apresentada umas das topologias mais conhecidas na literatura de sistemas
UPS on-line no isolados [6]. Esta configurao composta de um conversor CA-CC do tipo
meia ponte na entrada e um inversor meia ponte na sada.

Fig. 1.2 Sistema UPS monofsico baseado no conversor e inversor meia ponte.
Dentre as principais vantagens deste sistema que podem ser destacadas tem-se:
Possibilidade de adoo de uma estratgia de controle que faa a UPS operar com
fator de potncia unitrio;
Menor nmero de semicondutores e possibilidade do uso de um mdulo em ponte
completa de IGBTs.
Porm, as desvantagens deste sistema se sobressaem, pois devido topologia possuir
caracterstica de dobradora de tenso no estgio CA-CC, o barramento CC dever operar com
no mnimo o dobro da tenso de pico da entrada para realizar a conformao da corrente de

9
entrada (realizar a correo do fator de potncia). Devido esta caracterstica, as seguintes
desvantagens podem ser ressaltadas:
Grande quantidade de baterias em srie;
Carregador de baterias inadequado, pois no existe controle sobre a corrente de
carga das baterias, comprometendo a vida til do banco de baterias;
Elevado custo e volume devido necessidade de um grande nmero de baterias;
No possui controle sobre as tenses dos capacitores C
1
e C
2
durante o modo
bateria, caso seja conectado uma carga com retificador de meia onda na sada do
inversor.
Com o objetivo de solucionar o problema da conexo do banco de baterias diretamente
ao barramento CC, Hirachi [6], [7] e [8] props o esquema mostrado na Fig. 1.3.

Fig. 1.3 Sistema UPS monofsico utilizando um conversor bidirecional como interface no banco de baterias.
Esta soluo apresentada utilizou um conversor bidirecional funcionando tanto como
carregador no modo rede, quanto como elevador de tenso no modo bateria. Com isso,
minimizou-se o problema da elevada quantidade de baterias acopladas diretamente ao
barramento CC. Dentre as principais vantagens inerentes a esta estrutura pode-se citar:
Possibilidade de adoo de uma estratgia de controle que faa a UPS operar com
fator de potncia unitrio;
Menor volume e possibilidade do uso de um mdulo em ponte trifsico de IGBTs;

10
Menor quantidade de baterias.
Entretanto, o sistema proposto apresenta algumas desvantagens, entre as quais se
destacam:
Elevadas perdas no estgio elevador durante o modo bateria devido elevada razo
cclica de controle;
Incluso de um indutor com a mesma capacidade do indutor de entrada, acrescendo
custo e peso do sistema;
No possui controle sobre as tenses dos capacitores C
1
e C
2
durante o modo
bateria.
Esta ltima desvantagem bastante enfatizada nas topologias que possuem esta
disposio dos capacitores no barramento CC. Isto porque durante a operao no modo
bateria, ocorre um desbalano das tenses entre o capacitor C
1
e C
2
, pois os mesmos so
carregados em srie e no existe possibilidade de controlar a energia que transferida para
cada capacitor separadamente. Se a caracterstica de carga for do tipo de retificador de meia
onda, o desbalano comprometer mais ainda a operao do sistema.
Hirachi props uma terceira topologia de UPS on-line no isolada [9] e [10], pois o
desbalano de tenses nos capacitores comprometia a performance da UPS anterior. Esta
topologia est mostrada na Fig. 1.4.

Fig. 1.4 Sistema UPS monofsico utilizando um novo conversor bidirecional como interface do banco de
baterias e o barramento CC.

11
Com a mudana de posio dos semicondutores do conversor bidirecional e com a
utilizao de dois indutores acoplados, alm de um diodo e um capacitor foi possvel o
controle das tenses entre os capacitores do barramento CC. Vale ressaltar que para isto
ocorrer o nmero de espiras de L
1
e L
2
devero ser iguais. Outras vantagens que podem ser
citadas so:
Diminuio dos esforos de tenso na chave S6;
O rendimento total da estrutura continua na mesma faixa da topologia anterior;
O conversor bidirecional funciona como um carregador no modo rede e como
elevador de tenso no modo bateria.
Em contrapartida esta soluo apresenta as seguintes desvantagens:
Descontinuidade na corrente do banco de baterias necessitando um filtro passivo
(menor vida til das baterias);
Elevada razo cclica na operao do conversor elevador no modo bateria;
Incluso de componentes magnticos com a mesma capacidade do indutor de
entrada do conversor (maior custo e maior volume).
Outro pesquisador dividiu o conversor bidirecional proposto anteriormente, separando o
carregador de baterias do conversor elevador de tenso. Esta estrutura foi proposta por Lai
[11] e est representada na Fig. 1.5.

Fig. 1.5 Sistema UPS monofsico utilizando dois conversores separados como interface entre o banco de
baterias e o barramento CC.

12
A estrutura possui caractersticas semelhantes estrutura apresentada na Fig. 1.4, porm
devido incluso de outro conversor para realizar a funo de carregador de baterias, o
sistema fica comprometido principalmente na questo do custo e volume. Dentre as vantagens
deste sistema destacam-se:
Estratgia de controle simplificada devido utilizao de dois conversores
separados para realizar a funo de carregador e elevador de tenso;
Menor quantidade de baterias;
Possui controle sobre as tenses dos capacitores C
1
e C
2
no modo bateria;
Como principais desvantagens do sistema podem-se ressaltar:
Descontinuidade na corrente do banco de baterias necessitando um filtro passivo
(menor vida til das baterias);
Razo cclica elevada na operao do conversor elevador no modo bateria;
Incluso de mais conversores no sistema (maior custo e volume).
Outra topologia pesquisada foi proposta por Hirao [12], apresentada na Fig. 1.6.

Fig. 1.6 Sistema UPS monofsico utilizando trs conversores em meia ponte.
Esta configurao de UPS monofsica consiste em trs conversores meia ponte
funcionando como retificador e inversor. O brao central que constitui as chaves S
3
e S
4
com
os seus respectivos diodos em antiparalelos funciona tanto na operao como retificador
quanto no inversor. As vantagens deste sistema so:
Perdas reduzidas devido utilizao do brao comum;
O inversor de sada poder processar a mesma potncia de um inversor em ponte
completa, reduzindo os esforos de comutao e conduo dos semicondutores;
No possui caracterstica de conversor dobrador de tenso no estgio de entrada;

13
Estratgia de controle simples.
Dentre as desvantagens apresentadas verificam-se:
Maior quantidade de baterias (maior custo e volume);
Os diodos do brao central devem ser dimensionados acima da capacidade dos
demais diodos do sistema, pois quando conectado na sada uma carga no linear, a
corrente tende a fluir por estes diodos em antiparalelo, se somando com as correntes
que fluem no funcionamento normal do conversor CA-CC;
Estrutura inadequada para carga do banco de baterias, comprometendo a vida til do
banco de baterias.
A prxima topologia a ser apresentada, ver Fig. 1.7, no foi encontrada na literatura,
mais constitui uma soluo para a grande quantidade de baterias utilizadas na topologia da
Fig. 1.6.

Fig. 1.7 Sistema UPS monofsico utilizando trs conversores em meia ponte modificado.
Este sistema conforme pode ser visto na Fig. 1.7, acrescentou um conversor buck como
carregador de baterias e utiliza o mesmo conversor CA-CC do estgio de entrada para elevar a
tenso do banco de baterias para o barramento CC. As vantagens deste sistema so:
Menor quantidade de baterias (menor volume);
Perdas reduzidas devido utilizao do brao comum;
O inversor de sada processa a mesma potncia de um inversor em ponte completa,
reduzindo os esforos de comutao e conduo dos semicondutores;
No possui caracterstica de conversor dobrador de tenso no estgio de entrada;
Utilizao do indutor de entrada tanto no modo rede quanto no modo bateria.

14
Dentre as desvantagens apresentadas so:
Maior quantidade de semicondutores ativos;
Os semicondutores do brao retificador devero ser dimensionados para operao
durante o modo bateria, comprometendo a questo da utilizao de um mdulo de
IGBTs trifsico, pois o mesmo dever ser sobredimensionado;
Os diodos do brao central devem ser dimensionados acima da capacidade dos
demais diodos do sistema, pois quando conectado na sada uma carga no linear, a
corrente flui por estes diodos em antiparalelo, se somando com as correntes que
fluem no funcionamento normal do conversor CA-CC.
A topologia que segue foi proposta por Su [13], cujo esquemtico est mostrado na Fig.
1.8. Esta consiste na adaptao do retificador a trs nveis no estgio de entrada, com o
objetivo de aproveitar o mesmo circuito do modo rede no modo bateria. Um conversor buck
externo adicionado para carregar o banco de baterias.

Fig. 1.8 Sistema UPS monofsico utilizando o retificador a trs nveis adaptado.
Dentre as principais vantagens que podem ser citadas so:
Reduo da quantidade de interruptores ativos (4 interruptores controlados);
Diminuio dos esforos de tenso na chave do conversor boost (tenso de bloqueio
no interruptor do conversor trs nveis 50% menor que na estrutura meia ponte);
Utiliza o mesmo conversor trs nveis do modo rede operando no modo bateria;

15
O indutor do conversor buck bem menor, pois no dimensionado para operar no
modo boost como algumas estruturas da literatura vistas anteriormente;
Possibilita a adoo de uma estratgia de controle unificada e simples para os dois
modos de operao do conversor do estgio de entrada;
Menor quantidade de baterias (menor custo e volume).
Em contrapartida, esta estrutura apresenta desvantagens como:
Durante a operao no modo bateria, no existe possibilidade de corrigir o
desbalano das tenses nos capacitores superior e inferior do barramento CC, pois
os mesmos so carregados em srie;
Maiores perdas por conduo (em algumas etapas de operao do conversor
elevador de tenso podem existir at trs semicondutores em srie).
Com o objetivo de solucionar o problema do desbalano de tenses no barramento CC,
Su props uma segunda topologia [14], que pode ser vista na Fig. 1.9.

Fig. 1.9 Sistema UPS monofsico utilizando o retificador a trs nveis adaptado com controle das tenses dos
capacitores do barramento CC.
Esta topologia manteve as caractersticas do sistema anterior da Fig. 1.8, utilizando o
conversor trs nveis no estgio de entrada agora com dois interruptores ativos. A adio
destes dois interruptores proporcionou o controle da carga de cada capacitor no modo bateria,
corrigindo o problema do desbalano de tenses at com a insero de carga na sada com
caracterstica de retificador de meia onda. Com isso, a estrutura ficou com cinco interruptores

16
ativos no total, resultando em uma soluo muito competitiva e robusta. Dentre as principais
vantagens deste sistema destacam-se:
Menor quantidade de interruptores ativos comparado s estruturas que permitem o
controle das tenses dos capacitores do barramento CC (5 interruptores
controlados);
Diminuio dos esforos de tenso na chave do conversor boost (tenso de bloqueio
no interruptor do conversor trs nveis 50% menor que na estrutura meia ponte);
Utiliza o mesmo conversor trs nveis do modo rede operando no modo bateria;
O indutor do conversor buck bem menor, pois no dimensionado para operar no
modo boost como algumas estruturas da literatura vistas anteriormente;
Possibilita a adoo de uma estratgia de controle unificada e simples para os dois
modos de operao do conversor do estgio de entrada;
Menor quantidade de baterias (menor custo e volume);
Possui controle sobre as tenses dos capacitores C
1
e C
2
durante o modo bateria.
Dentre as desvantagens deste sistema proposto, se destacam:
Maior quantidade de semicondutores em srie durante as etapas de operao do
conversor de entrada no modo rede (at 3 semicondutores) e no modo bateria (at
quatro semicondutores).
Entretanto, segundo a anlise comparativa feita [15], mesmo com esta configurao a
estrutura ainda apresenta resultados melhores que as estruturas que utilizam o conversor meia
ponte na entrada como conversor CA-CC.
Outro fato importante que os diodos em srie com os IGBTs podem ser retirados, se
utilizados interruptores IGBTs discretos com caractersticas de bloqueio coletor-emissor
simtrico. Os IGBTs com caracterstica NPT(Non punch through) seriam a primeira opo a
ser utilizada, pois de acordo com sua caracterstica fsica de construo so simtricos [16].
No entanto, esta tecnologia ainda no se encontra disponvel comercialmente com esta
capacidade simtrica de bloqueio. Uma explicao encontrada em um dos fabricantes
pesquisados foi que devido ao processo de fabricao, estes dispositivos com tecnologia NPT
(Non punch through) perdem sua capacidade de tenso de bloqueio simtrica [17].

17
A Tabela 1.1 apresenta um resumo das estruturas UPS no isoladas pesquisadas
destacando suas principais caractersticas. Nesta tabela sero comparadas somente as
estruturas que no conectam diretamente o banco de baterias ao barramento CC.
TABELA 1.1 CARACTERSTICAS DAS ESTRUTURAS UPS PESQUISADAS.
Estrutura
Fig. 1.3 Fig. 1.4 Fig. 1.5 Fig. 1.7 Fig. 1.8 Fig. 1.9
Semicondutores ativos 6 6 6 7 4 5
Quantidade de diodos 6 7 8 7 10
1
10
1

Quantidade total de
semicondutores
12 13 14 14 14 15
M
o
d
o

B
a
t
e
r
i
a
Semicondutores
em srie
(Conversor
Boost)
1 2 2 1 2 At 4
1
M
o
d
o

R
e
d
e

Semicondutores
em srie
(Conversor
Boost)
1 1 1 2 At 3

At 3
1
Possibilidade de curto
circuito de brao
(Boost)
Sim Sim Sim Sim No No
Tenso sobre os
interruptores
cc
V
cc
V
cc
V
cc
V
cc
V
2

cc
V
2
Estratgia de controle simples simples simples simples simples simples
Correo do fator de
potncia
sim sim sim sim sim sim
Rendimento
Modo rede
Modo bateria
89,1%
91,7%
88,8%
86,0%
No
consta
90,7%
3

No
87,4%
No
87,7%
No
Controle das tenses
do barramento CC
Modo rede
Modo bateria
sim
no
sim
sim
sim
sim
sim
sim
sim
no
sim
sim

1
Ressaltando que caso haja disponibilidade no mercado de semicondutores, IGBTs discretos com capacidade de
bloqueio simtrico, a quantidade total de diodos poder ser reduzida bem como a quantidade de semicondutores
em srie no caminho da corrente.
2
Vale ressaltar que no estgio de entrada os interruptores so submetidos tenso de bloqueio igual a
2
cc
V

.
3
Rendimento obtido na referncia da Fig. 1.6 sem o carregador de baterias.

18
Uma observao a respeito da Tabela 1.1 que as potncias de sada de todas as UPSs
no so as mesmas, variando entre 1kVA at 5kVA, o que pode ocasionar erros na
comparao dos rendimentos dos sistemas.
1.4 MOTIVAO DO TRABALHO
Um detalhe que foi observado durante a pesquisa bibliogrfica destas topologias
apresentadas na seo anterior que quase todas, com exceo das apresentadas nas Figs. 1.6
e 1.7, utilizam estgios de entrada com caractersticas dobradoras de tenso derivados de [18].
Alm disso, no verificam a aplicao das estruturas pesquisadas funcionando com tenso de
alimentao de 220V
ca
. Isto se deve ao fato de que este tipo de estrutura necessita que as
tenses em cada capacitor do barramento CC sejam maiores ou iguais ao valor de pico da
tenso de entrada, para que a mesma possa operar realizando a correo do fator de potncia.
Ou seja, ligando esta UPS em 220V
ca
o barramento CC dever operar com no mnimo 622V
cc
,
desconsiderando-se as variaes de tenses na entrada que so geralmente de 15%. Isto faz
com que a operao destas estruturas nesta faixa de tenso fique comprometida, necessitando
o acrscimo de mais baterias e semicondutores com capacidade de bloqueio elevada,
refletindo diretamente no custo final do equipamento.
Para solucionar este problema, geralmente se utiliza nas topologias isoladas um
enrolamento auxiliar no primrio do transformador isolador de entrada, para que a UPS possa
funcionar com duas tenses distintas na entrada, conforme apresentado na Fig.1.10. Logo, o
estgio de entrada composto pelo retificador e um conversor boost sempre alimentado com
110V
ca
(15%). J no estgio de sada desta UPS, utilizado um autotransformador tambm
com duas possibilidades de tenso de fornecimento. Nesta configurao, o circuito bypass
possui uma sada isolada no transformador de entrada com a mesma capacidade da sada que
alimenta o conversor principal, sendo conectado ao estgio de sada atravs do primrio do
autotransformador, para proporcionar a operao com duas tenses de fornecimento da sada.
Esta soluo acrescenta custos e principalmente aumento do peso e volume do sistema.
Ressalta-se que o transformador isolador de entrada alm de possuir a finalidade de dupla
alimentao na entrada do sistema UPS, como dito no pargrafo anterior, obrigatrio para
possibilitar a operao do circuito bypass, sob pena de ocorrer um curto circuito na etapa de
potncia durante o funcionamento do bypass caso no tenha o mesmo.

19
No diagrama da Fig. 1.10, o conversor Buck utilizado para carregar o banco de
baterias sendo conectado a um enrolamento auxiliar do transformador de entrada. No entanto,
existe tambm a possibilidade de conect-lo no barramento CC.

Fig. 1.10 Sistema UPS monofsico on-line com isolamento.
Uma caracterstica importante nas topologias de UPSs on-line no isoladas
apresentadas, que a tenso de entrada determina o valor da tenso na sada para a correta
operao do bypass. Como nem todos os equipamentos que sero conectados a sistemas UPS
no isolados possuem as mesmas tenses de alimentao conforme a rede eltrica local a qual
sero utilizados, a questo da operao do circuito bypass se torna problemtica, necessitando
de uma soluo para este tipo de situao prtica.
Diante do exposto, neste trabalho se prope o estudo de uma topologia de UPS on-line
no isolada, que propicie a operao com duas tenses de entrada e duas tenses de sada.
importante que esta topologia possibilite a operao do circuito bypass mesmo sem a presena
de um transformador isolador na entrada, e com as duas tenses de alimentao e de
fornecimento para cargas distintas (110V/220V). Dentre as possveis aplicaes deste sistema,
os quais serviro de referncia para as especificaes, destacam-se os sistemas de
telecomunicaes e de informtica. importante que esta estrutura esteja em conformidade
com as normas mundiais de qualidade de energia vigentes na rea de UPS para estas
aplicaes citadas. Dentre os principais fatores importantes na performance de um sistema
UPS que sero buscados no desenvolvimento deste trabalho cita-se:
Tenso de sada senoidal regulada com baixa taxa de distoro harmnica (< 3%);

20
Alto fator de potncia e baixa taxa de distoro harmnica da corrente drenada pelo
sistema UPS, contribuindo para diminuio dos problemas causados por cargas no
lineares;
Baixo nvel de interferncia eletromagntica (EMI);
Continuidade de servio, robustez e confiabilidade;
Alta eficincia e volume reduzido;
Custo benefcio compatvel com o mercado de UPSs.
A estrutura proposta baseada no retificador monofsico a trs nveis modificado no
estgio de entrada e um inversor duplo meia ponte na sada. Ressalta-se que a topologia do
conversor meia ponte no estgio de entrada tambm poder utilizar esta soluo apresentada.
A Fig. 1.11 mostra o sistema UPS monofsico on-line no isolado com tenses de entrada e
sada de 110V
ca
/220V
ca
. A estrutura tambm possibilita a operao com tenses de
115V
ca
/230V
ca
e 120V
ca
/240V
ca
(outros padres de tenses mundiais), ressaltando que a
tenso de entrada do sistema admite uma variao de 15%. Modificando a defasagem das
tenses em cada inversor do sistema UPS, possibilita a operao do sistema com outros
valores de tenses eficazes na terceira sada, composta pela soma das tenses em cada sada
dos braos dos inversores do sistema UPS.

Fig. 1.11 Sistema UPS monofsico on-line proposto.
Para solucionar o problema da alimentao das estruturas dobradoras ligadas em
220V
ca
, utilizado um autotransformador na entrada do sistema, possibilitando que a
estrutura seja sempre suprida no tap de 110V
ca
. Isto permite a reduo do nmero de baterias
a serem utilizadas e consequentemente as perdas devido alta razo cclica dos interruptores.

21
O autotransformador apresenta vantagens para a aplicao, pois possui cerca da metade do
volume e custo de um transformador isolador comumente utilizado nas estruturas
convencionais de sistemas UPS conforme apresentado na Fig 1.10. O outro tap do
autotransformador permitir que o circuito bypass opere mesmo que o inversor de sada
fornea duas tenses de sada distintas, o que realmente uma vantagem nestes tipos de
estruturas no isoladas.
O retificador a trs nveis oferece vantagens que o qualificam para esta aplicao
conforme [19]. Este funcionar como conversor CA-CC no modo rede e CC-CC no modo
bateria, utilizando uma estratgia de controle unificada baseada na tcnica denominada de
controle modo corrente mdia para os dois modos de operao. O inversor duplo meia ponte
tem como vantagem o fornecimento de duas tenses distintas na sada de acordo com o tipo
de ligao da carga, eliminando a utilizao de um autotransformador na sada. A tcnica de
controle e modulao a ser utilizada no estgio de sada ser a realimentao em modo tenso
e a modulao PWM senoidal bipolar, respectivamente.
Outro aspecto importante neste sistema a diminuio do volume dos materiais
magnticos, empregando uma alta freqncia de operao comercialmente no utilizada. Para
viabilizar a questo das perdas devido ao aumento da freqncia de chaveamento dos
conversores da UPS, utilizado um snubber passivo no dissipativo no estgio de entrada e
semicondutores IGBTs no inversor com caractersticas de baixas perdas em conduo e
comutao, e baixo custo comparados a tecnologias do tipo MOSFET e de ltima gerao
disponveis comercialmente [35].
As chaves estticas (S
S1
a S
S4
) e rels (S
a1
e S
a2
), conforme podem ser observados na Fig.
1.11, so utilizados para proporcionar a operacionalidade do bypass e o modo bateria.
Neste trabalho ser abordado o estudo dos conversores que compem o estgio de
entrada e sada do sistema mostrado na Fig. 1.11, com a implementao das malhas de
controle que proporcionem sua operao dentro das caractersticas propostas e o
desenvolvimento de uma metodologia de projeto que possa implement-lo. A implementao
do carregador de baterias, chaves estticas e rels no sero abordados neste trabalho,
constituindo uma proposta futura de integrao dos conversores, bypass e sistema
supervisrio.

22
1.5 CONCLUSES
Este captulo apresentou as principais solues propostas na literatura relacionadas com
a implementao prtica de sistemas UPS do tipo on-line no-isolados. Para isso, foi
apresentada e discutida cada topologia estudada e ao final foi realizada uma comparao a
partir dos parmetros coletados em cada artigo.
Foi visto que a concepo da topologia a ser estudada dever propiciar a operao com
duas tenses distintas na entrada e sada (110V/220V), atravs da utilizao de um
autotransformador no estgio de entrada e de um inversor duplo meia ponte na sada. Isto
solucionar o problema dos estgios de entrada com caractersticas de dobradores de tenso,
os quais constituem grande parte das topologias com o neutro comum apresentadas, quando
alimentados em 220V.
Esta nova topologia constitui uma boa opo frente s solues utilizadas atualmente no
mercado de UPSs, que utilizam para realizar tal funo um transformador isolador na entrada
e um autotransformador na sada, acrescendo custo, volume e peso ao sistema.
Portanto, este trabalho tem como objetivo o estudo e implementao prtica dos
conversores que compem a topologia de UPS on-line no isolada proposta, empregando o
conversor CA-CC/CC-CC a trs nveis no estgio de entrada e um inversor duplo meia ponte
na sada.

CAPTULO II Anlise Qualitativa e Quantitativa do Conversor CA-CC/CC-CC a Trs Nveis
23
CAPTULO II
ANLISE QUALITATIVA E QUANTITATIVA DO CONVERSOR
CA-CC/CC-CC A TRS NVEIS
2.1 INTRODUO
Neste captulo analisado o funcionamento do conversor CA-CC/CC-CC a trs nveis
na sua operao no modo rede e modo bateria. Este conversor foi escolhido para constituir o
estgio de entrada do sistema UPS proposto, devido s suas diversas caractersticas de
performance apresentadas em [15] e [19], dentre as quais se podem citar:
Reduzido nmero de semicondutores ativos em virtude da integrao do retificador e
conversor boost;
A tenso de bloqueio dos interruptores a metade da tenso total do barramento CC,
refletindo diretamente na especificao dos semicondutores com tenso de bloqueio
menor e conseqentemente reduzido
CE
V ;
A corrente drenada da rede mantm um elevado fator de potncia e baixa distoro
harmnica desde uma faixa de carga baixa at plena carga, o que torna vantajoso o
sistema mesmo quando funcionando com pouco carregamento;
No utiliza um conversor auxiliar para o funcionamento no modo bateria,
contribuindo para a reduo do volume, peso e custo do sistema UPS.
Esta anlise importante para se determinar todo equacionamento necessrio para as
especificaes dos semicondutores e elementos passivos do estgio de potncia do conversor
CA-CC/CC-CC.
2.2 CONVERSOR CA-CC/CC-CC A TRS NVEIS
A Fig. 2.1 apresenta o estgio de entrada do sistema UPS monofsico on-line no
isolado, consistindo no conversor a trs nveis modificado para viabilizar sua operao nos
dois modos de converso de energia que o sistema em questo pode operar. O conversor
derivado da topologia do retificador a trs nveis proposto em [15] e [19]. Neste conversor
adicionado o diodo D
5
, que alm de funcionar como diodo boost nos dois modos de operao
juntamente com os diodos D
1
e D
2
, evita que haja um curto-circuito no capacitor C
o2
no

24
chaveamento do interruptor S
2
. O indutor L
b
comum aos dois modos de operao,
funcionando como armazenador de energia para realizar a funo de indutor boost. Apesar
dos interruptores S
1
e S
2
serem unidirecionais em corrente, por se tratar de interruptores do
tipo IGBT, necessrio a incluso dos diodos D
3
e D
4
em srie com ambos para proteg-los
de qualquer tenso coletor-emissor negativa, conforme foi explicado no captulo I. O
barramento CC de sada constitudo por dois capacitores de capacitncias iguais submetidos
ao mesmo valor mdio da tenso, com a ligao do ponto central comum a fonte de
alimentao na entrada. O banco de baterias conectado antes do indutor boost, aps o
fechamento do rel S
a2
e abertura do rel S
a1
.

Fig. 2.1 Conversor monofsico CA-CC/CC-CC a trs nveis.
2.3 MODOS DE OPERAO E ETAPAS DE FUNCIONAMENTO
Nesta seo sero apresentados os modos de operao do conversor a trs nveis, de
acordo com a estratgia de chaveamento que ser utilizada na implementao prtica. Os
modos de operao do conversor constituem etapas de funcionamento distintas, tornando
necessria a separao da anlise do modo rede do modo bateria.
2.3.1 DESCRIO DAS ETAPAS DE FUNCIONAMENTO NO MODO REDE
Na operao no modo rede o conversor apresenta quatro etapas distintas de
funcionamento, de acordo com o semiciclo da tenso de entrada. Isto porque o conversor
derivado do conversor boost CC/CC, possuindo uma etapa de acumulao de energia e uma
etapa de transferncia de energia para a carga. O rel S
a1
estar sempre ligado enquanto S
a2

estiver desligado.

25
1
a
Etapa: Semiciclo positivo da tenso de entrada.
Nesta etapa de operao os interruptores S
1
e S
2
so comandados a conduzir, e recebem
o mesmo sinal de comando PWM, porm a corrente flui diretamente pelo interruptor S
1
e
diodo D
3
, pois os mesmos oferecem condies favorveis de conduo. A energia
transferida da rede para o indutor boost L
b
indicando que a corrente de entrada cresce. Esta
etapa termina quando os interruptores so comandados a bloquear. No barramento CC os
capacitores C
o1
e C
o2
fornecem continuamente energia para as cargas. Esta etapa est
representada na Fig. 2.2.

Fig. 2.2 Primeira etapa de funcionamento. Acumulao de energia no indutor L
b
.
2
a
Etapa: Semiciclo positivo da tenso de entrada.
Aps o bloqueio dos interruptores na etapa anterior, se inicia esta etapa ocorrendo a
transferncia de energia da rede e do indutor de entrada para o capacitor C
o1
e R
o1
. Isto
acontece devido ao bloqueio do interruptor S
1
, fazendo com que o diodo D
2
entre em
conduo. Vale ressaltar que nesta etapa existe somente um semicondutor em estado de
conduo.
Nesta etapa o capacitor C
o2
continua transferindo energia para a carga R
o2
, diminuindo a
tenso nos seus terminais. Os demais semicondutores permanecem bloqueados, no
permitindo transferncia de energia para esta sada. Esta etapa finaliza quando os interruptores
so comandados a conduzir. A Fig. 2.3 mostra com detalhes a segunda etapa de operao.

26

Fig. 2.3 Segunda etapa de funcionamento. Transferncia de energia para a sada 1.
3
a
Etapa: Semiciclo negativo da tenso de entrada.
No semiciclo negativo da tenso de entrada, ocorre a inverso no sentido da corrente de
entrada, permitindo que o interruptor S
2
entre em estado de conduo, pois o mesmo est
sendo acionado pelo sinal PWM. Nesta etapa ocorre mais uma vez o acmulo de energia no
indutor de entrada L
b
. Neste semiciclo de operao, o diodo D
1
permanece conduzindo em
todas as etapas. Esta etapa conclui quando os interruptores so comandados a bloquear. Esta
etapa est mostrada na Fig. 2.4.

Fig. 2.4 Terceira etapa de funcionamento. Acumulao de energia no indutor L
b
.
4
a
Etapa: Semiciclo negativo da tenso de entrada.
Esta por ltimo corresponde ltima etapa de funcionamento para a operao no modo
rede. O interruptor S
2
comandado a bloquear e os diodos D
1
e D
5
circulam a corrente da rede
transferindo energia para a sada 2. Neste semiciclo o capacitor da sada 1 no recebe energia
da entrada, mas permanece fornecendo energia para a carga R
o1
. Esta etapa termina quando os

27
interruptores so comandados a conduzir. A Fig. 2.5 mostra o comportamento da topologia
nesta etapa.

Fig. 2.5 Quarta etapa de funcionamento. Transferncia de energia para a sada 2.
De acordo com o que foi visto na apresentao das etapas de funcionamento para a
operao no modo rede, pde-se notar que a estratgia de comando bem simples e no
necessita ser sincronizada por algum circuito externo.
A seguir sero apresentadas as principais formas de onda do conversor operando no
modo rede obtidas via simulao. Na operao desse conversor neste modo, o mesmo estar
conformando a corrente de entrada atravs de tcnicas de correo ativa do fator de potncia.
A forma de onda da corrente drenada pela rede apresentada na Fig. 2.6.

Fig. 2.6 (a) Forma de onda da corrente de entrada; (b) detalhe da corrente de entrada.
As formas de onda de corrente no interruptor S
1
e diodo D
2
so apresentadas nas
Figs. 2.7 e 2.8, respectivamente.

28

Fig. 2.7 (a) Forma de onda da corrente no interruptor S
1
; (b) detalhe da corrente em S
1
.

Fig. 2.8 (a) Forma de onda da corrente no diodo D
2
; (b) detalhe da corrente em D
2
.
2
, diodo D
5
e diodo D
1
so apresentadas
nas Figs. 2.9, 2.10 e 2.11, respectivamente.

2
2
.
5
5
.

29

1
1
.
A Fig. 2.12 apresenta a tenso entre os pontos 1 e 2 do conversor. O formato desta onda
apresenta uma modulao com trs nveis distintos de tenso, que corresponde aos dois nveis
de tenso nos capacitores de sada (+V
Co1
e -V
Co2
) e o nvel 0 durante a passagem da tenso de
entrada pelo zero. Devido a este comportamento da tenso no ponto central dos capacitores
para o indutor de entrada, necessrio a incluso dos diodos D
3
e D
4
para proteo dos
interruptores, evitando que acontea alguma tenso coletor-emissor negativa.

Fig. 2.12 Forma de onda da tenso entre os pontos 1 e 2 no modo rede.
2.3.2 DESCRIO DAS ETAPAS DE FUNCIONAMENTO NO MODO BATERIA
Neste modo de operao, a estratgia de comando modificada para que o conversor
possa operar com as etapas de funcionamento desejadas. Esta estratgia possibilitar
principalmente o controle das tenses em cada capacitor do barramento CC.
No modo bateria o conversor apresenta quatro etapas distintas de funcionamento, de
acordo com o quadrante de operao. Um quadrante de operao corresponde a um semiciclo
da rede eltrica, ou seja, metade do perodo da rede. O objetivo desta estratgia manter a
transferncia de energia para os capacitores do barramento CC da mesma forma que acontece
no modo rede. O rel S
a1
estar sempre desligado enquanto S
a2
estiver ligado.

30
1
a
Etapa: Quadrante I
Nesta etapa de operao, os interruptores S
1
e S
2
se encontram em conduo juntamente
com seus respectivos diodos em srie. A energia transferida do banco de baterias para o
indutor boost L
b
indicando que a corrente de entrada est crescendo. No barramento CC os
capacitores C
o1
e C
o2
no recebem energia do estgio de entrada e fornecem continuamente
energia para as cargas. Esta etapa termina quando o interruptor S
1
comandado a bloquear.
Esta etapa est representada na Fig. 2.13.

Fig. 2.13 Primeira etapa de funcionamento. Acumulao de energia no indutor L
b
.
2
a
Etapa: Quadrante I
Nesta etapa, ainda no quadrante I, o interruptor S
1
comandado a bloquear e o diodo D
2

comea a conduzir a corrente de entrada transferindo energia da bateria e do indutor para a
sada 1. O interruptor S
2
permanece ligado promovendo um caminho para que o banco de
baterias e o indutor de entrada transfiram energia somente para o capacitor C
o1
e a carga R
o1.
o2
o2
, diminuindo a
tenso nos seus terminais. Os demais semicondutores permanecem bloqueados, no
permitindo transferncia de energia para outra sada. Esta etapa conclui quando o interruptor
S
1
comandado a conduzir. A Fig. 2.14 mostra com detalhes a segunda etapa de operao.

31

Fig. 2.14 Segunda etapa de funcionamento. Transferncia de energia para a sada 1.
3
a
Etapa: Quadrante II
Nesta etapa de operao, a estratgia de chaveamento invertida sendo que agora o
interruptor S
1
permanecer continuamente ligado ao passo que o interruptor S
2
far a
modulao PWM. O funcionamento apresenta o mesmo estado topolgico mostrado na
primeira etapa da Fig. 2.13. Nesta etapa ocorre mais uma vez o acmulo de energia no indutor
de entrada L
b
. No barramento CC os capacitores C
o1
e C
o2
no recebem energia do estgio de
entrada e fornecem continuamente energia para as cargas. Esta etapa termina quando o
interruptor S
2
comandado a bloquear. Esta etapa est representada na Fig. 2.15.

Fig. 2.15 Terceira etapa de funcionamento. Acumulao de energia no indutor L
b
.
Nesta etapa, ainda no quadrante II, o interruptor S
2
comandado a bloquear e o diodo
D
5
comea a conduzir permitindo que o estgio de entrada transfira energia para a sada 2.
o1
o1
, diminuindo a
tenso nos seus terminais. Esta etapa termina quando o interruptor S
2
comandado a
conduzir. A Fig. 2.16 mostra com detalhes a quarta e ltima etapa de operao no modo
bateria.

32

Fig. 2.16 Quarta etapa de funcionamento. Transferncia de energia para a sada 2.
Pelo exposto, foi visto que durante a operao do conversor a trs nveis nos dois modos
so adotadas duas estratgias de chaveamento distintas. Isto devido ao fato que se fosse
utilizado a mesma estratgia de chaveamento do modo bateria no modo rede, o conversor iria
funcionar normalmente, no entanto haveria uma necessidade de sincronismo dos sinais de
comando de acordo com o semiciclo da rede eltrica. Isto prejudicaria a performance do
algoritmo de controle supervisrio, haja vista que no haveria necessidade de utilizar o
sincronismo para o conversor boost no modo rede, pois o estgio do inversor j sincronizado
com a rede.
A seguir sero apresentadas as principais formas de onda, obtidas via simulao, do
conversor operando no modo bateria. Durante a operao desse conversor neste modo, o
mesmo estar utilizando a mesma malha de controle do modo rede, s que agora conformando
a corrente de entrada com uma envoltria contnua, para que a corrente drenada pelo banco de
baterias possua a menor ondulao possvel.
A forma de onda da corrente drenada pela bateria apresentada na Fig. 2.17.

Fig. 2.17 (a) Forma de onda da corrente drenada pela bateria; (b) detalhe da corrente da bateria.
1
e diodo D
2
so apresentadas nas

33

1
1
.

2
;(b) detalhe da corrente em D
2
.
2
e diodo D
5
so apresentadas nas

2
2.

5
5
.

34
Um detalhe observado durante as etapas de operao no modo bateria que o diodo D
1

no entra em estado de conduo, permanecendo bloqueado em qualquer instante. Assim, a
tenso entre os pontos 1 e 2 do conversor apresenta um formato com dois nveis distintos de
tenso, que corresponde ao nvel de tenso do capacitor de sada (+V
Co1
) e o nvel 0. A forma
de onda da tenso entre os pontos 1 e 2 apresentada na Fig. 2.22.

Fig. 2.22 Forma de onda da tenso entre os pontos 1 e 2 no modo bateria.
2.4 ANLISE QUANTITATIVA DO ESTGIO DE POTNCIA
A seguir ser apresentada a anlise quantitativa do conversor a trs nveis operando nos
dois modos de operao. Com isso, ser possvel o desenvolvimento de uma metodologia de
projeto que visa atender a especificao e operao do conversor nos dois modos operao.
2.4.1 OPERAO EM REGIME PERMANENTE
Durante a operao do conversor a trs nveis em regime permanente, o princpio de
transferncia de potncia do estgio de entrada para a sada bem semelhante para os dois
modos. A mudana que deve ser observada e analisada est no equacionamento, pois os dois
tipos de fonte de alimentao do conversor so diferentes.
2.4.1.1 ANLISE PARA O MODO REDE OPERANDO COM FATOR DE
POTNCIA UNITRIO
Para facilitar a anlise da operao do conversor CA-CC a trs nveis operando em
regime permanente e com fator de potncia unitrio, ser realizado uma simplificao do
conversor considerando o mesmo como dois conversores do tipo boost, onde cada conversor

35
opera durante meio ciclo da tenso de entrada. A Fig. 2.23 apresenta os dois estados
topolgicos do conversor para cada semiciclo de operao. Pode-se notar que os dois
conversores so semelhantes e possuem a mesma caracterstica de operao.

Fig. 2.23 Estados topolgicos do conversor para um semiciclo da tenso de entrada: a)positivo; b)negativo.
Para realizar a anlise do conversor, opta-se por utilizar a topologia da Fig. 2.23(a) que
corresponde ao semiciclo positivo de operao do conversor. Desconsiderando a ondulao de
alta freqncia, para o conversor da Fig. 2.23, a corrente no indutor de entrada apresenta uma
forma senoidal durante o semiciclo positivo na entrada e valor nulo durante o semiciclo
negativo de V
e
. Desta forma:
( ) 2 ( )
e e
i t I sen t = 0 t . (2.1)
Em (2.1) I
e
corresponde ao valor eficaz da corrente de entrada. A corrente nula
durante o semiciclo negativo da corrente de entrada, ento:
( ) 0
e
i t = 2 t . (2.2)
Seja a tenso de entrada da rede eltrica dada por:
( ) 2 ( )
e e
v t V sen t = , (2.3)
onde V
e
representa o valor eficaz da tenso de entrada.
A potncia instantnea de entrada expressa em (2.4) para o semiciclo positivo,
( ) ( ) ( )
e e e
p t v t i t = 0 t . (2.4)
Substituindo (2.1) e (2.3) em (2.4), obtm-se:
( ) 2 ( ) 2 ( )
e e e
p t V sen t I sen t = . (2.5)
Desenvolvendo obtm-se (2.6) e (2.7):

36

2
( ) 2 ( )
e e e
p t V I sen t = (2.6)
Ou
[ ] ( ) 1 (2 )
e e e
p t V I cos t = . (2.7)
Para o semiciclo negativo da tenso de entrada, a potncia instantnea :
( ) 0
e
p t = 2 t . (2.8)
Considerando que a mesma potncia instantnea de entrada seja fornecida ao estgio de
sada para efeito de anlise, obtm-se para o semiciclo positivo:

[ ]
( ) 1 (2 )
s e e
p t V I cos t = 0 t . (2.9)
Durante o semiciclo negativo de v
e
a potncia instantnea fornecida ao estgio de sada
nula. Assim:
( ) 0
s
p t = 2 t . (2.10)
A corrente fornecida ao estgio de sada considerando o valor mdio da tenso nos
terminais do capacitor C
o1
, proporcional potncia instantnea de sada. Sendo assim:

( )
( )
s
s
p t
i t
E

= 0 t . (2.11)
Substituindo (2.9) em (2.11) obtm-se:

[ ] 1 (2 )
( )
e e
s
V I cos t
i t
E

= 0 t . (2.12)
A equao (2.12) representa o valor mdio instantneo da corrente injetada no estgio
de sada ou o valor mdio da corrente no diodo D
2
, durante meio ciclo da tenso da
alimentao. Durante o semiciclo negativo, a corrente injetada no estgio de sada nula,
visto que o diodo D
2
se encontra bloqueado. Durante este instante, o capacitor C
o1
descarrega
continuamente para a carga R
o1
. Desta forma a corrente de sada para este intervalo pode ser
expressa por:
( ) 0
s
i t = 2 t . (2.13)
Para efeito de visualizao desta anlise, sero mostradas as figuras referentes
operao do conversor da Fig. 2.23(a) durante um ciclo completo da tenso de alimentao. A
Fig. 2.24 mostra as formas de onda da tenso e corrente na entrada, potncia instantnea na
entrada e sada e corrente fornecida ao estgio de sada.

37

Fig. 2.24(a) Tenso e corrente na entrada; (b) potncias de entrada e sada e corrente de sada.
2.4.1.2 ANLISE PARA O MODO BATERIA
Da mesma forma do modo rede, no modo bateria realiza-se uma simplificao
separando cada estado topolgico do conversor de acordo com o quadrante de operao. Isto
possvel devido ao princpio de transferncia de energia no modo bateria ser o mesmo do
modo rede, permitindo a separao de um conversor boost para cada quadrante da tenso da
bateria. A Fig. 2.25 mostra os estados topolgicos possveis para este modo de operao.

Fig. 2.25 Estados topolgicos do conversor para um quadrante da tenso da bateria:a) I ; b) II.
Para realizar a anlise do conversor, opta-se por utilizar a topologia da Fig. 2.25(a) que
corresponde ao primeiro quadrante de operao do conversor. Desconsiderando a ondulao
de alta freqncia, a corrente do indutor de entrada apresenta uma forma de onda contnua
durante todo primeiro quadrante de operao. Desta forma:

( ) ( )( )
( )
e bat e bat med
i t I = 0 t ( I Quadrante). (2.14)
Em (2.14) I
e(bat)
corresponde ao valor mdio da corrente de entrada no modo bateria. A
corrente injetada na sada 1 durante o segundo quadrante de operao nula, ento:

( )
( ) 0
e bat
i t = 2 t ( II Quadrante). (2.15)

38
Para efeito de simplificao, a tenso fornecida pelo banco de baterias considerada
constante com um valor mdio calculado usando:

( ) ( )
( )
2
b corte b nom
b med b
V V
V N
+
=

, (2.16)
onde V
b(corte)
representa a tenso mnima de descarga recomendada pelo catlogo do fabricante
das baterias [21], V
b(nom)
a tenso de flutuao nominal da bateria e N
b
o nmero de baterias
em srie.
A potncia instantnea de entrada expressa para o I quadrante como:

( ) ( ) ( )
( ) ( )
e bat b med e bat
p t V i t = 0 t ( I Quadrante). (2.17)

( ) ( )
( ) ( )( )
( )
2
b corte b nom
e bat b e bat med
V V
p t N I
+
=

. (2.18)
Para o segundo quadrante da tenso do banco de baterias, a potncia instantnea :

( )
( ) 0
e bat
p t = 2 t ( II Quadrante). (2.19)
Considerando que a mesma potncia instantnea de entrada seja fornecida ao estgio de
sada para efeito de anlise, obtm-se para o primeiro quadrante:

( ) ( )
( ) ( )( )
( )
2
b corte b nom
s bat b e bat med
V V
p t N I
+
=

0 t . (2.20)
No segundo quadrante de v
b
, a potncia instantnea fornecida ao estgio de sada nula.
Assim:

( )
( ) 0
s bat
p t = 2 t . (2.21)
A corrente fornecida ao estgio de sada considerando o valor mdio da tenso nos
terminais do capacitor C
o1
, proporcional potncia instantnea de sada. Sendo assim:

( )
( )
( )
( )
s bat
s bat
p t
i t
E

= 0 t . (2.22)

( ) ( )
( )( )
( )
2
( )
b corte b nom
b e bat med
s bat
V V
N I
i t
E
+

= 0 t . (2.23)

39
A equao (2.23) representa o valor mdio da corrente injetada no estgio de sada ou o
valor mdio da corrente no diodo D
2
, durante meio quadrante da tenso da bateria. Durante o
quadrante II, a corrente injetada no estgio de sada nula, visto que o diodo D
2
se encontra
bloqueado. Neste instante, o capacitor C
o1
descarrega continuamente para a carga R
o1
. Desta
forma a corrente de sada para este intervalo pode ser expressa como:

( )
( ) 0
s bat
i t = 2 t . (2.24)
Para efeito de visualizao desta anlise, sero mostradas as figuras referentes
operao do conversor da Fig. 2.25(a) num ciclo completo da tenso da bateria. A Fig. 2.26
mostra as formas de onda da tenso e corrente na bateria, potncia instantnea na entrada e
sada e corrente fornecida ao estgio de sada.

Fig. 2.26(a) Tenso e corrente na bateria; (b) potncias de entrada e sada e corrente de sada.
2.4.2 ANLISE DA VARIAO DA RAZO CCLICA
Durante a operao no modo bateria, sendo a tenso de sada do barramento CC
definida e a tenso de entrada pouco varivel de acordo com o estado do banco de baterias,
sendo que o conversor estar operando com freqncia de chaveamento constante, a razo
cclica do conversor a trs nveis apresenta a mesma caracterstica de transferncia esttica do
conversor boost definida em [20]. Desta forma, tem-se:

( )
1
1
b med
E
V D
=
, (2.25)
onde D representa a razo cclica de operao do conversor. Vale ressaltar que esta expresso
s vlida para a operao do conversor no modo de conduo contnua.
Como no modo rede a tenso de entrada uma funo senoidal e a freqncia de
chaveamento constante, a razo cclica necessria para manter o ganho esttico do conversor

40
constante varivel com o tempo, sendo definida aps a substituio dos parmetros que
variam com o tempo em (2.25) e resultando em:

1
( ) 1 ( )
e
E
V t D t
=

. (2.26)
Substituindo (2.3) em (2.26), obtm-se:

1
1 ( ) 2 ( )
e
E
D t V sen t
=

. (2.27)
Definindo-se a varivel como a relao entre a tenso mdia de sada e o valor de pico
da tenso de entrada, tem-se que:

2
e
E
V
=
. (2.28)
Substituindo (2.28) em (2.27), obtm-se a relao:

1
( ) 1 ( ) D t sen t
= . (2.29)
De acordo com (2.29), a razo cclica pode variar desde o valor mximo quando a
tenso de alimentao cruza o zero at um valor mnimo que funo do parmetro . A Fig.
2.27 mostra o comportamento da razo cclica para um perodo da fonte de alimentao.

Fig. 2.27 Variao da razo cclica para um perodo da rede eltrica.
Verifica-se atravs do grfico da Fig. 2.27 que o valor mnimo da razo cclica ocorre
quando
2
t

= . Substituindo este valor em (2.29) obtm-se:

41

1
1
min
D
= . (2.30)
2.4.3 ONDULAO DA CORRENTE DE ENTRADA E DIMENSIONAMENTO DA
INDUTNCIA DE ENTRADA
A ondulao da corrente de entrada nos dois modos de operao pode variar de acordo
com a variao da tenso de alimentao. Sendo assim, importante que haja uma relao
entre os dois equacionamentos de tal forma que o sistema possa operar nos dois modos
seguindo as especificaes de projeto. Com o conhecimento do valor da ondulao da
corrente de entrada, pode-se quantificar o valor da indutncia boost localizada na entrada do
conversor.
2.4.3.1 DETERMINAO DA INDUTNCIA NO MODO REDE
Considerando um perodo de comutao do interruptor durante o funcionamento no
modo rede, a tenso aplicada sobre o indutor quando o interruptor estiver conduzindo dada
por:

( )
2 ( )
e
e b
i t
V sen t L
t
, (2.31)
onde t corresponde ao intervalo de conduo do interruptor.
A relao entre o intervalo de conduo e a razo cclica durante um perodo de
comutao T
S
dada por:
( )
s
t D t T = . (2.32)
O resultado da substituio de (2.29) em (2.32) substitudo em (2.31) e obtm-se a
expresso da variao da corrente de entrada. Assim:

( )
2 ( )
1
1 ( )
e
e b
s
i t
V sen t L
sen t T

=

. (2.33)
Resolvendo (2.33), obtm-se:

2 ( ) 1
( ) 1 ( )
e
e s
b
V sen t
i t sen t T
L

=

. (2.34)
Seja a ondulao parametrizada dada por:

42

( )
( )
2
e
e b
e s
i t
i t L
V T

=

. (2.35)

1
( ) ( ) 1 ( )
e
i t sen t sen t

=

. (2.36)
A equao (2.36) permite uma anlise grfica conforme mostrado na Fig. 2.28, com a
ondulao relativa de acordo com diferentes valores de .

Fig. 2.28 Ondulao da corrente parametrizada
Para determinar os valores mximo e mnimo da ondulao de corrente parametrizada,
deriva-se (2.36) em relao a .t e iguala-se o resultado a zero, obedecendo os limites com
.t variando entre 0 e . Assim:

( )
( . )
0
( . )
e
d i t
d t
= . (2.37)
Substituindo (2.36) em (2.37) e resolvendo, obtm-se os resultados:

1
.
2
t asen

=

(2.38)

2
.
2
t

= . (2.39)

43
A primeira soluo apresentada em (2.38) s vlida para 2, o que implica que para
>2 haver somente um ponto de ondulao mxima em
2
2
t

= . Substituindo (2.38) em
(2.36) e (2.39) em (2.36), obtm-se (2.40) e (2.41), respectivamente.

( )
( )
4
e max
i t

= (2.40)

( )
1
( ) 1
e max
i t
= . (2.41)
Para se determinar o valor mximo da ondulao da corrente de entrada no modo rede,
substitui-se (2.40) em (2.35) para 2 ou substitui-se (2.41) em (2.35) para >2. Sendo
assim:

( ) ( )
2
e s
e max e max
b
V T
i i
L

= . (2.42)
O valor da indutncia para o modo rede calculado a seguir usando:

( )
( )
2
e e max
b
c e max
V i
L
f i

=

. (2.43)
2.4.3.2 DETERMINAO DA INDUTNCIA NO MODO BATERIA
A anlise da ondulao de corrente no modo bateria bem resumida e segue a
metodologia empregada em [20]. muito importante para confiabilidade e robustez do
sistema que o mesmo funcione em conduo contnua durante a operao no modo bateria,
visando um maior aproveitamento possvel da vida til do banco de baterias.
A razo cclica mdia de operao pode ser calculada substituindo (2.16) em (2.25).
Assim:

( )
( )
b med
med
E V
D
E
= . (2.44)
Considerando um perodo de comutao do interruptor durante o funcionamento no
modo bateria, a tenso aplicada sobre o indutor quando o interruptor estiver conduzindo
dada por:

( )
( ) ( )
e max bat
b med b bat
i
V L
t
. (2.45)

44
Em (2.45) t representa o intervalo de conduo do interruptor podendo ser reescrita
como:

( ) med s
t D T = . (2.46)
Substituindo (2.46) em (2.45) determina-se o valor da ondulao mxima de corrente no
indutor.

( ) ( )
( )
( )
b med med s
e max bat
b bat
V D T
i
L

= . (2.47)
O valor da indutncia para o modo bateria pode ser determinado usando:

( ) ( )
( )
( )
b med med s
b bat
e max bat
V D T
L
i

=
. (2.48)
2.4.4 ONDULAO DA TENSO DE SADA E DIMENSIONAMENTO DO CAPACITOR
DE SADA
A ondulao de tenso no barramento CC nos dois modos de operao determinada a
partir da anlise do circuito equivalente para um capacitor do barramento CC do conversor.
Para realizar esta anlise, sero desconsideradas as ondulaes em alta freqncia presentes
nas correntes dos interruptores. Este circuito conforme pode ser visto na Fig. 2.29, possui uma
fonte de corrente na entrada caracterizando o conversor boost e o valor mdio desta fonte de
corrente no modo rede corresponde (2.12) e (2.13) enquanto que no modo bateria
corresponde (2.23) e (2.24).

Fig. 2.29 Circuito equivalente para uma sada do barramento CC.
2.4.4.1 ANLISE PARA O MODO REDE
Conforme o circuito da Fig. 2.29, tem-se que a corrente que circula pelo capacitor de
sada resultado da diferena entre a corrente mdia do diodo boost, que est representada
pela fonte de corrente, e a corrente que circula na carga. Assim:

45
( ) ( ) ( )
c s r
i t i t i t = . (2.49)
A corrente que circula pelo resistor a componente contnua da corrente total injetada
no estgio de sada. Desta forma:

( )
( )
r s med
i t I = . (2.50)
Sendo que:

[ ]
( )
0
1 (2 )
1
( )
2
e e
s med
V I cos t
I d t
E

. (2.51)
Desenvolvendo (2.51) obtm-se:

( )
2
e e
s med
V I
I
E
. (2.52)

[ ] 1 (2 )
( )
2
e e e e
c
V I cos t V I
i t
E E

=
. (2.53)
Desenvolvendo (2.53) resulta em:

(2 )
( )
2
e e e e
c
V I V I cos t
i t
E E

=
0 t . (2.54)
Durante o semiciclo negativo da tenso de entrada, a corrente no capacitor dada por
(2.55), aps a substituio de (2.13) e (2.50) em (2.49):
( )
2
e e
c
V I
i t
E
2 t . (2.55)
As equaes (2.54) e (2.55) definem a corrente do capacitor C
o1
para todo o ciclo da
tenso de entrada. Com o conhecimento do comportamento desta corrente, pode-se aplicar a
equao de tenso no capacitor para determinao da ondulao de tenso no mesmo.
Aplicando a equao de tenso do capacitor e substituindo (2.54) para o semiciclo positivo da
tenso de entrada, obtm-se:

1
1
(2 ) 1
( )
2
e e e e
Co
o
V I V I cos t
V t dt
C E E

=

. (2.56)
Resolvendo, tem-se.

1 1
1 1
(2 ) 1
( )
2 2
e e e e
Co
o o
V I V I sen t
V t t k
C E C E

= +

. (2.57)

46
Considera-se a condio inicial dada nos pontos
0
0 t = e
1
t

= em:

0
1
1 1
0
(0)
Co Co
t
t
V V
=
=

=

, (2.58)
para determinao do parmetro k
1.

1 1
1
2
e e
o
V I
k k
C E

=

. (2.59)
Assim:

1
1
4
e e
o
V I
k
C E

=

. (2.60)
Substituindo (2.60) em (2.57), tem-se:

1
1 1 1
(2 ) 1
( )
2 2 4
e e e e e e
Co
o o o
V I V I sen t V I
V t t
C E C E C E

=

. (2.61)
Para efeito de simplificao na obteno da equao completa da ondulao de tenso,
considera-se o termo de ondulao da tenso parametrizada dado em:

1
1 1
2
( ) ( )
o
Co Co
e e
C E
V t V t
V I

=
. (2.62)
Substituindo (2.61) em (2.62) resulta em:

1
( ) ( ) (2 )
2
Co
V t t sen t

= 0 t . (2.63)
Aplicando a equao de tenso do capacitor e substituindo (2.55) para o semiciclo
negativo da tenso de entrada, obtm-se:

1
1
1
( )
2
e e
Co
o
V I
V t dt
C E

=

. (2.64)
Resolvendo, tem-se:

1 2
1
( )
2
e e
Co
o
V I
V t t k
C E
= +

. (2.65)
Considera-se a condio inicial dada nos pontos
1
t

= e
2
2
t

= em:

47

1 2
1 1
2
2
Co Co
t t
V V

= =

=

, (2.66)
para determinao do parmetro k
2.

2 2
1 1
2
2 2
e e e e
o o
V I V I
k k
C E C E

+ =

. (2.67)
Resolvendo:

2
1
3
2 2
e e
o
V I
k
C E

=

. (2.68)

1
1 1
3
( )
2 2 2
e e e e
Co
o o
V I V I
V t t
C E C E

= +

. (2.69)
Parametrizando utilizando (2.62) obtm-se:

1
3
( ) ( )
2
Co
V t t

= + 2 t . (2.70)
Para a outra sada correspondente ao capacitor C
o2
do barramento CC, utiliza-se o
mesmo procedimento anterior adotado para o capacitor C
o1
, porm a tenso no capacitor C
o2

apresenta uma defasagem de 180. Sendo assim, a equao parametrizada da tenso neste
capacitor descrita como:

2
( ) ( )
2
Co
V t t

= + 0 t , (2.71)
para o semiciclo positivo da tenso de entrada e como:

2
3
( ) ( ) (2 )
2
Co
V t t sen t

= 2 t , (2.72)
para o semiciclo negativo.
A tenso total parametrizada no barramento CC a soma da tenso nos dois capacitores
C
o1
e C
o2
. Assim:

1 2
( ) ( ) ( )
C Co Co
V t V t V t = + 0 2 t . (2.73)
Resolvendo-se (2.73) resulta-se em:
( ) (2 )
C
V t sen t = . (2.74)

48
Nesta equao verifica-se que o valor mximo pico a pico que a ondulao da tenso
parametrizada do barramento CC pode apresentar vale dois, sendo assim utilizado para
calcular o valor da capacitncia necessria de acordo com a ondulao de tenso especificada
no barramento CC. Desta forma, (2.62) resulta em:

1 2
( )
e e
o o o
c max
V I
C C C
E V

= = =

. (2.75)
Considerando os parmetros de projeto para determinao do valor da capacitncia tais
como: rendimento terico do conversor, freqncia da rede e especificao de potncia de
sada em (2.75), tem-se:

( )
1 2
( ) ( )
2
S boost
o o o
r CA CC c max
P
C C C
f E V

= = =

, (2.76)
onde V
c(max)
corresponde ao valor da ondulao de tenso mxima especificada para a tenso
total do barramento CC do conversor CA-CC.
A Fig. 2.30 mostra as formas de onda das tenses de sada parametrizadas em cada
capacitor do barramento CC e a tenso de sada total parametrizada no barramento CC. A
freqncia de ondulao da tenso nos capacitores C
o1
e C
o2
correspondem ao perodo da rede
enquanto a freqncia de ondulao total no barramento CC igual ao dobro da freqncia da
mesma.

Fig. 2.30 Ondulao parametrizada da tenso nos capacitores e da tenso total do barramento CC.

49
2.4.4.2 ANLISE PARA O MODO BATERIA
Durante a operao no modo bateria, a aproximao realizada do estgio de sada no
modo rede tambm pode ser utilizada nesta anlise. Entretanto, no circuito da Fig. 2.29
substitui o valor da fonte de corrente pelo valor obtido de (2.23) e (2.24). Assim:

( ) ( ) ( )
( ) ( ) ( )
c bat s bat r bat
i t i t i t = . (2.77)
A corrente que circula pelo resistor a componente contnua da corrente total injetada
no estgio de sada. Desta forma:

( ) ( )( )
( )
r bat s bat med
i t I = . (2.78)
Sendo que:

( ) ( )( )
( )( )
0
1
( )
2
b med e bat med
s bat med
V I
I d t
E
. (2.79)
Desenvolvendo (2.79) obtm-se:

( ) ( )( )
( )( )
2
b med e bat med
s bat med
V I
I
E
. (2.80)

( ) ( )( ) ( ) ( )( )
( )
( )
2
b med e bat med b med e bat med
c bat
V I V I
i t
E E

=
. (2.81)
Desenvolvendo (2.81) resulta em:

( ) ( )( )
( )
( )
2
b med e bat med
c bat
V I
i t
E
0 t (I quadrante). (2.82)
No segundo quadrante da tenso na bateria, a corrente no capacitor dada por:

( ) ( )( )
( )
( )
2
b med e bat med
c bat
V I
i t
E
2 t (II quadrante), (2.83)

aps a substituio de (2.24) e (2.78) em (2.77).
As equaes (2.82) e (2.83) definem a corrente do capacitor C
o1
para todos os
quadrantes da tenso da bateria. Com o conhecimento do comportamento desta corrente,
pode-se aplicar a equao de tenso no capacitor para determinao da ondulao de tenso
no mesmo. Aplicando a equao de tenso do capacitor e substituindo (2.82) para o I
quadrante da tenso na bateria, obtm-se:

50

( ) ( )( )
1( )
1
1
( )
2
b med e bat med
Co bat
o
V I
V t dt
C E

=

. (2.84)
Resolvendo, tem-se:

( ) ( )( )
1( ) 3
1
( )
2
b med e bat med
Co bat
o
V I
V t t k
C E
= +

. (2.85)
Considerando a condio inicial dada nos pontos
0
0 t = e
1
t

= tem-se:

0
1
1( ) 1( )
0
(0)
Co bat Co bat
t
t
V V
=
=

=

. (2.86)

( ) ( )( )
3 3
1
2
b med e bat med
o
V I
k k
C E

=

. (2.87)
Assim:

( ) ( )( )
3
1
4
b med e bat med
o
V I
k
C E

=

. (2.88)

( ) ( )( ) ( ) ( )( )
1( )
1 1
( )
2 4
Co bat
o o
V I V I
V t t
C E C E

=

. (2.89)
Para efeito de simplificao na obteno da equao completa da ondulao de tenso,
considera-se o termo de ondulao da tenso parametrizada dado em:

1
1( ) 1( )
( ) ( )( )
2
( ) ( )
o
Co bat Co bat
b med e bat med
C E
V t V t
V I

=
. (2.90)
Substituindo (2.89) em (2.90) resulta em:

1( )
( ) ( )
2
Co bat
V t t

= 0 t (I quadrante). (2.91)
Aplicando a equao de tenso do capacitor e substituindo (2.83) para o segundo
quadrante da tenso da bateria, obtm-se:

( ) ( )( )
1( )
1( )
1
( )
2
b med e bat med
Co bat
o bat
V I
V t dt
C E

=

. (2.92)
Resolvendo, tem-se:

51

( ) ( )( )
1( ) 4
1
( )
2
b med e bat med
Co bat
o
V I
V t t k
C E
= +

. (2.93)
Considerando a condio inicial dada nos pontos
1
t

= e
2
2
t

= tem-se:

1 2
1( ) 1( )
2
2
Co bat Co bat
t t
V V

= =

=

. (2.94)

( ) ( )( ) ( ) ( )( )
4 4
1 1
2
2 2
o o
V I V I
k k
C E C E

+ =

. (2.95)
Resolvendo:

( ) ( )( )
4
1
3
4
b med e bat med
o
V I
k
C E
=

. (2.96)

( ) ( )( ) ( ) ( )( )
1( )
1 1
3
( )
2 4
Co bat
o o
V I V I
V t t
C E C E
= +

. (2.97)
Parametrizando utilizando (2.62) obtm-se:

1( )
3
( ) ( )
2
Co bat
V t t

= + 2 t (II quadrante). (2.98)
Para a outra sada correspondente ao capacitor C
o2
do barramento CC, utiliza-se o
mesmo procedimento anterior adotado para o capacitor C
o1
, porm a tenso no capacitor C
o2

apresenta uma defasagem de 180. Sendo assim, a equao parametrizada da tenso neste
capacitor descrita como:

2( )
( ) ( )
2
Co bat
V t t

= + 0 t (I quadrante), (2.99)
para o primeiro quadrante da tenso da bateria e como:

2( )
3
( ) ( )
2
Co bat
V t t

= 2 t (II quadrante), (2.100)
para o segundo quadrante.
A tenso total parametrizada no barramento CC a soma da tenso nos dois capacitores
C
o1
e C
o2
. Assim:

52

( ) 1( ) 2( )
( ) ( ) ( )
C bat Co bat Co bat
V t V t V t = + 0 2 t . (2.101)
Resolvendo-se (2.101) resulta-se em:

( )
( ) 0
C bat
V t = . (2.102)
Nesta equao verifica-se que durante a operao no modo bateria o barramento CC
apresentar uma ondulao total nula. Ento, se utiliza para o clculo de cada valor de
capacitncia a diferena entre o instante t
1
e t
0
. Desta forma a ondulao de tenso no
capacitor calculada utilizando:
( )
0
0
1
1( ) 1( ) 1( )
0
t
Co bat Co bat Co bat
t
V V V
=
=

=

. (2.103)
Substituindo (2.89) em (2.103) e resolvendo resulta em:

( ) ( )( )
1( )
1( )
4
b med e bat med
Co bat
o bat r
V I
V
C E f
=

. (2.104)
Considerando os parmetros de projeto para determinao do valor da capacitncia tais
como: rendimento terico do conversor, freqncia da rede e especificao de potncia de
sada em (2.104), tem-se:

( )
( ) 1 2
( ) ( )
4
S boost
o bat o o
CC CC r Co bat
P
C C C
E f V

= = =

, (2.105)
onde V
Co(bat)
corresponde ao valor da ondulao de tenso mxima especificada para a tenso
de uma sada do conversor CC-CC.
Outra metodologia bastante utilizada para a especificao dos dois capacitores do
barramento CC, de acordo a ondulao de tenso desejada para ambos os modos, a
especificao do tempo de hold up. Sabendo-se que cada capacitor dever ser especificado
para fornecer durante meio perodo da rede ou quadrante quando no estiver recebendo
energia da entrada, a potncia total correspondente a sua sada, o mesmo dever apresentar
uma variao de tenso neste instante que ser igual sua ondulao de tenso. Desta forma,
aplicando a expresso da variao da energia para o capacitor C
o1
obtm-se:

( )
2 2
( 1) 1 1( ) 1( )
1
2
s Co o Co pico Co mn
W C V V = . (2.106)
Em (2.106) V
Co1(pico)
o valor mximo que a tenso no capacitor V
Co1
atinge e V
Co1(mn)
o
valor mnimo. Sabe-se que:

53

( 1)
( 1)
S Co
s Co
r
P
W
f
= . (2.107)

( )
2 2
( 1) 1 1( ) 1( )
1
2
s Co o r Co pico Co mn
P C f V V = . (2.108)
Resolvendo (2.108) para se calcular o valor da capacitncia necessria em cada sada
obtm-se:

( )
( )
( ) 1 2
2 2
( ) ( )
2
S Co
o bat o o
r Co pico Co mn
P
C C C
f V V
= = =

. (2.109)
Esta expresso obtida em (2.109) pode ser utilizada para ambos os modos de operao
do conversor, sendo tambm bastante til na especificao do tempo que os capacitores do
barramento CC devem suportar a carga durante a transio dos modos de operao num
sistema UPS. A Fig. 2.31 mostra as formas de onda das tenses de sada em cada capacitor do
barramento CC e a tenso de sada total, no modo bateria.

Fig. 2.31 Tenses nos capacitores de sada e tenso total no barramento CC.
2.4.5 CLCULO DOS ESFOROS NOS SEMICONDUTORES DE POTNCIA E
ELEMENTOS PASSIVOS
Nesta seo sero efetuados os clculos referentes aos esforos de corrente e tenso nos
semicondutores e capacitores do barramento CC. A anlise ser realizada em duas partes
sendo a primeira para o modo rede e a segunda para o modo bateria. As equaes relativas ao

54
pior caso de operao sero consideradas ao final para efeito de dimensionamento do
conversor a trs nveis.
2.4.5.1 CLCULO DOS ESFOROS DURANTE O MODO REDE
Esforos nos diodos boost D
2
e D
5
Sendo a corrente injetada no estgio de sada a mesma que circula pelo diodo boost, esta
relao dada por (2.110) para um ciclo de comutao como:

[ ]
( )
( ) 1 ( )
db med e
I i t D t = . (2.110)
Em um ciclo completo da tenso da rede eltrica, a corrente mdia no diodo boost aps
a substituio de (2.1) e (2.29) em (2.110), pode ser calculada por:

2
( )
0
2 ( ) 1
( )
2
e
db med
I sen t
I d t
. (2.111)

( )
2
4
e
db med
I
I
. (2.112)
O valor eficaz da corrente no diodo boost calculado usando:

2
( )
0
1 ( )
2 ( ) ( )
2
db ef e
sen t
I I sen t d t
. (2.113)
Resolvendo (2.113), resulta:

( )
2
3
e
db ef
I
I

=

. (2.114)
Em relao aos esforos de tenso no diodo boost, o mesmo fica submetido a uma
tenso reversa igual tenso total do barramento CC. Assim,

( )
2
db rm
V E = . (2.115)
Esforos no diodo D
1
Durante o semiciclo negativo da rede eltrica, o diodo D
1
estar sempre em estado de
conduo conforme mostrado na Fig. 2.11, e a corrente que circula atravs deste a mesma
corrente de entrada. Assim,

1
( ) 2 ( )
d e
i t I sen t = 2 t . (2.116)

55
Calculando o valor mdio de (2.116), determina-se o valor mdio da corrente que
circula atravs do diodo D
1
dado por:

( )
2
1( )
1
2 ( ) ( )
2
d med e
I I sen t d t

. (2.117)
Resolvendo (2.117) tem-se:

1( )
2
e
d med
I
I
= . (2.118)
O valor eficaz da corrente atravs do diodo D
1
calculado usando:

( )
2
2
1( )
1
2 ( ) ( )
2
d ef e
I I sen t d t

. (2.119)
Resolvendo (2.119), resulta:

1( )
2
2
d ef e
I I = . (2.120)
Em relao aos esforos de tenso no diodo D
1
, o mesmo fica submetido a uma tenso
reversa mxima igual metade da tenso total do barramento CC. Assim:

1( ) d rm
V E = . (2.121)
Esforos nos interruptores S
1
e S
2

No clculo dos esforos de corrente nos interruptores S
1
e S
2
e seus respectivos diodos
em srie D
3
e D
4
, utiliza-se a mesma metodologia da corrente mdia no diodo boost conforme
(2.110). Para isso, substitui o termo da razo cclica complementar instantnea pela razo
cclica para o interruptor resultando em:

( )
( ) ( )
S med e
I i t D t = . (2.122)
Substituindo (2.1) e (2.29) na expresso da corrente mdia no interruptor para um ciclo
de comutao (2.122), pode-se calcular a corrente mdia no mesmo para um ciclo completo
utilizando:

( )
0
1 1
2 ( ) 1 ( ) ( )
2
S med e
I I sen t sen t d t
. (2.123)

( )
2 4
4
e
S med
I
I

=

. (2.124)

56
O valor eficaz da corrente no interruptor calculado usando:

2
( )
0
1 1
2 ( ) 1 ( ) ( )
2
S ef e
I I sen t sen t d t
. (2.125)

( )
1 4
2 3
S ef e
I I

=

. (2.126)
Com relao aos esforos de tenso no interruptor, quando um diodo boost conduz o
mesmo fica submetido metade da tenso total do barramento CC ou a tenso mdia em um
dos capacitores do barramento CC. Assim:

( ) S rm
V E = . (2.127)
Esforos nos capacitores C
o1
e C
o2

Para a correta especificao dos capacitores do barramento CC no conversor a trs
nveis, deve-se calcular no somente o valor da capacitncia e tenso a qual fica submetido o
capacitor, mas tambm calcular a corrente eficaz em cada capacitor. Desta forma, utiliza-se o
circuito da Fig. 2.29 para realizar esta anlise. Sendo a corrente no capacitor chaveada
somente durante um semiciclo da tenso da rede eltrica, ento o valor eficaz da corrente no
capacitor para um perodo de comutao durante o semiciclo positivo pode ser calculado por:

2
(1 ( ))
( )
0
1
( )
2
s
D t T
e e
Co ef e
s
V I
I i t dt
T E
. (2.128)

( )
( )
( )
2
e e
Co ef e
V I sen t
I i t
E

0 t . (2.129)
Para o semiciclo negativo, como a corrente do capacitor no chaveada utiliza-se
(2.55).
A corrente eficaz no capacitor para todo perodo da rede eltrica pode ser calculada por:
2
2
2
( )
0
1 ( )
( ) ( ) ( )
2 2 2
e e e e
Co ef e
V I V I sen t
I i t d t d t
E E

= +

,(2.130)
aps a substituio das equaes (2.129) e (2.55).

57
Resolvendo (2.130), resulta em:

2 2
( ) 2 2
2 4
3 4 4 8
e e e
Co ef e
V V V
I I
E E E
= + +

. (2.131)
2.4.5.2 CLCULO DOS ESFOROS DURANTE O MODO BATERIA
Esforos nos diodos boost D
2
e D
5
No modo bateria a corrente injetada no estgio de sada a mesma que circula pelo
diodo boost, sendo esta relao dada pela equao (2.132) para um perodo de comutao,

( ) ( )
1
( )( ) ( )( )
0
1 med s
D T
db bat med e bat med
s
I I dt
T

=
. (2.132)
Em (2.132) a ondulao em alta freqncia da corrente desprezada considerando a
corrente mdia instantnea na entrada. Resolvendo (2.132) tem-se:

( )( ) ( )( ) ( )
(1 )
db bat med e bat med med
I I D = . (2.133)
Nos dois quadrantes da tenso da bateria, correspondendo ao ciclo completo com
durao igual ao perodo da rede eltrica, o valor mdio da corrente no diodo boost dado
por:

( )( ) ( )( ) ( )
0
1
(1 ) ( )
2
db bat med e bat med med
I I D d t

. (2.134)
Resolvendo (2.134) obtm-se:

( )( ) ( )
( )( )
(1 )
2
e bat med med
db bat med
I D
I

= . (2.135)
O valor eficaz da corrente no diodo boost para um perodo de comutao calculado
usando:

( ) ( )
1
2
( )( ) ( )( )
0
1 med s
D T
db bat ef e bat med
s
I I dt
T

=
. (2.136)

( )
( )( ) ( )( ) ( )
1
db bat ef e bat med med
I I D = . (2.137)
O valor eficaz da corrente no diodo boost para o ciclo completo do modo bateria
calculado por:

58

( )
( )
2
( )( ) ( )( ) ( )
0
1
1 ( )
2
db bat ef e bat med med
I I D d t

, (2.138)
que resolvendo resulta em:

( )
( )( ) ( )
( )( )
2 1
2
e bat med med
db bat ef
I D
I

= . (2.139)
Em relao aos esforos de tenso no diodo boost, o mesmo fica submetido a uma
tenso reversa igual tenso total do barramento CC. Assim:

( )( )
2
db bat rm
V E = . (2.140)
Esforos no diodo D
1
Na operao no modo bateria, o diodo D
1
estar sempre bloqueado com tenso reversa
mxima igual metade da tenso total do barramento CC. Assim:

1( )( ) d bat rm
V E = . (2.141)
1
e S
2

No modo bateria a corrente instantnea que circula pelos interruptores S
1
e S
2
e seus
respectivos diodos em srie D
3
e D
4
, possuem as mesmas formas de onda durante um ciclo de
operao de acordo com as Figs. 2.18 e 2.20. Para o primeiro quadrante de operao, a
corrente no interruptor possui a relao dada para um perodo de comutao por:

( )
_ ( )( ) ( )( )
0
1 med s
D T
S boost bat med e bat med
s
I I dt
T

=
. (2.142)
Em (2.142) a ondulao em alta freqncia da corrente desprezada considerando a
corrente mdia instantnea na entrada. Resolvendo, tem-se:

_ ( )( ) ( )( ) ( ) S boost bat med e bat med med
I I D = 0 t (I quadrante). (2.143)
Para o segundo quadrante de operao, a corrente no interruptor a mesma corrente
mdia de entrada na bateria. Assim:

_ ( )( ) ( )( ) S boost bat med e bat med
I I = 2 t (II quadrante). (2.144)
A corrente mdia no interruptor para todo ciclo completo de operao no modo bateria
calculada por:

( )
2
_ ( )( ) ( )( ) ( ) ( )( )
0
1
( ) ( ) ( )
2
S boost bat med e bat med med e bat med
I I D d t I d t

= +

, (2.145)

59
Resolvendo (2.145), tem-se:

( )( ) ( )
_ ( )( )
(1 )
2
e bat med med
S boost bat med
I D
I
+
= . (2.146)
No clculo do valor eficaz da corrente no interruptor, deve-se calcular para o primeiro
quadrante a corrente eficaz durante o perodo de comutao. Assim:

( )
( )
2
_ ( )( ) ( )( )
0
1 med s
D T
S boost bat ef e bat med
s
I I dt
T

=
. (2.147)

_ ( )( ) ( )( ) ( ) S boost bat ef e bat med med
I I D = 0 t (I quadrante). (2.148)
A corrente eficaz no interruptor para todo ciclo completo de operao no modo bateria,
pode ser calculada em:
( ) ( )
2 2
2
_ ( )( ) ( )( ) ( ) ( )( )
0
1
( ) ( )
2
S boost bat ef e bat med med e bat med
I I D d t I d t

= +

,(2.149)

( )( ) ( )
_ ( )( )
2 1
2
e bat med med
S boost bat ef
I D
I
+
= . (2.150)
Com relao aos esforos de tenso no interruptor no modo bateria, o mesmo apresenta
o mesmo comportamento do modo rede conforme (2.127). Assim:

( )( ) S rm bat
V E = . (2.151)
Esforos nos capacitores C
o1
e C
o2

Para o clculo dos esforos nos capacitores de sada no modo bateria, utiliza-se o
mesmo procedimento do modo rede. Entretanto, substituem-se em (2.128) as variveis do
modo rede pelas variveis do modo bateria. Sendo a corrente no capacitor chaveada somente
em um quadrante de operao do modo bateria, ento o valor eficaz da corrente no capacitor
para um perodo de comutao no I quadrante pode ser calculado em:

( )
2
(1 )
( ) ( )( )
( )( ) ( )( )
0
1
2
med s
D T
b med e bat med
Co bat ef e bat med
s
V I
I I dt
T E

=

. (2.152)

60

( ) ( )( )
( )( ) ( )( ) ( )
1
2
b med e bat med
Co bat ef e bat med med
V I
I I D
E

=

0 t (I quadrante).(2.153)
Para o II quadrante de operao, como a corrente do capacitor no chaveada esta
definida conforme a equao (2.83).
A corrente eficaz no capacitor para todo perodo da rede eltrica pode ser calculada em:
2
( ) ( )( )
( )( ) ( )
0
( )( )
2
2
( ) ( )( )
1 ( )
2
1
2
( )
2
b med e bat med
e bat med med
Co bat ef
b med e bat med
V I
I D d t
E
I
V I
d t
E

+

=

, (2.154)

( )
2 2
( )( ) ( ) ( ) ( )
( )( ) ( ) 2 2
2
1 1
2 4 4
e bat med b med b med b med
Co bat ef med
I V V V
I D
E E E

= + +

. (2.155)
2.5 CONCLUSES
Neste captulo foi realizada a anlise do conversor CA-CC/CC-CC a trs nveis de
acordo com a estratgia de controle que ser adotada nos captulos posteriores. A anlise
qualitativa consistiu em apresentar e descrever as etapas de operao do conversor nos dois
modos de funcionamento. Na anlise quantitativa foram realizados estudos referentes
operao do conversor em regime permanente nos dois modos de operao, a determinao
das expresses para o clculo dos elementos armazenadores de energia (indutor e capacitores)
e dos esforos de tenso e corrente nos semicondutores e elementos passivos.

CAPTULO III Tcnica de Controle Unificada e Modelagem Dinmica do Conversor CA-CC/CC-CC a Trs
Nveis
61
CAPTULO III
TCNICA DE CONTROLE UNIFICADA E MODELAGEM DINMICA
DO CONVERSOR CA-CC/CC-CC A TRS NVEIS
3.1 INTRODUO
Neste captulo ser realizada a modelagem dinmica do conversor CA-CC/CC-CC a trs
nveis durante sua operao no modo rede e modo bateria. Inicialmente ser apresentada a
estratgia de controle unificada para os dois modos de operao baseado no emprego do
controle modo corrente mdia. Esta tcnica possibilitar a imposio da corrente de entrada
de acordo com a referncia de corrente desejada (senoidal no modo rede e contnua no modo
bateria).
Aps a definio da tcnica de controle que ser utilizada sero determinadas as funes
de transferncia e compensadores das malhas de corrente e tenso do conversor. Uma malha
auxiliar de balanceamento das tenses nos capacitores do barramento CC necessria para
evitar que haja diferena entre as tenses nos capacitores de cada sada, e esta dever
funcionar para ambos os modos de operao do conversor.
Por ltimo ser apresentado o diagrama de blocos completo das malhas de controle e
uma breve descrio dos elementos que a compe.
3.2 TCNICA DE CONTROLE UNIFICADA
A tcnica de controle unificada consiste em utilizar a mesma malha de controle para
ambos os modos de operao do conversor CA-CC/CC-CC a trs nveis. Esta tcnica
baseada no emprego do controle modo corrente mdia. Esta dever funcionar para os dois
modos de operao do conversor, utilizando uma referncia diferente de corrente para cada
modo de operao do conversor. Nesta tcnica o valor mdio da corrente do indutor
calculado e regulado a cada perodo de comutao, de modo a seguir a referncia de corrente
desejada. Esta tcnica pode ser empregada utilizando o circuito integrado UC3854BN que
um controlador dedicado a aplicaes em correo do fator de potncia da Unitrode [22]. Este
integrado consiste na verso mais atual disponvel pelo fabricante e o mesmo faz toda funo
do circuito de controle, comando e proteo necessria de sobrecarga do conversor.

Nveis
62
A Fig. 3.1 mostra o diagrama esquemtico do estgio de potncia do conversor a trs
nveis com as malhas de controle necessrias para impor corrente senoidal ou contnua de
acordo com o modo de operao do conversor, tenso regulada e balanceada em cada sada
utilizando o controle modo corrente mdia.

Fig. 3.1 Diagrama esquemtico do conversor CA-CC/CC-CC e malhas de controle.
O circuito de controle basicamente formado por trs malhas: uma malha interna de
corrente e duas malhas externas de tenso. A referncia de corrente modificada de acordo
com o modo de funcionamento do conversor. Quando a tenso da rede est presente o rel se
encontra na posio 1 caso contrrio passa para a posio 2.
A referncia de corrente durante o modo bateria gerenciada pelo microcontrolador que
tambm responsvel pela mudana de estratgia de chaveamento nos dois interruptores de
acordo com o modo de operao. O sinal proveniente do microcontrolador para definio da
estratgia de chaveamento passa por um circuito lgico formado por quatro portas lgicas do
tipo NAND, duas para cada interruptor, a qual determina o sinal que vai para o driver de cada
interruptor.
A seguir ser explicada cada funo dos blocos do circuito de controle mostrado na
Fig. 3.1.

Nveis
63
K
1
, K
2
, K
o1
, K
o2
: Atenuadores de corrente ou tenso cuja funo amostrar e
proporcionar nveis de tenso ou corrente adequados para o circuito de controle.
Filtro passa baixa(PB): Este bloco compe o compensador antecipativo denominado
feedfoward, cuja funo corrigir rapidamente a referncia de corrente frente s
variaes do valor eficaz da tenso de alimentao. Este sinal compe a entrada C do
multiplicador correspondendo ao denominador do mesmo.
Multiplicador: Este bloco interno ao CI 3854BN, sendo responsvel pela gerao do
sinal de referncia de corrente a partir de operaes de multiplicao e diviso dos sinais
provenientes das entradas A (Sada do regulador de tenso), B (Amostra de tenso
retificada) e C (feedfoward).
Regulador de tenso: Este bloco responsvel pela regulao de tenso no barramento
CC, gerando um sinal que compe um dos multiplicandos do bloco multiplicador
compensando as variaes de carga na sada.
Regulador de desbalano: Consiste numa malha auxiliar que atua diretamente na
referncia de tenso, corrigindo no multiplicador possveis diferenas de tenses que
ocorrem entre as sadas superior e inferior do barramento CC.
Regulador de corrente: Responsvel pela gerao do sinal que resulta na razo cclica
necessria para manter a corrente de entrada de acordo com o sinal de referncia do
multiplicador.
Modulador PWM: Constitudo por um comparador interno ao CI 3854BN, cujas
entradas so: o sinal de controle do regulador de corrente e uma forma de onda do tipo
dente de serra que estabelece a freqncia de comutao dos interruptores, resultando no
sinal PWM que acionar os interruptores conforme a estratgia de comando definida
pelo microcontrolador.
Microcontrolador: Responsvel pelo gerenciamento da estratgia de operao do
conversor para ambos os modos. A lgica realizada com auxlio de um circuito lgico
composto de quatro portas do tipo NAND sendo duas para cada interruptor. Tambm
realiza o sincronismo da tenso de sada do inversor com a tenso de entrada da rede
eltrica.

Nveis
64
Retificadores de preciso: Constitudo de amplificadores operacionais e diodos cuja
funo retificar sinais amostrados de corrente ou tenso para o circuito de controle.
3.3 MODELAGEM DINMICA DO CONVERSOR CA-CC/CC-CC
Para que possam ser projetadas as malhas de controle do conversor para ambos os
modos de operao, necessria a determinao das funes de transferncia de acordo com o
parmetro ou varivel a ser controlada em funo da varivel de controle. A seguir sero
determinadas as funes de transferncia de cada malha e seus respectivos compensadores ou
reguladores, de forma que o sistema possa operar de acordo com os parmetros de projeto.
3.3.1 CONTROLE MODO CORRENTE MDIA
O objetivo desta malha fazer com que a corrente de entrada siga um sinal de referncia
senoidal ou contnua de acordo com o modo de operao do conversor. Quando o conversor
estiver operando no modo rede, a corrente deve estar em fase com a tenso de entrada da rede
eltrica e com fator de potncia unitrio. Em ambos os modos a corrente absorvida da entrada
do sistema deve ser suficiente para manter a tenso de sada constante.
Para se projetar um sistema de controle que caracteriza o modo corrente, necessrio
determinar a funo de transferncia que relaciona a varivel de controle (razo cclica) e a
corrente no indutor boost. A funo de transferncia da malha de corrente poder ser obtida
atravs da aplicao do modelo de pequenos sinais da chave PWM apresentado por Vorprian
[23], ao circuito mostrado da Fig. 3.1, que resulta no diagrama esquemtico apresentado na
Fig. 3.2(a).

Fig. 3.2 Modelo do conversor para a obteno da funo de transferncia G
i
(s); (a)completo, (b)simplificado.

Nveis
65
Para obteno da funo de transferncia G
i
(s)=I
Lb
(s)/D(s) sero consideradas apenas as
perturbaes na razo cclica e corrente no indutor boost, sendo as outras grandezas
consideradas invariantes no tempo. A resistncia do indutor tambm desprezada para efeito
de anlise. Desta forma, a fonte de entrada e o estgio de sada so substitudos por um curto
circuito resultando no circuito apresentado na Fig. 3.2(b). Vale ressaltar que esta anlise
vlida para ambos os modos de operao do conversor, pois a caracterstica da fonte de
alimentao indiferente para a funo de transferncia podendo representa-la por uma fonte
senoidal ou uma bateria.
De acordo com o circuito da Fig. 3.2(b), obtm-se a funo de transferncia:

( )
( )
( )
Lb
i
b
I s E
G s
D s s L
= =
. (3.1)
Da anlise de (3.1) pode-se concluir que a mesma possui um plo na origem, o que lhe
confere estabilidade, pois a freqncia de cruzamento se d com uma inclinao de
-20dB/dcada e o erro esttico nulo. Tambm vale ressaltar que esta funo encontrada
uma simplificao que s se aproxima da real para altas freqncias [24]. A funo real no
apresenta elevado ganho para baixas freqncias, o que torna necessrio a alocao de um
plo do compensador na origem para garantir o erro esttico nulo. Com a alocao deste plo,
aumenta o ganho em baixas freqncias possibilitando uma melhor reproduo da corrente
senoidal de referncia, principalmente na operao do conversor com carga leve. Alm disso,
confere ao sistema uma melhor resposta dinmica, aumentando o ganho na faixa plana da
funo de transferncia de lao aberto (FTLA) e melhorando a imunidade aos rudos.
Logo, o controlador mais apropriado para ser empregado na malha de corrente do tipo
integrador com uma rede avano/atraso de fase, que possui um zero e dois plos.

Fig. 3.3 Controlador de corrente e resposta em freqncia do mesmo.
A funo de transferncia do compensador de corrente H
i
(s) dada por:

Nveis
66

( )
2 2
2 1 2
1 1 2
1 2
1
( )
1
i
s R C
H s
s R C C
s R C C
C C
+
=

+ +

+

. (3.2)
Os critrios para alocao dos plos e zero na malha de corrente so descritos abaixo e
segue a metodologia utilizada em [36].
A freqncia do primeiro plo: na origem para minimizar o erro de regime;
A freqncia do segundo plo: acima da metade da freqncia de chaveamento para
atenuar os rudos em alta freqncia na realimentao de corrente;
A freqncia do zero: uma dcada abaixo da metade da freqncia de chaveamento
para garantir que o cruzamento pelo zero da funo de transferncia seja com a
inclinao de -20dB/dcada;
A freqncia de cruzamento: deve ser projetada num valor em torno de um quarto
da freqncia de chaveamento.
3.3.2 CONTROLE DA TENSO NO BARRAMENTO CC
Para controlar a tenso no barramento CC, necessrio o estudo da malha de tenso que
mantm a tenso de sada dentro de um valor especificado frente s variaes de carga do
conversor. No entanto, ao contrrio do compensador de corrente, este compensador dever ser
lento, a fim de que no cause distores na corrente de entrada no modo rede.
Para se projetar um regulador de modo que a tenso de sada fique nos limites tolerveis
especificados no projeto, necessrio determinar a funo de transferncia G
v
(s)=E(s)/I
Lb
(s).
A partir do modelo da chave PWM [23] aplicado ao circuito da Fig. 3.1, pode-se obter o
circuito equivalente da Fig. 3.4 para obter esta funo. Nesta modelagem sero
desconsiderados os distrbios na razo cclica e tenso de entrada.

v
(s).

Nveis
67
Da anlise do circuito da Fig. 3.4, resulta em:

( )
1
( )
( ) (1 )
1
( )
o SE o SE
v
Lb o SE
o o SE
s
R R C R E s
G s D
I s R R
s
C R R

+

= =
+
+

+

. (3.3)
De acordo com a funo de transferncia G
v
(s), o conversor apresenta como fontes de
perturbao, a carga e a razo cclica. Variaes de carga afetam o plo e o ganho do sistema,
sendo que o ltimo sensvel razo cclica. Tambm se pode observar que a resistncia srie
equivalente do capacitor de sada acrescenta um zero na funo de transferncia.
Sendo desprezvel o efeito da variao da razo cclica na tenso mdia do barramento
CC ao longo do ciclo da tenso de alimentao para o modo rede, a razo cclica
complementar adotada em (3.3) corresponder ao seu valor mdio para um ciclo da tenso da
rede eltrica.
A expresso da razo cclica complementar ao longo dos semiciclos positivo e negativo
para o circuito da Fig. 2.25(a), so dados por:

1
'( ) ( ) D t sen t
= 0 t , (3.4)
'( ) 1 D t = 2 t , (3.5)
respectivamente.
O valor mdio da razo cclica complementar para o ciclo completo da tenso
calculado em (3.6) aps a substituio de (3.4) e (3.5).

2
( )
0
1 1
' ( ) ( ) 1 ( )
2
med
D sen t d t d t

= +

. (3.6)

( )
1 1
'
2
med
D

= +
. (3.7)

( )
1
1 1
( )
1
2
o SE o SE
v
o SE
o o SE
s
R R C R
G s
R R
s
C R R

+

= +

+

+

+

. (3.8)

Nveis
68
A expresso (3.8) vlida para o modo rede, sendo que para o modo bateria a nica
diferena ser o valor do ganho da funo de transferncia G
v
(s) em funo da razo cclica
mdia adotada. J que sero utilizadas as mesmas malhas para ambos os modos de operao
do conversor, importante dimensionar o ganho do compensador de tenso de forma que
atenda aos dois modos de operao do conversor e no deforme a corrente de entrada no
modo rede.
O sinal de sada do regulador de tenso compe a forma de onda da corrente de
referncia do regulador de corrente, pela ao do multiplicador, como pode ser verificado na
Fig. 3.1. Assim, este sinal deve ter uma ondulao cuja amplitude no contribua para distorcer
a referncia de corrente e consequentemente a corrente drenada da entrada, sob pena de
degradar o fator de potncia do conversor. O sinal de sada do compensador de tenso
apresenta uma ondulao na mesma freqncia de ondulao da tenso total no barramento
CC, uma vez que o sinal de entrada do regulador de tenso uma amostra desta tenso.
Logo, o compensador mais adequado para esta malha tambm do tipo avano e atraso
de fase, apresentado anteriormente na Fig. 3.3, sendo que o capacitor responsvel pelo
segundo plo tem como objetivo a filtragem de rudos indesejados na sada deste regulador.
Os critrios para alocao dos plos e zero na malha de tenso so descritos abaixo e
segue a metodologia utilizada em [36].
A freqncia do segundo plo: acima da freqncia da rede para atenuar os rudos e
ondulaes de 120Hz presentes na malha de tenso;
A freqncia do zero: na freqncia do plo da funo de transferncia da planta
para garantir que o cruzamento pelo zero da funo de transferncia de lao aberto
seja com a inclinao de -20dB/dcada;
at a metade da freqncia da rede.
3.3.3 CONTROLE DO BALANCEAMENTO DAS TENSES NOS CAPACITORES
Uma malha auxiliar de balanceamento das tenses nos capacitores superior e inferior do
barramento CC adicionada ao circuito, possuindo grande importncia para operao deste

Nveis
69
tipo de estrutura visto que garantem a simetria entre as tenses nos dois capacitores no
barramento CC.
Dentre os fatores que acarretam o desbalanceamento das tenses nos capacitores pode-
se destacar:
Assimetria nas cargas dos capacitores;
Assimetria no comando dos interruptores;
Layout assimtrico da placa de circuito impresso.
A estratgia de controle adotada para manter o equilbrio das tenses nos capacitores
mostrada na Fig. 3.5.

Fig. 3.5 Malha de controle de balanceamento das tenses no barramento CC.
Conforme pode ser visto no diagrama de blocos da Fig. 3.5, as tenses amostradas dos
dois capacitores de sada do barramento CC so subtradas e comparadas com a referncia
zero. A diferena entre os sinais passa por um compensador e o resultado somado a um sinal
de amostra de tenso de entrada para ambos os modos de operao. O sinal resultante aps ser
retificado compe a entrada B do multiplicador. Caso as tenses de sada estejam iguais, a
forma de onda da referncia de tenso no ser alterada, pois a malha de balanceamento no
impe um nvel CC na corrente de entrada para corrigir o desbalano. Caso contrrio, a
referncia de tenso assimtrica e mais energia ser transferida para o capacitor com menor
tenso.
Como a aplicao deste conversor no produz uma diferena crtica de carga nos
capacitores do barramento CC que ocasione um desbalano de tenso grande, um controlador
simples do tipo proporcional com filtro pode ser utilizado na malha de desbalano. Este

Nveis
70
controlador mostrado na Fig. 3.6. O capacitor C
1
responsvel pela filtragem de rudos na
sada deste controlador, funcionando como um filtro passa baixa juntamente com a malha de
resistores.

Fig. 3.6 Controlador de balanceamento e resposta em freqncia do mesmo.
A funo de transferncia do compensador de balanceamento H
b
(s) dada por:

2
1 2 1
1
( )
1
b
R
H s
R s R C
=
+
. (3.9)
O critrio utilizado para alocao do plo do compensador de balanceamento
explicado a seguir.
A freqncia do plo ou freqncia de corte: deve ser projetada para evitar que as
ondulaes das tenses dos capacitores interfiram na referncia de tenso.
3.3.4 MALHA DE CONTROLE FEEDFOWARD
Esta malha tem como objetivo melhorar a resposta dinmica do conversor frente s
variaes da tenso de entrada. Esta malha denominada de feedfoward e o comportamento
desta antecipativo, pois minimiza os efeitos das variaes de tenso de entrada na tenso do
barramento CC do conversor atuando antes do prprio controle de tenso.
A malha de feedfoward constituda de um filtro passa-baixa cujo sinal de entrada
uma amostra retificada da tenso de entrada do conversor no modo rede ou no modo bateria.
A sada desta malha um sinal CC proporcional ao valor eficaz do sinal de entrada devendo
conter a menor ondulao possvel, sob pena de distorcer a referncia de corrente na sada do
multiplicador. Este sinal compe a entrada C do multiplicador sendo elevado ao quadrado e
atua como denominador na composio da referncia de corrente.
Portanto, necessrio que o filtro escolhido apresente boa atenuao das componentes
harmnicas presentes na amostra de tenso de entrada no modo rede, sem comprometer a

Nveis
71
resposta dinmica do sistema. A soluo apresentada em [22] constitui na utilizao de um
filtro passivo passa baixa de dois plos, cujo esquemtico mostrado na Fig. 3.7.

Fig. 3.7 Esquemtico da malha de feedfoward.
O ganho do filtro calculado considerando-se que sua tenso de sada contribui com
uma distoro harmnica de 1,5% na referncia de corrente, a partir da componente de
segunda ordem presente na tenso de entrada no modo rede cuja magnitude de 66,2% da
tenso de entrada do conversor [22]. Assim, o ganho do filtro dado por:

1, 5
0, 0227
66, 2
F
G = = . (3.10)
Utilizando-se um filtro de dois plos iguais cascateados, a freqncia de corte
calculada a partir da segunda harmnica (120Hz). Logo, a freqncia de corte do filtro dada
por:
2 18
cf r F
f f G Hz = = . (3.11)
Sendo que:

1
2
1
2
ff
cf ff
C
f R
=

(3.12)
e

2
3
1
2
ff
cf ff
C
f R
=

. (3.13)
O valor de R
ff3
calculado de modo que a tenso V
ff
tenha um valor mnimo
especificado para a menor tenso eficaz de entrada do filtro para o modo rede. Assim:

( )( ) 3
( )
1 2 3
0, 9
e amost mn ff
ff min
ff ff ff
V R
V
R R R

=
+ +
. (3.14)

Nveis
72
3.4 DIAGRAMA DE BLOCOS DO ESTGIO DE CONTROLE
A representao das malhas de controle de tenso e corrente do conversor CA-CC/CC-
CC por meio de diagrama de blocos mostrada na Fig. 3.8.

Fig. 3.8 Representao do conversor e circuito de controle por diagramas de blocos.
Este diagrama de blocos apresentado na Fig. 3.8 pode ser reduzido ao diagrama da Fig.
3.9, pois cada sada do conversor CA-CC/CC-CC composta pelos capacitores C
o1
e C
o2
que
possuem parmetros iguais (G
v1
= G
v2
e K
o1
= K
o2
). Assim:

Fig. 3.9 Representao do conversor e circuito de controle por diagramas de blocos.
A funo de cada bloco do diagrama da Fig. 3.9 descrita a seguir:
H
v
(s) : Funo de transferncia do regulador de tenso de sada;
I
ac(med)
: Valor mdio do sinal composto da soma da tenso de entrada amostrada e a
sada da malha de balanceamento, sendo responsvel pela forma de onda da
referncia de corrente;

2
1
ff
V
: Ganho do bloco de feedfoward;
R
mo
: Sensor que transforma o sinal de referncia de corrente em sinal de tenso;
G
Rsh
: Ganho do sensor de corrente do indutor de entrada;
H
e
(s) : Funo de transferncia devido ao efeito da amostragem;

Nveis
73
H
i
(s) : Funo de transferncia do regulador de corrente;
F
m
: Ganho do modulador PWM;
K
o
, K
o1
e K
o2
: Ganho do sensor de tenso de sada.
Para a anlise e projeto da malha de tenso, podem-se substituir os blocos que compem
a malha de corrente por um ganho constante, pois a malha de compensao de tenso bem
mais lenta comparada dinmica da malha de corrente. Desta forma, este ganho expresso
como:

Lb mo
H
ref Rsh
I R
G
I G
= = . (3.15)
Substituindo o ganho constante G
H
na malha de corrente do diagrama da Fig. 3.9,
resulta o diagrama de blocos simplificado mostrado na Fig. 3.10.

Fig. 3.10 Representao simplificada do conversor e circuito de controle por diagramas de blocos.
3.5 CONCLUSES
Neste captulo foi realizada a modelagem dinmica do conversor CA-CC/CC-CC a trs
nveis de acordo com a estratgia de controle unificada adotada, baseada no emprego do
controle modo corrente mdia. Esta estratgia de controle possibilitar a utilizao da mesma
malha de controle para ambos os modos de operao do conversor.
A modelagem dinmica consistiu em determinar as funes de transferncia das malhas
de controle do conversor e apresentar o regulador mais adequado para cada malha. A malha
de balanceamento das tenses do barramento CC foi explicada e mostrada seu diagrama de
blocos de controle.
Ao final deste captulo foram apresentados os diagramas de blocos completo do circuito
de controle do conversor realizando uma explicao sucinta de cada bloco que o compe.

CAPTULO IV Anlise do Inversor Duplo Meia Ponte
74
CAPTULO IV
ANLISE DO INVERSOR DUPLO MEIA PONTE
4.1 INTRODUO
Neste captulo analisado o funcionamento do inversor duplo meia ponte durante sua
operao em regime permanente. Nos sistemas UPS on-line, a carga permanentemente
suprida pelo inversor durante os modos rede e bateria, sendo de vital importncia a robustez
deste conversor CC-CA para a confiabilidade de um sistema UPS. O inversor duplo meia
ponte ou duplo half-bridge como tambm conhecido, foi escolhido para constituir o estgio
de sada do sistema UPS proposto, devido sua configurao simples com dois interruptores
ativos por brao e capacidade de fornecimento de duas tenses distintas para a carga de sada,
de acordo com a conexo da mesma. Este tipo de configurao de inversor foi encontrado na
literatura em [25] e [26]. Dentre as principais vantagens desta configurao pode-se citar:
Reduzido nmero de semicondutores ativos em virtude do tipo de configurao meia
ponte;
Reduzido volume tendo em vista que outros inversores disponveis com a mesma
caracterstica de sada (110V/220V), geralmente utilizam um transformador na sada
operando em baixa freqncia para realizar a mesma funo, o que aumenta
consideravelmente o custo e volume do sistema UPS;
A forma de onda da tenso fornecida para a carga uma senide e possui baixo
contedo harmnico mesmo alimentando cargas no lineares o qual o mesmo se
destina;
Tcnica de controle de simples implementao utilizando a estratgia de modulao
PWM senoidal bipolar.
Neste captulo ser apresentado todo o estudo sobre a topologia, realizando a anlise
qualitativa e quantitativa a qual importante para se determinar todo o equacionamento
necessrio para as especificaes dos semicondutores, elementos passivos e projeto das
malhas de controle do inversor.

75
4.2 INVERSOR DUPLO MEIA PONTE
A Fig. 4.1 apresenta o estgio de sada do sistema UPS monofsico on-line no isolado
consistindo no inversor duplo meia ponte. Cada brao do inversor compe uma sada com
tenses iguais e de mesma potncia, sendo que de acordo com a forma de ligao da carga a
mesma poder ser alimentada com duas tenses distintas. Os capacitores C
o1
e C
o2
do
barramento CC so substitudos por fontes de tenso ideais, a fim de simplificar a anlise
qualitativa do mesmo e facilitar a compreenso do seu funcionamento. Desta forma,
ondulaes de tenso e possveis problemas de diviso eqitativa da tenso sobre os
capacitores sero suprimidos desta anlise primria. Atravs das fontes de tenso ideais E,
obtm-se o denominado ponto neutro do inversor comum ao neutro da alimentao de tenso
do conversor de entrada, viabilizando o funcionamento do bypass sem transformador isolador
e a implementao do circuito de controle, pois todas as tenses so referenciadas no mesmo
potencial. Um filtro LC aliado estratgia de modulao PWM senoidal bipolar do inversor
para cada brao, utilizado para cada sada do inversor prover uma tenso com a mnima taxa
de distoro harmnica para a carga.

Fig. 4.1 Inversor duplo meia ponte.
4.3 TCNICA DE MODULAO DO INVERSOR
A tcnica de modulao PWM comumente utilizada em inversores do tipo meia ponte
ou inversores dois nveis a modulao PWM senoidal do tipo bipolar. A modulao bipolar
consiste basicamente na comparao entre uma forma de onda senoidal e uma forma de onda
triangular, conforme mostra a Fig. 4.2.

76

Fig. 4.2 Tcnica de modulao bipolar.
Na Fig. 4.2 tambm est representada a forma de onda na entrada do filtro LC de sada
entre os pontos 1 e 2 de um brao do inversor. Neste tipo de modulao as componentes
harmnicas com magnitude significativa esto centradas nas proximidades da freqncia de
comutao do inversor.
A modulao PWM senoidal pode ser caracterizada por dois parmetros: o ndice de
modulao e a razo entre as freqncias. O parmetro ndice de modulao, tambm
referenciado em algumas literaturas como profundidade de modulao, consiste no quociente
entre a amplitude de uma forma de onda moduladora V
pm
, que normalmente senoidal, e a
amplitude de uma forma de onda portadora V
pt
, normalmente triangular, conforme mostrado
em:

( ) pm o pico
i
pt
V V
M
V E
= = . (4.1)
A razo entre freqncias definida pelo quociente entre a freqncia da forma de onda
portadora f
p
e a freqncia da moduladora f
m
. Assim:

p
f
m
f
M
f
= . (4.2)
Algumas observaes importantes quanto ao projeto dos parmetros M
f
e M
i
que para
valores pequenos e inteiros de M
f
(M
f
< 21), o sinal da portadora triangular deve ser
sincronizado com o sinal da moduladora senoidal, sob pena de ocorrer perturbaes sub-
harmnicas na tenso de sada [27]. Para grandes valores de M
f
(M
f
> 21), estas perturbaes
so desprezveis se a tcnica de PWM assncrona for utilizada. Na prtica quando se deseja
uma tenso de sada com menor taxa de distoro harmnica e melhor performance do filtro
de sada, o parmetro M
i
deve ser projetado abaixo de 1 (regio linear).

77
Durante a implementao prtica do inversor duplo meia ponte ser adotado esta tcnica
de modulao para cada brao, porm as referncias senoidais de cada brao so defasadas de
180, com o objetivo de prover as duas tenses de sada de cada inversor em fase, resultando
na utilizao da terceira sada com 2.V
o
, resultado da soma das tenses em cada sada
conforme mostrado na Fig. 4.1 entre os terminais 3 e 4. Vale ressaltar que defasando as
referncias senoidais de cada inversor possvel a obteno de outros valores de tenses
eficazes entre os pontos 3 e 4. Tambm foi analisado neste inversor a utilizao de portadoras
triangulares com a mesma fase, ou com defasamento de 180 entre as mesmas para a
modulao de cada brao. Constatou-se atravs de simulaes que a utilizao de portadoras
triangulares em fase, as tenses de cada sada tiveram uma diminuio da taxa de distoro
harmnica total. Isto se deve ao fato de que quando se utiliza as portadoras desta forma, a
tenso entre os pontos 1 e 5 da Fig. 4.1 apresentam uma caracterstica de modulao a trs
nveis, o que pode contribuir na TDH quando os inversores dos braos estiverem operando
com a mesma carga ou somente com carga na sada entre os pontos 3 e 4 (2.V
o
).
4.4 ETAPAS DE FUNCIONAMENTO
Nesta seo sero apresentadas as etapas de funcionamento do inversor, de acordo com
a estratgia de modulao apresentada na seo anterior. importante salientar que a
operao dos dois braos do inversor so sincronizados, pois a obteno da terceira tenso de
sada entre os pontos 3 e 4 da Fig. 4.1, realizada atravs da soma das duas tenses em fase
nas sadas 3-2 e 2-4 totalizando 2.V
o
.
4.4.1 DESCRIO DAS ETAPAS DE FUNCIONAMENTO
A operao de cada brao do inversor apresenta quatro etapas distintas de
funcionamento, sendo duas para cada semiciclo da tenso de sada. Vale ressaltar que as
etapas de funcionamento so as mesmas para os dois modos de operao do sistema UPS.
Nesta anlise ser realizada uma simplificao, considerando iguais os sinais de comando
para os interruptores dos braos diferentes e opostos (S
5
e S
4
) e (S
3
e S
6
). Isto acontece quando
se utiliza portadoras triangulares defasadas de 180 na modulao dos inversores.
Nesta anlise ser desprezada a utilizao de tempo morto entre os sinais de comando
do mesmo brao para facilitar a compreenso.

78
1
a
Etapa: Semiciclo positivo da tenso de sada.
Nesta etapa de operao os interruptores S
5
e S
4
so comandados a conduzir
simultaneamente conforme a Fig. 4.3, conectando as cargas e os filtros das duas sadas
diretamente a cada fonte de alimentao E. As correntes em cada um dos indutores so
positivas e o barramento CC transfere energia para os filtros de sada e a cargas. As tenses
entre os pontos 1-2 e 2-5 assumem o mesmo valor da tenso em cada capacitor do barramento
CC, que neste caso so substitudos por duas tenses ideais de valor mdio igual a E. Esta
etapa conclui quando os interruptores S
5
e S
4
so comandados a bloquear.

Fig. 4.3 Primeira etapa de funcionamento.
2
a
Etapa: Semiciclo positivo da tenso de sada.
Aps o bloqueio dos interruptores S
5
e S
4
, ver Fig. 4.4, as correntes dos indutores de
sada continuam circulando nos mesmos sentidos, polarizando diretamente os diodos D
6
e D
9
.
Isto ocorre porque mesmo recebendo os sinais de comando para conduo, os interruptores S
3

e S
6
so unidirecionais em corrente. Portanto, as correntes nos indutores decrescem, pois as
energias armazenadas nos indutores so transferidas para cada fonte de entrada e resistncias
de cargas. Esta etapa termina quando os interruptores S
5
e S
4
so novamente acionados.

Fig. 4.4 Segunda etapa de funcionamento.

79
3
a
Etapa: Semiciclo negativo da tenso de sada.
No semiciclo negativo da tenso de sada ocorre a inverso no sentido das correntes nos
indutores das sadas, sendo que nesta etapa os interruptores S
3
e S
6
conduzem a corrente de
sada dos inversores, pois alm de possurem os sinais de comando acionando-os, tambm se
encontram em condies favorveis para tal. Novamente o barramento CC transfere energia
para os filtros de sada e cargas, sendo que as tenses entre os pontos 1-2 e 2-5 assumem o
valor da tenso de entrada -E. Esta etapa termina quando os interruptores S
3
e S
6
so
comandados a bloquear. Esta etapa est representada na Fig. 4.5.

Fig. 4.5 Terceira etapa de funcionamento.
4
a
Etapa: Semiciclo negativo da tenso de sada.
Esta corresponde ltima etapa de funcionamento do inversor sendo anloga a segunda
etapa. Quando os interruptores S
3
e S
6
so comandados a bloquear, sendo as correntes nos
indutores de sada negativas polarizam diretamente os diodos D
7
e D
8
. As correntes dos
indutores decrescem novamente, pois suas energias so transferidas para cada fonte de entrada
e resistncia de carga. A etapa finaliza quando os interruptores S
3
e S
6
so acionados
novamente. A Fig. 4.6 apresenta o circuito resultante da quarta etapa de operao.

Fig. 4.6 Quarta etapa de funcionamento.

80
A seguir sero apresentadas as principais formas de onda do inversor obtidas via
simulao, na operao em regime permanente. Para realizar a anlise, o inversor
considerado operando em condies nominais e com caracterstica de carga resistiva. As
formas de onda a serem mostradas correspondem operao dos braos do inversor com a
mesma estratgia de controle adotada na explicao das etapas de funcionamento. As formas
de onda das correntes nos indutores de sada so apresentadas na Fig. 4.7.

Fig. 4.7 (a) Forma de onda das correntes nos indutores; (b) detalhe da corrente nos indutores.
As formas de onda de corrente nos interruptores S
4
e S
5
e seus respectivos diodos em
antiparalelo D
7
e D
8
so apresentadas nas Figs. 4.8 e 4.9, respectivamente.

Fig. 4.8 (a) Forma de onda da corrente nos interruptores S
4
e S
5
; (b) detalhe da corrente.

Fig. 4.9 (a) Forma de onda da corrente nos diodos D
7
e D
8

81
As formas de onda de corrente nos interruptores S
3
e S
6
e seus respectivos diodos em
antiparalelo D
6
e D
9
so apresentadas nas Figs. 4.10 e 4.11, respectivamente.

Fig. 4.10 (a) Forma de onda da corrente nos interruptores S
3
e S
6

Fig. 4.11 (a) Forma de onda da corrente nos diodos D
6
e D
9
A Fig. 4.12 apresenta a forma de onda da tenso entre os pontos 1 e 2 da sada de um
brao do inversor, que corresponde entrada do filtro LC de sada. O formato desta onda
apresenta uma modulao com dois nveis distintos de tenso, que corresponde aos dois nveis
de tenso nos capacitores do barramento CC (+E e -E). Vale ressaltar que a tenso entre os
pontos 2 e 5 do outro brao do inversor tambm apresentar o mesmo formato da Fig. 4.12.

Fig. 4.12 Forma de onda da tenso entre os pontos 1 e 2 de um brao do inversor.
A Fig. 4.13 apresenta a forma de onda da tenso entre os pontos 1 e 5 para as duas
estratgias de modulao distintas do inversor duplo meia ponte. A Fig. 4.13(a), (b)
corresponde utilizao de portadoras triangulares defasadas de 180, estratgia que foi

82
empregada para melhor entendimento das etapas de operao do inversor duplo meia ponte
durante a anlise das etapas de operao.
Na Fig. 4.13(c), (d) apresentada a tenso para a estratgia de modulao utilizada na
experimentao do inversor, com as portadoras triangulares sendo as mesmas para as malhas
de controle de cada brao do inversor, ou seja, em fase. Verifica-se que utilizando esta
estratgia mais simples com as portadores triangulares em fase, a tenso entre os pontos 1 e 5
apresenta uma caracterstica de trs nveis distintos.

Fig. 4.13 Formas de onda da tenso entre os pontos 1 e 5 para duas estratgias de modulao do inversor duplo
meia ponte; (a), (b) portadoras triangulares defasadas de 180; (c), (d) portadoras triangulares em fase.
4.5 ANLISE QUANTITATIVA DO ESTGIO DE POTNCIA
A seguir ser apresentada a anlise quantitativa do inversor duplo meia ponte. Atravs
disto, ser possvel o desenvolvimento de uma metodologia de projeto de acordo com as
especificaes do inversor. No equacionamento, apenas um brao do inversor ser analisado,
pois o outro brao anlogo quanto caracterstica de operao em regime permanente. A
anlise quantitativa se inicia com a anlise dos filtros de cada sada do inversor.
4.5.1 DIMENSIONAMENTO DO FILTRO DE SADA
Com o objetivo de suprimir as harmnicas de tenso geradas na sada do inversor
devido ao chaveamento dos interruptores, um filtro passa baixa deve ser projetado e inserido
entre a sada do inversor e a carga. Neste caso comum a utilizao de filtros do tipo LC na

83
sada de inversores de sistemas UPS [28], [29]. A seguir ser apresentado o equacionamento
necessrio para dimensionamento do filtro LC de sada do inversor.
4.5.1.1 ONDULAO DA CORRENTE DE SADA E DETERMINAO DA
INDUTNCIA DE SADA
Assumindo que a freqncia de comutao de operao do inversor bem maior que a
freqncia da tenso de sada, pela utilizao da tcnica de modulao PWM senoidal a dois
nveis, a expresso que relaciona a razo cclica mdia instantnea em funo do ndice de
modulao M
i
do inversor e o ngulo de deslocamento entre a corrente e a tenso, dado
por:
( )
1
( ) 1 ( )
2
inv i
D t M sen t = + + . [16] (4.3)
Conforme a expresso (4.3), a largura dos pulsos pode variar desde um valor mximo,
quando o sinal da referncia senoidal se encontra em (/2), at um valor mnimo quando o
sinal do modulador se encontra em (3./2), de acordo com o fator de potncia da carga.
O circuito equivalente da sada do inversor com o filtro LC e a resistncia de carga
apresentado na Fig. 4.14.

Fig. 4.14 Circuito equivalente da sada de um brao do inversor.
Para o dimensionamento do indutor, considerado o fator de potncia da sada como
sendo unitrio (=0). Considerando um perodo de comutao do interruptor durante o
funcionamento do inversor, a tenso aplicada sobre o indutor quando o interruptor estiver
conduzindo dada por:

( )
( )
( ) ( )
Lf
f Lf Lf o pico
i t
L r i t E V sen t
t

+ =
, (4.4)
onde t corresponde ao intervalo de conduo do interruptor.

84
A relao entre o intervalo de conduo e a razo cclica na entrada do filtro LC durante
um perodo de comutao T
S
dada por:
( )
inv s
t D t T = . (4.5)
O resultado da substituio de (4.3) em (4.5) substitudo em (4.4), e obtm-se a
expresso da variao da corrente no indutor dada por:

( )
( )
( ) ( )
( )
Lf
f Lf Lf o pico
inv s
i t
L r i t E V sen t
D t T

+ =

. (4.6)
A queda de tenso devido resistncia do indutor pode ser desprezada, pois os outros
termos de (4.6) so muito mais significativos que este. Desta forma:

( )
( )
( )
( )
1
1 ( )
2
Lf
f o pico
i s
i t
L E V sen t
M sen t T

=
+
. (4.7)

( ) ( )
( )
1
( ) 1 ( )
2
( )
o pico i s
Lf
f
E V sen t M sen t T
i t
L

+
= . (4.8)
Seja a ondulao parametrizada dada por:

( )
( )
2
Lf
Lf f
o s
i t
i t L
V T

=

. (4.9)
( )
1 1
( ) ( ) 1 ( )
2
Lf i
i
i t sen t M sen t
M

= +

. (4.10)
A equao (4.10) permite uma anlise grfica conforme mostrado na Fig. 4.15, com a
ondulao relativa de acordo com diferentes valores do ndice de modulao M
i
.

85

Fig. 4.15 Ondulao da corrente parametrizada do indutor de filtro.
Para determinar os valores mximo e mnimo da ondulao de corrente parametrizada,
deriva-se (4.10) em relao a .t e iguala-se o resultado a zero, obedecendo os limites com
.t variando entre 0 e 2.. Assim:

( )
( . )
0
( . )
Lf
d i t
d t
= . (4.11)
Substituindo (4.10) em (4.11) e resolvendo, obtm-se:

1
. 0 t = , (4.12)

2
.
2
t

= . (4.13)
A primeira soluo apresentada na equao (4.12) corresponde ao valor mximo da
corrente parametrizada, enquanto que a segunda soluo apresentada em (4.13) corresponde
ao valor mnimo da mesma. Para o dimensionamento do indutor de filtro de sada, utiliza-se o
ponto de valor mximo da corrente parametrizada. Ento, substituindo (4.12) em (4.10)
obtm-se (4.14).

( )
1
( )
2
Lf max
i
i t
M
=
(4.14)
Para se determinar o valor mximo da ondulao da corrente no indutor de filtro,
substitui (4.14) em (4.9). Sendo assim:

( )
2 1
2
o s
Lf max
f i
V T
i
L M

=
. (4.15)

86

( )
2
Lf max
f c
E
i
L f
=

. (4.16)
O valor da indutncia pode ser calculado a seguir usando:

( )
2
f
c Lf max
E
L
f i
=

. (4.17)
4.5.1.2 DIMENSIONAMENTO DA CAPACITNCIA DE SADA
O clculo do valor da capacitncia do filtro LC de sada um parmetro muito
importante nos inversores de sistemas UPS. Isto porque existe uma relao entre a qualidade
da tenso fornecida para a carga, ou seja, a atenuao das componentes harmnicas na tenso
de sada e a freqncia de corte natural do filtro.
Conforme as referncias pesquisadas [29], [30], [31] e [32], comum fixar a freqncia
de corte do filtro LC de sada de um inversor do tipo ponte completa em torno de 10 vezes
menor que a freqncia de chaveamento. Vale ressaltar que nestas referncias so abordadas
topologias de inversores do tipo ponte completa, a qual implementada a modulao do tipo
trs nveis onde a freqncia da tenso sobre o filtro o dobro da freqncia de chaveamento.
Sendo assim, considerando que a caracterstica de carga que ser alimentada pelo inversor
na sua totalidade do tipo no linear, adota-se para o inversor meia ponte em questo um valor
de freqncia de corte em torno de 30 vezes menor que a freqncia de comutao. Assim, o
valor do capacitor de filtro calculado por:

( )
1
30 2
c
LC corte
f f
f
f
L C
= =

. (4.18)

2
30
2
c
f
f
f
C
L

= . (4.19)

87
4.5.2 CLCULO DOS ESFOROS NOS SEMICONDUTORES DE POTNCIA E
ELEMENTOS PASSIVOS
Nesta seo sero efetuados os clculos referentes aos esforos de corrente e tenso nos
semicondutores e elementos do filtro de sada LC.
4.5.2.1 ESFOROS DE CORRENTE NO FILTRO DE SADA
Esforos de corrente nos indutores de filtro L
f1
e L
f2
e capacitores C
f1
e C
f2
Conforme o circuito equivalente da Fig. 4.14, a corrente no indutor do filtro de sada a
soma entre a corrente de sada na carga e a corrente no capacitor de filtro. Atravs desta
relao e sabendo-se que a corrente que circula no capacitor igual a ondulao de corrente
no indutor, pode-se calcular a corrente eficaz nos indutores de filtragem da corrente de sada
utilizando a equao aproximada dada por:

2 2
( ) ( ) Lf ef o Cf ef
I I I = + , (4.20)
onde I
o
corresponde ao valor eficaz da corrente de sada. Nesta equao a corrente eficaz no
capacitor simplificada considerando-se igual ao valor mdio da ondulao de corrente no
indutor que corresponde ao ngulo .t=/4 no grfico da Fig. 4.15. Sendo assim:

( )
4
2
Lf
Cf ef
i
I

=

. (4.21)

2
2
( )
4
2
Lf
Lf ef o
i
I I

= +

. (4.22)
A corrente de pico no indutor dada por:

( ) ( )
2
2
2
Lf
Lf pico Lf ef
i
I I

= + . (4.23)

88
4.5.2.2 ESFOROS DE CORRENTE E TENSO NOS SEMICONDUTORES
3
, S
4
, S
5
e S
6

Sendo a corrente injetada no estgio de sada a mesma que circula pelos interruptores,
esta relao dada, para um ciclo de comutao, por:

_ ( )
( ) ( )
S inv med Lf inv
I i t D t = . (4.24)
Desconsiderando as ondulaes em alta freqncia no indutor, a corrente instantnea
que circula pelo indutor de sada dada por:

( )
( ) 2 ( )
Lf Lf ef
i t I sen t = . (4.25)
Em um ciclo completo da tenso de sada do inversor, a corrente mdia nos
interruptores pode ser calculada aps a substituio de (4.25) e (4.3) em (4.24), aplicando-se
ao resultado o conceito de valor mdio. Assim:
( )
_ ( ) ( )
0
1 1
2 ( ) 1 ( ) ( )
2 2
S inv med Lf ef i
I I sen t M sen t d t

= + +

. (4.26)

( )
_ ( )
2
cos( )
1
2 4
Lf ef
i
S inv med
I
M
I

= +

. (4.27)
O valor eficaz da corrente nos interruptores calculada usando:
( )
2
_ ( ) ( )
0
1 1
2 ( ) 1 ( ) ( )
2 2
S inv ef Lf ef i

= + +

.(4.28)

_ ( ) ( )
1 4
cos( )
2 2 3
S inv ef Lf ef i
I I M

= +

. (4.29)
Com relao aos esforos de tenso nos interruptores do inversor, os mesmos ficaro
submetidos a uma tenso reversa mxima igual tenso total do barramento CC. Assim:

_ ( )
2
S inv rm
V E = . (4.30)
Esforos nos diodos em antiparalelo D
6
, D
7
, D
8
, e D
9
No clculo dos esforos de corrente nos diodos em antiparalelo com os interruptores do
inversor, utiliza-se o mesmo mtodo da corrente mdia nos interruptores conforme (4.24).

89
Para isso, substitui o termo da razo cclica instantnea no interruptor pela razo cclica
complementar para o diodo resultando em:

[ ]
_ ( )
( ) 1 ( )
d inv med Lf inv
I i t D t = . (4.31)
Substituindo (4.25) e (4.3) na expresso da corrente mdia no diodo para um ciclo de
comutao (4.31), pode-se calcular a corrente mdia no mesmo para um ciclo completo
utilizando:
( )
_ ( ) ( )
0
1 1
2 ( ) 1 ( ) ( )
2 2
d inv med Lf ef i

= +

. (4.32)

( )
_ ( )
2
cos( )
1
2 4
Lf ef
i
d inv med
I
M
I

. (4.33)
O valor eficaz da corrente nos diodos calculado usando:
( )
2
_ ( ) ( )
0
1 1
2 ( ) 1 ( ) ( )
2 2
d inv ef Lf ef i

= +

.(4.34)
Resolvendo (4.34), tem-se:

_ ( ) ( )
1 4
cos( )
2 2 3
d inv ef Lf ef i
I I M

. (4.35)
Com relao aos esforos de tenso nos diodos, como esto conectados em paralelo com
os interruptores, os mesmos sero submetidos a tenso total do barramento CC. Assim:

_ ( )
2
d inv rm
V E = . (4.36)
4.6 TCNICA DE CONTROLE E MODELAGEM DINMICA
Nesta seo ser abordada a tcnica de controle utilizada no inversor duplo meia ponte
durante sua implementao prtica, bem como sua modelagem atravs do modelo de
pequenos sinais para determinao da sua funo de transferncia e posteriormente projeto
dos compensadores das malhas de tenso do inversor.

90
4.6.1 ESTRATGIA DE CONTROLE DO INVERSOR
A tcnica de controle utilizada no inversor duplo meia ponte denominada de controle
modo tenso. Esta tcnica amplamente utilizada em inversores que integram sistemas UPS
comerciais [28], [29] e [30]. Nesta tcnica, as tenses de sada de cada brao do inversor so
instantaneamente monitoradas atravs das malhas de tenses dos circuitos de controle de cada
brao, realizando qualquer alterao na razo cclica dos interruptores caso as tenses de sada
no estejam nos valores pr-estabelecidos nas especificaes do inversor.
A Fig. 4.16 mostra o diagrama esquemtico do estgio de potncia do inversor duplo
meia ponte, com as malhas de controle necessrias para manter as tenses de sada reguladas,
com baixa taxa de distoro harmnica e em fase com a tenso da rede eltrica.

Fig. 4.16 Diagrama esquemtico do inversor duplo meia ponte e malhas de controle.
Conforme pode ser visto no diagrama da Fig. 4.16, o circuito de controle do inversor
composto basicamente por duas malhas de tenso, sendo uma para cada sada dos inversores
meia ponte. A modulao PWM senoidal bipolar gerada a partir do sinal da onda triangular e
uma moduladora senoidal, sendo que os sinais moduladores entre as malhas de cada brao so
defasados 180 para prover a mesma fase nas duas tenses de sada. A referncia de tenso
senoidal gerada usando um microcontrolador e sincronizada com a tenso da rede eltrica
atravs do circuito detector de cruzamento pelo zero, sendo sintetizada analogicamente

91
atravs de um conversor D/A do tipo R-2R com resoluo de 8 bits. Um circuito inversor de
fase aps o filtro passa alta que tira a componente CC da tenso de sada do conversor D/A,
defasa o sinal da moduladora para a malha de controle da outra sada.
A seguir ser explicada cada funo dos blocos do circuito de controle mostrado na
Fig. 4.16.
K
o3
, K
o4
: Atenuadores de tenso cuja funo amostrar e proporcionar nveis de tenso
adequados para o circuito de controle.
Filtros passa baixa(PB): Estes blocos possuem a funo de atenuar os rudos presentes
nas tenses de sada amostradas e fornecerem um sinal isento de distores para os
reguladores de tenso.
Integradores: Estes blocos possuem a funo de produzir um nvel CC proporcional a
quaisquer desequilbrios presentes nas tenses de sada amostradas.
Filtros passa alta(PA): Estes blocos tem a funo se suprimir os nveis CC presentes
nos sinais da onda triangular e senide de referncia.
Inversor de fase: Conforme explicado anteriormente, este bloco tem a funo de
defasar 180 a forma de onda da referncia senoidal.
Gerador de onda triangular: Este bloco gera o sinal da onda portadora triangular com
um nvel CC que aps a passagem pelo filtro PA, ser utilizado para modular o sinal
PWM para o inversor.
Reguladores de tenso: Estes blocos so responsveis pela regulao de tenso nas
sadas do inversor, atravs da gerao de sinais de erro devido s comparaes entre as
sadas de referncia dos somadores e os sinais amostrados das sadas provenientes dos
filtros passa baixa.
Moduladores PWM: Constitudos por um comparador cujas entradas so: os sinais de
controle dos reguladores de tenso e os sinais triangulares, resultando nos sinais PWM
que acionaro os interruptores de cada inversor meia ponte.
Microcontrolador: Responsvel pela gerao da onda senoidal de referncia em
sincronismo com a tenso de alimentao da rede eltrica.

92
4.6.2 DETERMINAO DA FUNO DE TRANSFERNCIA
Para se controlar a tenso de sada de cada brao do inversor, necessrio o estudo da
malha de tenso que mantm a tenso de sada regulada frente s variaes de carga do
inversor. Este sistema de controle se caracteriza como controle modo tenso, sendo necessrio
determinar a funo de transferncia que relaciona a varivel de controle (razo cclica) e a
tenso de sada na carga.
A funo de transferncia da malha de tenso pode ser obtida atravs da aplicao do
modelo de pequenos sinais da chave PWM apresentado por Vorprian [23], ao circuito
mostrado na Fig. 4.16, pois o mesmo possui a caracterstica de um conversor do tipo buck
operando no modo de conduo contnua no estgio de sada, resultando no diagrama
esquemtico apresentado na Fig. 4.17(a).

vi
(s); (a) completo, (b) equivalente.
A anlise CA do circuito da Fig. 4.17(a) resulta no circuito equivalente da sada
mostrado na Fig. 4.17(b). Desta forma, de acordo com o circuito da Fig. 4.17(b), obtm-se a
funo de transferncia G
vi
(s) em (4.37),que relaciona a tenso de sada em funo da razo
cclica.
1
1
1 2 1
1 1 1
1
( )
( )
1
S f
o
vi
Lf
Lf f
S
f f f S
Lf Lf lf
s R C
V s R
G s E
r R
d R r L
R R
s L C s C R
R r R r R r
+
= =
+
+
+ + + +

+ + +

(4.37)
Da anlise de (4.37), pode-se concluir que devido ao filtro de segunda ordem do tipo LC
ser introduzido nas sadas dos inversores, a funo de transferncia apresenta uma inclinao
de -40dB/dcada e fase -180 aps as freqncias dos plos da planta ou a freqncia de corte
do filtro. Isto gera instabilidade na sada do inversor necessitando a alocao de dois zeros do
compensador para reduzir a inclinao da funo de transferncia na passagem pelo 0dB.

93
Logo, o controlador mais apropriado para ser empregado nos circuitos com filtros de
sada do tipo LC e controle do tipo modo tenso do tipo proporcional integral derivativo
(PID), que possui dois zeros e dois plos. Este controlador e sua resposta em freqncia so
mostrados na Fig. 4.18.

Fig. 4.18 Controlador de tenso e resposta em freqncia do mesmo.
A funo de transferncia do compensador de tenso H
vi
(s) dada por:

2 2 1 1 2
3 1 3
1 3 1
1 1
( )
vi
s s
R C R C R
H s
R R R
s s
R R C

+ +

=
+
+

. (4.38)
Os critrios para alocao dos plos e zeros na malha de tenso so descritos abaixo e
seguem a metodologia utilizada em [29], [33] e [34].
A freqncia do segundo plo: acima de no mnimo duas vezes a freqncia de
cruzamento para atenuar os rudos em alta freqncia na realimentao de tenso;
As freqncias dos zeros: na freqncia de corte do filtro LC para garantir que o
cruzamento pelo zero da funo de transferncia seja com a inclinao de
-20dB/dcada;
da freqncia de comutao.
4.7 DIAGRAMA DE BLOCOS DO ESTGIO DE CONTROLE
A representao das malhas de controle de tenso correspondente a um brao do
inversor por meio de diagrama de blocos mostrada na Fig. 4.19.

94

Fig. 4.19 Representao do inversor meia ponte e circuito de controle por diagramas de blocos.
A funo de cada bloco do diagrama da Fig. 4.19 descrita a seguir:
H
vi
(s) : Funo de transferncia do regulador de tenso de sada;
K
o3
, K
o4
: Ganho do sensor de tenso de sada;

1
pt
V
: Ganho do modulador PWM;
G
vi
(s) : Funo de transferncia da planta do inversor.
4.8 CONCLUSES
Neste captulo foi realizada a anlise qualitativa e quantitativa do inversor duplo meia
ponte. A anlise qualitativa consistiu em apresentar as etapas de operao do inversor
operando em regime permanente. Na anlise quantitativa foram determinadas as expresses
para o clculo do filtro de sada do tipo LC, clculo dos esforos de tenso e corrente nos
semicondutores e elementos passivos, determinao do modelo para anlise dinmica e
projeto da malha de regulao de tenso das sadas.
A anlise da operao do inversor duplo meia ponte mostra que o inversor se comporta
como duas sadas do tipo meia ponte independentes, com modelagem dinmica iguais e
estratgia de operao sincronizada para obter a terceira sada do inversor com o dobro do
valor eficaz da tenso de cada sada independente.

CAPTULO V Metodologia e Exemplo de Projeto
95
CAPTULO V
METODOLOGIA E EXEMPLO DE PROJETO
5.1 INTRODUO
Este captulo tem como objetivo apresentar a metodologia de projeto dos conversores
CA-CC/CC-CC e CC/CA com base na anlise terica apresentada nos captulos anteriores.
Neste projeto foi enfatizado a diminuio do volume dos componentes magnticos dos dois
estgios de potncia, adotando uma freqncia de chaveamento para os interruptores acima da
faixa comumente utilizada comercialmente pelos fabricantes de sistemas UPS no Brasil que
trabalham em torno de f
c
=20kHz. Utilizando este procedimento verificou-se atravs de
simulaes e planilhas de clculos que o estgio de entrada do sistema ficaria bastante
comprometido com o rendimento, pois alm dos problemas devido comutao das estruturas
a trs nveis abordadas em [19] e [36], as tecnologias de interruptores do tipo IGBT discretos
para utilizao em altas freqncias e altas correntes possuem elevadas perdas por conduo
[35] e [37]. Portanto, foi adicionado ao estgio de entrada um circuito snubber passivo no
dissipativo apresentado em [19], [36] e [38] que proporcionar a reduo das perdas por
comutao nos dois modos de operao deste estgio.
O projeto de cada estgio de potncia e controle se dar em sees diferentes deste
captulo sendo que uma especificao completa do conversor on-line ser realizada e utilizada
para ambos procedimentos de projeto dos dois estgios. Inicialmente ser apresentado o
diagrama de blocos do sistema completo a ser projetado, com base na estratgia de controle
adotada para os dois estgios de potncia.
5.2 REPRESENTAO DO SISTEMA A SER PROJETADO
A Fig. 5.1 apresenta o diagrama de blocos do sistema cuja metodologia de projeto ser
apresentada neste captulo. Vale ressaltar que o bloco correspondente fonte auxiliar, apesar
de no apresentar ligaes de sada no diagrama apresentado, com o objetivo de facilitar a
visualizao, fornece todas as alimentaes necessrias para o sistema funcionar durante
todos os modos de operao.

96

Fig. 5.1 Representao em diagrama de blocos do sistema a ser projetado.
5.3 ESPECIFICAES DO PROJETO
As especificaes do prottipo a ser projetado so apresentadas na Tabela 5.1.
TABELA 5.1 ESPECIFICAES DO PROJETO.
Potncia ativa de sada total 1, 3 1, 3
o
S kVA kVA = +
Tenso eficaz de alimentao 110
e
V V =
Variao mxima da tenso de alimentao
( )
15%
e max e
V V =
Tenses eficazes de sada 110 / 220
o
V V V =
Freqncia da rede eltrica 60
r
f Hz =
Fator de potncia na entrada 1 fp
Fator de potncia da carga
( )
0, 7
carga
fp
Taxa de distoro harmnica na corrente de entrada 5%
i
TDH
Taxa de distoro harmnica da tenso de sada 3%
v
TDH

A Tabela 5.2 apresenta os parmetros assumidos do prottipo a ser projetado.
TABELA 5.2 PARMETROS ASSUMIDOS PARA O PROJETO.
Freqncia de comutao nos dois estgios 50
c
f kHz =
Tenso mdia em cada capacitor do barramento CC 220
cc
E V =
Ondulao mxima de tenso no barramento CC
( )
2, 5% 2
c max
V E =

97
CONTINUAO DA TABELA 5.2 PARMETROS ASSUMIDOS PARA O PROJETO.
Ondulao mxima de corrente na entrada (modo rede)
( ) ( )( )
7, 5%
e max e pico max
I I =
ndice de modulao de cada inversor 0, 707
i
M =
Rendimento terico esperado do sistema no modo rede 90%
Rendimento terico esperado do sistema operando com bateria 88%
Nmero de baterias em srie 11
b
N =
Tenso nominal do banco de baterias

132
b cc
V V =
Capacidade nominal de cada bateria

12 / 7
cc
V Ah
Ondulao mxima da corrente no indutor de filtro de sada
( ) ( )
30%
Lf max Lf ef
i I =
Fator de crista mximo da corrente de carga das sadas 3 Fc

As principais especificaes e parmetros assumidos mostrados nas Tabelas 5.1 e 5.2
foram realizadas a partir de uma pesquisa de mercado baseada nos sistemas UPS do tipo dupla
converso comercializados no Brasil [39], [40] e [41]. Geralmente so utilizadas nestes
sistemas baterias seladas com capacidade de 7Ah devido, principalmente, ao custo, o que
resulta numa faixa de autonomia que varia de acordo com o fabricante.
Como o sistema projetado possibilita que carga conectada sada do inversor possua
uma caracterstica puramente resistiva (f
p
1), foi necessria a utilizao de 11 (onze)
baterias em srie conforme pde ser observado na Tabela 5.2. Isto foi concebido de acordo
com a curva do fabricante que mostra a corrente de descarga em funo do tempo. No
entanto, quando a carga do sistema for uma fonte chaveada constituda de um retificador em
ponte completa com o filtro capacitivo na sada (f
p
0,7), o nmero de baterias poder ser
reduzido para 9 (nove) baterias em srie, pois a potncia ativa necessria no estgio de
entrada ser de 30% menor. Este nmero de baterias a serem utilizadas dever ser uma
caracterstica opcional caso o sistema seja comercializado, no somente considerando a
questo da quantidade de baterias em relao ao tipo de carga conectada, mais a questo da
autonomia do sistema.
5.4 PROJETO DO CONVERSOR CA-CC/CC-CC A TRS NVEIS
Nesta seo sero apresentados os projetos dos estgios de potncia e controle
necessrios para operao do conversor que integra a entrada do sistema. As principais

98
equaes do procedimento de projeto foram levantadas nos captulos anteriores e as demais
equaes atravs das referncias citadas de acordo com o procedimento de projeto.
5.4.1 PROJETO DO ESTGIO DE POTNCIA
A Fig. 5.2 apresenta o circuito do estgio de potncia do conversor CA-CC/CC-CC a
trs nveis associado ao circuito snubber passivo no dissipativo, que sero projetados a
seguir.

Fig. 5.2 Conversor monofsico CA-CC/CC-CC a trs nveis associado ao snubber passivo no dissipativo.
5.4.1.1 DIMENSIONAMENTO DO INDUTOR DE ENTRADA
Determinao do valor da indutncia do indutor Boost

Para que seja dimensionado o indutor boost que atenda s exigncias de ondulao
mxima de corrente de entrada de acordo com a Tabela 5.2, determina-se inicialmente a
indutncia para o modo rede e aps isto deve ser realizada uma anlise para que no modo
bateria a ondulao mxima a plena carga esteja de acordo com a Tabela 5.3.
A Tabela 5.3 estabelece alguns parmetros adicionais a serem utilizados nesta seo
conforme as especificaes apresentadas nas Tabelas 5.1 e 5.2.
TABELA 5.3 PARMETROS ADICIONAIS DO PROJETO.
Ondulao mxima de corrente na entrada (modo bateria)
1

( ) ( )( )
10%
e max bat e bat med
i I
Rendimento terico esperado para o conversor CA-CC
( )
95%
CA CC

=
Rendimento terico esperado para o conversor CC-CC
( )
92%
CC CC

=
Rendimento terico esperado para o conversor CC-CA
( )
95%
CC CA

=

1
Valor especificado a partir da recomendao do fabricante das baterias [21].

99
O valor da relao entre a tenso mdia de uma sada do capacitor do barramento CC e
a tenso de pico da fonte de alimentao obtido atravs de (2.28). Assim:
220
1, 414
2 110
= =
.
Verifica-se que o parmetro menor que 2, desta forma a ondulao mxima
parametrizada dada por (2.40). Da substituio dos valores resulta em:
( )
1, 414
0, 354
4
e max
i = = .
A potncia de sada do conversor do estgio de entrada obtida por:

( )
( )
o
S boost
CA CC
P
P

= . (5.1)
Substituindo os valores em (5.1), obtm-se:
( )
2600
2, 73
0, 95
S boost
P kW = = .
O valor da corrente de pico mxima no indutor desprezando-se a ondulao dada por:

( )
( )
( )( )
( )% ( )
2
1
S boost
e pico max
e e max CA CC
P
I
V V

=

. (5.2)
Substituindo os valores em (5.2), resulta:
( )
( )( )
2 2730
43, 57
110 1 0,15 0, 95
e pico max
I A
= =

.
Logo, a ondulao de corrente mxima no indutor obtida por:

( ) ( )( )
7, 5%
e max e pico max
I I = . (5.3)
Substituindo o valor de I
e(pico)(max)
em (5.3):
( )
0.075 43, 57 3, 27
e max
I A = = .
Por fim, o valor da indutncia para o indutor boost calculada utilizando a equao
(2.43). Assim:
3
2 110 0, 354
330
50 10 3, 27
b
L H

=

.
O valor de indutncia determinado no modo rede deve ser testado para verificar se
durante o modo bateria a ondulao de corrente ficar prximo ao limite estabelecido na

100
Tabela 5.3. Para isso, traado um baco que relaciona a tenso do banco de baterias versus a
ondulao de corrente no modo bateria de acordo com diversos valores da indutncia e
ondulao para o modo rede.

Fig. 5.3 Variao da ondulao de corrente no indutor no modo bateria em relao a diversos parmetros.
Portanto, de acordo com o baco da Fig. 5.3, opta-se por utilizar no conversor do
estgio de entrada o mesmo valor da indutncia calculado para o modo rede, pois a ondulao
de corrente no modo bateria apresentar o valor mximo de 15% quando a tenso do banco de
baterias estiver em plena carga. Este um valor aceitvel tendo em vista que a utilizao do
modo bateria em sistemas UPS possui uma baixa taxa operacional, ou seja, poucos ciclos de
carga/descarga o que no compromete bastante a vida til das baterias.
Fixando-se a tenso de corte em cada bateria do banco conforme os dados do fabricante
[21] que recomenda trabalhar em torno de 10V, a corrente mdia mxima que ser drenada
pelo conversor a plena carga na tenso de corte ou mnima do banco pode ser calculada em

( )
( )( )( )
( ) ( )
S boost
e bat med mx
b corte b CC CC
P
I
V N

=

. (5.4)
Substituindo os valores em (5.4) e considerando
( )
10, 5
b corte
V V = , obtm-se:
( )( )( )
2730
25, 75
10, 5 11 0, 92
e bat med mx
I A = =

.

101
Logo, a corrente eficaz mxima para o modo rede deve ser calculada para verificar se o
seu valor maior que a corrente mdia mxima no modo bateria, sendo ento adotado o maior
valor entre os dois para o projeto fsico do indutor boost. Para isso utiliza-se:

( )( )
( )
2
e pico max
e max
I
I = . (5.5)
( )
43, 57
30, 81
2
e max
I A = = .
Portanto, utiliza-se o valor da corrente eficaz mxima para o modo rede na construo
fsica do indutor de entrada.
Projeto fsico do indutor Boost

O menor volume do ncleo do indutor boost calculado a partir do produto das reas
[42] definido em:

( )( ) ( ) 4
( )
( ) ( )
10
b e pico max e max
e w boost
w b max b max
L I I
A A
K J B

=

4
[ ] cm . (5.6)
Onde os parmetros envolvidos na equao (5.6) e demais equaes para projeto fsico
do indutor boost so definidos conforme a Tabela 5.4.
TABELA 5.4 PARMETROS DE PROJETO DO INDUTOR BOOST.
Fator de ocupao terico do ncleo pelo enrolamento 0, 7
w
K =
Mxima densidade de corrente
2
( )
350 /
b max
J A cm =
Mxima densidade de fluxo magntico
( )
0, 35
b max
B T =
Permeabilidade do vcuo
7
4 10 /
o
H m

=
Permeabilidade relativa do ar 1
r
=
Substituindo os valores da Tabela 5.4 em (5.6), obtm-se:
6
4 4
( )
330 10 43, 57 30, 81
10 49, 64
0, 7 350 0, 35
e w boost
A A cm

= =

.
Da tabela de ncleos em [43], escolhe-se o ncleo de ferrite EE-76 com material IP12

da Thornton. As dimenses geomtricas do ncleo so:
2 2 4 3
6, 45 ; 9, 67 ; 62, 44 ; 14, 08 ; 140, 45
e w e w e
A cm A cm A A cm MLT cm V cm = = = = = ; 7, 62 G cm =

102
Onde A
e
representa a rea da seo transversal do ncleo, A
w
a rea efetiva da janela,
MLT o comprimento mdio de uma espira e V
e
o volume efetivo do ncleo.
O nmero de espiras no indutor definido por:

( )( ) 4
( )
( )
10
b e pico max
e Lb
b max e
L I
N
B A
. (5.7)
6
4
( )
330 10 43, 57
10 60
0, 35 6, 45
e Lb
N

=
espiras.
Para minimizar as perdas devido ao efeito pelicular ou efeito skin, o dimetro do
condutor a ser utilizado deve ser menor ou igual a duas vezes profundidade de penetrao .
A 100C, a profundidade de penetrao dada por:

7, 5
c
f
= [ ] cm . (5.8)
3
7, 5
0, 034
50 10
cm = =
.
Ento, o dimetro mximo do condutor a ser utilizado dado por:
2
fio
D . (5.9)
Substituindo os valores em (5.9) resulta:
0, 068
fio
D cm .
Conforme a tabela AWG de fios, foi escolhido o fio 22AWG cujo dimetro comercial
de 0,064cm e seo 0,003255cm
2
. A rea da seo de cobre necessria dos condutores
calculada aps a substituio dos valores em:

( )
( )
e max
Cu
b max
I
S
J
= . (5.10)
Assim:
2
30, 81
0, 077
350
Cu
S cm = = .
Portanto, a quantidade de fios em paralelo a serem utilizados de 22 condutores de
22AWG. O valor do entreferro do ncleo calculado aps a substituio dos valores em:

103

2
( ) 2
10
o r e Lb e
g
b
N A
l
L

= [ ] cm . (5.11)
Assim:
7 2
2
6
4 10 60 6, 45
10 0,884
330 10
g
l cm

= =
.
O valor do entreferro dever ser recalculado considerando o efeito do fluxo de borda
[44]. Para isso, utiliza-se:

2
( ) 2
lg 10
o r e Lb e
novo
b
N A F
L

= , (5.12)
onde F representa o fator de correo que obtido utilizando:

2
1 ln
g
g e
l
G
F
l A

= +

. (5.13)
0, 884 2 7, 62
1 ln 1, 99
0, 884 6, 45
F

= + =

.
Substituindo o valor do parmetro de correo em (5.12), obtm-se o novo valor do
entreferro:
7 2
2
6
4 10 60 6, 45 1, 99
10 1, 761
330 10
g
l cm

= =
.
Logo, o valor do entreferro no ncleo do tipo EE dever ser ajustado em 0,9cm. A
Tabela 5.5 apresenta o resumo de projeto fsico do indutor boost.
TABELA 5.5 RESUMO DE PROJETO DO INDUTOR BOOST.
Valor da indutncia 330
b
L H
Referncia do ncleo escolhido 76/ 25 EE IP12
Nmero de espiras
( )
60
e Lb
N = espiras
Quantidade de fios em paralelo / Bitola do fio 22 22AWG
Entreferro 0, 9
2
g
l
cm

104
Clculo das perdas aproximadas no indutor Boost

As perdas totais no indutor so caracterizadas pelas perdas no cobre do enrolamento
mais as perdas no ncleo. Neste procedimento de clculo foi utilizada a metodologia
apresentada em [45]. Assim:

L Cu ncleo
P P P = + . (5.14)
As perdas no cobre para um indutor so calculadas a partir de

2
( )
( )
Cu Cu e Cu max
P T V J = , (5.15)
onde
cu
representa a resistividade do cobre para a elevao de temperatura mxima projetada
para o enrolamento e V
Cu
o volume de cobre no enrolamento.
Admitindo-se uma temperatura ambiente de T
a
=40C e uma elevao de temperatura de
T=40C, a resistividade do cobre pode ser calculada para a mxima temperatura conforme
( ) (20 ) 1 ( 20 )
o o
Cu e Cu Cu e
T C T C = +

. (5.16)
Sabe-se que:
6
(20 ) 1, 708 10
o
Cu
C cm

= e
1
0, 00393
o
Cu
C

= . Substituindo os
valores em (5.16), obtm-se:
6 6
( ) (80 ) 1, 708 10 1 0, 00393 (80 20 ) 2,11 10
o o o
Cu a Cu
T T C C C cm

+ = = + =

.
O volume de cobre no enrolamento pode ser determinado utilizando

Cu e fios fio
V N N S MLT = , (5.17)
onde N
fios
representa a quantidade de fios em paralelo e S
fio
a rea da seo do fio sem
isolamento em cm
2
. Substituindo os valores em (5.17), resulta:
3
( )
60 22 0, 003255 14, 08 60, 49
Cu Lb
V cm = = .
Substituindo os parmetros obtidos em (5.15), podem-se determinar as perdas no cobre
do enrolamento do indutor. Assim:
6 2
( )
2,11 10 60, 49 350 15, 6
Cu Lb
P W
= = .
As perdas no ncleo do indutor podem ser calculadas de acordo com:

( )
x y
ncleo e m c max
P V C f B = , (5.18)
onde C
m
, x e y so coeficientes do material magntico IP12
a 80C e B
(max)
a variao
mxima da densidade de fluxo magntico no ncleo.

105
Os valores dos coeficientes para o material IP12
so:
3
7, 9292 10 ; 1, 4017;
m
C x
= =
2, 3294 y = .
A variao mxima da densidade de fluxo magntico no ncleo pode ser obtida
utilizando

( )
( ) ( )
( )( )
e max
max b max
e pico max
I
B B
I
= . (5.19)
( )
3, 27
0, 35 0, 027
43, 57
max
B T = = .
Substituindo os parmetros obtidos em (5.18), podem-se determinar as perdas no ncleo
do indutor. Assim:
( ) ( )
1,4017
2,3294
3 3
( )
140, 45 7, 9292 10 50 10 0, 027 0, 92
ncleo Lb
P W
= = .
Portanto, a perda total no indutor boost ser de:
( ) ( )
15, 60 0, 92 16, 52
Lb Cu Lb ncleo Lb
P P P W = + = + .
Com a determinao das perdas aproximadas no indutor boost, pode-se calcular a
elevao de temperatura no ncleo, acima da temperatura ambiente considerada de 40C. Para
isso, determina-se a resistncia trmica do ncleo utilizando

0,55
59, 3
T
e
R
V
= , (5.20)
e aps isto calcula-se a elevao de temperatura utilizando

( ) ( ) N Lb Lb T Lb
T P R = . (5.21)
Substituindo os valores em (5.20), e substituindo o resultado em (5.21), obtm-se:
( )
( ) 0,55
59, 3
3, 9
140, 45
T Lb
C
R
W
= = ,
( )
16, 52 3, 9 64, 44
N Lb
T C = = .
Para confeco do indutor boost foi utilizado o maior ncleo de ferrite disponvel no
laboratrio, e mesmo assim, como evidenciado nos clculos acima, a elevao de temperatura
atingiu limites no recomendveis para operao do sistema. No entanto, verificou-se durante
o experimento de rendimento com durao de 30 minutos carga nominal, que a temperatura

106
do indutor boost no se eleva acima dos 70C, para uma temperatura ambiente no laboratrio
de 25 C.
5.4.1.2 DIMENSIONAMENTO DOS CAPACITORES DO BARRAMENTO CC
Determinao do valor da capacitncia dos capacitores do barramento CC

Para o clculo da capacitncia mnima de cada sada do conversor a partir da ondulao
da tenso total de sada especificada, utiliza-se a equao (2.76) que foi deduzida para o modo
rede. Vale ressaltar que esta equao apresenta os mesmos resultados da equao (2.105)
encontrada para o modo bateria. Assim:
1 2
2730
3000
2 60 0, 95 220 0, 025 2 220
o o
C C F
= =

.
O valor eficaz da corrente que circula pelo capacitor mais crtico durante o
funcionamento no modo rede. Sendo assim, seu valor pode ser determinado por (2.131).
Assim:
2 2
( ) 2 2
4 2 93, 5 93, 5 93, 5
30, 81 13, 64
3 1, 664 4 1, 664 220 4 220 1, 664 8 220
Co ef
I A

= + + =

.
Cada capacitor de sada formado por uma associao de 3 capacitores em paralelo. A
especificao dos capacitores mostrada na Tabela 5.6.
TABELA 5.6 ESPECIFICAO DOS CAPACITORES DE SADA C
O1
E C
O2
.
Tipo de capacitor Eletroltico
Valor da capacitncia de cada capacitor 1000 / 250 C F V =
Corrente eficaz
( )
8, 0
C ef
I A = @40
o
C
Resistncia srie equivalente 140
SE
R m =
Referncia do capacitor adotado (Epcos) B43501B2108M000

Determinao das perdas nos capacitores do barramento CC

As perdas nos capacitores de cada sada do barramento CC so determinadas utilizando

2
( ) C SE Co ef
P R I = . (5.22)
3
2
1 2
140 10
13, 64 8, 68
3
Co Co
P P W
= = = .

107
Como so utilizadas duas sadas, a perda total nos capacitores do barramento CC dada
por:
( ) 1 2
8, 68 8, 68 17, 37
C total Co Co
P P P W = + = + = .
5.4.1.3 DIMENSIONAMENTO DOS DIODOS BOOST
Determinao dos esforos de corrente e tenso nos diodos boost

No clculo dos valores mdio e eficaz da corrente nos diodos boost D
2
e D
5
, ser
considerado o equacionamento para o modo rede a partir das equaes (2.112) e (2.114)
respectivamente, por apresentarem os maiores valores de esforos de corrente durante o
funcionamento do conversor.
( )
43, 57
6, 55
4 1, 664
db med
I A = =

( )
2 30.81
15, 56
3 1, 664
db ef
I A
= =

A tenso reversa a qual os diodos boost so submetidos determinada por (2.115):
( )
440
db rm
V V > .
A especificao dos diodos boost mostrada na Tabela 5.7.
TABELA 5.7 ESPECIFICAO DOS DIODOS D
2
E D
5
.
Caracterstica do diodo Ultra rpido
Corrente mdia mxima
( )
25
D med
I A = @100
o
C
Tenso reversa mxima 600
RRM
V V =
Resistncia trmica juno-cpsula
( )
1 /
o
thjc db
R C W =
Referncia do diodo (International Rectifier) HFA25TB60

Determinao das perdas mximas por conduo nos diodos boost

Utilizando o modelo do diodo apresentado na Fig. 5.4, e a partir dos valores mdio e
eficaz da corrente atravs do componente, assim como os valores de queda de tenso direta V
F

e queda de tenso no limiar da conduo V
FO
obtidos atravs do grfico disponibilizado no
catlogo do fabricante, podem ser determinados os valores das perdas por conduo nos
diodos boost.

108

Fig. 5.4 Modelo do diodo.
Fixando-se a temperatura da juno durante a operao do diodo em 125C, os valores
obtidos para V
FO
e V
F
a partir dos grficos fornecidos no catlogo do fabricante so:
1, 55
F
V V = e 0,8
FO
V V = para 25
F
I A = .
Dessa forma pode-se calcular o valor da resistncia de conduo R
T
utilizando

( )
db
F FO
T
F med
V V
R
I

= . (5.23)
30
db
T
R m .
Desta forma o valor da perda estimada no diodo pode ser calculado atravs de

( ) ( )
2
db
db FO T db med db ef
P V I R I = + . (5.24)
Da substituio dos valores em (5.24), resulta:
2
0, 8 6, 55 0, 030 15, 56 12, 50
db
P W = + = .
Como so utilizados 2 diodos boost, a perda total dada por:
( )
2 2 12, 50 25, 00
db total db
P P W = = = .
5.4.1.4 DIMENSIONAMENTO DO DIODO AUXILIAR
Determinao dos esforos de corrente e tenso no diodo auxiliar

O diodo auxiliar D
1
opera somente durante o modo rede. Portanto, os valores mdio e
eficaz da corrente neste diodo so calculados a partir das equaes (2.118) e (2.120),
respectivamente.
1( )
43, 57
13, 87
d med
I A
= =
1( )
43, 57
21, 79
2
d ef
I A = =

109
A tenso reversa mxima a qual o diodo auxiliar submetido determinada por (2.121):
1( )
440
d rm
V V > .
A especificao do diodo auxiliar D
1
a mesma dos diodos boost conforme mostrado na
Tabela 5.6.
Determinao das perdas no diodo auxiliar

Utilizando o mesmo procedimento adotado para o clculo das perdas nos diodos boost e
a partir dos valores mdio e eficaz da corrente atravs do componente, pode-se determinar as
perdas aproximadas no diodo auxiliar atravs da equao (5.24).
2
1
0, 8 13,87 0, 03 21, 79 25, 33
d
P W = + =
5.4.1.5 DIMENSIONAMENTO DOS INTERRUPTORES E DIODOS EM SRIE
Determinao dos esforos de corrente e tenso nos interruptores e diodos em srie

No clculo dos valores mdio e eficaz da corrente nos interruptores S
1
e S
2
e seus
respectivos diodos em srie D
3
e D
4
, ser considerado o equacionamento para o modo bateria
a partir das equaes (2.146) e (2.150) respectivamente, por apresentarem os maiores valores
de esforos de corrente durante o funcionamento do conversor. A razo cclica mxima
utilizada neste clculo pode ser obtida no grfico da Fig. 5.3 durante a situao de tenso
mnima do banco de baterias ou tenso de corte. Assim:
( )
25, 75 (1 0, 475)
18, 99
2
S med
I A
+
= =
( )
2 25, 75 0, 475 1
22,12
2
S ef
I A
+
= =
A tenso reversa mxima a qual os interruptores e respectivos diodos em srie sero
submetidos determinada por (2.127) ou (2.151).
( )
220
S rm
V V =
A especificao dos interruptores mostrada na Tabela 5.8. A especificao dos diodos
D
3
e D
4
a mesma dos diodos boost e auxiliar conforme a Tabela 5.7.

110
TABELA 5.8 ESPECIFICAO DOS INTERRUPTORES S
1
E S
2
.
Tipo de interruptor IGBT NPT
Corrente mdia mxima de coletor
( )
40
C med
I A = @105
o
C
Tenso mxima coletor-emissor 600
CE
V V =
Tenso de saturao nominal
( )
2, 8
CE on
V V = @125
o
C
( )
0, 36 /
o
thjc S
R C W =
Referncia do IGBT (Advanced Power) 40GT60BR

Determinao das perdas mximas por conduo nos interruptores S
1
e S
2
Considerando o circuito snubber passivo no dissipativo agregado ao circuito de
potncia do conversor conforme mostrado na Fig. 5.2, as perdas por comutao nos
interruptores durante os dois modos de operao do conversor sero mnimas diante das
perdas por conduo, sendo assim desprezadas para efeito de clculo.
A partir do valor mdio da corrente atravs do componente e do valor da tenso coletor
emissor de saturao do IGBT para a corrente mdia nominal do conversor, obtido atravs do
grfico disponibilizado no catlogo do fabricante, podem ser determinados os valores das
perdas por conduo nos interruptores utilizando

( ) ( ) S CE on S med
P V I = . (5.25)
2 18, 99 37, 98
S
P W = = .
Como so utilizados 2 interruptores, a perda total dada por:
( )
2 2 37, 98 75, 96
S total S
P P W = = = .
Determinao das perdas mximas por conduo nos diodos D
3
e D
4
Utilizando o mesmo procedimento adotado para o clculo das perdas nos diodos boost e
auxiliar e a partir dos valores mdio e eficaz da corrente atravs do interruptor, pode-se
determinar as perdas aproximadas nos diodos em srie com os interruptores atravs da
equao (5.24). Assim:
2
0, 8 18, 99 0, 03 22,12 29,87
dS
P W = + = .
Como so utilizados 2 diodos, a perda total calculada como segue:

111
( )
2 2 29, 87 59, 74
dS total dS
P P W = = = .
5.4.1.6 DIMENSIONAMENTO DOS ELEMENTOS DO SNUBBER PASSIVO
No dimensionamento dos elementos do circuito de ajuda comutao, denominado de
snubber passivo no dissipativo, utilizou-se o mesmo procedimento de projeto adotado em
[36] e [38]. Para validao deste procedimento para esta estrutura de conversor operando em
duas formas distintas, verificou-se atravs de simulaes no programa ORCAD
TM
que o
procedimento de projeto adequado para esta estrutura estudada neste trabalho.
Conforme pode ser visto na Fig. 5.2, o circuito snubber adicionado em torno dos
diodos boost que devido a seu efeito de recuperao reversa, submetem os interruptores
principais a picos de corrente proibitivos. Vale ressaltar que o efeito da recuperao reversa
no diodo D
1
pode ser desprezado, pois o mesmo circula corrente continuamente durante todo
semiciclo negativo da tenso de alimentao para o modo rede e o mesmo no funciona para o
modo bateria.
A Tabela 5.9 apresenta algumas definies que sero utilizadas para se projetar os
elementos do snubber.
TABELA 5.9 PARMETROS ASSUMIDOS PARA O DIMENSIONAMENTO DO SNUBBER.
Derivada de corrente mxima nos interruptores
( )
( / ) 250 /
max
di dt A s =
Derivada de tenso mxima sobre os
interruptores e capacitores do snubber
( )
( / ) 2500 /
max
dv dt V s =

5.4.1.6.1 CLCULOS AUXILIARES PARA O DIMENSIONAMENTO DOS ELEMENTOS DO
SNUBBER
Utilizando (5.26) e (5.27), determina-se o valor mnimo da impedncia indutiva
parametrizada para o indutor L
S
e o valor mximo permitido para o valor da impedncia
capacitiva parametrizada para o capacitor C
S
, respectivamente:

( )( )
( )
( )
( )
2
c e pico max
S min
e pico
max
E f I
ZL
di
V
dt

=

(5.26)

( )
( )
( ) 2
2
e pico
max
S max
c
dv
V
dt
ZC
f E

=

. (5.27)

112
Da substituio dos valores em (5.26) e (5.27), resulta:
3 6
( )
220 2 50 10 43, 57 10
0, 077
155, 56 250
S min
ZL

= =

( ) 3 2 6
155, 56 2500
25, 57
2 50 10 220 10
S max
ZC
= =

.
Atravs dos bacos fornecidos em [36] e [38] referente aos valores das impedncias
indutiva L
S
e capacitiva C
S
parametrizadas versus o parmetro x, pode-se determinar o valor
de x que satisfaa tanto o valor mximo da impedncia capacitiva quanto o valor mnimo da
impedncia indutiva conforme mostrado na Fig. 5.5.

Fig. 5.5 bacos das impedncias indutiva L
S
e capacitiva C
S
parametrizadas.
Conforme pode ser visto no grfico da Fig. 5.5, o valor de x que satisfaz as duas
restries apresentadas encontra-se na rea hachurada. Logo, o valor de x escolhido deve ser o
menor valor dentro desta rea delimitada a fim de permitir a maior faixa de operao do
snubber. O valor adotado de x apresentado abaixo:
0, 056 x = .
5.4.1.6.2 DIMENSIONAMENTO DOS INDUTORES DO SNUBBER
Determinao do valor da indutncia dos indutores ressonantes L
S1
e L
S2
A partir de (5.28), determina-se o valor da indutncia L
S
do snubber.

( )
( )( )
( )
2
S e pico
S
c e pico max
ZL x V
L
f I

=

(5.28)

113
3
0, 077 155, 56
0, 9
2 50 10 43, 57
S
L H

=

.
Determinao dos esforos de corrente no indutor do snubber

A corrente eficaz no indutor do snubber foi obtida atravs da resoluo das equaes
que utilizam integrais complexas para cada etapa de operao do snubber, com o auxlio do
software Mathcad
11 e verificadas atravs de simulao. Seu valor mais crtico para o

modo rede sendo assim adotado para o projeto. Assim:
( )
18, 66
Ls ef
I A =
A corrente de pico no indutor do snubber a mesma corrente de pico no indutor boost.
Assim:
( )
43, 57
Ls pico
I A = .
Projeto fsico dos indutores do snubber

Os parmetros de projeto fsico dos indutores do snubber so definidos conforme a
Tabela 5.10.
TABELA 5.10 PARMETROS DE PROJETO DO INDUTOR DO SNUBBER.
w
K =
2
( )
300 /
S max
J A cm =
( )
0,1
S max
B T =
O produto das reas obtido substituindo os valores da Tabela 5.10 e demais
parmetros do indutor ressonante L
S
em (5.6). Assim:
6
4 4
( )
0, 9 10 43, 57 18, 66
10 0, 382
0, 7 300 0,1
e w S
A A cm

= =

.
Da tabela de ncleos em [43], escolhe-se o ncleo de ferrite EE-30/14 com material
IP12

2 2 4 3
1, 051 ; 1,193 ; 1, 254 ; 6, 7 ; 8,174 ; 1, 94
e w e w e
A cm A cm A A cm MLT cm V cm G cm = = = = = =
O nmero de espiras do indutor ressonante calculado utilizando (5.7):
6
4
( )
0, 9 10 43, 57
10 4
0,10 1, 051
e Ls
N espiras
.

114
A rea da seo de cobre necessria dos condutores calculada aps a substituio dos
valores em (5.10):
2
18, 66
0, 06
300
Cu
S cm = = .
22AWG. O valor do entreferro do ncleo calculado aps a substituio dos valores em
(5.11). Assim:
7 2
2
6
4 10 4 1, 051
10 0, 235
0, 9 10
g
l cm
.
Levando-se em considerao o fluxo de borda, substitui-se os valores em (5.13) para
determinao do fator de correo para o indutor ressonante. Assim:
0, 235 2 1, 94
1 ln 1, 64
0, 235 1, 05
F

= + =

.
Logo, o novo valor do entreferro do indutor ressonante dado aps a substituio do
parmetro F na equao (5.12):
7 2
2
6
4 10 4 1, 051 1, 64
10 0, 38
0, 9 10
g
l cm

= =
.
Logo, o entreferro do indutor ressonante dever ser ajustado em 0,2cm. A Tabela 5.11
apresenta o resumo de projeto fsico do indutor L
S
.
TABELA 5.11 RESUMO DE PROJETO DO INDUTOR DO SNUBBER
Valor da indutncia 0, 9
S
L H
Referncia do ncleo escolhido 30/14 EE IP12
Nmero de espiras
( )
4
e Ls
N = espiras
Entreferro
2
2
g
l
mm
Clculo das perdas aproximadas no indutor ressonante

No clculo das perdas do indutor ressonante utiliza-se a mesma metodologia e
parmetros do material adotado para o indutor boost. Inicialmente calculado o volume de
cobre no enrolamento para se determinar as perdas por conduo no cobre do indutor. Para
isso, utiliza-se a equao (5.17). Assim:

115
3
( )
4 18 0, 003255 6, 7 1, 57
Cu Ls
V cm = = .
Substituindo os parmetros obtidos em (5.15), pode-se determinar as perdas no cobre do
enrolamento do indutor ressonante. Assim:
6 2
( )
2,11 10 1, 57 300 0, 41
Cu Ls
P W
= = .
As perdas no ncleo podem ser determinadas substituindo os parmetros do ncleo
escolhido e a variao mxima da densidade de fluxo magntico para este indutor utilizando
(5.18):
( ) ( )
1,4017
2,3294
3 3
( )
8,174 7, 9292 10 50 10 0,1 1,172
ncleo Ls
P W
= = .
Portanto, a perda total em cada indutor ressonante ser de
( ) ( )
0, 41 1,172 1, 58
Ls Cu Ls ncleo Ls
P P P W = + = + = .
A elevao de temperatura no indutor ressonante pode ser obtida substituindo os valores
em (5.20), e substituindo o resultado em (5.21). Assim:
( )
( ) 0,55
59, 3
18, 9
8,174
T Ls
C
R
W
= = ,
( )
1, 58 18, 9 29, 8
N Ls
T C = = .
5.4.1.6.3 DIMENSIONAMENTO DOS CAPACITORES DO SNUBBER
Determinao dos valores das capacitncias C
s
e C
a
A partir da equao (5.29), determina-se o valor da capacitncia C
S
do snubber.

( )( ) ( )
2
2 ( )
e pico max e pico
S
c S
I V
C
f E ZC x

=

(5.29)
3 2
43, 57 155, 56
47
2 50 10 220 13, 026
S
C nF

=

(Valor comercial adotado).
O valor da capacitncia do capacitor C
a
determinado a partir da relao dada por:

S
a
C
C
x
= . (5.30)
Da substituio dos valores em (5.30), resulta em:
9
47 10
680
0, 056
a
C nF
= (Valor comercial adotado).

116
Determinao dos esforos de corrente e tenso nos capacitores do snubber

As correntes eficazes nos capacitores C
S
e C
a
do circuito snubber foram obtidas da
mesma forma que para o indutor ressonante. Foram verificados que seus valores so mais
crticos para o modo rede sendo assim adotados para o projeto:
( )
4,14
Cs ef
I A =
( )
7, 88
Ca ef
I A =
A tenso mxima a qual os capacitores do C
S
e C
a
sero submetidos apresentada a
seguir:
( ) ( )
220
Cs max Ca max
V V V = = .
A Tabela 5.12 apresenta as especificaes dos capacitores C
S
e C
a
do circuito snubber.
TABELA 5.12 ESPECIFICAO DOS CAPACITORES DO SNUBBER.
Capacitor C
S
C
a

Tipo de capacitor Polipropileno metalizado
Valor da capacitncia 47 / 630
S
C nF V = 680 / 630
a
C nF V =
Referncia do capacitor adotado (Epcos) 32693 B 32614 B
Como a referncia do capacitor adotado no consta mais no endereo eletrnico do
fabricante, alguns parmetros como as correntes eficazes mximas dos capacitores e
resistncias srie equivalentes dos mesmos no foram apresentados.
Clculo das perdas aproximadas nos capacitores do snubber

Devido s resistncias srie equivalentes dos capacitores de polipropileno metalizado
serem bem pequenas na ordem de 2 a 10m, as perdas nos capacitores do snubber podem ser
desprezadas.
5.4.1.6.4 DIMENSIONAMENTO DOS DIODOS AUXILIARES DO SNUBBER
Determinao dos esforos de corrente e tenso nos diodos auxiliares D
a1
, D
a2
e D
a3
As correntes mdias e eficazes nos diodos D
a1
, D
a2
e D
a3
e os seus correspondentes para
o outro diodo boost D
a4
, D
a5
e D
a6
apresentam os maiores esforos para o modo rede. Seus
esforos de corrente so determinados da mesma forma que para os demais componentes do
snubber, atravs da resoluo do equacionamento apresentado em [19], [36] e [38] com
auxlio do software Mathcad
11 e comprovadas atravs de simulaes.

117
Portanto, os valores das correntes mdias e eficazes calculadas, bem como a tenso
reversa mxima que cada diodo fica submetido, so apresentados na Tabela 5.13.
TABELA 5.13 ESFOROS DE CORRENTE E TENSO NOS DIODOS DO SNUBBER.
Diodos D
a1
e D
a4
D
a2
e D
a5
D
a3
e D
a6
Corrente mdia
1( )
1, 28
Da med
I A =
2( )
1, 29
Da med
I A =
3( )
0, 87
Da med
I A =
Corrente eficaz
1( )
6, 53
Da ef
I A =
2( )
6, 79
Da ef
I A =
3( )
2, 30
Da ef
I A =
Tenso reversa mxima
1( )
220
Da rm
V V =
1( )
220
Da rm
V V =
3( )
220
Da rm
V V =
A Tabela 5.14 apresenta as especificaes dos diodos do circuito snubber.
TABELA 5.14 ESPECIFICAO DOS DIODOS DO SNUBBER.
Diodos D
a1
, D
a2
, D
a4
e D
a5
D
a3
e D
a6

Caracterstica do diodo Ultra rpido Ultra rpido
Corrente mdia mxima
( )
8
D med
I A = @150
o
C
( )
4
D med
I A = @40
o
C
Tenso reversa mxima 600
RRM
V V = 600
RRM
V V =
( 1_ 2)
2 /
o
thjc da
R C W =
( _3)
53 /
o
thja da
R C W =
Referncia do diodo(On semiconductor) MUR860 MUR460
Determinao das perdas mximas por conduo nos diodos do snubber

Utilizando o mesmo procedimento adotado para o clculo das perdas nos demais diodos
do conversor e a partir dos valores mdios e eficazes das correntes atravs de cada diodo,
obtiveram-se as perdas mximas por conduo aproximadas nos diodos do snubber conforme
mostrados na Tabela 5.15.
TABELA 5.15 PERDAS POR CONDUO CALCULADAS NOS DIODOS DO SNUBBER.
Diodos D
a1
e D
a4
D
a2
e D
a5
D
a3
e D
a6
Perdas por diodo
1
3, 22
Da
P W =
2
3, 44
Da
P W =
3
0, 75
Da
P W =
Perdas totais nos diodos
( )
14, 83
Da total
P W =
5.4.1.7 DETERMINAO DO RENDIMENTO TERICO DO CONVERSOR
No dimensionamento dos componentes do conversor CA-CC/CC-CC apresentado nas
sees anteriores, foi levado em considerao para especificao dos mesmos os maiores
esforos que estes apresentariam em cada modo de funcionamento do conversor. No entanto,
para o clculo do rendimento terico, a perda de cada componente para cada modo de

118
operao deve ser determinada com intuito que seja projetado um dissipador de calor
adequado para que o sistema possa funcionar nos dois modos de operao dentro dos limites
de temperatura estabelecidos adiante no clculo trmico.
Com o objetivo de no estender bastante o trabalho, repetindo novamente o
procedimento de clculo dos esforos e perdas nos componentes para cada modo de operao
do conversor, ser apresentado somente os resultados obtidos com base na planilha de projeto
realizada atravs do software Mathcad
11. Sendo assim, as perdas de cada componente do

conversor CA-CC/CC-CC para cada modo de operao e os respectivos rendimentos tericos
so apresentados na Tabela 5.16.
TABELA 5.16 PERDAS NOS COMPONENTES DO ESTGIO DE ENTRADA E RENDIMENTO TERICO.
Estgio de entrada (boost)
Modos de operao do conversor CA-CC

CC-CC

Perdas totais nos diodos boost
( )
25, 00
dbt CA CC
P W
=
( )
21, 26
dbt CC CC
P W
=
Perdas totais nos interruptores e diodos em srie
( )
54, 96
St CA CC
P W
=
( )
135, 75
St CC CC
P W
=
Perda no diodo auxiliar
1( )
25, 33
da CA CC
P W
=
1( )
0
da CC CC
P W
=
Perdas no indutor de entrada
( )
16, 52
Lb CA CC
P W
=
( )
12, 23
Lb CC CC
P W
=
Perdas nos capacitores de sada
( )
17, 37
C CA CC
P W
=
( )
10, 97
C CC CC
P W
=
Perdas nos indutores do snubber
2

( )
3,16
Ls CA CC
P W
=
( )
3,16
Ls CC CC
P W
=
Perdas nos capacitores do snubber
2

Perdas nos diodos do snubber
2
( )
14,83
Da CA CC
P W
=
( )
14, 83
Da CC CC
P W
=
Perdas totais
( )
157,17
T CA CC
P W
=
( )
198, 20
T CC CC
P W
=
Rendimento torico
( )
94, 60%
T CA CC

( )
93, 20%
T CC CC

5.4.2 PROJETO DO ESTGIO DE CONTROLE
O esquemtico eltrico simplificado do estgio de controle do conversor CA-CC/CC-
CC apresentado na Fig. 5.6. Vale ressaltar que no mesmo no est representado o
microcontrolador, pois sua funcionalidade ser explicada mais adiante. No entanto, os sinais
provenientes do mesmo esto representados na figura.

2
As perdas dos componentes do snubber para o modo CC-CC foram consideradas as mesmas calculadas para o
modo CA-CC para efeito de simplificao.

119

Fig. 5.6 Esquemtico eltrico simplificado do controle do conversor.
Conforme pode ser visto na Fig. 5.6, empregado o circuito integrado UC3854BN do
fabricante Unitrode que realiza o controle, comando e proteo necessria ao funcionamento
do conversor em questo no modo de conduo contnua para aplicaes em correo de fator
de potncia. Os demais blocos representados so constitudos de circuitos auxiliares com
amplificadores operacionais, que tem como objetivo condicionar o sinal para que o integrado
principal possa funcionar dentro das grandezas eltricas estabelecidas no catlogo.
5.4.2.1 DIMENSIONAMENTO DOS COMPONENTES EXTERNOS AO UC3854B
A seguir sero calculados todos os elementos externos ao integrado UC3854BN,
incluindo as malhas de controle de corrente e tenso que permitem o integrado realizar a
correo ativa do fator de potncia no modo rede e operar com o controle modo corrente no
modo bateria.
5.4.2.1.1 CLCULO DO RESISTOR DO SENSOR DE EFEITO HALL
O modelo do sensor de efeito Hall utilizado foi o LAH-50P do fabricante LEM. A
relao de transformao deste sensor(H) de 1:2000. A corrente mxima no secundrio
deste sensor dada por:
( )
( ) ( )( ) ( )
1 3, 27
43, 57 23
2 2000 2
e max
Hall max e pico max Hall max
I
I H I I mA

= + = + =

.
Definindo a queda de tenso mxima no resistor shunt R
s
do secundrio do sensor de
1,55V, pode-se determinar o mesmo como segue:
( )
1, 55
68
0, 023
Rs
s s
Hall max
V
R R
I
= = (Valor comercial adotado).

120
5.4.2.1.2 CLCULO DOS RESISTORES DE PROTEO CONTRA SOBRECORRENTE
Os resistores que compem a malha de proteo de sobrecorrente do integrado so: R
pk1

e R
pk2
. Estes so calculados admitindo-se uma sobrecarga de 12%, conforme sugerido pela
nota de aplicao do integrado[22]. A corrente de sobrecarga no secundrio do sensor de
efeito hall ser de:
( ) ( ) ( )
1,12 25
Hall OVLD Hall max Hall OVLD
I I I mA = = .
Recalculando a nova tenso sobre o resistor shunt, obtm-se:
( ) ( ) ( )
68 0, 025 1, 722
Rs OLVD s Hall OLVD Rs OLVD
V R I V V = = = .
Assumindo o valor de
1
10
pk
R k = , o resistor R
pk2
pode ser determinado adotando a
equao do divisor resistivo. A tenso de referncia do UC3854BN no pino 9 de 7,5V.
Assim:
3
( ) 1
2
1, 722 10
2, 2
7, 5
Rs OLVD pk
pk
ref
V R
R k
V

= (Valor comercial adotado).
5.4.2.1.3 CLCULO DOS ELEMENTOS QUE COMPEM A MALHA FEEDFOWARD
Os resistores e capacitores que compem o filtro passa baixa de dois plos ou
feedfoward, so os componentes R
ff1
, R
ff2
, R
ff3
, C
ff1
e C
ff2
conectados ao pino 8 do integrado.
Conforme o diagrama da Fig. 5.6, existe um divisor resistivo na sada do transformador de
amostragem composto pelos resistores R
va
e R
da
, que so ajustados de forma que a tenso
eficaz na entrada do circuito feedfoward seja de 7V na tenso nominal de entrada do
conversor. Assumindo o valor de 100
va
R k = , o resistor R
da
pode ser determinado como
segue.
3
( )
( )
7 100 10
6, 8
110 7
e amost va
da da
e e amost
V R
R R k
V V

= =

(Valor comercial adotado).
Segundo a nota de aplicao do fabricante do integrado, o valor de tenso no pino 8
deve ser projetada para o valor mnimo de 1,414V, quando a tenso eficaz na sada do
transformador de amostragem estiver no valor mnimo. Para se calcular a malha de resistores,
deve-se obter o valor mdio da tenso na entrada do filtro dado por:
( ) ( )
( )( )( ) ( ) ( ) ( )( )( )
0, 9 1 0, 9 7 1 0,15 5, 36
e amost med mn e amost e max e amost med mn
V V V V V = = = .

121
Admitindo-se que a soma de todos os resistores que compem o filtro seja igual a
100k e que o valor mnimo de tenso no pino 8 seja de
( )
1, 5
ff min
V V = , pode ser calculado o
valor do resistor R
ff3
utilizando a equao (3.14). Assim:
( ) ( )
3
( ) 1 2 3
3 3
( )( )( )
1, 5 100 10
27
5, 36
ff min ff ff ff
ff ff
e amost med mn
V R R R
R R k
V
+ +
= = .
O valor de R
ff2
calculado definindo-se a tenso mdia atravs do capacitor C
ff1
igual a
( 1)( )
4, 5
Cff med
V V = . Assim:
( ) ( )
3
( 1)( ) 1 2 3
3
2 3 2
( )( )( )
4, 5 100 10
27 10 56
5, 36
Cff med ff ff ff
ff ff ff
e amost med mn
V R R R
R R R k
V
+ +
= = .
Logo, o valor de R
ff1
dado por:
3 3 3
1 2 3 1
100 10 56 10 27 10 15
ff ff ff ff ff
R R R R R k = = .
O ganho e a freqncia de corte do filtro foram calculados anteriormente em (3.10) e
(3.11). Assim, os capacitores C
ff1
e C
ff2
podem ser determinados utilizando as equaes (3.12)
e (3.13).
1 3
1
150
2 18, 06 56 10
ff
C nF
=

2 3
1
330
2 18, 06 27 10
ff
C nF
=

.
5.4.2.1.4 CLCULO DO RESISTOR R
VAC

Segundo recomendaes do fabricante do integrado, o valor mximo da corrente atravs
do resistor R
vac
deve ser limitada em
( )
250
ac max
I A = . Assim, o valor do resistor R
vac
pode ser
determinado por:
( ) ( ) ( ) ( )
6
( )
2 1
2 7 1 0,15
47
250 10
e amost e max
vac vac
ac max
V V
R R k
I

+
+
= =
.
5.4.2.1.5 CLCULO DOS COMPONENTES DO OSCILADOR R
SET
E CAPACITOR C
T

Utilizando esta verso mais recente do circuito integrado, UC3854BN, o resistor R
set
no
mais calculado a partir da limitao de corrente mxima na sada do multiplicador sendo
apenas responsvel pela definio de freqncia do oscilador juntamente com o capacitor C
t.

122
Assim, o valor do resistor R
set
assumido de acordo com a faixa recomendada pelo catlogo
do integrado. Assim, o capacitor C
t
dado por:
22
set
R k = (Valor comercial adotado)
3 3
1, 25 1, 25
1, 2
22 10 50 10
t t
set c
C C nF
R f
= =

.
5.4.2.1.6 CLCULO DO CAPACITOR DE PARTIDA PROGRESSIVA
O pino 13 do integrado possui o capacitor C
ss
cuja funo determinar o tempo que a
tenso de comparao da malha de tenso atinge seu valor nominal de 3V. Desta forma a
razo cclica do comando PWM cresce progressivamente. Para dimensionar este capacitor,
definiu-se um tempo de partida progressiva de 250
ss
t ms = . Assim:
6 6 3
14 10 14 10 250 10
1
3
ss
ss ss
comp
t
C C F
V

= = .
5.4.2.1.7 DIMENSIONAMENTO DO RESISTOR DE LIMITAO DE POTNCIA
A principal vantagem do controlador UC3854BN alm da diminuio do nmero de
componentes da sua malha a limitao de potncia na entrada, atravs do dimensionamento
do resistor R
mo
que compe da sada do multiplicador interno ao CI. Para calcular este resistor
e verificar o comportamento da potncia de entrada do conversor frente s variaes na tenso
de entrada, utiliza-se o procedimento recomendado em [46].
A corrente de sada mxima do multiplicador calculada a seguir considerando que a
tenso de saturao do regulador de tenso seja de 6
vea
V V = . Assim:
( ) ( )
( ) ( ) ( ) ( )
( ) ( ) 2 3 2
( )
2 1 1, 5
2 7 1 0,15 6 1, 5
370
47 10 1, 5
e amost e max vea
mo max mo max
vac ff min
V V V
I I A
R V

= = =

Uma vez que a queda de tenso sobre o resistor R
mo
deve ser igual a queda de tenso
sobre o resistor shunt R
s
, calcula-se o valor de R
mo
atravs da relao:
( )
6
( )
1, 722
4, 7
370 10
Rs OLVD
mo mo
mo max
V
R R k
I

= =
.
Para verificao da limitao de potncia na entrada atravs do projeto do resistor R
mo
,
so traados dois bacos conforme mostrado na Fig. 5.7. O primeiro grfico mostrado na
Fig. 5.7(a) apresenta as variaes das correntes I
mo
e I
ac
de acordo com a tenso eficaz na

123
entrada do conversor. O segundo grfico mostrado na Fig. 5.7(b) relaciona a potncia e
corrente de entrada em funo da tenso eficaz na entrada do conversor.

Fig. 5.7 (a) Correntes I
ac
e I
mo
em funo da tenso eficaz de entrada; (b) potncia de entrada e corrente de
entrada(x100) em funo da tenso eficaz de entrada.
Conforme pode ser observado no grfico da Fig. 5.7(b), o circuito de controle limita a
potncia de entrada em torno de 12% de sobrecarga, de acordo com o que foi recomendado
pelo fabricante do circuito integrado. Na Fig. 5.7(a) observa-se que a corrente I
ac
apresentar
um valor mximo prximo de 200A durante a operao na tenso mxima da rede, valor este
bem abaixo do mximo recomendado em torno de 250A.
Vale ressaltar que esta limitao tambm funcionar para o modo bateria. No entanto,
ao contrrio do modo rede, as correntes de entrada eficazes sero mais baixas enquanto que as
tenses de entrada eficazes sero mais elevadas, resultando em uma faixa de operao bem
abaixo da limitao apresentada na Fig. 5.7(b).
5.4.2.1.8 CLCULO DA MALHA DE CORRENTE
A malha do regulador de corrente constituda pelo amplificador operacional interno ao
integrado e pelos componentes externos R
ci
, R
cz
, C
cp
e C
cz
. Estes componentes so os mesmos
componentes do regulador do tipo integrador com uma rede avano/atraso de fase apresentado
no captulo III.
Para realizar o projeto do regulador, deve-se determinar a funo de transferncia de
lao aberto da malha de corrente apresentada no diagrama de blocos da Fig. 3.9. Para isto,
deve ser determinada inicialmente a funo de transferncia da planta sem a presena do
regulador e a partir disto adota-se os critrios de projeto para a malha de corrente
recomendados no captulo III.

124
Funo de transferncia da malha de corrente do conversor boost

A funo de transferncia G
i
(s) do conversor boost determinada aps a substituio
dos parmetros em (3.1):
6
220
( )
330 10
i
G s
s

=

.
Determinao dos demais parmetros do diagrama de blocos da malha de corrente
O ganho do sensor de corrente dado por:
1
68 0, 034
2000
Rsh s Rsh
G R H G = = = .
O ganho do modulador PWM calculado considerando a tenso de pico da forma de
onda dente de serra igual a 5, 4
ds
V V = . Assim:
1 1
0,185
5, 4
m m
ds
F F
V
= = = .
A funo de transferncia devido ao efeito da amostragem H
e
(s) dada por:
( )
2 2
2 2 2 3
2 3
( ) 1 ( ) 1
2 2 50 10
50 10
e e
c c
s s s s
H s H s
f f

= + = +

.
Funo de transferncia em lao aberto sem o regulador

A funo de transferncia da planta em malha aberta definida por:
( )( )
( ) ( ) ( )
i sc boost i Rsh m e
FTLA s G s G F H s = .
Os diagramas de mdulo e fase da funo de transferncia FTLA
i(sc)
(s) apresentada so
mostrados na Fig. 5.8.

Fig. 5.8 Diagrama de bode da funo de transferncia FTLA
i(sc)
(s).

125
Determinao da funo de transferncia de lao aberto com o regulador

Adotando os critrios recomendados no captulo III, o regulador deve ser projetado de
tal forma que a freqncia de cruzamento mxima da funo de transferncia de lao aberto
FTLA
i(c)
(s) seja de:
3
50 10
12, 5
4 4
c
cruz cruz
f
f f kHz
= = = .
Logo, o ganho do regulador na faixa plana na freqncia de cruzamento da FTLA
i(c)
(s)
dever ser ajustado em:
( )( )
(2 ) 20 log (2 ) (2 ) 24, 73
i cruz i sc boost cruz i cruz
GH f FTLA f GH f db = = .
Utilizando os critrios de alocao de plos e zero da malha de corrente visto no
captulo III, so determinadas as freqncias como segue:
1
0
p
f Hz = ;
2 2
25
2
c
p p
f
f f kHz = = ; 2, 5
20
c
z z
f
f f kHz = = .
Sabendo-se que 4, 7
ci mo
R R k = = e devido a freqncia do segundo plo do
compensador ser bem maior que a freqncia do zero, o que implica em afirmar que
C
cz
>>C
cp
, pode-se calcular o resistor R
cz
atravs da equao que segue:
(2 ) 24,73
3
20 20
10 10 4, 7 10 56
i cruz
GC f
cz ci cz
R R R k

= = .
Vale ressaltar que o ganho foi diminudo para melhorar estabilidade da FTLA
i(c)
(s),
conforme ser visto mais adiante. Os demais componentes do regulador de corrente podem
ser calculados a seguir:
3 3
1 1
2, 2
2 2 56 10 2, 5 10
cz cz
cz z
C C nF
R f
= =

(Valor adotado)
9
3 9 3
2
2, 2 10
100
2 1 2 56 10 2, 2 10 25 10 1
cz
cp cp
cz cz p
C
C C pF
R C f

= =

.
Logo, a funo de transferncia do regulador de corrente H
i
(s) pode ser escrita usando
(3.2), aps a alterao das referncias dos resistores e capacitores e substituindo os
respectivos valores nesta equao.
( )
( )
5 6
1 1 1, 323
( ) ( )
1, 081 10 1 5, 357 10
1
cz cz
i i
cz cp cz
ci cz cp
cp cz
s R C s
H s H s
s s s R C C
s R C C
C C

+ +
= =
+
+ +

+

126
A funo de transferncia de lao aberto com o regulador de corrente definida por:
( )( )
( ) ( ) ( ) ( )
i c boost i Rsh m e i
FTLA s G s G F H s H s = .
Os diagramas de mdulo e fase das funes de transferncia de lao aberto do regulador
e da planta so apresentados na Fig. 5.9 para os valores comerciais dos componentes
adotados.

Fig. 5.9 Diagramas de bode das funes de transferncia FTLA
i(c)
(s) e H
i
(s).
De acordo com o grfico mostrado na Fig 5.9, verifica-se que a freqncia de
cruzamento da funo de transferncia de lao aberto est situada em torno de 8kHz. Isto
acontece devido reduo do ganho na faixa plana do regulador de corrente, para melhorar a
margem de fase que resultou em torno de 38, de acordo com os requisitos de estabilidade do
sistema.
5.4.2.1.9 CLCULO DA MALHA DE TENSO
A malha do regulador de tenso assim como o de corrente, tambm constitudo por um
amplificador operacional interno ao integrado e pelos componentes externos R
v
, R
vz
, C
vp
e C
vz
.
Para realizar o projeto do regulador, deve-se adotar o mesmo procedimento do regulador de
corrente, determinando a funo de transferncia de lao aberto da malha de tenso conforme
o diagrama de blocos simplificado da Fig. 3.10.
Funo de transferncia da malha de tenso do conversor boost

v
(s) do conversor boost determinada aps a substituio
dos parmetros em (3.8):
3
7,143 10
( ) ( ) 0, 034
9, 412
v o
s
G s Z s
s
+
= =

+

.
Determinao dos demais parmetros do diagrama de blocos da malha de tenso
O ganho do sensor de tenso dado por:

127
3
3
6,818 10
2 2 220
ref
o o
V
K K
E

= = =

.
O ganho do bloco que representa a malha de corrente G
H
dado pela equao (3.15):
3
5
4.7 10
1, 382 10
0, 034
mo
H H
Rsh
R
G G
G

= = = .
O valor mdio da corrente de referncia I
ref
que est representado no diagrama de blocos
da Fig. 3.10 por
2 ( )
1
ac med
ff
I
V
, calculado para a situao de tenso mnima no secundrio
do transformador de amostragem. Assim:
6
( ) ( ) ( )
2 2
370 10 235, 5
ref med mo max ref med
I I I A

= = = .

( )( ) ( )
( ) 2 ( )
v sc boost v o H ref med
FTLA s G s K G I = .
v(sc)
(s) so mostrados na
Fig. 5.10.

v(sc)
(s).

Adotando os critrios recomendados no captulo III, o regulador deve ser projetado de
FTLA
v(c)
(s) seja de
60
15
4 4
r
cruz cruz
f
f f Hz = = = .

128
v(c)
(s)
( )( )
(2 ) 20 log (2 ) (2 ) 1, 072
v cruz v sc boost cruz v cruz
GH f FTLA f GH f db = =
Adotando os critrios de alocao de plos e zero da malha de tenso visto no captulo
III, so determinadas as freqncias como segue:
1
0
p
f Hz = ;
2 2
60
p r p
f f f Hz = = ;
9, 412
1, 5
2
z z
f f Hz
.
Assumindo o valor para o resistor 270
v
R k = e devido a freqncia do segundo plo
do compensador ser bem maior que a freqncia do zero, o que implica em afirmar que
C
vz
>>C
vp
, pode-se calcular o resistor R
vz
atravs da equao que segue:
(2 ) 1,072
3
20 20
10 10 270 10 220
v cruz
GC f
vz v vz
R R R k

= = .
Os demais componentes do regulador de tenso podem ser calculados a seguir:
3
1 1
470
2 2 220 10 1, 5
vz vz
vz z
C C nF
R f
= =

9
3 9
2
470 10
12
2 1 2 220 10 470 10 60 1
vz
vp vp
vz vz p
C
C C nF
R C f

= =

.
Portanto, a funo de transferncia do regulador de tenso H
v
( )
( )
3
1 1 0,103
( ) ( )
0,13 1 2, 574 10
1
vz vz
v v
vz vp vz
v vz vp
vp vz
s R C s
H s H s
s s s R C C
s R C C
C C
+ +
= =
+
+ +

+

Logo, a funo de transferncia de lao aberto com o regulador de tenso dada por:
( )( ) ( )
( ) 2 ( ) ( )
v c boost v o H ref med v
FTLA s G s K G I H s = .
e da planta so apresentados na Fig. 5.11 para os valores comerciais dos componentes
adotados.

129

v(c)
(s) e H
v
(s).
cruzamento da funo de transferncia de lao aberto est situada em torno de 15Hz conforme
projetado. A margem de fase ficou em torno de 78, o que no compromete a estabilidade
desta malha.
5.4.2.1.10 CLCULO DA MALHA DE BALANO DAS TENSES DE SADA
O regulador de balanceamento das tenses de sada nos capacitores do barramento CC
externo ao circuito integrado, sendo implementado atravs de um amplificador operacional
com a caracterstica mostrada na Fig. 3.6.
Como a dinmica da malha de balanceamento dever ser superior ao da malha de
tenso, de forma que corrija rapidamente qualquer diferena nas tenses dos capacitores,
adota-se um ganho na faixa plana em torno de 20
fp
GH db = . Este valor foi definido e
verificado atravs de simulaes. Como resultado desta metodologia, constatou-se que a
malha apresentou uma boa atuao para desbalanceamentos de cargas menos severos, o qual
este tipo de controlador do tipo proporcional com filtro recomendado. Caso o conversor seja
utilizado para alimentar cargas assimtricas, recomenda-se utilizar um controlador do tipo
proporcional integral.
Adotando o critrio da alocao do plo da malha de balanceamento de tenso vista no
captulo III e assumindo o valor para o resistor
1
15 R k = , determinam-se os demais
componentes do controlador como segue:
1, 5
p
f Hz = ;
20
20
2 1
10 220 R R k =
2 2 3
2
1 1
470
2 2 220 10 1, 5
p
C C nF
R f
= =

.

130
5.4.2.2 CIRCUITO LGICO QUE DEFINE O MODO DE OPERAO DO
CONVERSOR CA-CC/CC-CC
Uma das funcionalidades do microcontrolador modelo PIC16F870 do fabricante
Microchip [47], conforme j foi explicado no captulo III, alterar a estratgia de
chaveamento do conversor do estgio de entrada de forma que o mesmo possa operar nos dois
modos de operao. Isto realizado atravs de um circuito lgico auxiliar implementado com
um circuito integrado com 4 portas do tipo NAND. O diagrama ampliado do circuito lgico de
mudana na estratgia de chaveamento e os sinais de comando correspondentes para cada
modo de operao, juntamente com os sinais de controle do microcontrolador e PWM do
controlador UC3854BN so mostrados na Fig. 5.12.

Fig. 5.12 Circuito lgico auxiliar e sinais de comando de entrada e sada para cada modo de operao.
Conforme a lgica implementada na Fig. 5.12, o microcontrolador no necessita realizar
o sincronismo do comando do conversor de entrada com a rede eltrica, realizando esta
funo somente para a gerao da tenso de referncia senoidal para o inversor da sada,
conforme ser explicado na implementao do controle do inversor.
5.5 PROJETO DO INVERSOR DUPLO MEIA PONTE
Nesta seo sero realizados os projetos dos estgios de potncia e controle necessrios
para operao dos inversores que integram a sada do sistema. Vale ressaltar que ser efetuado

131
somente um projeto para as duas sadas, pois cada sada anloga diferindo somente na
referncia de tenso do controle.
5.5.1 PROJETO DO ESTGIO DE POTNCIA
A Fig. 5.13 apresenta o circuito eltrico do estgio de potncia do inversor duplo meia
ponte conectado ao barramento CC que ser projetado a seguir.

Fig. 5.13 Inversor duplo meia ponte conectado ao barramento CC.
5.5.1.1 DIMENSIONAMENTO DO FILTRO DE SADA
Determinao dos valores da indutncia e capacitncia do filtro de sada

Os valores das correntes eficazes que circulam em cada sada dos inversores podem ser
calculadas usando (5.31):

o
o
o
P
I
V
= . (5.31)
1300
11, 82
110
o
I A = = .
Para determinar a indutncia do indutor de filtro, deve-se considerar inicialmente para
efeito de aproximao que a corrente de pico que circula no mesmo possui o mesmo valor da
corrente de pico na sada. Desta forma, a ondulao mxima de corrente no indutor para uma
carga resistiva dada por:

( )
30% 2
Lf max o
i I = . (5.32)

132
Substituindo o valor de I
o
em (5.32) resulta:
( )
30% 2 11,82 5, 02
Lf max
i A = =
Por fim, o valor da indutncia para os indutores de filtro calculada utilizando:
3
220
440 280
2 50 10 5, 02
f f
L H L H = =

(Valor adotado).
Conforme pde ser observado foi adotado um valor de indutncia 30% menor
considerando o fato que o inversor tambm projetado para alimentar cargas no lineares
com fator de crista igual 3, o que faz com que o primeiro valor de indutncia obtido possa ser
reduzido, pois atender os requisitos da ondulao de corrente mxima para cargas no
lineares.
Uma vez determinado o indutor de filtro, o capacitor de filtro de sada pode ser
calculado atravs da equao (4.19):
2
3
6
30
2 50 10
30
280 10
f
C F
.
Determinao dos esforos de corrente na indutncia e capacitncia do filtro de sada

O valor eficaz aproximado da corrente atravs do capacitor de filtro dado pela
expresso (4.21):
6 3
( )
2 1 155, 56 2
220 155, 56 1
2 2 220 2
280 10 50 10
2, 95
2
Cf ef
i A

+

= .
A tenso eficaz mxima a qual os capacitores de filtro C
f1
e C
f2
sero submetidos
apresentada a seguir.
1( ) 2( )
110
Cf max Cf max ca
V V V = = .
Devido disponibilidade do fornecedor, foi especificado o capacitor de sada com o
valor de capacitncia acima do valor calculado. Isto acrescenta maiores custos no inversor,
por outro lado melhora a performance do filtro de sada quando alimentando cargas no
lineares. Portanto, em cada sada do inversor foi utilizado modelo especificado na Tabela
5.17.

133
TABELA 5.17 ESPECIFICAO DOS CAPACITORES DE FILTRO C
F1
E C
F2
.
Tipo de capacitor Polipropileno
Valor da capacitncia de cada capacitor 60 / 250
ca
C F V =
Referncia do capacitor adotado (Epcos) B32322C1606K010

Os valores das correntes eficaz e de pico mxima aproximadas no indutor de filtro
podem ser obtidas a partir das equaes (4.22) e (4.23):
2 2
( )
11, 82 2, 95 12,18
Lf ef
I A = + =
( )
3, 92
2 12,18 19,19
2
Lf pico
I A = + = .
O indutor de filtro dever ser projetado para corrente de pico mxima considerando o
fator de crista especificado. Logo, a corrente de pico mxima quando o inversor estiver
alimentando cargas no lineares dado por:
( )( )
3, 92
3 12,18 38, 51
2
Lf pico NL
I A = + = .
Projeto fsico dos indutores de filtro das sadas

Os parmetros de projeto fsico dos indutores do filtro so definidos conforme a Tabela
5.18.
TABELA 5.18 PARMETROS DE PROJETO DO INDUTOR DE FILTRO.
w
K =
2
( )
300 /
f max
J A cm =
( )
0, 3
f max
B T =
O produto das reas obtido substituindo os valores de projeto em (5.6):
6
4 4
( )
280 10 42 13
10 24, 27
0, 7 300 0, 3
e w f
A A cm

= =

.
Da tabela de ncleos em [43], escolhe-se o ncleo de ferrite EE-65/39 com material
IP12

2 2 4 3
7, 623 ; 5, 478 ; 41, 759 ; 17, 36 ; 105,16 ; 4, 4
e w e w e
A cm A cm A A cm MLT cm V cm G cm = = = = = =

Logo, o nmero de espiras dos indutores de filtro obtido pela expresso (5.7):

134
6
4
( )
280 10 42
10 50
0, 30 7, 623
e Lf
N

=
espiras.
A rea da seo de cobre necessria dos condutores calculada aps a substituio dos
valores em (5.10):
2
13
0, 041
300
Cu
S cm = = .
22AWG. O valor do entreferro do ncleo dado por (5.11):
7 2
2
6
4 10 50 7, 623
10 0, 86
280 10
g
l cm
.
Levando-se em considerao o fluxo de borda, substituem-se os valores em (5.13) para
determinao do fator de correo para os indutores de filtro. Assim:
0,86 2 4, 4
1 ln 1, 72
0, 86 7, 62
F

= + =

.
O novo valor do entreferro dos indutores de filtro obtido aps a substituio do
parmetro F na equao (5.12):
7 2
2
6
4 10 50 7, 623 1, 72
10 1, 47
280 10
g
l cm

= =
.
Logo, o entreferro dos indutores de filtro dever ser ajustado em 0,75cm. A Tabela 5.19
apresenta o resumo de projeto fsico dos indutores de filtro L
f1
e L
f2
.
TABELA 5.19 RESUMO DE PROJETO DOS INDUTORES DE FILTRO
Valor da indutncia
1 2
280
f f
L L H =
Referncia do ncleo escolhido 65/ 39 EE IP12
Nmero de espiras
( )
50
e Lf
N = espiras
Entreferro
0, 75
2
g
l
mm

Clculo das perdas aproximadas nos capacitores e indutores de filtro

As perdas nos capacitores de filtro podem ser desprezadas devido ao baixo valor da
resistncia srie equivalente neste tipo de material especificado.

135
No clculo das perdas do indutor ressonante utiliza-se a mesma metodologia e
parmetros do material adotado para os indutores do estgio de entrada. Para se determinar a
perda por conduo calculado o volume de cobre no enrolamento atravs da equao (5.17)
e substitudo o resultado na equao (5.13):
3
( )
50 13 0, 003255 17, 36 36, 73
Cu Lf
V cm = =
6 2
( )
2,11 10 36, 73 300 7, 00
Cu Lf
P W
= = .
As perdas no ncleo do indutor de filtro de sada podem ser determinadas substituindo
os parmetros do ncleo escolhido e a variao mxima da densidade de fluxo magntico para
este indutor utilizando (5.17), em (5.18):
( ) ( )
1,4017
2,3294
3 3
( )
105,16 7, 9292 10 50 10 0, 036 1, 37
ncleo Lf
P W
= = .
Portanto, a perda total em cada indutor de filtro ser de
( ) ( )
7, 00 1, 37 8, 37
Lf Cu Lf ncleo Lf
P P P W = + = + =
A elevao de temperatura nos indutores de filtro pode ser obtida substituindo os
parmetros deste indutor em (5.20), e substituindo o resultado em (5.21). Assim:
( )
( ) 0,55
59, 3
4, 7
105,16
T Lf
C
R
W
= =
( )
8, 37 4, 7 39, 33
N Lf
T C = = .
Portanto, o valor da elevao de temperatura para os indutores de filtro est dentro do
limite esperado.
5.5.1.2 DIMENSIONAMENTO DOS INTERRUPTORES E DIODOS
Determinao dos esforos de corrente e tenso nos interruptores e diodos

Os valores mdio e eficaz das correntes nos interruptores S
3
, S
4
, S
5
e S
6
so calculados
para o pior caso considerando o fator de potncia da carga como sendo unitrio, razo cclica
mxima e a partir das equaes (4.27) e (4.29), respectivamente:
_ ( )
2 12,18 0, 741 1
1 4, 33
2 4
S inv med
I A

= + =

_ ( )
1 4
12,18 0, 741 1 7, 77
2 2 3
S inv ef
I A

= + =

.

136
Os valores mdio e eficaz das correntes nos diodos em antiparalelo D
6
, D
7
, D
8
e D
9
so
calculados para o pior caso quando o fator de potncia na carga for igual a 0,7. Assim, a partir
das equaes (4.33) e (4.35) respectivamente obtm-se:
_ ( )
2 12,18 0, 741 0, 7
1 1, 65
2 4
d inv med
I A

= =

_ ( )
1 4
12,18 0, 741 0, 70 4, 56
2 2 3
d inv ef
I A

= =

.
A tenso reversa mxima a qual os interruptores e respectivos diodos em antiparalelos
sero submetidos determinada por (4.30) ou (4.36):
_ ( )
2 220 440
S inv rm
V V = = .
A especificao dos interruptores juntamente com diodos em antiparalelo so mostradas
na Tabela 5.20. Neste modelo utilizado o interruptor e o diodo se encontram no mesmo
encapsulamento. A escolha desta referncia se deve ao fato que para os inversores no foi
acrescentado um circuito snubber para auxiliar na comutao, tornando necessria a escolha
de um IGBT que proporcionasse baixas perdas em conduo e comutao. O interruptor
utilizado o modelo IRGP35B60PD da srie WARP2 [35] constitui a mais recente tecnologia
de IGBTs comercializada de baixo custo, operando em alta freqncias e com baixas perdas
totais mesmo operando com comutaes desfavorveis.
TABELA 5.20 ESPECIFICAO DOS INTERRUPTORES E DIODOS DOS INVERSORES.
Tipo de interruptor / Diodo IGBT NPT / Ultra rpido
Corrente mdia mxima de coletor
( )
34
C med
I A = @100
o
C
Tenso mxima coletor-emissor 600
CE
V V =
Resistncia trmica juno-cpsula(IGBT)
( )
0, 41 /
o
thjc Si
R C W =
Corrente mdia mxima do diodo
( )
15
D med
I A = @100
o
C
Resistncia trmica juno-cpsula(Diodo)
( )
1, 7 /
o
thjc di
R C W =
Referncia (International Rectifier) IRGP35B60PD

Determinao das perdas por conduo e comutao nos interruptores S
3
, S
4
, S
5
e S
6
Para se determinar as perdas por conduo e comutao nos interruptores e diodos do
inversor, utilizam-se as expresses apresentadas em [16], que correspondem aos modelos

137
exatos de perdas para uma modulao PWM senoidal a dois ou trs nveis. A Tabela 5.21
apresenta os dados coletados no catlogo do IGBT especificado, para utilizao no
equacionamento dos esforos. Na determinao das perdas do inversor ser considerada a
situao mais crtica, que acontece quando o inversor alimenta cargas no lineares com fator
de potncia de 0,7 e fator de crista de 3.
TABELA 5.21 DADOS NOMINAIS DO IGBT IRGP35B60PD.
IGBT (Valores nominais) Diodo (Valores nominais)
Corrente de coletor
60 @25
o
CN
I A C =
Corrente de conduo
40 @25
o
FN
I A C =
Tenso de limiar 0,8
CEO
V V = Tenso de limiar 1
FO
V V =
Tenso de saturao 3
CEN
V V = Queda de tenso 1, 6
FN
V V =
Tempo de subida 11
rN
t ns = Tempo de recuperao 74
rrN
t ns =
Tempo de descida 16
fN
t ns = Carga de recuperao 220
rrN
Q C =

Corrente de recuperao 6, 5
rrN
I A =

As perdas por conduo nos interruptores so determinadas aps a substituio dos
valores em:
2
( ) ( )( ) ( ) ( )( )
1 1
8 3 2 8
i CEN CEO i
Si con Lf pico NL p NL CEO Lf pico NL
CN
M V V M
P I f V I
I

= + + +

(5.33)
( )
17, 69
Si con
P W = .
As perdas durante a entrada de conduo do interruptor so dadas por:

2
( )( )
( )
2
( )( ) ( )( )
( )( )
( )( )
1 2
2 2
8 3
0, 38
0, 28 0, 015
0, 8
0, 05
Lf pico NL
Si on rN c
CN
Lf pico NL Lf pico NL
rrN
CN CN
c
Lf pico NL
Lf pico NL rrN
CN
I
P E t f E
I
I I
Q
I I
f
I
I t
I
= +

+ +

+ +

(5.34)
( )
13, 91
Si on
P W = .
As perdas durante o bloqueio do interruptor so obtidas por:

( )( )
( ) ( )( )
1 1
2
3 24
Lf pico NL
Si off Lf pico NL fN c
CN
I
P E I t f
I

= +

(5.35)

138
( )
1, 81
Si off
P W = .
Portanto, a perda total em cada IGBT dada por:
( ) ( ) ( )
33, 39
Si Si con Si on Si off
P P P P W = + + = .
As perdas por conduo nos diodos em antiparalelo so calculadas por:

2
( ) ( )( ) ( ) ( )( )
1 1
8 3 2 8
i FN FO i
di con Lf pico NL p NL FO Lf pico NL
CN
M V V M
P I f V I
I

= +

(5.36)
( )
4, 86
di con
P W = .
A outra parcela das perdas nos diodos devido comutao podendo determinada
atravs de

2
( )( ) ( )( )
( )
( )( )
( )( )
0, 38
0, 28 0, 015
2
3
0, 8
0, 05
Lf pico NL Lf pico NL
rrN
FN FN
di com c
Lf pico NL
Lf pico NL rrN
FN
I I
Q
I I
E
P f
I
I t
I

+ +

=

+ +

(5.37)
( )
6, 99
di com
P W = .
As perdas totais em cada diodo so calculadas como segue:
4, 86 6, 99 11,85
di
P W = + = .
5.5.1.3 DETERMINAO DO RENDIMENTO TERICO DO INVERSOR
As perdas totais de cada componente do inversor, exceto dos capacitores de filtro C
f1
e
C
f2
pois so desprezadas, e o rendimento terico do mesmo so apresentados na Tabela 5.22.
TABELA 5.22 PERDAS NOS COMPONENTES DO ESTGIO DE SADA E RENDIMENTO TERICO.
Estgio de sada (inversor)
Perdas totais nos interruptores e diodos 197, 68
Sdit
P W =
Perdas nos indutores de filtro 16, 74
Lft
P W =
Perdas totais
( )
214, 42
T CC CA
P W
=
Rendimento torico
( )
92, 40%
T CC CA

Vale ressaltar que este valor de rendimento obtido para o inversor corresponde ao caso
crtico de funcionamento, quando o mesmo estiver operando com cargas no lineares. Quando

139
o inversor estiver operando com carga linear, este apresentar um rendimento prximo de
95%.
5.5.2 PROJETO DO ESTGIO DE CONTROLE
O esquemtico eltrico simplificado do estgio de controle dos inversores apresentado
na Fig. 5.14.

Fig. 5.14 Esquemtico eltrico simplificado do circuito de controle dos inversores.
Conforme pode ser visto na Fig. 5.14, os circuitos de controle de cada brao do inversor
so sincronizados atravs da gerao de uma referncia senoidal pelo microcontrolador. Para
realizar o sincronismo, o microcontrolador recebe a informao do semiciclo da tenso de
entrada e o instante que a tenso de alimentao cruza o zero. Durante a deteco dos dois
sinais, o microcontrolador realiza a interrupo durante a transio ou mudana de estado do
sinal de fase e verifica se esta transio ocorreu em um zero da rede. Aps a confirmao
desta verificao, o microcontrolador inicia a gerao do sinal de referncia. Este processo
repetido a cada ciclo para que a operao do inversor seja sempre sincronizada com a rede.
Os circuitos de controle dos inversores tambm possuem circuitos auxiliares alm dos
reguladores de tenso. Estes so compostos de amplificadores operacionais que condicionam
a amostragem da tenso de sada dos inversores, compensam os nveis CC presentes nas
tenses de sada atravs de dois circuitos integradores, geram o sinal triangular a ser utilizado

140
pelos moduladores PWM e por fim os moduladores PWM que comparam a sada de cada
regulador de tenso e o sinal da portadora triangular.
Todos estes circuitos citados anteriormente encontram-se includos no apndice. A
seguir sero realizados os projetos dos reguladores de tenso. Ressaltando que os projetos de
cada malha dos inversores so anlogos sob pena de comprometer a utilizao da segunda
tenso de sada do inversor.
5.5.2.1.1 CLCULO DA MALHA DE TENSO
As malhas dos reguladores de tenso das sadas dos inversores foram implementadas
atravs de um circuito integrado com dois operacionais de baixo offset. Estes operacionais so
compostos pelos componentes externos R
ip
, R
iz
, C
i
, R
f
e C
f
. Para realizar o projeto dos
reguladores, devem-se adotar alguns parmetros de projeto conforme mostrados na Tabela
5.23.
TABELA 5.23 PARMETROS DE PROJETO DOS REGULADORES DE TENSO.
Tenso de pico da portadora triangular 5
pt
V V =
Ganho do sensor de tenso
3
0, 01057
o
GK =
Carga do inversor operando a vazio
1
10
V
R k =
Tenso de pico da moduladora senoidal 1, 64
ps
V V =

A seguir ser determinando a funo de transferncia de lao aberto da malha de tenso
conforme o diagrama de blocos da Fig. 4.18.
Funo de transferncia da malha de tenso do inversor

vi
(s) do inversor determinada aps a substituio dos
parmetros na equao (4.37). Nesta equao sero desprezadas a resistncia srie equivalente
do capacitor de filtro e a resistncia do indutor filtro.
( )
8 2 7
220
( )
1, 68 10 1, 667 5, 95 10
vi
G s
s s
=
+ +
.
Determinao dos demais parmetros do diagrama de blocos da malha de tenso
O ganho do bloco do modulador PWM dado por:
1 1
0, 2
5
PWM PWM
pt
G G
V
= = = .

141

( )( ) 3
( ) ( )
vi sc inversor vi o PWM
FTLA s G s GK G = .
vi(sc)
(s) so mostrados
na Fig. 5.15.

vi(sc)
(s).

Adotando os critrios recomendados no captulo IV, o regulador deve ser projetado de
FTLA
vi(c)
(s) seja de:
50000
12, 5
4 4
c
cruz cruz
f
f f kHz = = = .
vi(c)
(s)
( )( )
(2 ) 20 log (2 ) (2 ) 46, 88
vi cruz vi sc boost cruz vi cruz
GH f FTLA f GH f db = = .
Adotando os critrios de alocao de plos e zeros da malha de tenso recomendados no
captulo IV, pode-se determinar as freqncias dos mesmos como segue:
1 2
1
1, 23
2
z z
o o
f f kHz
L C
= = =

;
1
0
p
f = ;
2
4 50
p cruz
f f kHz = = .
Para determinar os valores dos componentes que compem o regulador, deve-se
calcular inicialmente os parmetros A
1
e A
2
.
2
2 20
2 2
(2 ) 20 log 58, 76 10 867, 09
H
p
vi cruz
cruz
f
H GH f dB A
f

= + = = =

142
1
2 20
1 2 1
1
20 log 26, 72 10 21, 68
H
p
z
f
H H dB A
f

= = = =

.
Assumindo o valor para o resistor 9,1
iz
R k = , podem-se determinar os demais
componentes atravs das equaes a seguir:
(2 ) 1,072
3
20 20
10 10 270 10 220
v cruz
GC f
vz v vz
R R R k

= = .
Os demais componentes do regulador de tenso podem ser calculados a seguir:
3 3
1
1 1
10
2 2 9,1 10 1, 23 10
i i
iz z
C C nF
R f
= =

( ) ( )
3 1
2 1
21, 68
9,1 10 220
867, 09 21, 68
ip iz ip
A
R R R
A A
= =

2
220 867, 09 180
fz ip fz
R R A R k = =
3
9
3
9,1 10
10 10 820
180 10
iz
f i f
fz
R
C C C pF
R

= =
.
Portanto, a funo de transferncia do regulador de tenso H
vi
( ) ( )
( )
4 3
5
1 1
1,1 10 6, 8 10
( ) ( ) 818,18
4, 7 10
iz i fz f fz
vi vi
ip ip iz
iz ip i
s s
s s R C R C R
H s H s
R s s R R
s s
R R C

+ +

+ +

= =
+ +
+

Logo, a funo de transferncia de lao aberto com o regulador de tenso dada por:
( )( ) 3
( ) ( ) ( )
vi c inversor vi o PWM vi
FTLA s G s GK G H s = .
e da planta so apresentados na Fig. 5.16 para os componentes adotados.

143

vi(c)
(s) e H
vi
(s).
cruzamento da funo de transferncia de lao aberto est situada em torno de 10kHz, um
pouco abaixo do que foi projetado devido utilizao dos valores comerciais de resistores e
capacitores do compensador. A margem de fase ficou em torno de 67, resultado que
caracteriza um sistema bem estvel.
5.5.2.1.2 CIRCUITO GERADOR DAS ONDAS TRIANGULARES
Como pode ser visto no diagrama da Fig. 5.14, o circuito de gerao das ondas
triangulares formado por dois amplificadores operacionais, onde o superior funciona como
comparador e o inferior como integrador. Para calcular os componentes R
31
e R
32
, define-se a
tenso de saturao dos operacionais como sendo de 14
sat
V V = , o resistor
30
12 R k = , o
capacitor
32
1 C nF = , sendo os demais componentes determinados pelas equaes a seguir:
3
31 30 31
14
12 10 47
5
sat
pt
V
R R R k
V
= =
3
31
32 32 3 9 3
30 32
47 10
15
4 12 10 4 1 10 50 10
c
R
R R k
R C f

= =

.
5.6 CONCLUSES
Neste captulo foram realizados os projetos dos conversores CA-CC/CC-CC e CC-CA
que compem o sistema UPS do tipo on-line no isolado proposto. A metodologia de projeto
dos estgios de potncia e controle de cada conversor foi realizada separadamente, para
facilitar melhor o entendimento, se baseando sempre em toda anlise realizada nos captulos
anteriores.

144
Com o objetivo de reduzir o volume total do sistema e melhorar a questo das perdas no
estgio de entrada, foi utilizado um circuito snubber passivo no dissipativo que dever
funcionar para os dois modos de funcionamento do conversor elevador. Para o inversor de
sada, foram especificados interruptores do tipo IGBT de baixas perdas totais, possibilitando a
adoo da mesma freqncia de chaveamento do estgio de entrada sem comprometer
bastante a questo das perdas.
Conforme pde ser visto no captulo, a implementao da estratgia de controle para os
dois estgios se baseou em circuitos analgicos amplamente utilizados no mercado, com
auxlio de um microcontrolador para realizar as funes auxiliares. O esquemtico completo
da implementao prtica deste sistema juntamente com os drivers e fonte auxiliar, est
includo no Apndice.

CAPTULO VI Resultados de Simulao e Experimentais
145
CAPTULO VI
RESULTADOS DE SIMULAO E EXPERIMENTAIS
6.1 INTRODUO
O presente captulo tem como objetivo apresentar os resultados de simulao e
experimentais para os estgios de entrada e sada que compem o sistema UPS on-line no
isolado projetado no Captulo V.
Os resultados de simulao foram obtidos para cada estgio separadamente, atravs do
software ORCAD
TM
. Isto foi realizado devido ao grande nmero de componentes no circuito
simulado completo em malha fechada, tornando-se invivel a execuo da simulao. O
circuito simulado baseado no esquemtico completo implementado em laboratrio conforme
mostrado no Apndice.
Os resultados experimentais coletados contemplam o funcionamento completo do
sistema UPS on-line, operando nos dois modos de operao e com situaes de carga lineares
e no-lineares alimentadas nas duas tenses de sada disponveis pelo sistema. Durante o
decorrer dos resultados experimentais sero apresentadas as curvas de regulao da tenso de
sada, rendimento e fator de potncia.
esperado ao final do captulo que a metodologia de projeto e anlise terica
apresentada nos captulos anteriores seja validada, de forma que neste projeto sejam
futuramente agregadas as funcionalidades completas de sistemas UPS comercializados no
mercado que so: o carregador de baterias, bypass, circuitos de proteo e superviso.
6.2 RESULTADOS DE SIMULAO
Os resultados de simulao so divididos em duas sees sendo uma para cada estgio
do sistema. A seguir sero apresentados os resultados para o conversor boost.
6.2.1 SIMULAO DO CONVERSOR ELEVADOR
Modo rede

A Fig. 6.1 apresenta as formas de onda de tenso e corrente na fonte de alimentao
para um ciclo completo da rede, tenso nominal e carga nominal. Verifica-se atravs da

146
mesma que o conversor de entrada opera com alto fator de potncia e baixa distoro
harmnica.

Fig. 6.1 Tenso e corrente de entrada.
Conforme pode ser visto na Fig. 6.2, devido ondulao de corrente ter sido
especificada para um patamar bem inferior no modo rede, a ondulao de corrente resultante
mnima contribuindo para uma taxa de distoro harmnica total menor que 5%.
A Fig. 6.2 mostra o espectro harmnico da corrente de entrada obtida para a forma de
onda mostrada na Fig. 6.1.

Fig. 6.2 Espectro harmnico da corrente de entrada.
A Fig. 6.3 mostra as formas de onda das tenses e correntes no interruptor S
1
e diodo D
2

para dois ciclos de chaveamento, com o conversor operando a plena carga.

147

Fig. 6.3 Tenso e corrente no interruptor S
1
e diodo D
2
.
A Fig. 6.4 mostra as formas de onda das tenses e correntes para o interruptor S
2
e
diodo D
5
para a mesma situao de carga da figura anterior.

2
e diodo D
5
.
As Figuras 6.5(a) e 6.5(b) mostram os detalhes dos instantes de entrada em conduo e
bloqueio dos interruptores S
1
e S
2
respectivamente. Conforme pode ser observado, a
caracterstica de entrada de conduo uma comutao quase ZCS, enquanto que durante o
bloqueio se trata de uma comutao quase ZVS, proporcionando ao conversor uma
minimizao das perdas relacionadas com as comutaes.

148

Fig. 6.5 Detalhe da entrada em conduo e bloqueio dos interruptores: (a) S
1
, (b) S
2
.
Na Fig. 6.6 so mostradas as formas de onda das tenses nos dois capacitores do
barramento CC. Pode-se verificar que as tenses possuem a ondulao especificada e esto
reguladas em torno do valor mdio da tenso em cada capacitor igual a 220V.

Fig. 6.6 Tenses em cada sada no barramento CC.
Modo bateria

A Fig. 6.7 apresenta as formas de onda de tenso e corrente na bateria para dois ciclos
completos das tenses de sada do barramento CC. Nesta simulao, a tenso do banco de
baterias est no limite (tenso de corte) e o conversor est alimentando carga nominal.

149

Fig. 6.7 Tenso e corrente na bateria para o estado mais crtico.
As Figs. 6.8(a) e (b) apresenta as ondulaes das correntes drenadas pelo banco de
baterias nas mesmas condies de operao da Fig. 6.7 e durante a carga plena do banco.
Conforme pode ser observado, as simulaes corresponderam anlise do Captulo V.

Fig. 6.8 Detalhe da ondulao de corrente durante duas situaes de tenso nas baterias.
A Fig. 6.9 mostra as formas de onda das tenses e correntes no interruptor S
1
e diodo D
2

para dois ciclos de chaveamento, com o banco de baterias com tenso plena e carga nominal.

150

1
e diodo D
2
.
A Fig. 6.10 mostra as formas de onda das tenses e correntes para o interruptor S
2
e
diodo D
5
para a mesma situao de carga da figura anterior.

2
e diodo D
5
.
As Figuras 6.11(a) e 6.11(b) mostram os detalhes dos instantes de entrada em conduo
e bloqueio dos interruptores S
1
e S
2
respectivamente. Verifica-se que o circuito snubber
continua funcionando bem mesmo com um nvel de corrente mais baixo que no modo rede.

151

Fig. 6.11 Detalhe da entrada em conduo e bloqueio dos interruptores: (a) S
2
, (b) S
1
.
Na Fig. 6.12 so mostradas as formas de onda das tenses nos dois capacitores do
barramento CC, apresentando a mesma ondulao que na Fig. 6.7 do modo rede.

Fig. 6.12 Tenses em cada sada no barramento CC.
6.2.2 SIMULAO DO INVERSOR
Na apresentao dos resultados de simulao e experimentais para o inversor, a conexo
da carga segue o esquemtico de ligao da Fig. 5.13 e Fig. A2 do Apndice A.

152
Carga linear

A Fig. 6.13 apresenta as formas de onda das tenses e correntes nas sadas de cada
brao do inversor. Cada sada est fornecendo 100% de carga linear com tenso eficaz de
110V totalizando 1300W por sada. Na Fig. 6.13 as correntes esto multiplicadas por 5.

Fig. 6.13 Tenses e correntes(x5) em cada sada do inversor.
A Fig. 6.14 apresenta a forma de onda da tenso e corrente na sada composta pela
associao dos dois braos do inversor, totalizando 2600W para uma carga resistiva sendo
alimentada com a tenso eficaz de 220V.

Fig. 6.14 Tenso e corrente(x5) na sada do inversor alimentada com 220V.
Conforme pde ser visto nas Figs. 6.13 e 6.14, as tenses de sada para cada tipo de
ligao da carga na sada apresentam um contedo harmnico bem reduzido, restando analisar
para a situao de carga no linear, a qual constitui grande parte das cargas conectadas este
tipo de equipamento.

153
Carga no linear

Foram realizadas duas simulaes para a caracterstica de carga do tipo no linear,
correspondendo aos mesmos componentes utilizados durante os experimentos prticos. O
circuito da carga no linear ensaiada est mostrado na Fig. 6.15, juntamente com os
parmetros utilizados para cada forma de ligao na sada do inversor (110V ou 220V).

Fig. 6.15 Esquemtico da carga no linear e parmetros dos componentes simulados e ensaiados.
A Fig. 6.16 mostra as formas de onda das tenses e correntes nas sadas dos inversores
para a condio de carga no linear, sendo alimentada com 110V e com uma potncia
aparente de 1300VA (f
p
=0,7) por sada. Na Fig. 6.16 as correntes esto multiplicadas por 2.

Fig. 6.16 Tenses e correntes(x2) em cada sada do inversor.
A Fig. 6.17 apresenta a forma de onda da tenso e corrente na sada para uma carga no
linear conectada somente na sada de 220V, totalizando a potncia de 2600VA, f
p
=0,7 e
Fc=3. Na Fig. 6.17 as correntes se encontram multiplicadas por 5.
Ligao da carga
Parmetro
110V 220V
L
d

180 H 180 H
C
d

2200 F 3300 F
R
d

30, 35 61, 54

154

Fig. 6.17 Tenso e corrente(x5) na sada do inversor com carga no linear alimentada com 220V.
Atravs da simulao obteve-se o comportamento das tenses de sada do inversor de
acordo com o tipo de ligao da carga e caracterstica da mesma. Conforme pde ser
observado, a tenso de sada apresentou uma baixa distoro harmnica mesmo na situao de
carga no linear. Isto comprova que o filtro de sada est funcionando corretamente, restando
visualizar os resultados prticos para confirmar sua atuao. A Fig. 6.18 apresenta uma
comparao entre os contedos harmnicos para as duas situaes de cargas no lineares.

Fig. 6.18 Espectro harmnico da tenso de sada para as duas formas de conexo da carga no linear.
6.3 RESULTADOS EXPERIMENTAIS
O prottipo de 2,6KVA montado no grupo de processamento de energia e controle -
GPEC do departamento de engenharia eltrica da UFC apresentado nas Figs. 6.19 e 6.20.

155

Fig. 6.19 Vista geral do prottipo montado no laboratrio.

Fig. 6.20 Vista geral do prottipo montado no laboratrio.
O diagrama esquemtico completo deste prottipo com o circuito de potncia, controle,
fonte auxiliar e drivers se encontram no Apndice.

156
6.3.1 AQUISIES PARA O MODO REDE
Os resultados experimentais para o modo rede so divididos para as situaes de cargas
ligadas nas sadas de 110V (1300VA por sada) e outra ligada na sada total de 220V
(2600VA). Para as duas formas de conexes e respectivos valores eficazes das tenses de
sada foram testadas cargas lineares e no lineares.
6.3.1.1 CARGAS LINEARES CONECTADAS NAS SADAS DE 110V
A Fig. 6.21 apresenta as formas de onda da tenso e corrente na entrada do sistema
UPS. Nas formas de onda apresentadas na Fig. 6.21 observa-se que a corrente drenada segue a
forma de onda da tenso de alimentao.

Fig. 6.21 Tenso e corrente de entrada: 1) 20A/div; 2) 50V/div; 2ms/div.
Constatou-se atravs da anlise harmnica da Fig. 6.21 utilizando o software Wavestar

que o fator de potncia desta forma de onda foi igual a 0,997.
A figura seguinte mostra as tenses em cada capacitor do barramento CC. Verifica-se
que as mesmas esto balanceadas e nos valores projetados.

157

Fig. 6.22 Tenses nos capacitores do barramento CC: 1, 2) 100V/div; 5ms/div.
A Fig. 6.23 apresenta as formas de onda das tenses e correntes em cada sada do
inversor do sistema UPS.

Fig. 6.23 Tenses e correntes nas sadas: 1, 3) 20A/div; 2, 4) 100V/div; 2ms/div.
As Figs. 6.24 e 6.25 mostram as formas de onda da tenso do barramento CC e tenso e
corrente na sada 1 do inversor, durante a aplicao de um degrau de carga nas duas sadas de
20% a 100% da carga nominal e retirada de cargas na mesma proporo respectivamente.

158

Fig. 6.24 Tenso total no barramento CC, tenso e corrente na sada 1 durante a aplicao de um degrau de
carga nas duas sadas de 20% a 100% da carga total: 1) 200V/div; 2) 20A/div; 3) 100V/div; 100ms/div.

Fig. 6.25 Tenso no barramento CC, tenso e corrente na sada 1 durante a retirada de carga nas duas sadas
de 100% a 20% da carga total: 1) 200V/div; 2) 20A/div; 3) 100V/div; 100ms/div.
Durante a aplicao do degrau de carga mostrado na Fig. 6.24, o barramento CC alcana
um nvel mnimo de 300V
cc
, comprometendo em cerca 8% do valor eficaz da tenso nominal
de cada sada durante 8 ciclos. Esta uma faixa aceitvel conforme as curvas de tolerncia de
tenso denominadas de CBEMA (Computer Business Equipment Manufactures Association),
que representam a suportabilidade de computadores em termos da magnitude e durao dos
distrbios de tenso. Tambm pode ser observado nas Figs. 6.24 e 6.25 que a malha de tenso
do retificador possui uma dinmica muito lenta, no entanto no afeta de forma significativa a
qualidade da tenso fornecida para a carga durante estes tipos de transitrios.

159
6.3.1.2 CARGA LINEAR CONECTADA NA SADA DE 220V
A Fig. 6.26 apresenta as formas de onda da tenso e corrente na entrada do sistema UPS
durante o ensaio com a carga linear conectada na sada de 220V.

Fig. 6.26 Tenso e corrente de entrada: 1) 50V/div; 2) 20A/div ; 2ms/div.
A Fig. 6.27 mostra uma comparao entre o contedo harmnico da corrente
apresentada na Fig. 6.26 e os valores permitidos pela norma IEC61000-3-2 [48], a qual
abrange os equipamentos com corrente eficaz de fase maior que 16A. Conforme pode ser
observado na Fig. 6.27, esta norma ainda muito flexvel quanto poluio harmnica dos
equipamentos, o que faz com que o sistema desenvolvido esteja bem abaixo dos limites
estabelecidos pela norma.

Fig. 6.27 Anlise harmnica da corrente drenada na entrada e contedo harmnico permitido pela norma
IEC61000-3-2.

160
A Fig. 6.28 apresenta as tenses em cada capacitor do barramento CC. Verifica-se que
as mesmas esto balanceadas e nos valores projetados mesmo para esta situao de carga.

A Fig. 6.29 apresenta a forma de onda da tenso e corrente na sada 12 do inversor da
UPS, conforme o diagrama esquemtico de ligao das cargas mostrado na Fig. A2 do
Apndice.

Fig. 6.29 Tenso e corrente na sada: 1) 10A/div; 2) 100V/div; 2ms/div.
A Fig. 6.30 mostra as formas de onda da tenso do barramento CC, tenso e corrente na
sada 12 do inversor durante a aplicao de um degrau de 20% a 100% da carga nominal.

161

Fig. 6.30 Tenso total no barramento CC, tenso e corrente na sada 12 durante a aplicao de um degrau de
20% a 100% da carga nominal: 1) 20A/div; 2) 200V/div; 3) 200V/div; 100ms/div.
Verifica-se que a dinmica para este tipo de conexo de carga apresenta o mesmo
comportamento para as cargas ligadas em 110V, apresentando uma diminuio de 8% da
tenso eficaz de sada(220V) durante aproximadamente 8 ciclos da tenso de sada.
A prxima figura apresenta as formas de onda da tenso no barramento CC e tenso e
corrente na sada 12 no instante de retirada de 100% para 20% da carga nominal.

Fig. 6.31 Tenso total no barramento CC, tenso e corrente na sada 12 durante a retirada de 100% para 20%
da carga nominal: 1) 200V/div; 2) 200V/div; 3) 20A/div; 100ms/div.
Pode-se perceber atravs das formas de ondas apresentadas que a carga no percebe
qualquer alterao da tenso do barramento CC neste instante. Outro detalhe que a tenso no
barramento CC alcana os limites mximos dos componentes, o que no recomendvel

162
porm como na retirada de carga a corrente em todos os estgios diminuda, a tolerncia dos
componentes a este tipo de transitrio o mesmo de sua especificao mxima.
6.3.1.3 RENDIMENTO E REGULAO DA UPS OPERANDO COM CARGAS
LINEARES NAS SADAS
Para os experimentos realizados nas sees anteriores, no qual o sistema UPS fornece
energia para cargas do tipo lineares de acordo a forma de conexo das mesmas (110V/220V),
foram levantadas as curvas de regulao da tenso de sada, variao do fator de potncia da
entrada e rendimento sendo todos os parmetros em funo da potncia de sada.
A Fig. 6.32 apresenta as curvas de rendimento e fator de potncia em funo da
potncia de sada para cada tipo de ligao das cargas.

Fig. 6.32 Curvas de rendimento e fator de potncia da entrada em funo da potncia de sada.
A Fig. 6.32 mostra que o sistema UPS desenvolvido apresentou para as cargas ligadas
em 110V um rendimento final igual a 89,2%, enquanto que para as cargas ligadas em 220V o
mesmo foi igual a 88,5%. De qualquer forma o rendimento foi satisfatrio comparado s
estruturas semelhantes apresentadas no Captulo I, que operam com uma freqncia de
comutao 2,8 vezes mais baixa e potncias 3 vezes menores, o que diminui bastante a
questo das perdas por conduo que ainda comprometem bastante as perdas no conjunto.
A Fig. 6.33 apresenta as curvas de regulao das tenses de sada desde a excurso de
12% a 100% da carga nominal de acordo com a forma de ligao da carga(110V/220V).

163

Fig. 6.33 Curvas de regulao das tenses de sada em funo da potncia de sada.
A Fig. 6.33 demonstra uma boa regulao do sistema para as duas formas de ligao da
carga, onde para toda faixa de potncia nas tenses das sadas com cargas em 110V as tenses
variam no mximo 0,5V (<1%), enquanto que na carga alimentada com 220V a tenso varia
1,2V (<1%).
6.3.1.4 CARGAS NO LINEARES CONECTADAS NAS SADAS DE 110V
A Fig. 6.34 apresenta as formas de onda da tenso e corrente na entrada do sistema UPS
durante o ensaio com cargas do tipo no lineares, conectadas nas sadas de 110V e de acordo
com a configurao apresentada na Fig. 6.15.

Fig. 6.32 Tenso e corrente de entrada: 1) 50V/div; 2) 20A/div; 2ms/div.

164
Conforme pde ser observado na Fig. 6.32, as formas de onda apresentam o mesmo
comportamento que para as cargas lineares, no interferindo no funcionamento do estgio de
entrada. Tambm pode ser visto que o valor eficaz da corrente de entrada para esta situao
diminudo, devido carga no linear apresentar um fator de potncia mximo de 0,7. O que
significa que a potncia ativa total da carga no linear igual a 1820W. Com efeito, devido ao
estgio de entrada s processar potncia ativa, pois o mesmo funciona com o fator de potncia
prximo a unidade, a potncia reativa fornecida para a carga no linear proveniente do
barramento CC totalizando 2600VA.
A Fig. 6.33 mostra a anlise do contedo harmnico da corrente apresentada na Fig.
6.32 e os valores permitidos pela norma IEC61000-3-2 [48]. Pode-se notar que para esta
potncia ativa reduzida fornecida pelo estgio de entrada, o sistema est em conformidade
com a norma.

Fig. 6.33 Anlise harmnica da corrente drenada na entrada, para a situao de cargas no lineares
conectadas nas sadas de 110V e contedo harmnico permitido pela norma IEC61000-3-2.
A prxima figura mostra o comportamento das tenses do barramento CC para esta
nova situao de carga. Verifica-se uma pequena diferena quase imperceptvel nas tenses
dos capacitores, entretanto no interferem no funcionamento do sistema.

165

A Fig. 6.35 apresenta as formas de onda das tenses e correntes em cada sada do
inversor do sistema UPS. Pode-se observar que as correntes nas cargas apresentam valores de
pico prximos a 40A. Verifica-se tambm que as tenses de sada apresentam uma baixa taxa
de distoro harmnica.

A prxima figura apresenta o grfico do contedo harmnico da tenso na sada 1.
Conforme pode ser visto, o resultado prximo ao resultado apresentado na Fig. 6.18,
comprovando a eficcia dos filtros LC das sadas dos inversores.

166

Fig. 6.36 Anlise harmnica da tenso na sada 1, para a situao de cargas no lineares conectadas nas sadas
de 110V.
6.3.1.5 CARGA NO LINEAR CONECTADA NA SADA DE 220V
A Fig. 6.37(a) apresenta as formas de onda da tenso e corrente na entrada do sistema
UPS durante o ensaio com carga do tipo no linear, conectada na sada de 220V e com a
configurao apresentada na Fig. 6.15. Verifica-se que o sistema apresenta o mesmo
comportamento, quando o inversor est fornecendo energia para cargas no lineares nas
sadas de 110V. A Fig. 6.37(b) apresenta a anlise harmnica da corrente de entrada da Fig.
6.37(a), em conformidade com a norma IEC61000-3-2.

Fig. 6.37 (a) Tenso e corrente de entrada: 1) 50V/div; 2) 20A/div; 2ms/div . (b) Anlise harmnica da corrente
drenada na entrada, para a situao de carga no linear conectada ns sada de 220V e contedo harmnico
permitido pela norma IEC61000-3-2.
As Figs. 6.38(a) e 6.38(b) mostram as tenses nos capacitores do barramento CC e as
respectivas ondulaes de tenso em cada um, respectivamente.

167

Fig. 6.38 (a) Tenses nos capacitores do barramento CC: 1, 2) 100V/div; 5ms/div. (b) Detalhe da ondulao nos
capacitores do barramento CC: 1, 2) 10V/div; 5ms/div.
A Fig. 6.39(a) apresenta as formas de onda da tenso e corrente na sada do sistema
UPS. O sistema apresenta o mesmo comportamento que acontece quando as cargas no
lineares so ligadas nas sadas de 110V. Conforme pode ser visto na Fig. 6.39(b), o contedo
harmnico da tenso de sada bem reduzido.

Fig. 6.39 (a) Tenso e corrente na sada 12: 1) 20A/div; 2) 100V/div; 2ms/div. (b) Anlise harmnica da tenso
na sada 12, para a situao de carga no linear conectada na sada de 220V.

NO LINEARES NAS SADAS
Conforme os experimentos realizados nas sees anteriores com cargas no lineares,
foram levantadas as curvas de regulao da tenso de sada, variao do fator de potncia da
entrada e rendimento sendo todos os parmetros em funo da potncia de sada.

168
A Fig. 6.40 apresenta as curvas de rendimento, fator de potncia de entrada e regulao
das tenses em cada sada, para a caracterstica de carga apresentada na seo 6.3.1.4. em
funo da potncia de sada.

Fig. 6.40 Curvas de rendimento, fator de potncia e regulao das tenses de sada em funo da potncia de
sada.
A Fig. 6.41 mostra as curvas com os mesmos parmetros apresentados na Fig. 6.40,
levantados para a caracterstica de carga na sada realizada na seo 6.3.1.5.

Fig. 6.41 Curvas de rendimento, fator de potncia e regulao da tenso de sada em funo da potncia de
sada.
De acordo com as curvas mostradas nas Figs. 6.40 e 6.41, verifica-se que o sistema UPS
possui um rendimento mais baixo para cargas no lineares. Isto se deve ao fato do aumento de
circulao de reativos no inversor, provocando mais perdas principalmente nos diodos em
antiparalelo e na comutao dos interruptores. Na literatura pesquisada nenhum artigo
apresenta a performance para cargas no lineares. Nos catlogos de fabricantes de sistemas
UPS, o rendimento apresentado sempre para carga linear.

169
6.3.2 AQUISIES PARA O MODO BATERIA
Os resultados experimentais para o modo bateria so divididos da mesma forma que
realizado para o modo rede. No entanto, sero mostradas as formas de onda referentes
operao somente com carga no linear. Vale ressaltar que as curvas de rendimento e
regulao contemplam a operao com carga linear.
6.3.2.1 CARGAS NO LINEARES CONECTADAS NAS SADAS DE 110V
A Fig. 6.42(a) mostra a tenso e corrente no banco de baterias para uma situao crtica,
que ocorre quando a tenso do banco de baterias est na tenso de corte. A caracterstica de
carga utilizada possui as mesmas configuraes para o ensaio no modo rede, com as cargas
no lineares conectadas nas sadas de 110V. Pode-se observar que a corrente possui um
formato recomendado para um prolongamento de sua vida til. Verifica-se na Fig. 6.42(b) que
a ondulao de corrente nas baterias fica em torno de 15%, valor esperado j que a potncia
ativa fornecida pelo estgio de entrada de 2kW.

Fig. 6.42 (a) Tenso e corrente na bateria: 1) 20A/div; 2) 50V/div; 4ms/div. (b) Detalhe da ondulao da
corrente drenada: 1) 1A/div; 10s/div.
A Fig. 6.43 apresenta as tenses nos capacitores do barramento CC. Assim como
acontece quando o sistema alimentado com a rede eltrica, as tenses nos capacitores do
barramento CC so balanceadas.

170

A Fig. 6.44 apresenta as formas de onda das tenses e correntes nas sadas do inversor
do sistema UPS. Da mesma forma que acontece para o modo rede, as tenses esto nos seus
valores de projeto e com o contedo harmnico reduzido, mesmo para esta situao de cargas
no lineares.

6.3.2.2 CARGA NO LINEAR CONECTADA NA SADA DE 220V
Durante este ensaio no modo bateria, a carga utilizada do tipo no linear, conectada na
sada de 220V e com a configurao apresentada na Fig. 6.15. A Fig. 6.45(a) mostra a tenso
e corrente no banco de baterias, quando a tenso do banco de baterias est na tenso nominal
do banco, em torno de 132V. Conforme pode ser observado nesta figura, a corrente apresenta

171
o mesmo formato do ensaio anterior. Verifica-se na Fig. 6.45(b) que a ondulao de corrente
nas baterias fica em torno de 18%, um valor acima do especificado. Vale ressaltar que a
potncia ativa fornecida pelo estgio de entrada de 1,8kW, e a potncia ativa da carga no
linear de 1,5kW, valor abaixo da potncia ativa nominal de sada que o sistema foi projetado
de 2,6kVA. Como o valor de corrente e potncia fornecida inferior ao nominal, resulta numa
ondulao de corrente superior.

Fig. 6.45 (a) Tenso e corrente na bateria: 1) 50V/div; 2) 20A/div; 2ms/div. (b) Detalhe da ondulao da
corrente drenada: 1) 1A/div; 10s/div.
A Fig. 6.46 apresenta a forma de onda da tenso e corrente na sada do sistema UPS. Da
mesma forma que acontece para a outra caracterstica de carga, a tenso se encontra em seus
valores de projeto e com o contedo harmnico reduzido.

Fig. 6.46 Tenso e corrente na sada 12: 1) 20A/div; 2) 100V/div; 2ms/div.

172
LINEARES NAS SADAS
Apesar de no terem sido apresentadas as formas de onda para os experimentos
realizados no modo bateria com cargas resistivas, foram realizados os testes de rendimento e
regulao da tenso de sada da estrutura para este modo de operao, de acordo com a forma
de conexo da carga resistiva (110V/220V).
A Fig. 6.47 apresenta as curvas de rendimento em funo da potncia de sada, para
cada tipo de ligao das cargas. Observa-se que o conversor atinge um rendimento final, a
80% da carga nominal no modo bateria, em torno de 87% para as duas situaes de carga, que
pode ser melhorado caso seja empregado no estgio de entrada interruptores IGBTs com
menor tenso de saturao V
CE
.

Fig. 6.47 Curvas de rendimento para o modo bateria em funo da potncia de sada.
De qualquer forma o rendimento foi satisfatrio comparado s estruturas semelhantes
apresentadas no Captulo I, que apresentam rendimento durante o modo bateria em torno de
86%. Lembrando que estas estruturas apresentadas na literatura operam com uma freqncia
de comutao 2,8 vezes mais baixas.
A Fig. 6.48 apresenta as curvas de regulao das tenses de sada desde a excurso de
12% a 80% da carga nominal de acordo com a forma de ligao da carga (110V/220V).

173

Fig. 6.48 Curvas de regulao das tenses de sada em funo da potncia de sada.
A Fig. 6.48 demonstra uma boa regulao do sistema para este modo de operao, para
as duas formas de ligao da carga, onde para toda faixa de potncia nas tenses das sadas
com cargas em 110V as tenses variam no mximo 0,2V (<1%), enquanto que na carga
alimentada com 220V a tenso varia 0,80V (<1%).
NO LINEARES NAS SADAS
Conforme o experimento realizado nas sees 6.3.2.1 e 6.3.2.2, que apresentam os
resultados durante a operao no modo bateria com cargas no lineares ligadas em 110V e
220V respectivamente, foram levantadas as curvas de regulao da tenso de sada e
rendimento sendo todos os parmetros em funo da potncia de sada.
A Fig. 6.49 apresenta as curvas de rendimento e regulao das tenses de sada, para a
caracterstica de carga apresentada na seo 6.3.2.1, em funo da potncia de sada.

Fig. 6.49 Curvas de rendimento e regulao das tenses de sada em funo da potncia de sada.

174
A Fig. 6.50 apresenta as curvas com os mesmos parmetros analisados na Fig. 6.49,
levantados para a caracterstica de carga na sada realizada na seo 6.3.2.2.

Fig. 6.50 Curvas de rendimento e regulao da tenso de sada em funo da potncia de sada.
Pde-se notar que o rendimento para o modo bateria com cargas no lineares bastante
comprometido, conforme ocorreu tambm no ensaio para cargas no lineares no modo rede.
Vale ressaltar que nenhuma literatura pesquisada apresenta este tipo de anlise para o modo
bateria, constituindo um importante parmetro a ser discutido, visto que na comercializao
destes equipamentos, os fabricantes no informam se o rendimento da estrutura foi obtido
para cargas lineares ou no lineares.
6.4 CONCLUSES
Neste captulo foram apresentados os resultados de simulao e experimentais do
sistema UPS on-line no isolado de acordo com o projeto realizado no captulo anterior.
Foram realizados testes para os dois modos de operao do sistema, contemplando as duas
formas de conexo das cargas na sada, e para caractersticas de cargas do tipo lineares e no
lineares. Vale ressaltar que o sistema pode operar com outros tipos de conexo da carga, ou
seja, com algumas cargas ligadas em 110V e outras cargas ligadas em 220V. No entanto
importante enfatizar que deve ser respeitado o limite de potncia de cada sada, para que o
sistema no ultrapasse seus limites nominais.
Devido a limitaes de equipamentos, no foi possvel a aquisio das formas de onda
experimentais da comutao dos interruptores, no permitindo a comprovao prtica que o
circuito snubber esteja funcionando. No entanto, pode-se tirar uma concluso atravs das
curvas de rendimento do sistema que o mesmo est funcionando, pois o sistema obteve um
rendimento maior que os sistemas apresentados na literatura em [15], mesmo operando com
dois braos de inversores e numa faixa de freqncia bem superior.

175
Os resultados demonstraram que o sistema opera com fator de potncia unitrio, drena
uma corrente com baixa ondulao do banco de baterias, possibilitando um aumento da vida
til das mesmas e por fim fornece uma tenso senoidal nas sadas com uma taxa de distoro
harmnica inferior a 3% para cargas no lineares.

Concluso Geral
176
CONCLUSO GERAL
Neste trabalho foi apresentado o estudo terico e prtico dos conversores que compem
uma nova topologia de sistema UPS on-line no isolada, com fator de potncia unitrio, alto
rendimento e que propicia a operao com tenses de 110V/220V tanto no estgio de entrada
quanto no de sada, sem perder as funcionalidades do modo bypass. Este sistema composto
por um conversor a trs nveis no estgio de entrada e um inversor duplo meia ponte no
estgio de sada. Ambos os conversores operam numa freqncia de chaveamento dos
interruptores acima dos sistemas UPS comercializados no mercado, propiciando um menor
volume e peso total do equipamento comparado a topologias que possuem as mesmas
caractersticas.
No captulo I realizou-se uma reviso bibliogrfica de sistemas UPS on-line no
isolados propostos na literatura, e as seguintes concluses puderam ser tiradas:
Constatou-se que as topologias de sistemas UPS do tipo on-line no isoladas
propostas na literatura, se baseiam em estruturas compostas por um conversor
dobrador de tenso no estgio de entrada e um inversor meia ponte na sada. Logo, a
tenso total de cada sada do barramento CC dever ser maior que o valor de pico
mximo da tenso de entrada. Verificou-se com isso que este tipo de topologia no
vivel para operao com tenses eficazes em torno de 220V na entrada, sob pena
de acrescer bastante a questo dos custos totais do sistema.
Para a concepo da topologia de UPS on-line no isolada com duas tenses na
entrada e sada a ser estudada, foi utilizado um autotransformador no estgio de
entrada, possibilitando que o conversor de entrada opere sempre com a tenso de
110V e um inversor duplo meia ponte na sada, que fornece duas tenses distintas de
acordo com a tenso de alimentao do conversor de entrada. Isto possibilitar a
operao do circuito bypass, mesmo sem isolamento para qualquer tenso de entrada
e sada, consequentemente solucionando o problema dos estgios de entrada das
topologias com caractersticas de dobradores de tenso quando alimentadas em
220V.
Os conversores escolhidos para constituir o sistema UPS proposto se baseiam no
retificador monofsico a trs nveis e no inversor meia ponte, os quais possuem
caractersticas relevantes que os qualificam para esta aplicao tais como: robustez,

Concluso Geral
177
tenso de bloqueio reduzida dos interruptores do boost, menor quantidade de
interruptores ativos e menores perdas por conduo.
No captulo II realizou-se uma anlise detalhada do estgio de entrada composto pelo
conversor CA-CC/CC-CC a trs nveis, nos seus dois modos de operao e as seguintes
concluses foram obtidas:
Obteve-se toda a anlise qualitativa do conversor a trs nveis operando no modo
bateria e no modo rede. Constatou-se que do ponto de vista de operao do
conversor a trs nveis, o mesmo apresenta um comportamento semelhante a dois
conversores boost convencionais operando em semiciclos distintos da tenso de
alimentao.
Todo equacionamento para os dois modos de operao do conversor a trs nveis foi
obtido atravs da anlise quantitativa, onde foram realizados estudos quanto
operao do conversor em regime permanente, determinao das expresses para o
clculo dos elementos armazenadores de energia (indutor e capacitores) e esforos
de tenso e corrente nos semicondutores e elementos passivos.
No captulo III realizou-se um estudo sobre a tcnica de controle unificada e
modelagem dinmica do conversor CA-CC/CC-CC a trs nveis. As seguintes concluses
puderam ser tiradas:
Apresentou-se a estratgia de controle unificada para os dois modos de operao do
estgio de entrada, baseada no emprego da tcnica de controle modo corrente mdia.
Esta estratgia de controle possibilitar a utilizao da mesma malha de controle
para ambos os modos de operao do conversor.
Levantaram-se as funes de transferncia das plantas das malhas de corrente e
tenso do conversor a trs nveis, mostrando os respectivos controladores e os
critrios de alocao dos plos, zeros e freqncias de cruzamento das funes de
transferncia de lao aberto de cada malha. Apresentou-se o princpio de
funcionamento da malha de balanceamento e o respectivo controlador.
Apresentou-se na forma de um diagrama esquemtico e de blocos toda interao
existente entre as malhas de controle.
No captulo IV realizou-se uma anlise detalhada do estgio de sada composto pelo
inversor duplo meia ponte. As seguintes concluses foram obtidas:

Concluso Geral
178
Obteve-se toda a anlise de operao do inversor duplo meia ponte, incluindo a
anlise quantitativa, o clculo do filtro de sada do tipo LC, clculo dos esforos de
tenso e corrente nos semicondutores e elementos passivos, determinao das
funes de transferncia da planta e do regulador, e por fim apresenta-se o diagrama
de bloco do circuito de controle dos inversores.
Constatou-se que do ponto de vista de operao, o inversor duplo meia ponte
funciona como duas sadas do tipo meia ponte independentes, com modelagem
dinmica iguais e estratgia de operao sincronizada para obteno da terceira
sada do inversor com o dobro do valor eficaz da tenso de cada sada independente.
No captulo V realizaram-se os projetos do conversor boost e inversor, com potncia
total de sada de 2,6kVA, abordando o procedimento completo para determinao de todos os
componentes dos estgios de potncia e controle. As seguintes concluses foram tiradas:
Para facilitar melhor o entendimento, a metodologia de projeto dos estgios de
potncia e controle de cada conversor foi realizada separadamente, de acordo com a
anlise realizada no decorrer dos captulos.
Apresentou-se o circuito snubber passivo no dissipativo que foi projetado e
utilizado no conversor do estgio de entrada, possibilitando a adoo de uma
freqncia de comutao mais elevada sem comprometer bastante a questo das
perdas provocadas pela comutao. Verifica-se que o mesmo funciona para os dois
modos de operao do conversor a trs nveis.
Constatou-se que a implementao da estratgia de controle nos dois estgios
realizada a partir de CIs amplamente utilizados no mercado, com auxlio de um
microcontrolador para realizar as funes auxiliares.
No captulo VI apresentaram-se os resultados de simulao e experimentais de um
prottipo de 2,6kVA montado no laboratrio. As seguintes concluses foram tiradas:
Os resultados obtidos na prtica condizem com os obtidos via simulao.
Constatou-se atravs das curvas de rendimento que o circuito snubber est
funcionando adequadamente, pois o sistema obteve um rendimento maior que
sistemas apresentados na literatura em [15], mesmo operando com dois braos de
inversores e numa faixa de freqncia e corrente bem superior.

Concluso Geral
179
Os resultados experimentais demonstraram que o sistema opera com fator de
potncia unitrio, drena uma corrente com baixa ondulao do banco de baterias,
possibilitando um aumento da vida til das mesmas. Constatou-se o que sistema
fornece uma tenso senoidal nas sadas com uma taxa de distoro harmnica
inferior a 3% mesmo para cargas no lineares.
Conseguiu-se que o sistema atendesse a norma europia IEC-61000-3-2,
observando-se que a taxa de distoro harmnica total da corrente drenada pelo
sistema fica abaixo de 6%.
Como concluso final, ficou constatado que o sistema apresenta uma soluo vivel e
competitiva para seu custo benefcio, em aplicaes com potncias acima da faixa de 2kVA.
Num curto prazo de tempo a tendncia que sistemas no isolados comecem a ser
comercializados no Brasil, como alternativa de custo para os sistemas UPS on-line isolados
atualmente comercializados. Com a concluso e estabelecimento de normas Brasileiras para
sistemas UPS mais severas, no que diz a respeito poluio da rede e qualidade de energia
entregue a carga, se espera que a comercializao destes sistemas no Brasil siga a mesma
tendncia da utilizao consolidada destes sistemas no exterior.
Pode-se sugerir como continuidade deste projeto a implementao das demais
funcionalidades do sistema UPS on-line no isolado completo proposto, adicionando o
carregador de baterias, autotransformador, chaves estticas e sistema supervisrio. Outras
sugestes de continuidade deste trabalho a implementao de tcnicas de controle digital
aplicadas ao sistema proposto e o estudo de novas topologias no isoladas que possibilitem a
operao em 220V, sem utilizar um nmero grande de baterias e com o objetivo de diminuir
as perdas por conduo ainda bastante considerveis na estrutura proposta.

APNDICE A Esquemticos dos Circuitos Projetados
180
APNDICE A
ESQUEMTICOS DOS CIRCUITOS PROJETADOS

Nas Figs. A1, A2, A3, A4 e A5 sero apresentados os esquemticos dos circuitos
projetados e montados no laboratrio.

F
i
g
.

A
1

E
s
q
u
e
m
t
i
c
o

d
a

f
o
n
t
e

a
u
x
i
l
i
a
r

e

c
i
r
c
u
i
t
o

d
e

a
c
i
o
n
a
m
e
n
t
o

d
o

r
e
l
.

181

F
i
g
.

A
2

E
s
q
u
e
m
t
i
c
o

d
o

e
s
t
g
i
o

d
e

p
o
t
n
c
i
a
.

182

F
i
g
.

A
3

E
s
q
u
e
m
t
i
c
o

d
o

e
s
t
g
i
o

d
e

c
o
n
t
r
o
l
e

d
o

c
o
n
v
e
r
s
o
r

a

t
r
s

n
v
e
i
s
.

183

F
i
g
.

A
4

E
s
q
u
e
m
t
i
c
o

d
o

e
s
t
g
i
o

d
e

c
o
n
t
r
o
l
e

d
o
s

i
n
v
e
r
s
o
r
e
s
.

184

F
i
g
.

A
5

E
s
q
u
e
m
t
i
c
o

d
o
s

c
i
r
c
u
i
t
o
s

d
o

m
i
c
r
o
c
o
n
t
r
o
l
a
d
o
r
.

Referncias Bibliogrficas
185
REFERNCIAS BIBLIOGRFICAS
[01] HIRACHI, K.; ARAI, Y.; YOSHITSUGU, J.; GAMAGE, L.; NAKAOKA, M. A
Feasible High-Performance Single-Phase UPS Incorporating Switch Mode Rectifier with
High-Frequency Transformer Link. In: PEDS97 International Conference on
Power Electronics and Drive Systems Proceedings, Vol. 2, 1997. pp. 792-797.
[02] YAMADA, R.; KUROKI, K.; SHINOHARA, J.; KAGOTANI, T. High-Frequency
Isolation UPS with novel SMR. In: IECON93 - Industrial Electronics, Control, and
Instrumentation Proceedings, Vol. 2, 1993. pp.1258-1263.
[03] KRISHMAN, R. Design and Development of a High Frequency on-line Uninterruptible
Power Supply. In: IECON95 - Industrial Electronics, Control, and Instrumentation
Proceedings, Vol. 1, 1995. pp. 578-583.
[04] TORRICO-BASCOP, R. P.; S JR, E. M.; BRANCO, C. G. C.; ANTUNES, F. L. M.
PFC Pre-regulator with High Frequency Isolation Using Full-Bridge Chopper for UPS
Applications. In: INDUSCON2004 VI Conferncia de Aplicaes Industriais, Vol.
1, 2004.
[05] BEKIAROV, S. B.; EMADI, A. Uninterruptible Power Supplies: Classification,
Operation, Dynamics, and Control. In: APEC2002 - Applied Power Electronics
Conference and Exposition Proceedings, Vol. 1, 2002. pp. 597-604.
[06] HIRACHI, K.; SAKANE, M.; NIWA, S.; MATSUI, T. Development of UPS Using New
Type of Circuits. In: INTELEC94 International Telecommunications Energy
Conference Proceedings, Vol. 1, 1994. pp. 635-642.
[07] HIRACHI, K.; KUROKAWA, M.; NAKAOKA, M. Feasible compact UPS
incorporating current-mode controlled two-quadrant chopper-fed battery link. In:
PEDS97 - International Conference on Power Electronics and Drive Systems

186
[08] HIRACHI, K.; KAJIYAMA, A.; MII, T.; NAKAOKA, M. Cost-Effective Bidirectional
Chopper-Based Battery Link UPS with Common Input-Output Bus Line and its Control
Scheme. In: IECON96 - Industrial Electronics, Control, and Instrumentation
[09] YAMANAKA, M.; SAKANE, M.; HIRACHI, K. Practical Development of a High-
Performance UPS with a Novel Buck-Boost Chopper Circuit. In: INTELEC2000 -
International Telecommunications Energy Conference Proceedings, Vol.1, 2000. pp.
632637.
[10] HIRACHI, K.; NAKAOKA, M. UPS Circuit Configuration Incorporating Buck-boost
Chopper Circuit with two Magnetically Coupled Coils. In: IEEE Power Electronics
Letters, Vol. 39, N 18, 2003. pp. 13451346.
[11] LAI, CHE-HUNG; TZOU, YING-YU. DSP-Embedded UPS Controller for High-
Performance Single-Phase On-line UPS Systems. In: IECON2002 - Industrial
Electronics, Control, and Instrumentation Proceedings, Vol. 1, 2002. pp. 268-273.
[12] HIRAO, N.; SATONAGA, T.; UEMATSU, T.; KOHAMA, T.; NINOMIYA, T.;
SHOYAMA, M. Analytical Considerations on Power Loss in a Three-arm-type
Uninterruptible Power Supply. In: PESC98 - Power Electronics Specialists
Conference Proceedings, Vol. 2, 1998. pp. 1886-1891.
[13] GUI-JIA SU; OHNO, T. A New Topology for Single Phase UPS Systems. In: PCC97 -
Power Conversion Conference Proceedings, Vol. 2, 1997. pp. 913-918.
[14] GUI-JIA SU. Design and Analysis of a Low Cost, High Performance Single Phase UPS
System. In: APEC2001 - Applied Power Electronics Conference and Exposition
[15] GUI-JIA SU; ADAMS, D. J.; TOLBERT, L. M. Comparative Study of Power Factor
Correction Converters for Single Phase Half-bridge Inverters. In: PESC2001 - Power
Electronics Specialists Conference Proceedings, Vol. 2, 2001. pp. 995-1000.
[16] TORRICO-BASCOP, R. P.; PERIN, A. J. O Transistor IGBT Aplicado em
Eletrnica de Potncia. 1
a
Edio. Porto Alegre. Editora: Sagra Luzzato, 1997.

187
[17] DODGE, J.; HESS, J. IGBT Tutorial. Advanced Power Technology Application Notes
APT0201, http://www.advancedpower.com, 2002.
[18] SALMON, J.C. Circuit Topologies for Single-phase Voltage-Doubler Boost Rectifiers.
In: IEEE Transactions on Power Electronics, Vol. 8, N 4 , 1993. pp. 521529.
[19] CRUZ, C. M. T. Tcnicas de Comutao no Dissipativa Aplicadas a Retificadores
de Trs Nveis Operando com Fator de Potncia Unitrio. Florianpolis, 2002. Tese
(Doutorado em Engenharia Eltrica) - Universidade Federal de Santa Catarina, Brasil.
[20] BARBI, I; MARTINS, D. C. Eletrnica de Potncia: Conversores CC-CC bsicos
no isolados. Florianpolis. Edio dos Autores, 2000.
[21] UNICOBA, Manual Tcnico de Baterias Chumbo-cida Selada Regulada por
Vlvula. http://www.unicoba.com.br, 2003.
[22] TODD, P. C., UC3854 Controlled Power Factor Correction Circuit Design. Lexington,
MA, USA. Product & Applications Handbook/UNITRODE, 1993-94, pp. 3-269-3-
288.
[23] VORPERIAN, V, Simplified Analysis of PWM Converters Using the Model of the
PWM Switch: Parts I and II. In: IEEE Transactions on Aerospace and Electronic
Systems, Vol. AES-26, 1990. pp. 490-505.
[24] SOUZA, A. F. Retificadores Monofsicos de Alto Fator de Potncia com Reduzidas
Perdas de Conduo e Comutao Suave. Florianpolis, 1998. Tese (Doutorado em
Engenharia Eltrica) - Universidade Federal de Santa Catarina, Brasil.
[25] GOPINATH, R.; SANGSUN KIM; JAE-HONG HAHN; ENJETI, P.N.; YEARY, M.B.;
HOWZE, J.W. Development of a Low Cost Fuel Cell Inverter System with Dsp Control.
In: IEEE Transactions of Power electronics, Vol. 19, N 5, 2004. pp. 1256-1262.
[26] LAI, J. S.; HEFNER, A. R. SINGH. Emerging Silicon-Carbide Power Devices Enable
Revolutionary Changes in High Voltage Power Conversion, In: IEEE Power
Electronics Society Newsletter, 2004.
[27] RASHID, M. H. Power Electronics Handbook. Editora Academic Press, 2001.

188
[28] SANTIAGO, Reuber S.. Desenvolvimento de uma UPS de 10kVA On-line Dupla
Converso. Fortaleza, 2003. Dissertao (Mestrado em Engenharia Eltrica) -
Universidade Federal do Cear, Fortaleza.
[29] ROMERO, Manuel R. R.; Sistema Ininterrupto de Energia Monofsico tipo Off-line.
Publicao Interna, Florianpolis, 1998.
[30] OLIVEIRA, S. V. G.; BARBI, I.; ROMANELI, E. F. R. Metodologia de Projetos de
Inversores Monofsicos PWM Senoidais Alimentando Cargas No Lineares. Em:
SEP2002 - Seminrio de Eletrnica de Potncia do INEP. Florianpolis, 2002. pp.
131-136.
[31] SOUZA, Kleber C. A. Conversor CC-CA Monofsico para Interligar Painis
Fotovoltaicos ao Sistema Eltrico. Fortaleza, 2003. Dissertao (Mestrado em
Engenharia Eltrica) - Universidade Federal do Cear, Fortaleza.
[32] KIM, J.; CHOI, J.; HONG, H. Output LC Filter Design of Voltage Source Inverter
Considering the Performance of Controller. In: POWERCON2000 - Power System
Technology Proceedings, Vol. 3, 2000. pp. 1659-1664.
[33] BROWN, M. Pratical Switching Power Supply Design. Editora Academic Press, Inc.,
1990.
[34] ERICKSON, ROBERT W. Fundamentals of Power Electronics. 1
a
Edio. Editora
Chapman & Hall, 1997.
[35] INTERNATIONAL RECTIFIER, Catlogo de IGBTs da Srie WARP2.
http://www.irf.com, 2004.
[36] CHEHAB, A. Retificador PWM Trifsico de 26kW, Trs Nveis, Unidirecional,
Fator de Potncia Unitrio e Alto Rendimento Para Aplicaes em Centrais de
Telecomunicao. Florianpolis, 2002. Dissertao (Mestrado em Engenharia Eltrica) -
Universidade Federal de Santa Catarina, Florianpolis.
[37] ADVANCED POWER TECHNOLOGY, Catlogo de IGBTs da Srie Thunderbolt.
http://www.advancedpower.com, 2004.

189
[38] LIMA, Francisco K. A. Retificador Monofsico de Reduzidas Perdas de Conduo e
Alto Fator de Potncia Empregando Snubber Passivo No Dissipativo. Fortaleza,
2003. Dissertao (Mestrado em Engenharia Eltrica) - Universidade Federal do Cear,
Fortaleza.
[39] SMS Energia Sob Controle, Catlogo de Nobreaks. http://www.sms.com.br, 2004.
[40] CP Eletrnica, Catlogo de Nobreaks. http://www.cp.com.br, 2004.
[41] CM Comandos Lineares, Catlogo de Nobreaks. http://www.cmcomandos.com.br,
2004.
[42] BARBI, Ivo. Projeto de Fontes Chaveadas. Florianpolis. Edio dos Autores, 2000.
[43] THORNTON, Catlogo de Ncleos de Ferrite. http://www.thornton.com.br, 2004.
[44] McLYMAN, Colonel W. T. Transformer and Inductor Design Handbook. New York.
Editora Marcel Dekker Inc, 1988.
[45] GARCIA, Srgio V. Otimizao de Projeto de Fontes de Alimentao para Centrais
de Telecomunicaes. Florianpolis, 2000. Dissertao (Mestrado em Engenharia
Eltrica) - Universidade Federal de Santa Catarina, Brasil.
[46] BALOGH, L. UNITRODE - UC3854A/B and UC3855A/B Provide Power Limiting
With Sinusoidal Input Current for PFC Front Ends. Unitrode Design Notes DN-66,
2001.
[47] MICROCHIP, 8-Bit CMOS FLASH Microcontrollers Data Sheet PIC16F870/871.
http://www.microchip.com, DS30569B, 2003.
[48] IEC. Limitation of Emission of Harmonic Currents in Low Voltage Power Supply
Systems for equipment with Rated Current greater than 16A per Phase, Tech. Rep.
IEC 61000-3-2, Commission Electrotechnique Internationale, Genve, Switzerland,
1998.

190
[49] BRANCO, C. G. C.; CRUZ, C. M. T.; TORRICO-BASCOP, R. P.; ANTUNES, F. L.
M. A Non-Isolated Single Phase On-Line Ups with 110V/220V Input Output Voltage.
Aceito para Publicao no COBEP2005 - Congresso Brasileiro de Eletrnica de
Potncia, 2005.
[50] BRANCO, C. G. C.; CRUZ, C. M. T. A Non-Isolated Single Phase On-Line Ups With
Universal Input Output Voltage. Aceito para Publicao no ISIE2005 IEEE
International Symposium on Industrial Electronics, 2005.

Dissertacao Gustavo Completa

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Dissertacao Gustavo Completa

Uploaded by

Copyright:

Available Formats

CARLOS GUSTAVO CASTELO BRANCO

SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA CONVERSO,

2 t (II quadrante), (2.83)

11 e verificadas atravs de simulao. Seu valor mais crtico para o

da Thornton. As dimenses geomtricas do ncleo so:

= (Valor comercial adotado).

11 e comprovadas atravs de simulaes.

11. Sendo assim, as perdas de cada componente do

da Thornton. As dimenses geomtricas do ncleo so:

You might also like