Professional Documents
Culture Documents
ARQUITECTURA MAUCHLY-ECKERT
(VON NEWMAN)
Tipo
DESCRIPCION
CONFIGURACION
ELEMENTOS
Arquitectura
que
consiste en una unidad
central de proceso que
se comunica a travs de
un solo bus con un
banco de memoria en
donde se almacenan
tanto los cdigos de
instruccin
del
programa, como los
datos
que
sern
procesados por este.
Utilizan
el
mismo
dispositivo
de
almacenamiento, tanto
para las instrucciones
como para los datos. Los
contenidos
de
esta
memoria se direccionan
indicando su posicin sin
importar su tipo. Data de
los aos 40 hasta la
actualidad.
Este
modelo,
que
utilizan
los
Micro
controladores PIC, tiene
la unidad central de
Proceso
(CPU)
conectada
a
dos
memorias (una con las
instrucciones y otra con
los datos) por medio de
dos buses diferentes. El
programa se almacena
como
un
cdigo
numrico en la memoria,
pero no en el mismo
espacio de
memoria ni en el mismo
formato que los datos
Cuenta con: un
procesador o CPU,
compuesto por la
Unidad Aritmtico
Lgica
(ALU),
Unidad de Control
y Registros, la
memoria,
un
dispositivo de E/S,
el bus de datos que
proporciona
un
medio
de
transporte de los
datos entre las
siguientes partes.
-Unidad Central de
Procesamiento(CP
U)
- Memoria RAM
-Memoria ROM
TIPOS
DE
MEMORIA
Auxiliar.-memoria
de soporte.
Secundaria.-se
almacena
informacin
de
forma
permanente.
Principal.memoria RAM, se
almacenan datos
de
forma
temporal.
Cache.-memoria
intermedia entre
la CPU y la UM.
Registros.memorias de alta
velocidad y baja
capacidad.
Memoria
de
Programa:
contiene
solamente
las
instrucciones del
programa,
Memoria
de
Datos:
solo
almacena datos.
RAM para los
datos y ROM para
las instrucciones.
SEGMENTADAS
DE MULTIPROCESAMIENTO
Segmentacin
del
procesador
pipe-line,
descomponindolo
en
etapas para poder procesar
una instruccin diferente en
cada una de ellas y trabajar
con varias a la vez. Buscan
mejorar
el
desempeo
realizando
paralelamente
varias etapas del ciclo de
instruccin al mismo tiempo.
El procesador se divide en
varias unidades funcionales,
independientes y se divide
entre ellas el procesamiento
de las instrucciones.
En un procesador con
segmentacin del cauce,
cada una de estas etapas se
asigna a una unidad funcional
diferente, la bsqueda a la
unidad de bsqueda y la
ejecucin a la unidad de
ejecucin.
Estas
unidades
pueden
trabajar en forma paralela en
instrucciones diferentes. Se
comunican por medio de una
cola de instrucciones en la
que la unidad de bsqueda
coloca
los
cdigos
de
instruccin que ley para que
la unidad de ejecucin toma la
cola y los ejecute.
Conjunto de procesadores de
datos conectados en serie en
donde la salida de un elemento
es la entrada del siguiente,
debe haber un almacenamiento
tipo buffer insertado entre
elementos.
En
los
sistemas
SMP
(Simetric Multiprocesesors),
varios
procesadores
comparten la misma memoria
principal y perifricos de I/O,
Normalmente conectados por
un bus comn
CONCLUCION:
REFERENCIAS: