Professional Documents
Culture Documents
ElementosDiscretosyPracticaGuiada
Instituto Politcnico Nacional
UPIIZ- IPN
INGENIERIA MECATRNICA
Circuitos Lgicos
Fernando Olivera Domingo
Abel Villanueva Esquivel
2012670095
OBJETIVO:
Comprobarycomprenderelfuncionamientodelascompuertaslgicas,as
comoentenderlainterpretacinyel
diseodecircuitoslgicos.
DESARROLLO
Para cubrir el objetivo de la practica primeramente se identifico el material a utilizar durante la practica,
relacionandolosnmerosdeseriedecadaunadelosdiferentescircuitosintegradosconsufuncionamiento
comocompuertalgica.
Comopasosiguienteseensambloenlatablademontajeprotoboardcadaunodeestoscircuitos,alimentndolos
segnlasinstruccionesdelapracticaenlospines14y7comosemuestraenlasfiguras1y2.
Figura.1.-Diagrama de
Conexin A
Figura.2.-Diagrama de
Conexin B
Despusdehabermontadoloscircuitosintegrados7404,7408,7432y7486seinterconectaronlospinessegn
fuerenecesarioparaencontrarelcomportamientodelassiguientesfuncionesdesalida,delascualestambinse
muestrasutabladeverdad.
Losvaloresdevoltajecercanosacerosereportancomo0yloscercanosa5Vsereportancomo1,asimismoen
cadaunadelastablassereportoelvoltajemedidoenlasalidaysurepresentacinlgica.
1)
S
0
(138mV)
(12mV)
(12mV)
(4.57V)
S=a*b
Lafuncin1)representaelcomportamientodeunacompuertaAND(7408).
Al alimentar la compuerta 7408 y analizar sus valores lgicos en la salida (vase Tabla.1)
se concluyo que su comportamiento corresponde al que se esperaba en la funcin.
Tabla.1.Comportamiento de
Circuito 1.
2)
S=a+b
La
S
0
(184mV)
(4.67V)
(4.9V)
(4.57V)
funcin2)representaelcomportamientodeunacompuertaOR(7432).
Alalimentarlacompuerta7432yanalizarsusvaloreslgicosenlasalida(vase
concluyoquesucomportamientocorrespondealqueseesperabaenlafuncin.
3)
Tabla.2)
se
Tabla.2.Comportamiento de
Circuito 2
S
0
(137mV)
1
(4.67V)
1
(4.9V)
0
(121mV)
S=ab+ab
Lafuncin3)representaelcomportamientodeunacompuertaXOR(7486)
Alalimentarlacompuerta7486yanalizarsusvaloreslgicosenlasalida(vase
concluyoquesucomportamientocorrespondealqueseesperabaenlafuncin.
4)
0
1
S=a
S
1
(4.85V)
0
(118mV)
Tabla.3)
se
Tabla.3.Comportamiento de
Circuito 3
Lafuncin3)representaelcomportamientodeunacompuertaNOT(7404)
Alalimentarlacompuerta7404yanalizarsusvaloreslgicosenlasalida(vaseTabla.4)seconcluyoquesu
comportamientocorrespondealqueseesperabaenlafuncin.
Tabla.4.5)
Comportamiento de
S Circuito 4
1
(4.87V)
1
(4.86V)
1
(4.9V)
0
(120mV)
S=a.b
Lafuncin3)representaelcomportamientodeunacompuertaNANDlacualsecreoapartirdeunacompuerta
AND(7408)seguidadeunaNOT(7404).
Alrealizarlasconexionesnecesariasyalimentarelcircuitoseanalizaronsusvaloreslgicosenlasalida(vase
Tabla.5)seconcluyoquesucomportamiento correspondealqueseesperabaenlafuncin.
6)
Tabla.5.Comportamiento de
Circuito 5
S
1
(4.57V)
0
(126mV)
0
(126mV)
0
(126mV)
S=a+b
Lafuncin6)representaelcomportamientodeunacompuertaNOR,lacualsecreoapartirdeunacompuerta
OR(7432)seguidadeunaNOT(7404).
Alrealizarlasconexionesnecesariasyalimentarelcircuitoseanalizaronsusvaloreslgicosenlasalida(vase
Tabla.6)seconcluyoquesucomportamientocorrespondealqueseesperabaenlafuncin.
7)
S=ab+ab
a
Tabla.6.Comportamiento de
Circuito 6
S
1
(4.65V)
0
(126mV)
0
(120mV)
1
(4.66V)
Lafuncin6)representaelcomportamientodeunacompuertaXNOR,lacualsecreoapartirdeunacompuerta
XOR(7486)seguidadeunaNOT(7404).
Alrealizarlasconexionesnecesariasyalimentarelcircuitoseanalizaronsusvaloreslgicosenlasalida(vase
Tabla.6)seconcluyoquesucomportamientocorrespondealqueseesperabaenlafuncin.
Tabla.7.Comportamiento de
Circuito 7
DespusdeComprobarelfuncionamientodecadaunadelascompuertaslgicas
seprocediarealizarlasconexionesnecesariasparacrearloscircuitoslgicosdelaFigura3y4.
A
B
C de SConexin CircuitoB
Figura.3.-Diagrama
Lgico
0
0
0
0A
S
=
(AB)+(BA)+C
0
0
1
1
S=(AxorB)+C
En la
0
0
1
1
1
1
1
1
0
0
1
1
0
1
0
1
0
1
1
1
1
1
0
1
C de Conexin Circuito
Figura.4.-Diagrama
Lgico B
S = (ABC)+(ABC)
S = B*(AxorC)
A
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
1
1
0
Figura3podemosobservaquesepuedeahorrartiempoyesfuerzoalmomentodeconectarelcircuito,yaque
podemosreducirlointercambiandolasprimeras4compuertasporunXORparalasentradasAyB.
AligualqueenelcircuitoAelcircuitoBtambinpuedereducirseutilizandounXORparalasentradasAyC.
TeniendodichosCircuitosarmadosserealizolatabladeverdadparalasalidadecadaunodeellos,lacualse
reportaacontinuacin.
Losvaloresdevoltajecercanosacerosereportancomo0yloscercanosa5Vsereportancomo1.
A
B
C
D
S
0
0
0
0
0
0
0
0
1
1
0 AB
0
1
0
0
00
01
11
10
CD
0
0
1
1
0
00
0
0
0
1
0
0 0
00
Tabla.8.Tabla.8.01
1
0
1
0 Comportamiento de1
0 Comportamiento de 1
00
11
0
1 Lgico B 0 1
0 Circuito
1 Circuito
01
Lgico A 1
10
0
0
0
1
1
1 1
10
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
DespusdehaberobtenidolastablasdeverdadparaloscircuitosAyBseprocediaresolverelsiguiente
problemadediseo.
UnsistemaelectrnicodealarmaestaconstituidoporcuatrodetectoresA,B,CyD.Laalarmadebe
dispararsecuandoseactiventresocuatrodetectores.Siseactivansolodosdetectoressudisparoes
indiferente.Laalarmanuncadebedispararsesiseactivaunsolodetectoroninguno.Porultimoypor
razonesdeseguridad,sedeber
activarsiA=0,B=0,C=0yD=1.Diseeuncircuitolgicopara
estaalarma(tratandodeutilizarelmenornmerodepuertaslgicas)ycompruebesufuncionamiento.
Parapoderdarsolucinalproblemaelprimerpasoesrealizarlatabladeverdadparaelcircuitodeseado(vase
tabla9)
DespusdehabercreadolatabladeverdadseprocediahacereldiagramadeKarnaughparaencontrarla
funcinbooleanaquenosdarlassalidadeseada.
Tabla.10.- Diagrama de
Karnaugh del Circuito a
Disear
ConeldiagramadeKarnaughseobtuvoyredujolasiguientefuncinbooleana.
S=(ABCD)+(BCD)+(ACD)+(ABC)+(BAD)
Llegamosalaconclusindequeestaexpresinnosepodareducir,oporlomenosnoencontramoslaformade
hacerlo,porloqueutilizamosalgebradeBoole.
PrimerOpcin
ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
D(ABC+ABC)+BC(AD+AD)+AD(BC+BC)
D+BC(AxorD)+AD(BxorC)
SegundaOpcin
ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
D(ABC+ABC)+(BCD)+(ACD)+(ABD)+(BAC)
D+CD(A+B)+AB(C+D)
Utilizaramos la Segunda Opcin en caso de realizar el circuito fsicamente para no utilizar componentes
innecesarios.
UtilizandoSPARTAN3S500secomprobelfuncionamientodelasdiferentescompuertaslgicasmencionadas
anteriormenteprogramandoenlenguajeVHDL.
Fig.5.- FPGA
Programada
IN(00)
OUT(1000111)
CONCLUCIONES
Fig.7.- FPGA
Programada
IN(10)
OUT(0011100)
Fig.8.- FPGA
Programada
IN(11)
OUT(0110001)