Capitulo 3 Libro Shaum Circuitos Digitales

CAPITULO
lmplementacin de funciones
booleanas
3.1. OPERADORESLOGICOS
Estos operadores son pequeos circuitos digitales integrados cuyo funcionamiento se adapta a las
operaciones y postulados del lgebra de Boole. Los operadores o puertas lgicas ms importantes
aparecen en la Tabla 3.1, junto a su nombre, smbolo ms extendido y ecuacin.
Tabla
Sumadora
Multiplicadora
Y (AND)
Inversora
c
a
b
c
b
c
Principales puertas lgicas
(oR)
NO (NOT)
Sumadora negadora
Multiplicadora negadora
b
c
Funcin
Slmbolo
3.1
No O (NOR)
No Y (NAND)
Suma exclusiva
OR EXCLUSIVA
Suma exclusiva negada
NOR EXCLUSIVA
Ecuacin lgica
,S:4++r
S:a'b'c
s:a
S:a*b-fc
s:a.-6.c
Tipos comerciales
Se fabrican en
dos entradas
Se fabrican en
dos, tres o cuatro entradas
Se fabrican en
una entrada
Se fabrican en dos, tres,
cuatro o cinco entradas

Se fabrican en dos, tres,
cuatro, ocho, doce

o trece entradas
S:@b:A'b+a'b
Se fabrican en
s:A@T:a'b+a'6
Se fabrican en
dos entradas
dos entradas
63
64
ELEcrRoNtcA DtGtrAL
Tabla
Principales puertas lgicas (continuacin)
Funcin
Smbolo
3.1
Igualdad
BUFFER
Inhibit
Imply
Se fabrican en
s:a
Tipos comerciales
Ecuacin lgica
una entrada
: a'b'
No
se fabrica, solamente
se emplea en esquemas
No
se fabrica, solamente
se emplea en esquemas
S:a+6+
Por su parte, en la Tabla 3.2 se exponen diferentes simbologas de representacin de los

operadores lgicos que aparecen en la Tabla 3.1.
Tabla
Funcin
NO
AND
OR
NAND
NOR
OR EXCLUSIVA
NOR EXCLIJSIVA
3.2.
Diferentes simbologas de puertas lgicas
Simbologia
ms extendida
Smbolos
DIN
Smbolos IEC
IMPLEMENTACION DE FUNCIONES BOOLEANAS
65
3.2. CARACTERISTICAS COMERCIALES DE UNA PUERTA

LOGICA INTEGRADA
En los catlogos del fabricante de puertas lgicas se indica un elevado nmero de parmetros y
caractersticas de cada puerta integrada, necesarios pata realizar los diseos de circuitos prcticos.
Seguidamente enunciaremos, de forma resumida, los ms importantes:
Niveles lgicos de funcionamiento: Son los mrgenes de valores de tensin que el fabricante
permite o garantiza para cada uno de los dos estados lgicos entre los que puede funcionar
un circuito digital
Nivel 1 : Nivel H (high-alto)

Nivel 0: Nivel L(low-ba1o)
de transferencia (voltage transfer function): Es una grfica que relacion la
tensin de entrada con la de salida en una puerta lgica. La Figura 3.1 nos muestra
la caracterstica de una puerta inversora en funcin de la temperatura. En esta grfica hay que
destacar los rangos y mrgenes de tensin admisibles en la entrada para los niveles 0 y 1,
as como los garantizados en la salida para dichos niveles.
o Caracterstica
uo Salida
ot
G
.N
Dl
'ol5
-t
o -l
.!rl
c
AlmentacinV66=5V
cl
c
o
E
-l
8J
4
3 2,4 V
2
v.
0
0.6 0.8
GCD
f;o
:o
8.9
gE
CG
55'C
\zo'c
25'C\
^o
\0' c'
Rango permisible
de entrada para
0 lgico
1,2
'tii,l'
2,0 2,4
2,8
Rango permisible
de entrada para
1 lgico
Eii
Figura
3.1
Caracterstica de transferencia de un inversor'
que es
Inmunidad al ruido (noise matginr): Se define como el margen de ruido electrnico
mide
Se
capazde soportar la puerta sirique se produzcan alteraciones en su funcionamiento.
en voltios.
o Tiempo de propagaci6n Qtropagation detay)z Es el tiempo que transcurre entre el momento de
introucir uniinfo.-ucfun en la entrada de una puerta lgica y el instante en que se produce
66
ELEcrRoNtcA DtGrrAL
respuesta en la salida de sta. La inversa de esta importante caracterstica define la

frecuencia mxima de trabajo de la puerta.
Cargabilidad de salida (fan out): Es un nmero entero que nos indica la cantidad de entradas
de puertas lgicas de la misma familia que se pueden conectar a la salida de una puerta.
la
3.3. FAMILIAS LOGICAS

Es conveniente comenzar por el establecimiento de la diferencia entre dos trminos que suelen
producir confusin: tecnologa de fabricacin y familia lgica.
Tecnologa de fabricacin: Es la forma de construir un circuito integrado digital desde el

punto de vista de sus principios de funcionamiento o fabricacin. Como ejemplos de diferentes tecnologas estn el empleo de transistores bipolares, el hecho de que los transistores del
circuito trabajen entre corte y saturacin, o que el circuito se fabrique sobre una base de
zaltro.
Familia lgica: Es el conjunto de circuitos integrados digitales que, dentro de una misma
tecnologa, emplean el mismo tipo de componentes y de circuito base en su estructura.
En el siguiente esquema se expone la clasificacin general de las tecnologas de fabricacin y de

sus correspondientes familias lgicas:
Tecnologas de base
Tecnologa
MOS
{ Familia: PMOS, CMOS
Tecnologa BICMOS
Tecnologa CCD
(l'L
para tecnologas bipolares
Tecnologa de apoyo{
I SOS, Implantacin inica para MOS
3.4. IMPLEMENTACION DE FUNCIONES LOGICAS

Se denomina implementar una funcin a realizar el circuito digital de puertas lgicas que cumple
la ecuacin de dicha funcin. La implementacin prctica de una funcin requerira la disponibilidad en almacn de toda la serie de circuitos integrados digitales; dado que esto es imposible,
suele ser necesaria la implementacin de una determinada operacin de la funcin, empleando
combinaciones de puertas lgicas cuyo conjunto realice la operacin deseada.
Es, por tanto, preciso definir las equivalencias entre las puertas ms .importantes; stas aparecen
en la Tabla 3.3.
Tabla
Funcin
3.3.
67
Equivalencias entre puertas lgicas

Implementacin
con NOR
Implementacin
con NAND
3.5. CRONOGRAMAS DE CIRCUITOS LOGICOS

el tiempo' Se
Las puertas y circuitos lgicos, en general, reciben seales digitales que varan en
de enrada
seales
denomina cronograma a la represenfacin grafita, con respecto al tiempo, de las
3'2'
Figura
la
en
y salida de un circuito digitil. Un ejempl,o b. .rotog.u-a puede observarse
Figura
3.2.
Cronograma.
de 0 a 1 y
En el anterior cronograma, para simplicar la representacin de las transiciones
stas se represende 1 a 0 (tambin llamads flanc-o cte subiiay flunco de bajada, respectivamente),
68
ELECTRONICA DIGITAL
taban como si se produjeran en tiempo cero, aunque en realidad no sea as. El convenio anteriormente citado se expone en la Figura 3.3.
Realidad
Convenio
Figura
3.3.
Convenio de transiciones para cronogramas.
Otra cuestin a tener en cuenta en ciertos casos es el hecho de que habitualmente no
se
representan en los cronogramas los tiempos de retardo o de propagacin de las puerfas. Este convenio
no ocasiona errores cuando se trabaja en frecuencias bajas y medias, pero puede variar en gran
medida el cronograma en frecuencias altas.
3.6. DISEO DE CIRCUITOS DIGITALES

El proceso de diseo de un circuito digital que ha de cumplir una serie de condiciones
de
funcionamiento es el siguiente:
1.
2.
3.
4.
Obtener la tabla de verdad que representa la funcin lgica a implementar a partir de las
condiciones fisicas de funcionamiento del circuito.
Deducir la ecuacin de la funcin que se realizar,, partiendo de la tabla de verdad.
Simplificar la ecuacin obtenida de la tabla de verdad.
Implementar el circuito con puertas lgicas, buscando la obtencin de alguno o varios
de los siguientes objetivos:
lmplementar
Implementar
Implementar
Implementar
con el menor nmero de puertai posibles.

con un solo tipo de puertas.
con el menor nmero de pastillas integradas.
el circuito ms econmico.
3.7" SIMBOLOGIA PARA LA REPRESENTACION

DE PUERTAS INTEGRADAS
En la Figura 3.4 se indica el significado de cada uno de los elementos que componen esta
simbologa.
69
Nmero de pin
en la pastilla
Cada puerta de una misma
pastilla se denomina A, B, cvD
vc, 14
13
12
11
10
Nmero de serie de la Pastilla

que define el tipo de Puerta
y el nmero de puertas en la pastilla
Figura
3.4.
Simbologa de puertas integradas
PROBLEMAS RESUELTOS
3.1.
Implementar los circuitos correspondientes a las siguientes funciones lgicas:
a) S:(a'b+c'd)'a
b),s : (c' 6 + c' d)'(a' b +
c)
Solucin:
a)
para implementar el circuito lgico correspondiente a una funcin debe comenzarse su representacin sbre el papel desde el lao derecho, colocando en l la salida de la funcin' Seguidamente,
que corresobservaremos en 1a funcin la 1tima operacin a realizar, dibujando la puerta lgica
ponda a dicha operacin. Con cada una de las entradas de la puerta dibujada procederemos de
igual forma, representando, siempre hacia la izquierda, las nuevas puertas que vayamos incluyenla
do. Cuando todas las operaciones de la funcin estn representadas slo restar efectuar
representando
que
realizaremos
conexin a cada una de las variables o entradas de la funcin, lo
bornas a
en el lado izquierdo una borna por cada una de las entradas, e interconectando estas
que
correspondan'
1gicas
puertas
las
de
las entradas
70
ELECTRONICA DIGITAL
En nuestro problema las fases de la implementacin estn reflejadas en la Figura
3.5.
a)
b
c
c)
Figura
3.5.
Fases de implementacin de la funcin del Problema 3.1a.
b) El circuito correspondiente a la implementacin
de la funcin de este apartado se encuentra
representado en la Figura 3.6.
d --Figura
3.6.
lmplementacin del circuito del Problema 3.1
'-f
3.2.
71
Realizar la implementacin con puertas lgicas de las funciones que se exponen seguidamente:
a) F:(x'y+zl'(x'i'Zl
b) r : @'y)'(r * z)'t(x + t) + @ + z)l
Solucin:
a)
De la implementacin de la funcin resulta el circuito de la Figura
3.7.
x
Y
Figura
b)
lmplementacin del circuito del Problema 3.2a'
El resultado de la implementacin de la funcin aparece en la Figura
Figura
3.3.
3.7.
3.8.
3.8.
lmplementacin del circuito del Problema 3'2b'
Implcmentar los circuitos correspondientes a las siguientes funciones lgicas:
a) S : (d' b + a'6)' c'(a' c t a'
b)s:ffi
c\
Solucin:
a)
3'9'
Aplicando los procedimientos de problemas anteiores se obtiene el circuito de la Figura
72
ELECTRONICA DIGITAL
Figura
b)
lmplementacin del circuito del Problema 3.3a.
El resultado de la implementacin
Figura
3.4.
3.9.
3.10.
es el
circuito de la Figura
3.10.
lmplementacin del circuito del Problema 3.3.
Analizar el circuito de la Figura 3.11 para obtencr: la ecuacin de la funcin que representa,
la tabla de verdad y la implementacin de la funcin simplihcada.
7402
7432
Cuatro Pastillas
Figura
3.11.
Circuito del Problema 3.4.
Solucin: El proceso de obtencin de
1a ecuacin de una funcin implementada con puertas lgicas

rcalizando la ecuacin de salida de cada puerta del circuito partiendo desde el extremo
izquierdo, donde habitualmente se localizan las entradas, hasta llegar al extremo derecho, donde se
encontrarn colocadas las salidas.
En el circuito de nuestro problema, las ecuaciones en los puntos X e Y sern
consiste en
ir
X:a4:
Y:l-T-b
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 73
y el valor de la ecuacin de salida ser
F: X + y: (a.b) + (a + 6\
y que
se
Tras ello, nos dispondremos a simplificar la funcin aplicando el lgebra de Boole, con lo que
se
A continuacin procederemos
realizar la tabla de verdad que representa a la funcin,
corresponde con la Tabla 3.4.
Tabla
3.4.
Tabla de verdad
del Problema 3.4
ab
00
0l
10
11
a--6
a+b
I
I
I
I
obtiene
F : la' b) + O-+-bl : a * 6 + a' 6 : a + 5 : A4

Por tanto, la implementacin con puertas de la ecuacin simplificada ser la que aparece en la Fi-
gua
3.12.
a
7400
Una pastilla
Figura
3.5.
3.12.
Resultado del Problema 3.4.
Obtener la ecuacin y tabla de verdad del circuito de la Figura 3.13. Asimismo,serealizara

la implementacin con el menor nmero posible de puertas lgicas.
Figura
Una pastilla
3.13.
Circuito del Problema 3.5
74
ELEcTRoNIcA DIGITAL
Solucin: Las ecuaciones del circuito en los puntos X, Y y V sern
:g'n.o
: ) : ti'*
: t':a'b
La ecuacin de la salida ser, por tanto,
: x' y : l(a' b\' a]' l(a' b)' bl
En la Tabla 3.5 aparece representada la tabla de verdad de la funcin anterior
Tabla
3.5.
Tabla de verdad
del Problema 3.5
ab
(a' b)'
00
01
10
11
(". 6)
I
0
Esta tabla de verdad.nos indica que el circuito se comporta como una puerta OR EXCLUSIVA;
es
decir, responde con 1 cuando sus dos entradas son diferentes y responde con 0 cuando sus dos entradas
son iguales. La anterior ahrmacin se puede comprobar fcilmente simplificando simplemente la

funcin por la aplicacin del lgebra de Boole:
: lru bt. al + i6-:6t' hf :

: [t + 6)' a] + l(a + 6)' ttl :./o * a' 6 + a' b + t'b
:a.6+a.b--a@b
r-
l\u . 6l ol . KA nt . bl
--
El circuito resultante de esta ltima funcin simplificada est representado en la Figura
,6-|f-\
-- |
n
3.14.
,
L--'/r--Q
3
7486
Una pastilla
Figura
3.6. Partiendo del circuito
3.14.
de la Figura 3.15, obtener la ecuacin de la funcin implementada,

simplificarla e implementarla de nuevo para que tenga el menor nmero posible de puertas
lgicas.
75
b
c
tfi*-*,
7410
Tres Pastillas
Figura
3.15.
Solucin: A la vista del circuito de la Figura

X e Y son las siguientes:
x:14
3.15 se puede
altrmar que las ecuaciones en los puntos
V:a'c
Por tanto, la ecuacin de la funcin de salida ser
F : Gt4t. , . -' F
procederemos seguidamente a su simplihcacin, aplicando en primer lugar las leyes de De Morgan,
enunciadas en el Captulo 1, al producto hnal; obtendremos
F:a'b+a'c+b
y
A continuacin aplicaremos los mapas de Karnaugh para simplificar la funcin resultante, tal como
3.16.
aparecen en la Figura
"{
e.c
o1
0
1
Figura 3.16.
00
(r
11
t) :)
Mapa simplificativo del Problema 3.6.
Del mapa anterior se deduce que la funcin simplihcada es
F: a'c +
76
ELEcrRoNrcA DtctrAL
Implementando, por ltimo, esta funcin, se obtiene el circuito de la Figura 3.17.
c
b
Tres pastillas
Figura
3.7.
3.17.
Analizar el circuito de la Figura 3.18 obteniendo su ecuacin, tabla de verdad e implementacin simplificada con el menor nmero de puertas lgicas.
1A
b
, ,/'
13
7404
c
7432
Cinco pastillas
Figura
3.18.
Solucin: Las ecuaciones en los puntos X e Y sern
X--a.6-c:
y:1ai-bl-c
con lo que la ecuacin de la salida ser
F:X+Y:a.6'c+1a-+n.c
Si aplicamos seguidamente el teorema de De Morgan, tendremos
F:a'6'c+a'6'c:a.6.c
77
La Tabla 3.6 representa la tabla de verdad de la funcin, en este caso obtenida de la funcin
simplilicada, por ser sta ms sencilla.
Tabla
3.6.
Tabla de verdad
del Problema 3.7
abc
000
001
010
011
100
101
110
111
0
1
0
0
0
0
0
0
por ltimo, la implementacin de la funcin simplihcada con el menor nmero de puertas
es la
representacin en la Figura 3.19.
,L,fu,
7
411
Dos pastillas
Figura
3.g.
3.19.
Resultado del Problema 3.7
Analizar el circuito de la Figura 3.20, obtener la ecuacin simplihcada de la funcin reprede

sentada e implementar el circuito con puertas lgicas. Se obtendr, asimismo, su tabla
verdad.
Solucin: Las ecrraciones en los puntos
de1
circuito X
X:(a@).(,Oc)
). son las siguientes
; Y: (a+b)+(a+c)
Por tanto, la ecuacin de la funcin en la saiida ser
F--x Y:l@O)'(@c)l .[(+6)+(a+c)]
78
ELECTRONICA DIGITAL
7402
Cinco pastillas
Figura
3.20.
Simplihcando la ecuacin, obtendremos
- l@ + b)- (b + c)l + ltu + b- + (a + c)l

P : lla + b)'(b + c)l + Lla + Ft {a + c)l
F : (a' 6 + a' b)' (b' a + 6' c) + GL'-r * a' c * 6' a t- 6' c)
f : sr-f6 ('+ a'6 I;'c I a-b'h' + qr-f c - a'c + F'a * 6'c
F : a'6' t' + a' b' c I a' c + 6' a * 6' c
F
Aplicando Karnaugh a la anterior ecuacin, se obtiene
00
11
r-n
01
1a
Figura 3.21.
10
a'6
rJ
'c
a.b
Figura 3.21 . Mapa de Karnaugh del Problema
De donde, por fin, obtenemos la ecuacin de la funcin
F:a.b+a.6+A.c
3.8.
79
La ecuacin obtenida precisa de seis puertas lgicas para su implementacin; sin embargo, se puede
conseguir reducir el nmero de puertas si tenemos en cuenta que los dos primeros sumandos representan la ecuacin de una puerta OR EXCLUSIVA. De esta forma, la ecuacin se transforma en la
que se muestra a continuacin:
F:(a@U+a.c
Esta funcin precisa solamente de cuatro puertas para ser implementada. Hay que tener muy en cuenta
este caso para prximos problemas, ya que los mapas de Karnaugh no dan siempre el menor nmero
rle puertai porlblrt.
Figura
La implementacin del circuito que cumple esta funcin se representa en la
3.22.
b
c
Figura
3.22.
Circuito con el resultado del Problema 3.8.
La tabla de verdad que refleja esta funcin es la Tabla 3'7.
Tabla
3.7.
Tabla de verdad del Problema 3 8
abc
000
001
010
011
100
101
110
111
3.9.
c'g
0
0
0
0
0
0
a@b
1
1
0
0
Obtener las ecuaciones de salida en el circuito de ia Figura 3.23 y simplificarlas.
Tres pastillas
Figura
3.23,
80
ELECTRONICA DIGITAL
Solucin: Los circuitos digitales poseen, en la prctica, ms de una salida, el circuito de la Figara 3.23 es un ejemplo de ello. Para analizar estos circuitos se obtiene una ecuacin por cada salida
que posea; el proceso es similar al detallado en problemas anteriores (partiendo desde cada entrada
hacia las salidas).
Las ecuaciones y su simplihcacin sern, en este caso
3.10.
a' b + a' b
a' b' r' b -- @ + A'@ + A : a' a * a' 6 + a' 6 + 6' 6 :

Y : a'@' b + a' b) : a' a' b * a' a' b : a' b
Analizar el circuito de la Figura 3.24
obtener sus ecuaciones lgicas simplificadas.
7408 + 7404
lmplementar con 7402 y 7404

Cuatro Pastillas
Figura
3.24.
Solucin: Las ecuaciones de ambas salidas del circuito son
:
Y:
: a. 6 -t a. b : @ b
(a + b) + a. b : a'5 + a. b : a@
-a b
(A-+-b -t a. b
3.11. Implementar la funcin del circuito
a)
b)
de la Figura 3.25 empleando:
Puertas NAND de dos entradas

Puertas NAND de tres entradas
.v 7404
1A
i-|--."-l-----?-+---.
Figura
3.25.
1.
BOOLEANAS 81
Solucin: Comenzaremos por obtener la ecuacin de la funcin representada por la Figura
3.25;
esta es
(a
+ a' b) + [(6+ c) + (c +
d)]
+ a' b)+ t( + c) + k +
d)l
simplificando la ecuacin, se obtiene
F:a+a'b+b'a+a'd
Despus de esto, pasaremos a implementar la funcin con un solo tipo de puertas. Cuando se desea
implementar una funcin slo con puertas NAND, el procedimiento consiste en aplicar sucesivas veces
el teorema de De Morgan hasta que todas las sumas se conviertan en producto.
a)
En este apartado deberemos implementar la funcin de la Figura 3.25 con puertas NAND de dos
entradas. Una forma habitual consiste en negar dos veces toda la ecuacin y aplicar De Morgan,
luego
:m
: o.1u o.10-u
o.10-. , 1-r.a
Partiendo de esta expresin y teniendo en cuenta la equivalencia entre un inversor y puertas

anteriormente en la Tabla 3.3 podemos dibujar ya el circuito de la Figu-indicada
puertas NAND de dos entradas.
ra 3.26 con
NAND
5 7+o
Figura
b)
3.26.
Circuito con NAND de dos entradas del Problema 3'11.
Si simplificamos la expresin resultante del Apartado (a), aplicando el teorema de De Morgan y

operando, se obtiene
p
o'
1a'
4 @ n) : " : (a + U)' (6 + c)' (c + d) : @/a + a' ' (6' c + 5' d + c' c + c' d) :
: a' -b' c + a' 6' d+ a' 5' c + a' 6' c' d : a' 6' c + a' b-' d
F:ia.54 \*6l
,
Por ltimo, negando de nuevo dos veces la funcin, queda
82
ELECTRONICA DIGITAL
El circuito con puertas NAND de tres entradas ser, por tanto, como el que se ve en
Figwa
la
3.27.
b
c
7
410
Figura
3.27.
Circuito con NAND de tres entradas del Problema 3.11.
En el anterior circuito hav que destacar que en la puerta NAND, donde se realiza el producto
hnal de los dos factores, al sobrar una entrada sta ha sido conectada a nivel 1. La razn de ello
est en que es obligalorio que todas las enfradas de una puerta lgica TTL estn conectadas, ya
que de no estarlo se producen errores en su funcionamiento. Por tanto, como el nico nivel que
no afecta al funcionamiento de una puerta NAND es el 1, se conectar la entrada libre a dicho
nivel.
3,12. Implementar la siguiente funcin:
F:a'b+a'c+A'6.c+a.F
a)
b)
NOR de dos entradas

puertas
S1o con
NAND de dos entradas
S1o con puertas
Solucin: Aplicando Karnaugh para simplihcar la funcin, obtenemos
00
o
l
Figura
3.28.
10
f_ g
Mapa del Problema 3.12
De donde se obtiene la ecuacin de la funcin simplificada:
F:at6'c
e1
mapa de la Figura 3.28
a)
83
Aplicando el teorema de Morgan en sentido inverso al segundo sumando, obtenemos
F: a * 6'c:
y negando seguidamente dos
veces
a + (-b+
c)
la funcin' resulta
n:f,ffi.
Si implementamos esta funcin, obtenemos el circuito de la Figura 3.29'
b
c
Una pastilla
Figura
b)
3.29'
lmplementacin con puertas NOR de dos entradas'
Negando dos veces la funcin que hemos obtenido del mapa de Karnaugh y aplicando el teorema
de De Morgan, se obtiene
r:
"i-fi :;G
Implementando este circuito con puertas NAND de dos entradas, se obtiene

Figura 3.30.
4P
sJ+o
12D
s9
r5 74oo
7400
Una pastilla
Figura
3.30.
lmplementacin con puertas NAND de dos entradas'
3.13. Implementar la siguiente funcin:
F:i.d+(a*a.b.c)
a)
b)
S1o con puertas NOR
Slo con puertas NAND
e1
circuito de la
84
ELECTRONICA DIGITAL
Solucin:
a)
Si aplicamos el teorema de De Morgan a la anterior expresin, quedar
: c. d + (a _t a. b. c) :
+ d) + la +
(c
+ 6 + cll :
(c
++
(a
+ 6 + .)
negando cada operacin de suma dos veces para implementarla slo con puertas NOR,
tendremos
:
r:@+A+@+6+c)
porque el circuito implementado con puertas NOR es el de la Figura 3.31.
2A
1A
t 7402
Tres pastillas
Figura 3.31 . lmplementacin con puertas NOR del Problema 3.13.
b)
Si a la expresin inicial aplicamos el teorema de De Morgan al segundo sumando, se obtiene
F : a' d + (a * a' b' c) : e' d + (a' a' b' c) : E' d + a' b'
y negando la funcin dos veces para transformarla en productos negados, queda
F : (c. d) + (a. b. c) : (.. d).(a. b. c) : (. . d)'(a. b.

El circuito correspondiente a esta funcin es el que aparece en la Figura
3.32.
7400
Dos pastillas
Figura
3.32.
c)
lmplementacin con puertas NAND del problema 3.13
3.14. Simplihcar utilizando los mapas de Karnaugh
85
e implementar la siguiente funcin:
F : a' b' e * 6' d' + 6' e + 6'd'
Solucin: Comenzaremos por simplihcar la funcin, empleando para ello el mapa de cinco variables.
Se obtiene as el mapa de la Figura 3.33.
a'e
E.
: \'.
111
rc1
\
a,
ta-
ft
1
_:)
6.d
Figura
3.33.
Mapa de cinco variables.
Por tanto, la funcin resultante simplihcada ser
F:a'e+6'd+6'e
es el de la
De donde deducimos que el circuito correspondiente a la implementacin de esta funcin
3.34.
Figura
7404
4B
7408
2b"-:2--e,
7427
9c
7408
Tres pastillas
Figura3.34.lmplementacincorrespondientealProblema3.l4'
3.15. Si en el circuito de la Figura 3.35 introducimos las seales a, b y c del cronograma de la

Figura 3.36, qu se obtdr en la salida si suponemos nulos los tiempos de retardo de
las puertas?
86
ELECTRONICA DIGITAL
7486
A
1
7404
Cuatrc pastillas
Figura
Figura
3.36.
3.35.
Cronograma de entrada del Problema 3'1 5'
Solucin: La ecuacin de la funcin representada
es
la siguiente:
P:(a@b)+@'c)
Calculando la tabla de verdad de esta funcin tal y como se explic en el Captulo 1, obtendremos
la Tabla
3.3.
Tabla
3.8.
abc
000
001
010
011,
100
101
110
111
Tabla de verdad del Problema 3.15
X:{e@b,
: G'c)
F
0
0
I
0
0
0
0
0
0
0
1
1
0
0
I
1
87
Si aplicamos la Tabla 3.8 a cada una de las entradas, se obtiene el cronograma representado en la
Figura 3.37.
Figura
3.16. Dado el cronograma
3.37.
Cronograma de salida del Problema 3.15
de la Figura 3.38, que corresponde a un circuito lgico, disear dicho
circuito.
Figura
3.38.
Cronograma del Problema 3.16.
Solucin: A la vista del cronograma de la Figura 3.38 se puede obtener fcilmente la Tabla 3.9, que
corresponde a la tabla de verdad del circuito.
88
ELECTRONICA DIGITAL
Tabla
3.9.
Tabla de verdad
del Problema 3.16
obe
000
001
010
011
100
101
110
111
F
0
0
0
L
0
1
1
Obteniendo la ecuacin de la funcin de la Tabla 3.9 y simplihcando por el mtodo de Karnaugh,

resulta la Figura 3.39.
a'b
a'c
Figura
3.39.
Mapa del Problema 3.16.
Del anterior mapa se llega, por hn, a la siguiente ecuacin:
F:a.b+a.c*b.c
Por tanto, el circuito capaz de realizar el cronograma de la Figura 3.38 es el que se muestra en la
Figura 3.40.
7408
4B
7408
pastillas
Dos pastillas
Figura 3.4O. Circuito con el resultado del problema 3.16.
IMPLEMENTACION DE FUNCIONES EOOLEANAS
3.17. Partiendo del cronograma de la Figura 3.41, disear el circuito lgico que lo
89
cumple.
Figura 3.41 . Cronograma de entradas/salidas del Problema 3.17.

Solucin: Observando el diagrama de tiempos podemos sacar fcilmente la Tabla 3.10, que constituye la tabla de verdad del circuito que se debe disear.
Tabla
3.10.
Tabla de verdad
del Problema 3.17
abc
000
001
010
011
100
101
110
111
0
0
I
1
1
I
I
Si simplificamos por el mtodo de Karnaugh, obtenemos el mapa de la Figura 3.42.
00
0
1
Figura
01
II'
3.42.
r0
11
T-n
!_l
,l
90
ELECTRONICA DIGITAL
De este mapa se obtiene la ecuacin del circuito
F:a*b
El circuito correspondiente a esta funcin es el de la Figura 3.43,en el que se puede observar que
la entrada c se puede eliminar ya que el resultado es independiente de sus variaciones.
b
c
-7a32
Una Pastilla
Figura
3.43.
3.18. Utilizando puertas lgicas
de dos entradas e inversores, implementar un circuito

sencillo posible que cumpla la Tabla de verdad 3.11.
Tabla
3.11.
lo
ms
Tabla de verdad
del Problema 3.18
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
I
1
I
I
0
1
1
0
0
I
1
0
0
0
0
0
Solucin: Aplicando los mapas de Karnaugh para simplificar esta funcin, obtenemos la Figura
3.44
e.E.d
.5
a
\D
d
00
6.e.d
1
5'c'd
'c'iI
Figura
3.44.
Del mapa anterior resulta la siguiente ecuacin simplihcada:
: a'6 + a' a' d + a' c'd + 6' a' d + 6' c'd
sacando factor comn a y 6
et los cuatro ltimos
sumandos, queda
F:a.6+a'G@d)+6'\c@d\
Tras ello sacaremos tambin factor comn (c @ d), resultando
F:a.6+(a+D.k@d)
Por ltimo, aplicando De Morgan, tendremos
F:a.6+ta.tl.G@d)
El circuito resultante es, por tanto, el de la Figura
3.45.
7400
c-4
d -------1
7408
7486
Figura 3.45.
Cinco pastillas
91
92
ELECTRONICA DIGITAL
3.19. Implementar la funcin que dehne la Tabla

Tabla
3.12.
de verdad 3.12.
Tabla de verdad
del Problema 3.19
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
I
0
0
0
I
0
0
1
0
0
Solucin:
F : a. 6' ' d + a. b' c' d + a' 6' c'd + a' b' c' d
Utilizando
1os mapas
de Karnaugh para simplihcar la funcin, se obtiene la Figura 3.46.
Figura
3.46.
En principio, y a la vista de este mapa, la funcin no puede simplihcarse. En estos casos se emplea, si
es posible, una variante especfica del mapa de Karnaugh para funciones OR exclusiva. Dicho mapa
se obtiene intercambiando entre s las dos ltimas columnas y las dos ltimas hlas, resultando de este
modo un mapa como el que aparece en la Figura
3.47.
93
c@d
Figura
3.47.
Mapa de Karnaugh para OR exclusiva.
En este mapa las casillas de las columnas y filas centrales poseen la siguiente propiedad simplificativa
A'b + a'6: a@b ; a.d+ c.d:c@d

Asimismo, las casillas de las columnas y filas de los extremos cumplen
a. 6 + a. b : a @-b
o. a
* c. d :-c,@ d
Si utilizamos en nuestro problema el mapa de OR exclusivo, se obtiene el mapa de la Figura
----------* (a @ b) '
(a @
10
b)' c'd
11
Figura
3.48.
Mapa de OR exclusiva del problema 3.19.
De tal mapa resulta la siguiente ecuacin:
P:(a@b).c.4+@@b)..d
F:4.agbt.c+@-G-b.d
' d
3.48.
94
ELECTRONICA DIGITAL
y, por ltimo
F: A.[(a
@ ) @
c-]
Por tanto, el circuito quedar tal y como se muestra en la Figura 3.49
b
c
Tres pastillas
Figura
3.20. Utilizando los
3.49.
Circuito correspondiente al Problema 3.19.
mapas de Karnaugh para OR exclusiva, implementar la funcin que cumple
la Tabla de verdad
3.13.
Tabla
3.13.
Tabla de verdad
del Problema 3.20
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
0
0
0
0
0
1
1
0
1
I
0
0
0
0
0
Solucin: Representando la ecuacin minterms en el mapa de OR exclusiva, se obtiene el rr

de la Figura 3.50.
95
(a@) (cOd)
Figura
3.b0.
Mapa de OR exclusiva del problema 3.20.
De este ltimo mapa se obtiene la siguiente ecuacin:
P:(aO) .(c@/)
La implementacin del circuito aparece en la Figura
7486
3.51.
Dos pastillas
Figura 3.51 . Circuito del problema 3.20.
3'21'
Utilizando los mapa-s de Karnaugh para OR exclusiva, implementar la funcin que cumple
la Tabla de verdad 3.14.
Tabla
3.14.
abcd
0000
0001
0010
0011
0100
0101
0r 10
0111
Tabla de verdad del problema 3.21
ab
1000
1001
1010
1011
110
1101
1110
111r
0
0
1
0
0
0
F
0
o
0
0
0
0
1
96
ELECTRONICA DIGITAL
mapa
Solucin: Si se representa la ecuacin minterms en el mapa de OR exclusiva, se obtiene el
la Figura 3.52.
1- \oo
01 10
de
11
(r-o-t) (; @ d)
Figura
3.52.
Mapa de OR exclusiva del Problema 3
21
Del mapa anterior se obtiene la siguiente ecuacin:
tA @-bt
'(c O d)
La implementacin del circuito aparece en la Figura 3'53'
404
Figura
3.22.
3'53.
Circuito del Problema 3'21
'
de un
Dado el cronograma de 1a Figura 3.54, que corresponde a las entradas y salidas
simplims
forma
la
de
lgicas
puertas
con
circuito
el
circuito combinacional, implem-entar
ficada posible.
Figura
3.54.
Cronograma del Problema 3'22'
97
Solucin: Del cronograma resulta la ecuacin de la funcin a implementar
F : a. 6. + a. b. a : .. (a. 6 + a. b) : . (a @ b)
En la Figura 3.55 aparece implementado el circuito que cumple el cronograma del enunciado
7404
Tres pastillas
Figura
3.55.
3.23. Utilizando los mapas de Karnaugh, implementar, con el menor nmero posible de puertas
lgicas, el circuito que cumple la Tabla de verdad 3.15.
Tabla
3.15.
altcde
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
F
0
0
1
0
1
I
0
0
I
0
1
I
0
abcde
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
0
0
1
0
1
0
1
0
1
0
1
I
0
1
Solucin: Cuando hay que utilizar el mtodo de Karnaugh para simplihcar una funcin de cinco
variables existen dos formas de aplicar los mapas:
a)
Podemos emplear un mapa de Karnaugh de cuatro variables para aquellos valores en eue
: l, tal y como aparece en los mapas de la Figura 3.56.
y otro para aquellos en que a
98
ELECTRONICA DIGITAL
6'c'
,/
11
10
b'e
b'e
6d
6'd
rraa=O
Mapaparaa=0
Figura
Mapaparaa=1
3.56.
Mapas de Karnaugh del Problema 3.23.
De tales mapas se obtienen las ecuaciones
4 : a'(b' e + 6' c' + 6' d' )

F, : a'lb' e + 6' c' e + 6' d' l
Teniendo en cuenta que la ecuacin de la funcin es la suma de ambas ecuaciones, resultar
+ 6' d'
+ 6' d'
+ a'(b' e + 6' c'
+ al'lb' e + 6' c' * 6' d'
: b' e + 6' c' + 6' d' e
: Ft + F2 : a'(b'
e 1- 6'
c'
Sacando factor comn, quedar
b)
(a
Otra forma de simplihcar ecuaciones de cinco variables con los mapas de Karnaugh consiste
el empleo del mapa de cinco entradas, como el que aparece en la Figura 3.57.
6.c.
c 000
001
011 010
110
111 \101
100
b'e
01
1 1
___---->
Figura
3.57.
It d'
Mapa de Karnaugh de cinco variables del Problema 3.23.
en
Por tanto, directamente del mapa de la Figura 3.57 podemos obtener
1a
BOOLEANAS 99
funcin simplificada
F:e.b+6.c.t6.d.
El circuito, por tanto, es el que aparece en la Figura 3.58.
zB
7404
9
1'l
7
1
411
7432
7411
B
7432
7411
Tres pastillas
Figura
3.58.
3.24. Disear un circuito constituido por tres pulsadores,

forma que sta
se encienda cuando se pulsen
a, b, c, y una lmpara que funcione de

los tres pulsadores a la vez o uno cualquiera
solamente.
Solucin: LaTabla 3.16 representa la tabla de verdad que cumple el enunciado del problema donde
se considera 0 a
la lmpara apagada y 1 a la lmpara encendida.
Tabla 3.16. Tabla de verdad

del Problema 3.24
ahc
000
00
010
011
100
101
110
111
F
0
r
I
0
0
De la tabla anterior se deduce la siguiente ecuacin:
a'6'*a'b'c
100
ELECTRONICA DIGITAL
Simplificando quedar
F -- a'(6'c + b'd + a'(6'c + b'c): a'(b
@ c)
+ a'(5-@ c)
c_-6b@c
La implementacin de la funcin anterior aparece en la Figura
3.59.
7486
Una Pastilla
Figura
3.59.
Circuito con el resultado del Problema 3.24.
3.25. Disear un circuito que, estando constituido por cuatro pulsadores, a, b, c y d, y

L, y Lz, cumpla las siguientes condiciones de funcionamiento:
dos lmparas,
. Zr Se encender si se pulsan tres pulsadores cualesquiera.

. Lz sa encender si se pulsan los cuatro pulsadores.
. Si se pulsa un solo pulsador, sea ste el que sea,. se encendern Lt y Lz.
Tabla
3.17.
Tabla de verdad
del Problema 3.25
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
LL
L2
I
0
I
I
0
0
0
0
0
1
0
0
0
0
0
0
I
0
solucin: De acuerdo con las condiciones de funcionamiento
BOOLEANAS 101
expresadas en el enunciado, se puede
obtener la Tabla 3.17, o tabla de verdad del circuito a implementa..

las siguientes ecuaciones:
o.
lu citada Tabla 3.17 se obtienen
Lt : a. 6. . d + a.6. c. d + a. b. e. A + a. b. c. d +
* a.6. c.A + a.6. c. d + a. b. a. d + a. b. c.d
:
Lz a.,6. . d + a. 6. c. d + a. b. . A + a. 6. . V + a. b. c. d
Sacando factores comunes en las ecuaciones, obtenemos
Lt : a-5.(r. d + c.d) + a. b.(c. d + c.d) + .d.(a. b + a.D

* c' d. (a. b + a. 6) : (a @ b)) (c ) d)
Lz : a- 6. G. d + c. d) + . A. @. b + a. 6) + a. b. c. d
L, : (A-+-b).(c @ dt + k + dt. @ @ b) r a. b. c. d
Por tanto, el circuito capaz de realizar las condiciones del problema es el representado en la
Figura 3.60.
b
c
2 A
7402
.t2
7408
7408
Cinco pastillas
Figura
3.60.
Circuito con el resultado del problema 3.2S.
3.26. Disear el circuito de control de un motor mediante tres pulsado

las siguientes condiciones de funcionamiento:
. Si se pulsan los tres pulsadores, el motor se activa.

t Si se pulsan dos pulsadores cualesquiera, el motor
lmpara de peligro.
res, a,
b y c, que cumpla
se activa, pero se enciende una
1O2
ELEcrRoNlcADlclrAL
.
.
Si slo se pulsa un pulsador, el motor no se activa, pero s se enciende la lmpara

indicadora de peligro.
Si no se pulsa ningn pulsador, el motor y la lmpara estn desactivados.
Solucin: Partiendo de las condiciones indicadas en el enunciado, se obtiene
1a
Tabla 3.18, o tabla
de verdad del circuito a implementar.

del Problema 3.26
abc
000
001
010
011
100
101
110
111
0
0
0
1
1
Si aplicamos los mapas de Karnaugh para simplilicar las ecuaciones de ambas salidas, se obtienen
mapas de la Figura 3.61.
Funcin M
00
01
Funcin
10
11
(-
qD
1b00oo 01 11 10 /''6
0
f,1l
1os
.c
el o
b.c
b.e
Figura 3.61 . Mapas del Problema 3.26.
De los anteriores mapas se obtienen 1as ecuaciones
M -- a'b + b'c + a'c ; L: A'c + b'c + '6

El circuito resultante de la implementacin de las anteriores ecuaciones aparece en la Figura
3.62.
BOOLEANAS 103
7404
c
6
s74og
4B
1A
7408
Cuatro pastillas
Figura
3.62.
3.27. Disear un circuito que sume o reste dos entradas, a y b, segn el valor de una tercera
entrada, c. Si c : 0, aparecer en la salida X, el valor de a -l b; si c : l, se realizar la
operacin a - b. Asimismo, el circuito constar de una salida adicional Y en la que
aparecer el posible acarreo en la suma binaria o el prstamo en la resta (vase Cap. 4).
Solucin: La Tabla 3.19 representa la tabla de verdad del circuito a disear.

del Problema 3.27
ahc
000
001
010
011
100
101
110
ttt
0
0
0
0
0
I
1
0
0
1O4
ELEcrRoNrcA DtGtrAL
Aplicando los mapas de Karnaugh con el fin de simplificar las ecuaciones de ambas salidas se obtienen
los mapas de la Figura 3.63.
Funcin X
00
0
1
01
11
r'l
10
f,t
U
Figura
a'6
3.63.
Mapas del Problema 3.27.
De los anteriores mapas se obtienen 1as ecuaciones
X:a'b+a'6:a@b
Y : a. b. e + a' b' c : b'(a' a + A' c) : b'(a
Por tanto, el circuito que cumple las condiciones del enunciado
@ c)
es el representado en
la Figura 3.64.
i---\g-
L----/
74A6
1A
7486
Dos pastillas
Figura
3.28.
3.64.
Circuito con el resultado del Problema 3'27-
Se pretende disear un circuito de cuatro variables (a, b, c y d) que tome valor lgico 1
cuando el nmero de variables de entrada en estado I sea igual o mayor que el de las que
estn en estado 0.
a)
b)
Implementar el circuito con puertas NAND

Implementar el circuito con puertas NOR
Solucin:
a)
De acuerdo con el enunciado, la tabla de verdad de los circuitos a implementar es la que aparece
en la Tabla 3.20.
BOOLEANAS 105

del Problema 3.28
abed
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
I l0
I101
ltl0
1111
F
0
0
0
1
0
1
I
1
I
1
I
0
1
1
t.
Aplicando el mtodo de Karnaugh para simplihcar la funcin, obtenemos el mapa de la

Fi_
gura 3.65.
b 00
Figura
3.65.
01
11
10
: a. b + c. d + b. d + b. c + a. d + a. c
Negando dos veces esta funcin y a travs del teorema de De Morgan, resulta
106
ELECTRONICA DIGITAL
: a.b + c' d + b' d + b' c + a' d + a' c
F:
De aqu se puede ya implementar el circuito con puertas NAND, tal y como se ve en la Figura 3.66.
7400
B
7400
c
4
5
9.
7430
7400
Tres pastllas
Figura3.66.CircuitoimplementadoconNANDdelProblema3.28.
b)
para implementar el circuito con puertas NOR se puede partir de la expresin anterior y aplicar
el teorema de De Morgan, de 1o que resulta
r:1a
+ 6 + (c + d) + tF +
+ tl+ 4 + @ + + (a + )
F:
Luego el circuito con puertas NOR es el de la Figura 3'67'
BOOLEANAS 1O7
11
7402
7402
7402
10
7402
32
1A
12
11
13lqzt
9
7402
r3
1 1
2
2
3
5
6Figura
3.67.
7427
7402
l+oz
Cinco Pastillas
Circuito implementado con NOR del Problema 3.28.
sistema de alarma est constituido por cuatro detectores denominados a, b, c y d; el

sistema debe activarse cuando se activen tres o cuatro detectores, si slo lo hacen dos
detectores, es indiferente la activacin o no del sistema. Por ltimo, el sistema nunca debe
3.29. Un
Tabla 3.21 . Tabla de verdad

del Problema 3.29
abed
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
1
0
X
0
X
x
1
0
X
X
1
x
1
t'
108
ELECTRONICA DIGITAL
activarse si se dispara un solo detector o ninguno. Por razones de seguridad el sistema

deber activar si a
0,b 0, c 0 y d 1.
El sistema se implementar empleando slo puertas NOR.
Solucin: Partiendo de las condiciones de funcionamiento indicadas en el enunciado,

blecer la Tabla 3.21.
se
se puede esta-
En esta tabla aparece una situacin no planteada en los problemas precedentes, pero que en muchos
casos simplifica los circuitos finales. Dicha situacin se plantea cuando \a respuesta del circuito es
indiferente para alguna o uarias combinaciones de entrada.
La indiferencia esta determinada por las condiciones defunconamiento del circuto. En nuestro caso
nos resulta indiferente la activacin o no activacin de la alarma cuando se activen slo dos detectores,
puesto que as 1o consideramos conveniente. En otros casos, la condicin de indiferencia queda
establecida en funcin de la imposibilidad de producirse una determinada combinacin de entradas
o por cualquier otra causa que se considere oportuna. En el Captulo 2 se indic el modo de empleo
de los trminos indiferentes en las tablas de verdad y mapas de Karnaugh.
Una vez aclarado el tema de las indiferencias, continuaremos con la resolucin del problema.
Representando en un mapa de Karnaugh la ecuacin minterms correspondiente a la Tabla 3.20, se
obtiene el mapa de la Figura 3.68.
Figura
3.68.
Mapa minterms del Problema 3.29.
Del mapa, a su vez, se obtiene la ecuacin minterms simplificada:
F:b.c-fd
Negando dos veces la anterior ecuacin y aplicando el teorema de De Morgan, tendremos
F:(6+O+d
Si hubiramos simplificado la ecuacin por trminos maxterms, el mapa obtenido sera el de la Figura 3.69.
BOOLEANAS 109
c+d
Figura
3.69.
Mapa maxterms del Problema 3.29.
De donde resulta la siguiente ecuacin simpliftcada:
F:(c+d)'(a+d)
Si negamos dos veces la ecuacin y aplicamos el teorema de De Morgan queda
F:(c+dl+(a+d)
Por tanto, el circuito que representa la implementacin de
1a
funcin ser el de la Figura
3.70.
7402
gB
7402
Una Pastilla
Figura
3.30.
3'70'
Se prev que las instrucciones que han de impartirse en un prximo rally de coches
deptrtivosiern muy complejas. Puesto que van a utilizarse dos conjuntos de instrucciones
distintas, los organizadores han decidido utilizar, para determinar el bloque de instrucciones
a entregar en la lnea de salida a cada concursante, un circuito lgico digital que tenga en
cuenta las siguientes condiciones:
Los coches extranjeros con un motor de cilindrada mayor de 1.430 cm3 debern correr
en clase II, junto con los coches nacionales; en caso contrario, deben correr en clase I.
Para los coches que compiten en la clase II, el conjunto de instrucciones que se les va a
110
ELECTRONICA DIGITAL
entregar depender del tipo de equipamiento. Es decir, los coches de esta clase que
estn equipados de acuerdo con las instrucciones generales publicadas utilizarn el
conjunto de las instrucciones l, mientras que aquellos que no estn equipados de
acuerdo con las instrucciones generales utllizarn el conjunto de instrucciones B.
Todos los coches de la clase I utllizarn el conjunto de instrucciones B, salvo que el
coche tenga neumticos radiales o est equipado, en cuyo caso el participante recibir
el conjunto de instrucciones l.
En la lnea de salida, el organizador dispondr de cuatro conmutadores para indicar

dnde ha sido fabricado el coche (por ejemplo, extranjero o nacional), su cilindrada con
respecto a los 1.430 cm3, si est debidamente equipado y el tipo de neumticos. Dichos
conmutadores accionarn a travs de un circuito combinacional un diodo LED. Cuando el
diodo est encendido, el organizador dar al participante el conjunto de instrucciones ,4.
En caso contrario, cuando el diodo no se encienda, el participante recibir el conjunto de
instrucciones -8.
Disear este circuito utilizando el menor nmero de puertas posible.
Solucin: Lo primero que se debe hacer
es una tabla de verdad que contemple todas las posibilidades.

Pero antes deberemos dehnir cada una de las variables.
. A ser 1 si el coche es extranjero, 0 si es nacional.

. B ser 1 si la cilindrada es mayor de 1.430 cm3 y 0 si es menor
. C ser 1 si est equipado y 0 si no lo est.
. D ser 1 si lleva ruedas radiales y 0 si no las lleva.
de 1.430 cm3.
Bajo estas condiciones, la tabla de verdad es como la que puede verse en laTabla3.22.
Tabla
3.22.
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
100i
1010
1011
1100
1101
11r0
1111

Clase
II
II
II
II
II
II
II
II
I
I
I
I
II
II
II
II
Ins.
Salida
A
B
B
A
0
0
B
A
A
A
B
B
0
0
0
1
1
Simplificando por los mapas de Karnaugh, obtenemos el mapa de la Figura 3.71
00
01
BOOLEANAS 111
10
11
d
00
a'6.d
01
11
10
r?)
t:
_f
Figura 3.71 . Mapa del Problema 3.30.

Del anterior mapa se obtiene la ecuacin simplificada
5:cfa'6'd
por lo que el circuito que resulta es el de laFigwa3.72.
d
c
Tres.
Figura
3.72.
pastillas
3.31. Disear el sistema que aparece en la Figura
3.73, constituido por cuatro interruptores a, ,

c y d, en cuyas posiciones de activados introducen un nivel 1 a las respectivas entradas del
bloque l.
Las salidas del bloque I cumplen las siguientes normas:
rd
se
activa con 1 cuando existen dos interruptores no contiguos que estn desactivados.
: l,b : 0, c : 0, d : 1 + F, : 1 y tambin a : O,
Porrazones de seguridad, si a
o
o
b:I,c:l,d:0-4:0.
f'' se activa con I cuando hay dos o ms interruptores activados.
F,
se activa con 1 cuando hay alguno de los interruptores extremos activados.
Las salidas del bloque ,4 se encuentran conectadas a tres pequeos pilotos Pt, P,
as como a las entradas del bloque B.
Pt,
112
ELECTRONICADIGITAL
b
c
Figura
3.73.
Diagrama de bloques del Problema 3.31
Por ltimo, las salidas del bloque -B representan la codificacin en binario del nmero
de pilotos encendidos que hay en su entrada.
Se desea la implementacin con puertas lgicas de los bloques A y B.
Solucin: Partiendo del enunciado del problema, realizaremos la Tabla de verdad
Tabla
3.23.
Entradas
Salids.d
Entrilrs
a.b e d
0000
0001
0010
00r
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
tt10
1111
.,It
Salftls
, Fr,
Ft
0
0
0
0
I
I
I
I
I
I
I
I
0
0
0
0
0
,' ,. {t,..Ea
01
10
0t
10
01
11
01
10
10
11
11
10
10
10
10
10
3.23.
BOOLEANAS 113
Aplicando los mapas de Karnaugh para obtener la ecuacin simplificada

de las salidas del bloque
se consiguen los mapas de la Figura 3.74.
a'c
rD
o1
D
01
10
11
(_
k_ :)
bc
11
1)
(1
Mapa de
5.d
F,
c'd
t'-{-
00
01
(;
00
01
11
10
10
11
f
lr
b'c
1
!_ j
Mapa de F"
Figura
3.74.
Mapas de Karnaugh del problema 3.31 .
Las ecuaciones de cada una de las salidas del bloque
sern
Ft:a'a+'6+6.d
Fr: a. b + c.d + b.d + a. d + a. c * b. c
Ft:a*d
De las ecuaciones anteriores se implementa el circuito de la Figura 3.75.
114
ELEcrRoNrcA DrcrrAL
abcd
408
1
7432
Seis pastillas
Figura
3.75.
Circuito del bloque ,4 del Problema 3.31
Mapa de X,
Mapa de X"
(F,@F.).n
(F1 @
Mapa de X. con OR exclusiva
Figura
3.76.
Mapas del Problema 3.31,
F)
.F3
BOOLEANAS 115
Seguidamente pasaremos a 1a obtencin y simplificacin de las ecuaciones correspondientes a las

salidas del bloque -8, donde consideraremos indiferente la respuesta del circuito a las combinaciones
de Ft, F, y 3 que no aparecen en la Tabla 3.23, ya que estas no podrn producirse nunca. Conseguiremos as los mapas de la Figura 3.76.
De estos mapas se obtienen 1as ecuaciones simplificadas de las salidas del bloque ,B:
xt:
Ft : x2: (Ft +
F2l
'F, + r', eEl
Ft O F, O
\:
Por ltimo, la implementacin del circuito B aparece en la Figura
Fj
3.77.
F1
F2
F3
x.
Una pastilla
Figura
3.77.
Circuito del bloque
del Problema 3.31
PROBLEMAS PROPUESTOS
3.32. Obtener la ecuacin de la funcin lgica correspondiente al circuito
de la Figura 3.78.
b
c
Figura
Solucin: S
(a. 6
3.78.
+ c)' (c -
d-).
116
ELEcrRoNrcADrGrrAL
3.33. Analizar el circuito
de la Figura 3.79 y obtener su ecuacin lgica.
Figura
Solucin: S :
(a - b. d
3.79.
+ a. 6). a. a + a. b. a. A.
3.34. Escribir la ecuacin de la funcin lgica implementada
en el circuito de la Figura 3.80.
Solucin: S
: a' 6 + l(b' c) @ dl.
3.35. Obtener la ecuacin lgica del circuito
Figura
3.80.
de la Figura 3.81.
Figura 3.81 . Circuito del Problema 3.35.

Solucin:
,S: a'6.d + b.c.d * a'b.c + a.a.c + a.c.d + a.6-A.
BOOLEANAS 117
3.3. Simplilicar la siguiente ecuacin e implementarla con puertas lgicas:
F:a'6'c+a.c.d+b.d
Solucin:
F:a'c+b.d.
A
1A
2
7408
c
42
7408
Figura
3.82.
3.37. Implementar con puertas lgicas la siguiente funcin, simplificndola
r :
Solucin:
f :
c'1.
(b
+ c).(b + c + fl.(b + +
previamente.
d)
d).
7404
Figura
3.83.
3.38. Simplificar la siguiente ecuacin e implementarla con puertas lgicas:

F
Solucin:
: b. d + a.b. c. d + a' c. d + a.6'
F:b' t(o+.) +dl+c.d.
cba
Figura
3.84.
c- d
118
ELEcrRoNtcADtctrAL
3.39, Implementar con puertas lgicas la siguiente funcin, simplificndola
Solucin:
F:
@-+-b)
previamente:
: c. d + a. 5. c. d + a. b. c * a.5. c
* a.c + (c + d).
7402
Figura
3.85.
Resultado del problema 3.39.
3.40. Simplificar la siguiente ecuacin e implementarla con puertas lgicas de tipo NOR:
Solucin:
f :
d
b
7427
Figura
3.86.
BOOLEANAS 119
3.41. Implementar con puertas lgicas tipo NOR la siguiente funcin, simplihcndola
Solucin:
previamente:
F:(o + r)--+ (b + d)
:u
7402
7402
7402
Figura
3.87.
3.42. Simplihcar la siguiente ecuacin e implementarla con puertas lgicas de tipo NAND de dos o
tres
entradas.
F -- a' 5. d + a. b + c. d + a. 6. e. d + 6' c' d
Solucin:F:l(a.-b.A)
@i) tA.rl @A k.d)
12410
9C
10!-
11
7
410
7400
7400
Figura
3.88.
3.43. Implementar con puertas lgicas NAND de dos o tres entradas la siguiente funcin, simplificndola
previamente:
: b' d' (c + a) + a' c' (b + d)
12O
ELEcrRoNrcA DrcrrAL
Solucin: F
. c . d) . (A:-6 .
: (b-b
A . @ .-Fi) . 1a .V .n).
cba
4B-
410
5zoo
7410
7410
7410
7410
Figura
3.89.
3.44. Simplificar la siguiente ecuacin e implementarla con puertas lgicas de tipo NOR
Solucin:
F:l@ + ) + df +a + l+
de dos entradas:
ol.
3.45. Implementar con puertas lgicas de tipo NOR de dos entradas la siguiente funcin, simplificndola
previamente:
F:a.6.+a.c.d+a.6.d+
+6.A*a.6'c'd+6.c.d
Solucin:
:
F:a+@+Q+6.
3.46. Dada la Tabla
de verdad 3.24, implementar el circuito que cumple dicha tabla.
Tabla
3.24.
abcd
0000
0001
00r0
0011
0100
0101
0110
0111
Solucin:
F:6-@ + c\ + (V-+n\.
F
1
I
I
I
0
0
0
abcd
1000
1001
1010
1011
1100
110r
1110
11lt
I
0
I
1
1
0
0
0
3.47. Partiendo de la Tabla
de verdad 3.25, implementar el
Tabla
3.25.
BOOLEANAS 121
circuito que cumple dicha tabla.
Tabla de verdad
del Problema 3.47
ahcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Solucin: F
(b
+ c). (a.
0
0
1
I
1
1
1
1
0
0
1
0
1
0
1
d).
3.48. De la Tabla de verdad
3.26, obtener: a) 1a funcin que la cumple bajo la forma de suma de productos;

b) 1a funcin que representa bajo 1a forma de producto de sumas; c) simplificar las ecuaciones de los
apartados a) y b) implementando el circuito con la ecuacin que contenga el menor nmero de puertas;
d) implementar el circuito del apartado c) empleando puertas NAND de dos entradas.
Tabla
3.26.
Tabla de verdad
del Problema 3.48
bed
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
1
1
0
0
1
I
0
0
1
0
1
1
1
0
1
122
ELECTRONICA DIGITAL
Solucin:
a) F -- a.6'c.d + a'6'a'd + a'b'c'd + a'b'c'd

-t a. 6' c' d + a' b' E' d + a' b' a' d + a' b' c'
b) F -- (a+b
+c+
d)'(a+b+.+d)'(a+6+.
.(a + 6 +'. +
+ a'6''7
+ a'6'c'd
d.
d)'(a+6+.+A'(a+
+ c +d)'
d).
c) F:c'a'd.
d)
b
c
Figura
3.90.
mapas de Karnaugh para OR exclusiva, obtener la ecuacin simplificada de la funcin

representada por la Tabla 3.27.
3.49. Utilizando los
Tabla
3.27.
Tabla de verdad
del Problema 3.49
sbtd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
tt 11
Solucin: F
: c'
(a @ b @
d).
'
U
I
0
0
I
0
0
0
1
0
0
0
0
1
0
0
BOOLEANAS 123
3.50. Aplicando los
mapas de Karnaugh para OR exclusiva, obtener la ecuacin simplicada de la funcin

representada por la Tabla 3.28.
Tabla
3.28.
Tabla de verdad
del Problema 3.50
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Solucin:
f:
0
0
1
1
1
0
0
1
1
0
0
0
0
1
@ @ @ c).
3.51' Un circuito posee cuatro entradas, a, b, c y d El circuito responder con un I cuando las entradas a
ydseanlocuandolasentradasbycvalganO.Porrazonesdeprioridad, lascombinacionesa:1,
b:1,c:0,d:0ya:o,b:r,c:e,d:r,senindifeentes.
puertas NOR de dos entradas.
Solucin: F
la
a)
+ la +
Implementarelcircuitocon
d).
3.52' Un circuito posee cuatro entradas, a, b, c y d. El circuito responder con un 0 cuando las entradas a
ydseanlocuandolasentradasbycvalganl.Porrazonesdeprioridad,lascombinaciones:1,
b:0,c:l,d:1ya:l,b:l,c:7,d:lsernindiferentes.
puertas NAND de dos entradas.
Solucin:
Implementarelcircuitocon
, - ,fi7-1FVl.
3.53. Disear mediante puertas NOR un circuito combinacional de tres entradas que detecte cundo se
cumplen las condiciones expresadas en la Tabla 3.29.Llamaremos a,b y c a las tres entradas, de mayor
a menor peso en binario.
Tabla
3.29.
Tabla del Problema 3.b3
4 : I si el nmero
: 1 si el nmero
: 7 si el nmero
Fz
F^
Solucin
F:a+FlT
es
es
es
)
(
:
5 en binario
3 en binario
4 en binario
, Fz:a ; .: c+b+a
124
3-54.
ELECTRONICA DIGITAL
Disear un sistema de lotera para una mquina recreativa, de forma que si al colarse la bola en juego,
nmero binario que forman cuatro interruptores situados sobre el tablero dejuego equivale a alguno
de los siguientes nmeros decimales: 4, 5, 8, 9, ll, 13, 15, se conceda bola gratis. Llamaremos
e1
a,b,cydaloscuatropulsadoresdemayoramenorpesoenlacifrabinaria,yxaldetectordebola
tragada.
sotucin: F
J.55.
@ b)
+ a. dl.
x.
Disear un circuito combinacional con el menor nmero de puertas lgicas que tengb por entrada una
cifra decimal (del 0 al 9) codificada en binario y que detecte a su salida los mltiplos de 3. Denominaremos /, c, b, a, a cada uno de los bits de la cifra binaria de mayor a menor peso.
Solucin:
3.56.
: l;.@
F: a'd + b.(c
@ a).
Un sistema sencillo para hacer votacin secreta es utilizar un circuito combinacional cuyas entradas
estn controladas por interruptores que puedan accionar los miembros deljurado. La salida del circuito
ser 0 o 1 en funcin de cmo hayan puesto los interruptores la mayora de los miembros del jurado.
El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal

cuatro miembros (a, b, c, d) y el tribunal B tres (e,f, g). El veredicto deber ser:
.
.
I en caso de que en ste no se produzca empate.

Si se produce empate en el tribunal l, el veredicto ser el del tribunal.B.
El del tribunal
Se recomienda disear el
circuito segn el diagrama de bloques de
1a
Figura 3.91.
b
c
Circuito C
Figura 3.91 . Diagrama de bloques del Problema 3.56.

Solucin:
Fr:o'b+c'd'
Fz -- @ @ b)' (c @ d) + a' 6' c' d + a' b'.'
Ft:8.f+".f+r'g.
S: fj'F2 + n'F2.
A.
A tiee

Capitulo 3 Libro Shaum Circuitos Digitales

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Capitulo 3 Libro Shaum Circuitos Digitales

Uploaded by

Copyright:

Available Formats

CAPITULO

Principales puertas lgicas

Suma exclusiva negada

Se fabrican en dos, tres,

cuatro o cinco entradas

cuatro, ocho, doce

Principales puertas lgicas (continuacin)

Por su parte, en la Tabla 3.2 se exponen diferentes simbologas de representacin de los

Diferentes simbologas de puertas lgicas

IMPLEMENTACION DE FUNCIONES BOOLEANAS

3.2. CARACTERISTICAS COMERCIALES DE UNA PUERTA

Nivel 1 : Nivel H (high-alto)

Caracterstica de transferencia de un inversor'

respuesta en la salida de sta. La inversa de esta importante caracterstica define la

3.3. FAMILIAS LOGICAS

Tecnologa de fabricacin: Es la forma de construir un circuito integrado digital desde el

En el siguiente esquema se expone la clasificacin general de las tecnologas de fabricacin y de

{ Familia: PMOS, CMOS

para tecnologas bipolares

I SOS, Implantacin inica para MOS

3.4. IMPLEMENTACION DE FUNCIONES LOGICAS

IMPLEMENTACION DE FUNCIONES BOOLEANAS

Equivalencias entre puertas lgicas

3.5. CRONOGRAMAS DE CIRCUITOS LOGICOS

Convenio de transiciones para cronogramas.

Otra cuestin a tener en cuenta en ciertos casos es el hecho de que habitualmente no

3.6. DISEO DE CIRCUITOS DIGITALES

con el menor nmero de puertai posibles.

3.7" SIMBOLOGIA PARA LA REPRESENTACION

IMPLEMENTACION DE FUNCIONES BOOLEANAS

Nmero de serie de la Pastilla

Simbologa de puertas integradas

Implementar los circuitos correspondientes a las siguientes funciones lgicas:

En nuestro problema las fases de la implementacin estn reflejadas en la Figura

Fases de implementacin de la funcin del Problema 3.1a.

b) El circuito correspondiente a la implementacin

de la funcin de este apartado se encuentra

representado en la Figura 3.6.

lmplementacin del circuito del Problema 3.1

IMPLEMENTACION DE FUNCIONES BOOLEANAS

De la implementacin de la funcin resulta el circuito de la Figura

lmplementacin del circuito del Problema 3.2a'

El resultado de la implementacin de la funcin aparece en la Figura

lmplementacin del circuito del Problema 3'2b'

Implcmentar los circuitos correspondientes a las siguientes funciones lgicas:

a) S : (d' b + a'6)' c'(a' c t a'

lmplementacin del circuito del Problema 3.3a.

lmplementacin del circuito del Problema 3.3.

Circuito del Problema 3.4.

Solucin: El proceso de obtencin de

1a ecuacin de una funcin implementada con puertas lgicas

y el valor de la ecuacin de salida ser

realizar la tabla de verdad que representa a la funcin,

corresponde con la Tabla 3.4.

del Problema 3.4

F : la' b) + O-+-bl : a * 6 + a' 6 : a + 5 : A4

Resultado del Problema 3.4.

Obtener la ecuacin y tabla de verdad del circuito de la Figura 3.13. Asimismo,serealizara

Circuito del Problema 3.5

Solucin: Las ecuaciones del circuito en los puntos X, Y y V sern

La ecuacin de la salida ser, por tanto,

: x' y : l(a' b\' a]' l(a' b)' bl

En la Tabla 3.5 aparece representada la tabla de verdad de la funcin anterior