Professional Documents
Culture Documents
AUTOR:
Everson Martins
Campinas SP - Brasil
Outubro de 2002
V662a
Martins, Everson
Projeto de misturador com topologia clula de Gilbert
utilizando pHEMT / Everson Martins. --Campinas, SP:
[s.n.], 2002.
Orientador: Jacobus Willibrordus Swart.
Tese (doutorado) - Universidade Estadual de
Campinas, Faculdade de Engenharia Eltrica e de
Computao.
1. Misturadores na faixa de microondas. 2.
Transistores. I. Swart, Jacobus Willibrordus. II.
Universidade Estadual de Campinas. Faculdade de
Engenharia Eltrica e de Computao. III. Ttulo.
ii
Resumo
Este trabalho demonstra a viabilidade do uso da tecnologia PHEMT em misturadores
com topologia Clula de Gilbert. A anlise feita atravs da simulao, implementao e
medio do circuito integrado de microondas monoltico de um misturador conversor para baixo.
A topologia do circuito utilizada na integrao uma implementao da topologia Micromixer
(variante da topologia clssica) e proposta pela primeira vez em tecnologia pHEMT. O circuito
caracterizado na freqncia 1,9 GHz para RF, 2,0 GHz para OL e 100 MHz para FI, mostrando
ganho de converso de tenso de 14,8 dB. As principais vantagens apresentadas pelo circuito
foram: entrada de RF desbalanceada, bom desempenho de rudo (NFSSB=14,4 dB), IIP3
relativamente alto (1,5 dBm) e baixo consumo de potncia (17 mW para o bloco misturador).
Abstract
This work demonstrates the feasibility of the use of PHEMT technology in the Gilbert
Cell mixer topology operating as a down-converter. The analysis is made through simulation,
implementation and measurement of an MMIC (Monolithic Microwave Integrated Circuits).
The circuit topology used was a Micromixer (variant of classical topology) and this is the first
time this topology is investigated with pHEMT technology. The circuit is characterized at 1.9
GHz, for RF, 2.0 GHz, for LO and 100 MHz, for IF, presenting voltage conversion gain of 14.8
dB. The main advantages presented by the circuit have been: unbalanced RF input port, good
noise performance (NFSSB=14.4 dB), high IIP3 (1.5 dBm) and low power (17 mW for the mixer
block).
iii
iv
vi
viii
Agradecimentos
Ao Prof. Jacobus W. Swart pela oportunidade de desenvolver este trabalho na
UNICAMP, e tambm pela sua confiana, apoio irrestrito e, principalmente, sua pacincia.
Ao Sr. Ezio M. Bastida pelo auxlio durante a etapa de projeto.
Prof Denise Consonni que sempre se mostrou pronta a colaborar, disponibilizando os
laboratrios do LME/USP ou atravs de discusses tcnicas. Agradeo tambm o apoio do Sr.
Marcos A. Luqueze.
Agradeo ao Prof. Saito pela confeco das placas de Alumina e sua pronta
disponibilidade quando foi necessrio confeccionar placas adicionais.
Ao Sr. Mrcio Biazzoli que viabilizou a fixao e solda de fio do CI na placa de Alunina
no CenPRA. Agradeo tambm a Sra. Marinalva que realizou as soldas, no s de uma mas de
vrias placas!
Ao Prof. Evandro Conforti e ao Prof. Aldrio C. Bordonalli que disponibilizaram os
equipamentos do DMO para realizar as medidas no misturador.
Aos Sr. Ingo Wolff, Sr. Tempel e Sr. Akpinar pelo suporte e apoio dado no intercmbio
realizado com a Universidade Gerhard Mercator de Duisburg e com o IMST (Institut fur Mobilund Satellitenfunktechnik), Kamp-Lintfort, ambos na Alemanha.
Prof. Galdenoro Botura Jr. pelo suporte e incentivo ao longo do trabalho.
Aos amigos Prof. Samuel A. Lucena e Prof. Antnio Lotufo que de alguma forma
contriburam para a realizao deste trabalho.
Agradeo CAPES o suporte financeiro dado atravs da bolsa de doutorado no perodo
de setembro de 1995 a setembro de 1997.
Agradeo FAPESP o suporte financeiro dado atravs do projeto PMU-FAPESP, que
viabilizou a fabricao do circuito integrado.
ix
Agradeo ao DAAD pelo suporte financeiro dado para minha estadia de trs meses no
intercmbio com a Universidade Gerhard Mercator de Duisburg e com o IMST.
Agradeo ao Departamento de Engenharia Eltrica FEEG/UNESP pela compreenso e
oportunidade oferecidas.
Sumrio
Resumo
iii
Abstract
iii
Agradecimentos
ix
Lista de Figuras
xv
Lista de Tabelas
xix
xxi
1 Introduo
2 Topologias de Receptores
17
xi
59
89
125
129
Anexo A
Princpio de Operao Ideal de uma Clula de Gilbert ........................................... 135
Anexo B
Deduo da Funo Transferncia do Par Diferencial Com e Sem
Fonte de Corrente.................................................................................................... 137
Anexo C
Metodologia da Medio do Ganho de Converso de Tenso................................ 141
xiii
Anexo D
Grampeamento Abrupto .......................................................................................... 145
Anexo E
Medida de Isolao .................................................................................................. 147
Anexo F
Relao de Publicaes ........................................................................................... 151
xiv
Lista de Figuras
2.1 Arquitetura tpica da etapa transceptora de um sistema de comunicao mvel ............ 3
2.2 Arquitetura Software Defined Radio para o transceptor ................................................. 4
2.3 Estrutura vivel para digitalizao do sinal de FI ........................................................... 5
2.4 Arquitetura para Sub-amostragem .................................................................................. 6
2.5 Estrutura tpica de um receptor super-heterdino com seu diagrama espectral .............. 8
2.6 Arquitetura do receptor de FI-zero (homdino) e seu diagrama espectral ...................... 10
2.7 Arquitetura de um receptor de dupla converso com FI de banda larga ......................... 12
2.8 Efeito da freqncia de amostragem no espectro de um sinal amostrado ...................... 14
2.9 Arquitetura de um receptor de sub-amostragem e seu diagrama espectral ..................... 15
3.1 Princpio de funcionamento esperado segundo o pensamento de Fessenden .................. 17
3.2 Diagrama do circuito receptor utilizado no teste Arlington-Salem ................................ 19
3.3 Multiplicador analgico ideal .......................................................................................... 20
3.4 Chaveamento do sinal de RF ........................................................................................... 23
3.5 Diagrama em blocos do misturador de um nico elemento (a), com balano
simples (b) e com balano duplo (c) ............................................................................. 25
3.6 Diagrama de construo (a) e circuito equivalente (b) de um diodo de
Barreira Schottky ........................................................................................................... 27
3.7 Circuito equivalente de um transistor FET...................................................................... 29
3.8 Diagrama de construo (a) e curva caracterstica (b) de um MOSFET ........................ 30
3.9 Estrutura de camadas de um MESFET .......................................................................... 31
3.10 Estrutura de um transistor HEMT AlGaAs/GaAs (a) e o diagrama da banda
de conduo (EC) em torno da heterojuno (b) ......................................................... 32
3.11 Misturador de transcondutncia de FET com sinais de RF e OL aplicado
na porta ....................................................................................................................... 36
xv
xvi
xvii
xviii
Lista de Tabelas
4.1 DESEMPENHO DESEJADO PARA UM MISTURADOR NO SISTEMA DECT
COM GANHO DE 6 dB (SABOURI-S., 1997 apud MADSEN & FAUGE, 199 ......... 70
4.2 VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A
CORRENTE "I" DE POLARIZAO PARA A RELAO 2X60/4X60.
(POL=5 dBm ) .................................................................................................................. 73
4.3 VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A
CORRENTE "I" DE POLARIZAO. (VDS = 2 V para os transistores superiores
e POL = 5 dBm ) ............................................................................................................. 74
4.4 VARIAO DO GANHO DE TENSO, FIGURA DE RUDO E TENSO
DE ALIMENTAO COM A CORRENTE "I" DE POLARIZAO.
(VDS =1,5 V para os transistores superiores, POL = 5 dBm e LRFI=400 ) ............ 75
4.5 RESULTADOS DE SIMULAO PARA A RELAO 2X60/4X60 COM A
TOPOLOGIA PROPOSTA E A TRADICIONAL ....................................................... 77
4.6 RESULTADOS DAS SIMULAES FEITAS COM OS NOVOS PARMETROS
PARA O TRANSISTOR 4X40 m. (POL=0 dBm e C1=C2=10 pF) ......................... 79
4.7 RESULTADOS DAS SIMULAES FEITAS COM RFI VALENDO 400 E
800 PARA O TRANSISTOR 4X40 m. (POL=0 dBm e C1=C2=10 pF) ............... 80
4.8 PARMETROS DE DESEMEPENHO DO CIRCUITOS PARA DIFERENTES
VALORES DE TENSO DE LIMIAR (VT) ................................................................ 80
4.9 RESULTADOS DAS SIMULACES PARA O CIRCUITO MISTURADOR +
AMPLIFICADOR ISOLADOR DE FI CONSIDERANDO DIFERENTES
VALORES DE CARGAS ( POL = 0 dBm ) ................................................................... 83
xix
xx
xxi
xxii
Captulo 1
Introduo
A comunicao atravs de sinais de rdio freqncia (RF) est integrando cada vez mais
o cotidiano de nossas vidas: telefonia celular mvel, telefone sem fio, rede de computadores sem
fio, etc. A principal causa desta difuso a grande flexibilidade que se confere aos sistemas de
comunicaes por no ser necessrio utilizar conexes fsicas (Ex. cabo coaxial, cabo ptico,
etc.).
O bloco que permite um sistema trabalhar com sinais de RF denominado de transceptor
de RF (RF Front End). Este bloco responsvel pela transduo e conformao do sinal de RF,
e constitui-se de dois estgios, um responsvel pela recepo denominado receptor e outro
responsvel pela transmisso denominado transmissor. Tanto o receptor quanto o transmissor
so compostos por circuitos, cujos desempenhos so os principais responsveis pela limitao do
sistema com relao ao rudo, interferncia, distores, etc.
Portanto, dada importncia que o transceptor ganhou nos sistemas modernos de
comunicaes, tanto sua arquitetura quanto seus circuitos tm sido objeto de grande investigao
e constituiu-se no incentivo inicial elaborao deste trabalho. Posteriormente, ao longo do
trabalho de pesquisa bibliogrfica, identificou-se a importncia que um circuito em particular, o
misturador, estava ganhando dentro da etapa receptora dos circuitos de comunicaes sem fio
(Wireless), sendo por isto o circuito abordado neste trabalho.
Como contribuio para o desenvolvimento dos circuitos misturadores, esta tese
apresenta o estudo da viabilidade do uso de pHEMT em circuitos misturadores com topologia
Clula de Gilbert.
Para auxiliar o leitor com respeito organizao desta tese, apresentado, a seguir, um
breve resumo dos principais captulos.
Captulo 2
Topologias de Receptores
Os sistemas de comunicaes sofreram uma evoluo muito grande nestas ltimas
dcadas, como resultado do avano tecnolgico. Estas novas tecnologias viabilizaram a
implementao de sistemas como: telefonia celular, comunicao via satlite, rede de
computadores sem fio, comunicao ptica, etc. Dentre estes avanos, a inveno do circuito
integrado teve um papel decisivo e fundamental nesta evoluo. Ela viabilizou inclusive a
integrao de circuitos analgicos/digitais em uma nica pastilha de silcio muito pequena,
reduzindo o consumo de potncia, tamanho, melhorando o rendimento, desempenho e
diminuindo o custo. Sem o circuito integrado, no seria possvel a telefonia celular.
0
1 Misturador
2 Misturador
Demodulador
Antena
Filtro de FI
Amplificador Filtro de
de RF
RF
de baixo rudo
1 OL
(freqncia
varivel)
Duplexor
Amplificador
de RF
de potncia
Amplificador
de FI
0
2 OL
(freqncia
fixa)
OL
(freqncia
varivel)
Filtro
de RF
Modulador
Misturador
Filtro de RF
Duplexor
Filtro
de RF
Conversor
D/A
1 Misturador
2 Misturador
Conversor A/D
Amplificador
Filtro de
de RF
RF
de baixo rudo
Antena
Amplificador
de FI
Filtro de FI
0
1 OL
(freqncia
varivel)
2 OL
(freqncia
fixa)
Duplexor
Amplificador
de
potncia
OL
(freqncia
varivel)
Filtro
de RF
Conversor D/A
Misturador
O caminho para a digitalizao at a antena ainda est bem distante, como se pode
observar
na
Fig.
2.3.
custo
da
fabricao
de
conversores
analgico-digitais,
amostrado a uma freqncia de, no mnimo, duas vezes a componente de freqncia mxima do
sinal(FMAX) (Teorema de Nyquist da Amostragem). Assim, para um sinal de 900 MHz seria
necessrio um sinal de clock de, no mnimo, 1800 MHz! Nos circuitos de telecomunicaes,
tipicamente usam-se taxas de amostragem de, no mnimo, 4 a 6 x FMAX.
Existe uma arquitetura alternativa, denominada de Sub-amostragem, Fig. 2.4, na qual o
sinal digitalizado depois do amplificador de baixo rudo a uma taxa de amostragem inferior ao
do sinal de RF, mas superior ao do sinal de informao. Nesta arquitetura, o amostrador-retentor
do conversor A/D funciona como um misturador transladando a informao contida no sinal de
RF para a sua banda de freqncia original. Assim, a converso analgico-digital pode ser feita
por circuitos A/D operando em freqncias bem mais baixas. A principal desvantagem desta
arquitetura sua Figura de Rudo muito elevada (PRSSINEN, 1997).
Amostrador
Filtro
Passa-Baixa
Conversor
A/D
Filtro de RF
LNA
Filtro
Passa-Baixa
Conversor
D/A
Amostrador
Alm desta evoluo, impulsionada pela inveno do circuito integrado, outro fator vem
afetando de forma mais imediata o projeto dos blocos que compem os transceptores para
comunicao sem fio: a miniaturizao. H uma presso cada vez maior das empresas para
reduzir o custo dos circuitos de comunicaes. Esta presso tem levado os projetistas a
desenvolverem transceptores com um alto nvel de integrao, dentro das limitaes e condies
tecnolgicas hoje existentes. Atingir o objetivo de mxima integrao possvel entre a antena e o
dado de sada, eliminando componentes externos, no nada trivial e requer uma reviso geral
do projeto de todo bloco transceptor, surgindo assim novas arquiteturas de transceptores e
forando o uso de topologias de circuitos alternativas. Como este trabalho focaliza seus esforos
no circuito misturador para a etapa receptora, sero apresentadas a seguir as principais topologias
para o bloco receptor que so utilizadas e que tm surgido recentemente.
2.1 Receptor Super-heterdino
Esta a topologia mais clssica e a que tem seu uso mais difundido desde que foi
patenteada por Armstrong, um dos mais criativos inventores na histria da rdio comunicao,
em 1917 (LEE, 1998). Nesta topologia, a informao contida no sinal de RF transladada para
um sinal de freqncia fixa mais baixa na qual todos os processos de amplificao e filtragem
necessrios so realizados. Como a freqncia do sinal bem menor e fixa, o projeto dos
circuitos torna-se mais simples (menor influncia de elementos parasitas, maior estabilidade,
etc.) e podem-se obter desempenhos iguais ou superiores (seletividade do filtro, ganho, etc.) a
um custo bem mais baixo em relao s topologias antecessoras.
A estrutura tpica de um receptor super-heterdino apresentado na Fig. 2.5. Seu
funcionamento pode ser entendido pelo diagrama espectral de sinais apresentado conjuntamente.
A antena capta, alm do sinal de RF de interesse, diversos outros sinais. Os sinais que no
pertencem banda de freqncia de comunicao do sistema so eliminados por um filtro passafaixa de alto Q (SAW) colocado logo aps a antena. Posteriormente, os sinais de interesse so
pr-amplificados atravs do LNA para terem um nvel que permite serem posteriormente
processados pelas demais etapas e com um mnimo possvel de rudo adicionado que no
degrade sua inteligibilidade. O circuito misturador faz, atravs do produto dos sinais presentes na
sua entrada com o do OL, uma translao da informao contida na freqncia do sinal de RF
para um sinal de FI. Finalizando a estrutura do receptor, existe uma segunda translao da
informao, demodulao, para sua freqncia original. A determinao do canal a ser utilizado
dentro da banda do sistema feita atravs da sintonia do sinal de OL, uma vez que FFI = FRF FOL. No somente a informao contida no sinal de RF ser transladada, mas tambm o rudo
presente na regio do espectro em F = FOL FFI, denominado de canal imagem. Assim, para
minimizar o rudo, necessrio o uso de um filtro na entrada do misturador como indicado na
Fig. 2.5.
As principais caractersticas deste tipo de receptor esto na alta sensibilidade e
seletividade, na imunidade ao efeito de desvio de tenso/corrente contnua (DC offset) e
problemas de fugas de sinais devido s diversas etapas de converso. No entanto, para atingir
uma boa seletividade, so necessrios filtros com alto Q na sada do LNA e na sada do
misturador que no podem ser integrados juntos com os circuitos, aumentando o custo e
dificultando sua miniaturizao. Outro fator que vai contra a integrao o circuito do oscilador
local. Devido ao fato de ser sintonizado e operar em alta-freqncia, h necessidade de um
circuito tanque com alto Q, para minimizar seu rudo de fase, o que possvel somente com
elementos externos. Adiciona-se, tambm, um maior consumo de potncia, por causa dos
diversos estgios.
Misturador
Antena
Filtro PassaBaixa
Conversor A/D
3
Misturador
Cos(OL1t)
Sin(OL1t)
Filtro de RF
Amplificador
de RF
de baixo rudo
Filtro
Rejeita
Imagem
Amplificador de
Filtro de FI
FI
Conversor D/A
Cos(OLt)
Misturador
Sinal de RF
Filtro PassaBaixa
Freqncia
OL
OL1
0
FIGURA 2.5 - Estrutura tpica de um receptor super-heterdino com seu diagrama espectral
Seleo de canal o projeto de filtros ativos passa-baixa para integrao mais difcil
que um filtro passivo, sobretudo na relao linearidade-rudo-potncia.
10
Filtro PassaBaixa
Antena
Filtro de RF
Conversor A/D
Conversor A/D
2
Cos(OL1t)
Sin(OL1t)
Amplificador
de RF
de baixo rudo
Filtro PassaBaixa
Sinal de RF
Freqncia
OL1
0
FIGURA 2.6 - Arquitetura do receptor de FI zero (homdino) e seu diagrama espectral.
11
12
Misturador
rejeita
imagem
Misturador
Conversor
A/D
Filtro de RF
Amplificador
de RF
de baixo rudo
Cos(OL1t)
Filtro
Passa
Baixa
Filtro
Passa
Baixa
exp(j.OL2.t)
A eliminao do filtro seletor de canal na entrada de FI faz com que os sinais fortes de
canais adjacentes, que antes eram desprezados, passem a ter grande influncia no
projeto do segundo misturador e no projeto dos blocos de banda base. Isto implica
diretamente na necessidade de aumento da faixa dinmica destes ltimos estgios do
receptor. Tambm, os sinais esprios gerados pelo primeiro misturador podem ser
mixados com sinais de canais indesejados, criando um sinal interferente dentro do
canal/banda de interesse.
13
14
|Y(j)|
Filtro
|Y(j(+Sk))|
S 2C
- S
Superposio
|Y(j(+Sk))|
(Aliasing)
S < 2C
- 2S
- S
2S
15
3
Amostrador
Filtro
Passa Baixa
4
Conversor
Antena
A/D
Filtro de RF
LNA
SAMPLE= C /k
Filtro
Passa Baixa
Conversor
A/D
Amostrador
Sinal de RF
SAMPLE= C /k
......
......
......
......
4
0
FIGURA 2.9 - Arquitetura de um receptor de sub-amostragem e seu diagrama espectral.
16
17
Captulo 3
Misturadores
Como se pde ver no captulo anterior, o estgio receptor de um transceptor de RF um
circuito que trata o sinal eltrico obtido da antena e o translada para uma freqncia menor, em
que ser posteriormente convertido em um sinal digital e processado digitalmente. O bloco que
faz esta transladao de freqncia denominado misturador.
Historicamente, a idia de transladao de freqncia atravs do uso de dois sinais nos
receptores de rdio comeou com a patente de Fessenden, em 1902, para o princpio heterdino.
Neste, ele estabelece que um sinal de rdio de freqncia f1, que estivesse presente na antena,
poderia ser detectado atravs do batimento deste com outro sinal de freqncia f2, com o sinal
resultante convertido em ondas acsticas, como ilustra a Fig. 3.1 (HOGAN, 1913).
Antena
i1
L1
i2
C1
1
f1 - f2
i1+ i2
L2
Sinal
Acstico
0,00
0,01
0,02
0,03
t(s)
0,04
0,05
Gerador de
Sinal
i2
i1
Sinal
Acstico com
=
v
f1 f 2
l2 l1
Transdutor
Eletroacstico
18
energia do sinal acstico com freqncia f=f1-f2 e os outros dois termos as energias dos sinais
acsticos com freqncias f1 e f2. Assim, dependendo das amplitudes das correntes, poder-se-ia
at ter ganho: G =
2.i1.i2 2.i2
=
. Supondo i1 = 1 mA e i2=100 mA, poder-se-ia obter um ganho de
i1
(i1 )2
at 200! Isto permitiria, na poca, comunicaes que poderiam chegar at 4800 km. Naquela
poca predominavam os detectores base de diodos (vlvula, lquidos ou slidos) que no
ofereciam ganho nenhum, de modo que este circuito era realmente revolucionrio. Com base
nesta expectativa, foram realizados outros experimentos que culminaram, em 1913, na realizao
de um teste onde sinais foram enviados e recebidos entre o Centro da Marinha Americana em
Arlington, Virgnia, e o Cruzador Americano, Salem.
Neste experimento, o circuito receptor utilizado teve que ser modificado devido baixa
sensibilidade dos detectores anteriores. O circuito que acabou sendo empregado apresentado na
Fig. 3.2. Neste circuito so utilizados um diodo e um capacitor, para obter o sinal resultante do
batimento.
Os melhores resultados experimentais obtiveram um ganho mximo de 12! Obviamente,
este foi um resultado muito bom comparado aos detectores da poca, mas abaixo dos 200
esperados. Isto ocorreu porque o modo como o clculo foi realizado estava equivocado: para
obter a potncia correta do sinal de sada, seria preciso obter seu espectro e determinar a potncia
distribuda ao longo da faixa de freqncia de operao do ouvido humano, e nesta poca ainda
no se tinha esta interpretao dos sinais.
19
Circuito detector
(retificador +
filtro)
Antena
Fone
Gerador do
Sinal Local
FIGURA 3.2 - Diagrama do circuito receptor utilizado no teste Arlington-Salem
20
MULTIPLICADOR
S RF (t ) = a (t ). cos( RF .t )
cos( OL .t )
a (t ). cos[( RF OL ).t ]
FILTRO
a (t ). cos( RF ). cos( LO ) =
a (t )
[cos[( RF LO ).t ]+ cos[( RF + LO ).t ]]
2
A( )
a (t )
(3.1)
ento
Fourier
a(t ) e j 0t
A( 0 )
(3.2)
21
a(t )
{cos[( RF OL )t ]+ cos[( RF + OL )t ]}
2
(3.3)
Fourier
1
{A[ ( RF + OL )] + A[ + ( RF OL )] + A[ ( RF OL )] + A[ + ( RF + OL )]} (3.4)
4
22
(3.5)
i k
i k
I (t ) = a i 2 k A k [V RF (t )] cos[(k 2 l ) OL t ]
i =0 k =0 l =0
k l
(3.6)
Analisando a equao acima, fica claro que, entre os termos , esto presentes parcelas com
o produto VRF (t ) cos( OL t ) que, quando agrupadas, resultam:
I 1 (t ) = a 2i
i =0
2i 2i 1 2i 1 2i 1
+
A
VRF (t ) cos( OL t )
2 2i 1 i i 1
(3.7)
I 1 (t ) = K . V RF (t ) cos(OL t )
Da mesma forma que foi agrupado o produto acima, podem-se agrupar os demais termos
de (3.6). Estes termos adicionais representam as componentes de sinais nas freqncias
m RF + n OL , onde m e n so inteiros, excetuando-se as combinaes (m=-1,n=1), (1,-1), (1,
1) e (-1,-1), por corresponderem ao caso de (3.7). Geralmente, estes sinais no so de interesse
e so eliminados atravs de um filtro.
3.2 Chaveamento do sinal de entrada
Uma outra maneira de se obter o produto entre o sinal de RF e o de OL atravs do
chaveamento do sinal de entrada como mostra a Fig. 3.4.
23
SOL(t)
SOL(t)
A
t
VRF(t)
VR(t)
T0
O sinal de tenso sobre a resistncia R, da Fig. 3.4, pode ser expresso como
sen
T0
V R (t ) = V RF (t ) S OL (t ) = V RF (t ) A + 2 A
cos(n OL t )
T
n
n =1
V R (t ) = V RF (t )
A
+ a 1 V RF (t) cos(OL t ) + a 2 V RF (t ) cos(2 OL t ) + ....
T
( 3.8)
Observando (3.8), pode-se ver, em negrito, o termo que representa o produto. Como no
caso anterior, os demais sinais indesejveis podem ser eliminados atravs de um filtro.
Em geral, utilizado um sinal de chaveamento com um duty-cycle de 50 %. Nestas
condies, tem-se
1
= e todos os coeficientes de (3.8), onde n par, so nulos, resultando
T0 2
24
Na classificao acima, o tipo de balano est relacionado com o modo como as fases dos
sinais do OL e RF so dispostas nos elementos multiplicadores combinados. Este jogo de fase na
entrada de cada elemento multiplicador resulta em uma mudana nas fases dos sinais de sada
que, quando somados/subtrados, provoca o cancelamento de determinados sinais esprios. Na
Fig. 3.5 mostrado o diagrama de cada um dos trs tipos de misturador, considerando o
multiplicador como um elemento no linear.
Para exemplificar esta relao de fase, ser considerado o circuito da Fig. 3.5(b). Neste
circuito, os sinais do OL resultante sobre os dois elementos no lineares esto em fase enquanto
que os de RF esto defasados de 180. O sinal sobre o resistor R ser resultado da subtrao
entre os sinais de sada, i1 e i2, dos elementos no lineares. Assim, considerando (3.6)
I T (t ) = i1 i 2 =
i
k
i k
ik
ik
= a i 2 k A k [V RF (t )] cos[(k 2 l ) OL t ] 1 ( 1)
i =0 k =0 l =0
k l
(3.9)
Em (3.9) todos os termos em que i-k par desaparecem. Um resultado interessante ocorre
quando l=k que corresponde presena do sinal do OL e seus harmnicos na sada. Assim, todos
as componentes de OL so eliminadas s pela simetria do circuito, sem necessidade de filtro. J
no caso do sinal de RF, no qual k=2l, seus componentes ainda estaro presentes na sada.
Um desempenho melhor pode ser obtido com o circuito da Fig. 3.5(c). Neste, o sinal do
OL tambm sofre inverso de fase resultando no cancelamento do sinal de RF e de outros sinais
esprios na sada.
25
Elemento
no linear
V RF (t )
A cos( OL t )
VRF (t )
i1
Elemento
no linear
A cos( OL t )
+
+
+
Elemento
no linear
i2
+
+
Elemento
no linear
V RF (t )
+
+
Elemento
no linear
A cos( OL t )
+
Elemento
no linear
26
27
3.4.1
semicondutor. O semicondutor consiste de uma fina camada epitaxial N crescida sobre uma
camada N+ GaAs que tambm foi crescida sobre um substrato semisolante. O contato de metal
o nodo, e o contato hmico o ctodo. A Fig. 3.6(a) mostra uma estrutura tpica de um diodo de
Barreira Schottky.
Na Fig. 3.6(b) tem-se o circuito equivalente da juno. Nesta figura RS a resistncia srie e
C(V), I(V) a capacitncia e corrente da juno respectivamente. Na expresso da corrente, I0 a
corrente de saturao, n representa o fator de idealidade e VT a tenso trmica.
Metal
ANODO
ANODO
XIDO
camada EPITAXIAL N
V
I (V ) = I 0 exp
n VT
C(V)
camada N+ GaAs
SUBSTRATO SEMISOLANTE
RS
CTODO
(a)
(b)
FIGURA 3.6 - Diagrama de construo (a) e circuito equivalente (b) de um diodo de Barreira Schottky.
fc =
1
2 RS C j 0
(3. 10)
28
29
Cgd(Vg,Vd)
Rg
+
Vg
-
GATE
(PORTA)
Cgs(Vg,Vd)
DRAIN
(DRENO)
+
Vd
Id(Vg,Vd)
Ri
Rd
Rds
Cds
Rs
SOURCE
(FONTE)
30
fabricao. Neste caso, mesmo com zero volt na porta h canal e o transistor dito MOSFET tipo
depleo.
Porta
Fonte
IDS
Dreno
Silcio
Corpo
SiO2
VDS
Metal
(a)
(b)
( )
Gm Vg =
I d Vg , Vd
V g
= 2 Vg Vt
(3. 11)
Vg =V 1
W
1
COX
L
2
(3. 12)
onde a mobilidade dos eltrons ou lacunas (em cm2/V.s), COX a capacitncia do xido (em
F/cm2), W a largura de porta, e L o comprimento de porta.
31
PORTA
DRENO
REGIO
DE DEPLECO
CONTATO
HMICO
N+
SUBSTRATO SEMISOLANTE
32
possvel criar um acmulo (gs bidimensional) de eltrons prximo interface. Na Fig. 3.10(a)
tem-se o esboo da estrutura de um transistor HEMT com uma heterojuno de AlGaAs/GaAs.
Na regio da interface, a banda de conduo sofre uma descontinuidade, EC, devido diferena
de banda proibida (bandgap) entre os dois materiais, o que provoca a formao de um poo
quntico, Fig. 3.10(b). Dentro deste poo quntico, geralmente existem dois estados possveis, E1
e E2, que sero ocupados por eltrons conforme a posio do nvel de Fermi (EF). No caso da Fig.
3.10(b), somente E1 estar fortemente ocupado, por estar abaixo de EF. Tem-se, ento, um canal
formado por um gs bidimensional de eltrons entre os terminais de dreno e fonte. A
concentrao de eltrons no gs determinada pela posio de EF e do perfil do poo, que
depende da tenso aplicada na juno Schottky (terminal de porta) do transistor. Tendo em vista
que o gs formado em um material no dopado, os eltrons no sofrem espalhamento
provocado por impurezas e isto resulta em transistores com fT acima de 100 GHz. Alm disto, a
concentrao de eltrons no gs bem alta, resultando em dispositivos com transcondutncias
bem superiores aos MESFET e MOSFET. Existem diversos tipos de heterojunes, mas as mais
utilizadas so AlGaAs/GaAs, AlGaAs/InGaAs e AlInAs/InGaAs (BAEYENS, 1997).
Entre os FETs, o HEMT o que possui o melhor desempenho global, em termos de banda
de operao, rudo, ganho e consumo de potncia, mas, em virtude do seu alto custo de
fabricao e menor densidade de integrao que o MOSFET, seu uso fica geralmente restrito aos
circuitos que operam na faixa de ondas milimtricas.
Fonte
Porta
Dreno
Contato hmico
GaAs n+
Regio de
contato n+
Regio de
contato n+
AlGaAs n
EC
EF
Heterojuno
E1
Gs
bidimensional
de eltrons
Contato
Schottky
E2
Regio de
depleo
GaAs Intrnseco
EC
(a)
(b)
FIGURA 3.10 - Estrutura de um transistor HEMT AlGaAs/GaAs (a) e o diagrama da banda de conduo (EC)
em torno da heterojuno (b).
33
= P1 (V g V p ) + P2 (V g V p ) +
2
34
As
tecnologias
convencionais
de
HBT
empregam
heterojunces
do
tipo
Reunindo as vantagens dos BJT de Si com a alta freqncia de operao, os HBTs de SiGe
esto viabilizando alguns tipos de misturadores em freqncias onde predominavam os FETs.
Outra vantagem dos HBT de SiGe a possibilidade de combinar o processo CMOS de Si
criando BiCMOS de SiGe j disponvel comercialmente (ex. IBMs 5hp). Isto adiciona a
vantagem de um alto nvel de integrao com os circuitos digitais CMOS.
3.5 Topologias de misturadores
Com base no tipo de dispositivo, configurao e modo de operao, existe uma variedade
enorme de topologias de circuitos misturadores. Como os enfoques deste trabalho so os
misturadores para os circuitos de recepo de comunicao mvel que podem ser integradas, a
discusso se restringir s principais topologias que podem ser utilizadas nestes tipos de circuito.
35
Misturador de transcondutncia
Misturador de dreno
Misturador resistivo
36
Filtro de
RF
Porta
FI
Dreno
Fonte
OL
Filtro de
OL
Este tipo de misturador tem como principal vantagem a baixa tenso de operao, baixa
potncia de OL e alto ganho de converso. No entanto, para circuitos integrados, este tipo de
misturador sofre da baixa isolao entre as portas, devido dificuldade de se obter filtros com Q
muito alto dentro de um circuito integrado. Alm do que, para certas freqncias de operao,
praticamente invivel a integrao do filtro devido s dimenses que os elementos passivos
deveriam ter.
3.5.1.2 Misturador de dreno de FET
Uma outra forma de se obter um misturador utilizar a no-linearidade da regio do
joelho da curva IDxVDS do transistor. Nesta topologia o sinal de OL aplicado no dreno do
transistor, o sinal de RF, na porta, e o sinal de FI, retirado no dreno. Devido s condies de
polarizao, tanto a resistncia de sada R0 quanto a transcondutncia de sada Gm so nolineares, e o fator amplificador, f= Gm.R0, ser modulado pelo sinal do OL aplicado no dreno
(ROSARIO & FREIRE, 1990).
As suas principais desvantagens so a necessidade de se utilizar amplitude de OL grande,
degradando isolao entre as portas do OL e RF. Outro fator o filtro de FI que dever funcionar
37
Dreno
OL
Filtro de
OL
Porta
Filtro de
RF
Filtro de
FI
RF
FI
Fonte
FIGURA 3.12 - Misturador resistivo com FET. O dreno no polarizado e o processo de converso ocorre
devido variao temporal da resistncia do canal.
38
PORTA
INFERIOR
G2
VDS2
N
FLUTUANTE
VGS2
G1
VDS1
VGS1
FONTE
(b)
(a)
OL
ZOL
G2
ZFI
RF
ZRF
G1
(c)
FIGURA 3.13 - (a) Transistor FET de dupla porta; (b) representao equivalente com dois transistores; (c)
circuito equivalente do misturador com FET de dupla porta.
39
Malha de
casamento
Circuito
Combinador
OL Acoplador
com
Hbrida
FI
RF
Malha de
casamento
FIGURA 3.14 - Misturador com balano simples (FPB - filtro passa baixa).
Uma das principais dificuldades deste tipo de circuito a integrao dos elementos passivos
para combinar os FETs. Em baixa freqncia isto praticamente invivel.
3.5.2.1 Misturador Diferencial
Este misturador tem a topologia similar de um amplificador diferencial, conforme
mostrado na Fig. 3.15(a). O sinal do OL aplicado de forma diferencial (balanceada) nas portas
dos transistores superiores, enquanto o sinal de RF aplicado diretamente entre a porta do
transistor inferior e terra (desbalanceado). A grande amplitude do sinal do OL faz com que os
transistores superiores sejam chaveados alternadamente, ou seja, enquanto um transistor est
cortado, o outro est em operao. Assim, o efeito similar ao de uma chave que se alterna entre
40
duas posies possveis, conforme Fig. 3.15(b). De uma forma aproximada, o sinal de sada pode
ser descrito segundo o que apresentado na Fig. 3.15(c). Na expresso de VFI, v-se que o sinal
de RF no est presente, mas h a presena do sinal do OL e todos os seus harmnicos. Esta
aproximao vlida apenas para uma primeira anlise das principais caractersticas deste tipo de
misturador, uma vez que o transistor tem elementos parasitas que precisam ser levados em
considerao.
VFI
VFI
R
VFI
OL
VOL
VRF
VRF
(a)
(b)
S(t)
+1
R
VFI
t
-1
Componente OL
presentes na sada
(c)
41
Um misturador resistivo em anel com FET apresentado na Fig. 3.16. Neste misturador, o
sinal do OL produz alternadamente comutao dos pares de FET do corte para a regio linear.
Esta comutao alterna o sentido do fluxo do sinal RF pela carga de FI resultando em uma forma
de onda que ter componentes resultados da multiplicao do sinal de RF pela componente
fundamental do sinal de comutao.
A condio de polarizao dos transistores similar ao misturador resistivo com FET: VDS=0
V e VGS prximo ao VT .
42
RF
Carga
de FI
OL
43
R
VFI
VOL
VRF
44
SOL(t)
SRF(t)
/2
SFI(t)
/2
FIGURA 3.18 - Topologia de um misturador rejeita imagem
45
Historicamente, a concepo deste circuito atribuda a Barriet Gilbert por seu trabalho publicado no IEEE
Journal of Solid State Circuits em 1968 e intitulado: A precise Four- Quadrante Multiplier with Subnanosecond
Response (GILBERT, 1968). Neste artigo Gilbert descreve e analisa esta topologia, com base nas caractersticas
exponenciais IxV dos transistores bipolares, para funcionar como um multiplicador de quatro quadrantes e no como
um misturador!
46
i1
i2
i2
i1
VOL
ESTGIO
MISTURADOR
VRF
ESTGIO
DE RF
VOL
ICC
VRF
(a)
(b)
FIGURA 3.19 - Topologia de uma Clula de Gilbert tradicional (a) e seu diagrama de blocos (b).
Uma caracterstica importante nesta topologia o uso de uma fonte de corrente para fixar
as condies de polarizao CC do circuito. Isto fornece alguma flexibilidade, pois se a fonte de
corrente possuir uma impedncia muito alta para o sinal de RF, pode-se aterrar um dos terminais
de entrada evitando o uso de sinais diferenciais.
Geralmente, os sinais de RF no so
47
topologia sofre restrio quanto sua tenso de operao mnima, devido aos transistores estarem
empilhados.
Outro fator limitante nesta topologia o baixo ponto de compresso e de intermodulao,
notadamente nos circuitos com transistores bipolares. Uma soluo para este caso o uso de
impedncias de degenerescncia (FONG & MEYER, 1999), conforme Fig. 3.20. No princpio,
eram utilizados resistores, mas estes degradavam muito o comportamento de rudo, sem
proporcionar uma melhora significativa na linearidade. Assim, tm-se utilizado elementos
reativos, com os quais se consegue melhorar a linearidade sem degradar o comportamento de
rudo.
VRF
Ze
Ze
ICC
Uma outra forma que tem sido utilizada para melhorar a linearidade o uso da tecnologia
BICMOS (COLOMINES et al., 1998). Os transistores bipolares so empregados no estgio
misturador, por precisarem de menor tenso de OL para seu chaveamento, enquanto os
transistores CMOS so utilizados no amplificador transcondutor, por apresentarem melhor
linearidade devido ao seu comportamento quadrtico. Contudo, esta tecnologia tem um consumo
maior de potncia. Como o amplificador transcondutor de transistores CMOS, necessria uma
corrente maior para obter o mesmo ganho que com um estgio com BJT. Os transistores CMOS
possuem uma transcondutncia menor que os BJT, para um mesmo valor de corrente. Esta
desvantagem deve ser superada, com o avano da tecnologia CMOS.
48
i2
i1
VOL
VRF
ESTGIO
MISTURADOR
ESTGIO
DE RF
Outra grande vantagem do circuito sem fonte de corrente, em relao ao com fonte de
corrente, apresentar uma menor ordem de no-linearidades: exibem, principalmente, produtos
de intermodulao de terceira ordem muito menores. Isto fica mais claro quando se compara a
expanso em srie de potncia da expresso de corrente para os dois tipos de circuitos da Fig.
3.22.
49
V
i = i1 i2 = I senh
2 n VT
V
i = i1 i2 = I tanh
2 n VT
i2
i1
i2
i1
V
V
I
IV = 0
(b)
(a)
FIGURA 3.22 - Amplificador transcondutor do estgio de RF sem fonte de corrente (a) e com fonte de
corrente (b).
x3 x5 x7
= I senh( x) = I x +
+
+
para < x <
3!
5!
7!
para x <
( 1)n 1 2 2 n 2 2 n 1 Bn x 2 n1
x 3 2 x 5 17 x 7
= I tanh( x ) = I x
+
+
+
(2n )!
3
15
315
50
A estrutura mais direta e simples de que se pode fazer uso a que substitui os transistores
do estgio transcondutor da Fig. 3.22(a) por resistores, conforme mostra a Fig. 3.23.
As
principais vantagens desta topologia so: reduzir o valor da fonte de alimentao e reduzir o
produto de intermodulao de terceira ordem. No entanto, tem-se um ganho de converso menor
que 1 e um rudo relativamente elevado, em comparao s demais topologias apresentadas. Com
esta topologia, pode-se obter misturadores em CMOS operando com tenses de at 1 V (CHAN
et al., 2001). Os desempenhos de rudo e de ganho podem ser melhorados com a insero de um
circuito amplificador na entrada de RF, projetado para maximizar o desempenho ganhorudo
(CAMPBELL, 1998). O efeito mais negativo desta insero o aumento do produto de
intermodulao de terceira ordem.
i2
i1
ESTGIO
MISTURADOR
VOL
R
VRF
R
ESTGIO
DE RF
51
para cada sistema que tiver uma freqncia de RF diferente, o que tambm torna esta topologia
pouco atraente para um receptor de multisistemas ( Ex. GSM e WCDMA simultaneamente).
i2
i1
ESTGIO
MISTURADOR
VOL
RF
A
RFIN
B
C
ESTGIO
DE RF
RF
52
VCC
i1
RFI
RFI
i2
VFI
VCC
VOL
ESTGIO
MISTURADOR
PARA O ESTGIO
MISTURADOR
VCC
I
VRF
VRF
(a)
(b)
FIGURA 3.25 - Clula de Gilbert com carga de FI (a) e estgio de RF com injeo de corrente I (b).
Embora o circuito tenha todas estas vantagens, o transformador integrado ainda apresenta
perdas, resultando em ganho efetivo bem menor que a topologia tradicional. Para o circuito do
53
i2
i1
VOL
ESTGIO
MISTURADOR
VCC
ESTGIO
DE RF
VRF
I
3.6.6 Micromixer
Esta modificao topolgica foi apresentada pelo prprio GILBERT (1997), e props
modificar o estgio de RF da estrutura tradicional, que um amplificador Classe A, para um
Classe AB, como mostra a Fig. 3.27. As principais vantagens advindas desta modificao so:
54
i1
ESTGIO
MISTURADOR
VOL
V1
Q1
(Tenso CC de
polarizao)
Q3
VRF
Q2
ESTGIO
DE RF
3.7 Discusso
Como foi visto neste captulo, h uma variedade de topologias de Clula de Gilbert. Grande
parte destas topologias foi desenvolvida com tecnologia bipolar. As principais vantagens dos
bipolares so:
Amplitude do sinal de VOL, para adequado chaveamento dos transistores, bem menor
que a necessria para o mesmo circuito com FET.
55
publicado com misturador nesta configurao, a operar em 2,4 GHz, ocorreu s em 1996 e
utilizou a tecnologia CMOS de 0,8 m (SULLIVAN et al., 1997). Tipicamente, esta faixa do
espectro era dominada pelos MESFETs. Recentemente, foram apresentados vrios trabalhos com
misturadores de Clula de Gilbert operando na faixa de 1 a 3 GHz, nos quais se utilizam
tecnologias CMOS comerciais de 0,35m (CHAN et al., 2001, JUNG et al., 2001,
MARCEACHERN et al., 1999). Para certos sistemas (GSM e WCDMA), o desempenho do
misturador em CMOS ainda no suficiente em relao a: intermodulao, rudo, baixa potncia
do OL e baixo consumo de potncia. Nestes casos so utilizadas as tecnologias BICMOS que
possibilitam combinar as vantagens dos BJTs, no estgio misturador, com as vantagens dos
CMOS, no estgio de RF. Contudo, quando se deseja operar em freqncias mais altas e ainda se
deseja utilizar dispositivos a base de silcio, a soluo utilizar os processos bipolares ou de SiGe
disponveis comercialmente. Na literatura, o misturador com transistores bipolares, operando na
maior faixa de freqncia, respondia at 12 GHz (WEGNER et al., 1991), enquanto para SiGe s
foram encontrados misturadores trabalhando em freqncias especficas e, no caso, a maior foi de
11,2 GHz (DRR et al., 1998).
consumo de potncia foi elevado, da ordem de 280 mW, com uma tenso de polarizao de 5 V.
Alm do silcio, existem tambm os dispositivos em GaAs que, devido ao substrato ser
semisolante, possibilita a integrao de elementos passivos com um fator Q relativamente alto e
minimiza as capacitncias parasitas com substrato. J no silcio, o substrato no possui uma
isolao to boa, resultando em indutores e capacitores bem piores, alm de uma capacitncia
parasita com substrato bem mais elevada. Solues alternativas so apresentadas, mas encarecem
o processo, por adicionar mais etapas. Assim, quando a freqncia comea a subir muito, o
substrato de silcio se torna uma barreira, e a comea o predomnio dos dispositivos em GaAs.
Tipicamente, na faixa de operao at 20 GHz h o predomnio de circuitos de GaAs com
MESFET, enquanto o HEMT predomina nas freqncias maiores. Contudo, os dispositivos
HEMTs vm ganhando espao em algumas aplicaes na faixa de freqncias de comunicao
sem fio por dois motivos (NAIR et al., 1995):
56
57
58
59
Captulo 4
Metodologia de Projeto e Desenvolvimento do
Misturador
Neste captulo so apresentados a metodologia empregada e o desenvolvimento do projeto
do misturador.
Este captulo est organizado nos seguintes temas:
Tecnologia e Ferramentas de Projeto
Bloco Misturador
Porm, antes de comear a descrio do projeto propriamente dito, ser apresentada uma
descrio das principais figuras de mrito utilizadas para
qualificar o desempenho de um
60
misturador. De modo geral, um misturador pode ser caracterizado pelas seguintes figuras de
mrito:
Ganho de converso.
Figura de rudo.
RS i0 RL
=
RL iS RS
(4. 1)
61
modulado, aumentando seu erro de deteco e degradando a BER(Bit Error Rate) (FONG &
MEYER, 1999).
Circuito
ideal
P sada(dBm)
1dB
OP 1dB
Circuito
prtico
1
1
P o GC
0
P entrada(dBm)
IP 1dB
62
respectivamente. Para baixos nveis de potncias de entrada, os produtos IM3 sero dominados
pela no-linearidade de terceira ordem. No entanto, com o aumento da potncia as nolinearidades de ordem superior comeam a tornar-se importantes.
Produtos IM3
Potncia
de
Sada
Canal Desejado
Canal Adjacente
Freqncia
FIGURA 4.2 - Produtos de intermodulao de terceira ordem degradando o canal desejado.
atravs do ponto de
intercepo de terceira ordem (IP3). Este ponto obtido atravs da intercepo da extrapolao da
regio de resposta linear dos sinais desejados e seus produtos IM3 (Fig. 4.3). Dadas as potncias
dos sinais presentes nos canais adjacentes, pode-se calcular a potncia dos produtos IM3
presentes no canal desejado, utilizando o valor de IP3. Contudo, este clculo vlido para
produtos IM3 de pequenos sinais. O ponto IP3 pode ser referido entrada IIP3 (Input Third-Order
Interception Point) ou sada OIP3 (Output Third-Order Interception Point), conforme
apresentado na Fig. 4.3.
63
P sada(dBm)
OIP 3
Pf1
P2 f1 f 2
1
1
3
1
P entrada(dBm)
IIP 3
G
G G
1
1
+ a1 + a1 a 2 +
IIP3 IIP31 IIP3 2
IIP33
(4. 2)
onde IIP3n o ponto de intercepo da terceira ordem, referida entrada, do n-simo estgio e
Gan o ganho de potncia do n-simo estgio (RAZAVI, 1998).
Nesta equao pode-se observar que o IIP3 dos ltimos estgios e os ganhos so
determinantes no valor do IIP3 total.
A equao acima no vlida para todo circuito; na realidade, o clculo mais complexo
e depende das caractersticas de cada estgio. Nem todos os estgios tero os IM3 em fase, como
em (4.2), e, assim, uma outra soluo dever ser considerada.
64
comportamento de rudo dos circuitos. Ela mede a degradao da relao sinal-rudo causada
pelos circuitos.
Nos sistemas de comunicaes onde a impedncia interna de fonte bem determinada
(tipicamente 50 ), define-se o Fator de Rudo:
F=
N S + Ni
N
= 1+ i
NS
NS
(4. 3 )
onde NS e Ni so, respectivamente, a potncia de rudo gerada pela impedncia interna da fonte e
a potncia de rudo gerado pelo circuito, referidas entrada do circuito. O valor de F no tem
sentido, se a impedncia da fonte no for especificada. Quando o Fator de Rudo especificado
em dB, passa a ser denominando Figura de Rudo e dado por
NF = 10 log(F )
(4. 4)
Para circuitos em cascata, o Fator de Rudo total pode ser calculado atravs da frmula de
Friis:
F = F1 +
F2 1 F3 1
+
+
G1
G1 G2
(4. 5)
65
porta representando o canal imagem. Fisicamente, o misturador possui uma nica porta de
entrada, e o que se fez no caso do DSB foi explicitar o canal imagem.
O canal imagem um sinal centrado em uma freqncia que dista da freqncia do OL o
mesmo valor que o sinal de RF, e que, ao passar pelo misturador, produzir um sinal na
freqncia de FI que ir sobrepor-se ao do sinal desejado. Portanto, no processo de multiplicao
do misturador, dois sinais de entrada, um centrado em OL+FI e outro em OL-FI, produziro
sinais de FI na mesma freqncia. Se o sinal de interesse for RF = OL+FI o outro
denominado imagem e vice-versa.
Na Fig. 4.4 apresentada a diferena entre as NFDSB e NFSSB. Nesta figura GC_RF
representa o ganho de converso do canal de RF e GC_IMAGEM representa o ganho de converso
do canal imagem.
GC_RF
NIN= kTSB
RS
OL
FILTRO
de FI
ReRF
NIN=(FSSB-1)kTSB
NIN= kTSB
RS
(a)
So iguais !
GC_RF
NIN= kTSB
RS
NIN= kTSB
RS
OL
FILTRO
de FI
GC_IMAGEM
ReRF
NIN=(FDSB-1)kTSB
(b)
FIGURA 4.4 - Definio de NFSSB (a) e definio de NFDSB (b) (B banda de freqncia em Hz;
Ts temperatura da fonte em K; k constante de Boltzmann).
66
(4.6)
A diferena entre estes dois tipos de medidas est na sua aplicao. NFDSB utilizado
onde o canal imagem importante no desempenho do sistema, enquanto o NFSSB utilizado em
caso contrrio. Um exemplo desta aplicao seria o uso do NFDSB para o receptor homdino e do
NFSSB para receptor super-heterdino (quando utiliza filtro para eliminar o canal imagem).
E. Perda de Retorno nas Portas
Quando a impedncia da porta de entrada de um circuito no est casada com a impedncia
interna do gerador, parte da potncia enviada para esta porta retornar para o gerador. A razo
entre esta potncia refletida e a enviada definida como Perda de Retorno. Tipicamente as
portas de OL e RF tm a impedncia de entrada de 50 , enquanto as de FI so projetadas para
casar com a impedncia do filtro de FI. Os casamentos nas portas de RF e FI so necessrios
para evitar a reflexo e uma ondulao excessiva na banda de passagem do
filtro de FI.
Normalmente so necessrios valores menores que -10 dB (relao de onda estacionria menor
que 2) para um bom desempenho. Para a porta de OL, o casamento no to crtico. Contudo,
uma perda por retorno excessiva degrada o desempenho de potncia e pode levar a um problema
de frequency pulling no oscilador local (OBREGON & KHANNA, 1982).
F. Isolao entre as portas
A isolao fornece uma medida da quantidade de potncia do sinal injetada em uma porta do
misturador aparecer nas outras portas (Fig. 4.5).
67
OL
PRF |porta OL
POL
POL |porta RF
RF
FI
PRF
Misturador
(4. 7)
68
69
Dentro dos Programas Mutiusurios a que se tinha acesso foram encontradas as seguintes
tecnologias:
-
70
FRF (GHz)
FOL (GHz)
NF (dB)
IIP3 (dBm)
1,9
2,0
< 17
>-6,0
Quanto topologia escolhida para o misturador, foi necessrio adicionar mais dois blocos
cujas finalidades sero apresentadas posteriormente:
71
Assim, o circuito completo do misturador foi dividido em trs blocos distintos, como
mostra a Fig. 4.6, cujos projetos e desenvolvimentos so apresentados na seqncia.
Sada/Entrada
Diferenciais
MISTURADOR
AMPLIFICADOR
ISOLADOR
FISADA
BALUN
OLENTRADA
RFENTRADA
72
valor muito alto, e tm o objetivo de simular uma carga com impedncia tendendo a infinito, para
obter o ganho mximo de sada do circuito.
V2 = VFI
VCC
L
L
VFI
R
T1
+
V1
VOL
T2
T3
T4
V2 = V1
R
VRF
T5
+
V1
T6
V2 = V1
R
I
73
simulaes onde o valor da fonte de corrente foi variado de 40 mA a 5 mA, enquanto eram
medidos seu ganho e figura de rudo. Esta varredura de corrente permitiu determinar as condies
de polarizao para a melhor relao ganho-rudo. Durante a varredura de corrente, as tenses de
dreno-fonte foram mantidas constantes e na regio de saturao.
Na Tabela 4.2 so apresentados os resultados, para uma potncia do OL de 5 dBm. Esta
potncia corresponde a um valor de tenso nos terminais de OL de 0,56Vp e foi utilizada para
garantir o completo chaveamento dos transistores do estgio misturador. As freqncias dos
sinais utilizadas foram: FOL= 2 GHz, FRF =1,9 GHz e FFI = 100 MHz.
TABELA 4.2 - VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A CORRENTE "I" DE
POLARIZAO PARA A RELAO 2X60/4X60. (POL=5dBm)
I ( mA)
Ganho de converso
Figura de Rudo
VGS de T1-T4
GC(dB)
NF(dB)
(V)
40
10,9
15,42
-0,587
20
18,73
13,71
-0,742
10
21,53
13,68
-0,846
21,25
14,55
-0,925
Como se pode observar na tabela acima, a melhor relao ganho-rudo obtida com
tenses de porta-fonte (VGS) dos transistores T1-T4 em torno de -0,846 V, valor prximo tenso
de limiar do transistor, que em torno de -1 V.
O princpio de funcionamento deste tipo de misturador baseia-se no chaveamento da
corrente de RF, vinda do estgio transcondutor, entre os terminais de sada de FI. No entanto,
como os transistores no so chaves ideais, durante este processo ocorrero momentos em que
eles estaro conduzindo simultaneamente, produzindo "perdas" do sinal de corrente. Assim, o
processo de chaveamento dos transistores tem que ser bem abrupto, para minimizar o tempo desta
conduo simultnea, e isto ocorre quando os transistores esto polarizados prximo da tenso de
limiar. Quanto mais abrupto for este chaveamento, menor ser a tenso do OL necessria, ou seja,
menor ser a derivada necessria do sinal do OL em torno da origem.
Uma outra anlise interessante que se pode fazer realizar o procedimento anterior para
duas outras relaes 2x60/2x60 e 4x60/4x60 e compar-las com 2x60/4x60.
Na Tabela 4.3 so apresentados os resultados das simulaes para as mesmas condies
de polarizao da Tabela 4.2, exceto pela condio de polarizao de fonte-dreno dos transistores
74
superiores, que foi alterada de 1V para 2V. Este aumento na tenso de fonte-dreno garante a
permanncia do transistor na regio de saturao, evitando a degradao do desempenho do
misturador, para grandes excurses dos sinais nos terminais de FI.
TABELA 4.3 - VARIAO DO GANHO DE TENSO E FIGURA DE RUDO COM A CORRENTE "I" DE
POLARIZAO. (VDS = 2 V para os transistores superiores e POL = 5 dBm)
Relao
I (mA)
Ganho de
Figura de Rudo
VGS de T1-T4
converso GC(dB)
NF(dB)
(V)
10
22,00
15,37
-0,8884
21,6
15,69
-0,9733
30
20,31
12,88
-0,8262
20
21,60
12,84
-0,8888
10
21,36
13,13
-0,9735
10
23,99
13,42
-0,8884
23,46
13,95
-0,9733
(T1-T4)/(T5-T6)
2x60/2x60
4x60/4x60
2x60/4x60
Analisando a Tabela 4.3, pode-se observar que o circuito com maior ganho o 2x60/4x60,
enquanto o de melhor figura de rudo o 4x60/4x60. A diferena na figura de rudo entre estes
dois circuitos no to grande, chegando a ser muito prxima quando a corrente de 10 mA, ou
seja, para o mesmo consumo de potncia. No entanto, o circuito 2x60/4x60, alm de ter um
ganho maior, pode ter uma freqncia de operao maior, pelo fato dos transistores superiores
terem a metade da rea. Outra vantagem da relao 2x60/4x60 poder reduzir a corrente para
5mA, ou seja, reduzir novamente o consumo de potncia pela metade e ainda ter um desempenho
de rudo de apenas 1,11 dB inferior ao do melhor caso. O desempenho da relao 2x60/2x60
demonstra que, ao se reduzir a rea dos transistores, os resultados sero piores em relao ao
nvel de rudo e ao ganho, comparativamente ao 2x60/4x60. A relao 4x40/4x60 possivelmente
ter um desempenho intermedirio entre a relao 4x60/4x60 e 2x60/4x60, e muito prximo
desta ltima, mas sua freqncia de operao ser menor e seu consumo de potncia, maior.
Assim, a melhor relao de resultados visando consumo de potncia, ganho, rudo e freqncia de
operao obtida com a relao 2x60/4x60.
At este momento, foram utilizadas fontes de correntes ideais e carga indutiva.
Considerando agora um circuito mais realstico para a relao 2x60/4x60, as indutncias L foram
substitudas por resistncias de 400 (denominadas de RFI) e a fonte de corrente por um
75
transistor 2x60 m. O valor da resistncia de 400 foi escolhido procurando manter a melhor
relao ganho e tenso de alimentao do circuito. Na Tabela 4.4 so apresentados os resultados
das simulaes para correntes de 5,57 mA e 10,69 mA.
TABELA 4.4 - VARIAO DO GANHO DE TENSO, FIGURA DE RUDO E TENSO DE
ALIMENTAO COM A CORRENTE "I" DE POLARIZAO. (VDS = 1,5 V para os
transistores superiores, POL = 5 dBm e L
RFI=400
).
Relao
VCC
Ganho de
Figura de Rudo
VGS de
(T1-T4)/(T5-T6)
(V)
(mA)
converso GC(dB)
NF(dB)
T1-T4 (V)
10,69
13,71
13,93
-0,8562
5,57
11,67
14,61
-0,9262
2x60/4x60
Fazendo uma anlise, pode-se confirmar que o princpio responsvel pela multiplicao ,
realmente, o chaveamento dos transistores T1-T4. O ganho de tenso deste tipo de misturador,
para um chaveamento ideal dos transistores superiores, dado por (Anexo A):
Av = g m RFI
(4. 8)
onde
gm transcondutncia dos transistores T5-T6
RFI valor da resistncia de carga de um dos ramos de sada de FI.
Neste caso, tem-se RFI = 400 e gm= 0,028 S, para I = 10,69 mA, o que resulta em um
ganho de tenso ideal de 17,06 dB. O valor simulado foi de 13,71 dB. A diferena observada
demonstra que o circuito est operando com um comportamento prximo do ideal. A diferena
deve-se ao chaveamento no ideal e s capacitncias e indutncias parasitas.
Como se pode observar, a topologia tradicional necessita de uma tenso de alimentao
relativamente alta para um circuito integrado. Outro fator negativo a potncia do OL de 5 dBm,
considerada alta para os circuitos integrados: tipicamente esta potncia igual ou menor que 0
dBm (Valores elevados de potncia de OL causam problemas de baixa isolao, maior consumo
de potncia e so difceis de serem gerados quando se quer operar com circuitos integrados de
baixa potncia/tenso de operao). Portanto, uma outra topologia teve que ser escolhida.
Entre as topologias apresentadas no captulo anterior, a do Micromixer foi a que
representou a melhor opo. Alm das vantagens j citadas, esta topologia apresenta,
76
iM2
iM1
H1
V1
Q1
iM2
C2
Q3
VRF
H2
VRF
Q2
(a)
R1
C1
(b)
FIGURA 4.8 (a) Estgio transcondutor do Micromixer e (b) modificao proposta para ser utilizado com
pHEMT.
77
acoplamento capacitivo isola as correntes e tenses contnuas, permitindo aos dois transistores
terem a mesma condio de polarizao, e acopla o sinal de RF ao amplificador fonte-comum. As
reatncias de C2 e C1 devem ser suficientemente baixas para garantir a simetria das correntes de
sada. Como os transistores operam com tenses negativas de porta-fonte, foi utilizada a
autopolarizao para fixar o ponto de polarizao e evitar o uso de tenses negativas no circuito.
Baseado no circuito acima foram feitas novas simulaes onde o estgio transcondutor do
misturador utilizado para obter os resultados da Tabela 4.4 foi substitudo pelo circuito da Fig.
4.8(b). As relaes entre os transistores do estgio misturador e transcondutor de 2x60/4x60
foram mantidas e o novo circuito transcondutor foi polarizado de forma que as condies de
polarizao do estgio misturador estivessem prximas s utilizadas na Tabela 4.4, para corrente
de 5,57 mA. Este procedimento foi adotado porque a nova topologia no modifica o modo de
injeo de corrente no estgio misturador e, portanto, as condies de melhor desempenho do
misturador so idnticas s da topologia tradicional. Na Tabela 4.5 so apresentados os resultados
das simulaes para uma potncia de OL de 0dBm comparadas tradicional, com potncia do
OL de 5 dBm
TABELA 4.5 - RESULTADOS DE SIMULAO PARA A RELAO 2X60/4X60 COM A TOPOLOGIA
PROPOSTA E A TRADICIONAL.
VCC
GC
NF
VGS de
POL
(V)
(mA)
(dB)
(dB)
T1-T4 (V)
(dBm)
Proposta (C1=C2)
4,72
15,51
10,89
-0,9988
4,72
15,42
10,96
-0,9988
Tradicional
5,57
11,67
14,61
-0,9262
Topologia
78
VRF
2
i M 2 = gm
H1
VRF
2
iM 1 = gm VRF
iM 2 = gm VRF
H1
H2
C2
H2
VRF
VRF
R1
(a)
C1
(b)
FIGURA 4.9 - Sinais de correntes de sada do estgio transcondutor tradicional (a) e da topologia proposta (b)
para a mesma amplitude de sinal de entrada e as mesmas condies de polarizao.
O desempenho da topologia proposta, com a relao 2x60/4x60, foi o melhor que se pde
obter com os transistores de que se dispunha, no que se refere a consumo de potncia, figura de
rudo e ganho. Contudo, descobriu-se posteriormente que o pacote de dados de projeto fornecido
pela Marconi dispunha de um outro conjunto de parmetros para o modelo no linear do
transistor 4x40 m. Este novo conjunto se diferenciava do anterior pelo fato de ter sido obtido
pelo ajuste do modelo no linear regio prximo ao VT do transistor. Como o misturador opera
com seus transistores trabalhando prximo ao VT, espera-se que o modelo com estes parmetros
seja mais confivel para prever o comportamento do misturador. Como esta primeira vez que
este tipo de topologia est sendo proposta em HEMT e este trabalho tem por objetivo comprovar
sua viabilidade, optou-se por se reprojetar e otimizar o misturador utilizando os parmetros para o
modelo no linear dos transistores 4x40 m, otimizados para a regio prxima VT.
Para determinar o melhor ponto de operao, foram feitas novas simulaes considerando a regio de polarizao prxima VT, sendo os resultados apresentados na Tabela 4.6.
79
TABELA 4.6 - RESULTADOS DAS SIMULAES FEITAS COM OS NOVOS PARMETROS PARA O
TRANSISTOR 4X40 m. (POL=0 dBm e C1=C2=10 pF)
Relao
VCC
Ganho de
Figura de Rudo
VGS de
(T1-T4)/(T5-T6)
(V)
(mA)
converso GC(dB)
NF(dB)
T1-T4 (V)
2x60/4x601
4,72
15,42
10,96
-0,9988
4,44
13,06
11,38
-0,9047
5,3
5,80
13,81
11,54
-0,8906
4x40/4x40
5,3
5,49
13,18
11,85
-0,8994
4x40/4x40
5,3
7,85
13,60
12,32
-0,8353
4x40/(2*4x40)2
4x40/(2*4x40)
80
TABELA 4.7 - RESULTADOS DAS SIMULAES FEITAS COM RFI VALENDO 400 E 800 , PARA O
TRANSISTOR 4X40 m. ( POL=0 dBm e C1=C2=10 pF )
RFI
VCC
Ganho de
Figura de Rudo
VGS de
()
(V)
(mA)
converso GC(dB)
NF(dB)
T1-T4 (V)
400
5,3
5,49
13,18
11,85
-0,8994
800
5,5
5,27
16,10
11,38
-0,8670
VT(V)
-1,023
OL (dBm)
RF (dBm)
FI (dBm)
SSB NF (dB)
VCC (V)
0
-25
-11,54
12,29
4,5
-1,116
(Tpico)
0
-25
-8,65
11,38
5,5
-1,223
0
-25
-8,31
11,18
5,5
81
R2
R1
VO
V1
H1
VIN
H2
R3
H2
C1
R4
82
+VFI_IN
-VFI_IN
H1
H2
VFI_OUT
R1
R2
VG1
H3
H4
C1
83
Carga
Carga de
Carga de
800
200
50
15,35
13,92
10,68
11,43
11,45
11,48
g m RL
1 + g m RL
(4. 9)
84
VGS UP
VCC
VCC OL
20pF
5pF
20pF
1,3pF
800
800
1,3pF
2x60
200
+VFI
5pF
4x40
2x60
4x40
4x40
4x40
VOL
5pF
4x20
- VFI
106
106
180
4x20
50
76
2x60
76
4x40
2x60
4x40
12pF
10pF
5pF
300
VGOL
4x40
240
300
10pF
27
VRF
VG
VGS
DOWN
DOWN
AMPLIFICADOR COMPENSADOR DE FI
MISTURADOR
BALUN DE OL
84
85
Carga de
Carga de
Carga de
800
200
50
15,58
14,59
11,46
10,45
10,51
10,54
Sada FI +
VCCOL
Sada
FI -
Entrada
de OL
VGSDOWN
VCC
Entrada de RF
FIGURA 4.13 - Layout final do circuito integrado do misturador
VGOL
86
GC(dB)
Porta de RF(dB)
Porta de OL(dB)
Circuito ideal
15,58
-11,59
-15,23
-63,95
Circuito real
15,29
-11,56
-15,23
-67,33
CMOS
VCC (V)
5
POL(dBm)
-3
SSB NF(dB)
7,8
Ganho de Converso de Tenso (dB)
9,7
P1dB na entrada (dBm)
-9
Corrente do misturador (mA)
5,9
Corrente do Balun de OL (mA)
------Corrente do amplificador isolador
de FI (mA)
20,7
CMOS RF=1,9 GHz, FLO=1,65 GHz and FI=250 MHz
pHEMT
5,5
-4
10,45
14,3
-4
5,24
19,5
43,2
87
Outra vantagem que este misturador apresentou foi sua banda larga, como pode ver visto
no resultado de simulao apresentado no grfico abaixo. Este grfico foi obtido aumentando-se a
freqncia de RF e OL, mantendo a freqncia de FI em 100 MHz.
GC(dB)
16
14
12
10
FI = 100 MHz
8
6
4
2
0
10
RF (GHz)
FIGURA 4.14 - Resposta em freqncia do misturador
Neste grfico observa-se que antes que o ganho casse 3dB, apareceu um comportamento,
em torno de 8,5 GHz, contrrio ao de queda contnua esperada. Isto se deve ao fato de que, para
freqncias acima de 8 GHz, algumas das trilhas de conexes e alguns elementos concentrados
do CI comeam a possuir suas dimenses comparveis ao comprimento de onda do sinal de RF e
OL. Como o circuito foi projetado para operar em freqncias mais baixas, estes efeitos no
foram levados em considerao, afetando de forma indesejada o comportamento do circuito.
Logo, foram apresentados somente os resultados at a freqncia de 9 GHz.
88
89
Captulo 5
Metodologia, Resultados das Medies e Discusses
Neste captulo so apresentados a metodologia empregada e os resultados das medies
realizadas no circuito misturador projetado e descrito no captulo anterior e as discusses.
O layout apresentado no captulo anterior foi enviado para a Marconi para a fabricao do
circuito integrado. Depois de 6 meses (05 de outubro de 1998 a final de abril de 1999) os
circuitos chegaram para teste.
90
Analisador de
Parmetros
HP4145
Analisador de
Redes
HP85109C
Polarizao CC
do Misturador
Cabos Coaxiais de
50
Microposicionadores
Pontas
Especiais
de RF
Placa
com
CI
Estao de Pontas
para RF e CC
91
Pad
Bond-Wire
CI
Alumina
Camada de
ouro
Nesta placa de alumina tambm foram projetadas trilhas especiais para acessar as entradas
de RF e OL. Estas trilhas so importantes porque a medida de rudo no ser feita diretamente
sobre o CI, sendo necessria uma montagem especfica. Nesta montagem, as portas de OL e RF
do CI so interligadas, atravs desta trilhas, s terminaes especficas de microondas que faro
as conexes com os cabos dos equipamentos de medio. Devido alta freqncia de operao,
1,9 GHz e 2,0 GHz, estas trilhas funcionam como linhas de transmisso.
Existem vrios tipos de linhas de transmisso planares utilizadas em circuitos de
microondas. Dentre elas as mais importantes esto representadas na Fig. 5.4. A diferena bsica
entre os trs tipos de linhas de transmisso a localizao da referncia, ou terra. A microfita
(microstrip) possui a referncia no plano inferior. O terra da stripline (linha de fita) fica nas
superfcies inferior e superior, enquanto a referncia da linha coplanar so os condutores
paralelos ao condutor central.
92
Condutor
de fita
t
(b)
w
Substrato
Dieltrico
h
Plano de terra
(a)
(c)
FIGURA 5.4 - Tipos de linhas de transmisso planares: (a) microstrip; (b) stripline; (c) coplanar
93
No Layout as regies hachuradas representam as reas em que h ouro. Os blocos com cor
violeta representam os dispositivos:
-
Na regio central onde ser fixado o CI pode-se observar que vrias trilhas esto
terminando. Estes pontos representam os locais onde sero soldados os fios de alumnio que vm
do CI. A distncia entre a borda destas trilhas e a rea metalizada onde est o CI de 150 m.
Esta distncia mais crtica para as conexes de microondas, OL e RF, indicadas na Fig. 5.5. O
fio que faz a conexo do CI com a trilha possui uma indutncia de 0,7 nH/mm, o que, para 2
GHz, representa uma reatncia de 1,4 /mm. Como o circuito trabalha com valores de resistncia
de entrada de 50 , esta reatncia pode comprometer o desempenho do circuito. Assim, buscouse otimizar ao mximo esta distncia para as trilhas que operam com microondas.
94
r (alumina ) = 9,8
Assim, para se obter impedncia caracterstica de 50 , a largura do metal das trilhas de
RF e de OL dever ser de 610 m.
As grandes reas metalizadas que cobrem os cantos do layout so planos de terra e esto
conectados metalizao de costa atravs da metalizao das bordas.
Os furos metalizados (via-hole) tm a funo de melhorar o plano terra onde o CI ser
colado, acessando o plano de terra da face oposto da placa.
O layout foi projetado utilizando o AutoCAD R14 e o arquivo do layout foi fornecido
CadService que fabricou o fotolito utilizado na confeco da placa.
Depois de concludo, o fotolito foi enviado ao Prof. Megumi Saito, para confeco das
placas. Foram confeccionadas 10 placas.
Uma vez pronto, o conjunto de placas foi levado ao CenPRA para serem fixados os CIs e
feitas as soldas de fios (Fig. 5.6).
95
47
4,7 F
10 nF
Uma vez estvel o circuito, puderam-se fazer as seguintes medidas de figuras de mrito do
misturador:
96
especiais para microondas, que daro uma robustez maior montagem para as medidas de rudo
(Fig. 5.8). Est amostra com a montagem na caixa metlica foi denominada Amostra CM (Caixa
Metlica)
FIGURA 5.8 - Caixa metlica com circuito para medida (Amostra CM).
97
Analisador de
Parmetros
HP4145
Polarizao CC
do Misturador
Gerador de
Varredura
HP 8620A
Cabos
Coaxiais
Analisador de
Redes
HP85109C
Fonte de sinal de
RF (1,9 GHz )
Fonte de sinal do
OL (2,0 GHz )
OL
FI
RF
Circuito
Misturador
Analisador de
Espectro
Tektronix 2754P
Cabo
Coaxial
98
Amostra 1
Amostra 2
Amostra 3
Amostra CM
Simulao
Ganhos de
Converso
6,0
5,0
4,0
7,0
9,0
GC(dB)|RL=50
12,8
11,8
12,6
14,8
13,8
14,8
14,3
GC(dB)|RL=800
Condies de
polarizao
CC
VCC(V)
3,0
3,0
3,0
3,8
4,35
3,0
4,41
3,5
5,5
8,56 13,18 17,47
21,22 14,14
8,98
19,39 15,22
43,0
*ICC(mA)
**VGSDOWN(V) -0,5
-0,4
-0,4
-0,4
-0,35
-0,35
-0,5
-0,5
-0,4
*Corrente do bloco do misturador + amplificador isolador de FI.
**Tenso de porta-fonte do transistor fonte de corrente do amplificador isolador (Fig. 4.12).
Em uma primeira anlise da Tabela 5.1, observa-se uma grande variao nas condies de
polarizao CC entre o circuito simulado e os circuitos medidos. Isto ocorreu principalmente por
dois motivos:
-
Amostra 1 - Est polarizada para operar com menor tenso de operao e obter o maior
ganho possvel. Nesta condio os transistores do bloco misturador (transistores
superiores) esto operando com um VDS ao redor de 0,5 V.
Amostra 2 - So apresentados os resultados de medies para dois valores de VCC, at
antes do momento em que a amostra queimou. O VDS dos transistores
superiores nos dois casos est ao redor de 0,5 V, para VCC=3 V, e 1,0 V, para
VCC=3,8 V.
99
ID (mA)
30
VDS=0,5V
1,0V
1,5V
0,5V
1,0V
1,5V
R=300 ohm
25
20
15
10
5
0
-1,0
-0,8
-0,6
-0,4
-0,2
0,0
VGS(V)
FIGURA 5.10 - Comparao de resultados simulados ( - - - - -) com resultados medidos ( ). A curva
marrom representa a reta de carga para R=300.
O maior efeito desta variao sobre o misturador foi a necessidade de reajuste das
100
polarizaes externas, para que os valores de VDS dos transistores estivessem prximos aos
simulados. Uma conseqncia disto foi a reduo da tenso de polarizao, VCC, de 5,5V para
valores em torno de 4,4 V, na amostra 3 e Amostra CM.
Outro efeito da variao de processo ocorreu no estgio de sada (Amplificador Isolador
de FI ). As condies de polarizao CC do estgio amplificador isolador de FI dependem das
condies de polarizao do estgio misturador, como indicado na Fig. 5.11.
VCC
800
VR
H1
VDS
+ IFOUT
IF +
VGS
H2 H1
Estgio
Misturado
r
VGSDOWN
FIGURA 5.11 - Representao de uma das portas da sada do amplificador isolador de FI.
101
Retornando Tabela 5.1, pode-se observar que, para RL=800 , os ganhos da amostra 3 e
Amostra CM esto bem prximos do resultado de simulao, apesar do desvio de processo. No
entanto, para RL=50 o resultado apresentou um desvio grande com relao ao simulado. H
duas causas possveis para este desvio:
1a Causa
O estgio de sada do misturador um seguidor de fonte, e seu ganho, em uma primeira
aproximao, dado por:
GV =
VOUT
gm ZL
=
V IN
1+ g m Z L
onde
gm transcondutncia do transistor Q1 da Fig. 5.11.
ZL impedncia de entrada do transformador.
Portanto, se |ZL| diminui, o ganho tambm ir reduzir-se. Como o arranjo de
transformadores para obter a relao 1:1 reflete uma impedncia de 36,4 + j5,5 , menor que 50
em mdulo, o ganho ser reduzido.
2a Causa
Houve necessidade de reduo da corrente de polarizao do transistor de sada
(VGSDOWN que passou de 0,2 V para 0,4 V) para que o circuito funcionasse adequadamente.
Como uma reduo na corrente provoca a reduo da transcondutncia do transistor H1, o ganho
total do circuito diminuiu.
Nos dois casos acima, quando se considera o transformador com relao 16:1 (ZL=393
j228 ), isto no ocorre porque o |ZL| refletido ainda suficientemente alto para tornar a relao
de ganho prxima de um.
Quanto reduo intencional do VCC, esta foi possvel somente at valores para os quais o
VDS dos transistores de chaveamento no estivesse abaixo de 0,5 V, valor de tenso que garante o
transistor na regio de saturao. O menor valor de VCC foi de 3,0 V, para alguns circuitos
(Tabela 5.1).
102
12
10
1 dB
-10
-15
-20
Gc (dB)
Pout (dBm)
-5
Pout
Gc
-25
-30
-30
-25
-20
-15
-10
-5
Pin (dBm)
FIGURA 5.12 - Curva de Compresso de 1 dB para Amostra 2. POL = - 4 dBm e RL = 800 .
Seguindo este mesmo procedimento, foram obtidas as medidas nas demais amostras, com
os resultados apresentados na Tabela 5.2.
103
Amostra 1
Ponto de
Compresso de
1dB
Pin1dB(dBm)|RL=50
Pin1dB(dBm)|RL=800 -7,8
Condies
de
polarizao CC
VCC(V)
3,0
8,56
ICC(mA)
-0,5
VGSDOWN(V)
Amostra 2
Amostra 3
Amostra CM
Simulao
Fig.5.12
-8,0
-9,0
-11,0
3,0
13,18
-0,4
3,0
17,47
-0,4
3,8
21,22
-0,4
-10
-8,0
-8,0
-9,0
-4,0
-4,0
4,35
14,14
-0,35
3,0
8,98
-0,35
4,41
19,39
-0,5
3,5
15,22
-0,5
5,5
43,0
-0,4
104
um nvel de sinal menor presente na entrada do misturador para atingir o valor limite na entrada
do amplificador isolador.
Para averiguar a hiptese acima, foram feitas novas medidas para o ponto de compresso
da Amostra CM, como mostrado na Fig. 5.13.
18
17
16
Gc(dB)
15
14
13
OL(-4dBm)
OL(-1dBm)
OL(-7,8dBm)
12
11
10
-30
-25
-20
-15
-10
-5
PRF(dBm)
Da Fig. 5.13, tem-se Pin1dB = -9 dBm para POL=-4 dBm, Pin1dB = -8 dBm para POL=
-1 dBm e Pin1dB = -8 dBm para POL= 7,8 dBm. Com esta variao de potncia do OL, o ganho
variou de 14,8 dB para 17,7 dB, resultando em uma diferena de 2,9 dB. Segundo o
raciocnio apresentado anteriormente, o ponto de compresso de entrada deveria cair de 9
dBm para 12 dBm; no entanto, o que se observou foi uma pequena variao do ponto de
compresso e no sentido de aumentar. Isto mostra que o amplificador isolador de FI no o
responsvel e nem contribui de forma significativa para a compresso.
A outra hiptese baseada no comportamento do estgio transcondutor. Neste estgio, os
transistores foram polarizados muito prximos do VT, com o VGS do transistor do circuito
simulado colocado 200 mV acima do VT. Assim, o sinal ter um de seus semiciclos grampeados
em 200 mV (Anexo D), o que resultar em uma no-linearidade e, portanto, levando
105
Amostra 1
Amostra 2
Amostra 3
Coeficiente de
Reflexo
-15,4
-14,7
*
*
-14,9 -14,6
RF(dB)
-22,4
-22,4
*
*
OL (dB)
Condies de
polarizao CC
VCC(V)
3,0
3,0
3,0
3,8
4,35
3,0
8,56
13,18
17,47
21,22 14,14
8,98
ICC(mA)
VGSDOWN(V)
-0,5
-0,4
-0,4
-0,4
-0,35 -0,35
* Amostra se danificou antes de se poder obter estas medidas.
Amostra CM
Simulao
-21,6
-23,7
-22,5
-23,6
-11,6
-15,2
4,41
19,39
-0,5
3,5
15,22
-0,5
5,5
43,0
-0,4
106
107
pHEMT 4x40 um
ID(mA),
70
gm (mS)
60
50
40
30
(-0.78,28.23)
ID(VDS=1.0V)
gm(1.0V)
20
R=300 ohm
10
0
-1.0
-0.8
-0.6
-0.4
-0.2
-0.0
VGS(V)
(a) Curva para transistor simulado
pHEMT 4x40 um
ID(mA),
gm(mS) 80
60
ID(1.0V)
gm (1.0V)
R=300 ohm
40
20
0
-1.0
-0.8
-0.6
-0.4
-0.2
-0.0
VGS(V)
(b) Curva para transistor medido
FIGURA 5.14 - Curva de IDVGS e gmVGS para transistor simulado e medido
108
5.2.4 Isolao
O sistema de medio utilizado para medir as isolaes dado na Fig. 5.15, sendo dado
no Anexo E uma descrio mais detalhada sobre a metodologia empregada.
Polarizao CC
do Misturador
Analisador de
Parmetros
HP4145
Gerador de
Varredura
HP 8620A
Cabos
Coaxiais
Fonte de sinal de
OL (2,0 GHz )
OL
FI
Analisador de
Redes
HP85109C
50
Fonte de sinal de
RF (1,9 GHz )
50
Divisor de
Potncia
Cabo
Coaxial
RF
RL
Circuito
Misturador
Analisador de
Espectro
Tektronix 2754P
Para ajustar o valor correto de PRF presente na entrada, a carga RL foi colocada no lugar
do analisador de espectro e vice-versa. Desta forma, possvel ajustar o valor correto de
potncia do HP85109C, para obter um sinal de potncia equivalente ao de um sinal de 20
dBm aplicado diretamente na entrada de RF. Aps este ajuste, a carga RL e o analisador de
espectro so novamente trocados e a isolao medida. Neste ltimo passo, descontada a
atenuao do divisor de potncia.
Para medir a IsolaoOL-RF, utilizou-se este mesmo sistema e procedimento, apenas
mudando a configurao que est na porta de RF para a porta do OL e vice-versa.
Os resultados das medies so apresentados na Tabela 5.4.
109
TABELA 5.4 - RESULTADOS DAS MEDIES DAS ISOLAES (PRF =-20 dBm e POL =-4 dBm).
Amostra 1
Amostra 2
Amostra 3
Amostra CM
Simulao
Isolao
IsolaoRF-OL(dB)
IsolaoOL-RF(dB)
Condies
de
polarizao CC
VCC(V)
ICC(mA)
VGSDOWN(V)
50,0
39,6
43,2
40,4
*
*
*
*
48,7
50,0
53,5
46,0
28,9
29,4
28,9
31,0
58,98
63,54
3,0
3,0
3,0
3,8
4,35
3,0
4,41
3,5
8,56
13,18 17,47
21,22 14,14
8,98
19,39 15,22
-0,5
-0.4
-0,4
-0,4
-0,35 -0,35
-0,5
-0,5
* Amostra se danificou antes da realizao destas medidas
5,5
43,0
-0,4
Medida de IIP3
Esta medida foi realizada em um segundo conjunto de amostras preparadas
posteriormente. Deste novo conjunto de amostra algumas estavam danificadas restando somente
uma na qual foi possvel realizar a medio.
O sistema de medies utilizado para medir o IIP3 dado na Fig. 5.16. Observa-se que foi
utilizado, como combinador, um divisor de potncia (Anexo E). O sinal do OL foi um sinal de
onda quadrada cuja componente fundamental tinha uma potncia equivalente a 4 dBm medida.
Este era o equipamento de que se dispunha como terceira fonte de sinal. Obviamente, as demais
componentes devem contribuir, mas como existe um "T" de polarizao na sada de OL, com fT
em 6 GHz, os componentes superiores ao 3o harmnico podem ser desconsiderados. E, tambm, a
no-linearidade predominante do estgio transcondutor; portanto, esta diferena na forma de
onda do sinal do OL no vai afetar o desempenho de IIP3.
110
Analisador de
Parmetros
HP4145
Polarizao CC
do Misturador
Gerador de
pulso HP
Cabos
Coaxiais
Fonte de sinal de
OL (2,0 GHz )
LO
FI
Analisador de
Redes
HP85109C
50
Fonte de sinal de
RF (1,9 GHz )
RF
Circuito
Misturador
50
Divisor de
Potncia
Cabo
Coaxial
Analisador de
Espectro
Tektronix
Gerador de
Varredura HP
Fonte de sinal de
RF2 (1,898 GHz )
O primeiro passo, antes de realizar a medio, foi traar a curva de ganho de converso e
obter o ponto de compresso de 1dB da amostra, conforme a seo 5.2.2. Isto foi feito para
poder calibrar o misturador e determinar se seu comportamento estava correto. O resultado da
medio apresentado na Fig. 5.17.
As condies de polarizao utilizadas para as medidas foram: VCC = 4,3 V, VGSDOWN =
-0,35 V e ICC = 22,6 mA.
-5
12
-10
11
-20
10
-25
Gc(dB)
POUT(dBm)
-15
Pout
Gc
9
-30
P1dB(input)
-35
8
-34 -32 -30 -28 -26 -24 -22 -20 -18 -16 -14 -12 -10 -8 -6 -4 -2
PIN(dBm)
FIGURA 5.17 - Curva de compresso de 1 dB para a nova amostra. POL = -4 dBm e RL= 800 .
111
Nesta curva, pode-se observar uma tendncia no crescimento do ganho, logo aps a
compresso. Isto tambm foi observado em algumas amostras anteriores e deve-se ao modo
como o circuito transcondutor est polarizado. Como seus transistores esto polarizados prximo
ao VT, o circuito pode operar quase como um classe AB; contudo, a compresso ocorre
geralmente bem antes. Em alguns circuitos, pode ocorrer que, mesmo com o sinal ceifado, haja
um aumento do ganho, resultando um aumento no componente fundamental e, portando, do
sinal de FI. No entanto, o ganho volta a cair novamente, limitado pela excurso de sada do
transistor.
Para medida de IIP3, foram injetados dois sinais de potncias idnticos na entrada de RF,
um de 1,9 GHz e outro de 1,898 GHz. Esta distncia de 2 MHz representa o espaamento entre
dois canais adjacentes em um sistema DECT. Na sada do misturador estavam presentes os
seguintes sinais:
112
Comparando este resultado com o valor medido, pode-se observar uma reduo, seguindo
o mesmo problema do ponto de compresso de 1dB. Valem as mesmas discusses apresentadas
para o ponto de compresso de 1dB.
10
0
-10
-20
POUT(dBm)
-30
-40
-50
-60
f1(100MHz)
2f2-f1(98MHz)
-70
-80
1,5 dBm
-90
-32 -30 -28 -26 -24 -22 -20 -18 -16 -14 -12 -10 -8
-6
-4
-2
PIN(dBm)
FIGURA 5.18 - Grfico para obteno de IIP3. POL = -4 dBm e RL= 800 .
5.2.6
Figura de Rudo
A medida de figura de rudo foi realizada somente na amostra especialmente preparada: a
Amostra CM. Este tipo de arranjo teve que ser feito para dar robustez mecnica e disponibilizar
acessos padres (conectores SMA), para que o circuito pudesse ser medido no LME na USP.
A medida de rudo foi realizada com o medidor de rudo HP8950B
e o oscilador de
varredura HP8350B. O nico equipamento adicional foi um HP4145 utilizado como fonte para os
pontos de polarizao CC. O sistema completo utilizada para a medida de figura de rudo
apresentado na Fig. 5.19.
113
Gerador de
Varredura
HP 8350B
Fonte de sinal de
OL (2,0 GHz )
Analisador de
Parmetros
HP4145
Polarizao CC
do Misturador
Circuito
Misturador
OL
FI
Medidor de
Rudo
HP8950B
RF
Fonte de
Rudo
Todos as medidas de figura de rudo obtidas foram DSB, sendo o valor corrigido com a adio de 3 dB para obter
o valor NF(SSB).
114
tem uma banda larga de operao (tanto na entrado de OL quanto na de RF), favorecendo a
interferncia de sinais esprios.
26
24
FI = 150 MHz
NF(dB)
22
20
18
16
14
1,8
2,0
2,2
2,4
2,6
2,8
3,0
3,2
3,4
3,6
3,8
4,0
FOL(GHz)
circuito, do que para obter uma medida absolutamente precisa em 2 GHz. Assim, uma mudana
na faixa de medida, fazendo-a cobrir a regio onde o processo de interferncia menor e no
muito distante de 2 GHz, fornecer uma idia melhor do valor real desta figura de rudo.
Com base no que foi dito acima, a freqncia de RF foi alterada de 1,9 GHz para 2,45
GHz, correspondendo a uma freqncia do OL de 2,6 GHz.
Novamente, foi feita uma simulao com estes novos valores e o resultado para NF(SSB)
manteve-se praticamente inalterado em 10,5 dB.
Comparando o resultado simulado com o medido, obteve-se:
NFmedido(SSB) = 14,4 dB.
NFsimulado(SSB) = 10,5 dB
115
Existe uma diferena de 3,9 dB. Esta diferena poderia ser atribuda, a princpio, ao rudo
1/f que no considerado pelo modelo dos transistores utilizados. No entanto, ao serem feitas
novas medidas com FI de 50 MHZ e 250 MHz, mantendo-se RF em 2,45 GHz, observa-se que,
para FI acima de 150 MHz, o rudo variou pouco (Tabela 5.5). Portanto, o rudo 1/f no o fator
limitante na figura de rudo deste circuito.
TABELA 5.5 - FIGURA DE RUDO PARA DIFERENTES FREQUNCIAS DE FI MANTENDO O SINAL
DE RF EM 2,45GHZ, E POL=-4dBm.
NFSSB (dB)
50
17,9
FI ( MHz)
150
14,4
250
14,9
Assim, baseado na etapa de projeto e nas medidas anteriores, fica claro que os fatores
determinantes no comportamento do rudo so as condies de operao do estgio transcondutor
da entrada de RF e a qualidade do "chaveamento" do estgio misturador.
5.2.7 Largura de Banda de Freqncia de Operao do Misturador
A faixa de freqncia de operao do misturador foi determinada com medida direta
sobre o CI utilizando o arranjo da Fig. 5.9. Esta medida foi realizada na mesma amostra utilizada
para a medida de IIP3 e sob as mesmas condies de polarizao. O resultado da medio
apresentado na Fig. 5.21.
Comparado o resultado acima com o simulado, tem-se uma largura de banda inferior. Mas
isto se deve ao fato de que na simulao no se levou em conta os parasitas das proximidades
dos dispositivos e das linhas de interconexes. No entanto, pode-se observar que o ganho positivo
se estende por uma longa faixa de freqncia.
5.3 Anlise geral
Na Tabela 5.6 pode-se observar os resultados dos parmetros medidos e simulados, que,
em geral, esto prximos, apesar da variao de processo.
GC(dB)
116
12
11
10
9
8
7
6
5
4
3
2
1
0
FRF(GHz)
117
P1dB
IOL-RF
GC
IIP3
*NF
RF
OL
(dB)
(dBm) (dBm)
(dB)
(dB)
(dB)
(dB)
Medido
14,8
-8
1,5
14,4
-22,4
-14,7
-50
Simulado
14,3
-4
10,5
-15,2
-11,6
-63,5
*FI=150 MHz e RF=2,45 GHz
**Amplificador isolador + misturador
VCC
(V)
4,4
5,5
ICC**
(mA)
19,4
43,0
A figura de rudo do circuito medido tambm foi pior que a do simulado, s que, nesse
caso, a causa o resultado da combinao dos efeitos da variao de processo no desempenho do
estgio transcondutor e do estgio misturador. Contudo, isto ainda pode ser melhorado atravs
do reprojeto do estgio balun de OL, para um chaveamento mais eficiente dos transistores do
estgio misturador, e/ou com uma liberdade maior para o dimensionamento dos transistores dos
estgios transcondutor e misturador.
A variao de processo tambm afetou de forma positiva o desempenho do misturador,
melhorando o consumo de potncia do estgio misturador+amplificador isolador de FI e o
casamento nas entradas de RF e OL. A reduo no consumo de potncia mostrou que o circuito
pode ser otimizado para operar com baixo consumo potncia.
Apesar das limitaes durante o projeto do misturador e dos problemas com a variao do
processo, o circuito apresentou um desempenho superior ao especificado para um sistema DECT,
Tabela 4.1.
Uma outra forma de avaliar o desempenho do circuito comparar os resultados da Tabela
5.6 com os resultados obtidos em outras tecnologias e topologias.
Comparar o desempenho entre os diferentes tipos de misturadores clula de Gilbert no
algo que se possa fazer sem prejuzo de algumas consideraes. Dada a diferena na forma como
os circuitos so preparados para as medidas, as finalidades para as quais so projetados,
tecnologia utilizada, etc., os resultados podem ser muito diferentes,
118
Casado
No Casado
GC
(dB)
5,5
0,5
P1dB
(dBm)
-13
-8
IIP3
(dBm)
-3,5
1,5
NF
(dB)
8,8
13,6
POL
(dBm)
-8
-4
VCC
(V)
2,7
2,7
119
NF (SSB) dB
Corrente
do
Misturador
(mA)
Corrente
do
Amplificador
Isolador (mA)
IIP3 ( dBm)
VCC (V)
RF (GHz)
FI (MHz)
Topologia
SVELTO et al.
(2001)
CMOS 0,35m
CMOS 0,35m
11,0
3,0
18,0
5,0
10,5
12,0
6,0*
-
8,0
5,5
2,8
1,3
140
Gilbert
tradicional +
injeo de
corrente
5,0
2,0
2,4
100
Gilbert
tradicional +
injeo de
corrente
3,0
2,45
350
Gilbert
tradicional sem
fonte de
corrente+ com
degenerescncia
de fonte
-3,5
1,8
2,45
100
Gilbert
tradicional sem
fonte de
corrente+ com
degenerescncia
de fonte
TANG et al.
(2001)
O et al. (2002)
CMOS 0,25m
LI & YUAN
(2002)
CMOS 0,18m
120
121
medida de rudo no foi apresentada e a de IIP3 foi realizada na freqncia de 5 GHz, no circuito
de TOSINA et al. (2001).
O circuito apresentado por CAMPBELL (1998) foi recentemente modificado com a
introduo de tcnicas HDI (High Density Interconnect) (CAMPBELL & BEALL, 2001). Esta
tcnica permitiu o empilhamento de capacitores, criando densidade de capacitncia da ordem de
2400 pF/mm2, o que possibilitou a reduo da dimenso do circuito integrado, com a reduo do
tamanho dos capacitores utilizadas no circuito.
O desempenho do circuito de CAMPBELL & BEALL (2001) foi superior, com relao
figura de rudo e largura de banda. No entanto, apresentou ponto de compresso e IIP3 bem
inferior, como pode ser visto na Tabela 5.9.
TABELA 5.9 - COMPARAO DE DESEMPENHO DO CIRCUITO DE CAMPBELL & BEALL (2001)
COM O CIRCUITO DESTE TRABALHO. FRF = 1,9 GHz.
F(3dB)
CAMPBELL &
BEALL (2001)
10 GHz
P1dB
(dBm)
-17
Resultados
4,6 GHz
-8
deste trabalho
*FRF = 2,45 GHz @ FI= 200 MHz
IIP3
(dBm)
-7
NF
(dB)
*10
POL
(dBm)
0
FI
(GHz)
0,5
VCC
(V)
5
1,5
**14,4
-4
0,1
4,4
Apesar das limitaes durante a etapa de projeto e nos problemas ocasionados pela
variao de processo, o misturador em pHEMT desenvolvido neste trabalho, embora sendo uma
primeira verso, apresentou resultados muito bons, demonstrando sua viabilidade.
A seguir, so apresentadas as principais consideraes e modificaes, baseadas no
conhecimento adquirido durante as etapas de projeto e de medies, que devem ser adotadas
em uma nova etapa de projeto para melhorar o desempenho do misturador proposto.
Melhorar a condio de chaveamento dos transistores do estgio misturador
Quanto mais prximo do ideal for o chaveamento, melhor ser o desempenho do
misturador com relao ao ganho (Fig. 5.13) e ao rudo (seo 4.3).
A condio de chaveamento dos transistores do estgio misturador pode ser melhorada
com a otimizao do ganho do balun de OL. Este circuito pode ser reprojetado para apresentar
um ganho maior.
122
Uma outra forma de melhorar o chaveamento seria operar com os transistores do estgio
misturador em uma regio mais prxima e/ou abaixo de VT. Com isto o transistor opera com
menor corrente de dreno, tornando suas transies mais rpidas, para o mesmo sinal de OL. Neste
caso, preciso ter liberdade de projeto quanto s dimenses dos transistores, para se obter a
melhor relao de tamanho entre os transistores do estgio misturador
com os do estgio
transcondutor.
Melhorar o desempenho do estgio transcondutor
Grande parte do ganho, rudo e linearidade do misturador determinado neste estgio.
Assim, suas condies de polarizao influenciam enormemente o desempenho do circuito.
No caso do misturador proposto, para uma boa relao ganho x rudo, os transistores do
estgio transcondutor no puderam operar distantes da tenso VT, devido ao nmero limitado de
modelos de transistores (seo 4.2), afetando negativamente a linearidade do misturador (seo
5.2.2). Este problema pode ser corrigido atravs de uma escolha mais adequada do tamanho dos
transistores, para que estes possam operar com baixa corrente e ainda apresentar uma boa
transcondutncia.
Uma outra soluo o uso da injeo de corrente para auxiliar na polarizao do estgio
transcondutor. Com este recurso, possvel injetar mais corrente no estgio transcondutor sem
prejudicar o desempenho do estgio misturador.
Tendo maior liberdade na escolha do ponto de polarizao do estgio transcondutor, podese obter, tambm, uma melhor relao ganho x rudo.
Melhorar a resposta em freqncia
A largura de banda do misturador pode ser melhorada com a otimizao do layout do
circuito integrado: reduo nas distncias entre os transistores e no comprimento das
interconexes, para minimizar parasitas e acoplamentos de sinais.
Alm da otimizao do layout, o desempenho em freqncia pode ser melhorado com o
ajuste das dimenses dos transistores
transistores do balun de OL).
123
124
125
Captulo 6
Concluses
Esta dissertao examinou a viabilidade do uso de transistores pHEMT nos circuitos
misturadores com topologia clula de Gilbert, apresentando uma nova proposta para os circuitos
misturadores ativos: micromixer + pHEMT.
O circuito proposto foi projetado, implementado e testado, apresentando como principais
vantagens:
-
A tecnologia pHEMT mostrou ser uma soluo alternativa para os circuitos misturadores
com topologia clula de Gilbert operando na faixa comercial de comunicao sem fio. As
principais vantagens apresentadas por esta tecnologia, para o projeto do misturador, foram:
transcondutncia elevada (menor corrente de operao), substrato semi-isolante (elementos
passivos com Q relativamente alto) e alta freqncia de operao (misturadores de banda larga
para operar com multi-sistemas). O principal fator negativo apresentado por esta tecnologia foi o
desvio de processo, particularmente para a tecnologia empregada, que apresentou um desvio
relativamente grande. Avanos no processo de fabricao deste tipo de transistor tendem a
minimizar cada vez mais este problema.
126
a tenso de operao - obtida com a escolha de um processo com baixo desvio e que
possua transistores do tipo enriquecimento.
Em relao aos circuitos em Si, o circuito proposto apresentou, como principal vantagem,
a potencialidade de associar ao conjunto de desempenhos acima, uma larga banda de freqncia
de operao, fundamental para os futuros circuitos de comunicaes que devero operar com
multi-sistemas.
127
A principal desvantagem do circuito foi a dependncia que seu IIP3 apresentou com a
variao de processo existente na tecnologia pHEMT. Contudo, isto pode ser corrigido ajustando
o ponto de polarizao dos transistores do estgio transcondutor, em uma nova etapa do projeto.
6.1 Recomendaes de trabalhos futuros
O misturador proposto oferece um grande campo de investigaes futuras. Em particular,
preciso obter uma descrio terica do comportamento do misturador, que relacione os
parmetros do transistor com o seu desempenho das figuras de mrito do misturador. Isto
permitir determinar as melhores condies de operao do misturador.
Introduzir, na topologia do misturador proposto, injeo de corrente.
Investigar a possibilidade de desenvolver um circuito de recepo de banda larga para
atender a arquitetura Software Defined Radio. Isto poderia ser feito adicionando, ao circuito
integrado do misturador, um circuito LNA.
Investigar a viabilidade de implementar, em CMOS, a topologia proposta.
128
129
Referncias Bibliogrficas
ABIDI, A. A. Direct-Conversion Radio Transceivers for Digital Communications. IEEE Journal
of Solid-State Circuits, vol. 30, no. 12, pp. 1399-1410, December 1995.
ANGELOV, I.; ZIRATH,H.; RORSMAN, N. Validation of a Nonlinear HEMT Model by
Power Spectrum Characteristic. IEEE MTT-S International Microwave Symposium Digest,
vol.3, pp. 1571 -1574, 1994
ARMSTRONG, E. D. The super-heterodyne - its origin, development, and some recent
improvements. Proceedings of the IRE, vol. 3, pp. 215-247, September 1924.
BAEYENS, Y. Monolithic Microwave Integrated Circuits Using GaAs and InP Based
Heterojunction Field-Effect Transistors. KATHOLIEKE UNIVERSITEIT LEUVEN, January
1997.
CAMPBELL, C. F. A Wideband pHEMT Downconverter MMIC for Satellite Communication
Systems. 1998 IEEE MTT-S International Microwave Symposium Digest, vol.1, pp. 55 -59,
1998.
CAMPBELL, C. F.; BEALL, J. M. Design and Performance of a Highly Integrated Wideband
Active Downconverter MMIC. 2001 IEEE Radio Frequency Integrated Circuits Symposium, pp.
245- 248, 2001.
CHAN, A. N. L.; Ng, K.W. H.; WONG, J. M. C.; LUONG, H. C. A 1-V 2.4 GHz RF Receiver
Front-End for Bluetooth Application. The 2001 IEEE International Symposium on Circuits and
Systems, vol.4 , pp. 454 -457, 2001.
CHEN, T. H.; CHANG, K. W.; BUI, S. B. T.; LIU, L. C. T.; DOW, G. S.; Pak, S. Broadband
Single- and Double-Balanced Resistive HEMT Monolithic Mixers. IEEE Transactions on
Microwave Theory Techniques, vol. 43, No. 3, pp. 477-484, March 1995.
COLOMINES, S.; ARNAUD, T.; PLANA, R.; PARRA, T.; GRAFFEUIL, J. Design of High
Performances Gilbert-Cell Mixers for GSM/DCS Front-Ends. IEEE Radio Frequency Integrated
Circuits Symposium, pp. 143-146, 1998
CROLS, J.; STEYAERT, M. S. J. A single-chip 900 MHz CMOS Receiver Front-End with a
High Performance Low-IF topology. IEEE Journal of Solid-State Circuits, vol. 30, No. 12, pp.
1483-1492, December 1995.
130
DAWE, G. C.; MOURANT, J.; BROKAW, A. P.; A 2.7 DECT RF Transceiver with Integrated
VCO. IEEE International Solid-State Circuits Conference, pp. 308-309, February, 1997.
DRR, W.; ERBEN, U.; SCHPPEN, A.; DIETRICH, H. and SCHUMACHER, H. Low-power
low-noise active mixers for 5.7 and 11.2 GHz using commercially available SiGe HBT MMIC
technology. Electronics Letters, Vol. 34, No. 21, pp. 1994-1996, October 1998.
FONG, K. L.; MEYER, R. G. Monolithic RF Active Mixer Design. IEEE Transactions on
Circuits and Systems - II : Analog and Digital Signal Processing, vol. 46, No.3, pp. 231-239,
March 1999.
GILBERT, B. A precise four-quadrant multiplier with subnanosecond response. IEEE Journal of
Solid State Circuits, SC-3, pp. 365-373, 1968.
GILBERT, B. The MICROMIXER: A highly linear variant of the Gilbert mixer using a
bisymmetric class-AB input stage. IEEE J. Solid-State Circuits, vol. 32, pp. 14121423
September 1997.
GUNHEE, H.; SNCHEZ-SINENCIO, E. CMOS Transconductance Multipliers: Tutorial. IEEE
Transactions on Circuits and Systems -II: Analog and Digital Signal Processing, vol. 45, No. 12,
pp. 1550-1563, December 1998.
HOGAN, J. L. The Heterodyne Receiving System, and Notes on the Recent Arlington-Salem
Tests. Proceedings of The IRE, vol. 1, pt. 3, pp. 75-102, July 1913.
IMAI, Y.; KIMURA, S.; UMEDA, Y.; ENOKI, T. A DC to 38 GHz Distributed Analog
Multiplier Using InP HEMTs. IEEE Microwave and Guided Wave Letters, Vol.4, No. 12, pp.
399-401, December 1994.
JUNG, T. J.; SAU, C. C. K.; LAU, J.; A 2.4 GHz Four Port for Direct Conversion Used in
Telemetering. The 2001 IEEE International Symposium on Circuits and Systems, vol.4, pp. 378381, 2001.
KARVONEN, S.; RILEY, T.; KOSTAMOVAARA, J. A Low Noise Quadrature Subsampling
Mixer. The 2001 IEEE International Symposium on Circuits and Systems, vol.4, pp. 790 -793,
2001.
KOMURASAKI, H.; SATO, H.; SASAKI, H.; MIKI, T. A 2-V 1.9 GHz Si Down-Conversion
Mixer with an LC Phase Shifter. IEEE Journal of Solid State Circuits, vol. SC-33, No. 5, pp. 812815, May 1998.
LATHI, B. P. Communication Systems. New York, John Wiley & Sons, Inc., 1968. Cap.1, p. 73
: Some Properties of Fourier Transform.
LEE, T. H. The Design of CMOS Radio-Frequency Integrated Circuits. Cambridge University
Press, 1998.
131
LI, Q.; YUAN, J. S. Linearity Analysis and Design Optimization for 0.18 m CMOS RF mixer.
IEE Proc.-Circuits Syst., vol. 149, no 2, pp. 112-118, April 2002.
LI, X.; BROGAN, T.; ESPOSITO, M.; MYERS, B.; O, K. K. A Comparison of CMOS and
SiGe LNA`s and Mixers for Wireless LAN Application. IEEE Conference on Custom Integrated
Circuits, pp. 531 -534, 2001.
MA, H.; FANG, S. J.; LIN, F.; TAN, K.; SHIBATA, J.; TAMURA, A.; NAKAMURA, H. A
GaAs Upconverter MMIC with an Automatic Gain Control Amplifier for 1.9 GHz PHS. IEEE
Journal of Solid State Circuits, vol. 33, No. 4, pp. 1297-1305, September 1998.
MAAS, S. A. A GaAs MESFET Mixer with Very Low Intermodulation. IEEE Transactions on
Microwave Theory and Techniques, vol. MTT-35, pp. 425-429, April 1987.
MAAS, S. A. Microwave Mixers. Boston, Artech House, 1993. Cap.1, p. 1-2: History and
Fundamentals.
MADSEN, G.; FAUGE, D. E.; Radios for Future: Designing for DECT. RF Design, pp. 48-53,
April 1993.
MARCEACHERN, L. A. ABOUR-ALLAM, E. WANG, L. and MANKU, T. Low Voltage
Mixer Biasing using Monolithic Integrated Transformer De-Coupling. Proceedings of the 1999
IEEE International Symposium on Circuits and Systems, vol. 2 , pp. 180 -183, 1999.
MEYER, G. R.; MACK, W. D.; A 1 GHz BiCMOS RF Front-End IC. IEEE Journal of Solid
State Circuits, vol. 29, No. 3, pp. 350-355, March 1994.
MIRABBASI, S.; MARTIN, K. Classical and Modern receiver architectures. IEEE
Communications Magazine, pp. 132-139, November 2000
NAIR, V.; TEHRANI, S.; VAITKUS, R. L.; SCHEITLIN, D. G. Low Power HFET Down
Converter MMICs
for Wireless Communication Applications. IEEE Transactions on
Microwave Theory and Techniques, Vol. 43, No. 12, pp. 3043-3047, December 1995.
NIMMAGADDA, K.; REBEIZ, G. M. A 1.9 GHz Double-Balanced Subharmonic Mixer for
Direct Conversion Receivers. Proceedings of The 2001 IEEE Radio Frequency Integrated
Circuits Symposium, pp. 253- 256, 2001.
OBREGON, J.; KHANNA, P. S. Exact Derivation of the Non-Linear Negative Resistance
Oscillator Pulling Figure. IEEE Transactions on Microwave Theory and Techniques, Vol. 30,
pp. 1109-1111, July 1982.
O, K. K.; LI, X.; HUANG, F.; FOLEY, W. CMOS Components for 802.11b Wireless LAN
Applications. The 2002 IEEE Radio Frequency Integrated Circuits Systems Symposium, pp.
103-106, 2002.
132
133
SCHPPEN, A.; DIETRICH, H.; GERLACH, S.; HHNEMANN, H.; ARNDT, J.;
SEILER,U.; GTSFRIED, R.; ERBEN,U.; SCHUMACHER, H. SiGe- Technology and
Components for Mobile Communications Systems. Proceedings of the 1996 Bipolar/BiCMOS
Circuits and Technology Meeting, Minneapolis, MN, USA, pp. 130 -133, 1996.
SHEN, D. H.; HWANG, C.; LUSIGNAN, B. B.; WOOLEY, B. A.; A 900 MHz RF front-end
with intergraded discrete-time filtering. IEEE Journal of Solid-State Circuits, vol. 31, pp. 19451954, December 1996
SULLIVAN, P. J.; XAVIER, B. A.; KU, W. H. Low Voltage Performance of a Microwave
CMOS Gilbert Cell Mixer. IEEE J. Solid-State Circuits, vol. 32, No. 7, pp. 11511155, July
1997.
SULLIVAN, P. J.; XAVIER, B. A.; KU, W. H. Doubly Balanced Dual Gate CMOS Mixer.
IEEE J. Solid-State Circuits, vol. 34, No. 6, pp. 878881 June 1999.
SVELTO, F.; DEANTONI, S.; MONTAGNA, G.; CASTELL, R. Implementation of a CMOS
LNA Plus Mixer for GPS Applications with No External Components. IEEE Transactions on
Very Large Scale Integration (VLSI) Systems, vol. 9, No. 1, pp. 100-104, Feb. 2001.
TSIRONIS, C.; MEIERER, R.; STAHLMAN, R.; Dual-Gate MESFET Mixers. IEEE
Transactions on Microwave Theory Techniques, vol. 32, p. 248, March 1984,
TANG, J. J.; CARY, C. K. S.; JACK, L. 2.4 GHz Four Port Mixer for Direct Conversion Used in
Telemetering. The 2001 IEEE International Symposium on Circuits and Systems (ISCAS
2001),Sydney, Australia, vol.4, pp. 378 -381, 2001
TOSINA, J. R.; CRESPO, C.; ALONSO, J. I.; PREZ, F. GaAs MMIC Mixer Based on The
Gilbert Cell with HEMTs Biased on The Subthreshold Region. Microwave and Optical
Technology Letters, Vol. 28, no 4, pp. 241-244, February 2001.
TUTTLEBE, W. H. W. Software-Defined Radio: Facets of a Developing Technology. IEEE
Personal Communications, vol.6, no. 2, p. 38-44, April 1999.
WEGNER, P.; SCHULTES, P.; TREITINGER, L.; BERTAGNOLLI, E.; EHINGER, K. Gilbert
Multiplier as an Active Mixer With Conversion Gain Bandwidth of up to 17 GHz. Electronics
Letters, Vol. 7, No. 7, pp. 570-571, March 1991.
ZHOU, X.; DARYOUSH, A. S. An Efficient Self-Oscillating Mixer for Communications. IEEE
Transactions on Microwave Theory Techniques, vol. 42, No. 10, pp. 1858-1862, October 1994.
134
135
Anexo A
Princpio de Operao Ideal de uma Clula de Gilbert
Uma Clula de Gilbert ideal tem seu funcionamento representado pela Fig. A.1
R
VFI
VFI
OL
VOL
VRF
VRF
(a)
(b)
R
VFI
+1
S(t)
OL
t
-1
VFI (t) = R.I RF1(t).S(t) R.I RF2 (t).S(t)
V
I RF1 I DC1 + gm 2 RF
2
V (t)
VFI (t) = R.[ICC1 - I CC2 ].S(t) + R.[g m1 + g m2 ]. RF .S(t)
2
V
I RF2 I DC2 gm 2 RF
2
(c)
FIGURA A.1 - Misturador Clula de Gilbert
Na Fig. A.1 os pares de transistores superiores (Fig. A.1.(a)) esto funcionando como
chaves (Fig. A.1.(b)).O chaveamento destes pares de transistores alterna o fluxo de corrente dos
136
transistores inferiores entre as resistncias de carga (R), resultando em um sinal nos terminais de
FI dado por (Fig. A.1.(c)):
VFI (t) = R.I RF1(t).S(t) R.I RF 2(t).S(t)
V (t)
V FI (t) = R.[I CC1 - I CC 2 ].S(t) + R.[g m1 + g m 2 ]. RF .S(t)
2
(A.1)
onde
ICCi corrente CC de polarizao de dreno do transistor "i".
gmi transcondutncia do transistor "i".
S(t) sinal representando o chaveamento alternado dos pares de transistores superiores devido ao
sinal do OL
Considerando, no circuito da Fig. A.1, um chaveamento perfeito com um duty-cycle de
50% e os transistores inferiores idnticos, (A.1) reduz-se a:
n
sin 2
V FI (t ) = g m R V RF (t ) S L (t ) = g m R V RF (t ) 4
n =1 n
cos(n OL t )
4
4
4
V FI (t ) = g m R V RF (t ) cos( OL t )
cos(3 OL t ) +
cos(5 OL t ) ...
5
3
(A.2)
4
4
cos( OL t ) = g m R V RF cos( RF t ) cos( OL t )
2
V FI (t ) = g m R V RF cos[( RF OL )]
OL
RF
(A.3)
Portanto, o ganho de converso de tenso ideal da Clula de Gilbert da Fig. A.1.(a) ser:
2
g m R V RF
GC =
V RF
GC =
2
gm R
(A.4)
137
Anexo B
Deduo da Funo Transferncia do Par Diferencial
Com e Sem Fonte de Corrente
A funo transferncia do par diferencial comumente definida como a relao da tenso
diferencial de entrada (v) com a corrente diferencial de sada (i = i1-i2), Fig. B.1.
i = i1 - i2
i2
i1
Q2
Q1
v1
v2
Na Fig. B.1, apresentado o par diferencial com fonte de corrente, onde obtem-se:
I = i1 + i 2
i
i = i1 i2
i = 2i1 I = I 2 1 1
I
(B.1)
i1, 2 = I s exp
nVT
v2
v1
I = i1 + i2 I = I s e nVT + e nVT
onde,
Is corrente de saturao e VT Tenso trmica ( kT/q)
(B.2)
138
i = I
v1
nVT
v1
nVT
e
+e
v1
nVT
v2
nVT
(B.3)
v2
nVT
i = I
v + v 2
nVT
v + v 2
nVT
i = I
e
+e
v2
nVT
v2
nVT
v
nVT
v
nVT
i = I
1 e
+1 e
v
2 nVT
v
2 nVT
v2
nVT
v2
nVT
v
nVT
v
nVT
i = I
v
i = I tanh
2nVT
=I
+1
v
2 nVT
v
2 nVT
e
+e
v
nVT
v
nVT
v
2nVT
v
2 nVT
+1
(B.4)
v1
i2
vQ
Q2
v2
v2
i = I para v=0
v1
0V
Valor de VBE dos
transistores quando
v=0
139
v1
nVT
Is e
v2
nVT
vQ + x
v1 = v Q + x
v 2 = vQ y
vQ y
i = I s e nVT + I s e nVT
i = i1 i 2 = I s e
vQ x
nV T nVT
y
x
I nVT
nVT
i = i1 i2 = e
+e
2
+e
y
nV T
(B.5)
v
2
(B.6)
v
i = I senh
2nVT
(B.7)
140
141
Anexo C
Metodologia da Medio do Ganho de Converso de
Tenso.
O ganho de converso de tenso no pde ser medido de forma direta porque os
equipamentos utilizados (geradores, analisadores de espectros, etc.) trabalhavam com nveis de
potncia. Assim, foi necessrio estabelecer uma forma indireta para determinar este ganho.
Antes, porm, faz-se necessrio observar que os equipamentos de medio utilizados
podem ser representados, em sua maioria, por circuitos equivalentes conforme Fig. C.1.(a). Na
Fig. C.1.(a), Zg representa a impedncia interna do gerador de sinais (Ex. sada do gerador de
varredura) e ZL representa a impedncia de entrada de um equipamento de medio (Ex.
analisador de espectro). Tipicamente, nos equipamentos de medies utilizados, estas
impedncias caractersticas
equivalentes dos
e da potncia na entrada do
Av =
VL
=
Vin
VL
Vg
R g + Z in
Av =
Z in
VL
Vg / 2
VL
Vg / 2
1
2 Z in
Z in + R g
1
2 Z in
Z in + R g
(C.1)
142
Para Zin = Rg
Av =
VL
Vg / 2
(C.2)
Equipamento de Medio
Gerador de Sinal
Zg
Vg
DUT
( Device Under Test)
ZL
VL
(a)
Gerador de Sinal
Pdisponvel. =
Vg
Equipamento de Medio
VRg
4Rg
Rg
Vg
DUT
( Device Under Test)
Vin
Zin
RL
VL
(b)
Figura C.1 Esquema representativo dos equipamentos de medio com impedncia genrica (a) e
impedncia padro de 50 (b).
como,
V2
PL = L
RL
Pdisponvel =
V g2
4Rg
logo,
Av =
PL
RL
Pdisponvel R g
R g = RL
Av =
PL
Pdisponvel
(C.3)
143
1
2 Z in
Z in + R g
1+ s11
1 s11
1
1 + s11
logo,
Av =
VL
Vg / 2
1
2 Z in
Z in + R g
Av =
PL
1
Pdisponvel 1 + s11
PL
1
Pdisponvel 1 + s11
(C.4)
Assim, o ganho de tenso em mdulo pode ser determinado de forma indireta pela medida
de PL e Pdisponvel.
No caso do misturador, foi utilizado na sada de FI um transformador para tornar RL
suficientemente alta para obter o ganho de tenso mximo do misturador, ou seja, minimizar o
mximo possvel a atenuao do amplificador isolador de FI.
A situao considerando o transformador pode ser representada pela Fig. C.2.
Gerador de Sinal
Pdisponvel. =
Vg
Transformador
VRg
Equipamento de Medio
4Rg
Vg
Rg
Vin
DUT
(Device Under Test)
V1
V2
RL
VL
Zin
Figura C.2 Esquema representativo dos equipamentos de medio com um transformador na sada do DUT.
144
s que,
V
V
1
Atransformador = 2 AV = 2
Vin Atransformador
V1
AV =
V2
1
Vin Atransformador
V =V
L
2
AV =
VL
1
Vin Atransformador
(a)
(b)
Figura C.3 Transformador relao 1:16 (a) e arranjo com dois transformadores para obter relao
1:1 (b).
145
Anexo D
Grampeamento Abrupto
A relao entre a corrente de dreno (ID) e a tenso fonte-porta (VGS) de um transistor
FET, quando polarizado prximo tenso de limiar (VT), deforma o sinal de sada se este
excursionar abaixo de VT. De uma maneira aproximada, a corrente de dreno do transistor
apresentar o comportamento da Fig. D.1.
ID
Ponto Q
id
VT
VGS
V1
vg=A cos(t)
FIGURA D.1 - Variao na corrente de dreno (id) devido excurso da tenso vg.
Nota-se, na Fig. D.1, que o semiciclo negativo de vg produz uma corrente de dreno com
um semiciclo "grampeado". Obviamente, esta uma aproximao simples, mas auxiliar na
qualificao do mecanismo responsvel pela compresso em um transistor FET polarizado
prximo ao VT.
Assumindo que a corrente de sada diretamente proporcional tenso de entrada, podese imaginar que esta limitao est ocorrendo por um grampeamento do sinal de entrada. Assim,
se estabelece uma relao entre o ponto de compresso de 1dB e a diferena entre a tenso
quiescente de polarizao (V1) e VT (Fig. D.2).
146
Vin(t)
Vm=V1-V
t
Acos(t)
FIGURA D.2 -Grampeamento imaginrio da tenso de entrada, representado o grampeamento de id.
(D.1)
onde
a1 =
A
A
2
V
Vm sen ( ) + A
sen (2 ) arcos m
2
A
reduzindo-se a:
a1
1
1
= 1 + x 1 x 2 arcos (x ),
A
V
para x = cos ( ) = m
A
(D.2)
147
Anexo E
Medida de Isolao
Na medida de isolao foi utilizado o arranjo da Fig. E.1. Neste arranjo empregado um
divisor de potncia na entrada de RF ou de OL, conforme
Analisador de
Parmetros
HP4145
Gerador de
Varredura
HP 8620A
Cabos
Coaxiais
Fonte de sinal de
OL (2,0 GHz )
OL
FI
Analisador de
Redes
HP85109C
50
Fonte de sinal de
RF (1,9 GHz )
50
Divisor de
Potncia
Cabo
Coaxial
RF
RL
Circuito
Misturador
Analisador de
Espectro
Tektronix 2754P
Para compreender melhor a metodologia utilizada considere-se a Fig. E.2. Nesta figura, os
equipamentos so substitudos pelo seu circuito equivalente visto de sua porta de entrada/sada.
Do ponto de vista do sinal de OL presente na porta de RF, ponto P da Fig. E.2, o circuito
equivalente visto o apresentado pela Fig. E.3. Portanto, o sinal presente na porta de RF ser o
valor medido pelo analisador de espectro corrigido de mais 6,02 dB.
148
Gerador de
Varredura
HP 8620A
Divisor de
Potncia
Fonte de sinal de
RF (1,9 GHz )
OL
POL|porta de RF
50
FI
Vg
Analisador de
Redes
HP85109C
50
RF
RL
Circuito
Misturador
50
Analisador de
Espectro
Tektronix 2754P
Fonte de sin
OL (2,0 G
50
FIGURA E.2 Circuito equivalente da fonte de sinal e do analisador de espectro vistos dos terminais do
divisor de potncia
Divisor de
Potncia
Fonte de sinal de
RF (1,9 GHz )
R = 50
R
Analisador de
Redes
HP85109C
Vg
R
R
R
V= 2 V1
R
Analisador de
Espectro
Tektronix 2754P
V1
V1
Este arranjo tambm garante que, na entrada de RF (ponto P), haver um circuito
equivalente que corresponder a um gerador com uma impedncia interna de 50 , conforme
mostra a Fig. E.4.
149
Divisor de
Potncia
Fonte de sinal de
RF (1,9 GHz )
R = 50
R
Analisador de
Redes
HP85109C
Vg
RTH = R
R
R
Analisador de
Espectro
Tektronix 2754P
VTH = Vg/2
PTH _ disponvel =
V1
R
=
V g2
4 4R
2
VTH
=
4 RTH
1
PHP85109C _ disponvel
4
Esta metodologia tambm foi utilizada para combinar dois sinais de freqncias diferentes
na entrada de RF para a medida de IIP3. Neste caso, o analisador de espectro substitudo por
um gerador de sinais.
150
151
Anexo F
Relao de Publicaes
MARTINS, E.; BASTIDA, E. M.; SWART, J. W. Design and performance of a Gilbert cell
mixer MMICs with a GaAs PHEMT technology. Proceedings of the 2001 SBMO/IEEE MTT-S
International Microwave and Optoelectronics Conference (IMOC 2001), vol. 1, pp. 245-248,
2001.
GOMES, M. V. G.; MARTINS, E.; BASTIDA, E. M.; SWART, J. W. Design and
measurements of a 1.9 GHz MMIC LNA with a GaAs 0.25 mm PHEMT Technology. In: XV
SBMICRO
INTERNATIONAL
PACKAGING,
Manaus.
CONFERENCE
Proceedings
of
XV
ON
SBMicro
MICROELECTRONICS
International
AND
Conference
on
152