INSTITUTO TECNOLOGICO MUNICIPAL

ANTONIO JOSE CAMACHO

GUIAS DE LABORATORIO DE SISTEMAS DIGITALES
TEMA 6: LATCHES / FLIP-FLOP
6.1 OBJETIVOS
Analizar el funcionamiento de los latches y flip-flop.
Explicar la operacin de los latches set/preset formado
por compuertas NAND y NOR con conexin cruzada.
Comprobar la operacin de los latches y flip-flop con seal
de control.
6.1 RECURSOS
Fuente de energa DC.
Multmetro.
Generador de funciones.
6.2 MATERIALES

1 - CI 74LS00
1 - CI 74LS02
1 - CI 74LS04
1 - CI74LS73
1 - CI74LS74
1 - CI74LS76
2 - Resistencias de 220 ohm
2 - Diodos LED

6.2 HERRAMIENTAS

Proto-board
Pinzas planas
Corta frio
Caimanes.

36.

6.2 INFORMACION BASICA

Hasta el momento, en todo anlisis y el diseo lgico combinacionales que

han realizado, cuando se introducen a la entrada de estos circuitos unos
valores lgicos.
Se obtiene un valor de salida que depende exclusivamente del valor de la
variable de entrada que han introducido en ese momento y que no tiene en
cuenta las situaciones por las que ha pasado anteriormente la salida o algn
punto del circuito combinacional.
Es decir, los circuitos combnales no son capaces de memorizar situaciones o
estados por los que ha pasado el circuito, para posteriormente tomar una
decisin cuando cambie alguna de estas situaciones.
Los circuitos capaces de realizar esta funcin reciben el nombre de circuitos
secuenciales, son circuitos que sirven para almacenar informacin o
memorizarla en forma binaria.
Por tanto, cualquier elemento o sistema que pueda adoptar dos estados
estables diferentes, nivel alto (1), y nivel bajo (0), podr realizar dicha funcin.
Los dos tipos de elementos de memoria comnmente utilizados en los
circuitos de conmutacin son los:
6.2.1 LATCHES.
Un latch es un elemento de memoria cuyas seales de entrada de excitacin
controlan el estado del dispositivo. Si un latch tiene una seal de entrada de
excitacin que obliga a la salida del dispositivo a sumir el valor (1), esta el
latch en set.

Si el latch tiene una seal de entrada de excitacin que obliga al dispositivo

asumir el valor de (0), est el latch en reset. Si el dispositivo tiene seales de
excitacin set y reset, el latch est en set y reset.

37.
6.2.2 LATCH SET - RESET CON COMPUERTAS NOR / NAND CON
CONEXIN CRUZADA.

Figura 1. Latch con compuertas NOR y NAND

Un latch set - reset esta compuesto por dos compuertas NAND Y NOR sus
entradas estn denominadas por la siguiente terminologa:

a)

Entradas por Set y Reset.

b)

Las salidas por Q y ~Q (complementarias).

El latch esta formado por las dos compuertas NOR, cuyas dos entradas son
independientes. Las lneas de datos son etiquetadas con una S, para activar
(Set), y la otra seal abierta se etiqueta con una R, para activar l (Reset).
Las salidas del latch estn etiquetas con Q y ~Q, son complementarias. Las
salidas se conectan a las compuertas con entradas complementarias, lo cual
permite una realimentacin; la ~Q s realimenta a la entrada de la compuerta
R y Q s realimenta a la entrada de la compuerta S.
Las entradas a las compuertas NOR son activadas en el nivel alto y las
entradas a las compuertas NAND son activadas a un nivel bajo.
Esto significa que el latch con compuertas NOR con conexin cruzada
cambiar de estado cuando una de las entradas vaya a nivel alto. Mientras
que el latch con compuertas NAND lo har cuando una entrada vaya a nivel
bajo.
38.

6.2.3 LATCH SET - RESET CON ENTRADA DE CONTROL.

Figura 2. Lacth Set-Reset con entrada de control

El latch set - reset con entrada de control construido por dos compuertas
NAND que se emplea para controlar el paso de las entradas al latch.
La entrada de reloj se utiliza para habilitar o inabilitar las dos compuertas. Si
se pone un cero (0), en la entrada del reloj, la salida de las compuertas NAND
se ve forzada ir a (1). Tambin ocurre lo contrario.

6.2.4 FLIP - FLOP

Un flip - flop difiere de un latch por el hecho de que tiene una seal de control
llamada reloj. La seal de reloj emite una instruccin al flip - flop, permitiendo
cambiar de estado de acuerdo con las seales de entrada de excitacin.
El estado final de un flip - flop est determinado por sus valores de excitacin
en el instante en que se presenta la seal de reloj. De esta manera, se
pueden sincronizar varios flip - flop de un circuito secuencial con una seal
de reloj comn para que cambien de estado todos juntos.
Un flip-flop es un circuito digital que tiene dos salidas Q y ~Q, las cuales
siempre se encuentra en estados opuestos.
Si Q es 1 entonces ~Q es 0 se dice que el flip -flop est inicializado (Set).
Si Q es o entonces ~Q es 1 se dice que el flip - flop est reinicializado
(Reset) inactivo o borrado.
Los niveles lgicos en las entradas de los flip - flop determinan el estado de
las salidas de Q y ~Q de acuerdo a la tabla de verdad del flip - flop.
39.

6.2.5 FLIP FLOP 74LS73

Figura 3. Flip Flop 74HC73

Estos circuitos integrados, son duales, es decir, contienen dos flip flop J-K
Maestro Esclavo y adems, tiene clear. Se disparan con flanco descendente
de reloj. De hecho el LS es mucho ms rpido que los tres siguientes como
SN7473, 74H73, 74L73, 74LS73 y 74LS107.
6.2.6 FLIP FLOP 7474

Figura 4. Flip Flop 74HC74

Este circuito integrado contiene dos flip-flop tipo de datos independiente, con
Presset y clear. En cada unidad, el dato aplicado al terminal de Data(D), pasa
a la salida Q y ~Q complementada con cada flanco ascendente de reloj.
6.2.7 FLIP FLOP 74LS76

Figura 5. Flip Flop 74HC76

40.

Estos circuitos integrados son similares en funcionamiento al flip flop 74LS73,

exceptuando las dos entradas asincrnicas Preset y clear (CLR) y la
numeracin de los pines.

6.3 ACTIVIDAD NUMERO SEIS

PREINFORME
1- Debe de tener claro el funcionamiento de los Latch y Flip Flop y sus tablas
de verdad.
a) Consultar los circuitos internos de los flip flop 74LS73, 74LS74, 74LS76.
b) Tablas de verdad
c) Caractersticas de operacin de DC
d) Caractersticas de operacin en A.C.
e) Debe traer los circuitos armados como preinforme y tener presente los
puntos anteriores que un 40% de la nota final.

6.3.1 DESARROLLO DE LA ACTIVIDAD.

1- Armar el circuito de la figura 1.
a)
b)
c)
d)

El Latch con compuertas NOR.

El Latch con compuertas NAND.
Hacer la tabla de verdad.
Medir y anotar los valores lgicos que se tienen en cuenta en las
salidas de Q y ~Q.
e) A la salida de cada compuerta colocar una resistencia de 220 ohmios
y un diodo LED para que observe los estados del Latch.
f) Explicar lo que observa en el circuito.
2- Armar el circuito de la figura 2.
a) Colocar una seal de reloj al circuito anterior con una frecuencia de 50
o 100 Hz con el generador de funciones a un voltaje de 5Vpp.
b) Hacer la tabla de los estados del latch.
c) Comprobar en que estado el latch trabaja en sincronismo con la seal
de reloj.
d) Explicar lo que observa en el circuito.
3. Armar el circuito de la figura 3.
a)
b)
c)
d)

Ubicar los pines del integrado 74LS73.

Hacer la tabla de verdad.
Comprobar que se cumpla la tabla de verdad.
Poner el clear(CLR) en la posiciones de (1) y (0). Explicar lo que
ocurre.
41.

4. Armar el circuito de la figura 4.y 5

a) Ubicar los pines del integrado 74LS74.
b) Hacer la tabla de verdad.
c) Medir los voltajes de salida en funcin de las combinaciones de la
tabla de verdad.
d) Poner la entrada PR=0 y CLR=1 y comprobar qu ocurre con la salida
Q independiente del valor de D y CLR. Explicar lo que ocurre.
e) Hacer mismo paso anterior cuando PR=1 y Clear =0 y Explicar.
f) Colocar el PR=0 y CLR=0 y Explicar lo ocurre.

6.3.2 INFORME

1a)
a)
b)
c)

Deben presentar :
Mediciones realizadas en el circuito, esquemas, clculos.(25%).
Hacer las sntesis del funcionamiento de cada circuito.(25%)
Resolver las preguntas.(25%)
Conclusiones generales.(25%)

6.3.3 EVALUACION
1-Mencione dos flip flop con integrados CMOS y dibuje la distribucin de los
terminales.
2 Cul ser el valor (1 o 0) de la salida Q de un flip flop ~Set y ~Preset
construido con compuertas NAND si las entradas ~Set y ~Preset tienen un
nivel bajo.?
3. Que valores toman entradas de un flip flop J y K para hacer la
conmutacin de acuerdo a la seal de reloj?.
4. Qu seales tienen prioridad en los latch las sncronicas o las
asncronicas y Porqu?.

42.