Professional Documents
Culture Documents
SECRETARA ACADMICA
DIRECCIN DE EDUCACIN SUPERIOR
PROGRAMA SINTTICO
UNIDAD ACADMICA:
CARRERA:
ASIGNATURA:
OBJETIVO GENERAL:
El alumno disear y elaborar sistemas lgicos de control basados en dispositivos lgicos programables para la
solucin de problemas de automatizacin aplicados en la Ingeniera Binica, Mecatrnica y Telemtica, mediante
la construccin de un prototipo integrador.
CONTENIDO SINTTICO:
I.
II.
III.
IV.
V.
VI.
METODOLOGA:
Diseo de circuitos y prototipos por parte del alumno asesorado por el profesor.
Bsqueda de informacin por parte del alumno asesorado por el profesor.
Integracin de equipos de trabajo de alumnos para la realizacin de proyecto integrador y prcticas.
Presentacin conceptual del tema y resolucin de dudas por parte del profesor.
Exposicin de los temas por parte del profesor usando pizarrn, acetatos, rotafolio, can y/o multimedios.
Elaboracin de resmenes, cuadros sinpticos, mapas conceptuales y ejercicios por parte del alumno.
Prcticas de los alumnos en los laboratorios, supervisados y coordinados por el profesor.
Tcnicas grupales para solucin de ejercicios.
EVALUACIN Y ACREDITACIN:
Primer parcial: Unidades Temticas I y II. Segundo parcial: Unidades Temticas III y IV.
Tercer parcial: Unidades Temticas V y VI. La calificacin de cada departamental se compone de 4 rubros:
Examen escrito, Proyecto integrador, Prcticas de Laboratorio, Tareas.
BIBLIOGRAFA:
Brown S., Vranesic Z., Fundamentos de Lgica Digital con Diseo VHDL, Ed. Mcgraw Hill,
2a edicin, 2001. 939 pgs, ISBN 970-10-5609-4
2. Morris Mano M., Diseo Digital, Ed. Pearson, 3a edicin, 2003, 536 pginas, ISBN: 970-260438-9.
3. Pardo F., Boluda J. A., VHDL, lenguajes para sntesis y modelado de circuitos, Ed.
Alfaomega Ra Ma, 2a edicin, 2004, 251 pgs, ISBN 970-15-1017-8.
4. Prez S. A, Soto E., Fernndez S., Diseo de Sistemas Digitales con VHDL, Ed. Thomson,
2002, 353 pgs. ISBN 84-9732-081-6.
5. Wakerly John F., Diseo Digital, Principios y Prcticas , Ed. Pearson, 3a edicin, 2001, 976
pgs. ISBN 970-26-0720-5.
1.
TIEMPOS ASIGNADOS
HRS/SEMANA/TEORA:
HRS/SEMANA/PRCTICA:
4.0
2.0
HRS/SEMESTRE/TEORA:
HRS/SEMESTRE/PRCTICA:
60.0
30.0
HRS/TOTALES:
90.0
CLAVE: TCCILO0525
HOJA: 3
DE
13
FUNDAMENTACIN DE LA ASIGNATURA
En la industria moderna, el control de procesos y de robots es un rea importante de la ingeniera que se
encuentra en constante evolucin. Para obtener resultados ptimos y eficientes, es necesario utilizar
tecnologa de vanguardia y tcnicas de diseo de sistemas de control adecuadas. El curso de Control II
proporciona las bases cognoscitivas para que el alumno afronte situaciones de anlisis y diseo de
sistemas de control en los que se utilice una computadora y sea necesario el empleo de tcnicas
modernas de control.
Entre las asignaturas antecedentes se encuentran las Matemticas (con temas como son las ecuaciones
diferenciales, transformada de Laplace y operaciones con matrices), Modelado y Simulacin y Control I
(Teora del control analgico).
Asignaturas Colaterales: Dinmica, en esta asignatura se estudias de manera profunda los mtodos de
modelacin matemtica de sistemas dinmicos, proporcionando los modelos que se utilizan para la
aplicacin de los diferentes esquemas de control
Las asignaturas consecuentes son Mecatrnica VIII (diseo y construccin de dispositivos mecatrnicos),
Mecatrnica IX (robtica II) y Mecatrnica X (sistemas de manufacturas.
En la enseanza de este curso se utilizarn las tcnicas modernas de simulacin por computadora.
OBJETIVO DE LA ASIGNATURA
El alumno disear y elaborar sistemas lgicos de control basados en dispositivos lgicos programables
para la solucin de problemas de automatizacin aplicados en la Ingeniera Binica, Mecatrnica y
Telemtica, mediante la construccin de un prototipo integrador.
Circuitos Lgicos.
No. UNIDAD I
HOJA: 4 DE 13
CLAVE: TCCILO0525
1.1
1.1.1
1.1.2
1.2
1.2.1
1.3
1.3.1
1.3.2
1.4
1.4.1
1.4.2
HORAS
T E M AS
EC
3.0
6.0
1.0
2.0
2.0
3.0
1.0
1.0
CLAVE BIBLIOGRFICA
0.0
ESTRATEGIA DIDCTICA
Integracin de equipos de trabajo para el desarrollo de las prcticas de laboratorio y del proyecto integrador.
Bsqueda de informacin por parte del alumno, sobre sistemas numricos y cdigos asesorado por el
profesor.
Presentacin conceptual del tema y resolucin de dudas, por parte del profesor con interaccin de los
alumnos.
Exposicin de los temas por parte del profesor usando pizarrn, acetatos, rotafolio, can y/o multimedios.
Elaboracin de resmenes, mapas conceptuales y realizacin de ejercicios por parte del alumno.
Definicin del alumno sobre que proyecto desarrollar durante el perodo lectivo con asesora por parte del
profesor.
Tcnicas grupales para exposicin y solucin de ejercicios por parte del alumno con supervisin del profesor.
PROCEDIMIENTO DE EVALUACIN
El contenido de la Unidad I ser evaluado junto con la Unidad II en el primer parcial.
Examen escrito 30%.
Presentacin del proyecto integrador 40%.
Prcticas de laboratorio 20%.
Ejercicios realizados en clase y extraclase 10%.
Tareas en las que el alumno deber utilizar descripciones entrada-salida y de variable de estado.
No.
TEMA
1.5
1.5.1
1.6
1.6.1
1.6.2
1.6.3
Circuitos Lgicos.
HOJA: 5 DE 13
CLAVE: TCCILO0525
HORAS
T E M AS
Dispositivos programables.
Generalidades de GAL, CPLD, FPGA.
Introduccin al VHDL.
Entidad.
Arquitectura (Descripcin funcional
y por flujo de datos).
Simulaciones.
1.0
Subtotal:
EC
CLAVE BIBLIOGRFICA
1.0
5.0
4.0
5.0
13.0
4.0
18.0
ESTRATEGIA DIDCTICA
Bsqueda de informacin relativa a los dispositivos lgicos programables y VHDL por parte del alumno,
asesorado por el profesor.
Presentacin conceptual del tema y resolucin de dudas, por parte del profesor y con interaccin de los
alumnos.
Exposicin de los temas por parte del profesor usando pizarrn, acetatos, rotafolio, can y/o multimedios.
Tcnicas grupales para exposicin y solucin de ejercicios por parte del alumno con supervisin del profesor.
Uso de computadoras por parte del alumno bajo la supervisin y coordinacin del profesor para el desarrollo
de prcticas de laboratorio.
PROCEDIMIENTO DE EVALUACIN
El contenido de la Unidad ser evaluado junto con la Unidad II en el primer parcial.
Examen escrito 30%, Presentacin del proyecto integrador 40%.
Prcticas de laboratorio 20%.
Ejercicios realizados en clase y extraclase 10%
No. UNIDAD II
HOJA: 6 DE 13
CLAVE: TCCILO0525
NOMBRE:
HORAS
T E M AS
TEMA
EC
2.1
2.1.1
2.1.2
Mtodos de minimizacin
Mapas de Karnaugh de 3, 4 y 5 variables.
Quine McCluskey
4.0
4.0
2.2
2.2.1
2.2.2
Riesgos en el tiempo
Riesgos estticos.
Riesgos dinmicos.
2.0
3.0
2.3
Diseo
y
sntesis
de
circuitos
combinacionales con compuertas y con
VHDL.
Desarrollo de ejemplos prcticos de circuitos
digitales de control para las reas de
especialidad.
Simulacin y sntesis de los circuitos digitales
de control.
6.0
Subtotal:
12.0
2.3.1
2.3.2
6.0
4.0
CLAVE BIBLIOGRFICA
6.0
11.0
ESTRATEGIA DIDCTICA
Bsqueda de informacin relativa a los riesgos en el tiempo por parte del alumno, asesorado por el
profesor.
Presentacin conceptual del tema y resolucin de dudas, por parte del profesor y con interaccin de los
alumnos.
Exposicin de los temas por parte del profesor usando pizarrn, acetatos, rotafolio, can y/o
multimedios.
Tcnicas grupales para exposicin y solucin de ejercicios por parte del alumno con supervisin del
profesor.
Uso de computadoras y desarrollo de prcticas de laboratorio sobre la aplicacin en PLDs de circuitos de
control por parte del alumno bajo la supervisin del profesor.
PROCEDIMIENTO DE EVALUACIN
El contenido de la Unidad ser evaluado junto con la Unidad I en el primer parcial.
Examen escrito 30%, Presentacin del proyecto integrador 40%.
Prcticas de laboratorio 20%.
Ejercicios realizados en clase y extraclase 10%.
HOJA: 7 DE 13
CLAVE: TCCILO0525
Integracin
HORAS
T E M AS
TEMA
EC
2.0
2.0
3.1
Decodificadores y codificadores
2.0
3.2
Multiplexores y demultiplexores
2.0
2.0
3.3
3.3.1
3.3.2
3.3.3
Circuitos aritmticos.
Sumador.
Restador.
Multiplicador
2.0
2.0
3.4
3.4.1
3.4.2
Circuitos lgicos.
Comparador de magnitud de 4 bits.
Unidad lgica aritmtica (ALU).
2.0
2.0
2.0
8.0
4.0
8.0
CLAVE BIBLIOGRFICA
Subtotal:
ESTRATEGIA DIDCTICA
Bsqueda y presentacin de informacin relativa sobre las aplicaciones prcticas de los circuitos de
mediana y alta escala de integracin por parte del alumno, asesorado por el profesor.
Presentacin conceptual del tema y resolucin de dudas, por parte del profesor y con interaccin de los
alumnos.
Exposicin de los temas por parte del profesor usando pizarrn, acetatos, rotafolio, can y/o
multimedios.
Tcnicas grupales para exposicin y solucin de ejercicios por parte del alumno con supervisin del
profesor.
Uso de computadoras y desarrollo de prcticas de laboratorio sobre la aplicacin en PLDs de circuitos de
mediana y alta escala de integracin por parte del alumno bajo la supervisin del profesor.
PROCEDIMIENTO DE EVALUACIN
El contenido de la Unidad se evala junto con la Unidad IV en el segundo parcial.
Examen escrito 30%, Presentacin del proyecto integrador 40%.
Prcticas de laboratorio 20%, Ejercicios realizados en clase y extraclase 10%.
No. UNIDAD IV
HOJA: 8 DE 13
CLAVE: TCCILO0525
NOMBRE:
HORAS
T E M AS
TEMA
EC
4.1
0.5
3.0
4.2
4.2.1
4.2.2
4.2.3
Circuitos de temporizacin.
Multivibradores (astable, monoestable,
biestable)
Oscilador a cristal. Aplicacin del
potencimetro digital en circuitos
temporizados.
Registros.
Latch
Flip flops (SR, JK, T, D). Caractersticas de
funcionamiento.
Implementacin de latchs y flip flops con
VHDL.
Implementacin de una memoria RAM y una
memoria ROM con VHDL.
2.0
3.0
2.0
4.0
4.3
4.3.1
4.3.2
4.4
4.5
Subtotal:
CLAVE BIBLIOGRFICA
1.0
2.0
1.0
1.0
6.5
0.0
13.0
ESTRATEGIA DIDCTICA
Bsqueda y presentacin de informacin relativa sobre las aplicaciones prcticas de los circuitos de
temporizacin integracin por parte del alumno, asesorado por el profesor.
Presentacin conceptual del tema y resolucin de dudas, por parte del profesor y con interaccin de los
alumnos.
Exposicin de los temas por parte del profesor usando pizarrn, acetatos, rotafolio, can y/o
multimedios.
Tcnicas grupales para exposicin y solucin de ejercicios por parte del alumno con supervisin del
profesor.
Uso de computadoras y desarrollo de prcticas de laboratorio sobre la aplicacin en PLDs de memorias
RAM y ROM por parte del alumno bajo la supervisin del profesor.
PROCEDIMIENTO DE EVALUACIN
El contenido de la Unidad se evala junto con la Unidad III en el segundo parcial.
Examen escrito 30%.
Presentacin del proyecto integrador 40%.
Prcticas de laboratorio 20%, Ejercicios realizados en clase y extraclase 10%.
Circuitos Lgicos.
No. UNIDAD V
HOJA: 9 DE 13
CLAVE: TCCILO0525
NOMBRE:
5.1
HORAS
T E M AS
EC
4.0
4.0
4.0
4.0
5.2.1
5.2.2
5.2.3
5.2.4
5.2.5
5.2.6
5.3
2.0
5.1.1
5.1.2
5.1.3
5.1.4
5.1.5
5.2
Subtotal:
CLAVE BIBLIOGRFICA
10.0
2.0
0.0
10.0
ESTRATEGIA DIDCTICA
PROCEDIMIENTO DE EVALUACIN
El contenido de la Unidad se evala junto con la Unidad VI en el tercer parcial.
Examen escrito 30%.
Presentacin del proyecto integrador 40%.
Prcticas de laboratorio 20%, Ejercicios realizados en clase y extraclase 10%.
No. UNIDAD VI
HOJA: 10 DE 13
CLAVE: TCCILO0525
HORAS
T E M AS
TEMA
6.1
0.5
6.2
10.0
6.2.1
6.2.2
6.2.3
6.2.4
Subtotal:
EC
CLAVE BIBLIOGRFICA
2.0
6.0
4.0
10.5
6.0
6.0
ESTRATEGIA DIDCTICA
Bsqueda y presentacin de informacin relativa sobre las aplicaciones prcticas de mquinas de estado
por parte del alumno, asesorado por el profesor.
Presentacin conceptual del tema y resolucin de dudas, por parte del profesor y con interaccin de los
alumnos.
Exposicin de los temas por parte del profesor usando pizarrn, acetatos, rotafolio, can y/o
multimedios.
Tcnicas grupales para exposicin y solucin de ejercicios por parte del alumno con supervisin del
profesor.
Uso de computadoras y desarrollo de prcticas de laboratorio sobre la aplicacin en PLDs de mquinas
de estado por parte del alumno bajo la supervisin del profesor.
PROCEDIMIENTO DE EVALUACIN
El contenido de la Unidad se evala junto con la Unidad V en el tercer parcial.
Examen escrito 30%.
Presentacin final del proyecto integrador 40%
Prcticas de laboratorio 20%, Ejercicios realizados en clase y extraclase 10%.
HOJA: 11 DE 13
CLAVE: TCCILO0525
RELACIN DE PRCTICAS
PRACT.
No.
NOMBRE DE LA PRCTICA
UNIDAD
LUGAR DE
REALIZACIN
DURACIN
4.0
II
6.0
III
2.0
Laboratorio de
Electrnica
III
2.0
IV
2.0
Laboratorio de
computacin
IV
2.0
2.0
4.0
VI
2.0
VI
2.0
VI
2.0
5
6
7
8
9
10
11
TOTAL
30.0
PERODO
UNIDAD
11
I y II
III y IV
V y VI
CLAVE: TCCILO0525
HOJA: 12 DE 13
PROCEDIMIENTO DE EVALUACIN
La primera evaluacin consta de los siguientes
porcentajes:
30% Examen departamental.
40% Proyecto.
20% Prcticas de laboratorio.
10% Tareas, investigaciones y exposicin de temas.
La segunda evaluacin consta de los siguientes
porcentajes:
30% Examen departamental.
40% Proyecto.
20% Prcticas de laboratorio.
10% Tareas, investigaciones y exposicin de temas.
La tercera evaluacin consta de los siguientes
porcentajes:
30% Examen departamental.
40% Proyecto.
20% Prcticas de laboratorio.
10% Tareas, investigaciones y exposicin de temas.
La calificacin final de la asignatura es el promedio de
las tres calificaciones anteriores.
CLAVE
BIBLIOGRAFA
1. Brown S., Vranesic Z., Fundamentos de Lgica Digital
con Diseo VHDL, Ed. Mcgraw Hill, 2a edicin, 2001,
939 pgs.
2. Floyd T. L., Fundamentos de Sistemas Digitales, Ed.
Pearson, novena edicin, 2006, 1024 pgs.
3. Morris Mano M., Diseo Digital, Ed. Pearson, tercera
edicin, 2003, 536 pgs.
4. Pardo F., Boluda J. A., VHDL, lenguajes para sntesis y
modelado de circuitos, Ed. Alfaomega Ra Ma, 2a
edicin, 2004, 251 pginas.
5. Prez S. A., Soto E., Fernndez S., Diseo de
Sistemas Digitales con VHDL, Ed. Thomson, 2002, 353
pgs.
6. Tocci R. J., Widmer N. S., Moss G. L., Sistemas
Digitales: principios y aplicaciones, Ed. Ed. Prentice
Hall, dcima edicin, 2007, 968 pgs.
7. Wakerly J. F., Diseo Digital, Principios y Prcticas ,
Ed. Pearson, tercera edicin, 2001. 976 pgs.
CARRERA:
REA:
C. BSICAS
ACADEMIA:
SEMESTRE
C. INGENIERA
Bsicas de Ingeniera
Quinto
D. INGENIERA
ASIGNATURA:
C. SOC. y HUM.
Circuitos Lgicos
CONOCIMIENTOS
Lenguaje descriptivo
de hardware VHDL.
Manejo de paquetes
de simulacin de
circuitos electrnicos.
Diseo de PCBs.
Electrnica analgica.
Electrnica digital.
ADC y DAC.
Manejo de PLDs,
CPLDs y FPGAs
EXPERIENCIA
PROFESIONAL
Dos aos de
experiencia mnima
como docente en el
rea de Ingeniera
en Electrnica.
ELABOR
PRESIDENTE DE LA ACADEMIA
Dr.Luis Martn Resndiz Mendoza
M. en C. Isaac Guzmn Domnguez
M. en C. Juan Antonio Jaramillo Gmez
M. en C. Miguel ngel Rodrguez Fuentes
HABILIDADES
ACTITUDES
Dominio de la
asignatura.
Manejo de grupos.
Comunicacin.
Capacidad de
anlisis y sntesis.
Manejo de material
didctico.
Manejo de
programadores y
equipo de prueba.
Manejo de equipo
de cmputo.
Organizacin.
Creatividad.
Trabajo en equipo.
REVIS
AUTORIZ
SUBDIRECTOR ACADMICO
M.C. Sal Alfredo Puga Manjarrez
DIRECTOR
M. en C. Arod Rafael Carvallo
Domnguez
FECHA:
6 de enero 2009