Histrico

Os diagramas foram originalmente criados por Edward Veitch (1952) e

aperfeioados pelo engenheiro de telecomunicaes Maurice Karnaugh.
Karnaugh utilizou os diagramas para simplificar circuitos utilizados em telefonia.
O nome completo do mtodo Veitch-Karnaugh, em homenagem aos seus
dois precursores, mas usualmente utiliza-se apenas o nome de Karnaugh para
o mtodo
______________________________________________________________
O mapa de Veitch- Karnaugh
O mapa de Veitch- Karnaugh, ou simplesmente mapa de Karnaugh, uma
tabela montada de forma a facilitar o processo de minimizao das expresses
lgicas.
Os mapas de Karnaugh permitem a simplificao de expresses com duas,
trs, quatro, cinco ou mais variveis. Porm mais do que 5 variveis torna difcil
identificar as clulas adjacentes.
Ele formado por 2n clulas (n o nmero de variveis de entrada)
_______________________________________________________________
O arranjo de 0s e 1s dentro do mapa ajuda a visualizar as relaes lgicas
entre as variveis e leva diretamente a uma expresso Booleana simplificada;
A representao da relao entre as variveis de entrada e suas sadas
correspondentes feita da seguinte forma:
Cada clula corresponde a uma condio de entrada;
As sadas so indicadas dentro das clulas correspondentes;
A disposio das clulas entre si tal que facilite o enlace entre clulas
adjacentes.
Os conceitos de adjacncia e enlace so de fundamental importncia para a
compreenso e aplicao do mapa de Karnaugh.
Adjacncia: duas clulas so adjacentes entre si quando apenas uma de suas
variveis de entrada muda de valor.
Exemplo: A tabela verdade de duas variveis (porta OR) pode ser representada
por quatro clulas:
AB = 00 0 AB = 01 1 AB = 10 1 AB = 11 1
Pode-se afirmar que:
As clulas AB = 00 e AB = 01 so adjacentes (apenas B muda de valor);
As clulas AB = 00 e AB = 10 so adjacentes (apenas A muda de valor);
As clulas AB = 01 e AB = 10 no so adjacentes (A e B mudam de valor)
Enlace (regio): o agrupamento de clulas adjacentes, com sadas iguais, do
qual se pode extrair diretamente uma expresso booleana simplificada.
_______________________________________________________________
A tcnica de simplificao que ser utilizada requer que a expresso esteja na
forma de soma de produtos Forma de soma de produtos

_______________________________________________________________
2 variaveis

Tres variaveis

4 variaveis

_______________________________________________________________
Passos para a simplificao:
Formar pares;
A expresso simplificada ser o somatrio das regies (enlaces)
encontradas.

Formar QUATETOS

Formar OCTETOS

Condies irrelevantes
Em alguns projetos, a condio de sada pode ser irrelevante, porque
certas condies de entrada nunca ocorrero
Essa condio de sada pode assumir o estado ALTO ou BAIXO, de
acordo com a
escolha do projetista, e sinalizada na tabela verdade por um x
Pode-se ento escolher a sada como 0 ou 1, de forma a simplificar o
circuito o mximo possvel

Exercicios

Refencias
CAMARA, Rmulo Calado Pantaleo. Mapas de Karnaugh. Disponvel em:
http://www.univasf.edu.br/~romulo.camara/novo/wpcontent/uploads/2013/07/Aula6_mapa_de_Karnaugh.pdf Acessado em 22 de
Maio. De 2015
SILVEIRA, Daniel D. .Circuitos Lgicos Simplificao de circuitos lgicos Mapa
de
Karnaugh.
Disponvel
em:
http://www.ufjf.br/daniel_silveira/files/2011/06/aula_4.pdf Acessado em 22
de Maio. De 2015
TOCCI, Ronald J.; WIDMER, Neal S. ; MOSS, Gregory L.. Sistemas Digitais:
Princpios e Aplicaes, 10a Edio, Pearson Prentice Hall, 2007. Acessado
em 22 de Maio. De 2015