ESCUELA SUPERIOR POLITECNICA DEL LITORAL

FACULTAD DE INGENIERIA EN ELECTRICIDAD Y COMPUTACION

DEBER # 4

Ing. Sara Ros

Paralelo: 1

SISTEMAS DIGITALES I
1.

Disee un decodificador 4 a 16 con slo mdulos decodificadores 3 a 8. Suponga que cada

decodificador 3 a 8 tiene una entrada de habilitacin activa baja G1, y una entrada de
habilitacin activa alta G2.

2.

Disee un convertidor de cdigo que convierta un nmero de 4 bits del cdigo Gray al cdigo
binario.

3.

Disee un mdulo sumador completo con entradas de datos A y B, acarreo de entrada Cin,
salida de suma S, y acarreo de salida Cout.
a) Utilice un decodificador 3 a 8 y compuertas NAND
b) Utilice un multiplexor de 4 a 1 (C.I. 74153)

4.

Determine la lista de minitrminos de la funcin f(A,B,C,D) realizada por el circuito de la

siguiente figura.
A

D0

_
A

D1

D2

D3

MUX
4-1

B.H

C.H

D0

MUX
2-1

f (A,B,C,D)

D1
S

A
_
A

D0

D.H

A
1
_
A
0

D1

A
0

D3

MUX
4-1

D2

B.H

C.H

5.

Disee un restador , que reste 2 dgitos BCD: A y B, utilizando el mtodo de complemento a 2

(A B = A + ~ B + 1) , si A<B , entonces, deber mostrar una salida ERROR, indicando que
no se puede realizar la resta, y el resultado ser 0 .

6.

Hay que comparar 3 nmeros de 4 bits: x(x3,x2,x1,x0) , Y(y3,y2,y1,y0) y Z(z3,z2,z1,z0).

Utilice comparadores de magnitud 7485 y compuertas adicionales para disear un circuito
que implante la siguiente tabla de verdad:

7.

Condicin

f0

f1

f2

f3

f4

f5

f6

f7

X>Y>Z
X>Z>Y
Y>X>Z
Y>Z>X
Z>X>Y
Z>Y>X
Z=Y=X
Otro caso

0
0
0
0
0
0
1
0

0
0
0
0
0
0
0
1

0
0
0
0
0
1
0
0

0
0
0
0
1
0
0
0

0
0
0
1
0
0
0
0

0
0
1
0
0
0
0
0

0
1
0
0
0
0
0
0

1
0
0
0
0
0
0
0

Realice el diseo modular de una mquina convertidora de cdigos. Esta tendr 2 entradas de
datos binarios, A y B, de 4 bits cada una, y 2 entradas de control, S1 y S2, de un bit cada una.
La salida Z presentar el nuevo cdigo de A B, segn las siguientes condiciones:

Si S1=1 y S2=1, entonces Z = la conversin del dato A+B en cdigo XS3.

Si S1=1 y S2=0, entonces Z = la conversin del dato B en Gray.
Si S1=0 y S2=1, entonces Z = la conversin del dato A en NBCD.
Si S1=0 y S2=0, entonces: Si A>B, entonces, Z = A B, convertido en XS3.
Si B>A, entonces, Z = B A, convertido en NBCD.
Para el diseo, puede emplear sumadores, comparadores, puertas, etc.
El diagrama de bloques es como sigue:
4
A

CIRCUITO DIGITAL
CONVERTIDOR DE CODIGO

B
4

S1.H

8.

S2.H

Disear un Flip Flop tipo J - R activado por flanco positivo del reloj, que funcione segn la
siguiente tabla:
+Vcc

Qn + 1

0
0
1
1

0
1
0
1

Qn
1
0
Qn

Preset

Q.H

J.H
R.H
CLK.H
Clear

Clear.L

Se pide:
a) La tabla completa de diseo del decodificador.

Q.L

b) Los mapas del decodificador, incluyendo las expresiones resultado. No implemente.

c) Convertir el Flip Flop JR en un Flip Flop JK. Presente las expresiones resultado y la
implementacin.
d) Presente el cdigo VHDL del Flip Flop JR.
9.

Teniendo la siguiente funcin:

F=[ ( D+D A )+C B ] . [ C ( B + A B D ) ]

Considere las lgicas siguientes: A.H, B.H, C.H, D.H, F.H
Se pide:
a) Implemente la funcin F.H utilizando 1 MUX de 8 a 1 y puertas adicionales.
b) Implemente la funcin F.H utilizando Decodificadores de 4 a 16.
c) Implemente la funcin con una memoria EEPOM. Indique el tamao de la misma.
10.

Disee un circuito digital, para convertir dos nmeros Gray. Este circuito tiene dos entradas
en cdigo Gray P y T de 3 bits cada una, y la salida W, que presentar el nuevo cdigo
de P T segn la tabla que se presenta a continuacin:
Si (P)2 > (T)2 W = (P - T) en cdigo XS3
Si (P)2 = (T)2 W = (2 * T) en cdigo Binario
Si (P)2 < (T)2 W = (P + T) en cdigo NBCD

3
( P )GRAY

Convertidor de
Gray a Binario

( P )2
Circuito
Convertidor

Convertidor de
Gray a Binario

( T )GRAY

( T )2
3

Para la conversin de Gray a Binario fjese en el siguiente ejemplo: (101010)Gray (110011)2

Presentar:
a) El diagrama de bloques completo de la Mquina Convertidora de Cdigo, mostrando claramente la
funcin que realiza cada bloque.
b) La implementacin completa del circuito, utilizando circuitos integrados MSI y puertas adicionales.
Incluya el diseo mediante el mtodo clsico del convertidor de Gray a Binario. Indique claramente
las conexiones, nombre de las seales y de los integrados usados.
11.

Se da el siguiente diagrama de bloques de un Circuito Digital , el cual recibe 4 entradas P, T, K y X en

BCD de 4 bits cada una. Tiene adems dos entradas selectoras S1.H y S0.H, la seal del Reloj
Clock.H y la seal de borrado Reset.L. La salida final del circuito N se presentar a travs de un
Display.

(P)BCD

(T)BCD

7
Circuito
Digital

(K)BCD

(X)BCD
4
S1.H S0.H

Clock.H

Reset.L

Tome en cuenta que el circuito digital est constituido por los siguientes integrados y conexiones. Asuma que el
Decodificador para Display se encuentra empaquetado con el nombre Dec_paq y que el nombre del componente es
Dec. Considere que el display est fuera del circuito digital. Para las conexiones avance de arriba hacia abajo y de
izquierda a derecha. Considere como MSB a P(3) y como LSB a T(3) por ejemplo.

(P)BCD
(T)BCD
(K)BCD
(X)BCD

4
4
4
4

I0
I1
4MUX-4to1
I2
Y

Registro

L
D

EN
S1
S1.H

I3

Dec

CLK
S0

RESET

a
b
c
d
e
f
g

N
7

EN

S0.H
Clock.H

Reset.L

Se pide:
a) Escriba el cdigo VHDL del bloque de 4MUX 4 1. (9 puntos)
b) Escriba el cdigo VHDL del bloque Registro. (9 puntos)
c) Empaquete los elementos creados en a) y en b) (9 puntos)
d) Implemente el Circuito Digital en VHDL usando descripcin estructural o lgica (9 puntos)