UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

Jorge Oate Gutirrez. 2061056.

LABORATORIO DEJose
FUNDAMENTOS
DE CIRCUITOS ANALGICOS.
Presentado a: Ing. Javier Mier.
Prctica No. 6.
Par diferencial con carga resistiva.
VCC y VEE usando el esquema mostrado en la
figura 1 en el anexo.

1.

Introduccin.
Dentro de esta experiencia nos encargaremos
de realizar un diseo de un par diferencial con
carga resistiva teniendo en cuenta los
parmetros del circuito integrado CD 4007
maximizando el rango de excursin mientras
mantenemos el consumo de potencia lo ms
pequeo posible.
Para ello, es necesario no slo garantizar
aquellas caractersticas de las que hemos
hablado sino tambin el espejado de la
corriente para poder considerar que se est
procesando una seal diferencial y as poder
hablar de un par diferencial.

2. Objetivos.
Disear un par diferencial con carga
resistiva de ganancia 10.
Minimizar el consumo de potencia,
maximizando a la vez el rango de
excursin.

1
K n 1W
2
2
I D=
V GS 1V 1) (1+ V DS 1 )
(
L
I D =489.5[ A]
Para el M3, hallamos Vgs3;
Sabiendo que V DS 3 =V gs 3=V DS 4 =V gS 4

1
K n 3W
2
2
2 I D=
V GS 3V 3 ) (1+ V DS 3 )
(
L
1
K n 3W
2
2 I D=
V GS 3V 3 ) 2 ( 1+ V gS 3 )
(
L
V gs 3=2.75 [ V ]
Aplicando una malla a travs de una de las
ramas de la figura 1, tendramos;

V C C + I D R D +V DS 1+V gs3 =0
'

3. Actividades del laboratorio.

Para el diseo de nuestro par diferencial
tenemos que nuestros parmetros son:
= 0.0049 [ V-1]
Kn *(W/L)=974.37 [A/V2]
Vth=1.12 [V]
Considerando que la potencia sea mnima y
asumimos una ganancia diferencial de 10 (
A diff =10 ), de aqu tenemos que;

V ov 1 =1 [ V ] , y, V DS 1 =1 [ V ]
Adems tendremos en cuenta que como se
realizar un espejo de corriente y para que
esta se mantenga constante los transistores
se mantendrn en saturacin, de todo esto
podemos calcular la corriente a travs de uno
de los MOSFET, sto se hace sin considerar
el efecto cuerpo para poder hallar el valor de

V CC ' ;

Despejando y hallando

V CC ' =8.74 [V ]
De

aqu,

observamos

V CC =V EE =0.5 V C C

que

'

V CC =V EE =4.37 [V ]
Usando el circuito de la figura 2, obtenemos el
cambio de la tensin umbral en la medida que
VEE es igual aVSB

v TH =V + ( V SB +2 F 2 F )
V TH =3.402 [v ]
Para cuando se tiene en cuenta el efecto
cuerpo la corriente sigue siendo la misma,
porque el efecto cuerpo slo vara la tensin

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

de umbral a la cual se enciende el MOSFET,

de esto;

I D =489.5[ A]

Hallamos el nuevo Vgs3;

Adiff
ID[A
]
DRout
PD

10
489.5

n
12.075
387

l
11.36
103

4.5
9.79m

4.5
7.765m

2.42
3.65m

1
K n 3W
2
2 I D=
V gs 3V th 3 )2 ( 1+ V gS 3 )
(
L
4. Conclusiones.

V gs 3=1.991 [ V ]
Planteamos una malla sobre una rama;

V CC + I D R D +V DS 1 +V gs3 V EE =0

De aqu calculamos RD;

R D=14.31[ K ]
Planteamos una malla sobre otra rama;

2 I D R+ V DS 4V EE=0

Hallando R;

R=3.073 [K ]

A la hora de revisar el espejo de corriente,

ste no se encontraba realizando
espejando perfectamente la corriente
debido a que al realizar un cambio de las
resistencias por un potencimetro se
conectaron mal los pines quedando no los
14.31 [k], sino que quedaron los
restantes 35.7 [k] conectados dentro del
circuito lo que causo que no se viese el
doble de la corriente sino 4 veces la
corriente esperada.
A pesar del error cometido el cual
comprometi el rango de excursin y la
corriente a travs del par, se obtuvo una
potencia ms baja y mantener la ganancia
dentro de rangos aceptables.

Hallamos la potencia consumida como;

PD =4V EEI D =9.79[mW ]

Y con esto hemos completado nuestro diseo

terico, ahora procedemos a simularlo
teniendo en cuenta nuestros parmetros.
En las figuras 3 y 4 del anexo encontraremos
todos los valores requeridos para la
caracterizacin del diseo.

5. Observaciones.
A la hora de extraer las imgenes de las
seales obtenidas en el montaje real el
dispositivo donde se guardaron no las grab,
pero se hace referencia de los valores
obtenidos en dicho montaje.

6. Referencias.
Design of analog CMOS
circuits Behzad Razavi.

A diff =12.075
I D =387[ A]
DR out =4.5[V ]
PD =7.765[mW ]

integrated

http://www.alldatasheet.com/view.jsp?
Searchword=Cd4007

Al realizar la implementacin obtuvimos;

A diff =11.36
I D =103[A ]
DR out =2.42[V ]
PD =3.65[ mW ]
De esta manera podemos caracterizar el
diseo de la siguiente manera:
Terica

Simulaci

Experimenta

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

Anexos.
VC C '

VC C '

R d

R d

VC C '

V2
M 2
V1

VO FF =
VAMPL =
FR EQ =

M 1

M b re a k N

VC C

M b re a k N

V3
VEE

M 4
R

M 3

M b re a k N

M b re a k N

Figura 1. Esquemtico par diferencial con carga resistiva, sin considerar efecto cuerpo.
VC C

VC C

R d

R d

VC C

V2
M2
VO FF =
VAMPL =
FR EQ =

V1

M 1

M b re a k N

VC C

M b re a k N
VEE
V3
VEE

M4
R

M 3

M b re a k N

VEE

M b re a k N

VEE

Figura 2. Esquemtico par diferencial con carga resistiva, considerando efecto cuerpo.

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES

Perfecta Combinacin entre Energa e Intelecto

5 .0 0 0 V
3 8 7 .0 u A

3 8 7 .0 u A

R d1
1 4 .3 1 k

R d2
1 4 .3 1 k

V+

V1
5

V-

7 7 4 .0 u A

M2

VO FF = 0
VAM PL = 20m
FR EQ = 1k

0
0

V2

5
1 .5 5 3 m A

-3 .6 9 5 V
-2 .3 9 4 V
7 7 8 .9 u A
R

M 3

M4

7 7 4 .0 u A

3 .0 7 3 K

M b re a k N

-5 .0 0 0 V

Figura 3. Diseo del par diferencial con carga resistiva.

Figura 4. Simulacin y medicin de la ganancia del diseo.

-7 .7 6 5 m W