Laboratorio Uno

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL
UNIVERSIDAD TCNICA DE AMBATO
F . I . S . E E. INDUSTRIAL
I
FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA
PERODO ACADMICO: OCTUBRE/2014 FEBRERO/2015
I.
PORTADA
Facultad de Ingeniera en Sistemas, Electrnica e Industrial
Proyecto Acadmico de Laboratorios
Ttulo:
Informe de Laboratorio I Circuitos Sumadores
Carrera:
Ingeniera en Electrnica y Comunicaciones
rea Acadmica:
Fsica y Electrnica
Lnea de Investigacin:
Sistemas Electrnicos
Ciclo Acadmico y paralelo:
Octubre Febrero 2015 - Cuarto Electrnica A
Alumnos participantes:
Bayas Gerardo
Sailema Sandra
Tiviano Patricia
Mdulo y Docente:
Electrnica Digital I Ing. Jurado Marco
II.
INFORME DEL PROYECTO

1. PP
2. YY
2.1 Ttulo
Informe de Laboratorio I Circuitos Sumadores
2.2 Objetivos
2.2.1 Objetivo General
Implementar los circuitos sumadores halfadder, fulladder y
sumador paralelo.
2.2.2
Objetivos Especficos
o Analizar el funcionamiento de los circuitos sumadores
o Analizar el funcionamiento de un sumador paralelo
o Elaborar un diseo para cada circuito en mencin.
o Comprobar el funcionamiento de cada compuerta lgica a ocupar.
o Conocer y comprobar el funcionamiento de cada circuito integrado.
2.3 Resumen
En la prctica de laboratorio acerca de circuitos lgicos combinacionales sumadores
se verifica el funcionamiento de los mismos, implementndolos en la protoboard
con los respectivos materiales mediante la lgica de sus funciones y aplicaciones.
2.4 Palabras clave:
Compuertas, lgica, sumadores, paralelismo, halfadder, fulladder.
2.5 Introduccin
Se diseara un sumador de 4 bit para ser implementado utilizando exclusivamente
compuertas And, Or y Xor. Primero se diseara un semisumador y posteriormente
un sumador completo. Para cada una de las partes, el proceso de diseo constara de
dos fases:
I
En la primera, en la que a partir dela especificacin de la funcin que se desea

realizar (en este caso un sumador), se obtiene un esquema de puertas lgicas del
circuito a montar, a partir de dicho esquema con las compuertas mencionadas que
aportan los circuitos integrados, se cableara adecuadamente hasta obtener la sntesis
electrnica a nivel de puertas que no es ms que una implementacin fsica de la
funcin requerida y finalmente se diseara un sumador paralelo de 16 bits.
2.6 Materiales y Metodologa
FUNDAMENTACIN TERICA
SISTEMA LGICO COMBINACINAL
Se denomina sistema combinacional o lgica combinacional a todo sistema
digital en el que sus salidas son funcin exclusiva del valor de sus entradas en un
momento dado, sin que intervengan en ningn caso estados anteriores de las
entradas o de las salidas. Las funciones (OR,AND,NAND,XOR) son booleanas (de
Boole) donde cada funcin se puede representar en una tabla de la verdad. Por tanto,
carecen de memoria y de retroalimentacin.
En electrnica digital la lgica combinacional est formada por ecuaciones simples
a partir de las operaciones bsicas del lgebra de Boole. Entre los circuitos
combinacionales clsicos tenemos:
-
Lgicos
Generador/Detector de paridad
Multiplexor y Demultiplexor
Codificador y Decodificador
Conversor de cdigo
Comparador
Aritmticos
Sumador
Aritmticos y lgicos
Unidad aritmtico lgica
Estos circuitos estn compuestos nicamente por puertas lgicas interconectadas

entre s.El sumador binario es el elemento bsico de la unidad aritmtica de
cualquier ordenador, pues cualquier operacin aritmtica bsica puede realizarse a
partir de sumas y restas repetidas.
Para sumar dos nmeros de n bits, hay que sumar dos a dos los bits del mismo peso
y el acarreo de la suma de los bits de peso inmediato inferior.
Medio Sumador
De la explicacin verbal del medio sumador, se encuentra que este circuito necesita
dos entradas binarias y dos salidas binarias. Las variables de entrada designan los
bits sumando y adendo; las variables de salida producen la suma y el acarreo.
Es necesario especificar dos variables de salida debido a que el resultado puede
constar de dos dgitos binarios. Se asignan en forma arbitraria los smbolos x y y a
las dos y S (para la suma) y C (para el acarreo) a las salida.
I
Ahora que se han establecido el nmero y nombres de las variables de entrada y

salida, ya puede formularse una tabla de verdad para identificar en forma exacta la
funcin del medio sumador. Esta tabla de verdad se muestra a continuacin:
El acarreo de salida es 0 a menos que ambas entradas sean uno. La salida S

representa el bit menos significativo de la suma.
Sumador completo
Es un circuito combinacional que forma la suma aritmtica de tres bits de entrada.
Consta de tres entradas y dos salidas. Dos de las variables de entrada, que se indican
por x y y, representan los dos bits significativos que van a aadirse.
La tercera entrada z, representa la cuenta que se lleva de la posicin previa
significativa ms baja. Son necesarios dos salidas debido a que la suma aritmtica de
tres dgitos binarios varia de valor 0 a 3 y el 2 o el 3 binarios requieren dos dgitos.
Las dos salidas se denotan por los smbolos S para suma y C para acarreo que se
lleva. La variable binaria S da el valor del bit menos significativo de la suma. La
variable binaria C da la cuenta que se lleva de salida. La tabla de verdad del
sumador completo es como sigue:
Los ocho renglones bajo las variables de entrada denotan todas las combinaciones
posibles 1 y 0 que pueden tener esas variables. Los 1 y 0 de las variables de salida se
determinan de la suma aritmtica de los bits de entrada. Cuando todos los bits de
entrada son 0, la salida es 0. La salida S es igual a 1. La salida C tiene una cuenta
que se lleva de 1 si dos o tres entradas son iguales a 1.
Los bits de entrada y salida del circuito combinacional tienen diferentes
interpretaciones en diversas etapas del problema. En forma fsica, las seales
binarias de los alambres de entrada se consideran dgitos binarios agregados de
manera aritmtica para dar una suma de dos dgitos a los alambres de salida.
Por otra parte, los mismos valores binarios se consideran variables de funciones
booleanas cuando se expresan en la tabla de verdad o cuando el circuito se
implementa con compuertas lgicas. Es importante darse cuenta que se dan dos
interpretaciones diferentes a los valores de los bits que se encuentran en este
circuito.
I
Sumador paralelo binario

Se llama sumador paralelo (parallel adder) por que todos los bits de los operandos se
usan simultneamente en todos los circuitos. Esto significa que la suma en cada
posicin ocurre al mismo tiempo. Que es distinto de las sumas que se hacen en
papel. Ya que se toma cada posicin una a la vez, comenzando desde las posiciones
menos significativas.
TRABAJO PREPARATORIO (PREPARACION PREVIA)
EQUIPOS Y MATERIALES
Resistencias
Fuente
Protoboard
CI 74LH08
Pinza
Cables de protoboard
Multmetro
CI 74LH32
CI 74LH83
LEDS
CI 74LH86
PROCEDIMIENTO
1.
Diseamos los circuitos lgicos combinacionales q eran necesarios para la

prctica que en este caso se dise el half adder, full adder y un sumador binario
de 8 bits.
2. Adquirimos los materiales necesarios para poderlos implementar en un
protoboard.
3. Implementamos los circuitos lgicos combinacionales en un protoboard teniendo
en cuenta los pines a utilizar de cada circuito integrado.
I
4.
Nos aseguramos de que todos los elementos estn correctamente colocados y que
no exista ningn cable fuera de lugar.
5. Conectamos a una fuente variable y comprobamos el funcionamiento en base a la
tablas de verdad previamente diseadas(dar valores).
I
I
I
I
CUESTIONARIO
1. Explique la diferencia que hay entre la suma lgica y la suma binaria
La diferencia q existe es que en la suma lgica no tenemos acarreo y en la suma
binaria si existe acarreo.
2. Explique qu diferencia hay entre el medio sumador y el sumador completo
En un medio sumador se utilizan dos variables y existe acarreo hacia la siguiente
posicin y en el sumador completo tenemos tres variables para sumar donde una de
las variables es el acarreo anterior.
3. Explique la propagacin de arrastre en un sumador
Se lo puede definir por ejemplo en el sumador paralelo efecta adiciones a una
velocidad relativamente alta, ya que suma los bits de cada posicin en forma
simultnea. Sin embargo, su velocidad est limitada por un efecto denominado
propagacin de acarreo o rizo del acarreo, que se explica mejor con un ejemplo:
0111
+ 0001
1000
La adicin de la posicin del LSB produce un acarreo a la segunda posicin. Este
acarreo, cuando se suma a los bits produce un avance a la ltima posicin. Lo
importante es que el bit de la suma que se genera en la ltima posicin (MSB)
depende del acarreo que se gener por la adicin de la primera posicin (LSB).
En el circuito sumador el acarreo C1 se propague a travs de los ST intermedios.
Esto representa un retraso que depende del retraso en la propagacin producida en
un ST.
4. Explique el funcionamiento de un sumador BCD e implemente un circuito
bsico.
La suma en cdigo BCD utiliza las mismas reglas de la suma binaria. Si una suma
de dos nmeros es menor o igual que 9, el nmero BCD resultante es vlido. Si la
suma es mayor que 9, o si se genera un acarreo el resultado no es vlido.
En este caso, se suma el nmero binario 0110 para pasar de nuevo al cdigo BCD.
Si se genera acarreo al sumar 0110, ste se suma al siguiente grupo de 4 bits. En los
siguientes ejemplos se vern los casos que se pueden presentar.
Ejemplo:
Sumar los nmeros 01000101BCD (45)10 y 00010010 BCD (12)10.
No genera acarreos.
5. Explique que son los cdigos de paridad e implemente sus circuitos
Un bit de paridad es un dgito binario que indica si el nmero de bits con un valor
de 1 en un conjunto de bits es par o impar. Los bits de paridad conforman el mtodo
de deteccin de errores ms simple.La paridad par es un caso especial del control
de redundancia cclica (CRC), donde el bit de CRC se genera por el polinomio x+1.
En el caso de la paridad par, se cuentan el nmero de unos. Si el total es impar, el
bit de paridad se establece en uno y por tanto la suma del total anterior con este bit
de paridad, dara par. Si el conteo de bits uno es par, entonces el bit de paridad(par)
se deja en 0, pues ya es par.
I
En el caso de la paridad impar, la situacin es la contraria. Se suman los bits cuyo

valor es uno, si da un nmero impar de bits, entonces el bit de paridad(impar) es
cero. Y si la suma de los bits cuyo valor es uno es par, entonces el bit de
paridad(impar) se establece en uno, haciendo impar la cuenta total de bits uno.
Para la implementacin:
A B
P
I
0 0
0
1
0 1
1
0
1 0
1
0
1 1
0
1
Para dos variables
2.7 Resultados y Discusin

Los circuitos sumadores trabajan como tales segn su diseo, luego de la prctica se
cumplen bsicamente los objetivos planteados dndonos la pauta para comprender
mejor las aplicaciones de los circuitos antes mencionados.
2.8 Conclusiones
El sumador suma en binario los bits de entrada y da como resultado a la salida
(S) un 1 o un 0 dependiendo de la combinacin de entrada, y cuando ha de
sumar 1 + 1 que da 10, da un 0 a la salida (S) y un 1 en el acarreo (C).
Un semisumador trabaja bsicamente con dos variables generando un acarreo
posterior hacia las salidas.
Un sumador completo trabaja bsicamente con dos variables ms un acarreo
anterior y propiamente generando un acarreo posterior hacia las salidas.
Un sumador completo trabaja como semisumador cuando no se tiene acarreo
anterior.
Un sumador paralelo nos permite sumar nmeros binarios extensos mediante
conexiones en cascada.
I
2.9 Referencias bibliogrficas

o M. Morris Mano, Diseo Digital. Prentice Hall, 1982.
o Ronald J. Tocci, Sistemas Digitales. Principios y Aplicaciones. Prentice-Hall
Hispanoamericana S.A., 1993.
o Thomas L. Floyd, Fundamentos de Sistemas Digitales, Sptima Edicin.
Prentice Hall, 2000.
II.10.
Fotografas y grficos
SUMADOR COMPLETO
I
SEMISUMADOR
SUMADOR PARALELO
I

Laboratorio Uno

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Laboratorio Uno

Uploaded by

Copyright:

Available Formats

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

INFORME DEL PROYECTO

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

En la primera, en la que a partir dela especificacin de la funcin que se desea

Estos circuitos estn compuestos nicamente por puertas lgicas interconectadas

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

Ahora que se han establecido el nmero y nombres de las variables de entrada y

El acarreo de salida es 0 a menos que ambas entradas sean uno. La salida S

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

Sumador paralelo binario

TRABAJO PREPARATORIO (PREPARACION PREVIA)

Diseamos los circuitos lgicos combinacionales q eran necesarios para la

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

En el caso de la paridad impar, la situacin es la contraria. Se suman los bits cuyo

2.7 Resultados y Discusin

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

2.9 Referencias bibliogrficas

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERIA EN SISTEMAS, ELECTRONICA E INDUSTRIAL

UNIVERSIDAD TCNICA DE AMBATO

You might also like