Professional Documents
Culture Documents
Consideraes gerais
Dispositivo com trs terminais.
Usados em mltiplas aplicaes desde amplificao de sinais a dispositivos digitais e memrias.
Princpio bsico: Uso de uma tenso entre dois terminais para controlar a corrente no terceiro
terminal.
Uso do sinal de controlo de modo a permitir que a corrente no terceiro terminal varie de zero a um
valor elevado (dispositivo actuando como interruptor).
FET Field Effect Transistor
ELECTRNICA II (2015/2016)
Nvel de
integrao
Abreviatura
Exemplo
2 -50
Small-scale
integration
SSI
50 - 5000
Medium-scale
integration
MSI
5000 - 100,000
Large-scale
integration
LSI
100K - 10 million
VLSI
Pentium (3 million)
10 million to 1000
million
ULSI
Processos de fabrico
http://en.wikipedia.org/wiki/Semiconductor_device_fabrication
ELECTRNICA II (2015/2016)
Fig.1
Desta forma, foram criados quatro terminais: os terminais da gate (G), da source (S), do dreno
(D) e do substrato ou corpo (B).
O nome do transstor MOS (metal-xido-semicondutor) deriva da sua estrutura fsica.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
ELECTRNICA II (2015/2016)
Fig. 2
ELECTRNICA II (2015/2016)
ELECTRNICA II (2015/2016)
Note-se que um MOSFET de canal n formado num substrato do tipo p e o canal criado
invertendo a superfcie do substrato do tipo p para o tipo n. Por esta razo, o canal induzido ,
tambm, designado por camada de inverso.
O valor de vGS necessrio para que um nmero suficiente de electres mveis se acumulem na
regio do canal para formar um canal condutor chamado tenso limiar e designado por Vt.
Obviamente que Vt para um FET de canal n positiva. O valor de Vt controlado durante o processo
de fabrico do dispositivo e, tipicamente, toma valores compreendidos entre 0,3 e 1,0 V.
A gate e o corpo do MOSFET formam um condensador de placas paralelas em que o dielctrico a
camada de xido. A tenso positiva da gate faz com que se acumule carga positiva na placa superior
do condensador (o elctrodo da gate). A correspondente carga negativa da placa inferior formada
pelos electres do canal induzido. Desenvolve-se, assim, um campo elctrico vertical entre a gate e o
substrato. este campo elctrico que controla a quantidade de carga no canal, determinando assim a
sua condutividade e, consequentemente, a corrente que fli no canal quando se aplica uma tenso
vDS. Este fenmeno est na origem da designao FET (field effect transistor).
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
Fig.3
ELECTRNICA II (2015/2016)
Para vGS =Vt o canal est limiarmente induzido pelo que a corrente ainda muito pequena.
Para vGS > Vt mais electres so atrados para o canal (aumento da profundidade) dando
origem a uma reduo da resistncia ou aumento da condutncia. A condutncia do canal
proporcional tenso da gate em excesso ou tenso de overdrive
VOV= vGS Vt
A corrente iD ser proporcional a vGS - Vt e, obviamente, tenso vDS que origina iD.
ELECTRNICA II (2015/2016)
Fig.4
ELECTRNICA II (2015/2016)
10
Fig. 5
dreno.
Uma vez que a profundidade do canal depende desta tenso, conclumos que o canal no
tem, agora, profundidade uniforme; pelo contrrio, exibe a forma afunilada que se v na Fig. 5,
com maior profundidade do lado da source e menor do lado do dreno.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
11
Curvatura devido ao
aumento da resistncia do
canal com vDS
Quase linha recta, com inclinao
proporcional a (vGS Vt)
Fig. 6
Note-se que medida que vDS aumenta, a tenso vGD = vGS - vDS, diminui, i.e., a tenso entre a gate e
o canal na extremidade do dreno. Quando vDS atinge o valor que reduz a tenso vGD ao valor Vt, i.e.,
vGS - vDS = Vt ou vDS = vGS - Vt, a profundidade do canal do lado do dreno diminui para um valor
quase nulo, dizendo-se ento que o canal est estrangulado (channel pinch off).
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
12
v DSsat = v GS V t = V OV
Fig. 7
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
13
TPC
vDS.
Assuma-se que a tenso vGS aplicada entre a gate e a source com vGS > Vt, para induzir o canal.
Assuma-se, tambm, que a tenso vDS aplicada entre o dreno e a source.
Considere-se a operao na regio trodo, para a qual o canal deve ser contnuo e assim vGS deve
ser maior de que Vt, ou de forma equivalente, vDS < vGS Vt.
O canal nestas circunstncias tem a forma ilustrada na Fig. 8.
A regio do canal forma um condensador plano em que
o SiO2 funciona como dielctrico.
Capacidade por unidade
de rea da gate
Cox =
ox
tox
Fig. 8
ELECTRNICA II (2015/2016)
14
Exemplo
TPC
vDS.
Para tox = 10 nm
dq = Cox (Wdx)[vGS v( x) Vt ]
(1)
ELECTRNICA II (2015/2016)
15
TPC
vDS.
A tenso vDS produz um campo elctrico ao longo do canal na direco negativa x. No ponto x,
este campo dado por:
E ( x) =
dv( x)
dx
(2)
O campo elctrico E(x) leva a que a carga se movimente em direco ao dreno, com uma
velocidade dx/dt
dx
dv( x)
= n E ( x) = n
dt
dx
(3)
i=
dq dq dx
=
dt dx dt
(4)
i = nCoxW [vGS v( x) Vt ]
dv( x)
dx
(5)
ELECTRNICA II (2015/2016)
16
TPC
vDS.
Embora calculada num ponto especfico do canal, a corrente i tem de ser constante em todos os
pontos, ao longo do canal.
Assim, a corrente tem de ser igual corrente da source para o dreno (iD)
iD = i = nCoxW [vGS v( x) Vt ]
dv( x)
dx
(6)
ou
i
0
dx =
C
n
W [vGS v( x) Vt ] dv( x)
ox
iD = nCox
W
L
1 2
(
v
V
)
v
vDS
t
DS
GS
2
(7)
ELECTRNICA II (2015/2016)
17
vDS.
O valor da corrente no incio da regio de saturao, pode ser obtida substituindo vDS = vGS Vt
1
W
iD = ( nCox ) (vGS Vt ) 2
2
L
(8)
k n' = n Cox
(9)
Regio de saturao
W
iD = k
L
'
n
1 2
iD =
1 'W
k n (vGS Vt ) 2
2 L
ELECTRNICA II (2015/2016)
18
vDS.
Das equaes (7) e (8), constata-se que a corrente de dreno proporcional relao entre largura
do canal W e o comprimento do mesmo L, conhecido aspect ratio do MOSFET.
Os valores de W e de L podem ser seleccionados pelo projectista de modo a obter a caracterstica
i v desejada. Para um dado processo de fabrico existe no entanto um comprimento mnimo de
canal, Lmin. Este parmetro que caracteriza o processo. Em 2009 a tecnologia de fabrico era de 45
nm, a que correspondia tox=1,4nm.
EXEMPLO 1
Considere um processo tecnolgico com: Lmin = 0.4 m, tox= 8 nm, n=450 cm2/(Vs) e Vt = 0.7 V.
a)
b) Para um MOSFET com W/L = 8 m / 0.8 m, calcule os valores de VGS e de VDSmin, necessrios
para operar o transstor na regio de saturao com uma corrente DC ID= 100
A.
c) Para o dispositivo em (b), determine o valor de VGS necessrio para que o dispositivo opere
como uma resistncia de 1000 para um valor muito pequeno de vDS.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
19
SOLUO
a)
iD = k n'
W
(vGS Vt )vDS
L
Ou seja
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
20
Fig. 9
Todavia, no se deve ignorar os PMOS por duas razes: os PMOS continuam a ser fabricados
para circuitos discretos, e principalmente porque os circuitos CMOS (MOS complementar) que so
actualmente a tecnologia dominante, utilizam os dois tipos de transstores, NMOS e PMOS.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
21
ELECTRNICA II (2015/2016)
22
ELECTRNICA II (2015/2016)
23
Fig. 11
Caractersticas iD - vDS
ELECTRNICA II (2015/2016)
24
Caractersticas iD - vDS
Este circuito conceptual pode ser usado para medir as
caractersticas iD-vDS, que so uma famlia de curvas,
cada uma medida com uma tenso vGS constante.
As curvas iD-vDS prticas tem o aspecto apresentado
na Fig. 12 (b).
As caractersticas da Fig. 12(b) indicam que h trs
regies distintas de funcionamento: a regio de corte, a
regio de trodo e a regio de saturao.
A regio de saturao a regio usada para o
funcionamento do FET como amplificador.
Para funcionar como interruptor, utilizam-se as
regies de corte e de trodo.
Fig. 12 b)
ELECTRNICA II (2015/2016)
25
saturao,
MOSFET
fornece
uma
tenso
da Eq. (8).
Fig. 13
de
dreno,
MOSFET
saturado
Fig.14
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
26
Caractersticas iD - vDS
Voltando s caractersticas iD-vDS da Fig. 12b), note-se que a fronteira entre as regies de trodo e
de saturao est representada como uma curva a trao interrompido.
Uma vez que esta curva caracterizada por vDS = vGS - Vt, a sua equao pode ser obtida
substituindo vGS - Vt por vDS, quer na equao da regio de trodo (Eq. (7)), quer na equao da
regio de saturao (Eq. (8)).
1 'W 2
iD = k n vDS
2 L
A equao (8) e o circuito equivalente correspondente da Fig. 14, indicam que na saturao iD
independente de vDS.
A variao vDS na tenso dreno-source causa uma variao nula em iD, o que implica que a
resistncia incremental na direco do dreno de um MOSFET saturado infinita.
ELECTRNICA II (2015/2016)
27
Isto no entanto uma idealizao baseada na premissa de que, uma vez o canal estrangulado na
extremidade do dreno, posteriores aumentos de vDS no tm qualquer efeito sobre a forma do canal.
Concretamente, medida que vDS aumenta, o ponto de estrangulamento do canal move-se
ligeiramente do dreno em direco source.
Tal ilustrado na Fig. 15, da qual se nota que a tenso ao longo do canal permanece constante:
vDSat = vGS Vt
A tenso adicional aplicada ao dreno, surge como uma queda de tenso atravs da regio de
depleo estreita, entre o fim do canal e a regio do dreno.
ELECTRNICA II (2015/2016)
28
Fenmeno
modulao
designado
do
por
comprimento
do
canal.
Visto
que
iD,
inversamente
proporcional ao comprimento do
canal (eq. 8), com a diminuio
deste, implica que iD aumente com
Fig. 15
o aumento de vDS.
ELECTRNICA II (2015/2016)
29
1 ' W
1 'W
1
2
(vGS Vt ) 2
iD = k n
(vGS Vt ) = k n
2 L 1 (L / L)
2 L L
1 'W
L
2
kn
1
+
(vGS Vt )
2 L
L
(assumido que (
L/L) <<1)
Verificar!
L = 'vDS
1 W
iD = k n'
2 L
'
1 W
1 + vDS (vGS Vt ) 2 = k n'
(vGS Vt ) 2 (1 + vDS )
2 L
L
(10)
'
L
ELECTRNICA II (2015/2016)
30
vDS = 1 /
VA =
Fig. 16
ELECTRNICA II (2015/2016)
31
A equao 10, indica que quando a modulao do comprimento do canal considerada, os valores
de saturao de iD dependem de vDS.
Assim, para um dado vGS, uma variao vDS produz uma correspondente variao iD, na corrente
de dreno iD.
Uma consequncia bvia da modulao do comprimento do canal que a resistncia de sada em
saturao finita.
Definindo a resistncia de sada ro (resistncia em saturao) como,
(11)
ELECTRNICA II (2015/2016)
32
k n' W
ro =
(vGS Vt ) 2
2 L
I D
ro =
VA
ID
(12)
(14)
ID =
1 'W
kn
(vGS Vt ) 2
2 L
Fig. 17
ELECTRNICA II (2015/2016)
33
(15)
(d)
Fig. 18
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
34
Regies de funcionamento
ELECTRNICA II (2015/2016)
35
Regies de funcionamento
ELECTRNICA II (2015/2016)
36
EXEMPLO 2
Projectar o circuito da Fig. 19 (determinar RD e RS) por forma
que o transstor funcione com ID = 0,4 mA e VD = +0.5 V. O
transstor NMOS tem Vt = 0.7 V, nCox = 100
A/V2,
L = 1 m e
Fig. 19
W = 32 m.
ELECTRNICA II (2015/2016)
37
Substituindo
resulta
ou
Assim,
De acordo com a Fig. a gate est ao potencial
zero.
Assim, a source tem de estar a -1,2V, e o valor
de Rs pode ser determinado
ELECTRNICA II (2015/2016)
38
EXEMPLO 3
Fig. 20
ELECTRNICA II (2015/2016)
39
Fig. 21
ELECTRNICA II (2015/2016)
40
Num problema prtico de projecto escolhe-se o valor normalizado mais prximo: com resistncias
de 5%, 12 k. A resistncia efectiva entre dreno e source pode ser determinada como segue:
ELECTRNICA II (2015/2016)
41
Objectivo:
A tcnica usada para obter uma amplificao linear baseia-se na escolha de uma apropriada
polarizao (DC) atravs de VGS, qual corresponde uma corrente ID, sendo depois sobreposta a
tenso a amplificar vgs.
Mantendo vgs pequeno, a variao resultante na corrente de dreno, id, poder ser considerada
proporcional a vgs.
ELECTRNICA II (2015/2016)
42
A Fig. 22, ilustra a estrutura bsica do amplificador MOSFET mais utilizado: O circuito source comum
(CS).
O nome source comum deve-se ao facto de que quando o circuito
visualizado como uma rede de dois portos, o terminal da source ligado
massa comum a ambos os portos de entrada (entre gate e source) e de
sada (entre dreno e source).
Variaes em vGS (ou neste caso, variaes em vI, visto que vGS = vI), do
origem a variaes em iD.
Fig. 22
v0 = vDS = VDD RD iD
(16)
ELECTRNICA II (2015/2016)
43
Modo grfico
O funcionamento do circuito source comum determinado pelas caractersticas iD-vDS do MOSFET
e pela relao entre iD e vDS, imposta pela ligao do dreno fonte de tenso VDD, via resistncia RD.
Assim,
(17)
v =V R i
DS
DD
D D
Trata-se de uma equao linear nas variveis iD e vDS e pode, portanto, ser representada por uma
recta no plano iD-vDS.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
44
um
dado
valor
de
vI,
localiza-se
Fig. 23
ELECTRNICA II (2015/2016)
45
ELECTRNICA II (2015/2016)
46
VOB = VIB Vt
ELECTRNICA II (2015/2016)
47
Fig. 24
ELECTRNICA II (2015/2016)
48
ELECTRNICA II (2015/2016)
49
Av =
dvO
dvI
v I =VIQ
ELECTRNICA II (2015/2016)
50
ELECTRNICA II (2015/2016)
51
Fig. 25
ELECTRNICA II (2015/2016)
52
EXEMPLO 5
Note-se que medida que vGS varia,
devido a vi, o ponto de funcionamento
instantneo move-se ao longo da recta de
carga.
Note-se, ainda, que polarizando o
transstor para um ponto de funcionamento
no centro da regio de saturao ,
assegura-se que o ponto de funcionamento
instantneo permanece sempre na regio
Fig. 26
ELECTRNICA II (2015/2016)
53
ELECTRNICA II (2015/2016)
54
ID =
1
W
n C ox
(VGS Vt ) 2
2
L
Capacidade do xido
Tenso de limiar
ELECTRNICA II (2015/2016)
55
Observa-se que para um valor fixo de VGS, a diferena na evoluo da corrente de dreno pode ser
substancial.
Fig. 27
ELECTRNICA II (2015/2016)
56
VG = VGS + RS I D
(19)
Se VG muito maior de que VGS, ID ser essencialmente determinada pelos valores de VG e RS.
Mesmo que VG no seja muito maior de VGS, a resistncia RS proporciona realimentao negativa,
a qual actua como estabilizador da corrente de polarizao ID.
Para perceber o funcionamento, considere-se a situao em que ID aumenta
por qualquer razo.
A equao (19), indica que nestas circunstncias, como VG constante, VGS ter
de decrescer.
Tal resulta num decrscimo em ID, variao esta oposta ao inicialmente
assumido.
RS actua de forma a manter ID o mais constante possvel.
A esta aco de realimentao negativa de RS d-se o nome de resistncia de
degenerao.
Fig. 28
ELECTRNICA II (2015/2016)
57
Fig. 29
ELECTRNICA II (2015/2016)
58
Fig. 30
ELECTRNICA II (2015/2016)
59
Fig. 30
permanentemente na saturao.
ELECTRNICA II (2015/2016)
60
Fig. 30
ELECTRNICA II (2015/2016)
61
(20)
A eq. (20) tem a mesma forma que a eq. (19). Se por qualquer razo ID
aumentar, VGS tem de decrescer.
O decrscimo em VGS, por sua vez, causa um decrscimo em ID, variao
que oposta inicialmente assumida.
Assim, a resistncia de realimentao, proporcionada por RG, funciona
Fig. 32
ELECTRNICA II (2015/2016)
62
Fig. 33
ELECTRNICA II (2015/2016)
63
I D1 =
1 ' W
k n (VGS Vt ) 2
2 L 1
(21)
Source de Q
(Fig. 33)
I D1 = I REF =
(22)
Fig. 34
ELECTRNICA II (2015/2016)
64
I = I D2 =
1 ' W
k n (VGS Vt ) 2
2 L 2
(23)
I = I REF
(W / L) 2
(W / L)1
(24)
Como se verifica, I relacionado com IREF pela relao dos aspect ratios de Q1 e Q2.
Este circuito conhecido como espelho de corrente, sendo muito popular no projecto de
amplificadores MOS.
ELECTRNICA II (2015/2016)
65
O Ponto de funcionamento DC
Como estudado anteriormente, a amplificao linear pode ser obtida polarizando o MOSFET de
modo a que este funcione na regio de saturao.
Considere-se, agora, o funcionamento para pequenos sinais, com algum detalhe, usando para o
efeito o circuito amplificador source comum, mostrado na Fig. 35.
O transstor MOS polarizado aplicando uma tenso VGS. Claramente uma situao pouco
prtica, mas que simples e til.
ID =
1 ' W
k n (VGS Vt ) 2
2 L
(25)
VD = VDD RD I D
Fig. 35
(26)
ELECTRNICA II (2015/2016)
66
O Ponto de funcionamento DC
VD > VGS Vt
(VS = 0)
Visto que a tenso total no dreno, ter a componente de sinal sobreposta a VD, esta tenso ter de
ser suficientemente superior a (VGS Vt), afim de permitir que o sinal tenha a excurso desejada.
A corrente de sinal no terminal de dreno.
dreno
Considere-se, agora, o sinal de entrada (vgs) aplicado.
A tenso instantnea gate-source, ser:
vGS = VGS + v gs
(27)
1 ' W
kn
2 L
1 W
iD = k n'
2 L
iD =
2
(VGS + vgs Vt )
2
' W
(VGS Vt ) + k n
1 ' W
(VGS Vt )vgs + k n
2 L
2
v gs
(28)
ELECTRNICA II (2015/2016)
67
O Ponto de funcionamento DC
iD =
1 ' W
kn
2 L
2
' W
(VGS Vt ) + k n
L
1 ' W
(VGS Vt )v gs + k n
2 L
2
v gs
Isto ,
1 ' W
kn
2 L
v gs << 2 (VGS Vt )
2
' W
v gs << k n
L
(29)
ou
(VGS Vt )v gs
v gs << 2 VOV
Tenso overdrive
(30)
ELECTRNICA II (2015/2016)
68
O Ponto de funcionamento DC
Se a condio anterior, para pequeno sinais, satisfeita pode-se desprezar o ltimo termo
da eq. 28, e representar iD do seguinte modo:
iD I D + id
W
id = k n' (VGS Vt )vgs
L
com
(31)
O parmetro que relaciona id com vgs, designado por transcondutncia do MOSFET gm:
gm =
ou
id
W
= k n' (VGS Vt )
v gs
L
W
g m = k n' VOV
L
(32)
(33)
i
gm = D
vGS
Fig. 36
(34)
vGS =VGS
ELECTRNICA II (2015/2016)
69
O ganho em tenso
Voltando ao circuito da Fig. 35, note-se que se pode exprimir a tenso de dreno instantnea total
vD como se segue:
vD = VDD RD iD
(36)
ELECTRNICA II (2015/2016)
70
O sinal menos na Eq. (36) indica que o sinal de sada vd est em oposio de fase com o sinal de
entrada vgs.
Tal ilustrado na Fig. 37, que mostra vGS e vD.
Admite-se que o sinal de entrada tem uma forma
de onda triangular com uma amplitude muito
menor do que 2(VGS Vt), que a condio de
pequenos sinais da Eq. (29), para assegurar
Fig. 37
funcionamento linear.
Para confinar o funcionamento regio de
saturao para qualquer instante, o valor mnimo
de vD no deve tornar-se inferior ao valor
correspondente de vG por um valor superior a Vt.
Alm disso, o valor mximo de vD deve ser
menor do que VDD, de outro modo o FET entrar em
corte e os picos da forma de onda do sinal de sada
sero cortados.
ELECTRNICA II (2015/2016)
71
ELECTRNICA II (2015/2016)
72
Fig. 38
tenso contnua ideal no varia, pelo que a tenso de sinal aos seus
terminais ser sempre zero.
O circuito resultante pode ento ser usado para realizar a anlise de sinal pretendida e, em
particular, calcular o ganho de tenso.
ELECTRNICA II (2015/2016)
73
ro =
VA
ID
(37)
em que VA = 1/
um parmetro do MOSFET que ou especificado, ou pode ser medido.
VA proporcional ao comprimento do canal do MOSFET.
A corrente ID, a corrente de dreno DC (no considerando a modulao do comprimento do
canal):
ID =
1 ' W 2
k n VOV
2 L
(38)
ELECTRNICA II (2015/2016)
74
(39)
Av =
de
circuito
apresentados
aplicam-se
tambm
Fig. 39
ELECTRNICA II (2015/2016)
75
A transcondutncia gm
gm =
id
W
W
= k n' (VGS Vt ) = k n' VOV
v gs
L
L
(40)
(eq. 25)
g m = 2k n' W / L I D
(41)
ELECTRNICA II (2015/2016)
76
A transcondutncia gm
g m = 2k n' W / L I D
CONCLUSES:
gm =
2I D
2I
= D
VGS Vt VOV
(42)
ELECTRNICA II (2015/2016)
77
que
capacidade
dos
condensadores
Fig. 40
ELECTRNICA II (2015/2016)
78
efeito
da
(2)
Como
(3)
Resolvendo o sistema formado pelas equaes (2) e (3),
vem:
ID = 1,06 mA e VD = 4,4 V
(a outra soluo ID=1,729 mA no fisicamente aceitvel. Verificar!)
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
79
g m = k n'
W
(VGS Vt ) = 0,25 (4,4 1,5) = 0,725 mA / V
L
Fig. 41
A Fig. 41 mostra o esquema equivalente para pequenos sinais do amplificador, onde os
condensadores de acoplamento foram substitudos por curto-circuitos e a fonte DC foi substituda
por um curto-circuito .
Uma vez que RG muito grande (10 M), a corrente atravs desta pode ser desprezada se
comparada com a da fonte gmvgs (verificar!), o que nos permite escrever para a tenso de sada,
ELECTRNICA II (2015/2016)
80
Assim,
ELECTRNICA II (2015/2016)
81
vDS vGS Vt
Corte:
vi = 0,34 V
vGS Vt
4.4 vi = 1.5
ELECTRNICA II (2015/2016)
82
Fig. 42
ELECTRNICA II (2015/2016)
83
MOSFETs discretos
Visto que em circuitos discretos, a source do MOSFET est usualmente ligada ao substrato, o
efeito do corpo no se verifica.
Tambm em alguns circuitos ro ser desprezado, afim de tornar a anlise mais simples.
A estrutura bsica
A Fig.
implementar
as
vrias
configuraes
de
circuitos
para
de
amplificadores MOS.
Entre as vrias formas de polarizao dos amplificadores
MOS discretos, selecciona-se aquele que utiliza polarizao
com fonte de corrente constante.
Na figura esto ilustradas as correntes e tenses DC nos
Fig. 43
vrios ns.
ELECTRNICA II (2015/2016)
84
Caracterizao de amplificadores
Conjunto de parmetros e circuitos equivalentes, usados na caracterizao e comparao de
amplificadores com transstores.
O amplificador alimentado por uma fonte de sinal, tendo uma tenso em circuito aberto vsig e
uma resistncia interna Rsig (Fig.44).
Tanto podem ser os parmetros de uma fonte de sinal, como o equivalente de Thvenin do
circuito de sada de um outro estgio amplificador, que o precede.
De modo similar, RL pode ser a resistncia efectiva de carga ou a resistncia de entrada de um
andar amplificador subsequente, num amplificador em cascata.
Fig. 44
ELECTRNICA II (2015/2016)
85
Rout
vx
ix
DEFINIES
Resistncia de entrada na
ausncia de carga
vsig = 0
Ri
Ais
vi
ii
RL =
Resistncia de entrada
Rin
Ganho em tenso total em circ.
aberto.
Gvo
vo
vsig
RL =
Gv
vo
vsig
vi
ii
Ganho de tenso
em circ. aberto
v
Avo o
vi
RL =
vo
vi
RL = 0
Ganho em corrente.
Ai
io
ii
Transcondutncia em c.c.
Gm
io
vi
RL = 0
Resistncia de sada do
prprio amplificador
Ganho de tenso.
Av
io
ii
Ro
vx
ix
vi = 0
ELECTRNICA II (2015/2016)
86
Fig. 45
ELECTRNICA II (2015/2016)
87
resistncia
de
entrada
do
(43)
(44)
Fig. 46
ELECTRNICA II (2015/2016)
88
(46)
A incluso de r0, que normalmente muito maior do que RD, d origem a uma ligeira diminuio
do ganho de tenso e da resistncia de sada.
Destes resultados conclumos que o amplificador de source comum apresenta uma elevada
resistncia de entrada, limitada unicamente pelo valor da resistncia de polarizao RG, um
ganho de tenso negativo e elevado e uma resistncia de sada elevada. Esta ltima
propriedade no obviamente desejvel para um amplificador de tenso.
O grande inconveniente desta configurao a sua limitada resposta em frequncia.
ELECTRNICA II (2015/2016)
89
Fig. 47
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
90
(47)
(48)
(49)
A resistncia Rs pode ser usada para controlar a amplitude da tenso vgs para que esta no
aumente muito, dando origem a distoro. Outras vantagens esto relacionadas com possibilidade
de aumento da largura de banda do amplificador. Estas vantagens devem-se ao mecanismo de
realimentao negativa provocado por Rs. O preo a pagar a diminuio do ganho de tenso.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
91
(50)
Esta expresso mostra que a corrente id reduzida pelo factor (1+gmRs) (no MOSFET id=gmvgs)
A tenso de sada dada por
O ganho de tenso
(51)
Para RL=
temos
(52)
ELECTRNICA II (2015/2016)
92
Comparando o amplificador de source comum sem e com resistncia na source podemos concluir
que existe:
- Reduo do ganho em (1+gmRs) (eq. (51) e (52));
- Melhor estabilizao da polarizao (reduo da variao de ID)
O fenmeno que leva Rs a reduzir a variao de ID o mesmo que leva reduo do ganho, pois id,
que directamente proporcional ao ganho, uma variao do valor ID.
ELECTRNICA II (2015/2016)
93
Fig. 48
ELECTRNICA II (2015/2016)
94
(53)
corrente
de
entrada
ii
ELECTRNICA II (2015/2016)
95
(55)
(56)
Comparao entre configuraes source comum (common source - CS) e gate comum
(common gate CG)
1 CS inversora, CG no inversora;
2 CS: muito alta impedncia de entrada; CG: baixa impedncia de entrada;
3 Enquanto os valores do ganho de tenso (Av) em ambas as configuraes so muito
parecidos, o ganho total (que inclui a fonte de sinal Gv=vo/vsig) de CG inferior em (1+gmRsig)
devido baixa impedancia de entrada desta configurao.
ELECTRNICA II (2015/2016)
96
Fig. 48
comum.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
97
Fig. 49
ELECTRNICA II (2015/2016)
98
(58)
(60)
ELECTRNICA II (2015/2016)
99
(62)
fazer
anlise
para
pequenos
sinais
Fig. 49
ELECTRNICA II (2015/2016)
100
(64)
Fig. 49
Como concluso pode dizer-se que o seguidor de source tem uma muito alta impedncia de
entrada, relativamente baixa impedncia de sada e ganho de tenso prximo da unidade.
Este circuito usado quando necessitamos ligar uma fonte de sinal com elevada impedancia
interna a uma carga com valor muito inferior. O seguidor de source tambm usado como
amplificador isolador (buffer) ou como andar de sada de um amplificador de vrios andares,
onde a sua funo dar ao amplificador global uma baixa resistncia de sada (
1/ gm).
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)
101
Resumo e comparaes
1 A configurao source comum (comum source - CS) a mais indicada para a obteno do
ganho tpico de um amplificador. Dependendo do ganho pretendido pode ser usado um andar CS
ou dois andares CS em cascata.
2 - Incluir a resistncia de source (Rs) num andar CS melhora muito a sua performance, apesar
da reduo do ganho.
3 - A baixa impedancia de entrada de um andar de gate comum (comum gate CG) torna-o til
apenas em aplicaes especificas, como sejam amplificadores de tenso que no exijam
elevadas impedncia de entrada, tendo a vantagem de ter bom comportamento para altas
frequncias e como amplificador de corrente de ganho unitrio.
4 O seguidor de source tem aplicaes como buffer de tenso para ligao uma fonte com alta
resistncia a uma carga com baixo valor, e tambm como estgio de sada em amplificadores
multi-andar.
ELECTRNICA II (2015/2016)
102