Rapport Projet Fin D'études PDF

Ddicace
Ddicace
A mes chers parents
qui mont soutenu et encourag durant ces annes dtudes.
Quils trouvent ici le tmoignage de mon profonde reconnaissance.
A mes frres et mes surs
Et spcialement ma sur aine Manal
Votre prsence invisible ne cesse de me rjouir le cur
A mes grands-mres que jadore
A toute ma famille et mes amis
Je vous dois, pour votre sympathie et votre appui continu, des
Remerciements que les mots ne peuvent traduire.
A toute lquipe de lEMSEM qui mont offert
Lopportunit davoir lexprience de marier entre la thorie et la
Pratique.
A mes frres dans la foi.
A tous ceux qui me nomment dans le secret de leur cur
A tous ceux qui maime
A tous ceux que jaime
Je ddie ce travail
Aboubaker BACHA
Aboubaker BACHA & Mohammed LAKHLOUFI

Promotion 2012
Rapport de projet de fin dtudes
Ddicace
Ddicace
A loccasion de la mmoire de fin dtude, je ddie cet humble travail :
A mon dfunt pre ABDELLAH que dieu ait son me en paix, mon cher pre que jesprais quil
soit prsent avec moi dans ce jours trs important de ma vie, mais la volont du dieu passe avant
tout.
A ma trs chre et douce mre ESSAADIA pour son amour, sa disponibilit constante, ses
encouragements et son soutien permanent sans lesquels je ne serais parvenu ce niveau dtudes.
Que Dieu, le Tout-Puissant, la bnisse et dverse profusion Ses grces dans sa vie.
A ma grande mre AICHA que jaime beaucoup que dieu prolonge sa vie avec pleine de sant.
A mes grands frres RACHID et TARIK qui ont jou le rle du pre idal pour moi, pour leur
soutien moral ainsi que matriel, leur esprit comprhensif et leur affection durant toute la priode
de ma formation.
A ma sur AMAL et mon petit frre REDA.
A tous mes chers amis pour avoir tmoign un solide sens de fraternit envers moi.
MOHAMMED LAKHLOUFI

Promotion 2012
Remerciement
Remerciement
Il nous est agrable de nous acquitter dune dette de reconnaissance auprs de toutes les personnes,
dont lintervention au cours de ce stage a favoris son aboutissement.
Nos remerciements les plus sincres vont Mr. Mounir BERRADA, notre encadrant la
LYDEC, pour sa disponibilit et ses conseils pertinents grce auxquels nous avons pu mener
terme ce travail.
Nous tenons exprimer notre gratitude nos encadrant pdagogiques de lENSEM Mr. Ahmed
ERRAMI et Mme. Aawatif HAYAR, pour les conseils quils nous ont prodigus, leur suivi
continu et leur encadrement judicieux, ainsi que leur assistance pour la rdaction du rapport.
Nous tenons remercier galement tous les membres de jury qui nous ont honors pour avoir
accept de juger notre travail ainsi que Mr. Jamal BAYALI qui nous a aid durant la phase de la
ralisation de notre systme.
Nous ne saurons oublier dans nos remerciements tout le corps professoral de lENSEM, pour les
efforts quil a dploy pour nous assurer une meilleure formation.
Que tous ceux et celle qui ont contribu de prs ou de loin laccomplissement de ce travail
trouvent lexpression de nos remerciements les plus chaleureux.

Promotion 2012
Rsum
Rsum
Notre projet de fin dtude consiste proposer une solution faible cot pour la mise en uvre
dune plateforme pilote sur site de supervision des postes moyennes tension de la socit
LYonnaise Des Eaux de Casablanca (LYDEC).
Notre travail consiste alors tudier, dvelopper, concevoir et tester la plateforme dacquisition
pour la tlsurveillance distance de ltat des postes sources fourni par des dtecteurs de
dfauts dj installs.
Ce systme de supervision est compos dun module dacquisition qui permet dacqurir ltat des
postes et envoyer par la suite les donnes relatives aux postes vers un module concentrateur via la
liaison radio.

Promotion 2012
Summary
Summary
Our graduation project consists on finding a solution at lower cost for the implementation of a
pilot platform to supervise the Medium Voltage stations of LYDEC.
So we are lead to study, design, develop and test the acquisition platform for remote monitoring
of the state of these stations supplied by fault detectors that already installed.
An acquisition module composes this monitoring system which acquires the state of MT stations
and sends the data to a hub via radio transmission.

Promotion 2012

() .

.

.

Promotion 2012
Sommaire
Sommaire
DEDICACE ............................................................................................................................................ 1
DEDICACE ............................................................................................................................................ 2
REMERCIEMENT .................................................................................................................................. 3
RESUME ............................................................................................................................................... 4
SUMMARY............................................................................................................................................. 5
..................................................................................................................................................... 6
SOMMAIRE ........................................................................................................................................... 7
INTRODUCTION GENERALE ............................................................................................................... 11
CAHIER DES CHARGES ........................................................................................................................ 12
CHAPITRE 1 : PRESENTATION DE LORGANISME DACCUEIL ................................................ 13
1.1
PRESENTATION DE LA LYDEC ................................................................................................................. 14
1.2
ACTIONNARIAT .................................................................................................................................. 14
1.3
INVESTISSEMENT ............................................................................................................................... 15
1.4
ORGANIGRAMME DE LYDEC ............................................................................................................... 15
DIR. ADMINISTRATION ET FINANCES .................................................................................................................... 17
DIRECTION DES RESSOURCES HUMAINES ............................................................................................................... 17
DIR. COMMUNICATION ET DEV. DURABLE ............................................................................................................ 17
DIRECTION DE LAUDIT ...................................................................................................................................... 17
DIR. TECHNIQUE ET INNOVATION ........................................................................................................................ 17
DIR. INMAE ET GESTION DU CONTRAT ................................................................................................................. 17
DIR. SYSTEMES D'INFORMATIONS ....................................................................................................................... 17
DIR. DEVELOPPEMENT CLIENTELE ....................................................................................................................... 17
DIR. EXPLOITATION EAU ET ASSAINISSEMENT ........................................................................................................ 17
DIR. EXPLOITATION ELECTRICITE ET ECLAIRAGE PUBLIC ............................................................................................ 17
DIRECTION ...................................................................................................................................................... 17
DIRECTION DES OPERATIONS .............................................................................................................................. 17
DIRECTION GENERALE .......................................................................................................................... 17
1.5
ORGANIGRAMME DE LA DSI ................................................................................................................ 18

Promotion 2012
Sommaire
CONCLUSION ...................................................................................................................................... 19
CHAPITRE 2 : ARCHITECTURE DE LA PLATEFORME DE SUPERVISION ......................................... 20
2.1
RESEAU DELECTRICITE DE LYDEC ..................................................................................................... 21
2.2
ARCHITECTURE DE LA PLATEFORME DE SUPERVISION ........................................................................... 21
CONCLUSION ...................................................................................................................................... 24
CHAPITRE 3 : ETUDE ET CONCEPTION DU MODULE DACQUISITION ............................................ 25
PARTIE I : ETUDE MATERIELLE ....................................................................................................................... 26
3.1
CONCEPTION DE LA CARTE DACQUISITION ........................................................................................... 26
3.1.1
Structure de la carte ................................................................................................................ 26
3.1.2
Description des diffrentes fonctionnalits de la carte ........................................................... 27
3.2
LES MICROCONTROLEURS ................................................................................................................... 28
3.2.1
Gnralits ............................................................................................................................... 28
3.2.2
Les avantages du microcontrleur .......................................................................................... 28
3.2.3
Contenu dun microcontrleur ................................................................................................. 28
3.3
LES PICS ............................................................................................................................................. 29
3.3.1
Structure dun PIC .................................................................................................................... 29
3.3.2
Structure minimale d'un PIC .................................................................................................... 30
3.3.3
Familles des PICs ...................................................................................................................... 30
3.3.4
Choix de PIC ............................................................................................................................. 31
3.4
PRESENTATION DU PIC18F2550............................................................................................................ 32
3.4.1
Description ............................................................................................................................... 32
3.4.2
Brochage du PIC 18F2550 ........................................................................................................ 33
3.4.3
Architecture et circuits internes de PIC18F2550 ...................................................................... 34
3.5
LE BUS I2C ........................................................................................................................................ 40
3.5.1
La mmoire de stockage EEPROM ........................................................................................... 41
3.5.2
Schma de cblage de lEEPROM avec le PIC 18F2550 ........................................................... 42
3.6
HORLOGE RTC DS1307 .................................................................................................................... 44
3.6.1
Description de lhorloge DS1307.............................................................................................. 44
3.6.2
Brochage de lhorloge DS1307 avec le PIC 18F2550................................................................ 47
3.7
INTERFAAGE USB ENTRE UN ORDINATEUR PC ET LA CARTE DACQUISITION................................................... 48
3.7.1 Gnralit sur le bus USB................................................................................................................ 48
3.7.2 Interfaage avec PIC via port USB ................................................................................................. 50
3.8
LA TRAME DE DONNEES ...................................................................................................................... 50
PARTIE 2 : ETUDE LOGICIELLE ............................................................................................................................. 52
3.1
ORGANIGRAMME DE FONCTIONNEMENT GENERAL DU SYSTEME ................................................................... 52
3.2
ORGANIGRAMME DEMISSION DE LA TRAME DE DONNEES ...................................................................... 54
3.3
CONTROLE PAR CRC .......................................................................................................................... 55
3.4
STOCKAGE DE DONNEES ...................................................................................................................... 56
3.5
HORODATAGE .................................................................................................................................... 58
3.6
COMMUNICATION PIC-HOTE VIA LINTERFACE USB ............................................................................. 60
3.6.1
Le protocole HID ...................................................................................................................... 60
3.6.2
Les Routines HID ...................................................................................................................... 60

Promotion 2012
Sommaire
CONCLUSION ....................................................................................................................................... 61
CHAPITRE 4 : MODULE EMETTEUR-RECEPTEUR RADIO ......................................................... 62
4.1
CHOIX DU MODULE EMETTEUR-RECEPTEUR............................................................................................... 63
4.2
ETUDE DU MODULE EMETTEUR-RECEPTEUR RADIO ..................................................................................... 63
4.3
INDICATEUR INTENSITE DU SIGNAL REUE (RSSI) ....................................................................................... 65
4.4
INTERET DE LEXPLOITATION DU SIGNAL RSSI ............................................................................................ 66
4.5
DESCRIPTION DE LANTENNE UTILISEE : .................................................................................................... 69
CONCLUSION ....................................................................................................................................... 71
CHAPITRE 5 : ETUDE ET CONCEPTION DU MODULE CONCENTRATEUR ............................. 72
PARTIE I : ETUDE MATERIELLE ............................................................................................................................ 70
5.1
CONCEPTION DU MODULE CONCENTRATEUR ............................................................................................. 70
5.1.1
Structure .................................................................................................................................. 70
5.1.2
Fonctionnement ....................................................................................................................... 70
5.2
TUDE DU MODULE GSM/GPRS MC45 ................................................................................................. 71
5.3
INTERFAAGE ENTRE LE MODULE ACQUISITION ET LE MODULE MC45 ........................................................... 71
5.4
COMMUNICATION ENTRE LE MODULE ACQUISITION ET LE MODULE GSM/GPRS : LES COMMANDES AT ............. 73
5.4.1
Introduction ............................................................................................................................. 73
5.4.2
Commandes ddies au service SMS ....................................................................................... 74
PARTIE II : ETUDE LOGICIELLE ............................................................................................................................. 75
CONCLUSION ....................................................................................................................................... 80
CHAPITRE 6 : REALISATION DE LA CARTE DACQUISITION ET DU CONCENTRATEUR ..... 81
6.1
SIMULATION........................................................................................................................................ 82
6.1.1
Prsentation de ISIS ................................................................................................................. 82
6.1.2
Prsentation de ARES............................................................................................................... 83
6.2
ENVIRONNEMENT DE PROGRAMMATION .................................................................................................. 83
6.2.1
Introduction ............................................................................................................................. 83
6.2.2
Avantages du C ........................................................................................................................ 83
6.2.3
Inconvnients du C ................................................................................................................... 84
6.2.4
Prsentation du MikroC ........................................................................................................... 84
6.3
EASYPIC7 ............................................................................................................................................ 87
6.3.1
Prsentation............................................................................................................................. 87
6.3.2
Implmentation sur easypic7................................................................................................... 89
6.4
TEST DE LEMISSION ET LA RECEPTION SUR LA PLATEFORME EASYPIC7............................................................ 91
6.5
REALISATION DE LA CARTE DACQUISITION ET CONCENTRATEUR.................................................................... 94
6.6
TUDE ECONOMIQUE ............................................................................................................................ 97
CONCLUSION GENERALE ................................................................................................................. 100
ANNEXES .......................................................................................................................................... 101
ANNEXES A ....................................................................................................................................... 102
ANNEXES B ....................................................................................................................................... 104
ANNEXES C ....................................................................................................................................... 106

Promotion 2012
Sommaire
ANNEXES D....................................................................................................................................... 110
ANNEXES E ....................................................................................................................................... 115
LISTE DES ACRONYMES .................................................................................................................... 117
LISTE DES FIGURES ......................................................................................................................... 118
LISTE DES TABLEAUX ...................................................................................................................... 120
WEBOGRAPHIE ................................................................................................................................. 121
10

Promotion 2012
Introduction gnrale
Introduction gnrale
LYDEC souhaite quiper ses postes moyennes tension par un systme de tlsurveillance qui
permet la transmission dtat distance de ses postes vers le centre superviseur de gestion du
superviseur en temps rel ainsi lchange des donnes en cas de panne (courant de dfaut).
Ce systme de tlsurveillance a comme objectif la supervision en temps rel des postes
moyennes tension, ainsi lquipe LYDEC interviendra rapidement en cas de dfaut dtect et
ceci en intervenant directement dans le poste en panne contrairement ltat actuel qui
demande assez de temps et de ressources humaines avant la dtection de lanomalie.
Ce systme de transmission dtat doit tre appliqu tous les postes LYDEC qui sont
denviron 4000 et doit prendre en considration les problmes des interfrences lmission
vu quon peut transmettre deux tats relatifs deux postes ou plus, et que la frquence
dmission est commune.
Il existe notamment dans le march des systmes dvelopps (automates) comme solution du
problme mais ils reprsentent linconvnient de leur prix trs lev par rapport au nombre
important des postes.
LYDEC jugea donc ncessaire la mise en place d'un systme capable de rsoudre ce problme
avec le moindre cout cest pour cette raison quon nous a t confi la tche de ltude et la
conception dun tel systme.
11

Promotion 2012
Cahier des charges
Cahier des charges

Le systme de supervision des postes de transformations moyennes tension doit rpondre
aux objectifs spcifies par le cahier des charge impos par la LYDEC et qui consiste :
Acqurir ltat du poste la sortie du dtecteur de dfaut.
Former une trame qui dcrit ltat du poste ; cette trame doit contenir le numro de la
carte dacquisition, ltat du poste et la date de lmission.
Lenvoi de la trame par radio sur chaque changement dtat du poste sur la frquence
169.4 MHz alloue par lANRT la LYDEC.
Rception de la trame en provenance des cartes dacquisition par le concentrateur.
Dcodage des trames.
Transformation des trames en des paquets SMS.
Lenvoi des paquets SMS vers le poste superviseur via le rseau GSM.
Une alimentation par pile, pour lautonomie des cartes en cas de coupure dlectricit
La rcupration de lhistorique des dernires informations relatives aux postes, en cas
de perte de communication radio ou GSM
12

Promotion 2012
CHAPITRE 1 : Prsentation de lorganisme daccueil

Dans ce chapitre nous allons prsenter lorganisme daccueil, ses activits, ainsi
que le dpartement dans lequel nous avons effectu le stage.
13

Promotion 2012
1.1 Prsentation de la LYDEC

LYDEC (Lyonnaise Des Eaux de Casablanca) est une filiale de Suez Lyonnaise des Eaux, le 15
avril 1997, LYDEC sest vu confier la gestion dlgue de la distribution dlectricit, deau
potable et du service dassainissement liquide et lclairage public Casablanca et
Mohammedia.
Depuis le dbut, elle a mobilis tous ses moyens pour offrir un service de qualit aux
habitants. Les actions et les investissements se sont multiplis pour doter la ville
d'infrastructures la mesure de son dveloppement, moderniser les services la clientle
travers une meilleure qualit d'accueil et une facturation modernise et fiable, lutter contre
les inondations et scuriser les installations lectriques.
Poursuivant son engagement auprs de ses clients, LYDEC continue investir dans les
nouvelles technologies en lanant le paiement des factures par internet. Avec ce systme de
paiement le client bnficie de plusieurs avantages savoir un service gratuit et accessible 24
heures sur 24 sept jours sur 7 au Maroc et l'extrieur du pays un gain de temps apprciable
pour le client qui ne se dplace pas pour le rglement de ses factures une opration
enregistre en temps rel et la scurit de la transaction.
Elle couvre actuellement les communes urbaines de Casablanca, Mohammedia, Ain Harrouda
et les 14 communes rurales de la Wilaya de Casablanca, soit une population denviron 4.5
millions dhabitants qui bnficient de ses services.
Son effectif est de 3200 employs, son chiffre d'affaires de 4,450 milliards de dirhams.
1.2 Actionnariat
Le capital social de LYDEC stablit 800 millions de dirhams rpartit comme suit :
Figure 1 : Actionnariat de la LYDEC aprs lintroduction en bourse.
14

Promotion 2012
1.3 Investissement
Pour accompagner le dveloppement de l'agglomration, LYDEC a engag des actions de
grande envergure pour un volume d'investissements trs important (voir figure 2).
Figure 2 : investissement de LYDEC en MDH
1.4 Organigramme de LYDEC

Lorganigramme de la LYDEC dcrit par la figure 3 laisse entrevoir une structure compose de
directions, de divisions, de dpartements et de services (voir figure3).
Autour de la direction gnrale qui constitue lorgane central de lentreprise gravitent huit
directions :
la direction des ressources humaines.
la direction de la communication.
la direction eau et assainissement.
la direction lectricit.
la direction administrative et financire.
la direction commerciale.
la direction des affaires juridiques.
la direction des systmes dinformations.
15

Promotion 2012
Cette dernire dont nous avons lhonneur de faire partie utilise elle seule 76 personnes rparties en
trois dpartements (voir figure 4) :
Dpartement dveloppement.
Dpartement tlcom.
Dpartement architecture.
Six services spcialiss assurant des fonctions spcifiques au sein de cette direction :
Service Informatique Technique.
Service Systmes.
Service scurit.
Service support.
Service SIG.
Service Supervision.
16

Promotion 2012
Direction de laudit
Dir. Technique et
innovation
Dir. Administration
et Finances
Dir. Inmae et Gestion

du contrat
Direction des
ressources
Dir. Systmes
d'informations
Direction
Gnrale
humaines
Dir. Communication
et dev. Durable
Dir. Exploitation eau

et assainissement
Dir. Dveloppement
Clientle
Direction
Support
Dir. Exploitation
lectricit et
clairage public
Direction des
oprations
Dir. Des
achats et des
marchs
Dir. Dev. De la
performance
Dir.moyens
gnraux
Dir. Des
affaires
juridiques
Dir. Oper.
Eclairage
public
Dir. Bureau
dtudes
Direction grand clients
Direction relations promoteurs

et amnageurs
Dir. clientle oprationnelle
Dlgation mohammedia
Dlgation bernoussi
Dlgation ain sebaa
Dlgation ben msik
Dlgation el fida
Dlgation ain chock
Dlgation casa anfa
Figure 3 : organigramme de LYDEC
17

Promotion 2012
1.5 Organigramme de la DSI
Figure 4 : organigramme DSI
18

Promotion 2012
Conclusion
Ce chapitre a dcrit lorganisme daccueil ses activits ainsi que le service dans lequel sest
droul ce stage, sa fonction dans la socit, gnralement ce sont des informations utiles afin
de cadrer le milieu de stage et sinitier au contexte gnral du projet.
19

Promotion 2012
CHAPITRE 2 : Architecture de la Plateforme de Supervision
Dans ce chapitre nous allons faire une description de la structure du rseau dlectricit de
LYDEC, par la suite nous dtaillerons les diffrents blocs qui constituent la plateforme de
supervision des postes de transformation Moyenne Tension (MT).
20

Promotion 2012
2.1 Rseau dlectricit de LYDEC

Le rseau de distribution dElectricit de la LYDEC se compose de :
9 postes sources dont 2 appartenant lONE dune puissance de 1360 MVA
2731 postes de distribution publique MT/BT dune puissance de 1.173,8 MVA
1344 postes clients dune puissance de 978,4 MVA ;
7800 Km de rseau.
Les postes sources sont les postes qui connectent le rseau de lONE (Fournisseur de lnergie
lectrique) et la LYDEC (Distributeur). A ce niveau lnergie lectrique fournie par l'oprateur
national (ONE) subit une transformation pour abaisser la tension (225 kV/20 KV)
Les postes de distribution publiques sont les postes dont la LYDEC a lentire responsabilit,
cest ce niveau que seffectue la transformation en basse tension (20 kV/380 V) ou (20
kV/220 V).
Les postes clients sont gnralement forms des industriels qui consomment une grande
partie de lnergie lectrique. Le rle de la LYDEC se rduit leur raccorder au rseau et
mettre des compteurs pour facturer la consommation.
Le rseau de LYDEC occupe alors des zones critiques qui ncessitent lintervention et la
surveillance distance de ses postes en cas de courant de dfaut do il est ncessaire
dassurer la mise en uvre d une plateforme pilote sur site pour la supervision des postes.
2.2 Architecture de la plateforme de supervision
Il sagit dun systme de transmission dtat des postes de distribution moyennes tension de la
LYDEC, ltat du poste est localis par des dtecteurs de default lis aux postes puis acheminer
vers le systme de supervision objet de notre travail et dont larchitecture est dcrite dans la
figure 5.
21

Promotion 2012
Figure 5: Schma synoptique de la plateforme de supervision
22

Promotion 2012
Ce systme de supervision se compose de trois blocs principaux :

bloc dacquisition.
bloc concentrateur.
bloc superviseur.
Module acquisition:
Il sagit des cartes dacquisitions (chaque carte dacquisition est lie un poste).Ces cartes
sont construites autour dun microcontrleur PIC et sont munies des entres (Toute 0u Rien)
TOR, ces cartes permettent de localiser ltat des postes par des dtecteurs de dfauts lis aux
postes, de faire le traitement des donnes relatives aux postes et de les envoyer via une liaison
radio la frquence 169.475 alloue par lANRT vers le bloc concentrateur.
Module concentrateur:
Cest le point central qui rcolte lensemble de donnes en provenance des cartes
dacquisitions qui se trouvent dans son rayon daction qui les traite et les transforme en
message SMS. Ces SMS sont ensuite envoys via le rseau GSM vers le bloc superviseur.
Module Superviseur:
Il sagit dun ordinateur capable de rcolter les informations (donnes SMS) lies aux postes
en provenance des concentrateurs via le rseau GSM, de les archiver dans une base de
donnes accessible par intranet et de les prsenter sur une interface graphique.
23

Promotion 2012
Conclusion
Dans cette partie nous avons dtaill le schma bloc de la plateforme de supervision des
postes lectriques de transformation.
Trois quipes participent la mise en uvre de ce projet. Notre quipe est charge de ltude,
de la conception ainsi que de la ralisation des deux modules acquisition /concentrateur alors
quune deuxime quipe est charge de la modlisation du systme et de la planification radio
et en fin une troisime quipe est charge de la mise en uvre des applications informatiques
au niveau du poste de supervision.
24

Promotion 2012
CHAPITRE 3 : Etude Et Conception du module dAcquisition
Dans le chapitre prcdent, nous avons prsent une description gnrale de notre systme
de tlsurveillance. Nous passerons maintenant ltude et la conception de chaque bloc de
la plateforme de supervision, dans ce chapitre nous aborderons dabord la partie acquisition.
25

Promotion 2012
Partie I : Etude matrielle

3.1
Conception de la carte dacquisition

3.1.1 Structure de la carte
Figure 6: Schma de conception de la carte dacquisition

La carte dacquisition dont le synoptique est donn dans la figure 6 comporte essentiellement
les blocs suivants :
Un Circuit dalimentation : pour alimenter le pic et ces priphriques.
Unit de traitement des donnes qui est le cur la notre, elle permet lacquisition des
entres TOR, de la formation de la trame, et de son envoie vers le module radio.
Un systme de signalisation LEDs qui donne une indication visuelle de ltat de
fonctionnement du poste de transformation.
Une Mmoire EEPROM qui permet de stocker localement lhistorique des pannes
relatives aux postes.
Une Horloge temps rel qui joue le rle dun vrai calendrier pour lhorodatage des
dfauts des postes.
26

Promotion 2012
Un Port USB qui permet lchange des donnes entre lunit de traitement et un
ordinateur hte ainsi que la configuration des paramtres de fonctionnement de la
carte localement via cet hte.
3.1.2 Description des diffrentes fonctionnalits de la carte
3.1.2.1
Traitement de donnes
Acquisition des Entres TOR.

Traitement et formation de la trame de donnes
Transmission de donnes vers lmetteur radio
Lunit de traitement qui gre ces fonctions est un microcontrleur PIC qui offre un bon
compromis entre les performances et le cot. Dans le paragraphe 3.4 nous donnons une
description dtaille du PIC 18F2550 que nous avons utilis dans ce projet.
3.1.2.2
Stockage de donnes
La carte doit tre capable de stocker les donnes relatives ltat des postes dans une
mmoire morte accessible en lecture et en criture ainsi loprateur pourrait par la suite
rcuprer localement lhistorique des pannes des postes en cas de perte de communication
sur son ordinateur portable via une interface USB. Dans le paragraphe 3.5 nous donnons une
description dtaille du circuit 24C64.
3.1.2.3
Horodatage
La carte dacquisition est munie dun circuit horloge en temps rel qui compte les secondes,
les minutes, les heures, jours, mois et les annes. Ces informations permettent de prciser la
date et lheure du dfaut la source. Dans le paragraphe 3.6 nous donnons une description
dtaille du circuit dhorloge DS1307.
3.1.2.4
Accs local via une interface USB
La carte doit tre munie dune interface USB permettant la communication entre celle-ci et un
ordinateur via le bus USB ainsi loprateur pourrait rcuprer localement les dernires
informations relatives aux postes ou changer les paramtres de fonctionnement de la carte.
27

Promotion 2012
3.2 Les microcontrleurs

3.2.1 Gnralits
Un microcontrleur est une unit de traitement de linformation de type microprocesseur
contenant tous les composants dun systme informatique, savoir le microprocesseur, les
mmoires et les priphriques (ports, timers, convertisseurs). Chaque fabricant a sa ou ses
familles de microcontrleur. Une famille se caractrise par un noyau commun (le
microprocesseur, le jeu dinstruction).
3.2.2 Les avantages du microcontrleur
Lutilisation des microcontrleurs pour les circuits programmables plusieurs points forts. Il
suffit pour sen persuader, dexaminer la spectaculaire volution de loffre des fabricants de
circuits intgrs en ce domaine depuis quelques annes.
Tout dabord, un microcontrleur intgre dans un seul et mme botier ce qui, avant
ncessitait une dizaine dlments spars. Il rsulte donc une diminution vidente de
lencombrement du matriel et du circuit imprim.
Cette intgration a aussi comme consquence immdiate de simplifier le trac du
circuit imprim puisquil nest plus ncessaire de vhiculer des bus dadresses et de
donne dun composant un autre.
Laugmentation de la fiabilit du systme puisque, le nombre des composants
diminuant, le nombre des connexions composants/supports ou composants/circuits
imprim diminue.
Diminution de la consommation lectrique.
3.2.3 Contenu dun microcontrleur
Un circuit microcontrleur doit contenir dans un seul botier tous Les lments de bases Qui
sont donns dans la figure 7.
28

Promotion 2012
Figure 7: Structure interne dun microcontrleur
3.3 Les PICs

3.3.1 Structure dun PIC
Les PIC, au mme titre que les microprocesseurs, sont composs essentiellement de registres
ayant chacun une fonction bien dfinie. Les PIC possdent galement des priphriques
intgrs, tels qu'une mmoire EEPROM, un timer, des ports d'entres/ sorties ou bien encore
un convertisseur analogique/numrique. Selon le type de PIC utilis, on retrouvera en interne
un certain nombre de registres et priphriques possdant des caractristiques diffrentes.
Les diffrences de caractristiques selon le PIC utilis sont essentiellement :
La taille de la RAM interne ;
La taille de lEEPROM intgre ;
Le type de mmoire programme : FLASH, EPROM ou OTP et la taille de celle-ci.
Le nombre de timers intgrs ;
Le nombre et les caractristiques des convertisseurs analogiques/numriques intgrs
Les bus de communications disponibles (RS232,USB ,ETHERNET,)
Un systme watchdog
29

Promotion 2012
3.3.2 Structure minimale d'un PIC

La structure minimale d'un PIC est constitue des lments ci-dessous :
Une mmoire de programme qui contient le code binaire. Ce dernier correspond aux
instructions que doit excuter le microcontrleur. La capacit de cette mmoire est
variable selon les PIC
Une mmoire RAM qui sauvegarde temporairement les donnes. Sa capacit est aussi
variable selon les PIC
Une Unit Arithmtique et Logique (UAL ou ALU en anglais) qui est charge
d'effectuer toutes les oprations arithmtiques de base (addition, soustraction, etc.)
ainsi que les oprations logiques de base (ET, OU logique, etc.) sur les nombres entiers.
Des ports d'entres/sorties qui permettent au PIC de communiquer avec des
priphriques externes quils soient de type numrique ou analogique.
3.3.3 Familles des PICs
Figure 8 : Familles des PIC

La famille des PIC est subdivise en trois grandes familles (voir figure 8).
La famille Baseline (PIC 10 et 12): cette famille travaille avec des mots de12 bits,
elle possde un jeu dinstruction rduit (33 instructions).
30

Promotion 2012
La famille MID Range (PIC 16) : elle utilise des mots de 14 bits (dont font partie les
16F84 et 16F87X), avec un jeu dinstruction aussi rduit de 35 instructions
La famille High Performance (PIC 18 et 24) : cette puissante famille travaille avec
des mots de 16 bits et 75 instructions, elle comporte plus de 150 circuits allant de 18
100 broches, et de capacit de mmoire importante.
3.3.4 Choix de PIC
Le choix dun microcontrleur est primordial car cest de lui que dpendent en grande partie
les performances, la taille, la facilit dutilisation et le prix du montage. En fait ce choix est
impos dans le cahier de charge. Ce PIC doit ;
Comporter le maximum des circuits internes, avoir une capacit de mmoire trs importante,
un flash USB pour tablir la communication entre la carte et un ordinateur via le bus USB et
bien sur une consommation faible dnergie. Ce sont toutes ces caractristiques qui ont
conduit notre choix vers les PIC appartenant la famille High Performance de la srie 18. Ce
qui va nous permettre de rpondre toutes les contraintes imposes par le cahier des charges
Ainsi nous sommes intresss dans notre tude deux types de PIC le circuit 18F2550, et le
circuit 18F4550. Nous donnons dans le tableau ci-dessus les principales caractristiques de
ces deux PICs.
Tableau 1 : Caractristiques des PIC 18F2550 et 18F4550
31

Promotion 2012
La diffrence entre ces deux versions des PIC nexiste quau niveau du nombre des entres et
sorties, le nombre des canaux du convertisseur analogique-numrique CAN et la disponibilit
dautres circuits internes quon ne va pas les exploiter dans notre projet.
Le systme de tlsurveillance de la LYDEC contient des centaines des cartes dacquisition et
des dizaines des concentrateurs vu le nombre important des postes de distribution, donc nous
avons jou sur laspect conomique ; les entres-sorties du pic 18F2550 sont suffisantes, le
18F2550 est disponible dans le march avec un prix moins cher et une taille minimale (moins
dencombrement).
3.4 Prsentation du PIC18F2550

3.4.1 Description
Nous allons maintenant nous intresser la structure interne du PIC 18F2550, avec lequel
nous avons travaill.
Le 18F2550 est un microcontrleur de MICROCHIP qui fait partie intgrante de la famille des
High Range (18) dont la mmoire programme est de type flash (F) .Ce microcontrleur est
capable daccepter une frquence dhorloge maximale de 40Mhz.
Figure 9: Description de PIC de la srie 18F2550
32

Promotion 2012
3.4.2 Brochage du PIC 18F2550
Figure 10: Brochage de PIC18F2550

LA figure 10 dcrit le brochage du PIC 18F2550 qui possde 28 broches rparties comme
suivant :
24 broches constituent 3 ports, chaque port comporte 8 entres/sorties : PORTA,
PORTB et PORTC.
Une seule broche du PORTE RE3 .
Deux broches VSS sont relies la masse. En fait, en interne, ces pins sont
interconnects.
Une broche pour lalimentation VDD de PIC.
33

Promotion 2012
3.4.3 Architecture et circuits internes de PIC18F2550
Figure 11 : Architecture interne de PIC18F2550
Larchitecture de PIC 18F2550 contient plusieurs circuits internes, savoir essentiellement:
Les mmoires.
Les ports dentres/sorties.
Les Timers.
Les convertisseurs analogique/numrique
34

Promotion 2012
Le bus USB
Le port srie asynchrone EUSART
1. Les mmoires
La mmoire du 18F2550 est divise en 3 parties (voir tableau 2) :
1.1. La mmoire de programme FLASH :
Cest cette mmoire qui contiendra le programme une fois compil et transfr vers le PIC. Sa
capacit est 16 k mots de 16 bits, et elle est structure dans un seul bloc partant de ladresse 0
jusqu ladresse 07FFF.
1.2. La mmoire de donnes RAM:
La mmoire de donnes RAM est en relation avec le bus de donnes. Elle est volatile, les
informations contenues dans cette mmoire sont perdues en cas de coupure de lalimentation.
Cette mmoire a une taille de 2048 octets et elle est organise dans 8 Banques, chacune
contient 256 octets.
Le Banque 4 est utilise aussi comme une mmoire RAM tampon pour le module USB si ce
dernier est activ, sinon il est comme les autres Banques.
1.3. La mmoire de donnes EEPROM:
Elle est constitue de 256 octets, la particularit de cette mmoire est la possibilit de
sauvegarder les donnes qui lui seront confies mme en cas de coupure dalimentation, il est
noter que les temps daccs en lecture et criture de cette mmoire sont relativement
importants.
Tableau 2 : taille des mmoires de PIC 18F2550

2. Les ports dentres/sorties
Pour le PIC 182550, Quatre ports dE/S sont implments : les portes A, B, C et E. Le port A
comporte 7 E/S, les ports B et C comportent 8 E/S chacun, et le port E possde une seule
entre RE3. Un registre interne au PIC, nomm TRIS, permet de dfinir le sens de chaque
broche d'un port d'entres/sorties. En rgle gnrale, un bit positionn 0 dans le registre
35

Promotion 2012
TRIS donnera une configuration en sortie pour la broche concerne ; si ce bit est positionn
1 , ce sera une broche d'entre.
2.1. Particularit du port A
Tableau 3 : Broches et fonctions du port A
36

Promotion 2012
2.2. Particularit des ports B et C
Tableau 4 : Broches et fonctions des ports B et C

2.3. Particularit du port E
Pour le port E de PIC 18F2550, il existe une seule broche RE3/MCLR/Vpp :
RE3 : Entre/sortie logique, valid si MCLR gale 0.
MCLR : Entre externe de Reset
Vpp : Entre de dtection tension de programmation
37

Promotion 2012
3. Le Timer
Un timer est un registre interne au microcontrleur, celui-ci sincrmente au grs d'une
horloge. Ce registre peut servir par exemple pour raliser des temporisations, ou bien encore
pour faire du comptage (par l'intermdiaire d'une broche spcifique : RA4/TOKI). Le PIC
18F2550 possde 4 timers configurables par logiciel.
Timer0:
Le timer0 est un Timer 16 bits (comptage de 0000 FFFF) capable de fonctionner en 8 ou 16
bits. Les registres associs au timer0 sont:
TMROL: compteur du Timer0 (8 bits de poids faible).
TMROL: compteur du Timer0 (8 bits de poids fort).
T0CON: registre de configuration du Timer0.

Timer1:
Le Timer1 est capable de compter jusqu FFFF, il est compos dun compteur 16 bits
configurable en deux fois 8 bits. Parmi les registres associs au Timer1 on trouve :
TMR1L : compteur 8 bits de poids faible du Timer1
TMR1H : compteur 8 bits de poids fort du Timer1
T1CON : registre de configuration du Timer1

Timer2:
Le Timer2 est un Timer 8 bits associ un pr diviseur et un post-diviseur. Le registre T2CON

permet de configurer le Timer2 et TRM2 contenant la valeur courante du Timer2.
Time 3:
Ce Timer est un Timer 16 bits utilis en deux fois 8 bits. Il peut tre utilis comme Timer ou
bien comme compteur synchrone ou asynchrone.
4. Le convertisseur
Le CAN est un priphrique intgr destin mesurer une tension et la convertir en nombre
binaire qui pourra tre utilis par un programme. Le PIC 18F2550 travaille avec un
convertisseur analogique/numrique qui permet un chantillonnage sur 10 bits. Le signal
numrique peut donc prendre 1024 valeurs possibles. On sait que pour pouvoir numriser
une grandeur, nous devons connatre la valeur minimale quelle peut prendre, ainsi que sa
valeur maximale ; Vref+ et Vref-
38

Promotion 2012
5. Le bus USB
Figure 12 : Interface USB interne de PIC 18F2550

Linterface USB permet la communication entre le hte et le microcontrleur PIC. Les broches
D+ et D- du PIC permettent linterfaage avec le bus USB, les rsistances de pull-up internes
permettant la configuration des PIC en tant que priphrique basse ou haute vitesse. Un
rgulateur interne de 5V est galement implment, dans le cas dune alimentation 3.3V
externe, ce rgulateur devra tre dsactiv. Une mmoire RAM USB partage est alloue en
interne pour les changes entre le bus USB et lapplication via le SIE (voir figure 12).
6. Le port srie asynchrone EUSART
Cest un module ddi aux communications qui va permettre la gestion et le paramtrage de la
liaison srie entre le PIC et un autre systme. Cette fonction EUSART est compose de deux
modules qui pourront tre configurs en mode asynchrone (full duplex) ou en mode
synchrone (HALF DUPLEX) maitre ou esclave. Lorsque nous mettrons en uvre dans nos
ralisations un dialogue avec un PC via la RS232 (port srie), nous utilisons le mode full
duplex asynchrone.
Trois registres vont permettre le paramtrage de la liaison srie:
Le registre TXSTA pour la partie transmission.
Le registre RXSTA pour la partie rception.
39

Promotion 2012
Le registre BAUDCON pour la configuration de la vitesse de fonctionnement.
3.5 Le bus I2C

I2C (Inter Integrated Circuit), bus appele galement "interface deux fils". La liaison I2C est
une liaison srie de type bidirectionnelle "Half-duplex" sur laquelle on peut raccorder en
mme temps plusieurs lments qui rpondent au standard I2C, selon le principe d'un rseau
parallle. Sur ce rseau, un des lments est dsign comme matre et tous les autres sont
dsigns comme esclaves. L'criture ou la lecture de donnes sur un bus I2C s'effectue de
faon synchrone avec deux fils seulement s'appellent SDA et SCL:
SCL = Serial CLock = ligne d'horloge de synchronisation bidirectionnelle.
SDA = Serial DATA= ligne de donnes bidirectionnelle.
Le bus I2C est contrl par un matre gnralement un microcontrleur (voir figure 13). Il
possde un ou plusieurs esclaves, chaque esclave est identifi par une adresse unique (sur 7
bits ou parfois 10 bits)
Figure 13 : Exemple de rseau I2C
40

Promotion 2012
Exemple d'esclaves :
DS1307: horloge temps rel (Real Time Clock)

o
MAX517 / MAX 518 : convertisseur numrique analogique (DAC) de rsolution 8 bits

o
o
Adresse 7 bits (1 1 0 1 0 0 0)
Adresse 7 bits (0 1 0 1 1 A1 A0)

A1 et A0 correspondent aux niveaux logiques appliqus ces 2 entres
24xx64 : EEPROM srie 64 kbits

o
o
Adresse 7 bits (1 0 1 0 A2 A1 A0)

A2, A1 et A0 correspondent aux niveaux logiques appliqus ces 3 entres
3.5.1 La mmoire de stockage EEPROM

3.5.1.1
Description
Le 24C64 dont les caractristiques sont dcrites dans le tableau 5 est une mmoire morte
programmable et effaable lectriquement (EEPROM) .elle est utilis comme une mmoire de
stockage secondaires dans le cas de perte de donnes cause de coupure dalimentation.
LEEPROM 24C64 est utilise dans de nombreuses applications industrielles et commerciales
qui ncessitent une tension et une puissance faibles.
3.5.1.2
Caractristiques
Alimentation5V
Taille
8192*8 8192 mots de 8 bits
Protocole Protocole de transfert de donnes bidirectionnel

Tableau 5 : Caractristiques de lEEPROM 24C64
3.5.1.3
Brochage
Figure 14 : Brochage de lEEPROM 24C64
41

Promotion 2012
SCL (Serial Clock Line) : horloge de synchronisation bidirectionnelle.

La frquence de l'horloge (f SCL) est gnre par le maitre et prend trois valeurs typiques :
100 kHz (100 kilobits par seconde) : mode standard
400 kHz (400 kb/s): Fast mode
1 MHz (1 Mb/s): High-speed mode
SDA (Serial Data Line) : ligne de donnes bidirectionnelle. Les donnes transitent sur la ligne
SDA, au rythme impos par le matre (horloge SCL).
A0, A1, A2 : entres logiques spcifiant ladresse de lEEPROM, On peut donc connecter jusqu'
8 botiers 24C64 sur un bus.
WP (WRITE PROTECT) : ce bit li la masse permet la protection de lcriture lEEPROM.
Figure 15 : Architecture interne de lEEPROM 24C64

3.5.2 Schma de cblage de lEEPROM avec le PIC 18F2550
La figure 16 dcrit le schma de cblage du PIC 18F2550 (mode maitre) avec la mmoire
EEPROM 24C64 (mode esclave) via le bus I2C.
42

Promotion 2012
3.5.2.1
Schma
Figure16 : Schma de cblage de lEEPROM avec le PIC 18F2550

Il est possible de connecter plusieurs mmoires 24C64 sur un mme bus I2C et de les
diffrencier par leur adresse physique, qui est dfinie par l'tat logique donn aux broches A0,
A1 et A2 du composant. Ici il n'est fait usage que d'une seule mmoire sur le bus I2C et
l'adresse physique est spcifie $01 (broches A1 et A2 la masse).
Les deux rsistances R4 et R5 sont des rsistances de pull-up servent garder ltat haut des
lignes SCL et SDA au repos.
43

Promotion 2012
3.6 Horloge RTC DS1307

3.6.1 Description de lhorloge DS1307
Le circuit DS1307 est une horloge temps rel (Real Time Clock) bus de communication srie
i2C, ainsi qu'une RAM non volatile, qui fournit l'information temporelle (secondes, minutes,
heures, jours, dates, mois et annes). Le DS1307 travaille dans le mode standard (frquence
d'horloge f SCL de 100 kHz).
3.6.1.1
Brochage
Figure 17: Brochage du circuit DS1307
3.6.1.2
Description des broches
VCC: Alimentation principale +5V.

X1, X2 : Broches associs un quartz.
VBAT : Alimentation par pile de +3V.
GND: La masse.
SDA : ligne de donnes bidirectionnelles.
SCL : horloge de synchronisation.
SQW/OUT (Square Wave/Output Driver):Cest une sortie qui fournit un signal
logique de frquence 1 Hz, 4096 Hz, 8192 Hz ou 32768 Hz, selon la configuration
choisie dans le registre de contrle interne.
44

Promotion 2012
3.6.1.3
Architecture interne
Figure 18 : Architecture interne dhorloge DS1307

3.6.1.4
Adresses du RTC et la RAM
Figure 19 : Adresse RTC et RAM dhorloge DS1307

Les registres RTC et contrle sont situs dans des emplacements d'adresse 00h 07h.
Les registres de RAM sont situs dans des endroits adresse 08h 3Fh (voir figure 20).
45

Promotion 2012
3.6.1.5
Registres de lhorloge
Figure 20 : Registres de contrle et de configuration de lhorloge
Les informations du temps et de calendrier sont obtenues par la lecture des octets des
registres (registre de la seconde, la minute, lheure), le contenu de ces registres est de format
BCD. Le bit 7 du registre 0 est le bit de larrt de lhorloge.
46

Promotion 2012
3.6.2 Brochage de lhorloge DS1307 avec le PIC 18F2550

3.6.2.1
Schma
Figure 21 : Schma de cblage dhorloge DS1307 avec le PIC

La figure 21 dcrit le schma de cblage du circuit dhorloge DS1307 avec le microcontrleur
PIC 18F2550 via le bus I2C.
47

Promotion 2012
3.6.2.2
Description du schma
La communication dhorloge externe DS1307 (esclave) avec le PIC (matre) seffectue

aussi via le bus I2C travers les broches SDA et SCL, ladresse I2C (7 bits) du DS1307
est 1101000. Deux rsistances de pull-up sont places entre les lignes SDA et SCL et
l'alimentation pour la protection.
Les broches X1 et X2 sont associs un quartz d'horlogerie de frquence nominale
32,768 KHz.
On peut brancher une pile de sauvegarde entre la broche 3 (VBAT) et la masse pour
conserver la date et lheure en cas de coupure dalimentation principale. Si on ne veut
pas utiliser une pile de sauvegarde, la broche 3 doit tre relie la masse.
La sortie SQW/OUT est relie une rsistance de pull-up et la masse. Il est drain
ouvert ( lair), mais peut tre connect la broche RB0/INT de PIC en mode
interruption.
3.7 Interfaage USB entre un ordinateur PC et la carte dacquisition

3.7.1 Gnralit sur le bus USB
Nous avons opt pour ce type de communication srie afin de commander notre carte
dacquisition sans toucher lunit de contrle de la carte. En effet le bus USB permet la
communication entre le PIC et un terminal (ordinateur..) ainsi on peut modifier le programme,
effacer lancien programme et implmenter un autre nouveau, rcuprer lhistorique de
donnes et changer les paramtres de fonctionnement de la carte .Ainsi le contrle se fait
depuis notre ordinateur et sans toucher au matriel.
Figure 22 : Composition dun cble USB
48

Promotion 2012
La connectique USB se compose de 4 fils disposs dans une paire torsade afin de garantir une
meilleure immunit aux bruits. Un fils VBUS amne+5V dalimentation, un autre est pour la
masse et deux fils destins au transfert de donnes (D+ et D-) (voir figure 22).
Un priphrique USB donne une information sur sa vitesse de transfert selon le branchement
des broches D+ et D-, il travaille en pleine vitesse si une rsistance de rappel pull-up est
connecte D+ et en basse vitesse si elle est connecte D-.
Figure 23 : Paquet de transaction de lUSB

Chaque transaction USB est caractrise par quatre types de paquet :
SOF (Start of frame) : cest une trame de 11 bits
Token (En-tte): informe le priphrique USB que lhte veut lire, envoyer les
informations ou commencer les transferts.
Data (Optionnel): paquet de donne.
Acknowledge (Handshake): un paquet daccus de rception pour les transactions.
Il existe 4 modes de transfert sur le bus USB :
Transfert de contrle : utilis pour la configuration dun priphrique
Transfert par Interruption: utilis par les priphriques ayant peu de donnes
transmettre
Transfert par Bloc : qui permet le transfert de gros volume de donnes.
Transfert Isochrone : utilis par les priphriques pleine et haute vitesse.
La topologie est une topologie toile srie ou encore tiered star qui tolre jusqu' 5
niveaux de concentrateurs. La spcification limite le nombre de priphrique 127.
Le protocole USB est, comme tous les autres protocoles un protocole encapsulation. Le client
driver communique les demandes de transfert des applications via des IRP (I/O Packet). Puis,
lUSB driver traduit chaque transfert en une suite de transactions. Ensuite lUSB Host
Controller driver regroupe les transactions en trames et finalement lUSB Host Controller
traduit les transactions en paquets et enchane les trames.
49

Promotion 2012
3.7.2 Interfaage avec PIC via port USB
Figure 24 : Schma de connexion USB avec le PIC

3.8 La trame de donnes
Selon le cahier des charges, le poste de supervision doit rcuprer comme informations ;
ladresse source (numro du poste en panne), ladresse destination (numro du
concentrateur), les tats des postes (entres TOR), ainsi que les dates des pannes. Cest pour
cette raison que nous avons opt pour le format de la trame suivant:
Tableau 6 : Format de la trame de donnes

1. Synchronisation :
Cette squence va nous servir synchroniser entre le module acquisition et le module
concentrateur ainsi rcuprer la donne utile relative au poste.
2. Source :
Vu que La LYDEC dispose de 4000 postes, chaque poste doit tre identifi par un numro
unique le champ source est cod alors sur 2 octets fin didentifier tous les postes.
50

Promotion 2012
3. Destination
Chaque concentrateur peut grer environ 128 postes qui se trouvent dans son champ
daction, dou un octets est suffisant pour lidentification de tous les concentrateurs
4. Etat des ETOR
Les entres TOR permettent de localiser les tats des postes donns par les dtecteurs de
dfaut, chaque carte dacquisition contient 8 entres TOR
5. Date
Pour la date, on a fix un champ de 6 octets, un octet rserv pour la seconde, un autre pour la
minute, et un troisime pour lheure, les autres 3 octets sont utiliss successivement pour le
jour, le mois et lanne.
6. CRC
CRC veut dire (Cyclic Redundancy Code) ; Le calcul de CRC permet au rcepteur d'un message
de vrifier que les donnes transmises ne contiennent pas d'erreurs. Pour faire cela,
l'metteur du message calcule une valeur "Checksum" qui est fonction du contenu du
message, puis l'ajoute la fin du message. Le rcepteur fait le mme calcul, et contrle que le
"CheckSum" a la mme valeur que celui de l'metteur ainsi on vrifie bien lintgrit de la
donne.
51

Promotion 2012
Partie 2 : Etude logicielle

3.1 Organigramme de fonctionnement gnral du systme
Dbut
Initialisation
NON
Test dfaut
LED verte
OUI
LED rouge
Lecture de lhorloge
Formation de la trame
Stockage dans lEEPROM
Emission de la trame + CRC
Dtection de la synchronisation
Rception trame + CRC
Calcul CRC
Stockage de la donne
Routine RS232
Figure 25 : organigramme de fonctionnement du systme.de transmission dtat
52

Promotion 2012
Lorganigramme de la figure 25 dcrit le fonctionnement gnral de notre systme. Si le test

de dfaut localis par le dtecteur de panne est positif, une LED rouge sallume indiquant ltat
de ce poste, dans le cas chant une LED verte sallume. Si le dfaut est dtect on lit la date et
lheure depuis le circuit dhorloge temps rel DS1307 en suivant la procdure dcrite dans le
paragraphe
horodatage
avec
circuit
DS1307.
La dtection de dfaut est suivie par la formation dune trame de N bits contenant des
informations sur le poste en panne et essentiellement lidentifiant du poste, ltat de ce
dernier, lheure et la date du dfaut. Ces informations sont stockes par la suite dans une
mmoire EEPROM dont le but est de les rcuprer en cas de perte de communication (voir
paragraphe stockage de donnes). Ensuite en procdant par la mthode de calcul du champ
CRC (code correcteur derreur) dtaill dans le paragraphe contrle par CRC, on rajoute la
trame ce champ CRC calcul et la squence de synchronisation que nous avons choisie (voir
chapitre 5 partie logicielle). Ainsi on commence lmission de notre trame bit par bit (cette
mission est dcrite par lorganigramme mission de la trame de donnes).
A la rception, nous rcuprons la trame en dtectant la squence de synchronisation. Pour
sassurer de lintgrit de notre trame on applique lalgorithme dtaill dans le paragraphe
contrle par CRC au niveau rception. Dans le cas positive (reste de la division polynomiale de
la trame par le polynme gnrateur est gal zro), la donne est stocke puis envoye via la
routine RS232 vers le module GSM qui va lacheminer sous forme dun message au poste
superviseur.
53

Promotion 2012
3.2 Organigramme dmission de la trame de donnes

Dbut
Initialisation
Formation de la trame de N bits
Compteur=0
Envoie du premier bit MSB
Incrmentation compteur
Dcalage gauche de la trame
Compteur=N
Figure 26 : organigramme de lmission de la trame

Lorganigramme de la figure 26 reprsente la mthode que nous avons adopte pour
lmission de la trame de donnes de la carte dacquisition vers le concentrateur. Aprs
linitialisation du systme, on commence par la formation de la trame transmettre
constitue de 13 octets ( N=104) y compris le champ CRC, ensuite la mthode consiste
transmettre les N bits qui constituent la trame bit par bit : on transmet le premier bit suivi
dun dcalage gauche chaque fois dun bit , aprs on passe au deuxime bit et ainsi de suite
jusqu ce quon arrive transmettre tous les bits de la trame ; autrement le compteur passe
la valeur N. Le contrle de lintgrit de la trame est vrifi par un contrle du champ CRC.
54

Promotion 2012
3.3 Contrle par CRC

Dbut
Division de la trame par un polynme

gnrateur
Rcupration de CRC
Calcul trame + CRC

(Trame XOR polynme gnrateur de
degr N)
Emission trame + CRC
Rception trame
Division
(Trame reu / polynme gnrateur)
Reste
division=0
Dcalage trame de N-1 droite
Stockage trame
Figure 27 : Organigramme de contrle de la trame par CRC
55

Promotion 2012
Le calcul de champ CRC utilise le principe de la division polynomiale. Ainsi, on va diviser la

trame mise par un polynme gnrateur de degr N et donc rcuprer le CRC, la rception,
on divise la trame reue contenant le CRC par ce mme polynme gnrateur. Si le reste est
nul ceci veut dire que notre trame reue est correcte (voir figure 27).
3.4 Stockage de donnes
Figure 28 : Organigramme dcriture dans 24C64

La figure 28 dcrit la procdure de stockage de donnes dans lEEPROM 24C64, les tapes
ncessaires pour grer cette fonction sont :
56

Promotion 2012
Lancement d'un START:

L'utilisateur doit mettre le bit SEN (de SSPCON2) "1".
- Les broches SDA et SCL tant toutes les deux "1", le module fait passer la broche SDA de
"1" "0" ce qui gnre une condition de START.
- Le bit S (de SSPSTAT) passe "1" pour signaler le START.
- A la fin du START, le bit SEN est remis "0" par le hard.
- Ds que le flag SSPIF (de PIR1) passe "1" pour signaler la fin du START, on peut charger
le registre de transmission SSBUF avec l'octet transmettre. Ne pas oublier de remettre ce
flag "0" par le soft.
Transmission :
- Ds que le registre SSBUF est charg, le bit BF (de SSPSTAT) passe "1" pour signaler que
la transmission est en cours.
- Au 8eme coup de CLK, la transmission est termine et le bit BF repasse "0".
Acquittement :
- Quand l'esclave rpond lACK, le bit ACKSTAT passe "0".
- La fin de lACK est signale par le Flag SSPIF qui passe "1". On doit alors remettre ce flag
"0" par soft.
Lancement d'un STOP :
- L'utilisateur doit mettre le bit PEN (de SSPCON2) "1". Le module fait alors passer SDA
"0" puis force SCL "1". Quand SCL est "1" il fait passer SDA de "0" "1", ce qui gnre une
condition de STOP.
- Le bit P (de SSPSTAT) passe "1" pour signaler le STOP.
- A la fin du STOP, le bit PEN est remis "0" par le hard.
- Le flag SSPIF (de PIR1) passe "1" pour signaler la fin du STOP.
Rponse du matre l'esclave :
Il s'agit soit d'un ACK soit d'un NOACK :
- Positionner le bit ACKDT (de SSPCON2) en fonction de la rponse faire.
- Mettre le bit ACKEN (de SSPCON2) "1".
- La fin de transmission de lACK ou du non ACK est signale par le flag SSPIF qui passe "1".
Ne pas oublier de le remettre "0" par soft.
Rception d'un octet par le matre :
57

Promotion 2012
- Pour cela il faut mettre le module en rception en portant le bit RCEN "1".
- La fin de rception est signale par le passage "1" du flag SSPIF, que l'on remettra "0"
par soft.
- On peut alors lire l'octet reu dans SSBUF.
3.5 Horodatage
Ecriture sur DS1307
L'metteur est le matre et le rcepteur est l'esclave (DS1307). Le registre d'adresse 0x04 du
DS1307 contient la date (daprs le datasheet du DS1307).
Pour rgler le calendrier au 27 du mois par exemple, il faut crire la donne 0x27 (codage
BCD) dans le registre d'adresse 0x04 du DS1307.
Le bus I2C utilise le protocole suivant :
Figure 29 : Ecriture de la donne de lesclave DS1307

1)
2)
3)
4)
5)
6)
7)
8)
Pour initier le dialogue, le matre cre une condition Start

Le matre envoie l'adresse de l'esclave (1010100) suivi du bit 0 (bit Write)
L'esclave rpond (accus de rception : bit Acknowledge)
Le matre envoie l'adresse du registre (0x04) crire
L'esclave rpond (accus de rception : bit Acknowledge)
Le matre envoie la donne (0x27) crire
L'esclave crit la donne puis envoie un accus de rception (bit Acknowledge)
Le matre termine le dialogue avec une condition Stop
Le bus I2C est maintenant libre (SCL = 1, SDA = 1 : niveaux de repos).

Lecture sur DS1307
Dans ce cas L'metteur est l'esclave et le rcepteur est le matre.
Les registres d'adresses 0x00 0x06 du DS1307 contiennent respectivement les secondes,
minutes, heures, jours, dates, mois et annes (cf. datasheet du DS1307).
58

Promotion 2012
La figure 30, prsente la mthode comment lire, d'une seule traite, le contenu des registres
d'adresses 0x00 0x06 du DS1307 :
Figure 30 : Lecture de la donne de lesclave DS1307

1) Pour initier le dialogue, le matre cre une condition Start
2) Le matre envoie l'adresse de l'esclave (1010100) suivi du bit 0 (bit Write)
3) L'esclave rpond (accus de rception : bit Acknowledge)
4) Le matre envoie l'adresse du registre (0x00) lire
6) Le matre met une condition Repeated Start
7) Le matre envoie l'adresse de l'esclave (1010100) suivi du bit 1 (bit Read)
9) L'esclave envoie le contenu du registre d'adresse 0x00 au matre
10) Le matre rpond (accus de rception : bit Acknowledge)
11) L'esclave envoie le contenu du registre d'adresse 0x01 (automatiquement
incrment) au matre
13) L'esclave envoie le contenu du registre d'adresse 0x02 (automatiquement
incrment) au matre
21)L'esclave envoie le contenu du registre d'adresse 0x06 (automatiquement incrment)

au matre
22) Le matre rpond (accus de rception : bit Not Acknowledge)
23) Le matre termine le dialogue avec une condition Stop
Le contenu du registre d'adresse 0x00 du DS1307 est 0x06 (codage BCD : 06 secondes).
Le contenu du registre d'adresse 0x01 est 0x56 (c'est--dire 56 minutes).
Le contenu du registre d'adresse 0x02 est 0x09 (c'est--dire 09 heures).
Le contenu du registre d'adresse 0x03 est 0x03 (c'est--dire Mardi).
Le contenu du registre d'adresse 0x04 est 0x20 (c'est--dire 20me jour du mois).
Le contenu du registre d'adresse 0x05 est 0x05 (c'est--dire mois de mai).
Le contenu du registre d'adresse 0x06 est 0x08 (c'est--dire anne 2008).
Donc la date affiche est Mardi 20 mai 2008, 9 heures 56 minutes et 6 secondes.
59

Promotion 2012
3.6 Communication PIC-Hte via linterface USB

3.6.1 Le protocole HID
Les priphrique HID (Human Interface Device) permettent la communication entre lhomme
et la machine, on les retrouve sous la forme de clavier, souris, tablette graphique
Pour le cas de notre projet, on est amen crer un priphrique HID base de PIC, la
communication entre lordinateur et le PIC se fait travers le bus USB.
3.6.2 Les Routines HID
Pour tablir la communication entre le PIC et lhte via le bus USB, il faut prendre en
considration la partie Soft, lchange de donnes est grer par des programmes. On trouve
deux sortes de programme, un programme de description du protocole USB nomm
descripteur, et un autre pour grer la communication HID.
Avec le logiciel MikroC ddi la programmation des PIC en C, les routines qui assurent la
communication sont :
HID_Enable : pour valider la communication HID.

HID_Read : Recevoir une donne de lhte et la stocker dans la mmoire de lecture.
HID_Write : Envoyer une donne de la mmoire dcriture vers lhte.
HID_Disable : Dsactiver la communication.
60

Promotion 2012
Conclusion
Conclusion
Maintenant que nous avons dcrit les diffrents blocs constituant notre module
dacquisition dtat, le bus de connexion entre notre unit de traitement le PIC et
ces priphriques ainsi que le format de la trame et la procdure de lmission,
nous passons ltude et le choix de notre module radio qui va acheminer la
donne vers le module concentrateur.
61

Promotion 2012
CHAPITRE 4 : Module Emetteur-Rcepteur Radio

Dans ce prsent chapitre nous aborderons ltude et le choix du module radio
assurant la communication entre la carte dacquisition et le concentrateur ainsi
que lintrt de lexploitation du signal RSSI dans notre systme.
62

Promotion 2012
4.1
Choix du module metteur-rcepteur
Notre systme de transmission utilise une modulation FM la frquence europenne 169.4

alloue par lANRT sur une distance estime 1O Km et exige une communication
bidirectionnelle entre le module acquisition et celui du concentrateur, cest pour cette raison
que notre choix a t fait sur le module ENX1-169.44375 disponible dans le march.
Le module ENX1-169.44375 dont les principales caractristiques sont dcrites dans les
tableaux 8 et 9 est un metteur-rcepteur ayant une frquence de transposition de
(169.40625MHz 169.44375MHz),une bande de frquence suffisante de 12.5KHZ, une
puissance nominale faible de 100mW et avec un prix comptitif ce qui le rend idal pour les
applications faible puissance et a longue porte de transfert de donnes allant jusqua 10
Km.
4.2
Etude du module metteur-rcepteur radio
Figure 31 : Module radio ENX1-169.44375
Le module radio ENX1-169 .44375-3 (figure31) dont larchitecture interne est donne en
annexe B est un metteur-rcepteur double conversion, bande troite, utilis pour les
applications faible puissance et longue porte de transfert de donnes allant jusqu' 1O
km, parmi ces applications, on trouve:
Les enregistreurs de donnes
63

Promotion 2012
La tlmtrie industrielle et la tlcommande
Les systmes DGPS
Caractristiques techniques :
Tableau 7 : Caractristique technique du transceiverENX1
Ce module metteur-rcepteur se compose de douze PIN rparties comme suit:

PIN
Nom
Fonction
VCC
Alimentation 5V
TXRX
TXD
Entre donne numrique Rin=100K
4, 6, 9, 10,12
0V
La masse
RSSI
RSSI
AF
Sortie analogique
RXD
Sortie donne numrique
11
RF in/out
Reli lAntenne
TXRX=Etat haut
TXRX=Etat low
TX active
RX active
Tableau 8 : Fonctions des broches du transceiverENX1
Le choix du mode metteur ou rcepteur est command par ltat du PIN (TXRX) et se fait comme
suit:
TXRX : Etat haut
TXRX : Etat bas (0V)
(5V)
mode rcepteur
mode metteur
N.B : il ne faut pas laisser la broche TXRX en air.
64

Promotion 2012
Figure 32 : Brochage du module radio ENX1
4.3
Indicateur intensit du signal reue (RSSI)
La sortie "RSSI" dlivre une tension analogique dont la valeur permet d'avoir une indication
sur le niveau de rception (force du signal reue).
Cette sortie pourra avantageusement tre mise profit pour pouvoir par exemple effectuer
des tests de rception ou de positionnement d'antenne ou raliser un dispositif de dtection
de porteuse permettant d'amliorer le fonctionnement et les performances de lapplication.
Figure 33 : Signal Indicateur niveau de rception RSSI
65

Promotion 2012
La sortie RSSI dlivre une plage de puissance qui varie de 0.6V 1.8V (voir figure 33).
Si la valeur indique par le signal RSSI est gale 0.6v cest quil ny a pas de signal reu.
4.4
Intrt de lexploitation du signal RSSI
Exprimentation:
Ltude du module radio choisi ENX1 a montr que le rcepteur fournis toujours un signal non
dterministe sa sortie mme en absence de signal dmission.
Ce signal est illustr comme suit :
Pendant que lmetteur transmet des donnes, on obtient la sortie du rcepteur un signal
dterministe qui reprsente les donnes reues, cependant le signal non dterministe est
toujours prsent (voir figure).
Signal binaire utile transmettre ayant un dbit D < 3kbps :
Trame la rception:
66

Promotion 2012
Figure 34 : trame la rception
Avant denvoyer la donne et si le rcepteur est valid (TXRX=Etat haut) celui-ci fourni un
signal non dterministe qui pose un problme de synchronisation au niveau de la lecture des
donnes utiles par le module concentrateur.
Suite des mesures exprimentales que nous avons ralises. Nous avons constat que le
signal RSSI dans le cas dune transmission avoisine dpasse la valeur 1.6V do lide de
lexploitation du RSSI qui va nous renseigner sur le niveau de rception.
Ceci va nous permettre denclencher le systme de rception radio au moment opportun.
Principe dexploitation du signal RSSI :
Figure 35 : principe de lexploitation du signal RSSI
67

Promotion 2012
Le signal RSSI est inject lentre du convertisseur analogique numrique (CAN) intgr
dans le pic (voir la figure 35).
Le CAN a pour rle la transformation de la valeur analogique dlivr par le RSSI en une valeur
numrique et par la suite la comparer avec un seuil bien choisi qui dpend du force du signal
lors dune transmission de donnes. Ainsi si la valeur calcule est suprieure au seuil on
compte la dure du retard mis en jeu par le module et on valide le rcepteur pour quil
dtecte la donne dsire sinon le rcepteur est toujours en mode dsactive et en attente de
donne.
Lorganigramme de la figure 36 dcrit le principe dexploitation du signal RSSI.
Organigramme:
Initialisation du CAN
Utilisation du CAN
ADCON0
Attente
- Horloge
- Choix de lentre
analogique
- Mise en service du CAN
ADCON1
- Choix de V ref+ et Vref
- Choix de registre du rsultat
tempsdacquisition
Lancement de la conversion
G0/DONE=0
Lire le rsultat
Fin initialisation
FIN Dcalage trame de N-1 droite
Figure 36: Organigrammes de fonctionnement du CAN interne de PIC
68

Promotion 2012
Notons que la valeur de la tension de rfrence peut tre ajuste par lutilisateur en agissant
sur un potentiomtre. Ceci permet de rgler la sensibilit du module de rception en fonction
de la puissance du signal radio capte et par consquent optimiser la qualit de la rception.
Pour le programme du CAN voir annexe E.
4.5
Description de lantenne utilise :
L'antenne est un lment fondamental dans un systme radiolectrique, et ses

caractristiques de rendement, gain, diagramme de rayonnement influencent directement les
performances
de
qualit
et
de
porte
du
systme.
Le choix et le positionnement des antennes dmission et de rception et le facteur le plus

important dans la dtermination des performances du systme radio.
Antenne quart donde :
Ce modle qui est reprsente par la figure 34 possde les caractristiques suivantes :
Figure 37 : Antenne quart donde
- Corps gain en plastique.

- Longueur: 173 mm
- Diamtre: 15 mm
- Sortie sur connecteur BNC mle
- Type omnidirectionnel (1/4 d'onde).
69

Promotion 2012
- Frquence centrale: 169 MHz.

- VSWR: 1.5 1.
- Impdance: 50 ohms.
La tige est relie lextrmit du module radio ENX1 (PIN RF in/out) ,la distance entre le bout
de lantenne et lextrmit du module est de 421mm y compris toute dispositif
dinterconnexion
entre
ces
deux
fils,
).
Une amlioration significative des performances peut tre obtenue si le fouet est utilis en
conjonction avec un mtal plan de masse. Ce dernier peut tre simul laide de 3 ou 4 quarts
donde radiale quidistante autour de la base du fouet et inclins par 30 40 de
lhorizontale.
70

Promotion 2012
Conclusion
Aprs avoir dcrire le module radio utilis dans notre systme, nous passerons
la partie concentrateur o nous allons aborder le problme de la
synchronisation entre lmetteur et le rcepteur.
71

Promotion 2012
CHAPITRE 5 : Etude et conception du Module Concentrateur
Dans ce chapitre nous allons dcrire larchitecture du module concentrateur,

nous montrerons aussi comment nous avons procder pour assurer la
synchronisation entre ce concentrateur et le module acquisition afin de
rcuprer notre trame.
72

Promotion 2012
Partie I : Etude matrielle
5.1
Conception du module concentrateur
5.1.1 Structure
Le module concentrateur radio indiqu dans la figure 38 est compos de deux blocs
principaux : le premier est un module dacquisition radio ayant la mme architecture que le
module acquisition, le deuxime module est compos dune interface pour le module GSM.
Figure 38 : Schma de conception du concentrateur
5.1.2 Fonctionnement
Aprs avoir reu les diffrentes trames en provenance des cartes dacquisition et qui
dcrivent les tats des postes en panne via le module radio le concentrateur pour rle la
rcolte de ces donnes ,leur transforation en des messages textes SMS qui vont tre ensuite
envoys via le rseau GSM laide du module GSM vers le poste superviseur. la liaison entre le
module acquisition et linterface GSM est une liaison srie RS-232 et la communication entre
ce dernier et le terminal de supervision se traduit par les commandes AT quon dfinira par la
suite.
70

Promotion 2012
5.2
tude du module GSM/GPRS MC45
Il existe dans le commerce plusieurs types de module GSM usage industriel. Parmi ceux, on
trouve le module siemens MC45 et le module GM862.Aprs avoir ralis une tude
comparative, notre choix sest fix sur le module MC45 dont les caractristiques concident le
mieux avec notre besoin savoir un cot plus rduit ,une plus grande facilit de manipulation
et une plus grande disponibilit dans le march.
Siemens MC45 est un module GSM/GPRS qui fonctionne sur trois bande de frquences GSM
900MHz, 1800MHz et 1900MHz. Le MC45 nous permet la transmission et la rception de
donnes numriques en utilisant aussi bien la norme du rseau GSM et la norme GPRS.
Larchitecture interne ainsi que les caractristiques techniques du module MC45 sont dcrites
dans lannexe C.
5.3
Interfaage entre le module acquisition et le module MC45
Elle sagit dune interface qui sert adapter les signaux acquis ou mis par le port srie du
microcontrleur lentre RS232 du module MC45 comme indique la figure 39.
Figure 39 : Interfaage MC45
Pour notre projet,nous avons utilis un connecteur de type DB9 relatif la norme RS232 pour
la La liaison RS232 entre le port srie du concentrateur et le module MC45 (Figure 40).
La liaison RS232 est une liaison srie asynchrone qui permet de transmettre des informations
sans avoir transmettre l'horloge de synchronisation. Elle utilise des tensions de
fonctionnement non compatibles avec la logique 5V car elle fonctionne sur les niveaux +12V
ou -12V.
71

Promotion 2012
Figure 40 : Cble RS232
Le module MC45 ne peut quenvoyer ou recevoir des donnes codes entre 0 et 5V du fait de
lalimentation du pic et des diffrents composants qui lentourent. Or, comme nous lavons
remarqu la liaison RS232 utilise un codage sur les niveaux +12 et 12V. Il faut donc insrer
un composant nomm MAX232 en amont du connecteur DB9 afin de convertir les signaux en
0-5V.
Prsentation du MAX232
Le MAX232 (Figure 41) est un circuit intgr cr par le constructeur MAXIM. Il se prsente sous la
forme dun botier DIL 16 )2* 8 broches( et salimente sous une simple alimentation 5V.
La figure 39 prsente la structure interne et externe ainsi que le brochage du circuit MAX 232.
Figure 41 : Structure interne et externe de MAX 232
72

Promotion 2012
Le MAX232 possde deux entres TTL/CMOS ainsi que 2 entres RS232 avec leurs sorties
correspondantes. Dans notre projet, une seule entre de chaque, nous a t utile car une seule
liaison est ncessaire.
La Figure 42 prsente le schma de cablage entre le MAX 232 et le port DB9.
Figure 42 : Schma de cblage entre le MAX 232 et le port DB9
5.4 Communication entre le module acquisition et le module GSM/GPRS :

les commandes AT
5.4.1
Introduction
Dans la version actuelle de notre concentrateur,nous utilisons le rsaeu GSM pour acheminer
des SMS vers le superviseur .Il existe deux mthodes denvoie et de rception des SMS (Short
Message Service). Soit en utilisant le mode texte, soit en utilisant le mode PDU (Protocol
Description Unit). Dans notre projet nous avons choisi le premier mode du fait quil est plus
simple utiliser. Le mode texte se base sur les commandes AT quon peut utiliser pour lire
,envoyer et recevoir des SMS en mode texte.
Le module GSM nous permet la transmission des SMS en utilisant la norme du rseau GSM.Ces
donnes sont achemines travers un port srie du PIC en utilisant les commades AT.
Le jeu de commandes AT se compose de commandes simples prfixes par AT (toujours
prsent pour commencer une ligne de commande). En gnral, ces deux lettres sont utilises
pour synchroniser le modem la bonne vitesse. Il est donc recommand de les taper avec la
73

Promotion 2012
mme casse. Les commandes agissent sur des registres internes qui sont manipulables
directement. Il est souvent possible de sauvegarder la configuration dans une mmoire
interne non volatile. En gnral, les fabricants fournissent avec le modem de la documentation
suffisante pour le paramtrage.
Nous donnons dans le tableau 9 , les principales commandes AT que nous avons utilises dans
notre projet.
5.4.2 Commandes ddies au service SMS
AT+CSMS
Slection du service de messagerie
AT+CPMS
Slection de ta zone mmoire pour le stockage

des SMS
AT+CMGF
Slection du format du SMS (PDU ou TEXT)
AT+CSCA
Dfinition de ladresse du centre de messagerie
AT+CSDH
Affiche en mode TEXT le paramtrage des SMS
AT+CSAS
Sauvegarde du paramtrage
AT+CRES
Restauration du paramtrage par dfaut
AT+CNMI
Indication concernant un nouveau SMS
74

Promotion 2012

AT+CMGL
Liste les SMS stocks en mmoire
AT+CMGR
Lecture dun SMS
AT+CMGS
Envoie un SMS
AT+CMSS
Envoie dun SMS stock en mmoire
AT+CMGW
criture dun SMS.
AT+CMGD
Efface un SMS
Tableau 9 : Commande AT ddies service SMS
Partie II : Etude logicielle

Lorganigramme de la Figure 41 dcrit la procdure suivie pour la rception de donnes en
provenance du module acquisition ainsi que la technique que nous avons procd pour la
synchronisation entre le concentrateur et le module acquisition.
Organigramme de rception
75

Promotion 2012
Initialisation
LED VERTE allume
Rception dun bit
Compteur ++
Compteur = 16
Corrlation avec la
squence de synchro
Dcalage dun bit
Rception nouveau
bit
MAX de
corrlation N
= 16
LED ROUGE allume
LED VERTE teinte
Stockage donne dans
une mmoire tampon
Calcul CRC
Stockage
dans
= 16
lEEPROM
Routine RS-232
Figure 43 : Organigramme de rception
76

Promotion 2012
le problme majeur qui se pose cest le fait de synchroniser entre lmetteur et le rcepteur,
c'est--dire quel moment je peux commencer lire mes donnes sachant que le rcepteur
travaille en continu et peut recevoir dautres donnes inutiles comme nous avons dcrit dans
le chapitre III paragraphe 4.4. Cest quoi alors la synchronisation ? Et comment procdonsnous rsoudre ce genre de problme dans les communications radio ?
La synchronisation d'horloges est un mcanisme permettant deux systmes distincts d'tre
synchroniss, c'est--dire d'avoir une diffrence entre leurs temps subjectifs la plus faible
possible
Dans notre cas on se servira dune squence de synchronisation pour se placer au dbut de
notre trame. En effet on mettra en en-tte de chaque trame envoye la dite squence et en
rception on fera des corrlations entre la mme squence et les donnes reues jusqu
tomber sur notre squence. Ainsi on saura que lon est au dbut de notre trame.
La squence de synchronisation doit tre unique et avoir un facteur dauto corrlation lev.
La corrlation se fait bit par bit de la trame reu jusqu' ce quon tombe sur le MAX de
corrlations qui depend de la squence de synchronisation et cest au del de ce MAX quon
commence stocker notre donne utile.
Nous avons opt pour une squence de synchronisation constitue des 1 et -1 et qui est code
sur 2 octets. Notre squence et la suivante :
{1 1 1 1 1 1-1-1,1-1 1-1 1 -1 -1 1}
Le MAX de correlation :
A la rception si on tombe sur une squence de bits qui concide avec la sequence de
synchronisation que nous avons choisi, le MAX de correlation est unique et gale 16 :
77

Promotion 2012
la rception de la trame de donnes se fait bit par bit ; dans un premier lieu on reoit les 16
premiers bits c'est--dire une squence de bits ayant la mme longueur que notre squence
de synchronisation dfinie sur 2 octets, par la suite on applique la mthode de la dtection de
synchronisation qui consiste faire une corrlation entre les 16 bits capts et notre squence
de synchronisation. Ainsi si on tombe sur le MAX N de la corrlation on commence stocker la
donne utile partir du bit suivant reu. Dans le cas chant on fait un dcalage dun bit des
16 bits reus ,on reoit le bit suivant et on refait notre calcul de corrlation et ainsi de suite
jusqu' ce quon tombe sur notre MAX de corrlation N.
Aprs avoir synchronis et stock la trame dans une mmoire tampon, pour sassurer que ces
donnes sont conformes celles qui ont t envoyes on applique la vrification du code de
redondance cyclique notre trame qui est compose dun champ de donnes qui constitue la
donne utile plus un champ CRC .
Lalgorithme quil faut appliquer cette trame la rception (contenant le CRC) est le suivant :
Faire la division (trame reu/polynome gnrateur).
Si le reste est nul alors la trame est correcte.
Si le reste nest pas nul il faut retransfrer la trame.
78

Promotion 2012
la partie logicielle du chapitre 3 dcrit lalgorithme de base qui renvoi la trame dorigine suivie
de son CRC et lalgorithme quil faut appliquer la trame reue (contenant le CRC).
Si le test de vrification du champ CRC est positif la trame dorigine (sans CRC) est stocke
dans une mmoire EEPROM afin que loprateur puisse rcuprer ces donnes en cas de perte
de communication radio. La procdure de stockage est la mme que nous avons voqu dans
le chapitre 3 Etude logicielle.
Maintenent que nous avons extrait la donne utile contenant ltat du poste,lheure et la date
du dfaut. La donne est achemine via la liaison srie RS-232 vers le module GSM/GPRS
MC45 qui va la transformer en un MSG/ SMS et par suite lenvoyer au poste superviseur via le
rseau GSM.
79

Promotion 2012
Conclusion
Aprs avoir tudi tous les modules constituant notre plateforme de supervision
y compris le module dacquisition, le module radio et le module concentrateur,
passons maintenant la ralisation physique et le test de notre systme.
80

Promotion 2012
CHAPITRE 6 : Ralisation de la carte dacquisition et du

concentrateur
Dans ce chapitre nous allons dcrire les outils logiciels que nous avons utilis
pour la simulation de notre systme de supervision ainsi que la plateforme
easypic7 que nous avons utilis pour le test avant la ralisation pratique du
systme.
81

Promotion 2012
CHAPITRE 6 : Ralisation de la carte dacquisition et du concentrateur
6.1
Simulation
Bien videmment, avant de passer la ralisation physique des cartes ou faire des tests sur
des platines de dveloppement il est indispensable de simuler le systme dans un
environnement qui prsente des conditions parfaites pour le bon fonctionnement du systme
(absence de bruit ), pour ce faire on a opt pour lenvironnement PROTEUS qui est
galement compos de deux outils principaux :
ISIS : pour la saisie des schmas et la simulation.
ARES : pour le routage et la conception des circuits imprims.
Figure 44 : Interface du Logiciel PROTEUS
6.1.1 Prsentation de ISIS

ISIS (Figure 44) est un logiciel professionnel, utilis dans l'lectronique pour simuler des
circuits et crer des typons. Il est galement capable de simuler le fonctionnement du PIC avec
des multiples priphriques.
Lutilisation du logiciel ISIS permet de mieux visualiser le bon fonctionnement du systme
ainsi que davoir une ide claire sur la partie matrielle et la conception des circuits imprims.
Il nous permet de limiter les essais rels.
82

Promotion 2012
6.1.2 Prsentation de ARES

Cest un logiciel permettant le routage des cartes lectroniques en mode automatique ou
manuel. Il est possible dutiliser ARES sans avoir cr au pralable un schma dans ISIS, cette
fonctionnalit permet de raliser des circuits de faible complexit en plaant les composants
et en traant les pistes directement sur ARES. Une fois les connections tablies, il est possible
deffectuer un routage automatique des pistes.
Dans ce logiciel vous pouvez galement crer de nouveaux boitiers et les placer dans une
bibliothque.
6.2
Environnement de programmation
6.2.1 Introduction
La programmation des PIC se fait par le langage assembleur qui est un langage de bas niveau
qui reprsente le langage machine sous une forme lisible par un humain. Les combinaisons de
bits du langage machine sont reprsentes par des symboles dits mnmoniques (du grec
Mnmonikos, relatif la mmoire), c'est--dire faciles retenir. Le programme assembleur
convertit ces mnmoniques en langage machine en vue de crer par exemple un fichier
excutable. Le dveloppement des environnements de programmation, nous a permis de voir
naitre de nouveaux compilateurs qui permettent de programmer avec les langages haut
niveau tels que le C, PASCAL, BASIC etc.Ces environnements comportent aussi des
bibliothques qui permettent de faciliter le Dveloppement. Il existe plusieurs outils de
dveloppement, les uns sont gratuits, les autres sont payants.
Dans notre recherche de l'outil que nous allons utiliser pour programmer notre PIC, nous
avons opts pour le langage C. Cest un langage facile utilis dans diffrents systmes et
domaines de dveloppement, ce qui nous permettra une volution future, d'autre part le
langage C est l'un des langages les plus puissants.
6.2.2 Avantages du C
Pour de la programmation de base, le C est intressant. Il permet rapidement, sans gros effort,
de dvelopper des programmes fonctionnels. Il permet aussi de s'affranchir de connaissances
complexes sur l'architecture des PIC. Il a l'avantage de grer facilement les boucles, les choix,
ainsi que l'affichage.
83

Promotion 2012
6.2.3 Inconvnients du C
Le C n'est pas le langage naturel du microcontrleur. Il permet de programmer plus
intuitivement. Les logiciels de programmation en C transforment alors les lignes en C en
lignes assembleurs directement comprhensibles par le microcontrleur. Pour programmer
efficacement, il est souvent ncessaire d'aller voir le code assembleur, il est donc conseill
d'avoir des bases solides en assembleur.
Nous avons choisis d'utiliser l'environnement de dveloppement MikroC de Mikroelektronika.
6.2.4 Prsentation du MikroC
Le MikroC (Figure 45) est un compilateur pour PIC Conu par la socit Mikroelektronika
, le compilateur C nouvelle gnration "MikroC" pour microcontrleurs PIC bnficie d'une
prise en main trs facile. Il Comporte plusieurs outils intgrs (mode simulateur, terminal de
communication, gestionnaire 7 segments, analyseur statistique, correcteur d'erreur,
explorateur de code...) ; Il a une capacit pouvoir grer la plupart des priphriques
rencontrs dans l'industrie (Bus I2C, 1Wire, SPI, RS485, Bus CAN, cartes compact Flash,
signaux PWM, afficheurs LCD et 7 segments...); de ce fait il est un des outils de dveloppement
incontournable et puissant. Il est conu pour fournir les solutions les plus faciles que possibles
pour des applications se dveloppant pour les systmes microcontrleur. Il contient un large
ensemble de bibliothques de matriel, de composant et la documentation complte.
Figure 45 : Logiciel de programmation MICRO C
84

Promotion 2012
Programmation du PIC en Micro C :

Premire tape : ouvrir un nouveau projet
Deuxime tape : Remplissage de la boite de dialogue en spcifiant le nom,

lemplacement du projet ainsi que la famille de PIC dsire et lhorloge du PIC
85

Promotion 2012
Troisime tape: crire le programme sur lditeur de code
Quatrime tape : compilation
S'il y a des erreurs, on vous lannoncera dans la fentre derreur .Si aucune erreur n'est
produite, la fentre des erreurs nous en informe.
Si aucune erreur nest produite, deux autres fichiers se craient lun en extension .ASM en
assembleur et un autre cod en hexa en extension .Hex
86

Promotion 2012
6.3
Easypic7
Avant la ralisation de notre propre systme de tlsurveillance, il serait mieux deffectuer les
tests sur une plateforme industrielle trs performante permettant tout moment de modifier,
charger ou vrifier le fonctionnement des programmes dans le PIC, cette technique va nous
faciliter le travail puisquon ne va pas dplacer chaque fois le PIC vers un programmateur.
Cest pour cette raison nous avons opt pour la plateforme EASYPIC.
6.3.1 Prsentation
Figure 46 : La plateforme de dveloppement EasyPIC7
LEasypic7 reprsente dans la figure 46 est une platine de dveloppement pour

microcontrleurs PIC conu et fabriqu par la socit Mikroelektronika dot du meilleur
rapport qualit / prix du march.
Cette platine pouvant tre aliment depuis un PC ou une source externe elle dispose de 8
supports capables
de
recevoir
des
microcontrleurs PIC au
format 8, 14, 18,20, 28 ou 40 broches.

La platine intgre une multitude de priphriques facilitant l'tude et le dveloppement:
LEDs, boutons poussoirs, liaison RS232, connecteurs USB (pour les PIC capables de grer ce
87

Promotion 2012
type de communication), ports d'extension, emplacement pour afficheurs et capteurs de

temprature optionnels, etc... (Voir la Figure 47).
La platine "EasyPIC7" est ce jour capable de grer prs de 250 PIC diffrents de famille 10F,
12F, 16F et 18F avec presque tous les compilateurs mikroelektronika.
Figure 47 : Les priphriques existant dans EasyPIC7
Programmateur USB
Figure 48 : Programmateur mikroProg
La platine "EasyPIC7" intgre un puissant programmateur (Figure 48) connexion USB

(MikroProg Suite) qui permettra de tlcharger nos programmes (dvelopps en n'importe
88

Promotion 2012
quel compilateur pour PIC) depuis le PC dans le microcontrleur que nous aurons insr dans
un des supports.
La programmation se fait sans Bootloader, il suffit de placer un PIC "standard" sur la platine
et procder immdiatement sa programmation.
Dbugger
Le programmateur USB intgr la platine fait galement office de dbugger ce qui nous
permet de dvelopper Nos application en utilisant des points darrt dans les programmes ou
en excutant ces derniers en mode pas pas fin de pouvoir vrifier ltat de nos registres et
variables sur lcran de notre PC.
6.3.2 Implmentation sur easypic7
Pour tester un programme sur la platine easypic7 il suffit de transfrer le fichier .Hex du
programme aprs compilation depuis le compilateur du pic MikroC install sur le PC vers la
platine via la liaison USB gr par le programmateur MikroProg Suite intgr dans la carte.
Tlcharger le fichier dextension .Hex en cliquant sur le bouton Load et en spcifiant le

chemin du fichier.
89

Promotion 2012
Aprs avoir tlcharg le fichier .Hex en cliquant sur le bouton write le programme est
transfr depuis le PC au pic dans la platine easypic7 via la liaison USB qui connecte la carte
au PC.
Excution du programme :
Maintenant que notre programme est transfr dans le PIC insr dans un support de la
platine esaypic7 on peut commencer tester le bon fonctionnement du programme en
vrifiant si ce qui indique le test sur leasypic7 est compatible celui dcrit dans notre
programme.
Pour tester un programme ; dabord on lance le debugger en cliquant sur Start debugger dans
le Menu Run, aprs une fentre qui saffiche dans le mme menu indiquant la mthode quavec
on peut excuter notre code.
90

Promotion 2012
6.4
Test de lmission et la rception sur la plateforme easypic7
Ce test, que nous avons effectu, consiste envoyer une trame cod sur N bits via une liaison
radio. Pour ce faire Nous avons utilis deux plateformes easypic7 la premire joue le rle de
lmetteur (Figure 49) et la deuxime celui du rcepteur (Figure 50) o on a insr notre
PIC18F2550 dans les deux platines. Le matriel utilis dans les tests est le suivant :
Un module radio metteur ENX1, et un autre rcepteur ENR1 ayant comme frquence
standard 169,4 MHz.
Une antenne dmission connecte au module ENX1, une autre de rception connecte
au module ENR1, la frquence standard des deux antennes vaut 169,4 MHz.
Un analyseur logique pour visualiser les donnes
Aprs avoir vrifi le brochage et linterconnexion entre les modules radio et le PIC insr
dans la carte ainsi que la compatibilit de lhorloge interne des deux cartes, on a fix une
horloge de 20 MHz et on a lanc les deux programmes dmission et rception partir de
lenvironnement MikroC install dans un PC qui est connect la carte par cble USB et en
suivant les tapes dcrites dans le paragraphe prcdent.
La trame envoye est code sur 13 octets dont 2 octets constituent la donne utile quon veut
extraire et la dure dun bit est fix 10 ms.
La squence de synchronisation est sur 2 octets et forme dune succession de 1 et -1
seq_synchro [16]= {1 1 1 1 1 1-1-1,1-1 1-1 1 -1 -1 1}
Le format de la trame est comme suit :
Trame [13]= {10101010, 11100010, 11110000, 11001001, 111111-1-1, 1-11-11-1-11,
10100010, 10101010, 10101010, 10101010, 10101010, 10101010,10101010}
91

Promotion 2012
Figure 49 : Module metteur
Figure 50 : Module rcepteur
92

Promotion 2012
Visualisation sur lanalyseur de spectre

La figure 51 ci-dessous nous montre la trame mise depuis lmetteur et celle reue par le
module rcepteur on voit bien que les deux trames se concident.
Figure 51: Trame mise et reu
La Figure 52 nous montre la trame extraite aprs lopration de corrlation, il sagit bien de
notre donne utile code sur 2 octets 1 1 1 1 0 0 0 0 1 1 0 0 1 0 0 1
Figure 52 : Donne utile extraite
Les programmes mission et rception sont dtaills dans lannexe D.
93

Promotion 2012
6.5
Ralisation de la carte dacquisition et concentrateur
Schma sur ISIS
Figure 53 : Schma de la carte sur ISIS
Bien que les deux cartes aient la mme architecture matrielle, au niveau de la carte
concentrateur on a la prsence du circuit MAX 232 un connecteur DB9 qui va servir pour la
liaison srie RS-232. On a essay de schmatiser les deux modules (metteur et rcepteur)
dans un seul schma simple et reparti en blocs qui sont :
94

Promotion 2012
Au milieu du schma, nous retrouvons notre unit principale de traitement PIC

18F2550, celui-ci est cadenc par un quartz 20 MHZ, et est reli au bus USB dont
lobjectif est de commander le PIC depuis un terminal (Ordinateur ) via un PORT USB
de type B femelle.
La carte est pourvue de huit entres TOR pour relever ltat du poste. Et de deux
entres analogiques : une pour la conversion du signal RSSI et lautre relie au plus de
la pile indiquant la valeur de la tension de celle-ci.
Un bloc module radio ENX1 (metteur-rcepteur) assurant la communication radio

entre le module dacquisition et le concentrateur.
Un bloc nomm RS-232 constitu du circuit MAX 232 dont le rle est de convertir les
signaux TTL/CMOS reli un connecteur type DB9 male. Ici on remarque que juste
deux entres TTL/CMOS et deux entres RS-232 avec leur sorties correspondantes
nous sont utiles car une seule liaison est suffisante.
Une EEPROM 24C64 pour le stockage des donnes et leur rcupration en cas perte de
communication et un circuit dhorloge temps rel Dallas DS1307 pour lhorodatage des
donnes les deux circuits sont relis au pic via le bus I2C.
Un bloc assurant lalimentation de notre carte contenant une alimentation stabilise

5V et une pile de secours en lithium rechargeable en cas de perte dalimentation.
Notre carte ne prsente pas beaucoup de composants, et par suite le routage sous le logiciel
PROTEUS (ISIS et ARES) est trs simple et peut tre ralis en simple face.
95

Promotion 2012
Le typon:
Figure 54 : schma de routage sur ARES
Figure 55 : Schma de la carte en 3D
96

Promotion 2012
6.6
tude conomique
Le cout ncessaire pour la ralisation de notre projet est reprsent dans le tableau 10 cidessous :
Composants passifs
Composant
Prix unitaire en DH
Quantit
Rsistances 10K
Rsistance 22OR
Rsistances 300R 1% de prcision
10
Capacit 1000u 16V chimique
Capacit 100nF chimique
Capacit 22pF cramique

(CER22P)
Rsistances 10K
Capacit 47u chimique
Composants actifs
Composant
Prix unitaire en DH
Quantit
Pont de cretz 2W04G
Diode 1N4001
0.5
Rgulateur 7805 1,5 A
10
PIC 18F2550
70
MAX 232
10
Led bleu
Led verte
Led rouge
Pile rechargeable en lithium 9v
60
Hautes frquences
97

Promotion 2012

Composant
Prix unitaire en DH
Quantit
Module metteur- rcepteur

ENX1-169.44375-3
Quartz 20MHZ (XT-20.000M)
700
10
Composant
Prix unitaire en DH
Quantit
Connecteur USB type B femelle
Connecteur BNC mle fil
1O
Connecteur BNC femelle souder
1O
Connecteur DB9 mle souder
15
Composant
Prix unitaire en DH
Quantit
Support tulipe DIL 28
Barrette tulipe de 32 points
Connectique
Supports
Accessoires
Composant
Prix unitaire en DH
Quantit
Interrupteur 2 positions
Bouton poussoir (couleur rouge et

Noir)
Plaque pr sensibilise (double

face) 100mm*160mm
30
Tableau 10 : Liste des composants
Pour la ralisation dune carte mission et une carte concentrateur le montant approximatif
est de 2000 DH pour les deux cartes. LYDEC dispose de 4000 postes et sachant que chaque
concentrateur peut grer peu prs 265 postes donc au total 16 concentrateur pour quiper
tous les postes LYDEC par ce systme en tenant compte de la main douvre et les charges il
98

Promotion 2012
faudrait un cot moyen denviron 4 500 000,00 MAD (Quatre millions cinq cent mille
dirhams).
Tl transmetteur TALUS
Au terme dun appel doffres international, LYDEC a sign un march avec la socit Siemens
Maroc pour la ralisation et lquipement de son Bureau Central de Conduite (BCC). Ceci
permettra LYDEC damliorer la qualit de ses services. A noter que ce march qui a cot
30 millions de DH porte sur la ralisation de la plus grande plate forme dans le monde de
contrle et dintervention distance sur trois rseaux la fois: eau-lectricit-assainissement.
En effet, partir de cette plate-forme entirement automatise, LYDEC pourra surveiller
distance ses rseaux deau potable, dassainissement et dlectricit. Il pourra aussi dtecter
les ventuelles pannes et reprendre le service normal dans des dlais plus courts.
300 postes asservis sont quips dautomate Talusdont le prix unitaire est estim 30000
DH, fournis et installs par la socit Maroc Transfo, partie prenante du projet.
Comparaison des deux solutions
LYDEC a dj quip 300 de ses postes par des automates TALUS ,le cout pour quiper les
4000 postes est estim 120 millions de dirhams en tenant compte des charges et de la main
doeuvre. Par contre le cout gnral pour quiper tous ces postes par notre systme de
supervision est estim 4,5 millions de dirhams do un rapport d peu prs 25 fois entre
les deux solutions.
On peut donc constat que notre solution prsente un avantage conomique trs attractif ; Il
est vrai quil pourrait y avoir certaines amliorations y ajouter, mais une conomie
denviron 115 000 000,00 MAD mne repenser la solution TALUS et pourquoi pas adopter
la notre.
99

Promotion 2012
Conclusion gnrale
Conclusion gnrale
Notre systme permet la supervision distance de ltat des postes moyennes tensions ainsi que
lintervention en cas de panne dans les dlais les plus courts.
Llaboration de ce projet regroupe plusieurs parties :
tude et conception du module acquisition.
tude et la conception du module radio pour la transmission des donnes.
Choix de lantenne.
tude et conception du module concentrateur.
Choix du module GSM.
Test de lmission et la rception sur la plateforme easypic7.
Ce travail reste, comme toute uvre humaine, incomplet et perfectible, nous recommandons donc den
amliorer la conception et pour cela nous proposons ci-dessous des amliorations pour le systme et qui
sont nos perspectives :
Optimisation du code mission-rception.
Remplacer le rseau GSM par le rseau GPRS car une saturation par exemple du premier rseau
compromettrait notre systme.
Gnration de laccuse de rception
100

Promotion 2012
ANNEXES
101

Promotion 2012
ANNEXES A
102

Promotion 2012
103

Promotion 2012
ANNEXES B
104

Promotion 2012
105

Promotion 2012
ANNEXES C
106

Promotion 2012
107

Promotion 2012
108

Promotion 2012
109

Promotion 2012
ANNEXES D
110

Promotion 2012
111

Promotion 2012
112

Promotion 2012
113

Promotion 2012
114

Promotion 2012
ANNEXES E
115

Promotion 2012
116

Promotion 2012
Liste des Acronymes
Liste des Acronymes

Abrviations
LYDEC
BCC
SMS
GSM
DSI
MT
ONE
TOR
ANRT
LED
EEPROM
RAM
USB
MCLR
CAN
I2C
SCL
SDA
ACK
FM
DGPS
RF
RSSI
GPRS
PWM
117
Acronymes
la LYonnaise Des Eaux de Casablanca
Bureau Centrale de Conduite
Short Message Service
Global System for Mobile
Direction des Systmes d'Information
Moyen Tension
Office Nationale d'lctricit
Toute Ou Rien
Agence Nationale de Rglementation des
Tlcommunications
Light Emitting Diode
Electrically-Erasable Programmable Read-Only
Memory
Random Access Memory
Universal Serial Bus
Master Clear
Convertisseur Analogique Numrique
Inter Integrated Circuit
Serial Clock Line
Serial DATA Line
Acknowledgement
Frequency Modulation
Differential Global Positioning System
Radio Frequency
Received Signal Strength Indicator
General Packet Radio Service
Pulse Width Modulation

Promotion 2012
Liste des Figures
Liste des Figures

Figure 1 : Actionnariat de la LYDEC aprs lintroduction en bourse. ........................................................ 14
Figure 2 : investissement de LYDEC en MDH .............................................................................................. 15
Figure 3 : organigramme de LYDEC ............................................................................................................. 17
Figure 4 : organigramme DSI ........................................................................................................................ 18
Figure 5: Schma synoptique de la plateforme de supervision ................................................................. 22
Figure 6: Schma de conception de la carte dacquisition .......................................................................... 26
Figure 7: Structure interne dun microcontrleur ........................................................................................... 29
Figure 8 : Familles des PIC ............................................................................................................................ 30
Figure 9: Description de PIC de la srie 18F2550 ....................................................................................... 32
Figure 10: Brochage de PIC18F2550 ............................................................................................................ 33
Figure 11 : Architecture interne de PIC18F2550 ............................................................................................. 34
Figure 12 : Interface USB interne de PIC 18F2550 ..................................................................................... 39
Figure 13 : Exemple de rseau I2C ............................................................................................................... 40
Figure 15 : Architecture interne de lEEPROM 24C64 ................................................................................ 42
Figure16 : Schma de cblage de lEEPROM avec le PIC 18F2550 ............................................................ 43
Figure 17: Brochage du circuit DS1307 ....................................................................................................... 44
Figure 18 : Architecture interne dhorloge DS1307 .................................................................................... 45
Figure 19 : Adresse RTC et RAM dhorloge DS1307 .................................................................................... 45
Figure 20 : Registres de contrle et de configuration de lhorloge ............................................................ 46
Figure 21 : Schma de cblage dhorloge DS1307 avec le PIC.................................................................... 47
Figure 22 : Composition dun cble USB ...................................................................................................... 48
Figure 23 : Paquet de transaction de lUSB .................................................................................................. 49
Figure 24 : Schma de connexion USB avec le PIC ...................................................................................... 50
Figure 25 : organigramme de fonctionnement du systme.de transmission dtat ................................. 52
Figure 26 : organigramme de lmission de la trame.................................................................................. 54
Figure 27 : Organigramme de contrle de la trame par CRC...................................................................... 55
Figure 28 : Organigramme dcriture dans 24C64 ...................................................................................... 56
Figure 29 : Ecriture de la donne de lesclave DS1307 ............................................................................... 58
Figure 30 : Lecture de la donne de lesclave DS1307 ................................................................................ 59
Figure 31 : Module radio ENX1-169.44375 ..................................................................................................... 63
Figure 32 : Brochage du module radio ENX1 ................................................................................................... 65
Figure 33 : Signal Indicateur niveau de rception RSSI ................................................................................... 65
Figure 34 : trame la rception ...................................................................................................................... 67
Figure 35 : principe de lexploitation du signal RSSI ........................................................................................ 67
Figure 36: Organigrammes de fonctionnement du CAN interne de PIC ......................................................... 68
Figure 37 : Antenne quart donde ................................................................................................................... 69
118

Promotion 2012
Liste des Figures

Figure 38 : Schma de conception du concentrateur ..................................................................................... 70
Figure 39 : Interfaage MC45 .......................................................................................................................... 71
Figure 40 : Cble RS232 ................................................................................................................................... 72
Figure 41 : Structure interne et externe de MAX 232 ..................................................................................... 72
Figure 42 : Schma de cblage entre le MAX 232 et le port DB9.................................................................... 73
Figure 43 : Organigramme de rception ......................................................................................................... 76
Figure 44 : Interface du Logiciel PROTEUS ...................................................................................................... 82
Figure 45 : Logiciel de programmation MICRO C ............................................................................................ 84
Figure 46 : La plateforme de dveloppement EasyPIC7 .................................................................................. 87
Figure 47 : Les priphriques existant dans EasyPIC7 ..................................................................................... 88
Figure 48 : Programmateur mikroProg............................................................................................................ 88
Figure 49 : Module metteur .......................................................................................................................... 92
Figure 50 : Module rcepteur .......................................................................................................................... 92
Figure 51: Trame mise et reu ....................................................................................................................... 93
Figure 52 : Donne utile extraite ..................................................................................................................... 93
Figure 53 : Schma de la carte sur ISIS ............................................................................................................ 94
Figure 54 : schma de routage sur ARES ......................................................................................................... 96
Figure 55 : Schma de la carte en 3D .............................................................................................................. 96
119

Promotion 2012
Liste des Tableaux
Liste des Tableaux

Tableau 1 : Caractristiques des PIC 18F2550 et 18F4550........................................................................ 31
Tableau 2 : taille des mmoires de PIC 18F2550 ........................................................................................ 35
Tableau 3 : Broches et fonctions du port A .................................................................................................. 36
Tableau 4 : Broches et fonctions des ports B et C........................................................................................ 37
Tableau 5 : Caractristiques de lEEPROM 24C64 ....................................................................................... 41
Tableau 6 : Format de la trame de donnes ................................................................................................. 50
Tableau 7 : Caractristique technique du transceiverENX1 ............................................................................ 64
Tableau 8 : Fonctions des broches du transceiverENX1 .................................................................................. 64
Tableau 9 : Commande AT ddies service SMS ............................................................................................. 75
Tableau 10 : Liste des composants .................................................................................................................. 98
120

Promotion 2012
Webographie
Webographie
www.Lydec.ma
www.datasheet.com
www.Microchip.com
www.Wikipedia.org
www.gotronic.fr
http://www.leconomiste.com/article/cuir-une-vingtaine-de-licences-d-exportation-octroyees
www.technologuepro.com
http://www.lextronic.fr/P3-starter-kit-easypic6.html
Ouvrage :
Apprendre la programmation des PIC High Performance par

lexprimentation et la simulation de PASCAL MAYEUX.
121

Promotion 2012

Rapport Projet Fin D'études PDF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Rapport Projet Fin D'études PDF

Uploaded by

Copyright:

Available Formats

Ddicace

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

Cahier des charges

Cahier des charges

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

CHAPITRE 1 : Prsentation de lorganisme daccueil

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

CHAPITRE 1 : Prsentation de lorganisme daccueil

1.1 Prsentation de la LYDEC

Figure 1 : Actionnariat de la LYDEC aprs lintroduction en bourse.

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

CHAPITRE 1 : Prsentation de lorganisme daccueil

Figure 2 : investissement de LYDEC en MDH

1.4 Organigramme de LYDEC

la direction des ressources humaines.

la direction eau et assainissement.

la direction administrative et financire.

la direction des affaires juridiques.

la direction des systmes dinformations.

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

CHAPITRE 1 : Prsentation de lorganisme daccueil

Service Informatique Technique.

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

CHAPITRE 1 : Prsentation de lorganisme daccueil

Dir. Inmae et Gestion

Dir. Exploitation eau

Direction grand clients

Direction relations promoteurs

Dir. clientle oprationnelle

Dlgation ain sebaa

Dlgation ben msik

Dlgation ain chock

Dlgation casa anfa

Figure 3 : organigramme de LYDEC

Aboubaker BACHA & Mohammed LAKHLOUFI

Rapport de projet de fin dtudes

CHAPITRE 1 : Prsentation de lorganisme daccueil