Funes Lgicas e

Portas Lgicas
Nesta apresentao ser
fornecida uma introduo
ao sistema matemtico de
anlise de circuitos lgicos,
conhecido como lgebra de
Boole

Sero vistos os blocos
bsicos e suas
equivalncias

Jos Augusto Baranauskas

Departamento de Computao e Matemtica FFCLRP-USP

augusto@usp.br
http://dcm.fmrp.usp.br/~augusto

Histrico
Em meados do sculo XIX o
matemtico ingls George Boole
desenvolveu um sistema
matemtico de anlise lgica

Em meados do sculo XX, o
americano Claude Elwood
Shannon sugeriu que a lgebra
Booleana poderia ser usada para
anlise e projeto de circuitos de
comutao

George Boole (1815-1864)

Claude Elwood Shannon (1916-2001)

2

Histrico

Nos primrdios da eletrnica, todos os problemas eram

solucionados por meio de sistemas analgicos
Com o avano da tecnologia, os problemas passaram a
ser solucionados pela eletrnica digital
Na eletrnica digital, os sistemas (computadores,
processadores de dados, sistemas de controle,
codificadores, decodificadores, etc) empregam um
pequeno grupo de circuitos lgicos bsicos, que so
conhecidos como portas e, ou, no e flip-flop
Com a utilizao adequadas dessas portas possvel
implementar todas as expresses geradas pela lgebra
de Boole
3

lgebra Booleana
Na lgebra de Boole, h somente dois estados
(valores ou smbolos) permitidos

Estado 0 (zero)

Estado 1 (um)

Em geral

O estado zero representa no, falso, aparelho

desligado, ausncia de tenso, chave eltrica

desligada, etc
O estado um representa sim, verdadeiro, aparelho
ligado, presena de tenso, chave ligada, etc

lgebra Booleana

Assim,

na lgebra booleana, se
representarmos por 0 uma situao, a
situao contrria representada por 1

Portanto, em qualquer bloco (porta ou
funo) lgico somente esses dois estados
(0 ou 1) so permitidos em suas entradas e
sadas

Uma varivel booleana tambm s assume
um dos dois estados permitidos (0 ou 1)
5

lgebra Booleana

Nesta apresentao trataremos dos seguintes blocos

lgicos
 E (AND)
 OU (OR)
 NO (NOT)
 NO E (NAND)
 NO OU (NOR)
 OU EXCLUSIVO (XOR)
Aps, veremos a correspondncia entre expresses,
circuitos e tabelas verdade
Por ltimo, veremos a equivalncia entre blocos lgicos

Funo E (AND)
Executa a multiplicao (conjuno) booleana
de duas ou mais variveis binrias

Por exemplo, assuma a conveno no circuito

Chave aberta = 0; Chave fechada = 1

Lmpada apagada = 0; Lmpada acesa = 1

B
7

Funo E (AND)

Situaes possveis:

A=0

B=0

S=0

A=1

B=0

S=0

A=0

B=1

S=0

A=1

B=1

S=1
8

Funo E (AND)

Se a chave A est aberta (A=0) e a chave B aberta (B=0), no haver

circulao de energia no circuito, logo a lmpada fica apagada (S=0)
Se a chave A est fechada (A=1) e a chave B aberta (B=0), no
haver circulao de energia no circuito, logo a lmpada fica apagada
(S=0)
Se a chave A est aberta (A=0) e a chave B fechada (B=1), no
haver circulao de energia no circuito, logo a lmpada fica apagada
(S=0)
Se a chave A est fechada (A=1) e a chave B fechada (B=1), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
Observando todas as quatro situaes possveis (interpretaes),
possvel concluir que a lmpada fica acesa somente quando as
chaves A e B estiverem simultaneamente fechadas (A=1 e B=1)

Funo E (AND)

Para

representar a expresso

S=AeB

Adotaremos a representao

S = A.B, onde se l S = A e B

Porm, existem notaes alternativas

S=A&B

S = A, B

S=AB
10

Tabela Verdade

A

tabela verdade um mapa onde so

colocadas todas as possveis
interpretaes (situaes), com seus
respectivos resultados para uma expresso
booleana qualquer

Como visto no exemplo anterior, para 2
variveis booleanas (A e B), h 4
interpretaes possveis

Em geral, para N variveis booleanas de
entrada, h 2N interpretaes possveis
11

Tabela Verdade da Funo E (AND)

A.B

1
12

Porta Lgica E (AND)

A porta E um circuito que executa a funo E

A porta E executa a tabela verdade da funo E

Portanto, a sada ser 1 somente se ambas as

entradas forem iguais a 1; nos demais casos, a sada

ser 0

Representao
Porta E
(AND)
Entrada A
Sada S
Entrada B

13

Porta Lgica E (AND)

A
S=A.B
B

A B S=A.B
0
0
0

0 0

0 1

1 0

1 1

A B S=A.B
0
0
1

A B S=A.B
1
0
0

0 0

0 1

1 0

1 1

0 0

0 1

1 0

1 1

A B S=A.B
1
1
1

0 0

0 1

1 0

1 1

14

Porta Lgica E (AND)

possvel estender o
conceito de uma porta E
para um nmero qualquer
de variveis de entrada
Nesse caso, temos uma
porta E com N entradas e
somente uma sada
A sada ser 1 se e
somente se as N entradas
forem iguais a 1; nos
demais casos, a sada
ser 0

A
B
S=A.B.CN

15

Porta Lgica E (AND)

Por exemplo,
S=A.B.C.D

A
B
C
D

S=A.B.C.D

1
16

Funo OU (OR)
Executa a soma (disjuno) booleana de duas
ou mais variveis binrias

Por exemplo, assuma a conveno no circuito

Chave aberta = 0; Chave fechada = 1

Lmpada apagada = 0; Lmpada acesa = 1

B
17

Funo OU (OR)
A=1

A=0

S=1

S=0
B=0

B=0

A=0

A=1

S=1

S=1
B=1

B=1
18

Funo OU (OR)

Se a chave A est aberta (A=0) e a chave B aberta (B=0), no haver

circulao de energia no circuito, logo a lmpada fica apagada (S=0)
Se a chave A est fechada (A=1) e a chave B aberta (B=0), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
Se a chave A est aberta (A=0) e a chave B fechada (B=1), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
Se a chave A est fechada (A=1) e a chave B fechada (B=1), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
Observando todas as quatro situaes possveis, possvel concluir
que a lmpada fica acesa somente quando a chave A ou a chave B
ou ambas estiverem fechadas

19

Funo OU (OR)

Para

representar a expresso

S = A ou B

Adotaremos a representao

S = A+B, onde se l S = A ou B

Porm, existem notaes alternativas

S=A|B

S = A; B

S=AB
20

Tabela Verdade da Funo OU

(OR)
Observe que, no
sistema de numerao
binrio, a soma
1+1=10

Na lgebra booleana,
1+1=1, j que
somente dois valores
so permitidos (0 e 1)

A+B

1
21

Porta Lgica OU (OR)

A porta OU um circuito que executa a funo OU

A porta OU executa a tabela verdade da funo OU
 Portanto, a sada ser 0 somente se ambas as entradas forem
iguais a 0; nos demais casos, a sada ser 1

Representao
Porta OU
(OR)

Entrada A
Entrada B

Entrada A
Sada S

Sada S
Entrada B

22

Porta Lgica OU (OR)

A
S=A+B

A B S=A+B
0
0

0 0

0 1

1 0

1 1

A B S=A+B
0
1

A B S=A+B
1
0

0 0

0 1

1 0

1 1

0 0

0 1

1 0

1 1

A B S=A+B
1
1

0 0

0 1

1 0

1 1

23

Porta Lgica OU (OR)

possvel estender o
conceito de uma porta OU
para um nmero qualquer
de variveis de entrada
Nesse caso, temos uma
porta OU com N entradas
e somente uma sada
A sada ser 0 se e
somente se as N entradas
forem iguais a 0; nos
demais casos, a sada
ser 1

A
B
C

S=A+B+C++N

24

Porta Lgica OU (OR)

Por exemplo,
S=A+B+C+D

A
B
C
D

S=A+B+C+D

1
25

Funo NO (NOT)
o complemento (negao) de
uma varivel binria

Se a varivel estiver em 0, o resultado da

Executa

funo 1

Se a varivel estiver em 1, o resultado da
funo 0

Essa

funo tambm chamada de

inversora

26

Funo NO (NOT)

Usando as mesmas convenes dos circuitos

anteriores, tem-se que:

Quando a chave A est aberta (A=0), passar corrente

pela lmpada e ela acender (S=1)

Quando a chave A est fechada (A=1), a lmpada
estar em curto-circuito e no passar corrente por
ela, ficando apagada (S=0)

A=0

A=1

S=1

S=0
27

Funo NO (NOT)

Para representar a
expresso
 S = no A
Adotaremos a
representao
 S = , onde se l S = no A
Notaes alternativas
 S = A
 S=A
 S=

Tabela verdade da
funo NO (NOT)
A

28

Porta Lgica NO (NOT)

A porta lgica NO, ou inversor, o circuito que executa

a funo NO
O inversor executa a tabela verdade da funo NO
 Se a entrada for 0, a sada ser 1; se a entrada for 1, a sada ser
0

Representao

Entrada A

Porta
NO
(NOT)
Sada S

Alternativamente,
Aps um
bloco lgico

Antes de um
bloco lgico

29

Porta Lgica NO (NOT)

S=

S=

S=

0
30

Funo NO E (NAND)
Composio da
funo E com a
funo NO, ou seja,
a sada da funo E
invertida

S = (A.B) = A.B
= (A.B)
= (A.B)

Tabela verdade
A

S=A.B

0
31

Porta NO E (NAND)
A porta NO E (NE) o bloco lgico que executa
a funo NO E, ou seja, sua tabela verdade

Representao

A
S=A.B
B

S=A.B
B

32

Porta NO E (NAND)

Como a porta E, a porta

NO E pode ter duas ou
mais entradas
Nesse caso, temos uma
porta NO E com N
entradas e somente uma
sada
A sada ser 0 se e
somente se as N entradas
forem iguais a 1; nos
demais casos, a sada
ser 1

A
B
S=A.B.CN

33

Funo NO OU (NOR)
Composio da
funo OU com a
funo NO, ou seja,
a sada da funo OU
invertida

S = (A+B) = A+B
= (A+B)
= (A+B)

Tabela verdade
A

S=A+B

0
34

Porta NO OU (NOR)
A porta NO OU (NOU) o bloco lgico que
executa a funo NO OU, ou seja, sua tabela
verdade

Representao

A
B

S=A+B

S=A+B
B

35

Porta NO OU (NOR)

Como a porta OU, a porta

NO OU pode ter duas ou
mais entradas
Nesse caso, temos uma
porta NO OU com N
entradas e somente uma
sada
A sada ser 1 se e
somente se as N entradas
forem iguais a 0; nos
demais casos, a sada
ser 0

A
B
C

S=A+B+C++N

36

Funo OU Exclusivo (XOR)

A funo OU
Exclusivo fornece

1 na sada quando as
entradas forem
diferentes entre si e
0 caso contrrio

S =AB
= .B + A.

Tabela verdade
A
0
0
1
1

B
0
1
0
1

S=AB
0
1
1
0

37

Porta OU Exclusivo (XOR)

como Bloco Bsico
Simbologia adotada
A
S=AB

Outros smbolos utilizados

S=AB

S=AB

38

Porta OU Exclusivo (XOR)

como Circuito Combinacional
A

S=AB

39

Resumo dos Blocos Lgicos

Bsicos
Nome
E (AND)

OU (OR)
NO (NOT)
Inversor
NE (NAND)

Smbolo Grfico

S=A.B
S=AB

B
0
1
0
1

S=A.B
0
0
0
1

S=A+B

S=A+B

A
0
0
1
1

B
0
1
0
1

S=A+B
0
1
1
1

S=

S=
S=A
S= A

A
0
1

S=
1
0

S=A.B
B

S=A.B

S=A.B
S=(A.B)
S= (A.B)

A
0
0
1
1

B
0
1
0
1

S=A.B
1
1
1
0

S=A+B

S=A+B
S=(A+B)
S= (A+B)

A
0
0
1
1

B
0
1
0
1

S=A+B
1
0
0
0

S=AB

A
0
0
1
1

B
0
1
0
1

S=AB
0
1
1
0

A
B

NOU (NOR)

XOR

S=AB
B

Tabela Verdade
A
0
0
1
1

Funo Algbrica

41

Correspondncia entre expresses,

circuitos e tabelas verdade

Todo

circuito lgico executa uma

expresso booleana

Um circuito, por mais complexo que seja,
composto pela interligao dos blocos
lgicos bsicos

Veremos, a seguir, como obter as
expresses booleanas geradas por um
circuito lgico
42

Expresses Booleanas Geradas

por Circuitos Lgicos

Seja

o circuito:

A
B

43

Expresses Booleanas Geradas

por Circuitos Lgicos

Vamos

dividi-lo em duas partes (1) e (2)

No circuito (1), a sada S1 contm o produto

A.B, j que o bloco uma porta E

Portanto, S1 = A.B

A
B
C

S1

(1)

(2)
44

Expresses Booleanas Geradas

por Circuitos Lgicos
No circuito (2), note que a sada S1 utilizada
como uma das entradas da porta OU

A outra entrada da porta OU corresponde
varivel C, o que nos leva :

S = S1 + C

A
B
C

S1=A.B

(1)

S=S1+C

(2)
45

Expresses Booleanas Geradas

por Circuitos Lgicos

Para obter a expresso final em relao s

entradas A, B e C basta substituir a expresso S1
na expresso de S, ou seja:

(1) S1 = A.B

(2) S = S1 + C

Obtm-se S = S1 + C = (A.B) + C
A
B
C

S1=A.B

(1)

S=S1+C

(2)
46

Expresses Booleanas Geradas

por Circuitos Lgicos

Portanto, a expresso que o circuito executa :

S = (A.B) + C = A.B + C

A.B

B
C

S=A.B+C

(2)
47

Exerccio

Escreva

a expresso booleana executada

pelo circuito

A
B
S
C
D
48

Soluo

(A+B)

B
S=(A+B).(C+D)
C

(C+D)

D
49

Exerccio

Determinar

a expresso booleana
caracterstica do circuito
A
B

50

Soluo

(A.B)

S=(A.B)+C+(C.D)

(C.D)
D

51

Circuitos Gerados por

Expresses Booleanas

At

o momento, vimos como obter uma

expresso caracterstica a partir de um
circuito

Tambm possvel obter um circuito
lgico, dada uma expresso booleana

Nesse caso, como na aritmtica elementar,
parnteses tm maior prioridade, seguidos
pela multiplicao (funo E) e, por ltimo,
pela soma (funo OU)
52

Circuitos Gerados por

Expresses Booleanas

Seja a expresso

S = (A+B).C.(B+D)

Vamos separar as subfrmulas da

expresso, ou seja:

S = (A+B) . C . (B+D)

53

Circuitos Gerados por

Expresses Booleanas

Seja a expresso

S = (A+B).C.(B+D)

Vamos separar as subfrmulas da

expresso, ou seja:

A
B

S1=(A+B)

S = (A+B) . C . (B+D)

Dentro do primeiro parntese temos a

soma booleana S1=(A+B), portanto o
circuito que executa esse parntese ser
uma porta OU
Dentro do segundo parntese temos a
soma booleana S2=(B+D). Novamente, o
circuito que executa esse parntese ser
uma porta OU

B
D

S2=(B+D)

54

Circuitos Gerados por

Expresses Booleanas

Seja a expresso

S = (A+B).C.(B+D)

Vamos separar as subfrmulas da

expresso, ou seja:

A
B

S1=(A+B)

S = (A+B) . C . (B+D)

Dentro do primeiro parntese temos a

soma booleana S1=(A+B), portanto o
circuito que executa esse parntese ser
uma porta OU
Dentro do segundo parntese temos a
soma booleana S2=(B+D). Novamente, o
circuito que executa esse parntese ser
uma porta OU
Portanto, temos:

B
D

S2=(B+D)

S1
C

S2

S = S1 . C . S2

Agora temos uma multiplicao booleana

e o circuito que a executa uma porta E
55

Circuitos Gerados por

Expresses Booleanas

O

circuito completo :

S1=(A+B)

B
S = (A+B).C.(B+D)
C

S2=(B+D)

56

Exerccio

Desenhe

o circuito lgico que executa a

seguinte expresso booleana

S = (A.B.C) + (A+B).C

57

Soluo

importante lembrar que as entradas que representam a mesma

varivel esto interligadas
Contudo o desenho sem interligaes facilita a interpretao do
circuito
A

A.B.C

B
C

S=(A.B.C)+(A+B).C

A+B

B
(A+B).C
C

58

Exerccio

Desenhe

o circuito lgico cuja expresso

caracterstica

S = (A.B + C.D)

59

Soluo

A.B

B
S=((A.B)+(C.D))
C

C.D

60

Expresses ou Circuitos
representados por Tabelas Verdade
Uma forma de estudar uma funo booleana
consiste em utilizar sua tabela verdade

Como visto anteriormente, h uma equivalncia
entre o circuito lgico e sua expresso
caracterstica

Podemos obter um circuito a partir de sua expresso

Podemos obter expresses a partir dos circuitos

Uma tabela verdade representa o comportamento
tanto do circuito como de sua expresso
caracterstica

61

Como obter a Tabela Verdade a

partir de uma Expresso
Colocar todas as possibilidades (interpretaes)
para as variveis de entrada

Lembrar que para N variveis, h 2N possibilidades

Adicionar colunas para cada subfrmula da
expresso

Preencher cada coluna com seus resultados

Adicionar uma coluna para o resultado final

Preencher essa coluna com o resultado final

62

Exemplo

Considere a expresso
 S = A.B.C + A.D + A.B.D
Como h 4 variveis de
entrada (A, B, C, D), h
24=16 interpretaes
 Variao 1 zero, 1 um

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
63

Exemplo

Considere a expresso
 S = A.B.C + A.D + A.B.D
Como h 4 variveis de
entrada (A, B, C, D), h
24=16 interpretaes
 Variao 1 zero, 1 um
 Variao 2 zeros, 2 um

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
64

Exemplo

Considere a expresso
 S = A.B.C + A.D + A.B.D
Como h 4 variveis de
entrada (A, B, C, D), h
24=16 interpretaes
 Variao 1 zero, 1 um
 Variao 2 zeros, 2 um
 Variao 4 zeros, 4 um

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
65

Exemplo

Considere a expresso
 S = A.B.C + A.D + A.B.D
Como h 4 variveis de
entrada (A, B, C, D), h
24=16 interpretaes
 Variao 1 zero, 1 um
 Variao 2 zeros, 2 um
 Variao 4 zeros, 4 um
 Variao 8 zeros, 8 um

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
66

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma
coluna para cada
subfrmula de S, alm de
uma coluna para o
resultado final S
 A.B.C
 A.D
 A.B.D

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C

A.D

A.B.D

67

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma
coluna para cada
subfrmula de S, alm de
uma coluna para o
resultado final S
 A.B.C
 A.D
 A.B.D
Preencher cada coluna
com seu respectivo
resultado

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C

A.D

A.B.D

1
1
68

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma
coluna para cada
subfrmula de S, alm de
uma coluna para o
resultado final S
 A.B.C
 A.D
 A.B.D
Preencher cada coluna
com seu respectivo
resultado

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

A.D

A.B.D

69

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma
coluna para cada
subfrmula de S, alm de
uma coluna para o
resultado final S
 A.B.C
 A.D
 A.B.D
Preencher cada coluna
com seu respectivo
resultado

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

A.D

A.B.D

1
1
1
1
70

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma
coluna para cada
subfrmula de S, alm de
uma coluna para o
resultado final S
 A.B.C
 A.D
 A.B.D
Preencher cada coluna
com seu respectivo
resultado

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

A.D
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1

A.B.D

71

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma
coluna para cada
subfrmula de S, alm de
uma coluna para o
resultado final S
 A.B.C
 A.D
 A.B.D
Preencher cada coluna
com seu respectivo
resultado

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

A.D
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1

A.B.D

1
1
72

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma
coluna para cada
subfrmula de S, alm de
uma coluna para o
resultado final S
 A.B.C
 A.D
 A.B.D
Preencher cada coluna
com seu respectivo
resultado

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

A.D
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1

A.B.D
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1

73

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma coluna
para cada subfrmula de S,
alm de uma coluna para o
resultado final S

A.B.C

A.D

A.B.D

Preencher cada coluna com

seu respectivo resultado
Por ltimo, preencher a coluna
do resultado final

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

A.D
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1

A.B.D
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1

1
1
1
1
1
74

Exemplo

S = A.B.C + A.D + A.B.D

A seguir, adicionar uma coluna
para cada subfrmula de S,
alm de uma coluna para o
resultado final S

A.B.C

A.D

A.B.D

Preencher cada coluna com

seu respectivo resultado
Por ltimo, preencher a coluna
do resultado final

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A.B.C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

A.D
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1

A.B.D
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1

S
0
0
0
0
0
0
0
0
0
1
0
1
0
1
1
1
75

Exerccio

Encontre a tabela
verdade da expresso

S = +B+A.B.C

76

Exerccio

Encontre a tabela
verdade da expresso

S = +B+A.B.C

A.B.C

77

Soluo

Encontre a tabela
verdade da expresso

S = +B+A.B.C

A.B.C

78

Exerccio

Montar

a tabela verdade da expresso

S = A.B.C + A.B.C + A.B.C + A.B.C

79

Exerccio

Montar

a tabela verdade da expresso

S = A.B.C + A.B.C + A.B.C + A.B.C

A

A.B.C

A.B.C

A.B.C

A.B.C

80

Soluo

Montar

a tabela verdade da expresso

S = A.B.C + A.B.C + A.B.C + A.B.C

A

A.B.C

A.B.C

A.B.C

A.B.C

1
81

Equivalncia de Expresses
Booleanas por Tabela Verdade
Sejam S1 e S2 duas expresses booleanas

S1 e S2 so equivalentes se e somente se para
todas as interpretaes possveis (linhas) na
tabela verdade ocorre S1=S2

Se S1S2 em pelo menos uma interpretao,
ento S1 e S2 no so equivalentes

82

Exerccio

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = A

S2 = A.(A+B)

A+B

S1

S2

83

Soluo

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = A

S2 = A.(A+B)

Como S1=S2 em todas as

interpretaes possveis na
tabela verdade, as expresses
so equivalentes

A.(A+B) = A
Como veremos mais adiante,
esta uma propriedade,
conhecida como absoro

A+B

S1

S2

84

Exerccio

Verifique, usando tabela

verdade, se as expresses S1,
S2, S3 so equivalentes entre
si

S1 = A

S2 = A.(1 + B)

S3 = A + A.B

1+B

A.B

S1

S2

S3

85

Soluo

Verifique, usando tabela

verdade, se as expresses S1,
S2, S3 so equivalentes entre
si

S1 = A

S2 = A.(1 + B)

S3 = A + A.B

1+B

A.B

S1

S2

S3

Como S1=S2=S3 em todas as

interpretaes possveis na
tabela verdade, as expresses
so equivalentes

A + A.B = A.(1+B) = A
Como veremos mais adiante,
esta uma propriedade,
conhecida como absoro
86

Exerccio

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = A.(B + C)

S2 = A.B + A.C

A B C
0

B+C

A.B

A.C

S1

S2

87

Soluo

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = A.(B + C)

S2 = A.B + A.C

Como S1=S2 em todas as

interpretaes possveis na
tabela verdade, as expresses
so equivalentes

A.(B + C) = A.B + A.C
Como veremos mais adiante,
esta a propriedade
distributiva da multiplicao
booleana

A B C

B+C

A.B

A.C

S1

S2

88

Exerccio

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = A+(B.C)

S2 = (A+B) . (A+C)

A B C
0

B.C

A+B

A+C

S1

S2

89

Soluo

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = A+(B.C)

S2 = (A+B) . (A+C)

Como S1=S2 em todas as

interpretaes possveis na
tabela verdade, as expresses
so equivalentes

A+(B.C) = (A+B) . (A+C)
Como veremos mais adiante,
esta a propriedade
distributiva da adio
booleana

A B C

B.C

A+B

A+C

S1

S2

90

Exerccio

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = (.)

S2 = (A.B)

A B

A.B

S1

S2

0 0
0 1
1 0
1 1

91

Soluo

Verifique, usando tabela

verdade, se as expresses S1
e S2 so equivalentes

S1 = (.)

S2 = (A.B)

Como S1S2 em pelo menos

uma interpretao (de fato, em
2 das 4 possveis) na tabela
verdade, as expresses no
so equivalentes
Portanto,

A B

A.B

S1

S2

0 0

0 1

1 0

1 1

(.) (A.B)

92

Resumo de Algumas Propriedades

provadas por Tabelas Verdade

Absoro

A + (A.B) = A

A . (A+B) = A

Distributiva

A.(B+C) = A.B + A.C

A+(B.C) = (A+B) . (A+C)

93

Obtendo a Tabela Verdade a

partir de um Circuito

De

forma anloga, possvel estudar o

comportamento de um circuito por meio da
sua tabela verdade

Dado um circuito, necessrio extrair sua
expresso caracterstica; a partir dela
possvel montar a tabela verdade
correspondente

94

Exemplo

A

partir do circuito:

A
B
S
B
C

95

Exemplo

A

partir do circuito:

(A+B)

B
S=(A+B).(B.C)
B

(B.C)

Extramos

sua expresso caracterstica

S = (A+B) . (B.C)
96

Exemplo
A partir da expresso

S = (A+B) . (B.C)

Obtm-se a tabela
verdade, como
anteriormente
explicado

A+B

B.C

(B.C)

97

Equivalncia de Blocos Lgicos

Qualquer bloco lgico bsico pode ser obtido utilizando

outro bloco qualquer e inversores
Inversores podem ser obtidos a partir de portas NAND e
NOR
Veremos a seguir essas equivalncias entre
determinados blocos
Tais equivalncias podem ser provadas pela tabelas
verdades correspondentes da seguinte forma
 Seja S1 a expresso caracterstica do primeiro bloco B1
 Seja S2 a expresso caracterstica do segundo bloco B2
 Se para todas as interpretaes possveis de B1 e B2, sempre
ocorrer que S1=S2, ento B1 equivalente a B2

98

Inversor a partir de porta NAND

Inversor

S=
A
0
1

S
1
0

Ao interligar as
entradas de uma porta
NAND, obtm-se um
inversor
A
S=

B
S=A.B

B
A
0
0
1
1

B
0
1
0
1

S
1
1
1
0

Note que, para cada

interpretao
possvel, os
resultados so
equivalentes

A B
0 0
1 1

S
1
0

99

Inversor a partir de porta NOR

Inversor

S=
A
0
1

S
1
0

Ao interligar as
entradas de uma porta
NOR, obtm-se um
inversor
A
S=
B

A
S=A+B

B
A
0
0
1
1

B
0
1
0
1

S
1
0
0
0

A B
0 0
1 1

S
1
0

100

Porta NOU a partir de porta E e

inversores

Porta E e inversores

Porta NOU

A
S

B
A
0
0
1
1

B
0
1
0
1

1
1
0
0

S=A+B

B

1
0
1
0

S
1
0
0
0

A
0
0
1
1

B
0
1
0
1

S=A+B
1
0
0
0
101

Equivalncia de Blocos Lgicos

De

maneira similar, a equivalncia entre os

blocos mostrados a seguir pode ser
verificada

102

Blocos Lgicos Equivalentes

Bloco Lgico

Nome

Bloco Equivalente

AND

NAND

A
S=A.B

S=(.)

S=A+B
B

NOR

S=+
B

B
A

OR

S=(+)

S=A.B

A
S=A+B

S=.
B
103

Exerccio

Prove,

usando tabela verdade, que os

seguintes blocos lgicos so equivalentes

A
B

A
S2=(.)

S1=A+B
B

104

Soluo

A
A
B

S1=A+B

A
S2=(.)

.

S1=

S2=

A+B

.

105

Copyright Apresentao 2012 por

Jos Augusto Baranauskas
Universidade de So Paulo
Professores so convidados a utilizarem esta apresentao da maneira que lhes
for conveniente, desde que esta nota de copyright permanea intacta.
Slides baseados em:

Idoeta, I.V. & Capuano, F.G.; Elementos de Eletrnica Digital, 12. edio,
rica, 1987.

E. Mendelson; lgebra booleana e circuitos de chaveamento, McGraw-Hill,
1977.

106