SALIDA DE 3 ESTADOS

Una salida con tres estados posibles es una salida Tri-Estado o Tri-State. Los tres estados son
conocidos como Alto (1), Bajo (0) y de Alta Impedancia o Hi-Z. Los dispositivos que utilizan estas
salidas constan de una entrada adicional llamada habilitacin o Enable para establecer las salidas
del dispositivo en el estado de alta impedancia.
En el estado de Alta Impedancia, la salida se comporta como si an no estuviera conectada al
circuito, excepto por una pequea corriente de fuga que puede fluir hacia adentro o hacia afuera de
la Terminal de salida.
Los dispositivos con salidas de tres estados se disean normalmente de modo que el retardo de la
habilitacin de salida, de Hi-Z a bajo o alto, sea un poco ms largo que el retardo de deshabilitacin
de salida, bajo o alto hacia Hi-Z. El concepto entero del tercer estado (Hi-Z) es quitar con eficacia la
influencia del dispositivo del resto del circuito.
Si ms de un dispositivo est conectado elctricamente, poner una salida en Hi-Z el estado es de
uso frecuente prevenir cortocircuitos (cuando un dispositivo conduce arriba (1 lgico) contra otro
dispositivo que conduce el punto bajo (0 lgico).
La salida triestado combina las ventajas de los circuitos ttem-pole y de colector abierto.
Cuando se selecciona el funcionamiento lgico normal, mediante la entrada de habilitacin, el
circuito triestado funciona de la misma forma que una puerta normal.
Cuando el modo de funcionamiento es de alta impedancia, la salida se desconecta del resto del
circuito. La siguiente figura ilustra el circuito bsico de un inversor triestado TTL. Cuando la entrada
de habilitacin est a nivel bajo, Q2 no conduce y el circuito de salida funciona en la configuracin
ttempole normal. Cuando la entrada de habilitacin est a nivel alto, Q2 conduce. Entonces en el
segundo emisor de Q1 se produce un nivel bajo, haciendo que Q3 y Q5 se bloqueen y el diodo D1
se polarice en directa, lo que hace que Q4 se bloquee tambin.
En electrnica digital la salida tri-estado, o 3 estados lgicos permiten que un puerto de salida tenga
una alta impedancia de estado, adems de los tpicos niveles lgicos 0 y 1. Es como si
desconectamos la salida del circuito. Esto permite que mltiples circuitos puedan compartir la misma
lnea de salida.

Tres salidas de estado se implementan en muchos circuitos como microprocesadores, memorias y

perifricos. Muchos dispositivos son controlados por una linea activa baja llamada OE (Output
Enable) que determina si las salidas se mantienen en un estado de alta impedancia.

En esta tabla se puede ver algunos de los circuitos TTL ms usados con salida de 3 estados.

Tabla de circuitos TTL con salida en 3 estados

Funcin
Circuito
N
112 NAND
74134
X
4 Buffers
74125
X
4 Buffers
74126
X
8 Buffers
74241
X
6 Buffers
74365
X
4 Buffers
74425
X
4 Buffers
74426
X
6x INV
74366
X
6x INV
74368
X
8 Bus Drivers
74244
4 Bi-Directional Bus Drivers
74242
4 Bi-Directional Bus Drivers
74243
8 Bi-Directional Bus Drivers
74245

LS

X
X
X
X

X
X
X
X

X
X
X
X
X
X

En este caso los transistores ttem-pole actan como un circuito abierto y la salida est
desconectada por completo de la circuitera interna.

Al tratarse de una TTL inversora su equivalente sera el siguiente dispositivo:

A simple vista podemos ver que la disposicin de entradas es similar debido a que el dispositivo TTL
consta de una sola entrada y la habilitacin adicional tpica de un dispositivo Tri-Estado. La tabla de
verdad sera la siguiente:

Enable
L
L
H
H

Entrada
L
H
L
H

Salida
Hi-Z
Hi-Z
L
H

Cuando esta tercera entrada esta activada (Enable=1) este acta como un circuito abierto
impidiendo el paso de la seal, o sea, opera como un inversor normal, debido a que el voltaje en alto
en Enable no afecta a Q1 o a D2. Cuando esta tercera entrada esta desactivada (Enable=0) este

acta como un circuito cerrado permitiendo el paso de la seal, o sea, pasa al estado de Alta
Impedancia, independientemente del estado de la entrada lgica.
Un buffer de tres estados es un circuito utilizado para controlar el paso de una seal lgica de la
entrada a la salida. Algunos buffers de tres estados tambin invierten la seal de entrada.
Dos de los circuitos con buffers de tres estados que ms comnmente se utilizan son el 74LS125 y
el 74LS126, los cuales se muestran en la figura. Ambos contienen cuatro buffers de tres estados sin
inversin. Adems existen buffers con salidas de tres estados como el 74LS374 como el de la figura,
que es un registro octal con flip-flops tipo D y salidas de tres estados.

Este tipo de registro puede conectarse a las lneas de un canal comn, junto con las salidas de otros
dispositivos similares, para permitir la transferencia eficiente de datos sobre el canal.
La explicacin anterior para este tipo de circuitos as como su anlisis y operacin aplica para
tecnologa TTL o CMOS. Un ejemplo de tecnologa CMOS es el circuito 74HC125.

COMPUERTA DE TRES ESTADOS CMOS

En el circuito CMOS de la figura, el estado de la salida es igual a la entrada slo si la entrada B1

est en nivel alto (1).
Cuando la entrada B1 est en nivel bajo (0), la salida se encuentra en nivel de impedancia alta (Z) y
es independiente del nivel de entrada A1.
En el funcionamiento del circuito interno de la figura, en el estado de entrada B1=0 conduce el
transistor QP1 (canal P) y la activacin de este elemento hace conducir a QN3 (canal N); por lo tanto
el drenador QN3 queda a un potencial de 0 v y esto sita al transistor QN5 en estado de corte.
El potencial de 0 v en la puerta del transistor QP3 hace conducir a ste, colocando al transistor QP5
en estado de corte.
En este estado de la entrada de control, los transistores de salida QP5 y QN5 estn en corte y el
terminal de salida queda en estado de alta impedancia o tercer estado.
Cuando la entrada B1 est en nivel bajo (1), el estado de salida es igual de la entrada, tal como se
deduce del funcionamiento del circuito. Si la compuerta tiene estado de entrada A1=1, conduce el
transistor QP5 y QN5 entra en corte, lo cual hace la salida C1 igual a 1. Cuando A1=0, conduce el
transistor QN5 y QP5 entra en corte, lo cual hace la salida C1 igual a 0.