LABORATORIO DE ELECTRONICA

ANALOGA

Informe 4: Amplificador diferencial con

MOSFETS y carga activa (marzo 2013)
Diego Gomez

ResumenSe realizo el analisis de un circuito amplificador diferencial con carga activa. Este analisis consistio
en una evaluacion desde la teora, la simulacion y la
practica. Se determino los valores de polarizacion de los
circuitos, las ganancias diferenciales, comunes y el factor
de rechazo (CMRR).
Palabras ClaveAmplificador diferencial, transistor
MOSFET, etapa de polarizacion, modo diferencial, modo

ganancia, factor de rechazo, carga activa, diseno.

comun,

I.

I NTRODUCCI ON

N esta practica se diseno y se realizo el montaje

de un circuito de amplificacion diferencial con
transistores MOSFET a partir del circuito integrado
CD4007. El diseno se llevo a cabo siguiendo como
lineamiento determinados valores de polarizacion y
amplificacion dados por la gua [1]. El comportamiento
del circuito se contrasto con una simulacion realizada
en Altium Designer (16.0).
II.

Figura 1: Amplificador diferencial con carga carga

activa

M ARCO TE ORICO
r

El circuito correspondiente a la practica se puede

observar en la figura 1. Para encontrar el valor de la
resistencia R1 , teniendo en cuenta que se deseaba una
corriente de polarizacion de 4 mA [1] en el espejo de
corriente, basto con aplicar la ecuacion del transistor
MOSFET para la region de operacion de saturacion:



A
170
112 2
10
V
A
Kn = 952 2
r V
Iref
VGS5 = VT n +
= 3.4498 V
Kn
VDD (VGS5 + VSS )
R1 =
= 1.64 K
Iref

Kn =

1 0
k
2 n

W
L

1
2

Para determinar el intervalo del voltaje VCOM tal que

el circuito se mantuviera en region de operacion de
saturacion se determino VD1 , VGS1 y VG6 :
e-mail: df.gomez11@uniandes.edu.co

Iref
= 2.8494 V
2Kn
VG6 = VSS + VGS5 = 1.5502 V
 



1
W
1
A
360
Kp = kp0
=
27.6 2
2
L
2
10
V
A
Kp = 496.8 2
V
s
Iref
VGS3 = |VT p |
= 3.6564 V
2Kp
VGS1 = VT n +

VD1 = VDD + VGS3 = 1.3436 V

En particular, para que los transistores Q6 y Q1 se
mantengan en saturacion se debe cumplir que:
VCOM VGS1 VG6 VT n VCOM 0.1 V
VD1 VCOM VT n VCOM 2.74 V
Adicionalmente, se tiene que las ganancia diferencia
del circuito es, asumiendo un voltaje Early de 100V,
para los transistores tipo P y tipo N, [2]:

LABORATORIO DE ELECTRONICA
ANALOGA

Figura 2: Montaje de amplificador diferencial con

carga carga activa

Avd

Iref
= gm1 (ro1 ||ro3 ) =
VT
r04
2r05

1
r03

VAn VAp
||
Iref Iref
!

Figura 3: Modelo SPICE de los transistores del integrado CD47000


= 35.7 V

0.25V/V
gm + r103


Avd
CMRR = 20 log10
= 43.09dB
Avc

Avc =

III.

P ROCEDIMIENTO

El circuitos se implemento en una protoboard (figura

2). A la resistencia del espejo de corriente se puso en
serie un potenciometro para poder tener la corriente de
polarizacion deseada.
La toma de medidas consistio en tres partes. Primero se
abra el circuito en alguno de los puntos sobre los que
se quisiera que pasara determinada corriente y se meda
con un multmetro la corriente. Si el valor se alejaba de
la teora se variaba el ya mencionado potenciometro.
En segundo lugar, se desconectaba una de las bases
del par diferencial de tierra y se conectaba a una fuente
generadora, que se configuraba con una senal de salida
sinusoidal con amplitud de 20 mVpp y frecuencia de
1KHz. Posteriormente se repeta lo mismo con la otra
base y despues se haca con ambas, para observar la
respuesta en modo comun.
IV.
IV-A.

mV y 1KHz, con un valor VCOM de 0 V (valor que se

encuentra en el rango permitido y que resulta mas facil
de implementar en la practica). Se puede notar que:
592.06
= 39.47
15
2.5208
Avc =
= 0.168
15 

Avd
= 47.42
CMRR = 20 log
Avc
Avd =

R ESULTADOS DE SIMULACI ON

Comportamiento DC

Se obtuvo una corriente Iref de 3.62 mA, lo que

se aleja un 9.5 % del calculo teorico. Esto se puede
deber a que el modelo utlizado en Altium fue el
modelo del circuito integrado CD47000 obtenido en [3]
(figura 3), que incluye bastantes parametros en cuenta,
a diferencia del modelo ideal supuesto para realizar los
calculos.
IV-B.

Figura 4: Simulacion de modo diferencial del amplificador diferencial con carga activa

Comportamiento AC

Las figuras 4 y 5 muestran las respuestas obtenidas

en simulacion al utilizar una entrada sinusoidal de 15

Se puede notar que los valores de ganancia presentan

errores relativos entre el 10.05 % y el 32.8 %. Esto da
a entender que el modelo teorico se aleja considerablemente del modelo considerado por el codigo SPICE.
V.
V-A.

R ESULTADOS PR ACTICOS

Comportamiento DC

Debido a que se utilizo un potenciometro en serie a

la resistencia de polarizacion, se obtuvo una corriente
de referencia de 4.0 0.1 mA, es decir, con un
error relativo del 0 %, para la precision del multmetro

LABORATORIO DE ELECTRONICA
ANALOGA

Figura 6: Simulacion de modo diferencial del amplificador diferencial con carga activa
Figura 5: Simulacion de modo comun del amplificador
diferencial con carga activa

utilizado. Sin embargo, el valor de la resistencia no

fue el mismo, sino que tuvo un valor de 1.32 K, que
representa un error del 19.5 %. Este error se puede
explicar por el mismo motivo que en la simulacion,
puesto que cuando se utilizo una resistencia de 1.64
K, se obtuvo la misma corriente de polarizacion de
3.6 mA. Adicionalmente, se encontro que los voltajes
gate-source de Q1 y Q2 eran de 3.96 V, lo que significa
un error relativo de 14.78 %. As mismo, los voltajes de
drain-gate medidos experimentalmente fueron de 1.12
V y 2.05. Lo que significa que ambos transistores se
encontraban, en efecto, operando en region activa.
V-B.

Comportamiento AC

A continuacion se muestran las graficas obtenidas en

la practica con una fuente generadora de 15 mVpp y
1 KHz, y un osciloscopio. En la figura 6 se observa la
respuesta del circuito en modo diferencial. En cambio,
en la figura 7 se observa el comportamiento ante una
respuesta comun. Se puede notar que en ambos casos
la respuesta es bastante parecida a la encontrada en la
simulacion. Cuantitativamente se tiene que:
552.06
= 18.4
30
18.4
= 0.61
Avc =
30

Avd
CMRR = 20 log
= 29.58
Avc
Avd =

VI.

A N ALISIS

Se pudo notar que entre los calculos teoricos y

la simulacion se encontraban diferencias importantes;
as como entre los resultados experimentales y los
de simulacion. Como ya se ha mencionado antes, lo
primero se puede deber a que el modelo considerado

Figura 7: Simulacion de modo comun del amplificador

diferencial con carga activa

es distinto al de simulacion, puesto que este tiene

en cuenta aspectos como capacitancias parasitas. As
mismo, debido a que no se realizo ningun analisis
frecuencial, es una posibilidad que la frecuencia baja
del amplificador sea mayor o igual que 1 KHz, con lo
que la amplitud disminuye en comparacion con la real.
En cuanto a las discrepancias entre simulacion y
experimentacion, se tienen varios posibles factores que
pueden ser los causantes de estas. En primera lugar,
para valores tan bajos de voltaje, ni el generador de
ondas ni el osciloscopio resultan muy confiables. Como
se puede observar en las dos figuras anteriores (6 y
7), la senal de entrada, que corresponde a la inferior,
presenta un gran componente de ruido, tal que el valor
medido para el voltaje pico a pico variaba entre 10 mV
y 60 mV. Otro factor, que le resta algo de validez a
los resultados de simulacion es que la amplificacion
en simulacion variaba bastante dependiendo del valor
de voltaje VCOM , lo que en teora no debera suceder,
porque los voltajes son forzados de tal manera que
siempre pase la misma corriente de 2 mA. Esto puede
significar que algo en el modelo implementado no se
hizo de manera correcta.

LABORATORIO DE ELECTRONICA
ANALOGA

VII.

C ONCLUSIONES

Un modelo SPICE de alto nivel, en este caso era

LEVEL 7, tiene en cuenta una gran cantidad
de parametros que lo desvan del modelo teorico,
pero que lo acercan a los resultados experimentales.
En comparacion con la practica anterior, la ganancia fue baja, puesto que en el caso de la carga activa se obtuvo una ganancia de mas de 100 veces,
mientras en esta ocaso n fue de aproximadamente
20. Esto indica que los transistores MOSFET no
son tan buenos para amplificar senales.
De la misma forma, en modo comun aun se poda
media una senal de salida comparable con la senal
de entrada, lo que no sucedio en el caso de la
anterior practica.
R EFERENCIAS
[1] F. Lozano and C. Higuera, Laboratorio de Ingeniera Electrica y
Electronica. Gua de las Practicas de Laboratorio: Amplificador
diferencial con MOSFETS y carga activa. Bogota, Colombia:
Departamento de Ingeniera Electrica y Electronica, primer
semestre de 2016.
[2] A.S. Sedra y P.K. Smith, Differential and Multistage Amplifiers en Microelectronic Circuits, 6ta ed. Oxford University
Press, 2009, cap. 8.
[3] L. Fuller, SPICE Model for NMOS and PMOS FETs in the
CD4007 Chip ,
people.rit.edu, 2016. [En lnea]. Disponible en: https:people.rit.edulffeeeCD4007 SPICE MODEL.pdf.
[Accedido el: 14- Marzo - 2016].