ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO

FACULTAD DE INFORMTICA Y ELECTRNICA

ESCUELA DE INGENIERIA EN ELECTRONICA TELECOMUNICACIONES Y REDES
CARRERA DE INGENIERIA EN ELECTRONICA TELECOMUNICACIONES Y REDES

PORTAFOLIO DE SISTEMAS DIGITALES II

I. DATOS INFORMATIVOS
Nombres y Apellidos:

Gabriela Villacrs

Direccin domiciliaria:

Parque Industrial

Telfono:

0969047100

Correo

electrnico Mayte-villacres@espoch.edu.ec

institucional y personal:
Cdigo:

733

Fecha:

1 de Abril 24 de Agosto

Saber para Ser

HORARIO DE CLASES

Pgina 1 de 144

Saber para Ser

Pgina 2 de 144

Saber para Ser

ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO

SLABO INSTITUCIONAL
1. INFORMACIN GENERAL

FACULTAD
ESCUELA
CARRERA
SEDE
MODALIDAD
SLABO DE
NIVEL
PERODO
ACADMICO
REA
NMERO DE
HORAS SEMANAL
4

INFORMTICA Y ELECTRNICA
INGENIERA EN ELECTRNICA TELECOMUNICACIONES Y
REDES
INGENIERA ELECTRNICA EN TELECOMUNICACIONES Y
REDES
MATRIZ ESPOCH
PRESENCIAL
SISTEMAS DIGITALES II
TERCERO
ABRIL AGOSTO 2015
CDIGO
IT03EO4

NMERO DE CRDITOS
4

PRERREQUISITOS

CORREQUISITOS

NOMBRE DEL DOCENTE

NMERO TELEFNICO
CORREO ELECTRNICO
TTULOS ACADMICOS DE
TERCER NIVEL
TTULOS ACADMICOS DE
POSGRADO

IT02EO6
MONICA JEANETTE FLORES VILLAFUERTE
0987059562
monica.flores@espoch.edu.ec
INGENIERA EN ELECTRNICA Y COMPUTACION

2. DESCRIPCIN DE LA ASIGNATURA

2.1.

INDENTIFICACIN DEL PROBLEMA DE LA ASIGNATURA EN RELACIN AL

PERFIL PROFESIONAL
Falta en el conocimiento de diseo y anlisis de mquinas secuenciales
sncronas a travs de la sntesis de algoritmos de hardware digital mediante
diagramas de estado y cartas ASM (Algorithmic State Machine), adems de la

Pgina 3 de 144

Saber para Ser

falta de conocimiento en el manejo del lenguaje de descripcin de hardware para

circuitos de muy alta velocidad (VHDL).
2.2.

CONTRIBUCIN
PROFESIONAL

DE

LA

ASIGNATURA

EN

LA

FORMACIN

DEL

El estudiante obtiene los criterios fundamentales para el anlisis y diseo de

mquinas secuenciales sncronas tanto a nivel de hardware como software, lo que
permitir que implementes esta clase de sistemas en la relacin de problemas de la
industria de forma que sus conocimientos se aporten a la sociedad.
3. OBJETIVOS GENERALES DE LA ASIGNATURA

1. Disear mquinas de estado sncronas, diagramas de estado y cartas ASM

mediante VHDL.
2. Sintetizar algoritmos mediantes diagramas de estado y cartas ASM para aplicar
en el diseo de mquinas secuenciales sncronas.
3. Programar secuencias bsicas en lenguaje VHDL e implementar el hardware
digital de los diseos de mquinas secuenciales.
4. Aplicar los conocimientos adquiridos de manera responsable y deontolgica.
4. CONTENIDOS

UNIDADES

OBJETIVOS

FLIP - FLOPS

Anlisis y diseo
Latch y Flip-Flops

de

Pgina 4 de 144

TEMAS
El Latch bsico.
Retardos
de
propagacin.
Latch asincrnico: S,
R, D, T, J-K, maestro
esclavo.
El multiplexor con
Latch.
Diseo y conversin
de Latch.
El
reloj,
tipos
y
tiempos: Tsu, Th.
Flip Flop D maestros
esclavo.
Flip flops disparados

Saber para Ser

Mquinas secuenciales
sncronas

Disear
mquinas
secuenciales sncronas
mediante diagramas de
estado.

Introduccin a VHDL

Conocer la estructura
bsica de VHDL y
analizar los mdulos
bsicos
de
diseo:
palabras
reservadas,
tipos
de
datos,
arquitectura y estructura
de datos.

Diseo de FF con VHDL

Disear FF mediante el
lenguaje VHDL

Describir la declaracin
de
declaraciones
concurrentes
y
Diseo lgico
secuenciales dentro de
combinacional con VHDL
un
programa
VHDL
mediante el diseo de
circuitos

Pgina 5 de 144

por flaco: T, J-K, J-K

maestro-esclavo.
Latch vs. Flip flops.
Registro
con
Flip
Flops.
Diagramas de estado.
Clases de mquinas
A, B, C, D, E.
Diseo de mquinas
secuenciales
sncronas
mediante
mquinas de estado.
Contadores.
Registros.
Generalidades.
Introduccin a Xilinx
ISE.
VHDL, organizacin y
arquitectura.
Operadores
y
expresiones.
Tipos de datos.
Atributos.
Declaraciones
de
constantes, variables
y seales.
Declaracin
de
entidad y arquitectura.
Diseo
lgico
secuencial.
Flip-Flops: D, T, J-K.
Registros con FF.
Programacin
de
estructuras
bsicas
mediante
declaraciones
concurrentes.
Programacin
y
estructuras
bsicas

Saber para Ser

combinacionales.

Diseo de controladores Disear

controladores
digitales mediante ASM y digitales
mediantes
VHDL
diagramas ASM y VHDL.

mediante
declaraciones
secuenciales.
Simbologa ASM.
Diseo
de
controladores
secuenciales
sncronos mediantes
diagramas ASM.
Implementacin
de
diagramas
ASM
mediante VHDL.

5. ESTRATEGIAS METODOLGICAS
Para el desarrollo de la presente asignatura se utilizan los mtodos investigativos,
bsqueda parcial y conversacin heurstica.
Se fomenta y se fortalece el trabajo en equipo con diversas actividades de talleres en
clase.
Se incentiva la participacin individual activa de los estudiantes realizando preguntas y
analizando cada una de las respuestas de los mismos con relacin a los conceptos
analizados, valorando as sus criterios y obteniendo conclusiones tiles para el anlisis
de diversos problemas.
Se incentiva la escritura de documentos tcnicos con formatos y normas internacionales.

1. USO DE TECNOLOGA
Equipos:
Computadores con software de simulacin Quartus II, MultiSim
Materiales:
Herramientas software: VHDL, MultiSim.
Dispositivos y componentes electrnicos digitales (TTL y CMOS)

2. RESULTADO O LOGROS DE APRENDIZAJE

RESULTADOS O

CONTRIBUCIN (ALTA,

Pgina 6 de 144

EL ESTUDIANTE SER

Saber para Ser

LOGROS DEL
APRENDIZAJE
a) Fortalecer
el
pensamiento
lgico
deductivo
para
la
resolucin
de
problemas dentro de la
carrera de Ingeniera
en
Electrnica,
Telecomunicaciones y
Redes
b) Adquirir los
conocimientos que le
permitan identificar y
analizar problemas de
ingeniera electrnica
telecomunicaciones y
redes.
c) Implementar de
manera eficaz la
solucin de problemas
dentro de la carrera
d) Manejar las diferentes
herramientas
tecnolgicas para su
aplicacin en la
resolucin de
problemas de sus
carrera
e) Desarrollar su
capacidad de
integracin en equipos
multidisciplinarios de
trabajo, alcanzando un
enfoque holstico en la
resolucin de

MEDIA, BAJA)

BAJA

MEDIA

MEDIA

MEDIA

BAJA

Pgina 7 de 144

CAPAZ DE

Reafirmar el pensamiento
lgico deductivo para la
resolucin de problemas de
diseo
de
mquinas
secuenciales sincrnicas que
involucran a la lgica binaria y
la informtica.

Analizar problemas de diseo

de mquinas secuenciales
sncronas para determinar
posibles soluciones.

Encontrar de manera eficaz la

solucin de problemas de
diseo
de
mquinas
secuenciales sncronas dentro
de la carrera
Usar
apropiadamente
las
herramientas de simulacin
como VHDL y equipo digital de
hardware para su aplicacin
en la resolucin de problemas
de diseo de mquinas
secuenciales sncronas
Asociar e integrar en forma
efectiva en equipos de trabajo
como elemento fundamental
en el diseo e implementacin
de mquinas secuenciales
sncronas

Saber para Ser

problemas
f) Demostrar un
comportamiento tico,
con eficacia y eficiencia
profesional
g) Utilizar la comunicacin
oral, escrita, grfica y
electrnica
contribuyendo en el
desarrollo profesional

BAJA

Reconocer la responsabilidad
profesional y deontolgica de
la profesin que ejercer.

MEDIA

Ilustrar de manera efectiva de

forma oral, escrita y grfica e
interacta con diferentes tipos
de audiencia.

3. AMBIENTES DE APRENDIZAJE
Talleres: Trabajo individual y en equipos para resolver en forma prctica
problemas relacionados con los conocimientos alcanzados
Investigacin: Trabajos individuales y en equipo que permitan construir
conocimiento con el apoyo de los sistemas de informacin y como la
participacin responsable, dilogo y discusin entre los estudiantes.
Simulacin por computadora: mediante el empleo de herramientas de software
apropiadas que permitan a los estudiantes elaborar y evaluar la solucin
planteada para un circuito elctrico.

6. SISTEMA DE EVALUACIN DE LA ASIGNATURA

ACTIVIDADES A
EVALUAR
Exmenes
Lecciones
Tareas Individuales

PRIMER
PARCIAL
5
1

SEGUNDO
PARCIAL
6
1
1

TERCER
PARCIAL
5

Pgina 8 de 144

EVALUACIN
PRINCIPAL
12

SUSPENSIN
20

Saber para Ser

Informes
Fichas de Observacin
Proyecto
Trabajo de
Investigacin
Portafolios
Aula Virtual
Otros
TOTAL

1
1

8 PUNTOS

10 PUNTOS

10 PUNTOS

12 PUNTOS

20 PUNTOS

7. BIBLIOGRAFA

BSICA
Ronald Tocci, Neal Widmer (2011) Sistemas digitales (11va. edicin)
COMPLEMENTARIA
Morris Mano, Michele Ciletti (2007) Diseo digital (4ta. edicin), Pearson.
Balden, Wilson (2012). Problemas resueltos de Sistemas digitales II. Ed.
Copycentro ESPOCH
Carmen Baena Oliva, Problemas de Circuitos y sistemas Digitales (2013)
Tercera Edicin.
LECTURAS RECOMENDADAS
Saravanan, V., and V. Kannan. "Performance Analysis of CNTFET on T FlipFlop." IUP Journal Of Electrical & Electronics Engineering 5, no. 3 (July 2012): 5766. Academic Search Complete, EBSCOhost (accessed February 26, 2013).
L. W. Massengill, et al. "Frequency Dependence of Alpha-Particle Induced Soft
Error Rates of Flip-Flops in 40-nm CMOS Technology." IEEE Transactions On
Nuclear Science 59, no. 6 (December 2012): 2796-2802. Academic Search
Complete, EBSCOhost (accessed February 26, 2013).
Yang, Joon-Sung, Nur A. Touba, and Benoit Nadeau-Dostie. "Test Point Insertion
with Control Points Driven by Existing Functional Flip-Flops." IEEE
Transactions On Computers 61, no. 10 (October 2012): 1473-1483. Academic
Search Complete, EBSCOhost (accessed February 26, 2013)
WEBGRAFA

Pgina 9 de 144

Saber para Ser

http://search.ebscohost.com/login.aspx?direct=true&db=a9h&AN=44322484&lang=es&s
ite=ehost-live
http://search.ebscohost.com/login.aspx?direct=true&db=a9h&AN=94863854&lang=es&s
ite=ehost-live
http://search.ebscohost.com/login.aspx?direct=true&db=a9h&AN=89302597&lang=es&s
ite=ehost-live

FIRMA DEL DOCENTE DE LA

ASIGNATURA

FIRMA DEL COORDINADOR

DE REA

FIRMA DEL DIRECTOR DE

ESCUELA

LUGAR Y FECHA DE
PRESENTACIN

Riobamba 01 de abril de 2015

Pgina 10 de 144

Saber para Ser

ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO

VICERRECTORADO ACADMICO
DIRECCIN DE DESARROLLO ACADMICO
PLANIFICACIN SEMESTRAL DE ASIGNATURA

1.

DATOS INFORMATIVOS:

FACULTAD:
ESCUELA:
CARRERA:
ASIGNATURA:
No. CRDITOS:
No. HORAS:
DOCENTE(A):
2.

INFORMTICA Y ELECTRNICA
INGENIERA EN ELECTRNICA, TELECOMUNICACIONES Y REDES
INGENIERA EN ELECTRNICA, TELECOMUNICACIONES Y REDES
SISTEMAS DIGITALES TERCERO A
4
4
ING. MNICA JEANETTE FLORES VILLAFUERTE

PLANIFICACIN SEMESTRAL DE ASIGNATURA

CLASE No

UNIDADES/TEMAS

FECHA

HORARIO

Presentacin
Entrega de Slabos y Sistema de Evaluacin
Prueba de Diagnstico

08/04/2015

09:00 - 11:00

Latch Bsico
Retardos de Propagacin

10/04/2015

09:00 - 11:00

Latch Asincrnico: S, R, D, T, J-K, maestroesclavo

15/04/2015

09:00 - 11:00

El Multiplexor con Latch

17/04/2015

09:00 - 11:00

Diseo y Conversin de Latch

22/04/2015

09:00 - 11:00

El reloj, Tipos de Tiempos: Tsu, Th

24/04/2015

09:00 - 11:00

Flip Flops: D, T, J-K

Flip Flop D maestro-esclavo
Flip Flops Disparadores por Flanco: T, J-K, J-K
maestro-esclavo

29/04/2015

09:00 - 11:00

Pgina 11 de 144

OBSERVACIONES

Saber para Ser

01/05/2015

09:00 - 11:00

DA DEL TRABAJO

Evaluacin primer parcial

06/05/2015

09:00 - 11:00

10

Notas Primer Parcial

08/05/2015

09:00 - 11:00

11

Latch vs Flip Flops

13/05/2015

09:00 - 11:00

12

Diseo Lgico Secuencial

15/05/2015

09:00 - 11:00

13

Diagramas de Estado

20/05/2015

09:00 - 11:00

14

Clases de Mquinas A, B, C, D, E

22/05/2015

09:00 - 11:00

15

Diseo de maquinas secuenciales sncronas

mediante mquinas de estado

27/05/2015

09:00 - 11:00

16

Contadores

29/05/2015

09:00 - 11:00

17

Registros
Registro con Flip Flops

03/06/2015

09:00 - 11:00

18

Aplicaciones de los Registros

05/06/2015

09:00 - 11:00

19

Evaluacion Segundo parcial

10/06/2015

09:00 - 11:00

20

Notas Segundo Parcial

12/06/2015

09:00 - 11:00

21

Generalidades
Introduccin a Xilinx y ISE

17/06/2015

09:00 - 11:00

VHDL

22

VHDL, Organizacin y Arquitectura

19/06/2015

09:00 - 11:00

VHDL

23

Operadores y Expresiones

24/06/2015

09:00 - 11:00

VHDL

24

Tipos de Datos
Atributos

26/06/2015

09:00 - 11:00

VHDL

25

Declaraciones de Constantes, Variables y Seales

Declaracin de Entidad y Arquitectura

01/04/2015

09:00 - 11:00

VHDL

26

Programacin de Estructuras Bsicas mediante

Declaraciones Concurrentes

03/04/2015

09:00 - 11:00

VHDL

27

Programacin de Estructuras Bsicas mediante

Declaraciones Secuenciales

08/04/2015

09:00 - 11:00

VHDL

28

Diseo Lgico Combinacional y Secuencial

10/04/2015

09:00 - 11:00

VHDL

29

Simbologa ASM

15/04/2015

09:00 - 11:00

VHDL

30

Diseo de Controladores Secuenciales Sncronos

mediante Diagramas ASM
Implementacin de Diagramas ASM mediante
VHDL

17/04/2015

09:00 - 11:00

VHDL

31

Evaluacin Tercer Parcial

22/04/2015

09:00 - 11:00

32

Notas Tercer Parcial

24/04/2015

09:00 - 11:00

Fecha Presentacin: 01/04/2015

Pgina 12 de 144

Saber para Ser

Entrega: Ing. Mnica Jeanette Flores Villafuerte

Pgina 13 de 144

Revisin:

Saber para Ser

Pgina 14 de 144

Saber para Ser

Pgina 15 de 144

Saber para Ser

Pgina 16 de 144

Saber para Ser

Pgina 17 de 144

Saber para Ser

Pgina 18 de 144

Saber para Ser

Pgina 19 de 144

Saber para Ser

Pgina 20 de 144

Saber para Ser

Pgina 21 de 144

Saber para Ser

Pgina 22 de 144

Saber para Ser

Pgina 23 de 144

Saber para Ser

Pgina 24 de 144

Saber para Ser

Pgina 25 de 144

Saber para Ser

Pgina 26 de 144

Saber para Ser

Pgina 27 de 144

Saber para Ser

Pgina 28 de 144

Saber para Ser

Pgina 29 de 144

Saber para Ser

Pgina 30 de 144

Saber para Ser

Pgina 31 de 144

Saber para Ser

Pgina 32 de 144

Saber para Ser

Pgina 33 de 144

Saber para Ser

Pgina 34 de 144

Saber para Ser

Pgina 35 de 144

Saber para Ser

Pgina 36 de 144

Saber para Ser

Pgina 37 de 144

Saber para Ser

Pgina 38 de 144

Saber para Ser

Pgina 39 de 144

Saber para Ser

Pgina 40 de 144

Saber para Ser

Pgina 41 de 144

Saber para Ser

Pgina 42 de 144

Saber para Ser

Pgina 43 de 144

Saber para Ser

Pgina 44 de 144

Saber para Ser

Pgina 45 de 144

Saber para Ser

Pgina 46 de 144

Saber para Ser

Pgina 47 de 144

Saber para Ser

Pgina 48 de 144

Saber para Ser

Pgina 49 de 144

Saber para Ser

Pgina 50 de 144

Saber para Ser

Pgina 51 de 144

Saber para Ser

Pgina 52 de 144

Saber para Ser

Pgina 53 de 144

Saber para Ser

Pgina 54 de 144

Saber para Ser

Pgina 55 de 144

Saber para Ser

Pgina 56 de 144

Saber para Ser

Pgina 57 de 144

Saber para Ser

Pgina 58 de 144

Saber para Ser

Pgina 59 de 144

Saber para Ser

Pgina 60 de 144

Saber para Ser

Pgina 61 de 144

Saber para Ser

Pgina 62 de 144

Saber para Ser

Pgina 63 de 144

Saber para Ser

Pgina 64 de 144

Saber para Ser

Pgina 65 de 144

Saber para Ser

Pgina 66 de 144

Saber para Ser

Pgina 67 de 144

Saber para Ser

Pgina 68 de 144

Saber para Ser

Pgina 69 de 144

Saber para Ser

Pgina 70 de 144

Saber para Ser

Pgina 71 de 144

Saber para Ser

Pgina 72 de 144

Saber para Ser

Pgina 73 de 144

Saber para Ser

Pgina 74 de 144

Saber para Ser

Pgina 75 de 144

Saber para Ser

Pgina 76 de 144

Saber para Ser

Pgina 77 de 144

Saber para Ser

Pgina 78 de 144

Saber para Ser

Pgina 79 de 144

Saber para Ser

Pgina 80 de 144

Saber para Ser

Pgina 81 de 144

Saber para Ser

Pgina 82 de 144

Saber para Ser

Pgina 83 de 144

Saber para Ser

Pgina 84 de 144

Saber para Ser

Pgina 85 de 144

Saber para Ser

Pgina 86 de 144

Saber para Ser

Pgina 87 de 144

Saber para Ser

Pgina 88 de 144

Saber para Ser

Pgina 89 de 144

Saber para Ser

Pgina 90 de 144

Saber para Ser

Pgina 91 de 144

Saber para Ser

Pgina 92 de 144

Saber para Ser

Pgina 93 de 144

Saber para Ser

Pgina 94 de 144

Saber para Ser

Pgina 95 de 144

Saber para Ser

Pgina 96 de 144

Saber para Ser

Pgina 97 de 144

Saber para Ser

Pgina 98 de 144

Saber para Ser

Pgina 99 de 144

Saber para Ser

Pgina 100 de 144

Saber para Ser

Pgina 101 de 144

Saber para Ser

Pgina 102 de 144

Saber para Ser

Pgina 103 de 144

Saber para Ser

Pgina 104 de 144

Saber para Ser

Pgina 105 de 144

Saber para Ser

Pgina 106 de 144

Saber para Ser

Pgina 107 de 144

Saber para Ser

Pgina 108 de 144

Saber para Ser

Pgina 109 de 144

Saber para Ser

Pgina 110 de 144

Saber para Ser

Pgina 111 de 144

Saber para Ser

Pgina 112 de 144

Saber para Ser

Pgina 113 de 144

Saber para Ser

Pgina 114 de 144

Saber para Ser

Pgina 115 de 144

Saber para Ser

Pgina 116 de 144

Saber para Ser

Pgina 117 de 144

Saber para Ser

Pgina 118 de 144

Saber para Ser

Pgina 119 de 144

Saber para Ser

Pgina 120 de 144

Saber para Ser

Pgina 121 de 144

Saber para Ser

Pgina 122 de 144

Saber para Ser

Pgina 123 de 144

Saber para Ser

Pgina 124 de 144

Saber para Ser

Pgina 125 de 144

Saber para Ser

Pgina 126 de 144

Saber para Ser

Pgina 127 de 144

Saber para Ser

Pgina 128 de 144

Saber para Ser

Pgina 129 de 144

Saber para Ser

Pgina 130 de 144

Saber para Ser

Pgina 131 de 144

Saber para Ser

Pgina 132 de 144

Saber para Ser

Pgina 133 de 144

Saber para Ser

Pgina 134 de 144

Saber para Ser

Pgina 135 de 144

Saber para Ser

Pgina 136 de 144

Saber para Ser

Pgina 137 de 144

Saber para Ser

Pgina 138 de 144

Saber para Ser

Pgina 139 de 144

Saber para Ser

Pgina 140 de 144

Saber para Ser

Pgina 141 de 144

Saber para Ser

Pgina 142 de 144

Saber para Ser

Pgina 143 de 144