PROJETO DE CONVERSORES DCM SEPIC E FORWARD PARA CORREO

DO FATOR DE POTNCIA E CONTROLE DE POTNCIA

Giuseppe Lunelli, Ricardo L. Sponchiado
Universidade Tecnolgica Federal do Paran UTFPR PPGEE - BRASIL
Pato Branco - PR
e-mail: ricardosponchiado@gmail.com

Resumo - Neste trabalho apresentado um projeto de

conversores estticos para soluo de fator de potncia e
controle de potncia. A primeira etapa do projeto
consiste em um SEPIC DCM para CFP, com tenso de
alimentao de 220Vac/60Hz, tenso no barramento de
350V com ondulao de 10% e rendimento ideal para
uma potncia de 35W. O segundo estgio composto por
um Forward DCM para CP, tenso de sada de 250 V
com ondulao de 1% considerando rendimento ideal.
Princpios de funcionamento, equaes de projeto e
resultados de simulao realizados no software PSIM, so
apresentados para validar o funcionamento do conversor
proposto.
Palavras-Chave Conversores De Potncia DCM,
Correo de Fator de Potncia, Controle de Potncia,
SEPIC, FORWARD.

SEPIC AND FORWARD DCM CONVERTERS

DESIGN FOR POWER FACTOR
CORRECTION AND POWER CONTROL
Abstract This paper we present a static converters
project for power factor solution and power control. The
first step of design consists of a SEPIC DCM to CFP with
power 220Vac / 60Hz voltage in 350V bus voltage ripple
with 10% to optimal performance for a 35W power. The
second stage consists of a Forward DCM to CP 250 V
output voltage with ripple of 1% considering optimal
performance. Operating principles, design equations and
simulation results obtained in PSIM software are
presented to validate the operation of the proposed
converter..
1

Keywords - Power Converters DCM, Power Factor

Correction, Power Control, SEPIC, FORWARD.

I. INTRODUO
Grandes Partes dos equipamentos eltricos e eletrnicos,
hoje utilizados no mundo necessitam que a energia eltrica
seja entregue em padres aceitveis para o funcionamento
correto. Normalmente o padro requerido pelos
equipamentos diferente da energia provida pela rede
pblica de energia eltrica, assim para regulao da energia
so utilizados circuitos de readequao de tenso que podem

Artigo submetido a disciplina de Tpicos Especiais Em Processamento de

Energia em 11/08/2015.

ser classificados quanto a sua topologia, sendo passiva ou

ativa.
As topologias passivas baseiam-se na adio de elementos
reativos antes do estgio de retificao, que atuam como
filtros das componentes harmnicas. Suas caractersticas
frente aos mtodos ativos so que, apresentam filtros
volumosos e pesados decorrentes da operao em baixa
frequncia (60 Hz e 120 Hz), so relativamente simples e de
baixo custo, no necessitam de malha de controle,
apresentam elevado ripple na tenso contnua de barramento
e, a sua principal vantagem, a no-presena de elementos
ativos[1][2]. Porm, tambm existem desvantagens, tais
como, alguns circuitos no podem operar numa larga faixa da
tenso de entrada (90 a 240V), no possibilitam regulao da
tenso, afetam as formas de onda na frequncia fundamental,
o correto dimensionamento no simples e comparados com
as solues ativas, so pesados e volumosos [2]. J As
topologias ativas so compostas por conversores CC-CC.
Estes conversores so formados por semicondutores de
potncia operando como interruptores em alta frequncia, e
por indutores e capacitores que controlam o fluxo de energia
entre a entrada e sada do conversor [3].
Este artigo apresenta uma implementao de uma soluo
para Correo de Fator de Potncia (CFP) e Controle de
Potncia (CP), utilizando um conversor SEPIC em modo de
conduo descontinua (DCM) e Foward em DCM. O
trabalho dividido na seguinte forma: na seo II
apresentado a fundamentao terica, contendo as dedues
das equaes e anlise das etapas de operao para cada
topologia utilizada, a seo III esto os materiais e mtodos
utilizados no trabalho, a seo IV so apresentados os
resultados obtidos em simulao pelo software PSIM da
topologia implementada e na seo V so apresentadas as
concluses deste trabalho.

II. FUNDAMENTAO TERICA

Para uma melhor compreenso, os conceitos necessrios

para estudo e implementao do projeto so apresentados nos
tpicos a seguir. Os mesmo foram fundamentados a partir de
revises em sala de aula e na literatura [1]-[6]
A. SEPIC PFC
A Figura 1, apresenta topologia do conversor SEPIC para
CFP Neste conversor a tenso de sada pode ser maior ou
menor que tenso de entrada, tambm no h inverso de
polaridade na sada e no necessita de comando isolado. Este
conversor operando em modo DCM em regime permanente

funciona com trs etapas de operao que sero descritas a Fig. 3. Circuitos equivalentes para as etapas 2 e 3 de operao
seguir.
do conversor SEPIC para PFC.
Assim, pode-se dizer que o tempo em que ocorre a
segunda etapa :

tdon d donTs

DTs
sin(r t )
M

(3)

Vo
VS

(4)

sendo
Fig. 1. Topologia SEPIC PFC.

Na etapa 1 a chave est fechada formando o circuito

equivalente da Figura 2, assim, existe um aumento linear da
corrente no indutor L1 (iL1) e da corrente no indutor L2 (iL2).
O aumento linear que ocorre em iL1 devido tenso de
entrada (Vs), e iL2 devido ao capacitor C1 que se descarrega
atravs da corrente na chave (isw). A carga alimentada pelo
capacitor C2.

Onde:

d don

A corrente de pico no diodo:

iopk

vs (t ) DTs
Leq

(5)

Onde:

Leq

Fig. 2. Circuito equivalente para a etapa 1 de operao do

SEPIC PFC.
As equaes de iL1 e iL2 so apresentadas a seguir:

v (t ) DTs
iL1 isw s
L1

iL 2 isw

vs (t ) DTS
L2

- Razo cclica de comutao da chave

Ts

- Perodo de comutao

Sabendo-se que a corrente lquida no capacitor de sada do

Sepic nula, podemos dizer que a corrente mdia de sada
igual a corrente mdia no diodo e podemos encontrar seu
valor atravs da equao:

ioavg
(1)

(2)

Onde:

A etapa 2 inicia na comutao da chave para estado aberto

como mostra o circuito equivalente da Figura 4. Durante este
estgio Como o diodo est polarizado, o indutor L1 inverte
sua polaridade, e enquanto a corrente iL2 for menor em
mdulo que iL1 o diodo conduz. No ocorre mais a conduo
quando temos a igualdade entre os mdulos das corretes iL1 e
iL2, pois a corrente do diodo possui valor nulo e o mesmo
para de conduzir, dando incio a terceira etapa.

iopk tdon
2Ts

Vs 2 D 2Ts sin 2 (r t )
2 LeqVo

(6)

E a corrente mdia para meio perodo da rede pode ser

calculado como:

I oavg

oavg

dr t

(7)

Resolvendo-se a integral de (1) podemos chegar na

equao (8) onde vemos que a potncia de sada do
conversor no depende da carga, e sim dos parmetros tenso
de entrada, frequncia de chaveamento e indutncia
equivalente do conversor.

Vo I o Po

Vs 2 D 2Ts
4 Leq

(8)

Na etapa 3 de operao no existe mais a conduo do

diodo e ainda no ocorreu outro perodo de chaveamento.
Assim, pode-se dizer que para o conversor operar em DCM,
a soma dos tempos nas duas primeiras etapas tem que ser
menor que o perodo de chaveamento:

DTs tdon Ts

(9)

Substituindo-se tdon na equao acima para a pior situao

do modo de conduo descontinuo quando t = 90,
chegamos na relao:

M
M 1

(10)

Sabe-se tambm que a corrente de sada pode ser expressa

pela equao:
Io

Vo
Ro

em DCM para regime permanente funciona com trs etapas

de operao que sero descritas a seguir.

(11)

Substituindo-se a equao (8) em (11) chegamos na

seguinte relao:

D 2M Ka

(12)

Onde Ka representa a constante de conduo do SEPIC,

dada por:

Ka

2 LEQ
RoTs

(13)
Fig. 4. Topologia Forward PC.

Igualando-se (12) com a inequao (13), obtemos a

constante de conduo para o caso crtico do Sepic
representado por (14).

Kacrtico

1
2( M 1)2

(14)

Para projetar as indutncias L1 e L2, utilizado o valor do

ripple da corrente de entrada e seu valor mximo ocorre em
_redet t= 90, portanto podemos obter os valores de
indutncia atravs das seguintes equaes:

L1

VSPICO DTs
I INRIPPLE

L2

L1LEQ
L1 LEQ

(15)

(16)

Para o conversor Sepic o capacitor C1 deve apresentar

baixo ripple de tenso na frequncia de chaveamento e seu
valor deve ser pequeno para acompanhar a variao da
tenso de entrada sendo que ele tem influencia direta sobre a
iL1. A frequncia de ressonncia entre C1, L1 e L2 deve ser em
uma frequncia maior que a da rede e menor que a de
chaveamento (rede<ressnancia<s), afim de evitar oscilaes
na corrente de entrada Iin e manter seu funcionamento como
CFP respectivamente, o valor de C1 pode ser encontrado
atravs da equao (17).

1
C1
2
ressnancia ( L1 L2)

(17)

O capacitor de sada deve suprir a carga e tambm filtrar a

componente da frequncia da rede. Seu valor pode ser
encontrado atravs da equao (18).

Pin
f rede (Vomx 2 Vomn 2 )

Na Etapa 1 a chave est fechada formando o circuito

equivalente da Figura 5, assim, a tenso de entrada do
conversor aplicada sobre a bobina N1. Consecutivamente
so induzidas tenses nas bobinas N2 e N3. Para a bobina N2
o diodo D1 fica polarizado diretamente e o diodo D2
reversamente. Com a polarizao de D1 o indutor Lx ento
armazena energia da fonte de entrada. Para a bobina N3 o
diodo D3 fica polarizado reversamente, mantendo um circuito
aberto. Pode-se determinar a variao da corrente no indutor
para uma relao de transformao 1:1 pela equao (19)
.

(18)

B. Forward PC
A Figura 4, apresenta topologia do conversor Forward
DCM para CP. Neste conversor a tenso de sada menor
que tenso de entrada, tambm no h inverso de polaridade
na sada e no necessita de comando isolado. Este conversor

Fig. 5. Circuito equivalente para a etapa 1 de operao do

Forward PC.

iL1

(Vs Vo ) DT
Lx

(19)

O incio da etapa 2 dada pela abertura da chave como

mostra a Figura 6. As correntes em Lx e Lm no mudam
instantaneamente, a continuidade da corrente em Lm
estabelece que I1=-ILm, assim ocorre a transformao de N1
para N2 e N3. Para N2 o Diodo D1 fica polarizado
reversamente impedindo a circulao de corrente, para N 3 o
diodo D3 fica polarizado diretamente fornecendo um
caminho para a corrente que volta para a fonte. Nesta etapa
tambm ocorre a polarizao do diodo D2 o qual fornece um
caminho de corrente para Lx. Pode-se determinar a variao
da corrente no indutor para uma relao de transformao 1:1
pela equao (20).

il 2

Vo D1T
Lx

(20)

Fig. 7. Diagrama em blocos do conversor PFC e CP.

Fig. 6. Circuitos equivalentes para as etapas 2 e 3 de operao

do conversor Forward para PFC.

Na etapa 3 a corrente em Lx nula e a chave ainda no

entrou em outro perodo de chaveamento, mantendo assim
apenas o capacitor de sada com alimentao para a carga.
Pode-se determinar o ganho esttico do conversor a partir das
equaes acima, sabendo-se que a variao de tenso sobre o
indutor nula, podemos chegar na seguinte relao:
Vo

Vs

2D
D D2

8Lx
RT

(21)

A rede eltrica apresenta uma tenso de alimentao de

220 V com frequncia de 60 Hz. O estgio CFP deve atender
as normas IEC61000-3-2 para equipamentos de classe C,
com relao as harmnicas de correntes injetadas em relao
a classe C, fornecendo uma tenso de barramento de 350 V
com ondulao mxima de 10%, supondo rendimento ideal.
O estgio CP deve atender uma tenso de sada de 250V com
ondulao mxima de 1% com potncia de sada de 35W.
Para o clculo dos valores dos componentes em cada
topologia, utilizou-se o software Mathcad. Desenvolvendo-se
uma rotina com as equaes apresentadas na seo anterior,
incluindo a validao do conversor referente a norma.
Posteriormente, foi implementado no software PSIM os
circuitos que representam o conversor, como mostra a Figura
8 e 9.

A corrente mdia no indutor pode ser determinada atravs

da figura abaixo, onde seu valor de pico acontece quando a
chave para a conduo e ento inicia-se a segunda etapa

ilxmdia

1 Vo D1T
1 V
(
( D D1 )T ) o
T
Lx
2
R

(22)
Fig. 8. Implementao do conversor SEPIC no PSIM.

Isolando-se D1 na equao acima obtemos:

D1

D D2

8Lx
RT

(23)

Substituindo-se D1 para o ganho esttico do conversor

podemos chegar na seguinte relao onde possvel obter-se
Lx.

Vo

Vs

2D
8L
D D x
RT
2

Fig. 9. Implementao do conversor Forwrad no PSIM.

(24)

O capacitor de sada do Foward pode ser encontrado

similarmente a mesma equao do capacitor do buck pela
equao:
C

1 D
V
8Lx ( o ) f 2
Vo

(25)

IV. RESULTADOS OBTIDOS

Os resultados dos valores dos componentes obtidos na
rotina desenvolvida no software Mathcad so apresentadas
na Tabela I.
TABELA I
Componentes Utilizados Para Projeto
SEPIC

III. MATERIAIS E MTODOS

A Figura 7 apresenta o diagrama geral do projeto a ser
executado, sendo uma estrutura composta por um conversor
SEPIC responsvel pela correo do fator de potncia e o
Forward pelo controle de potncia.

L1
C1
L2
C2
Diodo
Mosfet

15,687mH
130,764nF
125,571H
11,905F
UF5407
IRFPE50
Foward

C3
Ro

12,222F
1786

Lm
LForward
D1
D2
D3

1H
655,97H
UF4007
UF4007
UF4007

Os resultados da simulao no software PSIM para a

tenso de barramento e tenso de sada podem ser
visualizados nas Figura 10 e 11 respectivamente. A tenso de
barramento teve uma variao de tenso de 22,55V e a de
sada de 4,5V o que foi praticamente o estabelecido para
projeto.

Fig. 12. Corrente de sada

Fig. 10. Tenso de Barramento

Fig. 13. Corrente no diodo do Sepic.

Fig. 11. Tenso de sada

A corrente de sada pode ser visualizada na Figura 10,
onde a mesma resultou em uma potncia de sada de 34,93W, as
correntes no diodo do Sepic e no indutor Lx do foward podem ser
visualizadas nas Figuras 12 e 13 respectivamente, as mesmas
garantem a operao no modo descontinuo para os seguintes
conversores.

Fig. 14. Corrente no indutor Lx do Foward.

A tenso e corrente de entrada podem ser visualizadas na
Figura 15, as mesmas obtiveram em simulao um Fator de
potncia igual a 0,999. A corrente de entrada atendeu a norma
IEC61000-3-2 para equipamentos de classe C, como pode ser
observado na Figura 16, onde harmnica de ordem fundamental a
nica que aparece nas medies em relao a limitao para a
norma.

[3] PETRY A. Clvis; BARBI Ivo; Introduo aos

Conversores CC-CC. Instituto de Eletrnica de Potncia
UFSC,2001.
[4] S. A. Gonzlez, M. I. Valla, and C. H. Muravchik, A
Phase Modulated DGPS Transmitter Implemented with a
CMRC, in Proc. of COBEP, vol. 02, pp. 553-558, 2001.
[5] Lopes, Juliano. Reator Eletrnico Auto-oscilante Com
Tenso De Entrada Universal E Correo De Fator De
Potncia - Universidade Federal de Santa Maria, Santa
Maria, 2011
Fig. 15. Tenso e Corrente de entrada conversor PFC.

Fig. 16. Tenso e Corrente de entrada conversor PFC.

V. CONCLUSES
Os conversores projetados tinham basicamente duas
funes principais, o conversor SEPIC de corrigir o fator de
potncia do sistema, enquanto o conversor Forward garantia
a potncia constante na sua sada. Com a finalizao do
projeto, o sistema deve atender a norma IEC61000-3-2 para
equipamentos de classe C. Pode-se dizer que todos as
especificaes foram atendidas.
AGRADECIMENTOS
Os autores agradecem ao PPGEE, CAPES e ao CNPq.
REFERNCIAS
[1] KIRSTEN, Andr Lus. Reator eletrnico para lmpadas
de descarga em alta presso baseado no conversor
biflyback inversor. Dissertao (Mestrado em Engenharia
Eltrica) - Universidade Federal de Santa Maria, Santa
Maria, 2011.
[2] POMLIO, Jos Antenor. Pr-reguladores de fator de
potncia. Publicao FEE 03/95. Reviso Janeiro de
2007.