Professional Documents
Culture Documents
ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELTRICA
PROJETO DE DIPLOMAO
Porto Alegre
2009
Porto Alegre
2009
Orientador: ____________________________________
Prof. Dr. Yeddo Braga Blauth, UFRGS
Doutor pela Universidade Federal de Santa Catarina
Florianpolis, Brasil
Banca Examinadora:
Prof. MSc. Alceu Heinke Frigeri, UFRGS
Mestre pela Universidade Federal do Rio Grande do Sul Porto Alegre, Brasil
Prof. Dr. Eric Ericson Fabris, UFRGS
Doutor pela Universidade Federal do Rio Grande do Sul Porto Alegre, Brasil
Prof. Dr. Yeddo Braga Blauth, UFRGS
Doutor pela Universidade Federal de Santa Catarina Florianpolis, Brasil
DEDICATRIA
Dedico este trabalho aos meus pais e avs, em especial pelo apoio e pela dedicao em
todos os momentos.
AGRADECIMENTOS
Ao professor Yeddo Braga Blauth, pela orientao prestada para a realizao deste
trabalho.
Aos meus pais Nilson Lange e Sylvia Maria de Bastiani Lange, por todo apoio e
incentivo proporcionados.
minha irm Mariana Lange, pela reviso do texto.
Aos colegas do Laboratrio de Energia Solar da UFRGS e da Falker Automao
Agrcola, pelas oportunidades concedidas de aplicar os conhecimentos adquiridos durante o
curso.
Ao colega Matias De Angelis Korb e sua famlia, pelo companheirismo e apoio nesta
jornada.
RESUMO
ABSTRACT
This research aims to present the analysis, design, implementation and testing of a rectifier
with active power factor correction, which powers DC loads from sinusoidal sources while
injecting low harmonic content into the supply current and operating with unity power factor.
It shows the development of the power circuits and the software for control and modulation of
the boost converter used for the previously described purpose. The results showed that the
mathematical approaches which characterize the boost operation in discontinuous conduction
are sufficiently precise to allow the open-loop control strategy of the supply current to work
as expected, resulting in near unity power factor.
SUMRIO
1 INTRODUO ................................................................................................................... 12
2 OBJETIVOS ........................................................................................................................ 15
3 TCNICAS DE CORREO DO FATOR DE POTNCIA ......................................... 16
3.1 Correo passiva ............................................................................................................... 16
3.2 Correo ativa ................................................................................................................... 17
4. O CONVERSOR BOOST COMO PR-REGULADOR ................................................ 19
4.1 Introduo ......................................................................................................................... 19
4.2 Anlise da operao do boost em conduo descontnua .............................................. 21
4.3 Modulao com tON fixo e conduo descontnua .......................................................... 22
4.4 Modulao com tON varivel ............................................................................................ 23
5. DESCRIO DO PROJETO DE HARDWARE ........................................................... 26
5.1 Especificaes .................................................................................................................... 26
5.2 Viso geral do circuito...................................................................................................... 27
5.3 Transformador de entrada .............................................................................................. 28
5.4 Ponte retificadora e filtro de entrada ............................................................................. 28
5.5 Conversor boost ................................................................................................................ 30
5.5.1 Projeto do indutor ......................................................................................................... 31
5.5.2 Projeto do filtro capacitivo de sada ............................................................................ 32
5.6 Acionamento do transistor MOSFET ............................................................................. 34
5.7 Circuitos condicionadores de sinal.................................................................................. 35
5.7.1 Circuito para medio da tenso de entrada .............................................................. 36
5.7.2 Circuito para medio da tenso de sada ................................................................... 37
5.8 Alimentao dos sub-circuitos ......................................................................................... 38
5.9 Microcontrolador.............................................................................................................. 39
6 CONTROLE DA TENSO DE SADA ............................................................................ 43
6.1 Modelagem do sensor ....................................................................................................... 43
6.2 Modelagem do processo ................................................................................................... 44
6.3 Modelagem do atuador .................................................................................................... 44
6.4 Projeto do controlador ..................................................................................................... 45
7 DESCRIO DO SOFTWARE ........................................................................................ 49
7.1 Viso geral ......................................................................................................................... 49
7.2 Amostragem de Vin e Vout .................................................................................................. 50
7.3 Deteco de sobretenso na sada ................................................................................... 51
7.4 Filtragem do ripple da tenso de sada ........................................................................... 52
7.5 Implementao digital do controlador PI ...................................................................... 52
7.6 Clculo do tempo de carga............................................................................................... 55
8 RESULTADOS OBTIDOS ................................................................................................. 58
8.1 Instrumentos utilizados .................................................................................................... 58
8.2 Medio do fator de potncia .......................................................................................... 58
8.3 Medio do ripple de Vo .................................................................................................... 59
8.4 Regulao de Vo................................................................................................................. 60
8.4.1 Resposta perturbao ................................................................................................. 60
8.4.2 Transitrio de partida ................................................................................................... 62
8.5 Modulao de tON .............................................................................................................. 64
9 CONCLUSES.................................................................................................................... 67
10. REFERNCIAS ............................................................................................................... 68
LISTA DE ILUSTRAES
Fig. 1.1: Circuito de simulao do retificador de entrada tipicamente encontrado em fontes
chaveadas. ......................................................................................................................... 12
Fig. 1.2: Resultados de simulao referentes ao circuito da Fig. 1.1. ...................................... 13
Fig. 3.1: Circuito retificador com correo passiva do fator de potncia. ................................ 16
Fig. 3.2: Simulao de um retificador com correo passiva do fator de potncia. ................. 17
Fig. 3.3: Retificador com PFC ativo empregando um conversor boost entre a ponte
retificadora e o filtro capacitivo. ...................................................................................... 18
Fig. 4.1: Circuito de simulao de um conversor boost alimentado com tenso constante. .... 19
(a) 20
Fig. 4.2: Simulao do conversor boost da Fig. 4.1.. ............................................................... 20
Fig. 4.3: Circuito de simulao de um retificador com PFC ativo. .......................................... 22
Fig. 4.4: Simulao do circuito de PFC da Fig. 4.3 com um conversor boost operando com tON
constante. .......................................................................................................................... 23
Fig. 4.5: Simulao do circuito de PFC da Fig. 4.3 operando com tON calculado pela Equao
(4.10). ............................................................................................................................... 25
Fig. 5.1: Diagrama do circuito completo do retificador com PFC ativo. ................................. 27
Fig. 5.2: Ponte retificadora e filtro de entrada. ......................................................................... 29
Fig. 5.3: Circuito equivalente para projeto do filtro de entrada. .............................................. 30
Fig. 5.4: Circuito do conversor boost utilizado entre a ponte retificadora e a carga. ............... 31
Fig. 5.5: Circuito para amplificao do sinal PWM e acionamento do MOSFET. .................. 35
Fig. 5.6: Circuito para medio da tenso de entrada............................................................... 36
Fig. 5.7: Circuito para medio da tenso de sada. ................................................................. 37
Fig. 5.8: Reguladores de tenso. ............................................................................................... 38
Fig. 5.9: Gerador de tenso de referncia. ................................................................................ 39
Fig. 5.10: Microcontrolador PIC18F2431. ............................................................................... 40
Fig. 5.11: Ligao do microcontrolador no circuito. ................................................................ 41
Fig. 6.1: Diagrama de blocos mostrando os elementos de um sistema de controle em malha
fechada. ............................................................................................................................. 43
Fig. 6.2: Diagrama de blocos do sistema de controle da tenso de sada. ................................ 46
Fig. 7.1: Fluxograma geral do programa. ................................................................................. 49
Fig. 7.2: Fluxograma da rotina de amostragem das tenses de entrada e sada do conversor.. 50
Fig. 7.3: Fluxograma da rotina que detecta sobretenso em Vo................................................ 51
Fig. 7.4: Fluxograma da rotina de implementao do controlador PI. ..................................... 54
Fig. 7.5: Fluxograma da rotina que recalcula o ciclo de trabalho do PWM. ............................ 56
Fig. 8.1: Ensaio para medio do fator de potncia.................................................................. 58
Fig. 8.2: Medio do ripple da tenso de sada. ....................................................................... 60
Fig. 8.3: Ensaio da resposta perturbao de corrente na sada, com aumento da carga. ....... 61
Fig. 8.4: Ensaio da resposta perturbao de corrente na sada, com diminuio da carga. ... 62
Fig. 8.5: Comportamento da tenso de sada durante a partida do circuito com carga nominal.
.......................................................................................................................................... 63
Fig. 8.6: Comportamento da tenso de sada durante a partida do circuito com 50% de carga.
.......................................................................................................................................... 64
Fig. 8.7: Ensaio com as formas de onda da tenso de entrada Vi do boost e do sinal Vin
condicionado para amostragem. ....................................................................................... 64
Fig. 8.8: Ensaio mostrando Vin, a corrente instantnea em L2 e Vpwm.. ................................... 66
LISTA DE TABELAS
Tabela 1: Especificaes do projeto. ........................................................................................ 27
Tabela 2: Valores de Kp e Ki para simulao do sistema de controle da tenso de sada. ........ 47
LISTA DE ABREVIATURAS
A/D: Analog to Digital
CA: Corrente Alternada
CC: Corrente Contnua
CPU: Central Processing Unit
DSP: Digital Signal Processor
FIFO: First In, First Out
FLL: Frequency Locked Loop
I/O: Input/Output
LEPACE: Laboratrio de Eletrnica de Potncia e Acionamento Eltrico
MIPS: Millions of Instructions per Second
MOSFET: Metal Oxide Semiconductor Field Effect Transistor
PFC: Power factor correction
PI: Proporcional-Integral
PWM: Pulse Width Modulation
RAM: Random Access Memory
RISC: Reduced Instruction Set Computer
USB: Universal Serial Bus
UFRGS: Universidade Federal do Rio Grande do Sul
12
1 INTRODUO
Equipamentos eletrnicos conectados rede pblica de distribuio de energia eltrica
costumam drenar correntes com elevado contedo harmnico e, conseqentemente, com
baixo fator de potncia. Os efeitos indesejveis deste comportamento incluem o aquecimento
da fiao de transformadores, de motores e de geradores. Com o passar dos anos, novos
regulamentos tm surgido visando otimizar o uso dos sistemas de distribuio de eletricidade,
despertando o interesse por solues para correo do fator de potncia em equipamentos
eletrnicos que utilizam fontes chaveadas. A reduo de gastos com condutores e a reduo
das perdas na transmisso e na distribuio da energia eltrica so outros fatores que
justificam a preferncia pela utilizao de conversores CA-CC que apresentem um fator de
potncia prximo ao unitrio.
O circuito retificador de entrada tipicamente utilizado em fontes chaveadas consiste
em uma ponte de diodos e um filtro capacitivo (Fig. 1.1). Na entrada do retificador esto
representadas as componentes resistiva e indutiva da impedncia da rede eltrica.
Vo
Rrede Lrede
1
0.2m
Vrede
ICA
+
VCA
-
Cfilt
220u
Rcarga
200
Fig. 1.1: Circuito de simulao do retificador de entrada tipicamente encontrado em fontes chaveadas.
13
200.000
Vo(t)
100.000
VCA(t)
0.000
-100.000
-200.000
16.700m
30.020m
V(3,0) (V) V(4,5) (V)
43.340m
56.660m
69.980m
83.300m
T (Secs)
10.000
5.000
ICA(t)
0.000
-5.000
-10.000
16.700m
(-I(V1)) (A)
30.020m
43.340m
56.660m
69.980m
83.300m
T (Secs)
recentes
dcadas,
mtodos
de
controle
digital
baseados
em
14
15
2 OBJETIVOS
Este trabalho tem por objetivo desenvolver um prottipo de circuito retificador com as
seguintes caractersticas:
1. Corrente de alimentao senoidal, em fase com a tenso de alimentao,
representando, portanto, uma carga com fator de potncia unitrio;
2. Tenso de sada estabilizada.
Para tal fim, como sugerido na literatura [1], ser utilizado um conversor CC-CC boost
(elevador de tenso).
Ao longo deste trabalho, sero detalhadas as etapas de desenvolvimento do projeto de
hardware e de software, bem como os mtodos empregados e a anlise dos resultados obtidos
em testes de bancada.
16
Lrede
0.2m
ICA
L1
200m
+
VCA
-
Cfilt
220u
Rcarga
200
Uma simulao do circuito da Fig. 3.1 apresentada na Fig. 3.2. Sabe-se da literatura
que este tipo de tcnica apresenta uma srie de desvantagens [1]:
17
200.000
Vo(t)
100.000
VCA(t)
0.000
-100.000
-200.000
50.000m
v(Va,Vb) (V)
60.000m
70.000m
80.000m
90.000m
100.000m
v(Vo) (V)
T (Secs)
2.000
1.000
0.000
ICA(t)
-1.000
-2.000
50.000m
-i(Vac) (A)
60.000m
70.000m
80.000m
90.000m
100.000m
T (Secs)
18
Vi
Vo
Conversor
boost
+
VCA
-
Cfilt
Rcarga
19
Vi
Vo
IL
V1
20
L1
100u
VG
D1
Q1
C1
220u
Rcarga
200
Fig. 4.1: Circuito de simulao de um conversor boost alimentado com tenso constante.
20
boost_cd.CIR
4.000
3.000
2.000
IL(t)
1.000
0,2.VG(t)
0.000
tON
-1.000
0.000u
i(L1) (A) 0.2*v(Vg)
40.000u
tOFF
tx
80.000u
120.000u
160.000u
200.000u
T (Secs)
(a)
boost_cc.CIR
6.000
4.000
2.000
IL(t)
0.000
-2.000
tON
100.000u
120.000u
i(L1) (A) 0.2*v(Vg)
160.000u
200.000u
0,2.VG(t)
tOFF
240.000u
280.000u
300.000u
T (Secs)
(b)
Fig. 4.2: Simulao do conversor boost da Fig. 4.1.
(a) Conduo descontnua. (b) Conduo contnua.
21
na sada do conversor. Assim, a relao entre o valor de pico I da corrente no indutor e os
tempos de carga e descarga fica estabelecida por (4.1) [3], possibilitando determinar a
expresso para o tempo de descarga tx em (4.2).
.
"
%
!.
(# $ ). %
"
(4.1)
# $
(4.2)
necessrio garantir que a soma dos tempos tON e tx seja menor que T. Sendo assim, a
expresso para o valor mximo de tON que garante a operao ainda em conduo descontnua
dada por (4.3), onde tONmax representa o tempo mximo de carga do indutor.
!'()
*.
(# $ )
#
(4.3)
Uma vez conhecidos os tempos de carga e descarga, o valor mdio I+ da corrente no
indutor por ciclo de chaveamento pode ser determinado atravs de (4.4).
+
1
1 ! . % .
(
./
0
*
2
2
2*
/ % )
(4.4)
. ! 2
!2
# .
. 31 /
4
.3
4
2. *. "
# $
2. *. " # $
(4.5)
22
4.3 Modulao com tON fixo e conduo descontnua
A Fig. 4.3 mostra um circuito retificador empregando um conversor boost como prregulador. Ao operar com tempo de carga tON constante e freqncia fixa, o conversor
formado por L1, Q1 e D1 capaz de aumentar o fator de potncia do retificador.
Vi
L1
Vo
100u
IL
D1
500u
VCA
ICA
+ L2
VCA
-
C2
4u
C1
1000u
VG
Rcarga
Q1
Para a esta configurao, assume-se que a tenso de entrada Vi(t) no conversor boost
uma senide retificada que segue a lei:
() 51 . 678(9. )5
(4.6)
onde Vip representa o valor de pico da tenso presente na sada da ponte de diodos.
O ripple de corrente causado pela conduo descontnua do boost na entrada do
retificador filtrado por L2 e C2. Deste modo, o valor absoluto instantneo da corrente de
alimentao ICA(t) depende do valor mdio por ciclo de chaveamento I+ da corrente em L1.
Substituindo-se Vi(t) da equao (4.6) em Vi na equao (4.5) obtm-se a seguinte expresso:
|;< ()|
(4.7)
23
A anlise de (4.7) mostra que ICA(t) no senoidal e a simulao apresentada na Fig.
4.4 confirma esta concluso.
pfc_ton.CIR
20.000
VCA(t)
10.000
10.ICA(t)
0.000
-10.000
-20.000
0.000m
10.000m
v(Vca) (V) -10*i(Vca)
20.000m
30.000m
40.000m
50.000m
T (Secs)
5.000
4.000
IL(t)
3.000
2.000
1.000
0.000
-1.000
0.000m
i(L1) (A)
10.000m
20.000m
30.000m
40.000m
50.000m
T (Secs)
Fig. 4.4: Simulao do circuito de PFC da Fig. 4.3 com um conversor boost operando com tON
constante.
em ter-se uma corrente mdia I+ no indutor L1 proporcional ao valor instantneo de Vi(t) a
24
cada ciclo de chaveamento. Assumindo que o tempo de carga do indutor L1 definido pelo
circuito de comando do transistor, possvel variar tON de forma a impor na entrada do
conversor boost uma corrente mdia proporcional Vi(t), seguindo a forma dada por:
+ () >. ()
(4.8)
onde G uma constante de proporcionalidade que define a relao desejada entre a tenso
(4.8) modifica a amplitude da corrente de alimentao, portanto, este parmetro deve ser
ajustado conforme a potncia consumida na sada do conversor. Isolando tON na Equao
(4.5) e fazendo Vi Vi(t) se obtm:
2. *. ". + . @ AB .A D E
A CA
B
# $ ()
4
# . ()
(4.9)
Finalmente, substituindo-se I+ em (4.9) por I+ (t) da expresso (4.8) obtida a equao
que calcula o tempo de carga que deve ser utilizado a cada ciclo de chaveamento, em funo
do valor instantneo da tenso de entrada do conversor.
(# $ ())
F2. *. ". >.
#
(4.10)
25
PFC3.CIR
20.000
VCA(t)
10.ICA(t)
10.000
0.000
-10.000
-20.000
0.000m
10.000m
v(Vac) (V) -10*i(Vac)
20.000m
30.000m
40.000m
50.000m
T (Secs)
5.000
IL(t)
4.000
3.000
2.000
1.000
0.000
-1.000
0.000m
i(L1) (A)
10.000m
20.000m
30.000m
40.000m
50.000m
Fig. 4.5: Simulao do circuito de PFC da Fig. 4.3 operando com tON calculado pela Equao (4.10).
T (A)
, de fato, reduzida em comparao da Fig. 4.4, o que tende a tornar o fator de potncia mais
prximo da unidade.
26
27
Valor
Pnom
VCAnom
fr
fc
Vonom
Vomax
10W
12V
60Hz
19,2kHz
36V5%
0,5V
Potncia nominal
Tenso de alimentao (valor eficaz)
Freqncia da rede
Freqncia de chaveamento do conversor
Tenso de sada
Mximo ripple da tenso de sada
28
Os circuitos de condicionamento de sinal (R3, R4, C4, D6 e R5, R6, C5, D7) reduzem
a amplitude e filtram os sinais a serem amostrados pelo microcontrolador (IC4). Os circuitos
formados pelos componentes R7, D6, C6, IC2, C7 e R8, R9, C8, IC3 produzem tenses as
intermedirias de alimentao (VCC e VDD) e a tenso de referncia para o conversor A/D
interno do microcontrolador e para o pino 5 do 555.
5.3 Transformador de entrada
Para facilitar as etapas de testes durante o desenvolvimento do projeto, optou-se por
fornecer VCA atravs de um transformador isolador com entrada de 110/220V e sada de 12V
com corrente nominal de 1A. A presena deste transformador entre a rede eltrica e o circuito
de potncia mantm as caractersticas de alimentao em corrente alternada, agregando
isolao galvnica e permitindo a operao do circuito em nveis de tenses mais seguros para
o manuseio do prottipo. Alm disso, o transformador dispensa o uso de fontes de
alimentao auxiliares e outros componentes isoladores que seriam necessrios em projetos
de maior potncia.
5.4 Ponte retificadora e filtro de entrada
A Fig. 5.2 exibe a ponte retificadora de onda completa formada por quatro diodos
modelo 1N5406. Este bloco dever receber a alimentao em corrente alternada VCA fornecida
pelo secundrio do transformador e disponibiliz-la entrada do conversor CC-CC na forma
de uma senide retificada.
29
30
L1
VCA
0
ICA(s)
Ii(s)
C1
Ii
Uma modelagem matemtica do circuito da Fig. 5.3 no domnio freqncia sugere que
o ganho K da funo de transferncia de Ii(s) para ICA(s), com sj dado por [4]:
([9)
1
YZ
ZZ
Z
2
;< ([9)
1 $ 9 . "1. \1
(5.1)
almeja-se obter uma atenuao de pelo menos 20 vezes nesta freqncia, isto , K 1/20
Logo,
C1 = 3,3F.
5.5 Conversor boost
O diagrama do circuito do conversor boost apresentado na Fig. 5.4. Este bloco
recebe como entrada a senide retificada Vf (t) 5Vfg . sen(2. fi . t)5 obtida da ponte
retificadora e a eleva de forma a manter os capacitores C2 e C3 carregados com tenso de
sada Vo. Admitindo que existam quedas de tenso significativas nos diodos da ponte
retificadora, podendo chegar a 1V por diodo [5], o valor assumido para a tenso de pico Vip ao
31
Fig. 5.4: Circuito do conversor boost utilizado entre a ponte retificadora e a carga.
T j 52,1s.
k
!mn%
70%. *.
q#r#m $ 1 s
#r#m
32
!mn%
70%. 52,1s
!mn%
(36V $ 15V)
36V
21,3s
>
2. tr#m
1
t >.
1 2
2
2.10W
0,089S
(15V)2
(5.2)
Finalmente, assumindo que tON em (4.10) dever atingir seu valor mximo quando
GGmax e Vi(t)Vip, isolando-se L na Equao (4.10) possvel obter (5.3) e projetar o valor
do indutor L2.
"
!mn% 2
#r#m
.0
2. *. >mn% #r#m $ 1
(5.3)
(21,3s)2
36V
"
.3
4
2.52,1s. 0,1S 36V $ 15V
Logo,
L2 = 75H.
33
conhecer a componente CA da funo I+z (t) que descreve a corrente mdia por ciclo de
chaveamento durante a descarga do indutor atravs de D5.
Sabe-se que a potncia mdia de entrada P+| (t) no conversor boost a cada ciclo de
(5.4)
A potncia mdia P
z (t) por ciclo de chaveamento fornecida durante a descarga do
indutor L2, por sua vez, aproximada por:
(5.5)
+
D5 quando GGmax pode ser obtida fazendo-se P+| (t) P
z (t) e isolando-se Iz (t). Logo,
+ ()
(5.6)
Pela identidade trigonomtrica sen2 (x) 2 1 $ cos (2x) [4] obtida a expresso
Q
(5.7), onde fica evidente que a corrente mdia por ciclo de chaveamento em D5 possui uma
componente CA de freqncia 2fr120Hz e amplitude de pico a pico IDpp calculada em (5.8):
+ ()
11 2. 1
>mn% . 1 2
. 1 $ cos (4T. ~ . )
2. #r#m
(5.7)
(5.8)
Nos passos seguintes calculada a reatncia mnima para o filtro, que dever permitir
um ripple de tenso Vgg menor que o especificado por Vwxy no incio do projeto.
34
#mn%
11
0.5V
625mA
(5.9)
1
2T. 120RS. 0,8
C2 1,66mF
35
36
37
1
1
1,49kHz
2T. (R3||R4). C4 2T. 1071. 100nF
Logo,
C4 = 100nF
Por fim, um diodo zener de 5.1V foi acrescentado para limitar a tenso mxima de
sada do circuito de condicionamento.
5.7.2 Circuito para medio da tenso de sada
Da mesma forma que o condicionamento para a tenso de entrada, este bloco consiste
em um divisor resistivo com filtro passa-baixa de primeira ordem e limitador de tenso.
Conforme ser visto, o objetivo desta medio fornecer a realimentao que dever manter
valor mdio de Vo seguindo o valor nominal Vonom usado como referncia em regime
permanente.
38
esta etapa semelhante usada no circuito de medio da tenso de entrada. Esta escolha foi
feita tendo em vista a disponibilidade de processamento digital que permitir a filtragem da
ondulao de Vo atravs de software, evitando os atrasos de fase que seriam impostos por um
filtro analgico com freqncia de corte suficientemente baixa para este fim.
A atenuao de 19 vezes imposta pelo divisor formado por R5 e R6
aproximadamente o dobro da atenuao do circuito de condicionamento da tenso de entrada,
o que permitir que as tenses amostradas em Vin e Vout sejam subtradas no software
embarcado sem necessidade de converses de escala com nmeros de ponto flutuante ou
fraes que implicariam em maior custo computacional e, conseqentemente, na reduo da
taxa de amostragem.
5.8 Alimentao dos sub-circuitos
Os circuitos reguladores de tenso apresentados na Fig. 5.8 so utilizados para
fornecer as tenses de alimentao para os demais sub-circuitos. A deciso de ligar este bloco
na sada do conversor boost evita que o consumo de corrente adicional destes componentes
cause qualquer tipo de distoro na forma de onda da corrente de entrada.
39
O primeiro estgio de regulao (R7, D8 e C6) rebaixa a tenso de sada Vo do
conversor ao valor de 15V, gerando o barramento Vcc que alimentar o 555 e o regulador de
tenso 78L05. Este, por sua vez, fornece a alimentao Vdd =5V para o microcontrolador.
A tenso Vref=2,5V gerada pelo circuito da Fig. 5.9.
40
Este circuito integrado de 28 pinos conta com uma CPU RISC (Reduced Instruction
Set Computer) e oferece os recursos de hardware necessrios para que sejam realizadas as
tarefas de amostragem das tenses de entrada e sada do conversor boost, a realizao dos
clculos matemticos e a obteno de uma sada de pulsos com freqncia fixa e largura
varivel. As caractersticas deste modelo incluem [7]:
Conversor A/D de 10 bits capaz de obter at 200.000 amostras por segundo, feitas de
forma seqencial em 1, 2 ou 4 canais de entrada e uma fila do tipo FIFO (First In,
First Out) com capacidade para armazenar at 4 valores convertidos;
Oscilador a cristal com diversos modos de operao para gerao de sinais de clock
de at 40MHz;
41
O sinal PWM obtido a partir da sada PWM1, que fornece um sinal complementar
(invertido) em relao sada principal PWM0. Esta escolha se faz necessria para compensar
a inverso j existente no 555 do circuito de buffer para acionamento do MOSFET. A
freqncia de chaveamento exata fc, gerada pelo PWM, proveniente do perodo T definido
42
pela equao 5.10 [7]. A soluo desta equao permite obter o valor do registrador PTPER
em funo da freqncia de clock Fosc, do perodo de chaveamento T desejado e do valor do
registrador PTMRPS usado como postscaler para o sinal de clock.
*
(5.10)
2fr120Hz permitir a filtragem do ripple da tenso de sada atravs de uma mdia calculada
43
ref(s)
C(s)
+-
D(s)
G(s)
y(s)
H(s)
Fig. 6.1: Diagrama de blocos mostrando os elementos de um sistema de controle em malha fechada.
software embarcado por um nmero inteiro Voutd resultante da converso A/D realizada em
Vout. A Equao (6.1) permite calcular o valor Vd que resulta da converso A/D de uma tenso
analgica V qualquer, com uma tenso de referncia positiva Vref e resoluo de N bits.
. 2!
(6.1)
# 2.
+# 2QQ
#
Q
.2
.
19 2,5
44
#m 43,12. +#
(6.2)
#m
+#
Logo,
H(s) 43,12
6.2 Modelagem do processo
A tenso de sada do circuito depende da carga armazenada em C2 e C3. O objetivo do
sistema realimentado manter Vo prximo de Vonom, independentemente das variaes de
corrente na carga. Sendo assim, a corrente drenada pela carga desconsiderada na
modelagem do processo e ser tratada como uma forma de perturbao. A funo de
transferncia G(s) que determina a tenso Vo(s) em funo da corrente mdia I+z (s) que
percorre o diodo D5 a funo de transferncia da capacitncia de sada, dada por:
>(6)
# (6)
1
1
+ (6) (C2 / C3). 6 (2200F / 1F). 6
Logo,
G(s)
454
s
atravs da manipulao da varivel G, deste modo controlando tambm a corrente mdia I+z .
45
t
1 2
. > #r#m . +
2
(6.3)
Isolando-se I+z em (6.3) obtida a expresso (6.4), mostrando que a corrente fornecida
para o filtro capacitivo diretamente proporcional ao valor de G.
+
(15V)2
1 2
.>
.>
2. #r#m
2.36V
+ 3,125. >
(6.4)
(6.5)
Para fins de implementao, definida uma varivel inteira Gd, com resoluo de 10
bits, que representar o valor de G nos clculos realizados em software. Com esta resoluo,
os valores possveis para Gd variam de zero ao mximo de 1023, devendo este limite superior
corresponder ao ganho mximo Gmax. Assim, obtm-se a relao:
>
>
>
. >mn%
. 0,1S
1023
1023
> 97,75. 10C . >
(6.6)
(6.7)
Substituindo-se (6.7) em (6.5) verifica-se que a corrente mdia I+z pode ser controlada
diretamente a partir do valor de Gd. Deste modo, a funo de transferncia D(s) que
representa o atuador no sistema de controle fica dada por:
(6)
+ (6)
3,125.97,75. 10C
>(6)
(6) 306. 10C
consumida pela carga subtrada da corrente mdia I+z em D5, restando a corrente mdia I+
que entregue ao filtro capacitivo. A corrente Io pode ser considerada uma forma de
46
perturbao, j que sua lei no conhecida e que variaes em seu valor devem ser toleradas
pelo circuito.
C(s)
Vrefd (s)
+-
Verrd (s)
K p.
D(s)
(s + K i ) G d (s )
s
391.106
G(s)
I D (s )
43,12
I C ( s)
454
s
Vo (s)
I o ( s)
H(s)
Voutm (s)
+-
Vo (s)
O controlador C(s) utilizado neste projeto um controlador do tipo PI (proporcionalintegral), cuja funo de transferncia dada por [8]:
\(6) Y1 .
(6 / Y )
6
AB ()
B ()
conforme segue:
(6)
# (6)
$>(6)
# (6) 1 / \(6). (). >(6). R(6)
(6)
62
$4546
/ 6Y1 / 6Y1 . Y
9r 2 6. Y1 . Y
47
Escolhendo um fator de amortecimento 0,7 pode-se obter uma relao entre Kp e
Ki dada por:
Y 3,06. Y1
(6.8)
Ki
2
5
10
20
6,12
15,3
30,6
61,2
Q B'
2 ABB'
39
39
38
38
37
37
36
36
35
Vo [V]
Vo [V]
Kp=2; Ki=6.12
34
X: 2.057
Y: 34.6
35
34
X: 2.133
Y: 32.65
33
33
32
32
31
31
30
30
2
2.2
2.4
t [s]
(a)
2.6
2.8
1.9
2.1
2.2
2.3
t [s]
(b)
2.4
2.5
2.6
48
Kp=10; Ki=30.6
Kp=20; Ki=61.2
37.5
38
37
37
36.5
Vo [V]
Vo [V]
36
36
X: 2.031
Y: 35.25
X: 2.017
Y: 35.56
35.5
35
35
34.5
34
34
33
1.95
2.05
2.1
t [s]
2.15
2.2
2.25
1.95
(c)
2.05
2.1
t [s]
2.15
2.2
2.25
(d)
Fig. 6.3: Resposta perturbao de corrente na sada, com diferentes valores para Kp e Ki.
Pode-se observar nas simulaes apresentadas nas Figs 6.3(a) e 6.3(b) que a tenso de
sada apresenta variaes considerveis quando a carga conectada. Com valores maiores
para Kp e Ki (Figs 6.3(c) e 6.3(d)) a variao causada em Vo se reduz, ficando comparvel ao
ripple de tenso projetado para o boost. Os valores da Fig. 6.3(c) so escolhidos. Assim, a
funo de transferncia C(s) do controlador fica dada por:
\(6) 10.
(6 / 30,6)
6
(6.9)
49
7 DESCRIO DO SOFTWARE
7.1 Viso geral
O software desenvolvido para o PIC18F2431 foi escrito em linguagem C utilizando o
ambiente de desenvolvimento integrado MPLAB e o compilador CCS. A gravao de
firmware feita atravs de um gravador com conexo USB que funciona integrado ao
MPLAB. O fluxograma geral do programa apresentado na Fig 7.1.
1. Aguarda novo ciclo do PWM.
2. Realiza a amostragem de Vin e Vout.
3. Detecta sobretenso na sada.
No
N=32 ?
Sim
4.Calcula tenso mdia de sada.
5. Atualiza o controle da tenso de sada.
6. Calcula tON.
7. Ajusta o ciclo de trabalho do PWM.
Fig. 7.1: Fluxograma geral do programa.
No primeiro passo, o programa aguarda at que o flag PTIF (PWM Time Base
Interrupt Bit) seja setado, indicando o incio de um novo ciclo de gerao do sinal PWM. No
segundo passo as tenses instantneas da entrada e da sada do boost so amostradas. No
terceiro passo, uma rotina detecta caso durante os testes a tenso de sada por algum motivo
venha a ultrapassar o valor mximo de 42V e desativa o circuito para proteger os
componentes. O quarto passo responsvel por calcular o valor mdio da tenso de sada do
50
No
2.2 Fim da
converso?
Sim
2.3 Copia amostras do buffer.
2.4 Ajusta escala da tenso de sada.
2.5 Acumula Voutd.
2.6 Incrementa n de amostras.
Fim
Fig. 7.2: Fluxograma da rotina de amostragem das tenses de entrada e sada do conversor.
AN0 e AN1 do conversor A/D interno do microcontrolador, conectados s tenses Vin e Vout
respectivamente. O programa fica em loop no passo 2.2 aguardando o fim da converso, que
51
. No passo 2.3,
sinalizado pelo hardware atravs do apagamento automtico do flag GO/DONE
as duas amostras de tenso obtidas so copiadas seqencialmente do buffer de converso
ADRES para as variveis Vind e Voutd. Em 2.4, o valor de Voutd dobrado atravs do
deslocamento de um bit para a esquerda, tendo em vista que a atenuao do divisor resistivo
do circuito de condicionamento para Vout aproximadamente o dobro da atenuao do
circuito para Vin. Assim, as duas tenses mantm dentro do programa a mesma escala. Em 2.5
No
Sim
3.1
Voutd>Voutmaxd
?
e compar-la com o valor mximo pr-definido Voutmax. Caso Voutd supere Voutmax, o recurso
52
PWM Output Override acionado de forma a forar o pino de sada do sinal PWM ao seu
estado inativo, inibindo assim o acionamento do MOSFET.
7.4 Filtragem do ripple da tenso de sada
Q2
32 amostras
Voutd por ciclo de 120Hz. Ao serem completadas e somadas estas 32 amostras (N = 32), o
valor acumulado em Vouts deslocado em 5 bits direita, o que equivale a uma diviso por
32. O resultado obtido armazenado na varivel Voutm, correspondendo ao valor mdio das
amostras Voutd tomadas durante um intervalo de tempo igual durao de um ciclo de 120Hz.
Este valor mdio recalculado a uma taxa fam120Hz e servir para realimentar o sistema de
Y1 Y
6
(7.1)
(7.2)
onde Verr(k) o erro de tenso na escala numrica utilizada aps a converso A/D do sinal
Vout. O termo integral, por sua vez, pode ser obtido atravs da aproximao de Tustin,
53
Y1 . Y () / ( $ 1)
.
~nm
2
(7.3)
Unindo-se as constantes Kp, Ki e fam em uma nova constante Kid dada por (7.4),
Y1 . Y
~nm
() ( $ 1) / Y .
() / ( $ 1)
2
(7.4)
(7.5)
Com os valores utilizados no projeto, tem-se atravs de (7.4) o seguinte valor para Kid:
Y1 . Y 10.30,6
2,55
~nm
120
54
Incio
Verr + VerrAnt
2
No passo 5.1 gerado o valor de referncia para a tenso amostrada. Durante a partida
do circuito, Vrefd uma rampa que varia de 0 at a tenso nominal em 0,5s. Aps este perodo,
a referncia mantida constante.
No passo seguinte calculado o erro de tenso, isto , a diferena entre a tenso de
referncia e a tenso mdia medida na sada do conversor. No passo 5.3 a integral do erro de
tenso aproximada.
Em 5.4 o valor de Gd calculado atravs da soma dos termos proporcional e integral
da modelagem do controlador. Por fim, em 5.5 Gd saturado. Seu valor mnimo igual a
zero, visto que o conversor no pode retirar energia do capacitor de sada. O valor mximo
para Gd, como visto em (6.6), limitado em 1023.
55
(7.6)
(7.7)
(7.7)
KD 802
A expresso que calcula o valor do registrador PDC0 para a k-sima amostra de Vin se
torna:
Y . > . (# () $ r ())
t\0() F
1024
(7.8)
56
onde a diviso por 1024 pode ser eficientemente realizada deslocando-se o resultado do
numerador 10 bits direita.
A segunda dificuldade de implementao que persiste na equao (7.8) o clculo da
raiz quadrada. O algortmo apresentado em Fast Integer Square Root [10] fornece uma
maneira computacionalmente eficiente de se obter a raiz quadrada de um valor inteiro. Este
algoritmo faz uso do multiplicador de hardware presente nos microcontroladores da famlia
PIC18, enquanto realiza uma busca binria pelo resultado da raiz quadrada. Desta forma, a
raiz quadrada de um nmero de 32 bits pode ser obtida em um tempo de processamento de
cerca de 100s [11]. Este tempo muito inferior ao tempo que seria necessrio se fosse
utilizada a funo sqrt() do compilador, que calcula a raiz quadrada para nmeros de ponto
flutuante.
A Fig. 7.5 apresenta o fluxograma da rotina que redefine o ciclo de trabalho do PWM
a cada ciclo de amostragem.
Incio
Fim
57
58
8 RESULTADOS OBTIDOS
8.1 Instrumentos utilizados
alimentao ICA em 1A/DIV (Ch4) e da tenso de sada Vo (Ch3), quando o circuito opera
com carga nominal. A funo Math do osciloscpio utilizada para calcular o produto
instantneo de VCA e ICA, de forma a exibir tambm a forma de onda da potncia instantnea
(Math1).
Vo (10V/DIV)
VCA (10V/DIV)
ICA(1A/DIV)
VCA.ICA
59
Observa-se que, como esperado, a forma de onda da corrente de alimentao ICA se
aproxima bastante da forma de onda da tenso VCA. Uma pequena distoro na corrente ocorre
em torno do cruzamento por zero, pois nessa regio o valor instantneo da tenso de
alimentao no grande o suficiente para vencer as quedas de tenso nos diodos da ponte
retificadora e alimentar o boost. Esta distoro era prevista pela simulao na Fig 4.5.
Com a ponteira de corrente ajustada na escala de 1A/DIV, o valor eficaz de tenso
exibido para o canal 4 corresponde a uma corrente ICA1,07A. A potncia aparente S,
portanto, calculada como segue:
;< . ;< 11,88V. 1,07A 12,71VA
A potncia ativa obtida do valor mdio da curva M1, tambm corrigido pela escala
utilizada na ponteira de corrente.
t
126,4mV 1A
.
12,64W
10mV DIV
DIV
t 12,64W
12,71VA
Logo,
FP = 0,994
sendo portanto, muito prximo da unidade.
8.3 Medio do ripple de Vo
A Fig. 8.2 apresenta o ripple de tenso na sada (Ch3) do conversor operando com
carga nominal. A tenso de alimentao (Ch1) exibida como referncia para comparao.
60
VCA (10V/DIV)
Vo (500mV/DIV)
negativos de VAC, pois nestes instantes a corrente mdia na entrada do boost atinge seu valor
mximo. A amplitude de pico a pico Vgg 450mV medida neste ripple inferior ao
especificado, atendendo as exigncias do projeto.
8.4 Regulao de Vo
8.4.1 Resposta perturbao
O funcionamento do sistema de controle da regulao da tenso de sada
comprovado pelos ensaios em regime transitrio que seguem.
No primeiro ensaio, foi aplicado um degrau de corrente Io na sada do conversor
atravs da conexo de uma carga resistiva que consome uma potncia equivalente a 0,5Pnom.
61
Vo (5V/DIV)
Io (0,1A/DIV)
Fig. 8.3: Ensaio da resposta perturbao de corrente na sada, com aumento da carga.
Nota-se que a tenso de sada sofreu uma queda mxima de 1,1V em relao ao seu
valor nominal. Esta queda foi um pouco maior que a prevista na simulao da Fig 6.3(c). No
entanto observa-se que o ripple de Vo, que no simulado na Fig. 6.3, contribui para esta
diferena.
O ensaio apresentado na Fig. 8.4 anlogo ao da Fig. 8.3. No entanto, 50% da carga
nominal retirada com o circuito em funcionamento.
62
Vo (5V/DIV)
Io (0,1A/DIV)
Fig. 8.4: Ensaio da resposta perturbao de corrente na sada, com diminuio da carga.
63
Vo (5V/DIV)
Fig. 8.5: Comportamento da tenso de sada durante a partida do circuito com carga nominal.
gerada pelo software, que leva Vo a estabilizar em um valor muito prximo de Vonom.
A Fig. 8.6 mostra o mesmo ensaio realizado com 50% de carga. Neste caso ocorre um
pequeno overshoot levando Vo a um pico de 36,9V antes da estabilizao, ainda dentro da
margem de 5% do valor nominal.
64
Vo (5V/DIV)
Fig. 8.6: Comportamento da tenso de sada durante a partida do circuito com 50% de carga.
A Fig. 8.7 mostra a forma de onda da tenso Vi obtida na sada da ponte retificadora
(Ch1) e sua verso condicionada Vin para amostragem pelo microcontrolador (Ch2).
Vi (5V/DIV)
Vin (1V/DIV)
Fig. 8.7: Ensaio com as formas de onda da tenso de entrada Vi do boost e do sinal Vin condicionado
para amostragem.
65
Em Vi possvel notar a presena dos rudos causados pelo chaveamento da corrente
do sinal
Vin (1V/DIV)
IL (1A/DIV)
Vpwm (5V/DIV)
(a)
Vin (1V/DIV)
IL (1A/DIV)
Vpwm (5V/DIV)
(b)
PWM
Vpwm
gerado pelo
66
Vin (1V/DIV)
IL (1A/DIV)
Vpwm (5V/DIV)
(c)
seu ciclo de 120Hz. Esta modulao de tON, originada da equao 4.10, atua de forma a tornar
o valor mdio da corrente em L2 proporcional Vi. Note na Fig. 8.8(c) que quando Vin se
encontra prximo do seu valor de pico, o tempo total de conduo de corrente em L2 levado
67
9 CONCLUSES
Os resultados obtidos com os testes do prottipo confirmam os estudos realizados
sobre o funcionamento do conversor boost como pr-regulador operando em conduo
descontnua. Foi possvel observar que o equipamento desenvolvido, apesar de ser uma carga
eletrnica, apresentou um comportamento semelhante ao de uma carga puramente resistiva,
drenando correntes com forma de onda senoidal e fator de potncia muito prximo da
unidade.
Apesar deste circuito no utilizar um controle em malha fechada para a corrente de
alimentao, as aproximaes matemticas que caracterizam o funcionamento do boost em
conduo descontnua se mostraram suficientemente precisas para o correto funcionamento
do mesmo. Entende-se ainda que os clculos necessrios para implementar a tcnica de
modulao utilizada neste trabalho atravs de circuitos analgicos levaria ao uso de um
nmero maior de componentes, visto que a utilizao do microcontrolador PIC18F2431
permitiu integrar diversas operaes em um nico circuito integrado.
Tambm foi possvel notar que as teorias de controle estudadas durante o curso se
mostraram vlidas para aplicao em circuitos de potncia. Pensando-se em trabalhos futuros,
a metodologia de projeto apresentada poderia ser utilizada para desenvolver um prottipo
capaz de operar com tenses de entrada maiores e, conseqentemente, sendo capaz de
alimentar cargas de maior potncia.
68
10. REFERNCIAS
[1] BASSO, Christophe P.. Switch-mode Power Supplies: SPICE Simulations and
Practical Designs. New York: Mcgraw-hill, 2008.
2008.
Disponvel
em:
<http://www.onsemi.com/pub/Collateral/1N5400-
D.PDF>.
[8] BAZANELLA, Alexandre Sanfelice; SILVA JUNIOR, Joo Manoel Gomes da. Sistemas
de Controle: princpios e mtodos de projeto. Porto Alegre: Editora da Ufrgs, 2005.
[10]
MICROCHIP,
Fast
Integer
Square
Root,
2000.
<http://ww1.microchip.com/downloads/en/AppNotes/91040a.pdf>.
Disponvel
em