MICROELECTRONICA

Los continuos avences tee oot -

gicos en el campo de la ~ectrni

ca obligan a una reviSH)n continua
de 10$ tex tos publicados sobre el

tema, en especial si, como en este

caso, se trata de una obra eminen-

te mente didctica.
El pl"esligio del profesor Mili
man, avalado por sus muchos
aos de docencia en la Universidad de Columbia y por sus trabajos de investigacin en el Instituto
Tecnol6gico de Ma ssachusetts,
ha convertido su M!Croe!ect rOfllca
en una obra bsica para 1'J en seanza de la ingenieria elctrica 'i
computadoras.
Su trabajo en colaboracin con

el prolesot" Arvin Grabe' -el!

alu mno del proPio M ill man - ha
sido revisado y actualizado, incorporando las ms recientes innova-

ciones tecnolg ica s , con lo que el

li bro se ha convertido en una herramienta de primer orden pa ra
Jos estudiantes de electrnica.
La obra se ha distribuido en cin co pa rtes, inicindose con el estud io de los c ircuitos integrados
(di spositivo s semicond uc tores),
par a cont inuar con los ci rc uitos y
sis te mas d igi ta les, emcneece'res, de rec ogida de dato s y proce'sa rmentc de la seal, pa ra acabar
'co n los ci rc ui tos y siste mas de pot enc ia.
I En su plan t eamiento, bu sc ando
la m xima facilidad pedag6gica,
'se ha procurado que, sin perder la
Ic ont inuidad , se pu ed an aisla r
'u no s ca pitulos de ot ros, de m odo
'q ue permite seleccio na r temas
'espec sc os para d is t intos c ursos.
I En rea lida d, el t ext o co ntie ne
suf ic ient e m aterial para do s o tr es
cursos d e di spositivos, c irc uitos y
:sist em as electr6 nicos. El objeto
de este libro es co nducir al lect or.
i-P! SO a paso , desde un concct-

MICROELECTRONICA

BIBLIOTECA TECNICA

MICROELECTRONICA
Jaeob Millman, Ph. D.
Profesor Cha rles Bat ch elor . Emerilus
de la Co lumbia Universil y

Arvin Grabel, Se. D.

Profesor de Ingeniera El ectrnica e lntorm uca
de la Northea etem Unive rsily

Sexta edicin
totalmente actualizada

EDITORIAL HISPANO EUROPEA, S. A.

BARCELONA(ESPANA)

Coleccin dirIgida por Alfonso En seat Bad las ,

Docto r Ingeniero Industrial, Profesor de la E. T. S. l. l. B.,
Departamento de Inge nierla Elctrica
de la Universidad Politcnica de Barcelona

l ilulo de la edici6rl o rigina l: Mlcr oe tectronlcs.

<O de la trad uccin: Enr ie Belza I Vall s. Ingeniero Industrial, ex Profesor Encargado de Curso de la E. T. S. 1. 1. de Barcelona.
Es propied ad, 199 3
McGraw-HilI , lnc.

el de la edicin en castellano: Ed itor ial Hi sp ano Eur o pea, S. A . 8 0(i

1 rcotesta, 6-8. 08021 Barcelona (Espaa).
Quedan rigurosamen le prohibidas, sin la autorizacin escrita de los Iitulares del _Copyright .., bajo las sanciones establecidas en las l eyes.
la reproduccin total o parcial de esta obra por euakJJier med io o procedimiento, corJll renddos la reprog ral1a y al tratamie nto informtiCO, y
la dist ribucin de ejefl'l)lares de ella mediante alqui ler o prstamo pU..
blieos, asl como la alC portacin o importacin de esos ejemplares para
su dstribucin en venta fuera del mbito de la Com.xridad ECOfI6rnica
Europea.

Depslo Legal : B.1n OO-l99 3.

ISBN: 84- 255-0865- 1.
1," reimpresin: Junio 1993

lJ,l PEFIGfW', S . L Carrer del RiJ, 17 (Nau 3) 082 91 Ripollet

Indice

Sobre 1111 lut()f~

,.

Prelacio

21

Prlogo. Bren' hisloria de la eleclr ni(,1t

25

Antecedentes
La era deltubo de vado

25
2.
2.
27
27
27

11 . Fuerzas, campos y energa

- Parl fcul cargadas
- Intensidad de campo

- Potencial
- Concepto de barrera de energa poten cial

- Descubrimiento de los tubos de vecrc .

- Aplicaciones iniciales

- Ind ustrias electrnicas

-

Componc nles .
Comunicaciones
Computadores (clculo)
Controles

28
28

29

- A nl isis y teora

30

La era del transistor

30

- Descu brimiento del transistor de unin bipo-

lar ,
- Invencin del circuito integrado
- Microelectrnica
- Tr ansistor de efecto campo
- Circuitos integrados digitales
- Circ uitos anal gicos .
- T cnicas de fabricacin

31
31
32
33
33
34
34

- Ind ustrias de la comunicacin y control

- La industria del clculo .

35
35

El futuro

3.

12 . La conduccin en los metales

- Densidad de corriente .
- Conductividad

1 3. El semiconductor intrnseco .
- El hueco
- Co nduccin en semiconductores in

trfnsecos
1.4. Semiconductores extrnsecos .
- Semicond uctores tipo n
- Semiconductores de tipo p
- Ley de accin de masas
- Concen tracin de portadores
- G e neraci n y recombinaciR de cal-

." .

1.5. Variaciones en las propi edades del silicio

- Co ncentracin intrnseca
- Movilidad
- Co nductividad

1-6. Difusin

PRIMERA PARTE

- Relacin de Einstein
- Corrie nte lolal .

41
41
42
42
44
44
4.
47
48
48
50

51
52
52

53
53
55
55
55
5.
5.
5.
57
57

1.7. Scmiconductor cs grad uad os .

- Ley de accin de masas
- Un in abrupta en circu ito abierto

58
5.
5.

Referencias
Tem as de rep aso

60
60

Oi5positints Semironductol'ft

l.

~I('On ductores

41

Indlce

2. El diodo de unin

61 3. Tr ansislores de unin bipolares (BJT)

2-1. La unin en un circuito abierto

- Regin de la carga espa cial

61
61

2-2. La unin pn polarizada

- Uni n pn con polarizacin directa
- Unin pn con polarizacin inversa
- Contactos hmicos
- La unin pn en cortocircuito y en circulto abierto
- Grandes tensiones directas

63
64
64
64

2-3 . Caracrerlstlcas tensin-intensidad

2-4. Dependencia de la caracterstica VII
con la temperatura
2-5. Diodos de germanio
2-6. El diodo como elemento de un circuito
- El diodo ideal
- Concepto de recta de carga

65

65
65

68

69
69
69
70

2-7. Modelos de gran seal

- Anli sis de circuitos dc diod os utilizando el modelo de gran seal

71

2-8. Aplicaciones elementales de los diodo s

- Rectificadores
- Circuit os cortadores y fijadores

75
75
76

2-9. Modelos de diodo s de pequea seal

- Capacidad de difusin.
- Capacidad de transicin

80
83
84

2-10. T iempos de conmutacin del diodo de

unin .
2- 11. Diodos Zener
- Multiplicacin dc avalancha .
- Ruptura Zener
- Mode los de diodo Zc ner
- Un regulador Zener
- Caracteristicas de temperatura
2-12. Diodos de barr era Schottky
2- 13. Diodo de unin en escaln .
- Capacidad de deplexin .
- Expresin analtica de la concentracin de portadores minoritarios .
- Descrip cin del control de carga de
un diodo
- Capacidad de difusin
Referencia s
Temas de repa se

72

84
86
86
86

87
87

3-1. La fuente ideal de corriente controlada

3-2 . El transistor de unin
- Comportamiento fsico de un transislar bipolar

97
100

3-3 . Representacin Bbers-Moll de BIT .

- Ganancia de corriente con gran seal
- Modos de trabajo del transistor
- Concentracin de portado res minoritarios

104
105
106

3-4. Caractersticas en base comn

- Caractersticas de salida
- Caractersticas de entrada .
- Efecto Early o modu lacin del ancho
de la base

109
109
111

3~5 .

Configuracin en emisor comn (CE) .

- Las caractersticas de salida
- Las caractersticas de entrada .
- El modo activo inverso

112
112
115
115

3-6. Corte y saturacin

- Corte
- Corte en el transistor invertido
- La regin de saturacin en emisor
comn
- Resumen de tensiones en un BIT

116
116

3-7. Modelos de continua .

3-8. El transistor de unin bipolar como interruptor
- Velocidad de con mutacin del BIT

11 9

89
89
91
93
94
94
95

102

108

111

117
117

119

126
128

3-9. El transistor de unin bipolar como amplificador

- Notacin

129

3-10. Model o BJT para pequea seal

- Modelo de baja frecuencia

132
133

3- 11. El BJT como diodo .

3-} 2. El par de emisor acop lado
3-13. Limitaciones en [os transistores
- Corriente de colector mxima
- Mxima disipacin de potencia
- Mxima tensin de salida
- Perfo racin
- Mxima tensi n nom inal de entrada

138
140
142
142
142
143
143
144

Refe rencias
Temas de repaso

145
145

88

88

97

131

ndice
4.

Trall ~i~lore~

de erecto campo .

4- 1. La fuent e ideal de corriente con tensin

regulada
4- 2. T ransistores de unin de efccto campo
- Funcio namiento del J';ET
4- 3. Caracte rstica te nsi n-corriente de un
JFET
- La regin hmica .
- La regi n de saturacin o de estrecin
- Ruptura
- Co rte
4- 4. Caracterstica de tran sferencia del JF ET
4-5. El MESFET
4-6 . El MOSFET de acumu lacin
- Estructur a del MO S de acumu lacin
- Co mportamie nto fsico del MOSFET
de acumu lacin

147

147
149
150

15 1
152
153
154
154
154
1S5
155
156
157

4- 7. Caractersticas tensin -corri ent e de un

MOSFET de acumu lacin
- Expr esiones a nalfticas dc las curactcrtsticas tensin -co rrient e
- Regin hmica .
- Regi n de saturaci n
- Caractersticas del MO SFET de acumulaci n de ca nal p
- Co mparacin
ent re
transistores
PMOS y NMOS

16 1

4-8. El MO SFETde dople xin

4-9. Smbo los de los circuitos MOSFET .
4-10 . Anlisis en continua de los FET
- Recta de polarizaci n

16 1
162
163
163

4- 11 .
4- 12.
4-1 3.
4- 14.

166
168

El MOSFET como resis tencia

El FET co mo interru ptor
El FET como ampli ficador .
Model os FET de pequea se al
- El modelo de baja frecuencia
~ Modelo de a lta frecue ncia

157

157
157
15X
160

172

173
174
178

4- 15. Dispositivos CMOS .

178

Referencias
Temas de repaso

180
18 1

S. Fabricaci n de circuitos illle:rlldos

183

5- 1. Tecnologa de los circuitos integrado s

monolticos [microelectrnica]
5-2. El proceso planar.
- Crecimiento del crista l del sustrato
- Crecimiento c pitaxial
~ Oxidacin
- Fotolitografa
- Difusi n
- Implantaci n de io nes .
- Metalizacin

184
186
186
187
187
188
189
190
19 1

5-3 . Fab ricacin de tra nsistores bipolares

- Fabricacin de tra nsisto res
- Ca pa e nte rrada
- Fabri cacin del pnp
- Tr ansistores de emisor mltiple
- Elnansistor Scho ttky
~ Transistores supcr -B

19 1
19 1
193
193
195
195
196

5-4. Fabricacin del FET

- Fa bric aci n del NMOS de acumulaci n
- Autoaislamie nto
- Transistores NM OS de dep lcxi n
- Largo y ancho de puerta
- Fabricacin de JF ET

197
197
197
198
198
199

5-5 . Tec nologa CMOS

5-6. Diod os monolt icos
- Caracte rsticas del diud o

200
200
202

5-7 . Co ntacto metal-semiconductor

5-8. Resistencias integradas
- Resisten cia pelicular
- Resiste ncias difundidas
- Resisten cias de iones imp lantad os
- Resiste ncias epitaxialc s
- Resiste ncias de cstriccin
- Resistencias MO S
- Resiste ncias de pelcula delgada

202
20 2
203
203
204
205
205
206
206

5-9. Cond ensadores integra dos

- Co nde nsado res de unin
- Conde nsado res MO S y dc pelcula
delgad a

207
207

5- 10. Emp acado de circuitos integrados .

5- 11. Ca racter sticas de los co mponentes integrados
5- 12. Disposicin de los circuitos microelectrnico s
- Circuitos bipolares

208

207

209
209
210

lndl"
- Circuitos MOS

- Cruces .
- Trazado con comp utador

Referencias .
Temas de repaso

210
210
211
211
211

SEGUNDA PARTE
Circuitos y sislemas
digitales

6. Circui los 16gh:os bs icos (digitales)

215

215
217
Sistemaslgicos
218
La puerta DR
218
La puert a AND
220
Puerta NOT (inversora)
221
Funcin de inhibicin (y habilitacin) 222

61. El sistema binario

6-2 . Algebra de Boo le .

6 3. Puertas OR-exc1usiva, NANO y NOR

- Puerta Og-exdusva
- Leyes de Morgan
- La puerta NAND
- La puerta NOR

222
222
224
226
226

6-4. Caracterfsticas de las puertas lgicas

227
228

- El inversor ideal
- Caracterstica de transfe rencia del inversar real
- Margen de ruido
- Fan-out (salida en abanico)
-Fan-in .
- Disipacin de po tencia
- Velocidad de actuacin

- La puerta transmisin .

- Familias lgicas eMOS

6-10. El inversor BIT .

- Inversor de transistor Sehottky

247
248

6-1 1. La puerta 1TL NAND .

- Actuaci n de l transistor de entrada
- Tiempo de almacenamiento bajo
- Diodos de enganche de entrada

248
250
251
251

6-12. EtapasdesalidaTIL

252
252
254
254

- La etapa en ttem
- Salida de t res estados
- La caracterstica de transferencia
6-13. Familiaslgicas1TL
6- 14. Circuitos lgicos de emisor acoplado

acoplado (ECL)
- La tensin de referencia VII
- La caracterstica de trans ferencia
- Mrgenes de ruido
- La caracterstica NOR
- La etapa de salida
- Topologa ECL OR/NOR
- Disipacin de potencia
- Nmero de salidas (fan-out)
- Familias ECL .

257
258
259
262
262
262
263
263
264
264

6-15 . Comparacin entre familias lgicas

264

Referencias .

265
266

228
Temas de repaso
230
231
231 7. Combinacin de sislema s digita les
231
7-1. Montajes de puertas normalizadas
232

6-6 . Retardo de propagacin de un inversor

NMOS .
67. Puertas lgicas NMOS
68. El inversor CMOS
6-9. Puertas lgicas CMOS
- La puerta NOR
- La puerta NAND

233
234
236
237
239
239
241
243
244
244
245

254
256

- Puerta bsica OR/NDR de emisor

- Criterios de diseo
6-5 . El inversor NMOS
- La carga saturada
- Carga lineal (no saturada)
- La carga dc dep lexin .
- Resumen

245
246

7-2. Suma dores binarios

- Semisumador
- Funcionamiento en paralelo
- Suma dor comp leto
- Sumadores MSI
- Fu ncionamiento en serie

7-3. Funciones aritmticas

- Sustraccin binaria
- Unidad aritmt ica lgica (ALU)!
Funcin generador
- Multiplicadores binarios

269
269
272
272

272
273
274
275

277
278
278
279
279

ndice
7-4. Comparador digital
7-5. Comprobador generador de paridad
7~6. Decodificador demultfplex
- Sistema de codificacin binar io-dccmal (BCD) .
- Decodificador dc BCD a dccimal
- DemulHplex
- Deeodificador-Dcmultplex de 4 a 16
lneas
- Decodificador-excitador de lmpara .
- Demultplex de orden superior

2HO
2H2
2H3

7-7. Multplex-sclectur de datos .

- Conversin paralelo a seno
- Seleccin secuencial de datos .
- Muhplcx de orden superior
- Lgica combinacional

2H.
2HH
2HH
289
289

7-S. Codificador
- Etapas de salida
- Codificador con prioridad

290
292

7-9. Memoria de slo lectura (RO M)

- Convertidores de cdigo
- Programacin del ROM
-ROMSNMOS .

294
29.
29.

7- 10. Direccionado bidimensional de un

ROM.
- Ampliacin de la informacin
- Ampliacin del direccionado

299
300
300

7- 11. Aplicaciones de los ROM

- Tablas de recurreneia
- Generado res de secuencia
- Generador de ondas .
- Imagen visible de siete segmentos
- Lgica combinatoria .
- Gener ador de caracteres .
- Almacenamiento de programas .

Temas de repaso
H. Circuitos y slseemesseceenctales

2H3
2H3
2H5
285
2H.
2H.

293
295

300
300
30 1

301
302

303
303
303

7- 12. ROMS programables (PROMS)

7 13. PROM borrable .
-EPRO MS.
- E!PROMS

304
304
304

7 )4. Lgica de disposicin programable

7 15. Disposiciones lgicas programables
(PLA)
- Programacin de un PLA
Referencias

3 11

8-1. Una memoria de 1 bit

- Clula de almacenamiento de 1 bit
- Un interrup tor sin oscilaciones
- Biestable de fijacin

9
311
313
3 13
313
314
3 15

8~2.

Propiedades del circuito de un biestable

de fijaci n .
8-3. El FUP-FLOP SR temporizado
- Sistema secuencial .
- El FLlP-FLOP S R

3 15
3 17
3 18
3 19

8-4. FUpFLOP tipos J K. T y D

- El FLlP-FLDP J-K
- Puesta a 1 y a O(Preset and clear)
- Condicin de auto-oscilacin .
- FU P-FLO P JK ordenador-seguidor
- El FLlpFLOP tipo O .
- El FU P~ FLOP tipo T .
- Resumen

320
320
321
321
322
323
323
323

8-5. Registradores de desplazamiento

324
- Registrador de entrada- serie. salida
paralelo (SIPO)
325
- Registrador de entrada y salida en
serie (SISO)
326
- Registrador de entrada y salida en
serie (PISO)
326
- Registrador de entrada y salida en paralelo (PIPO)
326
- Registradores de desplazamiento a
derecha e izquierda (bidireccional)
327
- Lnea de retardo digital
327
- Generador de secuencias .
327
- Contador de anillo registrador de
desplazamiento
328
- Contador de anillo Johnson
329

306

8-6. Contadores asncronos

- Contador asncrono
- Contador reversible
- Contador divisor por N

329
329
33 1
332

307

8~ 7.

333
334
335

306

309

Contadores sncronos
- T ransporte en serie
- T ransporte en paralelo
- Contador sncrono reversible con
transporte en paralelo .

335

10

lnd/u
- Contado r de dcadas sncrono

335

8-8. Ap licaciones de los contado res

- Contador directo
- Divisor por N
- Med icin de frecuencia
- Med icin de tiempo
- Medicin de distancias
- Medicin de velocidad
- Calculadora digital (computado ra)

336
337

337
338
338
338
338
339

Referencias
Temas de repaso

339
339

9. Sistemas

integrado.~

a muy gran escala

9-1. Registradores de desplazamiento MOS

dinmicos .
- Inversor MO S d inmico
- Clula de memoria bifsica dc relacin .
- Aplicaciones
- Registrador dc desp lazamiento MOS
esttico .
9-2. Etapas del regi.strad or dc dcsplazamiento de no relacin .
- Clula de registrador dinmico de dos
fases y de no relacin
- Etapa de registrador de desplazamiento dinmico CMOS

34 1

34 1
342
34 3
344
344

364

9 8. Estructuras CCD .
de dos fases
- Estructuras de entrada y de salida
- O rganizacin de una memoria

365
365
367
367

9-9. lgica de inyeccin integrada

- Fusion ado de elementos
- Inyeccin de corriente _
- Inversor .
- Puerta NAND
- Puerta NO R
- FLlp FlOP

368
369

- ceo

ceo .

370
371
372

373
373

9-10 . Microp rocesadores y microcomput adores .

- Microcomputadores
- Microcomp utador de un chip
- Ap licaciones

373
375
375
376

Referencias
Tem as de repaso

377
377

TERCERA PARTE

345
346
347
349
349
350
350

9-5 . Clulas de memoria de lectura-escritur a

- RAM MOS esttico
- Clula RAM eMQS esttica .
- Clula RAM dinmica de 4 MOS-

352
353
354

O rcuilos , sistemas
amplificadol"es
10. Etap as IImpliiicadons basicas a baja Ireeue ncte .

383

10- 1. Onda s pa ra una entrada seno ida l

- Notaciones

384
385

10-2. Punt o de funcionamiento del BIT

- Estabilidad de polarizacin

387
388

10-3. Polarizacin del BIT para circuitos

integrados
- Resistencia de salida
- Repetidor es de corriente

389
390
39 1

352

355

- C lula RA M dinmica de un MOS-

FET .

362
364

345

9-3. lgica dom ino CMOS

9-4. Memorias de acceso aleatorio (R AM)
- Seleccin lineal
- Direccionado bi-dimensional
- Organizacin bsica RAM
- Amp liacin de la memor ia

FET .

- Funcionamiento bsico del CCO .

- Electrodos por bit .
- Frecuencias mxima y mnima de
funcion amiento

356

- Organ izacin del chip RAM dinmico

357

10-4. Fuen te de corriente Widlar

- Variaciones de temperatu ra

392
394

9-6. C lulas RAM bipolares

9-7. Dispositivos acopla dos en carga (ceO)

360
362

10-5. Fuen tes de corrie nte de tres tran sistores

395

ndice
10-6. Polarizacin del BIT con componen tes discretos ~ Anlisis .
- Acop lamiento capacitivo
- Anlisis en contin ua
- Incremento de corriente por variar

Bf

396
396
398

- Incremento de [a corriente por variar V8 f:

- Incremento total de corriente
10-7. Diseo de polarizacin con componentes discretos
- Consideraciones de diseo .
10-8. Polarizacin del FET
- Fuentes de corriente
- Circuito polarizado de cuatro resistencias .
10-9 . Anlisis lineal de circuitos de transistores
10-10. Amplificador en emisor comn .
- Ga nanc ia o amplificacin de corricnt e A
- Resistencia de entrada R. .
- Ga na ncia o amplificacin de tensinA . .
- Resistencia de salida

400
400
400

40 1
403
404
404
406

408
410
410
4 11
4 11
4 12

10- 11. El seguidor de emisor

- La ganancia de corriente
- La resistencia de entrada
- Ga nancia de tensin
- La resistencia de salida

4 13
4 14
4 14
4 15
4 15

10- 12. El amplificador en base comn

10- 13. Comparacin entre configuraciones
del amplificador BIT .
- Co nfiguracin en emisor comn

4 16

(~~)

- Configuracin en colector comn

(CC)
- Co nfiguracin en base comn
(~B)

10-14. A mplificado r en emisor comn con

una resistencia de emisor
10-15. Etapas amplificadoras FET .
- Circuitos equivalentes de pequea seal

420
422
422

399

- Increme nto de corriente por variar

1m

- An lisis de la etap a amplificadora

FET generalizada .
- La etapa en fuente comn '
- La configuracin en drenaje comn

11

10-16. Am plificadorcs BIT en cascada .

- Etapas FET en cascada

4 23
4 26

10- 17. Etapas de transistores mixtas (compound) .

- Configuracin CC-CC (Darlin gIon) .
- Conexin CC-CE .
- Co nexin CE-CB (Cascodo) .

427
427
427

10-18. El amplificador diferencial

- Modo diferencial
- Modo co mn

428
429
429

426

10-19. An lisis de amplificadores diferenciales

430
- Ga nancia A n M del modo diferencial
4 30
- Ga nancia A CM del modo comn . 4 31
- Relacin de rechazo del modo
comn
4 31
- Salida par a seales de entrada arbitrarias
432
- Efectos de la resisten cia de fuente 434
- Resistencias de entrada y de salida .
434
10-20. Amplificador es diferenciales FET
10-2 1. El amplificador ope racional (A mpOp)
- El Amp -Op ideal
- Etapas Amp-Op inversoras prcticas
- La etapa no inversora prct ica

434
435
436
437
439

416

4 17
418

10-22. Aplicaciones elementales del AmpOp .

- Amplificador sumador
- Suma no inversora
- Convertidor de tensin a corriente (amplificador de transcondu ctanela]
- Convertidor
corriente- tensin
(amplificador de transreslsteucia]
- Integrad ores

442
443

4 18

Referencias

443

4 16
416
417

440
440
44 1

44 1

12

Indice
Temas de repaso

11. Respuesta en frecuenci a de tus ampliiicadores

444

447
448
449
451
451
453

11-2. Respuesta de un amplificador a un

escaln
- Tiemp o de subida
- Pendiente
- Pr uebas con ond a cuadrada

453
454
455
456

11 11. El amplificador cascodc (CE-CS)

11-1 2. El amplificador operacio nal a alta
frecuencia .
- La etapa no inversora .
- La etapa inversora
11-13 . El efecto de los condensadores de
acoplamiento y de paso
- La respuesta completa en baja
frecuencia
- Etapas en cascada a baja frecuencia
- Resumen

Referencias .
Te mas de repaso

11-5. Respuesta en alta frecuencia de una

etapa en emisor comn
- La funcin de tran sferencia
- Eq uivalente hfbrtdo -n unila teral
- Impedancia de entrada de Miller
11-6. Producto gan ancia-ancho de banda
11-7. Etapa en fuente comn a alta frecuencia .
11-8. Seguido res de emisor , y de fuente a
alta frecuen cia .
- Ganancia de tensi n
- La impedancia de salida Z o
- La impedancia de ent rada Z
- El seguidor de fuente

485
4BB
488
489

490
491
493
493

494
494

45 6
458
12. Amplificadores realimentados

11-4. La funcin ganancia generalizada

- Determinacin del nmero de polos y de ceros
- La apro ximacin del polo do mnante .

48U

447

11- 1. Caract ersticas de respuesta en frecuencia

- Consideraciones sobre fidelidad
- Respuestas en alta frecuencia
- Respuesta en baja frecuencia
- Respuesta total
- Ancho de banda

11-3. Ganancia de corriente de cortocircuito en emisor comn

- El parme tro Ir .

- Cascada Emisor Comn-Emisor

Comn (Ce-Ce) '1 fuente co m nfuen te comn (Cs-Cs) en alta frecuencia .

497

459
460
460

46 2
463
463
464

465
466
467
467
469
470
472

12-1 . Clasificacin y representacin de los

amp lificadores .
- El amplificador de tensin .
- El amplificador de corriente
- El convertidor Tensin -Corriente
o Amplificador de Transeondueranci a

- El conver tidor Corrien te-Te nsin

o Amplificador de Tr ansirnpedan cia

498
498
499

499

499

12-2. El concepto de realimentacin

- La fuente de seal (entrada)
- La seal de salida
- La red de muestreo .
- La red de Co mparacin o Sumadora
- La red de rea limentacin
- El amplificador bsico
- To pologas del amplificador realimentado .

500
50 1
50 1
50 I

5U4

11-9. Mtodo de la constante de tiem po

para hallar la respuesta
- El coeficiente a,
- El coeficiente a !

473
473
478

12-3. El amp lificador realimentado ideal

- Relacin de retorno o ganancia del
lazo
- Sup uestos funda mentales

11-10. Respuesta en frecuencia de elapas

en cascada

480

12-4. Propiedades de am plificadores con

502
503
503

503

506
506

realimentacin negativa
- Dcscnsibilidad
- Distorsin no lineal.
- Red uccin del ruido
12-5 . Impedancia e n amp lificadores realiment ados
- Resistencia de entrada
- Impeda ncia de salida
- Frmula de la impeda ncia de
B1aekman

507
507
508
S Il

512
512
5 13

ndic e

13

mltiple lazo
- Amp lificador con rea limentacin
positiva-negativa
- Estructu ra McMillan
- Rea limentaci n seguidora
~ Realimentaci n salto de rana

546

Refe rencias
Te mas de repaso

547
548
550
550
550
55 1

5 14

13. K..labilidad y respu esta de lus amplifi cado12-6. Prop iedades de las topo logas de amplificadores realimentados
- El ampli ficador para lelo-paralelo
- El amp lificador ser ie-serie .
- El amplificador paralelo-serie
- El amp lificador ser ie-paralelo
12-7. Anlisis aproximado de un amplificador reali mentado
- El amplificador sin realimentac in
- Plan gene ral de an lisis
12-8 . Anlisis gene ral de amplificadores
rea limentados
- Ganancia (relacin de transferencia) con realime ntacin
- Proceso de anlisis
12-9. Ms sobre la impedancia en amplificadores realimentados
12-10 . Triple realimentacin e n paralelo
- Las impedancias de entra da y de
salida
- Opciones de diseno

res realim enlados .

553

5 17
5 18
5 18

13-1. Efectos de la realime ntacin sobre el

ancho de banda
- Funcin de dos polos
- Funcin de tres polos

553
554
554

5 19
5 19
520

13-2. Estab ilidad .

- Definicin de la estabilidad
- Estabilidad en amp lificadores realimentados

557

13-3. Pruebas de estabilidad

- Criterio de Nyquist .
- Margen de fase
- Margen de gana ncia
- El diagra ma de Bude

55 7
558
558
558
560

13-4. Co mpensac in .
- Compensacin por po lo dominante
- Cancelaci n polo-cero
- Una nota para el lector .

563
564
565
566

5 16
5 16

523
524
526

530
532
534
536

12- 11. El par paralelo-serie

- Res istencias de entrada y de salida

537

12-12. El par serie-paralelo

- Impedancias de entrada y de salida .

539

12- 13. El triple e n serie

- Impedancias de entrada y de salida

541

12-1 4. Anlisis gener al de amplificadores

realiment ados multi-etapa
12- 15. Am plificadores rea limen tado s de

538

540

542

543

13-5 . Respuesta en frecuencia de amplificadores realimentados. Funcin de

transferencia de dob le po lo
- Modelo de circuito
- Respues ta en frecuencia
- Resp uesta a un escaln.
13-6. Margen de fase del amp lificador realimentado de dos polos
13-7. Respu esta del ampl ificador rea ttmentado de tres polos
13-8 . An lisis aproximado de un amp lificador realimentado multi-polo
- Margen de fase .
- El polo domina nte
13-9. De termin acin aproximada de los polos en lazo abierto

555
556

567

568
569
569

572

576

576
578
578

579

14

ndice
13- 10. Ms sobre la compensacin
- Separacin de polos
- Co mpe nsacin por capacidades
en para lelo .
- Anl isis del lugar de las rafees
(opcional)
- Resumen

59 1
592

Refer encias
Tem as de repaso

592
593

14. CancterOilins del amplificador operac ional

588
589
59 1

rriente pnp

626
14-9. Rit mo de variacin
- Efecto del ritmo de variacin sob re
una se al de entrada
621

597
597
598

14-13. Amplificador es ope racionales MOS

- Circuitos NMOS
- Amp-Op CMOS

63S
635
636

60 1

Referencias
Temas de repaso

638
638

608
609

14-5. Etap as de salida

610
14-6. Tensiones y corrient es offset
6 13
- Tcnicas universales de eq uilibrado
6 16
14-7 . Medicin de los parmetros de un
amplificador operacional
- Te nsin offset de entrada V.,
- Corriente de polarizacin de entrada .
- Ganancia de tensin diferencia l en
lazo A. - AnAl
- Relacin de recha zo del modo
comn

621
62 1
62 1
625

634

595

14-3 . la etapa difere ncial

602
- la relacin de recha zo del modo
comn (CMRR)
602
- Resistencia de entrada R., .
603
- la ganancia en el modo diferencial
AI>AI
603
14-4. Desplazam iento de nivel
- El mulliplicador V'f.

Compe nsacin interne

Compensacin adap tada
Compensacin por efecto Miller
Cancelacin polo-cero

14-10. Circuitos BIFET y DIMOS

14-11. Amplificadores operacionales de
tres e tapas .
14-12. O tros tipos de amplificadores operacionales
- Estru ctura de etapa nica .
- Amplifica dores de instru mentacin .
- El Amplificador de Transconducranci a Operacional (OTA)

14-1. Estructura del amplificador operacional

595
- Est ructura de dos etapas
596
14.2 la eta pa de ganancia con carga activa
- la recta de ca rga
- Modelo de pequ ea seal .
- Limitaciones de las fuent es de co-

616
6 17
6 17

6 18
6 18

14-8. Respuesta en frecuencia y compensacin .

620

628
629

630
630
63 1

CUARTA PAR'ffi
Pr ocesad o de seales
, adquisidn de dalos
15. Gen era d n y confofllllllcin de ondas

643

15-1. Osciladores senoid alcs .

- Criterio de Barkhausen .
- Conside raciones prcticas

643
644
644

15-2. Oscilador de cambio de fase

- Funciona miento a frecuencia varia-

645

ble

15-3 . Oscilador de puente de Wien .

- Estab jhzacin de la amplitud

647
647
648

15-4. Forma general de un circuito oscilador

649
- Relaci n de retorno .
649
- Osciladores sintonizablc s Le
649
15-5. O scilador de crista l

650

lndice
15-6. Multivibrado res
- Mullivibradores monoestables

652
65 4
657

- Multivibrad o res es tables

15-7. Co mparadores .
658
15-8. Formacin de ondas cuadradas a pa rtir de una senoidc .
660
- Sealador de tiem po a partir de
una scnoidc
66 1
15-9. Com parador rcgcncranvo (d ispa rador
Schmitt) .
66 1
- Disparador Sch miu aco plado en
emisor

15- 10. Generado res de ondas cuadradas y

triangulares
- G enerado res de onda triangular .
- Modulacin del ciclo de servicio
(duly)
- Oscilador gobernado por tensin:
VCO (Vohajc Co ntrollcd Oscillalor)

664

665
666

668

670

t 5- I2. El lemporizador integrado 555

- El muhivibrad or astablc

672
673

15- 13. Ge neradores de base de tiempo .

- El barrido
- Generadores de ba rrido

67 4
67 4
675

15-14. G eneradores de ondas en escalera

- Con tador de almacenamie nto
- Aplicaciones

677
678
678

15- 15. Modula cin de una onda cuadrada

- Mod ulacin de amplitud
- Mod ulador rccortador
- Demoduladores
- A mplificador rccortador cstabizado
- Modu lacin de ancho de impulso

680
680
680
682

Referencias
Temas de repaso

684
684
y

conVCDin

687
69 1
693
694

16-4. Convertidores de digital a ana lgico

(DI A) .
69 4
- Co nvertidor Ol A tipo escaleta
696
- Co nvertidor DI A muhiplicador
697
16-5. Convertido res de analgico a digital
(Al U)
- Convertidor A /D co n contador
- Co nvertido r A I D por aproximaciones sucesivas .
- Convertid or A /D comparador en
pa ralelo (Aas h)
- Convertidor A I O de relacin o de
doble pendiente .

698
698
700
70n
702

668

15-1 l . Gen erado res de impulsos

- Muhivibrado r monoes table de repeticin .

16. A eondid ooamienlo

dalo,'i

16-1 . Seales y procesado de seales .

16-2. Toma y ret enci n de informaci n
16-3. Muhplell. y d cmultfplex analgicos
- Demultfplcx analg ico

15

67 I

683
683

de
68 7

166 . Circuitos de inlegracin y diferenciacin .

- Cemente de polarizacin y offset
en continua .
- G anancia finita y ancho de banda .
- Circuito prctico
- Integrador diferencial
- Oiferenciado r
16-7. Clcu lo analgico elect rnico .
16-8. Pilt ros act ivos Re .
- Ca racters ticas ideales .
- Ca ractersticas reales de respues
la en frecuencia .
- Especificacin de filtros

703
703
704
705
706
706
706
708
708

7 10
7 10

16-9. Funciones Buttcrwonh y Chebyshcv . 7 11

- La funcin bicuadrada
7 11
- Polin omios de Butlerworth
7 12
- Filtros Chcbyshev
7 14
- Transformacin de frecuencia
7 16
16-10. Secciones del amplificador simple
- Secciones paso-bajo
- Secciones paso-airo
- Secciones paso-banda .
- Secciones de rechazo de banda
- Redes pasa-todo
- Seccin general bicuadrada de
Friend _

7 17
7 17
720
720
722
723

726

16-1 l . Secciones bicuadradas de l Amp-O p

mlliple
726

16

lndice
- La secc in de filtro universal o de

estado variable.
16- 12. Filtros gobernados por conde nsador .
- Resistencia simulada
- Integradores
- Etapa de ganan cia .
- Secciones unipolares

727

17-4. Filtros capacitivos

756
- Tensin de salida en carga
758
- Circuito de onda completa .
759
- Anlisis aproximado
759
- Filtros de entrada capacitiva e inductiva
760

733

17-5. Suministro de potencia regulado

- Estabilizacin

760
762

17-6. Reguladores monolticos

17-7. Regulador de conmutacin
- Topologla del regulador de conmutacin bsico .
- Tensin de salida regulada .
- Rendimiento
- El interruptor de potencia

762
764

734

16- 14. Multiplicadores anal6gicos

- Cuadrados y rafees cuadradas
- Modulador equilibrado

738
739
740

Referencias
Temas dc repaso

736
737

740
741
741
742
743
743

744
745

QUINTA PARTE
Elec trnl ra de
gra ndes sea les

17. Clrcuuos y sistemas de potencia .

756
756
756

729
729
730
73 1
73 1

16- 13. Amplificadores logartmicos y exponenciales

- Amp lificador Jogartmico con
transistores apar ejados
- Amp lificado r exponencial [antilogartmico)
- Multiplicador logartmico .

16-15. Convertido res alterna-continu a de

precisin
- Limitador de precisin
- Rectificad or rpido de media
onda
- Rectificado r de onda completa
- Detector activo de media
- Detector activo de pico

- Rectificador de puente .
- Medidor rectificador
- Multiplicadores de tensin

749

17-1. Conversin de alterna a continua .

17-2. Rectificadores
- Rectificador de mcdia onda
- Tensin dc diodo
- Corriente (o tensin) alterna
- Regulacin
- Rectificador de onda completa
- Ten sin inversa de pico

749
750
750
75 1
752
752
754
754

17-3. Otros circuitos de onda completa

755

17-8. Topologas adicionales del regulador

de conmutacin
- Tensiones de salida negativas
- Convertidor continua-continua a
contratase acoplado por transformador
- Generacin de las ondas de conmutacin .

765
766
766
766

767
768

769
770

17-9. -A mplificadorcs de gran seal

17-10 . Distorsin arm nica
- Distorsin de segundo ar mnico .
- Generacin de armnicos de orden superior
- Potencia de salida

772
773
773
775
775

17- 11. Clasificacin de los amplificadores

- Clase A .
- Clase B .
- Clase AB
- Clase e .

776
776
776
777
777

17- 12. Rendimien to de un amp lificador

clase A
777
- Rendimiento de la conversin
777
17-13 . Amp lificadores en contrafase (p ushpull) clase B
- Rendimien to
- Disipacin
- Distorsin

778
779
780
780

lndlce
17- 14. Funcionamiento elase AB
78 1
17-1 5. Amp lificador es de potencia integrados .
782
783
17-16. Conside racio nes trmicas
- Tempe ratura mxima de la unin 783
- Resistencia trmica
783
- Curva de reduccin de la disipacin .
784
17-1 7. Tran sistores de potencia de efecto
campo (VMOS) .
786
- Caractersticas del VMOS
788
- Aplicaciones
788
Referencias
Temas de repaso

789
789

AP ENDl CES
A. Constantes y factores de conversin .

A1 . Valor probable de constantes fsicas

A-2. Factores de conversin y prefijos

79 1
79 1
792

B. Fabricant es y especificaciones de semcou-

ductores .
8 -1. Fabricantes de dispositivos electrnicos .
8 -2. Especificaciones del diodo de silicio IN
4153
B-3. Especificaciones del transistor bipolar
de unin n-p-n de silicio 2N2222A
8 -4. Especificaciones para el transistor de silicio de unin, de efecto campo, de deflexin y de canal N 2N 4869
8 -5. Especificaciones del transistor de silicios MOS de efecto campo, de acumulacin y canal- P 3N 163
B-6. Especificaciones de la puerta NA- ND
positiva TIL Schottky de baja potencia (LS74 IO o LS54IO) con salida en
totem
8 -7. Especificaciones del amplificador operacional LM741
8-8. Especificaciones para el transistor en
potencia N-P- N de silicio 2N567 1
8 -9. Especificaciones de los dispositivos de
transistores de uso general CA 3045 Y
CA 3046

793
793
794
795

797

C. Resumen de teora de circuitos

C-I . Redes resistivas
- Fuentes de tensin y de corriente
- Resistencia .
- Ley de Kirchhoff de las corrientes
- Ley de Kirehhoff de las tensiones
- Combin acin de resistencias en serie
y en paralelo
C-2. Teoremas sobre circuitos
- Teorema de superposicin
- Teorema de T hcvcnin
- Teorema de Norton
- A nlisis por el mtodo nodal
- Anlisis de mallas .

17
805
805
805
806
806
807
8 10
8 11
811

812
8 13

81'
8 15

C-3. Estado scnoida l en rgimen permanente

8 16
- Fasores .
8 18
- El operador j
819
C-4 An lisis simplificado de una red senoidal .
820
- Rcactancia .
820
- Impedancia
821
- Admitancia
822
- Anlisis de redes
822
- Teorema de MiIler
823
C-5. Excitacin exponencial
C-6. Respuesta de un circuito Re a un escaIn .
- Circuito RCpaso-alto
- Descarga de un condensador a travs
de una resistencia .
- Circuito RCpaso-bajo

823

825
825
827
827

C-7. El diagrama asinttico de Bode

828

798

C-8. Cuad r ipolos

- Parmetro z:
- Parmetro h

832
834
834

799

C-9. Grfico de recorrido de la seal

838

800
801

803

D. Problemas

843

E. Soluciones de una seleccin de problemas

95 1

Sobre los autores

Ja cob MilIman es profesor emrito de la Universidad de Columbia donde ocup la ctedra Charles
Batchellor de electrnica. Obtu vo sus grados B.S . (193 2) y Ph. D. (1935 ) en Fs ica, por el Instituto
Tecno lgico de Massachu setts. Su primer ao de graduado lo pas en Mun ich, Alema nia (1932- 1933).
Ense ingenieraelctricaenel CiIYCol1egede Nueva York (1936 194 1Y1946-1951) Yen Columbia
(1952 1975) . Durante la segunda guerra mundial trabaj en el desarro llo de sistemas de radar en el
Radiation Laboratory. del MIT ( 1942- 1945).
El Doctor MiIlman es autor o coautor de ocho libros de texto; Etectronic s (194 1 rev isado en 1952);
Pulse and Digital CrCIIrs (1956); Vacllum TlI1Je and Semiconductor Etectronis ( 1958); Pul se, Digital,
and Switching Wal'ef orms ( 1965 ); Electra nics Devices and Circuits ( 1967); lntegra ted Etectro nics
(1972); Etectro nic Fundamentals and Appications (197 5); M cro eectroncs (1979). Estos libros han
sido tradu cidos a diez idiomas.
El profesor Millman es colaborador y mie m bro vitalicio del IEEE y co laborador de la American
Physical Society. Recibi la G reat Te ache rs Awa rd de [a Universidad de Co lumbia (1967) , la
Edu cation Medal del IEEE (1970), y fue propu esto para el Cent enial Hall of Fame del IEEE como
uno de los mejores profesores de Ingeniera Elctrica de todos los tiempo s.
Ha pronunciado numerosas conferencias fuera de los Estado s Unidos: en Italia, Espaa, Israel ,G recia,
Brasil, Uruguay, Aleman ia, Hol anda y Fran cia .
Arvi l Grab el ha ejercido desde 1964 en la facultad de la Northeasrern Unversity siendo actualm ente
profesor de Ingeniera Elctrica y de Computadores . Obtuvo los tres grados de la Universidad de Nueva
York . Como instructor de Ingeniera Elctrica ha e nseado en el New York UniversityGraduat eCenter
en los Laboratorios Bel!. Ha sido profesor invitado de la Universid ad de Californi a, en Santa Brbar a y
en la Co oper Union para el Progreso del Arte y de la Cie ncia. El libro Basc Electrical Engineerng
del que es coautor, est ya en su quinta edicin. y ha sido tradu cido a seis idiomas.

Prefacio

El principal objetivo de este libro es e l de se rvir de texto en los cursos de e lectrnica moderna para los
estudiantes de ingeniera elctrica y de computadores. Nuestra intencin es la de remarcar los conceptos
fundamentales en los que se apoya la operacin fsica, el anlisi s y el diseo de circuito s integrados y
sistemas. Compaginando este objetivo con una div er sidad de apli caciones esperamos abarcar tanto la
sustancia como lae sencia de la cuestin. La exten sin y profundidad del tratamiento hace que este volumen
sea tambinun valiosoauxiliarpara ingenieros,cientficos y profesionales de campos afinesa la ingeniera
elctrica y de calculadoras.
El texto , dividido en cinco secciones principales. est organizado de forma que suponga la mxima
flexibilidad pedaggica sin perder la continuidad. De esta forma, cada profesor puede adaptar el material
a un cierto nmero de cursos distintos que satisfagan las necesidades e intereses tanto de alumnos como
de profesores.
La primera parte (captulos I al 5) estudia las caractersti cas de los dispositivos semiconductores
empleados en los circuito s integrados (lC). Los cinco captulos remarcan las propiedades de los semiconductor es y estudian el funcion amiento fsico y las caractersticas de los diodo s de unin, transistores
bipolares (BJT) y transistores de efecto campo (FET). El ltimo captul o describe las tcnicas de
fabricacin de los le. Se trata de exponer los procesos em pleados y las limitaciones impuestas por la
fabricacin al diseo de circuitos.
Estos cinco primero s captulos estn dedicados a qu ienes no tienen conocimientos previo s de electronica . y abarcan el material fundamental requerido para entender el resto del libro. Para la primera parte
slo se requieren los conocimientos fsicos y matemticos comprendidos en el primer o segundo cur so de
un programa tpico de ingeniera. La mayor parte de estudiantes han seguido un curso de anli sis de
circuitos antes de em pezar a estudiar electrnica. Aun cuando esta preparacin es valiosa, no es
indispensable pues el anlisis elem ental de circuitos empleado en este captulo queda explicado en el
Apndice C.
La segunda parte (captulos 6 a19 ) trata de circ uitos y sistemas digitales, y la tercera (captulos l al
14) de circuitos y sistemas amplificadores. Si se dese a puede ponerse la tercera parte (analgi ca) antes
que la segunda (digital). El material contenido en la primera parte suministra los conocimientos nece sarios
para cualquier otra secc in. Hemos antepuesto los sistemas digital es por dos motivos:

1. En muchas universidades a los ingenieros y cientficos matemti cos se les exige un solo curso de
electrnica. Evidentemente, para estos estudiantes tal curso se refiere a la electrni ca digital. Con una
seleccin cuidadosa de los tema s comprendidos en las dos primeras partes se puede formar un cur so, lo
que proporciona al instructor la libertad e iniciativa de elegir las materias ms adecuada s a sus fines.
2. Slo se requiere una teora de circuito s elemental , del nivel descrito en el Apndice C. Por tanto,
el estud iante no necesita ningn requisito en cuanto a ingeniera elctrica para asimilar estos temas.
El primer captulo de la segunda parte trata de las puerta s lgicas empleadas en el sistema digital. Nos
referimos al funcionamiento y caractersticas de las cuatro principales tecnologas de le. Las dos familias
de transistores de efecto campo (FET) son la NMOS y la CMOS . mientras que la lgica transistor-transistor

22

Microelectr nica moderna

(TT L) Y la de emisor acoplado (ECL) son las familias norma les del transistor bipolar de unin (BJT)
estudiado. Los circuitos integrados a pequea esc ala (SSl), media esc ala (MSI) y gran escala (LSI) y los
sistemas derivados de estas puertas lgicas se estudiarn en los dos siguientes cap tulos (circuitos y
sistemas combinacionales y secuenciales).
El ltimo captulo trata de sistemas integrados a muy gran esc ala (VLSI) en los que se estudia la clula
de memoria de acceso aleatorio (RAM) esttica o dinmica. Asimismo se introducen las tecnologas
empleadas nicamente en los sistemas VLSI, tales como la lgica inyeccin-integrada (1 2 L), CMOS, y
dispositivos acoplados.
El desarrollo de circuitos y sistemas amp tifcadores en la tercera parte (captulos lOa 14) es semejante
al de. la segunda parte. Los dos captulos iniciales estn enfocados hacia las propiedades de las etapas
amplificadoras bsicas BJT y FET. Se estudian los mtodos de polarizacin de los sistemas integrados, y
el empleo de modelos de pequea seal para valorar el funcionam ient o de amplificadores de etapa nica
o en cascada. Tambin se describe el amplificador operacional (Op-Amp) como bloque constructivo
bsico. Estos amplificadores se usan para formar sistemas amplificadores realimentados. Los conceptos
fundamentales y las tcnicas desarrolladas se emplean en el anlisis y diseo de las cuatro topo logas
bsicas de amplificadores realimentados. La arquitectura interior y el funcionamiento de los modernos
chips Op-Amp se vern en el captulo 14 que trata conj untamente muchos de los conceptos vistos
anteriormente en la tercera parte.
La cuarta parte (captulos 15 y 16) examina los circuitos y sistemas de recogida de datos y proceso s
de la seal. Muchos de estos circuitos se usan tanto en sistemas digitales como analgicos y emplean
puertas lgicas y Op-Amp. Se estudian circuitos para generar ondas sencidales. en rampa o de impulsos
y para la conversin de seales analgicas en digitales (o viceversa ). Entre los circuitos descritos figuran
integradores, filtros activos incluyendo los capacitivos y los amplificadores multiplicadores y logartmicos.
La ltima parte (captulo 17) revela al estudiante los circuitos y sistemas de potencia. Se trata la
co nversin de c.a. en c.c. lo que conduce al estudio de los reguladores de tensin monolticos. Tambin
se ex aminan los circuitos y dispositivos amplificadores de alta tensin y gran potencia.
El texto co ntiene suficiente material para 2 o 3 cursos semestrales de dispositivos, circuitos y sistemas
electrnicos. Con el constante aumento de componentes en un chip integrado, la diferencia entre elemento,
circuito o sistema electrnico se ha hecho confusa, y en este libro no se ha intentado diferenciarlos entre
s. Un bloque monoltico tal como un Op-Amp se conside ra a veces como un elemento, y un chip
microelectrnico a gran escala merece la calificac in de sistema o por 10 menos de sub -sistema.
En el prlogo que sigue a este prefacio se relata brevemente la historia de la electrnicaSe espera que
tanto el instructor co mo el alumno lean esta fascinante historia antes de iniciar el estudio del texto.
Muchos ingenieros electrnicos disean nuevos prod uctos, subsistemas o sistemas conectando entre
s chips integrados normales de tal forma que el conjunto cumpla los obje tivos externos deseados.
Naturalmente estos ingen ieros deben saber qu chips IC existen en el mercado. qu funciones desarrollan
y cules son sus limitaciones. Los diseadores de los chips deben conoce r cules son las funciones que
necesitan ser desarrolladas y cules son las limitaciones que afectan mayormente el funcionam iento del
sistema en que se incluya el chip.
Bajo este punto de vista, el objeto de este libro es co nducir al lector, paso a paso, desde un conocimiento
cualitativo de [as propiedades de un semiconductor hasta la comprensin del funcionamiento de elementos
de estado slido y apreciar finalmente cmo se co mbinan stos para formar ICs, con caractersticas
entrada-salida tiles y defin idas. A lo largo de este libro se estudia una gran variedad de ch ips integrados.
No slo describiremos lo que se fabrica sino que intentaremos llegar a un profundo conocimiento de las
funciones digitales y/o analgicas que desempea el chip. Despus de estudiar cada circuito o sistema se
hace referencia a un chip especfico comercialmente adquirible y que realice la funcin deseada . Se
ex ponen las limitaciones de los elementos y circuitos reales frente a los ideales. Para aprecia r el
funcionamiento no ideal, en el Apndice B se dan las especificaciones de los fabricantes de elementos y

Pref acio

23

de ci rcu itos integr ado s rcp rc sc ntmi vos. La profund idad del es tudio. la amplia selecc in de asun tos. y el
aspe cto prctico se co mbinan parapreparar al e st udian te para act uar con c ficnca inmediatamcmc d esp ues
de graduarse.
La atenci n pre stada al uspcc to pedag gico se re fl ej a en la e xplicacin dct com po rtamieruo de los
dispos itivos. ci rc uito s y sistl'mas y e n e l contex to e n q ue se estudian los usumos especfico s. Nos hem os
es for zado en asegura r la intro duc cin de los co nce ptos nuevos e mpleando las t c n ica s an al ir as co nocida s
y q ue e l de sa rrollo de nue vos m todos de anlis is se ba se solame nte en conceptos vistos an te rior ment e.
Adems. hem os pue sto gran cuidado en la se leccin de los muchos ejem plo s y clculos num ricos
inco rpor ados e n el texto.
Muchos de los procedimientos de anlis s ex pues tos conducen a dlclllos man uale s qu e un ingen iero
maneja frec uentemente . Tales c lculos son va lioso s ya q ue ayudan a penetrar en el funcion am iento del
ci rcu ito o sistema diseado. Cuando se empican conjun tamcruc co n ca lculac iones simuladas. se proporciona al inge niero una porcmc herramienta par a e l diseo. Se debe es timular a los a lumnos a em picar
simuladores ta les CO Ill O SI'ICE y MICROe AP 11 . siendo ambos aptos para se r uu lizndos co n computadores
person a le s,
La s pregu ntas de repa so a l final de cada captulo so n una buena ayu da plra re solve r los aproximada mente 800 problemas planteados en el ap ndice D. Em ple ando conjunuuneme las preguntas y los
problemas se comprueba la cap tacin por parte de l alumno de los co ncep tos fundu mcn ralcs y se
propor c ion a ex per ienc ia e n e l t1 iseli o y anal sis de c irc uitos elect rnicos . Ent odo s los pro blemas nu mr ico s
se han e mpleado va lores rcahsricos de los pa rme tros.
Las preg untas de rcpa so son una prue ba de los conoc imientos cualitat ivos de las mate rias del texto y
pueden servir tambin para toru uu parte de un e xamen,
Hem os recibido va liosas opiniones y suge rencias de much os profesores e inge nieros. Todos el los ha n
influido en esta ob ra. y a IOdos e llos e xpresamos n uestro ugrad ccim icmo y aprecio. Q uedamos es pec ialme nte agradecid os al profesor Arth ur Dick crson cuyos co men tarios han re su ltad o va liosos e n la prc p ra
cin de este libro , y nos sentimos obligados ha c ia David Damsun q ue cont ribuy mucho desde e l
ma nuscrito ha sta la produ cc in, a los co me ntar ios y j uicio s de San jcev Rno y a Mary Ros enbcrg cu yas
co mpro bac io nes o p,ginas finale s fue ron de g ran ay uda,
JACOIl M I I.L M M~
A rn 'I S GKAIiEL

P.S . Yo estoy e ntre las do s gene raciones de ingenie ros elct ricos que han es tudi ado e lectrnica con
los lib ros de Jacob Millnum. IIe tenido e l placer de ser una ver nuis " alu mno suyo cua ndo trabajamos
ju ntos en e l plnn teamicutc y orgunlzactn de este libro y en la preparaci n deta llad a de los se is primero s
ca ptulos . He intentado conservar e l es tilo de este ve rd ade ro maestro en lo que re sta deltexto. Los ltimos
o nce c aptulos so n de mi exclusiva responsabilidad y por tauro reflejan la calidad de l estud iante y no 1"
del me nto r,
Agra dez co a Jar o b Millrnan la oport unid ad qu e me ha da do de colaborar co n l, Su estilo e influencia
han co ntri buido eno rme mente sobre m corno ensear ne y autor .
AR VIS GKA IU:L

Prlogo.
Breve historia
de la electrnica
Para la maycrta de nosotros la palabr a e lectr nica nos sugie re una varieda d de cosas desde los chips
y calculadoras hasta la televisin y Jos transistore s . As, mient ras co nve nimos en los trm inos es pecficos
que fo rman la e lect rnica. su de finic in es algo amb igua . En los prrafos q ue siguen y e n e l resto de l
pr logo de finimos 1:. electrnica tul co mo la e mp leamos en es te lib ro. no en e l sentido de l d icciona rio.

sino siguiendo los matices de 1<1 disciplina. Hemos elegido la historia como vehculo para conseguirlo. ya
que son los esfuerzos individuales los que contribuyen o han comribuido en elcampo que verdaderamente
define la disciplina.
En sentido e stricto, la electrnica es la c ienc ia y tec no log a relat iva al movi miento de ca rgas en un gas .
en el vaco o en un sem iconduc to r. Obsrvese qu e e l mo vim ien to de ca rgas excl usivamente e n un metal
no se co nsidera e lectrnica. A p rinc ipios de l siglo xx se em pic es ta separacin para di stinguir e l ca mpo
de la ingenie ra e lctrica de l entonces nac iente campo de la elect rnica. En aqu e lla poc a la ingenie na elctric e trata ba de disposi tivos q ue depend an exc lus ivame nte de l mov imient o de los e lectro nes en los meta les.
lales co mo motores. ge neradore s. bom billas de filam ent o. y sistem as de comunic aci n por cable (telfo no
y telgr afo ). Si n embarg o. a medida q ue nos ace rca mos a finales de l sig lo la sepa racin histricaen treelecrrtcidad y electrn ica va perd iendo su fun cin o rigina l.
Ac tua lmente los ingen iero s e lc tricos prcticos cu mplen d iversas funcio nes co n d istintas ap lica c ion es
(d iseo. de sarro llo. prod uccin . inves tigac in e incl uso e nse a nza). T ratan con siste mas q ue pe rmit en
co munica rse co n lodo e l mund o. qu e mani pulan grande s cant id ades de dat os. qu e permiten auto matizar
co mplejos proce sos de fabricacin. y tratan tambin co n los e leme ntos e mpicados par a conseguirlo. El
campo de la ingeni e ra e lctrica aba rca asimismo la pro d ucc in. dis tribuc in y co nve rsin de la e nerga
elctrica. El gr upo cita do en la p rime ra de las dos frases an tcriores posee la prop iedad co mn de proce sar
inform acin, mient ras qu e el g rupo ci tado en la seg unda se puede considerar co mo procesado de la e nerg a.
Esta distinci n ent re el procesado de info rmaci n y e l p rocesado de energ a es lo q ue se para la elec trnica
de l res to de las ingen ieras elctri ca s. En co nsec uenc ia. la e lectrnica co mprende c uatro "': com unica c in, c lculo. contro l y compo ne ntes.
Este pr logo co mpre nde una bre ve histo ria de la e lec trnica moderna . enfoca da pri ncipalmen te e n e l
de sarro llo y aplicacione s de los dispositivos e lectr nicos y el crecimiento de las indus trias resultan te de
la utilizacin de estos dis positivos en ci rcu itos y siste mas prcti cos.
La histo ria se divide en dos per odos de tiempo qu e de no mina mos era del tubo de vaco y era del
transistor, La prime ra aba rca el desarro llo habido en la primera mita d del s iglo xx . y la seg unda emp ieza
co n la invencin del tran sis tor e n 194 K. En e l ltimo apartado se espec ula so bre la futu ra ma rcha de la
e lectr nica. Estas desc ripcio nes sos tiene n y pe rfi lan los punt os tcnicos tratados en e l texto.

ANTECEIlENTES
Los orgenes de la ingen iera elctrica se basan en los descu brim ientos de gra ndes c ient ficos co mo

Amp re. Co ulomb. Faraday. Gauss. He nry. Krchboff Ma xwcIl y Oh m. La prim e ra apli c ac in prcti ca

26

Mtcroetectronica moderna

de sus trabajos. en el contexto de la electrnica moderna, fue en el desarrollo de los sistemas de

com unicacin . En 1837 Samuel Morse. profesorde Arte en la Universidad de Nueva York prob el sistema
telegrfico. Lo signicetlvo dc l telgrafo elctrico fue la introd uccin de un mtodo eficazde codificacin
a seales elctricas. Los puntos y rayas del alfabeto Morse represent an el primer empleo de seales
digitales (binarias).
Cerca de 40 aos ms tarde ( 1876) Bell invent el telfono e introdujo el mtodo de codificar una
informacin (el habla co mo una seal elctrica continua. y decodificndola luego en el receptor. La
invencin de l fongrafo por Edison en 1877 demostr que las seales elctricas pod an almace narse y por
tanto recuperarse. El disco del gramfono puede conside rarse como primera memoria de slo lectura
(RO M ).
La introduccin de las comunicaciones por radio se basa en la contribucin de James Clerk Maxwell
que en 1865 compil las investigaciones precedentes en una consistente teora de l electromagnetismo
conocida hoy como ecuaciones de Maxwell. El mayor sallo hacia ade lante es deb ido a las predicciones
de Maxwell sobre la existencia de ondas electromagnticas capaces de propagarse en el espacio. Aqu
tenemos un caso en el que la teora precede a la expe rimentacin ya que no fue hasta 23 aos ms tarde
que Hertz produjo tales ondas en experimentos de laboratorio. Maree n fue el primero en explotar el
empleo de las ondas Hertzianas como as se les denomin . En 1896 Marcon emiti con xito estas ondas
detectndolas desde una distancia de 2 millas. La telegrafa sin hilos tuvo su humilde origen en estos
ex perimentos.

LA ERA DEL TUBO DE VAco

La era de l tubo de vaco abarca la primera mitad del siglo xx. La electrnica moderna se fonn
tecnolgicamente durante este perodo.
El origen del vocablo electrnica se puede atribuir a H. A. Lore nrz.que en 1895 adm iti la ex istencia
de ca rgas discre tas que denomin electrones (reintrod uciendo la palabra emp leada por los antiguos
griegos). Dos aos ms tarde J. J. Thompson comprobexperimentalmenle la existencia de los electrones.
En aquel mismo ao Braun construy el primer tubo electrnico, un primitivo tubo de rayos catdicos.

Descubrimiento de los tubos de vaco

En 1904 F1eming invent un dispositivo con dos elementos , el diodo. al que llam vlvula. Consista
en un filamento ca lentado que emita electrones (efecto Edison) y que estaba situado prximo a una placa
metlica. El conjunto de esta estructura estaba encapsulada en vaco.
Una tensin positiva de placa a filamento (ctodo) daba paso a una corr iente mientras que una tensin
negativa anulaba la co rriente. Esta propiedad unilateral de la vlvula la hizo idnea para delectar seales
de radio (sin hilos).
Dos aos despus. Pickard emple6 como detector un cris tal de silicio, y una aguja apoyada en l. ste
fue el primer diodo semiconductor. no obstante no result prctico y pronto fue abandonado, y as en 1906
pareci que los semiconductores electrnicos tenan una muerte prematura.
La invencin en 1906 del audi6n (triodo) por parte de De Forest fue el embri n en los primeros tiempos
de la electr6nica. Realmente se puede afinna rque la electrnica tal como se conoce actualmente no existiria
sin la invencin del triado. El audt n de De Forest consiste en intercalar un tercer electrodo (rejill a) entre
la placa y el ctodo de la vlvula de Fleming. La tensin de la rej illa regula la circulacin de cargas entre
placa y ctodo. Una pequea variacin en la tensi n de la rej illa se traduce en una gran variacin de la
tensin placa-ctodo. con lo que el audin resulta ser el primer amplifi cador.

Prlogo. Breve historia de la electrnica

27

El triado fue e l prime r di spositivo que mostr la propiedad del circ uito llamada hoy de fuente
dependiente. Ya que retiene la prop iedad unidireccional de la vlvula. el triodo eq uivale tam bin a un
interruptor controlado. Actu almente. lodos los circ uitos ele ctr nicos se va len de las carac tersticas de
e leme ntos que se co mportan como controladore s de fuente o de corte.

Aplicaciones iniciales
Hacia 1911 los avances tecnolgicos ta les como un mej or vado y el recubrimient o de l c todo co n
xido hicieron de l audi n un e leme nto seguro inicindose as la e ra de la elect r nica pr ctic a.'
La primera aplicac in de los tubos de vac o es tuvo dirigida a las comunicaciones por telfono y radio.
fundndose simultnea mente en los Estados Unidos en 1912 e l Instit ute of Rad io Engnee rs (IR E). Es
de ad m irar la imaginacin y persp icacia de estos pri meros ingenie ros q ue captaron inmed iatame nte la
importan cia de la radio y fundaron su propia asociaci n profesional. El American lnstitute of Elec trical
Engin eer s (Al EE) que cuidaba de los inte reses de los ingenieros elct ricos co nvencio nales fue fundado
en 1884. Ambas asociaciones se fusionaro n en 1963. form ndose e l Institute ofElect rical and Electronic
Bng ineers (IEEE) que asum i medio siglo de desarro llo de la profesin.
Em pleando slo los diodo s y triados disponib les. de l ingenio de es tos nuevos ingenie ros surgiero n
muchos nuevos circuitos. siendo notabl es los de a mplificado res en cascada, a mplificadores regenerat ivos
(Arms trong, 19 12f . oscilado res (De Foresr. 1912), hete rodin os (Annstrong, 1917). y multivibradores
(Eccle s-Jo rdan. 19 18).
El oscilador fue el primer eje mplo de gene raci n de se ales e lec trnicas con med ios exclusivamen te
elec tr nicos. El aumento de ganancia tanto e n e l am plificado r regener ativo (rea lime ntaci n positiva) como
e l en cascada. j unto con la modif icacin de frecue ncia dada por e l heterodino mejor el procesado de la
seal y la deteccin de seales dbiles. Los pri meros multivibradores fueron los precurso res de los
mode rno s flip-flo p y relojes (circuit os de tiem po).

Industrias eleclrnicas
El amplificado r tuvo aplicacin come rcial cas i inmediat a en la te lefona a larga distancia . Los avances
en la tec nologa de los tubos conseg uidos por las compaas telefnicas impu ls una nueva indu stria: la
radiodi fusin comercial. En 1920 la Westinghou se Elect ric Co rporation c re la em isora KOKA en
Pittsb urgh. Pensilvania. Ape nas cuatro aos ms tarde ya exi stan 500 en los Estados Unido s, y e n 1926
ya era realidad la red de radiodifusin . Simultneame nte se introdujo la rad io en e l mu ndo indu strial.
Las indusrrias ctectr nicas ' abarcan IlllO O ms de los grupus de: compo nentes. co municac io nes, control
~ c lculo.

COM PONENTES
En un princip io las indu stria s de los componentes se c rearo n para fab rica r los d istintos tipo s de
dispo sitivos elec trnicos as co mo e leme ntos pasivos de circ uitos (resi stencias . conde nsado res . indnct a n-

Ca, u"lm.nt . '" I'ftlfo,,,, Millm"n n""io o'" mi,mo "n".

En . ' Ia l"lt " Ann' l"'n~ ",in o, ludi,mlo on 1.1 UniveNi,I,"1,le Columhia.
La, aclividlIk . ,le mUl"h,,, l"ompana' al",,,,ul ms de Una " "I..~ora. fro..... mo.....nl" . '''111lialc' o divi, ion. , ,lcnlilk a,ja...n" Un

~ r1J I"' .

28

Microt lutrllic'a moderna

c as. Iransfonnadores. erc.). Los ingen ie ros y cient ficos de estas o rganizac iones consiguieron g randes
avances e n el desarrollo de nuevos y mejores dis positivos. incl uye ndo e l ca tc r uamie nrc indi recto de l
c todo. los rubos reucdo y pentodc con un c uarto y un q ui mo electrodos en el inte rio r de un m edo. y los
tubos co n gas comoel u ratron. Dispon ie ndo de nue vos ele me ntos pront o se idearon nuevos circuito s qu e
facilit aron e l mando nico de sintoni zacin. e l co ntrol au tom tico de ganancia l AGO. y la operacin
muhibanda .

CO M UN I CA C IONF_~

Las se ales de radio se transmit en mejor a frecuencia s por encima de los 51X) kH z. Co mo la frecue ncia
de las se ales q ue represe ntan la info nn aci n est normalment e bastante por debajo de los SOO klfz. estas
se ales de ben cod ificarse y pasarse a 1:1 frecu e nc ia de transmisin mediante un proceso de no minado
modll/acin Los primeros sistema s de em isin por radio em plearon la mod ulaci n de amp litud (A MI.
Para aument a r la fide lidad y reduc ir las inte rfere ncias atm osf ricas. Armsrrong ide y dcsurrollo en 1930
la frec uencia mod ulada (FM ).
La tele visin en blanco y neg ro e mpez e n 1930 basada e n e l lconosco po y e l ktnescope (te Zwor ykin
(las primeras cmara y pantalla respecti vament e ). En 1940 lntclevisin en Estados Unidos estaba muy
poco divu lgada. y su expansin se vio frenada por la segunda g ue rra mundial. La introducci n de l color
en la televisi n co menz haci a 1950. durante los aos 60 JXIS a ser e l sistema domi nante.
Las t cni cas e mpleadas en rad iodifusi n se ada ptaron tam bin e n erra s ap licaciones. Los sistemas
telefnicos se transformar on e n una de las ms importantes formas de co munica c in elect r nica. A su
vez. ci rcuitos cre ados pa ra telefona se e mplearon ampliame nte en sistemas de recepcin de radi o. El rada r
(cre ado duran te la seg unda guerra mundial ) ut iliza comunic aci ones por rad io para ayudar a la navegac in
ta nto por aire como por mar.
Cada una de las inno vaciones citadas hizo q ue se idearan nue vos circuitos . Entre s lOli. est el
amp lificador de reali men tacin negativ a inventado por Blac k ( 1927). e llimitador de FM y e l discrim inador de FM . O tro circuito desarrollado fue el ge ne rado r en di entes de sierra que pro porcio na la base de
tiem pos lineal para los prime ros osc ilosco pios y pa ra los slstcrna s de de c xi n en tele visi n. Muchos de
los nue vos sistemas de co municacin e mplean sea les di scret as (impulsos) en lugar de seales conti nuas.
En co nsec uencia hubo de des arro llarse una varied ad de circuuos de impu lso s para la lempo rizac i n y
sincro nizacin necesarios e n telev isin . radar y a iras aplicacio nes y para la ge nerac in y modu lacin de
impulso s. Adems. los nue vos sistemas de co municacio nes operan a m s a lias frec uencia s y se basan en
ele me mos m icroondas tales co mo e l klysrron y e l mag ne rron.

CO M I' UT ADORES (C LCU LO)

Aun c uando los transistores y los ci rcuito s integrados dieron pie a l ex trao rdi nario crecimiento de la
ind ustria de l c lculo. sus o rge nes parlen de la e ra del tubo de vaco. Dura nte unos 300 ao s ira habido
g ran inte rs e n las mquin as calculadoras. En 1633 Sc hickard (junte co n su co mpaero Keplc r. el
as trnomo ) describi una calcu lado ra mec nica para sum ar . restar , multiplicar y dividir. Dise una rued a
con die z radios. uno de los cuales e ra m s largo q ue los dems. Esta rueda iba sit uada mecnicamente
j unto a otra rueda similar. Cuando la primera de es tas rueda s haya avanzado 10 Increme ntos angulares .
que corresponde n a los l Odgitos . e l radio largo engarza co n la s iguiente rueda que avanza un paso. En
ot ras palabras. invent el e llevar en aritm tica. Por la mism a poca Pascal ( 1642) y Leibnit z (1671)
tuviero n ideas parec idas. Pe ro e l pri mer es fuerzo serio para construi r una calculadora mecnica fue hecho
200 aos despus ( 18331 por Babbage. un profesor de matemt icas ingls. Esta mq uina contenta lodos

Prlogo, Breve historia de la electrnica

29

los elementos de una computadora digital moderna . Empleaba tarjetas perforadas (inventadas 30 aos
antes por Jacq uard. un fabricante de tapices francs) para la entrada y la salida, conteniendo ambas
memoria y una unidad aritmtica: era una mquina de programa almacenado. Sin embargo la tecnologa
de entonces no permiti convertir la idea en una mquin a prctica."
La primera calculadora efectiva fue electromecnica, no electrnica, y fue construida en 1930 por IBM
bajo la direccin del profesor Aiken de la Universidad de Harvard. Se le llam la calculadora IBM de
secuencia automlica controlada, Mark h . Tena 17 m de largo y 3 m de altura y era de aspecto muy basto.
Estuvo en servicio haciendo clculos durante ms de 15 aos. La primera calculadora elec trnica fue
'completada en 1946 por Eckerl y Mauchly en la Moore School of Electrica l Engineeri ng en la
Universidad de Pensilvanta. Se le denomin ENIAC. Se emple para el clculo de tablas balsticas para
las fuerzas armada s y no fue una calculadora de em pleo general. Contena 18.000 tubos de vaco . Ocu paba
40 bas tidores con equipo y precisaba un local de 10 x 13 metros . Van Newmann. asesor del proy ec to,
sugiri que la calculadora emplease la numeracin binaria y la lgica de Boole y que tuviese progra mas
para las operaciones bsicas.
En 1946 la IBM introdujo la primera calculado ra electrnica pequea del tipo 603, y dos aos ms
tarde surgi la IBM 604, calculado ra digital de uso ge neral, de las que se vendiero n unas 4.000 mquin as
en 12 aos. As pues, se puede considerar el ao 1948 como el de l principio de la industria de las
computadoras (casualmente el transistor se invent ese mismo ao) .
En esa poca se dedicaron a investigacione s en este campo varias instituciones entre las que se pueden
citar las Universidades de Harvard, Princeton y Pen silvania , el Instituto de Tecnologa de Massachusetts.
el Instituto Coura ru de la Universidad de Nueva York y el I nstituto de Estud ios Avanzados. Estos
ingenieros y cientficos apoyados por entidades gubernamentales desarrollaron conce ptos que seg uidamente se aplicaron a calculadoras comerciales de uso general.
La IBM 650 considerada como el caba llo de batalla de la industria se introdujo en 1954. Esta mquina
con tubos de vaco, as como otras fabricada s por distintas compaas constituyen lo que se llama primera
generacin de ca lculadoras digitales.
Dura nte los ltimos tiempo s de la era del tubo de vaco se desarrollaron tamb in las computadoras
analgicas. Tales mquinas se usan para resolver grandes sistemas de ecuaciones diferenciales, y se basan
en la construccin de circuitos electrnicos cuyo comportamiento est gobernado por una serie de
ecuaciones anlogas a las que se pretende reso lver. El analizador diferencial desarrollado por Bush en el
Institut o de Tecnologa de Massachusetts fue la primera calc uladora analgica electrom ecnica. Las
versiones electrnicas adquirieron realidad al inventarse el amplificador operacion al.'

CONTROLES
El or igen de las industrias de control electrnico est en la electrn ica industrial, que puede definirse
como el empleo de dispositivos electrn icos en el manejo y control de mqu inas en la industria (que no
sean de comunicacin ni de clculo). Los elementos empleados fuero n los tiratrones. diodos gaseosos.
rectificado res de mercurio y tubos de alta tensin y gran potencia. Estos dispositivos se emplearon en
circuitos de alta tensin y potencia, rectificadores de alterna a continua, inversores de continua a alterna,
y circuitos de transmisin de alta ten sin. Tambin se aplican a la regu lacin de velocidad de motore s,
reguladores de tensin, calentamiento dielctrico y por induccin, y otros varios procesos de control
industrial. Tambin en esta poca se empez a usar el computador analgico en sistemas de control.
~ Lo, c,rucrw, dc B abba~c no rueron baldos. Su, inlenl", 1M'" coo'l ruir la ca!culadu ra 'e Iradujeron en un per fec,:iunamienlu en el n",nejn
dc m"'1uinas-hc rra mien ,"s lo '1ue fue un ;ran ",p ae!oc n la ind u, lriu de la In;lalerru ~ iclori"na .
~ EIlrmi no "amplific..dor opcra<" ional ~ lo in vcnl J. R. Ragazzini. un colega de Millma" en la Univcf';id,,J de Culumhia. y 1"" lc'rilJnnenle
unu de los pro rc,",c, dc Grabel en la Universidad de Nueva Y" rk.

30

Microetectr nca moderna

Anlisis y Teora
Adems del crecim iento Indus trial se hicieron gra ndes progresos analticos y tericos. Lo que sigue es
una breve indicacin de la magnitud de los logros.
El anlisis de circ uitos y las tcnicas de s ntesis progresaron notab leme nte con los trabajos en equipo
en los laboratorios de la BeUy del Instituto de Massachu sctts. Bode y Nyquist desarro llaron la teora del
amplificador realimentado y transformaron el conce pto de l circuito de Black en otro. exte nd iendo as su
empleo.
Shannon de Estados Unidos por un lado y Kotelnikov de la Unin Sov itica po r otro desarrollaro n una
teora sobre la informacin que prod ucira un gran impacto en la transmisin de dato s. Una a plicacin
particu lar fue la codificacin y modulaci n de impul sos. tcnica pro puesta por Reeves.
Otra cont ribucin de Shannon fue el empleo del lgebra de Boole en el an lisis y diseo de circuitos
de conmutaci n ( 1937). En Gran Bretaa Turing expuso el conce pto de una mquina calc uladora universal .
y Wilkes desa rro1l6 la mic roprogramacin.
Los sistemas por muestreo introducidos por Ragazzini y Zadch se ap licaro n a funciones de control
preparando el camino para los sistemas de control basados en procesos de clc ulo d igital.
El estudio de los materiales. en especialla aplicaci n de la mec nica cuntica a los slidos condujo a
nuevos dispositivos y ms tarde con tribuy en la invencin del transistor. Para aprovechar las ventajas
apo rtadas por la electrnica se crearon los transductores que convierten la luz, el sonido. la presin . la
tempera tura o cualquier otra variable en seales elctr icas.
Nueva s formas de ins trume ntos (oscilosco pios, vo lt metro s de tubos de vaco. erc. ) empica n la
electr nica para mediciones y para comprobaci n de equipos electrnicos.
La dcada de 1950 fue de transicin . Seala el final de los sofist icados sistemas de tubos de vaco y
el co mienzo de la edad deltransistor. Actualmente todo el campo est do minado por los semiconductores
salvo las ap licacio nes de alta tensin y gran potencia. Ciertamente. los tubos de vaco han desapa recido
de todos los cursos de ingeniera elctrica.

LA ERA DEL T RANS ISTOR

La era de la electrnica con semiconductores co mienza con la invencin de l transistor en 1948. Sin
embargo esta era fue con secuencia de trabajos anteriores realizados entre 1920 y 1945. Durante este
perodo el estudio de las propiedades electro magn ticas de los semiconductores y metales fue la principal
ocupacin de los fsicos. Co ntribuyero n eficazmente Block . Davydov , Lark-Horovit z. Moti. Schottky.
Sla rer. Somrnerfcld . Van Vlcck, Wigncr, Wilson y otr os de universidades de todo el mundo. Se hicieron
intento s para fabricar dispositivos electrnicos com pactos. En 1930 Lleruhal y Heil registraron una
patente de un dispositivo amplificador slido. y precursor de los transistores de un in y de efecto campo.
Si n em bargo estos elementos no progresaban y muy probablemen te ninguno de los inven tores pudo
explicar la leora subyacente.
No hubo gran mpetu en el desarro llo de los elementos de estado slido hasta 1945. Los tubos de vaco
tenan sus limitaciones: consumen potencia an cuando no estn en servicio. y los filamentos se quemaban
exigiendo la sustitucin deltubo. M. J. Kel ly, en aquel entonces directo r de investigacin y ms tarde
presidente de la Bell Laboratories. previ que unas co municaciones telef nicas eficaces iban a requer ir
conmutacin electrnica y mejores amplificadores , preferiblemente a los sistemas electromecnicos.
Form un grupo de fsicos tericos y exp erimentado res. adems de un ingeniero elctrico y un qu mico
para investiga r el estado slido. El siguiente entreco millado est sacado de la autorizacin para trabajar
en este grupo: ..Las investigaciones seguidas en este caso tienen po r objeto lograr nuevos conocimientos
que puedan ser utilizados para el desarrollo de co mponentes tota lmente nuevos as como apa ratos y

Prlogo. Breve historia de la electrnica

31

elementos de los sistemas de comunicacin. Uno de los principales objet ivos era el de co nseguir un
amp lificador de estado slido que eli minara los inconvenientes del tubo de vaco.

Descubrimiento del transisto r de unin bipolar

En diciembre de 1947 se reali z una prueba en la que se presionaron dos sondas de oro prximas entre
s con tra la superficie de un cristal de german io: se pudo observa r que la tensin de salida de l colector
(respec to a la base de germanio) era superior a la de entrada en la sonda emisor. Brattain y Bardeen se
dieron cuenta de que esto era lo que buscaban s iendo ste el nacimiento del amplificador en estado slido
en forma de transistor de contacto. La actuacin del primer transistor era verdaderamen te pobre . Tena
poca ganancia y ancho de banda. era ruidoso y s us cara ctersticas variaban mucho de uno a otro ejemp lar.
Shoc kley, de l grupo puntero , dedujo que las dificultades proced an de los puntos de conta cto. Propu so
eltrans istorde unin y casi inmediatamente comp let la teor a de su funcionamiento. El nuevo disposit ivo
tena portad ores de cargas de amba s polaridades, po r tanto se trataba de disposi tivos bipolares. Los
portado res eran los electrones, ya bien conoc idos y otras part fculas ex tra as. que se pueden explicar slo
por la mecnica cuntica y que se comportaban como si fuesen cargas positivas. Se les denomin huecos
porque representaban lugares del cristal en donde deb ieran haber electrones pero que sin emb argo no los
hay. La teora de Shock ley predice que con poca tensin aplicada pueden consegui rse grandes densidades
de corriente. Inmediatamente surgi la posibilidad de conseguir dispositivos prcticos impo rtantes sin

ji/amemos calientes.
Las propiedad es elctricas del transistor depe nden del co ntrol cuidadoso de las impure zas es pecficas
que contenga (del orden de un tomo de impu rezas por 100 millones de tomos de germanio). En
consecuencia no se pueden fabricare lementos fiables s in cristales excepcionalmente puros a los que aadir
las impurezas deseadas.Teal, de los laboratorios Bell. pudo fonnar cristales de germani o con un contenido
de impurezas menor de una parte en mil millones. A part ir de aqu se pudieron fabricar transistores de
unin por crecimiento, seguidos un ano ms tarde de los transistores de unin por aleacin . As. en 1951,
tres anos despus de l desc ubrimiento de la amplificacin en un slido ya se fabricaron come rcialmente .
La compaia American Telephone and Telegraf (ATr) tom una import ante decisin: no mantener
secretos estos descubrimientos. Actua lmente mantiene simposios para comunicar sus co noci mientos a
profesore s (que a su vez los transmiti rn a sus alumnos) as como a ingenieros y cientficos de otras
empresas , y ofreci licencia de sus patentes a cualquier empresa interesada en fabricar transistores. Las
primera s co mpaas que fabricaron trans istores fueron: RCA . Raytheon . General Elect ric, Westinghouse
y Westem Elect ric (el brazo industrial de ATI). Ot ras emp resas ya ex is tentes o de nueva creacin pronto
empezaron a fabricarlos.
En 1954 la Texas lnstruments. en su nuevo laboratorio dirigido por Teal anunci la fabricacin de
transistores de silicio. El silic io permite trabajar a 200 "e mientras que la variacin de caractersticas del
germanio limitan su uso a los 75 "c. Actualme nte la gran may ora de elementos sem iconductores se
fabrican con silicio.
Barde en, Branai n y Shockley reci bieron el prem io Nobe l de Fsica por su invencin del transistor y
su contribucin al entendimiento de los semiconductores. ste fue el primer Nobel conced ido en 50 aos
a un dispo sitivo de ingeniera.

Invencin del circ uito integrado

En 1958 poco despus de unirse a la Texas Instrumerns. Kilby concibi la idea de un circuito
monol tico, es decir. la idea de emplear german io o silicio para co nstruir un ci rcuito co mpleto. Las

32

Microetectrontco moderna

resistencias se form aban con la masa del se mico nd uc to r o por difusin de un semiconduc tor c n orro. Kilby
formun conden sado r usa ndo una capn metli ca y e l semiconduc tor co rno armadura s y una capa de xido
co mo dict crri co (tambi n ide Ull conde nsador de unin ). Par a demostrar sus conc e ptos const ruy un
osc ilador y un multvibrador de ger manio. formando c irc uitos intercon ectando los hi los de oro, si bien en
la descripcin de la pa tente consta que las co nex iones puede n hacer se dep ositando una capa de materia l
co nd ucto r. En 1959 Kilby anuncio e n una co nve nc i n del iR E e l c ircuito slido que luego se llam circuito
integrado. En es a m isma poca. Noycc (Direc tor de investigacin y de sarrollo de Fairchild Sem iconductor
y presidente del Co nsejo de Intc tu vouunbin la idea do un ci rcuito r nonolico para fabri car -dispositi vos
mltiples en una pieza de silicio. co n la posibilidad de rea lizar cone xiones e ntre e llos co mo parle de l
pro ce so de fabricac in. reduciend o as el tamao. peso. e tc. as co rno el coste por e lemento ac tivo.
Explic cmo se pueden fabricar resiste ncias y ca pacidades. y c mo se pueden a islar unos de otros
e leme nto s mediante diod os 1"11. y cm o puede n lle va rse a cabo las concx ione s va po rizando metal a travs
de ve ntana s en la capa de xido.
La clav e para la fabricac in de circuitos integ rados fue e l tran sistor plunar y 1:1 ela borac in en rnusa.
El proceso plnnar usa transistores en los que las regio ne s de hase y de e misor se d ifundan en e l co lec to r.
El pr imer transistor por difu sin fue creado por Hoemi e n Faircbild (19 58) . Un nue vo paso fue la
pusivacin de las unione s co n una capa de xido. S e e mplea ron tcni cas de fab ricaci n fotolh ogr cns y
los procesos de d ifusin de sarrollados anteriorme nte po r Noycc y Moo re. El proceso en masa permiti
fabric ar num ero sos c hips en una so la oblea . En 196 1tant o Fairchi ld co mo Te xas lnstrumcn rs fabr icaban
ya comerc ialmente ci rcu itos integrad os sie ndo pro nto seg uidas por otros fabri cant es.

Microelectrnica
Actualme nte se pueden fabrica r en un so lo c hip de s ilicio. adem s de c ircuitos ind ividuales. subsistemas e inclu so sistemas completos co ntenie ndo m illa re s de com pone ntes . La voz ..electrni ca se refiere
al d ise o y fabricacin de estos c ircuitos integrados con gra n de nsidad de co mpo nentes. Moo rc (fue
dir ec to r de investiga cin en Fairc hild y pres idente de lntcl ) ya observ en 1964 que e l nm e ro de
co mpone ntes de un chip se ha ido duplicand o cada ao hasta 1959 c uando se introdujo el rran slstor planar
y pred ijo ace rtadamente que esa tend en c ia prosegui ra. Un chip grande m ide LInos J x 5 111m de superficie
y 0.3 m m de grue so (co mo unas tres veces e l e speso r de un ca bello). Es tos chips pued en cont en er (e n
19R4) hasta unos 400.000 co mponentes lo que eq uiva le a 30.000 com pone ntes/mm ", Estas cifras son
di ficiles de co nce bir so bre todo ten iendo e n c ue nta que los c ircuitos integrad os se e laboran e n una fbrica
indu strial y no e n un labonnorio . Los siguientes dat os da n una idea aprox imada del aum ento de
co mponentes en un chip:
195 1 - Transistore s di scretos.
19!1O - Integ racin a peque a esc a la (SS I) men os de 100 co mponentes .
1966 - Integracin a medi a esc a la (MS I) e ntre 100 y 1.000 co mponentes.
1969 - Integracin a g ran esc ala (LS I) e ntre 1.000 y 10.000 co mponentes .
1975 -ehucgr acin a muy gran escala (VLS l) ms de lO.mM) co mponentes.
(En 19R4 un chip VLS I 1ena 100.000 com po nentes o ms por chip).
Las ind ustrias e lectrnicas se pued en d ividir e n: fabr icant es y usuarios de chips. Los fabrican tes de
c irc uitos integ rados so n el sec tor nui s imp or tant e de las indu strias de co mpo ne ntes. micntrus qu e los
usuarios so n a menu do las com pa as q ue cons truye n eq uipos pam co municac iones. co ntrol y c lculo.
Desde la invencin de l c ircuito integra do mu chas innovaci ones han co ntribuido al auge de la mlcroelecirn ica: en lo que re sta de es ta secci n se descri be n varias de e llas.

/'((Uogo. ltre ve historia de /" electr nic a

33

TRA NS ISTOR DE EFECT() C AM I)( )

Muchos de los tra bajos qu e condujeron a la inve ncin del transisto r bipolar lle van a e stud iar el electo
que so bre la co nductividad tic los semic onduc tores tiene la apli cacin de un campo elctrico. Shocklcy
propuso en 195 1 el transistor de un in de e fec to ca mpo (JFET), pe ro pronto fa llaron sus intentos de
fab ric arlo debido a q ue no se pudo conseguir una supe rficie es ta ble. Esta d ificultad q ued superada WIl
la introd uccin del proceso planar y la pasi vacin co n d ixido de silic io (S i~) . En 1958 se fabric el
prime r J FET por T cszner e n Francia.
Las tcni cas em pleadas paru conseguir el J FET co nd uje ron a un re sult ado an ms importante: e l
transisto r meiul- xido-scmlconducror nnnsisror de e fec to call1 pll >> ( M ( )S F I ~: I') . Sil es truc tura csni fo rma da por un e lec trodo menilicc <la pue rta ) sit uado so bre el S i0 2 e ntre dos electro do s en e l sem icond uctor
{fuente y dren aje ). La corriente en el c ana l entre fuente y drenaje se puede reg ular ap lica ndo una tensin
adecuad a e ntre la puerta y e l semic onduc tor. Atalla y Ka hng de Bell Labo ratode s ( 1% 0 ) anuncia ro n este
disposit ivo. Dos aos ms tarde . Ho fstein y Heiman de RCA reg ist raron una pate nte por su MOS FET.
adecuado para la fabricaci n de c ircu itos integrados. Las sucesivas mejo ras de prm:eso y de dis e o as
co mo e l crecimient o de las industrias del c lculo han hecho de los dispo sitivos MO S los tran sisto res Ill's
unive rsal mente e mpleados.

C IR CU IT OS INT E"II AIl O S I)J(;JT A L ES

El auge de las indust rias de l clc ulo estimu l un nue vo desarrollo de los circuito s integ rado s: a su vez,
los nue vos conceptos sobre estos cir cu itos determ inaron una nue va estructura de las calcu lado ras. Do s de
lo s ma yores avances co rres ponde n a una llueva co nfigu rac in de los c irc uitos y a mem orias sem icon duc tor as.
La ve loc idad. co nsum o de pote ncia y den sidad de com ponen tes son cuestiones a tene r e n c uenta e n
los c ircu itos integ rados d ig ita les. Una pri me ra fumi tia l g ica bipolar fue la d e trans isto r acop lado ide ada
por Buie ( 196 1) de Pacfic Se miconduct or. de la qu e se der iva la M.~ i("(f fl' IIIJ/t,r ll"lIlI.fis/or (lTL ) normal.
El principal rasgo dc l lTL es e l e mpleo de tran sisto res eo n em isores mltiples para aume ntar la densidad
de com po nentes. Mo torola cn 1962 nurodnjo una lnea bipolar de alta veloc idad conocida co mo 11.~/( /ltll'
emisor aceptado (E C L ). Se consiguie ron ch ips bipo lares de g ran densidad c mpica ndo transistore s co n
mlti ples co lectores ( 1972). Esta nueva tecn olo g a desarro llada sim uttncumcn tc po r Hart y Slo b tic
Phillip s (H o landa) y por Be rgcr y Wicdman de IB M (A lema nia ) se denomi n M,~ im de ill.l'l'Ccit lI
i llli'gn u/a (F L ).
El em pleo de MO S FETs result atracti vo por q ue se pued en co nseg uir g ra nde s densidades de componen tes. Orig ina lme nte la fabricacin emple PM OS . es dec ir, MOSF ETs cuyo func iona miento de pe nde
<le I fl ujo de huecos. L" mejora en los mtodos de fabr icucin co nd ujeron al e mple o de e lem en tos
metal-xido -sem icon ductor de can" I " (N MOS ). En estos Imnsis torc s la con duc cin es po r los ele ctrones
result and o un a gran ve locidad de trabajo. Ac tua lme nte la tecno loga NMOS e s la predo minante .
El metal- xido -semicond uc tor complementario rC MOS ) es una co nfig urac in q ue empica tanto el
PMOS d e cana l /' como c l NMOS de can al " . E n un p ri nc ip io se apl ic a re loje s digit ale s dc hidn a s u
bajsimo con sum o de poten cia. Rec ien tes progresos habid os en la red ucci n de l tam a o han hecho del
C MOS u na de las mejores recn olog tas de los u os 19XO. Se pre v {lue en 1990 la lec no log a C MOS
prevale zca sobre la NMOS .
S in e mba rgo . e s e n l'IS me mo ria s semiccnduc to ras don de el MOS FET nen e mayor fuerza . Las
II/l' /II IJI"lU d e accrso a l t'a for i o (R A M ) capaces de a lmacenar y re stitu ir datos (escritura y lec tura re spec rlvamen te ). se desarroll aron en principio e mplea ndo tran sist ores bipo lares y se co mercia lizaron en 1970.
Estos primeros RAM po dan alm ace nar aproxim adamente 1.0 00 bits de inform aci n. Co n la tec nolog a

34

M icroeleclrllicQ moderna

MaS se pudo disponer de 16.000 bits RAM en 1973, 64.000 bits en 1978 y 288.000 en 1982, alcanzndose
el milln de bits en 1986.
Las memorias de slo lectura (ROM) emp leadas para las tab las de las calc uladoras (p. ej. para hallar
los valores de sen x) se introdujeron por primera vez en 1967. En un suces ivo adelanto aparece el ROM
programab le (PROM) y el de borrado (EPROM) del que los datos almacenados se pueden anular (borrar )
para almacenar otros nuevos.
Ms de la mitad de los circuitos integrados Ma S fab ricados en 1970 lo fueron para la industria de
calculadoras. Con la idea de normalizar el dise o de los chips conservando al mismo tiempo los circu itos
demandados por los consumidores, varios fabricantes de circuitos integrados propusieron subdividir la
disposicin de la calculadora por funciones. Este concepto condujo al microprocesado r desarrollado por
M. E. Hoff de Intel ( 1969). En 197 1 la misma Intel introduj o el microprocesador de 4 bits seguido un ao
ms tarde por un elemento de 8 bits. Pronto comenzaron otras empresas a fabricar microprocesadores y
a los finales de la dcada de los 70 se dispona ya de unidades de 16 bits. Los progresos en los
microprocesadores condujeron a la calculadora en un solo chip. Cochran y Boone de Texa s Instrumen ta
patentaron en 197 1 una microcalculadora en un solo chip, si bien la lntel 8048 fue la primera comercialmente asequible.
Otra consecuencia derivada de la tecnologa Ma S es el dispositivo de carga acoplada (CCD) inventado
en 1970 por Boyle y Smith de S eU Laboratories, y que consiste en colocar entre drenaje y fuente una
cadena de puertas prximas entre s. Las cargas introducidas en el ca nal bajo las puertas pueden transferirse
desde un electrodo de puerta al siguiente cuando se aplican tensiones de puerta apropiadas . Estos
dispositivos se han empleado en memorias y registrado res en un RAM de 64.000 bits construido en 1977.
Recienteme nte el CCO ha encontrado aplicac in en fbrica s, procesado de imgenes y comunicaciones.

CIRC UITOS ANALGICOS

El mayor desarrollo en los circuitos integrados analgicos se produjo en 1964 cuando Widlar que
entonces estaba en Fairchild Sem iconductor cre el amplificadoroperaco nal (el ~A 709). Desde entonces
el amplificador operacional se ha convertido en caballo de batalla en el procesa do de seales analgicas.
Se han desarrollado tambin otros circuitos comprendidos los multiplicadores analgicos, los convertidores digital-analgico (D/A) y analgico-digital (AIO ) y filtros activos. La mayora de estos circu itos
emplean transistores bipolares, pero tambin se han empleado MOS hasta fina les de la dcada de los 70.

T CNICAS DE FABRICACIN
El aumento en la densidad de componentes debe mucho a quienes mejoraron los procesos de
fabricacin. Estas mejoras comprenden el crecimiento epitaxial ( 1960) , la fonn acin de mscaras ( 1969)
y la implantacin de iones ( 1971). El ancho mnimo de lneas en los chips integrados era de 25 micras en
1961 y actualmente es de 2 micras estando previsto que sea de l micra en 1990. Puesto que la superficie
decrece y la densidad aumenta como el cuadrado de la dimensin lineal se espera que a finales de la actual
dcada se disponga de circuitos con densidad de componentes 600 veces mayor que la de los primitivos
circuitos integrados. Otra contribucin al diseo y fabricacin de circuitos integrados eficaz fue el diseo
con ay uda de computador. Los programas SPICE y SU PRE M desarro llados en la Universidad de
California en Berkeley y en la de Stanford respectivamente usan amp liamente esta tcnica.
Desde los pocos fabricantes de circuitos integrados ex istentes en 1960, la industria ha ex perimentado
un crecimiento inusitado. Como ejem plo, en el Silicon Valley (regin al sur de San Francisco en Santa

Prlogo. IIreN: iIi.~lOrill de ItI electr nica

35

Clara . Californ ia) entre llJ67 y 11)61) se formaron 24 nu evas companas tic mic roele ct r nica. En 19H4 se
dedi caron a la fabrica ci n de circuitos inte grados ms de lOO empresas .

Industrias de la comunicac kin y control

Al p rincip io estas ind ustrias fueron ad opt ando la e lec trnica dc e stado s lido co n cie n a leru itud . pero
actualm ent e todo e l equipo. e xce pto las pa rles de aita te nsi n y g ran potencia. es t tran slsrcri zado . Se
emplean tanto transistores d iscre tos co mo integ rado s. Los tran sist ore s d iscr eto s se e mplean pri nc ipa lmc nte
en aplic acione s de tensin (J pot encias medias incl uidas las ind ustria les y otro s (etapas de salida de a ud io.
sistemas de e ncend ido en aut om vile s. arrastre de ci ntas. sum in istros de potencia. ctc.).
La indu stria de comunicac iones ha ca mb iado drsticament e debi do a la micro e lectrnica . En 1970 la
tra nsmi si n de daro s era slo una pequea pa rle del vo lumen total de tod as las com unicac iones. No
obstante. hasta 19 80 la trunsm ision digital ig ua l o super la nnul g ica. La ado pc in de la tra nsm isi n
PCM se pu ede atribu ir dir ectamente a la electr nica. Lo s sis temas te lefnico s actua lme nte uti lizan
circuitos integrado s pa ra la conmutacin y las memorias. Los filt ros activos a frecuencia voc al se equipan
co n circu itos integ rados analg icos. Evidentemente . los sat lites de comun icaci ones han sido posib les y
eco n m ic amente viables grac ias ula electrnic a .
La introduccin de la com unicacin d ig ital ha supues to mucha s inn ovacione s en los c ircuitos. Alg unas
de estas innovacio ne s so n h biles modificaciones con las qu e lo s c ircu itos trad ic io nales se han adap tad o
a las nue vas tecnologas y usos. Ot ras so n nuevas. ent re las q ue estn los filtro s de co ndens ador y los filtros
d igitales. Un nuev o cmn IJo {le la electrnica . e l proces ado de seales d igita les. ha prosperado porque lo s
circu itos integrados han posi bilitado el en lace en tre comun icac io nes y clc ulo .
Asimi smo . la industria del contro l se ha visto m uy in fluida por la e lectrn ica de sem lcond uc tc rcs. En
alguna s ap licac iones trad iciona le s tales co mo la regulacin de ve locidad de motores y lo s rectificadore s
e inve rsores de pote ncia. e l rect ificador go be rnado de silic io (S C R). un disposit ivo b ipo lar de c uatro capas.
ha reemp lazado a l tiratrn. Al princip io de la e ra de los transisto re s se emple un a peq uea calc ulado ra
en e l co ntro l de mquinas herramientas. La a utom atiz aci n de ]lruceso.s industriales fue posi ble med iante
grandes calc uladoras e lec tr nicas.
La introdu ccin de los mic rop roc esadores. m icrocom putado ras y otros ci rcuitos d igit ale s integrado s
ha cond uc ido a ingen ioso s ins trumento s y a una va rieda d de sis temas de control d ig itale s. Con la
microelectrnica. las ca lculado ras ha n pa sado a ser compone ntes integ rale s de sistemas de co ntrol.

La industria del c lculo

Lo m s notable de la rev ol uc in microelectrn ica ha s ido la creac in de una ind ustria com pletamente
llueva : la de las calc ulado ras .
Mie ntras que los orgenes de la c alcu ladora e lec tr nic a se basan en e l tub o de vac o pro nto se dej
scmi r e l im pacto de la tccnolog fa de los se m ico nd uc tores .
La primera computadora uunsis tori zada pa ra un objetivo espec ial file de sa rrollada por C ray e n 1 95 fl . ~
La IBM 7090n094 ( 1959 ) fue la prime ra calc ulado ra de e mpleo ge neral de la segund a ge neraci n. es
decir, trnnsistorizada . La tercera ge nerac i n se carac teriza por Ull ci rcu ito integrado h brido (m ucho s
transistorcs discretos en una capi. n ica) ( lBM 360 en 1964 ). Simult.inc umcntc otros fabricante s entre los
que figur an Burrou ghs. Co ntrol Data y Un ivac in troduje ron calculadoras medi as y grandes conten ie nd o
~ nay~' un fundador de " ( '<lm ",1 !la la C''' I~ lI'' l lO 'n ~ Il"e luq o fund la "Clay COIl1 [1 I1 I<"._

36

Mtcroetectrontca moderna

circuitos integrado s. En las mqu inas IBM serie 370. 1970 de tercera generacin se emplearon memorias
de semiconductore s.
En 1965 se inici una nueva revolucin en la industria de las calculadoras cuando la Digital Equipment
Corporation introdujo su minicalculadora PDP8 . primera mqu ina que se vendi por debajo de los 20.000
dlare s. Desde entonces la minicalcu ladora se convirti en lo ms principa l de la industria. abarcando
numerosas empresas de todo el mundo .
En los aos 80 empieza a desarro llarse e introdu cirse la cuarta generacin de mquin as que emplean
chips VLSI tanto para el procesado com o para la memoria. Actu almente se pueded isponerde una var iedad
de tamaos que van desde simples micro-procesadores a supercalculadoras capaces de desple gar decena s
de millon es de instrucciones por segundo. Se han realizado muchas innovaciones para conseguir ms
velocidad. mayor capacidad y ms flexibilidad de proceso. entre las que estn los chips ms rpido s de
alta dens idad. incluido el proceso paralelo. y nuevos conceptos de recopilacin y montaje . Adems la
particin del tiempo y la distr ibucin del clculo han influido en el uso de estas mquina s.
El impacto de la microelectrnica ha sido bien expresado por Noyce en 1977: actualmente la
microcalculadora con un coste de quizs 300 dlares tiene ms capacidad de clculo que la primera
calculadora electrnica grande ENIAC. Es 20 veces ms rpida. tiene ms memoria. es centenares de
veces ms eficiente. consume la potencia de una bombilla y no la de una locomotora. ocupa un volumen
30 .000 veces menor y cuesta como mximo 10.000 veces menos . Se puede adquirir por correo o en el
come rcio local.

EL FUTURO
A lo largo de la mayor parte de la vida del lector le ha sido posible tener comunicacin televisiva con
todo el mundo y de hecho con millon es de kilmetros en el espacio. Lo que es sorprendente no es la cos a
en s sino el hecho de haberlo conseguido. Es aterrador que algui en desde el John son Space Center
pueda manejar un interruptor y dar rde nes a un veh culo espacial a un billn de kilmetro s lejos. hacer
girar su cmara de televisin. enfocarla y enviar imgenes a la T ierra . (An a la velocidad de la luz necesita
cerca de dos horas para transmitir la instruccin y recibi r la seal). Nada de esto sera posible sin los
ade lantos en electrnica culminados con el circuito integrado descrito en las secciones anteriores. Sin
emba rgo esto es historia y su logro seala el camino futuro de la electrnica.
La posibilidad de transmitir imgenes de televi sin desde un ingenio espacial ex ige que los equipos
de comunicacin. clculo y control acten al unsono como una entidad nica. Es evidente que los distintos
campos de la electrnic a se van uniendo y el sistema electrn ico inteligente resultante es el centro de
la edad de la informacin.'
Las cada vez ms extensas comunic aciones ju nto co n el abaratamiento de las calculadoras ha hecho
que stas se vayan introduciendo en todo s los aspectos de la sociedad. Adem s de las ap licacione s
industriales tradicionales. la relativa facilidad con que se puede almacenar la informacin. recuperarla,
manipularla y transmitirla ha afectado a nuestros dom icilios y a nuestros trabajos. La automatizacin
(procesadores. corres pondencia electrnica , etc. ) est transformando nuestra formad e Irabajar. El manejo
de la energa , las aplicacione s al control. sistemas de seguridad. televisin por cables. y calculadoras
personale s son alguna s de las aplicaciones domsticas de la electrn ica. Como ejemp los de la influencia
de la electrnica en los transporte s podemos citar el metro de San Francisco, el sistema de encendido en
los automviles as como el control de gases y los sistemas de seg uridad. Tal ser el impacto de la
microelectrnica que segn Noyce. al final de este siglo la elec trnica ser comparable al motor eictri co
actual , que pasa desapercib ido.
7 A la poca que va dew e los aos 80 hasta el siglo XXI se le ha llamado la edad de la infonn aci6n" . porque ms del 50% de los trabajos
desarrollados en los ESlados Unidos pueden elesifica rse comOde infann acin .

Prlogo. Bre ve historia de la electr nica

37

Cree mos que las industrias e lectrnica s seg uirn siendo 1:1S cuat ro C .. = Componentes . Co municaci n. C lculo y Con trol. Cada vez habr ms dific ulta d para co nside rarlas co mo entidades sepa rad as ya
que cada vez se irn co mbinando ms . Asimismo [a distinci n ent re dispo sitivo, circuito y sistema se r
cadu vez ms confusa. En la prx ima d cad a I; ele ctrn ica estar do minada por la tecn olo ga basada en
el silici o. Sin embargo las inve stigacio nes sobre nue vos materi ales. so bre lodo de l arsen iuro de ga lio (Ga
As) pro bablemente e mpezarn a jugar un papel significativo. Tambi n se es pec ula co n que materiales
org nico s como e l DNA pueda n emplearse e n electr nica a finales de l siglo.
El futu ro de la ele ctrnica se deduc e cla rament e de las siguientes estadfsrica s so bre el merc ado de
e lectr nica en los EE.UU.. e n milla res de mi llones:
1985
1990

venta de elementos
venta de c ircuitos integrados

2 15

400

[[

35

Estos datos indican que la creatividad e inge nio de los ingenieros y cient fficos de aye r e s e l tra mpoln
para e l maan a.

PRIMERA PARTE

Dispositivos
Semiconductores

Los dispositivos sem ico nductores son los componentes ce nt rales e mpleados en el procesado de
seales elctr icas que aparece n en los s iste mas de comunicaci n. clc ulo y co ntrol. El compo rtamie nto e lctrico de estos dispositiv os controla las fuentes y conm utacio nes necesarias en los
circuitos de proceso de las sea les. En los c inco ca ptulos de es ta seccin se expondr el funciona mien to fsico y carac tersticas de los pri ncipales e lementos se miconductores. Se introducen las
aplicac iones de circ uitos e lementa les p..ra de mostrar cmo so n aprovec hadas sus caracte rsticas e n
conm utadores y amplificadores . El capitulo 1 trata de los conce ptos q ue go bierna n las pro piedades
e lctricas de los se micond uctores. Los captulos 2 a l 4 tratan de Jos diodos de unin y de los
trans istores bipola res y de efecto campo. El ca ptulo 5 se refiere a la fabricaci n de circuito s
integrados.

Semiconductores

El contro l delllujo de part cu las cargad as es fund amental para e l funcion amie nto de los dispositivo s
e lectr nicos . Por 11010. los mate riales e mpleados en estos d ispositivos de ben ser capaces de proveer una
fuente de cargas m viles. y el proceso qu e go bierna este mo vim ie nto de cargas ha de pod erse regul ar. En
este ca ptulo se ver n 1:1S propiedades fsica s de [os se m ico nd uctore s e n cua nto se relacionan a los
dispositivos electr nicos . Estud iare mos e n parti cul ar las carac tersticas de los materi ales q ue nos permitan
d isting uir los semiconduc to res de los ais lan tes y de los cond uctores y ve remos tambi n e l do pado de un
semicond ucto r co n impu rezas plra co ntrolar su funcion amiento.
Vere mos tam bin los dos proce sos de transporte de c arg as: 1) por despl azamient o. que es e l movmient o de cargas prod uci do por un cam po e lctrico. y 2) por d ifusin , q ue es el mo vimiento result ante de
una d istribuc in de ca rgas no uniforme.

1-1. FUERZAS, CAMPOS Y ENERGA

En es ta secc in introduciremos las cantidades bsicas q ue descr iben los e fcctos de las partfculas
cargadas. Para la mayor pa rte de los estud iantes no es m s qu e UII bre ve rep:lso a mater ias ya trat ada s
anterio nnente en cursos de flsicu.

Partculas cargadas
El electrn es la principal de las part culas cargadas neg ati vam ente. c uya carga o ca ntid ad d e
electricidad es de 1.(lO x \O I~ cou lom b. El nm ero de elec trones por coulom b es la recproc a de la carga
elec trnic a. o aproxim adamente 6 x 101" . Puesto qu e una co rriente de I amper io es igualu un co ulom b
por seg undo. una co rriente de un picoam pcr io <pA o 1O11 Al represe nta el movimiento de 6 m illone s de
electrone s. S in embargo. una corri en te de I pA es tan peque a que e xisten co ns ide rables d ific ultade s para
medirl a.
T rat nd ose de rcmos. frecuentem en te conv iene co ns idera r e l ncleo posi tivo y la band a de e lec trones
inter ior co mo una carga posit iva equivalent e (e l ncleo) cuyo va lor es un mlti plo entero de la carga d e
un e lec tr n. El num ero de elnfl"OlIt',I" d e val encia, es deci r. los q ue estn e n la ban da ms ex te rior,
propo rcionan una carga neg.u iva q uedando e l to mo neutro. Bajo ciertas co nd iciones uno o ms ele ctrone s
puede n e sca pa r dcl tomo dejando un ion posi tivo. De ig ual forma. se pued en aad ir uno o ms e lec trones
a la band a de valencia c reando un io n negati vo . Po r ejemp lo. los iones sod io y d o ro de la sal co m n so n
simples partcu las ioni zad as. teniendo cada una de e lla s una carga igual a la del e lectrn. El ion sod io e s
positivo y el ion cloro e s negativo corno result ad o de la supresin y ad icin re specti vam en te de un electr n
de va lenc ia.
En un c ristal de silicio cad u ion comparte un par d e elec trones co n sus vec inos. A es ta co nfig uracin

42

sicroetectnmtca IIw tlerJ/u

se le d eno min a halltla cOl'alt-II /I' . Pued en d arse ci rcu nstanc ias e n las qu e fultc un elec tr n de la estructura
dejando un hueco - en e sa banda'. Eslos h ueco ... pueden pa"'in dL' UlI ion n urro cn e l cri sta l produ c ie ndn
un e fecto eq uivale nte al tlcl mo vimi cruo de c argas positivas . La mugniunl de la cilrgil asociada con el
IlUCCO es la del elect rn.

Int ensidad de ca mpo

Se d ice q ue e xiste un campo elc trico e n las vec ind ades de UIliI pan cu la cargada . es decir, qu e una
pa rtc ula cargada eje rce una fucrzu sobre otra partfc ula carg ada de acue rdo con I ley de Co ulomb, En
l'aso umdimcu sional ' (' 1\ e l lj Ul' la Cn r!!i' 1/ , l's li en .1",,' la tucrzn eje rcida sob re la carga 1/ _, s ituad a a una
disuuwiu urbruriu .c cs en ncwruus (N1:

F, =

(1 1)

e n donde E es ];1 pcrmirividud del med io ...n e l que reside n las cargas. Segn la te rcera ley de Newton acta
sobre q, una fue rza igual y contraria.
El mo vim icmo de 1/ - Sl' de duce upl icamlo la scg undu ley l it' Nc wron . resultando
C.

,.

CJ l q ~
4 1T1:'(x

, = -

x u)-

dt

( lII ~ t\

en donde 11I . cs lunurs u de 1/ . v l' la velocidad e n el sentido de

n11lSlal1lCl li Ecuacin ( 1-21 ~l: l"l'illcc a

dt"
F, = m -. -tll

N
,L

Para un sis tem a no relativista

11-2)
(11I ,

es

(l . ) )

dnudc ", (11 ) 111 cs la ncclcracin.

Un buen m todo para ocwribir e l e fect o dc las part fcula-, eargad as cs va li ndose de la imensdad lIt'!
campo el ctrico f . defi nid a corno lu fuc rzu eje rcida so bre una curgu pos itivu unidad . As pue s. la fue rl il
..obre una l'rga 1/ en un campo elctric o cs. en una dimensin:
F , = qE .

( 14 )

Poten cial
Po r defi nicin. el potencia l \ ' te n vnltios] de l punto H re specto al pun to A es e l trabaj o rea lizado para
tru...lndar una carga unidad positi va desde A hasta B. En un a dimensin con A e n .1-" y B a una di stanci a
arb itraria .r te ndre mo s '
\' =

- f " t:. , d.I'

'.

(1 51

1 En la >c1.'~ itn 1 ,1 ... C'1U.tiar ~ el h"",'" C"" " ' l'unaJur d~ ,'a' r a ,
~ El ,""mf'" . 1a fun / a r~"." " ' mo n l~ ~., jn ~" Iro_ .1I1mn_Ulle', En m oc hil' O_lruclul;" dn rni ni.-a_." unrunni dad I"'n n il<'una ,op "''''' III;O.' i.",
" " i<l imon_i,," al ,
, El _ignn ;t _ig"i fi.,., ..iV";" 1" " ,k li"i "I<"''' ,

Semiconductores

43

en la que 'l., repre senta la componente en x del campo.

Diferen ciando la Ecuacin (1-5) tendremos:
dV
dx

'1:= - -

(1-6)

V/m

El signo menos indica que el campo elctrico va dirigido desde la zona de mayor a la de menor
potencial.
Por definicin, la energa potencial U es igual al potencial mulliplicado por la carga q en consideracin.
o sea (en juli os).
lj sqV

( 1-7)

Si consideramos un electrn. q se sustituye por -q (siendo q la carga electrnica).

Siendo la energa relativa a un solo electrn tan pequea, es conveniente introducir la unidad de energa
(trabajo) llamada etectrn-volt (eV) definida como

J eV = 1.60 x 10-

19

Naturalmente. cualquier tipo de energa. ya sea elctrica. mecnica, trmica u otra puede expresarse
en electrn-volr.
La Ecuacin (1-7) indica que si un electrn se desplaza a travs de un potencial de IV. su energa
cintica aumentar y la potencial disminuir en 1.6 x 10 ,~ 1. o sea I eVoComo cada electrn posee muy
poca energa se necesita un enorm e nmero de ellos para tener una corriente dbil. En consecuencia, se
puede manejar con ellos una potencia razonable.
La ley de la conservacin de la energa dice que la energa total W que es igual a la suma de la energa
potencial U ms la cintica n/\,ln. se conserva constante. En cualquier taso

w=

+ Im ol = const

(1-8)

Energr.

Energfa potencial U
Tensin V

- -+--1.;--,
o
d
Dislaocia
~J

Dislancia
(b)

(r )

Figura 11. (a) Sistema plano-paralelo: un elecll'n abandona A con velocidad inicial" .. movibldose en un campo retardador.
(b) tensin. y (c ) II barrera de energra potencial .

Como ejemplo de esta ley consideremos dos placas paralelas A y 8 separadas una distancia d como se
ve en la Fig. I-Ia teniendo 8 una tensin negativa VJ respecto a A. Un electrn abandona A y se dirige
hacia B con una velocidad v..en la direccin .r. Qu velocidad tendr el electrn si llega a B?

44

Microelectrnica moderno

Por la defi nici n de la Ec. ( 1-5) es evi de nte que s lo tiene significac in la d iferen c ia de pote ncia l. Po r
tanto podemos arbitrariamente co nectar A a tierra , o sea co ns iderar q ue su tensin es cero. Por tan to la
te nsin en B ser 1'= 1',1 Yla e nerga potencia l ser U = .qV,r S i ig ualamos la energa total en A co n la en
B tendremos

11-91

Es ta ecuaci n ind ica q ue v debe ser menor que "'o. lo q ue es evidentemente cor recto ya q ue el electrn
se mue ve co ntra e l cam po . La veloc idad fina l alc anza da por e l e lectrn e n este sistema co nse rvador es
inde pe ndient e de la forma de variaci n de la dis tribuc in del ca mpe e ntre las dos plac as y depende s lo
de la d ife renc ia de tens in 1/ ,. Obsrvese q ue si el e lectrn ha de alcanzar e l e lectrodo B su veloc idad
inicia l debe ser suficientemente grande para q ue J m Vr1 > q VJ> Pues de otra forma la Ec . ( 1-9) nos llevara a l
absurd o de que v sea imagina ria. Vamos a elaborar aho ra estas consideraciones.

Concepto de barrera de energa potencial

Partiendo de III Fig. l - Is . en la que los ele ctrodos so n g randes e n com paracin de d podemos traz ar
(Fig. 1- 1h ) una curva lineal de potencia l Ve n funci n de la d istancia .r (en e l es pac io entre electrodos ). En
la Fig . 1- 1{' se rep re senta la en erg a potencia l U e n funcin dc .r: la c urva t : se de d uce de la h multiplicando
cada o rdenada porla cargade un e lec trn (un nme ro negativo). La energ a total W de l e lectrn se ma ntiene
co nstante por lo q ue viene represe ntada po r una lnea hori zont al.
La e ne rga c in tica a c ualquie r distancia XI es la d iferenc ia entre la e nerg a total W y la potencial U en
ese punto. La difere nc ia es m xima e n O sealando que la e nerga ci n tica es mx ima cuando e l electrn
abandona el e lectrodo A. En el punto P es ta d ifere ncia es nula. lo que indica q ue no exi ste e nerga ci n tica
por lo q ue la par tcu la q ued a de ten ida en ese pun to. Esta di stan c ia XIIes IIImx ima que e l e lectr n pued e
reco rrer desde A. El e lectr n e n e l punto P (do nde .r = x) se de tiene mom ent neament e y luego retrocede
y vuelve a A .
Considerem os un punt o tal co mo.r, q ue est ms alejado que x" del e lectrodo A. Aqu la energa total
W es me no r q ue la pote ncia l U. de form a q ue 1<1 di fe rencia. q ue repre se nta la energ a c in tica. es negativa.
Es ta c-, una cond ici n tfsicamcmc impos ible ya que una e ne rg a cint ica neg ativa (m i' ~n <O) supone una
velo c idad imag inaria. Se llegaa la co nclus in de q ue fa partfcula nunca avanzar hasta una d istancia mayor
q ue XII del e lectrodo A. En e l punto P la dife re nci a es nul a 10 que significa q ue no hay ene rg a c intica y
1<1 partcu la q ueda pa rada. La d istancia XII es la uuixitun a la que e l electrn puede desplazarse. El ante rio r
an lisis nos co nd uce a 1<1 co ncl us in vc rdadc rumc rue im po rtante de q ue nunca podr n en tra r e lectro nes
en la zon a so mb read a de la Fig. I- le . Po r tanto. en e l punto P la pa rtcul a se co mpo rta co rno si hub iera
chocad o co n una pa red o ba rrera s lida alter ndose la d ireccin de su trayectoria. De esta for ma la barre ra
de cncrg fu poten cial ju ega un papel imp ortante e n e l an lisis de dispos itivos semiconducto res .
Hay que hacer co nstar que lo de col isio na r co n una ba rrera de potenc ial no es m s que una frase
descriptiva co nve niente, pero sin que haya un ve rdade ro choque e ntre materia les s lidos.

12. LA CONDUCCiN EN LOS METALES

En un meta l la s e lectron es de conduccin o de valencia de un tom o e stn tan asociados a un ion co mo
co n c ualquier otro, co n lo que la ligazn con cualq uier tom o indi vid ual es prc tica me nte nula. Se gn se a
e l metal, por lo men os uno, y a veces dos o tre s e lec tro nes por tomo estn libres de mov er se e n e l inte rior
de l meta l bajo la acci n de campos e lctr icos aplicados .
. La Fig. )-2 ex una rep resent ac in esque mtica en do s dim ensiones de la d istribucin de c argas dentro

Semiconductores

45

8
0
8

8
O

08 ~
8

Zona de iones

EIC'C lroflC s de valencia o lib res

' gura 1-2. Dispuvicjn esq uemtic a de los tomos en un plano de l meta l (tomos monovulemesj . Les puntos negros representa n

el gS elccrrmco. y cada lamo ha cor urb udo con un electrn a esle 1!as .

del metal. Las zonas sombreadas representan la carg a positiva neta de l ncleo junt o co n los electrones
internos estrechamente ligados al ncleo. Los puntos negros represe ntan los electrones exteriores o de
valencia de l tomo. A estos electrones no cabe co nsiderarlos como perte necientes a un tomo determinado:
son los que han perdido completamen te su individualidad y pueden circ ular libremente de uno a otro tomo
dentro del metal. As pues. un metal pucde ser co nsiderado como una regin que cont iene una red peridica
tridimensi onal de iones pesados fuertemente enlazados, rcde udos por una nube de e lectrones que pueden
moverse libremente. Esta image n constituye la des cri pci n de un metal conocida como ga s electrnico.
De ac uerdo con la teor a del gas electrnico de un metal. los electrones estn continuamente en
movimiento cambian do la direccin de su trayectoria en cada co lisin co n los iones pesados casi
estacionarios. La distancia media entre co lisiones se denom ina recorri do libre medio. Como el movimient o
es aleatorio. el nmero de electrones q uc cruza n una unidad de s uperficie en un determ inado tiem po es
nulo en promedio y por tanto es tamb in nu la la corriente media.
Veamos ahora cmo cambia la situaci n si se aplica al meta l un campo e lctrico '1 constante. Como
resullado de estas fuerzas e lectrostticas los electrones se ace leran y la velocidad crecera indefi nidamente
con el tiemp o si no fuera por las colisiones co n los iones. En cada co lisin inel stica con un ion el electrn
pierde ene rga y cambia de direccin . La probabilidad de que despus de la co lisin un electrn se mueva
en una determinada direc cin es igual a la probab ilidad de qu e lo haga en la opuesta. Por tanto. la veloc idad
de un electrn aumenta linealmente con el tiemp o en tre co lisiones, y co mo promedio se reduce a cero en
cada colisin.
Se llega a una situacin de equilibrio cuando se alcanza una velocidad de desp lazamiento vd" Esta
velocidad es de sentido opuesto al campo elct rico. La velocidad en el momento I despus de la colisin
es al siendo la aceleracin igual a q/m. En consecuencia, la velocidad de desplazamiento es pro porcional
a;r y viene dada por
(1- 10)

en dond e la constante de proporcionalidad

~l

se denomina mo vilidad de los electrones".

4 Cuandouisle mj . de un npc tic ponoo(lfe< de carga.e sucle llIlad ir un .u b{ndice a 11. La_ dimen<iollt:s tic la movilidad son: melroscuadrados
por voll- segundo.

46

Microelectrnica moderna

De acuerdo con la teora ante rior, al mov imiento trmico aleatorio se superpone la velocidad de
desplazamiento de equilibrio. Este flujo dirigido de iones co nstituye una corriente que podemos ahora
calcular.

Densidad de corriente
En la Fig. 1-3 hay N electrones distribuidos uniformemente en un conductor de longitud L y seccin
A. Un electrn. bajo la influencia de un ca mpo elctrico ( recorre L metros en T segundos lo que da una
N Electrones

Figur a 13. Conductor empleadopara calcular la densidad de corriente.

velocidad de desplazamiento v" igual a LIT. La corriente J es por definicin el total de cargas que pasan
por una seccin en la unidad de tiempo. laque es igual a la carga de un portador multiplicada por el nmero
de stos que cruzan la seccin en un seg undo. De donde (en amperios):
J ""

lJ N. .l. =
T

qN!'.!!.

1.

11 -1 1I

La densidad decorriente. quedesignaremos} es la corrie nte por unidad de seccin de l med io co nductor,
admitiendo una densidad uniforme iendremos

(1-121

-A

Sustituyendo la Ec. ( 1 11)en la (112) tendre mos

'INl',

J "

LA

A /m ~

11-13)

En la Fig. .1-3 puede verse que LA es el volumen que ocupa n los N electrones. La conce ntraci n de
electrones 11 es pues

LA

(1 -1 4)

y la Ec. ( 1-13) se convierte en

J ..: nnr, '" p,..r,

11-151

en la que P, = lJll es la dens idad de carga en coulomb por metro cbico.

Esta deduccin es independien te de la forma del med io de conduccin. En consec uencia. la Fig. 1-3
no representa necesa riamente un hilo conductor y puede represe ntar igualmente tanto una porcin de la
descarga gaseosa de un tubo como un volumen eleme nta l de un semiconductor. Por otra parte ni P, ni l 'J
son necesariamente constantes sino que pueden variar con eltiernpo.

S emico nductores

47

Cond uctividad
Acabamos de ve r qu e \'" es proporcio nal a %. De las Ecuaciones ( 1- 10) Y ( 1-15 ) re sult a

= "//L'" = qllll t; =

A/m ~

rif..

( [ - 16)

donde

( l 171
es la con d uctivid ad del materi al. Recorda ndo q ue 't L = V es la tensin aplicada a travs de l con d uctor .
podemo s ded uci r la co rriente I de la Ec . (1- 16) resu ltando la Ley de Oh m.

L
uA
V
1 = JA = ffl;A ' - = - V "
l.
L
U

( 1-1BI

La resistencia R de l conductor es en ohm s (U)

R " -

ITA

= p -

( 1-1 91

siendo la resistividad l' la inve rsa de la co nduc tiv idad.

Co mo ya se ha ind icado antes. la ene rg a qu e adq uie ren lo s e lec tro ne s de l campo elc trico aplica do se
cede . co mo resultado de las colisiones. a lo s ione s de la red . Por tanto. en el interior de l metal se di sipa
energa siendo la densidad de potencia trmi ca (en watt por met ro cbico) J - oiP, (es ta relacin es an loga

, p " VI " V' IR).

Ejemplo J-J
Una lnea dc co nd ucc in cn UIl c hip tiene 2.8 mm de longitud y una secc in recta re ctangula r de 1 x
4 micras. Una corrie nte de 5 mA pro duce una ca d a de tensin de 100 m V e n dich a lnea . Deter minar la
co ncent racin de e lec trones dado qu e la mo vilid ad es de 5(X) cml/V. s.

Soluci n.
La conccmracln de elect rones puede deducirse de a de la Ec. ( 1- 17). La co nd uctiv idad sc determina
reso lvie ndo 1:1 Ec. ( 1- 18)

IL
U "

=.

VA

s x 10-

x 2.8 x JO - '

0 . 1 x (10 " x 4 x lO ro)

= 3.50

lO' (-rnl " !

y de la Ec. ( 1- 17)obtendremos

3.5 x lO'
1.60 x 10 IY X 500 x 10 4
= 4.38 X I(l ~ ' m .1 = 4.3H X IO! ' c m
IT

11

= -

"11

..

Co mo se vio e n la Ec . ( 1 17) 1:1con d uctividad es p ropo rcio nal a la co nc entrac i n de portad ores d e
cargas. La co nce ntracin de e lect rones libres ha llada en e l Ejem plo 1 1 es un va lor tpico de l con d uctor.
Poco s po rtado res se hall an en los alslarues. y la conce ntrac i n de e lec tro nes e s del ordcn de 10 7 m -'. Lo s

48

Microelectrnica moderna

materiales -cuya con centraci n de portadores est comprendida entre la de los conductores y la de los
aislantes se denominan semiconductores cuyas propiedades se estudiarn en las dos prximas secciones.

13. EL SEMICONDUCTOR INTRNSECO

Los tres semiconductores ms emp leados son el silicio. el germ anio y el galio. Como los dispos itivos
de silicio son los predominantes nos limitamos al est udio de ste.
La estructura cristalina del silicio consiste en una repeticin regul ar tridimensional de una clula
unitar ia en forma de tetraedro con un tomo en cada vrtice. La Fig . 1-4 es una representacin simblica
de esta estructura en dos dimensiones. Los la mos de s ilicio tienen 14 electron es, cuatro de los cuales son

-.l" UJ"L-J ../-

Enlace covalenre

EI"" o,,, de valencia

+4f;-J

]:D:D:

+4 .

+4

I?'O" O<i1idO

j:crtrt
.

+4

+4

+4.

/"\1"\1",
Fig ura 14. Representacin bidim ensiona l de un cris tal de surcio.

de valencia, por lo que el tomo es tetravalente. El ncleo inico inerte del silicio tiene una carga + 4
medida en unidades de carga electr nica. La fuerza de en lace entre tomos vecinos es el resultado del
hecho de que cada electrn de valencia de un lamo de silic io es co mpartido por uno de sus cuatro vec inos
ms prximos. El enlace covalente se representa en la Fig. 1-4 por las dos lneas que unen cada ion con
cada uno de sus vecinos. Los elect rones de valenc ia sirven de unin de un tomo con el siguiente con los
que resulta que estos electron es queden fuertemente unidos al nc leo. Por tanto. a pesar de la disponibilidad
de cuatro elec trones de valencia, pocos de ell os estn libres para co ntribuir a la conducc in.

El hueco
A temp eratu ra muy baja (d igamos U "K) la estructura ideal representad a en la Fig. [-4 es bas tante
aceptable y el crista l se convierte en un aislante ya que no hay disponible ningn port ador libre de
electricidad. Sin embargo a temperatura ambiente algunos de los enlaces cov ale ntes se rompen de bido al

Semiconductores

Enlace covalerae rolo

49

Electrn libre

L
Enlace covalente

Hueco

Blecrrones de valencia

Figura I_S.Crislal de siliciocon unenlace covelenre roto.

suministro de energa trmica al cristal lo que posibilit a la cond uccin. La situacin queda representad a
en la Fig. 1-5. En este caso. un electrn que nonnalmente fonna parte de un enlace covalente se ha
representado fuera de l en lace y por tanto libre para circular al azar por el cristal. La energa Ec; necesaria
para romperel enlace covalentees de 1.1 eV para el silicio a lemperatura ambiente. La ausencia del electrn
en el enlace covalente est representada por un pequeo circulo en la Fig. 1-5 Y tal enlace covalenre
incompleto se denomina hueco. La importancia del hueco rad ica en que puede servir de portador de
electricidad comparable en su efectividad al electrn libre.
El mecanismo por el cual los huecos contribuyen a la conductividad se explica cualitativamente de la
siguiente fonna: Cuando un enlace est incompleto de form a que haya un hueco. es relativamente fcil
que un electrn de valencia de un tomo vecino aband one el enlace covalenre para llenar el hueco. Un
electrn que deja su enlace para llenar un hueco deja a su vez otro hueco en su posicin inicial. Por tanto,
el hueco se mueve efectivamente en direccin contraria al electrn. Este hueco en esta nueva posicin
puede ser llenado por un electrn de otro enlace covalente y por tanto el hueco se desplazar un lugar en
sentido opuesto al movimiento del e lectrn. He aqu un nuevo mecanismo de cond uccin de la electricidad
que no supone electrones libres. En la Fig. 1-6 se repr esenta esquemticamente es te fenmeno: un circ ulo
con un punto representa un enla ce completo y un crculo vaclorepresenta un hueco. La Fig. 1-6a represent a
una suces in de 10 iones con un enlace roto. o hueco. en el ion 6. Imaginemos ahora que un electrn del
ion 7 pasa al hueco del 6. resultando la co nflgurucin de la Fig. 1-6/1. Si co mpararnos esta figura con la
1-6(1 se ve como si el hueco de esta ltima hubiera pasado del ion 6 al 7 movind ose hacia la derecha. y
esta observacin determina que el movimient o del hueco en una direccin significa el traslado de una
carga ngativa a igual distancia pero en sentido opuesto. Por lo que respecta a la circulacin de co rriente
elctrica. los huecos se comportan como cargas positivas de igual valor que las del e lectrn. Podemos
considerar que los electrones son entidades fsicas cuyo movimiento constituye un flujo de corriente. El
argumento de que los huecos eq uivalen a portadore s de cargas positivas libres puede justificarse con la
mecn ica cuntica.

50

Microelectr nica moderna

Conduccin en semicond uctores inlrn secos

La estructura de l cristal rep rescntada en las Figs. 1-4 y 1-5 suponc una muestra de silicio puro . es decir.
que no co ntenga to mos ajenos. Estos cristales puros constituyen un ,~{'lII i("m/(JIIl"101' intrnseco, Co mo se

lo'igur a 1-6, Mecanismo por el cual un hueco contribuye a la conductividad.

ve e n la Fig. 1-5 1arotur a de un cntacc covalen te se trad uce en un electrnlibre y un hueco. En consec uencia
la co nce ntraci n de huecos p y la de elec trones 11 deben ser igu ales
p 11
( 1-20)

= =",

siendo 1/, la concen tracin intr nseca. La agitac in t rmic a ge ne ra nue vos pares ele ctr n-hueco . mientras
desapa rece n o tros por la reco mbinacin. El va lor de 1/, depe nde de la tem pera tura. y sus variacio nes se
vern en la Secc in 1-5.
Tanto los huecos como los ele ctrones part icipan en e l proceso de co nd uccin, Debid o a que los
mecanismos por los que se mueven los huecos y los ele ctron e s e n e l cris tal difieren entre s. la mo vilidad
de estos portadores es d istinta , Para distinguir los valores de huecos y electrones se e mplean los subndices
p y 11, Estos penadores se mueven en direccion es opuestas en un ca mpo e lctrico. pero como son de signo
co ntrario ambas corrientes so n en e l mismo sentido, La densid ad de co rriente J resultante de un campo
e lctrico ! se dedu ce de la Ec. ( 1- 16) mod ificada para co mprende r ambos port ador es, y es
A/m ~

( \.21)

La co nductividad es .
fT

q( II~"

( 1-22)

PJ.t,,)

Ta b la I- ! Pr op ied a des de l s ilicio int r nseco

Propiedad

\'"Ior

Nmero atmico

14

Peso atm ico

2tl, I

Densida d (gkmJ )

2.33

Permitividad relativa (const ante d ielctrica)

Atomovcm '

1.2 1

Energ a El,.. a O"K (eV )

Energa E(; i l

11.9

5.0 x lO!l

nu "K rcv

L I2

Rcslsnvf dad a JOn "K (11 .cun

2.30 x 10'

Mov ilidad clcc tronc .. ~l a J(KI "K [cm !/(V.S ll

15lKl

e,. iI JIMI "K Icm!/(V,SI I

-175

Mo vilida d de huecu s r

Co rc emraciu inlr inM'\:o

iI

JIM' "K (cm 'l

l AS \ 111'"

Co ns tante d ifusi n electrones D. a JIKI "K (c m ~/s)

.' 4

C ons tan te d ifusiln hU Cl ' O S D,. II J(M' '' K (c rn!/s)

Fuente: S. M. SIC led.). " VSLl Technology. McGrawH i11 Honk Cumpany, Nueva York. 198] .

Semiconductores

51

= " , la El', ( 1-22) sI.' con viert e en

En un semiconduct or iutnnseco fl =

11

(1,

(/11, ( l t "

11,, )

(U 'm)

La tabla 1- 1 d a h, va lo r...'s de a l g. u l1 a ~ propiedades im poruuuc-, del silk io, O hSCrW Sl' q uc el silic io
nen e de ! urden de I (J' " t OIl IOS/C lll " micmno queu le11l jl\..nuura nmh ic nrc t.t "K ) 11, = l'" C I11 ' . De aq u
que s lo 11 11 tiuunn de entre 10'-' de d ios corunbuya con UI1 ele ctrn libre (y 11 11 hueco ) debido a la roturn
de enlace covnlcmc .

Ejemp lo /-2
Una bar ra dI.' silicio imnn scco tiene J mm de longitu d y una secc in recta rcctan gulur de 50 x 100
micra s . Determi nar la Intensid ad de l campo e lctrico en la barr a y la tensin a travs de c lla cuando c ircula
una co rriente de I .tA , tod o e llo a J(lO"K ,

Sollldu
La inten sidad de \..'a lllpo se puede de ducir de la dens idad de corriente y de la conducti vidad
I

(1

Ir

= - = - x - = -

' 1/

V/m

Valindonos de l va lor de fl dado en 1;1 Tabla 1- 1 tend remos

10

.. x 1110 x In
En la q ue el factor ID! redu ce la re sistividad de

.. x

~. ] O x

10' x 10

n cm a n m.

l '" 4.60 x 10' V/m = 4.6(J x l' v /cm

La tensin a travs de la barra es

cL

= 4.60 x lO' x J x 10 '

1] l(0 V

El resultado o btenido en e l ejemplo 1-2 indica q ue pa r:! o btener una peq ue a co rrie nte ( 1 Jl A ) se
necesita una te nsin ex trao rd inariamente alta, S in e mba rgo , esto no es de extraar ya que 1u co nce ntracin
de portadores intr nsecos se parece much o nuts a la de un aislante q ue a la de un conducto r. As pues, los
semico nd uctores intrn secos no so n ade cuad os para d ispositivos electrn icos, En la seccin 1-4 ve remos
un proc edimien to co n e l q ue se puede aum entar la conce ntrac in de portad ore s.

I-~ .

SEM ICll NDUCTll llES EXT RNSECOS

Para aumentar e l nm ero de port adore s el procedimiento cor rie nte es e l de introducir e n un sem lconduc to r intrnseco una pequ ea cantidad de impurezas c uidadosamente co ntro lad a, La adicin de impurezas, frec uentemen te tom os triv alcmes o pent avalentcs . for ma un se miconduc tor extrnseca o dopado ,
Cada tipo de Impureza forma un sem iconduc tor con una c lase de portadores predom inante. El nive l normal

52

Micro electrnica moderna

de dop ado es del orden de I tomo de impurezas por cada 10" a JO- la mos de s ilicio. Las propiedades
fsica s y qumicas son ese ncial me nte las mismas del silicio y slo varan marcadamente las elct ricas,

Semiconductores tipo n
La Fig. 1-7 represe nta la est ructura de l cris ta l que se ob tiene al do par con una im pureza pentavalente.
Cua tro de los cinco electro nes de valencia oc upa n enlaces covale ntes y el quinto queda inicialmente sin
e nlace y constituir un portador de corriente. La e ne rga necesaria para desliga r del to mo este quin to
electrn es slo del orde n de 0.05 eV para el s ilicio. e ne rga .considerableme nte menor que la nece saria
para romper un en lace covalenre. Como impurezas pentavalentes adec uadas est el antimonio. el fsforo

-J. I 1\ \. W .JL'
Electrones de valenci.

+4

Enlaces covelen tes

~+4.

+4

] :[ ] :)c.---=-~~.+-

+4

] :1"--

+4

l0" de sihcic

Electrn

I;b~

Jon de impureza pc:nl.lv. lenle.

+4

{\~l-\

+4

l,

Figura 17. Red de cristal con un tomo de silicio desplazado por un tomo impurifi cador pentavalente.

y el ars nico . Estas impurezas producen elec trones portadores en exceso y se les denom ina donadores o
de tipo 11 .
Si se dopa un material sem iconductor intrnseco con impurezas tipo n, no slo aume nta el nm e ro de
electrones sino que el nmero de huecos desc iende por debajo de lo que renta el semiconductor intrnseco.
Esta baja en el nme ro de huecos es debida al gra n nmero de electro nes presentes lo que aumenta el ritmo
de recombinaciones de elec trones con huecos. En consec uencia . los portadore s dominantes son los
elect rones negativos. y el do pado con do nadores lleva a un semiconductor de tipo 11 .

Semiconductores de tipo p
El boro. el ga lio y el indio son to mos triv ale ntes que aadidos a un semiconductor intrnseco
proporc ionan elec trones para completa r nicamente tres en laces cov alentes. La vacante existente en el
cuarto en lace forma un hueco como se ve e n la Fig. 18. Este tipo de impurezas posibil itan port adores
posi tivos ya que se crean huecos que puede n aceptar elec trones. Por ello las imp urezas triva lentes se

Semiconductores

53

deno mina n tl Ct'I' llIdoI"lH y forma n lus se micond ucto res de tipo p e n los q ue los portado res predominantes
son los huecos.

Ley de accin de masas

Hemos visto que al aadi r impurezas de tipo n decrece e l nmero de huecos , y de igual forma al aadir
impurezas del tipo p disminuye la concentraci n de elec tro nes libres por debajo de la del semico nd ucto r
intrnseco. Un anlisis te rico (seccin 1 7) nos de mostrar q ue e n co nd iciones de eq uilibrio trmico e l
produ cto de las co ncentrac iones de ca rgas positivas y nega tivas libres es constante e inde pendiente de la
cantida d de donado res o ace ptado res. Esta re lacin se den om ina ley dt' accilI de masas y viene dada por
IIp =

ni

( 1-24)

La co ncentracin intrnsec a " . es funci n de la tem perat ura (secci n [-5 ).

m.
k:
L-t-tJ

Electrones de valencia

-J. I /\

.4

Enlace covaleme

\.

+<l

: 1.-------4A/-.--

.,

---J :~

.4

'4

de sco

. .4.

[0 '

Hueco

Ion de impureza mvaleme

{ ' \ I'\I'\
Figura 1-8. Red de cristal t lHl un lamo de silicio desplazado por un la mo impurifkador m valen te.

De tuda e llo sacamos [a co nclusin de qlle las impurezas e n un semico nd uctor intrfnsecc no slo
aumenta la co nd uctividad sino q ue sirve tam bin pura prod ucir un cond uctor en e l que los port ado res de
carga sea n predo m ina ntemente huecos o e lectro nes. En un sem ico nd ucto r de tipo 1/ [os e lectrones se
denom inan portador es ma yoritarios. En un material de lipa p los huecos son los pa rladores mayorita rios
y los elect rones los mino ritarios.

Concentracin de porl adores

Hemos ya indicado anteriormen te que para ionizar los tomos de impurezas se requi ere muy 'poca
energa. La temperatura a la que normalmen te trabajan Jos dispositivos electrnicos' (> 200 ~ K ) proporciona energa t rm ica sufic iente para ionizar virtualmente tod as las impurez as. Este hech o. j unio co n la
ley de acc i n de ma sas nos perm ite determinar la den sidad de carga en un se mico nductor.

54

MlcrtnlrClrdnlca modrma

Sea ND la concentracin de 4tomos donadores y N A la de tomos aceptadores. Puesto que todas esta:
impurezas estn prcticamenre ionizadas producirn una densidad de iones positivos y de iones negalivo:
NDYNA respectivamente. Para mantener el cristal elctricameme neutro la densidad de cargas positivas
debe ser igual a la concentracin de cargas negativas como se indica en la Ec. (1-25)
No

+p

= NA

+ 11

( 1-25)

Consideremos un material de tipo 11 en el que NA sea igual a cero. Como el nmero de electrones e:
mucho mayor que el de huecos en un semiconductor de tipo n (n p). la Ec. (1-25) se reduce a

(1261

n = N"

EI/ IIII material de tipon fa concentracin deelectrones libreses aproximadamente iguala la densidac
de romos dalladores.
La concentracin p de huecos en el semiconductor de tipo a se obtiene a partir de la Ec. (1-24) o sea:
p

ni

(1 27)

No

De igual forma. en un semiconductor tipo p con N II = O tendremos

p = NA

(1 281

ni

11 291

NA

Una pieza de silicio lipo ll tiene 3 mm de longitud y una seccin recta rectangular de 50 x 100micras.
La concentracin de donadores a 300 "K es de 5 x 10 14 crrr., que corresponde a un tomo de impureza por
JO" tomos de silicio. Por la piezacircula una corriente de J ~A . Determinar la concentracinde electrones
y huecos. la conductividad y Ja tensin entre extremos. (Obsrvese que se lrata de una muestra de tipo n
que tiene las mismas dimensiones y corriente que el silicio mttfnseco del Ejemplo 1-2).
Soluci6n ~

De las Ec. ( 1-26) Y( 1-27). Yempleando los valores de n, y ~. dados en la Tabla 1- 1 tendremos:
11

= N/J = 5

10 14 cm .,

Como 11 p. slo hay que considerar en la Ec. ( 1-22) la concentracin de electrones. por Joque la
conductividad ser
u = qllp.,. = 1.60 x 10

1"

x 5x 101<1 x 1.5 x 10' = 0. 12 (Hocm)

Sem icondu ctores

SS

La tensin ded ucida de 'tJ... en donde segn la Ec. ( 1-2 1) '1 - l/o, es

V"",

= !..

a L

IL
Aa

10- " (0.3)

(5xlO - 1)(IO - 2)XO. 12

= 0. 05 V

Compa rando los resu ltados de los Ejemplos 1-2 y 1-3 se ve cla ramente la utilidad de emplear
semiconductores extrnsecos en los dispos itivos electrnico s. Para tener una pequea co rriente de I ~A
hay que aplicar una tensin de 1.380 V a la muestra intrnseca. mientras que son suficientes 50 mV en la
muestra de tipo 11. La reduccin de la tensin en 28.000 veces iguala exac tamente la reducci n de la
resist ividad (de 2.30 x lO' a 1/0 = 8.33 U: cm). El enorme aumento del -nmero de electrones libres (de
1,45 x 10 ma 5 x I O '~ cm-') tiene lugar cuando slo un tomo de silicio de entre 100 millones es sustituido
por un tomo de impureza.
Cabe aadi r donadores a un cristal de tipo p. o inversamente aad ir aceptadores a un material de lipa
1/. Si se igualan las concentracio nes de donadores y aceptado res en el semiconductor, ste permanece
intrnseco. Los huecos de los aceptadores se com binan con los electrones de co nduccin del donador para
no dar ningn portador libre adicional. Por tanto. en la Ec. (1-25) siendo No N" obse rvamos que p ti ,
Yen la Ec. ( 1-24 ) que ,,! = o " ='',= co ncentracin intrnseca.
Amplia ndo los conceptos anteriores cabe indicar que s i la concentracin de tomos donadores aad idos
a un semiconductor de tipo p supera la concentraci n de aceptadores (No >N" ) el material pasa de ser de l
tiPO!J al tipo 11. Inversamente. la adicin de un nmero suficiente de ace ptadores a una muestra de tipo "
la convie rte en un semiconductor del tipo p. Esto es precisamente Jo que se hace en la fabricacin de
transistores integrados. Para determ inar la concentrac in de portadores en estas ci rcunstancias No se
reemplaza por No-N" en las Ec. ( 126) Y( 127) cuando el materi altipop se pasa a semiconductor de l tipo
11. Anlogamente cuando un semiconductor de lipa 11 se convierte en tipop. N" de la Ec. (1-28) Y( 129)
se sustituye por N,, -N/l'

ti?

Generacin y recombinacin de cargas

En un semico nduc tor intrnseco el nmero de huecos es igual al nmero de electrones libres. La
agitaci n trmica genera g nuevos pares electrn-huecos por un idad de volumen y segundo. mientras
desaparecen otros pares como consecuencia de la recom binaci n: dicho de otra form a. los elect rones libres
caen en los enlaces covalemes vacos con la prdida de un par de portadores mviles. Como promedio,
un hueco (o un electrn) existe dur ante t . (o t,.) segundos antes de recombinarse . A este tiemp o se le
denomina "ida media de l hueco (o del electrn). Estos parmetros son muy impo rtantes en los sistemas
semiconductores porque indican el tiem po requerido para que las co ncentracio nes de electrones y de
huecos motivadas por el cambio vuelvan a sus conce ntracio nes de equilibrio.

1-5. VARIACIONES EN LAS PROPIEDADES DEL SILI CIO

La con ductividad de un semiconductor dada en la Be. (1-22) depende de la concentracin de huecos
y de electrones y de la movilidad. Ya que los sistemas semiconductores estn sometidos a muy diversas
temperatura s de trabajo. las variaciones en los parmetros debidas a ello tienen su impo rtancia .

Concentracin intrnseca
En un sem ico nductor intrnseco la densi dad de pares hueco-electr n aumenta con la temperatura.
Tericamente la concentracin intrnseca vara co n T segn

"i

56

Microelectr"icQ moderna
(1 .)0)

donde EGO es la energa nec esaria para romper un en lace co valente a O"K en electr n-vol t. k es la consta nte
de Bollz man n en e lectro-vol por grado Kelvin y A..es una co nstante inde pendiente de T.
En los sem iconduc tores ex trnsec os e l aum e nto de 11/ co n la tem per atu ra a fecta tambin a la den sidad
de c argas . Po r ejemplo . consi deremos una mu estra de tipo 11 con una concentrac in de don ad ore s Np
so metida a un aumen to de temper atura de sde 300 a 400 "K. La densidad de elect rone s " a 400 K no debe
va riar aprecia blemente de su valor a 300 "K porq ue las impurezas donado ras ioni zadas proporc ionan la
cas i tot alidad de port ado res. No obsta nte. la ley de acc i n de ma sa s indica que la conce ntraci n de huecos
p crece. Anloga mente. en se micond uc to res de tipo p. 11 crece moderadament e co n la tempe ratura y p c:
NA se mantiene co nstante.

Movilidad
Dentro de l margen de tem peraturas entre 100 y 400 "K la movilid ad de e lec tron es y huecos varia
proporcion a lmente a T:", Para el silicio m = 2,5 pa ra los e lectrones y 2,7 para los huecos. La mov ilidad J.1
decrece co n la temperatura porqu e hay ms portadores y s tos son ms activos a temperaturas altas. Cada
uno de estos factore s favo rece e l n mero de co lisio nes y Il de crec e.
La mo vilidad e s tambin funcin de la intensidad de l ca mpo e lctrico y del nive l de dopado. En un
s ilicio de tipo 11. Il es co nstante a una tem per atu ra dada s lo si f < 10\ V/c m. Con ' > 1Q'l V/c m. J.1 e s
inversame nte pro porciona l a '1 y la ve loc idad se ace rca a los 10 ' cm/s (la velocidad de saturaci n). E~tre
10 \ y io- V/c m Il vara aprox imadam ente co mo '1 112
H

Conductividad
La co nd uctividad de un sem ico nd uctor intrnseco crece al au men tar la te mperatura po rque e l aumento
de pare s hueco-e lectrn es mo:yor que el descenso de su mov ilid ad. En un semico nd uctor extrnseco y
de ntro de l campo e ntre los 100 y 600 "K el n mero de port ado res mayo ritarios e s cas i cons tante. pe ro la
menor mo vilidad hace q ue la conductivi dad decrezca con la temperatu ra.

16. DIFUSIN
Ade m s de por una co rriente de co nd uccin, e l tran spon e de ca rgas en un se mico nd uctor puede
rea lizarse por un mecanismo den o minado difusin, lo q ue normalment e no sucede en los met ales. A
contin uaci n ve remos los rasgos pri nci pa les de la d ifusi n.
Es posible q ue la concentraci n de partfcula s e n un se m iconductor no se a uniforme. Ta l co mo se indic a
en la Fig. 19 1a co nce ntracin de huecos p vara con la d istan cia .r en e l se m ico nduc tory ex iste un grad ie nte
de co nce ntracin dpldx en la de nsidad de portadore s. La ex iste nc ia de ese gradiente imp lica que si se traza
una superficie imagi na ria (ind icada co n trazos en la figura) la den sid ad de huecos en un lad o de tal
superfic ie es mayor que la del o tro lado. Los huecos tie nen un mo vim ient o aleatorio moti vado por la
ene rga t rmica. De acu erdo co n es to los huecos se movern continua me nte ade lante y atrs a travs de
e sa superficie y cabe espe rar que en un cien o intervalo de tiempo. mayor nme ro de e llos cruce n la
superfic ie desde e l lado de mayo r de nsidad a l de menor que no en se ntido contrario. Es te tran sport e de
huecos co nstituye una corrier ue en e l sentido pos itivo de .r. Obsrvese q ue este tran sp one de c argas no es

Semiconductores

57

ll-'---, ",

I~ " I

l ~lII

;~:;~i.::.' : , '. :

Dc'I, id...1tI.-

~:

;~:~;~;:::

figura 1-9. Represemacin de una densidad no uniforme de huecos y la densidad de comerse de dirusin resultante.

el resultado de la repulsin mutua e ntre ca rgas de l mismo signo s ino que es simplemente el resultado de
un fenme no estads tico. Esta difu sin es exa ctamente anloga a la que existe en un gas neutro si hay un
gradie nte de concen tracin en el mismo' . La densida d de co rriente de difusin de huecos JI' es proporciona l
al gradiente de concentracin. y viene dada por
dp
Jh
= - qD A/m l
(1-]1)
.P ds
en donde O (metros cuadrados por segundo) se denomina COI w a llff de Jifllsi" de los hueros. Puesto que
p de la Fig~ 1-9 decrece al aumentar .r, dpldx es negati vo y se preci sa'el signo menos en la Ec. ( 1-31) de
forma que J ser positivo en la dire ccin positiva de.r. Ex iste otra ecuacin similar para la densidad de
P
corriente de difusin de electro nes. (p es reemplazada por 11 y el signo menos po r el ms en la Ec.
(1-3 I) J,

Relacin de Einstein
Puesto que tanto la difusin como la movilidad so n fenmeno s estadsticos tennodinmicos D y 11 no
son independientes. La relacin entre ellos viene dada por la ecuacin de Einstei n

o,

O"

= -

VT

(1-32)

jJ."

jJ.p

en donde VT es la tensin equ ivale nte de temper atu ra defin ida por

v, ~ fT

_ T_

(1 -331

11 .600

siendo
la constante de Bolt zmann en julio s por grado Kelvn. Obsrvese la dife rencia e ntre y k. la
ltima es !!! constan te de Boltzma nn en electro-volt por grado Kelvin. (En el apnd ice A- I se dan los
valores de k Y k. De la Seco 1-3 se deduce que k = 1.60 X 10-1" k. A temperatura amb iente (300 "K). Vr =
O.0259V y ~ = 38.60 ,
(En la tabla 1-1 se dan los valo res med idos de J.I y los ca lculados de O par a el silicio.)

Cor riente total

Puede exis tir sim ultneamente dentro de un semiconductor un gradiente de tensin y un gradie nte de
(, El t:l mi """, pmcew parel cual el arornl de UIII Ilof puede ell..,nderse 1 100, 1. habil": in.

58

Microetectrontca moderna

concentrac in, En lal caso la co rriente tota l de huecos es ig ual a la suma de la corrien te de de sp lazamient o.
[Ec. ( 1 16) co n la 11 reemplazada por 1'1y la co mente de d ifusi n (Ec. 1-31 ) o sea

ell'

"DI' -,
(X

A/m ~

( 1 34 )

Anlogam e nte. la co rriente de elect rones es

d"

(1-35)

" D" -,t.\'

\ 7. SEMICONDUCTORES GRADUADOS
El semicond uctor rep resentado e n la Fig. l -I c tien e una co nce ntrac in de huecos q ue es funci n de
.r, es dec ir q ue el dop ado es g rad ua l (no uniforme ). La den sidad de electrones deb e va riar algo co n .r a
co nsec uencia de la ley de accin de masas. S upo nga mos qu e ex iste un equ ilibrio t rmic o y q ue lIO se
inyectan portadores desde ninguna fue nte externa (excitacin nula). En es tas co nd iciones no puede ha ber
un mo vimient o es table de cargas y s s lo e l movi m iento a leatorio de bido a la ag itac in t rmica. Por tanto
la co rriente total de huecos de be ser cero y tamb i n lo se r la co rriente 101;11de electrones. Como p no es
constante ca be e sperar una co rrie nte de d ifusin de huecos no nula. Para que desaparezca la corrien te total
de huecos deber exist ir una corrie nte de de spla zami ento de huecos q ue sea igual y co ntraria a la de
difusin. Pue sto que una corriente de co nd uccin req uiere un c ampo elctrico llegamos II la co ncl us in
de que un dopad o no uniforme gene ra un ca mpo elc trico en e l interior del sem icond uctor. Hallarem os
aho ra ese ca mpo y la variac in de ten sin co rres pond iente a lo largo de la pie za.
Hacien do }r = 0 en la Ec. ( 1-34) Y hac iend o uso de la ec uac in de Einste in D,. = )1r V T (Ec . I3 2)
ten d re mos

V/m

( ( 36)

Si la concennucln de do pado pel') es co noc ida, pued e calcularse e l campo '/ (x ) y de 'l = - ef\lldx
podemos ca lcular e l potencial

elV

_ V, elp

(1 -371

"
Unin

,, 1':,
,, ,

Tipop

l"

/'

p,I tP I
, ,
"

"

'"

Tipo u

,/
N,
V.

,
I .TI
...:
lb'

"i~u ra t IO. (a) Un semiconductor ~raduadn: /' t l l nn 0:'\ con sta nte. (/'1Unl llnifl />II e n la ti"e l' Y'I ("Ia n uniformeme nte dOl'll!ll'
cnncoucemracionev de imp uraa\ N 1 )' NI, rcvpcctivaruente.

Semiconductores

S9

Integrand o la Ec. ( 1-36) ent re x, donde la ccocenrracin esp, y la lensin V, y J."! donde P = p! Y
V = V! tendremos

V~I !5!IV~-

(1 )8)

Obsrvese que la diferencia de potencial entre dos puntos depende nicamente de las concentraciones
en ellos y es independiente de su separacin .1/ .',. La Ec. (138) puede expresarse de la fonna
(1 )9)

Esta es la relacin de Boltzmann de la teora cintica de los gases.

Ley de accin de masas

Partiendo deJ n = OYprocediendo como antes se llega a la ecuacin de Boltzmann para los electrones.

11 40)
Multiplicando las Ecs. (1-39) Y ( 1-40) tendremos
(1-41 )

Esta ecuacin indica que el producto "1' es una constante independiente de x y por tanto del dopado
en condiciones de equilibrio t rmico. En un semiconductor mrrfnseco 11 = P = 11 Y np = , que es la
ley de accin de masas introducida en la Ec. (124 ).

,,1.

Unin abrupta en circuito abierto

Consideremos el caso especial de la Fig. 1IOb. La mitad izquierda de la barra es de tipo peon una
concentracin constante NA' mientras que la mitad derecha es de tipo " con una densidad uniforme ND' El
plano sealado con lnea de trazos es una uni6n metal rglca (Pll) que separa las dos porciones de distinta
concentracin. Este tipo de dopado en el que la densidad cambia abruptamente de l' a 11 se denomina en
escaln. La unin queda localizada en el plano en el que la concentracin es nula. Como se ha descrito
antes.fa teoria seala que entre las dos secciones existe un potencialllamado It'IIsi" de contacta V"' La
Ec. ( 138) nos permite calcular V~ con lo que

v
=

(142)

ya que 1', PI" = concentraci6n de huecos en equilibrio lnnicoen el lado p y 1'1 p.. = concentracin de
electrones en equilibrio t rmic o en el lado 11 .
De la Ec. ( 128), P,... NA' Y de la Ec. {l- 23) P_ n/IND de forme que

V , In

N",ND

n,,

(1. 4))

La misma expresin para V. se obtiene del anlisis correspondiente visto anteriormente. basado en
igualar la corriente 100al de electrones I a cero (problemal - 18). La unin pn, se estudia r detal ladamente
en el captulo 2.

60

Microeleclrllica moderna

REF ERENC IAS

Sbccktcy. W.: " Elcctro ns and Holcs in Sc miccod ucto rs", D. Van Nos lra nd, Princeton , NJ , ( reimpresin), 19;
2

Yang. E. S.: "Fundamcutals of Semicond uctor Deviccs." McGriW- Hill Hook Com pany, Nucva York , 197R.

Sze, S, M.: "P hyslcs of Semicond uctor Dcvices." 2," ed., John Wilcy & Son s, Nueva York, 1979,

Adler. R. B.. A. C. Smhh, y R, L. Longin i: "Inrroduction lo Se miconductor Physics.' vol. l. S EEC, John Wile)
& Sons , Nuev a York. 1965 .

TEMAS DE REP ASO

. -1
) 2
1-3
1-1
15

.6
11
1-8
19
110

111
112
I 13
1 14
1- 15
116
1-17
1-18

Defin ir la intens idad de campo elc trico.

Definir la e nerga potencial.
Defin ir el elec tron-von.
Dar la descr ipci n gas -electrnica de un metal.
Defi nir la movilidad,
Def inir la cond uctiv idad.
Por qu un semico nd uctor intrnseco a O"K ac t a co mo un aislante ?
,Qu es un hueco'! ,C mo co ntribuye a la conduccin?
(a) Qu es la conce nu acicn intrnscca de hueco s'!
(h) ,Cul es la relaci n entre la densidad e n el lema 19(/ y la conce ntracin de electro nes?
,Cmll es la dife rencia e ntre semiconductores intrnsecos y extrnsecos ?
Representar en dos dime nsiones un cristal de silicio conte niendo un tomo de impu reza donad ora ,
Repetir el tema ante rior con un tomo de impureza recept ora.
,Qu tipo de semico nd ucto r resulta al dopar s ilicio co n impure za =: (a ) do nador a. y (h ) rece ptora '!
Establecer la ley de accin de masas.
Un semicond uctor nen e unas co ncentraciones N n y N,. de donadores y rece ptores respe c tivame nte. Qu
rela cin debe em plearse para determinar las co nce ntraciones 11 de electrone s y p de huecos?
Describir la recombinacl n.
Def inir la vida media de un pCll~.u l lJ r.
La resiste ncia de un scrmconduc tor e xtrnseco. aumenta o disminu ye con la tem peratu ra? Explquese

brevemente.
1-19
1-20
1 2 1
1 22
1 23
12-1

Repetir el tema anterior para un semico nd ucto r intrnseco,

Definir la tensi n equivalente de te mperatu ra.
,Qu condiciones debe haber para que e xisla difusin?
Definir la co nstante de difus in para: (a) huecos y (b ) elec trones .
.E.~ l n relacio nadas la d ifusi n y el dc spluzamiento? ,C mo'!
Escriblr una ecuacin para la cornemc neta de elec tro nes e n un semico nd uctor y ex presar cl s ignificado fsico
de cada t rmino.
125 Definir un semicond uctor grad uado.
12 6 ,Por qu de be e xistir un r ampo elctrico cn un semic onducto r g raduado'!
1-27 ,De qu parm etros depe nde la diferencia de potenc ial de cont acto e n una unin 1111 e n escalas e n circ uito
ab ierto?

El diodo de unin

La unin P" es el bloque constructivo bsico del que depende el funciona miento de lodo dispositivo
semiconductor. Basndonos en las propiedades de los semiconductores descritos en-el captulo 1
desarrol laremos el comportamiento de la un i6n pn. Dirigiremos especialmente la atencin en (as ca ractersticas volt-amperio y en los modelos de circuitos representand o el funcionamiento de la unin , Puesto
que la un i6n p" es por s misma un dispositivo de dos elementos (diodo) estudiaremos tambin su empleo
como elemento de circuito.

21. LA UNiN EN UN CIRCUITO ABIERTO

Cuando un cri stal de semicon ductor se dopa con aceptadores por un lado y do nadores por el opuesto.
se forma una uninpn (Fig. 2 1). En esta figura los iones donadores se representan con el s igno " ms y
los electrones con un pequeo punto negro . Los huecos est n dibujados con peq ueos crculos vacos y
los iones acep tadores con el signo menos. Se supone que la unin de la Fig. 2-1 ha alcanzad o el equilibrio
y que el semico nductor tiene una seccin recta uniforme.
Iones aceptadores

Unin

Ionesdonadores

0 0
00 0!8
,

0 :0
000
0
000
,


0:0
000
0
0000
,
o
o
o
o

0 :0
0000
0000
,
e. o
o
o

-

H"""

Tipo 1I

u-o

11'.

.1

Electmnes

Tipo p

Regin de deplex.in
Flgur. 1-1. Representacin esquemlicade una unin pn

Regin de la carga espacial

Inicialmente existe un gradiente de concentraci n a trav s de la unin lo que hace que los huecos se
difundan hacia la derecha y los electrones hacia la izquie rda . Vemo s pues que los huecos que neutralizaban

62

icrocectr nlco moderna

los rones aceptadores prx imos til a unin en el silicio de tipo han des aparecido co mo consec uenc ia de
la comb inaci n con los electrones difund idos a travs de la unin. De igual forma. los electrones e n el
silicio de tipo 11 se han combinado con huecos que han cruzado la unin desde el material p. Los iones no
neutralizados en las proximidades de la unin se conoce n con el nom bre de ("lIIRa.\ descubiertas y se
traduce n en una densidad de carga fi " como puede apreciarse en la Fig. 2-20 . Co mo la regi n de la unin
no contiene cargas mv iles se la dc nomina r l'xin de deptex n de carga espacial o de transiciu. El anc ho
de es ta regi n es del orde n de unas pocas dcimas de micra (aproximadamente como la longit ud de onda
de la luz visible). Slo existen portadores fuera de esta reg in; hacia la izquierda son predomi nanteme nte
huecos (p "" N ,) Y hacia la derecha. e lectrones (11 "" N"l.
En la secci n 1-7 se demostr que de una co ncentraci n de cargas no uniforme resu lta un campo
elctrico y la diferenc ia de potenc ial e n la un in, La distribucin de carga. que es cero en la unin. forma
un dipolo elctrico . es deci r, que es nega tivo e n un lado y pos itivo e n el otro. La forma de la cur va de /1,
en func in de .e depende de cmo es t graduada la unin (la unin abru pta es estud iada en la Seco 2- 13),
Densidad de carga P,

'"
Lado n

Lado p

'"
Pote ncial electrostanco V

J' = O
le )

,,,
,,
,

',,""
,,
,,
,

Ba rrera de energfa pote ncia l de ele ctron es.

,,,

1' -0

,"

-wr

,
,
,

h'"

DistanL' ja desd e la unin. .\

Figura 2-2. la I Densidad de carga: (/) intcnsidnd de campo elctrico: (e l potencial elect rosttico:
ele r troue-, en la rcg tu de dcplc xin de una unin {'II.

(ti )

barre ra de potencial para los

El diodo de unin

63

La intensidad delcampoelctrico y las variaciones de potencial se obtienen de la distribucin de cargas

y de la ecuacin de Poisson.

<1'.

- P.
e

d:r ~

(2- 1)

en la que E es la pennitividad [constante uie lctrica del med io). Normalmente E se expresa como E ". E,E.
siendo E , la constante dielctrica rela tiva y E. es la permitividad en el vaco. Recordando que ~". (d Vldx ),
la integracin de la Ec. (2-1) da
't (x ) ".

'
J

pJx')

- - ds'

- IV,.

(2- 2)

E.

Como se represe ma en la Fig. 22h,;< es negativa porquee Jcampo vadirigidode derecha (ms) a izquierda
(menos). Obsrvese que ~ (-W,)". l; (W )". O; es decir, se admite que no existe campo fuera de la regin
de carga espacial.
LaFig. 2-2(' representa la variacin del potencial electrostticoen la regin de transicin,y es la integral
negativa de la funcln a (x) de la Fig. 2-2h. Esta variacin constituye una barrera de energa potencial
(Sec. 1- 1) que se opone a la prosecucin de la difusin de huecos a travs de la barrera. En la Fig. 2-2d se

~
"

Ccmacrcs

metlicos ,

,f------'p'----

"

<.)
Figu ra

"

"

(bol

23. Unil1 p11; (a) con polarizacin dirccla. y (b) con polariucin inversa.

ve la forma de la barrerade energa polencial contraria al flujo de electrones que cruzan la unin desde el
lado . La Fig. 2-U es similar a la 22c salvo que est invertida ya que la carga de los electrones es negativa.
Obsrvese la existencia en la zona de transicindel potencial de contacto Vo visto en la Seco1-7.
En circuito abierto la corriente total de huecos debe ser nula. Si esto no fuera cierto. la densidad de
huecos en un extremo del semiconductor ira creciendo indefinidamente con el tiempo, cosa que
evidentemente es fsicamente imposible. Puesto que la concentracin de huecos en el lado p es mucho
mayor que en el lado 11, una gran corriente de difusin de huecos tiende a atravesar la unin desde el
material p al 11. Como aparece un campo elctrico en la unin en sentido tal que una corriente de
desplazamiento tender acruzardesdeellado s al p para contrarrestar la corrientede difusin. Lacondicin
de que la corriente de huecos resultante sea nula nos permite calcular la altura de la barrera de potencial
V (Ec. ).43) en funcin de la concentracin de donadores y aceptadores. Con las densidades de dopado
hbltuales el valor de Vo es del orden de algunas dcimas de volt.
Tambin la corriente total de electrones debe ser nula: por tanto la difusin de electrones desde el tipo
11 al p debe verse contrarrestada por el desplazamiento de electrones desde p a ti .

22, LA UNIN pn POLARI ZADA

La caracterstica elctrica esencial de la unin P" es que permite la circulacin de portadores en un

64

s ttcroetectrontco moderna

sen tido y la impid e pr cticamenre en el otro. Ve remos a con tin uac in CI)1l10 se lleva a cubo 1:1 acci n de
I"{'('(iji"l'uc/" I" <1 1 aplicar una tensin e xte rior :11:1 unin.

Unin rn con polart zacl n directa

Enla Fig. 2-3 c/ se aplica una tensin VIJ a la unin, con el polo po sitivo de la bater a conectado al iado
1/ . De acuerdo con la Fig. 2-2 suponemos que no hay ninguna cada de tensin a
l ra v ~ de la pauc de ~c ll1 i t:l lll d uc t or Iueru de l. rcgitJll de deptexin ni en los coruuctos metlico s. En
l'1I11\ CCUCIlCl a 1:1tensi n apl icada reducir la barrera de potencial e n la cumu a \1 1 es deci r. pert urbnd ose
el equili brio establecido en tre la difu sin y el desplaznmicmo de portadores a tra vs de la unin. L'I
consec uencia de la d ismin ucin dcl potencial de la unin ex pe rmi tir qu e pasen huecos desde el ludo 1) L!
1/ , An logum cnt e. ahora pueden difund irse electrones desde el lado 11 al p, El despla zam iento de huccns
hacia la derecha y de electrones hacia la izquierda constit uyen una corr ien te en el mismo sen tido. Ast. Ia
corriente resultante que atra viesa la un in es la suma de la s corrientes de huecos y de elect rones. Un:1 vez
los electrones (y huecos c ruzan la un in se convie rten e n port adores minorita rios en la regin p (o /1) y
forman una corrie nte rnino ritara inyectada. Esta co rrien te de di fusin puede se r imp ortante si lo es el
numero de portadores d isponibles. La tensin aplicada con la p(llarid'ld indicada en [u Fig. 2-.10, que da
origen a esta corriente. se denomina polari:adn directa y la unin est polarizada direrunnente ,
p y el negat ivo al iado

Uniu 1m con pola rizacin inversa

La po laridad de la ten sin aplicada en la Iig. 2 .1" (o pues ta a la de la Fig. 2-3a) pola riza inversamente
la un in. El efecto de esiu tensin es incrementar 1:1 barrera po tenc ial e n c VD y e n consec uencia reduci r
el flujo de portad ores mayoritarios (huecos e n cl tipo P y elect rones en el 11). No obstante . los portadores
minoritar ios (electrones e n el lipa P y huecos en el 11 ) ya qlle estn por debajo de la altur a de la barrera de
potencial no se ven afectados por este alime nto de la barre ra. Sin em bargo. las condiciones iniciales de
eq uilibrio resultan afectadas y ci rc ula una pequ ea corriente de 1/ .1 JI a trav s de la unin (opuesta alu
polurizacin dire cta l. Esta corrie nte. represen tada por 1, se den omin a corriente elesaturacin inve rsa y es
muy peq uea ya que ex isten pocos portadore s minoritarios. De cumuo ant ecede se deduc e que 1, es
inde pendiente de la tensin inversa aplicada .
El mecanismo de la conducci n con polarizacin inve rsa puede tambin describi rse de la siguiente
forma: LoI polaridad de \'IJ es tal que hace que tanto los huecos en el tipo l' y los elec trones en el 11 se
apart en tic la unin. En consecuencia la reg i n de de nsidad de carga ne g.u va se e xtien de nuls a la izquierda
de la unin (Pig . 2-2(1) . Y la regin con densidad de ca rga pos itiv a se alarga hacia la derecha. Este proceso
no puede prosegu ir indefinidamente porque un flujo c on tinuo de huecos haci a la izq uic rd a requiere que
stos sean sumin istrado s a travs de 1:1 un i n desde el silicio tipo 11. C 0 1ll 0 hay slo unos pocos de tales
portadores. la corrie nte resulta nte es virtualm ente nu la. La pequea corr ien te de saturacin que haya es
debida a los pares elec trn-hueco gene rados rrmic am erne. Los huecos us formados e n el s ilicio tipo 11
vagan por donde la t111 i6n y son forzado s por el campo el ctrico a c ruza ra. Puede aplicarse un razonamient o
anlogo a los electrone s generad os t rmicumerue e n el material tipo JI,

Con tac tos h micos

A l comenlar las polarizac iones directa e inver so. supusimos que la tensin externa \' J se aplicaba
directament e a la unin. dando lugar a un aumen to o disminucin del potencial e tect rosutrie;, e n la unin.

El diodo de unin

65

Para ju stificar este supuesto debemos puntualiza r cmo se realizan los contacto s elctricos al semiconductor desde el circuito exterior de po larizaci n. En la Fig. 2-3 se se alan los contactos metl icos de que
estn provistos los materiales l' y 11 homog neos. con lo que se han aadido dos uniones meral-semico nductor, una en cada extremo del diodo, y debe mos es perar q ue se produzca una tensin de contacto en
estas uniones adicionales. Sin emba rgo deberem os supo ner que tales uniones representadas en la Fig. 2-3
se han fabricad o de forma que no sean rectifi cadoras. Dicho con otras palabras: el potencial de contacto
en estas un iones es constante independientemente del sentido y magnitud de la co rriente. A un contacto
de este tipo se le deno mina COI/ lacto hmico . Considerando que la diferencia de tensin a travs de la
unin metal-semiconductor se mantiene constante y qu e la cada de ten sin en el cristal es despreciable,
aproximadamcnte toda la tensin aplicada aparecer como un cambio de la altu ra de la barrera de potencial
de la unin 1"' .

La unin pn en cortocircuito y en circuito abierlo

I

Si la tensin VI>de la Fig. 2-3 fuera cero, la unin plI es tara en cortoc ircuito. En estas condiciones no
habra ninguna cor riente (/ = O) Yel potencial electrosttico VIJ pcrmanecerfa sin variacin e igual al valor
en circuito abierto. Si circulara alguna corriente (/ "#:. O)el metal se calentarla. Al no haber ninguna fuente
exterior de energa, la necesaria para calentar los conducto res metlicos debera suministrarla la barra pn,
y por tanto sta debera enfriarse. Naturalmente, en condiciones de equilibrio t rm ico. el ca lentamiento
del metal y el enfriamie nto simultneo de la barra es imposible por lo que llegamos a 1,1 conclusi n de que
1 = O. La suma de tensiones a lo largo de un ci rcui to cerrado debe ser cero y por tanto el potencial V" de
la unin deb e estar compensado exactamente por el potencial de contacto metal-semico nductor de l
contacto hmico.

Grandes lensiones directas

Considere mos la situacin cuando V" de la Fig. 2-30 aumcmc hasta aproximarse a Vil' Cuando Vfj = VI'
desaparece la barrera y la corriente tenderla a crecer arbit rariame nte. De hecho la barrera no puede nunca
quedar redu cida u cero pues la resistencia del cue rpo del cristal y la de los contactos hmicos limitan la
corriente. En estas condiciones no se puede supone r que toda la tensin VIJ se manifieste l travs de la
unin. En resumen, si \'" se hace comparable a Vo la corriente en una unin on real viene gobernada por
la resistencia de lus contactos hmic os y por lu del cuerpo del sem iconductor.

2-3. CARACTERSTI CA TENSIN-INTENSmAD

La naturaleza aproximadamente un ilateral de la unin lm fue desarrollada en la Seco22. Ahora vamos
a describi r cuantitat ivame nte la caracteristica vott-ampcrio que relaciona la tensin aplicada a la unin
con la co rriente que produce. Una particularidad significativa de esta caracterstica es que relaciona [o que
ocurre en la vecindad de la unin con las cantidades en los terminales ex teriores accesibles. La unin P"
junto con sus contactos hmicos. es deci r, sus termin ales. forman un dispositivo de dos elementos
denomin ado diada di' unin,
El anlisis terico de la unin pn (v anse las Ref. I a 4 al final del ca ptulo) nos conduce a la relaci n
dada en la Ec. (2-3 ) representada en la Fig. 2-4.
A

(2-31

66

Microelectrnico moderna

El sentido positivo de 11) es dell adop al 11 (en el se miconductor) siendo VD positivo e n una pol arizacin
direct a. Uno de los factores de los que depende 11 en la Ec. (23) es la cla se de sem ico nductor em pleado.
Para el silicio r es aproximadame nte igu al a 2 con corrientes normales. La te nsin equivalente de
tem peratura viene dada e n la Be. ( 1 ~33 ) rep rodu cida por comodidad en la Ec. (2-4).

v,

T
V ""' 11,600
A tem peratura a mbiente (T = 293

~'K ) .

12-4)

v, = 25 mV.
1f}. mA

2
0.2

0.4

0.6

0.8

, ,A

,.,

'"

Fi/.lura 24. (ti ) Cencre rtsuca de 1111 diodo tic unin, y (b) la caracterstica rcusin-corricnre mostrando el orden de magnitud de la
corriente y la tensin de ruptura.

La corriente 15 de saturacin inversa depend e de la conce ntracin de huecos y elec trones en la zona de
la unin. As 15 sirve como factor de escala de las comentes de la unin ; para densidades especificadas
de port adores un aument o del rea se traduce en un aume nto de la capaci dad de com e nte de la unin .
La Ec. (2-3) indica que con polarizacin di rec ta y VD varias veces mayor que V , lo que hace que el
ex ponente sea mucho ma yor que 1, In vara exponenci almen te co n la te nsin aplicada . En es te caso. la
Ec. (2-3 ) puede aprox ima rse en

(2-5)

El resultado era de es perar ya que un desce nso en la barrer a de potencial perm ite que los porta dores
se difundan ms a travs de la unin. Anloga me nte. cuando V I I es var ias veces Vr , //l es negativa de valor
I para polariza ci n inversa. Ta nto el signo negativo se alando una com e nte de " a p co mo el valor
~onstante de corriente para polarizacin inve rsa son cong ruentes co n lo visto en la Seco22.
Co mo sea que las corrientes directa e inve rsa difi ere n e ntre s e n varios rde nes de magnitud se e mplean
do s esca las distintas de intensidad para represent ar las caracters ticas de la unin como e n la Fig. 2-4h.
La porcin a trazos de la ca racterstica de polariza cin inversa indica que a un a tensin - Vz la unin ac usa
una desviacin brusca de la Ec. (2-3 ). A esta tensin puede exis tir una corriente inver sa fuert e y la unin
es t en la regin de rupturn , fe nmeno que se estudiar en la Seco 2- 11.
En la Fig. 2 ~5 es t re presentada la carac te rstica directa del IN4l 53, que es un diodo de silicio de
conmutacin rpida. En ella puede verse que existe una tensin de codo, de partida o umbral Vy por debajo
de la cual la corriente es muy pequea (menos de 1 % de su valor nomin al). En esta figura Vy es de
aprox imadame nte 0,6 V por encima de los c uales la corrie nte au me nta' rp idam ent e. La caracterstica del
diodo indic a que por debajo de la te nsin umbral la corriente es desp reciab le.

El diodo de unl6n

67

l OO

80
60

20

/
0.2

0.4

0.6

0.8

1,0

FIgura 2;-S. Caracte rstica direc ta tensin -com ente de un diodo de silic io IN 4 153 a 25 o C.

El parmetro r puede dedu cirse de la naturaleza ex ponencial de la caracterstica volt-ampe ric. De la

Ec. (2-5) tendremos
log Iv ;; lag l s +

(261

1000
500

"lO

50.0
10.o

s.oo

10 o

OSo

0.1o
0.0 S
0.0 I o

/
0.2

0.4

0.6

0 .8

1.0

l.2

VI) . v

Figura 16. Caracterstica logartmica de un diodo de: silicio IN41 53 a 25 o C.

La representaci n de log lo en funcin de Vti nos da una lnea recia de pendiente O.434/rl Vr de donde
se deduce n . En la prctica esta relacin lineal se observa con niveles de co rriente bajos. En la caracterstica
logartmica del IN 4 153 a T = 25 9C de la Fig. 2-6 se cumple la relacin lineal cuando ID< 25 mA. De la
pendiente, r es aproximadamente igual a 2. A niveles de corriente mayores la pendiente disminuye ya
que la tensin total aplicad a no aparece Integra a travs de la unin sino que co mprende tambin la cada
hmica en los contactos y en la masa del semiconductor. Adems se ha determinado que con corrientes
altas r se aprox ima a la unidad. siendo

68

Microelectroutca moderna

Ejemplo 2-1
Derermlnar e l c ambio de la ten sin del diodo co rrespond ie nte a un c ambio de 10 a 1 de I IJ' a 300

~K .

Solucin
De la Ee. 2-5 tendremos

y
o sea

de donde
llJ'
log - -

0.4J4( V/l ~ -

11

2.3031j V r la g - I/JI

1m

A T =: 300 ' K. VI =: 26 mV de III Ec. 2-4 y co n I,,/lm=: 10. VIl_O- \ ! I>I =: 60 11 mv . Por tanto para 11 =: 2 la
variacin de Vu necesaria para que la corriente var e de IDa l . es de 120 mV . Si 11 =: 1, la variacin nece saria
se r de 60 mV.

2-4. DEPENDENCIA DE LA CARACTERSTICA VII

CON LA TEMPERATURA
La caracterst ica del diodo de la ecuacin (2-3) tiene dos trminos, Vr e ' ,que dependen fuerteme nte
de la te mperatura. La Ec. (2-4) ex pres a la relac in funcional entre v, y la temperatura. El anlisis te rico
de una uni n de silic io ind ica que ' ,cambia un 8 % por grado centgrado. Los diodos rea les s lo llegan a
estos resul tados aproximadamente , debido a que exi sten compone nte s de la corriente de saturacin inversa
debidas a fuga s superficiales. Dato s exp erim entales demuestran que 1. vara un 7 %/-'c. y puesto que
( 1,07)10 2 se llega a la conclus in de que la co rr iente de saturaci n inve rsa se dupl ica cada 10 "C de
aum ento de temperatura.
Conociendo 1, a la temperatura TI podemos c alcular 1, a cua lq uier otra temperatura T.

12-7)

Si la tensin apli cada es constante, un aum ento de te mperatur a causa un increme nto en Is. Sin embargo
se puede reducir la tensin al aume ntar Tmantenindose la corr iente a su valor inicial . Se ha de termi nado
que a tem peraturas prx ima s a la amb iente

uv;
=
JT

- 2.2 mVrC

para co nse rva r cons ta me.r . Ob serv emos que dV,/dT de crece a l aum enta r la tempe ratura.

(2 -8 )

El diodo de uni6n

69

2-5. DIODOS DE GERMANIO

En e l comercio se encuentran diodos de uni6n fabricados con germanio que se utilizan en circ uitos.
La base de su funcionam iento es la misma descrita para los diodos de silicio, estando la caracterstica
voHamperio dada por la Ec. (2-3). Existe n dos d iferencia s: ( 1) 11 = l. Y(2) el valor de /, en un diodo de
gennanio es del orden de tres o cuatro veces mayor que en uno de silicio de igual tamao y con la misma
densidad de dopado. Otra particularidad distintiva para la caracterstica voh-amperio del germanio es-que
la tensin umbral es V 1 =0,2 V.

2-6. EL DIODO COMO ELEMENTO DE UN CIRCUITO

En es ta seccin empezaremos a est udia r las propieda des del circuito de un diodo. Como punto de
partida describiremos las caractersticas de un diodo ideal.

El diodo ideal
Un diodo ideal es un dispos itivo de dos elementos que se represent a con el smbolo de la Fig 2-7 Y
tiene la caracterstica volt-ampe rio de dicha figura'.

----+--"0
lo'

l b)

figura 2-7. (a ) S'mbolo y (b)Caracterislica lensincom enle de un diodo ideal.

Observando la curva se ve que la corriente en este dispositivo circula s610en una direccin por lo que
el diodo ideal resulta ser un elemento de circuito unilateral. Esta cualidad tiene inters en la conmutacin
ya que de ella se deri va una caracterstica ON-OFF (cerrado -abierto). O bsrvese que cuando VDes cero,
pued~ ,tener cualquier valor positivo, y cuando iD es cero , Vil puede tener cualquier valor negati vo .
condicio nes que corresponden a un interrupt or. Esta propiedad del diodo se utiliza ampliamente para la
rectificacin y form acin de ondas ya que es la nica apropiada para la transmisin y procesado de seales
de la polaridad adec uada ,
La unin pI! descrita en las seccio nes anteriores de este mismo captulo slo se apro ximan al ideal.
Comparando las Figs. 24a y 2-7 b se ve que el diodo real tiene una peque a pero no nula corriente inversa
y que ex iste una cada de tensin con la polari zacin directa. Adem s, la caracterstica no lineal de la unin
pn requiere mtod os grficos de an lis is del tipo de scrit o en lo que resta de esta seccin.

'

I Cuando la variable e. runcin del ' "mpo se n:pn:'Cnla ~on lelo m;n~ula , ~omo Vil e iD' La. mayscula. 'C emplean para indicar valon:.
ron' lan!el , Esle ~ri lerio se ligue en lodo el rexro.

70

Microelectrnica moderna

Concepto de recta de carga

El ci rcuito repre sentado en la Fig. 2-Sa contiene un diodo pn re al cu ya caracterstica volt-amperio es
la de la Fig. 2 8h. Aun cuando el smbolo de un diodo fsico es e l mismo que para uno idea l. en este texto
los diferenciamos co mo se ve en las Fig. 2-70 y 2-8a.

'"'

'h<

Figura 18. (u) Circuito y (b ) caracrersnca del diodo y recta de carga del circuito .

Segn la ley de Kircbhoff para e l circuito de la Fig. 2-80 tendremos:

y despej ando I P'

1
- V, +

V" A

'

(2-9)

Esta ltima ecuaci n defin e una lne a recta de nominada recta de carga repre sentada tambin en la Fig.
28b. Obsrvese que la pendient e de es ta recta y sus intersecciones co n los ejes dependen slo de R
y de VM' La ecuacin (2 9) y la caracterstica del diodo deb en satisface rse simultneamente: su punto de
interse ccin Q es el nico que lo cumple. Los va lores de la intensidad en el diodo y la tens in a travs
de ste se represent an I' IQ Y V,lQrespccivame nte. El subndice Q se emplea para designa r valo res de reposo
q ue exi ste n en e l Circuito.
R

Dispo snrv c

11

'..

I'H

Figur a 1-9. Dispositivo alimentado por una fuente a travs de una resistencia en serie.

El concepto de recta de carga tiene ms ap licaci n que la dada para e l diodo. Consideremos un
dispositivo cualq uie ra e n serie co n una res istencia R y una fuente V AA lal como se indica en la Fig. 2-9. De
la ley de Kirchhoff y despejado 1, lc nd rc mos:

.
1, =

1 En elap ndce

RO. +

VA A
R

e ngU/ll un resumen de la teora de circuitos emp kada en ene libro par. el anlisis de circ uitOI electrnicos.

(2 10)

E l dio do de uni6n

71

Esta es la ecuac in de la recta de carga: su intersecc in co n la caracrerfsrca volt-ampe rio del dispositivo
contenido en el recuadro determina los valores de trabajo de la corrien te y tensiones en el circuito.
Obsrveseque la rectade carga pasa por los puntos i, = O. 1', = VM e i, = VM I R. '', = O, independientemente
de la caractertsca de / dispositivo, siendo su pendie nte igual a - IIR .

R,

'"

lb)

Figura 1-10 . Cambio del punto de trabajo : (o ) cuando varia V A A Y (b) cuando varia R.

Es instructivo estudiar los cambios que se prod ucen en el punto de operacin del circuito de la Fig.

2-80 al variar VM Y R. Estos camb ios quedan representados en la Fig. 2-lOa en el caso de ser R constante
y VAA variable. En caso de que vare R y se mantenga constante VAA la representacin ser la Fig. 2-lOh.
En esta ltima figura se observa que si V"" crece (o decrece) lo tambin crece (o decrece). Obsrvese que
con pequeos cambios en VAA la porci n de caracterstica del diodo ent re puntos Q adyacentes es
aproximada mente lineal. Sin embargo. para grandes variaciones de VM ' como sera desde VM / a V>lM la
porcin de curva del diodo no es lineal. En la Fig. 2-lOb es evide nte que si crece R, disminuye IDQ'

27. MODELOS DE GRAN SE AL

Es conve niente representar el diodo por una combinacin de elementos de circuito lineales e ideales
formando un circuito equivalente o modelo. Mientras el diod o se utilice j unto con otros elementos o
dispositivos. el modelo nos permitir calcular las corrie ntes y tensiones en la red valindonos de los
mtodos ordinarios de anlisis de circuitos.
El diodo ideal (Fig. 2-7) es un dispos itivo binario en el sentido de que exi ste en slo uno de dos posibles
estados: es decir, que en un mome nto dado el diodo es tar ON u Off. Cons ideremos un diodo real cuya
caracterstica sea la de la Fig. 2- 11. Si la tensin ap licada a ese diodo supera la tensin umbral Vycon el
nodo A (lado p) ms positivo que el ctodo K (lado n) el d iodo tiene polarizacin directa y est en ON.
Estar en Off si la tensin aplicada es meno r que Vy, polarizando el diodo en sentido inverso.
Como se observa en la Fig. 2- 110 los dos segmentos lineales se aproximan a la caracterstica directa
del diodo. Esta representacin la forma una fuente de tensin Vy en serie con una resistencia R
(normalme nte entre 5 y 50 Q para los diodos de silicio) como en la Fig. 2- 11 h. Esta caracterstica lineal
es vlida porque con VD <Vy la corriente directa es tan pequea que se puede despreciar. Adems. la cada
de tensin en el diodo es pequea frente a la tensin aplicada al circui to. de forma que la diferencia entre
la caracterstica lineal y la real supone un erro r despreciab le. Efect ivamente, el estado en conduccin DN
puede considerarse como un diodo ideal en serie con una batera Vy y una resistencia R, . Hay que tener
en cuenta que los nicos terminales accesibles para las medici ones son los A y K.

72

Microelectrnica moderna

Pendente

..!...
R,

'-_.L

V"

lb)

(a)

" ig. 2 11. (u) Caractertsuca directa linealiaada del diodo; (b) modelo del diodo para polarizacin directa.

V"

--- -=-<-- 1,
Pendiente ~

R,

R,

R,

'"

"iaura 2) 2. (1I) Caracterstica inversa idealizadadel diodo; (b )

para incluir Ins prdidas superficiales.

'd
'"
modelo del diodu basado en la representacin 'Ul terior;

( 1')

modelo

En es tado de co rte (c r r ) la ca racterstica se aprox ima a una recta que pasa por e l ori gen como se
repr esenta en la Fig. 2- 12(1. sie ndo la pendie nte igual a I /R,. Esta representacin da pie al c ircuito
eq uiva lente de la Fig . 2- 12b.
Como la re sis ten cia e es en ge ne ral de va rios centenares de ohmios y a n ms. muc has vece s se pued e
supone r q ue es infinita y co ns ide rar a l di odo con polar izacin inver sa co mo un ci rcuito abierto. Cuando
se requi ere ms pre cisin se puede e mplea r e l circuito de la Fig. 2-12(". La fue nte de co rr iente /, se e mplea
par a ind icar la co rriente de saturacin inve rsa c ons ta nte. La re siste ncia R, de la Fig. 2- 12(' pued e tamb in
tener en cue nta el aumento de la corrie nte inversa al acrecenta rse la ten sin inve rsa debid o a las prd idas
supe rficiales.

An lisis de circuitos de diodos utilizando el modelo de gran seal

Un mtodo ge nera l para e l anl isis de circuitos q ue co ntengan va rios di odos. re sistencias y fuente s
co nsis te en atribuir (supone r) el es tado de c ada diod o.' Pa ra e l e stado e n co nduccin ON . se ree mp laza el
diod o por e l ci rcu ito de la Fig. 2- l l h. emplendose el de la Fig . 2- 12h para los diodos e n co rte Off. Una
vez sustituidos los diod os por sus ci rcuitos eq uiva lente s toda la red es linea l y tant o las tensione s co mo
las intensidades pueden ca lcularse co n las le yes de Kirchhoff. La supos icin de que un di odo est en
co nd ucci n se co mprue ba si la co rriente en l e s e n sentido d irec to . S i la co rriente va de nodo a c todo
la primera supos ic in era acert ada . S i III co rriente va e n se ntido inver so (de ctodo a no do ) e l supuesto
de que es t en cond ucc in es falso y deb e ree mpre nderse e l an lisis suponiendo e l d iodo e n corte OFF.
De fonn a an loga. comproba mos s i e l d iodo es t en corte hallando la tens in a tra vs de l. S i esta
ten si n es e n sentido inver so o es en sentido di rect o pe ro me nor que Vy e l d iodo es t en osr. S i esta ten sin
J

No hay que p",,,",up'= por e11l. ; lenien"" U[1<riencia n l"Ssuposieio n...... n n cor=lu. pero 5; no lo son ya lo ;nd ica.~ el ,n. ji.; "

El dode de unl6n

73

es en sentido directo y mayor que Vyel supuesto es incorrecto )' debe suponerse en conducci n al reanudar
el llnlisis.
En el siguiente ejemplo, as como en el texto. emplearemo s el mtodo de anlisis que antecede .

Ejemplo 2-2
Determinar la ten sin de salida v en el circ uito de la Fig. 2 13a con las tensiones de entrada siguientes:
\ '1 = \', = O. Se usa un diodo de silicio que tiene R, =30 a. Vy =
O.6V, /,=O yR,-+oo.
.
(a ) v, = \', = 5 V; (b) v, = 5 V. v, = . y (e)

So/uc6n
Observemos Que no estn sealad as las re feren cias (tierra ) en la Fig. 2- 13a. Todas las ten si ones
Indicadas estn medidas respecto a la referencia con ca rdas de ten si n considerada s positivas. El ci rcuito
de la Fig. 2 13a est reproducido en la Fig. 2-13b en la que se ha incluido el punto de referencia.
. , V
~70 0

D'
o,
4.7 en

4.7 tO

o,

na o

'.

"

"

2700

"

'v

"'

"

(DI

1
".

270 0

~J

(b l

Figura 213. (a) C ircuito pan el Ejemplo 22 ; (b) esq uema alternativo para el circ uito de la pane Q .

,--~o 1'01.,-'.'_ ,
o
~700

"1Il

o -'-------j
'

4.1 en

4.7 kO

270 n

' v '-------> s v

sv.. J U
(DI

JO

"f-;o-l

0.1>
~7 0

'-v--,yj

" 9,---:- -,
tb)

0 1> V

JO n

OI> V

,,'
Figur a 2.14 . C ircuito equ ivalente para el Ejem plo 2-2: {al los dos diodos cortados: (b ) d iodo D I en cene y D2 co nduciendo ; (e)
los dos <liodos en conduccin.

74

Microeleclrnica moderna

= =

(a) Con ,.
l' , 5 V supondre mos que D I y 0 2 es t n en corte. La sustituci n de los di~os por el
modelo de I~ Fig~ 2-12b siendo R ---J _ nos lleva al circ uito de la Fig. 2- 140. La observ acin de es te
circui to pon e en ev idencia que no ~ ircul a comente alguna. En consec uencia la cada de tensi n a t.ravs
de cu alquier res istencia es nula. y por la ley de Kirchhoff VDI V Dl O < (Vy) confinnando as la primera
suposicin. Por tanto la Fig . 2- 12b es vlida para esta situacin y vemos que l'.. = 5V.
(h) Supongam os que D! es t en corte y 02 en conduccin con ", 5Vy ,.} = O. Utilizando los modelos
de las Figs. 2- llb y 2- 12b se obtiene el ci rcuito de la Fig. 2- 14b . Apli cando la ley de Kirchhoff al lazo
interior tendremos que

- 5

=
=

+ 4700/ m + 0.6 + 3D/ m + 270/ 02

= O

Despejando ' m

5 - 0.6
Co mo I D] es positivo (en se ntido directo) la supos icin de que 0 2 est e n conducci n es correct a. En
el lazo exterior no hay corriente. por lo que

v"

=5 -

Tambin puede calcularse

4700/ 02

=5 -

4700 x 0.88 x 10- ' = 0 .864 V

"Bde

v" = 0.6 + 300/1)2 = 0.6 + 300 x 0.88 x 10- ' = 0.864 V

Al no exis tir corriente en el exterior
VOl = o; -

5 = 0 .864 - 5 = - 4. 136 V

El valo r negativo de VIII confirma nuestra supos icin de que D I est en corte. As . el ci rcuit o de la Fig.
214b representa las co ndicio nes del circuito y el valor calculado de v = 0 .864 V es la tensin de sa lida.
Si en lugar de suponer que D2 est e n conducci n hubi ra mos supuest~ que esl en corte' /m hubiera s ido
cero. Sin corriente e n ningn diodo "B 5V hacie ndo que V, J1 5V. Com o este valor es mayor que Vy
O.6 V, nuestra supos icin hub iera sido errnea. De igual forma. si se considera D I e n conducc in y D2 en
corte. la ley de Kirchhoff ap licada al lazo exterio r nos da ra

- 5

+ 4700/ m + 0.6 + 30/ m + 270/ m + 5

= O

El clculo cond uce a un valor negativo de I/JI y el supues to anterio res falso.
(e) El circuito equ ivalente de la Pg. 2 14c es aplicable c uando v, = 1'1 = O suponiendo ambos diodos
D, y D z en conduccin. Por razones de simetra. en ambo s di odos e xiste la misma corriente l . La ley de
Kirchh off exige suministrar una co rrie nte 21 a estas ram as. Para el lazo inte rior la expresi6n es:

- 5 + 4700 x 21 + 0.6 + 00 + 270)1

de dond e 1 = 0,454 mA.

El valor positivo indica que la suposicin es correc ta. y por tanto

v" = 0 .6 + (30 + 270)/ "" 0.6 + 300 x 4.54 x

IO ~ " =

0.736 V

Observamos e n el Eje mplo 2-2 que exis te n valores dispa res de v que depende n del estado de los diodos.
Cuando ambas e ntrada s so n altas (p. ej . 5V ) la sa lida es tam bin alra. La salida es beja c uando una
o las dos e ntradas so n tambin bajas. Los circuitos con este tipo de comportamiento se denominan puertas
AN D~ (Y) y se es tudiarn deta lladamente en el ca ptulo 6.
B

El diodo de unin

El
'./1

75

'"

Figura 2- 15. (a ) Rect ificador de media onda. y ( b ) onda s de co rriente y de tensin.

2-8. APLICACIONES ELEMENTALES DE LOS DIODOS

Muchas clase s de circ uitos aprovechan la partic ularidad ON-OFf de los diodos para modificar notablemente la forma de ondas elct ricas. Ahora expondremos las bases de tales circ uitos, y en suces ivos
captulos trataremos de algunas aplicaciones especficas.

Rectificadores
Consi deremos el circu ito de la Fig. 2- 1511 en el que la combinacin de un diodo idea l y una resistencia
de carga en serie se alime nta con una tensin senoidal. Duran te el primer sem i-ciclo de la onda de entrada
el diodo est en cond uccin (ON) ex istie ndo una corriente I'/R e Durante el semi -ciclo negativo de '\', el
diodo est en corte (OFF) de forma que la corriente es nula (Fig. 2- 15). Como slo circula corrien te dur ante
medio ciclo a este circuito (Fig . 2- 15a ) se le deno mina rectificador de media onda. Es sign ificativo que
el valor med io (componente continua) de la corri ente a lo largo de un per iodo no es cero mientras que el
valor medio de la tensin en el mismo periodo s lo es . Este hecho constituye [a base de los circ uitos
rectificado res empleados para convertir la co rriente alterna. normalmente disponible, en corriente co ntinua
necesaria a la mayor parte de los sistemas electrnicos.
El circuito de la Fig. 2- l 6a emplea el condensador e a manera de filtro para conve rtir la onda de la
Fig. 2- 15h en la casi constante (c.c.) de la Fig. 2- 16h. A co ntinuac in describirem os cualitativamente el
efecto del co ndensador en la respuesta del circuito. En el instante ' = la tensin a travs del condensador
es VI y en ese momento la tensin de en trada es igual a VI actuando sobre el diodo.

'1

\ Entrada
~ I - ""

,b)

Figura 2-16. (a)

'"'
Rectificador con condensador de filtro; (o) tensin de salida de l circuito de la parte

o,

76

Microetectronica mo derna

Des pus de I la tensin del co ndensad or, es deci r, la ten sin de salida 1'" s igue a la tensin de e ntrada
hasta 1, c uando \:, llega a VIII . Despus de / ! la tensin de e ntrada dismi nuye a mayorrilffio, que la descarga
de l co nde nsadorcon ndose el diodo. Esto hace que la desca rga de sea a trav s de Re Si la constante de
tiempo R e es mucho mayor que el periodo T de la onda de e ntrada . la des carga ser lenta. con lo que
entre t, y ~ " 1' , baja muy poco, repitindose a partir de aqu el proceso. En los circ uitos de recticadores filtro (Sec. 17 4) las variaciones (rizado) de la onda de salida so n not ablement e me nores de lo que aparec e
en la Fig. 2-16h res ultando 1'" virtualme nte co nstan te.

u.. I

",

"

,
"

'1

'""::>

R,

Co)

lb)

Fig ura 21 7. lu) Circ uito equivalcme recnrt caocr : (h l onda de come nte mostrando los ngulos de ence nd ido y de ext inc in.

Empleando un diod o real e n la Fig. 215a se llega al circu ito eq uiva lente de la Fig. 217a, vlido para
polarizac in di recta. La ce-riente i se ded uce por la ley de Kirchhoff:

1=

v, -Vy

R,

V", sin wl - V y

(2- 11)

que es mayor que cero slo cua ndo 1', >Vy. As , la onda de comente represenlada en la Fig. 2~ 17b no se
inicia cuando rol = O. sino que hay un ngu lo um bral o de ignici n 0, dado por

f/J = sen - l
,

v'

V,,,

(2 -12)

Anlog amente exi ste un ng ulo de extincin al final del semi-ciclo posit ivo, c uyo valor es 1t - (/1,
Este circuito puede emp learse como cargador de baler as (e n ca lculadoras) sustituyendo R t de la Fig.
2~ ISa por VBB , tensi n de la balera, en serie con una resis tencia limit adora de corriente R ' En ese caso,
s
el ngulo de cebado viene dado por la Ec. (2- 12) cambiando Vy por Vy + VRB

Circuitos cortadores y fijadores

Los circuitos cortado res se usan para se lecc ionar para su transmi sin aquella parte de la onda que es t
por encim a o por debajo de un nivel de refere ncia , Bajo este punto de vista el rectifi cador de la Fig. 2 15a
es un circuito cortador ya que slo se transmiten a la sa lida las ten sion es de entrada superiores a Voy. Muy
frecuentem ent e los diodos e mpleados se polarizan con una ten sin de referencia que de termina la parte
de se al que ha de transmitirse.
El circuito de la Fig. 2 ISa es un s imple circuito cortador. Suponiendo que el diodo sea idea l, vemos
que "~se iguala a VR cuando el diodo D est en conducci n y 1'" = ", cuan do est en corte. La transicin
de OFF a ON tiene lugar cuando la tensin de ent rada alcanza el valor de referencia VR como puede verse
en la onda de la Fig. 2- 18b.

El diodo de uni6n

77

"
R

",

.
D

'

".

--f----\~__o"+-7\_--

w,

(b)

Figura 118. (a) Circ uito recortade r de diodo, y (h) su onda de salida.

El circuito equivalente de la Pig. 2-19 caracteriza al cortador de la Fig. 2 l 8a cuando se emplea un

diodo real (no ideal). En la Fig. 2- l 9b se ve claramente que ", es Vi cuando D est en corte. La corriente;
se deduce

v,

; = :v~
, _-,,"",V2R'--,"--:~

R + R

(2- 13)

Je donde
R[

v., = ;R+ Vl' + VR = Rf +R V + R

[

R (V R

Vl')

(2-14)

Como la polarizaci6n directa requiere que ; > O. en la Ec. (2-13)observamos que el pase de OFF a ON
tiene lugar cuando Vi se iguala a Vy+ VR. Este punto de transici6n supone un cambio abrupto de pendiente
en la grfica de v~ en funci6n de v. llamada caractersticade transferencia, y representadaen la Fig. 2-20.
La pendiente en esta figura es igual a la unidad mientrasD est en corte lo que indica que v~ = vI" En estado
de conduccin, la pendiente viene dada por el coeficiente de v en la Ec. (2-14). La onda de la Fig. 220
muestra c6mo se emplea la caractersticade transferencia para determinar la tensi n de salida de una seal
de entrada.
R

~
U

1)

H,
+_ " ,

u~

o_'~_.
,.)

Ji, - -

",

-,

'"

.'gura 119. Modelos para el circ uito de la Fig. 2 18a con: (a) polarizaeln di recta. y (h ) polarizacin inve rsa.

Ob s rvese que la caracterstica de transferencia de la Fig. 220 se deduce de la aproximaci n lineal de

la caracterstica del diodo que supone una transici6n brusca de la polarizacin inversa a la directa. En la
realidad tal tran sici n no es abrupta sino gradual. y por tanto tiene lugar no en un punto sino a lo largo de
una pequea zona de ten si n que normalmente es de 0.1 o 0.2 V. Esto hace que la onda de salida difiera
algo de la trazada en la Fig. 2-20. Afortunadamente. en muchas aplicaciones ves significativamente ms

78

Microelectrnica moderna

grande que las pocas dcim as de volt de la regin de ruptura po r lo que la repr esentacin lineal aproximada
es vlida.

Ca racterstica de transferencia

--'lc--A~ ~~- "

-r--r-r-r s

Pendiente e I

Figu ra 2-20 . Carac rertsuca de transferenci a de circuito recortadcr mostrando la ond a de entrada y la de salida resultante.

Ejemplol.J
Esboza r para el circ uito de la Fig. 2-210 en el que la tensin de entrada es la onda en dientes de sierra
de la Fig. 2- 21b: (a ) la caracterstica de transferencia v en func in v y (b) la onda de salida v. Los
parmetrosdeldiodo sonR = IOn, Vy= 0,6 Ve /. =0. '"
"

Solucin
Los circuitos equivalentes co n polarizacin directa e inversa vienen dados en las Pgs. 2-220 y 2-22b
respectivamente. Con polarizacin inversa la relaci n de salid a es ve = \'s ya que no ex iste corrie nte alguna.
En la Fig. 2-22a la salida puede ex presa rse

v"

VR

Vt

iR

=6

- 0.6 - JOi "" 5.4 - JOi

La corrie nte, hallad a resolviendo la ecuacin de Krchhoff para las tensiones es

6 - 0.6 - v.
5.4 - u.
=
JO + 1000
101 0

i ""

'.

"O

'.

IOV

- - - --

,,,

<',

"'lgura 2 21. (al C ircuito para el Ejemplo 2-] ; (h) onda de en trada pa ra el Ejemplo 2,3 .

E l diodo de uni"
Ikn

79

en

wn

"

;- 0,(, V

'.

'.

"

6V

6V
(6)

fo )

U". V

"1----------7
_...!...

Wf
~> 5.351----"''--(

Pendi ente

00

Pe diente

re

I
5.35 1---

,.

.(

"

v entrada

re

{dI

fe )

Figura 2-22. Modelos para el Ejemplo 2-3 con polar izacin: ( a ) directa. y
circuito de la Fig. 2-2 la ; (d) onda de salida para la entrada de la Fig. 2-2 l h.

(h )

inversa; ( e) caracterstica de transferencia del

El pu nto de ruptura se ded uce de la ecuacin de la corriente, y es el valor de v, para el que i es cero;
por lanto
v, = VI<' - v, = 6 - 0.6 = 5.4 V
El diodo est en conduccin (ON) cuando v, <5,4V y en carie (OFF) cuando 1', > S,4V. Sustituyendo i
en la ecuacin de 1'" resulta
R(V R - V,l
Rf
v" = R + R v, +
R + R
f
1000(6 - 0.61
IOc,
v,
=
+ 5.35
V
+
lO + 1000
101
10 + 1000
La caracterstica de transferencia est representada en la Fig. 2-22c y en la Fig. 2-22d se ve la onda de
salida deduc ida de la de entrada y de la caracterstica de transferencia.
De la onda de salida pueden deducirse tres particularidades. La primera es que el circuito de la Fig.
2-2 1a es el que se ve en la Fig. 2- 18a pero con el diodo conec tado a la inversa. Como consecuencia tenemos
que el c ircuito de este eje mplo transmite tensiones de entrada por encima de un nivel dado (aproximadamente VR - Voy) mientras la porcin de la seal de ent rada por encima de VR + Vyqueda corta da en la Fig.
2- 18a. La segunda particularidad es que para R R como es en este caso, la tensin de salida es
prcticamente constante con VR - Voy = 5,4 V cuando el dio do est en conduccin. La diferencia real es

80

ItIkroeltc/r6nica moderna

D,

1---l>I-- V..

".

.,

lb!

Figur. Z-lJ. (a) CircuilOreccrtador de dos niveles. lb) Circuilo moslrandoel em pleo de diodos limiladores.

del orden de 1% lo que correspon de a la relaci n RjR, y por ello muchas veces resulta conveniente
simplifica r el modelo de l diodo atendiend o a su te nsi n umbral despreciando el efecto de Rr La tercera
observa cin es que la tensin de salida y la caracterstica de transferencia tienen la misma forma. Por
tanto. podemos emp lear esta tcn ica en el laboratori o para obtener la caracterstica de transferencia
ap licando una entrada en diente de sierra y Irazando la onda de salida en un osci loscopio!
Combinando las propied ades de los circ uitos cortadores de las Figs. 2- 1So Y2-2 1a se llega al cortador
dedos niveles de la Fig. 2-230 . Si v YR re presentan el equi valente deThvenin en los terminales de salida,
las Figs. 2- 230 Y 2-23b son idnlicas. Para estos circu itos la tensin de salida queda restringida a estar
entre V" y V,} (aproximadameme). El anlisis de este ci rcuito forma parte del prob lema 2-26. Puesto que
D1 y D2 de la Fig. 2- 23b evitan que la salida supere V, } o quede por debaj o de V. , se les puede llamar
diodos im itadores.

2-9. MODELOS DE DIODOS DE PEQUEA SEAL

Los circuitos descri tos en la seccin anteri or utilizan el funcionamiento ON-QfF de los d iodos. En estas
aplicaciones la se al aplicada (normalmente variables co n el tiem po) es grande en co mparacin con el
nivel de po larizaci n (la lensin de refere ncia co nstante) y para describir el diodo se utilizan los modelos
de las Figs. 2 11 y 2-12. Vamos a estudia r ahora la situacin creada cuando la amplitud de la seal es
pequea com parada co n la polarizacin . Para represe ntar el diodo es conveniente emplear el circ uito

"
u,

,(1) -

V.sen w'
wl

lb)

tigur. Z2oI. (a ) Circuilode diodo con e",dlacin conSlanle y sellOidal; (b ) variacione s en l. recta de afga y en lu ondas de rnlr w
y de Ialida para Iacorrie nle de la parte e .

Btdtodo de uni6n

81

equivalente de pequea seal o incremental para permitimos relacionar la componente de la respuesta

debida a la seal aplicad a (exci tacin) v,(t). Para desarrollar el modelo de pequea seal resulta til el
circuito de la Fig. 2-24a .
En el circuito de la Fig. 2-240, Vm <vM' de forma -que el diodo se mantiene en todo mom ento con
polarizacin directa. El valor instantneo de la tensin v(t) aplicada al conjunto diodo-resistencia es:
v{t) = VA A

v..( t) = V.~ A

+ V", sen wt

(2 15)

En cada momento podemos trazar una recta de carga (Fig. 2- 24b) en la terma desc rita en la Sec o2-5.
Los valores mximo y mnimo de v{t) son VM + Vm y VM - Vm respectivamente, y para rot = n rt (siend o n
un nmero entero) v = VM ' Como pued e verse en la fig. 2-24b . la corriente iD est formada por una
componente senoida l superpuesta al valor de referencia I DQ Yviene expresada por

io

IOQ + iJ t) = IOQ + Id senes

(2- 16)

En la Ec. (2-16) iD es el valor instantn eo de la co rriente del diodo e I nn la componente en continua de

iDe id la componente variabJe con el tiempo de iD' cuyo valor de pico viene dado por Id' . La forma de la
corriente expre sada en la Ec. (2-16) es debid a al hech o de q ue la caracterst ica del diodo Q y Q2 puede
aproxima rse a una lnea recta cuya pend iente es igual a la relaci n volt-amp en o del diodo en Q. En es ta
zona el diodo se comporta linealmente . Es decir, el valor de rep oso 1DQ (en continua) viene fijado por la
tensi n de polarizacin constante VM' Yla componente senoidal ii t) la produce la exc itacin v,(t).

Figura 225. Circuitoequivalentede pequea seal de la Pig. 2-24a.

Las componentes de tensin e intensidad varia bles con el tiemp o en el circuito de la Fig. 2-24a se
pueden determ inar analticamente (en lugar de hacerl o grfica mente como en la Fig. 2-24b) aplicando la
ley de Kirchh off al circuito equivalente de peque a seal de la Plg. 2-25. Aqu el diod o se sustituye por
su resistencia incremental rd := l!gd siendo gd la conductancia incremental dada por:
g

=
d -

dio
dv o

(2 17)

Obsrvese que gd es simplemente la pend iente de la caracterstica del diodo calculada en el punto de
trabajo Q y en consecuencia el valor de r d es funcin de la corrie nte de reposo. Para hacer uso del circuito
de la Fig. 2-25 tenemos que establecer previamente los valores de reposo de tensiones y co rrientes del
diodo.
Para un diodo de unin , empleando la Ec. (2-3 ), la Ec. (2-17) se conv ierte en:
gd =

15

IXI"'1 V r =

IOQ + 15
l1V T

rV T

(2 18)

Lo ms frecuente es que 1DQ l. con lo que la Ec. (2- 18) se reduce a

rd = -

gd

l1VT
= --

IOQ

(2 19)

s El uso d e minscula s y may~sclllas en las variables y subfndi~s de la Ec. (2 16) responde a la forma no rmal e n que se represenllln las
compo ne ntes de lensi6n e inlensidad en los circuilos eleclJ6n icos. La du plicid ad de subrndces, lal como VloA ind ica unalensin de alime nlacin ,

82

Microelectrnica moderna

y podemos observar que la resistencia incremental vara en razn inversa con la corriente. A T = 20 -c,
V 25mV; por tanto, r J 25 TlIIOQ estando IDQ en rniliamp erios y r Je n ohmios . Para un diodo de silicio
r
(1l=2) e I DQ =5 mA,rJ = 100.

Ejemplo 2-4

El circuito de la Fig. 224 se utiliza a 20 "C, siendo V"" = 9V , Vn = 0,2 V Y R, = 2 k n. En el modelo

de gran seal del diodo , Vi' = 0,6V. R, = 10n y 11 = 2. Determin ar: (a) la componente alterna de la tensin
a travs de RL y (b) la tensin total a travs de ella.

Solucin
(a). En primer lugar hay que determinar los niveles de polarizacin del modelo en co ntinua de la Fig.
2-260. De la ley de Kirchho ff se deduce IOQ

I IJQ

9 - 0 .6
+ 10

= 2000

4. 18 mA

:=

Segn la Ec. (2-l9) la resistencia increment al es

2 x 25

4.18

= 12.0

,.,

'01

FIgu ra 226. Modelos en co ntinua (a ) e incremental (h) para el Ejempto 24 .

Haciendo uso del modelo de pequea seal de la Fig. 2-26h obtendremos la componente allem a de la
tensin de salida de la relacin del divisor de tensin:

2000

V" .ac

== 2000

+ 12 x 0.2 sen wt

0 .199 sen w l

La ten sin total V,,(/) es la suma de las componentes co nstante y variable. La tensin de reposo a travs
de RL es :

o sea

v" (r) == 8.36

Q.199 sen

wf

Las onda s de la Fig. 2-27son lo que se vera si se aplicase la salida a un osci loscopio. En la Fig. 2-270,
con el mando del selector puesto en continua (de) el osci loscopio traza la curva de va que es la tensin
instantnea de salida: observamos que la componente alterna ape nas si se aprecia. Sin embargo, la Fig.

El diodo de unin

83

2.27h co n e l se lector en alterna (ac) y la sensibilidad aume ntada. la componente alterna se puede medir.
En efec to. e l modelo de pequea seal cum ple una funcin anloga a la de pasar e l se lec tor de continua a
alterna. Eliminando e l nivel de referencia o reposo (e n continua) podemos apreciar el efec to que tiene la
entrada variable con eltiempo sobre la sa lida tam bin va riable co n e l tiempo.

s., 1"~ I Or

Sens ibilidad
vertica l

0.1 V/cm

6)

Selec tor

'"'

Sens ibilidad
vert ica l

oh '

fo'igur1l2.27. Grfk lls d e las ten sione s de salida del Eje mplo 2 -4 vistas e n la pantalladel osc iloscopio: (lIeo n el mando de l se lecto r
puesloen 'T, y lh ) co n dich o mand o en m. La line a de trazo s corres po nde a (l V.

'"'

'"

" igu ra 2 2'1. Mode los de diodos de peque a senlll co n: ((1) polarizacin direc ta. y (h ) po];tril.al'in in versa.

Ca pacidad de difusin
Para o btener los resultados de l Ejemplo 24 hemos supuesto q ue la frecue nc ia de la e xcitaci n se noid al
era suficie ntemente baja para pode r desp recia r el efe cto de l a lmace namie nlo de ca rgas e n e l diodo. A
frecuenc ias de excitaci n ms elevadas los efecto s de l almacena mien to de cargas se tienen en c uerna por
medio de la capacidad de dif'l.fi" C e n e l modelo de peq uea seal de la flg. 2-28(1. El origen de C(I se
puede describir cualitat ivame nte con e l siguiente razon am iento: En una unin polar izada e n di recto,
algunos huecos se di funden desde e l lado p al n, En co nsec uencia e n e l lado 11 y junto a la unin tenemos
una conce ntrac in de huecos mayor de lo normal de bido preci samen te II esa difu sin . Este exceso de
densid ad de huecos puede co nsiderarse como una carga almace nada e n la veci ndad de la unin . La c uant in
de ese exceso la esta blece e l grado de polarizaci n d irecta, Al irse apartando de la unin decre ce e l exceso

M4

M;croeffor l/;m ll/odema

de huecos por Sil rccom biuacion co n los ctccr rone s ma yori tarios . Lo mismo puede decirse de los clcct rones
que pasa n al ladop. Si ahora se aplica una se al q ue incremente en V la polarizac in directa. la mayor
difusin de hueco s (e lectro nes) motiva una va ri[lci n.1.Q en la ca rga almacenada ce rca de la unin , En e l
lmite. la rel acin Q/.1. V define la capac idad de difusin (.'/1' En un diodo de unin e n e l q ue un lado
est mucho ma s do pado q ue el otro (co rno es frecuente ) la capac idad CI> (ded ucida en la Scc . 2- 13) vald r
(en faradi os)

C l > == dQI == 'T /" I.!

dVI.!
VI

2.

(2-20)

r"

La vida media t de los portadores en la El'. (2-2 0) mide e l tiempo de recombinacin para e l exceso de
portador es minori tarios. Como r = r,{ j) la vida de los portado res puede co nsiderarse como una constan te
de tiempo de difusin .

Ca pacidad de t ran sicin

Como mode lo del diodo co n polarizacin inversa se utiliza e l circuito eq uivale nte de la Fig. 2-2Rh. La
rcsistcnciar, es la rcslstcnca incremcn tallcom o se defin e en la El' , (2- 19)1con el subndice rque sig nifica
llllC e l diodo tiene polarizacin inver sa. El eleme nto C , llam ado capacidad de depexin, transicin,
barrera o de ( 'U I"KII (' .\'1J11c/lIf represent a la va riaci n de la ca rga a lmace nada en la regin de dcplc xi n
respe cto a la variacin de tensin en la unin . Anter ior mente (Sec. 2-2) se indic que e l aume nto delni ve l
de polarizaci n invers a haca incrementar e l ancho W de la zona de dcp lcxin . Un aume nto en W va
acompaado de iones adic ionale s des cubiertos en la reg in de la ca rga espac ial. Ya q ue e xisten iones
pos itivos e n un lado de la unin y negativos en el otro . C, equivale a un co nde nsador parale lo en e l que

e,

,A
== W

(2-2 1)

donde W es e l ancho de la zona de dc plcxin. A el arca o sec cin de la unin y E la pemuti vida d del
semic onduc tor. Debem os tener en cuenta que W es func in de la ten sin de po lariza c in inversa por lo
q ue C , de pend e de la tensin , En una unin en esca ln (q ue veremos de talladament e en la Seco 2- 13), W
cs inversamen te proporciona l a la ra z c uad rada de la ten sin de polar izac in inve rsa,
Los condensadores en los modelos de la Fig. 2-2 X se ap roximan en alto grado a los efe ctos de l
almacenamiento (te carg as en un diodo. Tanto co n polarizacin directa co mo con inversa existen las
capacidades de dcplex ion y de difusin. pero co n polarizacin direc ta e l valor de lacn pacidad de dcplexin
es lan peq ueo allado de C" q ue generalmen te se desprecia. Anlogamente en un diodo co n po larizacin
inve rsa e xiste una pequea d ifus in de portadores, pero esta capacidad es desp reciab le frente a C/,

2-10. TIEM POS Il E CO NMUTAC I N Il EL IlIOD O IlE UNIN

La respuesta transitoria de un diodo al pasar de l estado de co nd ucc in a l de corte (o al re vs ) supo ne
quc transcu rre un c ierto inter valo de tiemp o an tes de q ue alcance c l nue vo estado . Ya que esto supone una
limit acin prcrica imp ortant e. en los siguie ntes prrafos estudiaremos la conm utac i n de ONa 01'1'. En la
Fig, 2-29 se represe nta g rficamente la secuencia de hechos q ue aco mpaan a la polarizac in inversa de
un diodo en conduc cin . Co nside remos 'lile se aplica la tens in de entrada en esc a ln v; de la Fig. 2-29h
al circuito diodo-resist encia de la Fig. 2-2911 Ysupongamos q ue dura nte un lapso de tiempo largo antes de
~

Alguno, pmgrnma, de a n:\lis, d~ circ uilo, induy~n ('la, (a pa(jd ad~s en lo, m"MI " s para com pl~ lar l'" y I"" a mayor p,.,(j 'i n

E l diodo de rmin

85

, =Oel diodo ha estado polarizado en directo con la tensin Vi = V, . En el instante ' =Ola tensin aplicada
pasa sbitamente a ,VII manten indose a este nivel para' > O. Si suponemos que Rl y V, son mucho ms
grandes q ue R,y y respectivamente. la corrie nte en el circuito ser io '" VJ: IRL siendo este el valor ind icado
en la Fig . 2-29c para / ::;; O. La polarizacin directa motiva que un mayor nmero de portadores atraviesen
la unin de forma que la densidad de portado res minori tarios en exces o es alta. Con polariza cin inversa
el exceso de portadores minoritarios en las proximidades de la unin es virtualmente nulo. Por tanto una
inversin sbita de la tensin no puede ir aco mpaada de un ca mbio de estado del diodo hasta que el
nmero de portadores minorit arios en exceso quede reducido a cero. Es decir, estos portadores deben
retroceder a travs de la unin hacia el lado ori ginal. Este movimi ento de carga produce una co rriente en
sentido inverso. El periodo de tiempo durante el que el exceso de portadores minoritarios decre ce hasta
cero, o sea entre t = O Y t = /, se denomina tiempo de almacenamiento t,. Durante ese tiempo el diodo
conduce fcilmente y la corriente determ inada por la tensin aplicada y la resiste ncia de carga exterior es
-VJ Re La cada de tensin en el diodo baja ligeramente debido al cambio de la corriente en la resistenc ia
hmica de l diodo pero sin inven ir( Fig. 229d). Enel instante I = " = '. el exceso de densidad de portadores
minoritarios queda anulada. A continuacin de este tiempo la tensin de l diodo empieza a invertirse hacia
-VII' y la corriente decrece hacia 1..

0'0

V' !-__{
o

R,
o
o

"

o
'D

1
I

fe)

I
I

- - j v.

t---'.-1

- v'o\-- - - - -

- v.. - - --- - - - - - - -

Figura 229. (a ) circuitodiodo-resistencia: (b ) onda de entrada aplicadaeneste circuito mostrando un pase abruptode polarizacin
directaa inversa: ondasde corriente, (e) y de tensin (ti) sealando los tiempos de almacenado y de transicin,

'1

El tiempo transcurrido ent re y el momento en que el diodo se ha recuperado completamente se

denomina tiempo de transici n t,. Este tiem po de recuperacin se comp leta cuando los portadore s
minoritarios que se hallan a alguna d istancia de la uni n se han d ifundido y atravesado la unin y cu ando
adems la capacidad de transicin de la unin polarizada inversamente se cargue a travs de Nl a la tensin
- V...
Nonnalmente los fabricantes especifican el tiempo de recu peracin inversa t" del diodo en co ndiciones
de trabaj o tpicas, en funcin de la forma de onda de la corriente de la Fig. 2- 29c. El tiempo /.. es el
transcurrid o desde que se invierte la co rriente en t = Obasta que el diodo se ha recuperado hasta un punto
determinado por la corriente o la resistenci a del propio diodo. Si el valor especificado de NL es de algunos
centenar es de ohm ios los fabricantes corrientemente especifi can el valor de la capacidad eLen paralelo

86

Microelectrnica moderna

con R del circ uito de medida utilizado para determinar I . Existen co mercialmente diod os con ,.. que van
desdemenos de un nanosegundo a un microsegundo pa; a diodos destinados a conmutar corr ientes alias.
En el lN4 153 el tiempo de recuperaci n inversa es de unos pocos nanosegundos en las condiciones de
prueba dadas en el Apndi ce B- 2.
Bt nempc de recuperaci n directa t"es el tiempo nec esario para que la tensin del diodo pase del 10
al 90% de su valor final cuando se pasa deOFF(colle) aON(conduecin). Puesloque t., t.. normalmente
1., se des precia .

211. DIODOS ZENER

La multiplicaci n de avalanch a y la ruptura Ze ner son los do s proce sos que provocan la zona de ruptura
en la caracterfstica con polarizacin inversa de la Fig . 24a rep roducida en la Fig. 2-300. Los diodos que
posean una disipaci n de potencia adecu ada para trabajar en la regin de ruptura se deno minan Diodos
Zenel' y su smbolo es el de la Fig. 2-30b. (la denomi nacin de diodo Ze ner.. se emplea independie ntemenre de l mecanismo de ruptura). Estos elementos se em plea n co mo reguladores de tensin as
como en otras ap licacio nes que requi eran una tensin de referenci a constante.
"

- - - - - -- - - - -

/11.

,.

.,

.,

t lKu n 1.)0. (Q)CuacteriSl k ade poiuizad n inveru ind:;l.ndo la 1l'8inde llIp1ura ; eb) simbolo del r'. iodo zerer.

Multiplicacin de avalancha
Cons ideremos la sig uiente situaci n en un diodo con pola rizacin inve rsa: un portador generado
t rmicamente (parte de la co rriente de saturacin inve rsa) cae en la barrera de la unin y adquie re energa
de la tensin aplicada. Estos portado res chocan co n un ion del cristal e imparten suficiente ene rga para
romper un enlace covalente. Adem s del portador origina l se ha ge nerado un nuevo par efectr n-hueco.
Estos po nadores pueden adq uirir energfa suficiente de l campo. chocar con ot ro ion del cristal y crear airo
par electrn -hueco . De esta fonna cada nuevo po rtador produ ce portadores adicionales debidos a la
colisin y accin d isruptiva de los enlaces . A este proceso se le llama multiplicacin de avalancha. El
result ado es una corriente inversa elevada y se dice que el diodo est en la regin de rup tura o avalancha.

Ruptura Zener
Aun cuando los portadores dispo nibles inicialmente no adquieran energa suficie nte para rompe r
enlaces es posible iniciar la ruptura por ruptura directa de los enlaces. Puesto que existe un campoe lcmco

El diodo de unin

87

en la unin puede aparecer una fuerza suficientemente elevada sobre un electrn para romper su enlace
covalente. El nuevo par hueco-electrn fonnado acrecienta la corriente inversa. Obsrvese que este
proceso llamado ruptura Ze ner no implica colisiones de portadores con iones del cristal.
La intensidad de campoelctrico l aumenta al aumentar laconcentracinde impurezas para una tensin
aplicada fija. Se ha determinado que la ruptura Zener se produce con un campo de aproximadamente 2 x
101 V1m. valor que se alcanza con tensiones de 6Y o ligeramente menos en uniones fuertemente dopadas.
Endiodos poco dopados la tensin de ruptura es ms elevada y el efecto predominante es la multiplicacin
por avalancha. Existen diodos de silicio con tensiones de avalancha desde unos pocos volts hasta unos
centenares de ellos con potencia de hasta SOW.

Modelos de diodo Zener

La caracterstica del diodo Zener puede aproximarse a una relacin volt-amperio lineal,en forma muy
parecida a los diodos con polarizacin directa. El modelo de la Fig. 2-310 resulta de tal representacin.
En muchos casos la caracterstica representada en la Fig. 2-30a es virtualmente vertical en la ruptura por
lo que la resistencia esttica R z = O.

(,)

(b)

figura 231 . Modelos de continua (a) y de pequea seal (b ) del diodo Zener.

En la Fig. 2-31b se representa el modelo dinmico o de pequea seal. La resistencia dinm ica 1'. es
la inversa de la pendiente de la caracterstica volt-amperio en la zona de trabajo. Relaciona la variacin
de la corriente de trabajo a/ z con la variacin de tensin a Vz haciendo a Vz = rzA./z. Idealmente. ' zes igual
acero 10 que corresponde a una caracterstica vertical en la regin de ruptura. Para valores de Vz del orden
de unos pocos volts, r es del orden deunos pocos amnios. Sin embargo. con corrientes por debajo de /,t de
la fig. 2~30a en el coJo de la curva, r, puede llegar a valer algunos centenares de ohmios. Estos valores
de r, se obtienen tambin para V. > IbY y para niveles de tensin bajos , particularmente con corrientes
inferiores a un mA.
.
La capacidad de un diodo de avalancha es la capacidad de transicin y por tanto vara inversamente a
una potencia de la tensin. Puesto que C, es proporcional a la seccin recta transversal del diodo, los de
gran potencia tienen una capacidad muy elevada. Son normales valores de Cr comprendidos entre 10 y
10.000picofaradios.

Un regulador Zener
El diodo Zener de la Fig. 2-320 se emplea para mantener una tensin de salida V" = V independientemente de las variaciones de la resistencia de carga R L y de la tensin no regulada V, >V,. Para e l
anlisis del regulador se utiliza el circuito equivalente de la Fig. 2- 32b en el que se supone R. = O. La
ecuacin que describe este circuito es. segn las leyes de Ohm y de Kirchhoff:
.

88

Microelectrnica moderna

Iz

1,

- t,

R,

v,

- Vz
R,

R,

Vz
R,.

12-22)

R,

..,

v.

v,

,.,
Fia ura 232 . (ti ) Circuito regulador Zener, y (h ) circutcequivale nte.

'"

En esta ltima ecuacin vemos que IL = V)RL aumenta (disminuye) cuando disminuye (aumenta) la
resistencia de carga. Si n embargo, la corriente 1, es inde pendiente de RL ; por tanto Iz varfa con las
variaciones de la carga pero la salida se mantiene consta nte en Vi: ' I z vie ne limitado tanto en los valores
bajos como altos de la corrient e. La limitacin alta proviene de la mxima capacidad de disipacin de
potencia del diodo Zener. La corri enle / L Ii (Fig. 2-30a) representa e l valormfn imo de la corriente del diodo
para que tenga lugar la regu lacin . Por debajo de / zK la regu lacin es pob re y la tens in de salida se desv a
de Vz. El campo de toler ancia de Iz res tringe los valore s de la carga para los que se alcanza la regulacin.
Para un diodo dado estos lmit es de Iz a su vez limitan los valores m nimos y mxi mos de V5 para el buen
funcion amiento de l circuito.
Algunos fabricante s es peci fican el valor de I ZK mnimo. por debajo del c ual no puede usar se el diodo .
Muchos diodos come rcia lmente asequibles presentan un codo agudo en su caracterstica an en el margen
de los mic roamperios . En el caso de no ser conoc ida I ZIi una forma e mprica de estimarla es tomando para
ella de un 5 a un 10% de la mxim a corriente nomi nal.

Caractersticas de tempe ratu ra

Un punto de inte rs en relacin co n los diodos Zener y con todos los dispo siti vos de semiconduc tores
en general es su sensibilidad al calor. Su coe ficiente de temperatu ra viene dado por la variacin porcen tual
de la tensin de referencia por cada grado ce ntgrado de variacin de la tem peratura del d iodo : es te dat o
lo suministran los fabr icante s. Este coeficiente puede se r positi vo o negativo y generalme nte estar
comprendido en tre O, I % Ygrado. Si la tensin de referencia es superior a 6 V, c uando el mecanismo
fsico corresponda a la multi plicacin por ava lancha el coeficient e ser positivo. En cam bio por debajo
de los 6 V cuando tiene lugar la ruptura Zene r el coeficiente ser negativo.
Los diod os de referencia compensados t rmicamente proporcionan una tensi n virtual me nte constante
dentro de un amplio margen de temperaturas. Estos dispositivos constan de un diodo Zcner con
po larizacin inversa y coeficiente de temperatura positivo. combinando en un mismo chip con otro diodo
polarizado en di rec ta y de coe ficiente de tem peratur a negativo. A ma nera de ejemplo. el diodo de referenci a
de s ilicio Mororola I N824 I de 6.2V tie ne un coefic iente de temperatura de 0.005 % C a 7.5 mA en la
zona e ntre -55 a + 100 "C. La resistencia dinmica es solame nte de 10 Q . La estabi lidad de tensin con el
tiempo de alguno s de estos diodos de refer encia es comparable a la de las c lulas convencionales normal es.

2 12. DIODOS DE BARRERA SCHOTI KY

La unin form ada por un meta l y un semiconductor extr nseco puede se r rectificadora u hmica. Debido
a la d iferente concent raci n de portadores e n los dos materiales e xiste una barrera. Los contactos hmicos

El diodo de unl6n

89

empleados para las conex iones en dispositivos semicondu ctore s existen cuando se trata de eliminar el
efecto de la barrera . ste es el caso de la unin entre aluminio y silicio fuertemente dop ado usada en la
fabricacin de ci rcuitos integrados . Si n embargo, cuando se usa silicio ligeramente dopado (o arseniuro
de galio) la unin aluminio-silici o es rectifi cadora y los dispositivos as formad os se denominan Ba rrera
Schottkyo simplemente diodos Scnouky ,

'o
Diodo
de bam:ra
Schollky
Diodo de 5ilil;io.

,.,

'b<

Figura 1-33. Diodo de barrera Schouky: (a) ca ractertaica, y (b) sfmbclc del circuito.

En la Fig. 23 3a se establece la comparacin entre las caractertsticas volt-am periode un diodo Schouky
y un diodo de unin de silicio . O bservemos que amb as caractertsnc as tienen el mismo perfil por 10 que la
Ec. (2 3) define tambin el comporta miento de la barrera Sch ou ky. Si n emb argo entre estas dos
caractersticas se aprecian dos diferencias fundamentales: ( 1) en el diodo Schouky la ten sin umbral Voy
es menor, y (2) la corriente de saturacin inversa es mayor. Amb as particula ridad es son consec uencia de
la mayor concentraci6n de electrones en el metal. Con mayor nmero de portadores disponibles se obtie nen
corrientes similares a tensiones ms bajas, y en forma an loga este nmero de portadores acrecie ntan la
corriente de saturacin inversa.
El principal uso de estos dispositivos en circ uitos integrados es por conmutar ms rpid amente de lo
que lo hace el diodo de unin . Debido a que es un dispo sitivo de portadores mayorita rios (recurdese que
en un metal no hay portadores minoritarios) el tiempo de almacenamiento es despreciable y eltiempo de
recuperacin inversa comprende nicamente el tiempo de transmisin visto en la Fig. 2~29c.

2-13. DIODO DE UNIN EN ESCALN

En esta secc in presentaremos co n ms aproximac in cuantitativa varios de los co nceptos descrit os
anleriormente en este mismo captulo. La unin en escaln , introducida por primera vez en la Seco 17 se
emple a aqu para estudiar la capacidad de deplexi n Cr, variaciones en la densidad de portadores
minorit arios, y la capacidad de difu sin CD

Capacidad de deplexin
Una unin abrupt a se forma cuando hay un cambio abrupto de iones aceptadores en un lado con iones
dadore s de otro lado . Una unin as se form a entre el em isor y la base de un transistor planar. No es
necesari o que las concentraciones de dadores y receptores sean iguales. De hecho es frecuentem ente
ventajoso tener una unin asimtri ca . La Fig. 2 34b es un grfico de la densidad de carga en func in de

90

M;croelectr6n'~ic~a~a~l~
o~d~er~lI~a,--

la distancia a la unin. en la que la concentraci n de aceptadores N, se supone mucho mayo r que la de

dadores NV' Puesto que la carga neta debe ser cero. se ded uce que:

NA. Wp

""

N oW"

m-

(223)

,.
o

'"
Densidad de ca rga P, :

----c-"".....~-O

- It',

'"
Intensid ad de campo "

,-

1<"1

Tensin V

o
,",

Figura 2-34. fa ) Unin P" abrupta co n po larizacin inversa . (h) den sidad de ca rga. (e) intensidad de cam po. (d) variacin de
lensin con la distencie a la unin

Si N, N"J
entonces
W W = W. La relacin entre tensin y densidad de carg a viene dada por la
I ' .

Ec. (2-1):

cPV
- qN n
-- = - --

(2-24)

Las lneas de Fl ujo elc trico parten de los iones dado res positivos y term inan en los iones receptores
negativos. As pues no hay lneas de flujo a la derech a de .r W. de la Fig. 234. y" -dvtdx O a .r =
W = W. Integrando la Ec. (2-24) sujeta a esta co ndicin tendremos:

dV
- qN n
= - (x - W) = - 't; (x )
V/m
(2-25)

ds

El diodo de unin

91

Desprec iando la pequ e a ca da de tensi n a tra vs de W pod remos es coge r arb itrariamente V = O e n
.r = O. Integ rand o la Ec (2~25) con e sta co nd icin tendremo s

V "" - qN/J (x 2

2 Wx )

2,

(2-26)

La va riacin lineal de la intensidad de campo con re lacin ar y la dependen cia de la tensin respecto
al cuad rado der quedan reflejada s e n las Figs. 2-34c y 2-34d. Estas gr ficas deben com pararse co n las
co rrespo ndie nte s curvas de la Fig. 2-2.
En .r = W . V = Vi = tensin de la unin o barrera . o sea
V "" cN v W
,
2,

(2-27)

En esta secc i n hemos e mpleado e l signo V para rep resentar la tensin a una distancia c ualq uie ra .r de
la unin . Aho ra e mplearemos VD para la ten si n ex terior aplicad a al diod o.
Pue sto qu e el potencial de barrera repr esent a una ten si n inver sa. se re baja aplicando una tensi n
direcia: As
Vj = Vu

Vo

sie ndo V negativo pura una po larizacin inve rsa aplicada y V , la ten sin de contac to (Fig. 2- 2c/). Esta
D
ecuaci6n y la 2- 15 confirm an cua litativamente qu e ~or d~ la capa de dcp lexin crece con la ten sin
ap licada . Ahora ve mo s qu e W va ra co mo ..[V = -J V~ -Vf)
S i A es el rea de la unin. la carga Q e n la d istanci a W es:

Q = qN /JWA
La ca pac idad de dcplexin increm ent al

el
De la Ec.

( 2~ 2 7 ) , cJ WId ~

e, e s:

dQ

= -

av;

:.:

dW
qN f)A -

uv,

(228 1

=E lq N JW. y po r tan to

,A

(2-291
CT =F
W
Esta ec uac in es e xactamente la m isma qu e se ob tiene para un conde nsado r plano paralelo de supe rfic ie
A y d istanc ia W entre placas con un d ielc trico de permiti vidad 1. 10 qu e ya se anticip e n la Ec. (2 -2 1).
Despejando W de la Be . (2 -27) y sustituyendo e n la Ec. (2-29 ) tendremo s
C

= A

qt:No

2( Vu

V IJ)

]'"

(2)01

A vece s co nviene esc ribir es ta ecuacin co mo

CI = A Cu

"
;:
( 1 - V)"'

(2-3 11

siendo C" la capaci dad de la unin po r unidad de supe rficie y co n po laridad nula (VO= O).

Expresin analtica de la concent raci n de por ladores minorit arios

S i la tensin a trav s de un d iodo se a plica en sen tido directo . la barrera de potencia l en la unin se

92

Microelectr nica moderna

rebaja y huecos de l lado p entran en la regin 11 , y anl ogame nte elec tron es de l tipo 11 p:lsan al lado " .
Definiremos p co mo la conce ntracin de huecos en e l semicond uctor de tipo 11. Si designamos po r p.., el
pequ eo valor de la concentrac in de huecos ge nerados trmicamente, la concentraci n de huecos
inyectados o en excescp'; sera p ', == p" - p"". A medida q ue los huecos se difunde n en d iado n encuentran
abu ndantes e lectro nes co n los que se recombinan . Por tant o pJ x} decrece con la distancia .r e n e l ma terial .
11 . Se ha det erminado q ue el e xceso en la densida d de huecos cae ex ponencialmente co n .r.
p~(x)

= p~( O)

~ - _T/Lp

= p,,(x}

- p"u

(232)

e n do nde " (O) es e l va lor de la conce ntracin inyectada de minorita rios e n la unin .r = O. El parmetro
L de nominado longitud de difu sin de huecos est rel acio nado con la constante de difusin D (Sec. 1- 11)
y con el tiempo de vida medio t r seg n

L" = W p 1'p ) l /2

(2-33)

Lp represent a 1u di stanci a desde la un in en la q ue la co nce ntrac in inyectada ha bajado hasta l/E de

su valor e n .r = O. Se puede de mostrar que L es igual a la distancia med ia que un hueco inyectado reco rre
antes de reco mbl narse co n un elec trn , po r anto. L represent a e l cami no libre medio para los huecos.
En la Pig. 2-35a puede verse e l comportam teruoex pc ncncia l de la den sidad de parladores mino ritarios
e n exceso en funci n de la di stanc ia en cualq uiera de los lado s de la unin . La zona som breada por debajo
de la c urva en e l tipo fI (o tipo 1') es proporcio nal a 1:1 carga de los huecos (o e lectrones inyectad os ).
Obs r vese q ue 11 indica la concentraci n de ele ctrones en el mate rial tipo p a una distancia .r de la unin ,
y tir (O) e l valor de tal densidad en .r = O.
Co nce mracio n.

Conce r uracn.

P.
"p

la )

lbl

F iJ:u ra 2.\5 . Densidad de po rtadores min oritario s e n rundn lIe la distancia a la unin. con polarizacin dire cta (u l e inversa
(/11. La reg in de dc plexin se conside ra tan peq uea en re l"c i n a 1" long ilU d de d ifusin q ue no se ha illdicado en la g ura . Obs rvexe qu e las C ur~;IS nose han dib ujado a esca la. pllcslo que p~(O) es muchomayor que p ,",.

En la Sec o2-2 ya se sea l 4ue una pol arizac in directa V rebaja la ..hura de la barrera y aporta ms
ponadores oue crucen fa 11 lI ;II . Por l a ll10 T' (O) debe ser func in de V. De la re lacin de Bolt zmarm [Ec.
(1 -39) parece razonable q ue fi JO) de ba dc~ndcr ex ponenc ia lme nte de V. Se ha hallado que:
1',,(0) = p..,,~ VI Vr

(2- .14)

Esta ecua cin da la co nce ntrac in de huecos e n e l extremo de la reg in (en .r = () j ustam en te afuera
de la regin de tran sici n) en func in de la co nce ntracin p ,", de po rtado res min or itarios en eq uilibrio

El diodo de "n i"

93

lnn ico (alejado de la unin ) y de la tens in V. co ns tituye la lla mada ley de la unin. Una ec uaci n s imila r.
intercam biando las p y las" dar la conce ntrac in de e lectro nes e n la regin p en func i n de V.
La Fig . 2-35h re presenta la densid ad de eq uilibrio de portado res m inor itarios c ua ndo una tensin
exterior pola riza inversamente la uni n . Lejos de la uni n los portadores minorit arios igua lan a los va lores
P y Il de equ ilibrio trmico. situaci n que es tam bin la de la Fig. 2-35a. A medida q ue los portado res
';no~rios se aproximan a la unin so n barri dos r pldame nre y su densidad va disminuyendo hasta cero
en la unin . Este resultado se ded uce de la ley de la unin Ec. (2-34) ya q ue la co nce ntracin P..(O) se
reduce a cero co n una tens in negativa e n la unin .
La ca rga inyec tada con po larizacin inversa viene dad a por el rea de las zona s sombreadas de la Fig.
2.35b. Esta carga es negativa ya que representa menos ca rga de la pos ible en condicio nes de eq uilibrio
tnn ico sin tensin aplicada .

Descripcin del cont rol de ca rga de un diodo

De la Ec. (1-34) se deduce que la co rriente de difusin de huecos I (O) q ue atravie sa la uni n bajo
polarizac in dire cta es pro porcional a la pendient e e n e l o rige n de 1: c urva P" de la Fig. 235a. La
correspo ndiente co rrie nte de difusin de e lec trones /. (O)e s proporc io nal a la pend iente e n e l o rigen de la
curva 11 de la m isma fig ura. Te ricame nte se puede de m os tr ar que la co rrie nte de desp la za mi ento
de port~dores minorit arios que atravie san la uni n es despreciable fre nte a la co rriente de difusin de
portadore s minoritarios. Por tanro.f (O) represe nta la corrie nt e total de hu e co s que pasa n la uni n
de iaq u ierda a de recha. e /J O) es 1; corriente total de electrones que la cruzan de derecha a izquierda, por lo
que la corrie nte lolal l en el diodo ser la suma de ambas, o sea
1 "" 1,.(0)

+ 1,,(01

12-35)

La corriente inversa de saturaci n de huecos (o e lectro nes) es proporcio nal a la pendiente en x = Ode
la curvap. (O " ) de la Fig . 2-35h. La co rriente inversa de satu racin es la suma de ambas y es negativa .
Para simplificar el razonamiento supond re mos que uno de los dos lados. por ejemplo el de material p
est muc ho m s dopado que el "de forma que toda la corriente 1 que atraviesa la unin es debida a los
huecos q ue pasan del lado p a l /l. o sea que I "" 1 (O). Segn la Ec. ( 134)

ap;

I,.(x ) "" - AqD P -d' ""

Aq DpI'~( O)

L,.

.l

- '4
e .

(2-361

haciendo uso de la Ec. (3-32) para p. (x) . La co rriente de huecos 1 viene dada por I,.(x ) de la Ec. 236 con

.r e .o sea
I = AqDpp'IOI

12-371

L,

El e xceso de carga min orit aria Q ex iste s lo en el lado 11 y vie ne da do po r la superficie sombreada en
la regi n 11 de la Fig. 3-35a multiplicada po r la secc in rect a A de l diodo y por la carga e lectrnica q. Por
tanto. de la Be. (232) se o btiene
Q ""

L"

Aqp '(O)

~ -_. 'L. dx ""

AqL"p'( O)

(2-38)

Eliminando p'(O) de las Ea. (2 37) y (2 -38) tend remos

I
siendo 'r

fl

L,!ID ,:::::: t , vida media de los huec os (Ec. (2- 33 )).

(2-39)

94

Mi croelectrnica moderna

La Ec. (2-38 ) es una relacin importante conocida co mo descripci n del control de la carga de 1111
diodo y establece que la corriente de un diodo (consistente en huecos que cruzan la unin desde el lado p
al 11 ) es proporcional a la carga Q de exceso de portadores minoritarios almace nada. El factor de
proporcio nalidad es la inversa de la constante de tiempo (tiempo de vida media t) de los portadores
minoritarios. Por tanto, en estado de equilibrio la corriente I suministra parladores minoritarios al
mismo ritmo en que desaparecen por la recombinacin. La ca racterizacin de un diodo por su control de
carga describe el dispositivo en funcin de la corri ente I y de la carga Q almacenada, mien tras que la
carac terizacin por medio del circuito equivalente lo hace en funcin de I y de la tensin " en la unin.
Una ventaja inmed iata a la representacin por el co ntrol de carga es la de sustituir la relacin ex ponencial
entre I y V por la relacin lineal entre I y Q. La ca rga Q es simplemente un parmetro cuyo signo determ ina
cuando el diodo est polarizado en directo o en inverso. Si Q es positivo la polarizaci n ser d irecta. y
viceve rsa.

Capacida d de difusin
En la Seco2-8 se introdujo la capacidad de difusin eDcomo modelode l almace namiento de parladores
minoritarios en la vecindad de un diodo con polarizacin inversa. Podemos ahora deducir este elemento
basndonos en la descripcin del control de carga recin visto. De las Ecs. (2-39) y (2- 17) tenemos:

e -dQ
dV
1)

dI
dV

T -

:=

TKJ

= -

rJ

(2-40)

en la que gol dtld V es la conducrancia incremental del diodo . Sustituyendo la expresin de la resistencia
incremental del d iodo r , = I /g" dada en la Ec. (2- 18) en la Ec. (2-40) resulta

TI,

e l) := -

"v,

(2-41)

Vemos que la capacidad de difusin es proporcional a la co rriente ID. En la deduccin anterior hemos
supuesto que la corriente lo en el d iodo es debida slo a los huecos. Si no se cumple esta suposicin. la
Ec. (240) da la capacidad de difusin Cw debid a nica mente a los huecos. y se puede deducir una
expresin similar para la capacidad de difusin COI> debida a los electrones. La capacidad de difusin total
es la suma de COp y Co..'

REF ER ENCI AS

2
3
4
5

Gray, P.E., D. De Will, A.R. Boothrcy d. y lF. Gibbons: "Physlcal Elecrronlcs and Circuir Models of
Transistors," vol. 2, SEEe, John Wiley & Sons. Nueva York, 1964.
MiIlman, J., y C.C. Halkias: "Integrated Electronics." McGraw-Hill Book Company, Nueva York, 1972.
Yang, E.S.: "Fundamcnrats of Semiconductor Devices," McGrawHill Book Company, Nueva York, 1978.
Muller, R.S., y T.1. Kamins: "Device Electronics for Imegrered Circuits," John Wiley & SonsoNueva York.
1977.
Ghausi, M.S.: "Principlesand Deslgn of Linear Active Circuits," McGraw-Hill Book Company. Nueva York,

1965.

El diodo de unin

95

TEMAS DE REPASO
2.1

2.2
2.3
2.4
2.5
2.6
2.7
28
29

210
211

212
213
214
215
216
217
218
219
220
221
222
223
224
225

226
227
228
229
230

En una uni6n pII. dnde es mxima la inten sidad del campo elctrico? Explquese.
Q u es la regi6n de deplexin?
Los huecos y los electrones co nstituyen la carga espa cial ?
Los iones dadores y aceptadores constituyen la carga espacial?
Cul es el mecanismo para la mayor parte de la corriente en una unin con polarizaci6n directa ?
Qu polaridad debe tener la te nsin externa para tener polarizacin directa ?
Con polarizaci6n inversa aumenta o disminuye el esp esor de la regin de deplexi6n?
Q u pasa con la tensin en la uni6n?
Qu es un contacto 6hmico?
Se puede medir directamente la tensi n de co ntacto de un contacto 6hmico?
Escribe la relaci6n volt-amperio para una uni6n pll y expresa el s ignificado de cada trmino.
Po r qu la co rriente de saturaci n inversa puede co nsiderarse un factor de esc ala de la corriente del diodo?
Qu se entiende por tensin umbral ?
C6mo puede determinarse TI de la caracterstica logartmica?
(a ) C6mo vara con la temperatura la corrie nte de saturacin inversa de un diodo p"?
(b) Con corriente constante, cmo var a la tensin del diodo con la temperatura?
Q u parmetros de un diodo de germanio difi eren de los de uno de s ilicio?
(a) Esboza la caracterstica volt-amperio de un diodo ideal.
(b) Explica c6mo esto semeja un interruptor.
Cul es el significado de la recta de carga?
Dibuja un modelo de diod o de gran se a l con polari zacin directa .
Expli ca c6 mo un diod o funciona co mo rectificador.
Explica la acci6n del condensador de filtro en un ci rcuito rectificador.
Describe el funcionamiento de un diodo cortador.
Qu se entiende por caractersticas de trans ferencia?
(a) Dibuja el modelo de pequea se al de un dio do pn con polarizacin directa e inver sa.
(b) Explica el significado sco de cada elemento.
Con polarizaci6n directa y corrie nte del diodo c rec iente, aumenta o disminuye (a) la resistenci a increment al.
y (h) la capacidad de difusi n?
Explica cmo se usa el circuito equivalente de pequea seal para determinar la respuest a en un circ uito que
cont enga un diodo.
Por qu no aparece la fuent e de polari zaci n co nstante en el modelo de pequea sea l de un circuito
conteniendo un diodo?
La capacidad de deplexin a umenta o disminuye al c rece r la tensi n inversa?
Expli ca el significado fsico de los tiempos de almacenamie nto y de tran sici n.
Describe el mec anis mo fsico q ue produc e: (a) la ruptura por avalancha y (b) la ruptura Zcner.
(a) Esboza la caracterstica volt-amperio de un diodo Zen er.
(b) Sealar en e l esbo zo el codo de la c urva.
(e) Q u significa ese codo?
Dibuja los modelos de grande y de pequea se al del diodo Zener.
,En qu se diferen cia un diodo de barrera Schollky de un diodo de unin de silicio?
Esboza [a dens idad de portadores minoritarios en un diodo pll de unin abrupta con polarizacin directa e
inver sa.
Qu se entiend e por descripcin del co ntrol de la carga de un d iodo?
(a )
(b)
(e)
(a)
(b)
(a)
(b)
(a)
(b)

Transistores de unin
bipolares (BJT)
El transistor de unin bipolar es uno de los principales dispositivos de semiconductores empleados en
la amplificacin y conmutacin. El objetivo de este captulo es describir los principios fsicos que
gobiernan el funcionami ento deltransistor bipolarde unin y tratar a este elemento corno un elemento del
circuito. El desarrollo de las caractersticas volt-amperio deltransistor, de la pequea seal y del circu ito
equivalente se basa en los correspondientes conceptos vistos en el captulo 2 para el diodo de unin. En
particular se presentan lasecuaciones de Bbers-Moll que describen el funcionamiento del transistor bipolar
en las variedades activa, saturacin, en corte e invertida. Se estudia el comportamiento de una etapa en
emisor comn tanto como amplificador como conmutador, Debido a su importancia en los circuitos
integrados trataremos tambin del par emisor-acoplado (d iferencial).

3 1. L A FUENTE IDEAL DE CO RRIENTE CONTRO LADA

"
J

J
lQI

"
Al,

J
{b l

lo'igura J.I, (a ) Fuente de come nte ideal gobernad a por co rrie nte, co n (h ), excitac in por tensi n y resistencia <le carga.

I I'Jl,cisando mb , l. fuc:nle puede le ner 00s terminales de e ntrada y dos de sa lida. Sill embargo. la mayor pane de: di ' JIO'itivo s e leo: ullicos
tienen un lenni nal comll para e mrada y salidl.
1 Unl fUenlCcOO ll'Ollda se representa mcd iante el smbolo qu e apar ece e n la Fig. 3 1. La neclla e n el inte rior de l cuadrado sc:i1ala la di recc in
de la co m ente , mien l'll5 que los sign os + y _ ind ican la polaridad de la fue nte de le nsin. En c u. lq u~r CI . o la ;nlens id ad de la fuente se .., i1a la
I lgebraicamc nle a11adode:l c uadrado.
Sabemos q ue:es deseable go bernar c antidades sUSlanc ales de:e ne. gia con poc o I . sto de: e lla. Consideremos la enc:rlrl me:cbica nc:cc:..ria para
eerrar un inte rruptor que acc iona un aco nd icio nado r de 120 " Y 10 A insla lado en una ventana. Apro~im ldamente , e sLo su pone: mOVer 1 cm un
intcrru plor de 0,05 K, en 0,2Ss, lo que s upo rte: una pote ncia de 0 ,02 W. As! . la e nerg ra y polC ncia gobern ada por e ste e sruenc equivale a leYI\fl,ar
la unid. d de sde e l suelo hasla la venla na e n 0 ,25.

98

Microelectrnica moderna

lo que corrientemente se denomina ganancia de corriente. Fsicamente, A est relacionad o con los
procesos que suceden en el dispositivo empleado para tener la fuente gobernada.
En la Fig. 3-la se pone en evidencia que el efecto de il se transmite a la salida por medio de la fuente,
mientras que la seal aplicada al terminal de salida no afecta a la corriente de control. Este proceso
unita/era/ permite que aquellas partes de un circuito en las que se aplica la seal de control queden aisladas de elementos del circuito conectados a la salida.
En la Fig. 3-l b se conecta a la entrada una fuente de seal ' ', en serie con una resistencia R" y se sita
una resistencia de carga RL a travs de la salida de la fuente gobernad a. La corriente de control es i l = vJR,
y la tensin de salida
.
ARL
(3-1)
V2 = AI IR L = - - R
v. '

En la Ec. (3-1) vemos quecuandoAz; Ie, > 1ent onces I v2 1> I v, I y se tiene amplificacin de tensin.
Adems si A > l como normalmente es el caso, se tiene tambin ganancia de corrie nte ya que la de salida
es mayor que la de entrada. Tambin es cierto que la potencia disipada en RL es mayor que la suministrada
por vJ Por tanto, una fuente controlada es capaz de dar una ganancia de potencia. Una consecuencia de la
amplificacin es la de que la potencia necesaria para el control es menor que el conjunto de la potencia
gobernada. Esto.j unto con la propiedad unilateral permit e gobernar la fuente como a un interruptor.
Las caractersticas volt-amperio de salida son una buena ayuda para poner de manifie sto la depend encia
de la intensidad de la fuente en la variable de control. Para la fuente gobernada de la Fig. 3-la estas
caractersticas son las representadas en la Fig. 3-2b como familia de curvas de v2 en funcin de v2 para
distintos valores de i l. La caracterstica horizontal indica que i 2 es independiente de v2. (Esto es cierto para
cualquier fuente de corriente ideal.) Para demostrar el funcionamient o co mo interruptor, consideremos.el
circuito de la Fig. 33a. El dispositivo en el recu adro tiene las caractersticas de salida trazadas en la Fig.
3-2b en la que puede verse la recta de carga representando la ley de Kirchhoff para el bucle de salida. La
/1

/1

/2

1"
f ll

---

ooe-----!cr, - -

'"

Figura 3-2. Carac rerfstlca tensin-intensidad de una fuente de corriente gobe rnada, con la onda resultante de una excitacin en
escaln.

Transistores de unMn bipolares (BIT)

R,

- ".tR.
/1

D.ispo '
srnvo

"

" c;?

"

-"

99

R,

"

- - - r --

00

r,

(. )

(b)

Figura 3 3. (a) Circuito empleando una fuente de corriente gobernada , (b) la onda de entrada

onda de tensin de entrada es la de la Fig. 3-3h Yla de corrie nte, tambin de entrada, la de la Fig. 3-2a.
Supongamos que el valor de i 1 = Vj R corres ponde a la corriente J". de la Fig. 3-2a. Cuando l ' = O(O ::; t
~ T I)' i l = Oel punto de trabajo est en Ql resultando \ '2 = V22 e i 2 = O. Esta situacin corresponde a la de
un interrupto r abierto. Para t >T , la corriente de control es JI' haciendo que el punto de trabajo pase a Q~ ;
en Ql' vl = V2Q y i l . = J1r lo que corresponde a un interru ptor cerrado con una tensin V2Q a travs de l.
"Las ondas de salida resultantes estn representadas en la Fig. 3-2h. El razonamiento anterior nos lleva a
ja conclusin de que en los termin ales de salida 2-3 el dispositivo se comporta como un interrupt or cuyo
estado (abierto o cerra do) depende de la seal aplicada a los terminales 1-3. Adems, la tensin y la
corriente de salida, que dependen slo de los ele mentos exteriores V11 y Re estn gobernados por la:
corriente de entrada i.. O bsrvese que sise de sea que la cada de ten sin a travs del interruptor controlado,
sea nula, debe seleccionarse la corriente de control V.ft. igualada a J14 Con esta corr iente de entrada. fa
de salida es V1/ RL y v1 = VII - i1R L = Ocorrespondiendo al punto Ql de la Fig. 3-2b.
/1

/2

I! l

f"
,,

I~I

00

/2

(. )

00

1"

, ~ /I " O
"~",,
'"

"

00

v,.

"

(b)

Figur a 3 4. Recta de carga para el circuito de la Fig. 3- 3<:1: ondas de;2y v engendradas poru na seal de entrada senoidal.
2

100

Microelectrnica moderna

Tambin puede demostrarse el funcion amiento como amplificado r median te el circuito de la Fig. 3-3a.
Consideremos que ' ', = VII + V", sen ror siendo V.. < VII ' La tensin VII se emplea para polarizar el
dispositivo al punto Q de la caracterstica de salida (Fig. 3-4h) . Adems supondremos que la componente
senoidal de v~ , la seal. produce una corriente ; 1 co mo indica la Fig. 3- 40. Esta var iacin de i l produce la
corriente i, y la tensin v, representadas. En las cond iciones fijadas anteriorme nte en esta secc in. la
amplitud de la componente senoida l de I'Zes mayor que V"' dem ostrando nuevamente que la sea! queda
amp lificada. Es de observar que la tensin de polarizacin VI Ies esencial para el proceso de amp lificac in.
Faltando V I I la corriente de salida se anula siemp re qu e la entrada senoida l sea negativa. Esto hace que el
circuito acte como cortador o rectificador siendo la salida slo una porcin de senolde. As pues, en
contraste con el funcionamiento de interruptor gobernado. la actuacin com o amplificado r necesita que
para el nivel de sea l utilizado el punto de trabajo quede restringido a la mitad de la caracterstica
volt-arnperio. Si los niveles de la seal de entrada son muy inferiores inferiores que el nivel de polarizacin, el
anlisis de los circuitos amp lificadores lleva por s mismo al emp leo de modelos de pequea sea l que se
vern en la Secci n 3- 10.
Hay que hacer constar que los dispositivos reales slo se aproximan a la ca racterstica ideal. Por tanto,
para usar en amp lificadores conviene que los disposi tivos muestren unas caractersticas de corriente (o de
ten sin) constantes dentro de los valores de funcionam iento.

32. EL TRANSISTOR DE UNIN

El transistor bipolar de unin (BJT) , llama do tamb in transistor de unin o transistor bipolar es
un dispositivo de tres elementos formado por dos uniones unida s a una capa semiconductora comn. Los
dos tipos de transistores de unin estn repr esentados en la Fig . 3-5. En el transistor IJIIP de la Fig. 3-50
la regin comn de tipo 11 est entre dos capas de tipo p . Anlogamente en el trans istor IIIJII de la Fig. 3-5h
nay una regln P entre dos capas de tipo 11. Los tres elementos de un BJT se de nominan emisor. hase y
colector y se indica n con los smbolos de la Fig. 3-6. La flecha en el emisor sea la la direcci n de la
corriente cua ndo la unin emisor-base est con polarizacin directa. En ambo s casos, se consideran
positivas las corrientes l e I f/ e I c cuando se dirigen hacia el interior del transistor. En la figura se indica
tambin la tensin entre cada par de terminales mediante un doble subndice. As por ejemplo V Cf/
rep resenta la cada de tensin ent re el colector (e) y la base (B ).

/,1 L

/,1L
,.,
Fig ura J5. Corriente co nvenconat positiva en un transistor f lll fl

,b

(a)

y /11111 (h! .

Transistores de unin bipolares (lJJT)

10I

/'"1("
1(-/1
1""

'"

r",

"

"I
"""

/"'P

'"

'"
Figu ra 3-6 . Sfmbclo de circu ito para transistores /mI' (Q ) y "1'" (h ).

La repre sentaci n del transistor bipolardc la Pig. 3-5h muestra una estructura simtrica que nos perm ite
elegir como emisora a cualquiera de las regiones n. Sin emba rgo, en un transistor rea l como elllfJlI planar
de un circuito integrado como el de la Fig. 3-7 el emisor y el colector tienen diferencias marcadas.
Conl a~hlS d~

alurnni"

Cu le<:tnr

n
Sustrato JI
1(1)

Colector

e mlta.'l" k aluminin
Base

Emisor

r""--"--=-+-'-"''---I-'----'-'''l~J. _ A i. lamientu 1'+

Emisllr (n + )

. 'I.--II-+-,r

Rase Uipo pl

Cnlc~ lm

(l ipn ..

Figura 3-7 . Estructura de un transistor np" integrado co mpre nd iendo un sustrato p. isla a islada y co ntactos de a luminio.

La Fig. 3-7a representa la secci6n recia del transistor. distinguiendo con el sombreado las distintas
concentraciones de impurezas, En la vista superior de la Fig, 3-7h puede verse cmo estn hechos los
contactos del aluminio a las regiones de co lector. base y emisor. Obsrvese cmo. debido al dop ado

102

Microelectrnica moderna

selectivo del bloque de silicio queda una regin p entre dos" form ando as un transistor npn. El nombre
de transistor planar o plano proviene del hecho de que los tres terminales C. 8 y E van conec tados a los
cont actos del alum inio al colector. base y emisor respec tiva mente estando los tres contactos sobre 111/
mismo ptano.
Tal co mo se aprecia en la Fig. 3-7 la supe rfic ie oc upada por e l emisor es notab lemente menor que la
del co lector. Esta diferencia es debida a que en la mayor parte de apli caciones del BJTla regin de colector
manipula ms poten cia que el emisor por lo que preci sa m s superficie para disipar el calor. La segunda
diferencia estriba en las den sidade s de dop ado de las regiones de emisor y de colector. Generalmente el
emisor sirve com o fuente de cargas mviles. Se emplea una densidad de dopad o alta (y de ah la
designacin n +) para resaltar la facultad de hacer ms portadores asequibles. Es decir, cuando la unin
emisor-base tiene polari zacin directa el emi sor inyect a electrones a la base, desde donde se desplazan
hacia el colector. Si el diodo colector-base est po larizado inverso. los electrones portadore s minoritarios
en la base son barridos al interior de la regin del colector donde se convierten en el mayor componente
de la corriente del colector. Al co lector, como su nombre indica, no se le pide norm almente que ceda
muchos portadores. por laque su nivel de dopado no necesita se r tan alto como para el emisor(la pequea
regin n del colector ayuda a form ar un buen contacto hmico). La regin de la base se dopa a un nivel
interm edio entre los de l emisor y el colector. por los moti vos qu e se exp onen en el captulo 5.

Comportamiento fsico de un transistor bipolar

Las prestaciones esenciales de un BJT como elemento de un circuit o pueden apre ciarse considerando
la situacin representad a en la Fig. 38. En ella hay un transistor pnp con unas fuentes de ten sin que
polarizan en sen tido d irecto la unin emisor- base (VEB positiva) y en sentido inverso la unin colector-base
(VCB negativa). Al estudiar el diodo pn en el captulo 2 vimos que Vu (VeB) apare ce a travs de la muy
reducida regin de carga espacial del emi sor (co lector). El campo elctrico queda confinado en la regin
de deple xn. siendo nulo en el resto del semiconductor. Por tanto. el potencia l es co nstante en cada regin
(emisor. base o colec tor) y no ex isten corrie ntes de co nducc in. En consec uencia , en un BJT las
compo nentes de la corriente son todas corrientes de difu sin .

-"

R,
VE!

-=-

'a

"u
8

11

"

R,
-e- 1'

Figu ra J-8. Circuito en base comn mostrando las fuentes de polari zacin VEE y Vce

Imaginemos de moment o un transistor ideal cuya base est tan liger amente dopad a en comparacin
co n la regin de emisor que podamos despreciar toda s las corrientes debidas a los electrones. Supondremos
tambin que el espesor de la regin de la base es pequeo frent e a la longitud de difu sin , de tal forma
que podamos despreci ar tambin la recombinacin en esta regin . En este transistor ideal una tensin
di recta Vu inyecta huecos a la base. y lodos stos pasan a travs de la base a la regin del colector. Esta
accin tiene la consecuencia de que la corriente de colector sea igual a la de emisor 1/ 1 = 1/ 1 para
cualquier tensin inversa de co lector V O l' Este transistor posee precisamente la caracterstica de I~ fuente
de corriente controlada descrit a en la seccin 3- 1 con una ganancia de corr iente unidad (A 1). Las
caractersticas de salida de este transistor ideal son las de la Fig. 32h con i~ = -/,. 11 = 1 r- Y l 'l = -VCB '

Transistores de unin bipolares (BJ T)

103

\ Regin de dep1ex in

~ Rcgin,:.Ie NtSCl

.p

l'
C"'-do
itI,-iIIco dt

""""",b<...

c_"'....

r;:-

poNIIlMpo<
l<ln

.y " iIIdt
. I "~

c_""

" - dift<u

.....

";;)

c"""'......
N ' U/lI<in

l."" ..

'~N

1/

.v" .

Figura 3-9. Compon ente s de: comeme e n un transis to r WfI la uni n emisor-base con polar iucin direc ta y la unin colector-base
con polarizacin inversa .

Con side remos ahora e l co mportam ie nto de un tran sisto r prct ico (no idea l) e n e l ci rcuito de la Fig.
3-8. Ya no podem os olvidamos de la reco mbinac i n o los efectos de la conce ntraci n de elec trones en e l
transistor real. En la Fig. 3-9 estn se aladas las diversa s com po nentes de co rriente en un transisto r pllp
polariza do para co rres ponder al ci rc uito de la Pig. 3- 8. En esta situaci n vo lveremos a suponer q ue no
existe campo e lctrico en el semico nd uc to r fuera de la regi n de deplcxi n. co n lo q ue aparece n las
tensiones VES y V O l en las uniones de e miso r y de colector respectivamente. La unin emisor-base
polarizada en di recto inyecta mu chos huecos e n la base (inyecc in direc ta) donde se co nvierten e n
portado res minoritarios. Los e lectrones q ue cru zan la un i n desde la base a l emisor (inyecc in inversa )
se mantienen poco s al dise a r elt ransistor . do pando me nos la base q ue e l e misor . En la estrec ha regin
de base los huecos se difunden hacia la unin co lector-base , y un peq ueo nmero de e llos se recombiuan
co n elec trone s en la base s iendo sta una parte de la co rriente de la base. Los huecos q ue llegan a la unin
colector-base son env iados al interior de l co lecto r debido a la polar izacin inversa. En las co ndic ione s de
polarizacin de la Pig. 3-9 es tos huecos co nstituye n lit mayo r co mpone nte de lc' Si n embargo hay ot ra
peque a componente de la co rriente de colecto r de bida a los por tad ores gen erado s trmicamente. Los
huecos ge nerados de esta forma e n la reg in de la base pene tran en e l colector y los e lectro nes ge nerados
trmicamente en el propio colec tor cruzan la unin introducin dose en la base. Estas dos corrie ntes

"

l'

1('//

u."k"

, Ion

'

vn

v~

(a}

le

"

t:

1' /1

(b)

Hgura J . IO. (a) COmponenles dc cc me r ue en un tran sistor "lIp . (h) repre sema ciude gran seat (Ebers- Moll l de un tranvixtor 1"'1'.

104

Microelectr6nica moderna

trmicas constituyen la corriente de saturacin inversa de la unin colector-base indicada en la Fig. 3-9.
En consecuencia, tal como se ve en esa figura es evidente que la corriente del colector est formada de
dos componentes, una debida a los huecos inyectados en el diodo emisor-base, y la otra atribuida a los
portadores generados trmicamente que cruzan la unin colector-base.

3-3. REPRESENTACIN EBERS-MOLL DEL BJT

La actuacin del transistor bipolar puede describirse en trminos conceptuales o cuantitativos, viendo
en la figura 3-5 que este dispositivo est formado por dos uniones pn acopladas. La regin de la base es
comn a ambas uniones formando el enlace entre ellas. El transistor bipolar se fabrica con una regin de
base sumamente estrecha (considerablemente menor que una longitud de difusi6n). En consecuencia existe
una interacci6n elctrica significativa entre las uniones tal como se explic6 en la seco 3-2, a la que se le
denomina accin transistor. Las componentes de corriente que comprenden las lE; e le estn sealadas en
IaFig. 3-IOa para un transistor pnp. Las tensiones VEa y V ca son las cadas de tensin entre emisor y base
y entre colector y base respectivamente. Admitiendo que no exista cada de tensin alguna en los
semiconductores que forman las regiones de emisor, base y colector, estas tensiones son las existentes en
las respectivas uniones. Con ambas tensiones referidas respecto a la base, a esta conexi6n se le denomina
configuracin enbase comn. La corriente de emisor de la Fig. 3-10aliene dos componentes. La corriente
relacionada con el diodo emisor-base se representa 'EO y la relacionada con el diodo colector-base se
designa 1m , La componente cxlt I co es la parte de I co acoplada al emisor a travs de la base, y anlogamente
a/EO 'es la fraccin de I ED acoplada al colector.
Basndonos en las consideraciones hechas en el prrafo anterior podemos construir el modelo
Bbers-Moll de la Hg. 3-lOb. Los dos diodos en oposici6n (cuyos ctodos estn unidos) representan las
uniones del transistor bipolar, mientras que las dos fuentes controladas indican la conexin entre uniones.
Las corrientes leD e lco estn relacionadas con VEa y Vca segn I'a relacin volt - amperio del diodo dada en
la Ec. (2-3)3. Por tanto, lE e Ic pueden expresarse en funcin de las dos corrientes del diodo:

le == leo

aRIco

le = - orlso

+ leo

les

(V."IVT -

aFhs

1) - aRlcs

(V"" IVT -

1)

(VCB/I'T -

+ les

(3-2)

1)

(V"H/Vr -

1)

(3-3)

Las relaciones expresadas en las Ecs. (3-2) y (3-3) se conocen como Ecuaciones de Ebers-MolI.
lES e les de las Ecs . (3-2) y (3~3) son las corrientes de saturacin inversa de las uniones emisor- base
y colector-base respectivamente. Los parmetros aF y aR son ambos menores que la unidad ya que no toda
la corriente de un diodo se acopla con la otra unin. Los subndices indican: F, transmisin directa
(Forward) de emisor a colector, y R, transmisi6n inversa (Reverse) de colector a emisor. Las cuatro
cantidadeslES' les' a F y a R , son funcin de las densidades de dopado y de la geometra del transistor. Estas
cantidades no son independientes sino que estn relacionadas te6ricamente por
aFh.~ =

astes

(3-41

A esta ecuaci6n a veces se le llama condicin de reciprocidad del BJT.

La corriente de la base se halla igualando a cero la suma de las corrientes en los terminales, o sea
(3-5)
] Muchostransiston::s integradoslrabaj"-ll con corrienlell que acoslumbrana ser de por lo menos nueve veces mayon::s que IIlS de saturacin. Por
lo tlUll0l't = I como se ve en la seco2-3.

Transistores de unan bipolares (BIT)

105

Conv iene indicar el valor tpico de las cantidades que figuran en las Ecuaciones de Ebers-Moll. En un
transistor integrado (Fig. 3-7) las peq uea s dimensiones emp leadas norma lmente son:
0.98

al' 5 0.998

siendo In e In del orde n de IO- ' ~ A depen diendo ambas de las respec tivas secciones de la unin. En
consecuencia , con un nivel de dopado dado de dona dores y aceptadores, se pueden regular las corrientes
variando las dimen sio nes del dispositivo. Esto se tiene en cuenta en el diseo de ci rcuitos integra dos para
obtener transistores con distintas intensidades nomina les. Con este mtod o se pueden aumentar I H e In
hasta unos 10 11 y JO 'I ~ A, respe ctiva mente. U F se man tiene prcticamente inva riado , y seg n la Ec. (3-4 )
a./( puede rebajarse por debajo de O, l . El escalo nado de dimensiones se usa en transistores discretos para
alcanzar niveles de corriente y de potencia superiores a 10 qu e se puede conse guir en un chip.
Las ecuaci ones de Ebers-Moll para un dispos itivo I1pll se deducen de las Ec. (3-2) y (3-3) una vez
admitamo s que la co rriente directa en cada diodo va de p a 11 , y que la polarizaci n directa precisa de una
ten sin positiva de p a 11 . En consec uencia . el sentido de todas las corr ientes compo nen tes y de las tensiones
en las uniones de un transistor IIpn son contrarias a los de un dispositivo pl1jJ como se aprecia en la Fig.
3-11u. De este razonamiento se deduce que las Ec. (3-2 ) y (3-3) son vlidas para un transistor 111)// si se
intercala un signo menos delante de V UI' V U1' y en cada componente de corrien te. Los resultados quedan
de manifiesto en las Ec. (3-6) y (3-7) .

(3-61
(3-71

le
Basndonos en estas ecuaciones se obtiene el modelo repr esentado en la Fig. 3. 1Ib.
p

Co )
~'igura

(b )

3-11. fu) Compone ntes de corriente y. (11) represe ntac in de gra n se al de un tra nSISlOr 111111.

Ganancia de corriente con gran seal

Cons.ideremos un transis tor npn esta ndo el diodo emisor-base con polarizacin directa (Vf B <O) y co n
los termi nales de colector y de base conocirc uitado s (V("~ = O). En estas condiciones , de las Ec. (3- 6) Y
(3-7) se obtiene
lE. = !e.s (IE - Vu IV r - 1)

por t a nt o ./~ = -a, l B y U F ser

106

Mlcroelectr6nlca moderna

o r == -

~:I Vr~_O = O

(3-8)

El valor de UF tal como lo da la Ec. (3- 8) es la ganancia de corriente en cortocircuito directo en base
comn.'
Anlogamente, cuando Vcs < O.la ganancia de corriente en cortocircuito inverso u R viene dada por

aR ==

~;I v...._o =

(3-9)

Obsrvese que en la Ec. (3-9) la unin que est polarizada en directo es la de colector-base y el diodo
emisor-base es el cortocircuito invirtiendo as las funciones del colector y el emisor de las condiciones en
directo de la Ec. (3-8).
Las defmiciones de las Ec. (3-8) Y(3-9) son aplicables tanto a los transistores npn como a lospnp. En
un dispositivo npn, Ic es positivo mientras lEes negativo, y lo contrario sucede en un transistor pnp. En
consecuencia UF y ~ son siempre positivos.
Cuando Vcs = OY VES < O,la corriente de la base [Ec. (3-5)] se puede expresar:
l B = - (1 - aF)!e

(3-10)

Puesto que los valores tpicos de UF son prximos a la unidad (como hemos visto antes en esta misma
seccin), lS resulta muy pequeo comparado con lE siendo Ice lE prcticamente iguales.
A veces es conveniente expresar las corrientes de colector y de emisor en funcin de la corriente de
base, mucho ms pequea. Combinando las Ec. (3-8) y. (3-10) obtendremos

(3-11 )
(3-12)

donde
~F = 7

_~"~F_

1 -

(3-13)

aF

La cantidad ~F es la ganancia de corriente directa en cortocrrcuto con emisor comn (tambin

representada por hF E ) .
Un anlisis similar para las condiciones en inverso nos dar la ganancia de corriente inversa en
cortocircuito con emisor comn.
.

"R

~R = .,-::"--

1 - aR

(3-14)

En transistores integrados ~F suele estar comprendido entre 50 y 250, Y ~R entre 1 y 5.

Modos de trabajo del transistor

Cada una de las uniones de un transistor bipolar de unin puede estar polarizada en directo o en inverso .
Con ello pueden formarse los cuatro modos de trabajo sealados en la Tabla 3-1. En las subsiguientes
4 A veces aF iC designa por Sil ce rrespoedler ue paJmelro h (hFll). (V6asoel llptndiee el, donde el subfndice B indica hue coml1n.

Transistores de uni6n bipolares (BIT)

107

secciones de este ca ptulo se hace un det allado anlisis del funci onam iento del BIT en cada caso. Aq uf
pretendemos exam inar bre vement e es tas modalidades y hacer resa ltar sus rasgos distintivos.
En la regin activa en directo el tr ansistor bipo lar se comporta como fuente controlada. Se llega a es ta
conclusin por las &S. (3-6) Y (:r-7) para las condiciones apuntadas en la T abla 3- 1. Con tensio nes de
polarizacin de la unin de alguna s dcimas de volt , y supo niendo q ue I es tan pequ ea qu e se puede
despreci ar . como es casi siempre e l caso. le = - alr Asf pues, el contro1 de la corriente de entrada
determina la corriente de sa lida 1(;'" Esta es la acc in de una fuent e de corriente gobernada ya quelos cam bios
del nive l de polarizacin emi sor-ba se ajustan el valor de ' EY por tanto el de 1(;'" Con las cara ctersticas de
fuente gobernada o bteni bles . e l BIT puede e mplearse como amplificador pre valeciendo el modo act ivodirect o en circuitos analgi cos.

'E

Tabla 31. Modos de Irabajo del Transtsior Bipolar

Modo

Polarizacin de la unin
Emisor-base
Colector-base

Activo-directo

Directa

Inversa

Umbral (corte)

Inversa

Inversa

Saturacin

Directa

Directa

Activo-inverso

Inversa

Directa

'E

En el modo (corte) ambas uniones es tn inversamente po larizadas: tant o como le son del o rde n de
las corrientes de saturacin inversa s del d iodo (prob. 35). La situac in es la de co rriente casi nula con
tensin inversa grande en la unin (V~ ::1> Vr ) y funciona aprox imadamente como un interrup tor abierto.
Con los dos diodos con polarizaci n directa. en saturacin, la corriente de colecto r puede ser apreciable
pero la tensin a trav s de la un in del colector ser pequea. Esta situacin es aproximad amen te la de un
interruptor cerrado. El funcionamiento del BIT entre corte y sa turacin eq uivale al de un interru ptor
(comprese es to con el razonamleruo de la secc in 3- 1).
El mod o activo-inverso es se mejante al direct o pero con una diferencia signi ficat iva. Aun cuando el
funcionamiento e n la regi n activa-inve rsa es el de una fuente controlada (lE = - a~ la pequea ganancia
de corriente a " frente a UF hace que esta modalidad no sea adecuada e n genera l para la amplificacin . Sin
embargo tiene aplicacin en circuitos digitales (Ca p. 6) y en algun os circuitos de conmuta cin analgico s.

EjemploJl
Un transistor npn trabaja con la unin colector-base polarizada invers amente con por lo menos algunas
dcima s de voIt y con el emi sor en circuito abi erto . Determinar: (a) su modo de funcionamiento, (b ) las
corrientes de cole ctor y de base , (e) los valores dele y VEl a temperatura ambiente siendo l ES = 10- u A.
' a = 2X 1O 1$ A. Yal" = 0,99.

Soluci6n
(a). Con el diodo col ector-ba se con polarizacin inversa vemos en la tab la 3- 1 que e l modo de trabajo
ser o bien en corte o bien activo-directo. Cul de estas cond iciones es la existente se deduce de l estado
de la unin emisor-base. De la Ec. (36) sie ndo , F = O(circuito abierto) tendremos:

108

Microelectrnica moderna

de donde
(1)

habiendo hecho uso de la condicin de reciprocidad de la Ec . (3- 4), n/es

Invirtiendo y tomando logaritmos de ambos lados, tendremos

VE B
Vr

In

1 - aF

in(f3F

=n,JES'
(2)

1)

En (2) se observa que VEB es positivo polarizando en inverso la unin de emisor por lo que el transistor
est en corte.
(b) Con lE = O, la ley de Kirchhoff dice que le = - lB' La corriente de colector se obtiene de la Ec. (3-7)
en la que se ha sustituido (1).
l e = - l B = - aPXR!cS

(3)

l es = (1 - aPXR)/CS

(e) Sustituyendo valores en (2) tendremos

V EB

;;;c--c:'=;;"" = In ~---'-~~
25 x 10-'
I - 0.99

V B = 115 mV

El valor de n R segn la condicin de reciprocidad es

aH

a h s = 0.99 IO -I ~
F I
2 x IO -' ~
es

0.495

Sustituyendo valores en la (3) obtendremos.

Ir = -lB = (1 - 0.99 x 0.495)

"Y

IO -' ~ =

107.

IO -I ~

El resullado indica que para l E= Oel transistor. entre los terminales de base y de colector, acta como
un diodo y que la corriente hallada es la de saturacin inversa del colector con el emisor-en circuito abierto.
Aun cuando el valor de l e encontrado es muy pequeno crece notablemente con la temperatura.
La corriente dada por (3) en el ejemplo 3-} se conoce frecuentemente como corriente de cole ctor
inversa . Como veremos en la Seccin siguiente este dato es muy importante en un BIT que generalmente
se designa leo' Realizando un anlisis semejante con el colector en circuito abierto y el diodo emisor-base
con polarizacin inversa se obtiene la corriente inversa de emisor l Eo' Ambos resultados quedan establecidos en la Ec . (3-15).
l eo = (1 - aPXR)les

(3-15)

Concentracin de portadores minoritarios

En la Fig. 3-12 est representado el exceso de portadores minoritarios en la regin de la base debido
principalmente a la inyeccin directa. Se entiende por espesor de la regin de la base a la distancia que
media entre el lado de la base del emisor-base y la regi6n de deplexin del colector-base. Idealmente, el
exceso de densidad de portadores minoritarios decrece linealmente a travs de la regi6n de base. En

Transistores de un u bipolares (IJJT)

109

realidad la distribucin viene dada por la lnea de trazos que ya tiene en cuenta la recombinacin. La
concentracin es nula en la confluencia colector-base ya que los portadores minoritarios que llegan ah
son lanzados al interior del colector.

Oensidad de
porladores
minorita rios

Emisor

J'

Base

,.0

Figura 3 12. Cc ncenn acjon de portadores mm or anos e n las regiones de con e. acl i~ a di n:cla y de satu racin .

En esta misma figura 3- 12 estn representadas las respectivas densidades de portadores minoritarios
en corte y en saturacin. Tal como es de suponer. polarizando en inversa la unin emisor-base se evita la
inyeccin directa. de forma que esta densidad es virtualmente nula. En saturacin existe un exceso de
portadores minoritarios por encima del nivel para el modo activo directo. Este exceso se atribuye a la
inyeccin de portadores en la base por el diodo colector-base polarizado en directo.

34. CARACTERSTICAS EN BASE COMN

Ahora estamos en condiciones de trazar grficamente las caractersticas volt-ampere del BJT bas ndonas en las ecuaciones de Ebers-MolI y en los modos de funcionamiento vistos en la seccin anterior.
Como ejemplo de estas caracterfstcas nos referiremos al transistor P"P 2N2907A. En la prxima seccin
que trata del circuito en emisor comn emplearemos el transistor l/1m 2N2222A. Estos transistores son
complementarios. es decir. que sus caractersticas y clasificacin son casi id nticas salvo que el signo
aritmtico de las tensiones y corrientes reflejan la diferencia entre dispositivos P"I' y "1'".
Enel transistor {mp . los mayores componentes de corriente comprenden huecos. Puesto que los huecos
van de emisor a colector y salen de la base. refirindonos a las polaridades convencionales de la Fig. 3-5
tendremos que l E es positiva mientras que le e l B son ambas negativas. Las tensiones V1B y VCB en las
uniones son positivas para polarizacin directa y negativas para polarizacin inversa. En un transistor
todas las polaridades de corrientes y tensiones son contrarias a las de un dispositivo pnp, Obsrvese que
en ambos tipos de transistor lBe Ic tienen el mismo signo opuesto al de lE"

"1'"

Caracter sticas de salida

Es conveniente plantear las ecuaciones de Ebers-Moll dir ectamente en funcin de lEe Jed e la siguiente
forma: en el caso de un transistor pnp resolver I cs (El cBh . ) de la Ec. (3-3). Sustituir este valor en la Be.
(3-2) e ide ntificar1m de la Fig. (3 ~ 15h) . El resullado (probl. 36) es:

(3- 16al

110

Microelectrnica moderna

Procediendo de forma similar encontraremos

(3- 16b)

Estas ecuaciones son vlidas para un transistor "P" aadiendo el signo menos delante de Ic.1 E VEB y
VCB (prob . 3-6). En la Ec. (3-16b) vemos que lc depende nicamente de la corrient e de entrada lE y de la
tensin de salida VCB' En la Fig. 3-12 estn representadas las caractersticas de salida que muestran esta
relacin y forman la familia de curvas delc en funcin de V cs para distintos valore s de lE' Para representar
mejor el funcionamiento en los distintos modos de trabajo se han dibujado solamente las partes de
caractersticas en las proximidade s de VCB = O. Estas caractersticas se pueden medir mediante el circuito
de la Fig. 3-8 supuesto que podamos variar la amplitud de cada suministro de potencia y los valores de
las dos resiste ncias .
En la regin activa directa (Tab la 3-1) te es positivo, Ices negativo y VCB tambin negativo. Obsrvese'
que es costumbre (como en la Fig. 3 ~13) situar los valores crecientes de lId en el sentido positivo del
eje y y los valores crecientes de la tensin de polarizacin inversa VCB en el sentido positivo del ejex. La
corriente de colectaren la regin activa directa es independiente de VCB y por tanto constante para un valor
dado de lE' Esto resulta evide nte en la Ec. (3-16b) que evaluada en la modalidad activa directa resulta
(3-171

Esta ecuacin es valida para un transistor npn si se cambia -lco por + 'co: Si lE = O tendremos segn la
Ec. (3 ~17) que lc =-leo y el transistor est en corte. Con lE =O la caracterstica no coincide tcnicamente
con el ~e
pero figura as porque lco es extraordinariamente reducida. Obsrvese que puesto que el... ""

V
1,1/,1- 1/, IB
.

Corriente de colector
l e, mA

Regi n activa
egin de

-25

ruracin

+0.8

f E "'

15 mA

- 15

ts

-,

..

O
Tensin de colect or

+0.4

/00 _

1
0.8

1.2

Figura J.I3. Caracterstica de salida en base comn del transistor pllp de silicio 2N2907A en la.'; proximidades de la tensin de
colector O. Obsrvese que los ejes Va positivo '1 negativo estn invertidos respecto a lo que es normal.

Las curvas sealan que aumentando VCB de forma que se polar ice en directo la unin (V,s 2 0.6 V)
aumen ta tambin la corrient e de colector (le se hace menos negativo). Con ambos diodos con polarizacin
direc ta el transistor est en satu racin.
Las caractersticas de salida del BJT invertido nos dan l f: en funcin de V ES para distintos valores de
le En estascondiciones l\i(que acta como comente de emisor) es positiva e lE (actuando como corrient e
de colector) es negativa. asndonos en la Ec. (3-16 ) se obtie ne una familia de curvas (no representadas)
simi lares a las de la Fig. 3-13.

Transistores de unin bipolares (BIT)

l' c8

1-~

~.

<

I I .:
Colector abIertO

oB

"'CB ..

'I/.
o

E 6

1-oV

-,ro

o .05

'1-1--

, o,

-c
o

I T

:Me -

rv

t- g" -

0-

.nn,

8"
-

1-

6~

oT

- 10

1--

'"

1-

111

Corriente de emisor f ,. . lilA

l.'

~V

0.4 0.5 06 0 7 0,8

T ensin de em isor VEH ' V

'"

Fi,: ura 3-14 . ( a) Ca racte rstica de enerada en base comn ( V EH e n funci n de It ) para el IransiM'}f pnp 2N2907 A; ( b) La misma
caracte rfstica n aza da co mo / en funcin d e Vu ' O bs rve se la similitud con la curva de 1111 diodu .

Carac te rsticas de entrada

Las ca racters ticas voll-ampe rio de e ntrada son la repr esent aci n de l t: en funcin de VE8 para distintos
valo res de VOl. Como se ve en la Fig. 3- l4estascurvas repre sentan las caracre ns tices de l diodo emisor-ba se
a distinta s tensio nes colec tor-base . Estas ca ractersticas ponen e n evi denc ia la ex istencia de una ten sin
de co rte o umbral Vy = O,5V , por debajo de l cual
es extrao rdinariamente bajo. Si tra zamos la
ca racterstica con polarizacin inve rsa ( V lIl < O) estando el co lector en circuit o abie rto podremos o bse rvar
una co rrie nte de saturac in igual a 1E(J' Una segunda part icularidad de es ta c urv a es la de que la
ca racterstica del diodo em iso r-base qued a a fectada al variar V CI . Veremos ahora los fenmenos relacionados co n el perfil de las curvas de la Fig. 3-14.

'E

Efecto Early o modulacin del ancho de la base

En la Secc in 2- 13 se indi c q ue e l anc ho de la regin de deple xin de una uni n crece al aum en tar la
tensin de pola rizacin inversa. Co nsid eraremos nicamente los efecto s debidos a la unin co lector-base
estando e l diodo emisor -ba se co n polarizacin d irecta. En c onsec ue ncia, el e spe sor efectivo W de la base
decrece en la Fig. 3- 12 al aumentar VC8 Esta mod ulac in del an cho de la base se co noce co mo Ef ecto
Early. Podemos atribu ir tres co nsecue nc ias a la mod ulacin del ancho de la base. (1) Cuando es muy
estrec ha hay men os oc as iones de reco mbinac in hacie ndo crece r a , cu ando c rezca Va (2) el gradiente
de co nce ntrac in de portado res minoritarios en la base aume nta (ya que la co rriente de difu si n es
propor cio nal al gradie nte de concer nraci n. J aumenta co n la tensin de pol arizacin inver sa en el d iodo
co lector-base ) y (31 co n tensiones extremada me nte altas W puede q uedar reducida a cero prov ocando la
ruptura del BJT . Este fen m eno de perforac i n se estudi ar e n la Sc c. 3-13 . Segn e l efe cto Early.
Esta co ncl usi n e xplica la de sviaci n de la
mantenien do Vu constante. 11. crecer al crece r VOl
caractertsticade entrada en la Fig. 3-14. En la Secc i n 3-5 ve remos otras manifestacion es de la mod ulacin
del ancho de la base .

I I;

l.

112

Microelectrnica moderna

3-S. CONFIGURACIN EN EM ISOR COMN (CE)

Muchos circuitos de transistores de unin bipolares emplean la configuracin en emisor comn
representado en la Fig. 3- 15. Ello es debido principalmente a que es preferible usar para control la pequea
corriente de base que la de emisor. En la configuraci n en emi sor co mn la corriente de entrada l B Yla
tensin de salida VCE son las variab les independientes, mientra s que la tensin de entrada VB.!: y la corriente
de salida I C son variables dependientes.
Creemos que el funcionamiento fsico de un BJT se comprende ms fcilmente si nos referimos a un
dispositivo pnp . Por ello los precedentes estudios relativos a la confi guracin en base comn y a las
ecuaciones de Ebers-MolI se basaron en el transistor p np. Sin embargo. se usan prevalentemente
dispositivos np" tanto en circuitos integrados co mo en forma de componen tes discretos en circ uitos con
transistores. Por tanto enfocaremos el estudio de la confi guracin en emisor comn hacia el trans istor npn
utilizand o. como ya se indic anteriormente. el transistor discreto 2N2222A. muy empleado en la industria.

Las caractersticas de salidas

La Fig. 3- 16 es la familia de curvas caractersticas de salida en emisor co mn en las que se da le en
funcin de Va para varios valores de l B' En estas caractersticas se ha superpuesto una recta de carga
correspondiente a una Re - 500Q Yuna tensin de alimentacin de Vc:( "" lOV, La construccin de la recta
de carga se basa en las leyes de Kirchhoff, lo que es igual al mtodo desarrollado en la Seccin 2-4. La
caracterstica de salida delimita tres zonas o regiones de funcionamiento. Aqu comentaremos la regin
activa dejando las de corte y saturacin para la Seccin siguiente.

Va

1,

V"
1,

FI~ura

3-15. Un circuito en emisor comn que emplea un transistor Ilpll.

Para un transistor npn en la regin activa debe modificar se la Ec. (3- 17) haciendo I = Combinand
C
om man o esta ecuacr'6n con la Ec. (3-5) tendremos:
_
Ie -

Siendo J3F = a/(1-

ctFI B

I -

ctF

l eo

I -

ctF

a,J + I ,
E CO

(3-18)

cxF ) seg n la Ec. (3~ 13) podremos escribir la Ec. (3- 18) de la siguiente forma
le

:=o

f3rlB

+ (fh +

1) l eo

Es norma l que trabajando el BJT en la regin activa l B I co' por tanto

l e :=o f3 F I B

13- 19)

(3-20)

5 Los rabricanles 00 facililan las cal'l\clelslicas de entrada y de salida de sus transislorcs ya 'Iue raramente se utilizan en los diseos tanto
analgicos cOmOdigillllcs. S in embargo, enes eeracten suces son necesarias para comprender el lraosi' lor.la. caraclersticas que figuran en este
ceputc han sido determinadas uperimenlalmeme.

Transistores de uni6n bipolares(BIT)

113

es una buena aproximacin de la corriente de colector muy emp leada.

LaEc. (3~20) indieael funcionamiento de fuente gobernada en el modo act ivo. Controlando la corrie nte
de entrada 1, podemos detenninar la de salida l e'
So

/, " :00", ,,
160

O
I~O

80

........ ;;.:.; <.,..

(]e

40

''" <, t-....

00

, ,

Tensin coleclor-emisorVCE'

O
10
V

Figura 3-16. Caracterfslica de salida en emeor come dellransislor IIpllde silicio 2N2222A. La recte decarga correspondea V"
rr OV,yRc = 500 n

La ganancia de corriente directa en continua hFE es una cantidad que los fabricantes de dispo sitivos
especifican y que viene dad a por
hFl::

le

=-

i,

= f3F

(3-2 11

Los subndices F y E indican transferencia direct a y emisor co mn respect ivamente. Siendo en

general 1m despre ciable comparada con otras corrientes en la regin activa , hf[ y 13, tienen prcticamente
el mismo valor'.
Si aF fuera verdaderamente constante, entonces, de acuerdo con la Ec. ( 3-18). le seria independiente
de VCE Y las curvas de la Fig. 3-16 serian horizontales. Se admite que debido al efecto Early (lF aumenta

Figura 3-17. Caracterfslica de salida en emisor comn para un rransstor I/pll. con VBE como parfmelro. Las curvas se prolongan
(lineas a lrazos)hacia el eje negaliyo Va' Eslas Hneas se cortan en la lensin Early.

A veces . 1. ganancia de corriente se le del is na Pk Cornil hF'E "

p"" .. I'pen la lileratura se empl"n a "ftes indislinllmente.

114

Microelulrnlca moderna

slo el 0.1%, de 0.995 a 0.996 al crecer I Ve[ I desde unos pocos ,,011 hasta JOV. Enionces P
, aumenta
desde 0.995 I ( 1- 0.995) = 200. hasta 0.9961( 1-0.996 ) =250 o sea aproxi madamente un 25%. Este ejemplo
numrico de muestra que una variacin muy pequea (0. 1%) de a~ se traduce en un cambio muy gra nde
(25%)en el " ala rde p,. Debe queda r claro que un ligero cam bio en u, tiene un gran efecto sobre P, y por
tanto en las curvas en emisor comn . Por tanto. las caractersticas en em isor comn estn nonnalmente
sujetas a amplias variaciones aun entre transistores de un tipo dado. Estas vaneclooes en J, deben tenerse
muy en cuenla en el diseno de circu itos.
La influencia del efec to Early sobre las curvas de salida en emisor com n queda reflejada grficamente
en la Fig. 3- 17. En esa figura se han trazado curves de " en funcin de VCEcon " arios " ala res de VK' todo
ell o relati vo a un transistor npn tpico. Si prolongamos la porcin recta de estas curvas hacia atrs del eje
VCEco mo se seala con las lneas de trazos. jed as ellas van a parar a un mismo punto -V~. La tensi n VA
se denomina tensin Early y est no rmalmente com prend ida entre 50 y IOOV. La tensin de Early
dete rmina la pendie nte en la carac terstica /!;en funcin de Ve[ (Fig. 3- 17) para un "a la r de V' Edado. La
inversa de esta pendiente tiene las dimen siones del ohm, y en suces ivas secciones relacionadas con
modelos de Bl T. este efecto se manifestar por s mismo co mo una resistencia asoc iada con la fuente
gobernada.
P, {nonna1iladol
1.0

flI-- ), 18. Variaciones de

rilrniea de:: 1('

~ normaIlzada con

la eonYnle de cokctor ' c J*1l un lransisl:or inlegrado. ~ la ac:a!a Jop'

Tambi n la ganancia de corriente en emisor comn P, ... h' E"aria con la corriente de colector co mo se
" e en la Fig. 3- 18 para un transistor integrado tpico y en la Fig. 3- 19 para el 2N2222A. Obsrvese que
en ambas figuras. 3 18 y 3-19' / c est en esca la logart mica. En la Fig. 3- 18 se puede ver que p, disminuye
de su nivel medio tamo para "a lares peq ueos como gra ndes de //. La mayora de circuitos integrados-

,.0r::::::::==:::=:::=:::=::;::;:;;;;C:::=:::=::::::==::::::=:::
] .0 t:

- -- ---2So~ - -

TJ "1 1se

~ 2.0 1- 1__
~ .

,
' . O !~-~~~~::f;;~~~Fff$~~~~
5

w~,

!
u

0.1

\'

~ --

::r--t--+--+-+-+

0.2 0.50.1 o

2.0 l .O

lO

10

10

JO

SO 10 100

lOO ' 00

lOO

'e, lit A
fil __ J19. Oan'a5de jI, (norma lizadasl" unidad con Vn:- 1 V.I<- JOmA I T- 2S ~e n funcin de:: la corrienledecoltor"
l ira distinlu tcmpe raluras 1jde la unin . eorrespondienla al lranUuOl" 2N22 22A (conesla de:: Mocorollo lDe.).
, &londebOdo.ricaoIpatMilN~(aleonimtnt.jaf.r. ercc-dc ...... ~. Je~emlroirt)'CCci6a.ponadofe'"
con ..&lora alle. de
Los detalb de _1IiI..-:o.x.e. nt".,a de, objI:to de C'SIe Iibru.

'e:-

Transistores de unton bipolares (lJJT)

115

bipolares utilizan transistores en su zona media donde ~F es ca si constante. Las curvas de la Fig. 3 19
tambin acusan la disminuci n de hF( = ~, con niveles altos y bajos de corriente; sin embargo la ganancia
de co rriente nonnalizada es razonab lemente constante. Ob srvese el incremento de h' Edebido al efecto
Early cuando VCE aumenta de 1 a 10V. Ambas familia s de curva s rnues.ran una amp lia variacin de P,
an en un transistor de un tipo en particular. Los fabricantes de dispo sitivos. generalmente especifi can los
valore s mnimo y mximo para algun os va lores de Va y distintas temperatu ras.

"

1"" ~ U

.:' v

1{

,1 ~,

,. o.

- '11'

";:.. .. o.

1' -

ur o

-s

,.' '1-1 1~

.,

o
-o
o

1-

o.

oT

,.

o.-1-

1 1'

0.2
0.4
0.6
Corriente de base lB ' mA

{.,

o.a

'"

O'

11o

0.4

us

0.6

0.7

0.8

Corr ie me de base l B , mA

{be

fo'ig ura J20. (a) C aractertsuca s de entrad a e n emisor comn (V BE en (uncin de ) deltransisto r 2N2222A. (h) Las mismas curvas
trazadas como l , en funcin de VBE (Obs rvese la se mejanza con la carecre nsric a del diodo).

Las ca racterst icas de entrada

Lascaracterfsricas de entrad a (Fig. 320) son curv as que muestran la relacin entre 1, YVBC para dis tintos
valore s Va ' Se puede observar que con el colector cortocircuitado con el emi sor y ste con polarizacin
directa. la caracterstica de ent rada es esen cialmente la de un diodo co n polarizacin directa . Si Vac se
anula, l B ser cero ya que en estas condiciones tanto la unin de emi sor como la de co lector estn en
cortocircuito. En genera l el increme nto de IVCE I siendo Va E constante, reduce el ancho de la base debido al
efecto Early con el resultado de disminuir la corriente de recombina cin de la base. Estas considerac iones
explican la forma de las caracterfsticas de entr ada representad as en la Fig. 320.

El modo activo inverso

Las ca racteristicas de entrada y de salida del transistor invertido tienen la misma forma general de las
Figs. 3-20 y 3- 16. La caracter stica de en trada acti va inversa muestra el funcionamiento de la unin
colector-base con polarizacin directa. Recurdese que en el modo activo inverso a,ll y P" tienen valore s
menores que a y ~F respectivamente . En consecuencia. para un valor dado de i 11 el valor de l E ser menor
f
en el modo activo inverso que en la regin activa directa.

116

MlcroeltronlaJ moderna

3-6. CORTE Y SATURACIN

En 1. Sec. 3-2 se indic cuaJitativamenleque el funcionamiento de un BIT en corte o en saturaci6n se
aproxima al estado de un interruptor abierto o cerrado respecnvamente. En esta Seccin veremos la
actuacin del transistor en ambos casos, bajo un punto de vista ms cuantitativo.

Corte
En corte. ambas uniones (temen polarizacin inversa. En la configuracin en base comn ya demostramas que se prcduceer COI1ecuando la corrientede entrada 1",- OYpor lanto I r--III -I_ Ahora examinaremos la operacin cuando con emisor comn la corriente de entrada l. =O. Es importante tener en cuenta
uue tericamente ninguna de las dos uniones tiene polarizacin inversa si la base est en clrcuito abierto
(prob. 35). Segn la Ec. (3-5), si 1, =0,1, =-le y valindose de la Ec. (3-18) tendremos

le

=-h

leo

- a,

lceo

"(3-22)

Los subndices de la corriente la.l'l enla Ec. (3-22) indican que la corriente va de e (colector) a E
(emisor) cuandoB (el termlnal que falta) eslj O (abierto). Con le - I co' a, est muy prxima a cero por
la recombinacin en la regin de deplexi6n emisor-base. Por tanto;de la Ec. (3-22) deducimos que le
=-lE = Icm = leo ya efectos pcticos el transistor est muy aproximadamente en corte. En el ejemplo
3-1' la relacin dada por la Ec. (2) indica que al acercarse a, a cero, VD - O. Por tanto, el corte de un
transistor de silicio (lE =O) requiere una tensin inversa V, ,{ prctcamente nula y -1, =1(" =lco'
La corriente de colector en un transistor Islco (no ideahzado, real, comercial) cuando la corriente de
emisor es nula se designa con el signo /Df'" Existen dos fACtores QUC contribuyen a hacer 1.-.0mayor Que
l co : (1) existe una corriente de fuga que fluye no a travs de la unin SlOO alrededor de ella y por la
superflce (esta corriente es proporcional a la tensin a travs de la uni6n) y (2) lao supera a l co porque
pueden generarse nuevos portadores por colisin en la regin de transicin de la unin de colector,
conduciendo a la multiplicacin de a....alancha. Pero aun antes de aproximarse la ruptura, esta componente
de muItipHcac:ill de la corriente puede alcanzar proporciones considerables (Fig. 3-40).
El valor de lno a 2S "C' en un transistor de silicio con una disipacin de potencia de algunos centenares
de mliwalS es del orden de los nanoamperios.Los BIT integrados de pequeas dimensiones tienen valores
de I de unas decenas o centenas de picoamperios.
{Jg transistor de germanio tiene una lelO del orden de los mcroamperios. La sensibilidad de 1rtl~ en
relacin a la temperatura es la misma que la de la corriente de saturacin inversa IJ de un diodo pn (Sec.
2- 4). Concretamente, se ha determinado que I ClO se duplica aproximadamente por cada 10 "C' de aumento
de temperatura, en el caso del silicio. Sin embargo, dado el bajo valor absoluto de IfJO en el silicio, estos
transistores se pueden usar hasta temperaturas de la unin de hasta 200 "C' mientras que los transistores
de germanio quedan limitados a unos 100 OC.
Adems de la variaci6n de la corriente de saturacin inversa con la temperatura, puede haber tambin
una gran variabilidad (con un factor ~ 100) de 1c:1O entre ejemplares de transistores discretos de un
detenninado tipo. Por ello en las especificaciones de los fabricantes (Apndice B-3) figuran los valores
mbimos de lno. Un transistor de silicio de baja potencia se considera que pierde si lno supera los 10
nA a 2S "C.

Transistores de unan bipolares (BJT)

11 7

Corte en el tran sislor invertido

Tendremos en corte el transistor invertid o polarizando cn inverso el diodo emisor-base con el colector
en circuito abiert o. En estas cond icione s la co rriente de corte de emisores I El/O . Para valores especificados
de Va y VI/E (con polarizacin inversa) las corrlc r ues de corte de colector y de base se designan ' a x e 1111.
respeclivamente. El valor mximo de estas corrientes figura tambin en las especi ficaciones y son del
mismo orden de magnitud que le80.

La regin de saluracin en emisor com n

En la regin de saturaci n la unin de colector (y tambi n la de emi sor) es t polarizada en directo por
lo menos a la tensin umbral. Como sea que la tensi n V 8~. (o VII(') es slo dc unas pocas dcimas de volt.
Va = VI/E - VIIC tambin es de unas poca s dcimas de volt en saturacin. Portanto. en la Fig. 3- 16 1a regin
de saturaci n est muy prxima al eje de ten sin cero. do nde se unen todas las curvas caye-reu , pidam cnte
hacia el origen. En la Fig. 3- 16 se ha sealado. sobre las caracrens ticas. una recta de ca rga co rrespondiente
a una resi stencia Re = 500 n y una tensin de alimen tacin de 10 V. Observam os que en la regin de
saturaci n la corriente de colector es aprox imada mente independiente de la corriente de base para unos
valores dado s de Vee y Re- Por tanto debemos cons iderar que la irrupcin de la saturacin t'cne lugar en
el codo de las curvas de l transistor de la Fig. 3- 16.
Las curvas de la Fig. 3- 16 no nos permiten leer la tensin co lector-emisor V,.'. . ....11 con alguna precis in.
En su lugar nos valdremos de la Fig. 3-2 1 en la que se han extendido las caractersticas en la zona entre
Oy 0.5 V de la Fig. 3- 16. Yse ha superpuesto la misma recta de carga correspondiente a Re = 500 n: y Vec
= 10 V. Observamos que en saturacin tanto le como Va son cas i independi entes de '/J' El camb io de
desde 120 a 160 JlA (Pig. 3-2 1) representa un cambio en Vn .. o de unos 50 mV y una variacin de
inapreciable an con la esca la amp liada. Contrariamente. en la Fig. 3- 16 una variacin de 40 JA en (de
40 a 80 Jl.A) va acompaada de un cambio significativo tanto de le como de Va ' Esta es la regin activa
en la que le = Pr lB' En saturacin l B ya no co ntrola
de forma que CJ.r ya no relaciona ambas. Es
conveniente introducir el parmetro

'B

'e
'8

'e

/el

'11

0 23)
en satura cin

'N ~ ~Oo" A
O

----

:~
o

0. 1

1100

,
Recia de carga

so
-m
02

O.)

0.4

O.S

Tensin colector-emisor Vcr \1

Figura 321. Ceracrertsncas detrranssror2N2222A en vcerca de la regin de safuracin: sobrepuesta. una recia de cargacorrespendiente a V., = 10 V Y R, = seo Q

118

Microelectrnica moderna

para relacionar le e l. en saturacin. Obsrvese que 11""'.... < 11" El caso de 11"""... =B, corresponde a la
regin activa. Tan to la Fig. 3 16 como la Fig. 32 1 muestran que en saturacin I c viene determinada por
los elementos externos Vce y Rc y vale aproximadamente ValRc'
Tambin vemos en la Fig. 321 que la tensin co lector-e misor VCE l .. 1 vara algo co n l. En circuitos
digitales que emplean el BIT co mo interrupt or. el valor de VCl l " l tiene su importancia. (Se puede
considerar VcE ~ l co mo indicador de cuanto se aproxi ma un interruptor prctico al ideal.) Para de tenn inar
analticamente el valor de V Cl
se emp lean las ecuaciones de Ebers-Moll. Los detalles de este anlisis
se deja n para el lector (proble~';3.7). El procedimiento es el siguiente: partiendo de la Ecs. (36) y (37)
se obtiene la expresin de l . Despeja r/l D e I CD de las ec uac iones de Ic e 1, . Toma r el logaritmo de IEI/l eo
e idenlificar VCE = Vo - VuY 13""..... =1(" 11 . El resulladoes:
Vct: = Ve lol ....u :::: V, In

I/u" + PlorrA P,,

1

A
P" onado

(3.24)

'11,

La tabla 3 2 indic.. las variaciones de VCE l"' J al variar Pror<ada' a temperatura ambiente para un transistor
integrado que tenga IlF :::: l OO Y Ila = l .
Tabla 32.

Variacin de VCE ''''' con 11.. ...:......

99.9

v. ...",,, tmvr

'86

99

,JI

"
14'

ne

"

10

,
su

0. 1

"

19

0 .0 1

"

En la tabla 3-2 vemos que Vel '''1decrece al decrecer P_ y el BIT llega ms lentamente a saturacin.
La deduccin de la Ec. (3 24) prescinde de la resistencia del sem ico nductor que fonna la regin de
co lector' , An con una resistencia baja como de 5 n una corriente de 10 mA produce una cada de 50 mV.
por 10 que generalmente se admite que Vel 1. .1 es de unos 0.2 V, Tambin se observa que a med ida que
13,.- se aproxima a 13,. VCl 1...1 es de unos 0 .3 v . ro Generalmente se loma Vn 1"1 = 0.3 V como frontera
entre las regiones activa y de saturacin. Los transistores que trabajan en esta zona se dice que estn
escasa mente saturados o en el borde de saturacin.
La mayor parte de fabricantes de transistores discre tos facilitan las variaciones de Va l. .l en funcin
de l e para un p_ = 10. En la Fig. 322 se representan tales curvas correspondientes a un 2N2222A. Con
co rrientes altas se nota un aumento de Va ("1 deb ido a los efectos de la resistencia de la masa."
En toda la zona de corrientes medias el valor de Va hall es comparable al de los transistores integrados. En la Fig. 3-22 est tambin representada la variacin co n Ic de la tensin emisor-base en saturacin
V. l l..r
A veces para definir el BIT en saturacin se emplea el valor de Va tor/le. cantidad denominada
resistencia de saturaci n en.emisor eom ltI, que se representa por Rels' Rcs O Ra IM!L Para especificar
apropiadamente Ren debe mos indicar el punto de trabajo en el que se ha determinado. Tngase en cuenta
que cuando RCES se determina a parti r de valores med ios quedan incluidos los efectos de la resistencia de
la masa, La utilidad deR w proviene del hecho (co mo se ve en la Fig. 32 1)de que a la izquierd a del codo
cada curva, para un valor dado de 1, . puede aproximarse a una lnea recta.

La n:toiotencia di: la maaa dd cmo... ~ lambitn .... d~ De lOdn forrnm. la dI:..sidad de 00pad0 Y las d~. Ii~.. $011 loo.
f'!Wom;nanIn en la IniUC'Olcia lid ~
." El limite de VCE _ ,a mroida q\lC Plor~* I~ndc: a Pf es >eJun la Be. (3-241. rnfino..,. "" n embvro P ranada " r F com:s,ponoe a la R:J Il
por klQUI: los IUpues!OS empicados al tlc<Juco. la & . (324) ya 110$011 ~, r ."'os.
La ........U....: 1n de 8IT do'Cl't'l<K pmilr ~ lalni~~ di: la ........... mcllOf~ e"
i_ Nt ~

"'+iY"

,.n;..

Trandr/orts dt un/6n bipolares (BIT)

119

l.

1.2

TI 25-C

l .o

.......

1'" ,..."

oe .s

l O . ....

1.0 2.0
S.O 10 20
SO 100 200 SOO
Corr iente de: colec tor J mA

FiKUTI ,)22. Tensiones de ~turacin de l lransislOr 2f1l2222A en (unein de 11 corrien te de co lector nora 1)1, '" 10. Obsrvese
que J, eSl' dibujada 1 esca la logaritm ica tCorted . de MoI:orol. lne.).

Resum en de tensiones en un BJT

En la tabla 3-3 se indican los valores de las ten siones de trabajo tfpicas de un transistor. A lo largo del
texto estos son los valores que empleare mos.

Ta bla 3-3. Te nsiones plcas en la uni n , a 2S C

V~

VCE01

p",,/od~

Co"ridod
ValOf(en V)

sa/lfrtJd 6tr

V.-.. _ .

UmIN'"

oktil'O

SoturtJri"

C(JTt~

0.3

0.2

O.,

0.2

O.

Es razonable esperar que la variacin por temperatura de la ten sin a travs de una unin con
polarizacin directa sea la misma que en un diodo. es deci r -2.2 mV re.En saturacin. el tran sistor consiste
en dos diod os con po larizacin directa, en oposicin . Por tanto debem os anticipa r-que el cambi o de tensin
en una unin. debido a la temperatura quedar ca ncelado por el ca mbio en la otra unin. Este es el caso
de VCE .... , cuyo coeficiente de temperatura es una dcima parte del de VBE 1... 1
Los valores de las corrientes y ten siones ob tenidos de clc ulos manuales basados en los datos de la
tabla 33 se corresponden bien co n los valores ex perimentales. Sin embargo no hay que olvidar que estos
valores son los tfpicos pero no exac tos,
Existe una variedad de motivos en el dise o. fabricacin y manejo de circuitos que exigen que el
diseador disponga de resultado s ms precisos. En esta situaci n se emp lean mucho simuladores tales
como el S PICE. Pero an se emplean los c lculos con lpiz y papel para indicar los valores nominales
de los da las de l ci rcuito.

37. MODELOS DE CONTINUA

A part ir de lo visto anteriormente respec to a las ecuaciones de Ebers-MolI podemos co nstruir un
model o de corriente co ntinua (ce) para cada reg in de trabajo de un BIT. Nos referim os especialmente a
la configuracin en emiso r co mn. pero los modelos se aplican igualmente a circuitos en base comn.

120

Microelectrnica moderna
e
,

',1, ~, 14
J

~-r-

(. )

Figu ra J 23. CiKl.litos equivakntn de

rcl!-i6n de saturactn.

te

g~ n

lb)

seal (~n con tinua) de un transistor "P" para runcionamiento: ( Q) lC1ivo directo, y

tb) ~n la

En la Fig. 3-230 vemos el modelo para la regin activa directa basado en la Ec. (3-11). Como las
com entes de saturacin inversas son sumamente pequeas generalmente se desprecian . La balera del
ci rcu ito base-em isor es V8 l que segn la tabla 3-3 vale normal mente 0 .7 V, La fuente de corriente
gobernada B, 1, relaciona I c con ' ,1 en la regin activa. La resistencia R" sealada con trazos en el dibujo.
es consecuencia del efecto Early. Normal mente Ro es suficie ntemente grande frente a las resistencias
exteriores utilizadas que en muchos clculos manuales se puede desprecia r."
La corriente /c, o entra en el terminal colec tor y deja el terminal de la base en la regin de co rte (l c =
O). Las cadas de ten si n producidas por / 0 10 a trav s de las resistencias exte rnas de base y co lector son
menores de unos pocos milivoh a la temperatura ambiente. En consecuencia. frecuentemente es co nvemente representar el corte po r circ uitos abiertos entre cada par de termin ales del transistor.
En saturacin, el circuito equivalente de la Pig. 3-23b sirve para determ inar las corrie ntes y tensiones
en un circ uito. Las dos bateras representan los va lores de saturaci n en los terminales. V,IC 1...1 y Va 1"'1'
El em pleo de estos modelos en el an lisis de circuitos BJT requiere que conozca mos la regin en
funcin. El mtodo requiere que. al igual que con los circuitos de diodos en la Sec o2-7. demos po r supuesta
una determinada regin en funcionamiento y comprobar med iante an lisis tal suposici n. La observacin
de la co nfiguracin del circuito y los motivadores de polarizacin. as como algo de experiencia ayudan
a co nje turar correctamente. Los cuatro eje mplos siguientes muestran la metodologa empleada en el
anlisis. Cada uno de los circuitos de estos ejem plos. norma lmente se incorpora como una parte de los
circuitos ana lgicos y digitales descritos ms ade lante en el texto.

Ejemplo ].]
Determinar la regin de funcionamiento y los valores de / ,1 . / c y V..{l del ci rcuito de la Fig. 3-240 sie ndo
R,I igual a: (a) 300 k n y(b) 150 k n. El transstor em pleado tiene P, = 100. Prescindir de las cor rientes
de saturacin inversas.

Soluci6n
O bservando el circ uito de la Fig. 3-240 resulta evidente que ten iendo la base unida a una tensi n
positiva y el emisor conectado a tierra. V,IC ser mayor que cero. Por tanto podemos decir co n seguridad
que la unin emisor-base tiene polari zacin directa. En con secuencia el BJT est en su modo activo directo
o bien en saturaci n. Supongamos el funcionamiento activo-directo y emplee mos el mode lo de la Fig.
3-230 para tener el circuito equivalente de la Fig. 3-24b. O bsrvese qu e en la Fig. 3-24a el termin al + Vce

Transistores de uni n bipolares (BJT)

121

significa una conexi n al term inal positivo de la fuente de tensin. llevando implcito que el termi nal
negativo de la fuente est co nectado a tierra.
Para comprobar nuestra suposicin se ca lcula Vce- Si sta resulta ser mayor de 0, 3 V la suposicin ha
sido co rrecta. Si VCE es menor de 0.3 V (va se tabla 3-2) seala una suposicin errada; el BIT est en
salUracin y debernos calc ular de nuevo las corrie ntes y tensiones usando el modelo BJT dado en la Fig.

3-23b.
(a) En el circuito de la Fig.

'.

3-24b la ley de Kirchhoff aplicada al lazo emisor-base da

J...::.~
;.
J.-=v

H.c - lkO

ct'
(l OVj

v,.....,~,
(0.7 V )

(b)

(.)

Figura 324. (a ) Diagrama esquemncc de la configuradn en emisor comn; (b ) clrceuc equivalente del apartado anterior.

- Vee

/ BR B

+ VBE

= O

Despejando lBy sustituyendo valores tendremos"

10 - 0.7
300

= 0.03 1 mA = 31.0 "A

y para el lazo de colector

Ir

PFIB

- V ec + fc R e

+ V eE =

de donde
l e = 100 x 0.03 1 = 3. 10 mA
y

V ce - fc R e = 10 - 3.1 x 2 = 3.80 V
Siendo VCE> 0 .3 V queda confirmada nuestra su posicin inicial.
(b) Con R~ = 150 ka y haciendo uso de las mismas relaciones que en la parte (a) obtendremos
V eE

10 - 0.7
= 0.062 mA = 62.0 fLA
150

l e = 100

x 0.062

= 6.20 mA

Va = 10 - 6.2 x 2 = - 2.40 V

11 Para lo. d lcul<a e. co nveniente expresar la cOrTiente en miliampcrios y la re.iueRCi.en kiloohmio. , y uf 10 haremo. u lvo que . e indique
lo contrario.

122

Microelectrnica moderna

Siendo VCE meno r de 0,3 V no es vlid a nuestra suposicin y el BJT est en saturacin. C iertamente,
teniendo una tensin de alimentacin del colec tor positiva es fsica mente imposible que VCE sea negativo.
En saturac in V.!E ,...) = 0,8 V Y VCE (u = 0,2 V. Estos valores nos dan
10 - 0 .8

0.0613 mA

150
la - 0.2

= 4.90 mA

R,

(2 70 kllJ

Re !]

- l

km

-_

Vu

.-

( IO V )

z lO V

,"

'o,

Figura J 25. (a) Circuito para el ejempl o 3-3; (b) el circuito anlerior co n el rransstor sustituidn por su modelo en co ntinua (Fig.
3-23a).

Ejemplo J.]
Determinar para el circuito de la Fig. 325a la regin de funcionamiento y los valores de l B' le y VCf
teniendo el transistor P, = 100.

Solucin
Este circuito se diferencia del de la Fig . 3240 en do s aspectos: (I ) se ha aadido una resistencia de
emisor, y (2) las resistencias de base y de colector estn co nectadas a tierr a y el emisor est conec tado a
travs de REa una tensin negativa . Supondre mos que est trabajando en el modo activo di rect o; el circuito
equivalente es el representado en la Fig . 3-25h.
Apli cand o la ley de Kirchhoff al lazo base-emisor tendremos:
I /lR /I + VIIt:

h R" - Vt:t-." = O

Puesto que la ley de Kirchhoff requiere que lE = - (l,

I N (R/I

+ (1 + {J,JR" I +

+ IC) y Ic = PI" la ecuacin se convierte en

V lI t: -

Vu

= O

Despej ando 1, y aplicando los valores numricos:

Vu; - VN ,_
+ (1 + {J,-)Rf;

la - 0.7
= 0.025 1 mA
270 + ( 1 + 100)l /)

Transistores de unin bipolares (BJT)

123

L,I ex presi n de Kircbh off para e l lazo colec tor-emiso r nos da

J( Re +

ru .

I " R E ~ FII

'"

(l

Para la modal idad de cmisor susmurcmos JI por 1(/ + B,I1/ = ( 1 + P,) lBY con le = P,II/' obtendremos
{J, I I,R e + \ '(1 + l{J, + III HR I -

\ '1.1. = O

Despejando Vn y aplicando los valores co noci dos se obtiene

Vf/ '" \lu - {J, J"

(U(

+ {J, f3~

"" 10 - 100 x 1l,{1251 ( 1 +

IR,)
100 +
I on

I )( 1)

4.96 V

Evide ntemente Vn es mayor que 0,3 V lo que c onf irma nuestra suposic in de 4 ue se ope ra en 1,1re gin
activa dire cta. y por tanlo
1,

{J, J "" 100 x 0.025 1 '" 2,51 mA

Red de pola r izacin de bas e.

R,
1 10 l. n

N, - \ ,: kn

' "rr

ll~

f..-

R,

tuc em

R,

R,

(11 eu

,r

!I : l.I1 1

VI

,"

MI

e
R,
1I Ill. n l

'"

,.

-1l)'O'1

\ 1

R,

uesu

- "

11: \'1

(l. )

)'iJ:ur ll .' -26 .\<11 Ci rcu ilt>I"lra e l EJemplo J-'; (/, ) el m hmo circuito se ilal'lIlllu la red de polarizacin de la base . En la parte (-I se
~u~ l i 'uye es ta red por su equ ev..le me de T hevenin. En (dI e1Ir." cis to r es l repr esen tado e n su modelo ucnv o -direcio .

124

M;croelrc'rtl;m moderna

Rjemplo 3-4
(a) Hallar Ic y Vn en el cir cuito dc la Fig. 3-260 . El tran sistor tiene 11, = 150 . (M C u l es e l mnimo
va lor de Rc para q ue e l tran sisto r est justamente saturado ?

So luci n
(a ) Por con ven ien cia la Fig. J -2&1 se rep rese nta co rno en la Fig. J - 261,. La red de po larizac in de la
base indicada e n est a ltima figura se puede sustituir por su eq uiv alent e d e Thevcnin cu ma en la Fig . J 26("
e n la que

11,
V/l H

NI

R" =

+ Nz

11, 1111, -

1I x 12
1.09 V
110 + 1I
11 0 x 1I
R IR 2
IO kU
11 , t 11,
110 + 11

Vcr =

Obsrvese la se mejan za de este c irc uito con el de la Fig. 3-24a (co n el aad ido de Rf ) . S upo nd rem os
tambin q ue se ope ra en la reg in ac tiva-directa cuyo mod elo es e l de la Pig . ) -260'/. Proce die ndo 1;01 110
en e l ejemplo 3 3 co n Y u reempl azand o VH e n e l lazo de base y \lec ree mplazando a \lu en el de co lector.
ten d remos
1.09 - 0 .7

12

l e = ISO x 2.04

10- 1 = 0 .30!) mA

(h ) Al bo rde de saturacin Yft. = 0.3 V Y ~.,.. ..... = ~, = 150 . Si no hay ca mbios en la red de polarizac in
de la base . lB se mantiene en e l valo r hall ado en la part e (a ). Con ~, = 150 l c tam bin es igual a lo hallado
en la parte (a ). o sea O.)Ob mA. Ento nce s. de la ec uacin de Kircbboff para e l lazo co lecto r-e miso r de 1;1
pa rte (a) se determ ina R e

Vec - Vn
Ih + I
U e = -'-'-'-;--'-" U~'
1C'
{J,
12 - O.)
150 + I
O.) O!)
150
x 1.20 = 37. 0 kH
Este es e l va lor de Rf" corres pond iendo al bo rde de satu rac in. C ualq uie r valo r de R{. q ue sea supe rior
a 37.0 k..l.l red uce Ie- y e n conse cueu ca . siendo 1,1 cons tante. lle va a l transi stor ms all uc saturacin.

Ejemp lo 3-5
Ha lla r le y Ver para e l c ircuito de la Fig. 327a. El trans istor tiene

111 = 125 Y flR =2.

Transistores de unin bipolares (BIT)

125

Solucin
Suponga mos la situacin en activa-directa. La ecuaci n de Kirchh off del lazo emisor-base es, co n
1)/,

I, --(~+

Examinando esta ecuacin vemos que con VBt: > O, lB ser negativa. Esto es imposible en un transistor
npn. Con leBo~ O, l B deber ser tambi n igua l o mayor que cero . Es decir, que la unin emisor-base no
puede tener polarizacin directa: con polarizacin inversael BJT estar o bien en carie o en el modo acti voinverso. Si suponemos que est en corte tendremos que lB = le = lE= O. En consecuencia la ca da de tensin
entre base y tierra es Vt:t: = 5 V Yla cada entre co lector y tierra es de O V. Estos valores hacen que VBe sea
positivo (5 V) polari zando en directo la unin del diodo colector-base . Por lanto, el BJT slo puede estar
en el modo activo-inverso.
La Fig. 3-27b corresponde al circ uito equivalente para este caso . En la figura se ve que la ecuacin de
Kirchh off en el lazo base-colector exige que :

- Vu + I,R, + V'C - leRe = O

'"

(0.7V

.1>1'"=
. ; --

R,

r.-

_ .. .

(20 kUJ

R,

rom

1,

",

R,

R,

(J

o kl"1)

(5 km

20 sn

,.,

'O)

Figura ]Z7. (a) C ircuito para el Ejemp lo 3S; en la parle (h ) se utiliza el circuito equivale nte activo -inversa de jrransistor.

En el modo activo-inve rso -le = 3, + 1) lB; si despejamos l it' result a

5 - 0.7

({3u

+ I )R e

20

+ (2 + 1)1 0

0.086 mA

Las corrientes de colector y de emisor sern

Ir

11-.-

- (2 + 1)
f3 H I" = 2

x 0.086 = - 0. 258 mA
x 0.086 = 0. 172 mA

El valor de Vet: se ded uce de la ecuaci n de Kirchhoff para el lazo colector-emisor

126

Microelectrnica moderna

S ustituye ndo los valores numricos conocidos

Ya ' = - Vl.- + hR- - le R e
= - 5 + 0. 172 x 5 - ( -0.258) 10 = - 1.56 V

I I

Obsrvese que en e l modo activo-inverso VCE es ne gativo y Va > 0,3 V ya q ue se han invertido las
<0 ,3 V siendo VCE nega tivo , esto indica saturacin del transistor
funciones de co lector y emiso r. Si J Va
invertido.

38. EL TRANSISTOR DE UNiN BIPOLAR COMO INTERRUPTOR

El c ircu ito de la Fig. 3-28a esel de un simp le inte rrupto r. La onda de tens in de en trada v,representada en la figura se emp lea para controlar e l estado del interru pto r (entre colec to r y e miso r). Para ' <TI' ' ',
= VI Y el diodo emiso r-base tie ne po larizac in inversa. Si des preciamos las componentes de corriente
Inversa," ya que el diodo cole ctor-base est po larizado en inverso, el BIT est e n corte y no hay corriente
alguna en ningn punto de l circui to, En co nsecuencia Vo - Vcco y siendo le - O esto no es ms que un
inte rruptor abie rto. En la prctica ic '" leo Y vo = Vca -1 ca R L Sin embargo, siendo lcodel orden de los
nanoamperios y RL de l o rde n de los kiloohmios, V o d iferir de Vc<' en tan slo unos pocos milivolt . y por
tanto, a efectos prc ticos \ '0 = Vcc
La tensi n de entrada pasa a ser Vz cuando T, < , <Tz. El valor de Vz se elige de fonna que el transistor
estporlomenosenellmitede lasaturacin,Segn latabla3 -2, VCE = Vo V CE l>all s 0,3 v , ic = (V cc -VCEI ..O)/RL'
Estos valores se aproximan a los de un interruptor cerrado. Ob srv ese que la corriente e n un interruptor
cerrado viene de term inada por los elementos externos Vcc y R L , Para Vec 0.3 v.t; = Vc!R L,

=
".

".

<,

-- -

"

'o

"
R,

v,

"

1
T

-'.

, - -- , ---- -

--- - - -

--- -

'

.
- ---

-.,

--

-0J--a(..

~)

.....

Fig ura J 28. (a ) Un interruptor BJT con ~u onda de entrada; (11) Ondas de l ' y de I mosusndo los tiempos de subida. toral. de
"
,
retardo y de almacenaje du rante la interrupcin,
l.

De aqu en adelaRle prescindirem os en lo. dk ulo s de es las corrie nles. salvo 'l ile se indique lo conl"" io.

Transistores de unin bipolares (BJT)

127

En el momento I = T! la onda de entrada cae nuevamente a -VI ocasionando eventualmente que el

transistor retome al estado de corte. En la Fig. 3-28 estn representadas las curvasde "oe ic-Ms adelante
en esta misma seccin se tratar de los transitorios de la conmutacin.
La naturaleza de las caractersticas de la conmutacin es verdaderamente deducible de la cerac tertstica
de transferencia del circuito. que es una grfica de V o en funcin de Vs .

Ejemplo 36

El circuito de la Fig. 3-28a utiliza un transistor 2N2222A, Vce = 10 V R, = 500 Q 'Y R, = 47 kO. (a)
Trazar la caracterstica de transferencia del circuito, (b) esbozar la forma de onda de salida para1 :S 10 ms
con la tensin de entrada mostrada en la Fig. 329a. .
Soludn
(a ) En la Fig. 3-16 se ha superpuesto la recta de carga de este circuito a las caractersticas de salida del
BJT, y en la Fig. 3-20 se encuentran las curvas volt-amperio de entrada. En esta ltima figura se aprecia
que no hay ninguna corriente de base apreciable mientras no se supere la tensin umbral. Vemos en la
Pig . 3 16que con / B = O. v, = VCf = 10 V.

"... v

". v
10

- -- - - -

,
6

2
5

'. ~

Va".1l

,
,,,
,,
,,,
,,
:""'"
,,

,,

0 0 .72
O

5.876 ,

: .q4

10
5

". v
l.

ms

Figu ra J .Z9. (ti) Onda de entrada. y (h ) caracrerfsuca ee transferencia para el Eje mplo ) 6.

Ya se indic6 en la Seco 3-5 que al aumentar V' Elas curvasde la Pf g. 320h se desplazan hacia la derecha.
Por tanto. podemos admitir que con Vce = 10 V se puede producir el corte en las proximidades de V' E=
0.7 V. Esto erade esperarya que un aumento de v, hace que el funcionamiento delt ransistor pase del corte
a la regin activa-directa.
Una vez el transistor est en la regin activa. V' E= 0,7 V Ysegn la ecuacin de Kirchhoffpara el lazo
base-emisor
V, - VIII:
o, - 0.7
i =
47
mA
R,
. Asf como i, aumenta linealmente con v, vemos que a lo largo de la recta de carga V'E disminuye casi
linealmente hasta que el transistor se acerca a la saturacin. El inicio de la saturacin (mostrado en la Fig.

128

Microetectr nica moderna

3- 16 ) tie ne lugar al aproximarse 1, a 120 ~A . Inte rpolem os e l valor de 11/ en la ci tada fig ura y tomemos
11 0 ~ A. El correspo ndiente valor de ", se r

o 11 0
.

v., - 0.7
47

D,

= 5.87 V

Un poste rior aume nto de 1', y por tant o de i, no influye en la salida.

Obtendr emos pu ruos de la caracterstica de tran sferenci a determi na ndo primero i I para d istintos valores
de 1'" y seg uidamente hallar a parti r de e llos los corres pond ie ntes valores de I'CE de la rec ta de c arga de la
Fig. 3- 16 e n la regin activa-directa. En saturac in iCE < 0,3 V.
La ca racter fstica de transferencia exacta de la Fig. 3-29h se ha redondead o en las pro ximidade s de co rte
y de saturac in. Esto ha y q ue atribuirlo a l hecho de q ue el tran sisto r no cambia re pentinament e en las
proximidade s del co rte , sino que co mo se ve e n la Fig. 3-20hexi ste un codo e n la caracte rstica de e ntrada.
En forma anlo ga, e l codo en las caractersticas de sa lida de la Fig. 3- 16 m uestra q ue en las proximidades
de saturaci n se unen c urvas de d ist into s valore s de 18 ,
La aproxi mac in lineal de las carac te rsticas de tra ns fe rencia su pone transiciones a bruptas , de corte a
la regin activa , y de s ta a saturacin. Como se puede apreciaren la Fig. ) 29b es ta aproxi macin resulta
muy pr xima a la caracterstica exacta. y por tanto es muy e mp lead a.
(h) La re spuesta a una onda de en trada que vara linealment e co n e l tiem po tiene la mism a forma q ue
la caracterstica de transfe rencia. As, las curvas de la Fig . 329h representan las ondas de salida e xacta y
aprox.imad a en func in del tiempo. La esca la de tiem po corresponde a la pendiente de la o nda de en trada
que esde 2V/m sy v" =V'r , I Yl I
La ca racterstica de tran sferencia aproxi mada refleja e l c omportamie nto de l circuito . Los dos seg mentos hori zontales co rres ponde n a los dos estados del interruptor ; abierto (OfF ) o cerrado (ON). A lo largo
de es tos seg me ntos. la salida no re sulta afectada por las variaci ones de la e ntrada ya que e l transi stor es t
en corte o saturado. La lnea q ue une las porciones horizontales de la carac te rstica repres enta una
depe nde ncia lineal de la salida respecto a la e ntrada. Este es e l func ionamie nto de una fue nte gobernada,
nece saria a e fectos de amp lificaci n, adm inistrada por e l tran sistor polarizado en la regin ac tiva d irecta.

Velocidad de conmulacin del BJT

En la descripcin del circu ito de la Fig. 3-28a hecha a l pri ncipio de es ta Secci n nos referimo s a los
estados de l interruptor (ON y OFF). A hora nos referim os a los transitorios en las o ndas de la Fig. 3-28.
Como se aprecia en esta fig ura, la corrien te no re sponde inm edi atamente a la seal de e ntrada. sino
que por e l contrario hay un retraso . El tiempo q ue trans cu rre d urante este retraso j unto con e l nece sario
pa ra q ue la co rriente alcance el 10% de su valor mximo (saturacin) co nstituye e l tiempo de retra so 1.1'
La onda de co rrie nte tiene un tie mpo de subida t, no nulo. que e s el tiempo necesario para que la co rrie nte
suba a trav s de la reg in activa desde el 10 al 90 % de le (, al)'
El tie mpo total de co nm utacin ION es la suma de los tiempos de retraso yde subida, lo N = (J + 1,_Cuando
la se al de entrada retoma a su estado inicial en e l mom en to t = T1 tam poco la corriente responde
inmed iatamente . El interv alo que tran scu rre desde la trans icin de la onda de entrad a hasta q ue ic haya
bajado hasta el 90 % de les se de nomina tiempo del almacenamiento t. A este tie mpo le sigue el tiempo
de cada Ique es el necesario para q ue ie caiga desde el 90 a l 10% de l e( ..,). El tiempo de co rte 10 FF es la
suma de los tie mpos de a lmac enamiento y de ca da tOff = 1, + I r Comen taremos ahora las razones fsicas
de cada uno de estos intervalos; su clculo exacto es complejo. En la Secc in 11-5 se dar n mtodos
aprox imados de c lculo de es tos tiem pos e n relac in co n la regi n act iva.
Tres facto res contribuyen al tiempo de retraso; ( 1) c uando se a plica la seal a la entrada del tran sistor
se necesita un c ierto tiempo para cargar la capac idad de transicin de la unin del emi sor de forma que e l

Transistores de unin bipolares (BIT)

129

transistor pueda pasar del co rte a la regin activa. (2) aun cuando el transistor haya llegado al punto en el
que los portadores minoritarios hayan comenzado a cruza r la unin de co lector hacia la base. se necesita
algn tiempo antes de que estos portado res puedan cruzar la reg in de la base a la unin del colector y ser
reconocidos como corriente de colector, y (3) se necesita algn tiempo para que la corriente de co lector
suba hasta el 10% de su valor mximo.
Los tiempos de subida y de bajada son debidos al hecho de que si para saturar el transistor o para
llevarlo de saturacin a corte se emplea una corrien te de base escalonada. la corriente de colector debe
cruzar la regi n activa. La corrie nte de colector crece y decrece segn una curva exponen cial cuya
constante de tiempo es T, que se puede demostrar que vale T, - j3 g ( C~ RI. + l / wT) siendo C~ la capacidad
de transicin del colector y ffiT la frecuencia a la que la ganancia de corriente es la unidad.
La demora del transistor en responder al borde posterior del impulso durante un riempo r es de bida al
hecho de que un transistor en saturacin tiene un exceso de portad ores minoritarios almacenados en la
base lo que le impide responde r hasta tanto este exceso sea eliminado . En la Fig. 3- 12 est indicada la
densidad de carga almace nada en diferentes condiciones de trabajo. El efecto del exceso de cargas
almacenadas en la base es similar al transitorio de l corte de un diodo pn co mentado en la Seccin 2~ 10.
Considere mos que el rranslstor est en su regin de saturacin y que en el momento ' = TI se emplea
un impulso en escaln para pasar el transistor a corte como en la Fig. 3-2!t Puesto que el proceso de corte
no puede comenzar hasta que la densidad anormal de portadores (zona ms sombreada de la Pig. 3 12)
haya sido eliminada, puede transcurrir un tiempo relat ivamente largo 1, antes de que elt ransistor responda
a la seal de corte en la entrada. En casos extremos este tiempo de almacenam iento puede ser varias veces
superior a los tiemp os de subida o de ca rda en la regin activa. Es evidente que cuando los transistores se
empleen en aplicaciones en las que la rapidez sea apremia nte ser ventajoso reducir el tiemp o de
almacenam iento. Para evitar la saturacin del transistor y por tanto eliminar el tiempo de almacenamiento
existe un mtodo que cons iste en emplea r un diodo Schottky j untamente con el BJT , Este dispositivo
compuesto se den omina transistor Schouky y se estud iar en la Seccin 5-3,

3-9. EL TRANSISTOR DE UNIN BIPOLAR CO MO AMPLIFICADOR

El circuito de la Fig. 3 30 es una etapa de amp lificador en emisor comn. A e fectos de mostrar la
funcin amp lificadora utilizaremos un transisto r 2N2222A con un Vec = 10 V YRL = 500 n. Las caractersticas de salida y la recta de carga ya representadas en la Fig. 3- 16 se reproducen.'por conveniencia. en
la Fig. 3-31. En la Fig. 3-30 se ha seleccionado R, = 232,5 kO para polarizar el dispositivo en la regin
activa directa en Q correspondiente a /~ = 40 Il A ' /q l = 8 roA y V Cf O = 6 V. El co ndensador C/I llamado de
+ "o-( 10 V I

R,
lO.S kil I

e
H, '" t>Oll

t',

I"~ura

r', sen lI)/

J-.m. Etapa am plificado ra elemental en emiso r com n.

130

Microelectrnica moderna
o

1, -200 "A

o
160
IC .m A

" , ,. A

o
120

o ~Re('/~ cJ.
L--~

li
_

' ,-qc~ Q- - so--40

--- -Y1--- ...... n--

oo

---

10

'no

Te nsin cotec ror-emisor \'ce l'

,,
,,
,,
,

46

l/ce v

Figura 3-31. Caractensncas de sahda en emisor com n mostrando la recta de carga y la componente seno jdal de la seal.

bloqueo sir ve para aislar la corriente continua de polarizacin de la fuente de seal" = V,.. sen rol y de su
resistencia R.. Este condensador acta como circuito abierto cuando no hay seal de entrada, ya que la
reactancia de un condensador es infinita a la frecuencia cero (en continua). Admitamos que a la frecuencia
angular de la seal la reacta ncia de eH es suficientemente baja comparada con R, que la co mbinacin de
estos dos elementos en serie es igual a R . En consecuencia. el efecto de l condensador sobre la sea l
transmitida desde la fuente ", hasta la entrad a de l amp lificador puede despreciarse. La amplitud de V,", se
elige de forma que d una componente de seal de la corriente de base ih = 1"", sen rol. y siendo 1"", = 20
JlA. La corriente instant nea total de base i, es la superposicin del nivel de polarizacin en continua. ms
la corriente de la seal. Por tanto

iB

= I RQ

i, = 40

+ 20 s in

/LA

wf

Como se ve en la Fig. 3-31 el efecto de esta seal hace que tamo ic como I 'n : varen senoidalmente
(a proximadamente) alrededor de sus niveles de reposo . Estas cantidades puede n expresarse:

eno

i c = l eo + i, = I r Q +

J~", sen w f

Vc t.Q

r. , ~

VCi:Q

V ro.",

sen

A
wl

13-251
V

13-26)

La tensin instantnea total de salida l 'cr puede observarse en un osciloscopio s i el selec tor est en DC
(co ntinua) (Fig . 227a). Si el selector est en AC (a lterna) s lo apare cer en la pantalla la salida se noida l.
V", sen e. (Fig . 227h).
Vemos en la Fig. 3-31 que la peque a variacin en ia debida a la seal (lb'" 20 JlA) motiva que '<m=
4 mA y Veo", = 2 V. Los niveles aumentad os de la seal en la salida son un ndice de la amplificacin dada
por el circuito.

Transist ores de unin bipolares (BJT)

131

Notacin
Llegados a este punto es conveniente hacer algunas observaciones sobre los smbolos empleados en
los transistores. Concretamente. los valores instantneos de cantidades que varan con el tiempo se
representan con letras minsculas (i para las corrientes. l ' para las tensiones y p para las potencias). Los
valores mximo. medio (continua) y eficaz se representan. con las mismas letras pero en mayscula (l. V.
P). Los valores medios (continua) y los instantneos totales se indican con un subndice en mayscula
correspondiente al electrodo correspondiente (8 para la base. C para el colector y E para el emisor). Las
componentes variables de algn valor de reposo se indican con el subndice en minscula del smbolo del
electrodo interesado. Se emplea un solo subndice si es evidente el electrodo de referencia. pero si hay la
posibilidad de confusin deber emplearse el subndice convencional. Por ejem plo. en la Fig. 3-3 1
indicamos las corrientes de colector y de base as como las tensiones en la configuracin de emisor comn
con la notacin ahora descrita. Las variaciones de las com ponentes de las corrientes de colector y de
emisin as como de las tensiones respecto al punto de reposo son:
i, = ie - le == t! i c
il ,

is - 1/1

Ve = Ve -

= Ci i H

t'h = l'/I -

Ve

= a Ve

(3-27)

Vo == CiVil

La magnitud de la tensin de alimentacin se indica repitiendo el subndice del electrodo. Cuanto

antecede queda resumido en la Tabla 3-4.
En el prrafo anterior se evidencia que estamos interesados en los cambios que debido a la seal
aplicada ocurren en las tensiones y corrientes alrededor del punto de funcionamiento. En la siguiente
seccin demostraremos que se necesita V,m = 26.5 mV para hacer I,migual a 20 ..tA. por tanto, la ganancia
de tensin (o amplificacin) Al es:
2
26.5 x

v.,

IO - ~

75.5

y la ganancia de corriente es
=

20 x

10- .1
I O ~ (o

200

Tabla J 4 Resumen de notaciones

Notaci n

Valor total instantneo

Valor de reposo
Valorde la componente variable
Valor eficazde la componente variable
Tensin de alimentacin

Tensin base (colector

Corriente "ase (colector)

respecto emisor

respecto circu ito exterior

(Vd

iB (id

VB(Vd

l B (Id

VB

VI>

( v,)

Vb (Ve)

i, (O
I~

(1<)

VBBC Ved

Observemos que I..II~", es la relacin entre la variacin de la corriente de colector I:J. i e y la corriente
'
de base a i 8 alrededor del punto Q.
Tambin es evidente. viendo la Fig. 3-31,que 1'" e i, estn desfasadas 180. Esta inversin de fase entre
la tensin y la intensidad de la seal indica que el BIT funciona como una fuente gobernada por ilol ~.

132

Microetectr nica moderna

Co rno ya se ha ind icado anterio rmen te, la fuente gobernada es e l fundament o de la amp lificacin
ten iendo muy en c uenta que slo resulta ampl iada la seal.
La potencia de la seal ce dida a la resistencia de ca rga Rl es:

P,

U,Y R I . = (

')' 500
ViJO O

4 x

= 4 mW

La potencia total sum inistrada co njuntame nte por las fuentes de po lar izac i n y de seal es:
P.\ =
=

v.,
i.:
V2 ' v'2 +
2.65 x 10 - ~

v'2

cc t

CQ

2 x

I o- ~

v'2

I IQ )

+ 10 (8 x

1O ~ 1

+ 4 x 10

~)

= 80.4 mW

Es evi de nte q ue la potencia to tal sum inistrada a l ci rc uito es co nside rableme nte mayor q ue la potencia
de salida de la se a l. Sin embargo la potencia de entrada de la sea l V... /",)2 es de tan s610 0.265 ~W
mientra s q ue la de salida es 4 m W o ms q ue la sum inistrada por la fuente de sea l.
Veamos ahora cmo podem os de termin ar los nive les de salid a si se red ujera la amplitud de la entrada
para co rres po nder, por eje mplo, a l . = I ~ A . Natura lmente no pode mos detectar tan pequ eo cambio e n
las caractersticas de sa lida de la Fig. 3- 3 1. En e l Eje mplo 24 y e n la Seccin 2-9 ya de mos tramos que
es ta s ituacin se puede manejar mej or med iante el mode lo de peque a se al de l di spositivo . Una cuestin
adicional es que las caracter sticas volt -a rnperio so n caractersticas en co ntinua que intrnsecamen te
el iminan todos los efec tos de l almacenam ie nto de cargas que puedan estar presen tes. Estos puede n
introducirse en e l mode lo para peq uea seal de l que tratarem os en la sig uiente Secc in.

3-10. MODELO DE UJT PARA PEQUEA SEA L

El ci rcuito eq uivale nte para pequea sea l del BJT se deduce de los mode los de pequea se a l en los
diodos de la Secc in 2-9 y dc la represent acin de Ebers-Mol l de la Secc in 3-3. Los elementos qLle forman
e l c ircuito eq uivalente relac ionan las variac iones de te nsi n y de corr ie nte a lrededor de l punto Q.

'.

:, ,
,, .

~- --'VVv - -,

"

,'
,,
'.

-J.

Figur a 3-32. Circ uitueq uivalcmc hlhrido /t de pequca ,cat. La revistcncin

neralm c me ' u efecto es despreciable .

'
I'~

(Hneudl." lrum ) nonua tmeme \C unute ya que ge -

Il Llmvc nd""almcnle "" c" " , idc ra ' lile la polencia .h,;patla e, p,,,iliv,, , i la curt ienle e" un e1 e", enlu v:< <I r i~ ida de "'" ' ;[ 111 ,m" tllna caida
dc tcn, i,\n ). Si UlIa tllCllle , u'llini' lra pUlc, ...ia. taccmcrae vadc ",e nm a m", (aument'HIc len,i n) , E, e n" ' le ,cn li<l"'lue 'C inte'l'''' I'''IUccl lIer a'C
e ntre V, ," i, indica una di, ipocin de I"'.c ncia en la ea'~a _

Transistores de uni6n bipolares (BJT)

133

Cada elemento del modelo es funcin de las tensiones y corrientes de reposo establecidas por la
polarizaci n. Como los ca mbios los provoca la seal de entrada, el circuito equivalente nos permite
relacionar la seal de salida con la de entrada.
En la Fig.3-32 est represenrado el circuito equivalente hbrido - 1t del BJT conectado en emisor comn.
Podemos identificar los elementos de este modelo con los de la representacin de diodos acoplados del
transistor . La unin em isor-base polarizada en directo est representada por 1"0 y Co siendo esta ltim a la
capacidad de difusin y estando relacionada con la resistencia incremental del diodo emis or-base".
Corrientemente r. tiene valores comprend idos entre unos pocos centenares y varios millares de ohmios.
La capac idad C es la de la regin de dep lexin de la unin colector-base co n polarizacin inversa. La
resistencia incrmcntal ,. de este d iodo es la sealada con trazo discontinuo en la Fig. 3-32. Esta resistencia

tiene en cuenta la realimentacin (modulacin del ancho de base) entre la entrada y la salida. deb ida al
efecto Early (Seccin 3-4). Debido a su extremadamente alto valor (varios megaohmios) muchas veces
en los clculos se desprecia TI' (esto es lo que haremos en lo sucesivo salvo que se indique otra cosa). El
acoplamiento entre uniones se representa en el modelo por la fuente de corriente gobernada 8", 1'0' Yes
proporcional a la corriente de entrada ;6' La resistencia de salida ,." tambi n es consecuencia del efec to
Early y es igual a la inversa de la pendiente de las lneas de trazos de la Fig. 3- 17, estando su valor
comprendido tpicamente entre unas decenas y unas cen tenas de kiloohmios.
La resistencia r6 es la resisten cia de dispe rsin de la base y tiene en cuenta la cafda de tensin en el
recorrido entre el contacto de la base y la regin activa de la base (entre b y e) bajo el emisor, (Vase Fig.
3-7.) Esta resistencia decrece al aumentar los niveles de corriente, estando sus valores tpicos comprendidos entre 40 y 400 Q . Debido a la mayor rea de la seccin recta de la regin de colector (Fig. 3-7) la
resistencia de dispersin del colector es del orden de I n: y normalmente se desprecia (excepto en
transistores discretos de corrientes altas o en simuladores).
b

'.

'.

'.

'.

'gura J-JJ. Modelo hlbrido-lt de baja frecuenci a.

Modelo de baja frecuencia

Las capacidades C o ye pueden calcularse co mo se vio en el captulo 2, empleando las Bes. (2-20) Y
(2-29). De estas ecuacione~ se deduce que tanto Co como C~ dependen de las tensiones y corrientes del
BH en el punto de funcionamiento. Con los niveles nonnales de trabajo, los valores de Co' tanto en
transistores integrados como en transistores discretos de baja potencia, estn comprendidos desde unas
decenas hasta cien o doscientos picofaradios. C" es ge neralmente de unos pocos picofaradios (entre 1 y
5). Con frecuencias de seal baj as. la reacrancia de amba s capacidades es extremadamente alta; por
ejemplo con ro = 10' rad/seg. La reactencia de C R =50 pF es de 2 M n y la de e =2 pF lo es de 50 M n.
A tales frecuencias los efectos de C oy C" son desprecia bles y por consiguiente sl pueden considerar como
circuitos abiertos.
Esto nos conduce al modelo de baja frecuencia representado en la Pig. 3-33.
I ~ O bsrve<e q" e la. rc. i" enc ia. de peq uea Se" ar "" """ HIM con nnn sculas. Esta ""lac i6n nos pc m,ite d i. lingu ir 111.' can lid. des increme ntales
de loo parmelro , e n COI1';I1"&y de I. s lesislcnc ia. n.ca,.

134

Mtcroetectr nica moderna

En esta figura se ve que:

Con \'CE = O, no hay corr iente alguna en rv y

,o =

e.,

i.

= g ", rrti"

1,

= g", I"rt

Conviene introduc ir

61cl

{3,,= - .

A1n \'n -con,, ~ I '(" EO

1'1

(3-281

= :-

1/, " , ,_. ..

El parmetro 13~ es el incremento (en alterna) de la ganancia de corrien te directa en cortocircuito y

emisor comn, calculado en el punto de trabajo". El valor constante de V CE indica que no hay camb io
incremental en esta cantidad y por tanto, I'CE = O. (La condicin VCE = Oe i< ~ Orepresent a un cortocircuito
entre co lector y emisor en relacin a la sea l. Sin embargo, no indica un co rtocircuito fsico de conexi n
en tre estos termina les). Para evaluar 13 se puede em plear la lnea vertical de trazos que pasa por Q en la
Fig. 3-31, lo que veremos en el ejemplo 3-7 de esta misma Seccin. De la Ec. (3-28) y de l anlisis del
modelo de la Fig. 3-3 resulta
0

(3-291

{3" = g",I" rt

El parmetro gm = V v" llamado transconductancia refleja el cambio incremental de c alrededor del

punto de trabajo debido al cambio incremental en la tens in emisor-base. La cada de tensin i~ ,.~ es tan
pequea que permite admitir que los cambios en la tensin base-term inal de em isor reca igan en la unin.
Cua ntitativamente gn, se puede expresa r:
g", = - 61c-

ale
= -

A VnE ," - " ,, n " . \ n l'

(3-30)

ilun !:: \ 'n : - ll

Cons ideramos conveniente repetir lo dicho anter iormente relativo al sign ificado de \1,_. = O. Mantener
constante I'ce supone que no exista ningn cambio incremental en \'CE. Por tanto, \',. = O Yen la Fig. 3-33
esto equiva le a cortocircuitar co lector y em isor.Tngase en cuent a que no estamos conecta ndo fsicamen te
los terminales e y e en el transistor real: esto slo quiere decir que la co mponente I 'CE de la seal es nula.
Segn la Ec. (3-17) , ic = - a l' iE tanto para un transisto r npn como para uno pnp y la Ec. (3-30) se
convierte en I ~ :
'
=
.~'"

0'

ill, .

[IV:

(3-3 11

r. ,- "

Deseamos relacionar gn, con la cond uctanca de l diodo em isor-base. La cond ucranc ia incremental de l
diodo viene dada por la Ec. (2- 17) como

"I~ Lo_~ Fabricantes llaman a esla cllnl idad 11/" sin e mba rgo nO!iotros .e guiremo s llam ndole Ilo ya que es lo mb empleado ~Il la lileralur a.
En la Ec. (J. ) II SUP"nemos 'l ue 0'-1' e' i",tepend ieme de vIIF:

Transistores de uni6n bipolares (BJT)

135

en donde i(l y 1'0 son las corrientes y tensiones directas del diodo. En un transistor 111m. l' . polariza en
directo el diodo emisor y "se = " D'
81.
Sin embargo ji es en sentidoopuesto a j" (de 11 a 1') de forma que j. _= -i1I. Por tanto (Jj E I (J" N=E
-di/ II D
d" Y
0 -32)
La Ec. (3-32) es vlida para un transistor pnp porque polarizando en directo la unin del emisor se
tiene que i e =i,) Y I'M =- I'(l '
La conductancia gJdel diodo emisor se designa en la Ec. (2-19) con T\ = I de donde K =- ljV para
J
,
T
un transistor 111'" y 1:4 = +l i JV, para un dispositivo Imp.
Enel transistor "1'" (P"P; I[Qes negativo (positivo):as '~ J es positivo en ambos casos y se puede escribir
'':J =ll';Q I N,. De las Ecs. (3-31) y (3-17) Ydespreciando leo comparada con lCQ se obtiene la simple
expresin siguiente de la transconductancia
}:

cr ll,ul

'"

"

V,

1J33)

1/,"1
V,

La Ec. (3-33) indica que g", es directamente proporcional a la corriente de reposo de colector e
inversamente proporcional a la temperatura. A la temperatura ambiente y expresando l CQ en miliamperios
tendremos:
Km =

!!ud
25

mA

1334)

Las Ecs. (329) y (3-34) nos permiten determinar r K ya que p~ lo especifica el fabricante. Una vez
conozcamos 1'. podremos calcular r~ a partir de la resistencia de entrada. De la Fig. (3-33) se deduce que
1"; =1'1,+ 1"..

1J35)

Muchos fabricantes de dispositivos emplean el sfmbolo r, como h... en un punto de trabajo dado".
EjemploJ7

Determinar en el circuito de la Fig. 3-30: (a ) el valor de V, que d una seal de salida de 2 V de pico,
(b) el valor de la seal de salida con V. = 2 mv, y (e) repetir la parle h. con V, = 265 mV. Supngase el
trabajo a baja frecuencia y a temperatura ambiente.

Soluci6n

El primer paso es trazar el modelo de pequea seal a baja frecuencia. Esto se consigue sustituyendo
primero el transistor por circuito equivalente de la Fig. 3-33. Ahora s610 hay que aadir al modelo los
elementos de circuito exteriores al BJT que influyen en Jos valores incrementales de tensiones y de
corrientes. dando como resultado la Fig. 3-34b. Obs rvese que en el modelo no figura la aportacin de
polarizacin ya que no contribuye a las variaciones de tensin y de corriente. Adems como la tensin
incremental a travs de Vce es cero, acta como un cortocircuito.

136

Mtcroetectr nca modertla

r

R. " 600 e

- r,

~ ,.

62H1

+;.,.t,,

'.

0.32

RI =~oon

,
o

,"
fo'i ltura .' -34. Eq uivale nte de baja frecuencia y pequea :<ea l de l circuiro de li! Fig. ] -.lOd\>1Eje mplo ] -7.

El valor de g.. se determina por la Ec. (3-3 4) con

3-9).
Km

'e=8 OlA (la co rriente de reposo dad a en la Seccin

= ;\ = 0.32 U

Il.. se ded uce de las ca ractersticas de la Fig. 3-31 a lo largo de la lnea de trazos vertical. y es :
{1 =

..

( 12 - 4) xI O'
= 'lOO
(bO - 20l x 10 "
-

(O bsrvese que 11 es la gananc ia de co rrie nte A ob ten ida e n la Sec o3-9). Haciendo uso de la Ec. (3-28)
tendremos:
"
,

/3..

r" = -

.1:",

2tXJ

- -'l

IL L

b25n

La resistencia de disper sin de 1,1 base 1'1, o btenida por medicin es de 100 Q 'n. De la pendiente de la
ca ractc rfsrica de colec to r e n e l punto Q de la Fig. 3 -3 1 se dedu ce que 1'" es de ms de 5 k.o.. As e l efecto
de r" es despreciable: co mo es t en paralel o co n RL = 500 .o. la co m binacin en paralelo de r" y R. es de

5OOU.

(ti) Ahora se co mpleta el mode lo . Con viene sustituir 1',. R, Y R,I por un eq uivalente de Theven} co mo
se ve e n la Fig. 3 ~ 34/).
,

11

R ,R.

R. = R. RIj = N.
Como R I, = 232.5 k!l J>

".

te,

= flOO n .

l -: =

+ RIj

e, Y R : = R . En la Fig. 3-34h

u '" Wk"" de' 11.. ,bdo ... en d "I"'nd;"y K '~'""""ntkn a un PU:>!o <k lraheaj" ..>w1>Io:tn<'111" d' '>l ' 'k> al <Ir .........jC'mpl<>. por lo 'l ~ .........

1".....nk... C"R>f'... ar .

Transistores de unin bipolares (BIT)

137

y aplicando la relacin del divisor de tensin tendremos

t.:

"

'.

R. + rl> + r"

V.

Combinando estas ecuaciones resulta

- g-r.RL
- f3,fiL
~ = R .+ ,.+ ,. v, = R , + TI> + r: v. = A I~

La relacin v.. /~ se den omina ganancia de tensin A ~/.

El s igno menos en la expresin de A. (y de v) indica la fase inversa discutida en la Sec o3-9. El clc ulo

da:
A

_
v -

- 200 x 500
_
600 + 100 + 625 - - 75.5

y teniendo en cuenta que la tensin de entrada V

"

v.,

V"" =

IA.I

.., = V' '''

2

75.5

= 26.5 mV

siendo ste el valor indicado en la Sec o3-9.

lb) Con una seal de entrada V_ = 2 mv .J a amplitud de la salida es
V..... =

1A v!

V .... = 75.5 x 2 x 10 - ' = 15 1 mV

Ce) Con V_ = 265 mV. obtenemos:

V._ = 75.5 x 0.265 = 20.0 V

Este resultado es evidentemente falso pues corresponde a una situac in fsicamente imposible. Con
una seal de entrada diez veces mayor que la de la parte (a) y suponiendo un funcionamiento lineal.
debe ramos esperar ' ... = 10 x 20 J.1 A = 200 J.1A. Una rp ida inspecc in de la recta de carga de la Fig. 33 1
revela que una seal senoidal de amplitud 200 J.1A con ItIQ = 40 J.1A lleva al BH a saturacin durante el
semiciclo positivo y a corte du rante el semiciclo negat ivo. Aprovechamos esta parte de l ejemplo para
hacer notar que el uso del modelo de pequea seal queda restringido al funciona miento en la zona lineal
de la regin activa. En la Fig. 3-29h se represe nta la ca racte rstica de transferencia de un circ uito similar.
Tambin observamos que su empleo como amplificado r queda limitado al segmento lineal que une el
corte y la saturacin. Si emp leramos la caracterstica de transferencia con la entrada dada , observaramos
una salida altamente disto rsionada y cortada.
Los resultados del Ejemplo 37 demuestran qu e slo se consigue la ampl ificacin dentro de unos limites
de la seal de entrada. ex istiendo otras restricciones para el funcionam iento como ampl ificador . En nuestro
anlisis hemos supuesto que los efectos de C y C eran despreciables a la frecuencia de la seal. pero este
no es del caso co n frecuencias ms altas. pC:r ta~o. la ganancia result a afectada. lo que limita el campo
de las altas frecuencias que pueden utilizarse. Con baja frecuencia los lmites de funcion amiento se
manifiestan cuando presci ndimos del supuesto de que C. tiene una reactaocia desprecia ble. La respuesta
en frecuencia del circuito amplificado r ser tratada en el ca pitulo 11 .

138

Microelectr utce modema

3-11. EL BJT COMO DIODO

La eficiencia en 1a fabricacin y la facilidad con que se pueden compag inar las caractersticas hace
que muy frecuentemente se empleen BJT a manera de diodos en los circuitos integrados. En algunas
seccio nes anteriores de este captulo hemos observado que cortoci rcuitando dos terminales del transistor
o bien dejand o un circ uito ab ierto . el BJT act a co r no un diodo con polarizacin inversa. Ahora
co nside remos el funciouaml erno con polarizacin directa de una de las conexiones de l BJT ms empleadas
como diodo .
+ I'ce

1,

l::.

'e

.
'~,:

L'I base y el colector del translstor de la Fig. 3-35 est n conectados: esta configuracin emplea como
diodo la unin hase-emisor. Lo que resta del ci rcuito de esta figura seala que el colector, as como la
base, retoman a la tensin de aliment acin Va ' a travs de la resistencia R. Esta tensin positiva polariza
en directo la unin emisor-base. y como l' He" = Oes menor que la tensin umbral, e l diodo co lct tor-base
queda con polarizaci n inversa. En consec uencia el BJT est en la regin activa directa. Por la ley de
K irchhoff tendremos
(J 36 )

con Vu = 0.7 Ven el modo activo, la corriente INes una constante que depende slo de la tensin de
alimentacin V Yde la resistencia R.
Podemos emplear la ley de Kirchhoff para relaciona r IRcon las corrientes del transistor . Puesto que 1("
= ~f IB. IN= /r + 1 ,ser
(Y '

(J-37)

Como IRes constante. y ~f l. Ir '" INes tambin constante. Esta observacin es la base para la fuente
de corrieme descrita en el siguiente eje mplo.

Ejemp lo 3-8
El circuho de la Fig. 3-36a es una /l/ ell1e de contente muy empleada para la polarizacin de un BJT
en circuitos analgicos integrado s. Los transistores Q 1YQ2 son idnti cos; es decir,que han sido fabricados
para que tengan ca racrerfsncas parejas. (a ) Determinar Ir en funcin de los parmetros del circ uito. (h)
Calcular l e para VI"{" = ID V, R = 10 K n y P,. = 100. (e) Repetir la parte (h ) para PF = 200 .

Transistores de unin bipo lares (lJJT)

139

Sotuct n
( o) La corrie nte /11 viene dada por la Be. (336). Las ten sion es base -emisor V/11; de cada transistor son
igua les co mo consecuencia de la ley de Kircbho ff. Puesto que 01 y 02 so n dos rmnsisrores idnticos y
trabajan con el mismo valo r de " .,. las corrientes de base y de colector de ambos son ta mbi n iguales.
Apl icand o la ley de Kirchhoff a l nudo donde van conec tada s las dOli base s y e l colector de OI tendremos :

"
R
A

(Ic
01

-'.
u u
..2

~R.

Rl

O'

R,'

lbl

('1

Sustituyendo l. - Ic'l3FYdesp ejando le nos da

t,

{J,

(J, +

( h) S ustituye ndo por los va lore s dad os:

Ie - =
(e) Para

p, -

\ ' C(

"

I 'NI

lOO
lIJO + 2

10 - 0 .7

::!O(l

\O - 0 ,7

In

n,tJl::! mA

200

/, =

200

"

10

" 0.921 mA

Los result ad os del anteri or eje mplo nos hacen ver qu e an con una va riac in de l I()()% en t la variaci n
de le es del o rden del 1%. La co rrie n te de colector de 02 es virt ualmente cons tante e independiente de IOli
parmet ros delnanslstcr. El valo r de Ir: ocpende nicarrente oc
y R. Este es el comportamiento de una
fuente de co rrie nte constante. lo q ue nos permite trazar e l mode lo de l circuito de la Fig . 3-36fl tal como
se represe nta en la Fig . 3-36h. La resisten cia R..comprendida en tre las lneas de trazos e s la resi sten cia de
salid a de 0 2 Yes debida principalmente al efecto Early.

"n:'

140

Microelectrnica moderna

" rr
,

1"

R,

R,

... I'g _
QI

V.,

V.,

Q'

11
7

V,

v,

FiJ:urll 337. Par (d iferencia l) deem isoracoplado.

3-12. EL PAR DE EMISOR ACOPLADO

El par de emisor acoplado o diferencial de la Fig. 3-37 es la configuracin de transistor ms importante
empleada en circuitos integrados. En esta figur a. la fuente de corriente 1El la rea liza el circuito de la Fig.
3-36a u otro similar (Sec. 1O~3 ) . Adems. hemos supuesto que Q I y Q2 son unos transistores idnticos y
que las dos resistencias de co lector son de igual valo r". En esta seccin tratarem os de demo strar que el
par diferencial puede emplearse tanto de amplificado r como de interruptor. Para ello desarrollaremos la
caracterstica de transferencia del circuito.
La ecuacin de Kirchhoff para el lazo que abarca las dos uniones emisor-base es:
- VI

VII/ I -

VI/U

V~

= ()

iJ3HI

Con el transistor polarizado en el modo activo-directo. la corriente inversa de saturacin de la unin

co lector-base puede des preciarse. Las corrientes de co lector In e I C1 vienen dadas por la Ec. (3-7) como
In = al- lt. .~

t:"""".,

(3-39)
(3401

En las Ecs. (3-39) y (3-40) se supone que

y qu e las com po ne ntes de saturacin inversa de In e In son despreciables. Ahora ex presare mos la
relacin I C/lC2
In = f tl''' ' ' - \' ",.,JI Vr = ',/I"
(3.4 1)
In
n V. o. fabricanln eon'lTuyet1 haMa einco ua n. i01""'. l"cl....amcnle idnl.......en un wJoeuerpo Cva'le Ap nd....e Bl. Tambin exi..en Vlll in<;
Iran.i .I"",. en un solo ceerpo. eon di .~i li vos "P" y p"p, ton ro><luto un par n e.. nt"eu.do enmo en la Fig. J 31 . Se emplu n tambin en el d i".,.....
de eireui',," imegrados simulado.

Transistores de 111I;" bipolares (HI T)

141

En la Ec. (3-38) vemos que VREI - VRP := VI - V, ::: V,I siendo V,l la diferencia e ntre las dos tensiones
de entrada . La ley de Kirchhoff aplicada i nudo de e m isor req uiere q ue
1("1

- Un + II, ~) = n = -

I (' ~

+-

(3-41)

a /

Dividien do ambos miembros de la Ec . (3-42) por le/a ~ resu lta

(r/ I/..Ie"

= I ('~

In

(3-431

i .,

S ustituyendo la Ec. (3-4 1) en la (3 -43) y despejando In tend remos

or t u.

(3-4 4)

Proced ie ndo de igual modo para le

a l-l(,,..

13-451

+ e ' I-.,.TI

Figura J -J 8. Carac rertsncas de transferencia de tensi n (1, e n funcin de

V) del par de e misor acoplado.

Vemos en las Ecs . (3-44) y (3-45) q ue au me ntando los valores de V,por enci ma de 4 V 1i' le e In se
aproxi man a a~H: y a cero respecti va men te. Por e l co ntrario, un valor negativo de V'I siendo V, > 4 V T
hace que 1("/ tien da a cero e leJ lo haga a a~ fE.' Bas ndo nos e n las Ecs. (3-44) y (3-45 ) podemos trazar la
ca racterstica de transferencia V"I y V"2q ue viene n de finidas por

I 1

v-,

(3-461

== Vc c

(3-471

V o l "!!'S

V,,~

de donde resu ltan las caracters ticas de la Fig. 3- 39. en la que tam bin se ha sea lado la difere ncia
(di ferencial) de la salida V~ = V"I - V"r
Las cara cter sticas de transferen cia represent ad as e n las Figs . 3-38 y 3-39 pueden interpretarse de la
sigu iente forma : En primer lugar, aplica ndo V,I > 4 VT = 100 mv se hace que 1, 1"" C\ l u: e le2"" O.
Simultneame nte V~l = Vee y Vol::: Vce - a.~ 1 .;.;Rc puede n hacerse pequeas eligiendo adec uadamente Rf!
1.l 1'''1 Y 1'~.1 se el igen sie mp re para manten. , Q I y Q2 e n la regi n acliva.

142

Microelectrnicamoderna

-~- -- - - -

- - - ---- --::--

... - .... - - -+ -'t- - Vrr

- I>. F'uR r;
v\

"',

- Vr
- 2V r

- 3 1'r
- 4V

Figura ) )9. Caraclerlslica de transferenc ja de lensin W" en runcioo de V} del par de em isor acop lado.

As. podemos aproximar la salida de Q I a la de un interruptor cerrado y la Q2 a la de un interruptor abierto.

El estado de estos Interrup tores se invierte al aplicar Vd < -4 Vr- La salida diferencial muestra tambin dos
niveles distintos, uno positivo y el otro negativo al variar VJ alrededor de 4 Vr
Una segunda observacin muy importante es la de que dentr o de l campo -2Vr :::; Vd:::; 2 Vr las cantidades
Ic/'/Cl' V,,, V.,] y V.,responden ladas ellas a las variaciones de Vol en una forma cas i lineal. Dentro de este
campo de entradas el circuito acta como una fuente gobernada (amplificador). Estas propiedade s de
Inrerrupcon y de amplificacin de l par de emisor acoplado se emplean muy extensamente: las de
interrupci n en circuitos digitales (parte 2) y las de amplificacin en circuitos analgico s (parte 3).

3-13. LIMITACIONES EN LOS TRANSISTORES

Se ha supuesto que los transistores empleados en los circui tos descritos en este ca ptulo han estado
operando dentro de unos lmites aceptables de corriente. tensin y disipaci n de potencia. Ahora
comentaremos los lmites fijados en las especificaciones de los fabricantes y que no deben ser sobrepasados al emplear BJT.

Corriente de colector mxima

An cuando no se sobrepasen los valores de potencia y tensin estipulados. hay un valor mximo de
la corriente que puede conducir el colector y que depende del rea de la secci n recta de la unin y de los
conductores que conectan los terminales del transistor con la salida al exterior. Este valor. que fija la
mxima corriente de saturacin alcanzable, es de 800 roA en el transistor 2N2222A.

Mxima disipacin de potencia

Puede destruirse un dispositivo si la unin colector-base queda sometida a un exceso de potencia. La

Trans istores de unin bipolares (BJT)

143

mxima disipacin de potencia Po es el valor empleado para sealar el lmite del poder de transmisin
de poten cia del colector. En el 2N2222A PD es de 0,5 W a una temperatura ambiente de 25 De. Con
temperatura ambiente ms alta PD debe rebajarse 12 mW/ D
e. Cuantitativamente esto supone que Po es
igual a
P,,(T) = 50{) -

mW

12( T - 25)

en la que PD (T) es la disipacin mxima de potencia a la temperatura de r grados centgrados .

Mxima tensin de salida

Existe un lmite superior de tensin que puede soportar la unin de colector ya que existe el peligro
de averiar el transistor con tensiones altas. Existen dos formas de averas: por avalancha ya vista en la
Seco 2- 11 y por perf oracin que veremos en esta misma Seccin.
La mxima tensin inversa de polarizacin que puede aplicarse antes de que se produzca la quemadura
entre los terminales de colector y de emisor, con e l termi nal de la base en circuito abierto se represent a
con el smbolo BVw r La ruptura puede producirse por multiplicacin por avalancha de la corriente leo
que atrav iesa la unin de colector. La caracterstica en em isor comn del 2N2222 A, extendida hasta la
regin de ruptura y BYCEO "" 50 Y puede verse en la Fig. 3-40. Las especificaciones sealan el mnimo
valor de BVcw a 40 V.
10
fe
~

_c

"8

- _1
-5
0/ , V

~ >

.3- /

"e

) /

10

O
O

40
lO
30
Tens in coe cror-enus c r Ver V

10

\
60

Figura 3-4ft Ca rac tersticas en e misor comn de l trans istor 2N2222 A extend id as en la reg in de ruptura.

En la configuracin en base comn la tensin de salida de ruptur a BVc/!o acos tumbra a ser aproximadamente el doble de BYeso: Si la base retoma al emisor a trav s de la resistencia R, la tensin de ruptura.
designada por BVCHI' estar co mprendida entre BYa o y BV c IJo ' Dicho en otras palabras, la mx ima tensin
colector-emisor admisible depende no slo del transistor sino tambin del circuito en el q ue est inclu ido.

Perforacin
Un seg undo mecanismo por el cual el transis tor puede inutilizarse al aumentar la tensin del colector

144

Microelectrnica moderna

es el denomin ado perforacin y es debido al aume nto de espesor de la regin de transicin de la unin de
colector al aume ntar la tensin de dicha unin (efecto Earl y).
La regin de transicin de una unin es la regin de ca rgas descub iertas a ambos lados de la unin en
la posicin ocupada por los to mos de impureza s. A med ida que aumenta la tensin aplicada a la unin .
la regin de transicin pene tra ms en la base. Puesto que la base es muy delgada existe la posibi lidad de
que con tensiones mode radas la reg in de transicin se difunda com pletame nte a travs de la base y alcance
la unin de l em iso r. Esta perforac in rebaja la barrera e n la un in emi so r-base y en con sec uencia la
corriente de emisor puede llegar a ser excesiva: por tanto. e xiste un lmite superior para la tensin co lecto rbase .
La perforacin difiere de la ruptura por ava lanc ha e n que se produce a una tens in fija e ntre colector
y base (dada por Ven la Ec. (2-27) con W = W,J. y no de pende de la configuracin del circ uito. En un
transistor dado el limite de tensi n lo de term ina la perforaci n o la ruptura seg n cual de los dos ocurra a
tensin ms baja.

Mxima tensin nominal de entra da

Conside remos el circ uito de la Fig. 3-41 en el que V" repre sen ta la tensin de po larizacin necesaria
para ma nte ner el transistor en corte. Supongamos que el transistor es t ju stam ent e en el punto de corte.
con lE= O de form a que 1, = 1('10- Si pretend emos que en corte VU" . O V, la propia condicin de corte
ex ige que

(J-481

FIKura 34 1. Elapa en emisor comn polarillda para manlener ellransislor en la regin de corte .

Com o ejemplo ex tremo conside remos que R,l sea grande. de 100 k O Yque queremos prevenir el caso
de que In o lleg ue al valor l00~A como puede sucede r con un transistor de potencia grande o co n uno de
mediana potencia a elevada te mpe ratu ra. En es te caso V'II debe ser por lo menos 10 V. Cuando I n o sea
pequea. la tensin a trav s de la unin base-emisor ser de 10 V y por tanto deberemos emplear un
transistor cuya tensin inversa m xima tolerab le en la unin base -emiso r sin llegar a perforacin sea
superior a 10 V. Por este motiv o los fabricantes especifica n la tensin de perforacin represent ada por
BYi.1lO' El subndice Oindica que BV uo es1 valora da con la condicin de que la corrie nte de colecto r sea
nula. La ten sin de perfo racin puede estar comprendida e ntre 0.5 V Yvarias dece nas de voll. Si BVE.a
es por eje mplo de 6 V (co mo es el caso e n el lran sisto r2N2222A) debe elegirse VlllIcon un valor m ximo

de 6 V.
Los tran sistores integrados pequeos estn sujetos a los mismos valore s mximos . que son de l mismo
orden que los ind icados para el 2N2222A.

Transistores de unin bipolares (BJT)

145

REFERENCIAS
Hodges, O.E., Y H.O. Jackson: "Analyss and Design of Digital Integrated Circuirs," McOraw-Hill Book
Cc mpany, Nueva York, 1983.
Z Gray, P.R., y R.O. Meyer: "Analyss and Design of Analog Inlegrated Circuits,' 21 ed., John Wiley and Sonso
Nueva York. 1984.
3 Yang, E.S.: "Pundamenrals of Semiconductor Devices,' McOraw-Hill Book Company , Nueva York , 1978.
4

Orebe ne, A.B.: "Bipolar and MOS Analog Integrated Cucuit Design,' John Wiley and Sons, Nueva York .
1984.

Lo s tres document o s sigu ientes so n cl sicos en e l as unto :

S Schockley, W.: The Theory of P-II Juncrtons in Serniconductors and P' II Junction Transistors, Bell Systems
Tech. J., vol. 28, pp. 435-489, Julio 1949.
6

Ebers, 1.1. y 1.L. Mol!: Large-Signal Behavior of Junction Transistors. Proc. /RE , vol. 42, pp. 176 1- 1772,
Diciemb re, 1954.

7 Early, l.M .: Effects of Space-Charge Layer Widening in Junction Transistors, Proc. IRE, vol. 40, pp.
1401-1406, Noviembre 1952.

TEMAS DE REPASO
3-1.
32.

3-3.
3-4.
35.
3-6.

3-7.
3-8.
39.
310.
311.
312 .
J13.
J-14.
J 15.

J-16 .
J17.
J-18.
J19.

Ctense tres caractersticas de una fuen te de corriente gobernada.

Dibujar una recta de carga en [a caracterfstiea de salida de una fuente de corriente gobernada ideal y sealar
el punto de dicha recta en el que el funcionamiento se aproxima a (a) un interruptor abierto, (b) un interruptor
cerrado, y (c) una fuente gobernada.
Dibujar el smbolo del circuito de un transistor ntm indicando los sentidos de referencia de las tres corrientes
y las polaridades de referencia de las tres tensiones.
Repetir el tema anterior para un transistor pnp.
Indicar las componentes de la corriente de elec trones y huecos para un transistor pllp polarizado en la regin
activa directa.
(a ) Escribir la ecuaci n de Ebers-Moll para un transistor pnp(b) Dibujar un modelo dc circ uito basado en las ecuaciones de Ebers-Moll.
Establecer la condicin de reciprocidad.
Repetir el lema 3-6 para un transistor "pll.
Def inir a F y Q R Ydescribir brevemente el significado de cada uno.
Definir de palabra y mediante una ecuacin la ganancia de co rriente en emisor comn.
Cu l es el significado de ganancia de corriente inversa"en cortocirc uito?
Definir las cuatro formas o modos de funcionar e! BIT e indicar su principal actuacin en cada caso.
En un transistor pllp en su regin activa, cul es el signo, positivo o negativo. de 1( , 1,., lB' VCBy VES?
Repetir el tema 3- 13 para un transistor
(a) Esbozar la caracterstica de salida en base comn de un transistor e indica r sus regiones activa , de corte
y de saturacin.
(b) Explicar cualitativamente la forma de estas curvas.
Esbozar la caracterstica de entrada en base co mn y explicar su forma.
Explicar la modulacin del ancho de base (efecto Early).
(a ) Dibujar el circuito de un transistor en la configuracin en emisor comn.
(b) Esbozar la caracterstica de salida y explicar su fonna.
(a) Cul es el orden de magnitud de la corr iente I CBO?
(b) Cmo vara ICBOcon la temperatura?
(c) Por qu lcBo difiere de l co?

"p".

146

Microetectronica moderna

320. (a) Definir ~(,,<z:

(bl Cmo difiere ~r"", de ~F?
321. (a) Cua los valores t picos de Vce u,m y de VBI: /W"
(b) Cules son los valor es de Va en el bord e de saturaci n, VBE e n co rte y V8E en la regin acti va?
3-22. Dibuj ar los modelos de continua de un tran sistor en ca da una de las cua tro region es de trabajo.
3-23. Explicar cmo puede usarse un transistor co mo interr uptor.
3-24. (a) C itar los factore s q ue det erminan la veloc ida d de co nmutac in de un BIT.
(1)
Explque se el significado de cada trmino del apartado ante rior.
)25. Expli car c mo pued e usarse un E.'T co mo am plificador.
326. Ind icar si los sigu ientes s mbolos se refi er en a valores e n co ntinua. va riables en el tiempo o insta ntneos '"
-. ..' Va' v t;!' y V" ,
327. {a) Dibu jar el c ircuito hbr ido 7[ equivalente.
(h ) Explicar el or igen (o proceso fs ico ) q ue hace aum entar cada t rmino .
328. Dibuja r el circuito eq uiva lente a baja frec uenci a del BJT.
329. (a) De fini r la tran scond ucranca g .
(h) Esc rib ir una ecuacin qu e rela~ione gm co n la g ananc ia de corrie nte
)30. (a ) Demostrar por medio del d iag ra ma de un circuito cmo pued e utiliza rse un BJT co mo d iodo .
(h) C ul es el rgimen de funcionamie nto de l BJT del apa rtado a nterior?
J31. (a) Esbozar el c ircuito de una fuent e de corrien te.
{h ) Exp licar breveme nte por q u es to es una fuent e de comente.
}32. Dibuj ar la config uraci n de l c ircuito de un par de e misor acoplado.
J .)), Bxpl icar brevemente cmo pued e usarse el pa r d iferen cia l a manera de am plificador y de inte rr up tor.
334 . Q u es lo q ue limi ta la corrie nte qu e un transisto r puede tran sportar?
) J5. (a) Definir la perforacin.
(h) Q u limitacin e n el func io namie nto de un tra nsistor puede atr ibu irse a la perforaci n ?

Po'

Transistores
de efecto campo
El transistor de efe cto campo, o s implemente FET (de la denominac in Pield-Effect -Tran sistor ) es un
dispositivo semiconductor de tres term inales muy emp leado e n circuitos digitales y analgicos. Existe n
dos tipo s de tales d isposi tivos, los MOSFET y JFET. sig las correspo ndie ntes a Transistores Meta lOxldo-Se mlco nd ucror. y Unin (j unction) Efec to Campo respecti vame nte.
Lo s FET tienen la particu larid ad de ser de fa brica cin ms s imple y de oc upar meno s espacio e n un
ch ip qu e los BlT. La den sidad de co mpo nentes resu ltan te pued e ser e xtraord inariame nte alta . supera ndo
frecuen temente los 100 .00 0 MOSFETen un so lo chip. ai ra ven tajosa cualid ad e s la deque les dispositivos
MOS se pueden conectar co mo resiste nc ias y como conde nsado res. Esto posib ilita di sear sistemas
formados excl usivame nte de MQS FET sin ningn otro co mpo ne nte. Apro vech and o e sta cualidad. e l
MDS FET es e l di spositi vo do m inan te e n los s istem as integr ados a mu y grande escala (VLS I). Lo s JFET
gozan de las propiedades de te ner una resistencia de entrad a alta y ruido bajo. por lo que se emplean e n
c ircuitos de procesado de sea les.
A d ife rencia de l BIT tratado en e l ca ptulo 3 . el FET es un d ispositivo de portadores mayoritario s. S u
funcion amiento se basa en la aplicacin de un campo elct rico para gobernar la corrien te. As. e l FET es
una fuen te de corriente de tensin contro lad a. En e ste ca pt u lo exami nare mo s los pri nc ipio s fsic os que
rigen e n ambos tipos de FETy que emplearemos para de sarrollar las caractersticas volt-amperio. Ta mb in
tratarem os de l FETcomo interru ptor y co mo am p lificado r. Describiremos prime ramen te el JFET po rque
su func ionamie nto se desarroll a di rectamente de la u ninplI y de sus pro pied ades semicond uc roras. las
ca rac terfsncas del MDSFET se comp rende n ms fcil me nte una vez co noc ida la relac in te nsi n-corriente
del JF ET.

41.

LA FUENTE IDEAL DE CO RR IENTE CON TENS IN REGULADA

En e l prr afo de introduccin de este ca ptulo se ha aludido al hech o de que el FET funciona co mo
fuent e d e corr iente de ten si6n co ntrolada. As co mo se trat de la fuent e de co rriente gobernada (Sec . 3- 1)
antes qu e de l BIT. ser co nven iente describir las propiedades de la fuente de corriente de ten si6n regu lad a
antes de es tud iar el FET.
Esta fuente ideal. representada e n la Fig. 4 -10. es un element o de tre s terminales en e l q ue la tensin de
control v, se aplica a los terminales 1-3 y la fuente de co rrie nte K. 1', acta e ntre los termi nales 2-3. El
par metro K. llamado transconductancia o conductancia mul lla relac iona la po tencia de la fue nte c on la
tensin de co ntro l (con referencia a la F ig. 3-33). E n la Fig. 4- lh est n represe ntadas la s c erecterfsnc es
de salida sobre las que se ha sealado una recta de ca rga co rrespo ndiente a RL y V!!, Esta rec ia de ca rga
represe nta la ec uacin de Kirchhoff del lazo de salida (conte n iendo los term inales 2-3) de l circu ito de la
Fig. 4-2.
En el punto a de la rec ta de ca rga. correspondiente a v, =
la tensin \'! es ..alta mien tras qu e la
corriente t. e s baja. Est os va lore s co rresponden aprox imada mente a un interruptor abierto . Anloga men te e l func ionamiento en el pun to b de la rec ta de c arga. en don de 1', = VII> supo ne una corrien te alta.

V,.

148

Microelectrnica moderna
1,

"

"

l. )

",

"

"o

v"

v,.

V, V"

V"

",

",

~
lb )

Figur a 4 1. (al Representacin de l circuito, y (b) caracterstica ten sin -intensidad de una fuente de co rriente ideal gobe mada por
tensin.

y una cada de tensin baja a travs del dispositivo. 10 que se asemeja a un interru ptor cerrado. En
consecuencia una seal de tensin Vi = VI aplicada entre los terminales 1-3 controla el estado de l interru ptor
en los terminales 23. Es decir, que si vj pasa de V/" a V/ ~ se cierra entre 2 y 3 el interruptor que estaba
abierto. e inversamente una variacin de V, de V11> a V," abre el interruptor.

.2

"

",

Fuente de
corriente

'0'
tensin

regulada
~

1,

",
-

:T

V"

Figura 42. C ircuito q ue emplea una fuente de corriente gobernada como interruptor o co mo amplificador. La recta de carga es la
indicada en la Pig. 4-l h.

En la Fig. 4- lb vemos tambin el comport amie nto del circuito de la Fig. 4-2 cuando vj = V IQ + V I'" sen
que queda indicado por la variacin senoidal de v, alrededor del valor de reposo V IQ' La tensin de
salida correspondiente Vz es tambin senoidal con un valor de cresta Vz.. superpuesto al nivel de reposo

WI .

Transistores de efecto campo

149

V2Q Asim ismo. i z es la suma de una componente en continua I~ y una senoide de I~m de valor de cres ta.
Lo ms frecuente es que la amp litud de la compo nente senoidal ~e la tensin de salida V~m sea mayor que

V,., con lo que se consigue una ganancia de tensin (amp lifica cin).

Esta breve introduccin nos demuestra que la fuente de corriente con tensin gobernada puede
emplearse como interruptor o como amplificador. En las prximas seccio nes analizare mos el funcionamiento fsic o y las caractersticas de los FET y de mos traremos que estos disposi tivos poseen propiedades
de fuente de corriente.

4-2. TRANSISTORES DE UNIN DE EFECTO CAMPO

En la Fig. 4-3 vemos la estructura bsica de un JFET de canal ,,1. Los terminales de drenaje y de/l/ell1e
los constituye el contacto hmico en los extremos de una barra semicon ductora de tipo /l . Se puede obligar
que los portadores mayoritarios,electrones. fluyan a lo largo de la barra aplicando una tensin entre drenaje
y fuente. El tercer terminal . denominado pu erta se forma conectando elctricamen te las dos zonas
sombreadas p". La zona tipo 11 comprendida entre las dos p. se de nomina canal y por ella circulan los
parladores mayoritarios entre fuente y drenaje.
G

r - - - - -r--O Puel1a

'--+--OD
Drener.c
r-

lb)

1' )

Figura 43. (u ) Estruc tura, y (h) smbolo deltra nsistor de unin de efecto campo. de canal 1/ (l FET).

En la Fig. 4-3h se han sealado las co nvenciones norm alizadas para los terminales positivos de
corrie ntes y tensiones y en ella figura tambin e l smbolo de un JFET de canal a. La estructura y smbolo
para un JFET de canal p [os podemos ver en la Fig. 4-4.
Las est ructuras representadas en las Plgs. 4-3 y 4-4 permiten describir la act uacin de los JFET . La
Fig. 4-5 corresponde a la seccin recta de un JFET planar integrado de canal 11. La vista superior muestra
cmo se hace n los co ntactos de aluminio con las regiones de fuente. drenaje y puerta.
G

Tipo ,,+

x
Fuente

'\

-.L
~.

Canalllpo p

Tipo Ir!)

Drenaje

-"

,,'
Fi~ura

Puel1a

'"

44. T ransistor de unin de efec to campo. de canalp. (a) estructura. y (h ) smbolo del circuito.

I La estructura actual y fabricacin dd JFET figuran en el caoncro 5.

150

Microetear nica moderna

Funcionamiento del JFET

Co nsidere mos la represe ntacin grfica del dispositivo de canal 11 de la Fig. 4-3. reprod ucid o para
mayor convenienc ia en la Fig. 4-6(/. El di agram a esquem tico de la Fig. 4-6b corres ponde al di spositivo
de la Fig. 4-6a. e n configuracin de fuente co mn. Aun c uando nuestro estud io est diri gid o hacia un
di spositivo de ca nal " es aplica ble igualmente al caso de canal p si ad miti mos que las po laridade s de las
te ns iones y e l sentido de las corrientes de ste son o puesto s a los de un JFET de ca nal 11.
Ob se rve mos que las regio nes de puerta y e l c ana l fonnan una unin plI q ue e n su funcionamiemo com o
J FET se mantiene co n polar izac in inversa. Una tensin puerta-fuente ne gati va polariza e n inversa la
unin . al igual que lo hace una tensin positi va drenaje-fuente. Hay que record ar que a ambos lados de
una unin 1m con polarizacin inversa (la regi n de de plexi n) hay zonas de carga es pacial (Scc. 2-1) .
Los parladore s de corriente se han pro pagado a travs de la unin dej ando slo iones positivos descu biertos
en el lado " e iones negativos e n e l p . Cuando crece la polarizaci n inversa de la unin tambin lo hace
e l es peso r de la regin de carg as descu biertas inmviles. Ahor a pode mos justifi car e l uso de la reg in de
puer ta p '. En la Seco2- 13 vimos que la regin de de plexin se e xtiende ms en la zona de menor dopado .
As! e l uso dep + forma una ca pa de carga espacial que est casi totalme nte en e l cana l 11 . La conductividad
de es a regin es nominalme nte cero por la falta de portadores de corriente. Por tanto e l ancho efectivo del
ca nal de la Fig. 4-6 ir disminuyendo al aume ntar la polar izaci n inve rsa. A una determinada tensin
Contacto de puerta
Co ruoclo
de fuente

Comaoo
S us ll'lllO l'

FiKura 45. Estructu ra de un JfET

nlq~rtd... .

de drenaje

pb llM tic Gmatl'.

Puerta tipo p"

Regin <le<leplex in

~~~,
~~
Fuente t-----j~

Drenaje

21>( 1'

'"

r1"
Puerta I;po l'

1"

r 'r>r>

G
V(i(;

V,,,,
(<1'

1"
~

,"

FiRur ll 4 6. Esnuctura de un Jf l:;

. de Ci.,I;III/ I1ltlsl r;lIll.l.~ la regin de k r kx i6n q ue ctms lrie el canal.

Transistores de efecto camp o

151

puerta-fuente Ves = V llamada tensi n de es uiccn el ancho del c ana l queda reduc ido a cero porque han
sido eliminadas del" ";n ismo todas las cargas libres. En co nsec uencia. para una determinada ten sin
drenaje-fuente. la corriente de drenaje ser func in de la ten sin de polarizacin inve rsa de la uni n de
puerta. Para desc ribiresle disp ositivo se emplea la voz de efecto camp o porque el gobierno de la corrien te
es e l efecto de la ex ten sin del c ampo asoc iado con la regin de dep lexi n al aum enta r la polarizaci n
inve rsa .

43. C ARACTE RSTICA TENS IN-CO RRIENTE DE UN J FET

La caracterstica de dren aje de un FET discreto tpico de ca na l " represe ntada en la Fig. 4-7 da IIJ e n
funci n de V/u con VGS co mo parmetro. Para apreciar cu alitativament e el porqu estas curvas tienen la
fonna re presentada consideremos primeram ente el caso en el que I-(;.f- O. Para 1/)- Oel canal entre las uniones
de puerta est completamente ab ierto . En respue sta a la apl icacin de una pequea tensin Vos la barra de
lipa" ac ta como una simple resiste nc ia sem lcond ucto ra. y la corriente l o crece linealmente co n VOS' Al
au ment ar la corri eme.Ia cada hmica de tensin a lo largo del c anal tipo 11 polariza en inverso la uni n
de puerta y la porc in conductora de l canal empezar a es trec harse . Debid o a la ca da h mica a lo largo
del propio canal la esrricci n no es uniforme. sie ndo tant o m s pronunciada cuanto ms alejada de la fuent e
co mo puede ve rse en la Fig. 4-6 . Ex iste una ten si n Vos a la c ual el ca nal se c ierra. Esta tensin. no
claramente definida es la que en la Fig. 47 e mpieza adoblar la curva de com e nte tendie ndo a adq uirir un
valor co ns tante. En princi pio no es posi ble cerra r co mpletame nte e l ca na l anulando en co nsecuenc ia lo.
Cie rtamente. si se llegara a es to no e xistira la ca da hmica nece saria para prop orcionar la polarizacin
inve rsa requerida. Obsrve se q ue cada c urva carac terstica tiene una regi n hmica o no saturada para
pequeo s valores de VDSe n la que 111 es proporcional a Vos' Cada curva tiene tam bin una regin de corriente
co nstante o de saturacin para valores g randes de Vos e n la que 11) se ve poco afectad a por VDS"
Regin
hmica
Regin de
o no saturada
ruptu ra
"
Regin de corrien~'
.....L.....I.. constante o
I
I de saturacin

-c
e

Gs U. l V

, I

j-

1.0

1.' f-- f-

- 2.0

1-

O.,

10

20

30

40

SO

Tensin drenaje-fuente Vos' V

Fig u ra 47. Caracrerfstice de salida del JFET de caoal n 2 N4R69 (Co rreara de Siticomx lnc.).

Co n Ves = O la tensin nece sari a para polari zar en inve rso la unin viene sum inistrada por V . Si se
aplica una Ves negativ a. la regi n de depl ex i6n resu lta nte reduce e l anc ho de l canal incluso con s =

J: o.

152

MicroelecJrll;ca modema

As la est ricci n tiene lugar co n un valor meno r de Vll'l Ye l valor mx imo de I D queda rebajado como se
apre cia en la Fig. 4-7 . Con VGS ::: V la ten sin de esmcc n. JD ::: O ya que e l ca nal queda co mpletamen te
cerrado para cualq uier valor de
O!: o.
Obsrvese que tambin se seala una curva para Ves ::: +0,2 V que corresponde a polarizacin di recta.
Rec urd ese que la corrie nte de pue rta es muy pequea ya q ue la ten sin es men o r que la tensi n umbra l
Vy ::: 0.5 V para el silicio. La corrie nte de puerta cuando Ves S Oes virtualmente n ula y frecuenrem erue se
de spreci a.
En la Fig. 4 -7 se distinguen c uatro zon as de trabajo de los JFET. que so n las de: resistencia hmica .
saturacin, rup tura y corte. cad a una de las cuales va mos a tratar con m s de talle .

V';

La regin hmica
En la reg in de resiste ncia variab le de un J FET. Vos es peq uea pe ro In pued e ser apreciable. La
situacin co rresponde a la de un Interruptor ce rrado. Vamo s a desc ribir anal tica mente la relacin
ten si n-corriente en esta regin.
S uponga mos e n pr imer lugar que se aplica una peq ue a te ns in Vni e ntre dre naje y fuent e. La pequea
co rriente de d ren aje In no tendr e fecto apreciable e n e l pe rfil de l ca nal. En es tas cond icio nes pode mos
co nsiderar que la seccin transversa l A de l canal es uniform e en toda su lon gitud . Po r tanto A ::: 2 hW
siendo 2h la anchura de l ca nal correspondiendo a una co rriente de dren aje nula pa ra un valor dado de Ves
y sie ndo W la dime nsi n del ca nal normal a la direcci n de h co mo se ind ica en la Fig. 4-6.
Puesto q ue no c ircula co rrien te en la regin de deple xi6n med iante la le y de Ohm [Ec. ( 1-21))
obtendremo s la corrie nte de dre naje :

V", : 2h

1,. : AqN"J.L./. . ::: 2h Wq N " IJ... L

l/N"J.L.

(W)
L

Vm

(4 - 11

sie ndo L la longi tud del c anal. La Ec. (4 1) de scribe la caracterstica tensin-corriente de la Fig. 47 para
valo res mu y pequeos de VDI Y pone de manifiesto q ue e n estas condiciones e l FET act a como una
resistencia hmica c uyo valor lo detennina V (;5. La relacin V D en el origen se denomina resistencia de
drenaje ' os '0"' Con V(3 ::: O. lo que hace h ::: a . obtendremos de la Ec. (4- 1):

01'

(wl.)

142)
=
2-c1
N;," J.L.
El parmetro rlJ~ (UN, tiene importancia e n las aplica c iones como interruptor ya q ue es un nd ice de
cunto se desva el FET de un interrupto r ideal en el q ue la resiste ncia O N es cero. En las especificaciones
de los fabricantes se citan valo res de '/JI ,ON , q ue van desd e unos pocos o hmios hasta va rios ce ntenares
para los FET y MOS FET co me rciales de ca nal . Puesto qu e la mov ilidad de los huecos es menor que la
de los elect rones r /JI IO N I es mucho ms a lta pa ra los FET de ca na l l' q ue para los de ca nal " . Es ta mayor
movilidad significa una mayo r rapidez de conmutacin y estos fac tore s contribuye n a que prevalezca n los
d ispositivos de l ca nal n so bre los de ca nal p.
El concepto de q ue e n la regin hm ica el JFET es una res istencia vari ab le co n la ten sin se puede
ded ucir de la Ec. (4 -1) Y Fig. 4-6 de la sig uiente forma : El ancho h del c ana l es funcin de la tensi n de
polariz aci n inversa Vas Un aumen to de
vr.~1 d ism inuye h e In para un valor dado de V()\. En
c onse c ue ncia. la pe nd iente de la ce recrerfstica 1" en funci 6n de V/l'i e n su origen dec rece al a um e ntar

"""'1'0 , :::

ti"

I V" 1-

Ob srvese que In de pende de la relaci6 n WIL. Esta cantidad es important e e n e l dise o de l FET ya que
sirve de fac tor de escala para la co rrie nte de l dispositivo. Para una determinada de nsidad de dopado e l
aju ste de WIL permite fabricar en un mismo chip FETs con di stintas ca pac idades de conducc in de
corrie ntes. Adems. segn la Ec. (4 2 ) se puede co ntrola r ' ,.( ,ON, seleccionando la relacin WIL

Transistores de ef ecto campo

153

Regi6n tle tlcp lelli6n

G,

Figura 48. Des pu sde l pUnTOde esmccn. 31 au mentar VDS aumen ta L ' , pero li e fl} se mantiene n pr cticamen te co nstantes. (C I

y G l esTAn unidos entre sr.)

La regin de saturacin o de estriccin

Co nsideremos el caso en el l:J.ue se emplee VIl.{para crea r un campo elctrico ! ~ a lo lar go del eje x para
un valor dad o de 1VGS I < I V .1. Si circ ula una corriente de drenaj e apreciable IDel extre mo de la puerta
prximo al dre naje es t ms p~larizado inversa men te que e l e xtremo de fuente. y por tant o l ()~ lmites de
la regin de deple xin no son paralelos al eje de l canal sin o 'lile co nverge n como se ve en la Fig. 48.
Seg uidamente comentaremos c ualitativame nte lo que sucede e n e l canal a med ida que aume nta la tensin
de drenaje y se aproxi ma la es triccin.
Al aumentar V,,\ aum ent an ~ e In mientras disminuye b (x) debido al estrechamiento del canal, y por
tanto la densidad de corriente J = /,f2h (x) W tam bin aumenta. Vemos que no se puede prod uci r un
es trec ham iento total (b = O) puesto que si tal sucedie ra J llegar a a ser infinito lo que es fsicame nte
imposible. Si J fuera c reciendo sin lmite, seg n la Ec. (4- 1) tam bin crece ra '1, puesto que Il n perma nece
co nstante. Sin e mbargase ha comp robado e xperi rnent almenre q ue la movilidad es funcin de la inten sidad
del ca mpo elctrico y se mantiene constante s610si 'l ., < l OJV/ cm en silicio tipo 11. Pa ra campos moderados
de IOl a 104V / cm la movilidad es aproximadame nte inver sam en te propor cional a la raz cuadrada del
campo ap licado . Para campos ms elevados como en el caso de la estriccin Il n es inversamente
proporcional a 1,. En esta regin la ve locidad de desplazamiento de los electrones tv, = ~J.l se mantiene
constante y ya no es vlida la ley de Ohm. En la Ec. (4- 1) se ve q ue tanto I como b se mantienen consta ntes
lo que ex plica la zona de corriente co nstante en las ca ractersticas V-I de la Fig . 4-7.
Q u ocur re si V DS se aumenta hasta ms all de la contraccin perm aneciendo V GS co nstante? Como
se ha ex plicado antes, el ancho mnim o de l canal b....n = (') tiene un valor constante no nulo. Este valo r
mnimo se da en el extremo de l drenaje de la barra. Cu ando aumenta Vos este aumento de tensin
increm ent a '1, en la seccin del cana l adyace nte a la fuent e. Refi rindonos a la Fig. 4-8, la regin de
velocidad limitada L' crece co n Vos mientras qu e b se manti ene fij o.
Hay q ue tener cuidado para no co nfundir el dist into significado e ntre estriccin y saturac in altratar
de dispositivos semicond ucto res. A lo largo de la porcin de co rriente constante de las caracrcrrstlcas. la
estriccin se refiere al hecho de que VIJ.I se emplea para ce rrar e l canal cas i enteramente. La tensin de
esmccin V, se refie re a la tensin aplicada a la puert a que bloquea totalme nte el cana l inde pendiente mente
de V/IS. En un FET, la saturacin se refiere a l valor limit ador de la velocidad de desp lazamie nto. As pues.
e l nmero de portadore s que pueden ser transp ortados a travs del canal po r unidad de tiem po q ueda

154

Microeectr nca moderna

limitado o saturado .e IDpermanece consrar ne. ste es un significedo de saturacin verdaderamente distinto
de l visto en el Ca p. 3 para el BIT.
La caracterstica de corrie nte co nstante de la Fig. 4 -7 muestra que el FET se aproxima a la fuente de
corriente ideal gobe rnada por tensin de la Fig. 4- I en donde ",. ;1 y ,.! co rresponden a VGI , los y Vos
respectivame nte.

Ruptura
La mxima tensin que se puede aplicar entre dos terminales cualquiera de un FET coincide con la
mnima tensin capaz de producir ruptura por avalancha. a travs de la unin de puer ta (Sec. 2ll ). En la
Fig. 4 7 se ve que se produce la avalancha a un valor menor de J V,n I cua ndo la puert a tiene polarizacin
inversa que cuando V(;,f = O. Esto es debido al hecho de que la tensin de pola rizacin inversa de la puerta
se suma a la de drenaje aumentando en consecuenc ia la tensin efectiva en la unin de puerta. Las
especificaciones de los fabricantes (Apndice 8 -S) indican cul es la ten sin de ruptura entre drenaje y
fuente estando la puerta cortocircuitada con la fuente. Esta tensin se designa BVDS.'i y su valor va desde
unos cuantos volt en dispositivos integrados hasta ms de SO V en FETs de potencia.

Corte

1 I

En un FET real . aun estando en corte. o sea con Vos > Vp subsiste la misma corriente de fuga
de drenaje 1",1 (OFF). La corriente inversa de fuen te denom inada tambi n corriente de corte de puerta y
designada 1(;5$ es la corriente puerta-fuente con el drenaje cortoc ircuitado con la fuente para I V(;1 I > t V 1.
Los fabricante s especifican los valores mximos de IDI /(1 , e 1t;S5' Cada una de estas puert as puede varer
entre IpA en circuitos integrados y decenas de nanoamperios en FET discretos. A la temperatura de 150
"C estos valores de ben multiplicarse aproximadamente por 1.000.
Observe mos que en corte, con I VGI I > I V, I JD O Y VDr puede se r gra nde. ste es el comportamiento
de un interruptor abierto.

4-4. CARACn : RSTICA DE TR ANSFERENCIA DEL J FET

La carac terstica tensin -corriente de la Fig. 4-7 indica que en la regin de saturacin el valor de la
corriente de drenaje / 1) depende de la tensin Vesde polarizacin inversa. La caractertsticadetransferencia
relaciona Iti con V(;j a un valor constante de Ves-La Fig. 49 correspon de a la caracterstica de transferencia
del FET de ca nal " 2N4869 con Vm 10 V. La corriente de drenaje a VG5 = Ose designa con el smbo lo
IDst que para el 2N4869 es de S mA. Para los JFET fabricado s comercalmer ue. JDIS va desde alguna decena
de microamperios hasta centenares de miliamperios. Los valores ms bajos de I DS.'i son propios de los JFET
integrados. y los ms altos de los dispositiv os de potencia.
Las caractersticas de transferencia pueden expresarse analticamente como en la Ec. (4-3)

-=

1" :::: l un

vn)'
:
( V
I -

(4) )

V C;I y V, son negativas en un JFET de canal 11 y positi vas en uno de ca nal p. por tanto la Ec. (43) es
vlida para ambos tipos.

Transistores de efecto campo

155

-e

, E
_0
.~

4~
~

_1
o

- _ .... ~_-,O-_ _ L_~ O u

-)
- 2
- 1
o
Tensin puerta-fuente VGS.V

Figura 49. Caracterstica de uansferencia {Ir en funcin de VGSl del JFET 2N4869 de canal " ron Vos '" 10 V.
La cara cterstica de transferencia demuestra nuevamente el comportamiento como fuente contro lada
del JF ET. Si consideramos Vas como entrada e ' o co mo salida. la Be. (4-3) Y la Fig. 4-9 descri ben una
fuente de corriente gobernada por tensin: el funcionamient o como tal es la base de los circ uitos
amplificadores JFET.

45. EL MESFET
El MESFET es un JFET cons truido en arseniuro de galio (GaAs) con una regin de puerta metal-semiconductor (un diodo Schottky). Los principios de funciona miento y caractersticas del MESFET son
similares a los del JFET de silicio descrito en las Sec o4-2 a 4 4. La movilidad de los e lectrones en el GaA s
es de 5 a 10 veces mayor que en el silicio lo que le permite operar a frecuencias mayo res que las toleradas
por los d ispositivos de silicio. Como la movilidad de huecos en el GaAs es menor que en el silicio. los
MESFET de canal" tienen muchas aplicacione s.
Inicialmente el MESFET se emple en circuitos de microondas con una frecuencia de trabajo
comprendida generalmente entre I y 10 gigahertz (GHz). A partir de 1984 se han fabricado comerc ialmente circuitos lgicos rpidos con MESFET. Estos circuitos lg icos se disean para que sean compatibles
con la familia lgica bipolarde gran velocidad den ominada lgica de em isor acoplado (EeL). (Sec . 6- 14).

46. EL MOSFET DE ACUMULACIN

En un transistor de unin de efecto campo, la seccin efectiva del canal est gobe rnada por un ca mpo
elctrico aplicado al canal a travs de una unin pn. Empleando un electrodo de puerta metlico separado
de l canal semiconductor por una capa de x ido se obtiene un dispositivo de efecto campo bsicamente
distinto. Esta disposicin metal-xido-sem iconductor (Ma S) permite controlar las caractersticas del
canal por un campo elctrico creado al aplicar una tensin entre la puerta y el sustrato. Un dispositivo de
esta ndole se denomina MOSFET o Transistor MaS. Su importancia queda patente por el hecho de
fabricarse ms circuitos integrados con MOS que con cualqu ier otro elemento semiconductor.
Existen dos tipos de transistores MOS. El MOSFET de deptexi n cuyo comportamiento es similar al
de l JFET; con tensin de puerta nula y una ten sin del drenaje dada. la corriente alcanza su mximo.
decreciendo luego con la tensin de puerta aplicada (de la polaridad apropiada) como en la Fig. 4 -7. El
segundo tipo. llamado MOSFET de acumulacin no acusa ninguna corriente cuando la tensi n de puerta

156

Mcroetectr nica moderna

Puerta

Puerta (metal)
Fuente

IJ

ti

C "'~ I :l 1l

,;

Drenaje

" Drenaje

Regiones tipo"

Regjones tipo P

sustrajo tipo P

s ustrato tipo 1I

,.,

'"

Figurll 4 10. Estructura de MOSFET de- acumulacin; { al de canal n. y ( h ) de canal p .

es nula. aumentando la corrie nte de salida al aumentar la tensin de pue rta. Ambos tipos pueden ser de
ca nal p o de ca nal 11. En esta y en la pr xima secci n con sidera re mos las caracte rsticas de un tipo de
acu mulaci n de canal " y en la Secci n 4 -7 las de un MOS de depl e xi6n .

"

(;

.1

I~ l

"

"

.1

t;

l~'

IJ I t '

5,0:

SUSlralO 1' tc u~rpo).

'o,

'"

Flgure 4_1 1.Transistor de acumulacin NMOS polarizado mostrando el canal inducido, con (a) \' /).1= O. y (h) V n.\" O.

Estruct ura del MOS de acumulacin

La Fig. 4 100 representa esquemticame nte la es tructura de un MOSFET de ac umulaci n de canal "
yen la Fig. 4 1DI} la de uno de canal p. Los eleme ntos representado s en la Fig. 4- 1Ose conocen com nmente
como transistores NMOS y PMOS respectiv ame nte. Co mo se ve e n la Fig. 4 100 las do s zona s de tipo u
embebidas en el sustrato tipop (el c uerpo) son los electrodos de fue nte y de dre naje. La regi6n comprendida
entre fuente y dren aje es el canal que es t c ubierto con una fina capa de dixido de silicio (SiO,). La puerta
la forma el elec trodo metlico situado sobre la capa de x ido. Ac tualmente e n la fabri cacin de l MOSFET
se utiliza una ca pa conductora de polisilicio' para la puerta en lugar del met al dibujado en la Fig. 4 10.
Sin embargo. los pri ncipios fsicos que determ inan el fu ncion amie nto del MOSFET son los mismos para
ambo s tipos de puerta.
La parte me tlica de la puerta junto con la ca pa aislante de xido y el canal se mico nductor form an un
condensador plano paralelo . Debido a la ca pa aislante de di xido a es te dispositivo se le llama tam bin
Tr ansistor de efec to campo y puerta aislada (l GFET). Esta capa aisla nte determ ina una resistencia de
e ntrada ex traordinariamente alta para el MOSFET (de 10 1ll a 10 15 Q).
~

Por poti. ilid o -e e n l~ndf:' un <ilicio dnpado en el que la. pan" individuale< dC' la e<" OCIU", cri~alina esu n oo erlla d.... at ala r. Su
melal.

comp"n ~m ....nll' e,m;tar al de' un

Transistores de efecto campo

157

Comportamiento fsico del MOSFET de acumu lacin

En la Fig. 4 lla se ve un transistor NMOS en el que la fuente y el sustrato est n conecrados a tierra y
la tensi n drenaje-fuente V1JS se sita en cero. La tensin positiva aplicada a la puerta crea un campo
elc trico dirigido perpendic ularmente a tra v s del xido. Es te campo acaba en cargas negativas ..inducidas. en la proximidad de la superficie semiconductora como se veen la Fig.4- Ila. Puesto que el sustrato
tipo P contiene muy pocos electrones las cargas positivas superficiales son principalmente electrones
procedentes de la fuente y drenaje de tipo /l . Estas cargas mviles negativas. que son portadores
minoritarios en el sustrato tipo p . forman una capa de inversin. que se forma nicamente si Vc;s supera
el nivel umbral Vr J Las cargas inducidas bajo el xido forman un canal 11 . A medida que crece la tensin
de puerta hacia Vr tambin crece el nmero de cargas negativas inducidas en el semiconductor. y en
consecuencia aumenta la conductividad del canal. Aplicando una tensin posiliva enne drenaje y fuente
nace una co rrie nte en el canal inducido en tre drenaje y fue nte. As. la corrien te de drenaje se acrecienta
por la ten si n positiva de puerta. y al d ispositivo se le llama MOSFET de acumulacin.
Consideremos ahora la situacin en la que Vos aumenta desde cero mantenindose V C;.I a un valor
positivo constante mayor que v, (es decir. que Vc;s-V r > O). Con valores pequeos de VDS (Vo.~ <Vos Vr)
un aumento de Vos va acompaado de un aumento de la corriente de drenaje lo. El comportamiento del
MOSFET es el de una resistencia y a esta zona se le denomina regi n hmica. A medida que crece V1JS la
cada de tensin a lo largo del canal tambin crece y por tanto disminuye la tensin a travs del xido de
puerta y el lado de drenaje del canal Voo = VLIS - Vo.~' Es ta diferencia de ten si n reducida rebaja el campo
a travs del extremode drenaje del dielctrico. la que se traduce en menos inversinde cargas en la porcin
del canal inducido. El canal se est cerrando e IDcrece mucho ms despacio que el aumento de Vos en la
regin hmica cerca del origen. Idealmente una vez llegado a la esrriccin. un nuevo incremento de Vro:
no afecta a IDhabindose llegado a la corriente de saturacin, Esta n'gi" de saturaci n es de naturaleza
similar a la velocidad de saturaci n en un JFET. El valor de IDque se alcanza en saturacin depende de
Ves- Los aumentos de Ves >Vr aumentan Jos valores de saturacin de lo.

4-7. CARACTERST ICAS TENSI N-CORRIENTE DE UN MOSFET DE

ACUM ULACI N
Los fabricantes de transistores MOS integrados no facilitan curvas de las caractersticas tensin-corriente. Cuando se prec isan o se desean. se deducen de las expresiones analticas del funcionamiento del
MOSFET en cada regin.

Expresiones analticas de las caractersticas tensin- corriente

Existir un canal de inversin entre fuente y drenaje siendo Vm = O slo si V C;I < V r Con V C;.I < v, no
habrn cargas libres en el extremo de drenaje del canal. e IIJ = O. Asf Vr es anlogo a la tensin de estrtccln
de un JFET. La condicin de que V C;,f <Vre lo = Osupone que el MOSFET est en corte loq ue corresponde
a un interruptor abierto.

Regin h mica
Como ya se ha descrito en la Seccin anterior. cuando Vc;s > Vr la conductividad del canal viene

158

Microdutnh ,ica moderna

gobernada por V/J.~ en la reg in hmica (tambi n llamad a de /10 saturaci n o triodo. Prec isando ms. la
regin hmica queda defin ida por V(,.\' - V t > V/l.\' (o bien Veil) - VIi.\ Vns > V.,. Un an lisis terico d e la
regin hmica 4 cond uce al resultado de qu e la carac terstica de d renaje viene dada por

'/1 =

~ C~) 12 ( Vt i"

VI) V In

v1,.\1

(4-4)

s iendo L la longit ud de l cana l. W e l ancho de l ca na l medid o perpend icular mente a L (Fig . 4 lO Y 4 - 11 ).

Y k un par metro en microampe rio s po r te nsin al c uad rado . Es te par me tro es k = Jl~C.J2 s ie ndo Jl~l a
mov ilidad de los e lec trone s y C,. la ca pac idad de puert a po r unidad de supe rfic ie (e igual a efT",. rel acin
e ntre la pc nnitivida d y e l e spe sor de la ca pa de x ido) . Es d e notar qu e V, depende tambi n de C" as como
la de nsida d de do pado del d renaje y fue nte tipo 11 Ysustrato tipo p.

Regin de sa turacin
Idealme nte en la reg in de saturaci n e n la que VG.~ - VI T < VIJ. (pero mayor qu e cero) I/J es co nstante
e indepen diente de VDS' El valor de I(l depende s lo de la ten sin e fec tiva de control V(;S - VT como se da
e n la Ec. (4 5 ).

1" = k

(~)

(V liS

VJl!

(451

1m

en la q ue e l sub-nd ice S aad ido a I/J ind ica qu e se toma en consideracin la corrie r ue de dren aje en
saturaci n.
La lnea d ivisori a entre las regiones h mica y de saturac i n viene dada por VGS - VT = VDS' Sustituyen do
e ste valoren la Ec. (4-4) se obt iene la Ec. (45). La c urva de trazos de la Pig. 4- 12 q ue sea la la separac in
e ntre ambas region es viene dada por

(4 61
De las Ec. (4-4) Y (4-5) se desprend en algunas observac iones notables. En prim e r lugar. la relacin

WIL es un parmetro importante que sirve como factor de escala para la corriente de dre naje , As I. dos (o
ms) MOS FET de ig ual va lor V, pero de d istinta capac idad de c orriente pueden fabricarse e n un mismo
chip empleando dos (o ms) va lore s dis tintos de WIL. E n seg undo lug ar. e l pa rmetro k tiene unos valores
tpicos co mp rend idos e ntre 10 y 50 ~ / ~ en los NMOS co mercia les actua les. En consecue ncia s lo se
obtiene n valores altos de ID(varios miliam pe rios) en d ispositivos de re lacin WIL alt a. es decir. dispositi vos q ue oc upe n muc ha superficie.
Las caracterstica s ten sin -corriente de la Fig . 4- 12 se deducen de las Ecs . (4-4) y (4- 5 ) para un
MOSFET de acumulacin de ca nal 11 co n k =20 Jl AfVl. WJL = } y Vr = 2 V.La lnea d ivisori a entre las
regione s hmica y de sat uracin sealad a en la Fig. 4~ 12 se ob tiene trazando la parbol a de la Be. (46).
Obsrvese q ue si mu ltipl icamos WIL po r un factor F./p q ueda tambi n multiplicada por e l mism o factor
par a los mismos valores de VDS y VG.I ,
La carac tertsric a de tra nsfe rencia del MOSFET es una grf ica de
en funcin de VGS co n un va lor
constante de VPS en la regi n de saturaci n. La c urva de la Fig. 4 13 es la ca racterstica de tran sferencia
de l MOSFET de la Fig . 4 12.

'D

Tronststores de efecto campo

159

Reg in hm ica _ _ Salurocin --l

I
I
6.0

' 00

'1 250
_0
.~ 200

-::l 150

<31

I
' .0

4.5

100

' .0

/
1

a.s

2
3
4
5
Te nsin d renaj e-fuent e Vos' V

Figu ra 4 12. Car actersticas de salida del NMOS de acumu laci n.

Las caractersticas de la Fig. 4 ~12 corresponden a un MQS FET ideal. En realidad /0 crece ligeramente
con Vos en la reginde saturacin,debido a la modulacin de longituddelcanalquees unefecto anlogo
a la modulacin del espesor de base en un BJT. En la Fig. 4- 14se ve que si prolongamos las caractersticas
reales hacia el segundocuadrante. todas ellas concurren en VDS = ~ If)... Debidoa su semejanza con el efecto
Earlye n los BIT.lacanlidad 1/1 se denomina tambin lens;" Earfy.cu )'os valores tpicos vandesde 0.01
a0.03 v-. Paratener -en cuenta la modulacin de longituddel canal. se modifica la Ec. (4~5) introduciendo
el factor ( 1 + A Vos) como consta en la Ec. (4-7).
In = k

~ (VCi.~

- VTr (1

+ AVu.'\ 1

( 4~7)

Corrientemente el trmino (1 +A Vos) es despreciable en circuitos digitales. pero puede tener su

importancia en circuitos analgicos.
300

"1

'50

_i::l 200

E
o
u

'50

,.

100

00

v,
2

Tensin pue rta-fuente VGS' V

F igura 413 . Car.llcterislica de lransrerend a del lransiSloc de acumulacin NMOS de la Fig. 412 .

160

Microelectrnica moderna

"

,." ........

.... '" ........

"' .c-:
..... . . . ... . > ...

-_----

"';

...

"'
--'"
""~::.=::=------

Fi:urIl4 -14. Prolongacin de las caracrerrsnces de salida deltra nsis to r NMOS mostra ndo el erecic de la modul acin de longilud
del canal.
Ohmicao
00 salurada Corriente COnSlarl!d
o saturaci n -- ]

1
- so

-,o

r-i W----:::::::::::::j
_ 18

Y DS - 30 V

I D!O N)

- <O

1/

~ - 3O
....C;

- 2O

- 10

- 1O

/
IDSS ~O/

- 10

20

- 30

- .fO

- SO

-.

12
Vcs V

1'1

- 16

- 20

lb)

Figura4.I S. (a )Caracterlsl1casdedrenaje y {b)caracterlsl1ca de transferencia para V/)s = - JO V del PMQS deacu mulacin 3N 133

(Cortesa de SiticomxIne.).

Caractersticas del MOSFET de acumulacin de canal p

El transistor PM OS repre senlado en la Fig. 4- IOb co nsta de dos zonas tipo p en un sustrato tipo n. Los
principios sicos de es te MOSFET son los mismos que los de l NM OS. Las Ecs. (4 -4) a (4-7) so n aplica bles
una vez reco nocido que todas las polaridades de las ten siones y los se ntidos de las corrientes de un PMOS
so n opuesta s a las correspo ndie ntes e n un NMOS. Asim ismo. al ca lcular el parmetro k debe sustituirse
J.1. por la mo vilidad de huecos J.l .
En la Fig. 4- 150 se ve n las ca~acterfslicas ten sin -corrient e de un transistor discreto PMOS y en la Fig .
4-15b su caracterfstica de transferenc ia. Ob srve se q ue la forma gene ral de estas curvas es similar a las
de l NMO S de las Pigs. 4-12 y 4- 13. Sin embargo, v anse los distintos nive les de co rrientes y te nsiones
en estos e lementos. En la fabricacin de MOS FET discretos. las dim ension es pueden ser mayore s de lo

Transistores de efecto campo

161

que convierteen los MaSFET integrados. En consec uencia, pueden obtenerse transistores MaS discretos
para mayor corriente que puedan funcionar con mayores tensiones aplicad as.

Comparacin entre transistores PMOS y NMOS

Cronolgicamente en los sistemas MaS se emplearn los transistores de acumulacin de canal p por
ser de fabricaci n ms fcil , tener mejor rendimiento y ser ms fiables que los de canalu. Las posteriores
mejoras en la fabricac in han dado el dominio de los NMOS y, salvo la tecnol oga CMOS (Sec. 4-15),
los dispositivos PMOS han quedado cas i totalmente obsoletos, debido a las razones expuestas en el prrafo
siguiente.
La mov ilidad de los huecos en el silicio con intensidades de campo normales es de unos 500 cm 2/(V s).
Por otra parte, la movilidad de los electrones es de unos 1.300 cm 2/( Vs). Con esto, en dispositivos de
iguales dimen siones: ( 1) la corriente en un transistor PMOS es menos de la mitad que en un NMOS, y (2)
la resistencia ON de un MOSFET de ca nal p es de cas i tres veces la de uno de canal n, A su vez, para tener
los mismos valores de corriente y de resistencia que en un transistor NMOS de be aumentarse la relacin
WIL de un PMOS para tener en cuenta la menor movilid ad de los huecos [Ec, (4-5). Por ello , 'Ios
dispositivos PMOS requieren una superficie tres veces mayor que la de un transistor NMO S equivalente
ya igual co mplej idad los circuitos NMOS son ms pequeos que los PMOS. y debido a su mayor densidad
de componentes son tambin ms rpidos en funciones de conmutacin . La velocidad de actuaci n est
limitada principalmente por la constante de tiempo RC, y C es directamente propo rcional a la seccin recta
de la unin. Estas razones hacen que se empleen cas i excl usivamente los dispositivos NMO S.

4-8. EL MOSFET DE DEPLEXION

Se puede formar un segundo tipo de transistor MOS si entre las zonas tipo 11 de drenaje y de f uente se
difunde en el sustrato un cana l n. Considere mos el funcionamiento de ese canal n en la estructura de 1\
Pig. 4- 16. El signo menos de la Fig. 4-15 representa los electrones libres en el canal prximos a la superficie
del xido. Con V/l$ = Ouna tensin de puert a negativa induce cargas positiva sen el canal. La recombinaci n
de las cargas positivas inducidas con las negativasex istentes en el canal provoca ladeplexinde portadores
mayoritarios, de donde le viene el nombre de MOS FET de Deplexin .
Si la tensin de puerta se hace ms negativa pueden eliminarse los portadores mayo ritarios y con e llo
desaparece el canal. En estas condic iones la corriente de drenaj e es nula. El valor menos negativ o de V;s
con el que el canal queda libre de portadores mayorit arios constituye la tensin umbral Vr
Aluminio

"

Ci ( - )

/) ( + )

sic ,

(.)

lb )

Figura 416. Estructu ra de un M0 5FET de canal n en modo deplex n, con (a) Vos'" O.y (h) VT <VG,~ < O.

162

Mlcroeleclronica moderna

300

""
1

Acumu lacin

Deplexln

"G,l" -+2.0

".

+I.S

_0
+1.0

lSO

u
.0'
e 200

Acumulacin

1;

.lJ 'SO
s

-o.s

"

-O,

SO

"G,l" - -1.0
2

100

U 1=

} DepleJli6n

V,
-J

-2

- 1

+1

+2

Tensin de drenaje-fuente V DS' V

Tensin puerta-fuente VGS' V

l"

lb)

+3

Figura 4-17. Caracterlslicas (a) de salida y (b) de nau sferenca, de un transis tor de dep lexin NMOS .

Con VGS O, la aplicaci6n de una te nsin VDS positiva provoca una corriente de dre naje apreciable
designada l oss' Al ir disminuyendo Vas hacia el umbral disminuye tambin la corriente de drenaje. Para
un valor dado de V(;S, los valores crecientes de Vos saturan la corriente de dre naje pues el canal se contrae.
El caso es similar al de saturacin de los dispositivos de acumulacin. Obsrvese en la Fig. 4-15b que
debido a la cada de tensin en el canal motivada por ID la zona del canal ms prxi ma al dre naje se debilita
ms que la zona vecina a la fuente . Este fen6me no es anlogo a la estricci6n de los JFET en el extremo
del canal ms prximo al drenaje (Fig. 4-6) .
Los MOSFET de dep lexi6n poseen ambas zonas: hmica y de saturacin. Estas zonas estn representadas analticamente en las Ecs . (45) y (4-6) . Obsrvese, sin embargo. que en el transistor de deplexin
NMOS. Vres negativo.
Un MOSFET del tipo descrito puede tambin funcionar a modo de acumulaci n: basta aplicar una
tensi6nde pue rta positiva de fonnaque se induzca n cargas negativas en el ca naltipon. Lascargas negativas
inducidas aad idas hacen aume ntar (ac umu lacin) el nmero de portadores mayoritarios presentes. Con
Vas positivo la corriente de drenaje ID es mayor que l oss Esto puede verse en la Fig. 4-17a en la que se
ven las caracterfsticas tensin-corriente de un MOSFET de deplexin de cana l n con k 20 IlAV!. WIL
1, Y Vr -2. V. La funci n de transferencia para este dispositivo- con VDS 5V se describe en la Fig.
4-17b . Obsrvese que en la Fig. 4-17 no estn incluidos los efectos de la mod ulacin de longitud del canal
[Ec. (4-7)).

4-9. SM BOLOS DE LOS CIRCUITOS MOSFET

En la Fig . 4-18 estn representados c uatro smbolos corrientemente util izados de circ uitos MOSFET
de canal n. Los smbolos correspondientes a las Figs . 4-180 y 4- 18b pueden emplearse indistintamente
para dispositivos de acumulacin o de deplexi6n. Si no se indica la conexin del c uerpo o sustrato se
supone que est conectado con el terminal de fuente o que B est unido a la tensi6n ms negativa. Esta
conexin po lariza e n inverso la unin pn formada por las regiones de drenaje y de fuente y el sustra to. En
muchos casos la tensin ms negativa (OV) es a tierra. Cuando en un mismo ci rcuito se emplean elementos
de acum ulacin y de deplexin conj untamente se dist ingue el MOSFET de deplexi6n emplendose el

Transistores de efecto camp o

163

Drenaje
O

o
"".,
~

SS~'~'O

..

Puerue

lb)

.-JO
L...j",--~

~S

.,
h/l

(c-)

Figura 4.18. 51mbolos de circuito para un transistor NMOS. Loo transistores rene en su modo de acumulacin como en el de
deplexinpueden representarse en las fonnas Q y b, Los srrnbolos e y d representan M05FET en los modos de acumulaciny de
deplexinrespectivamente. Para los dispositivos PMOS se cambia elsentido de las flechas (obsrvese queen la parle h frecuentemente se prescindede la fleche).

smbolo de la Fig. 4- 1&1. Ms frecue ntemente se e mplea la Fig. 4-18bcomo smbolo de circuito MOSFET
de canal n con las conexiones norm ales al sustrato.
El sentido de las comentes en los term inales es propio del circu ito. as. en un MOSFET de canal e, ID
es positivo. e I{ nega tivo. Puesto que la es prcticamente nulo. ID= IJ la cada de tensin entre drenaje y
fuente se seala VDJ' Y e ntre puerta y fuente VC!' Ambas cantidades son positivas e n un MOS FET de
acumulacin de canal n. Para funcionar e n el modo de deplexin se requ iere que VC! sea negativo y Vos
positivo.
Para los MOSFET de canal p se emplean los smbolos de la Fig . 418 con el sentido de las flechas
invertido. las corrientes y te nsiones de los termi nales son el negativo de las cantidades correspondientes
al MOSFET de canal n. En el MOSFET de canal n normal se cortocirc uita la fuente y el sustrato, y stos
a su vez van conectados a la tensin ms positiva para asegurar que la unin formada por el cuerpo tipo
n se mantenga con polarizacin inversa.

410 ANALlSIS EN CONTINUA DE LOS FET

Las tcnicas descritas en esta Seccin se aplican igualmente a los JFET y a los MOSFET. Adems, los
m todos de anlisis son vlidos tanto para el dispositi vo de canal p como par a los de canai n.

Recta de polarizacin
Consideremos el circuito de la Fig . 4 19 en donde se emplea la resis tencia de fuentes R, para fijar Va.s
sin nece sidad de un suministro adicio nal de potencia (Fig . 4-6). Puesto que le = Ono hay carda de tensin
alguna a travs de Re y la ley de Kirchhoff aplicada al lazo puerta-fuente es:

VGJ = - loRs

or

- VaJ

ID = - -

R,

(48)

164

Microelectrnica moderna

R,
D

I' (;S

R,

j'"

V/l.~

R,

Figura 4 19. EtapaJ FET auto-polarizada.

La Ec. (4-8) corresponde a una lnea recta llamada recta de polarizaci n, dibujada en la Fig. 4-20 j unto
con la caracters tica de transferencia del JFET. La interseccin entre amba s lneas determina los valores
de operac in (reposo) de la corr iente de drenaje I y de la tensin puerta-fuente Veso'
La tensin drenaje-fuente Voso se calcu la porra ley de Kirchh off ap licada al lazo dren aje-fuente. y
tendremos
14-9)

Sust ituyendo loo en la Ec. (4~9) tendremos el valor de reposo de la tensin V N Q entre drenaje y fuente
que existe en el circuito. Obsrvese que la Ec. (4-9) define la recta de carga de l circuito. Situando la recta
de carga sobre la caracterstica de salida se puede tambin determina r Voso de la interseccin de ambas
lneas para Veso.

Ejemplo 4-1
Consideremos el circuito de la Fig. 4-210 donde se emplea un MOSFET de acumulacin de cana l n
cuya caracterstica de transferencia es la de la Fig . 4- 13b repetida por conveniencia en la Fig. 4-22.
Determi nar IDQ ' Voso y la tensin de salida Voo.

Figu ra 420 . La recta de polarizacin. determinada por Rs se ha trazado sobre la caracterlstica de transferencia. la interseccin Q
punto de reposo, y la co rriente de d renaje y la tensin puerta -fue nte existe ntes en el circ uito se indican co n 10Q Y V(SO respec nvament e.

~s el

Transistores de efecto campo

165

H ' OD (1 5 V)

R,
(40 km

N,
050 kUl

1(;

. ~.

I 'is

"e.. _

u oo eru

(60 kn ) +

R,

R,
(Sk m

(6 VI c-~_

,.,

+ _ ----O

(b,

Fi~ ur1l4 .21. (a) C ircuito MOSFET de acumula ci n auto- polar izada ; (h ) Equivalcnrc al ante riore n el que elcircuito de polurizucin
de puerta (Vl lfl N, '1 N2 ) se sustituye por s u equiv ale nte de Thevenin VGG '1Nr,.

Soiuci n
En primer lugar. sustit uir las resistencia s de polarizaci n de puerta R I YR2 Y la tensin de dre naje VVlJ
por su eq uivalente de Th venin co mo se ve e n la Fig. 4-2 Ib . (Obs rvese la analoga e ntre es to y e l anlis is '
del c ircu ito BJT del Ejemplo 3-4.)
La ec uacin de la recta de polarizacin se deduce de la expresin de Kircbhoff para el lazo puerta-fuente
de la Fig. 4-2 Ih.
I
or
I IJ =: - -R VCi .\
"

Es co nve nie nte expresar las corrien tes en rniliamperios y las resi sten cias en kilooh mios y as lo harem os
en los clc ulos numricos. Sustituyendo valores

VG S
6
5 + 5
Recta de polarizacin
JOO

Caractcns uca
de transferencia

~ 50

"XI
>50

' 00
50

"'i ~lIra 422 . Caractertsuca de transferencia y recta de pola rizacin de un transistor dc efecto campo Metal-Ox ide - Sem iconduc tor para el Ejcmplo 4- 1.

166

Microelectrnica moderna
'o . .A

300
250
200
+VDo(6V j

150

DI'D

100
50

00
lb)

(. )

f igu r a 423. (a ) Transistor NM OS de acumulacin conectado como una resistencia: (b) carecterrsuca de resistencia no linea l del
circuitoamerior.

La recta de polarizacin resultante puede verse en la Fig. 422, de donde

IOQ

0. 19 mA

De la Ec. (4-9) Ysustituyendo valores

VasQ = 15 - 0.19 x 40 - 0.19 x 5 = 6.45 V

La tensin entre d renaje y tierra es
6.4 5

+ 0 . 19 x 5

7.40 V

4 11. EL MOSFET COMO RESISTENCIA

En la introduccin a es te captulo ya se indic que una de las ventajas del MO SFET es q ue se puede
usar como co ndensador, como resisten cia y co mo eleme nto acti vo de tres terminale s. En la Secc in 4-5
se de most r q ue la ca pa aislante de xido entre puerta y canal formaba un condensador plano-para lelo.
Ahora veremos e l empleo del MOS FET de acu mulacin a ma nera de resistencia .
Co n las co nexiones de la Fig. 4 23a e l MOSFET tiene la ca rac terstica de salida de la Fig. 4-23b.
Conec tando la puerta al drenaje se tiene VGS = Vos' La caracterstica de resiste ncia indica da en la Fig. 4-23b
es e l lugar geom trico de los puntasen lasque VGS = Vos' Co mo resulta evidente de la figura esta co nex in
del MOSFET da una resis tencia no lineal. Ob srvese q ue el MOSFET trabaja en la regin de saturac in
ya que Vas - Vr < VDS: ade ms, con esta conexin, Vos = VGS = v, an cuando D= O.
En e l siguie nte eje mplo veremos e l m todo para traza r la rec ta de carga de un MOSFET co n una
resiste ncia de dre naje no lineal.

Transistores de efecto campo

167

Ej emplo 4-2
En el circuito de la Fig. 4-240 se e mplea un MOSFET , QI , con las ca ractersticas de sa lida de la Fig.
4- 24h. La ca rga MOSFET Q2 tiene la ca racterstica de resistencia q ue se muestra en la Fig. 4-23h, Trazar
la caracte rstica de transfe rencia 1'" = VOS 1 e n funcin de 1', = Veis/'

Solucon
En pri mer lugar hay que construir la recta de carga y a partir de e lla dete rminar VOS1 al variar Vas,.
Recordando que la ret'/a de carg a es fa representacin grfica de la ley de Kil"chllOff para el lazo de
drenaje , tendremos.
0 1'

V".\ l = V OII -

(4- 10)

VIJ .\ !

Puesto q ue 1" = O tanto para Q I como para Q2, I DI = I 'o

~ .,.

60

1- I'/J/J

Carga

O:

,,

Excitador
,
Q'

,.,

'0 '

Figu ra 4-24. (a ) Circu ito de transis tor de efecto campo Meta l-O xido-Sem ico nductor con resistencia de carga MQS FET no lineal;
(b ) Carac terst ica de salida MOSFET con Hneade carga no lineal, para el Ejemplo 4-2.

La caracterstica de carga de la Fig. 4-23b representa a ID! en funcin de VDS!" En esta figura vemos
que cua ndo 1m = 320 !lA , VGS! = V OS! = 6 V, En consec uencia V OSI = 6 6 = O V, Esto dete rmin a un punto
de la rec ta de carg a de la Fig. 4 24b (1DI = 320 !lA , VDSI = O V), De igual forma . cuando ID1 = 80 !lA . V a s1
= V OS! = 4 V. el punto 10 1 = 80 !lA , V OSI = 6 4 = 2 V tambin perte nece a la recta de ca rga de la misma
figura, As pues, para cada valor de l D! de la Fig. 4-23b en el que Va s2 = V/m se encuentra un valor de VDSl'
y este par de valores determinan un punto de la recta de carga de la Pig. 4 24b debi do a las cond iciones
impuestas por las leyes de Kirc hhoff.
Ya construida la recta de carga (Plg. 4-24b ) pod emos determinar VOSI (la salida) en funcin de Ve sl (la
entrada) . Para valores de v= VGSI S; Vr 2 V, la corriente 10 1 es nula y VDSI 4 V. Aum entando VI hasta
5 V. tendre mos VOSI = 1,5 V determinado por la interseccin de la recta de ca rga y la caracterstica de V@
= 5 V. La carac terstica de transferencia rep resent ada en la Fig. 4-25 se halla dete rminando e l valor de
VOSI en la interseccin de la recta de carga con la ca racterstica de cada valor de VGSI '

168

Microelectrnica moderna
V

1>0'

00

1>/. V

Figura 4 25. Caracterstica de transferen cia de tensin (l'" en funcin de \,) para el Eje mplo 4-2.

In.

",A

+U

250
200

lo }

+1.0

ISO

+0.5

Resistencia
no linea l.

100

O
~ O. S

SO
Vc;s

00

- 1.0 V
S

VDS '

lb}
Figura 426. (a) MOSFET modo-deplexin conectado como resistencia. ( b) Caraclerfstica de resistencia no lineal ( Vos - O).

Los dispositivos de dep lexin pueden cone cta rse com o indica la Fig . 4-200 para obtener las caracterstica s de resiste ncia. En este circuito Vas = Oya que los termi nales de puerta y de fuente estn conectados
entre s. La caracterstica de resistencia resultante , con VGS = O, es la sealada con trazo ms grue so entre
las caractersticas del MOSFET de la Fig . 4-26b . El anlisis de circuitos MOSFET utilizando resistencias
de carga MOSFET de dep lexin es semejante a lo dado en el Ejemplo 4-2. En los problemas que figur an
al final de este captulo se incl uyen varios de estos circuitos.

412. EL FET COMO INTER RUPTOR

Los transis tores de efecto campo metal-xido-semiconduct or se emplean mucho en ci rcuitos digital es
por su fonna de trabajar a manera de interruptor. Para exponer el funcion amiento del MOSFET como
interruptor gobernado emplearemos el circuito de la Fig. 4-240 Yel Ejemplo 4 . La onda de tensin de
entrada tiene la forma en escaln representada en la Fig. 4-270. Para t < T la tensin de entrada es de 1,5
V, Ypor tanto, de la caracterstica de transfere ncia de la Fig . 4-25 deducimos que v = 4 V. La corrie nte
IDI es cero como se desprende de la recta de carga de la Fig . 4 b. Esta es la caracrertsiic a de un interruptor
abierto ya que la tensin a travs de l es apreciable mient ras qu e la corriente es nula.
42

424

Transistores de efecto campo

169

U , v

5.0

- -- - ~--

' 01-- -..,

" ----+-- -

" I--~

o
! -- - +T - - - - - - ,.

,,'

lb,

Figura 427. (1) Onda de: ennada en escaln de lensin h') aplicada al circuilo de la Fig. 4 240, Y(b ) Onda de lcn sin ':"resullanlc.

Para' >T la tensin de entrada es de 5 V res ultando "6= 1,5 V {Flg. 4-25)e I = 125 ~ (F ig. 4 24b).
Esta situacin se aproxima a la de un interrup tor cerrado ya que existe una corrf~nte apreciable con poca
tensin entre terminal es (drenaje y fuente). La ond a de salida es la de la Fig. 4-27b.
Los dos estados posibles del interruptor puede n ded ucirse de la caractertsrica de transferencia dad a en
la Fig. 4-25. Mientras Il j 5; Vr = 2 V,la tensin de salida es de 4 V Yla corriente nula segn la Fig. 4-24h.
Las tensiones de entrada superiores a unos 5 V apenas introducen variaciones ni en ", ni en 10 1' En
consecuencia la corriente de salida depe nde casi exclusivamente de la caracterstica de carga y la V/)/} del
drenaje. La pequea variacin de la tensin de salida al variar la de entrada queda patente en el
allanamiento de la caracterstica de transferencia de la Fig. 425 con v, ~ 5 V.
Un interruptor real no puede cambiar de estado instantneamente (Fig. 4-27b). Trataremos de la
respuesta transitoria en la Seccin 6-6.

El c ircuito de la Fig. 4-280 utiliza un MOSFET de deplexi 6n de las caractersticas de la Fig. 428b:
(o ) Esbo zar la onda de salida correspo ndiente a la de en trada dada en la Fig. 4-280, suponiendo que RD =
36 kO, (b ) Cules sern los nuevos niveles de salida si Ro es de 50 kO?
' D' ''A.

' os
.lOO

25O

lOO
1'/.

"

"<

9.0

- 0.5

-3.,\-- -

,
l

,,'

l. ,

lb,

Figura 428.(0 ) CircuitoMQS FET modo.de ple~ in y onda de lensin de COlu da ; (b )CIII"8Clcrslic as de sa lida. Las rectas d e c u g a
OOITC!iponden I Vno = 10 V Y Ro '" 36 kn (lnea COnlinua) y R(l '" 50 kn (linea de Iruos). k J Onda de ~nsn de salida.

170

Microelec/r6nica moderna

Soluci6n

(a) Sob re las caractersticas de salida de la Fig. 4~ 28b se traza la recia de carga para VPO 9 Vy Ro
= 36 kO. Cuando I < O la tensin de entrada es tambin cero, y segn la interseccin de la recta de carga
y la caracterstica VGS =O tendremos Vos = I'~ = l A V. Anlogamente la tensin de salida valdr 9 V

=
I

cuando V I = VGS -3,5 V. Siendo la onda resultante la de la Fig. 4-28 c. (b) Pasando Ro a valer 50 kQ la
recta de carga pasa a ser la lnea de trazos de la misma figura . Para ( > O el MOSFET est en corte ya que
1'1 es mayor que
vII. Por tanto. 1'" = 9 V. Con 1', = Ocomo es el caso cuando I <O, la tensin de salida es
de 0,8 V deducidos de la interseccin entre la lnea de trazos y V{iJ = O.
Observamos que con un valor fijo de VOD al aumentar RD disminuye la tensin a travs del interruptor
cerrado. Sin embargo. tambin decrece la corriente puesto que In vale aproximadamente VorJRo.

so
~_---- H .O

Ol
Carga:
__- - - -30.S

30

Caracterfalicade carga:

_-'----0
"as

I .S V

_ - - - - - , ' - - - -0.5

10

,
1. 1

- 1.0

(b )

..-

6.0

'00

------,.,
..------' 0
..-

.s

. . - - - - - - - : . , . . - - - , - - - .0

Lnea de carga.

2.'
2

a.s

1' )
Figura 429. (a) Circuito para el Ejemplo 4.4 empleando un transistor de acumulacin NMOS. con un transistor de deplexin
NMOS conectado como carga; (b) caraclerfslice de la resistencia decarga de deplexi6n: (e) lnea de carga correspondiemea la parte
b superpuesta a las curvas de salida de QI.

Transistores de e/e clo campo

171

Ejemplo 44
El circuito de la Fig . 429a emplea un MOSFEf de depexin Q2 co mo carga del MOSFET de
acumulac in Q l . Esta con fig uracin es de uso corrie nte en c ircuitos integrados digita les. El MOSFET de
carga Q2 tiene k - 20 J.lA I V2, WIL - 1/4 y Vr - -2 V Ysus caract ersticas de salida son las represen tadas
en la Fig. 429b. Las ca rectertsnca s del MOSFEf de acumulaci 6n so n las dadas originalme nte e n la
Fig. 4 12 que co rrespo nde n a un dispositivo con k = 20 JAIl!'. WIL = 1 Y V, = 2 v, y q ue para mayor
comodidad
se reprod ucen en la A g. 429c, Tra zar la funcin de transferencia " en funcin de ", de este
. .
crrcuuo .

Soluci6n
En la Fig. 4-29b ve mos la caracterstica de carga para VGS! = O de la que resu lta la recta de carga de la
Fig. 429c, La construccin de la recia de carga sigue el proc ed imien to em pleado para formarla Fig.4 -24h
valindo se de l hecho de qu e IIJI = 1m y V{I.U + V{)S] = Vfm = 5 V l Ec, (4- IOll, Puesto qu e I{I! = 20 ~ cuando
VDS/ est co mp rend ido entre S y 2 V , l fJI - 20.tA al pasar VOS1 deO a 3 V. A l bajar Vos1 desde 2 aO V, Va s l
aumenta de 3 a 5 Ve 1m = 1m decre ce desde 20 a O ~. Estos valores de VIII e n func in de VfJ~ 1 forman la
rec ia de carga e n la Fig . 4-29c. La func in de transferencia rep resentad a e n la Fig. 4 30 se obtiene vari ando
", = VGl l y hallando los correspondie ntes va lore s de 1'.. = V{)SI de la intersecci n de la rect a de ca rga co n
la caracterstica tensi n-corrie nte de QI. Con v, ::> 2 V. Q I est e n corte Y"" = 5 V (la inte rseccin de la
recta de carga con la caracterstica de salida tiene lugar a VOS1 = 5 V) e 1m = O. Al aumentar 1', el pun to de
trabajo se desplaza a lo largo de la recta de ca rga hacia e l eje ID, Pa ra cada va lor de 1'; determ inare mos e l
correspo nd iente va lor de 1',,' Por eje mplo, co n 1'; = 2,5
1'" = 4,7 V Y anlog amente. para 1', = 3
=3
V. Cua ndo 1'; supera los 3,5 V las caractersticas de salida se agrupan alrededor de la rect a de ca rga y 1'..
tiend e hacia 0.2 v.
Lacaracterstica de tra nsferencia puede obte nerse analtica oex penmental mente. ap lica ndo a la entrad a
una onda e n form a de diente de sie rra. Asr se puede hacer variar
linealmente con el tiem po: en
consecue ncia la "ariacin de ".. co n e l tiempo es la funcin de transferenci a (vase el ejemplo 2 3).
La funcin de transferenc ia de la Fig. 4 30 demuestra qu e e l c ircuito de la Fig . 4-29a goza de las
tlfOpi.e~ades ~e un interruptor go bernado. Este c ircuito muest ra un perfil ms escarpad o en la reg i6n de
.ransicie abierto-cerrado q ue el de la funci n de transfe renc ia de l circuito de acu mulac i6n de la Fig . 4 -24 .
Las co nsec uenc ias prcticas de e sta diferencia las ana lizaremos e n la Secci n 6 -5.

v,

v, ,'"

"j

p.. ,

'r-- - ,
4

,
z

FiRura 430. C.radtrf~ica de traMftrenC"i. de Itn~ i6n detcecuitode la Fil . 42% YEjemplo 4-4.

172

Microelectrnica moderna

413. EL FET COMO AMPLIFICADOR

Los circuitos amplificadores con transistores de efecto ca mpo se vale n de la natur ale za de es tos
di sposi tivos co mo fuente de corriente gobernada por ten sin . Como ya se ha comentado anteriorm e nte e n
es te mismo ca ptulo. en la regin de sa turacin IDdepende s lo de Ves (a proximadame nte) lo q ue permite
su funcionamien to como fuente gobernada: Estudiaremos e l empleo de l FET co mo amplific ador consi derando e l c ircu ito en fuente co mn de la Fig. 4-31. en la q ue la sea l que se pretende amplificar es v. '
mientras q ue VGG proporciona la polarizacin inversa necesaria e ntre puert a y fuen te del JFET . Las
ca ractersticas tensin-corriente del JFET son las de la Fig. 4-32 so bre las q ue se han superpuesto la recta
de carga co rrespondie nte a VVD = 30 V YRlJ = 6 kil. El va lor de V(;G se ha elegido en 1.5 V de forma que
e l transistor queda polarizado en e l punto Q. resultando VlJSQ = 19 V e 1lJ() = 1.8 mA .
La tensin instantnea puerta-fuente es Ves = 1', - V(;G' S uponiendo que 1', sea una senoide con 0,5 V de
pico . la variacin de l'c;s co n e l tiem po mostrada en la Fig. 432 ser una se noide superp uesta al nive l de
reposo. Las formas de ond a result antes para y " M se han trazado a l iado de las caractersticas.

'

Ro

Rr;

6 kO

IOkU

"

-.

figu.... 43 1. EtapaamplifICadora lFET en ruenlt t'OrTIn.

Observemos que ambas ca ntidades puede n considerarse co mo unas senoides superpuestas a los
respec tivos valores e n co ntinua. Por tanto:
"'(.\ -

V(i(i

+ "'l ' -

-1.5 + 0.5 sen w

i/} - I'JQ +iJ -1.75 +0.75 sen wt

1'"

1'11\ =

(4 111

mA

14 121

V1H Q + 1',.., = I 9.5 - 4.5 se n w (

(4 13)

Ob ser vemos e n la Ec. (4-12 ) Y en la Fig. 4-32 que la sea l de salida es mayor que la de la e ntrada.
c umplindose as la amplifi caci n. El signo negativo de la Ec. (4 - 13) indica la fase inversa de la se al de
sa lida de ten si n en re lacin a la se al de entrada . Esto supo ne que al aum enta r I'G.~ dism inuye vD;'; ten iendo
e n c uenta la capac idad de suministro de potenc ia de la fuente go bernada. Esta situaci n es anloga a la
de l amplificador BJT desc rito en la Seco3-9.
La ga nancia en tensin Al. es la relacin entre la amrlitud de la se a l de salida V_ y la de la seal
de e ntrada V_. En e l c ircuito de la Fig. 4 31. la ganancia es Al' 1= 4.5/0.5 = 9. Ob srv ese que s lo q ueda
amp lificada la seal de en trada. La mayo r potenc ia de seal a la sa lida (en relac in a la de e ntrada) se
obtiene s lo a expensas de la potenc ia de polarizac in V001DQ suminis trada. Efecti vamen te. en es tecircuito
la pote nci a de pola rizaci n es significativame nte m s alta que la de e ntrada.
Es de notar que e l JFEf se polariza hacia la med ia de las ca racte rsticas. Si elegimos e l punto de
funcionamiento m uy prximo a la reg i n hm ica o cerca de la tensi n umbral. la se noid e de sa lida quedara

Transist ores de ef ecto camp o

173

I'cs O

- 1.0
L7S

- L.S

- 1.5
- ! .O

001 ;--

10

"

20

."

15

19.5

.s
Figur a 4 32. C...aclerslicasde u ridadel JFET de la Fig. 4-.11. L1 recia tk carga connpondc a V00 '" JOV )' Rf) '" bUl El pulllO
Q se tu.fijadoen \'G(;" '" - 1.5 V. Las seales ~noidales superpcestas en los nivelesde reposose tu.n represenladoPMa', . l'OS)' l",s

cortada durante el semicicto positivo o negativo de la seal de entrada. De igual forma. con el punto de
trabajo en Q de la Fig. 4-32 , la mxima seal de entrada que se puede amplificar sin distorsin apreciable
queda reducida a los valores de "cs correspondientes a la parte de la recta de carga por enc ima de l umbral
y por debajo de la regin hmica . (Comprese esto con lo expuesto en la Seccin 4- 1.)
El com portamienlo del FET como amplificado r puede relacionarse con la caracrertstica de rransferencia del circuito. En la Fig. 4-30 queda de mostrado que los segmentos casi horizontales representan
aproximadamente un interruptor abierto o cerrado. La parte de curva compre ndida entre ambos segmen tos
indica q ue un cambio en \l . provoca un cambio en l ' . En particular. a lo largo de la mayor parle de esta
zona. la variacin de \I~ es ~ayorque la de \l j ' lo que indica una amplificacin, De hecho se puede determin ar
la ga nancia de l circuito determ inando la pendiente de la caracterstica de transferencia en el punto de
trabajo.
En esta Seccin se ha tratado del ci rcuito JF ET. Como tanto los MOSFET de acumulacin como los
de deplexin tienen unas caractersticas ten si n- corriente similares. pueden considerarse ambos como
fuentes de corriente gobe rnadas por tensin. y por tanto pueden emplearse tanto el uno como el otro a
manera de amplificadores. pudiendo aplicarse a ellos lodo lo comentado anteriormente.

414. MODELOS FET DE PEQ UEA SEAL

El circuito equivalente de pequea seal, vlido tanto para el JFET como para el MOSfET se utiliza

174

Microelectrnica moderna

par a relacionar en tre s las variacione s incrementales de las corrie ntes y tensiones de l transistor a lrededor
del punto de reposo. En la Seccin 4- 13 vimos que io ' vos y "es tiene n todos ellos una componente en
co ntinua y otra en altern a supe rpuestas . La compo nente e n alterna representa la variacin a lrededor de l
punto de trabajo provocada por la apl icacin de una seal seno ida1. As, em pleando la misma notacin
que para el BJT (Sec . 3-9) tendremos:
id
V d_,
VI:'

io - IV Q
V DSQ
VG S VG S Q
=

VDS

= il)
= VO S

14- 141

= I1 V G S

El modelo de baja frecuencia

El modelo FET de pequea seal es un circuito que se emplea para mo strar la relaci n exi sten te entre
"cS" En la Fig. 4- 33 est repre sentado e l ci rc uito e q uiv a le nt e de baja fre cu en ci a de l FET . No
se sea lan en la figura los elementos capaci tivos. es de cir , de almacenamiento de ene rga, ya que tales
elementos slo influyen e n su co mportam iento co n frecue ncias altas (vase Sec o3- 10).
Los elementos de la Fig. 4-33 est n rel acionados co n los procesos fsico s q ue tie nen lugar en el FET.
La fuen te de corriente gobernada por tensi n gm v , seala dependencia de id sobre V~, cuando e l FET
funcione en la regin saturada. El parmet ro g", es I~ pend iente de la caracterstica de transfe ren cia (Fig.
4-9 ) ca lculada en reposo. La re sistencia de salida rol, es la pendi ente de la caracterstica de salida evaluada
en e l punto de trabajo. Fs icame nte. es te parmetro se atribuye a la modulacin de la longitud de l c anal
(Se c. 4-7) . Los circu itos abiertos (1' --t
q ue aparecen entre g y s y entre g y d indica n que la unin
fo rmada por la pue rta y el canal de un JFET est po larizada en inve rsa. Como ya se ha indicado antes
(Sec c. 2-9) el efecto de la gran resiste ncia increme nta l de una unin con polarizaci n inversa so bre el
funcionamien to de l circuito. casi siempre se puede de spreciar. En el MOSFET los trayecto s entre puerta
y fue nte y en tre puerta y d renaje d iscurren a travs de la capa a islante de xido. y por tanto. la res istencia
extremadamente alta de ese itinerario no tiene influe ncia alguna sobre e l funcion amiento de l e lemento y
del circuito.
El valor de g se puede de term inar analt icamente de las ex presiones de la corr iente de drenaje en las
Ecs. (4-3) y (4 -5) para e l JFET y el MOSFET respectivament e. La trans conductancia 8",es
i D' I'DS y

0<

14- 15)
Puesto que iD rep resenta la corriente de drenaje total y
4-32) la Ec . (4-3) se convierte en

I'cs

la tensin tota l puerta-fuen te (vase Fig.

' ,nss ( --v;:v",)

/V

I -

'\

\1-------'
,
-

Figura 4 33. Circuito equivalente a baja Frecuencia y pequea seal de un transistor de efecto campo.

Transistores de efecto campo

175

y empleando la Ec. (4 15) tend remos

Km= - 2:;XS(1_V~:Q)

(4-16)

Recurdese que para los JFETS de canal n, V~ y Ves son amba s negati vas e If)I~ positiva . En los
dispositivos de canal p, Vp y Ves son positivas e IDS S negativa. Adem s I Ves l < I Vp ' Por tanto VesQIVp
es positivo y menor que la unidad , y IIJ_\'/Vp es nega tivo. En consecuencia R., es siempre positivo tanto para
el JFET de canal /1 como para el canal p .
La E c. (4-3) calculada en el punto de trabajo permite escribir 1 ( VesQIVp ) en la fonna (I DQI!DSS)
con lo que la Ec . (4-16) se transforma en

Km

V2

+
-

VID Q I D S!>"

(4- 17)

"

Como ya se ha demostrado que gmes siempre positi vo, puede escribi rse esta ecuacin en la forma
alternativa

21
~ /DQ
--v;:I/}s.~ =
D SS

gm = -

g"",

V/IJQ

(4- 18)

I[)ss

El trmino gm= 2/ 0ss /Vp es el valor de gm cuando VG.IQ O con lo que IDQ IDSS'
Anlogamente, en un transistor NMOS, Km se puede expresar
g", = 2

~k (~) I

(4-19)

DQ

[La derivacin de la Ec (4-19) se deja a manera de ejercicio para el lector en el Problema 4-39.J
Com o I'd' refleja el efecto de la modu lacin de longitud del canal . se emplea la Ec. (4-7) para relacionar
i o y 1'os' En el MOSFET la conductancia de salida gd. se expresa:
(4-20)

Aplicando la Ec. (4-20) en conjuncin con la Ec. (4-7 ) tendremos

Al DQ

+ AV nsQ

(4-21)

De donde
(4-221

rtl., =

Para los FET integrados, normalmente se calcula la Ec. (4-22) con VDSQ = Ocon 10 que queda reducida a

"<1.

1
Al DQ

= -

(4-231

La forma norma l de trabajo de un FET integrado es con una tensin drenaje- fuente del orden de unos
pocos volt. Por tanto , el trmino VDS de la Ec. (4-22) es mucho men or que la unidad y as la Ec. (4-23)
es una buena aproximacin de la
(4-22). Para los FET discretos, especialmente si se emplean con
niveles de tensin y de potencia moderados, '"d' se calcula por la Ec . (4-22) . (Para el JFET de canal n

El.

176

Microelectrnica modern a

2N4869 empleado en e l Eje mplo 4-5 v anse las Figs. 4 7 y 4- 32) .

La Ec. (4-22) tambin es vlida para e l JF ET ya qu e el trmino de modul acin de longitud de ca nal
(1 + VDS) puede tambi n introducirse en la Ec. (4-3).
R,

roen

R,

",

6kn

' 1>---- - - ---'

FigurIl4-J4. Equ ivalente en peque a seal del circu ito de la Fig. 4-31.

Ejemplo 4-5
Hallar la ganancia de ten sin de la etapa amplificadora de la Fig. 4-31 . Los dat os del JFET son: I vss
= 5 mA. Vp = 3.6 Vy),,= O.OI V I.

Solucin
El circ uito eq uivalente es el de la Fig. 4- 34 e n la que el JFET es t representado por el mod elo dado en
la Fig. 4-33. De la recta de carga y las car actersticas expuestas en la Fig. 4-32 se ded uce n: IDQ = 1,8 mA ,
VCSQ = -1,5 V YV DSQ = 19 V. De la Ec. (4- 15) tendremos

s; =

1.5)

2X5( l
3":6

- 3.6

1.62 x 10 - .1 U

_ 1.62 m A/V

El valor de '"lb deducido de la Ec. (4-22 ) es

"J.,
La ten sin de sa lida es v,

1 + 0.0 1 x [9 .5 = 66.4 kf]

0.01 x 1.80

=-8mRL \'~, donde RL es r lb

RL

Av =

1~~ 1

11 Rv!y \'~!

=v.. El va lo r de RLes

6 x 66 .4 = 5.50 kO
6 + 66 .4

= g",R L = 1.62 x 5.5 0 = 8.9 1 V

Es te val or de la ga nancia obten ido analticamente est de acuerd o con el dete rminado grf icamente e n
la Seco 413.

Ejemplo 4-6
La tensin de a limentac in Vvv en el circuito de la Fig. 4-210 Yde l ejemplo 4-} vara en + 0.3 V. En
c unto vara VD..~Q debido al cambio en Vvv ? Emplese e l modelo de pequea se al tom ando r , 50 kO:.
d

Transistores de efecto campo

177

-o en

eoxn

Equiv alente de Thevc nin

Red de polar izacin de puerta

150ldi

+
O.)V
IOOkn

0.3 V

~'V

- 15 V

(a)
lb )
Figura 435. ( a) Circuito de transistor mctal-xido -scmicund uctor de efecto campo. mostr ando un camb io en la tensi n d e
alimen tacin a manera de fuente de seal [0,3 VI. (b) C ircu ito de la parte a hab iendo sustituido la red d e polari zacin d e pue rta po r
so equivalente dc Th venin .

Soluci n
El ca mbio en la tensin de alimentacin puede repr esentarse co rno en la Fig. 4-35a . Obteni endo el
equ ivalente de Thevenin de l circuito de polari zacin de puerta. la etapa MOSFET queda representada
co mo apare ce en la Fig. 4-35h (va se tambin la Fig. 4-2Ih). Esdiflcil deterrninar las pequ ea s variaciones
de la tensi n de alimentacin tanto e n la recta de polariza ci n de la Fig. 4-22 como de las carac tersticas
de salida del transistor. Por tanto, es co nve nie nte co nside rar estas variaciones como una pequea sea l
(incrementa l) en contin ua aplicada al circ uito. En la Fig. 4 -36a puede verse el modelo de pequea sea l.
La Fig. 4-36b muestra la conversin de una fue nte de corriente gm\'x, en paralelo con I',, en una fuente de
tensin g.r,,\'.~_, = J.ll'~, en serie co n 1',/, ' A l s mbo lo .t se le llamafac/o}" de amplificacilI~
~

se en

(4-24 )

1:",1",/.,

60 en

II", V~

"

..

'

'.,

f(

'""~

40kn

0. 12 V

0.12 v

0.3 V

40

~11

S xn

Skn

"

O,J V

(b)

(' S

Figuru 4 36. (a) Modelo de pequ ea seal para et circuito de la Fig. 4-35b. (b ) Circuito de la parle e co n la fuente de corriente
~m v.' e n para lelo con r,l" co nvenida en su fuente de ten sin eq uivalente.

De la Fig. 4-36h Yaplicando la ley de Kirchhoff al lazo de puerta y drenaje ten drem os
l'~ , =

- 0.3 + 40 id

0.12 - 5i"
50i" - JLt",,_,

+ Si"

No debe co nfundirse 1-1 como factor de al1lplificaci n co n la l1Iovilidad de portadores.

= O

178

Microetectronica moderna

El va lo r de Il se o btie ne ca lc ula ndo prim ero g.... De l eje m plo 4- 1 ten dr em os loo = 190 IlA Ycon

=20 IlAJVl YWIL = I junio co n la Ec. (4-17) tendremos

g",

=2

V 20

10 - "(1 ) 190 x 10 (,

1.23

10 - 4 U

= 0. 123 mAlV

y
J.L = 0. 123

x 50 = 6. 15.

S ustituyendo la expre sin de

;,/ = n.) +
90

\'~ ,

en la ecuacin de Kirchhoff del lazo de drenaje y despejando itl se obtiene

0. 12 x 6. 15
6. 151

+ 5 (1 +

= 8.25

x 10 - 1 m A

= ~.25.fLA

y la te nsin I'do ser

VJ.

= - 40i" + 0.3 - 5iJ

= - 40 x 8.25 X 10- 1 + 0 .3 - 5 x 8.25 x 10- )
= - 0.0713 V = -7 1.3 mV

y la tensin total ~'DS = VD.'\9 -'ti.

e n VDIJ' I'os cambia e n un 1, l %.

=6.45 -0 ,0713 =6,39 V. Este resultado se ala que con un c ambio del 2%

Mode lo de alta fr ecuencia

A altas frecuencia s se deben aadir a l circuito eq uivalente de pequea sea l FET los efecto s de las
capacidades re lacionadas con la unin polarizada e n inve rso y co n la capa de x ido (Fig. 4-37). Debido a
q ue e xiste unin entre puert a y fuente y e ntre puerta y d renaje, cad a una dc las capacidades e y e
.' ~
co ntiene una compone nte de la capacidad relativa a la regin de de ple xi n. Adem s, es tas capac idades
co ntienen co mponentes atribuidas al co nde nsador form ado por la capa de xido. la regin de contac to
met lico y la capa semico nd uctora . Para los c lculos con pape l y lpiz es co nveniente combinar estos
efecto s como en la Fig. 4-37. El mode lo empleado para c lculos simulados re present a estos efectos
mediant e e leme ntos ca pac itivos.

4 15. DISPOSITIVOS CMOS

En circuito s digitales integ rados se em plea m ucho un di spositivo compuesto de dos transistores FET;
uno NMOS y otro PMO S. Estos transistores co mpuestos han ido adquiriend o impor tancia en su aplica c in
c n c irc uitos analgicos. La co mb inacin de transistores NMOS y PMOS e n un mismo chip se de nom ina

T~
"

."gura 43 7. Modelo FETde alta frecuencia 'J pequeaseat.

'"

Transistores de efecto campo

179

+ 1 1111

mos

Carga

r-nos

"
~ ~ t US

c..

N MOS

1'"

In

'"'

Figura ~-JIl. (a ) lutcrrupro r compl em ent ario Illehll-(xido-sc micnnd uc!orconlcn iendo el excitad or NMOS y la carga PMOS . Represcnracidn del inter rupto r ideal del circuito C MOS de la pune 1/ c uando cltnmxis tcr NMOS de la parle h es!, en cond uccin y.
(d cuando eltransistor PMOS cundure .

MOS contpemeutarlo o simplemente CMOS . (La fabricacin de tales dispositivos y los circuitos que los
utilizan constituyen la tecnotogta CM OS.) En esta Secc in pretendemos faci litar una breve introduccin

a la configuracin del CMOS para poder informar sobre las propi edades del circuito en que se utilizan.
En diversas secciones de la primera, seg unda y cuarta partes del texto se trata de aplicaciones espe cfi cas
de la tecno loga CMOS.
El circuito CMOS de la Fig. 4-3Ra, usado en aplicacione s digita les consta de un transistor NMOS
(exc itador) al que est conectado un transistor PMOS a manera de carga. Los terminales de puerta de
ambos transistores estn conectados entre s. Supongamos que la tensin umbr al Vr es la misma para los
dos e igual a Vorl2. Aplicand o una tensin posit iva \'1 > v, simultneamente se cierra ( N) el transistor
NMOS y se corta el PMOS (recurdese que se precisa una ten sin de puerta positiva en un transistor de
canal y negativa en el canal p). Estando conecta dos en serie los termina les de dren aje y de fuente de los
dos transisto res no circula corriente alguna por el NMOS (por estar el PMOS cortado). Por tanto la tensin
de salida es prcticamente nula. Esta situacin est esq uematizada en la Fig. 4-37h en la que el interruptor
cerrado representa al NMO S y el abierto al PMOS.
Anlogamente , cuando se aplica una tensi n de entrada negativa (o cero) el PMOS se cierra (pasa a
ON) pero el NMQS se cort a. La disposicin de los interruptores en la Fig. 4-38(" equivale (aproximada+ tOD

Tensi n continua
de polarizacin

PMO S

0---1

Carga

"

"

ViO----------<>

,
'.

g," lV., 1

Fuente gobernada ....

l' )

" dl2

"

52

SI

NMO S

"dl l

"

l b)

F igura 439. (a) Con figuraci n del c ircuito. y (/ } equivale nte de hnja fre cuencia de la e tapa am plificadora C MOS.

180

Microetectr ntca madema

mente ) a esta situacin. Nuevamente, al estar uno de los transistores en corte no circula ninguna corrie nte
por el ci rcuito. La tensin de salida es alta: Voo en el caso ideal de la Fig. 4-3& Yaproximada mente Vno
en el de la Fig. 4-380.
La accin descrila es la de apertura y cierre de un interruptor median te la ten sin de entrada controlada.
Sin embargo. como no hay corriente en ninguno de los dos estados del interrupt or la potencia disipad a
por los transistore s es prcticamente nula (cie rtamente slo se consume potencia en el C MOS du rante el
intervalo de conmutacin). La extremadamente poca potencia consumida en los circuitos CMOS es la
mayor motivacin para su extenso empleo.
Los circuitos analgicos metal-xido-semicondu ctor complementarios emplean frecuentemente la
configuracin rep resentada en la Fig. 4-39a. El transistor PMOS proporciona la carga resistiva para el
NMOS que funciona como fuente gobernada.
La Fig. 4-39b corresponde al modelo de pequea seal (incremental) del circ uito de la Fig. 439u.
Obsrvese que no esta la fuente K,..Jv(.J en el modelo del PMOS deb ido a que v. ,; = 0 (1a fuente y la puerta
estn ambas a tensin constante). La resistencia de carg a roh! es normalm ente del orden de decen as de
ktloohmios. Si tuviramos que emp lear como carga una resistenci a de v a lor r~ . esta ocupara mucho ms
espacio del chip del que ocupa el transistor PMOS, lo que es una gran ventaja de la tecnologa C MOS en
circuitos analgicos.
Una segunda ventaja de este circuito es la doble funcin que desempea el transistor PMOS: (1)
proporcion a al circuito la resistencia en co ntinua (anlogamente a la Fig. 426) Y(2) provee la resistencia
de carga en alterna (pequea sea l). Los valores de estas resistencias pueden ser notablemente distintos
ya que las necesidades de la polarizacin y las del procesado de la seal difie ren entre s. Por ejemplo,
supongamos que r~ = 20 kQ sea la necesaria para tener la ganancia de tensin deseada. Si esta resistencia
tuviera que conducir una corriente de 0,5 m. Ia cada de tensin a travs de ella sera de 0,5 x 20 = 10 V.
Frecue ntemente una carda de tensin de esta envergadura exigir'ia una tensin de alimentaci n mayor de
la que puede admitir el dispositivo empleado. Sin embargo. el transistor PMOS permite emplear niveles
de tensin ms prcticos proporcionando al mismo tiempo la resis tencia incremenral de 20 k.Q necesaria
para alcanzar la ganancia de tensin prevista. Recurdese que r Jo! es la pendiente de la ca racterstica de
salida en el punto de reposo y puesto que se est operando en la reg in de saturacin dond e la curva es
cas i horizontal. r ,o! puede adquirir valores altos. del orden de decen as de kiloohmio s.

REFERENCIAS
Hodges, D.E. Y H.O. Jackson : "Analyss and Design of Digital lntcgratcd Circuits," McOra w-HiIl Book
Company. Nueva York, 1983.
2

Oray, P.R. y R.O . Meyer: "Analyss and Design of Analog tntegmted Clrcuus.' 2" ed.. 1ohn Wiley and Sonso
Nueva York, 1984.

Yang. E.S.: "Fundamentals or Semiconductor Dcvces,' McOraw-Hill Book Company, Nueva York. 1978.

Grebene. A.B.: "Bipolar and MDS Analog tntegrated Circults Destgn," 101m Wiley and SonsoNueva Yor k.
1984.

Muller , R.S. y T.I. Kamins: "Device Elecrronics for Integrated Cfrcuus." John Wiley and SonsoNueva York,
1977.

Transistores de efecto camp o

181

TEMAS DE REPASO
4 1.

42.
4 3.
44 .

45.
4 6.

47.
48.
49.
4 10.
4 11.
41 2.

413.
414 .
4 15.

4 16.

Citar tres propiedad es de una fuente de come nte idea l gobe rnada por te nsin .
(a) Esbozar la estructura bsica de un J FET de ca nal 11.
(b) Dibujar e l smbolo de l circ uito de un JFIIT.
Dibuja r la familia de ceractersncas de dre naje de un J FIIT de canal n y explicar cualitativamente s u Icrma.
Definir la tensi6n de estriccin.
Cmo se campan a un JFIIT ante: (a ) peq ueos valores de Vo s y ( b) grandes valores de VDS '!
Esbozar la seccin de un transistor NMOS de acumulacin.
Repenr eltema anlerior para un transistor PMOS de acumu lacin .
(a) E.s bozar las ca racte rsticas de salida y de transferencia de un trans isto r NMDS de acumulacin.
(h ) Explicar cualilativamente la fonna de las caractersticas de l punlo anterior.
Por qu se prefieren los dispositivos NMDS a los PMOS ?
Repeti r e l te ma 4-8 para: (ti) un transistor NMOS de deplexi6n y (b ) un transistor PMOS de de plexin.
C ul es e l s ig nificado de la tensi n um bral Vr en un MOSFET: (a) en e l mod o de acumulacin, y (b) en e l
modo de deplextn?
Cul es e l significado de la relaci n WIL en la corriente de dre naje de un MOS FET?
(a) Explica r verbalm ente q u se entiende por mod ulaci n de la lo ngitud de l canal.
(h) Q u efecto tiene la modu lacin de la lo ngitud de l canal so bre la co rriente de d renaje ?
Explicar cmo se emplea la lfnea de polarizacin para determinar la lensin y la co rriente de reposo en un
ci rcuito FET .
Dibuja r los srmbolos de circ uitos e mpleados para los MOSFET con y s in sustrato co nectado .
(a ) Most rar el diagrama del ci rcuito de un dispos itivo NM OS de acumulac in conectado a manera de

resistencia.
417 .
41 8.
41 9.
420.

421.

422.
423.

4 24.

425.

(h) Esbozar la caractensnca de resistenci a.

Re petir e l lema anterior para un transistor NMO S de deple ltin.
Exp licar cmo puede emplearse un FET como interruptor.
Expl icar cmo puede emplearse un FET como a mplificador.
Dibujar e l modelo de peque a seal y baja frecuencia de un FET y explic ar el significado de cede e le mento.
(a ) Q u elementos deben aadirs e al mod elo del tema anterior para que e l ci rcuito equivalente sea vlido
a a lta frecue ncia ?
(b ) C ul es e l origen flsico de estos e leme ntos?
(a ) Dibujar el c ircu ito equ ivalent e de pequea se al de una etapa en fuente com n.
(b) Po r qu en este modelo no aparece la te nsin de alimemaci6n Voo?
Q u se e ntie nde por Tecnologla CMOS ?
(a ) Dibujar esquemticamente e l diagrama de circ uito CMOS usado e n aphcaciones dtguel es.
(b ) Explicar las ventajas de este circ uito.
(e) Hay algunos inconvenientes? S i los hay. ctense.
Re petir el tema anterior para un circuito CMOS ana lgic o.

Fabricacin
de circuitos integrados

Un circuito integrado es t formado por un monocristal de silicio de superficie normalmente compre ndida entre 1 y 10 mm de lado. que co ntiene elementos activos y pasivos. En este captulo se describ en
cualitativamente los procesos empleados en la fabricacin de tales circuitos. Estos procesos son: preparacin de la oblea, crecimiento eptaxi al. difusin de impurezas. implantacin de iones, crecimiento del
xido, fotolitografa, grabado qumi co y metalizacin . Se emplea el proceso mltiple que ofrece una
excelente identidad de resultados en la produccin de un elevado nmero de circuitos integrados a bajo
coste.
Cada paso de la fabricacin contri buye a las propiedades y limitaciones de los circuitos producidos.
Con los comentarios que sigue n pretendemos dar una visi6n de conjunto de la tecnolo ga de los circ uitos
integrad os y las implicaciones de esta tecnologa e n el diseo de circuitos. Tra taremos particularmente de
la fabricaci6n de bipolares y MOS.
Q/

,.->-----,
Sustrato

Aluminio

el

E2

Bl

B2

El

"

el

Aislamiento

Sustrato P

fa)
+l'rr

R
el

O'

01
El

lb'
Figura S-l. (a) Seccin transversal de la disposicin planar integrada de la Fuente de corrientede la parle (b).

184

M icroelectrnica mo derna

5 1. TECNOLOGA DE LOS CIR CUITOS INTEGRADOS MONOLTICOS

(MICROELECTRNICA)
El trmino monoltico se deriva de las palabras griegas mOllo (que s ignifica nico) y titilas (que
significa piedra). As un circuito integrado monoltico se co nstruye en una nica pied ra o crista l de
silicio. La palabra integrado se debe a que todos los componentes del circuito: transistores. diodos,
resistencias, capacidades y sus interconexiones se fabrican como un ente nico. Obsrvese que no se
incluyen inductancias: una de las co nsecuencias de la cons trucci n de circuitos integrados semconduclores es prec isamente que no pueden conseguirse valores de induclancia pr cticos,'
La variedad de procesos con los que se fabrican estos circ uitos se desarrollan sobre un plano nico y
por tanto puede hablarse propiamente de tecnologa ptanar . La Fig. 5l a representa la estr uctura de un
integrado bipolar, lo que es la materializacin del circuito de la Fig. 5 lb. (Esta es la fuente de corriente
introducida primeramente en la Seco3- 11.) El circ uito NMOS de la Fig. 5-20 descri to primerame nte en
la Seco 412 se construye como queda representado en la Fig. 52b. Como puede verse en las Figs. 5 la
y 52b estas estructuras estn formadas por varias capas de material. Estas varias capas son: las regiones
de silicio dopadas" y p. el dixido de silicio (Si0 2 ) denominada tambin capa de xido. y las zonas
met licas.
Las capas de silicio forman los elementos del sistema as! como el sustrato o cuerpo en el que se
construye el circu ito integrado. Adems las zonas de silicio se emplean para aislar unos de otros
compo nentes. Para formar las capas de silicio se emplean tres procesos distintos que son el eptaxlal. el
de difusin y el de implantacin de iones.

l.}

Ql

Q2

, ,~-,--..,

(Cuerpo)
81

Pul,licio

SI

GI DI

51

a2

D2

_A luminio

SU81ralop

(bJ
Figu ra 5 2. (a) Circ uilo MOS de Cl nal " con carga de deplexn, y (b)dispos icin comocirc ulto integrado .

Fabricaci6nde circuitos integrados

185

'tI'

-'1

",

-=
1<"1

Figura 5-3. Laoblea de 10cmde la rolograrla (a) con' iene numerosos chipsidnticos al (b). La ID lcro-fotograa (e) es unapequea
parte del chip (b) muy ampliada.

186

Microelectrnica moderna

La capa de x ido se utiliza para proteger la supe rficie de l c hip de los cont aminante s e xtern os y para
perm itir la formaci n selecti va de las regione s u y p. El xido se e limina por corrosin qumica que
de scubre las parte s de la supe rfic ie en las q ue se debern formar esa s regiones 1/ y p. Las zo nas a corroe r
se delimitan por tcni cas de fotolitograffa.
La fina capa metlica se obt iene normalmente por deposici n qumica de vapor de aluminio sobre la
superficie del chip . Para delimitar los trazados se emplea la fotolitografTa y med iante corrosin se elimina e l
aluminio sobrante dejando slo las conexiones entre componentes .
Las rep resentacion es de las Figs. 5-1 y 52 so n s lo parte de un co nj unto ms co mplejo: sobr e una
oblea nic a de silicio se fabric an simultneam e nte muchos de tales circuitos. El c ristal de silicio (oblea)
forma el sustrato so bre e l q ue se hacen todo s los co mpone ntes del ci rc uito .
En 1985 para fabri car ci rcuitos integrados se empleaban obleas de 10 cm como la presentada en la
Fig. 5 ~3 a. (Para la produ ccin comercia l se han introd ucido las obl eas de 15 cm de d ime tro y se espera
q ue en 1990 se dispongan de 20 cm . El espe sor de la o blea de 0,2 a 0.3 mm , da la suficie nte res istencia
mecnica para impedir su fle xin . Es ta dimen sin supe ra a la nece sari a para alcanzar las ca rac tersticas
e lctricas ex igidas a los compone ntes .) Completand o el proce so de fabricac in, la o blea se divide en l OO
a 8.000 partes rec tangulares co n I a 10 mm de lado (pa ra los ms g randes) . Cada una de estas partes
co ns tituye un circuit o nico como e l de la Fig. 5 ~3h que puede contener, co mo poco , desd e unas decenas
de componentes hasta var ios cientos de miles. La microfotograa de la Fig. 5~3('c om pre nde unos pocos
de los componentes contenidos en e l c hip de la Fig. 5 ~3h.
Ahora podemos apreciar algunas de las significativas ventajas de la tecn olo ga microelectrnic a. Si se
fabrican de una so la vez un conjunto de 20 obleas de 20 cm equiva le a fabricar simultnea me nte hasta
160.000 circuitos integrado s. y siel promediode componentes porcircuito fuera tan s lo de 700 e l conjunto
co ntend ra msde 100 millones de co mponentes . Algunos de estos c ircuitos res ultar n imperfectos debid o
a defectos de fabricacin , pero a n cua ndo los buenos fueran tan slo e l 10% del tot al se habran producido
16.000 chips de una so la vez.
La tecnologa de los circ uitos inte grad os presenta las sig uientes ventajas respec to a las tcnicas
convencionales con elementos di screto s interc onectados :
l . Baj o co ste (de bido a las gra ndes cantidades producidas).
2. Tam ao reducid o.
3. Gran fiabil idad . Todos los componentes se fabrican simullneame nte sin so ldad uras y se reducen
los fallos tanto elctri co s co mo mecnico s.
4. Mejores pre staciones. Deb ido a su bajo co ste se pueden e mplear ci rcuitos ms co mplejos para
conseg uir mejores c aracters ticas de func io nam ie nto.
5. Igu aldad de c arac tersticas. Ya que todos los transistores se fabrican simultneame nte y por el
m ismo proc eso, los par metros correspondient es as co mo la variacin de caracterstica s co n la tem per atura tienen prctic amente los mismos va lores.

5-2. EL PROCESO PLANAR

Tal como ya se ha indicado brev emente en la Seco 5-1 la tecnologa planar para la fabric acin de
circuitos integrados comprende se is o s iete proce so s inde pe ndie ntes: (1) creci mie nto del c ristal del
sustrato. (2) crec imiento epiraxial. (3) oxida cin. (4 ) fotolitografa y grab ado qu mico. (5) difu sin. (6 )
implantacin de ione s y (7) metali zacin. Examinaremos eada uno de ellos con mayor de talle.

Crecimiento del cristal del sustrato

Un fino cr istal de silicio se sujet a a una varilla y se introd uce en un c riso l con silicio fundid o al que se

Fabricacidn de crcutos integrados

187

han aadido impurezas aceptadoras. Seguidamente se retira muy lentamente en condiciones muy controladas la varilla del silicio fundido. A medida que se va extrayendo se va formando un lingote de cristal
tipo p de unos 10 cm de dimetro y unos 50 cm de longitud . Esta tcnica se conoce como proceso
Czoc hralski o simplemente CZ. Seguidamente se corta el lingote en obleas circulares de un espesor
aproximado de 0.2 mm que form aran el sustrato sobre el que se Fabricarn todos los componentes
integrados. Una de las caras de la ob lea se lapida y pule para eliminar las imperfecciones superficiales
antes de proseguir con el siguiente paso.

Crecimiento epitaxial
En la Fabricacin de circuito s integrados se emplea el proceso epitaxial para crecer una capa de silicio
co mo ampliacin de la existente en la oblea del mismo material. Este creci miento se llev a a cabo en un
horno especial llamado reactor donde se introducen las obleas de silicio calentndolas hasta 900 a 1.000 "C.
En la tecnologa corriente. como origen del silicio a recrecer se emplea la reduccin de los gases . Si H~ o
Si C I ~ . El primero de stos tiene la ventaja de necesitar menos temperatura y tener un crecimiento ms
rpido que con el segundo.
La reaccin qumica para la reduccin del S iCL~ es

SiCl~

2H ~ ~ Si

+ 4H CI

y para la del S i H~

S1"H~

"1atmosfrico, S" + 2H~

IOC(I'C

l5-lb )

Una capa epita xial de tipo /l. normalmente de 5 a 25 pm ( 1 pm = 10-"m) de espesor se crece sobre un
sustrato de resistividad aproximada de 10 n cm . lo que corresponde a N A = lA X l " tomos/cm', El
proceso epitaxial descrito indica que se puede escoger la resistividad de la capa eptaxial de tipo 11
independient emente de la del sustrato. En general. para la capa tipo" se toman valores de 0 , I a 0.5 n cm.
Puesto que es necesario producir capas epitaxiales con una concentracin dada de impureza s. hay que
introducir impurezas tales como PH.J para el dopado tipo 1/ o B !H ~ para el tipo p en los vapores de
SiCI~ - h id rge no. Existe un aparato para el co ntrol preciso y Fcil de impurezas que consiste en un tubo
largo de cuarzo envuelto por una bobina de induccin a radiofrecuencia . Las obleas se colocan en un
soporte de grafito y ste se introduce en el reactor calentando el grafito hasta unos 1.200 ''C. Un puesto
de co ntrol introduce y elimin a los varios gases requerid os para acrecentar debid amente las capas
epita xiales. Con esto se puede formar una unin abrupta pn semejante a la de la Pig . 2-1.

Oxidacin
Para el xito de la tecnolog a del silicio se requiere habilidad para depositar una capa de x ido sobre
la superficie del silicio. Las caractersticas sobresalientes del SiO~ como pasivador son:
1. Puede eliminarse con cido fluorhdrico HF al que la capa de silicio es resistente,
2. Las Impurezas empleada s para el dopado del silicio no penetran en el dixido SiO], As cuando se
~

PIJe~oque oblea tiene aprolmadamenle un ts pnor de 0.25 mm. la C'IIpIepitlXia l es de una dtci ma pill'\e, o menos, que el ....MRlo.

188

Mtcroeearonica moderna

emplean las tcnica s de l enmasca ram iento (descritas en e l apartado fotolitog raa) se pued e lograr un
dopado se lectivo de zo nas especficas de l chip.
Mu y frecu entemente la oxidacin t rmic a de l silicio se lle va a cabo en prese ncia de vapor de agua . La
reacc in qum ica e s:

15-2)
El e spesor de las capas de xido es t ge ne ralmente comprend ido ent re 0 ,02 y 2 pm. y e l valor q ue se
elija depend e de la barrera necesaria pa ra e vitar la pene tracin del dopante. En e l espe sor de la c apa de
S iO. influye n varios factores tale s como la tempe ratura de l proce so , la concentraci n de impureza s y e l
tiempo de proces ado.
A menudo se emplea co mo pasivador el nitruro de silicio , S i IN~. debido a sus propiedades para e l
enmascarado, Es frec uente emplearlo co mo sep arado r entre dos capas de S iO,. El nitruro imp ide la
penetraci n de l dopanre e n la capa subyace nte de S iO, (esencial e n los MO S). La ca pa ex terior de d ixido
de silicio o btenida por deposici n qumica de vapor. recubre completame nte el c hip al q ue sirve de
pro teccin contra roce s y da os mec nicos.

Fotolitogra fa
La tcnica monoltica de scrita e n la Sec o 5 1 req uie re la e liminacin selectiva del SiO. par a fonnar
aberturas por donde puedan difundirse las impureza s. El procedimiento emplead o para esta elim inac in
es el de fotocorrosn repre sentado e n la Fig. 5-4. Durante e l proceso fotolit ogr fico se recubre la oble a
con una pelcula uniforme de una e mulsin fotosensible. Se dibuja una re pre sen tacin amplia e n blan co
y negro de las zonas que han de q ued ar abiertas y cerradas. redu cindose luego es te d ibujo fotogrfica ment e. El negativo ya red ucido a la d imen sin adecuada se co loc a a manera de mscara so bre la emuls in
como se ve e n la Fig. 5-4. Sometiendo la e mu lsin a los rayos ultraviolet as a travs de la mscara se
po limeriza la foto rresina bajo las zo nas transparentes d la msc ara. Se reti ra luego dic ha mscara y se
revela la oblea med iante un producto qumico (ta l como e l tricloroetilen o ) que dis uelv e las partes no
ex puestas (no polimeri zad as) de la emu lsin dejando la s upe rficie como en la Fig. 5-4b. La e mulsin que
no se ha e liminado con el rev e lado se fija para q ue res ulte resiste nte a los productos corros ivos que se
emplea rn a cont inuaci n. El c hip se sumerge ahora en una so luc in corrosiva de cido fl uorhdr ico q ue
e lim inar e l xido de las zonas a travs de las q ue debe r difund irse e l dopan te. Las porci ones de SiO.
pro tegidas por la pelcula no q uedan afec tadas por el cido (Fig . 5-4c). Una vez difundidas las impurezas,
la m scara resta nte se e limina mediante un disolvent e qum ico (tal co mo e l H2S0~ cali ente) y por abra si n
mec nic a. En e l proceso descrito se emplea una Iotorres ina negativa. au nque tambin se e mplea la posi tiva
e n la que las partes del polmero e xpues tas so n e lim inadas co n lo que se retie ne e l material no expuesto.
Los siguientes pasos de l proce so so n inde pe nd ientes del tipo de fotorresna em pleado.
Ultravioleta

Potorresina pohmerizada
FoIOfTe'Sina
Mcara

:~~~~~~~~

S,01

Chip de silicio
(o (

(b)

('l

Figura 5-4.Tcnica fololilogrfica: (a ) enmascarado yexposicin a una radiacin ullraviolcla, (b) foronesnay (e) revelado.

Fabricacin de circuitos integrados

189

La co nfecc in de una mscara fotogrfica es una c ues ti n complicada y costosa. Una vez determinada
la disposicin del circuito se prepara un dibujo a gran esca la en e l que figu re la localizacin de las abe rturas
en las q ue deber eliminarse el SiO: para un de termi nado paso del proceso. Invariablemen te la di sposic in
del c hip se obtiene con la ayud a de un orde nador. El dibujo se hace a escala de elrededorde 500/1 quedando
de un tam a o ms fcilmente manejable para e l dibujante. Esta tcnic a permite controlar I u m en e l proceso
de produc c in, con una resolucin entre lneas adyacentes de 2 u rn.
El dibujo del circ uito se subdivi de en varios niveles, de nom inados niveles de enmascarado , q ue se
usan e n la fabricacin de l c hip. Por ejemplo, en un d ispositivo MOS la disposicin de pue rtas es t e n un
nivel . las ve ntanas de cont acto de fuente y drenaje e n otro. et c. Por procedimientos pticos manejados por
orde nador se convierte e l dibujo en informacin digital y se transfie re a una lmin a fotose nsib le. Esta
lm ina. e n la que el modelo q ueda red ucido unas 100 veces. puede usarse direc tamente sobre e l c hip o en
combinacin con una cmara para una segunda red uccin de 5 a l Ovece s. Las imge nes bidimensionales
en las varias lmina s constituyen las ms caras e mpleadas para cada uno de los pasos sig uientes e n la
fabr icaci n de los ci rcuitos inte grados. (Implantaci n de iones, oxid acin. metalizacin . e tc.)
- Los me nores detalles que se pueden o btener con el proceso Iotolitogrfico descrito quedan limit ados
por la longitud de onda de la luz. Los haces de elec trones tienen una o nda muc ho ms co rta que las
radiaciones pticas y so n capaces de defin ir zona s mucho ms pequ eas. Por lo que actualmente para la
prepa raci n de msca ras se emplea la litogr afa con haces de e lec trones . Un haz m uy fino de e lectrone s
barre una mscara recubierta con una resina sensible a los electrone s. De esta fonna e l diseo qu eda
impreso en la mscara. Las ventajas de es ta forma de preparar las mscaras co nsisten en una mayor
preci sin . la supresin de dos etapas de reduccin fotogr fica y la red ucc in de tiempo. En la produ cci n
industrial . el ma yor cos te del eq uipo necesario queda compensado por las ventajas que aporta.

Difusin
Hist r icame nte la difusin de impurezas fue e l paso decisivo e n el proceso planar. A un antes de la
introduccin de los circuitos integ rados ya se emplea ba este mtodo en la produccin de transisto res
discretos . La introducc i n de impurezas a conce ntraciones controladas se lle va a cabo e n un horno de
difusin a unos 1.000 "C Y durante una o dos horas. Un horno de di fusin a loja normalmente 20 obleas
en un so porte de c uarzo dent ro de un tubo tambin de cuarzo. La tem peratura debe regularse c uidadosament e de forma que sea uniforme en toda la zona. Las fuent es de impure zas pueden ser gases . lq uidos o
s lidos puestos e n cont acto con las superficie s de silicio e n e l inter ior del horno. Co mo impure zas gaseosas
generalmen te se utilizan hidruros de boro. arsnico y fsfo ro. Un gas iner te (nitrgeno) conduce los tomos
de impure za hasta la superficiede las obleas desd e dond e se di funde e n e l silic io.
Para mayor simplicidad de los dibujos. en todas las secc io nes transversales que figuran en los esq uemas
de es te captul o. las zonas de difusin late ral (Fig. 5-5a) figuran co mo vertic ales cuando e n realidad si se
Contacte de base
Contacto de c miMlf

Contacte de colector
Dj fu ~in

aislamiento
Isla de
aistamell10 p

S UstnlO p

'o,
Filur.

s-s. Seccifllransversal de un Ira ns i ~or inlegrado: (a) idealizado. y (h) real .

SllSIr.t lo P

,b

190

Microelectrnica moderna

10'

,
<,

1'..

10'

Difusin de

"
,
10'

fsforo del emisor

,,(tipo 11)

s X 10 1
10

10'

Difusin
de boro de la
base (tipo p)

eoncenrrecr
1
'..
. I
n epf~ la

--- --- ---

"

10
10

- --

I~

- ~ ---

- N, r;

i'
-

0.7m-

X. ll m

~Emi$Or-+Base+-Collor-

Jo'lgura 56. Perfil trpico de impurezas en un transistor monolCtico panar de doble difusin. Obsrvese que N(.\). en tomo por
centrmetro c bco.est en escala logartmica.

abre una ventana en la capa de Sial y por ella se introd ucen impurezas. stas se difundirn lateralmente
la misma distancia que lo hacen verticalmente. Por tanto las impurezas avanzarn po r debajo de la capa
pesivadora de xido y el perfil de las uniones debera trazarse ms reallsticamerne como en la Fg . 5-5h,
En un transistor bipolar se emple an frec uentemente dos difusiones de impurezas. Para un dispositivo
"p llla primera es la difusin de la base tipopen el colector recrec ido epitaxialme nrede tipo". Y la segunda
es la de la regin emisor de tipo 11 en la base tipo p . La Fig. 5-6 represent a el perfil de impu rezas tpico de
un transistor monoltico !lp" con dob le difusin.
La concentracin N ac en el colectorepitaxial est representada por la linea de trazos de la Fig. 5-6. La
co ncentracin N de boro es alta (5 x IO IK tomos/cm) en la superficie y va decreciendo dentro del silicio
como puede verse en la figur a. A ladistanciax .r. en la que N se iguala aN IIC la densidad neta de impurezas
es nula. Para .r <x la concentracin neta de impurezas es positiva. y si .r > .r. ser negativa. Por tanto .r
es la distancia desile la superficie a la que se forma la unin de colector. Para'el transistor cuyo perfil d
impurezas es el de la Fig. 5-6. .r = 2.7 J1m .
La difusin de em isor (fsfo}o) parte con una concentracin superf icial mucho ms alta (prxima a la
solubilidad slida) de unos 11)21tomos/cm) y penetra hasta 2 um en dond e se forma la unin de emisor.
Esta unin se co rresponde con la interseccin de las d istribucio nes de impurezas de base y de emisor.
Puede verse que el espesor de la base de este transistor monoltico es de 0.7 um. Normalmente se trata la
unin emisor-base como abrupta. mientr as que la de base-colector se considera como linealmente gradual
debido a la variacin ms lenta de la concentracin en funcin de la distancia.

Implan tacin de iones

La implantacin de iones es un segundo procedimi ento para introd ucir impurez as. Un haz de iones
apropiados (boro para el tipo p y fsforo para el tipo 11) se aceleran con energas entre los 30 y los 200 ke V.
La profundidad de penetracin se determina por la energa de aceleracin y por la co ncentraci n de iones

Fll 1Jril'(I('j(J" de circ uitos integrados

191

dop cntc s. Este procedimie nto se emplea Ircc ucruemente donde se requie ran capas fin as de si1ic o dopado
como es en la regi n de e misor de un BJT , el canal en un MOS FET y la regin de puerta de UlI JFE T. En
estas zona s fina s la impla ntacin de iones perm ite co ntrolar mejor lu co nce ntrac i n de dopado que el
proce dimiento de di fus in. La c apa de S iO, pasiv ada forma una verdadera barrera fren te a los io ncs
impluruados con lo q ue s lo q uedan dopada s las zonas de fin idas oroluogrfic umen te. Tambin es
vcn tajo-,u la implantacin de ione s P0f{IUC se realiza a baja tempera tura . En consecuencia, las regiones
previamcmc difundidas (o im plantadus l tiene n men o s tendencia a exten de rse lateralm ent e .
Otra part ic ularid ad del proceso de impl antac i n de iones es que e l poten cial de ac ele racin y la
conc c mruc in tic ione s d opan res se reg ulan elctri c am ente de sde fuera del ap arato e n q ue se produce
la implant ac in. Por e l contr ario. en el proceso de d ifusin deb e co ntrolarse la temperatura sob re toda 1;1
superficie dentro de l horno. Todas es tas ve ntaja s han hecho qu e 1;1 imp lantac in de ione s se co nvierta e n
el princ ipal proce d im iento e n la fabricacin de ci rcu itos integrad os.

Metalizacin
La me talizacin se emp lea pa r;l for mar las inte rcon exione s entre los componentes de un c h ip. Estas
cone xio nes se forma n depositando una tenu e capa de alumi n io (el cond uctor ms frecu entemen te usado)
so bre tod a 1,1 superfic ie de l chip. La deposicin se co nsigue por evaporacin e n alto vado en e l inte rior
de un reci pient e . Se ca liem a e l alumi nio h a ~I a q ue se vapor ice . LI S molcul as gaseosas formadas irradian
uniformemente en toda s d irecciones y cubre n co mpletame nte lit superficie de In ob lea. La s uu yectori ns
de las co ne xiones se defin en con una nutscura e liminando por corrosi n el alumini o so brante . En esta
Secc in hem os descrito la tcn ica plunur relat iva a la fab ricac in de circ uitos mon olticos integ rados .
Hem os toca do los sie te proceso s citados al prin cipi o de la Sec o) 2. En las c uatro secc iones sigu ien tes
describ ire mos las sec uencias en estos proceso s necesari os para fabr icar transistores. diod o s, resis tencias
y condensadores .

53. FABRICACIN DE TRANSISTORES BII'OLARES

En e st;1 secc in pretende mos de scribir la fa bricacin de l BJT plana r para c ircuitos mOllol ticos
medi ante lo~ proce sm tratados en la Scc. ) 2. Para segu ir la sec ue nc ia de fabr icac in nos ccnrr urcmos en
la construccin de dos tran sistores IIJlII en la fuen te de co rrie nte de la Fig. ) 1h. E n la Sec . S-R describrem os
la fabricacin de resistenci as.

Fabricacin de transislores
Una vez pre parada la ob lea te fsust raro lipo Jl) se cre ce una ca pa c pitax ialt ipo 1I . lal co rno se ve e n la
Fig. S, 7(/. Esta capa forma las region es de colec to r de los transi stores. Seg uidamente se dep osit a una Clpa
de xido para cubrir la supe rfic ie. Ahora deben aislarse ent re s bI S regiones de ambos tra nsistores . Para
e llo se for man tres venta nas e n el SiO, lFig . 5-7h) med iante foto litog rafa y co rro sin. Se d ifunde una
reg in p' e n la capa epita xial ex puesta hast a q ue alca nce el sustrato. Este proceso estab lece una stu aislada
alrededor de cad a tran sistor co mo se ve e n la vist a supe rior de la Fig. S-h. El aislamiento l'ic frif'O se
COI/.\"i!t /({' conectando el SIIslra lo a la tcnsirl/ m.\" lit'XCII i I 'ti del f' i 1"f'lIiIn. Co n es to se g arantiza q uc 1a un in
pll e ntre los cole c tores y e l sus trato pe rmane zca co n pol anzucin inversa .
Una vez co mp letada la difusin de aislami en to se rec ub re nue vamente la o blea co n una capa de S in ,.
Co n una llueva ms ca ra se forman las ven tanas e n las qu e se d ifund e n las base s de tipo p como sc ve en
la Fig. 5-7il. quedando defi nida s las regione s de las base s e n la vista super ior de la Fig. 5-7t'.

192

Mieroetearonica moderno

Se recrece una capa de Si0 2 para cubrir la oblea despus de la difusin de la base. Con una tercera
mscara y un proceso de corrosin se elimina el SiO l como preparacin para la difusin superficial de
emisor (Fig. 5- 7]). Obsrvese que tambin se difunde una regin 1/+ en la regin de colector de cada
transistor. Aqu se hace el contacto en aluminio del colector, y la zona /1+ contribuye a formar un buen
Regione s de base

Capa epltaxlal n

Sustrato P
(11)

Difuso res de emi sor u+

Ventana de difusin de aislamiento

u+

~SiO' t2 "m
11

'

...

Ij)

( b)

A
:-:--:"'IAil lamienlD pt

L'rJ) ~,,', r.i ,"

~p

..

"

-- --------- -~ -- --------
Ep ilaJr. ial /1

,,-

"

,,+

"

.'
(,)

Difusin de base

Sust rato

Aluminio

e2

El

82

el

81 El

SiO,

Seccin
- transversal

. ; =-'.

(,)

.
"

.-

I d)

Fig. 5-7. Secuencias en la fabricacin de un transistor npn. (a) Crecimtentoepitaxialnpo n, y oxidacin (Sia,); (b) enmascaramiento
y grabado pa ra exponer la superficie tipo n para la difusin de a islam iento; ( e) vista su perior despus de la difusin de aislamiento
tipo p; (dJ difusin de la base; (l!') vista superior despus de la difusin de base ; (J) difusin de emisor n+ (tanto los emisores de los
transistores como las regiones de contactos de los colectores se d ifunden ssmult neamente) ; (g) metalizacin y paslvacin (Sial);
(Il) vista superior del chip mostrando los contactos y las mterconex iones e ntre co m po ne ntes. Obsrvese qu e la capa de SiO se supone
transparente para que sean visibles las regiones de base. em isor y colector. Las dimensiones sea ladas son las no rma lel en los c ircuitos integrados comerciales modernos .

Fabricacin de clrculloslnlegradoJ

193

contacte hmico (vase la Sec o5-1). Despu s de la difusin de co lector se crece otra capa de SiOzsobre
la superficie de la oblea.
El ltimo paso de l proceso es la metalizacin . La capa de x ido se graba con una cuarta msca ra para
desc ubrir la oblea alll,donde se desee n los co mactos. Para recubrir toda la superficie se vaporiza aluminio ;
el sobra nte se elimina qumicamente (una sexta mscara) dejando los contactos y las conexiones deseadas .
En la seccin transversal de la Fig. 5-1g Yen la vista superior de la Fg. 57h puede verse el resultado de
esta secuencia . La Fg. 5-7g es idntica a la Fig. 5-la para QI YQ2.
Las d imensiones sea ladas en la Fg. 5-7 son las tpicas empleadas en la fabricacin comercial de BJT
de _pequea geome tra. Al co nstruirse ambos transistores simultneamente y sicamenre prximos, sus
carac rertstices elctricas son prcticamente idnticas. Para fabricar transistores con propiedades elctricas
distintas, normalmente se modifica la geo metra del disposhi vo. En part icular. para obtener BIT de mayor
corriente (aumento de l u) se aumenta la superficie del emisor, con lo que todo el dispositiv o qued a
aumentado. Empricamente se acostumbra a limitar a 10: 1 la relacin entre las superficies de emisor de
transistores muy prximos entre s, y ello debido a las limilacione s del proceso de difusin.
En la fabricacin de circuitos integrados comerciales corrientemente se emp lea la implanta cin de
iones en las zonas de emisor y de base. Estas regiones son muy tenues y puede regularse mejor su espesor
mediante la implantaci n. Adems, co mo la implantacin se reali za a menor temperatura que la difusin
se minim iza el inconveniente de la difusin latera l de base y em isor.

Capa enterrada
La fabricacin del BIT indicada en la Fig. 5-7 casi siempre se modifica aadiendo un nuevo paso al
proceso como en la Fig. 5-8 (yen la 5-7). Las do s regio nes n' , conocidas como capa enterrada, entre las
capas n y p se depos itan antes del crecimienroepitaxi al. Recurdese que con el smbolo n' se designa una
regin" con mayor concen tracin de dopado que otra des ignada simpleme nte como de tipo n. la
utilizacin de las regioees n' cumple dos funciones: (1) mejora la formacin de la capa epirexial, y (2) la
mayor de nsked de electrones en la ca pa n' reduce la resistencia en serie entre la unin de colector y el
terminal del propio colector (ver Sec. 3-7).

Fabricacin del pnp

La gran mayorfa de transistores bipolares integrados son pnp, si bien en algunos circuitos se neces itan
los npn. Por ejemplo. en el par de emisor acoplado de scrito en la Seco 312. Las resistenci as de colector
QI

Q2

82

CI

S""" p

Fil.'" S.... Tl'lns istores intq.rados mo5ll'lndo la capa merncb..

8/

El

194

Mlcror/rclr6nlca modema

Ai~l"miclllo P

S u~lrlllOp

Figura 59. Seccill transyersal de un IransislOflaleral p"p .

ge nera lmen te se logran utilizando un par de tran sistores pss e n co nfig uracin de fuent e de corrie nte. Las
dos clase s de tales transisto res ms corrientemente em pleadas so n el mp latera! y e l pnp vertical.
En la Fig. 5 8 puede apreciarse que la base . e l colector y la regin aislada forman un transistor pnp
parsito. Eltnn ino lateral.. se refiere al hecho de que los tres e lementos est n ubicados en un plano
horizont al contrariamente al plano vertical de los tran sistore s "plI. Anloga me nte. un di spo sitivo p"p
vertical par sito se form a por la base y e l col ec tor del transistor "/'" y e l sust rato de tipo p. Estas
observ acione s cond uce n a la fabricaci n de los dos tipos de tran sistore s I"'P empleados e n c ircui tos
integrados.
El p"p lateral , cuy a seccin tran sve rsal es la de la Fig. 5 9. se form a impl ant ando las reg iones tipo p
de emi sor -y de co lector a l mismo tiem po q ue se fabrican las bases de d isposi tivos IIpll . Asimi smo se forman
simultnea mente e l co ntac to 1/' de base de l tran sistor p"p y los e misores 11' de l BIT II pll. As ve mos q ue
tanto los transistores
como los pllp se fabrica n seg n las mism as sec uencias del proce so. Todo lo que
se necesit a para e l P"P son ve ntanas ad icionales en las mscaras.
El transistor lateral p"p tie ne un valor de ~ F co nsiderablemente meno r que e l del "p". Esto es deb ido
a q ue el e misor de tipop no puede inyectar poriado res mino ritarios e n la base tipo 11 con la mism a eficacia
que lo hace e l emisor tipo u' e n la base tipop de un BJT IIpll . Adem s. la mayor rea de la base y el hech o
de que algunos de los huecos inyectados migren haci a el sustrato hace que d ismin uya e l nm ero de huec os
que lleg an al co lector. Por tanto. Jos transistores pnp laterale s se e mp lea n ge neralmente e n circuitos con
poca co rrie nte de colect or.
El trans istor P"P vertical se emp lea donde se req uieran mayores corrientes y potencias. En la Fig. 5 IO
es t rep resent ado e ste d ispositivo y en ella se ve q ue tam bin puede fabri car se sim ultnea mente y con los
mismos procesos empleados para los transistores npn. Los dos pasos simull neos so n: ( 1) la fabricacin
de las reg iones p de em isor del transis tor pl1p y las bases de los IIpll. y (2) la fabri cacin de la regin n:
de base de l sustrato P"P y los emisores de los transisto res npn.

"1'"

SU5Iralop

Ya hem os hecho notar que e l sustrato debe conectarse a la ten sin ms negativa de l ci rcui to. Por tanto,
un tran sistor p flp ve rtical s lo se puede util izar si su colector es t a una ten sin negati va fijada. A es ta
co nfigu racin se le denomina seguidor d~ emisor y ser come ntada e n la Sec. l O-lO .

Fabricacin de circuitos integrados

195

sial
Aislamiemu p.

( /11

Contacto colec tor

Contacto emisor

Contacto base

Isla aislada

lb!

Figura 511. (a) Seccin transversal. y (b) vistasuperiorde un transistor de mulples emisores.

Transistores de emisor mltiple

La densidad de componentes de un circuito integrado puede mejorarse utilizando racionalmente las
dimensiones chip.Se puede ganar espacio empleando un conjunto de dos o ms dispositivos en un mismo
chip que compartan una o ms regiones en comn. Los transistores reunidos ms comnmente empleados
son los de emisor nlllfiple cuya disposicin. representada en la Fig. 5- 11 es la base de la lgica
rrallsisfOr-rranstor (lTL o T'L) que se tratar en la Seco 6-11. En la Fig. 5-11cada lnea de emisor puede
considerarse como el emisor de un transistor separado y cada uno de ellos comparte con los dems una
base y un colector comunes. Efectivamente. esta disposicin simula las dos configurecionesequivalemes
de la Fig. 5-12. Se han fabricado transistores de emisor mltiplecon ms de 60 lneas.

El transistor Schottky
Para aumentarla velocidadde funcionamiento del circuitoes necesario evitarque los transistoresentren
en saturaci n (Sec. 3-8) lo que se puede conseguir empleando un diodo Schonky como enlace entre base
y colector, como en la Fig. 5- 13a. Si se intenta saturar este transistor aumentando la corriente de base. cae
la tensin de colector. D conduce y la tensin base-colector queda limitada a unos 0.4 V. Puesto que la
tensin de colector queda polarizada en directo a tensin inferior a la umbral (0.5 V) el transistor no entra
en saturacin (Sec. 3-6).
Como puede apreciarse en la Fig. 5-13b la metalizacin de aluminio para formar el terminal de base
hace contacto tambin con la regin 11 decolector (perosin intervenir la regin 11' ). Esta simple disposicin

196

Microelulrnlca moderna

forma un diodo metal- semiconductor entre base y colector. El dispositivo de la Fig. 5- 13besequivalente
al circuito de la Fig. 5-130. Esto constituye un transistor Schouky que se representa con el smbol o de la
Fig. 5-13c. Obsrvese que puesto de la unin metal-semiconductor se forma durante el proceso de
metalizacin . este transistor requiere el mismo nmero de pasos en la fabricacin que un dispositivo npn,
8

'"

'"

Figura SoIZ. (a) Tres transistores con colectores y terminales de base comunes y eb) un ltansislOf llnico de emisor mlllliple
equivalente.

El transistor Schottky se emplea en circuitos digitales para aumentar la velocidad de conmutacin.

Existe un cierto retraso (tiempo de almacenamiento) al pasar un transistor de ON (saturacin) a OFF (corte)
porque hay que eliminar primero el exceso de portadores minoritarios en la base . Conectando el diodo
Schonky entre base y colector se evita que el transistor llegue a saturacin con lo que prcticamente se
anula el tiempo de almacenamiento. (Recurdese que el almacenamiento de portadores minoritarios en
un diodo Schonky es prcticamente nulc.)

Transistores Super-ji
En un transistor monoltico npn el valor tpico de i3 F es del orden de 150. Este valor puede aumentarse
hasta 2.000 o 5.000 mediante la implantacin (o difusin) de la regin de emisor en la regin de base de
tipop (Fig. 5-7J). Losdispositivos fabricados de esta forma se denominan transistoressuper-p. Este mayor
valor de P es consecuencia de ser la capa de base ms fina de lo usual. lo que va acompaado de una
disminuci6n de la tensin de ruptura de la unin emisor-base. Por eso estos transistores se utilizan
nicamente en circuitos en los que tal unin quede somet ida a tensin baja.

Diodo Schonky

"

ez

eJ

el ..2"J

'o,

'"

FIKura 513. (a) Diodo Schollky conectado entre base y colector para form ar un tnlnsistor Schollky: (h ) sufonnacin. y (e) sfmbelo
del circuito de un transistor scbonky.

Fabrlcac/6nde c/rcul/os integrados

197

54. FABRICACIN DEL FET

Describiendo el proceso secuencia de la elaboracin del NMOS de acumulacin y de dispositivos de
deplexin, queda explicada la fabricac in de transistores MOS (Fig. 5-2). En esta Seccin se incluye la
construccindel JFET.

Fabricacin del NMOS de acumulacin

El primer paso consiste en recubrir completamente una oblea de tipo n con una capa de nitruro de
silicio (Si}N4) . En la Seco3-2 vimos que los dopantes empleados penetran menos fcilmente en el Si}N4
que en el Si02 El primer paso de mscaray corrosin se usa para definir unazona suficientementeamplia
para abarcar la fuente. puerta y drenaje. El SiJN4 se elimina qumicamente de la superficieexterior de la
zonadel transistor. Seguidamentese implantaunacapa p. junto a la superficie expuestadel sustrato p . La
implantaclnp' sirve para aislar entre sidispositivosadyacentes comose explicen la Seco5-3. Estaparte
del procesosecuencial se completacreciendo unacapa ( I ..lm) de Si02 sobre la reginp implantada, como
se indicaen la Fig. 5140 (la regin Si}N4 no queda afectada por la oxidacin).
En la segunda parte del proceso se elimina el Si N4 (pero no el Si02) sobrante por medio de una
corrosin selectiva recreciendo trmicamente sobre la zona del transistor una fina capa de Si02 (Fig.
5-14b). Este procesofacilita la capa de xido que hay debajo la puerta de los transistores.
Ahorasedepositasiliciopolicristalinollamadomscomnmentepolisiliciosobrelaoblea. Unsegundo
procesofotolitogrfico define la zona de puerta y eliminael exceso de polisilicio. Las Figs. 5-14c y 5-14t/
representan la seccin transversal y la vistasuperior del chip. Las puertasde polisilicioreducenla tensin
umbral VT pordebajode la obteniblecon puertas de metal, y en consecuenciapuedenemplearse tensiones
de alimentacin ms bajas por lo que la mayora de MOS integradoscomercialesse fabrican con puertas
de polisilicio.
Las regiones de fuente n y de drenaje se obtienen nonnalmente por implantacin de iones. El6xido
del campo y la puerta de polisilicio impidenque los dopantes penetren por debajo de esas regiones. Sin
embargo, si penetran en la fina capa de xido pennitiendo la fonnacin del drenaje y de la fuente. A
consecuenciade la implantacin de iones se auto-alineanpuerta y fuente, y puertay drenaje y puesto que
estos electrodos no se superponen, las capacidades entre ellos C" y CJd quedan muy reducidas.
Despusde la implantacin de fuentey drenajese recubretoda la obleacon unacapa protectoraaislante
(normalmente de SiO~) . Para definir las conexiones al dispositivo (incluido el cuerpo B) y dejar al
descubiertopor corrosin las superficies de contacto se emplea una tercera mscara. Luego se vaporiza
aluminiosobreel toraly con una cuarta mscarase perfilen lasconexiones del circuito (Fig.5-l4e y 5-14/).
Obsrvese que la Fig. 514e corresponde a Ql de la Fig. 5-lb.

Autoaislamiento
La implentacinp"de las Figs. 5-1~ y 5-141acta como resistencia baja del contacto B al sustratodel
MOSFET. Normalmente la fuente y el cuerpoestn conectadosentre sr como en la Fig. 5-11kcon lo que
el diodo fuente-sustrato est en corte. En un NMOS la polaridad de la tensin del drenaje es positiva
respecto a la fuente y por tanto respecto al sustrato p. Por tanto, el diodo drenaje-sustratoest en corte
(Fig. 5-14e). Bvideraemente no se necesita ningunaisla aisladaen un transistor MOS y la corrientequeda
confinada al canal entre D y S. En un BIT la difusin de aislamiento ocupa una proporcin muy alta de
lasuperficie del transistor, y esta carenciade lmitesdel aislamientohace que la densidadde empaquetado
del MOSFETsea unas 20 veces mayorque en el transistor bipolar integrado.

198

Mlcroeleclr6n;oo moderna
Capa de xido

_ __ _Lfnea cenlral

,
(.,

Regin de fuente u"

Reg in de drenaje,,+

(d)
Campo de xido

./'

"-

Aislador

Oxido de puerta

(b)

Puene de polisilicio

l"

('1

I{I

FlguraS-14. Fabricacilldel MOSFET de ac umulaci n: (a) implantacin de p+'Y crecimiento grueso de llKto; (b) grabadoselecliv o

de S i N Ycrecimie nto finode xido; (e) depo sici n de la puerta de po lisilicio; (d) vista superior mostrando 1. relacin de aspeclO
tWIL) d~ la puerta 'Y las regione s,,+de d renaje 'Y de fuente implantadas; (t') 'i (j) secci n transversal 'i vista superior mostrando la
metalizacin y la intercomunicaci n entre el sustrato 'i la fuente.

Transistores NMOS de deplexin

La fabricacin de los MOSFET de deplexin es semeja nte a la de los de acumulacin. El nico paso
adicional que se requiere es el de implantacin del cana l 11 (vase Q2 en la Fig. 5 ~ 2b). Este se forma antes
de la deposicin de la capa de puerta de polisilicio y supone un paso ms de mscara y co rrosin.
El proceso NMOS de cuat ro mscaras descrito es el ms sencillo que se puede emple ar. Para mejorar
el rendimiento y tener un control ms efectivo sobre las propiedades elctricas del transistor. muchos
procesos industriales emplean un mnimo de siete mscaras.

Largo y ancho de puerta

Normalmente para obtener transistores de distintas corrientes nominales slo se puede ajustar la

Fabricacinde circuitos integrados

199

geo metrla del dispositivo. Segn la Ec. (45) la corriente de drenaje l o vara con WIL. relacin entre el
ancho y la longitud de puerta. La mayor parte de los chips de alta densidad (VLSI) emplean ele memos de
las mfnima s dimensiones elcan zables tz pm en 1986). Para WL = l tanto el ancho como el largo de puerta
pueden ser de 2 um . Para hacer que WIL = 1/4 como en el Ejemp lo 4-4 se emplea el ancho rnfnimo y se
aumenta L cuatro veces. resullando as una puerta de 2 x 8 um .
Todos los dispositivos fabricados de esta form a son para corrientes dbiles (50 a 300 IlA como se ve
en las Figs. 4 12 y 4-17). Para aumenta r el nivel de corriente hasta por ejemplo I mA. se pueden constru ir
MOSFET con WIL 4 0 W 8 um y L = 2 um . Tericamente se puede aumenta r WIL para tener cualquier
nivel de corriente deseado. Sin embargo al aumentar el rea de la puena se aumenta tambin la capacidad
de l dispositivo 10 ql)C: a su vez afecta desfavora blemente sobre la velocidad de funcionamiento. y por ello
es raro que se fabriquen MOSFET con una relacin WIL mayor que 10.

Fabricacin de J FET
Un FET de canal 11 se fabrica por el proceso de elaboracin de un bipolar. La capa epitaxial que
constitua el colector del BJT ahora se convierte en el canal 11 del JFET . Como se ve en la Fig . 5 15 las
islas aisladas se difunden en la capa epitaxlel n para separar los dispositivos individuales. La reg in de
puerta p' es implantada (o difund ida) en el canal 11 y se crece una tenue capa de x ido . Luego se recubr e
toda la oblea co n SiO,. El enmascarad o y corrosin definen las superficies de contacto para los terminales.
Frecuen temente las regione s 11' se implantan debajo de las regiones de los contactos de drenaje y de fuente
para tener unos buenos contactos hmicos. Seguidamente se recubre el lodo con una capa de alumini o y
con una ltima mscara se perfilan las interco nexiones desead as. El proceso se completa eliminando por
corrosin el aluminio en exceso.
S

, --'Ir-- ....L---''I'--

" __SiOJ
Aislamienlop+

SuW'8l0,.

Figura 515. Fabricacin 'J e~rut1 ura dell rar15 islorde unin de efecto cempo.

QI

QI

.,

NMOS
A

SI

GI

,r
DI

'MOS
A

DI

GI

SI

"

+ J"fll>

Aislador

Carll'
PMOS

SiO:
r,

r. 1

e;

..,

rICura SoI6. tal Secdn IT8ll5yersal del e MOS inteSTado empicado JI3IF1I formar la ronfil uBCin de lb ).

200

M croetearonica moderna

55. TECNOLOGA CMOS

Lo s c ircuitos co mple mentarios metal-xido- se micon du ctor requieren que los transistores N MOS y
PMOS de acumulaci n se Fabriq uen ambos en un mismo c hip. Pa ra co nsegu irlo hacen Falla por lo me nos
dos pasos ad iciona les . E l c ircuitoCMOS de la Fig. 4-38a. repeti do para mayor comodid ad e n la Fig . 5-l6b
es t fab ricado co mo se rep resenta en la Fig. 5- 160. En esta mi sma Figura se ve que e tr ransisro r PMOS se
ha co nstruido e n un asiento de tipo 11 im plantado o d ifundi do e n e l sust rato p. La reg in tipo 11 acta de
cue rpo 82 o de sustrato de l tra ns istor PMOS. y para ob tene r esa reg in se necesita por lo me nos otra
mscara y otra co rrosin. E l segundo paso ad iciona l reque rid o es e l de la im plantacin de iones de las
reg iones de fuente y drenaje tipo p de l P MOS . E l res to de los pro cesos para fonnar las regiones de xid o.
las reas de puerta de polisilicio y la metalizacin son idnti cos a los co rrespondientes a los tran sist ore s
NMOS de ac umulacin.
Como sie mpre. la con fig uracin del ci rcuito es la qu e determi na la mscara de met ali zacin . Por
eje mp lo. el inversor de la Fig. 5- 16h neces ita qu e se fo rme n co nex iones entre D I YD2 as co mo entre G l
yG2 .
Se d ispone n co nex iones al sustrato separadas 8 I Y82. Obsrvese q ue 8 I est unido a S I y co nectado
a la me nor tens in (O V en la Fig . 5- 1611) mientras qu e 82 est co nectado a S2 y manten ido a la mayor
tensin positiva VD!)" Pues to que 8 1 es de tipo p y 8 2 de tipo 11 e l d iodo pn que se forma e ntr e es tas zo nas
es t con polari zaci n inversa . co n lo qu e a utomticame nte e l NMOS y e l P MOS q ueda n aislados entre s.
Hay q ue obse rvar-que e l transistor PMOS oc upa men o s espac io en e l c hip qu e e l NMOS. Esto es porque
la mo vilidad de los huecos e s me nos de la mitad qu e la de los electrones . E l fac tor k de la Ec. (4 .4) es
dir ect am ent e proporcional a la mo vilidad y para que ambos tra nsis tore s co nduzcan la m isma co rriente.
WIL debe ser mayor en e l PMOS que en e l NMOS .

56. DIODOS MONOLTICOS

En la fuent e de co rriente de la F ig. 5 1b la base de Q I est en co rtocircu ito con el colec tor . c on lo que
ex iste una unin d iodo e ntre los te rm inale s de em isor y de base . Es ta es una de las ci nco cone xio nes
posibles. Las tres configurac iones de d iodos ms corrient es son las representadas en la Fig. 5 - 17. que se

Ctodo

I'i~ura

'"

An...lo Clodn
2

An,x!"

",

A",x!n

Ctodo
2

'"

5-17. Seccin transversa! y co nex iones de diodos integ rados: (11) diodo emisor-ba se con el colec to r en ce nex.ircuitn con la

base; (b ) diodo emisor-base co n el colec tor abie rto; (" )diod o co tec tc r-base (no hay em isor difundido ni implantad o).

Fabricacin de circuitos integrados

Ctodo comn
J
Anodo
I
o
~

""

201

Anojo comn
J

A."""
,

Ctodo
I

""

Ctodo
1
o
~

Sustrato p

I J

fM

Figura 5-18. Pares de diodos: lu ) ctodo comn: (b) nodo com n.

'o,

'b)

,,'

1/ 1/

,
O

17
11I
0.4

0.8

1.6

Te nsin directa V.

Figllr aS.19. Caraoerncas tensi6noorriente tpicas de los tres tipos de d iodos de la Fig. 5 17: (o ) Unin base-emiso r con el colector cor1ocircuitadocon la base; ( 6) diodo base-emisor (colector abiert o) ; ( C') unin colecto r-base (emisor abierto) (Corlrs(tJ dr FtJir
,hild St miC'onducfor) .

ob tien en a par tir de una estruc tura de BJT emp leando e l di od o emis or-base co n el co lec tor en cort oci rcui to
co n la base (Fig. 5- 17a ). e l diod o co lec tor-base con e l co lec tor abierto (Fig. 5- 17h) Yel d iodo co lec tor -base
co n e l emisor en circuito abie rto (o no co nstruido siquiera) (Fig. 5- 17c). La e leccin de uno u otro tipo
de diod o de pende de las aplicac ione s y prestacio nes deseada s. Los d iodos co lec tor-base son los q ue tienen
mayor te nsin de ruptura nom ina l (-12 V m nimo ) y so n adecuados para form ar sistemas de d iod os co n
ctodo co mn difundidos en una sola isla a islada. como en la Fig . 5 - 18a . Tam bin pued en construirse
d ispositivos co n nodo comn con la difu sin co lec tor-base c omo en la Fig. 5- 18h. Es te ltimo caso prec isa
un aislam iento ind ivid ua l pa ra cada d iodo y los nodos se co nec ta n por meta lizacin.
Se emp lean mucho las reg iones de emisor y de base para forma r di od os. siempre que las tensiones
inversas req ueridas po r e l ci rcuito no exceda n la menor te nsin de ruptura base em isor (-7 V). Pued en
formarse fci lment e d ispo siti vo s de nodo com n medi ante la di fusin de em isor y de ba se emplea ndo
un transistorde em isor m ltiple en una sola zona aislad a. Esta est ructura es la mism a q ue la de la Fig. 5 - 11.
El co lector puede co nectar se a la base (F ig. 5-170) o dej arlo ab ierto (flotante) co mo e n la Fig. 5 - 17h.

202

sticroelectr nico moderna

Caracteristicas del diodo

Las caracrcrbticus direc tas tensin -corrien te de los tres tipos de d iodos c itados anteri orment e so n las
repre ser uaduven la Fig. 5- 19. Pued e o bser varse qu c el tran sistor co nec tado co mo diodo (emi sor -base co n
el co lector co rtoc ircuitado conla base ) pro vee la mxima co nducc in para una ten sin dada. El tiempo
inve rso de rccupemcin de es te diodo es tres o cuatro veces men o r q ue e l del diodo co lec tor -base .

57. CONTACTO METALSEMICONDUCTOR

Son posibles do-, tipos de unin en tre metal y semico nd uctor : la hmica y la rectificadora. La primer a
es la adec uada cuando ha de co nectar untcrmina l a un se miconduc to r. Por o tra parte e l coruactorec ti cad or
e s un d iodo metal- scm iconductor deno minado barrera Schollky {Sec. 2- [2).
Ya se indic e n la Sec. 5 -1 que e l aluminio acta co mo imp ure za tipo p c uando est en contacto co n
el silicio. Si el aluminio se emplea co rno term ina l de un silicio tipo 11 y se pretend e ten er un contacto
hmico. debe ev itarse la forma c in de una unin 1m . Por es te moti vo se hacen difu sione s ,,' e n las regi one s
11 ce rca de la super ficie en que se dcposhu el aluminio (Fig. 5 -7x J. Por otra parte. si se prescinde de la
di fusin 11 - y se de posita di rectamente e l alum inio so bre el silicio tipo 11 se form ar una e structura
eq uiva le nte a una unin 1111 resultando un exce le nte dio do meta l-se mico nd uc tor. En la Fig. 5-200 e l
co ntac to I e-, una barrera Sc honk y. mient ras q ue e l contacto 2 es hm ico (no rectifi cador) existiendo un
d iodo Sc houky e ntre ambo s terminales co mo se ve e n la Fig. ; -20h.

Al

Susuaio tipo 11
I
o

Sustrato

npc p

,.,

Anndo

of

,
o

Ctodo

<"

F'i:ura 5-2 0. (,/) DinlluS dl llll'y integrado: El aluminio ';1 la regi n ligc nauentc dupada /l forman una unin rccucadora, mientras
que la regiln Iucncmc mc dnplda /1" }" el meta l Ionnan un rcntac to hm il;u; lb) Smholn del d iodo Scho nky.

58.

RESISTENC IAS INTEGRA I>AS

En los c ircuitos inte grados monolticos xe obtie nen las resistenci as utilizando la resistividad de
vo lume n de una de las regione s del tran sistor . La tcni ca llls co rrie nte es usa r la regin difund ida o

Figura 5-21. Relativ o a la resistencia pelicula r (lh m s por c uadro).

Fabricaci6n de circuitos integrados

203

implantada de tipo p deltransistor bipolar. Aunque tambi n puede usarse la capa epitaxial y la regi n n'
del emisor. Con la tecnologa MOS a veces se emplea la capa de polisillcio . Ta mbin se emplea para
formar resiste ncias el sustrato tipo 11 del transistor PMOS en la fabricacin del CMOS. La tcnica de
deposicin de una fina pelcula es completamente distinta. y con ella se fabrican resistencias integradas.
En esta seccin describiremos brevemente estos m todo s.

Resistencia pelicular
Las capas semconductoras empleadas para form ar resistencias son muy tenues, y po r ello conviene
introducir una magnit ud llamada resistencia pelicular.
Si en la Fig. 5-21 el ancho W es igual a la longitud L tendremos un cuadro L x L de resistividad p .
espesor r y seccin recta A = Lt. La resistencia de este cuadro (en ohmio por cuadro, indicado con el
sfmbolo UlD ) es:
pL
Rs = LJ

p
,

(5-21

~ -

Obsrvese qu e Rs es independiente del tamao del cuadro. Normalmente la resistencia pelicular de las
difusiones de base y de emisor cuyos perfiles aparecen en la Fig . 5-6 son de 200 y 5 O/ D respectivamente.

Resistencias difundidas
La Fig. 5- 10 representa la fabricacin de una resistencia difu sa de base. y se repite en la Fig. 5-220. El
valor de la resistencia se puede calcular por

pL

-,W
- = R sw

(5-31

en donde L y W son la longitud y el ancho del rea difusa como se puede observ ar en [a vista superior.
Por ejemplo, una resistencia de 25 micras de ancho y 250 micras de longitud contiene 10 cuadros (de 25
X 25 micras) y su valor es de JO X 200 - 2.000 Q , Al calcular R se introducen correcciones empricas para
tener en cuenta los contactos extremos.
Obsrvese que en la Fig. 5-22a la cap a epitaxia l de tipo 11 (1a regin de co lector) sirve para aislar la
resistencia tipo p de los dems componentes del ch ip.
La estructura de una resistencia difusa en emisor de tipo 1/' es s imilar a la de difusin de base. Una
difusin f1~ en la base tipo p se realiza simultneamente con la difusin para los em isores del BJT en el
chip. La regin de base asla la resistencia de los de ms co mponentes.
Puesto que la resistencia pelicular de las regio nes de base y de emisor vienen f ijadas por el proceso de
fabricacin. las nicas variables disponibles para dise ar una resistencia son su ancho y su longitud .
Raramente se emplean anchos menores de 5 um porque los pequeos errores en la mscara o su colocac in
o en la precisin de la fotolitografa pueden suponer una variacin significativa en el valor de la resistencia .
Para aumentar la longitud y por tanto el valor de la resistencia puede emplearse el mtodo sealado en la
Fig. 5-22b que no ocupa mucho lugar en el chip.
La gama de valores que se pueden obtener en las resistencias de difusin est limitada por el espacio
disponible en el chip. Los valores prct icos de resistencia van desde 20 a hasta 30 ka para las resistencias
difundidas de base y entre 10 a y I ka para las de difusin de emisor. La tolerancia resultante de las

204

Microelectrnica moderna

,
Resistencia p
Reg in de aislamiento 11
SUSlTllIOp

ro)

[8

~
JI
1I
<'1

l-

@;
r<l

:"

'1

Figura 522. (a) Seccin transversal: (b ) vistasuperior de una resistencia difundidatipo p; (el procedimiento para aumentar la longitud de la resistencia.

variaciones de l perfil y de los errores geom tricos pueden ser de hasta el 20 % del valor nominal, con
una relacin de tolerancia de l 2 % para el anc ho mnimo . Co n un anc ho de las resistencia del orde n de
las 50 11m la tolerancia mutua es de aproximadamente el 0.2 %. Por esta razn en el diseo de circu itos
integra les conv iene utilizar. cua ndo ello es posib le, la relacin entre resistencias mejo r que el valor
absoluto de stas. El va lor de las resistencias aume nta con la temperatura. En las resistenc ias de difusin
de base esta variacin es del orden de 2.000 ppmfC (partes por milln por grado centgrado), y de 600
ppmf'C en las de emisor.
La Fig. 523 represe nta el circuito equ ivalente de la resistencia de difusin R. comprendidas las
capacidades parsitas de las uniones base -aislamiento C l y de ais lamiento-sustrato Cl' Adems puede
verse que existe un transistor parsit op"p con el sustrato como colector, el aislami ento tipo n como base
y la resiste ncia del material tipo p co mo emisor. El co lector tiene polarizacin inversa porque el sustrato
tipop est a la tensin ms negativa. Tambin es necesario que el emisor tenga po larizacin inversa para
mantener el transistor parsito en corte. Estas cond iciones se cumplen situando todas las resiste ncias en
la misma regin aislada y conectando toda la regin de ais lam iento tipo 11 en tomo a las resiste ncias, al
potencial ms positivo ex istente en el circuito. Los valores tpicos de I3F para est e transistor pars ito van
desde 0,5 a 5.

Resistencias de iones implantados

Como sea que las regio nes de base y de emisor frecuentement e se forma n por implantacin de iones.
puede tambin emplearse este proceso para fonnarre sistencias de la misma estructura que en la Fig. 5 ~22.
Las resistencias de implantacin tipo n se pueden fabricarmed iante un proceso MOS similar al empleado
para fonnarel cana l en un transistor NMOS de deplexi n. Las resistencias obtenidas por implantaci n de
iones tienen valores comparables a los alcanzados con la difusin de base. Sin embargo. las tolera ncias y
las variaciones por la temperatura estn bien por debajo de los que se obtie nen por d ifusin . Los valores

Fabricacin de circuitos integrados

205

F igur a 5-23. Ctrcuuoeq uivalerue de una resiste nc ia d iFund ida .

de las res istencias implantadas se pueden aj ustar hasta el 3 %. Yel coeficiente de temperatura se puede
rebaja r hasta 100 ppmt'c. Tambin las tole rancias mut uas se pueden mejorar en un 25 % en comparacin
con las de difusin.

Resistencias epitaxiales
La resistencia pclicular de la regin epitaxial de co lectores de unas seis veces mayor q ue la de difusin
de base. y por tanto es posible fabri car resistencias utilizando dicha capa epitaxial. Tales resistencias
queda n def inidas por la difusin del aislamiento que las rodea (Fig. 5-22). Este efect o resulta importante ,
y para mantener ajus tados los valores de la resistencia de be contro larse c uidadosame nte la difusin de
aislamie nto. La variacin con la tempera tura de las resiste ncias epit axlal es es de unos 3.000 ppmf C y las
tolera ncias absoluta y mutua son del orden del 30 y del 5 % respectivame nte.

Resistencias de estriccin
Observemos lo que sucede a la resistencia de la Fig. 5-22 si se le aade una difusin de em isor como
e n la Pig . 5-24. El mater ial de tipo 11 no contribuye a la conduccin. pues de hacerlo [a corriente de I a 2
tendra que cruzar en sentido inverso al diodo np hacia el contacto 2. Es decir. que slo circ ular por e l
mate rial n la peq uea corriente de saturaci n inversa del d iodo. Al queda r reducida la seccin recta de la
zona conductora del materialp, aumentar la resistencia. Se pueden formar resistencias de ms de 50 kilo
si bien su valor real no es fci lmente controlable (tolera ncias abso lutas de 50 % con tolerancias mutuas
de t lO %). Las resistencias de esrrccion son no-lineales puesto que depende n de la tensin aplicada.
situaci n anloga a la de la variacin con la tensin del ca nal de un FET.
A es tas resistencias deben aplicarse las mismas limitaciones que a la tensin de ruptura inversa
base-em isor BV"EO (- 6 V) ya que su construccin es idntica a la de una unin base-e misor. presci ndiendo
1

R e~i slcncia

Emisor Flotante
p

Regin de .islamiemo n

Sustrato P

Figura 524. Corte transversalde una resistenciade esrnccin.

de cslricc i n

206

Microetectronca moderna

del term inal de e miso r. Esto no es problema serio ya q ue tetes resistencias se emplean nor malm e nte e n la
polari zacin a baja ten si n a travs de la unin base-emisor con po larizac in directa.
Con resisten cia s e pitaxiales de esrricci n se pueden conseg uir en poco es pacio va lores alt os de
resistencia para ope rar a tensiones m s a lias . La es tructura es la de una resis tencia epitaxial de tipo 11 dentro
de la q ue se hace una d ifusin o implanl acin de tipo p. La base tipo p limit a la conduccin a la capa
epitaxlal aume ntando as la resistenc ia. La unin en tre la base p y la c apa epitaxlal es esencial mente la
unin colector-base de un transistor . Es ta unin tiene una ten si n inversa de ruptura mayor q ue la de la
un in emisor-base .

Resistencias MOS
Los circuitos metal-oxido-semiconductor utilizan generalmente resistencias d ifund ida s o impl antadas
deltipo descrito anterio rme nte. Puede n emplearse tam bin a iras tres es truc turas de resisten cia: la primera
de e llas e s la resis tencia de polisilid o quc se form a al mismo tiempo q ue la regin de puert a d el transist or
MOS. Las tole rancias y los coe ficie ntes de te mperatura de estas resistenci as son co mpara bles a los de las
re sistenc ias d ifundid as .
0 1r0 tipo de resis tencia hace uso dc la difusin tipo JI q ue forma e l sust rato del tran sis tor P MOS e n la
recn olog fa C MOS. Efecvamenre.esto e s an logo a la re sis tencia epita xiat e n la tec nolog fa bipolar. Estas
resistenc ias tienen un coeficiente de temperatura alto y unas to lerancias pobres.
El tercer tipo de resisten cia es et rran sisror MOS en s mism o. C uando se polari za en la regi n hmic a.
e l MOSFET se co mpo rta co mo un a resistencia (no lineal). Adem s. como se ha de scrito e n la Seccin
4 1 1 y e n el Ejemplo 4-4 . tanto los MDSFET de acumulacin como los de deplexin, se emplea n en la
regi n de saturacin como resistencias no line ale s.

Resistencias de pelcula delgad a

Para fabric ar resistenc ias en circuitos integrado s puede e mple arse la t cnica de depositar por vapori zacin una fina pelc ula. El met al (que generalmente e s nicro m INiCr J) se deposi ta con un es peso r men o r
de 1 pm sobre la ca pa de S iDo empleando msc ara y corro sin para conseguir el trazad o deseado. La
res istencia metlic a as form ada se cubre con una capa aisl ante e n la qu e se practic an las aperturas
nece sarias para los co ntactos h m icos. Lo s va lore s normales de la resistenc ia pe licular de estas ca pas de
nicrom est co mprend ida entre 40 y 400 Q/lJ, resullando un as resisten cias de 20 a SlJ.OOD Q . El
coefic iente de tem peratu ra y las toleranc ias so n compa rab les a los de las resistencias obtenidas por
implantacin .
Para fabri ca r resi stenci as de pe lc ula fina se em plean tambin otros materiale s tale s co mo e t ramalio.
llegndo se a uno s va lores de resistencia tan alias como de 2 1l11:J y uno s co eficientes de te mperatura
tan bajos co mo 10 pprnf'C.
Las resistencias de d ifusin o de implan tacin no pueden aj us tarse una vez fabri cadas. S in embargo
e n las de pe lcula fin a puede hacerse co n precisin co rtando part e de e lla con un rayo lser. aunque es te
proced imiento es muy co stoso y slo se usa cuando se requ ieren va lores mu y preci sos. Una de e stas
ap licac ione s es la fabricac in de los flhr os activos (Se c. 167 ) q ue se e mp lean en las comunicac iones
telefnicas modernas.

Fabricacin de circuitos integrados

207

5-9. CONDENSADORES INTEGRADOS

Los conde nsadores en los circuitos integrados se fabrica n empleando la capac itancia de la regin de
dep lexin de una unin pn con polar izacin inversa.
A

Metalizacin de aluminio

c ; 0.2 pF/mill

e-uo-so n

e,
Capa lipa n

, e,

J,

Sustrato.

Figura 525. (o)

'"
Condensador integrado lipa unin, y

(bl
(b) circuito equivalente. (Corles(o de MOlOrola bu~. ).

Condensadores de unin
La Fig. 5-250 represe nta la seccin transver sal de un co nde nsador de unin. El co ndensador est
forma do por la unin con polari zacin inversa J 2 q ue sep ara la capa epitaxial de tipo " de la superior de
difusi n de tipo p. Aparece una unin adicional JI entre e l plano epitax ial de tipo 11 y el sustrato, y una
capac idad parsita C I relacionada con es ta unin pola rizada en se ntido inverso. El circ uito eq uivalente de
es te co ndensador de unin puede verse e n la Fig. 5-25b en el q ue la capacidad deseada C, debe se r tan
grande como sea posib le en relacin a C l ' El valor de C 2 de pende de la superficie de la unin y de la
concentrac in de impurezas. Esta unin es, de modo funda menta l. linealmente grad ual. La res istencia R
en ser ie (en tre 10 y 50 Q ) representa la resistencia de la capa tipo 11.
Es ev ide nte que el sustra to debe estar a la tensin ms negati va para min imizar C l y aislar e l
condensador de los dems ele mentos manteniendo la unin 1 1 co n polari zaci n inversa. Puntualicemos
que e l conde nsadorde unin C 2 est polar izado ya que la unin pn 1 2 sie mpre est co n polarizacin inve rsa.

Condensadores MOS y de pelcula delgada

La Fig. 5-260 rep resenta un condensador MOS no polari zado. Esta estructura es la de un condensador
plano paralelo co n Si0 2 como die lctrico (de un espesor de 500 ). La placa s uperiores una fina pelc ula
superficial metlica (alum inio). La placa inferiores la regin ' fuer teme nte dopad a q ue se form a durante
la difu sin (implantaci n) de em isor en un proceso bipolar o durante la impl antacin de las regiones de
drenaje y fuente en los procesos MOS. El circ uito eq uiva lente del co nde nsador MOS es el de la Fig. 5-26b
en el que C 1 represent a la capacid ad parsita de la unin colector-susrraro. y R la peque a resistencia en
serie de la regin 11+ . Obs rvese que la placa superior no es necesariam ente met lica sino que puede ser la
capa de polisilicio empleada para fo rmar las regiones de puerta de l transistor MOS.
Algunos procesos industriales de fabricacin de MOS emplea n dos capas de polisilco ten iendo as
una capa adicional para las intercone xiones entre los compone ntes. Las dos capas de polisilicio es tn

208

Mtcroe ectroutca mode rna

Metalizacin de aluminio:

~2

4 x lU pFIJ-m'

sial

po , 0.5 ncm
Susuao tipo p 5 ncm

~n:
Sustrato tipo p

,.)

,b)

Figur a 5-26. (a ) Estructura, y (h ) circuuo equ ivalente de un conde nsador MOS.

separadas por una ligera zona de SiO, lo que forma un condensador (Fig. 5-27). A los conden sadores
construidos de es ta forma se les denomin a condensadores pot-poti.
Los condensadores de pelcu la delgad a se fabrican de forma similar a los condensadores MOS . Se
vaporiza una pelcula conductora (placa superior) sobre la capa de SiO l (el dielctrico), y la placa infer ior
la forma la regin //' fuer temente dopada debajo del xido.
La capacidad del conde nsador MOS o de unin es bien pequea , generalmente del orden de 4 x 10 ~
pF/~m ! . Un conde nsador de 40 pF ocupa un rea de 1 0~ um ' o cubre un rectngulo de I x O, I mm sobre
la superficie del chip. La mayor parte de los condensadores integrados son de meno s de 100 pF. Se han
conseguido valores por encima de los 500 pF pero slo a expe nsas de ocupar la mayor parte del rea del
chip.
El empleo de pelculas de tantal io puede aumentar 10 veces la capacidad por unidad de superficie .
Co mo dielcrricose recrece una capa bien controlada de perx ido de tantal io (Tap), y para la placa
superior se deposita tantalio metli co (pues el aluminio es soluble ene l Ta,O\). El aumentode la capacidad
se obtiene a expensas de nuevos pasos en el proceso.
- .

Aislamiento.
Polisilicio

~===::!

Figurll 527 . Condensador MOS Formado de dos capas de polisilicio.

S-lO.

EM PACADO DE CIRCUITOS INT EGRADOS

El ciclo de fabricacin queda completado cuando se han cumplido todos los procesos necesario s para
formar e interconectar todos los componentes. Cada ob lea se corta en chips (Fig. 5-3 ) obtenindose as
los sistema s microelectrnicos individuales. Seg uidamente los chips se encapsulan en "pastillas dejndo los prepar ados para su uso. Unas co nexio nes unen los termin ales de los chips con las pati llas de la
pastilla. siendo stas las que unirn los elementos externos con los del chip. En general. las conexiones
ex ternas vienen determ inadas por la forma en que se utilizar el circuito. Norma lmente . las seales de
entrada y de salida. las tens iones de alimentacin . conex in a tierra y en general los compo nentes no
incluidos en el chip se apl ican a las conex iones ex teriores del conj unto.

Pabrcacin de circuitos integrados

209

Com nmente se usa el encapsulado de dos en lnea co mo el de la Fig. 5-28, que puede tener entre 8 y
40 patillas, dependi endo su nmero de la funcin a desempear por el circ uito (a unque no siempre se
utilizan todas).

Figura 528. Encapsutadointr:gn.doedos en Une. _.

5-11. CARACTERSTICAS DE LOS COM PONENTES INTEGRADOS

Basados en la tecnologa de los ci rcuitos integrados vista hasta ahora, podemo s resumir las caractersticas ms significativas de tales ci rcuitos de la siguiente forma :

1.

2.
3.

4.

5.
6.
7.

8.
9.
10.
11,

Los circ uitos integrados normali zados. de existencia en los almacenes de los fabr icantes. son muy
econ micos. Por ejemplo. el LM741 Op-Amp de la Nationa l Semiconduc tor, conteniendo 21
transistores. 1 diodo. y 12 resistencias se puede adquirir por menos de 50 centavos de dlar (al por
mayor) . Sin emb argo, los chips de diseo especi al (poca produccin) son relativamente cos tosos.
El red ucido tamao de los circuitos integrados permite ubicar sistemas complicados (de varios
centenares de chips) en un solo instrumento de tamao manejable.
Puesto que todos los componentes se han fabricad o s imultneamente en condiciones muy co ntroladas y deb ido a que no existen j untas soldadas . los dispos itivos microelectrn icos son de gran
seguridad.
Debido a su bajo coste se pueden conseg uir circuitos muy complejos en un solo chip para mejorar
sus caractersticas de func ionamiento. La ad icin de un transistor a un circuito integrado lo encarece
en menos de un centavo.
Los parme tros del disposit ivo estn igualados entre s. s iguiendo bien la tempera tura.
Existe un margen restringido en el valor de las resistencia s y capacidades. Normalmente 10 O <R
<50 k n ye <200 pF.
Se consiguen toleranci as pobres al fabricar resistencias y ca pacidades de valores especfflcos . Por
eje mplo. es clsico un 20% de su valor absoluto excepto para los componentes de implantacin
de iones. La tolerancia relativa entre resistencias puede fijarse en 2% ya que todas ella s se han
fabricado al mismo tiempo y con las mismas tcnicas.
Los componentes tienen coeficientes de temperatura altos y pueden ser sensibles a la tensin.
La respuesta en alta frecuencia est limitada por las capacidades parsitas.
No se pueden integrar inductencies ni Iransfonnadore s prct icos.
En la fabricacin de resistencias y capacidades de pelcu la delgada se requie ren pasos extra lo que
aumenta el coste y disminu ye la productividad. Por tanto. estos ds positiv os de pelcula delgada slo
deberfan usarse si se necesitan sus caractersticas especiales. Se utilizan primordialmente cuando se
requ ieren valores precisos de las resistenci as. porque pueden ajustarse co n rayos lser .

512. DISPOSICIN DE LOS CIRCUITOS MICROELECT RNICOS

Conviene ci tar algunas de las tcnic as de integracin ms comnmente emp leada s para aprovec har al
mximo el rea de l chip.

210

Microeleclrdnica moderna

Circuitos bipolares
Las siguientes reglas se emplean en la fabricacin de circuitos bipolare s.
l.

Para tener en cuenta la difusin lateral, prever unos bordes de aislamiento de espesor doble que el
de la capa epitaxial.
2. Puesto que la difusin de aislamiento oc upa una parte apreciab le de la supercie del chip debe
reducirse al minimo el nmero de islas aisladas.
3. Situar todas las resistencias tipo p en una misma isla y conectar ese aislamiento a la tensin ms
positiva del circuito. Con resistencias tipo fil as regiones de aislamiento deben conectarse a la tensin
ms negativa del circuito.
4. En el diseo de resistencias. proyectarlas tan estrechas co mo sea posible de acuerdo co n las
limitaciones del caso. Las resistencias que deb an tener una relacin muy ajustada deben tener el
mismo ancho y estar situadas muy prximas entre s.
5. Todos los transistores que tengan sus co lectores unidos deben situarse en la misma isla aislada. En
muchos circuit os cada transistor debe estar en una isla separada.
6. Conectar el sustrato a la tensin ms negativa del circuito.
7. Reducir las dimensiones de las regiones de emisor)' de base. as como los contactos, al mnimo
compatible con las corrientes del dispositivo.
8. Fijar la geometra de los componentes y de la metalizacin de acuerdo con las exigencias de
funcionamiento del circuito. Por ejemplo, el transistor de la etapa de salida de un amplificador debe
tener ms seccin que los dems transistores si esa etapa de salida ha de suministrar la corriente
mxima.
9. Prever las conexiones metlicas tan carl as y anchas como sea posible. particul armente las de emisor
y colector de un transistor en saturacin.
10. Distribuir los elementos tratando de conseguir el mnimo tamao del chip.
11. Emplear un pautado para el dibujo. lo que simplificar el trazado de las sucesivas mscaras.
12. Reducir al mnimo el nmero de cruces.

Circuitos MOS
Muchas de las reglas anteriores son aplicables tambin para la fabricacin de circ uitos MOS. Obsrvese
que no son necesarias islas aisladas, aumentando as la densidad de co mponentes. En la integracin a gran
escala es importante utilizar para la puerta las dimensiones mnimas compatibles con los niveles de
corriente empleados. Las puertas de polisilicio permiten consegu ir dispositivos ms pequeos. Como el
polisilicio constituye una verdadera barrera para los dopantes.fa implantacin de las regione s de drenaje
y de fuente se auto-alinean reduciendo al mnimo los errores debidos a la co locac in de la mscara.

Cruces
Muy frecuentemente en un circuito monolico se presenta el caso de que deban cruzarse conductores.
Estos cruces no pueden hacerse directamente ya que resulta ra una co nexin elctrica entre dos partes del
circuito. Como todas las resistencias estn protegidas con Si0 2 puede emplearse cualquiera de ellas como
zona de cruce. Dicho de otra form a, si la metalizacin de aluminio pasa por encima de una resistencia no
se establecer ningn contacto elctr ico entre resistenci a y aluminio.
A veces el esquema es tan complejo que pueden necesitarse puntos de cruce adicionales. Se puede

Fabrlcad6" d~ drcui/os btt~,radoJ

211

obtener una estructura de difusi6n muy empleada en circuitos bipolares y que permite los cruces, de la
siguiente forme: durante la fabricacin del emisor se difunden impureus n' a lo largo de una Unea en la
regin epitaxial, abriendo ventanas para el contacto en ambos extremos de tal lnea. Este proceso forma
un conductor difundido. Se deposita aluminio sobre el Si02 aislante (entre los dos contactos extremos)
segn una Une. normal a la seccin difundida formando un cond uctor de conexi n para alguna otra parte
del circuito. Con esto los dos conductores (uno de aluminio y otro de material n) se cruzan entre s sin
que hay. contacto elctrico. Al conduclor de difusin se le denomina cruce enterrado.
En la fabricacin. del MOS se tiene un equivalente al cruce entemdo mediante una segundacapa de polisilicio (Fig. 5-27). En consecuencia puede hacerse una conexin empleando una capa enterrad. de
polisilicio tan bien como con metalizacinde aluminio.

Trazado con computador

Un. vez se ha fabricadoel chip no se pueden modificar los componentes de un circuito integrado. Por
tanto, para un diseo dado se requiere, antes de ponerlo en fabricaci6n, un anlisis ms profundo del que

se requiere para los circuitos con elementos discretos. Se emplean extensivamente los computadores para
el diseo y equipos para el anlisis de circuitos. su fabricaci6n y su disposicin. Estos equipos no se
emplean para el diseo. pero proporcionan la infonnacin necesaria para valorar la eficacia de un diseo
dado. No se fabrica ningn circuito imegredo comercial sin estos anlisis.

REFERENCIAS
I

Grebere, A.B.: -aipolar and MOS Analog Integrated Circuil Design ," John Wiley and Son s, Nueva York.

2
3

Sze, S.M.,ed.: "VLSI TechnoIogy," McGniw -Hill Book.Campany, Nueva Yod, 1983.
Ghandi, S.K.: "VLSI Fabrication Principies," John Wiley andSMs. Nueva Yodo 1983.
CoIdasser,R.A.,yS. DiehJ-NagJe: "MateriaIsand Devic:es-, McGn w-HillBookCompany,NuevaYork, 1985.
Hodgcs. O.E.. Y H.G. Jadcson : Analysis and De:sign of Digital Inlegraled Circuits," McGrawHiII Book
CofTlpany. Nueva York, 1983.
Gny, P.R., y R.O. Meyer: "Allllysis lUId Design of Allllog lntegrated Crcuus," 2' ed., Jobn Wiley andSons o
Nueva York. 1984.
Yang. E.S.: "Fundamentals of Semiconductor Devlces," McO""wHiII Book Company, Nueva York. 1978.
Oldham, W.G.:TheFabrication of Microelectronic Circuits, SclentificAmerimR, vol. 287, n. 3, pp.111128.
Septiembre 1977.

1984.
..
5
6

TEMAS DE REPASO
51, alar cincovenlajasde loscircuilos inlegrados.
5-1. Charlos pasos a seguir en la fabricacin de circuitos monoUlicos integrados.
SJ. Describirel crecimiento ephuial.
5-4.

Describir el proceso de fOlocorrosin.

5-S. (a ) Describir el proceso de difusin.

(b ) ~ se entiende por perfil de impurezas?
5-6.

(o)
(b)

Cmo se forma La capa lupelCial de SiOI ?

Para quf se forman las capas de SiO!?

212
57.
S-S.
5-9.
S-lO.
5-11.
512.
S-U.
5-14.
S-IS.
5-16.
5-17.
5- 18.
5-19.
5-20.
5-21.
5-22.
5-23.

5-24.
5-25.
5-26.

5-27.
5-28.
5-29.
S-JO.
S-JI.
S-J2.

5-33.
5-34.

Microeleclrnica moderna
Explicar cmo se consig ue ~ I mslamiemc entre los componentes de un circuito imegrado.
Cmo se conec tan entre sr los co mponentes de un circuito inlegrndo?
Describir el proceso de implanlacin de iones.
Esbozar la seccin transversal de un lran.s isror bipolar integrado.
Definir la capa enterrada para qu se emplea?
Describir un transistor lateral fJIIP zpor qu es de poca gana ncia de corriente?
Describir un transistor pllp vertical Jlor qu es de empleo restnngko?
Describir un translstcr super-B,
Esbozar la seccin transversal de un l FET de canal 1/ .
Esbozar la seccin transversal de un transistor NMOS de acumulacin.
Repetir el tema anterior para un transistor NMOS de deplexin.
(a) Qu se entiende por polisilicio?
(h ) Qu erecto tiene una puerta de polisilicio?
Esbozar la seccin de un mmsisror compue sto CMOS.
(a) .Cmo.se fabrican los diodos integrados?
(h) Dibujar esquemticamente los dos tipos de diodos emisor-base.
Esbozar la vista superior de un transistor de mltiple emisor. Sealar las regiones de aislamiento. colector.
base y emisor.
Cmo se hace un cco recrode aluminio con un sibcjc de poe de forma que sea : (a )hmico. y (h) reclificador.
Por qu se elimina etempo de almacenamienrn en un diodo metal-semiconductor?
Qu es un transistor Schou ky? Por qu queda eliminado ~ I tiempo de almacenamiento de taltransisror? Para
cc nstrctr este transistor ,es necesario algn paliO ex tra? Explrquese .
Esbozar la seccin uanversat de un transistor Schotlky integrado.
(a ) Definir la resistencia pelicular R
J
(h ) Esbozar la seccin de una resistencia integrada.
(r1 De qu orden de magnitud es la mayor y la menor resistencia integrada?
(a) Esbozar el circ uito equivalente de una resistencia de difusin de base mostrando todos los elemento s
parsitos.
(h) Qu debe necerse (el leriormenle) para minimizar el efecto de 105 elementos parsil05?
Describir una resistencia de pelc ula delgada.
(a) Esbozar la secc in tranversal de un condensador de unin.
(h) Dibujar el ctrcuite equivaleme mostrando todos los elementos parsitos.
Repetir el tema ante rior para un conde nsador MOS.
Cules son las dos dislinciones bsicasenlre un coecenseccr ce unin y 01 ro MQS?
(a) A qu lensin se conecta el susirero? Por qu?
(h) Repetir el punto (a) para las islas aisladas que contie nen las resiste ncias.
(e) Pueden ubicarse varios transistores en una misma isla aislada? Explquese.
Cilar seis caracrensncas importantes de los com ponentes integrados.
Citar seis reglas aplicables al diseo de circuitos monolicos.

SEGUNDA PARTE

Circuitos y sistemas
digitales

Los circuitos digitales se valen del funcion amiento como interruptor de los dispositivoselectrnicos
para el procesado de seales elctricas representativas de datos numrico s o cod ificados. Estas
seales digitales generalmente son binarias. es decir, que son seales que tienen slo dos niveles
distintos. y se utilizan muy extensamente en sistemas de comunicaci n, control y medicin, as
como en computadores. En esta seccin trataremos de los circuitos y sistemas usad os para el

procesado de seales digitales.

Inclusoen un sistemadigital a granescala son pocas las operaciones distintas que se puedenrealizar
si bien stas puedenrepetirsenumerosas veces. Los cinco elementos que forman un sistema digital
son: sistemas lgicos, aritmticos y circuitos de memoria conjuntamente con los disp ositivos de
entrada y de salida. En el captulo 6 introduciremos los circuitos lgico s llamados tambin puerros
Mgicas. Nos referiremos especialmente al funcionamiento de los bloques constructivos fundamentales que comprenden las cuatro tecnologfas de fabricacin de uso ms comente, que son: NMOS,
CMOS, lgica transistor-transistor (ITL) y lgica de emisor acoplado (ECL). Los circuitos
combinacionales y secuenciales, es decir, la interconexin de muchas puertas lgicas sern tratados
en los captulos 7 y 8 respectivamente.
.
La realizacin prctica de la mayora de circuitos descritos en los cap. 6 y 8 es considerada como
integraci n a pequea escala (SSI) o a medio escala (MSI). En el captulo 9 se estudiarn los
sistemas de integracin o gran escalo (LSI) y a muy grande escala (VLSI). Se incluyen los sistemas
de memoria, formacione s lgicas y microprocesadores.

Circuitos lgicos
bsicos (digitales)

E l lge bra de 8 00l e es un sistema para el anli sis mat emt ico de la lg ica y fue ideada en e l sig lo XIX
por el m atem tico ingls George 8 001e. Las puerta s lgicas se refieren a los ci rc uitos digitales utilizados
en el manej o de las ec uac io nes del lgebra de 8 001e . En e ste cap tulo se trat ar de las puerta s lgicas NOT.
AND y D R (NO . Y. O ) as co me de sus co mpleme nta rias NANO y NO R. E l prin ci pal o bje tivo es describir
c uantitativ ame nte la reali zacin de estas puert as utili zando ci rcuitos integ rados. La s d os familias lgicas
q ue utilizan FETs son las NMOS y CMOS . y las dos famili as lgica s bipolares ms importantes so n las
EC L y TIL. Las c uatro famili as l gicas de pe nden para su func iona mien to de la aptitud de los FET y BJT
para actua r co mo un d ispo sitivo binar io (por ej . un interruptor).
Este ca pitulo lo abrire mos co n un bre ve co me nta rio so bre los nm eros binarios y su rep rese ntaci n
co mo se a les elctricas. A esto le segu ir un a in trod uccin al lge bra de Bo ole . A muchos lector es esto
les pued e servir de rep aso de lo que hayan pod ido Iratar en otros lugares.

61. EL SISTEMA BINARIO

Una se al. o dispositi vo o ci rcuito binari o est en uno de d os es tad os posibles . Por eje mplo .
conside remos el circuito de la Fig . 6 - 1. La ten sin V" es d e 5 V c ua ndo e l interruptor S e st abierto y de
O V cua ndo S e st ce rrado . No son po sibles otro s valo res d e VII' C omo tant o e l inte rru ptor co mo V" est n
en uno u a iro estado. ambos func ionan de un a forma binaria. En los cap tulos 3 y 4 hem o s vis to qu e tant o
e l BJT co rne e! FET tie nen las c aracrenscas de interru ptor goberna do y po r remo so n d ispositivo s binari os .
Los circuito s interruptore s de do s estados co n tran sistores so n rpid os. fiables y eco n mico s y se pued en
fabricar en grandes cantid ades. Por tanto. lo s sis temas digitales ac tuale s trabaj an co n nume rac in binara
o de basedos. Puesto que el lge bra de Bo ole e s la represen tacin lg ica de do s est ados. e l sis tem a binari o
. se utiliza indi stint am ent e para o peraci ones lg icas y aritmtica s y as se utilizaran los mi sm o s c irc uito s
para lle var a ca bo ambas funci ones.
Para de sig nar lo s dos est ados se utilizan 'varias formas. Numricamente los dgitos binarios son I y O;
Yen sis te mas lgicos los d os estados son verd adero y fa lso o s y " no . En e lec trnica frecuentement e se utili zan los sfmbolos ON y OFF o HI y LO . Estos ltimos signos . HI y LO. ge ne ral me nte
corre spo nde n a los nivele s de ten si n o de corrie nte en un e le mento iruerruptor. Para indica r los ni vele s
de ten si n corres po ndie ntes a los dgit os binari os I y O se emplean las design aci one s VI I ) Y VIO)
respecti vam ent e . Puesto que c ualquie r estado e s posible. cada dgito b inario o bit es capaz de tran smitir
informaci n. Un grupo de bits que tenga un det erminado signific ado co nstituye una il/formacin. po/ahra
o ClJigO.
La represe ntac in de los nme ros en e l siste ma bin ario (de base 2 ) e s en lod o anloga a la emplead a
en e l siste ma decimal (de base 10 ). En realidad el nmero deci mal 378 no es ms qu e 300+70+8 o b ien 3
x 10~ + 7 x 10 1 + 8 x leY'. Cada lugar en un nmero decimal representa una po tencia de 10. y cada d gito

2 16

Microelu lr,,/ca moderna

-s v

J~.
~

Figura 6 1. Circuito binario .

es e l nmero de vece s q ue existe la corre spo ndien te potencia de 10. Un nme ro binario es t formado par
una ser ie de los dgitos 1 y Oca da uno de los cuales multiplica una pote ncia de 2. El nmero ID10 11 es =
I x 2~ + O x 2~ + I x 2 1 +O x 21+ I x 2 1+ I X 211 lo q ue es igu al a l nmero deci mal a j . Co n tres dfgitos
decimales se puede n representar 1.000 nmeros distintos. del O al 999. siendo e l mayor de e llos 10 1.1 . De
igual forma, un nmero de 6 bit puede represe ntar 2b valores dis tintos. del OaI 28 _1. Ge nera lizando tene rnos
la relac in de la Ecuacin (6- 1)
(6 1)

N = 2" - I
donde 1/ es el nm ero de bits y N el mayor nmero decima l q ue se puede representar co n 1/ bits.
Un nme ro decimal D se puede pasa r al siste ma binario B de la siguie nte forma :
l.
2.
3.
4.
5.
6.

Fonnar dos filas de nmeros co mo e n la Ta bla 6 1.

Empeza ndo por el extre mo de la derecha. dividi r por 2 e l n mero D y co loca r la parle e ntera D. del
cocient e en la prime ra columna de la fila D.
Co locar e l resto R, (si lo hay) en la primera co lumna de la fila B (R1 ser uno o cero ya que lJ es
recesariame nre par o impa r).
Dividir D, par 2 y colocar e l coc iente D 1 en la seg unda columna de la fila D .
Colocar el resto R, (Oo 1) en la seg unda columna de la fila B.
Re petir los pasos 4 y 5 hasta e ncontrar un cocient e ce ro. Los dgi los de la fila B ledos de izq uierda
a derech a. fonnan la represe ntaci n binaria de l nme ro decimal D . El lugar de m s a la izq uierda.
q ue represe nta la mayor pote ncia de 2 es e l hit n/{;.{ sig lli/imrim (MSB) y e l mas a la derech a e l hit
mellos s ig1/ifkati1'O (LSB).

Tabla 6-1: Co nversi n de decima l a binario

C,,/m/lllll k + /

('O//l/1II1lI 1.;.

R.

n. ,n

Cnlmlllw 2

e n/mI/mI /

D~ =

O 1)/2

N" decima l D
(Fi la D)

R,

N" binario B

D ,f!

R,

Ejemp/o 6-J
Co nvertir e l nmero dec ima l 73 a l siste ma binario.

(Fila BI

Circuitos 16gicos bsicos (digitales)

2 17

Solucin
Preparar una di sposicin semejante a la de la T abla6- 1como se ve en la Tabla 6-2. Laexpresin binari a
de 73 es e l nmero de 7 cifras 100 1001. 10que se puede comprobar calculando:
1001 001 = 1 x 2" + O x

2~

+ O x 2" + 1 x 2' + O x 2'

+ O x 2 1 + I x 2'
= 64 + 8 + I = 73
T abla 6-2: Preparacin para ejem p lo 6-1
8

-2 - o

- - 2
2

'2 =
o

9
2

-,

18
= 9
2

lO

-2
o

-"

JJ
- 36
2

J) =

73

El procedim iento seguido en la Tabla 6- 1 puede ex tende rse para co nven ir un nmero dec ima\ O a otro
de base B. Los suces ivos restos Rl' R1. .R. ledos de izquierda a derec ha forman el nmero de base /l
buscado . Si por eje mplo B = 5. R s lo puede vale r . 1. 2. 3 o 4. Frec uentemente se indica la base e mpleada
medi ante un subndice. AsI. NI" es un nmero decimal y N1 un nme ro binari o.
As como la coma en e l siste ma decimal separa las potencia s positivas y negativas de 10. la coma e n
e l siste ma binario separa las potencias posi tivas y negativas de 2. El nmero binario 10\.0 11 tiene e l
eq uivalente decimal 5,375.
Los nme ros negati vos se represcr uan aadiendo un sig no a la izq uierda del bit ms significativo. Un
(O)designa un nmero positivo y un ( 1) un nmero negativo. A s O" lOOI (Xl l eq uivale al +73 dec imal y
1"1001 001 al -73. El signo " se emplea para indicar que la primer a cifra es ta q ue indica e l sig no.
En el sistema digital se e mplea una variedad de rep resentaci ones de rivada s de nmeros y cd igos
binarios. A\ tralar de la aritm tica binaria e n la Seccin 7-3 introd ucirem os alg unas de ellas.

'' T
1' (0 )

,.,

'"'01

.LL.
,
T

,"

Figu ra 6 -2. Ood n para lg ica: (11) rt Kiliva. y ( h ) Il<'gal iva.

62. LGEBRA DE 1l00LE

El lge bra de Boole es una lgica simb lica de dos es tados . Una variable A asume uno de los dos
valores pos ibles. Oo l . As . A puede ser I (A = 1) o puede ser O(A = O). Si A no es I de be ser O. El lge bra
de Boole conte niendo dis tintas variables req uie re nicamente tres funciones lgicas bsicas llam adas

2 18

Miuo~/u'r"iC'a moderna

ANO. OR Y NOT . Una /",~,.ttll.l( jnJ es un ci rcuito que se e mplea rara c umplimentar una funci n lgica
bsica . Las combinaciones de puertas lgicas sirve n para plan te ar ec uaciones co mplejas de 8 001e. Estos
c ircuitos sern tratados en e l Captulo 7.

Sistema s lgicos
La impl ementacin de la puerta de pende de la fon na e n c..ue se defina una se al bina ria. En un s iste ma
de co ntin ua o nivel l gico un bit se carac ter iza por uno de los dos nive le s de ten si n. S i co mo e n la
Fig. 6 2(1 [a te nsin ms pos itiva es e l nive l I y la ot ra e l O. [V(I V(OlJ. se dic e q ue e l sistema emp lea
lg icapositil'll. Por o tra pa rte un sistema de lgica 1/('grllil'{l . COl1l 0 el de la Fig. 6- 2". es el que desig nol al
potencial m s negativo como I y al m s positi vo como nivel O. 1\' (0 \1 ( 1l l. Hay que te ne r e n c ue nta
que e l valor absolu ro de ambas tensione s no es significativo en esta s definiciones. Concretamente. e l estado
O no repre senta necesar iamente un nivel de te nsin cero. aunque en a lgunos sistemas pueda se rlo.
En un sistema din mi co e de lgice, t/~ impltl.ms. un bit se reconoce por la pre senc ia o ausen cia de un
im pulso . Un I signific a la existencia de un impulso positivo en un siste ma di nm ico de lg ica positiva y
un im pulso negativo supone un I e n un sistema dinmi co de lgica negativa. En ambos siste mas un Oen
una e ntrada (o salida) en un momento dado s ignifica que no hay impulso a lg uno en ese preciso momento.

La puerta OR
La puerta OR tiene dos o ms entradas y una so la sa lida . y funcio na seg n III siguiente definicin : La
salida de II/W puerta OR t'Sfr ell es/arlo 1 si
(J ms entradas eslcII ell estada l . Las IJ e ntrada s de un
c ircuito lg ico se de signan con A. B.....N Yla salida co n Y. Hay que tener en c uenta q ue cada una de estas
variab le s puede tomar uno de los dos va lores posibles 0 0 l . En la Fig. 3-6a fig ura d smbolo normalizad o
del c ircuito ce ju nto con la ex pres in de 8 00le para e sta puerta. La ec uac in debe leerse .. Y igual a A o B
o ... oN... En luga r de de finir or almente la o peraci n lgica pued e e mplea rse e l m todo de la Tab la de la
verdad que contiene una Tabla de todos los valore s de e ntrada posibles y sus corres pond ientes sa lidas.
Quede claro q ue la tabla de la verdad de dos e ntrada s de la Fig. 6Jbequivale a la defi nicin anterio r de
la ope racin DR.
S uponga mos que las o ndas A y B tie nen los niveles bina rios en funci n de l tiem po rep resentados e n
la Fig. 63('. Entonces. la onda de salida Yen e sa mism a figura se co rres ponde con la labi a de la verdad
de la Fig. 63b para una puerta OR de lgica positiva. Ob srve se que con V (O) = Ose c umple la oper acin
0 11. tanto en el sistema de nive l lgico co mo en e l di nmi co.
Recordando que A. B Y C slo pueden lomar los valores o l . pueden co mprobarse fci lment e las
sig uientes ecuaci ones Booleana s correspond ientes a la operac i n 0 11. (+)

1/1'"

A +B + C :c (A +B) + C= A+(B +C)

A + B

B + A

A + A = A

(62)

16-3)
16-4)

+ 1

= 1

16-5)

+ O =A

(661

Clrcullos (dg;cos bsicos (digUa (ts)

219

Estas ecuaciones quedan j ustificadas lanto por la definicin de la operacin OR como por la labia de
la verdad.
Hemos hallado una puerta OR de un simple diodo: el circuito de la Fig. 2 13 obedece a la tabla de la
verdad de la Fig. 6-3h con Jgka negativa.
A

n,,[
,

A~
<>----:

11

1 T., T,1

1'(0)

r " _~. II.

,.,

.v

T,

o ,

T,

1'11 ,

SlIlida.

Enh11cb

I'eo , ':--;'---!'-~--:'

,
,,
,
, ,,

T,

T,

T,

~::Gr;----T' ',

,
I

T,

lb>
F"'1U ~ 6-3.

Puma0-: la) " mbolodel ~itt1l ilo. l bl lablll de la verdad.Cc)onda paral6aica posili"l.

A o---:
_~

11

,----,-

",,1
,
1'10'

r .. 111"

..,

' \'

T,

T,

T,

T,

T,

f,

T,

T,

f,

T,

I'el ,

Salida.

Enlr"a

,
, "u

u
u

,
,

1'10'
I

'",1
1'1011

""
F1111 ~ ,

T,

,.,

T,

... PuM. "..o: (a) Sfmbolodel circuilo; (b)IIb1. de 11 verdad; (e) ondapara l6f:iCl ~i li" .

220

MkroeltctTnica moderna

La puerta AND
La puerta AN O tiene dos o m s e ntradas y una sola salida . y func iona de ac uerdo con la siguiente
definicin: La salida di' un AND esld t I! estado 1 slo si todas las entradas est n t ll l . En la Fig. 6- 4a
puede verse el smbolo de esta puerta y su expresin de 8 00 1e. La ecuacin de be leerse: Yes igual a A y
B y ... N.IA veces se pone un punto (.) o un aspa (x) entre los smbo los para indicar la operacin AN O. )
Se puede comprobar que la labia de la verda d de dos e ntradas de la Fig.
concuerda con la definicin
dada de la operacin ANO . Las ondas de la Fig. 6-4c corre sponden a la tabla de la ve rdad de la Fig. 6-4b
para lgica posi tiva. Anteri ormente a es te ci rcuito se le llam de coincidencia porq ue debe n existir al
mismo tiempo lodos Jos impulsos de entrada para te ner un impu lso de salida.
Puesto que a, 8 y e slo pueden valer Oo I se pueden verificar las siguien tes e xpresiones relativas a
la operacin AN O

6-4"

ABC : IABC : AIBC)

16-71

AS = SA

168 )

AA

(6-9)

Al = A

16- 10)

AO = O

(6- 11 )

AIB + C I = AB + AC

(6- 12)

Estas ec uacio nes se pued en comprobar por la definicin de la operacin ANO. por la tabla de la verdad
o por el com portamie nto de los circuitos ANO vistos ms arriba. Adems. por med io de las ec uaciones
(6- 10) (6 12) Y(6- S) se puede ver que
A

+ AH =A

(6 13)

Anlogamem e. de las Ecs. (6- 12) (6-9) Y(6-5) se deduce que

A +BC= (A + B)( A + Cl

(6 14)

Ms adelante de es te mismo capulc tendre mos ocasin de refer imos a est as dos ltimas ec uaciones.
El circuito de la Fig. 2 13 analizado e n el Ejemplo 2-2 es una disposicin de diodo-resistencia para
puert a ANO de lgica positiva. Todo lo que hay que hacer para tener una pue rta AN O de lgica negativa es
invert ir los diod os.
Obsrvese que este mismo circuito (Fig. 2-13 ) puede em plearse tanto para la puerta ANO de lg ica
positiva como para la puert a OR de lgica negativa. Estoes debido al hecho de que V (O)e n lgica posit iva
y V ( 1) en nega tiva represeman ambas el menor de Jos dos niveles de tens in. y asimismo V ( 1) Y V (O)
son las te nsiones mayores e n lgica positiva y nega tiva respectivameme. Co n es to llegamos a la con cfusin
de que una pue rta OR negativa tie ne el mismo circuito que una ANO positiva. E.s te resultado no queda
limitado a la lgica con diodos. sino que es vlido independienteme nte de l material empleado para form ar
el ci rcuito.

CircuitOJ: 16gicos bsicos (digitales)

221

Puerta NOT (inversora)

El circuito NOT tiene una sola entrada y una sola salida. y responde a la negacin lgica de acuerdo
con la siguiente definicin: La sa tdade /lf! circuito NOT toma el estado J slo y nicamente si la entrada
no tiene el estado J. La norma para indicar una negacin lgica es un pequeo crculo en el punto en que
la Unea de la seal se une a un smbolo lgico. En la Fig. 6-5a se indica una negacin en la entrada de un
bloque lgico y en la Fig. 6--5b una negacin a la salida: la Fig. 6~5c representa el smbolo de la puerta
NOTY la expresin de Boole. La ecuacin debe leerse: Y igual a NO A. o bien ..fes el complemento de
en lugar de un guin (-).) La Fig. 6~5d
A." (Para indicar la operacin NOT a veces se emplea una vrgula
es la tabla de la verdad.
Al circuito que cumple la negacin lgica se le denomina NOT, pero como invierte el sentido de la
salida respecto al de la entrada se le conoce tambin como inversor. En un verdadero sistema binario slo
se reconocen dos niveles V(O) y V(I ) y la salida, as como la entrada del inversor deben actuar entre estas
dos tensiones. Cuando la entrada es V(O) la salida debe ser V( 1) Yviceversa. Idealmente un ci rcuito NOT
invierte la seal conservando su fonna y los niveles binarios entre los que acta la seal. Los transistores
de efecto campo (FET) comentados en las Secciones 38 y 4-12 son inversores. Observemos en las Figs .
3-29 y 425 que una transicin de baja a alta tensin en la entrada provoca la transicin inversa en la salida.
Adems las fuentes ideales gobernadas introducidas en las Secciones 3-1 y 4-1 son circuitos inversores
cuando actan como interruptores controlados.

Enlrada Salida.
y

(,'

(b)

'"

(di

figura 65. Negacin l6gica. (11) en la ennada; (b) ala salida de UD bloque lgico; (e) s1'mbolo del circuilo inversor (puenl f'\'OT) (d)
libia ele la verdad.

A partir de las definiciones bsicas del NOT.

de Boole .

AND

YOR pueden comprobarse las siguientes identidades

ji = A

(615)

ji + A

16 16)

AA

= O

1617)

+ AB

16-18)

Ejemplo6Z
Comprobar la ecuacin (6-18).

Soluci6n
Puesto que B + I = 1 YA I = A. se deduce que :
A

+ AB = A(B +

1)

+ AB = AB + A + A B =

habiendo empleado la Ecuacin (616).

(A

+ A)B + A

B+A

222

Microelectrnica moderna

Funcin de inhibici n (y habilitacin)

Un circuito NOT precediendo un terminal (S) de una puerta AND acta como inhibidor. Este circuito
AND modificado da lugar a la siguiente relacin lgica: Si A = 1.8 = l .. M = l . entonces Y= I siempre
que S =O. En cambio. si S = 1. la coincidencia de A. B... M se inhibe (e imposibilita) e Y = O. A esta
configuracin se le denomina tambin circuito de anticoincidencla. El smbolo lgico se representa en la
Fig. 6-00juma con su expresin de 800 1e. Esta ecuacin se lee Yigual a A y B y ... M Yno S 'l . En la Fig.
6-6b se ve la tabla de la verdad de una puerta ANO con tres entradas y un terminal inhibidor (S).
Eltenni nal S se llama tambin de inhibicin. El bit habilitador S = O permite a la puerta cumplir su
lgica ANO mientras que el inhibidor S = I mantiene la salida en Y = O independientemente del valor de
los dems bits de entrada.
Entrada

1
2
J

A~---,

S~----'

6
7

Salida

B S

O
O
1
1
O
O
I
I

O
1
O
I
O
I
O
I

O
O
O
I
O
O
O
O

c.,

O
O
O
O
I
I

,,

c"

Figura 6-6. (a) Smbclcdel clrcunc 'j expresen de Boolepara una puertaAND con lerrninal de inhibicin S. (b) Tablade la verdad
para y: ABS.

Es posible tambin un circuito ANO con dos entradas. una de las cuales sea inhibidora. Este circuito
satisface la lgica. La salida es verdad ( 1) si la entrada A es verdad (1) supuesto que B no lo sea (O) o lo
que es lo mismo. supuesto que B sea falso (O). Tambin es posible otra configuracin con ms de un
tenninal inhibidor.

6-3. PUERTAS OR.EXCLUSIVA, NAND y NOR

Las tres puertas comentadas en esta Seccin no son ms que simples combinaciones de puertas ANO.
OR e inversoras. Debidoa su importanciaparael procesadode sealesdigitales yengeneral a sudisposicin

con transistores se las considera como puertas bsicas.

Puerta o n-Exctuslva
Una puerta ca -Excl usiva responde a la siguiente definicin: La salida de un on -Bxclusivo de dos
entradas est en estado I si una y slo una de las entradas est en estado l. El smbolo nonna lizado y la
tabla de la verdad estn representados en las Figs. 6-70 y b. El circuito de la Fig. 6-3 se refiere a un
en-Inclusive si hay que distinguirlo del oa-Bxclusivo.
La anterior definicin equivale a: si A = 1 o B = 1 pero no sim ultneamente, Y = 1. En la notacin
de Boole

Clrcullos 16glcos bsicos (Igllalu)

y = lA + BII A B )

223
16-19)

Esta fu ncin lgica puede llevarse a cabo utilizando puertas lgic as bsicas como en la Fig. 6- Ra.
Otra definicin equivalente sera la siguiente: si A = I Y B Oo si B 1 YA O. entonces Y = 1.., Y
la expresin de Boole es

y = AH + BA

(6-20)

En la Fig. 6-8b eSl representado el diagrama de bloques que sa tisfece esta lgica . Se empl ea un
oe-Bxclu sivo en la secc in eritmnca de una calculadora. y en otras apl icaciones como la de "amparador
d~d~s;guQldad~s. circuito de ocoptomiemo. o detector porque como puede verse en la labia de la verdad .
y = l s lo si A '# B. Esta propiedad se emplea para comprobar la desigualdad entre dos bits. Si el bit A no
es id ntico al B se: tend r una salida. e igualmente s i A y B so n ambos I o si A y B son ambos O no se
obtiene salida alguna. e Y = 0. Esta misma premi sa puede ponerse en forma de Boo le
(6-21)

Y=AB+AB
.r

~,,[
r " .1+ H

filO'

......
.,

T,

T,

T,

T.

T,

T,

T,

ro

T,

T,

"

~"
Salida.

..

o
T

o o
o I
o

,.,

""'U
fI(OI

T,

,
T,

",

Figura 67. Pucna OII Exclusiva: (a) Sfmbclc del circuilo; lb) tabla de la verdad: {d Icnnes de onda para lgica posuiva.

r ... . H.~

'"

Ficura 6-&. Dos disposiciones de I1 puena Oll.-ExclusiYI .

'"

224

Microelectrnica moderna

Esta ecuacin nos lleva a un tercer planteamientode bloques del ca-Exclusivo. que est.indicadopor
el diagrama lgico de la Pig . 6-9a. Un detector de igualdad da una salida Z = 1 si A y B son ambos I o si
ambos son O, y par tanto, haciendo uso de la Ec . (6-15)

Z =Y =
, AB +AB

(6-221

Si deseamos la salida Z se puede prescindir de la negacin de la Fig. 6-9a o aadir un inversor en

cascada con la salidadel OR-Exclusivo.
Una cuarta posibilidadpara esta puertaes
y :::: <A +B)(A +lil

(6-2))

que se puede deducir de la definicin o de la tabla de la verdad. Esta lgica est representada en la
Fig.6-9h.
Se puede observar que un os-Exclusivo de dos entradas se campana como un inversor controlado o
un inversorcon una entrada inhibidora. O sea, que si A es la entrada y B =S el inhibidor, de la labia de la
verdadde la Fig. 6-7 se deduce que Y = A si S = 1 mientras que Y = A si S:::: O.
Queda demostradoque a veces hay varios caminos para formar un circuito lgico. En la prctica hay
uno de ellos que resulta ms ventajosoque los dems. Frecuentemente se utilizael lgebra de Boole para
manipular una ecuacin lgica y transformarla de forma que sea mejor desde el punte de vista de la
construccin real. En la prxima seccin comprobaremos mediante el lgebra de Boole que las cuatro
expresiones anterioresdel OR-Exclusivo son equivalentes.

A---.-

B-,,-+y

Y (~I

r afA +B )(A + 8 )

Figura 6-9. Dos disposiciones adicionalesde II puerta OItEJc1usivl.

'"

,.

Leyes de Morgan
Las dos ecuaciones binarias siguientes se conocen como teoremas de Margan .

A + S + e + . ..
A + B + C + . . . :::: ABC . .
ABC " '::::

(6-24)
(6-25)

Para comprobar la Ec. (6-24) obsrveseque si todas las entradas son 1,cada miembro de la ecuacin
es cero. Por otra parte si una (o ms de una) entrada es Ocada miembro de la ecuacin (6-24) valdr 1.
Por tanto.con cualesquieraentradas posiblesel segundo miembro de la igualdad se iguala al primero. La
Be. (6-25) se cbmprueba de forma similar. Las leyes de Margan completan la lista de las identidades
bsicas de Boole. Para posteriores referencias, todas estas relaciones se resumen en la Tabla 6-3.
Con la ayuda del lgebra de Boole vamos a demostrar la equivalencia de los cuatro circuitos
oa-Bxclusivc de la seccin anterior. Utilizandola Ec. (6-24) resulta evidente que la Ec. (6- 19) equivale a
la Ec. (6-23), pudindosedesarrollar esta ltima con el auxilio de la Tabla 6-3 de la siguiente forma
(A

B)(A

+ S) :::: AA + BA + AE + BE :::: BA + AS

(6-26)

Circuitos 168100s bdslcos (digitales)

225

quedandodemostradoque el ca-Exclusivo de la Ec. (6-21) es equivalente al de la Ec. (6-23).

Tabla 6-3 Resumen de idenlldades blislcas de Boole
Lty~s frmdom~"'OltS

'"

A +

ANO

o .. A

040 =11
AI "'A
AA "'A
AA = O

A + I '" I

A + A = A
A+A =I
LtytsusociotiYO$
IA+BI+C -A + lB + Cl
LtytS C'OIlnllllotil'O$
A +8 -8+A
AB ,.BA
Lty dislrilmtil'O
AIB + Cl .. AB + AC
Lt~s d~ Margon

;;ur:-;:

NOT

A +A ~A "U

A -A

IABIC .. AlBO

A + B + ...

A+B+' " -A8'' '

Idtlltidodu ouxj/jortS
A+AB -A
A+AB =A+B
IA +BJIA+CI -A+BC

De las leyes de Margan se deduce que para hallar el complemento de una funcin booleana deben
cambiarse todas las operaciones OR por AND y viceversa, negfll./do todo sfmbolo binario. Aplicandoeste
procedimientoa la Ec. (6-21) Y haciendo uso de la identidad Z =A resulta la Ec. (6-23).
Con la ayudade lasleyesde Morganse puededemostrarque uncircuito ANDen lgicapositivatambin
funciona como puertaOR en lgica negativa. Sea Yla salida y A. B ... N las entradas a una AND positiva
de forma que:
Y =ABN

(6-27)

y de l. Ec. (6-24)
(6-28)

Si se complementan la salida y todas las entradas de un circuito, de forma que un I se convierta en O

y viceversa, la lgica positivase convierte en negativa (tomar como referencia la Fig. 6-2). Puesto que Y
e y representan el mismo terminal de salida, y A YA el mismo de entrada. etc. ..., el circuito que funciona
como lgica AND positiva en la Ec. (6-27) tambin funciona como puerta OR negativaen la Ec. (6-28).
Con un razonamiento similarse puede comprobarque un mismocircuito AND de lgica negativaes un OR
de lgica positiva dependiendo de cmo se definan los niveles binarios. Ya hemos comprobado este
resulladoparael circuitocon diodos de la Fig. 2-13 pero la prueba presentees independiente de cmo est
formadoel circuito.
.
Quedeclaroqueen realidadnoes necesarioemplearlas lees conexiones,OR, ANO YNOT. Son suficientes
lason y NOT puessegn las leyesde Margan de la Ec. (624).laANDpuede obtenersede la OR ode la NOT
como se ve en la Fig, 6- lOa. Tambin puedenelegirse como circuitos bsicos lgicos los AND y NOT, Y
de la ley de Margan de la Ec. 625 se puede deducir el OR como en la Fig. 6lOb . Esta figura pone de
manifiestoque un circuito OR (AND) negado en la entrada y la salida equivale a una lgica ANO (OR).

226

Mlcroelectr6nica moderna

La puerta NAND
En la Fig. 6-80 la negacin antesdel segundoANO puede muy bien ponerse a la salida del primero sin
cambiar la lgica. Estasecuencia ANO-NOT aparecetambinen la Fig.61 Oh Yen otras muchasoperaciones
lgicas. Este ANO negadose designaNOT- ANO y abreviadamenteNANO. En la Fig.6-11 estn representados
el sfmbololgico. la ecuacinde Boole. la tabla de la verdad y la forma de onda.

,.,
,1 ~ + B
II~

'"

Fi._ra 6-10. (Ir) Conversinde una puerta 0Il en ANU invirtiendoIOdu las enlrada; (b) Una puerta ANO se convierteen 0Il si se invierlen lodas las en lJ1ldas y se niega la salida.
A

""/ l l
V(O)O

l.,

T,

T,

T,

T.

T,

T,

T,

T.

T,

T,

T,

T.

"

VII)

Entrada

Salida

A 8

o O

O 1

'O

"

V(ll
V{O)

1"

'<1

Figura 6-11. Puerta NAM): (a) Srmbolodel circuito; (b) labia de la verdad; (c)onda para lgica posiliva.

Se puede formaruna puertaNAND colocandoun transistorinversor(Fig. 3-280) despus de una puerta

ANOde diodos. Aesta realizacinse ledenominalgicade diodo-transistor(DTI..) y fue unade las familias
lgicas semiconducroras desarrolladas. Ha sido suplantada por otras familias lgicas. que veremos ms
adelanteen este mismocaptulo. de funcionamiento notablemente mejorado.

La puerta NOR
Una negacina continuacinde una puertaOR se denomina puerta sor-oa o simplementeNOR. En la
Fig. 6-12 aparecenel smbolo lgico. la expresin de Boole.fa tabla de la verdad y la forma de onda. Se
forma una puerta Dll.. NOR situando un transistorinversor a continuacinde una puerta OR de diodos.

Circuitos/6gicoI b6sicos (digitales)

,.,

227

"

T,

n i)

EnlTada

_.

Salida.

O O
O I
I O
I

1
O
O
O

,-

''b
" \01

Ibl

T,

T,

T,

T,

1
T,

T,

T,

T.

"

l rl

Figura 6-12. Puena NOR: (o) Srmbolodelcircuito: (b) labia de la verdad: (e) onda para lgica positiva.

64. CARACTERSTICAS DE LAS PUERTAS LGICAS

El diseo y fabricacin de puertas lgicas utilizando transistores reales (comercialmente accesibles)
da lugar a circuitos cuyas ondas de entrada y de salida son slo aproximadas a las vistas en la Seccion &-2.
El paso de V(O) a V(I) o viceversa no puede ocurrir instantneamente. Adems las tolerancias de
fabricacin. las variaciones de temperatura u otros cambios ambientales pueden modificar los niveles de
tensin. Puesto que las entradas dependen de los niveles de salida de otras puertas. cada circuito lgico
sirve de carga para la etapa precedente . Estas cargas pueden degradar los niveles lgicos . Cada desviacin
respecto al ideal limita la actuacin de los circuitos reales. Centraremos nuestro estudio en los inversores
ya que como hemos demostrado antes. los interruptores bsicos BIT y FET funcionan como inversores.

'"
;===-~~+B
(b)

(rl

Fiaura 6-13.Empleode puenas NOIt paraformar: (al un inversor, (b) una puerta0It y (e) una puertaANO.

228

Mtcroeear n ca moderna

'.

VIO,

- -,1-- - - - .,

o~o

,.,

lb,

Figura 614 . (a)Caraclerrslica de Irans{erenci. y lb) ondas de tensi n y de corricnle de un inversor kita l.

El inversor ideal
El inversor ideal, alimentado de una fuente nica V DD , y de pend iendo su salida de una sola entrada
tiene la caracterstica de transferencia (1'" en funcin de \') de la Fig. 6 14a . Obsrvese que la transicin
de uno a otro est ado ocurre sbitame nte a una tensin de entrada "1 = V0rJ2. Co n esto. el estado de salida
queda cla ramente determinado para cualqu ier tensi n de entrada (excepto V0cf2) Y no exi ste ning una
incertid umbre en cuanto-a.l estado de la salida.
En la Fig. 6- 14b estn representadas las ondas de tensin y de corriente de salida corres pondientes a
la transic in de V( 1) a VeO) y otra veza V( 1)en un interr uptorgobernado ideal. La potencia esttica dis ipada
en cua lquiera de los dos estados es nula pues to qu e cuando " I) ~ O. ; O (in terruptor idea l abierto) y
cuando ; '#- O. ". O (interruptor ideal cerrado). Adems. siendo la transicin de uno a otro estado
instantnea, la potencia din mica disipada. es deci r. la potenc ia consumida durante la conmutacin
tamb in es nula.
Hay ot ras dos caractersticas del inversor ideal relacionadas co n la interconexin de es tas puert as: ( 1)
el ci rcuito de entrada no representa una carga para el impul so de seal (la salida de una puert a anterior ) y
(2) la salida de un inversor es capaz de impulsa r a un nmero cualquiera de puertas s imilares sin que: se
degrade el nivel de sal ida...
Las caractersticas del inversor idea l son aplicables igualmente a puertas de entradas mltip les (ANO.
ORoNAND. NOR).Ade ms. tates puertas ideales puede n admi tir cualquier nmero arbitrario de entradas sin
efectos de carga que pert urben las etapas anterio res . Las anteriores con siderac iones nos hacen ver que al
eva luar la idoneidad de una puerta real resultan muy impo rtantes las siguientes carac tersticas :

l.
2.
3.
4.
S.

El orden de valores de la tensi n correspondiente a los niveles lgicos V(O) y V( 1).

La regin incierta o gama de tensiones de entrada en los qu e el estado de salida no est def inido.
La velocidad de conmutacin,
Disipacin de potencia esttica y dinmica .
Efectos de carga en la entrada y salida.

Caracterstica de transferen cia del inversor real

La ca racterstica de transferenc ia de un circu ito inversor rea l adquirible comercialmente. repre sentada
en la Fig . 6- l S acusa varias desviaciones respecto a la carac terstica ide al de la Fig. 6-140 . Estas diferencias
son : que las tensiones V( 1) y V(O) no son constantes: que pueden diferir de la tensin de alimentacin y
de cero, respectivamente, y que la transicin de uno a otro estado no es abrupta. La forma gene ral de la

Clrcul/os I6glcosbsicos (dlgl/ales)

229

curva de transferencia es similar a las caractersticas de transferencia de los dispositivos BJT y to'"ET de
las Figs. 329 y 4-30 respectivamente'. En el caso del BIT la caracterstica muestra que el transistor est
en corte con Vi < V (tensi n umbral) y Vo = Vce (tensin de alimentaci6n). La operaci6n est en la regi6n
activadirecta (funciona como fuente gobernada) para VI> v., y "odisminuyeal aumentar v/hastacomenzar
la saturaci n. Un nuevo incremento de v/satura ms fuertemente el BIT Y Vo queda limitado en VCE(JIIIJ 0,2 V. Anlogamente un MOSFET est en corte para v < Vr Aumentando v por encima de Vr se hace
que el MOSFET opere en su regi6n saturada lo que va acompaado de una disminuci6n de vO' Si VI sigue
aumentando, el MOSFET pasa a su regi6n 6hmica y Voexperimenta s610 pequeos cambios de valor.

'.

Pendienle:.-I

I'IL

,I

Regin incierta.
Figura 615. Caracterlstica de transferencia de tensinde un inversorreal.Los puruosen que la pendientees-t definen los niveles
lgicosano y bajo.

La caracterstica de transferencia resulta til para definir los valores de tensin que corresponden a
V( 1) YV(O) . En los puntos A y B de la caracterstica de la Fig. 6-15 la pendiente es igual a la unidad. A la
izquierda de Ay a la derecha de B la pendiente es menor de uno, mientras que entre A y B es mayor. Como

sea que la pendiente es un ndice de la ganancia de tensin entre la entrada y la salida, se llega a la
conclusin de que la transicin de UII O a otro estado requiere IlIIa ganancia de tensin mayor que la
unidad. Obsrvese que la pendiente negativa indica una negacin lgica.
Los valores de laordenada y de la abscisa del punto Ase designan VOH YV'L respectivamente. V'L indica
el mximo valor de 1'; identificable como lgica Oque define el estado de salida como 16gica l. Por tanto.
VOH es el mnimo valor que puede adquirir V( 1). De igual forma, en B. VOL es el valor mximo de Vo
correspondiente a V(O) y V/u la tensi6n de entrada mnima (lgica 1) necesaria para provocar esre estado
de la salida.
En la Fig. 6-16 estn sealados los recorridos de las tensiones de entrada y de salida correspondientes
a V(O) y V(l).

Puesto que la salida de la puerta I sirve de entrada a la puerta 2 es necesario que VOH> V/H y VOL < V'L
para que la puerta cumpla la funcin. Si por ejemplo VOH -c V/H existiran valores de la seal de excitaci6n
correspondientes a V( 1)que no provocaran la transici n a V( 1) de la puerta 2. Por tanto. en el circuito se
habra introducido un error lgico. y lo mismo podra argumentarse para comprobar que VOL < V/L'
La anterior descripcin de las caracterfsricasdel inversor se pueden aplicar tambin a las puertas NAND

I Antesde proseguir el esrudiode lo que teSla de ese capfrulopuede ser convenienle repuar lu Secciones)8 y 4-12.

230

MicroelI!Clr6nica moderna

'.

'.

Regin nciena
-'--

- --

- V"

o
:l======C----_-!

VVL

Salida de
la puerta I

Entrada de
la puerta 2

Figura 616. Niveles de tensiones de entrada '1 de salida empleados para definir el margen de ruido (NM) '1 la regin inciena .

y NOR. Para stas debe interpretarse 1'.. como la combinacin de entradas necesarias para provocar la
transicin entre estados. Los circu itos co n lgica no inversora . tales como los A NO y OR tienen sus
caracter sticas co n pendiente positiva. Para este caso . loca lizamos puntos semejante s a A y B en los que
la pendiente de la caracterstica sea +1. Haciendo este cambi o. las conclu siones a las que se ha llegado en
los prrafos anteriore s se pueden ap licar a ci rcuitos lg icos no inversore s.

Margen de ruido
En un ci rcuito electrnico se entiende por ruido la presencia de cua lquier seal no deseada . Existen
muchas fuentes de ruido entre las que figura el rizado de l suministro de potencia y las radiacio nes
electromagn ticas (por ejemplo las luces uorescente s o las seales de radio y televisin ). Como siempre
existen ruidos. es necesario que las puertas lgicas no respond an a ellos e introdu zcan errores lgicos. Por
margen de ruido.. (designadoNM por las iniciales Noise Margln) se ent iende el grado de inmunidad
del circuito lgico ante las seales no deseadas. Los valore s NM ff y NM L corresponden a los mrgenes de
ruido para V( 1) y V(O) respectivamente. En la Fig. 6-16 se puede apreciar que
N M H = Vo u - VIII

NM f = Vil. - VOL

(629)

La impo rtancia del margen de ruido radica en que una seal no de seada de valor menor que e: NM no
alterar el estado lgico. Los ruidos que superen el NM se co nviene n en seales de entrada en la lona de
incertidumbre o provocan una transicin no deseada.
+s V
o.r

en

Resistencia de entrada de las

puerlas de earga = 2 kn cada puerta.

lntcrruptor

gobernado

Seales {
dcentrada

.~v

."

c.r en

o
-=.

,"

Fijtufa 6-17. t<1) Diagrama del circuito. y (b) circuito equlvateuremo strando la salidaen abanico (fanoul).

..::.
.\" l n

Circuitos16gicos b stcos (digitales)

23 1

Fan-out (salida en abanico)

Una puerta lgica debe ser capaz de suministrar la entrada a varioscircuitos semejantes. El fan-out
es el trmino empleado para indicar el nmero de circuitos que una puerta puede excitar. El siguiente
ejemplo muestra el efecto de cargar la salida de una puerta.
Ejemplo-3
La Fig. 6-17arepresentael circuitode una puertaen estado l. La cargaconsisteenN entradas idnticas.
cada una de ellas con una resistencia de entrada de 2 kil. Para asegurar un funcionamiento correcto, la
tensin l'; de entrada a las puertas de carga debe ser por lo menos de 3,5 V. Determinar el nmero de
puertas que se pueden atender, es decir, determinar el fan-out.
Solucin
El circuito de la Fig. 6-17b es el equivalente del de la Fig. 6- 17a. La combinacin en paralelo de las
N resistencias idnticas es 21N kil que es la carga equivalente en la puerta. De la Fig. 6 17b
'l/N
VI ""

0. 1

2/N x 5

2:

3.5 V

Despejando N tendremos N "" 8.57. Puesto que el nmero de etapas ha de ser un nmero entero. el
fan-out es 8. Obsrvese que si se toma N = 9 tendramos ", = 3.44 V, valor por debajo del especificado.

Pan-in es el nmero de entradas que un circuito lgico puede admitir. Si se excede de este valor la
puerta lgica producir una salida en estado indetermi nado o incorrecto. Adems, las seales de entrada
pueden resultar deterioradas por la carga excesiva.

Disipacin de potencia
Las curvas de la Fig. 6- 18corresponden a las ondas tpicas de tensin y de corriente en un circuito de
puerta real. Observemos que en cualquierade los estados lgicos ni l ' ni i son nulos. En consecuencia, la
disipacin de potencia en continua o esttica tampoco es nula y la puerta consume energfa cualquiera que
sea su estado. Adems aunque hagamos V(O) "" Oe I OFF = O (reduciendo a cero la disipacin de potencia
esttica) ladisipacin dinmica no ser nula debido al tiempo finito de transicin entre estados. Obsrvese
que durante el intervalo de la conmutacin TI < t < Tl , y r .l < , < T4 tanto v como ; difieren de cero.
Enel consumo total de potenciade la puerta contribuyen tanto la disipacin esttica como la dinmica.
A veces el factor dominante es la disipacin esttica. y en otros casos, como ciertos sistemas VLSI
fabricados con la tecnologa CMOS, \a disipacin dinmica representa la mayor parte de la total.

"

uu
n(l~ I::;=:+==-~f-

Fi~lIrH 6 IH. On d a ~ ..1<: cornc me y de 1I'I1SiUl l"ak"s '"11 un inlclTuplllr. [xi,!.. li "I"K i,"m .1..' pc lito'ncia enlos d" , (" lados lgicos
(csllkll) y duramc Ia transicin entre csladus uhuauuca ).

Velocidad de actua cin

L,I veloc idad a la q ue puede trabajar una puerta depende del tie mpo necesario para que una seal sc
propa g ue desde la e ntrada hasta la salida y del tiempo de trnnsicn de lino a otro es tado. En la Fig. 6 19
se hall represent ado las onda s lpkas de e ntrada y de salida de un inve rsor. Los tie mpos de .1"1/1"(/0 y de
bajada 1, y // respectivamente miden los Iicmpos de transicin entre es tados lgicos. Ambos trmin os sc
definen por c ttic rnpo transc urrido d urante la variacin de te nsin desde el 10 a l 90% de lu diferencia
\ '( 1)-\ '(0) , Los tie mpos de subida y de bajada tie nen su impo rtanc ia ya que los bordes de e ntrada y de

"
<JO'";

".

10'"

L_--.:--.::::==:::=--

l-'iJ:ura 6-19. On da _de e ntrada y de sa lida e n un cielo. en las que

de plOpa!'l n

M:

--.:~:_.
ve e1 1o'rl111t. de ~u l>id;l . el de bajada . e l {k uncic jo y el retard ..

Circuitos lgicos bsicos (digita les)

233

salida de la seal se emplea n frecuent ement e para excitar otros circuitos . (Esto es partic ularm ente
significativo en cuestiones de tempori zacin y s incronizac in que se vern en e l Captulo 8.)
El retr aso de prop agacin I, es la di ferencia e ntre los momen tos cn quc las tensiones de entrada y de
salida est n a150% de su valo r. Obser vemos que deb ido a que las transiciones de V(O) a V( 1) Yde V( 1) a
V( O) no so n necesariament e iguales, los tiempos de demora difieren en tre s y muchas veces se des ignan
aadiendo los subnd ices llL y L/l . As, 1 HL Y 1 UI son los retra sos de tran smisin de alta a baja y de baja
resoect ivamente.
i
,
,
a a lta
ta respect
La onda rectangul ar de la Fig. 6- 19 representa una seal de ent rada idea l co n una transicin instant nea
U, := O) en el mom ento en que la sea l rea l alcanza e l 50 % de su valor. Esta en trada per mite calcular el
retraso de propagacin (Sec. 6-5) con ms realidad que part iendo de la se al de entrada re al. Como se
indica e n la misma figura los t rminos 'p lll . y 'p Ul son so lame nte valora cion es de la respuesta dc la sa lida a
los impulsos rectang ulares de e ntrada.
El tiemp o necesario para que un circuito lgico realice do s transiciones sucesivas (de form a que vuelva
a su es tado orig inal) con stitu ye el tiem po de un c iclo sealado '" ' en la Fig. 6-19. Muchas veces este tiempo
se expresa por su inversa la frecuencia ! cx' Normalmente los sistemas digital es o peran con tiempos de ciclo
del orden de 20 a 50 veces mayor que elretruso de propagacin de la puert a.
Frecuentemente se utiliza e l produ cto retraso-potencia (a veces llamado impropiam en te de veloc idadpotenc ia) para comparar entre s puerta s lgicas: no es ms q ue sim plemente el produ ct o del retraso de
propagacin por la disipacin de poten cia de la puerta . No obstante. como dos realizaciones de ci rcuit o
lgico distintas pueden tener el mism o producto. much as veces e l diseador tiene que decidir si para la
aplicac in que se pretende es ms impor tante la rap idez de la actuacin o e l bajo consumo de potencia .
Gener almente los fabricanles especifican los valores corrientes de ' y P .
p

'"

6-;. EL INVERSOR NMOS

La fam ilia lgica NMOS es una de las c uatro tecnologas ms usad as para form ar ci rcuito s digitales.
El nico componente utilizado en la fabricacin es el tran sistor NMOS que se puede usar tur no como
interruptor gobernado que como res isten cia . El poco espacio oc upado por cada tran sistor en el chip junto
co n la sencilla config uraci n del c ircuito hacen que el circuito NMOS te nga la ms alta den sidad de
componentes. Esta gran densidad es aprovechada en los siste m as integ rados a muy gran escala (IIL51) e n
donde por ahora domina la tec notogt a NMO S. Si bien los c irc uitos lgicos NMOS no se encuentran en el
mercado en encapsulados integrados a pequea y mediana es cala (SS! y MSI) como sucede en las otras
tres familias lgicas que trataremos, hemo s preferido co mentar esta fami lia en primer lugar porqu e su
comportam iento se asemeja al de la simple combinaci n de interruptor y resistenci a de la Fig. 6-1.
+VDD

+VDD

+V DD

MOSF ET
de carga

tresisrencia
Q2

Salid a

Sa lid a.

"

',

MOSFET

Entrada

Entrada
excita dor
{interr upto r }

F--J

'.
7

IQ)

~:G I
d
"

Q'

'.

E n l~ada 1
Q'

(b)

(e )

Figura 6-20. Inve rsor MOSFET: (CI ) estructura bsica . (h ) esquema de l circuito con carga. (1")el circ uito de (h) en e l que se indican

las conexiones del sustrato.

234

Microetectr nica moderna

La carga sa tura da
La estructura bsic a de un NMOS inverso r es la rep rese ntada e n 1:1 Fig, 6- 20a . El excitado r es un
dispositivo de acum ulacin . siendo posib les varias form as de resiste ncia de ca rga. Una de estas cargas
e mplea un transisto r de acumu lacin (Pig. 6-20 b) c uyas co nex io nes del sustrato pued en ve rse e n la
Fig. 6-20c. Este ci rcuito fue ana lizado en el Ejem plo 4-2 para e l caso e n q ue VJI) = 6 V estando amb os
transisto res caracterizados por k - 20 't A / I/.! , Vr = 2V Y WIL - l . La ca racte rstica de resistencia, la lnea
de cargas y la carac terstica de transfere ncia dadas e n las Figs. 423/,. 4-24 Y4-25 se repit en para mayor
co modidad e n la H g. 6-2 1. Recurd ese que la carac terstica de resistencia (Fig. 6-2 Ia ) es 1m e n funci n
de V;S~ = VOS~ La lnea de carg se construye a partir de [as leyes de Klrchboff', es deci r, q uc /1>1 = l/l~ ' Y
V /JI ! = V/JI! -VVI~'

'D,

/l-A

_ -- -.... 6.0 V" s

u... V

Ca rac lc r ~ l ica

de resiste ncia .

-----+- 5.5

......---:,...'

5.0

.,

VOl/ "JS \' 1

C

00

40
3.5
3.0
' 5

VDS' V

VOL - 2 V

,,
,

- - - -- "1-- -

V'L 2,5 V I
0 L _L...l..!.....l_-'--_ L_ L _
0
a 3
s

Co )

Vf .

C')

I'lJ: Ura 6 -2 1. (111 Cara ete rslica de re~iSlc rK ia uolineal y rec ta de carga pa ra un a ca rga de ac urnu tac in (sa tu rad;l). Tam u el exc ilat!m
ccmo la carg a tien en la m h ma relal"i u tlt" avpccto ( WIL '" t ). lh ) Car ac ren suca de Hal\~re rl."oc i allcl inver sor . En lo s punl." A Y B
la pe ndieme es igua l 11 uno .

La caracterstica de transfe rencia (Fig . 6-2 lb> cs la represen tac in g rfica de ", = V I ' .I" I en func i n de
v, = V(;.,/ para cada punto de la recta de carga.
En los puntos A y B la pendient e de [a curva es igua l a la unidad ' y co n e llos se determina n Vm l = 3.8 V.
Vm =2 V. VII. = 2.5 V y \1111 = 4 V.
Es e vide nte que la forma de la carac terfsticu de transferencia dc !a Fig. 6-2 1h no se puede co mparar
favo rablemente con la ideal de la Fig. 6- 14(/. De hecho el funcionamicmo de este ci rcuito es inace ptable
ya q ue e l margen de ruido (N MI/) es negativo ( VII//- VIII = 3.8-4.0 = -0 .2 V).
En es te c ircuito slo se pueden ajustar tres parme tros: e l factor k. \1, Y la relaci n W/L. Se puede
de mostrar (proble mas 63 1 y 63 3) que las variac iones de k y de V, infl uyen poco o nada sobre e l
compc na mier uo dc l c ircuito. Sin e mbargo se puede mej orar conside rablem en te alte rando la rel aci n W/L
de l transistor de ca rga . E..lo q ueda dem ostrad o e n e l eje mplo 6-4 .

Eje mplo 6-4

El MQSFET excitador tiene WIL = l . pero el de carga de la Fig. 6-20h se cambiu de fo r ma que WlL = 1/4.
1 PaIll hallar estos puntos de pendienre umdad

"l."

putd e uli lizlII" una escuadra de

e-

Circuitos lgicos bsicos (digilales)

235

Tant o Q I como Q2 tiene n k = 20 ~lA / \n y VT = 2 V. La ten sin de alimentaci n es VlJO = 6 V. (a) Esbo za r
1:1 c aructerstica de transfe rencia: ( h) determinar e l margen de ruido,

SlI/IICirll
(a) En 1:1 Pig. 6 -2 la se hun trazad o 1:1S ca racter stica s d e Q I. Las de Q2 se dan tamb in en la mi sma
figura salvo qu e la esca la de / 1) deb e multiplicarse por la relac in W/L = 1/4. La caracterstica de carg a
viene dada por 1".'en funcin de V Ol .' para V,;\.' = VIJI.' . Los co rres pon dien tes valores aparecen cula sig uiente
tabla
.,II
2.(\
( ,H
3.11
J .5
~. u
5,

1I

1", l..tAI

11.3

2(1 ,

,11.3

snn

'~ . n

E.~1a

resis tencia de carga nos llev a a la lnea de c <l rga de la Pig . 6-22(/, basada en I/JI = 11>.' Y VI)\ I =
l. a cara cterstica de transfe re nc ia de la Fig. 6- 22/1 ( 1'" = VI' " en func in de 1', = \/1 ;\/) se dedu ce
de la linea dc carga ,
(11 ) En la Fig. 6-22h es tn sealados apro ximadamente los puntos de la caracterstica de transferenc ia
con pendiente unidad . q ue quedan identifi cados por FOil = 3,9 V, \ '''1 = 0,9 V Y VI/I = 3,fl V, VII = 2, I V.
Val indonos de la Ec. (6-29) te ndre mos:
V / J/I-Vt>,I."

NM u

3.9 - 3.6 = 0 .3 V

NM,

2. 1 - 0 .9 = 1.2 V

La c urnctcrtstica de trans feren c ia de la Fig. 6-22h se ap ro xima m s a la ideal que I de la Fig. 6 -2 1h

(con W/L de Q2 = 1). Comparando e ntre s las Figs. 6-2 1h Y6-22 /, se ve qu e si disminuye la re lacin W/L.
V( 1) y V(2 ) quedan ms claramente definidos y la pendi ente e n la reg in de transi c in e s mayor . El e fec to
de redu cir la relacin W/L se aprecia co mpa rando [as lnea s de c arg:l de las Figs. 6- 2 1a y 6-220. En es ta
seg und a fig ura . la lnea de carga corta m s caractensricas de salida en la regin hmica de lo que lo hace
la d e la Fig. 6 -2Iu, mo tivando qu e la tra nsici n entre estados se a ms abrupta.

350

Vas l z6.0V

300
250

U
". V

___- - - - 5.5
.---

- 5.0

.__- - - ---4 5

;..-- - - - - -4.0
e car

J .5

3.

JO
2.5

,.,

1'''11 ~ l .1J VI

,,,
,,

J
2

l'u/
_ _- _O_Y_VI
-.1 _

,,

! , I V ~ VII:

VIII .. 3.6 V

,"

Fil:urn 622, ltI) Lin ea de ca rg a, y lb carnr tc rfsrir a de tran sfe rencia de (e lis i n del inversor del Ejemplo 6"(, La ca rga de
ac unrulacin tiene WIL '" 1 sie ndo la relacin de' avpectn del e xcitador i ~ II ;1I ;. Ia unidad ,

236

Microelectr6nica moderna

Una subsiguiente disminucin de la citada relacin se traduce en una mejora del margen de ruido y en
unos niveles lgicos definidos ms abruptamente. Sin embargo esto slo se puede lograr a expensas de
ocupar ms rea del chip ya que debe increme ntarse la longitud de Q2. Por tanto. los dise adores de
circu itos deben compaginar la mejora de las prestacio nes con la reduccin de la densidad de co mponentes.
La prct ica indica que relaciones entre 1/4 y 1/5 perm iten llegar a soluciones de compromiso aceptables.

l D2, p.A

25'

"G.\'2

-9.0 V

m
8.S

200

+"CC

l1S

8.'

IS.

7.'

l2S

7.'

100

' .S

+"DD

s.o

7S

".

".0---1

' .S
S.O
4.S
4.'
3.S

25
3

(.,

VM'2 '

l')

" ... V

" G.l1 - 6.0 V

300

25.

Linea
de carga

S.S

" OH

:S.7 V

S.c

~o.! ..:'~ :.: ~+

4.'
4.'

'.

3.'
3.'
2.'

1')

VIL "
" M'I ' V

,,
,,I

~. S
2

vi

,,"/H

" 4.7 V

(d,

FiRura 623. (o) Un inversor NMOS con carga lineal; (h) ceracterfsrica de resisrenclede carga; (e) Hneade carga; (dlcaraclerlslica
de ua nsferencad e tensin.

Circuitos lgicos bsi cos (dig ita les)

237

Ca rga lineal (no sa tura da)

Existe una seg unda r c nic u para mejorar las prestaciones de un NMOS inversor . q ue co nsiste e n
empicar una rcsstcnci u de carga lineal (hmic a o no suunumc) . De lo visto e n la Secci n 4-7 se ded uce
que un MOS-:'ET uubaj ant e n la regin lunica s
(6-30)

En 1,1 Fig. 6 -21a la puerta (1\: Q 2 esl conect ad a a una Fuente suparud a 1""" = 9 V . Aplica ndo la ley de
Kin-hhoff al lazo G.-S.-D -tier ra-C . te ndremos:

Ve s] - VoS! + V uo -

por tanto

V e .Q

V OS1

==

V GC; -

VOIl

:=

V e;G

:=

(6-3 1)

9 - 6 = 3 V,

y con VT = 1 V. se c umple la El'. (6-30) de form a q ue Ql se ve obligado a trabajar en su regin linea l.

Cons ide remos e l inve rsor de la Fig. 6-23 e n el q ue Ql tie ne las caract er sticas rcpresemadas e n la
Pig. 6-2 1a y Q2 las de la Fig. 6 -23b . De la El'. (6-3 1) se gedu ce
V()S 1

:=

Ve;S 2

(6-32)

Para cada va lor de VGSl de la Pig. 6- 23b , se determ ina VDS2 medi ante la Ec. (6 -32) . La corriente /D2 para
cada par de valores Ves] y VOS2 se coloca sobre Vosz resu ltando la carac te rstica de carga de la Fig. 6- 23b.
Ob srvese que puesto que Q2 opera en su regin hm ica. la caracterstica de carga es casi lineal. En la
Fig. 6-23{' se ha trazado la lnea de ca rga par tiend o de \ 11' \ 1 6-V[)ll e 1m JI)!' La caracterstica dc
transfe re ncia resultant e ( 1'" = \//>1/ en funcin de l', = \ 'C;.II ) puede ve rse e n la Pig. 6-23d. Esta eur va se
parece m ucho ms a la caracterstica ideal que la de carga de acumulacin. Ob srv ese que eligiendo Vee
mayor que VDD en por lo meno s VT' V(I ) "" VDO' Los mrg enes de ruido son NM H = 5,7-4,7 = 1 V YNM L =
2,5- 1,7 = 0,8 V. El mayor incon venient e de usar la carga lineal es que se necesitan dos sum inistros de
tensin dis tintos. Muchos sistemas, tanto analgic os como digitales, han de trabajar con una sola fuente
por dive rsas razones (cos te, tamao, dispon ibilidad o dis ipacin de potencia , etc.).

La carga de deplexin
El empleo de un transistor de carga NMOS de deplexin (Fig. 6-24) es una tercera forma de mejorar
la actua cin de un inversor. Esta configuracin aparece por primera vez en la Fig. 4-29a y se hace uso de
ella en e l Ejemplo 4-4. Las carac tersticas de de plexin de Q2 se muestran en la Fig. 4-29b repit ind ose
para mayor comodidad en la Fig. 6-24b. El MOSFET de ac umulacin Q I es e l mismo q ue se e mplea en
otros inversores comentados e n es ta Seccin (F ig. 6-23c o 6-24c). Procediendo como en el Eje mpl o 4-4
se o btiene n la lnea de carga de la Hg. 6-24c y la caracrertstca de transferencia de la Fig. 6 -24d. Como
con la ca rga lineal, VJ I) "" V/)o pero VrO) es de ta n s lo de unas pocas dcimas de volt. Obs rvese qu e la
curva de tran sferencia se aprox ima mucho a la caracterstica ideal. Los mrg enes de ruid o conseguidos
son NM H = 2,4 V yNML = 2, 1 V.
A pesar de q ue para fabrica r dispositivos de dep lexin y de acum ulacin en un solo chip se requi eren
pasos adicionales en el proceso, la gran mejora o bten ida en su funcionam iento hace que esta configuracin
se emplee mucho en los ci rcuitos lgicos NMOS actuales.

238

Microelectrnica moderna

_------+1.0
40

__- - --.o.,

30

Caracterslica de carga
20

___- --+--<l..,

VGS - - loS V

10

O,

lb)
~o .

,1==:::',s.,;A
:~

!',,. ~ 3.4 V

~.6V- In

0'2

~)

00

Figun 624. Inversor NMQS con carga de dep lu.i6n: (a ) Co nfigu racin del ci rcuilo; (h) ca racrertstca lensin- co m ente de
declexin ; {(") linea de carga; (d) cerecrertsnce de n ansferencia.
11 V

2b Lrnee de carga W

la Carga de deplexin

s
4

3e Carga de salur~ci6n

L -4

[F ig. 6 - 24(dl )

L -

[Fi,.6-B(dll

W 0 -I
-

(Fil 6-22(b)J

4d Carga de saluracin 7W - 1 (Fi.6-2I(b)1

Flgura 6-25. Comparacin entre las carxterfsticasde transferencia de tens in en un invCflOfNMOS con do!; cargas de IC1Jm u[acin
distintas. una carga lineal y una carude deplcXifl.

Circuitos lgicos bsicos (digitales)

239

Resumen
Los tres mtodos empleados para mejorar la actuacin de un inversor son: reducir la relacin WIL,
utilizar una carga lineal (no saturante], y emplear una carga de deplexin. En la Fig. 625 estn
representadas las caractersticas de transferencia de cada uno de los cuatro casos presentados en esta
seccin. Estascurvas demuestran claramente que la carga de deplexin (curva la) es la tcnica ms eficaz.

6-6. RETARDO DE PROPAGACIN DE UN INVERSOR NMOS

El retardo de la propagacin depende de la rapidez con que se cargan y descargan las capacidades del
MOSFET y de las cargas del circuito durante la transicin entre dos estados. En relacin con el propio
dispositivoexisten las capacidades de puerta-drenaje, drenaje-sustrato y fuente- sustrato. (Si stos no estn
conectados entre s.) Adems, el xido relativamente grueso introduce capacidades laterales con cada
uno de los elementos del dispositivo. (Vase la Fig. 5-2 Yobsrvese que la capa metalizada, el xido y ya
sea la puerta, el drenaje o la fuente constituyen las tres capas de un condensador.) Todas las capacidades
del dispositivo son dependientes de la tensin hacindose necesario un clculo simulado para obtener
resultados aj ustados. Para los clculosmanuales pueden sumarse todos los efectos capacitivos para formar
un nico condensador total C"" como en la Fig. 6-26a.
+ V DD

Carga

R,

1"

+VIlO

Inlerru plur
gobernado

".

1"
Ro.

Entrada

(.,

-"

'.

r'"'
~

<',

Figura 62 6. (a) Inversor NMOS de carga de deplex ion, con carga capaci tiva. (h) Re presentacin del c ircuito equ ivale nte.

El inversor en su forma ms simple consta de un interruptor gobernado, una resistencia de carga RL y

unacapacidad equivalente G (Fig. 626b). Puesto que el elemento de conmutacin no es ideal se incluye
la resistencia RON durante el intervalo en que Q 1 est en conduccin. Cuando QI est en corte (OFF) se
supone que el interruptor abierto tiene resistencia infinita. Consideremos que la entrada est en V(O) de
form a que V o = V(l ) = VDO; as C'd' queda cargado a VDD' Ahora, en el momentot=O se cierra el interruptor
debido a una transicin instantnea de laentrada de V(O) a V( 1). La salidadebe hacer la transicin contraria
y G,O/ descargarse hacia V(O). En la Fig. 6-26b est representado el circuito equivalente para t ;:: Ocon el
interruptor cerrado (RONconectada a tierra). El condensador se descargar hacia V(O) = RON VDJ (RON +
IO

240

Mtcroete ctr nica moderna

R1) con una constante de tiempo 'CHL = C". RoJ?/(RoN + R ) .3 La onda de salida para vo( t ) es la de la Fig.
6- 27a, El retardo de propagacin t HL' como se ve en la misma figura , es el tiempo que transcurre para
que Vo caiga desde V(l) hasta V' [m~dia entre V(I ) yV(O)]. Obsrvese que
V'

V(O)

+ 1 [V(I )

V(O)]

= 1 [V(I) +

V(O) ]

(6.33)

1'(1 ) - ---- - - -- - - - -- - c-~-~

---

1'(1 )

,, ~ [1'( 1) + 1'(0 )1

J"

,,
,

_ .1-

1" - - - -

_ _

J
J

/pHI.
~)

~I

Figurll (0-].7 . O ndas de salida de la Fig. 6- ]'6h mostrand o: ( a ) la

I ra nsic i '~n

de V(I ) a V(O), y (b) la tra nsicin de V(O) a V( 1).

El circuito equivalente para la transicin de ON a OFF es el representado en la Fig. 6-26b con el

interrup tor abierto y con Vo = V(O) en el instante t O, El condensador se ir cargando exponencia lmente
desde VW) hacia V( 1) con una cons tante de tiemp o t m. = C,mR. como ind ica la Fig , 6-27 11 . Co mo
RL :> R ON' t Ui t HL y por tanto ( Uf tpHL '
Si R L Y R ON fueran constant es: t Uf Y t HL podran calcularse a part ir de las expresiones analticas de las
curvas exponenciales de la Fig. 6:27, Srn embargo. puesto que estas resistencias no son lineales (varan
con la tensin) para calcular el retardo de propagacin se emp lea un mtodo apro ximado ms simple.
Segu idamente veremos esa forma de clculo basada en la cuanta de la carga transferida a (o desde) C,a"
En una transicin de V(1) a V(O) la corriente disponible para descargar C." es ie = ;1)- ; (Fig. 6-26). Esta
corriente vara con el tiempo. y designaremos el valo r medio de ie con 1",.. Durante un interv alo de tiemp o
/'i. t la variacin de carga en C/o / es 11(1).1t1t. Si durante este interv alo de tiemp o la variaci n de la tensin
de salida es /j, Vo la variacin de carga vendr dada tambin por Cw/ v o' de donde

I /u J~ ( =

con /j, 1 = IpHL ' de la Fig. 6-27a.

",

c,,,, UV"

1634 )

= (V(I )-V(O)]/2 y de la Ec. (6-34)

I /'IIL

C"U [V 1
21
/,,.-1 () -

V(O )I

(6-35)

El valor de /",.se obtiene calculando ie = io-iLmedido a VOHY a V' = (Von + VoJ /2 y promediando amb os
valores. As pues
(()-36)

Ejemplo 6-5
Determinar IpHL para el circuito inversor de la Fig. 6 24a. Supngase que Cw, = 0,2 pF Yque la seal
de entrada tiene V(O) = 0,3 V Y V(I ) = 6 V.

3 Para co mprobar eslos resultados oosla el eq uiva leme de Thh ellin de la pcrte del circullo quc conliene ROI/' R y VDI>"
L

Circuitos Mgico.s bsicos (digilales)

24 1

Soluci n

Para calcular I pHl vase en la Fig. 624d que la salida est en V 011 Vos 5,8 V Yque la entrada ha
cambiado a V ( 1) = \'r.~ , = 6V . Pa ra es te par de va lores se o bt ie ne la corrie nte i{l = 320 mA de la
Fig. 6-24c. Para el transistor de carga. cuando V,JSI = 5,8 V, VIU } - V/JI)- VIJ.\I -. 6-5,8 = 0,2 V. Las
caractersticas de carga del MOSFE:.. de la Fig. 6-24b sea lan que il. = ilJ! = 5 J.1A con V m ! = 0,2 V YV(;.~ ! = O.
A la tensin V' del 50% [Ec. (633)J VOS= V'" (5.8 + 0,5)f2 3,15 V y VGs / se mantiene en 6 V.
Correspondindose con este par de tensiones tendremos (Fig. 6-24c) iD = i1JI = 3 10 IJA. De la caracte rstica
de carga de la Fig. 6-24b. en la que V(iI! = O Y V/m = 2,85 V tendremos iL =1m = 20 IJA. Y as, de la Ec.
(6-36) se obtiene

1320 - 5) + 0 10 - 20)
2

= 303 1J.A

y la Ec. (6-35) da
1" 111. =

0.2 x IO -' ~ (5.8 - O.S)

2 x303 x ]{) -'
= 1.7S ns

Haciendo un clculo anlogo (probl. 6.40) para el retardo de propagacin. ya que la salida sube cuando
la entrada cambia bruscamente de V( 1) a V(O), obtendremos ' pUl = 26,5 ns. O bsrvese que tal como era de
esperar ~ ipHL ' El anlisis seguido en el Ejemplo 65 es slo aproxi mado, pero concuerda bastante
bien (= Z5%) con el clc ulo con simulado r.

67. PUERTAS LGICAS NMOS

Los inversore s de la Secci n 6-5 se pueden modificar para formar puertas NAND y NOR empl eando
mltiples excitadores alimentando una sola carga. El circuito de la Fig. 628a es una puerta NOR de dos
entradas (fan-in2) consiste en dos excitadore s NMOS de acumulacin idnticos y una carga de deplexin .
Como inversor ideal este circuito se co mporta en forma anloga al de la Pig . 6-28b en el que los
interruptores estn abiertos con entradas V(O ) y cerrados con entrada YO) . En consecuencia si una
cualquiera de las entradas, o ambas. de la Fig. 6-28b est en V( 1) queda cerrado un interrupt or y ' ', = V(O )
= O. La salida Yes V( 1) = VD/J slo si las dos entradas A y B estn a V(O) (ambos interruptores abiertos).
En e l circuito real NOR de la Fig. 628a. una o ms seales de entrada mayores o iguales a VIH hacen
que la salida sea menor o igual a V OL' S lo cuando amba s entradas estn por debajo de V IL tendrem os ", 2:
V OH' En la Fig. 6-16 los valores de las tensiones de salida y de entrada se designan : VQ
( 1) ? VOH' VQ(O) :5
VOL' V( 1) 2: VIH , y V(O) :5 VII: Empleando estas notaciones, la lgica NOR queda expuesta en la tabla de la
verdad de la Fig. 6-28c,
Cabe aumentar el nmero de entradas (fa n-in) colocando exc itadores adicionales en paralel o. El
mximo nmero de ellos viene limitado por la corriente que el MOSFET de carga puede tolerar y por los
efectos de la carga de la entrada (tal como e,.),
La puerta NANO de la Fig. 629a se ha formado conectando en serie los excitado res y la carga. La Fig.
6-29bes el equivalente idealizado y la Fig. 6 -29c es la tabla de la verdad. En la Fig. 6-29 b slo hay corriente
si ambos interrupto res estn cerrados, es decir que tanto A como B deben estar en lgica I para que la
salida sea V(O) = O. Cualquier otra combinacin de entradas dar una corriente nula en RL y en consecuencia
v = VOD e y = l. La puerta NAND NMOS de la Fig. 6-29a dar Y = 0.10 que co rresponde a v :5 VOL slo si
A y B son I (tensiones de entrada mayores o iguale s a V/H ) .
Obsrve se que cuando uno o los dos excitadores estn en corte se consume muy poca potencia en
cualquier circuito, pero si los dos estn en conduccin la disipa cin de potencia esttica ya no es
Q

242

Mkmelet'/rtJII;m //wtlenw

.v~

"

y .. lA -t RI

0,

0,

0,

lb(

l"

"

Estado

0'

Estado

0.

.. VIL

.. VIL

>VOH

e VIL

;;. V/H

e VOL

;;. V/H

"' VIL

<; V OL

;;' VI H

> VOL

<; VOL

Estado

1"
Fi:unl ZII. ( n) Puert a

N"" NMOS : (h) su ruprcse ntxcln idealizad a; ( e) tah la de la vcn.laO.

-tVOD
t V oo

Y ~"' B

0,

"
,

).
7

l"

,
0'

y e .<4B

"

Estado.

"

V. IO)

V IO)

VI(O)

l'

.m

VI(l )

VjO }

r
Estado.

"
V.. ru

l'..( 1)

VIO )

V..ll )

Vllll

V..(O)

Estado

.J,.
lb(

1' 1

)'gura 629. (el ) Puerta l'lANf) NMOS de dos e ntradas : Ih ) su representacin idealizad a: (e ) labia de la ve rdad.

despreciable. La puerta NA NO consume potencia slo du rante una de las cuatro condiciones de entrada
posib les. mientras que la puerta NOR disipa potencia dura nte tres de los cua tro estados. Sin embargo. la
NOR aventaja a la NANO en que lodos los terminales de fuente de los excitadores estn conectados a tierra.
Esta conexin permite que cada sustrato quede conectado directamente a su terminal de fuente Facilitando
la Fabricaci n.
Una importante part icularidad en la Fabricacin de circuitos NMOS es el hecho de que requiere un solo
transistor de carga independientemente del nmero de sus entradas . lo que influye notablemente sobre la
densidad de component es alcanzable. Adems, aun cuando la relacin W/L del MOSFET de dep lexin

Circuitos lgicos b sicos (d;gilalesj

243

necesita ms rea de la ocupad a por cada excitador, ello no representa un aumento significativo de la
superficie total del chip ya que slo se necesita un transisto r de carga .
Las configuraciones de circ uitos MOSFET comentadas en esta seccin son una forma de lgica de
transistor directamente acoplado (DCTL) que ya fue tratada al desarrolla r los circuitos lgicos bipolare s.
Otro ejemplo de DCTL emp leando MOSFET es la puerta AOI (AND-OR- INVERT) que se ver en la Seccin

7-1.
~~ ,

+ 'IJO

+ V DD

,.{

Carga
PMO S

O'
,

Excitador

NMOS

O'

'"

VI cortado

)<

QI y Q2

conducen

dO
O

Q2 conaoo.

'"

~" V

'"

Fig ura 6 .10. (a) Diagrama de c ircuito de un inversor ( MO S; (b) Sil re prescmacin equivalente de intertuprorc s; '1carac tcnsuca
de transferencia de tensin del sistema e n (a) con Vllll = :5 V Ytens iones umb ral de 2 V(Q I) y -2 V(Q 2)

68. EL INVERSOR CMOS

Los circuitos digita les complementa rios meta l-xido-semiconductor son muy empleados por lener la
ventaja de virtualmente no tener ninguna disipacin de potencia est tica en ninguno de los dos estado s de
lgica I o O. El inversor bsico CMOS , descrito ya en la Secci n 4-15 tiene la configuraci n de la Fig .
630. El excit ador NMOS y la carga PMOS conectados en serie son dos transistores de acumulacin, Sus
drenaje s estn unidos y la seal de salida se toma en este nudo. La sea l de entrada se ap lica s imullneamente a ambos disposi tivos en el terminal comn de puerta formado al conectar entre s amba s puertas .
La tensin de entrada v; varia entre VeO) OYV(1) Voo' Cuando v, Otendremos VGSI OYQI est en
corte (OFF) mientras que VGS1 = -V/JI) Y el PMOS Q2 est en condu ccin (ON), No obstante, puesto que los
dos FET estn en serie, la corriente en Q2 es igual a la de Q I (1m - 1m = Ol aun c uando la tensin de
puerta tenga un valor que te r icarnenre provocara la conduccin, En otras palabras: Q2 opera en el origen
de la caracterstica de salida del PMOS correspondiendo a una tensin de puerta \1(,_,
.\. = - \1" >, . Puesto que
VI J.U - O se dedu ce que "1, = V/J/J' Se ha cumplido la inversin porqu e 1'" = V (1) cuando v, = V (O).
Supongamos ahora que Vi = VDO = VGIl; entonces Q l est en conduccin. pero Q2 con V(Sl = Oest en
corte. Por tanto //)/ = -/ IJl'" O Y QI trabaja en el origen de la caracterstica de dren aje del NMOS
independiente de Vcs r Ya que la tensin a travs de QI es cero, Vd = O, Nuevamente se llega a la propiedad
del NOT; vlJ = VeO) cuando 1'; = V( Il, En cualquier estado lgico QI o Q2 est en OFF y la disipac in de
potencia en reposo es tericame nte nula, En realidad, esa potencia es igual al produc to de las corrientes
de fuga en OFF por Voo lo que supo ne unos pocos nanowatt por puerta.
De los razonamientos anteriores podemos deducir que el circuito de la Fig. 6-30b es anlogo al
funcionam iento de un CMOS . Como siempre ha de haber un interrup tor abierto, no existir corriente
alguna entre la tensin de alimenta cin y tierra y por tanto tambin la potencia ser nula, En una situacin
ideal la conmutacin es instantnea sin con sumo de potencia dinmica . En el prximo prrafo demostraremos Que en la prctica la potencia din mica no es cero .

244

Mtcroetectron ca moderna
+1 1>1)

Excuad orev

L._ _ 'I _ _ /,_ _" ' NMOS

,.,
Figura 6 JI . Pucna

"UM

<b ,

CMOS: ( a) c!itjucma del circuuo ; (b ) rcpresemacin ideal.

Consideremos el circuito de la Pig. 6-3Oa en el que VDD 5 v, Q 1 tiene Vr 2 V. Y Q2 tiene Vr -2

V. Supon gamos que el factor de proce sado k y la relacin W/L sean las mismas para el PMOS y el NMOS .
De nuestros anteriores razonamientos deducimos que con VI S 2 v, Q l est en corte y con VGS2 S ~ 3 V. Q2
est en conduccin. La tensin de salida en estas condiciones es vu - Vuu= 5V. An logamente con Vi ~
3 V. V (;\ ~ <!: -2 V. cortando Q2 y pasando Q 1 a conduccin de forma que la salid a sea V(O) = O v. Siri
embargo. creciendo v, desde cero en el es pacio 2 <vi <3 V estarn los dos dispositivos conduciendo con
10/ = -Imy decreciend o vodesde 5 a O V. En V= 2,5 V, 1'0 - V/JI/2 - 2.5 V como se veen la caracterstica
de transferencia de la Fig. 6-3Dc. Obsrvese que la curv a de esta figura se acerca mucho a la carac terstica
del inverso r ideal de la Fig. 6-140 . Con los dos dispositivos en conduccin durant e la transicin entre
estado s(2 < \ ~ < J V) circula una corriente en el circuitoconsumindose potencia dimlrnica.Frecuent emente
esto es un factor significativo en los sistemas integrados a pequea escala de tecnologa C MOS. En general
en un sistema digit al se pretende una alta velocidad de accin. lo que corresponde a un tiempo de ciclo
corto 1, ,, y una frecuencia alta f ni' (Hg. 6- 19). La disipacin de potencia dinmica aumenta y muy frecuentemente se necesita una puerta lgica para los cambios de estado . La potencia media consumida por una
puerta e MOS es proporcional a la frecuenciaf cK'

69. PUERTAS LGICAS CMOS

Las puertas NAND y NOR complementarias metal- xido- sem iconductor pueden formarse a partir del
inverso r bsico cas i en la misma forma que con la tecnologa NMOS . Sin embargo. la principal diferencia
estriba en que cada excitador NMOS requie re su propia carga PMOS4 En consecuencia los integrados no
tienen tanta densidad de componentes como los circuitos NMO S.

La puerta NOR
En la Fig. 6-320 est representado un circuito eMOS NOR de dos entradas, y en la Pig . 6-32b la
repre sentacin mediante interruptores ideales. Los excitadores estn conectados en paral elo (como en el
4 En la Seccin 9-S seesrudia una fonna de ctrcuno CMOSen el que se reduce el nmero de PMOS de carga.

Ctrcuttos toglcos bsicos (digitales)

i'

i'

l
G.

Q'
PMOS

.:.L

nOfnlJl

!_~

0 '

I~~

v,

G
T

245

vo

~~IOS

,.,

V(I 1'i VCOJI

,,'

'"

t'ijtu ra 6-32. ( a ) Puert a de transmis in C MOS : (b) la tensin de e ntrada e, v ( I I y la de gn hicn m se co ns ide ra V( 1) a l principio. )'
lu ego V (()): k ) , moo lo del circu ito.

NMOS) pero las cargas lo estn en serie. La necesidad de esta disposicin se hace evidente al analizar el
circuito de la Fig. 6-3Ib. Con cualquiera de los dos A y B en lgica 1,I a salida queda puesta a tierra. No
existe ningn caminoentreel nudo de salida y el suministro de potencia Voo' Si tal camino existiera hara
que Vo = VDD en contradiccin con la ley de Kirchhoff. Poniendolas cargasen seriesi una o las dos entradas
estn en 1 uno o los dos interruptores de carga permanecen abiertos, Y anlogamente, si ambas entradas
estn en V(O) ambos interruptores estn cerrados abriendo un camino desde la salida hasta VDD '

La puerta NAND
La puerta CMOS NAND se forma conectando en serie los excitadores y en paralelo las cargas. Esta
configuracin apareceen el Problema 6-48.

La puerta de transmisin
La configuracin del MOSFETcomplementario de la Fig. 6-320 acta como puerta de transmisin
(digital o analgica) gobernada por las tensiones complementarias
C. Consideremos una lgica
positiva con dos niveles lgicos VeO) y V( 1). Supongamos que e = I de forma que V C I =V(I ) y VC1 =V(O)
como en la Fig. 632b, (prescindamos por ahora de los valores entre corchetes). Si A = V( 1), entonces V(,~ I
=V(l )- V(l) =O YQ I est en OFF. Peco I vG51 I =V(l )- VeO) > Vr y vr;Sl es negativo motivando que el
PMOS Q2 entre en conduccin, Puesto que no hay ninguna tensin de drenaje aplicada Q2 trabaja en la
regin hmicaen donde VVS1 '" O. Dicho de otra forma: Q2 acta como una pequea resistencia conectando
la salida con la entraday B =V(I) =A. De forma similar se puede demostrar que si A =V(O) entonces Q2
est en OfF mientras que Q 1 conduce y B = V(O) = A.
Consideremosel caso en que e =ode forma que vGI =V(O) y VGl =V( 1) como indicanlos valores entre
corchetesde la Fig. 632b. Si la entradaes V( t ) como se indica, entonces vGSI es negativa y el NMOS Q t
es OFF y vG51 = OestandoQ2tambin cortado. Como ninguno de losdos FETconduce, tenemos un circuito
abiertoentre entrada y salida y por tanto queda inhibida la transmisin a travs de la puerta. Si la entrada
es V(O) nos encontraremos otra vez con que ambos dispositivos estn cortados, En resumen, si e = Ila
puerta transmite la -mrada a la salida de forma que B = A mientras que si e = o no hay posibilidad de
transmisin.

e )'

246

Microelectrnica moderna

r- - -- - - -- - ---- --

+ J' lJlJ

I
H I

..1

"

L
Puena bsicaNOR

JI
Inversor I

Inversor ~

Doble separacin

Figura 633. PuertaNOR CMOSde dos entradas con doble separacindebida a los inversores 1'12.

La n del PMOS est unida a V(1) , la ms alta tensin positiva del circuito, y el sustrato p del NMOS
a V(O) , la tensin ms negativa . El smbolo de una puerta de transmisin es el representado en la Fig.
6-32c. El control e es binario (slo puede tener uno de los dos valores), pero la entrada Vi puede ser o bien
digital, como se ha visto en prrafos anteriores, o bien una seal analgica cuyos valores instantneos han
de estar entre V(O) y V( 1). Por ejemplo, una seal de entrada senoidal con V(O) -5 V Y V( 1) = + 5 V (y
cuyo valor de pico no supere los 5 V) aparecer en la salida si e = l (vG1 = + 5 V), pero no se transmitir
a travs de la puerta si e = o(vG1 = -5 V).

Familias lgicas CMOS

Los circuitos lgicos complementarios de metal-xido-semiconductor se pueden adquirir en el
mercado como subsistemas de integracin a pequea y a gran escala. Las familias lgicas CMOS son las
de las series 4000B . 74C y 74HC estando todas ellas fabricadas con puertas de polisilicio. Los circuitos
de estas series pueden operar a tensiones de alimentacin tan bajas como 3 Votan alias como 20 V. una
circunstancia que proporciona al diseador una considerable flexibilidad. Cuando trabaja con una
alimentacin a 5 V, cada salida es capaz de estimular una entrada de una puerta TTL de la serie 74LS (esta
serie ser tratada en la Seccin 6-13).
La Fig. 6-31a corresponde a la estructura bsica de la puerta NOR en esta familia lgica. Las salidas de
estas puertas estn doblemente separadas, es decir, que la salida de la puerta bsica constituye la entrada
al primero de un par de inversores en cascada como se ve en la Fig. 6-33 . Los inversores en cascada no
afectan la funcin lgica llevada a cabo . Sin embargo, las dimensiones de los MOSFET del inversor 2 son
mayores, con lo que su salida es capaz de excitar muchas puertas similares (son corrientes tan-out de
ms de 50). La salida doblemente separada de la Fig. 6-33 tambin puede alimentar una carga no incluida
en el mismo chip que la puerta NOR con mayores capacidades de las conexiones.
La familia de circuitos CMOS ms moderna es la serie 74HC que utiliza mtodos de fabricacin ms
avanzados para reducir el tamao del conjunto. En consecuencia el retardo de propagacin es menor que
el de otras familias CMOS. Esta familia CMOS de alta velocidad tambin puede excitar la entrada de una

Circuitos lgicos bsicos (digitales)

247

puerta 1TL 74LS con retardo de propagacin comparable, y al igual que con cualquier circuito CMOS la
disipacin est tica de la puerta es extremada mente poca. Como sea que la caracterstica de transferencia,
particularmente con la doble separacin. es t muy prxima a la del circuito lgico ideal. los mrgenes de
ruido son amplios y las puertas CMOS gozan de una buena inmunidad ame el ruido.

6-10. EL INVERSOR BJT

El inversor BIT de la Fig. 6-34a es simplemente el transistor interruptordescrito en las Secciones 35,
3-6 y 3-8. Las caractersticas de transferencia pueden deducirse de la siguiente forma:
l. Con i -, S 05 V = \!, la tensi n de corte. (vase labia 3- 11el BJT est cortado y despreciando I ClJ la
tensin de salida es l' e. "
2. El transistor es escasamente conductor cuando V es ligeramente supenor a U,5 V y la pequena
corriente de colec tor que se forma hace decrecer "" desde V"" en 1, R".
3. En la regin activa directa. Btff "JI., = n.? V e l e = ~f JO/,,' Y
' ,1 =

!JI -

VB t"l O NI

(6 -)7)

La tensin de salida viene dada por

(6-)8)

Braonces, segn la Ec. (6-38) v. decrece con v

-.
,,
,,
,",,,

" tt

"I
-,

B,

B,

"
Figura 634. (a ) Crrccuo: (h)

i'

" _
__u

-.

"

'" e de transferencia de un inversor 8 1T.

caracterrsuc

Pendien te

<b ,

".
( 'une

~ot

Va ..."

,,
,,
,,
,,

ACliva
directa

----r----

0 Vu .. .,tC ....... .

',.

"

Figu r. 635 . Reprcsetltacin con trazos recios de l. car.clerfslicl de lTlrIsrerencia de un inversor BIT.

=1

248

sticroetectrnic II/ tu /t'mll

4- El crecimtcnto continuado dC" \', satura lige ramente clunnslsror y \'" 0.3 V. Con \'"
hallarse ". por la Ec . 16-3M ) e 1/1 de la Be. 163 1).
5. Un poste rior aumento de ", salura fuert emeruc cl tmnsisto r y l '" = \ '1 1 ",," = 0.2 V.

=0 ..1 V puede

La caracte rstica de transferencia res ultante pued e verse e n la Fig. 6 34b. En esta m isma figu ra se han
sealado los puntos de pend ien te - 1 de forma que se pued en determinar V"'H' VOL' VIL Y V/H' Observemos
(ue Vellf = V(( . y VII. vale a proxi mada mente VI./ll fJ., ,! = n,7 V. Obs rvese asimismo qu e VOl. es. ta mbin
apro ximadamente. Va tM 1 0 ,2 V siendo VIII e l valor de v ; co rres po ndiente a ' ', = 0 ,2 V obtenido de la Be.
(6 -3~O . Basndonos en estas observac iones trecneruemerue es con veniente representar la caractcrlstlca de
transferen cia como en la Fig. 6 -35 . Los tres segme ntos recto s representan e l es tado de l circuito cuando e l
BJT es t en las reg iones de co rte, activa directa y saturacin. Los valores de VOI/' VIL' VOL Y V/H se dedu cen
de los dos puntos de q uiebro A y B. El punto A repre sen ta la transicin desde co rte a act iva d irecta, mien tras
q ue en B e l transistor es t en el lmite de saturacin. La ca racterstica aprox imada de la Fig. 6 -35 dn
sufic iente precisin pa ra los c lculos manu ales o bteni ndose result ados ms aj ustados de los c lculos
s imulados.
La caracters tica de la Fig. 6 35. con valores de VOL = 0 ,2 V Y VII. = 0 ,7 V da UIl O S mrgenes de ruido
a lgo op timi stas. Los diseos ms conservado res part en de Vm. = 0 ,3 V (VCE e n el borde de saturacin) y
V'L 0 ,5 V. la tensin de co rte. El valor de V/H pued e regularse ajustan do R, o Rc ' Co n un va lor de Rc
dad o, la red ucc in de R, hace qu e e l UJT se sature co n un va lor ms bajo de 1', (vase Ec. (6-38)J. El mismo
efec to se co nsigue aumen tando Rc co n RB fijo.

Inversor de tra nsistor Schott ky

Para llevar un BJT hasta saturacin ex iste un a lim itaci n debida a que e l retardo de prop ag acin
aumenta al aumentar e l tie mpo de alm acenamien to de port ado res minoritario s (ve r Sec o3-8). Este e fec to
no se da en el MOSFET puesto q ue el FET es un dispositivo de po rtadores mayoritanos. Po r tan to. eltiempo
de alm ace namient o no se toma en con side racin e n las Figs. 6 - 19 y 6-27. Para evitar la saturacin de un
transistor bipo lar se co nec ta un d iodo Sc houky e ntre la base y e l co lec tor co mo en la Fig. 5- 13a. A es ta
co mbinacin se le denom ina trans istor Schonky y se la repre senta co n e l smbo lo de la Fig. 5- l3e. En la
Seco 5-3 se descri be la fab ricac in de este di spositivo y se explica e l porqu un tran sistor Sc bou ky no
puede llevarse a saturaci n.
La base de varios de los circuitos TIL ms comentes descr ito s e n las Seco6 -11 a 6- 13 es triba en la
mayor ve loc idad de conmutaci n qu e se o btiene con los transistore s Sc ho uky.

6 11. LA PUERTA TTL

NAND

La tecnolog a de integraci n a peq uea esca la (SS !) ms e mplead a e n las dos lti mas dcadas
ha sido la de la familia lg ica transistor- transis tor (TIL) . La pue rta NANO es e l bloq ue
co nstructivo TIL bsico, y Sil desarrollo procede de un a anterior familia l gica bipolar integrada llamad a
lg ica diodo-transistor (DT L). Como ayuda para e l an lisis de la pue rta NAND TIL p uede ser til e l
siguiente eje mplo desc ribiendo e l c ircuito NAND DTL.
( 1966~ 19 85)

I!.'jelllpl0 6-6

Circuitos lgicos bsicos (digi,alt.f)

249

La puerta NANO D11.. de lgica positiva de la Fig. 6-36 es esencialmente un circuito ANO de diodo (Fig.
2-13) en cascada con un inversor BIT. Las entradas binarias A, B Ye tienen niveles lgicos correspondiendo a las salidas V(O) y V( 1) de puertas semejantes. Los parmetros del BIT son: V, = 0,5 V, VlE I()N, =
0,7 V, Vu ,...., = 0,8 V Y VCE ,.... , = 0,2 V. La lensin de corte del diodo es de 0.6 V Y cuando conduce la
cada de tensin a su travs es de 0.7 V. Supngase que Q no esta cargado por la etapa siguiente: (a)
Comprobar que el circuito funciona cnmo puerta SASO pam P, < P, ._ .' (M Hallar P,._ : (c ') i.Fundunar;
el circuito si no se emplea D 2'!
Soluci6n
(a ) Los niveles de salida del inversor BJT (Fig. 6-35) son VeO) = Ver ,.,.H= 0,2 V YV( 1) = VCT = 5 V.
Si por lo menos una de las entradas est en VeO) su diodo conduce y V = 0,2 + 0,7 = 0,9 V. Puesto que se
necesita una tensin de 2 x 0,7 = 1,4 V para que DI YD2 conduzcan,'estos diodos estarn en corte y V~E
=O. Puesto que lutensin de corte de Q es 1'7 =0,5 v. Q esni en OH'. 1;1 salida se eleva hasla .5 V e Y = 1.
Esto confirma las tres primeras lneas de la tabla de la verdad de la NANO de la Fig. 6 li b.

r -

"

"

151.n ,

D
D

-"

DI

, -s-:

DI

"j

r- -

I --;--

RJ

(S .nl

-- :;~\:- - -- -- -

1: .: U l l

'

.
Ha

,
,,,L __
_ _ _ ___ _ _ _
Ci rru ilo enb"ada
ell.pl. siguie nle

Lo.

Flgur. 636. Puena NlVID de lgica pos ilivl Tran sislOf-Diodo (DTL).

Si todas las entradas estn en V( 1) = 5 V supondremos que todos los diodos de entrada estn en Off ,
que D I YD2 conducen y que Q est en saturacin. Si estas condiciones son ciertas, la tensin en P es la
suma de la cada en los dos diodos ms V., rJO/! o sea V, = 0,7 + 0,7 + 0,8 = 2.2 V. La tensin a travs de
cada diodo de entrada es 5-2, 2 = 2,8 V en sentido inverso justificandoel supuesto de que O est en OFF.
Determinemos ahora la corriente de la base de Q
J,

,,

V I I '
~

\'1'

R,
\ 'If' h~"

R,

5 -

"

5
:

O.H
5

O.56tJ l1lA

0..160 OlA

1" = 1, - I ! = 0.560 - 0.160 = O.4IXl mA

Admitiendo que P, > P, ,_. este valor de- l . satura Q y hace que "" = \'( I ) = \ '11._. Yconfirma la ltima
lnea de la labia de la verdad de NAN O.
(h) El valor de P, ,_. es le ,_11,.

25(1

,' ;('rtJt'It'('u ll i m 1II11l1t'rlW

5 - 0.2
= 2.182 mA
2.2

.
f3 A mln)

= l ,,_n = 2.182 = 546

lB

0.400

As, con ~F ~ 5.46 el supuesto de que Q est saturado es vlido.

(c) Si por lo menos una de las entradas esten V(O). entonces V,. =

0.2 + 0.7 = 0.9 V. Por tanto. si entre

el PUnlO P y la base B hay un solodiodo DI , entonces V1J1, = 0.9-0.6 = 0.3 V represenrando. V la tensi n
de corte del diodo. Puesto que la tensin de corte de la hase es V, = 0,5 V, tericamente Q esten corte.
Sin embargo, ste no es un diseo verdaderamente conservador. ya que una pequea punta de ruido
(> 0,2 V) pasar Q a ON. Un diseo ms conservador emplea (res diodos en serie en lugar de los dos
sealados en la Fig. 6-36.
Enloscomentarios anterioreshemos supuesto. fuerade la realidad.que la puerta NAND no tenianinguna
carga. Si excita N pue rtas anlogas podemos decir que su ..Ia n-out (salida en abanico) esN. Bl rransisror
de salida acula ahora como ..sumidero de la corriente en la entrada de las puertas que excita. En airas
palabras. cuando Q est saturado (Y = O) la corriente de entrada l de una etapa posterior (Fig . 6-36) se
suma a la corriente de colector de Q. Supongamos que lodos los diodos de entrada a la siguiente etapa
(considerada como una fuente de corriente) estn altos a excepcin del excitado por Q. De esta forma.Ja
corriente en este diodo es 1= (5-0.9)/5 = 0.820 mA. A esta corriente se le denomina carga normal. Ahora
la corrieme toral de colector de Q ser le = 0.820N + 2.182 roA. siendo 2,182mA la corriente de colector
descargado hallada en la parte a del anterior ejemplo. Siendo la corriente de base casi independiente de
la carga. lf/ se mantiene a su anterior valor de 0.400 mA. Si atribuimos a ~F Im'~) el razonable valor de 30.
el fan- out vendr dado por
le =~F "';.I /IJ' O sea
1, = 0.820N + 2.182 = 30 (OAllO) = 12.0 mA
de donde N =11.97, pero comaN ha de ser un nmero entero es prudente tomar N = 11 . Naturalmente no
debe sobrepasarse la corriente nominal de Q.
El circuito bsico lTL NAND que emplea la topologa de la puerta DTL puede verse en la Fig. 6 37.
Las uniones de emisor del transistor Q I de emisor mltiple de la Fig. 637 reemplazan los diodos D-~e l
rectngulo de la izquierda de la Fig. 636. Adems D 1est sustituido por la unin de colector de Q I. La
unin de emisor y la resistencia de emisor RJ de Q2 de la Fig. 637 sustituyen a D2 y R2 de la Fig. 6-36.
Ambo-, circuitos utili zan un inversor de s,llidil tQJ o Q l. La cx plicacicn del funcionamien to de la puerta
TTL es parulc!nala del interruptor DTt.. As pu s. si por lo menos una de las entradas esul en l/(O) = 0.2
V. enton ces:

V,. = 0.2 + 0.7 = 0,9 V.

Para que la unin de colector de Q I est con polarizacin directa y Q2 y Q3 estn ero ON se necesita
que V,. sea de unos 0.7 + 0,7 = 1,4 V. Por tanto, Q2 yQ3 est n cortados (OFF); la salida sube a V = 5 V,
e Y = V(1) . Por otra parte, si todas las entradas estn altas (a 5 V) los diodos de entrada (las un~mes de
emisor) tendrn polarizacin inversay Vp sube a Vcc y lleva Q2 y Q3 a saturacin. Entonces la salida es
Va """ =0.2 V e Y =V(O) (y Vp queda a unos 1.6 V).

Actuacin del transistor de entrada

Las explicaciones dadas en el prrafo anterior suponen que QI acte como unos diodos en oposicin
y no como un transistor. A las mismas conclusiones se llega si se tiene en cuenta el funcionamiento de
QI como Iransistor.

Circuitos lgicos bsicos (digita les)

25 J

Condicin 1. Si por lo mellos IIl1a entrada est baja, v, = 0,2 V. El emisor de Qltiene polarizaci n
directa y suponemos que Q2 y Q3 estn en corte (OFF). La corriente ICI ( = l) en el colector P debe ser la
corriente desde el emisor a la base de Q2 . Por tanto I e l es igual a la coniente de saturacin inversa del
diodo de la unin de emisor de Q2 . Puesto que esta corriente es suma mente pequea (unos pocos
manoamp erios) 101 Ic/ fl r Y QI est en saturacin. La tensin en P es igual a V O ; (lAIJ+ v= 0,2 + 0,2
= 0,4 V. Esta tensin es demasiado pequea para poner Q2 y Q3 en cond uccin. Esta argumentacin
confirma nuestra suposicin de que Q2 y Q3 estn cortados. y por tanto Y = V( 1) = Voc'
Condicin 2. Todos las entradas est n altas. Los emisores de Ql tienen polarizacin inversa mientras
que el colector la tiene directa porque la base de tipo p est conectada a los 5 V positivos de la alime ntacin
(a travs de la resistencia de 4 k n ). Por tant o Q 1est operando en el modo inverso (Sec. 3 ~3 ). La ganancia
de corriente inversa PR de un transistor integrado es muy poca 1). La corriente de entrada (ahora la
corriente de colector del transistor invertido) es P../III" La corriente J (ahora la corrie nte de emisor del
transislor invertido ) es -( I + ~II) ItcrEsta fuerte co rriente satura Q2 y Q3 e Y = \/(0). Esto concluye h
argumentacin de que la Fig. 6-37 obedece a la lgica NAND.

"

"

14 H ll

I LA kil I

V'

.,
R

,
~' ,
, 't

"T

R,
t~

H 11

V'
I

VJ
R,
t i kl1 1

Figura 637. Configuracin de la puerta bsica NANOTrL.

Tiempo de almacena miento baj o

Vamos a demostrar que debido al funconamientocomo transistor-de Q 1durante la transicin. el tiempo
de almacenamiento t (Sec. 3- 14) queda muy reducido . Obsrvese que la tensin de base Q2, que es igual
a la tensi n decolectordeQ I.es deO,8 + 0.8 = 1.6 V durante la saturacin de Q2 y Q3. Si ahora cualquiera
de las entradas cae a 0.2 V. mstaruneument c la tens in de la base oc Ql pasa a 1l.9 V. En este momento
la unin de colector se polariza en inverso por 1,60.9 = 0.7 V. la unin de emis or est con polarizacin
directa y Q I est en su regin activa directa. la elevada corrie nte de colector J de Q I elimina rpidamen te
la carga almacenada en Q2 y Q3. Esta actuacin de transistor es lo que le da al1TL una ve locidad mayor
que la de cualquier otra lgica saturada. Hasta que no se hayan elimi nado las cargas de Q3 y Q2 (de forma
que estos transistore s se co rten) no se saturar Q 1, como se ha comentado en la l. condicin.

Diodos de enganche de entrada

Estos diodos (representado s con lneas de trazos en la Fig. 637) frecuente mente se colocan entre cada
entrada y tierra con el nodo a tierra. Estos diodos no forman parte del circuito con seales de entrada

252

Microetectrontca modenur

positivas, pero limitan a un valor de seguridad las tensiones negativas en la entrada. Estas seales negativas
pueden estar motivadas por resonancias entre Inductancias parsitas de las conex iones y las capacidades
en paralelo.

612. ETAPAS DE SALIDA TT L

En los comentarios de la Seco 6 11 relativos al fan-ou t se tuvieron en cuenta dos circunstancias: ( 1) el
transisto r de salida debe satura rse cuando est cargado por N puertas. y (2) no debe sob repasarse la
corr iente nominal de este transistor. Ahora aadire mos una nueva cons ideracin (dinmica).
En el terminal de salida de la puerta ITL existe una carga capacitiva eL consistente en las capacida des
de los diodos con polarizacin inversa de las puertas de salida. ms cua lquier capacidad parsita de las
conexiones. Si la resistencia del ci rcuito de colector es Rc' entonces cuando la salida pasa de l esta do bajo
al alto, el transistor de salida se corta y la capacidad se carga exponencia lmente desde V CE MI hasta Vce
La constante de tiempo R{e l de esta onda puede sunone r reta rdos de tiempo proh ibitivos para el
funcion amiento de estas puena s.

La etapa en totem
El retardo de salida puede reducirse disminuyendo Rc pero esto aumentara la disipacin de potencia
cuando la salida est en su estado bajo ya que la ten sin a travs de Re es Vee- Va I""- En la Fig. 6-38 se
representa una solucin mejo r. en la que el transistor acta como un circu ito activo, sustituyendo la
resistencia pasiva. A esta configuracin de salida se le denomina amp lificador totem porque el transistor
Q4 se asie nta sobre Q3. Tambin se le deno mina etapa de salida cond uctora de potencia o separador de
potencia.
El transistor Q2 acta como partidor de fase ya que la tensin de emisor est desfasada respecto a la
de colector (con un aumento de la corr iente de la base. aumenta la tensin de em isor y decrece la de
co lector). Segu idamente vamos a explicar detalladamente el funcionam iento de este ci rcuito exci tador
re rtndonos n 1:1 puerta ITL de la g . 6-3K.
sv

.."

1.4

en

rona

8,

e,

Q'

QI
A

t(

E,

8,

f--

O'

/>0

I
I
I

8,

E,

,,"
J

e,

f--

QJ

e . .1

' 'T

___

I
I
JI

Figura 638. Puerta NAND TfL oon satidaen une m. 04. DO Y100n proveen la actuaein acuva.

Circuiw.I /g;cO.5

trasteos (d ig i w JI.'.5)

253

Cuando Q2 Y Q3 pasan a saturacin. la salida est en su estado bajo. Para este estado querramos q ue
Q4 estuviera en OFF lo est? Obsrvese que la ten sin de co lector de Q2 respecto a tierra N viene dada
por:

Puesto que la base de Q4 est unida al colector de Q2 tendremos V-.w =

DO, la tensin base-emisor de Q4 sera
~ '/fI ~

'"

\'H "~ -

Vc"'~

= 1,0 V. Si faltara el diodo

\ '( , .,...." . = 1.0 - n.:! = n.x V

que pondra Q4 en saturaci n. En estas condiciones la corriente constante a travs de l sera

v(( - \-'( ,. ~" .," -

V( 1. lo "

) - O.:! - n.:!
100

100

A = 4h OlA

lo que e.. excesivo y malgastado , Ahora se ve clara la necesidad de uadlr /JO.Con l en su lugar, la suma
de VB E4 y Voo es 0,8 V. Por tanto Q4 y DO estn ambos cortados . Resumiend o : si CL. est a la tensin alta
V( 1) Yse excita la puerta , Q4 y DO se cortan y Q 1 condu ce. Debido a la elevada corriente en su regin
activa, Q3 descarga rpidamente CL y a medida que ' ', se aproxima a V(O ), Q3 entra en saturacin. El
transistor Q3 de abajo del totem es considerado como un sumidero de corriente que descarga Ce
Supongamos que estando la salida en VeO ) hay un cambio de estado debido a que una de las entradas
cae a su estado bajo. Entonces Q2 cambia a OFF lo que moti va que Q3 se corte ya que V S D cae a cero. La
salida se mantiene momentneamenre en 0,2 V ya que la tensin a tra v s de el. no puede cambiar
instantneamente. Ahora Q4 se satura y DO conduce. como se puede comprobar
\111 "'4 = \/m ..'...... + V, .... + r., = O.X + 0.7 +

n.::!

= 1.7 V

y las corrientes de base y de co lector de Q4 sern

) - 1.7

14

lA

= 2. 36 OlA

) - n.:! - n.7 - 0.2

- - -- - - - = 'W .O OlA
0 _1

Por tanto si ~, supera ~ F 1...... ' = '("JlB~ = 39,0(2.,3 6 = 16,5, Y Q4 est en saturacin. Se puede decir que
Q4 es una fuente que suministra corriente a CL' Mientra s Q4 se mantenga en saturacin, la tensin de
salida crece exponencialmente hacia Ve, con la constante de tiempo muy pequea (100 +Rn;~ + R) el.,
siendo Rc.w la resistencia de saturacin (Sec. 3 10) de Q4 y R, (de unos pocos ohms) la resistencia directa
del diodo. Al aumentar l' decrece la corriente en Q4 , que pierde saturacin, y finalmente l' alcanza un
valor estable cuando Q4 queda cortado. Por tanto. el valor final de la tensin de salida es: "
t'

"

= \ '" - \ '11/ /

. , , .....

- \ '/ ."

, ~ ~ .,

~ 'i - ( L'i '

n .tl = 3.9 V= \ '( 11

Si se suprimiera la resistencia de 100 O , el cambio de VeO) a V( 1) sera ms rpido. S in embargo se

necesita esta resistencia para limitar las puntas de co rriente durante los transitorios de cambios de estado.
En particular, Q3 no pasa a OFF (debido al tiempo de almacenamiento) tan rpidamente co mo Q4 pasa a
ON. Si ambos transistores del totem cond uje ran al mismo tiempo, la tensin de alimentacin quedaria
cortocircuitada de no existir la resistencia de 100 n. El pico de corriente librado por la eliminacin durante
eltransitorio queda limitado a I("~ + 1.. =39 + 2.4 =41,4 mA si se emplea esa resistencia de 100 O. Estas

254

Microelectr nica moderna

puntas de corriente provocan ruidos en el sistema de distribuci6n de potencia y aumentan el consumo de

potencia a altas frecuencias.

Salida de tres estados

Para ampliar las prestaciones de un sistema digital muchas veces se hace necesario combinar entre sf
varios chip idnticos (Fig. 7-31). Consideremos un diseo tal que la n-sima salida Y. corresponda a Y. I
del chip 1, a Y.,J del chip 2, a Y,.' del chip 3, etc. Segn sea la 16gica especificada se requiere que cualquiera
de las Y. I , Y..z, Y,.', ere. (pero s610 una de ellas) aparezca en una salida Y. , Esto se consigue uniendo entre
s todas las Y. I , Yal , erc., (conexin OR enlazada) y habilitando s610 el i-simo chip mientras Y., deba estar
en Y., La etapade salidaen totem. Tf'Lcde la Fig. 6-38. modificada para incluir la habilitacin puede verse
en la fig. 6-3911 Ysu correspondiente circuito de salida de colector abierto en la Fig. 6-39h.
En la Fig. 6-39a si la seal del chip selector o de habilitacin (CS) es baja, DI y D2 estn en OFF y la
salida est en estado t o en estado Osegn que los datos de entrada sean Oy l . No obstante, si CS est
alto, D I YD2 estn ON; estos diodos enganchan Q3 y Q4 OFF, Yla salida Y es realmente un circuito abierto.
Esta situacinconocida como tercer estado de alta imp edancia permite la conexin OR de las salidas de
varios chips. El circuito de la Fig. 6-39b funciona en forma similar de tres estados. No obstante los
fabricantes designan la configuracin de la Fig. 6-39a como salida de triple estado (TS) y la de la Fig.
6-39b como salida de colector abierto (OC).

La caracterstica de transferencia
La puerta 1TL NAND(Fig. 6-38) se convierte en inversor cuando todas las entradas estn unidas entre
s. La aprc xlmacl n lineal a la caracterstica de transferencia del inversor resultante, representada en la
Fig. 6-40 difiere de la de la Fig. 6-35 del inversor BIT bsico. La siguiente argumentaci6n cualitativa
justifica la fonna de tal caracterstica (Fig. 6-40). Se deja para el lector la evaluacin numrica de los
valores crticos de tensin (ProbJ. 6-66).
Con Vi <VIL tanto Q2 como Q3 estn cortados, Q4 en saturaci6n y la salida es V( 1). En el puntoA, Q2
empieza a conducir. Sin embargo. la corriente producida en Q2 es insuficiente para provocar la cada de
tensi6n VE"'1 = VBU necesaria para poner Q3 en conduccin. La disminuci n de VCN1 mantiene a Q4 en
estado de conduccin pero ya no est en saturacin y da cuenta de la disminucin de 1"1" Aumentando \','
hasta su valor en B se aumenta la comen te de emisor en Q2 y por tanto Q 3 pasa a ON. Entre B y e de la
Fig. 6-40, Q3 est en su regin activa directa y la salida decrece al incrementarse vj (similar a la regi6n
entreA y B de la Fig. 6-35). Al ir Q2 conduciendo ms, Q3 pasa a saturacin y Q4 a corte (en el puntoC),
quedando la salida limitada a VCE ("" 1 con VI > VIH

6-13. FAMILIAS LGICAS TTL

La familia 16gica TfL original se denomin6 serie 54n4' y usaba el circuito NANDde la Fig. 6-38 (o
con la etapa de salida de la Fig. 6-39 incorporada) como bloque constructivo bsico. Para aumentar la
velocidad se aadieron transistores Schouky llamndose aesta familia serie74S. Elretardode propagaci6n
qued reducido a un tercio a expensas de duplicar la disipaci6n de potencia. No obstante, el producto
, Las series 54 y 74lienen id~nlicas caraclerlsliclJ et~clricas. La serie 54 puede operarenln: los 55 y + 125 OC mientras que la 74 sloenlre O
y 70 "C.

Ctrcuttos togicos b sicos (digilalrs)

f..nl r.KIa ~--+--r~

oJedalos

"',

DO

de d.,...

"'

'"
Ilabil i lacil)~"

Habili lK it-1IIIIrrI.....

es

~----.--~

es

.......6

255

S..lid"
y.

Q'
Q3

_
es

..,

",

t'i gur1l6l'J . E1;Ipasde sa lida de Hes e stados gu !lcrlllldas po r 1111<1 seal delchip sc tector u de habilitacin (es ); ((1) c unuc m. ( /l) e n
cole ctor ubicno.

'.
"~

I'u l

,,

,,
,
,,

__ ..J

Q'~

Q2
_

Y QJ w.
QJ SalUliiCin

"

Figura 6-40. Representacincon lIazas rectiunecs de la e......cteriSlica de transferenci.. del 'TTL.

retardo-potencia se mejor respecto la serie 74 . Tanto la serie 74 como la 74S han sido s uplantadas por
la serie 74LS (Schouky de baja potencia ), la 74AS (Schouky avanzada) y la 74ALS (Schouky avanzada
de poca potencia).'
La serie 74LS es en la prct ica (en 1987) la famili a nonnal TIL de uso genera l, en la que la puerta
NANO bsica es el circuito de la Fig. 6-4 1. Su topologa es simi lar a la de la Fig. 638 exce pto que se han
sustituido los BIT por transistores Schottky. En la Fig. 6-41 la designacin de los trans istores Q 1 a Q4 se
corresponde con las numeraciones de la Fig. 6-38. Los transis tores con numeracin ms alta son los que
ha habido que aadir. Obsrvese que el transistor de emisor mltiple Q l de la Fig. 6 38 ha sido
reemplazado por el circuit o ANDde diodo Schottky (D 1, D2 YD 3). La adicin de Q6 elimina virtualmente
el segundo punto de quiebro B de la Fig. 6-40 ya que tanto Q6 como Q3 deben ser conductores para la
corriente ex istente en Q2. Adems, debi do a que ambos Q6 y Q3 cam bian simultneamente, el punto A
de la Fig. 6-40 ocu rre a tensin de entrada ms alta. El qu iebro e corresponde JI una tensin de entrada a
la que el transistor Q3 est enganchado debido al diodo Schottky . En con secue ncia, se reduce la diferencia
de tensin entre Vn: Y Vm
La inclusin de Q5 provee mayores corrientes de carga, cuando la salida es V(l) que la que podra dar
Q4 solo. Obsrv ese que los emisores de Q4 y Q5 van conectados a la salida (a travs de la resistencia de
4 Idl). Los diod os D4 y D5 se emplean para aumentar la velocidad en que Q4 se con a cuando la salida
debe cambiar de V(I )a V(O).
, Tlml*!n u islCn ~ cim lOS en la serie Sol.

256

Microelectrnica moderna
'5 V

120 0

"n

zo en

QS

'"

r.s kn

Figura 6-41. Configuracin del circuito de la puerta NANOTTL Schottky de baja potencia {serie 54n4 LSj. Los elementos representadosen tonosms claros reemplazan a los correspondienres en [a Fig. 6-38. Los transistores Q5 y Q6 Ylosdiodos D4 y D5 son
componentes adicionales. La numeracin de los distintos elementos secorresponde con la empleada en la Fig. 6-38.

Puede verse el funcionamiento de baja potencia comparando los valores de las resistencias asociadas
con el transistor Q2 en las Figs. 6-41 y 6-3 8. Se puede dividir por 51a disipacin de potencia conseguible
con una velocidad comparable.
La puerta NANO 74AS es la ms rpida de la serie TfL. Se han hecho intentos para minimizar el retardo
de propagacin a expensas de la disipacin de potencia. La configuracin del circuito es semejante a la
de laFig. 641 salvo que se emplean resistencias ms pequeas para mejorar la velocidad (menorconstante
de tiemp o) aunque aumenta la disipacin de potencia (corrientes ms elevada s).
La serie 74ALS se deriva de la 74LS cuyo diseo se utiliza para reducir al mnimo la disipacin de
potencia. Como el retardo de propagacin tambin se reduce, esta serie tiene el mejor producto retardopotencia que cualquier otra familia lgica . El consumo de potencia se reduce debido al empleo de
resistencias ms elev adas y la correspondiente disminucin de corriente. La velocidad aumenta por la
anexin de elementos activos tales como tres seguidores de emisor pnp para reemplazar DI , D2 Y D3.
(En la Sec o6-14 demostraremos que la resistencia de salida de un seguidor de emisor es baja, de forma
que la constant e de tiempo resultante tambin es pequea.) La mejora de procesos tcnicos permite fabricar
dispositivos peque os que a su vez mejoran las caractersticas de velocidad de la serie 74ALS .

614. CIRCUITOS LGICOS DE EMISOR ACOPLADO

La familia lgica ms rpida actualmente disponible es la lgica de emisor acoplado. Su velocidad es
debida a usar el interruptor de corriente no saturante basado en el par de emisor acoplado (diferencial)
descrito en la Seco 3-12 y cuyo circuito est reproducido en la Fig. 6-420. En esa Seccin se demostr que

Circuitos lgicos bsicos (digitales)

257

todas las tensiones '1 corrientes I c l , l c, 1'0 1 '1 Vw respond en a la diferencia de tensin Vd "" 1'r" 1'2 como se
indica en las Figs. 3-38 '1 339 que por comodidad se han repetido en las Figs. 6-42b y c. La suma de
corrientes iel + i n - u,JEE = l EE. para todos los valores de las tensiones de entrada 1'\ y vz. Ob servemos que
a efectos prcticos, con Vd 2: 4 V r - 100 mV - 0, 1 V (a temperatura ambien te), i o = I EE.e i n "'" O. La
situacin es la contraria con 1'" negativa siendo 1 "" I 2: 4 Vr- Aqu Q I est virtualmente cortado '1 toda
la corriente est en Q2. Si seleccionamos \11 para que sea una tensin fija de referencia V entonces cuando
[a seal de entrada ", = \', cambie de V.. + 0. 1 a V. -0.1 la corriente I fE cambiar de Q, a Q2' La variacin
de \1, desde V.-O,I a V. + 0.1 volver a pasar la corriente de Q2 a Q l , Mientras estos transistores QI y Q2
estn en conduccin (- O, I < \'" < 0.1) estn en su regin activa directa '1 uno cualquiera de ellos es t
virtualmente cortado si v" est fuera de estos limites.
H' cc

"
"

QI

-,---"'-----

.,O"'-- - -- j -- - - '

-U'r
- :U'r- "'r
- H'r

_~
_o::c

~
_",

"'r 2...T ] ...r .....r

<',

k'

Figura 6-41 , (a ) Par de emisor acop lado co n carac tersticas de transferenc ia de (b) corrien te de colector y (e) lensin de salida,

I I

Obsrv ese que cuando 1'" ~ 4 V r, "", estar alto y \ '1(' bajo, o viceversa. En t rminos de Boole las
dos salidas son complementarias (si VD' es Y. 1'02 ser Y). Las puertas lgicas de emisor acoplado
aprovechan esta circunstancia para habilitar smulr nea mente ambas entradas Y e Y.

Puerta bsica ORiNORde emisor acoplado (ECL)

La topologa normal de la puerta ORINORde emisor acoplado es la representada en la Fig. 6-430. Se
obtiene a partir de la Fig. 6-420 empleando una tensin de referencia constante V.. para v 1 de Q2. y con

258

Microelectr nica moderna

transistoresen paralelocon unaresistenciade colectorcomnen el lugar de Ql . La Fig. 6-43a corresponde

a un fan-ln (nmerode entradas)de 2. Si una de las entradas A o B est en V(I) >VR + 0,1, las salidas
sern VOl:::: V(O) y V02:::: V(l), y si ambas entradas son mayores que Vil + 0,1, nuevamente \'01 =V(O) YVOl
:::: V( 1). Sin embargo, si ambas entradasA y B estn en V(O) <~R-O~, vo ~ V( 1) YV02 :::: V(O). Por tanto, V02
es la salida OR ( y, :::: A + B ss y ) y VOl en la salida NOR [Yl = ( + ) = 11 como se ve en la Fig. 643b.

La tensin de referencia Vil

La fuente de corriente de la Fig. 6-43 est formada de la manera ms simple por una resistencia RE
situada entre el emisor comn y el negativo del suministro. A partir de la Fig. 643 (con REsustituyendo
l EE ) aplicando la ley de Kirchhoff al lazo formado por Vil' V/If1' RE y VEEpermite expresar la corriente I en
REcomo 1= (VIl - V,'IE1 + VEE)/R E. Puesto que la variacin de VBEl con la corriente en la regin activa es
pequeaencomparacin con Vil + VEE' I se mantiene esencialmente constante enel parde emisoracoplado.
Estacorriente constante simula la fuente de corriente l EEde la Fig. 6-42a.

'

r2 ~ r (ORI

;: Ct :
,,,

Yl ~

- I' U

R.

'.

su

--,,,

04

o,

R.

04
R.

,~

Ud

( S OR )

'"

Figura 643. (a) Puerta ECLOR/NOR. (b) 51mbolo lgico.

(907

JO

en

'.

R,
(4 .98 k l1 )

_ V BEIO N '

R.
(6 . 1 kU I

- vu:

- 1' U'
( ~5 , 2 0

Idl

V)

(- S.20 V)
lb)

Figura 644. (a)Cr cuilo utilizadopara formar la tensinde referencia Vft en la puerta ECL (b) Equivalentede Thevemnde la
red de baseempleadaen el ccc unc anterior,

Circuitos lgicos b sicos (digitales)

259

El circuito de la Fig. 6-43a requiere tres suministros de potencia (VcC' V i l y VR) . Se puede obtener una
puerta ECL ms prctica con un solo suministro (II EE ) poniendo IIcc a OY (a tierra) y derivando II R de la
configuracin de la Fig. 6-44a. Para calcular VR obsrvese que el equivalente de Th evenin del circuito es
el de la Fig. 6- 44b , en el que
V B n = ( II EE

- 2Vn ) R" + R,

R"

(6-39)

siendo VDla tensin a travs de cada diodo.

Si admitimos que lH 4 provoque una cada de tensin despreciable en RB en comparacin con V8 /1'
entonces
V H = - V/W

( 6 -4 (J)

VI/ON I4

Empleando los valores numricos mostrados en la Fig. 6-440 Ysuponiendo V/) = 0,75 V tendremos,
segn las Ec. (6-39) y 6-40)
_ (5.2 - 2 x 0.75)(0.90 7)
0.907 + 4.98

V
BH

VI/

- 0 .570 - 0 .75

0.570 V

-1.3 2 V

El motivo para elegir V BE ONJ 4 = 0,75 y (en lugar de 0,7 Y) es que para conseguir las velocidades de la
hay que emplear dispositivos de pequeas dimensiones, lo que lleva a
lgica de emisor acoplado
que los transistores operenacorrientes ms elevadas en relacin a los valoresde l ES generalmente habidos.
Esta mayor corriente necesita que VBE(ON) > 0,7 V, Y es prctica normal tomar 0 ,75 V para la tensin
base-emisor en los circuitos ECL. Vamos a justificar la suposicin de que VD = 0,75 y , Puesto que I D
l/l~ tendremos, segn la Ec. 6~ 440

dkL)

5.20 - 1.50
0.90 7

+ 4.98

0.63 mA

16-41)

De la Fig. 5-19a hallamos para el diodo base-emisor con el colector abierto, VD= 0,75 V a 0,63 mA
como habamos supuesto.

La caracterstica de transferencia
El circuito utilizado para determinar la funcin de transferencia OR se deduce de la Fig. 6-43 con RE
en lugar de la fuente de corriente l EE como est representado en la Fig. 6-45a. Slo se ha dibujado un
transistor de entrada Ql ya que todos los otros en paralelo (tal como el Q3 de la Fig. 6-43) se consideran,
a efectos de este comentario, como en no conduccin. Para trazar la caracterstica aproximada de
segmentos rectilneos de la lgica OR se han de cumplir dos condiciones: (1) si v, = V(O), Ql est en OFF,
Q2 en ON y "02 = V(O); y ( 2) si Vi = V(1 ), Ql est en ON, Q2 en OFF y VOl = V(l ).
Para ca lcular la primera V(O) co nside re mos Q2 de la Fig. 6-45a en co nducc in :
V t: = V R

V f:

V Bt.U N

( -Vt./.)

u,

-1. 32 - 0.75
Vf : + Vf :f .

R,

- 2.07 V

(6-42)

16-43)

260

Microelectrnica moderna
I

- /
C2 -

V 02

-2 .07 + 5.20
0.779

E -

4.02 mA

16-44)

= - / C2 R 2 = - 4 .02 x 0.245 = -0 .98 V = V(O)

Vamos a comprobar la pnmera condicin , o sea que Q 1 est en OFF cuando

Vj

=VeO)

VBE1 = VeO) - VE = - 0.98 + 2.07 = 1.09 V

Puesto que este valor es superior al de la tensin umbra l V = 0,5 V, Ql no est en corte y el circuito
de la Fig. 645a nofunciona apropiadamente, pero esta dificultad se remedia fcilmente. Para cortar Q 1
el valor de VeO) debe hacerse ms negativo lo que se logra con el circuito cambiador de nivel de la Fig.
645b , Conectando la baseB5 de Q5 al co lector C2 de Q2 y tomando la salida en el emisor de Q5 tendremos
V ,,3

V,, 2 -

R,

!'

Cl

(220m

el

",

VBF.ON = - 0.98 - 0.75 = - 1.73 V = VeO )

I CI

".,

C2

QI

Ql
V,

"

50 kn

R,
(245 n)

Y,

V,61

OS

QS

VUElONI _

".,

R,
(179 )

so n

- VEE

(-5.2 0 V)

1')

(b )

Figura 645. (a) Puerta bsica ECLcon IEl! originado por RE y VEl!o (b) Circuito desplazador de nivel (seguidor de emisor).

Obsrvese que con la adicin de Q5 y con v., = VeO) tenemos

VB F.l =

Vi -

VI'" = - 1.73 + 2.07 = 0.34 V < VI' = 0.5 V

lo que confirma la condicin 1 de que Q1 est en OFF con una entrada VeO) .
Para calcular V(O supongamos la segunda condicin, es decir, que para Vi = V(I ), Ql conduce y Q2
est cortado. Puesto que la = O, V02 = OY vos = - V BE (ONl "" 0,75 V = V(l) . Comprobemos el supuesto de
que Q2 est realmente cortado. Puesto que VE = vr VB~I = V(l)-VBE ( O = -0,75-0 ,75 = -1,5 V, Y Vm =
VR- VE = . 1,32 + 1,50 = 0,18 V. Puesto que esta tensin es menor que =0,5 V queda comprobado que Q2
est cortado.
Hay que advertir que los valores hallado s de VeO ) y V( 1) son slo aproximados ya que se han
despreciado las corrientes de base y adem s la corriente en el transistor cortado no es exac tamente nula
(vale alrededor del 2% de su valor en conduccin). Si se toman en cuenta estos trminos (Prob l. 675 ),
V(I) = -0,90 V Y VeO) = . 1,74 V. Obsrves e que estos valores son simtricos respecto-a la tensin de

Circuitos lgicos bsicos (digi/ales)

261

referencia VR = -1.32 V ( 1.32-0.9 = 0,42 = 1.74 - 1,32). En la Fig. 6-46 se representan las caractersticas
real y aproximada respectivamente.
~

. v

VOl - - I. 32 V
V/L - - 1.4J V
VJH - - 1.I I V
- 1.6 - 1.S

o
o

- 1.1 - 1.0

o.

'0.

- 0.8
- VoH - - 0 .9 V

- 1.0
- l.2

- - Aproximado
- 1.4

- 1.6
- - - - -

- V Ot - - 1.74 V

- 1.8

Figura 6-46. Caraclerfslicade transferencia oa/No~

+ Voc -

.
Ql
+ Vcc ~O

-il i

'"y r

R,

R,

R,

moO)

(2'" O)

(90 7 0)

~~QJ ~~I

(',..i

V.

I~

Q2

.I

'OkO

(6.1 kn

R,

R,

(719)

(4.98 kn)

i
lraerruptor de corriente

DI

02

R,

'O kn

~i1

111

_ V~

~.
Circuilo
de tensin
de referencia

Figura 647. Circuito completode la puerta OR/NaRECL{serie 10.(00 ).

Elapas de salida
del seguidor de emisor

1 - (:;:-;SI

262

Mtcroetearontco moderl/a

El arg umento empleado aqu de que Ic es esenci almente cons tante supone que Q2 es t siem pre e n
cond ucci n con V6f = Vn 1011'" Sin embargo. con QI en ON Q2 debe estar e n OFF e lEvie ne determinado
por el nivel de entrada V(I) . As Ic = (V(I)- V' EI + VuJ/Rc '" ' n' Se deduce (Prob l. 6-76) que ' n es
ligeramente mayor que Jo (co n Q2 en ON). No obstante para tener unas caractersticas OR/NOR simtricas .
la tensin In R, cuando Q1 conduce debe ser igual a la ca da (InRI) a travs de RI cuando Q2 est en ON.
De aqu se deduce que RI debe ser lige rame nte inferior a R1 como en la Fig . 6-47 .

Mrgenes de ruido
Ge neralmente se determinan V'L y V'Hde forma que la diferenci a e ntre tensiones de entrada de una
corriente de co lector del transisror ors del ! % de la del transistor ON. Los valores de V'L y V/H as obtenidos
difieren muy poco de los dados por los puntos de pendi ent e unidad (Probl. 6-74). Segn la Ec. (3-4 1) la
variaci n de Vd necesari a para que le/ln = 100 se calcula en Vd '" 112 mV. Por simetra VIN = VJI + 0.112
y V'L = VJI-0.112. To ma ndo V.., = - 1.32 V. V/H =- 1.2 1 Vy VIL = -1,43 V.
El margen de ruido se calc ula por la Ec. (6-29)

NM H

= V(m

NM L

- V/H

VIL - VOL

- 0.90

1.21 = 0.31 V

- 1.43 + 1.74 = 0.3 1 V

Obsrvese que la simetra de la funcin de transferencia da lugar a igual marge n de ruido. NM H = NML
=0,31 V',

La ca racterstica l\;OR
La salida NOR se obtiene del emisor de un cambiador de nivel Q6 (idntico al Q5 de la Fig. 6-45b)
conectado al co lector de Ql . La caracterstica de transfere nci a NOR est tambin indicada en la Fig. 6-46 .
Co n tensiones de entrada altas aparecen grandes diferencias entre las caractersticas OR y NOR. Al le
creciendo VI ms all de VIIr le, con tina creciendo y la salida NOR cae por deb ajo de VOL" No obstante
cuando VIse hace suficientemente grande para saturar Q I la corriente de emisor aume ntada hace aume ntar
Vc' Con VCC\ constan te en Vcc r_ = 0.2 v. fa tensi6n Vn tam bin crece. Por tanto. a medida que "'1sigue
creciendo por encima de la tensi6n a la que se alcanza la saturacin de Q1, la salida NOR sube nuev ament e
como se ve en la Fig. 6-46 (Probl. 6-7 3). Sin e mbargo. en el funcionam iento normal se limita a la tensi6n
de entrada.

La etap a de salida
El circuito de la Fig. 6-4 5b. adems de ser un cambiador de nivel se denomina tambin seg uidor de
emisor. Expliquemos el significado de esta voz : puesto que Vle (()N I es prcticament e constante e
independient e de la corriente del transistor. cualquier increm ento de la tensin base-tierra se traduce en
igual incremento de la tensin emi so r-tierra. Asf pues. el emiso r sigue a la base en cuanto a las
variaciones de tensin. El circui to es un amplificador de gan ancia en tensi n aproximadamente uno. Esta
conclusin es vlida aun cuando vare la carga exterior de emisor y en con sec uencia la resistencia de salida
1 El mlJ*o de los punlOSde pendimle unidad pAl1l elll cu]u NM H y ~ cond uce I teW1Lado$ nurnairol. que slo difieren en aJl"nos mi li....ll.

Circuitos gicos luh iL'mi (digita les)

263

R de un seguidor de emisor es extremadamente baja (vase la Sec. 10-12 para el clculo cuantitativo de R ).
Un seguidor de em isor constituye una excelente etapa de salida ya que proporciona la baja res istenc ia de
sal ida necesaria para conseguir grandes velocidades al excitar una carga capacitiva (las entradas a las
puertas que comprenden la carga).

Topologa ECL ORINOR

La configuracin completa es la de la Fig . 6-47 cons istente en los tres circui tos principales ya
comentados : (l) El par diferencial conmutador de corriente, (2) la red de la tens in de referencia y (3) la
etapa de salida seguidora de em isor. Los va lores de los componen tes dados en la figura son los tpicamente
usados en la fami lia ECL serie 10.000 que se ver ms ade lante en esta m isma seccin.
En las puertas ECL no est prev ista ninguna carga interior al chip, y no habiendo ca rga los emisores
de Q5 y Q6 estn abenos . La resistencia de carga de cada segu idor de emisor la dan las conex iones de
transmisin (frecuentemente una lne a de transmisin de SOn) y la res istencia de entrada de la etapa
siguiente. Las res istencias de 50 kQ conectadas entre la base y VEE de los transistores de entrada pueden
suponer la carga para las salidas del exci tador . Obsrvese que sin seal de en trada (A y B permanecen en
circuito abierto) estas conexiones de resistencia aseguran que las e ntradas es tn en VeO). As pues, las
puertas ECL tienen subida activa y bajada pasiva.
El circuito de la tensin de referencia se disea de tal forma que VR resulte prcticamente constante,
mucho ms grande quc l/l~ ' En par le, este
independ ientemente de la corriente de base en Q2, haciendo
elevado valo r de 'n cuenta para la alta dis ipacin de potencia de las puertas ECL. Los diodos IJ I YD2 se
emp lean para compensar la temperatura de la unin base-emisor de Q4 y juntamente con R mant ienen '
igua l a' El '
Como puede verse en la Fig. 6-47 hay dos cone xiones distintas a VeT (tierra) ; una pa ra el segui dor de
emisor y otra para el interruptor de corriente y la tens in de referencia. El mo tivo de separar estas
conexiones es para ais lar los transitorios de las interrupciones (elevados picos de corriente y de tensin
causados por la carga y descarga de la carga externa y de las capacidades de salida parsitas) que aparecen
en la sal ida de los seguidores de emisor afectando el par diferencia l y el circuito de referencia (etapas
internas). Teniendo las puertas ECL un margen de ruido bajo (0,3 V) esta configuracin ayuda a contener
los nive les de ruido .

'n

Disipacin de poten cia

Una consecuencia dcl e mpico dc interruptores de corriente no saturante es que V I'I' puede sum inistrar
una corriente relat ivamente alta . Esto supo ne una disipacin de potenc ia mayor que la de otras fam ilias
lgicas . La corriente lEA (despreciando las co rrie ntes de base) es:

VII -

( - V II,)

Ii,

- 1.32

+ 5. 2

(l. J

(),6.\6 m A

Segn la Ec. (6-4 1) la corriente del diodoes rf) o:; 0.63 mAy segn la (6-44) , ' EE o:; 4.02 mA . La corriente
+1&\ = 0,63 + 4,02 + 0,64 = 5,29 rnA, y la potencia co nsumida
total suministrada por VEE es 'r o:; +
es PD = 5 ,29 x 5,2 = 27,5 mW. O bsrvese que e n este valor no est incluida la potencia suministrada a la
carga por el seguidor de emisor (para la d isipacin normal por puerta. vase la tab la 6-4) .

'v 'n-

264

Microetectronica moderna

Nmero de salidas (tan-out)

En las puertas ECL el nmero de salidas no est limitado por la corrie nte en continua que puede
suministrar la etapa de salida , sino que viene determ inado por la capacitancia de la carga. Cada puerta de
carga que debe ser excitada tiene una capacidad e a la salida de la puerta exci tadora, y con un fan-out N,
la capacidad total ser NC. Para conservar la velocidad (tanto de propagacin como de subida) de una
puerta ECL slo puede usarse un nmero limitado (unas 10) de tales puertas.
La gran velocidad de las puertas ECL obliga a que la transmisin de la seal de una puerta no degrade
la calidad de la seal que tiene un tiempo de subida del orden de I ns. Con la velocidad de la luz en un
semiconductor, que es de unos 1,5 x 108 mIs (aproximadamente la mitad que en el vaco) un tramo
conductor de ms de 4 cm supone un retardo de ms de 0,25 ns, lo que es comparable con el tiempo de
subida. Por tanto las vas de transmisin de estas dimen siones deben ser tratadas como sistemas de
distribucin (lneas de transmisin). Una lnea de transmisin mal termin ada puede provocar que alguna
de las seales transmitidas se refleje hacia atrs hasta el extremo emisor. Lo mejor que puede pasar es que
la seal reflejada se combine con el impulso inicial, deteriorndose la calidad (resonancia), y lo peor es
que la seal reflejada se retrase lo suficiente para que aparezca como una segunda seal e introduzca
errores lgicos. Para evitar cualquier reflexin , las lneas de transmisin usadas para interconectar puertas
ECL deben terminarse con su resistencia carac ters tica (usualmen te entre 50 y 100 O).

Familias ECL
La familia lgica ECL ms popular es la serie 10.000 (o serie 1OK) que tiene un retardo de propagacin
de tan slo unos 2 ns. Esto se atribuye a la pequea variacin de tensin entre V(O) y V( 1) Yal interruptor
no saturante excitando un circuito de baja resistencia. Existe tambin en el mercado otra familia lgica
ECL que es la serie 100.000 (o lOOK)s.
La serie IOK est diseada de forma que la tensin de referencia con compensacin de temper atura,
quede siempre entre V(O) y V( 1). No obstante, estas tensiones varan con la temperatura, y los cambios de
los niveles lgicos pueden ser perju diciales. Las modificaciones del circu ito en la serie lOOK hace que las
tensiones V(O ) y V( 1) sean cas i insensibles a la temp eratura,
La serie l OOK es ms moderna y por ello emplea tcnicas de fabricacin ms avanzadas, y en
consecuencia consig ue las mayores velocidades alcanzables actu almente, con retardos de propagacin
menores de 1 ns. Sin embargo, debido a su circuito de la tensin de refere ncia ms complejo, su disipacin
de potencia es mayor que en la serie 10K.
La familia lgica ECL trabaja a distintos niveles lgicos y con una tensin de alimenta cin negativa.
Esto es diferente de otras familias lgicas (TfL y CMOS) ex istentes en ci rcuitos integrados a pequea y
media esca la. A veces es necesario y conveniente co nstruir sistemas en los que las diferentes secciones
que lo forman utilicen distintas familias lgicas. Muchos fabricantes proporcionan adaptadores para
facilitar la interconexin entre puertas ECL y las familias ITL y CMOS, pudiendo ser de TIL a ECL o
de ECLa ITL.

615. COMPARACIN ENTRE FAMILIAS LGI CAS

En la Tabla 6-4 se exponen los datos de funcionamiento de los circuitos clsicos para cada una de las
familias lgicas comentadas en este cap tulo. Las caractersticas especficas q~e se dan en esta Tabla
s Las designaciones lOK y lOOK fueron imroducldas por Fairehild Semiconduclor. Dos series similaru MEClIl Y MEClIII las emplea la
Motorola Campan)" que desarrotl6 la serie orig in. 1MECLI. La serie MECLl I es comparable COn l. toK pero can Un retardo de propagaci6 n de
cas i el dob le. La. MECLIII liene prclicam enle propiedades idnticas a la lOOK pero con subid. ms rpida.

Ctrcuttost gicos bsicos (digitales)

265

co rrespon den a la temperatura normal de trab ajo de 25 OC. El recorrido lgico , que es la diferencia entre
\I,m y V{~ se basa en los va lores m nimo y mximo respecti vame nte de es tas cantid ade s. An logame nte .
NM H = " m{(....; \ .", ,_, ,YNM,. = VH f....4J-Voc(.....,. representan los valo res en e l peor de los casos, Todo s los
de ms da tos qu e aparece n en la tabla hall sido ya de fin idos pre viam en te e n este captu lo.
Comparando los datos de la tabla se llega a las siguientes co ncl usio nes (ya estab lec idas a lo largo del
ca ptulo ):

L La famili a ECL tiene los men ores retard os de pro pagacin , lo qu e representa qu e so n los circ u itos
lg icos ms rpidos disponibl es.
2, La familia TIL 54n4 ALS tien e e l mc nor producto retard o - potencia.
3. Los circuitos lg icos CMOS son los que d is ipan menor pote ncia .
No se han incl uido en la tabla los daros corre spond ien tes a las pue rtas NMOS pues no e xis ten co mo
ci rcuitos integrados a peq uea y medi a esc ala, aunq ue se utilizan mucho a gran y muy grande e sca la
(captulo 9 ) porq ue perm iten la ma yor de nsida d de co mponentes en un ch ip de cua lqu ier tecnologa , Es
interesante ob serv ar que cualqui era de las cuatro prin ci pa les fam il ias l gicas vistas en este captulo es <d a
mejo r bajo un CiCl10 punt o de vista ,

Ta bla 64 Compa racin entre fami lias lgicas

rrL

Familia , JI'I '

Parmetro

74 L'i

74 AS

74 C 74 HC

74 ALS'

l OO K

, ,

-.'i . ~

-U

n.."

UA

0..1

~ 1.7

- 1.7

~.7

".!.7

~.~

~ .~

- OH

- H.I)

O.K

U.K

l.O

\.0

- 1..1

- 1.4

~ .1I

~ .O

- I. ~

- \.2

0.7

.l..'i
0.7

.l..'i

0.7

0.7

(U

0..1

O.h

11..'

113

.l.K

U.K

\ "' nd >.imu. V
1',,,, l11 inilllt>, V

05

1I..'i

~.7

l '" ma cimo. V
1/IIl11nilllu. V

tl.l<
~ .1I

NMII , V

0.7

NMrV

tU

(U

11..'

O.

KClnn ido. V

2.0

~,O

zn

.l.K

;llmll'I1I '11it'oll. V.

IO K

Ten..ii lll Ilu mina l de

ECL

CMOS

O.K

Di..ipact(lI1 lk pon-ncia
P(11 p llL'I I' I. 111\V

111

Productu

retardo P l1ICth:i l / d

11 1

lOO

r ; l tl lu tl

1.5

111

~O

24

JO

111

lOO

> lOO

> lOO

111

,11)

(l,7.'i

111

Mnl idl>cOI, ulla ~urrielll" de caIga

REFER ENCIAS
lI ud~l''' .

U.A. y H.G. b l."l..u n:

~ A I l;l I )' ..i.. und

De..ign

( JI'

D i ~i li1 l l n tl'g rml'd C i f\"u il" . ~ ~k(j rJ w H i ll BIK,l

C'o l l1l'm)'. ~ 11C \';1 Y oek. 1')1'( .' -

Tuub. 11. y 1). Schilling : - Di!!ilal Inll'gr;ucd Elccuonic...

~kG r.t w -lI i11

Bon" C ompnn v. Nue va York. I tJ77.

266

.l

'\licrm!leclrlillica mo de rno

Scd ru. A.S.. )' K.e. Smirh: "Microclcc tronic Circuits." Hon. Nue va York. It,l K2

... \ihausi. M.S.: "Elccrronlc Dcvk-cs uud Circuits: Discre to aud ucgnncd." 1101 1. Nueva YOI'k. 19K5.
5

Ehuasty. M.l. (ed.): "Dig nl MOS Intl,'graled Circuirs." IE EE Prcss , NUCV;l York . 19HI.

t Sclomnn , P.M.: A Co mpar ison of Semico nd uctor Dc viccs for High- Speed Logic. Proceedings of / EEE, vol.

70. 11" .'\. pp 4K9 -:"iOt,l. M"YII 19K!.

7 W.fl:" ./mm lfll flISo filJ..\) /lff CI"n'.I. cdcionc-, es peli:lks so bre lgica de 1m scnuc ond ucrorcs y Illc mor i:l.
Octubre 1970 hasta e l presente.

TEMAS DE REP ASO

6 1.
62 .
6 3.

6-4.
65.
6-6 .
6 7.
6-8

6 -9
6-111
6 -11 .

6-12.
613.

Que se entiende por nmero binario?

Definir (a ) lgica pos itiva y (b) lgica negativa.
Qu se entiende por lgica dinmic a?
Definir una puerta OR y esc ribir su tabla de la verdad .
Evaluarlas siguientes expresiones : (a) A + 1, (b) A + A. (e ) A + O.
Definir una puena AND y esc ribir su tabla de la verdad.
Evaluar (a ) A 1, (b) AA, ( e) A O. () A + AB.
Definir una puena NOT y escribir su tabla de la verdad.
Eval uar las siguientes e xpresio nes: (a ) A; (b) A A ; ( e) A + A.
Def inir un inhibidor y da r la ta bla de la verdad para A HS.
Definir una en- E xclu siva y dar su tabla de la verdad .
Mostrar dos diagramas de bloques lgicos para una ca -Exclusiva.
Demostrar q ue las siguientes ex presio nes de 8 0011.' repr esent an una ca-Exclusiva: (a ) + AB, (b) (A + B) (A +

8) .
6 14. Enunciar las dos form as de las leyes de Morgan .
6 15. Mostrar cmo se forma una ANO co n puertas OR y NOT.
6 16. M o str ar cmo se fo rma una OR con pu ert as ANO y NOT.
6 17. Definir una pue rta NANO y dar su tabla de la ve rdad.
6 18. Definir una puen a NOR y dar su tabla de la verdad .
6 19. Definir (a) fen-out. (b ) Ian-n.
6 20. Definir el margen de ruido.
62 1. Esbozar un inversor NMOS con una carga de acumulacin.
622. Repe tir el tema 621 para : (a) una carga lineal, (b ) una carga de dcple xi n.
623. Qu efecto tiene la disminu cin de la relacin W/L del tran sistor de carga sob re el funcionam iento de l
inversor?
624. Definir (a ) tiempo de subida , (h) tiempo total, (e) retard o de propagacin .
6 25. Esbozar una puerta NMOS NO R de dos entradas y co mprobar que satisface la ecuacin NOR de Boole.
626. Re petir el lema 6-25 para una puerta NANO de dos e ntrada s.
627. Re petir el lema 6-25 para un inversor ANOOR.
6 28 . Qu se entiende por lgica inte rconectada?
629. (a) Esbozar el circuito de un inversor CMOS.
(b ) Comprobar q ue esta configuraci n cumple la operacin NOT.
6-30. Esbozar el circ uito de una puerta e MOS NANO de dos e ntradas y co mprobar que satisface la ecuacin NANO
de Boole.
63 1. Citar cinco propiedades deseables de las puerta s CMOS.
632. (a) Esboz ar el circuito de una puerta de transmi sin empleand o transistore s CMOS.
(b) Exp licar su funcionam iento.
633. Dibujar el circuito de una puerta TIL NANO Ye xplicar su funcio namiento .

Ctrcuitos togicos bsicos (digitales)

634 . Dibujar un separador de salida en totem y explicar su funcionamiento.
6-35. Explicar la funcin de una puerta TTL de tres estados.
6-36. (o ) Esbozar una puerta ECL OR ( y tambin NOR) de dos entradas.
(b ) Qu parmetros determi nan el margen de ruido?
(c) Por qu no son iguales las dos resistencias de colec tor?
(ti) Explicar por qu prct icamente no existen picos de potencia.
6-37. Citar y comentar por lo menos cuatro ventajas y cuatro inconvenientes de las puertas ECL.
6-38. Comparar las virtudes relativas de las familia:r.16gicas NMOS . CMOS. TTL y ECL.

267

Combinacin de sistemas
digitales

A med iados del siglo XIX C harles Babb age admi ti que un sistema digita l debe contener una un idad
de control (lgica), otra arit mtica, y me moria (la facul tad de a lmacenar datos) as com o los mecanismos
de entrada y de salida apropiados. Estas unidades se utilizan tambin en Jos sistemas electr6nicosdigitales
modernos para el clculo. comunicacin y control.
Para proce sar las seales binarias empleadas en los sistemas digitales bastan unos pocos tipo s de
circuito s bsi cos. Estos bloque s constructivos elementales se usan repetidamente en varia s configuracio-

nes topolgicas para desempear funciones especficas. El control y la aritmtica binariase llevan a cabo
mediant e combinaciones de puert as lgica s, y como se hizo norar en la Seco 6-3, toda operacin lg ica
puede lograrse con un nico tipo de puerta (p. ej. una puerta NANO). Tambin puede construirse a partir
de puertas lgicas bsicas una clula de memoria bsica; el biestable o FLIP-A.QP (FF) . Debido a que este

es un bloqueconstructivofundamentalen loscircuitos secuenciales.tales como registradoresy contadores,

ser tratado en el Cap. 8.
En este captulo nos referiremos a circuitos cuyo funcionamiento depende de combinaciones lgicas.
El nmero de funcionesa realizarno es grande. incluyendo la suma y multiplicacin binarias, la seleccin
de daros {multiplexor) y decodificacin (demultiplexor). Los fabricantes de circuitos integrados encapsulan en UIl chip circuitos y subsistemas para realizar estas funciones y tambin preparan encapsulados
conteniendo varias puertas. Estos bloques constructivos se encuentran normalmente en el mercado en las
tres tecnologas TIl., CMOS y ECL.

71. MONTAJES DE PUERTAS NORMALIZADAS

Las puertas fundamentales descritas en el Cap. 6 se emplean en grandes cantidades aun en sistemas
digitales relativamente simples. En consecuencia es ms eficaz y conveniente construir varias (o muchas)
puertas en un solo encapsulado que encapsular individualmente cada puerta. La siguiente lista de
componentes digitales integrados a pequea escala es tpica, pero en modo alguno exhaustiva:
NANO cudruple de 2 entradas
NANO triple de 3 entradas
NANO doble de 4 entradas
NANO simple de 8 entradas
ANO doble de 4 entradas
ANO triple de 3 entradas
Inversor sxtuple

NORcudruple de 2 entradas
OR cudruple de 2 entradas
s on-Exclusivo cudruple de 2 entradas
on-Bxclusivo cudruple de 2 entradas
NORtriple de 3 entradas
NORdoble de 4 entradas
OR triple de 3 entradas

270

Microelectr nica moderna

AOI doble de 2 bandas y 2 entradas

AOI simple de 2 bandas y 4 entradas
AOI simple de 4 bandas. y 4-232 entradas
AOI simple de 4 bandas y 2 entradas
AOI simple de 4 bandas y 223-2 entradas

NQR simple de 8 entradas

OR s xtuple de 2 entradas

OR triple
NOR

de 4 ent radas
triple de 4 entradas.

Estas combinaciones pueden adquirirse en la mayor parte de las familias lgicas (TIL, CMOS, erc.)
citadas en la Seco 6- 15. El nmero de puertas por chip est generalmente limitado por el nmero de
terminales (patillas) disponibles. El encap sulado ms corriente es el de dos en lnea. (de pl stico o de
cermica) con 14tenni nales, siete en cada lado (Fig. 7-1c). Las dimen siones del conj unto, que es mucho
mayor que el tamao del chip, son aproximadamente 20 x 7.5 x 5 mm. En la Fig. 7-la est representa do
el esquema de un NA ND triple de tres entradas. Obsrvese que hay 3 x 3 = 9 contactos de ent rada. tres de
salida, uno de alimentacin y uno de puesta a tierra: en total. catorce.
J'n

1(

J r .ll

IN ! ,oj

~ 1I

"o-

311 .I.~ 3 1'

ltJ I C I r

IN

zc ~ r uvu
(h ,

'"

'e,
Fil:ura 7- 1. Visla supe rior de las f;()lIe ~ illnC' s de carga de : (al Puert a ~ ,\M) lriple de 1fes enU"eJ"s. (hl l' lIen a "' ~ ()~ IR inversora du"lc
..le dos banda s y do s enll ad as. 11) ene arsul<ldu de dos en line a.

r-CC

..n
O'

1.6 k

!Jo n
4 kn

O'

00

DO

~0

o'
"n

(2)
Figura 72. Puerta .oo-o e-tnve n TTL.

Combinaci" de sistemas digitales

271

En la Fig. 7-lb est representado un AOr (inversor AND-OR) doble de dos bancas y dos entradas. Esta
combinacin precisa 4 patillas de entrada y una de salida para cada AOI, o sea 10 para el doblado. Si se
aade una para la alimentacin de potencia y otra para la puesta a terra, vemosque de las 14 disponibles
se utilizan 12. La voz dos bandas indica el nmero de puertas AND que alimentan las puertas OR y se
refiere a un sistema lgicode dos niveles.
Elesquema de esta puerta AOI viene dado por la Fig. 7-2 dispuestoen lgica TrL. El funcionamiento
deesta red quedaclarocon lasexplicacionesdadasenel Cap. 6. Q 1Ylaentrada de Q2(quesecorresponden
con los transistores de igual numeractn de la Fig. 637) forman una puerta AND.la disposicin idntica
de Q5 y Q6 forma una segunda puerta ANO. Puesto que los colectores de Q2 y Q6 estn unidos en P, la
salidade este nudocorrespondea cualquierade las entradas 2 y 3 o 4 y 5. Adems,debido a la inversin
en un transistor, aparece la operacin NOT en P. resultando una lgica AND-oR-Invertida (AOI) con
representacin (AB + CD). Finalmente, obsrveseque Q3,DOy Q4 forman la etapa salida en totem de la
Fig.638.

Otra forma de analizar el circuito de la Fig. 7-2 consiste en considerar que Q 1 YQ2 (juntamente con
la salidaen P) forman un circuitoNAND, y de igual forma. Q5 y Q6 forman una segundapuerta NAND. Las
salidas de estas dos configuraciones NAND estn unidas entre s por la conexinde los colectoresde Q2 y
Q6, formando un AND. Por tanto, la salida en P ser. segn la ley de Morgan [Ec. (6-25)].
(AB)(CD) = AB + CD

lo que confirma la obtencinde una lgica AOI.

Una lgica interconectada se refiere a la facultad de efectuar operaciones lgicas adicionales conectandoentre s las salidas de varias puertas. La puerta de la Fig. 72 es un ejemplo de lgica AND-interconectada. La puerta AOI NMOS de la Fig. 7-) representa una configuracin en-interconectada. Los
excitadores Q 1, Q2 Y Q3, Q4 puede considerarse que cumplen la operacin ANO. Cada una de estas
configuraciones, junio con sus cargas NMOS de deplexln Q5 y Q6 actancomo inversoras. La conexin
entre las respectivas salidas cumplen la operacin DR. Obsrvese que slo se necesita un transistor de
deplexln. ya que la interconexin entre las puertas conecta en paralelo Q5 y Q6.

I<'tgllrIl1.J. Puerta IIND-OR-inverl NMOS.

Algunas de las funciones ms complejas descritas en este libro requieren ms de 14 patillas. y estos
circuitos integrados se encapsulancon 16, 20, 24 Yhasta 64 terminales.
Las combinaciones normalizadas consideradas en esta seccin forman ejemplos de integraci n a
pequea escala, (SS). Menos de 12 puertas (unos 100 componentes) en un solo chip, se considera

272

MiC'To~/utrnica

moderno

integracin a pequea escala. Los biestables (flip-flop) descritos en la Seco8~3 son tambin SSI. Muchas
otras funciones que se comentan en este captulo constituyen una inugrad6n a escala media (MSI)
conteniendo ms de 12 pero menos de 100 puertas por chip. Las memorias de la Seco 7-9 y otras
Iormeclcces en este captulo y en el 9 pueden contener ms de lOO puertas (ms de 1.000 componentes)
y se califican como de integracin a gran escala (LSI ). Muchos chips de memorias y de procesado de
seilales contienen mis de 10.000componentes fonnando la integracin a muy gran escala (VLSl).

Criterios de diseo
El diseador, al proyectar un sistema elcmcodebe hacerlo empleando cuanto sea posible los sistemas
integrados normalizados tratando de reducir al mnimo el nmero de chips (y por tanto el coste). Es
preferible un chip integrado a media escala que varios de ellos a pequea escala que cumplan la misma
funcin, y asimismo es preferible uno a gran escala que varios a escala media. Es decir, que al disear un
sistema digital debe realizarse a base de encapsulados nonnalizados a media o gran escala (MSI o LSI).
Las puertas discretas (SSI) deben utilizarse nicamente para establecer las necesarias relaciones entre
subsistemas integrados.
En el Apndice 8-1 figura una lista de los fabricantes de circuitos integrados. Estas empresas pueden
facilitar datos, manuales e instrucciones valiosas para el diseador por tenerlo informado al dla de los
nuevos encapsulados y sus aplicaciones. En el Cap. 8 se trata de las principales funciones desanolladas
por tos circuitos integrados a escala media. En el Cap. 9 se trata de los encapsulados a gran y muy gran
escala (LSI y VLSI). El sistema LSI rMS verstil es el microcomputador, que es un computador
programable, en un solo chip.

72. SUMADORES BINARIOS

Un calculadordigital debe contener, naturalmente, circuitos que efecten operaciones aritmticas tales
como suma, resta, multiplicacin y divisin. Las operaciones btsicas son la suma y la resta, ya que la
multiplicacin no es ms que una suma repetitiva, y la divisin una resta tambin repetitiva.
Supongamos que se desea sumar dos nmeros en aritmticadecimaJ y obtener, por ejemplo,los dgitos
de las centenas. Deberemossumar conjuntamente no slo Josdgitos de las centenas de cada nmero sino
tambin los dgitos que se arrastran de las decenas (si los hay). En fonna anloga, en aribntica binaria
deberemos sumar no slo los dgitos de cada lugar significativo de los nmeros a sumar sino tambin (en
caso de que los haya) el dgito que se arrastra del lugar significativo prximo inferior. Esta operacin se
lleva a cabo en dos pasos: primero, sumar los dos bits correspondientes a los dgitos 2" y luego sumar el
resultado de lo que se lleva del 2",1. A un sumador de dos entradas se le denomina semisumador porque
para completar la suma se requieren dos semisumadores.
Veremos cmo se construye un semisumador a partir de puertas lgicas: Un semisumador tiene dos
enlradas.--A y B-que representanlos bits a sumar, y dos salidas,D (para los d(gitosde igualsignificacin
que A y B) Ye (pan el bit que se lleva).

Semisumador
En la Fg. 7-4a es, representado el smbolo del semisumador y en la Fig. 7-4b su tabla de l. verdad.
Obsrvese que la columna D es la suma de A YB mientras esta suma pueda ser representada por un solo

Combinacin de sistemas digitales

273

dgito. Si la sumafuera mayorde lc que se puede representarcon unsolo dfgito, la columnaD representara
el dgito de la suma correspondiente al mismo lugar significativo que los sumandos. Es decir, que segn
vemos en las tres primeras filas de la tabla. D da directamente la sumadeA y B. Puestoque la sumadecimal
ce I ms 1 igual a 2 se escribe en forma binaria 01 ms Ol igual a 10, en la ltima fila resulta D = O. El
l deber llevarse al lugar de la cifra significativa inmediata superior, o sea C = l .
A

Entrad a
A

o o
o, I
o

HA

, ,

Sal ida

Sume
00

01
01
10

e
o o
o
o
o ,
D

,,

D_BA+AB

,,'

,<,

'"

"'i~ura 74 . (al S m bo lo de un se m i\Ull1ador . (b) Tab la de la ve rd ad pa ra los bil de l d~ ito D y de l arra stre C. ( d Dispo sic io 1;00
blOllues lg icos norm aliz ados.

.,'

'"

Fi gu r a 7-S. (al Smbolo de un sumado r com plelO. (b) Sumador bi na rio de 4 b il e n pa raleln fOfIDadO por s umildofes cn mp!clm e n
casc ada .

En la Fig. 7-4b vemos que D corresponde a la funcin DR Exclusiva, y e sigue la lgica de una puerta
Estas funciones quedan indicadas en la Fig. 7-4c y pueden llevarse a cabo de muy distintas maneras
con los circuitos vistos en el Cap. 6. Por ejemplo, se puedeconstruir una oa-Bxclusiva con cualquiera de
las cuatrotipologas de!a Sec.:..,.6 15 y en cualquierade las familias lgicas de laTabla64. Laconfiguracin
de la Fig. 6-8b (Y= AB + HA) se construye en lgica TIl.. con el circuito AOI de la Fig. 7-2. El inversor
para B (o para A) es una puerta NANOde una sola entrada. Puesto que Y tiene una topologa AND-oR(ms
que AOI) se coloca un transistor inversor entre el nudo P y la base de Q4 de la Fig. 7-2.
ANO .

Funcionamiento en paralelo
Dos nmeros multidgitos pueden sumarse en serie (una columna cada vez) o en paralelo (todas las
columnas al mismo tiempo). Consideremos primeramenteel funcionamiento en paralelo. Para un nmero
binario con N dgitos hay (adems de una tierra comn) N conexiones de seales por cada nmero. La
e-sima Hnea del nmero A(o B ) se activa por A. (o B) que es el bit para el dgito 2" (n = 0, I....,N-I).

274

Mtcroelectr ntca moderna

Sumador completo
Con circuitos integrados , la suma se realiza con sumadores comp letos y no con dos semisumadores
(por razones de economfa de componentes). El smbolo de l sumador comp leto (FA, full-adder) es el
indicado en la Fig. 7-50. El circuito consta de tres entradas: los sumandosA~ y 8~ Yel arras tre C~' I de l bit
inmediato inferior. Las salidas son: la suma S~ (a veces designada 1:) Y el arrastre C.' La Fig. 7- 5b
representa un sumadoren paralelo de 4 bit. FAO corresponde al bit menos significativo, y no tiene entrada
de arrastre, por tanto C. , = O.
A partir de la Fig. 76 cabe determinar el circuito en el interior de l bloque FA. Esta figura es la tabla
de la verdad para sumar 3 bits binarios. Con esta tabla podemos comprobar que las expresiones de Boole
deS~y C.son

+ A,,8...,C"_1 + A"B"C,,_ I + A"8"C,,- 1

(71)

CII ::: A"B"C" _1 + A"B.Cn ~1 + A"B"CII _ I + A"B"C" _I

(72)

Sil "" A"B"CII _ 1

Eottadas
A. B. C. _l

LIDa

,
,

O
O
O
O
1
I

J
4
S

,
,
Fi~ur1l 7-(o. T~ hla

O
O

,
,

O
O
I
I

Salidas

s,

O
I
O
1
O
1
O
I

I
O

O
O
1

C.
O
O
O
1
O
1
I
1

de la venl arl de un ' urnulllr oc ~ hiloEl bit menos ,ig ll i Fi c~ l yt>( LS HJ e, C n l , y el m, ,i~ ll i fieal iYII ( M S B )c,

A".

Obsrvese que el primer trmino de S corresponde a la lnea I de la tabla. el segundo trmino a la

Ifnea 2, el tercero a la 4 y el ltimo a la 7.~(Estas son las nicas lneas en las que S. ::: 1). Anlogamente,
el primer trmino de C. corresponde a la Hnea3 (en la que C~ = 1), el segundo trmino a la lnea 5, etc.
La funcin ANDse denomina a veces producto de A y B YC. Asimi smo, la operacin OR + se expresa
como suma. Por tanto, expresiones tales como las de las Ecs. (7 1) y (7-2) representan una suma de
productos de Boole. Una ecuacin de este tipo se dice que est dada en forma cannica o normalizada y
a cada uno de sus trminos se le llama minterm. Un minrerm contiene el producto de todas las variab les
de Boole o sus complementos.
La expresin de C~ puede simplificarse notablemente de la siguiente forma: puesto que Y + Y + Y =
Y. 1u Ec. (7-2 ) cn Y ='A "H" le " I se convierte en
C" ::: (A"B"C"

+ fA "iJ"Co"

+ A"B" C" d + (A"8"C,,

1

+ A"B"C"

+ A" H"C"

1)

(7.] )

Puesto que X + X := I siendo X =A" en el primer parntesis, X = B. en el segundo y X = C._I en el

tercero, la ecuacin anterior se reduce a
C" = 8 "C" _1 + C" lA" + A"/J,,

(7-4)

Combinacin de sistemas digitales

275

Esta expresin podraescribirse directamente a partir de la tabla de la verdad de la Pig.7-6 observando

que C~ = 1 si, y slo si, por lo menos dos de las tres entradas son 1.
Es interesante observar que si se cambian todos los 1 por O y todos los O por l se intercambian las
lneas O y 7 as como las 1 y 6, 2 Y 5 Y 3 Y 4. Ya que esta permuta de los 1 y los Ono cambia la tabla, esta
es igualmente vlida, cualquiera que sea la lgica representada por la Fig. 7-6, si se complementan todas
las entradas y salidas. Por tanto, la Ec. (73) es cierta si se niegan todas las variables, o sea

C" = E"C" _I + C" _lA" + A"8,,

(7-51

Al mismo resultado se llega (Probl. 7-2) transformando la Ec. (7-4) de Boole.

Hallando D~ = (A " + B" + C" . ,) c:'" ycomparando elresultadocon la Ec. (7-]) encontraremosque S" SI!
D"+A"B"C~" ,osea:

S; = A"C" + 8"C" + C" - IC" + A"8" C,,_ I

(7-61

LasEcs. (7-4)Y(7-6) se cumplimentan en la Fig.7-7 conelempleode puertasAOI del tiporepresentado

en las Figs. 7-2 y 7-3.

Sumadores MSI
Existen en el mercado sumadores completos de 1, 2 Y4 bit cada uno de ellos en un solo encapsulado.
La Fig. 7 ~8 representa la topologa lgica para la suma de 2 bit. Las entradas a la primera etapa son AD y
B,,; la entrada sealadaC' l est a tierra. La salidaS"es la suma. El arrastre C"est conectado internamente
y no a una patilla de salida. La segunda etapa del bit menos significativo (LSB) es idntica a la de la Fig.
7-7 con 11 = O.
Como el arrastre de la primera etapa es C,,' debe negarse antes de introducirlo en la etapa 21 Sin
embargo, el retraso introducido por la inversin no es deseable, puesto que la limitacin de la velocidad
mxima de fun cionamiento proviene precisamente del retraso de propagacin (Sec. 6-15) del arrastre a
travs de todos los bit del sumador. El retardo de la puerta NOTse elimina completamente en el arrastre
conectando directamente r'" a la siguiente etapa y completando las entradas A l YB I antes de introducirlas
en esta etapa. En la Fig. 7-8 se utiliza este ltimo mtodo. Obsrvese que ahora las salidas S I y C l se
obtienendirectamente sin necesidadde inversores. La lgica seguida para el arrastreen esta segundaetapa
viene dada por la Ec. (75) y para la suma por la Ec. (7-6) modificada, en la que cada smboloes sustituido
por su complemento.
En un sumador de 4 bit, C l no sale al exterior sino que est conectado interiormente a la tercera etapa
que es idntica a la primera. Asimismo, la cuarta y la segunda tienen topologas idnticas. Un sumador de
4 bit precisa un encapsulado de 16 patillas; 8 de entrada. 4 de salida de suma, 1 salida de arrastre, 1 de
entrada de arrastre, l para la alimentacin y 1 a tierra. La entrada de arrastre slo se necesita si hay dos
unidades aritmticasen cascada. Por ejemplo, poniendoen cascada un sumadorde 2 bit con otro de 4 nos
da la suma de dos nmeros de 6 bit. Si la unidad de 2 bit se emplea para los dgitos 24 Y2s deber sumarse
4 a todos los subndices de la Fig. 7-8. Por ejemplo, C.I se llamar ahora CJ y proceder de la salida de
arrastredel sumador de 4 bit.
El chip MSI (54LS283) para un sumador binario completo de 4 bit contiene unos 200 componentes

276

Mtcroetectr ntca moderna

c.

Figura , .,. Disposicin lgica de la n-sma etapa de un sumado r completo.

A, ~

B~ ,

A,B, e ,

C""

s,
~

r,

c,

(2 1)

Figura '8. Diagram a lgico de un sumador complete integrado de 2 bit

(~o)

Combinaci6n de sistemas digitales

277

(resistencias, diodos o transistores). El tiempo de retraso de la propagacin desde la entrada a la salida del
dato es de unos 16 ns, con una polencia disipada de 190 mW .
LSB

LSB

2'

Bin;l\'! Decimal
=0ii0i = TI = 8

f. O

=0101 1= 11 = A

(11)

'-r-+!
= I lllOlJ = 24 = Suma

(<"/

J)

= 000 10= 2 '"

Dre~ ncia

Tiempo_

Figura ' 9 . (D. b)Ondas de impub os ~ presenlaliyas de los nmeros B y A. (C. dJ Ondas de suma y de diferencia.

Funcionamiento en serie
En un sumador en serie las entradas A y B son trenes de impulsos sincronizados en dos lneas del
calculador. Las Figs. 7-9a y b representan trenes de impulsos tpicos represent ativos de los nmeros
decimales 13 y 11 respectivamente. La suma (24) y la diferen cia (2) estn representadas por los trenes de
impulsos de las Figs. 7-9c y d. Un sumador en serie es un dispositivo que loma como entradas las ondas
de las Figs. 7-90 y b Yda como salida la de 7-9c. Asimismo un sustractor (Seo. 7-3) da la salida de la Fig.

79d.
Hemos hecho notar que la suma de dos nmero s multidfgit os puede hacerse aadiendo a la suma de
los dgitos de igual significacin el arrastre (si lo hay) resultante del lugar inmediato anterior . Con respecto
a los trenes de impulsos de la Fig. 7-910 dicho equivale a decir que en cualqui er momento debemos sumar
(en fonna binaria) a los impulsos A y B el de arrastre (si lo hay) procedente del resultado obtenido un
periodo de tiempo anterior T. La lg ica citada se logra con el circuito sumador completo de la Fig. 7- 10.
Este circuito difiere de la configuracin del sumador en paralelo de la Fig. 7-5 en que incluye un tiempo
de retardo TD igual al tiempo T entre impulsos . As el impul so de arrastre se retras a un tiempo T y se
aade a los impulsos dgitos de A y B en su momento exacto.
Comparando las Fgs. 7-5 y 7- 10 se ve que la suma en paralelo es ms rpida que la en serie porque
en la primera se suman simultneamente lodos los dgitos y en la segunda se hace secuencialmente. Pero
mientras para una suma aritmtica en serie slo se necesita un sumador completo,en el sistema en paralelo
se necesita uno por cada bit. Por tanto, la suma en paralelo es mucho ms cos tosa que la en serie.

FA

c.

ss,
:nU -

Figur a '-lO. Sumador completo en serie.

278

Microetectr ntcamoderna

La unidad de retardo de tiempo TD es un FLIP-FLOP (biestable) tipo D y la serie de nmeros A 8. YS.

se almacenan en registradores de desplazamiento (Sec . 8-4 y 8-5) .

73. FUNCIONES ARITMTICAS

En esta seccin y en las dos siguientes veremos adem s del sumador ya citado otras unidades
aritmticas. incluyendo el s~::fractor,la unidad aritmtica lgica (ALU) , el multiplicador, el comparador
digital y el comparador de paridad.

Sustraccin binaria
El proceso de sustraccin (8 menos A) es equivalente a la suma si se emplea el complemento A del
sustraendo. Para justificar esta premisa vamos a considerar el siguiente razonamiento (aplicado especficamente a un nmero de 4 bit). La funcin NOT cambia los I y O Yviceversa. por tanto'
A msA= 1111
A ms A ms l = 1111 ms 0001 = 10000
o sea
A = 10000 menos A menos 1
y finalmente
B menos A = (B ms

A ms

1) menos 10000

(7-7)

Esta ecuacin indica que para restar un nmero A de 4 bit de otro nmero B tambin de 4 bit slo se
requi ere sumar B, A Y I (un 2.a bit). La operacin B menos_A debe dar una respuesta de 4 bit. El trmino
menos lOOOO)} de la Ec. (7-7) infiere que la suma (B ms A ms t) tiene un quinto bit del que deberemos
prescindi r. Sumando un I al complemento a uno de UIl nmero binario . se fonna el compl emento a do s
de dicho nmero. As, para un nmero binario B, B ms 1 es la representacin del complemento a do s de B.

Ejemplo 71
Comprobar la Ec. (7-7) paraB = 1100 YA = 1001 (en decimal, 12 y 19).

Solucin

B ms A ms 1= 1100 ms 0110 ms 0001 = 10011. Los cuatro bit (menos significativos) 0011
representan el decimal 3 y el quinto bit 1 es un arrastre.
Puesto que en notacin decimal 8-A = 12-9 = 3, Yla respuesta correcta se obtiene calculando la suma
dentro del parntesis de la Ec. (7-7) teniendo en cuenta que se debe ignorar el arrastre.
En la Ec. (7-7) el I del I<'!pon es el arrastre de salida el = I del sumador de 4 bit Ycabe emplearlo
para el I que debe sumarse aA. A este bit se le denomina"arrasrre de rerorno (EAC) porque este arrastre
realimenta la entrada C.I del bit menos significativo de A. En la Fig . 7-11 se indica esquemticamente el
proceso de sustraccin mediante un sumador paralelo de 4 bit.
El mtodo de complemento que acabamos de describir slo es vlido si 8 es mayor que A de forma
que la diferencia resulte positiva y se genere un arrastre de (B + A + 1). Si B es menor que A. el bit ms
significativo (MSB) de B (que difiere del correspondiente bit de A) es Omientras que el de A es l. Puesto
que A = Oel bit ms significativo de (8 ms A) es O. Por tanto no habr arrastre en la suma (8 ms A ms
0001) Y hay que modificar el mtodo de la Fig . 7-11 . Vamos a demostrar que si no hay arrastre en el
I Para evilar collfusinncs cOn la opcmcin
ecuu,ioncs.

'"011. emplearemos la.

palabra. " ms" (o ..menos" ) en lugar de los signos + y - en las <iguienles

Combinacin de sistemas digitales

279

"
e Sumador e

[:iJ
(EAC)

Figura 7-11, Sumador para.ele de 4 bit s implificado, emp leado como sustracror.
sis tema de la Pig. 7-11 , la respuesta co rrecta de 8 menos A es negativ a y se ob tiene por la suma (8 ms

A) complementando los dg itos de la suma So' SI' SI' YSJ' De la Ec. (77)

8 menos A (8 ms A) menos 111 I

= men os [ I l t l menos (8 m s A)]

= menos (8 ms A)

ya que 1I 11 menos un nmero binario de 4 bit es e l comp lemento de dic ho nmero.

Resumiendo: para restar A de 8 efec tuar la suma (8 ms A) y ver si existe arrastre . Si lo hay, la difere ncia
B menos A es positiva y viene dada por S de la Fig . 7-11. Pero si el arrastre es nul o, la diferencia es negativa
y viene dada por S. En la Fig. 7- 11 se han omiti do los c ircu itos para de tectar el arrastre y para obtener el
co mp lemento de S cuando falta el arrastre de retomo.
Un m todo alterna tivo para representar nmeros binarios negativos cons iste en valerse de un bit
adicional llamado bit de signo. El nmero decimal posit ivo , por ejemplo e146, se escribe e n fonna binaria
()J\() ID111O mientras que si fuera negativo se escribira 1"0 IOI I I O. El bit de signo es el dgi to situado a
la izq uie rda del signo A. Como ya se ha indicado , el bit de signo es cero para nmeros positivos y uno para
los negativ os. El valor del nmero est representado por los dgitos binarios situados a la derec ha de l bit
de signo, con el ms significat ivo junto a la separacin A. Tngase en cuenta que este signo de separacin
no siem pre se emplea.

Unidad aritmtica lgica (ALU) / Funcin generador

La sustraccin puede hacerse tam bin util izan do una unidad aritmtica lgica (ALU) tal como la
74AS- 18l A (o bien la 74AS-88 IA). Usando cuatro (o tres) lneas se lectoras de funcin se pueden resolver
las siguientes ope racio nes con dos nmeros de 4 bit B menos A, A menos B, A ms B, A EB B, A + B, AB,
A = B, A > B as como airas operaciones aritmticas y lgicas. Estos encapsulados integrados a escala
med ia tienen 24 patillas y tienen la comp lejidad de 85 puertas equivalentes (unos 800 co mponentes).

Multiplicadores binarios
El encapsulado 74LS26 1 de 16 patill as se emplea para rea lizar en para lelo el prod ucto de 4x4 bit y
para dar una sa lida de 4 bit. Emplendo la conjuntamente con el ch ip 74LS284 se consigue un pro ducto
de 8 bit en unos 40 ns. A esto mis mo se puede llegar con e l encapsulado 74AS274 de 20 patillas y gr an
co mplejidad. Obsrvese que hace falta un seg undo ch ip para o btener los 8 bit resultantes de la mult iplicacin de 4 x 4 bit. Sin este segundo chip slo se ob tiene n los cuatro bit ms sign ificativos de l prod ucto.

280

Microetectronica moderna

74. COMPARADOR DIGITAL

A veces es necesario saber si un nmero binario A es mayor, igualo menor que otro nmero B. El
sistema para determinarlo se denomina comparador de magnilud digital (o binario). Consideremos
primeronmeros de un solo bit. Como ya se indic6en la Seco6-3. la puertaNOR-Exciusivaes un detector
de igualdad. ya que
E "" AB + AB ""

A =
{~ A
"

(7-91

La condicinA > B vienedada por

C=AB= 1

(7-10 )

ya que si A >B. entonces A "" J Y B =O. siendo as e = 1. Por otra parte, si A "" B o A<.B (A =O, B = 1)

entonces C =O.

Anlogamente. la restriccin A <B viene determinada por

D = AB = I

(7-11)

El diagrama de bloques lgico de n-simo bit de la Fig. 7-12 tiene las tres salidas deseadas C.' D. Y
En' Consta de dos inversores, dos puertas AND y del circuito AOl de la Fig. 7-2. Asimismo se puede
considerarque la Fig. 7-12consta de una puertaNOR-Exdu siva y de dos puertas ANO. (Obsrvese que
las salidas de las puertas ANOdel bloqueAOl de la Fig. 7-2 no son accesibles, y por tanto hay que formar
puertas ANDadicionales para tener Cn y D.)

..
H,

A.
H.

.....

-----------l
AOI ,I
,
I
r

-----e

Dn E .~~ B.
(A u < 8. ,

11

,,

E~

.A. B. +A. H.

tA. 8. 1

T ___: ________ J
NCJk- E xc l u~ lv a ..,

A.

ii)

Figura 7. 12. Comparad or digital de I bit.

Consideremos ahora un comparador de 4 bit. A = B requiere que

por tanto. la puerta ANO (E de la Fig. 7-13) descrita por

E = E,E,E, E,

(Fig.7-12)

Combinacin de sistemas digitales

implica que A = B si E 1 YA :;:. 8 si E

La desigua ldad A> B requiere que
Al > B l

o A3

= Bl

o Al

= B3

=O(se supo ne que la entrada E' se mantiene alta, E' = l .)

(M SB)

Bl

o Al

281

y
Y

A z = Bz

Al

=81

Ao

>

e;

Las condiciones anteriores se sati sfacen por la expresin de Boole

(7-13)

si, y slo si C = 1. La puerta AND-OR para e est indicada en la Fig. 7- 13 (supuesto que
La co ndicin de que A >8 se obtiene de la Ec. (7 ~ 13) intercambiando A y 8 , o sea

= O).

(7- 14)
Enlrada

" '~---

"'''::====t~l--,
8'.0
0- - - - 1,

"Ji

E,

"R,

A > H

Salida

,
,1"

ti"

e
A> IJ

Entrada

~~~~"

A ~n

Entrada

Figura 7-13. Comparador de magnitud de 4 bit. Supuesto C '

Sa lida

OY E'

l. Si E ~ I e ntonces A ~ B Ysi C

< B teniendo D la misma lopologa que C pero con A y B intercambiadas.

=1, A > B. S i D =1, A

282

Microetectr nica moderna

imp lica q ue A <B si , y slo si D = l . Esta parte del sis tema ~o bt iene de la Fig. 7-13 cam biando A por 8,
S parA y e por D . AdemsD se puede deducir de D = EC ya que siA ~8 (E=O) y si A > 8 (C= O),
entonces A < 8 (O = 1). Sin embargo esta utilizacin de D introduce el retardo de propagacin adiciona l
de un inversor y de una puert a ANO. Por tant o, la l gica indicada en la Be. (7- 14) para D se fab rica en el
mismo chip que para C de la Ec. (7-13) y E de la Ec. (7- 12).
El 74 HC85 es un e ncapsulado a media escala q ue per mite com para r magnitudes de 4 bit. Si hay q ue
co mparar nmeros de ms cifras se pueden emplear varia s de estas unidades en cascada. Consideremos
un comparador de 8 bit. Designemos con El el tenninal de sa lida A = B de la etapa corre spondiente a los
bit menos significati vos, con Cl el terminal de es ta etap a para A >B y con Dl la sa lida A <B. Entonces.
las conexiones E' El' C' C l y D' = Dl (F ig. 7-13) deben hacerse a las et apas de los bit m s
significa tivos (Pro b. 78 ). Para la etapa corr espondie nte a los bit menos sig nificativos, las sa lidas C' y D '
es tn conectadas a tierra (C' O Y D ' = O) Yla en trada E' lo es t al suministro de tensi6n (E' = 1). Por
qu? El 74HC6 88 es uno de tales co mparadores de 8 bit.

=
=

75. COMPROBADOR GENERADOR DE PARIDAD

Otra operacin aritmtica que se encuentra frecuentemen te en sist em as digi tales es la de determinar si
la suma de los bit binarios e n una infonnaci6n es impar o par . La salida de una puerta Ok-Exclusiva es 1
si una de las entradas es 1 y la otra es O; o dicho de otr a forma . la salida es 1 si la suma de los dgitos es
l . Una extensi6n de este concept o al OR- Exclu sivo mltiple de la Fig. 714 lleva a la conc lusi6n de que
Z = 1 (o Y O)si la suma de los bit de ent rada A , B, C y D es impar. Por tan to, si la entrada P' est a tierra
(P' = O) tendremos P Osi la suma es impar y P 1 si es par.
El sistem a de la Fig. 7-14 no es s610 un comprobador de paridad , sino q ue puede usarse tambi n para
generar un bit de paridad P. Indep endien temente de la paridad de la informaci n de ent rada de 4 bit.Ia
parid ad de c dlgc de 5 bit A. 8 . C. O y P es impar. Esto proviene del hecho de que si la suma de A. B . Cy
D es impar (o par ), P se r O (o 1) y portanto la suma deA . B. C . D Y P ser siempre imp ar.

C_ -H'

....,

__

D'--++L ___

Oll.Ellc!usivo
P'

-+<--'

F1tu ra ' 14. Comprobador de paridad impar. o generador de bit de paridad para una infnr macin de ~ bit. Supo niendo P' = n, P =
() (o 1) represen ta paridad impar (o par)

Lineas de lransmisin

-'"

do
informacin

de4 bit
Enlrada

~e

.,;:-

p'

'--

P'h

Gene rador del

bit de paridad

Salida

~ P,

Bit de paridad

P'
Comprobador
de paridad

"'i~ u ra ' 15. Una infurma ci n binar ia se co mprueba generando un bit de paridad en la entrada de una linea y comp robando en el
extremo receptor el sistema de paridad de los bit transmitido s ms el generado.

ComhilluciII de sistemas digitales

283

El empleo de un cdigo de paridad es un mtodo eficaz para aumentar la fiabilidad de la transmisin

de informacin binaria. Tal como se indica en la Fig. 7-15 se genera un bit de paridad PI que se transmite
junto con los N bit de entrada de la informacin. A la recepcin se comprueba la paridad de la seal
aumentada de (N + 1) bit. Y si la salida del comprobador p ! es Ose puede suponer que no hay error en la
transmisin del mensaje. mientras que si p! = I indica que hay un error (debido quizs al ruido) en la
recepcin. Obsrvese que con un solo comprobador de paridad slo se pueden detectar los errores en un
nmero impar de dgitos.
Existe ungenerador-comprobador de paridad de 9 bit (74HC280)con entradascontroladasde tal forma
que puede aplicarsea cualquiera de los dos tiposde paridad. Para informaciones de ms de 8 bit se pueden
emplear varias unidades en cascada. (Prob. 7- 14).
La unidad 74HC386 integrada a escala media contiene cuatro puenas Ok -Exclusivade 2 entradas.

7-6. DECODIFICADOR DEMULTIPLEX

En un sistema digital pueden transmitirse tanto instrucciones como nmeros mediante niveles binarios
o trenes de impulsos. Si por ejemplo los cuatro bit de un mensaje se disponen para transmitirinstrucciones

se pueden lograr 16 rdenesdistintas.Esta infonnaci6n est codificada en sistema binario. Frecuentemente

se precisa de un conmutador de varias posiciones que pueda funcionar de acuerdo con este cdigo. Dicho
de otra fonna: para cada uno de los 16 cdigos una. y slo una lnea debe ser excitada. Esta forma de
identificar un cdigo panicular se denomina decodificacin.

Sistema de codificacin binario-decimal (BCD)

Estecdigotraduce nmeros decimales sustituyendo cada cifradecimal por una combinacin decuatro
dgitos binarios. Como hay 16 formas distintas en que se pueden disponer 4 cifras binarias. 10 combinaciones cualesquiera pueden representar los dgitos decimales de O al 9. Por tanto tenemos una amplia
disponibilidad de cdigos BCD. Una de stas llamada cdigo binario decimal natural es el cdigo 842 1
empleado para representar el nmero decimal 264 en la Tabla 7-1. Este es un cdigo ponderado porque
sus dgitos decimales son iguales a la suma de los productos de los bit de las seales codificadas por las
sucesivas potencias de dos. empezando por la derecha. Necesitamos 4N bit para representar en notacin
BCN un nmero decimal de N dfgiros. Los cuatro bit de la derecha representan las unidades. los cuatro
siguientes las decenas, los siguientes las centenas. etc. Por ejemplo, el nmero 264 necesita tres grupos
de 4 bit. como puede verse en la Tabla 7 1,Obsrvese que estas tres dcadas pueden representar cualquier
nmero desde el O al 999. Por tanto tiene una resolucin de una parte en mil. o sea 0. 1 %. Esto requiere
l:! hit que en un c dig o normal puede resolver una parte en 2 1! = 4096 , o sea 0,025%.
Ta bla ' 1 Representacin BCD del decimal 264
Factor ponderado
Cdigo BCD
Dgitos decimales

800

400

200

100

su

40

2Q

10

, ,
o
,

tl

Decodificad or de BCD a decimal

Supongamos que deseamos decodificar una instrucci n BCD representativa de un nmero decimal.
porejemplo e15. Esta operacin puede llevarse a cabo con una puerta AND de cuatro entradas excitadas

284

Microelectrnica moderna

por los cuatro bit BCD. Por ejemplo, la salida de la puerta ANO de la Fig. 7-16 es 1 slo si las entradas
BCOsonA 1 (LSB),B = O, = 1 YD = O. Ya que este cdigo representa al nmero decim al 5, la salida
se seala lnea 5.
En la Fig. 7- 17 se representa un decodifi cador BCD a decimal. Esta unidad MSI (74HC42) tiene cuat ro
entradas A, B, e y D, Y 10 lneas de salida (de moment o prescindimos de las lneas de trazos). Adem s ha
de haber una conexin a tierra y otra a la alimentacin de potencia, yp0l..consiguiente se hace necesario
un encapsulado de 16 patillas. Las entradas comp lementari as A. B , e y D se obtienen de inversores en el
mismo chip. Como se emplean puertas NANO una salida es O(baja) para el cdigo BCD correcto, y es 1
(alta) para cualquie r otro cdigo (no vlid o). Al sistema de la Fig. 7 16 se le denomina tambi n
udecodifi cadorde 4 a 10 indicando qu e una entrada de 4 bit selecciona una de las 10 lneas de salida. En
otras palabras, el decodifi cador acta como un conmut ador de 10 posiciones que responde a las
instrucciones de una entr ada BCD.

Unea5

Figura 7-16. La salida es I si la entrada BCD es0 101 y es Opara cualquierotra iusuuccin de entrada.
S

t-, -

A A8!C C D D

- -

I,

+-,

,1

--

""

:c

D
A

-- -- -

~" <

Une. d,
sll id

n~

i
I
,,1

A
,
-------' I~
,,
D
,,I
,,
A
L__
--- ----- - --- -,~ a

+-,

~c~ ,

DCHA

j~ 9

Figura 7-17. Decodificador BCD. decimal.

Alguna s veces se desea decodificar slo durant e ciertos intervalos de tiempo. En tales aplic aciones se
aade una entrada adicion al inhibidora a cada puerta NAND . Tod as estas entradas se unen entre s y se
excitan mediante una seal binari aS como se indica con las lneas de trazos de la Fig. 7-17. Si S = I queda
liberada una puerta y tiene lugar la decodifi cacin, mientr as que si S = O no hay coincidencia posible y la
decodificaci n queda inhibida . La entrada adiciona l puede emplearse cualquiera que sea el nmero de
entradas y de salidas del codificador.

Combinacin de sistemas digitales

285

Demultplex
El demuuplexes un sistema para transmitir una seal binaria (con los datos en serie) a una de entre N
lneas, elegida medianteunselector. Elequivalente mecnico deldemultplex sera un conmutador rotativo
unipolar de N posiciones conectado como en la Fig. 7-18a. El selector determina el ngulo de giro del
brazodel conmutador. Un decodificadorse convierte en demultplex aadiendo las conexiones de trazos
de la Fig. 7-17. Si se aplica la seal a S, la salida ser el complemento de tal seal (ya que la salida es O
si todas las entradas son 1) apareciendo nicamente en la lnea seleccionada.
Lneas
0'-::--

"~rmacin

X,

Direccin '"

de salida
-0 0

Inforrnaclon

Xo o

0--------<1.\"_ 1

X,: O?C..
,

~2

_ --~.,o ' .....

X,v _ I O-

Lnea de

sa~da

Direccionado

lb)

1')

Figura 718. Semejanza mecnica de: (a } undemultfplex. y (b } unmultfplex.

.s

Informacin ~ "'"l....Habilitacin ~-~

Ffgura 719. Un decodificador se con vierte en un muluplex (con una entrada habilitador a) si clrcrrninalSde la Fg . 7-17sesaca
dela puert a A~ IJ.
Se puede aplicar a un demultplex una seal de cebado conectando en cascada el sistema de la Fig.
7-1 7 con el de la Fig. 7-19. Si la enlrada de la habilitacin es O, S ser el complemento del dato. Por tanto,
el dato aparecer (sin inversin) en la lnea con el cdigo deseado. Si la entrada de habilitacin es 1, S =
Olos datos se inhibenen cualquier lnea y todas las entradas permanecen en l .

Decodleadnr-Demultplex de 4 a 16 lneas
Si se aplican a las entradas de la Fig. 7-17 las instrucciones correspondientes a un nmero decimal
mayor que 9, esta instruccin ser rechazada, es decir, que las 10 salidas permanecern en l . Si se desea
seleccionar 1de las 16 lneas de salida el sistema se ampliaraadiendo 6 puertas NANO ms y utilizando
los 16cdigos posibles con 4 bit binarios.
El 74HC154es undecodificador-demultplex de 4 a 16lneas.Tiene 4 lneasde seleccin, 16de salida,
dos entradas de habilitacin, una patilla para tierra y el suministro de potencia, en total se necesita un
encapsulado de 24 patillas.
Tambin existen decodificadores-demunfplex de 2 a 4 lneas (74HCI39) y de 3 a 8 lneas (74HC138)
en encapsulados integrados individuales.
Un demultplex de 1 a 2 lneas se forma con dospuertas NANO de dos entradas. La lnea de salida
cero procede de la NANO cuyas entradas son S y A mientras que la lnea de salida uno se conecta a la
NAND cuyas entradas son S y A. Esta ltima entrada se denomina de control ya que si A = O(o 1) en la
lnea O(o 1)aparecer el complemento del dato

s:

286

st croetectrontca modema

Decodificador-excitador de lmpara
Algunos decodificadores van equipados con unas etapas de salida especiales de forma que pueden
excitar lmparas tales como los tubos Burroughs Nixie. El indicador Nixie es un tubo de descarga de gas
de ctodo fria de un solo nodo y 10 ctodos que son unos alambres petfi1ados con la forma de las cifras
Oa19. Estos ctodos estn conectados a las lneas de salida Oa 9 respectivamente. y el nodo lo est a una
tensin fija. La combinacin de decodificador-excitador de lmpara-indicador Nixie hace visible el
nmero decimal correspondiente al nmero BCD aplicado. Por tanto si la entrada es 0 101 lucir en la
lmpara el nmero 5.
En la Seco 7- 11trataremos de un decodificador cuyas cifras se forman con siete segmentos que se hacen
visibles por tratarse de diodos emisores de luz. Estos dispositivos son muy corrientes en calculadoras,
relojes y en una gran variedad de instrumentos.

Demultpl ex de orden super ior

Si el nmero N de lneas de salida supera las 16. se disponen demullplex de N = 16. 8.4 o 2 formando
..rbol.. para alcanzar el nmero de salidas deseado. Por ejemplo, para N =32 podemos usar un
demullplexcon el erronco..NI =4 Ycuatro..ramas.. Nl =8 comoen la Fig. 7-20. Obsrvese que el nmero
total de lneas de salida esN = N ,Nz = 32. Las lneas del Oal 7 las decodifica el demultfplex N 10 mientras
que Nl , decodifica los ocho siguientes y as sucesivamente.
Para ED = 0 1 las lneas 8 a 15 se decodifican secuencialmente a medida que el selector CSA pasa de
000 a 00 1, a..... a 111. Por ejemplo la Hnea 12 se decodificar con la seleccin EDCBA = 01100 que es
la representacin binaria del decimal 12. La lnea 19 se decodifica con EDCBA = 100 11, etc. Puesto que
en un encapsulado hay dos decodificadores de 2 a a Irneas. para el sistema de la Fig. 7-20 se necesitar el
equivalente de 4.5 encapsulados. Este mismo sistema se puede fonnar con NI = 8 Y N, = 4 (Prob. 7-16) o
.
con NI = 2 YN z = 16. ele. El diseo ms adecuado lo determina el coste total.
Se puede disear un demullplex de 64 salidas con NI =NJ =8. con un total de 9 encapsulados. Por
q u" Para valore.. IlIUY prundc.. lit': N ..c requi e re una mayor rum ificuci n {Pmh. 7- I 7)en litlIue cada salida
de 1;, Fig. 7-::!{J e.. I;t cntradu il otr o dcmullplex.

77. MULTPLEXSELECTOR DE DATOS

La funcin dc vcmpcada po r un muluplcx es lu de seleccionar 11m. de entre N lneas de e ntrada y
transmitirla a un canal de Informacin nico. El conmutador de N posiciones conectado como en la Fig.
7-18h es el equivalente mecnico de un multplex. Comparemos las Figs. 7- 180 y 7-18b. Puesto que el
demuhplex tiene unasola lnea de entrada cuya sealse transmite a una de entre varias salidas. es evidente
que el mullplex realiza el proceso inverso.
El demultplex de la Fig. 7-17 se convierte en multplex mediante las dos modificaciones siguientes:
( I ) Adicin de una puerta NANO cuyas entradas incluyen las N salidas de la Fig. 7-17. y (2) Aadir a
cada puerta NANO una entrada de datos individual Xo' XI '" XN La Fig. 721 representa el sistema lgico
de un multfplex-selector de dates de 4 a I lnea. Esta lgica AND-OR es equivalente a la lgica
NANONAND descrita anteriormente en I y 2. Obsrvese que tanto en el mullplex como en el
demultplex se emplea la misma configuracin de decodificador. Si el cdigo seleccionado es 0 1. en la
salida Y aparecer XI y si es II tendremos Y = XJ' ere. supuesto que el sistema es t habilitado (S = O).
Existen en el mercado los siguientes muhrplex-selecrc r de dalas: 16 a I lnea (74AS250) uno por

Combinacin de sistemas digitales

NI

287

Sa lidas

O
EO - 00

N.

e
01

NU

N I- "

-."
"

16

10

l'

N"

II

11

lO

Nu
II

B A

Figura '10. Arbol demu ltlp[ell: de 32 salidas s iendo NI un demultlplell: de" saMas y Nz otrodc 8 U1lK1as.

enca psulado; 8 a 1 lnea (74HC 15 lA ) uno por enca psulado; 4 a 1 lnea (74HC253) dos por encapsulado;
y 2 a 1 lnea (74HC I57) cuatro por encapsula do. El mu ltplex 1 de 16 es un encapsulado de 24 patillas
con 16 entradas de datos. un selector de cd igo de 4 bit. una entrada nhbdora, una salida. una de
alime ntaci n y un terminal detierra. Para un selector de 16 a 1 lneas la Fig. 721se ampla desde 4 puert as
ANO de 4 entradas hasta 16 puertas AN O de 6 entradas.
tnhihicin
o
Selec.
habilitaci6n ~
S
A A8 B

de e ntrada
Informa
~~;':'J~J~;t~

x.

Sali da

x,~~)-U
l

Fig u ra ' 1 1. Muil.fplu de 4 a l lnen . Desee tetes sistem as se encapsulan formando el?4HC2S] . Obsrvese q ue A es el bit menos
significat ivo; A y B se couenen de inversores del pro pio c h ip.

288

Microelectr nica moderna

Conversin paralelo a serie

Consideremos una informacin de 16 biten paralelo. de fonna que Xn represente el bit 2". XI el bit 2 1 e re.
Medi ante un contador (Sec . 8-6) se puede cam biar el cd igo de tal forma que sea (J(X)() durante los T
primeros seg undos. 000 1 durante los T siguientes. OO IOdu rante otros T, etc. Co n estos ca mbios de cdigo,
la salida del multplex sera X, durante el prime r perodo T . XI durante el segundo. X. durante el tercero. etc.
La salida Y es una onda que representa en serie los datos varios aplicad os en paralelo a la entr ada. En airas
palabras, se ha llevado a cabo una convers in de paralelo a serie de una informacin de 16 bit. ESte proceso
em plea 16 T segundos.
En un sistema digit al tal como una calculadora, o un siste ma de comunicacin de datos. etc.
frec uentemente se necesita un tren de impu lsos con fines de ensa yos y mando (excitaci n). El generador
de sec uencia se obtiene por medio de un convertido r paralelo-serie. Eligiendo apropiadamente el dala de
e ntrada X se puede obtener cualquier forma de ond a desead o.

Seleccin secuencial de dato s

Cambiando el cd igo en la forma indicada en el prrafo ante rior se simula el funcionamiento de un
conmutador electromecnico. Si los datos de entrada son un Iren de impu lsos. la informacin aparecer
secuencia lmente e n el canal de salida. es decir que el impulso Xo aparece r durante T segundos. seguido
del XI durante otros T segundos y as sucesivamente. Si el numero de: fuentes de entrad a es M, Xo se r
seleccionado nuevament e durante el intervalo MT < 1 < (M + 1) T.
Entrada

, .! S

"',~

'.

N,
Xl

N ll

'.

Xl'

<

"
"

NI - 4

l. ,

.1' I~

X.

N"

Salida

.r ~l

x.

"

N"
X,

e B "
Figura 711. Mullfplex selector de Iblm de 32. Ilmeas. siendo N I un multfKe x de 4 a llloeas y N z otro de 8 a 1 lineas.

COf1/IJiIlU<;;II de sistemas digitales

289

Mu ltplex de orden superior

Si el nmero de lneas de entrada e s mayor de 16 e l diagrama l gico lom a una topologa que no es ms
qu e la inversa de la de la Fig. 7-2 0 . Por ejemp lo. para seleccion ar uno de entre 32 datos de entrada deber
emplearse e l sistema de la Fig. 7 ~22 . E l r nulrfplex N!(J sita secuenci almente los da las de e ntrada Xo a Xl
en la lnea Loa med ida que el cd igo C OA va pasando de 000 a 00 1. a. 111. De igual form aNzl transmi te
los da tos de XI a Xu en la lnea L I a medida que C OA va pasand o de OCIO hast a 111. C oncretamente. si el
cd igo e s C OA = 100 . entonces X4 aparece en L". X I Z en L I' XZfl en Lz y X~I en L ). S i se de sea qu e e l d ala
X20 pase a la sa lida, ED deber se r ig ua l a 10 de forma q ue NI seleccione e l dala de la lnea L z. Re sumiendo :
co n e l cdigo E DCOA = 10100 el munfplex tran sfiere el dala de entrada X20 a la lnea de salida Y. En e l
Prob o7-20 se da una so luc in alte rnativa para se lecci o nar un o entre 32 datos de e ntrada empleando dos
mult fple x de 16 entradas de daros. O bsrvese que e l nme ro toral de lneas de entrada es N = NI",. P era
valores muy grande sde N puede ser necesario un rercer n ive l NI de mu ltplex. Las salidas d e NI se conectan
a las e ntradas de N .' Yas salidas d e s tos a las e ntradas de N . Esa: sistcmu selecc iona una e ntrada de entre
N = N.,NzN r

Lgica combinaciona l
l.a ex presi n de Boole para la sa lid a Y del mult fplex de la Fig. 7 ~21 es:

x.,H/i + X ,HA + X .JJA + ..r,BA

0 - 15)

Como se vio en la Seco 7-2 la co mbinac in l gica d e tres variables vie ne represe ntada por la suma de
prod uctos A. B y C. C ad a min te rm .. es de la form a C OA o los c omple mentos de esta s variab les . Portanto.
un mulnplex puede sa tisfacer cu alquier ecuacin lg ica-co mbinaciona l si se eligen edecu adgmente las
entradasx. Por ramo se requie re queX C a bienX C. Si los t rminos contie nen ambos C y C. entonces
X = e + e = I Ys i falta un trmino, enlonces X = o.

Ejemplo 71
Formar 1" siguien te ecuac i n lg ic a colll bin ac ion al a p art ir de un muluplc x de 4 entradas

r -'

CIJA

e ll A + CHA + C IJA

17- 16)

Solucin
Puesto que nA representa el decirnal U. e l co eficien te de nA es X". Por tan to. X" = e + e = l . Puesto
qu e BA represen ta el deci mal l . el fact or multiplicad or de HA es Xl' Por tanto X , = C. Puesto q ue DA
represen la el 3. X J = C. Puesto q ue HA qu e represen ta e1 2 no a pa rece en la ecuacin. X 2 -o. Resumiend o :
X,,= I

XI =

e x! =o y X,

=c

Si se emple an es tos va lores e n el multp lex de la Fig . 7~21 . l a salida

Y iguala a la lgica ccrnbn eccna l

de laEc . (7- 16).

En este ejemplo se ha formado una ecuaci n de Boule de tres variables med iante un multiple x de 4 a

290

Microelectrnica moderna

1 lneas. En general se puede generar una ecuacin de N variables con un selector de da tos de 2"- 1
entrad as.

7-8. CODIFICADOR
84 llaves
de entrada

k"'

h' l

. / 11 ',

Codtcador

:... ll'~!

./. 11'83

5V

...

:I.

Y6

r,

y! 1'1~

Cdigo de salida de 7 bit

Figura '23. Diagramade bloquesde uncodificador que genera una informacin de salida paracada carcter de un teclado.

Un decodificador es un sistema que acepta una infonnacin de M bit Yestablece el estado l en una (y
slo en una) de 2M lneas de salida (Sec. 7-6). En otras palabras, un decod ificador identifica (reconoce)
un cdigo particular. Al proceso inverso se le denom ina codificador. Un codificador tiene un nmero de
entradas, de las que slo una est en estado 1, Yse fonna un cdigo de N bit depe ndiente de cul de las
entradas sea la excitada.
Supongamos por ejemp lo que se desea transm itir un cd igo binario con cada pulsacin a un teclado
(una mquina de escri bir o un teletipo). En el teclado hay , por ejemp lo, 26 letras minscu las. 26
maysculas, 10 cifras. y unos 22 caracteres especia les; y por tanto el nmero de cdigos necesarios es de
aproximadamente 84. Esto puede satisfacerse con un mnimo de 7 bit (27 = 128, pero 26 = 64). Mod ifiquemos el teclado de fonna que si se presiona una tecla se cierre un interruptor que conecta una
alimentacin a 5V (correspondiente al estado 1)a una lnea de entrada. La Fig.7-23 representa el diagrama
de bloques de un codificador. En el interior del bloque sombreado hay una serie de conductores cruzado s
recrangularmente (matriz) y vamos a determ inar cmo conectarlos para formar los cdigos deseados.
Para explicar el proceso del diseo para construir un codificador simplificaremos el anterior ejemplo
limitando a JO el nmero de teclas de l teclado correspondientes a las cifras de l Oal 9. Un cdigo de salida
de 4 bit es suficiente en este caso, y tomaremo s el sistema BCD para los cd igos de salida. La tabla de la
verdad que defme este codificador puede verseen la Tab la 7-2, La entrada W" (n =O. 1, 2,... 9) representa
la tecla n-sima. Cuando W" = l la tecla ti est presionada. Como se supone que no hay ms que una tecla
activada simultneamente, en cada fila todas las entradas menos una estn en O. De esta tabla de la verdad
se deduce que Yo= l. osi W. = l. o sl Wl = 1. 0 si W, = 1o s W7 = l. o si W9 = 1, yde ah que en notacin
de Boole

Combinacin de sistemas digitales

Yo :: W . +

w,

w,

29 1
(1.11)

+ W , + W9

y anlogamente

Y,

W, + W, + W. + W,

Y, = W. + W, + W. + W,
y) = W,

(7 18)

+ W.

Las puertas OR de las Ecs . (7 ~ 1 7) y (7~ 1 8) se forman co n diodos (Fig. 7-24 ). (Comprese con la Fig.
2-13 pero con los diodos invertidos porque estamos considerando una lgica positiva.) Una disposi cin
de codi ficador como la de la Fig. 7-24 se denomina matriz rectangular de diodos y es semejante a la
disposicin lgica programa ble (PLA) descrita en la Seco7- 15.

Tab la '-2 Tabla de la verdad para codlca r los nmeros dedmales del Oal 9

Entradas

Salidas

w.

w,

w,

w,

w.

w,

w,

w,

w,

w"

Y.

Y,

Y,

y.

Incidentalmente, pued e construirse un decodificador como una ma triz rectangular de diod os (Prob.
7-29) lo que se dedu ce del hecho de que un decodificador est fonnado de puertas AND (Fig. 7-16) Yde
la posibilid ad de form ar puerta s AND con diodos (Fig. 6-36).
Cada diodo del codificador de la Fig. 7-24 se puede reemplazar por el diodo base-e mi sor de un
transistor. Si el colec tor es t unido a la tensin de alime ntaci n Vce- resulta una puerta Ode seg uido r de
emiso r. T al configuracin est representada e n la Fg. 7 -25a para la sa lida Y2 O bsrvese que si cualquiera
de las W., Ws' W, o W, estn en estado alto la salida del seg uido r de emisor tambin es t altacumplindose
que Y2 = W. + W~ + W, + W, como requiere la Ec. (7-18).
Por cada e ntrada del codificador se necesita slo un transistor (co n emisor mlt iple). La base se une a
la lnea de entrada y cada em isor a una lnea de salida distinta de acuerdo con la lgica del codi ficador.
Por ejemplo. puesto que en la Fig. 724 la !fnea W, est unida a tres diodos c uyos c todos van a Yo, y. y
Y2 esta combinacin puede sustituirse por el transi stor Q7 de tres em iso res conectado como en la Fig.
7-25b. El mximo nmero de emisores que se pueden necesitar es igual al nmero de bit del cdigo de
salida. Par a e l codificador en particular es bozado en la F ig. 7- 24. Q I. Q2 . Q4 'i Q8 tiene n un e misor cada
uno: Q3. Q5. Q6 Y Q9 liene n dos y Q7 tiene tres emi sores.

292

Mtcroe ectrontca moden Vl

Etapas de salida
Un codificador bipolar utiliza etapas de salida normales TIL. Si cada lnea de salida del cod ificador
va a la entrada de datos de la Fig. 6-39a resulta una salida de exci taci n en totern. Si una lnea de salida
del codificador va a la entrada de datos de la Fig. 6-39b tend remos una salida en co lector abie rto.

10 lneas de entrada
11 ' 0
1\'1

"1<,

11' )

---

11'.,

11',

"
-- ""
,
"
- "
;

11'j

11 '6

11' ,

"1<,

/.

I I '~

~ ~

"1<,

11',
5V

"!<,

-"1<,

f-

r .,

l'

r,

Cdigo de salida de 4 bit.

Figura 7-24. Mnulz codificadoru purutra nsformurun munerudecimul I cdigo BCD . Se puedesuprimir la llave Wg yaquela salida
es s iempre OI K)f) salvo quee st urtivadu illg ullH de la... ortas nue ve llave s.

"oc
",OQ'

J',
(11 )

Y,

(b)

t<'igu r Il72 S. (11 ) Puerta ORseg uidora de e misor. 1M La lnea IV, del co dificmlor de la Fig . 7- 24 va conectada a la base dcltrunsixtor
de tres emis ore s.

Comb;" aci" de sistemas digitales

293

Codificador con prioridad

Vamos a prescindir del supuesto de que en cualquier momento haya presionada una sola tecla . Si
accide ntalmente se presionan simultneamente varias de ellas vamos adar prioridad y cod ificar la de orde n
ms elevado. Por ejemplo, si se activan simultneam ente Ws y W, se pretende que la salida corresponda
a W,. La tabla de la verdad de un cod ificador de 10 a 4 lneas con prioridad es la ex puesta en la Ta bla 7-3.
Una X en la tabla significa que esa entrada es irrelevante. Puede ser I o O y por tanto no importa cual sea
su estado. Sin embargo s habr que tener en cuenta un Oen la tabla. que en la Tabla 72 se poda despreciar,
ya que sta queda determinada nicamente por los 1 en su diagonal.
La expresin de Boole para Y1 deducida de la Tabla 7-3 es
Y, = W"W" W1 W"W,W-I W\ W~

W"W"W7W" W, W~ W\

+ W.,W"W7W" + W"W" WJ

() 19)

Esta ecuacin puede simplificarse notablemente. Obsrvese que

Y,

+ W, )

= W"W"(W 7 8

(72 tll

donde
8 "" W"W,W~W_IW~ + W"W.W~ WI

(7 2 1)

W,

Tabla '3 Codificador con prioridad (10 lneas decimales a 4 Uneas BCD)
Sutidas

Entradas
I\'~

w,

IV.

IV,

IV.

IV,

IV.

IV~

W,

w"

r,

1',

1',

Y.

o
o
o
o
o
o
o

o
o
o
o
o
o
o
o

o
o

Il

Il

Il

Il

o
o
o

o
o

Il

Il

o
o
o
o

Il

o
o
o
o
o

Il

o
o

Il

Il

o
o

Il

o
I
Il
Il

u
Il

De la Be. (6-HI) con A = W1 se obtiene:

Y1 = W"WS (W7 + 8)

() 2 2 )

yde laEc. (7-21)

B = W"C + W" = W" +

en donde se ha hecho uso nuevamente de la Ec. (6- 18) Ydonde

(123)

294

Mtcroetectronica moderna

e=

W,W~W , W~

= W~ W~( W.

+ W, W~W . :: w.WiW ,w~ + W , )

W~ l

(7-14 1

De las Ecs. (7-22), (7-23) Y(7-24)

Y1

::

W'IWK( W1 + Wh +

W,W~ W,

W ,W~ W! }

(7-25)

Para generar Wy WI = W 9 + WI (ley de Margan ) se emplea una puerta NOR , y para gene rar Y I se necesita
una puerta ANDOR de 2-2-4-4 entrada s. Proced iendo de forma similar se halla la lgica combinacional
para Yo, Yz e y) (Prob. 7-30 y 7-3 1).
La lgica anterior se fabrica en un chip integrado a media escala (74LS 147) cuya prio ridad cod ifica
10 lneas decimal a 4 lfneas BCD_Entre sus aplicaciones figura la codi ficacin de teclados pequeos.
convers in analgico-dig ital (Sec . 16-5) y el control de perturbacio nes de un computado r con prioridad.
El encapsulado 74LS 148 codifica ocho lneas de datos a binario de tres lneas.

79. MEMORIA DE SOLO LECTURA (ROM)

Consideremos el problema de conveni r un cd igo binario a otro. Ta l siste ma de conversin de cdigo
(denomin ado ROM y esbozado en la Fig. 7-26a) tiene M entradas (X". XI' ...X II ) y N salidas (Y", Y, ...
Y~ ) pudiendo N se r mayor. igual o menor de M. Cada cdigo de M bit dete rmina un cd igo de salida
es pecfico de N bit. Esta traslacin de cdigo se lleva a cabo , co mo indica la Fig . 7-26b, decod ificando
las M entradas en 2 M !: ~ lneas de informacin (Wo' Wl . .. WII _ 1) cod ificando luego cada Ifnea a la forma
de salida que se desee. Si las entradas adoptan todas las combinac iones de 1 y de Oposib les. en la salida
se leern informaciones de fJ..N bit (no todas estas 2M inform aciones prec isan ser nicas ya que se puede
pretender tener el mismo cdigo de salida para distinta s informacione s de entrada).
La relacin funcional entre las informaciones de salida y de entrada se rea liza en el bloque cod ificado r
de la Fig. 7-26. Como sea que esta informacin queda almace nada perm ane ntemente se dice que el sistema
tiene memoria no disipable . Los elementos de la memoria son los diodos de la Fig. 7-24 o los emisores
de los transistores de la Fig. 7-25. La informacin de salida para cualquier cdi go de entrada puede leerse
tantas veces como se desee. No obstante. ya que la relacin almacen ada entre los cdigos de salida y de
Cdigo
de entrada
de M bit.
X.
,--------,

Sistema de ccnversln
de cdigo (ROM).

C digo
de entr ada
de M bil.

M
2 : "

Lneas de
infonnaci6n.

Codificador
x.~
x,
1 11 '0

11' 1

x,

'"..,
Cdigo
de salida
de N bit.

Matrizde la
memoria

Salida
Y,

Y.\.l

'"

'"

Flg ur a 7-26. ((1) Co nversin de lino a otro crtigo emplcamlouna memo ria de " ln leclllra RO M). (/1) Sl' puede considera r Ul1ROM
como un decodi ficador del cd igo de ent rada scguidu de un codicador del cd i ~ (l de salida .

Combinacin de sistemas digitales

295

entrada no se puede modificar sin aadir o eliminar elementos rnemorizadores. a este sistema se le llama
memoria de slo lectura. abreviadamente ROM (Read-Only-Memory).

Convertidores de cdigo
La Tabla 7-4 corresponde a la labia de la verdad para traducir de cdigo binario a cdigo Gray. Al
pasar de una lnea a la siguiente del Grey. slo se cambia un bit. y slo uno. de Oa I o viceversa. (Esta
propiedad no define unvocamente un cdigo y por tanto se pueden formar varios cdigos Gray). Los bit
de entrada (1 ) en la Tabla 7-4, se decodifican en un ROM formando las lneas de Informaci n Wo' W1o
W u como se indicaen la Fig. 7-26b codificando luego [(2) de la Tabla 7-4}al cdigo de Gray deseado Y),
Y1 Yl e Yo, Las W son las salidas miruerm del decodificador.
Tabla 74. Conversin de cdigo binario a Gray [(1) a (2)] y de Gray a binario 1) a (3)]
(2)
(J)
(1)
tnform.
Salidas cdigo
Salidas cdigo
Emrada
decodif
Grar
binario

x,

x,

,, ,u ,,
,
e

,u
"o
u
I
I

I
I

Y,
I
IJ
I

IV"
IV,
IV,
IV,

,u

IV,

IV,
IV,
IV,
IV.
IV,

IJ

I
I
I
I
IJ
IJ

"n

l'

"

u
u

"
"n "

I
I

"
IJ

u
I

1
I

u
u

Y,

,,
,o

Y,

I
1

u
u
u

W".

W,'

\V' I

I
I
I

I
I

1\1"

1\1,.
1\1"

u
u

I
I
I

Y,

n
u

I
I
I
I
I
I
I

Y,

"

"
I
I

u
u

"u

I
I

,,

IJ

n
IJ
IJ

Y,

,, ,

I
I

I
I

I
I
I

"
,

I
I

u
n

u
u
u
u

I
I

"
"I

Y"

I
I

u
I

n
I
I

Por ejemplo:

De la tabla de la verdad (Tabla 74) se deduce

(7-271

Esta ecuacin se cumple conectando ocho diodos con sus ctodos unidos todos a Yo y sus nodos
conectados a las lneas W l W2 w, W6 W9 , WIO W ll y Wl~ del decodificador. (O se pueden usar los diodos
base-emisor de los transistores en fonna anloga para fonnar una puerta Ok-s eguidor-de-emiscr, como
en la Fig. 7 25a.) Asimismo, a partir de los dems bit de salida. Por ejemplo
17- ,\iJ

Consideremos la traduccin inversa. de Gray a binario. Las entradas de cdigo Gray (1) de la Tabla

296

Micro electr6nica moderna

74, se disponen en el orden Wo' W ... W. s (correspon dientes a los nmeros decimales del O al 15). El
cdigo binari o correspondiente a una informacin de entrada dada W. queda registrado como cd igo de
salida para esa lnea [(3) de la Tabla 7-4]. Por eje mplo, de ( 1) y (2) de la Tabl a 14 vemos en su lnea W
que el cd igo Gray 1001 correspo nde al cd igo binario 1110 y es ta relaci n se mantiene en (1) y (3 ) de
la Ifnea W, de la Tabla. De esta misma tabla se dedu ce la relacin entre los bit de salida binaria (3) y los
de entrada Gray ( 1). Por ejempl o:
(7 29)
Esta ec uacin define cmo han de disponerse los elementos de la mem ori a en el cod ificado r. O bsrvese
que para conven ir un cdigo binari o a Gray la ROM emplea la misma disposicin decodificadora que
para la conversin de Gra y a binario. Sin e mbargo. los codificadores son completamente distintos. Dich o
de otra form a. los chips integr ados para estos dos ROM son co mpletamente distintos, e mplendose
mscaras individuales para la matriz de los elementos de memoria del cod ificador.

Programacin del ROM

Co nsideremos la memoria de slo lectura (ROM) bipolar de 256 bit dispuesta en 32 inform aciones de
8 bit cada una. La entrada del decodifi cador es un cdi go binario de 5 bit. Ysus salidas son las 32 lneas
de informaci n. El codificador est formado por 32 transistores (es tando cada una de las bases conec tada
a una lnea dist inta) y con 8 e misores cada transistor. El cliente rell ena la labi a de la verdad que desea que
satisfaga su ROM, y entonces el constructor prepara una mscara para la mel alizacin de forma que quede
conectado un e misor de cada transistor a la linea de sa lida apro piada o en su caso dej arlo flotante. Por
ejemplo. para la conversin de cdigo Gray a binario, la Ec . (1-29) se ala que un emiso r de cada uno de
los transistores Ql, Q2. Q4, Q7, Q8. Q II . Q I3 Y Q14 va co nec tado a la lnea Y", mien tras se dejan
desconectad o los e miso res correspondientes a cada uno de los dems transistores QO, Q3, Q5, Q6... Este
proceso descrit o se denomina programacin segln demanda , o de ms cara programada. Tngase en
cuenta que es tamos considerando una programacin al po r menor.

ROMSNMOS
Las memori as de slo lectur a se form an corrienteme nte con la tecnologa NMOS . frecuent emente
como Chips de inlegracin a gran escala. f recuenteme nte los ROM se fabrican como panes de un siste ma
ms complejo en un solo chip tal como el microp roce sador (Seo. 9- 10). Co nside re mos por eje mplo un
cdigo de entrada de 10 bit. resultando 210 = 1024 lneas de informacin. y con 4 bit para el cd igo de
salida. La matriz de la memoria para este sistema consta de 1024 x = 409 6 intersecciones como se ind ica
esquem ticamente en la Fig. 7 27. Este es un ROM de 4-Kilobit (q-kb) organizado como lkb x 4. Esta
designacin proviene del hecho de que 2 10 = 1024, es apro ximadamente 10]. As el ROM de 64 kb tiene
2& X 2 10 = 64 X 2 10 bit. La conversin de cdigo a desarr ollar por la ROM se programa perm ane ntemente
durante el proceso de fabricacin utilizando una mscara diseada para inclu ir u omitir unt ni.nsislor MOS
en cada interseccin de la matriz. La Fig. 727 represent a un codificador de es te tipo en el que se puede
ver cmo se conecta n los FET de mem oria entre las lneas de informacin y de bit
He mos demoslrad o anteriormente que la relacin entre los bit de salida Y y las lneas de informac in
W se satisface por la funcin lgica O RoConsideremos por ejemplo que la conve rsin de cdigo de seada
exija que

YI

= W.

\V 500

(7 ) 0 )

y) =

Wo

W 500

Combinacin de sistemas digitales

l ineasde 4 b il Y11

Uneas de
1.024 intornJaciones

"

Y,

Y,

297

Y,

_ fETs de
memoria.

"

.,

Figura 7.27. CodifK:ador NMOS ROM(5loesWJ representadas S delas 1.024Jfneas deinformacin).

Esta relacin se cumple con las conexiones de la Fig. 7-27. La puerta NOR para Y de la Ec. (7-30) es
precisamente la dibujada en la Fig. 6-280, con las seales W. y W1 aplicadas a as entradas A y B
respectivamente.
La inclusin o exclusin de una clulade memoria MOS en una interseccin de la matriz. se determina
durante la fabr icacin, en el proceso de enmascarado, para la puerta de xido (Fig. 5- 14). Si el MOSFET
tiene una puerta norma l de xido fino su tensin umbral VT es baja; si la capa de xido es gruesa, V ser
alta. En respuesta a un impulso positivo en la lnea de infonnacin, el elemento de umbral bajo conl ucir
y se detectar una lgica O(por la accin del inversor) en la lnea de bit. Por otra parte si se aplica un
impulso positivo a la puerta de xido grueso (de umbral alto) sta no conducir, como si realmente no
existiera en el circuito, En otras palabras, construir una puerta de xido grueso en un punto de la matriz
equivale a no construir un MOSFETen tal posicin, como se ve en la Fig. 7-28. La ROM es una memoria
permanente, no voltil, porque si se interrumpe el suministro de potencia y se repone luego, no se pierde
la relacin entrada-salida programada.
Un ROM esttico no necesita relojes y la salida se mantiene mientras la direccin de entrada
permanezca vlida. Existen disponibles ROM en gamas desde 1 hasta 64 kb (de Intel, Mostek, Texas
Instruments y otros)con normalmente 4 u 8 bit de salida. Los tiempos de acceso estn comprendidos entre
0,1 y Ills (como una vez y media mayor que en el ROM bipolar) y con una disipacin de potencia de 0. 1
a l W.
Comoejemplo de ROMesttico citemos el lntel 2316 de 16 kb(2048 x 8) en encapsulado de 24 patillas.
Utiliza MOSFETde canal 11 (NMOS). funciona con una alimentacin nica de 5 Vde forma q ue entradas
y salidas son compatibles con la lgica rn... El direccionado bidimensional visto en la Sec. 7-2 se emplea
tambin con ROM integrados a gran escala. El ROM 2316 est organizado segn la Fig. 729. Para 2048
informaciones se necesitan once bit de direccionado. Obsrvese que siete de estas entradas (del A4 al Apl
las emplea el decodificador X para obtener 128 lneas. La matriz de memoria es cuadrada con 128

298

Microelectrnica moderna

co lumnas que deben reducirse a 8 salidas (O~ a 0 1 ) , 10 que se consig ue co n 8 selectores ( 16 a l) utilizando
entradas (A~ aA) de direccionado de cuatro columnas. Esta organizacin es una amp liacin de la ex puesta
en la Fig. 7-30 para un ROM de 2 kb (512 x 4) aun cuando los dos esq uemas (Figs. 7-29 y 7-30) se han
trazado algo distintos.

.,.

Q'

O xido grueso

(no tran sisto r)

Difusiones tipo -n

Figura ' 28. Matriz ROM MOS (slo estn repre semad as Ias un ees Wo y WSOO' y las d e bit Yo e y) de la Fig. 7-21).
Ocho bit de salida por infOfJJ\aci n

Co lum nas o
direccionado Y

O~

o. o:

OJ

o~

o) o. o,

.', L,,L,J, .Lr', .L,r , '--r--'-' deOcho16 Iselectores

I
lmu lllplex)
"
.., O ' . ... . . 1! 1
.-1 :

Filas o
direcc ionado X

...
.. ,
...
...

;
i'l

1211 '1 12R = 16..\t14 bil

M&Iriz de memoria
(codifi cado r)

.-1,

'. ]

.~ I ~

12B columnas

I! 7

Figura 72 9. O r~ an i l al: i lI tic 1;1 ROM B IA de 1(1l b dela lmel. (2.(l4Kinfllnll ad o nes de K bit). No esnl n repre sentados 111.' c irr uilOs de loC lcecill.

El decod ificador es un ROM MOS esttico (Fig. 7-29) contiene puertas N A ND que son estticas, por
laque la disipacin de potencia es relativamente alta. Un ROM dinmico emp lea inve rsores dinm icos o
temp orizados en el decod ificador y/o FET de carga requ iriendo una cadencia de reloj mnima pues de 10
con trario se perdera la informacin. No obstante la disipacin de potencia es menor que en el RO M
esttico. La mayor parte de los ROM come rciales son est ticos po r la ventaja que supone no necesitar
relojes y dar una salida que permanece vlida mientras est aplicada la entrada.
Se cons igue aumen tar el nmero de bit por infonn acin (t'xpallsi" de la info rmaci n) o el nmero de
Informacio nes con el mismo nmero de bit por informaci n (t'xpa llsin de direccionadosinterconectand o
varios encap sulado s ROM como se describe en la Sec. 7 10 para los chips bipolares.

Combina c n de sistemas digitales

7-10.

DIRECC IONADO IlIOIMENSIONAL

D~:

299

UN ROM

Algunos fabricantes (Ap ndice B 1) suministran ROM MOS y bipolares en gama desde los 256 bit
hasta los 64 kb. Con cuatro u ocho lineas de salida. Existen tambin ROM mayores que constituye n
ejemplos de integracin a gran escala (LSI). El tiempo necesario para que aparezca una salida vlida de sde
el momento en que se aplica una entrada a la memoria se de nomina tiempo de acceso, que en el ROM
bipolar es de menos de lOO ns.
uuecctonadc
X o de filas

IY.

A.

!Y,

A,

'b
A,
A,
A.

IY

A,

- ''b
"

Memoria de 2.048 bil.

Matriz 64)( 32
codificadora

!Y"

Direccio nado Y
o de columnas

A.
A,
A,

8.,

Selector

Sejector

, . I

Selector
Ka l

Serecmr
j\il t

B ,~~-,
", ~-L_/

4 bit de salida por inform acin y J

Fi~ura 7.10.
' l'

r,

r,

r.

ROMde2 kb t ~ 12 \ -1 hilf cun direccionado en dos direcciones. Oh"'-'r ~e'e 'l\le el direccionado de column;lsi\ .
a plica a lo, ruarro ,ekcllul's mnltfplc x. El " hil' selector deentrada (,S,e emplea ron nc dl' habilitacin.

A J .A~

En un ROM con gran nmero de entradas. la disposicin de decod ificacin de la Pig . 7-26 es
impract icable. Consideremos por eje mplo un ROM de 5 12 x 4 = 2048 hit (M = 9 Y N = 4 ). En e l
decodificad or se necesitan en total 5 12 pue rtas NANO, una por cada lnea. Se consigue una gra n economa
empleando la topologa de la Fig. 7-30. Una e ntrada (fila) de 6 bit genera M lineas horizontal es. Si en la
matriz de memoria se utilizan 32 lneas Y (verticales) el nmer o tot al de bit ser M x 32 = 2048 como
pretend amos. No obstante. como slo est n especi ficadas c uatro lneas de salida debern e mplearse cuatro
selectores de 8 a I lineas. Cada multfple x viene alimentado por una columna de d ireccionad o de 3 bit. A
esta disposicin se le llama X Y o de direccio nada bidimensional, O bs rvese que ahora se necesitan 64
puert as NANIl para el decodificador y 4 X9 = 36 para los selectores de la configuraci n NANlHMN I>( ANU-OR)
de la Fig. 7-2 1. (Evidentemente Ull selector de 8 entrada s necesita nue ve puerta s ). El tot al de 64 + 36 =
100 NAND es muy ventaj oso frente a las 5 12 necesarias para la disposicin decodificadora de la Fig. 7-26
a igualdad de tamao dcl ROM. Para la Fig. 7-30 se necesitan 64 transistores con 32 emisores cada U[l O,
mientra s que en la Fig. 7-26 hay 5 12 transistores de cuatro e miso res cada uno .

300

Microetectr nico moderna

Ampliacin de la infor macin

Se consigue fcilmente aumentand o el nmero de bit por informacin. Por ejemplo. se obtiene un
ROM de 5 12 x 8 bit empleando dos de 512 x 4 bit. El direccionado de la Fig. 7- 27 se aplica a los dos
chips simultneamente. Los 4 bit de menor signicancia se obtienen de uno de los dos encapsulados y los
4 ms sign ificativos del otro.

J'
IJ'. r ,,1

Y.

<:~

Al

lO)
256 X 4

.'1 ,':'- es, es,

11

Y,11 1,Y OI Y"

ll)
256

x4

es, es,

..
1-

1J'"

--;-

(2)

256 X 4

es, es,

Ir

Y"

..

Y"

Ol

l3J
256 X 4

es, es,

Inhibicin
A 9 As

~
~

A~ A B

A ~A 8

A~A .

Decodi,

Bcedcr

Figura '31 . La ampliacin de direccionado conviertecuatro ROMs de 256 x 4 en una memoria de 1.024 x 4 bit.

Ampliacin del direccionado

Tener informaciones adicional es (sin aumentar sus bits) es ms complicado. Por ejemplo. para tener
1024 informacion es de 4 bit cada una se necesitan cuatro ROM de 256 x 4. un decodificador exterior de
2 a 4 lneas y etapas de salida de tres estados (Fig. 6-39) como indica la Fig . 7-3 1.
El funcionamiento de este sistema se explica de la siguiente forma : Las entradas Ar ..... .A o se aplican
en paralelo a los cua lro ROM de 256 x 4 cuya" salidas ORestn unidas entre s. Una entrada de 2 bit A~ As
se aplica a un decodificador (Fig. 7-17) cuyas cuatro salidas gobi ernan los cuatro chip s CS r Por ejemplo.
si A9 = OYAs = I entonces CS1 = Opara el chip I y CS 2 = I para todos los dem s. En consecuencia el chip
I queda habi litado mientras que los otros tres presentan una gran impedancia de salida. Po r tanto . en la
salida slo aparecen Yo = YOI ' YI = YI I Y1 = Y11 e YJ = YJ I del encapsulado 1. Cada combinacin de O y I
en las entradas A9A 8 , .AI Aoseconvierte en un cdigo de salida de 4 bit, con un total de 1024 nformaciones
de 4 bit en la memoria.

711. APLICACIONES DE LOS ROM

Como se ha visto en la seccin anterior. un ROM es una unidad de conversin de cdigo. Sin embargo.
muc hos sistemas prct icos distintos representan una tras lacin de uno a otro cdigo.
A continuacin veremo s las aplicacione s ms importantes de los ROM .

Tablas de recurrencia
A veces se requieren de una calculadora clculos de rutina tales como funcio nes trigonomtricas .
logaritmos. exponenciales. races cuadradas. etc. Si esto ocurre con suficiente frecuenc ia es ms econ -

Combinacin de sistemas digitales

30 1

mico emplear un ROM a manera de labia de recurrencia en lugar de seguir un programa ms complicado
para el clculo. Una labia de recurrenca de por ejemplo Y = sen X es un sistema de conversin entre el
cdigo de entrada representativo del argumento X en notacin binaria (con cualquier precisin deseada)
y el cdigo de salida que d los valores correspondientes de la funcin seno. Evidentemente, cualquier
clculo para el que se pueda establecer una tabla de la verdad podr resolverse con un ROM (uno distinto
para cada labia).

Generadores de secuencia
Si en un sistema digital se precisan trenes de P impulsos con fines de control o ensayo, stos se pueden
obtener con P muh plex conectados paraconversin de paralelo a serie (Sec. 77). Un procedimiento ms
econ mico de suministrar estas secuencias binarias es emplear una ROM con P salidas, cambiando el
direccionado mediante un contador. Como ya se indic en la Sec. 77. la entrada al codificador pasa de
W. a W,. a Wr -' etc. cada T segundos. Con esta excitaci n la salida Y, de la ROM representada por la
Tabla 7-4 (conversin de cdigoGray a binario) es:
Y,

11 000011 0011 1100

(7-l l)

(LSII)

Esta ecuacin se obtiene leyendo losdgitos de la columna Y1 de arriba a abajo. Ello indica que durante
los 2T primeros segundos Y, se mantiene bajo, durante los 4T segundos siguientes Y, est alto, en los
siguientes 2T otra vez bajo, en los otros 2T alto y en los siguientes 4T bajo y en los ltimos 2T Y1 est
alto. Pasados estos 16T segundos se va repitiendo la secuencia mientras se suministren impulsos al
contador.
Simultneamente con Y, se crean otros tres trenes de impulsos sincronizados, Yo' YJ e Yr En general,
el nmero de secuencias obtenidas es igual al nmero de salidas de la ROM. Se puede generar cualquier
serie deondas binarias si la tabla de la verdad est bien especificada.es decir, si la ROMest correctamente
programada.

Generador de ondas
Si la salida del generador digital de secuencias se convierte en tensin anal6gica tendremos un
generador de ondas. Consideremos una ROMde 256 x 8 bit, secuenciada por medio de un contador de 8
bit. Cada pasodel contador representa un 360/256 = 1,406 de la onda. La ROM est programada de fonna
que las salidas de Y. a Y, dan el nmerodigital correspondiente a la amplitud analgica en cada paso. Las
salidas de la ROM alimentanun convertidor digital/anal gico (Secc. 16-4) y 1a salida de la onda analgica
deseada. Esta salida vara en pequeos pasos discretos (cada uno de ellos de menos del 0.5% del valor a
plena escala) y por tanto puede ser conveniente un simple filtrado.

r,

r,I Ir,
y I~Jy~
r,
(.)

10

11

12 U

14 IS

(b )

Figura 732. (o ) tde nlincacif! de los segmenlO'!l e n una ima gen visible de 7 segme ntos. (h ) Rgura resu tlanle e n cada uno de tos 16
cdigos de e mrada de 4 bit.

302

Microelectrnica moderna

Ima gen visible de siete segmentos

Es prctica comn hacer visible la lectura de un aparato digital (medidor de frecuencia. voltmetro
digital. etc.) mediante el indicador num rico de siete segmentos como el de la Fig. 7-32. de los que e xiste
una gran variedad en el come rcio. Un indicador de estado slido cuyos segmentos reciben su lum inosidad
de unos diodo s em isores de luz de arseniuro o fosfururo de galio. Trab ajan a baja tensi n y poca potencia
y por tan to pueden ser e xcitados directamente por puertas 16gicas integradas.
Las 10 primeras imgenes de la Fig. 7-23b son las cifras del Oal9 que en el instrumento digit al estn
representadas en fonoa BCD. Un cdigo de 4 bit tiene 16 estados posibles. y las imgenes del 10 al 15 de
la Fig. 723b son los nicos smbolos utilizados para identificar una condici6n de BCD no v hda .
Tabla 75 Co nvers l n del c6digo BCD al del indicador de siete segmentos

SJ - D

O
O
O
O
O
O
O
O
I
1
1
I
I
I
I
I

Entradas en c6digo

Informa ci n

bina rio decima l

decodificada

X1

=e
O
O
O
O
I
I
1
I
O
O
O
O
I
I
I
I

XI

=B
O
O
I
I
O
O
1
1
O
O
I
I
O
O
I
I

Sa lidas en cdigo
(1,, 1indicador de 7 segm entos

Ka - A

W.

Y,

Y,

Y.

Y,

Y,

Y,

Y.

O
I
O
I
O
1
O
I
O
1
O
I
O
I
O
I

W.
W,
W,
W,
W.
W,
W.
W,
W.
W.
W,.
W"

I
I
O
O
O
O
O

O
1
1
I
O
O
O
I
O
O
I
I
O
O
O
I

O
I
O
I
I
I
O
I
O
I
O
I
I
I
O
I

O
1
O
O
1
O
O
I
O
1
O
O
I
O
O
I

O
O
1
O
O
O
O
O
O
O
I
O
I
I
I
I

O
O
O
O
O
I
I
O
O
O
I
I
O
I
I
I

O
I
O
O
I
O
I
O
O
O
I
I
I
O
I
I

W"
W"

W,.
W"

I
O
O
O
O
O
O
O
I

El problem a de pasarde la entrada BCD a las salidas de siete segmentos de la Fig . 7-32 se resuelve
fcilmente empleando un ROM. Si un segmento excitado (lumin oso) se iden tifica como en estado Oy uno
apag ado como en es tado I se obtiene la tabla de la verd ad (Ta bla 7-5). Esta tabla se comprueba de la
siguiente fonna: Para la inform acin W (corres pondiente a la cifra O) ve mos e n la Fig. 7-3 2 qu e Yh 1
Yque todos los dems valores Y son O. Pata
(correspondiente a la cifra 4 ) Yo Yl Y 4 1, e Yl Y1
=Y
Y6 = O, Y as sucesivamente. La ROM se programa tal como se ha explicado en la Seco7-9 para
responder a la tabla de la verdad. .
Por ejemplo:

,=

w,

= = =

=
=

(7-32)
Hay que observar que una ROM puede no usar el mnimo nm ero de pue rtas para lleva r a cabo una
conv ers in de cdigo particular. Consideremo s la Ec. (7 32) escrita co mo suma de produ ctos. Reempla zando W. po r XJ X2 XI Xo iiI DeSA y empleando expresion es anlogas para las salidas de los dems
decodificadores. la Ec. (7. 32) se convierte en

Combinacin de sistemas digitales

Yo ~ i5EBA + DeBA

303

+ i5CBA + DEBA + DEBA

+ DeBA + DeBA + DCBA

(7-331

Existen tcnicas algebraicas y grficas y programas de clculo para minimizar estas expresiones de
Boole. Obsrvese por ejemplo que pueden simplificarse los trm inos segundo y tercero

i5CBA + i5CBA

i5CA

ya que B + B = l . Procediendo de esta forma (Prob. 7-40) se obtiene la siguiente expresin minimizada
de Yo

Yo = DCBA

+ CA + DB

(7-341

Empleando las expresiones minimizadas de Yo' y l....y6 se economizan alrededor del 20% de los
componentes requeridos por la ROM. Un chip construido de esta forma (por ejem plo el 74HC45 11) se
denomina decodificador/excitador de BCD a siete segmentos.
La minimi zacin de las ecuaciones de Boole result a pesada y lenta (sobre todo si el nmero de varia bles
de cada producto es mayor de cinco). Hay que comparar el coste del tiemp o empl eado para minimizar y
disear un chip integrado especial, con el de programar sencilla mente una ROM ya existente. Salvo el
caso de tener que fabricar un enorme nmero de ejemplares (particula rmente si la matriz es muy amplia)
la ROM es el procedimiento ms econmico. Las disposiciones lgicas programabl es qu e estudiaremos
en la prxima seccin aportan un mtod o conveniente para disear funcione s lgicas complejas empleando
elemento s fijos.

Lgica combinatoria
Si se dan N ecuaciones lgicas de M variables en la forma cannica de suma de pro ductos, pueden
cumplirse estas ecuaciones con una ROM de M entradas y N salidas . Como ya se ha indicado anterio rmente,esta es una solucin econmica cuando M y N son grandes (es pecia lmen te si lo es M ). Sin embargo,
en el diseo lgico de una etapa de un sumador completo en el que M 3 Y N 2 (nmeros pequeos) y
que se vend e en grandes cantidades es ms eco nmico usar distintas combinacio nes de puertas. como en
la Fig. 7-7, que emplear ROM.

Generador de caracteres
Los caracteres alfanumricos se pueden escribir en la pantalla de un tubo de rayos catdicos (del
tipo de televisin) con la ayuda de una ROM.

Almacenamiento de programas
En una ROM se almacenan permanentemente programas de control (por ejemp lo en una calculadora
de bolsillo).

304

Mtcroetectronica moderna

7-12. ROMS PROGRAMABLES (PROMS)

Muchos fabricantes suministran ROM programables denominados PROM (vase Apndice B1).
Estos chips integrados proporcionan flexibilidad al diseador y permiten reducir costes, especialmente
cuando slo se precisan pequeas cantidades de un determinado ROM . El coste de la mscara de
conexiones es elevado cuando hay que amortizarlo entre pocas unidades. Adems la demora en el
suministro puede ser excesiva.
Una PROM contiene una matriz codificadora en la que estn hechas todas las conexiones que puedan
ser requeridas. Por ejemplo, la ROM de 256 bit descrita en la seccin anterior puede convertirse en PROM
conteniendo 32 transistores con 8 emisores cada uno (designados Eo' El E7 ) . Cada emisor Eo est unido
a la salida Yo, cada emisor El a la salida YI, y as sucesivamente. En serie con cada emisor se aade una
fina cinta de polisilicio que acta como fusible que abre al circuito cuando pasa una corriente superior a
la prescrita a travs del elemento de memoria. El usuario puede fundir o eliminarestos fusibles-para abrir
las conexiones oportunas a fin de que la ROM responda a la relaci n funcional deseada entre entrada y
salida.
Otra forma de ver la ROM es considerarla como una matriz consistente en una disposici6n AND y otra
DR. Esta organizacin engendra una relaci6n funcional entrada-salida en forma de suma de productos. La
memoria programable de s610 lectura consiste en una disposicin AND fija y otra OR programable como
se ve en la Fig. 7-33. Las X de esta figura representan conexiones a las entradas de puerta (fusibles).
Obsrvese que slo existen algunas conexiones AND, mientras todas las conexiones de entrada OR estn
hechas. La programacin se lleva a cabo fundiendo las conexiones OR no deseadas. Para quemar el
programa se emplea un aparato llamado programador que suministra la corriente necesaria para abrir el
fusible. Evidentemente, una vez la ROM ha sido programada fundiendo fusibles el programa ya no se
puede alterar. No obstante, en ciertos MOS PROM se puede borrar el programa y escribir elctricamente
uno nuevo.

713. PROM BORRABLE

Existen dos tipos de MOS PROM en los que se puede borrar el programa, y que son el llamado PROM
borrable (EPROM)>> y el PROM borrable elctricamente (cambiable) (E1PROM o EAROM ). En la
prxima seccin estudiaremos ambos tipos.

EPROMS
Las memorias programables de s610 lectura programadas fundiendo las conexiones no admiten
cambios, pues el fusible quemado no puede repararse. Los PROM borrables se basan en la estructura
especial MOS representada en la Fig. 7-34a . A este transistor NMOS de doble puerta a veces se le
denomina FAMOS (de las iniciales de Ploating-gate Avalanche-injection Metal Oxide Semi conductor).
La puerta 1 es de polisilicio y se deja flotante en cuanto no tiene conexin alguna . Esta puerta est
completamente rodeada de Si01y por tanto noexiste ningn camino para la descarga y la carga almacenada
en ella. Aplicando una tensin positiva alta (unos 25 V) entre la puerta 2 y el drenaje, la elevada intensidad
del campo elctrico en la regin de deplexi6n de la unin pI! drenaje-sustrato provoca la ruptura por
avalancha, y de esta ruptura nace una corriente adicional elevada. En consecuencia, los electrones de alta
energa, acelerados por el campo elctrico. penetran en la fina capa de xido y se acumulan en la puerta
1. No habiendo va para la descarga, la carga acumulada fuerza que la tensin en la puerta I pase a negativa
cuando la de la puerta 2 y del drenaje sean cero. Esta tensin negativa en la puerta l evita que se induzca

Combinacin de sistemas digitales

8

... . r:-

,-----

, 1"

.., v

r-

,
r-

l'

Conexiones de la disposicin

'
,

-"".

-,

, l'

,,
,
,
,

'

"

-,

-,

r ..

-,
J

l'
1

l'
,

r~

o.

,,

-l~

~
- ;:,,:.:;.
,

~,

r-

l'

,-----

,---

'F

305

. _ . _~

Conexiones de la disposicin ANO

,
,

~ ' ~i

I '-;

i~'

'

r~

,
,
)11

~ ',

..

Salidas
Figura 7-33. Organizacin de una memoria programable de slo lectura consistente en una disposicin ANO fija y otra Da programable. (Las X representan conexiones fusibles.

un canal entre la fuente 11+ y la reginde drenaje cuando se aplique a la puerta 2 un nivel de tensin normal
para la lgica 1 (unos 5 V) (Fig. 7-34b). El resultado es que se ha almacenado una lgica I en esta clula
ROM. La programacin del PROMse resuelve colocando lgicas l en las clulas apropiadas.
Las excelentes propiedades aislantes del Si02 pueden mantener durante muchos aos las cargas
inducidasen la puerta l. (Se estimaque ms del 70% de la carga se mantendrtodava despus de 10aos

30 6

sticroe tectr nica lIIot!erl/tl

Salida
o Ifnea

de bit

y~

/ Ctlnla"IU<.l e drellaj,

( 11 '.. )

Lnea de informacin
(del decodificador Xl

'"'

",

t'iguru 7-.\.1. (a l l.suucturu de puerla llul<l llle do: po li..i1 id o H'AMOS e mpicada para kumar un" PRO M [EPRO Mtlxu rublc. (I'J
Dia!!ram:l ,k l d rOlilu de una clula EI'RC lM lipit:a e nrplealldn el FAMC)S.

a n a la te mpe ratura de 125"C. ) Sin embargo. se puede borrar e l e leme nto expc nl ndolo a los rayos
ultr av ioleta. La corriente fotoe lc trica produc ida e lim ina la carga de la pue rta , po rq ue el S iO l se hace
ligeramente cond ucto r bajo la accin de es tos rayos.

E' PROM S
Los EPRO M tienen e l inconven iente de necesitar un tiempo de e xposicin largo para borrar co n
ultr avioletas. por lo que no es adecuado cn aplicaciones qu e req uie ran cambios rpid os. Lo s ElPRO M
solven tan es te incon ven ien te permitiendo un bor rado e lc trico re la tivame nte rp ido de l d ato a lmace nado .
Se emplea una es tructura similar a la de la Fig. 7 -34a en la (lue el e spesor de l x ido entre la puer ta I y la
reg in de silic io se red uce hasta llegar a l orden de uno s 100 . Una ten si n de l o rden de lo s lO V (tensin
mayor q ue el nivel lg ico positivo norm al) aplicada a travs de la cap a de S iO l e xtre mada mente delgad a
hace q ue los elec tro nes fluyan a la puerta I por tln proce so mec:n ico -cunti co. Las cargas inducida s evitan
la formacin de un canal cua ndo se aplica una lgica I a la puerta 2, q ucd ando e n co nsec uenc ia a lmaccnado
un l . El borra do se cons igue invirt iendo la tensin neces itad a para almace na r la lgica l .

714. LGICA DE DISPOSICI N PROGRAM AIlLE

Esta lg ica (PAL) est re lacion ada con la PRO M e n e l sentido de q ue tam bin es un a matriz q ue
co mprende una form acin A NO y otra OR o S in embargo en un a PAL la O f! es fija y la A NO prog ramable.
En mucho s sis temas lgicos las expres io nes sim plificadas de Buolc se alca nza n co n la d ispo sic in PAL.
En la Fig. 735 vemos un PAL de 16 informa ciones de 4 bit, e n la 4ue las X re pres entan co ne xiones
(unione s fusibles). Obs rvese 4 ue slo figuran conexiones espec ficas OR mientras qu e estn todas las ANO
posibles. El programa se prepara fundiendo I:IS co nex iones AN i) no deseada s em plea ndo las m ismas
tcn icas empleadas para los PROM. El Mon olit hic Memorics 1011 8 es un PAL tpico de 8 kb,d isp onible
en un encapsulado de 20 patillas. Co ntiene 10 lneas de e ntrada y 8 de salida pudi end o alm acenar 10 24
(2 10) informaciones dc 8 bit.
Ta mbi n se puede n formar PAL e mplea ndo d isposiciones AO I ( IOL8 ). El proceso de programar es
idntico qu e para la disposicin ANO-OR, las salidas so n lo s mi ntcrm - re lac ion ados co n las co mbinac iones
de la puert a ANO-O R.

Combina ci n de sistemas digiJa/es

8

, ,

r: .e- e-

.1

307

itlCcnea jones de ladisposicin o.

,
l'
I

, ,
~

,/

, , ,

, ,~ ,
/

, 1/

, , , ,

, , ,

,~

l'
~

l'

,~

,/ ,

"

, ,

,
1,
l'

,
,

,
,

Conexiones de ladisposicin AND

JI,

1""

Sal idas.
Figura '-35. Disposicin lgica programable(PALjformada por una AND programable yunaOR fij a.

7 15. D1SPOSICIO NF-S LGICAS PR OGR AMABLES (PLA)

Esta disposicin es la ms ve rstil de las disposiciones A ND -OR integradas. En un PLA existen todas
las cone xiones de las puertas ANI) y OR o El programa se prepara fundiendo los e nlaces no dese ados .

308

Mlcroetectrontco modema

Lo que sigue ilustra sobre el uso y versatilidad del PLA. En la Seco7-9 se coment el ROM (lntel
2316A) de 16 kb (2048 x 8) que tiene M = II entradas y N =8 salidas. Para cada aumento de M en una
unidad se duplica el nmero de bit. Por ejemplo, si M = 16 conservndose N =8. el nmero de
informaciones en 2 1h - 65.536 Yel de bit 65.536 x 8 - 524.288. Este enorme nmero de hit no es factible
con un solo ROM en un chip. siendo necesarios 16 encapsulados ROM de 16 kb interconectados para la
extensin de direccionado (Sec. 7-10). Este sistema satisface N = 8 ecuaciones lgicas combinacionales
A

Conex iones <le la d isf'll",icin tlR

r-,

r-

r1,

l'

r-

r- r-

' 1'

r- r-

r-

r-

l'

l'

l'

,
1,

l'

l'

l'

1,

1/

l'

1,

l'

l' ,
1,

l'
l'

r-

' 1'

l'

1,
l'

l'

l'
1/

l'

l'

l'

l'
l'

'

l'

......

_ .'

l'
l'
l'

. ..

Ccn e xjoecvde la lli"I" "' I' I.m "''' 0

'

-:'

l'
l'
1/

."
I

Y,

10' 9
l' l

YI

Salidas

Figur a ' -)6 . Disposicin lgica programable (PLA). Tanto ladisposicin "'ND como la ORSOIlprogramables.

r,

Combinacin de sistemas digitales

309

con M = 16 variables (Sec. 7-11). Cada ec uacin se expresa en form a cannica de suma de productos.
Cada prod ucto contie ne 16 facto res habiendo un total de 65 .536 trmi nos (o informa c iones ).
Cons idere mos un sub-conjunto del sistema ROM anteri or. El nmero de entradas y de salidas se
mant iene el mismo (M = 16 YN = 8) pero cada suma tie ne, por ejemp lo, slo 48 t rminos de productos
en lugar de 10565.536, a los q ue se les llama prod uctos pa rciales de las variables de entrada porque cada
producto 1/0 contiene todos los 16 impul sos (o sus com ple me ntos). Ta l sistema de lgica combinac ional
se conoce como ordenacin lgica programable (PLA) de 16 x 48 x 8 lo que ind ica que hay 16 entradas,
8 sa lidas y un rotal de 48 productos parciales co mo indica la Fig. 7-36.
El decodificador del PLA de la Fig. 7-36 contiene 48 puertas ANO. La salida de cada una de ellas es
un trmino de producto parcial siendo normalment e pequeo e l nm ero de entradas a cualquie r puerta:
como mximo igual al nmero de bit de datos de entrada (16). La matri z cod ificadora consiste en oc ho
puertas DR cuyas sa lidas son las ocho funciones de sa lida del PLA. El mxi mo n mero de entradas a
cualquier puerta OR es igual al nmero de trm inos de producto (48) , aunque norm alment e es mucho
menor. A manera de eje mplo consideremos dos ec uaciones lgicas combinac ionales (d istintas de las ocho
llevadas a cabo por el PLA de la Fig. 7-36) tales como
Ou

=:

01

=:

+ A~A 4 A I + A IIAlU A 7AJ +

A 5A4A o + A 9A 4A 1 + A I 2A 6
A JAn

Au

(7-351

+ A I 5 A 14

(7-361

Estas dos salidas emplean siete trminos de producto porque A\4A I es co mn a ambas. Los 48 -

= 41 trminos restantes queda n dispon ibles para las sei s sa lidas restant es desde 0 2 a 0 7. Una de las
puertas AN D tiene una entrada, tres tienen dos entradas , una tiene tres y otra cuatro. La puerta OH. de 0 u
tiene cinco entradas y la de O I tiene tres.
Tabla 7 6 Tabla de la verdad de un PL.A para las Ec. (735) Y(736)
En/radas
14

13

12

IJ

/0

X
X
X
X

X
X
X

X
X

X
X

X
X
X

X
X
X

X
X
X
X
X
X

X
X

11

X
X
X
X
X

X
X
X

X
X

X
X
X
X
X

X
X
X
X
X

11

Trm ino 15
11
I
2
3

,,
6

Solida s

X
X

11

X
X
X

X
X

X
X
X
X
X
X
X

11

X
U

X
X

11

/
X

X
X
X

I
J
I
I
11
U

11

11
J
J

La Tabl a 76 es la tabla de la verdad correspondiente a las ecuaciones anteriores. Se emplea lg ica

positiva y cada lnea representa un trmino de producto. Si un dato de entrada es cierto (o falso) apa rece
una lgica 1 (o O) en la columna represen tativa de tal entrada . Si e n un producto falta una variable hay
unaX (indiferente) en la columna de l dato de e ntrada y en la fila del prod ucto en co nsiderac in. Si la salida
O. es I (o O)e llo significa que el trmino de producto represent ado por la Hnea conside rada es t prese nte
(o ause nte) en la k-sima funcin de salida .

Programacin de un PLA
La Tabla 7-6 (ampliada hasta cubrir 8 funciones de salida y hasta 48 trmi nos de produ cto) es una
tahla de p rogramacin para nn PLA de 16 x 48 x ~ . El usuario rellena la tabla pa ra satisfacer sus funcio nes

310

Mtcroetectr ntca moderna

r-

48 lt'nn illOS de producto - ,

1 6 Ifnl."~sc.lc

entrada

. 1 ,,_-:t_~ :t-1

---':T
Matrices
producto

(puertas ANO)

f'.,

Lneas de producto

Matriz
de memorias
(puertas OR )

(J"

8 funciones
de s alida.

u,

Figura 737. FPLA 825100 ( 16 x 48 x 8), (Co rtes'a de Sigile/les ).

lgicas combinacio nales y el fabricante construye una mscara para la met alizaci n y obtener las
conex iones opo rtunas. Por ejemplo. si figura una X e n la p-sima e ntrada de dal as. y el r-simo t rmino
de producto, no se hace conexin de aluminio e ntre la entrada p (ni er are su comple ment o) y la I'-!lma
puerta ANO. Por otra parte. si la entrada p-sima es I (o O), para eltnnino l' se metal iza e ntre A (o A ) Y
la r- sima puerta ANO. Anlogamente si la salida k-sima es I (o O). para la m-s ima lnea de pr~duct~ se
conecta con aluminio (o no se conecta) eltnnino m a la entrada de la k-sim a pue rta DR. El 6775 de la
Monolithic Memories lnc., (o el DM 8575 de la National Semiconductor ) es un ejemplo de dispositivo
lgico prog ramable con mscara con 14 entradas. 8 sa lidas y 96 t rminos de producto ( 14 x 96 x 8). Es
compatible con la lgica TrL y su tiempo de acceso es de aproxim adamente 50 ns.
Existen tam bin dispositi vos lgicos programables e n el propio talle r (FP LA) tales como el Signencs
82S IOO (16 x 48 x 8) represe ntado en diagrama de bloques en la Fig. 7 36 . Bsre c hip bipolar e mplea
puertas AND de diodos (S houky) y puerta s O R seguido ras de e misor (Fig. 7-37 ). Este FPLA est
re presentado en la Fig. 7-37 en que cada X representa una unin fusible. Este sistema se program a en el
taller quema ndo selectivamente los fusibles para cortar las conexiones cojj venie ntes para satisface r la tabla
de l programa como se ha explicado ar ucrlormc nte. El com pleme nto A, de Al se obti ene medi ante un

Combl"acidll de sistemas digilales

311

inv ersor (no represe ntado e n la figur a ). Tambin se pued e conseg uir e n e l c h ip e l com ple me n to de cada
salida , pe ro este c ircuito se ha o m itido en la figu ra pa ra mayor s im pl ic idad . El e ncapsulado es co m pa ti ble
con salid as de tres es tados o de colec tor ab ierto (Fig. 6--39) incluye nd o ta mbi n c hip de habilitaci n de
contro l.
El PLA (o FPLA) est dise ado pa ra la ejecuci n de f un cio ne s lg ica s co m plej as: puede m an ej a r ms
da tos de entrada y es ms econmico qu e e l ROM . Sirve para e l mi smo tipo de ap licacione s q ue el R OM
(Sec. 7 11) s upuesto q ue el nmero de trminos de producto nece sa rios se a una pequea pa rte de l tot al de
co m binaciones de e ntrada posible.

REFER ENCIAS
Ho dgcs, D. A., YH. G . Jackson : Analysis and Design of Digitallntcgra tcd Circuits," McGrawHiII, Nu eva
Yurk, 1983.
M

Hlnkeslce. T. R.: "D igna! Dcslgn with Srundurd MS I and Ui l," Juhn Wilcy and Sons, Nucv a York , 1975.

Peatruau . J.B.: "Thc Dcsign of Digital Sysrcms," 2~ ed. McGrilw-llill Book Company. Nue va York, 198 1.

-1

T3Uh, H., y D. Schilling : "D igitallmcgratcd Elecrrcnics," Mcflraw-Hill Bonk Com pany , Nueva York, 1975.

Mano, M .M.: "Computcr Syslem Architcctu re," 2.' ed., Prcnt iccHall, Engjcwood Chffs, NJ ., 198 2.

Tau b. H.: " Digital Circuns and M tcruproccssors." McGrawt1 ill Book Company, Nueva York, 1982.

IEEE Jmm wl ll Solid-SItl/t' Circuits, publicacin es pecial anual sobre lgica y memoria de los semiconductores , Nueva York , Oc tubre 1970 hasta el presente.

TEMAS DE REPASO
7 1.

72 .
73.
7 4.
75.

76.
77 ,

78.

79,
7, 10.

71 1,

Cuntos terminales de entrada necesita un chip conte nie ndo c uatro puerta s NOR de dos entradas?
Explquese.
(b) Repeti r lo anterio r para un chip con dos puertas AOI de dos en tradas.
Describir 55 1. MSI, LSI y VLSI.
Dibujar la configuracin de unu puerta integrada TT L AO I y e xplicar su funcion amiento.
Repetir el lema anterior para una puerta NMOS AO!.
Qu tipo de co nexionado se empica en el tema 7-3? y en el 7-4?
(a) Hallar la tabla de la verdad de un semisumador.
(b ) Mustrese su c umplimie nto para el dfgito D y el arrastre C.
Mustrese el sistema de un sumador binario en paralelo dc 4 bit construido med iante sumadores comp letos
de I bit.
(o) Dibujar la tabla de la verdad e n un sumador de 3 bit Yexplicar clarame nte el significado de 105 slmbo los
de e ntrada y de salida de la tabla .
(b ) Escribir las expre sioees de Boole (sin simplificar ) para la suma y el arrastre.
(o) Mostrar el sistema para un sumador binario co mpleto e n serie.
(b) Explquese su funcionamiento.
Definir los co mp lemcntosa uno y a Ik", de un numero binar io.
(a) Consideremos dos nm eros A y B de cuatro bit siendo B > A . Demostrar que para res tar A de B slo sc
necesita sumar B, A y l .
(a)

3 12

Microetectronica moderna

(h ) Ind icar de forma senci lla un susrractor de 4 bit obtenido a part ir de un sumador com pleto.
712. Considere mos dos nmeros A y B de un bit i.Cules so n las puertas lg ic as necesari as para com probar qu e:
(ulA = 8. (hl A > B ytdA < tr!
7 13 (ti) Considere mos dos n memsA y B dc4 hiloSi E = I repreSl,. nla A = B escribirla c " presin de Boole para
E. E" pliq uesc .
eh) Si e = I re pre scnl a la desiguald ad A > B. escr ibi r la c"pres i6n de IItlu lc para C. Exptlquese.
' 14. Explicarel sistema para un comprobador de pari d ad impar d e 4 bit
7 15. (a) Mostrar un sistema para aumentar la fiab ilidad de una lrans misirl de informaci n binaria e mpleando un
comprobador y gene rador de pari dad .
(h ) Explquese el fundonamie nlo de l siste ma,
7 16. Esc ribir e l nume ro decimal 538 en sistema BCD.
' 17. (a) Defini r un decodificador.
(h ) Ind icar c mo se decodific a e l cdi go de 4 bit 10 11 ( LSB ).
' 18. (a) De finir un demuhfp le x.
(h ) Mostrar c mo invertir un decod ificado r e n un demuhfple x.
(1") Indicar c mo se aade a l sistema una sea l de habilita cin.
7 19. Diqujar e l diagra ma lg ico de bloq ues de un r bo l der nuh lple x de I a 32 sa lid as e m picando un .. tr on co .. con
c uatro lneas de salida. Indica r el dir eccionado co rrec to.
720. (a) Defini r un multlplex .
( h ) Dibujar el diagra ma lgico de bloq ues de un multfplex de 4 u I line a.
7. 21. Mo strar cmo puede e mplearse un mult fplc x a man era de: (a) co nve rtid or par alelo-serie . y (b) selec to r
secue ncia l de dat os .
7 22. Dibujar el dia grama lgico de bloques de un selec tor- mulu ple x de 32 a I lnea . Empl ense sele c tore s con un
m ximo de oc ho lneas de entrada. Ind lq uese el d irecci onado COTTecIO.
7 23. (a ) Definir un codificador.
(h) Ind icar un codilic ador de mau iz de diodos para lransform ar un nu mero dec imal a cdigo binario .
724. (a) Ind icar una matri z codifcadora empleando seg u idores de emiso r. En el c aso concreto de un decodificador
para tran sformar un nmero dec imal a cdigo binario . se a lar las conexiones: (b) a la sal id a Y,. Y (e) en
la lnea W .

f
7 25. (u ) Definir un codificador de prior idad .
(b) Escribir la labi a de la verdad para un codificador de pr ior idad de 4 a 2 lneas.
7-26. (a) Desc rib ir una memoria de slo lectura .
(h ) Dibujar el di agra ma de bloq ues de una RO M.
(e) i.Q u es lo que se almacena en la memor ia?
(d) i.De q u estn form ados los eleme ntos de me mori a?
' 27. Ind icar e l di agrama de bloques de una RO M de 6 24 x 4 b it e mp lea ndo d ireccionado bid ime nsion al. Em plese
una matriz de 64 x 32.
7-28. (a ) Escribir la tabla de la verdad para co nve n ir un cd igo binario a G ray.
(h ) Escribir las se is primeras lineas de la tab la de la ve rdasd para co nven ir un cd igo G ray a bin ar io .
729. Explquese lo q ue se e ntiende po r prog ram ac in c on m scara de una RO M.
730. (a ) ,Q u se ent iende por PRO M?
(b ) i.Cmo se rea liza la programac in en el ta lle r?
7J I. Citar tres aplicac iones del RO M ex plicndola s bre vem ente .
732. (a) i.Q u es un indicador visible de siete segmento s?
(b ) Mostrar las dos siguie ntes Hneas en la tab la de con vers in de cdigo BCD a l de s ie te seg me ntos 000 1 y
010 1.
73J. (a ) i.Q u s igni fICan las siglas EPR OM y El PROM?
(b ) Explica r brevement e su funcionam iento.
734. (a ) Re petir el tema 7-330 para el d isposi livo FA MaS.
(h) Esbozar la seccin de un FAM a S y e xplica r brev emente su Iuocionam enro.
7 J S. (a ) Com parar una d ispos icin l gica prog rama ble ( PLA) ron un a lg ica de d isposic in pro gramable (PA L).
(b) i.C6mo es ln el PA L y el PLA relacionados ron un ROM?
7)6. Qu se e ntie nde por un PLA de 16 x 48 x 81

Circuitos y sistemas
secuenciales

Muchos sistemas digitales deben trabajar en sincronismo con una secuencia de seales binarias (un'
tren de impulsos). Por ejemplo.el funci onamiento de una calculadora digital depende de recibir en primer
lugar una instruccin de la memoria y almacenarla en un registrador hasta que queda ejecutada. El dato a
procesar debeobtenersede sumemoria. Bltercer paso consisteen ejecutar la instruccin.Simullneamente
un contador debe avanzar para preparar la instruccin siguiente. Para el buen funcionamiento del sistema
la temporizacin y secuencia de estos pasos es critica. Los circuitos y sistemas secuenciales se emplean
para procesar sincrnicamente seales binarias. Tambin se necesitan circuitos capaces de almacenar
seales binarias (memorias).
EJ bloque constructivo bsico incorporado en los circuitos secuenciales es el biestable o FLlP-fl.OP. En
este captulo trataremos de registradores y contadores. dos tipos de circuitos basados en los FUp- A-QP (o
biestables). Tambin describiremos varias aplicaciones tpicas de estos circuitos.

8 1. UNA MEMO RIA DE 1 BIT

Todos los sistemas vistos en el Cap. 7 estn basados en una lgica combinatoria. Las salidas en un
momento dado dependen slo de los valores de las entradas en ese mismo momento. De estos sistemas
se dice que 110 tienen memoria. Obsrvese que una ROM es un circuito combinatorio, y de acuerdo con
la definici n anterior no tiene memoria. La memoria de /111 ROM se refi~,.e al hecho de qll~ memoriza
fa relaci nfuncionai a ure las variables de salida y las de entrada. No almacena bit de informacin.

Clula de almacenamie nto de 1 bit

El circuito digital bsico de memoria se obtiene por el acoplamiento mutuo de dos circuitos NOT, NI
YN2 (puertas NAND de una sola entrada) en la forma representada en la Fig. 8-10. La salida de cada puerta
se conecta a laentradade la otra, y esta combinacin de realimentacin se denomina biestable o FLlP-Fl.OP.
La propiedad ms importante del biestable es que puede permanecer en uno de dos estados estables. ya
sea Q = 1 (Q = O) que constituye el estado J o Q = O(Q = 1) que es el estadol. La existencia de estos dos
estados estables es debida a las interconexiones de la Fig. 8-10. Por ejemplo. si la salida de NI es Q = 1
tambin lo ser Al' entradade N2. Este inversor tiene el estado Oen su salida Q. Puesto que Q est unido
a Al. la entrada de N I es O. y la correspondiente salida es Q = 1. Este resultado est de acuerdo c~ la
primera suposicin de que Q = l . Un razonamiento similar nos lleva a la conclusin de que Q =o. Q = I
es tambin un estado posible. Es tambin comprobable que la situacin en que ambas salidas estn en el
mismo estado (ambas I o ambas O) no es compatible con esta conexin.
Puesto que la configuracin de la Fig. 8a tiene dos estados estables se le denomina tambin circuito
binario o biestable. y puesto que puede almacenar un bit de informacin (ya sea Q = I o Q = O). forma

3 14

stkr oetectronica moderna

R,
o

,\ ' 1

R,

.V2
".

'0'

Q
Q

F1gun BI . (a) Memoria de I bil.O bies .able. (b) fJ bics!abk proviu o de medios par. inlroducir el dato en la ctlula.

una unidad de memoria de I bit o clula de almacenamient o de I bit. Esta inform acin queda cerrada o
bloqueada por lo que a veces se denomina tambin cierre.
Supongamos que se desea almacenar un estado dado. por eje mplo Q = l. o que por el co mraric
queremos recordar el estado Q = O. Deberemos ..esc ribir.. un I o un Oen la clula de memoria cambiando
las puertas NOT de la Fi,g . 8 la por puertas NANO de dos entradas. N I y N 2 Yalimentar por las entradas 8 .
y B2 como en la Fig. 1-8h. :si suponemos B I = 1 Y B!= Oel estado de cada entrada y salida de puerta ser
el que indica el esquema. Siendo Q = Oes evidente que para entrar un Oen la memoria se necesita que 8 1
= I Y8 1 = O. Anlogamente se puede demostrar que para almacenar un I es necesario que 8 1 = O Y Bl. =
1. Si 8 1 I Y B1 I se pueden suprimir estos dos terminales de las puertas NAN D sin afectar la lgica .
Dicho de a ira forma. el estado del biestable no esr afectad o por la co mbinacin de entrada B I = 8 1 = l.
Si antes de aplicar esta serie de entradas tenemos Q = I (o O) la salida seguir siendo Q = 1 (o O) una vez
hayamos pasado a 8 I = 8 1 = l. Obsrvese que 8 . = 8 1 = O tampoco es admisible IProb. 8- 1)

Un inter rupt or sin oscilaciones

En un sistema digital es [recuente tener que pulsar una tecla para introducir un 1 o un Oen un punto
determinado. Muchos interruptores saltan o vibran varias veces antes de quedar fijos en la posicin de
cerrado. La c lula de almacenamiento antes descrita puede empicarse para obtener un cambio de estado
nico cuando el interruptor cierra por primera vez indepe ndientemente de los saltos que pueda n seguir.
Consideremos la situacin de la Fig. 8 2 en la que el conmutador unipola r de dos posiciones est al
principio conectando B] a tierra. c" forma que 8 ] = O. Desprecian do la corrien te de entrada de la puerta.

'M

1-- + ----jR.

4 trul"

BiCl;t.hlc

B:

,~

"

_ -""-01

.,
Fi~ura S2 . 1a t E! bilNablc de la Fig. S- lb hace
lb) B!. 11"18, Y(<1) Q.

R,

d,
fijacin

Ua ve

1
_

q~

" '1''---"-----;
.

---,

el ron......'lOde l inlerruploc se prud uz;a ~i n osc ilacioncl>. Formn de onda de

Circuitos y sistemas secuenciales

3 15

la tensin 8 , es de 5V qu e se considera la ten sin de estado 1: as q ue inicialme nte B I = l . En e l insta nte

1= " se pulsa la teda y e l conmutador pasa de la posic in 2 ala l . En la fig 8-2b est re presen tad a la o nda
de B,,. Para que el conmutado r alcance e l contac to I se necesita unticmpo r' = t ., -t de form a que B pasa
de I a O en el instante t; No ob stan te, co mo se ve en la Fig . 8-2e. el co ntacto re bot a y la conex in se
interru mpe d unnuc los {nterva tos r, a t, y 1, a f n , (Para d ibu jar la figura se han puest o dos reb otes ). La
salida Q es la rep resentad a en la Fig. 8- 2(/ que es co ngruente con la lgica vista anteriorm e nte. o sea q ue
Q = 0 si BI ::: 1 y 8 : = 0 ; Q = I si BI = O YIJ: = 1. Q no qu eda afec tad a (no vara ) s i 8 , = lJ: = 1. O bsrve se
que el di spo sitivo ha elim inado los rebo tes o vibraciones pue sto qu e la salida Q mues tra un so lo ca m bio
de estado de O a I en el primer instante e n que BI queda co nect ado a tierra. De igua l form a se puede
demostrar qu e Q sufrir un solo salto de I a Oal vo lver e l inte rru pto r de B, a B] aun c uando se p rod uzca n
vibraciones en e l contacto B, (Prob. 8-2). Existe en e l mercado un c ircu ito integrado (74 LS 279A) c on
cuatro biestables, adecuado es ta aplicaci n. Puesto q ue B I es.t sea lado S y a B! se le de nom ina R, e l
encapsulado co ntiene cuatro biestables SR.

Biestable de fijacin
La adicin de dos puerta s N AND preced ie ndo a N I y N2 de la Fig. 8- l b, j untame n te co n un inve rsor,
dar el sistema (F ig. 8-3) para e l almace naje de un a info rmacin bin aria de un bit. C uando la entrada de
habilit ac in es a lta (G = 1) los dat os de entrada D se trans fieren a la salida Q. Esta afirmaci n se co m prue ba
realm ente basndo se en la lgica satisfecha po r e l co nj unto N I-N2. Es dec ir, si D = O, S = O, R = 1, B, :::
1. B, ::: Oy Q= O. Y anlogamente, si D ::: 1, .) = I,R=O ,B I =0, 11,=
I y Q = 1. Mie mras C se a ig ua l a

l . cualq u ier camb io en e l d ato D aparecer e n Q.

S i el sis tema est inhibido (G = O) entonce s BI = B; = 1 indep end ie ntemente de l valor de D. Por tanto,
Q retiene el valor bina rio q ue ten a inmediatamente antes de qu e G cambiase d e I a O.
La c lula de memoria de la Fig. 8-3 se pued e cons truir de la co nfigurac in AO! de la F ig. 7- 2 (P rob.
8-3). Se fabrican cuatro de tales biestables en un solo enca ps ulado de 16 pa tilla s (74 LS 375) co n salidas
compleme ntarias (Q y Q), as co mo encapsulados de 20 pati lla s co n ocho bie stables (74 ALS 57 3) con
una salida separada de tres es tados .

8-2. PROPIEI>AD ES DEL CIRC UIT O DE UN IlIESTABLE DE FIJACIN

En la Sec o !:l . I se describi la puert u de fijacin N AN D en funci n de sus relacion es lgicas. En esta
secc in no s valdrem os de las propiedades del circuito de las puert as para de mostrar la natura leza biestable
riel sistema .
Se pueden tambin form ar biestab les a partir de puerta s NORco mo se ve en la Fig. 84 . Con side re mos
el c aso e n e l que amba s entrada s en cada pue rta SOR est n unid as e ntre s. haciendo q ue c ada una ac t e
co mo un inve rsor. En la Fig. 8-5a est represent ada la ca ructc rlstica de tran sfe ren cia de l inversor. S in
realimen tacin (hnca somb reada de la salida de la puerta 2 a la ent rada de la puert a I en la Fig. 8-4 ) los
Date

H'bili ":~

,\'3

",

<>---- N I .
o----:-;;ic=:~
~~~Q

;. LS.V
4
R

Figura 8-3. Unbiestable de fijacin transfiere el d~ IO D a la salida Q si G = l.

3 16

Microetectr ntca moderno

"~
---==rQ

" -~
-clD
:.;'",

Figura 84. Puerta de fijacin fonnada conectando cruzadas dos puertas NOR .

dos inversores es tn en cascada. La funcin de transferencia I'a! en funcin de 1'" se ha re presentado en la

Fig. 8-5" . La lnea de realimentacin de la Fig. 8-4 hace que I',{ se iguale a I',,! : es ta relacin es t indicada
sombreada en la Fig. 8-5fJ mediante una lnea recta de pendi ente unidad. La caracterstica de transferenci a
y la rel acin de tensin deben cumplirse simultneamente. y por tanto el funcionamiento del ci rcuito queda
confinado a es tar en la interseccin de amba s curvas. Se ve que hay tres estad os pos ibles. C
A. B Y e de la
Fig. 8-5h). en el biestable. Sin embargo. tal como se ve en el prrafo sigu iente slo existen en realidad los
A y B,
La pendiente de la caracterstica de transferencia (gananc ia del circ uito) es mayor que la unida d entre
p y P' . En consecuencia. si se est en es tado C cualquier seal extraa (ruid o) lle var la sa lida a A o a B
(segn sea la polaridad del impulso del ruido). La situacin es anloga a los posible s resultados de lanzar
una moneda: puede caer de cara. de cruz, o (teri camente) de canto. Pero la ms ligera perturbacin har
que la que ha cado de canto pase inmediat amente a cara o a cruz. Llegamos a la conclusin que do s de
los tres estados posible s. (A y B de la Fig. 8-5" o caras y cruces de las monedas) so n dinmi cas y
es tticamente estables, mientras que el tercer es tado (C o canto) es inestabl e. As con slo dos estados
dinmicamente es tables se confir ma la naturaleza biestable del dispositivo. Obsrvese que e n A y en B.
donde la pendiente de la caracterstica de transferencia es nula . cualquier peque a perturbacin no tiene
efecto alguno.
Los biestables pueden adquiri rse en cualquiera de las cuatro tecnologas de integracin que se han visto
en el Cap. 6. Frecuentem ente se emplean biestables para esc ribir (S) o borrar (R) circuitos para
funcionar sincrnicamente con una sec uencia de impulsos. El biestable SR es un bloque co nst ructivo muy
corr iente en circuitos sec uenciales como se describi r det alladamente en la Seco 8-3. La Fig. 8-6
corresponde a 1:1 topologa dcl 74 LS 279 A en la que se identifi can dos pue rtas NANO y las cone xiones de
realimentacin. El biestable ECL de la Fig. 8-7 utiliza las salidas NOR de la puerta bsica ORiNOR. Los
circuitos de las Figs 8-8(1 y 8-8fJ son realiza cione s NMOS y CMOS respecti vamente de biestables SR que
emplean la topologa de puerta NOR acop lada.

t'"

r ,

e
L

".

'"

"

r'

'"

Figura 11-5 . (a ) Ca ructc rlstica de trans fe rencia Inve rsora. (b] Curacr e rrsuca de tran sjercn cta de tens in de inversores en cascada. La
accin de la realimen tacin ind ica que los puntos A y 8 corres ponden u dus estados es tables del biestable (El punto e es
d im\m camcmc i nestablc l.

Circuitos y sistemas secuenciales

317

83. EL FLlp FLOP SR TE MPORIZADO

Frecue ntemente se presenta el caso de tener que escribir o borrar un biestable en sincronismo con un
tren de impulsos. A un biestable gobernado de esta forma se le denomina FUP-FLOP. En esta secc in
introduciremos un tipo de FLIP-FLOP y en la Seco8-4 veremos otros tipos comercialmente d isponibles.

'i

"

"

1-.

..

f...

~~

PuertaNANO LS

Puerta NANIJ L S

Figura 86. El biestableSR 74LS5279construido por dos puertas NANO TIL LS.

- J'u
Puertas NOR ECL
Figura 87. El biestable ECLempleando las salidas NOR.

~~

318

Microe ectr nica moderna

Sistema secuencial
Muchos sistemas digita les estn temporizados. es decir. que funci onan en sinc ronismo co n un tren de
impulsos de periodo T. sistema denomin ado reloj (abreviadame nte Ck) tal como indica la Fig . 8-9. El
ancho ' del impu lso se supone pequeo comparado con T. los valore s binarios de cada punto del sistema
se supo'nen consta ntes en ca da intervalo entre impulsos. La transicin de uno a otro estado de l sistema
s lo puede tener lugar mediante la aplicacin de un impulso de re loj . Sea Q la sa lida (O o 1) en un
detenni nado nudo dur ante el s -si mo interv alo (bit de tiem po n) preced iendo e l '~-simo impulso del re loj
(Fig. 89). Enton ces Q l es la salida corre spondiente en el interval o inmediatame nte posterior al e-simo
impulso. Un sistema en el que los valores Q,. Ql '" Q. se o btienen co n una sec ue nc ia de tie mpo a interv alos
T se denomina sistema lgico secuencial (pa ra distingu irlo de l combinacional). El vator de Q 1 puede
de pender de los va lores d urante el bit de tiempo anterior (e l u- simo) . En estas cond iciones el circuito
secuencial posee me moria .
+1'00

(o ,

Puertas NOR e MOS.

+l'oo

COI
flll:ur. B-B. BieSlables (a) NMOS y (b) e MO S fonnados con puertas 1'fOa.

Circuitos y sistemas secuenciales

3 19

E l FLlP -FLOP SR
S i el termi nal habilitado r de la Fig. 8 ~3 se em plea corno ent rada de l re loj (Ck ) y si se suprime e l in versor
par a proporcionar dos entradas de dat os;S (escritura) y R (horrado) obtendremo s el n.re-n.oetemportzado
SR de la Fig. 8- 10. Las puertas NI y N2 forma n el bie stab le mientra s que las N3 y N4 son las de control
y gobierno que pro graman e l estado de l FLlpF LO P despu s de apa recer el impulso.
Obsrv ese q ue entre impulsos de l reloj (Ck = O) las salidas de N3 y N4 son I independ iente mente de
los valores de R o 5. Por tanto, e l circuito es equiv alente al bie stab le de la Fig. 8-la . Si Q = I se ma ntiene
I y si Q = Ose mantiene en O. Dicho de otra forma : El FLl P- FLOP 110 cambia de estado entre dos impulsos
del reloj, es invariable dentro de un bit de tiemp o.

r- - - - - - - - - - - -

n n -Il- .

..J LJ LJ L
T

2T

de tiempo
Bil de
tBit
iempo

-,

HfI
O~

Q~+l

L.- L.(II - I)T

--=- _

(lI +I) T

Figura 8 9. La sa lida de un oscilador maestro empleada a manera de tren de impulsos de! reloj para sincronizar un sistema sec uencial.

Consideremos ahora el instante t = nT ( + ) en e l que haya un impu lso de l reloj (Ck = 1). S i 5 = O Y R

= O, las salidas N3 y N4 sern J. Por el razo nam iento ex pues to en e l prrafo anterior. e l estado 0 " del
FLlP-FLOP no cambia. De ah que una vez pasado e l impulso (en el bit de tiempo 11 + 1) e l estado 0 ", 1 es
idntico al Q". Si des ignamos los valores de R y 5 en e l intervalo inmediatam ent e ant erior a t ::: liT por R"
y S ,entonces Q ,= Qn si S ::: Oy R ::: O. Esta relacin se encuentra en la primera lnea de la tabla de la
verdad de la Fig: 8- IOh.

"

"

~;,r" 'X :
N4 ~

,
1 Puertas de

gobierno

I DI

r-(a )

Biestable

S.

R. 0. , [

, Q.,
,
,,

O O
O

- S
-

'("k

- R

----j

(b,

,<,

Figura 810. (a) ~LtP.tU)1' temporizado. j/J) Tabla de la verdad {El signo interrogante indica q ue no se puede predecir es te es tado}.
(l")Simbol odeJcircuito.

Si Ck = 1, 5. = 0 Y R.= 1, ento nces B t ::: I y B1 =0, la situacin es la de la Fig. 8-lh Y el es tado de

salida es O. Por tanto, una vez pasa do e l im pulso (al bit de tiempo 11 + 1) hallamos O." = Oconfirmando
la lerf..era lnea de la tab la de la verdad . Si se intercambian R y S Ysim ultnea mente se intercambian tam bin
Q y Q no se a ltera e l d iagram a lgico de la Fig. 8-100. Por tanto, la seg unda linea de la tab la de la Fig.
8- IOh se ded uce de la tercera .
Si Ck 1, Sn::: I y R" 1, las salidas de las puertas NAND, N3 YN4 son ambas O. Por tanto, las ent radas
B I de NI Y B2 de N2 so n O, de form a que las salidas tan to de N I co mo de N2 debe n ser l . Esta co ndicin

320

Mtcroetectroutca modema

es lg icamente inconsistente co n nuestra notac i n de las do s sa lidas Q y Q. De bemos llega r a la concl usin
de qu e el transistor de sa lida de cada puert a NI y N2 est cort ado co n e l res ultado de qu e nm bus salidas
es tn a lias (1). Al fina l de ca da impu lso. las entradas B I Y B! aumentan de O a l . Depend iendo d e c u l de
los impulsos crece ms rpidamen te y dc las asimet ras de los pa rm etros pued e re sult ar c ualq uiera de los
est ados estables Q = I (Q::: O) oQ ::: O(Q = 1l. Por este moti vo se ha se alado W II un interrogante e l valor
de Q I en la cuarta lnea de la tabla de la verd ad. De ese es tado se d ice q ue e s indeterminado. ambiguo
o indefin ido. por lo qu e hay ev itar que se d la con d ici n S. ::: I y R. ::: l .

84.

FU I'-FUlI' TI POS JK. T Y[)

Adem s de los Fl. lI'-FLOP SR existen otras tre s var iantes de la me moria b sica de I bit come rcial mente
d isponible . que son los tipos J -K. T y D . El A..IP-A..OP J-K e lim ina la ambigedad de la tabla de la verd ad
de la Fig 8- IOh. El de tipo T act a como un inte rruptor de pala nca y cambia e l est ado de sa lida :1 cada
impulso de l reloj; Q I = Q. El de tipo O acta co mo una un idad de retard o que hace qu e la sa lida Q siga
a la en trada O pero con un bit de tiem po de retraso; Q 1 D . Veamo s a cont inuacin cad a uno de es tos
.' .
tres tipos de A.lP-H.OP.

El FLlpFLOP JK
Este bloq ue con st ructivo se nh tiene aadiendo al FUP- FLOI' SR dos puert a s ANO. A l Y A2 (Pig S- l it/ l.
Eldato de en lrada.f y la salida Q se apli can a A 1, Puesto que su salida a limenta a S ten drem os qu e S :::
JQ. Amllog ame nte e l dato de entrada K y la salid.. Q se aplican u A2 y por ta nto R ::: KQ. La lg ica segu ida
po r es te siste ma viene da da por la tab la de la verdad de la Fig. 8- li b. Esta lg ica puede c omp roba rse co n
refe rencia a la Tab la HI . Para las dos en tradas Je da tos) y K existen cuarrocom binacones posibles. Pa ra
cadu una de e llas h;IYdos est ados posibles de Q y por tanto la Tabla 8- 1 tiene oc ho lneas. De los bit de
cada lnea J . K . Q y Cl se ca lculan S = ) Q y R = K Q y se introdu cen e n lascolumn as q uinta y
sex ta de la t;bla~ EI~plea~do estos valo;es d; S .y R ), refrri~dollos a la tabla de la ve rda d del HJP-FLOP
SR dc la Fig. 8-IOhse obtiene la sptima colum~'!:.Finalmente. la oc tava col unm a se deduce de la sptima
ya que Q. = I en la linea 4. Q.::: Oen la lnea 5. Q.::: 1 e n la lnea 7 y Q.::: Oen la 8.
Las col umnas 1. 2 y 8 de la Tab la 8- 1 forman la tabla de la verdad de l H.IP-Fl.or ) K de la Fig . 8- l ib.
Obsrve se qu e las tres primeras lineas de 111/(/ tabla de la \'C'rdlld J -K 5011 idh llicas a la rorrespondirmes
d f1111l tabla c/c /111 SR (J.::iE' 8-51J). S in embarg o. la amb igeda d de l estado S. = 1 := R~ q ueda aho ra
reemplazado por Q = Q para J = [ ::: K , Si tos das cllf/"(lda.\' de datos del FU P-Fl.OP ./ -K .WlI/ a/W,L /a
". I

n
salidu estar colllfl/ellll'IIf(ula!,or los i/l/{J/lI,I'O.\'tJe{ reloj.
No es realmen te necesari o em plea r las puertas AN [) A 1 Y A2 de la Fig. 8 l la ya qu e pue de c umplirse
la misma funcin aadiendo un termin a l de entrada ex tra en cad a un a de las puerta s NAND N3 Y N4 de la
J~

O~

.<1

-s

Reloj o
Q~

A"o-- A:!

Q-

- R

0-

J.

'

',

Q. 'I

Q.

,.,
Figura 8 11. (11 ) Conversin de un R.!P- n.o , SR en J-K. (b) Tabla de la verd ad.

O.

lb,

Circuitos y sistemassecuenciales

321

Fig. 8-10a. En la Fig. 8-12 q ueda indicada ~ ta simplificac in (prescf ndase de las entradas a trazos. es
decir. supngase q ue amb as sean l ). Q y Q en las entradas se obtienen mediante las conexio nes de
realimenteci n desde las salidas (lneas gruesa s) .

Puesta a I y a O(Preset sud clear)

La tabla de la verdad de la Fig. 8- l l b nos informa de lo que sucede e n la salida al aplicar un imp ulso
de reloj . en funci n de los da tos de e ntrada } y K. El valo r de la salida antes de aplicar el impulso es
arbitrario. Al ai'iadir las entradas sei'ialadas con lneas de trazos en la Fig. 8- 12 se puede de terminar e l
estado inicial del FLl P-R.QP. Por ejemplo. puede ser neces ario borrar un biestable. o sea especificar que
Q = 0 cuandoCk = 0.
La operacin de borrad o puede cump lirse progra mando que la entrada de borrado sea O y la de
acep tacin sea 1; Cr = O, Pr = 1, Ck = O. Ya q ue Cr = O la salida de N2 (F ig. 8- 12) es Q = 1. Puesto que
Ck = Ola sa lida de N3es L y por tanto todas las entra das aN I son l y Q = Ocomo se q uera. An logamen te.
si se desea que para aceptar, el biestable est en estado 1 es necesario esc oger Pr = O, Cr = 1, Ck = O. Los
daros para puesta al estado I o O se denominan entradas directas o asncronas: no est n en sincronismo
con el re loj pero pueden aplicarse en cualquier moment o entre dos impulsos del reloj . Una vez es tablecido
asincrn icame nte e l estado del FLlpFLOP deben mante nerse las en tradas direc tas en Pr 1, Cr I antes
de que llegue e l siguiente impulso para habilitar el biestable. No de be e mplearse e l da to Pr = 0, Cr = O
puesto que co nd uce a un estado ambigc Por q u?
El smbolo lgico del FLIP-FLOP } -K es el de la Fig. 8- 12b. Y las e ntradas para un funcionamie nto
correc to pueden verse en la fig 812c.

Tabla 8-1 Tab la de la verd ad para la Fig. S lla

2

J.

K.

Q.

j.

s.

R.

QH'

O
O
I
I
O
O
J
J

O
O
O
O
I
I
J
I

O
I
O
I
O
I
O
I

I
O
J
O
J
O
J
O

O
O
J
O
O
O
I
O

O
O
O
O
O
I
O
I

Q
Q.}
.

Columna
Linea

,
J

,
4

,
6

Q.

~J

n
ij

j.

Condicin de auto-oscilacin
Puede presentarse una di ficultad fsica co n un FLIP- FLOP } -K constru ido como en la A g . lt-- 12. La tabla
de la verdad 8- l est basada en una lgica co mbinacional que supo ne que las e ntradas son inde pendien tes
de las sa lidas. Pero deb ido a la conexin de rea lime ntacin Q {ID en la en trada a K (J) la entrada ca m biar
durante e l impulso del reloj (Ck = 1) si la salida cambia de estado . Cons idere mos por eje mplo q ue las
entradas e n la Fig. 8- 12 son J = l. K = I YQ = O. Al aplicar un imp ulso la salida pasa a Q = I {de acuerdo
con la 7' lfnea de la Tabla 8- 1) realizndo se este cam bio des pus de un tiemp o tu igual al retra so de
programacin (Sec. 6-4) a travs de dos puertas NANO en serie en la Fig. 8-7. Ah ora} = 1, K = I Y Q = 1,
Yen la 8" fila de la Tabla 8- l vem os que la entrada retrocede nuevamente a Q O. Por tanto, duran te e l

322

Microelectrnica moderna

tiem po t (Fig. 8-9) que -dura el impulso (con Ck = l) la salida osc ilar ade lante y atrs e ntre O y l. Al
_
finalizar"el impulso (Ck O)el valor de Q es am biguo.
Esta situacin se denomina condici n de auto -oscilaci n y se puede ev itar s i / <1iJ <T. No obstante.
con componentes integrados el retraso de propa gacin es muy pequ eo. norm atmenre muc ho menor que
el ancho de l impulso '" no satisfaci ndose la desigua ldad anterio r y que dando indeterminada la sa lida. Se
pueden emplear lneas de retardo en serie con las cone xione s de la realimentacin de la Fig. 8 12 a fin de
aume ntar el reta rdo del lazo ms all de 1, y po r tanto e vitar la a uto-oscilacin. Seguidame nte
de scribiremos una solucin integrada ms prct ica.

~NJ
<>

I
- 1

'P'O -

- Ck

: ' " lImen",".

<> o
Habililac in
BOfndo

c,o -

L-

N4

* La Fig. KM

,
I

da Q~. I

(,'

(' 1

"1

PuestB 1

p,

o o
o
o 1 o I
I

Figura 8 11. (a ) Un RJp-FUJI' J K. (b) S rmbolo lgico. (d Condicione s necesaria s para un Iuncionamiemo srocrcnc (fila I ) borrado
snl;tOfl() (fila 2)0 pee sta en I (fila ) .

Q..

(,

"

FIura 8.13. Un FL p.. R.Op orde nador-se~u idor J-K.

FLlpFLOP JK ordenador-seguidor
En la Fig. 8-13 se presentan dos FLlp FLOP SR en cascada con realimentacin desde la salida del segundo
(llamado seguidor ) a la entrada del prime ro (llamado ordenador ). Se ap lican impulsos positivos del reloj
al ordenador que se invierten antes de excitar con ellos al seguido r. Con Pr = l . Cr = I Y Ck = I J:.I
ordenador queda habilitado. siguiendo la labia de la verdad JK de la Fig . 8- l lb. Adems. pues to que Ck
= Oel FLIP-fWP SR seguidor queda inhibido (no puede cambiar de es tado) con lo que Q queda invariado
durante eltiemoo de l impulso r . Evide ntemente. la d ific ult ad de la auto-oscilaci n queda solventada
con la topologa deL!>rdenad&.seguidor. Cuando ha pasado el impul so. Ck = O de form a que el
ordenador se inhibe y Ck = 1 con lo que se habilita el seguido r. El seguidor es un FUp FLOP SR que sig ue
la lgica de la Fig. 8- IOb. Si S = Q,,= I YR = QII = O. entonces Q 1 Y Q = O. Anl ogame nte si S = Q"

Circuitos y sistemas secuenciales

323

::: OY R =Q" = l. entonces Q::: O y O = l. En otras palabras. en el intervalo entre impulsos del reloj la
salida Q no cambia, pero 0 11 sigue la lgica J-K: al finalizar el impulso el valor de O" se transfiere a Q.
Hay que observar qut" los datos en J y K deben mantenerse constantes mientras dure e l impulso. pues
de lo contrario puede resultar una salida errnea (Prcb. 8 121. El encapsulado MSI de 16 patillas
(MC8-104135) contiene dos FLtP-FLOP J-K ordenador-seguidor independientes. Algunos de estos d ispositivos comerciales tienen tambin puertas NAND o ADI en las entradas (54 LS 72) para proporcionar
entradasJ y K mltiples evitando as la necesidad de puertas exteriores en aplicaciones en las que puedan
ser necesarias.

E l FLlpFLOP tip o D
Si se modifica un FLIP-FLOP JK aad indole un inversor como en la Fig. 8- 140 de forma que K sea e l
complemento de J.la unidad se denomina FLIP-FLOPD..s.egn la labia de la verdad J-K de la Fig. S- l lh,
QH I = 1para D. = J.::: Kn::: I y On' l = OparaD"::: J. ::: K; ' O. port anto O I ::: D. La salidaQ ". I despus
del impulso (bit de tiempo 11 + 1) se iguala a la entrada D" antes del impulso (bit 11 ) como se ve en la tabla
de la Fig. 8- 14 c. Si el FLIPFLopde la Fig. 8- 140 es del tipoSR [a unidad funciona tambin como biestable
tipo D con el reloj (Ck) sustituido por la habilitacin (G) de la Fig. 8 3. No hay ambigedad porque no es
posibleJ=K= l .

~-,.----!;/;-'Ql(l,

" :,o!.t:;_~' , Q'0'

Flguu 814. (a) Conversin de un A..lI'-

R.Ol' JK al lipo D. (b)

- o

p,

~
I

,"

t oI

10' 1

51mbolo lgico. (e") Tabla de la verdad.

El biestable tipo D es un binario empleado para provocar un retardo. El bit en la lnea D se transfiere
a la salida en el impulso siguiente del reloj. y por tanto esta unidad retrasa un bit .

El FLlP-FLDP tipo T
Esta unidad cambia de estado con cada impulso del reloj y por tanto act a como interruptor lgico. S i
J = K = 1entonces Q. +I ::: Q. de forma que el FLIP-FLOpJ -Kse convierte en tipo T. La Fig. 8150 representa
tal sistema con una entrada de datos T. La Fig. &- 15h corresponde al smbolo lgico y la 8- 15(' a la tabla
de la verdad. Los biestables SR y D pueden tamblncon venirse en FLlP-FLOpinterruptor o complementario
(Pmb. 8- 14)

Resumen
Existen cuatro con guraclones importantes de FLIP-FLOP. que son: SR.J-K. D y T_Las lgicas seguidas
por cada uno de ellos se repiten para mayor facilidad en la Tabla 82. Un FLIP-FLOP integrado se excita

324

Microelectrnica moderna

sincrnicamente por un reloj y pueden haber (o no) en tradas directas para funcionar asincrnicamente.
para habilitacin (preset, PI') y para borrado (elear, Cr) . Una e ntrada directa solo puede ser O durante el
intervalo entre impulsos del reloj cuando Ck = O. C uando Ck = 1 ambas en tradas asncronas deben ser
altas; PI' I Y Cr 1. Las entradas deben ma ntenerse constantes d ura nte el ancho del impulso, Ck 1.
En un FLtP-FLOP ordenador-seguidor la salida Q se mantiene constante d uran te el impu lso y s610 cambia
despus de q ue Ckpase de I a Oen e l borde final de ese impu lso. Tambin es posible d isear un FLtP-FLOP
J-K de fonna que la salida cambie en el borde inicial del impulso. El chip 74LS I09A es un FLIP-FLOp J -K
excitado al inicio del impulso con entradas de escritura y de borrado. El MC I OH 176contiene seis RIP-FLOP
D exc itados tambin al inicio del impulso.

Tabla 82 Tabla de la verdad de los FLIPFL P

S"

R"

([

Fig.

J-K

SR

Q".,

J.

Q.

K"

Q. "

D"

Q".,

Q.

([

([

Q.

,-,

Fig.8- 11

Entradas directas

T
T.

Q. "

ct

Q..

o
o

Q"

p,

Fig. 8- 14

e-

Fig. 8-15

.. Se refiere a la tabla de la verdad de los SR, J-K, D o T para Q"./ en funcinde las emrac as.

El FLIP-FLOP interruptor o comp lementario no es t dispon ible comercialmente ya que puede usarse un

J-K como T conectando entre s las entrada s J y K (Fig. 8- 15).

T

Reloj

7~,

(J"

(J"

([

Q.

'"
Figura 815. (a) RJI'-R.OP J-K convertidoeiupc T con entrada de datos T. (b) Srmbolo lgico. (e) Tablade la verdad.

Existen FLJP-FLOP en todas las familia s digitales integradas, s ie ndo sus frec uencias mximas de
funcionamien to las incluidas en la Tabla 6-4.

8-5. REGISTRADORES DE DESPLAZAMIENTO

Puesto que un biestable es una memoria de I bit," FLJP-FLOP pueden a lmacenar una informacin de 1/
bit, Y a esta combinac in se le denom ina registrador. Para poder lee r los dalas de la Informacin en un
regist rador en serie. la sa lida de cada FLJP-FLOP se conecta a la e ntrada del sig uie nte. Esta configuracin
recib e e l nombre de registrador de desplazamiento es tando re presentada en la Fig 8-16. Cada FLIP-FLOP
es ordenad or-seguido r de tipo SR (oJ- K) . Obsrvese que la etapa e n la que se debe a lmacenar el bit ms

Circuitos y sistemas secuenciales

325

f.' ,

Salidas -

p'.

Puesta 1 _

Habilitacin ~----1 ;--+--+""-+-+""-+-+T-+-+-'

S,

FF3

FF2

ji

ex Q.

S,

O
FI

'lO
Q

(L SBI

( MSB)

Filura 8-16. Regisuador de desplazamientode 5 bit.

significativo (MSB) se conviertee n un biestable tipoD (Fi;.;. 8-14)conectando S y R a travs de un inversor.

El registrador de desplazamiento de cinco bit de la Fig. 8 16 se puede adquirir en un chip con un
encapsulado de 16 patillas (integracin a esca la media). Explicaremos a continuacin el funcionami ento
de este sistema suponiendo que se deba registrar la serie de datos 0 10 1) . (El bit menos significativo es el
dgito situado ms a la derecha; en este caso el 1).

Registrador de entrada-serie, salida paralelo (SIPO)

Los fUP-fLOP se borran aplicando O a la entrada de borrado (mientras la habilitacin de escritura
permanece baja) de fonna que todas las salidas Qo' Q r-.. Q. sean O. Entonces se pone Cr en I manteniendo
Pr constantemente igual a I (manteniendo la habilitacin de escri tura en O). Se aplica el tren de datos en
serie y el reloj sncrono. El bit menos significativo (LSB) se entra en el ordenado r de FF4 cuando Ck pasa
de Oa I por la accin de un FLIP- FLOP tipo D. Despus del impulso del reloj. et t se transfiere al biestable
seguidor de FF4 y Q. = I mientras que rodas las dems salidas se mantienen en O.
Al segundo impulso del reloj. el estado de Q. se transfiere al biestable ordenado r de FF3 debido a la
accin de un FLIP- FLOP SR. Simultneamente. el bit siguiente (un I en la informaci n 0 10 11) entra en el
ordenador de FF4. Despus del segundo impulso del reloj el bit en cada ordenador se transfiere a su
seguidor. y Q. = 1. Q3 = l. Ylas dems salidas siguen en O. En la Tabla 83 se dan las lecturas del registra dor
despus de cada impulso. Por ejemplo. despus del tercer impul so Q.l ha pasado a Ql' Q. a Q.l' y el tercer
Tab la 8.] Lectura del registrador de desplazamiento despus de cada impulso del reloj
Impulso
del reloj

2
l

,
4

- --

Q.

Q.

Q,

Q.

Q.

1------.0

_ I

O=:::: '

I ------ O

O .

---.. 1

"<; I

, ----

326

Mtcroetectrontca m oderna

bit de entrada (O) ha entrado en FF4 de forma que Q~ = O. Podemos seguir fcilmente este proceso y ver
que registrando cada bit en el FLIP-FLOP MSB y desplazndolo hacia la derecha para dejar lugar para el bit
siguiente, la infamacinde entrada queda instalada en el registrador despus del fl-simo impulso del reloj
(en un cdigo de fl bit). Naturalmente, en el momento de quedar registrada la Informaci n deben cesar los
impulsos del reloj. Cada salida es alcanzable en una lnea distinta y -pueden leerse simultneamente.
Entrando los datosenserie y saliendoen paralelo este registrador es un convertidor serie-pa ralelo, lIam ado
tambin registrador de entrada-serie y salida-para lelo (SIPO). Un c digo temp oral (bits dispuestos en
funcin del tiempo)se ha transformado en un c6digoespacial (informacin almacenada en una memoria
esttica).
Se precisan FLlp FLOP ordenadores-seguidores debido a problemas de retardo entre etapas (Sec. 8A ).
Si todos los FLIP-FLOP cambiaran de estado simultneamente habra una ambigedad sobre el dato a.
transmitir de laetapa precedente. Porejemplo, en el tercer impulso del reloj Q. cambia de I a Oy resultara
dudoso si Q 1 debe quedar en l o en O. As pues, es necesario que Q. contine en 1hasta que este bit entre
en FF3 y solo entonces pase de I a O. La configuracin ordenador-seguidor realiza esta accin. Si en la
Fig. 8-13 la entrada J (K) la llamamos S (R) Ysi suprimimos las conexiones de realimentacin tendremos
un FLlpFLOP SR ordenador-seguidor. El 74LS 164 es un registrador de desplazamiento SIPO de 8 bit con
entradas de habilitacin.

Registrador de entrada y salida en serie (SISO)

Podemos tomar la salida Qoy leer el registrador en serie si aplicamos 11 impulsos del reloj, para una
informacin de 11 bit. Despus del u-simo impulso cada FLIP-FLO P est en O. Obsrvese que la cadencia
del reloj puede ser mayor o menorque la frecuencia original de los impulsos. Por tanto, este es un mtodo
para cambiar el espacio por tiempo en un cdigo binario, proceso llamado de separacin.
El encapsulado 74LS91 MSI es un registrador SISO de 8 bit con entradas de excitacin y salidas
complementarias. Puesto que un chip SISO slo necesita-una patilla de entrada de datos y otra de salida
de datos independientemente del nmero de bit a almacenarse pueden conseguir mediante las tecnologas
de integracin a gran y muy gran escala registradores de gran capacidad.

Registrador de entrada en paralelo-salida en ser ie (PISO)

Consideremos la situacin en la que se disponga de los bit de informaci nen paralelo, es decir de las
salidas de un ROM (sec.7-9) y se desea presentar este cdigo, por ejemplo 0 1011 en serie.
El bit menos significativo se aplica a Pro' el bit Z' a Pr,... de fonna que Pr(J = I, Pr , = 1, Pr2 = O, Pr) =
1YPI'4 = O. Primeramente se borrael registrador con el' = OYluego se mantiene el' = l . Un I en la entrada
de habilitacin activa todas las k-simas puertas NAND de entrada en las que Pr, = l . La habilitacin de
los ks imos FLIP-FLO P es PI' = OYpor tanto en la etapa correspondiente es 1 (Tabla 8-2). En el ejemplo
presente FFO, FF I y FF3 se activan y la informacin de entrada 0 1011 queda escrita en el registrador con
todos los bit en paralelo debido al impulso de habilitacin.
Tal como se ha explicado anteriormente, la info rmaci n almacenada puede leerse en serie en Q(J
aplicando cinco impulsos. Este es un convertidor de paralelo-serie , o espa cial-temporal. El 74ALS 166
es un registrador PISO de 8 bit de entrada en paralelo y salida en serie.

Registrador de entrada y salida en paralelo (PIPO)

Los datos se introducen. corno .se ha explicado anteriormente, aplicando un I en el tnninal de

Circuitos y sistemas secuenciales

327

habilitacin o de escritura. quedando disponibles en paralelo en las salidas Qll' Ql.... Si en un momen to
dado se desea leer el registrador se aplica cada salida Qk a una entrada de una puerta AND de dos entradas
Nk y se excita la segunda entrada de cada ANDcon un impulso de lectura. La salida de N I es O exce pto
durante el tiempo del impulso en que se leer 1si Q = l . (En la Fig. 8-16 no estn representadas las puertas

vObsrvese que en esta aplicacin el sistema no funciona como registrador de desplazamiento ya que
no es necesario ningn reloj (ni entradas en serie). Cada
memoria aislada de lectura-escritura de I bit.

FLIP-FLO P

se emplea sencillame nte como una

Registradores de desplazamien to a derecha e izquierda (bidireccional)

Algunos registradores de desplazamiento comerciales estn equipados con puertas que permiten
desplazar los datos de derecha a izquierda y viceversa. Una aplicacin de este sistema es la de dividir o
multiplicar por potencias de 2 como veremos seguidamente. Consideremos un registrado r con desplazamiento a la derecha como el de la Fig. 8 16 en el que la entrada en serie se mantenga-baja.
Supongamo s que se almacena un nmero binario en un registrador con el bit menos significativo
almacenado en FFO. Apliquemos ahora un impulso de reloj . Cada "bit se traslada al lugar significativo
inmed iato inferior. y por tanto queda dividido por 2. El nmero que queda en el registrador va le la mitad
del n mero origina l supuesto que FFO estuviera al princip io en O. Puesto que el bit 2 se pierde al
desplazarse a la derecha. si el FFO estaba originalmente en el estado 1,corre spondiendo al nmero deci mal
1, despus del desplazamiento el registrador tendr un error respecto al decimal 0,5. El siguiente impulso
del reloj vuelve a dividir por 2. y as sucesivamente.
Consideremos ahora que el sistema est conectado de forma que cada impulso de reloj provoca un
desplazamiento hacia la izquierda. Cada bit pasa ahora hacia el dgito significativo inmediatamente
superior con lo que el nmero almacenado queda multiplicado por 2.
La Fig. 8- 17 corresponde al diagrama lgico del registrador de desplazamiento bilateral de 4 bit
74LS194A. Este registrador es universal porque puede funcionar en todas las modalidades vistas en esta
seccin: SIPO. SISO, PISO, PIPO Ycomo registrador bidirecciona l. Tiene dos entradas de control. So y
SI que permiten realizar las cuatro formas operacionales reseadas en la Tabla 8-4. La comprobacin de
esta tabla es objeto del Probo8 17. El registrador universal de desplazam iento de 8 bit. 74ALS299 tiene
la estructura representada en la Fig. 8-17. Tiene el equivalente de 87 puertas en un encapsulado de 24
patillas.

Lnea de retardo digital

Un registrador de desplazamiento puede hacerse servir para introducir un retraso de tiempo .6. en el
sistema, siendo 11 un mltiplo entero del periodo T del reloj. As. un tren de impulsos en la entrada aparece
en la salida de un registrador de " etapas retrasado un tiemp o 11 = (1I- l) T

Generador de secuencias
Una importante aplicacin de los registradores de desplazam ien to es la de generar secuencias binarias.
A este sistema se le denomina tambin generador de informacin. de cdigo o de carcter. Los FLIP- FLOP
registradores de desplazamiento se preparan para dar el cdigo deseado. El reloj ap lica los imp ulsos de

328

Microelectrnica moderna

desp lazamiento y la salida del registrador da una caracterstica temporal correspondiente a la secuencia
especificada . Evidenteme nte. acabamos de describir un regis trador de entrada en paralelo y salida en serie.
En operacione s de comprobacin a veces es necesario repetir el cdigo continuamente, lo que se consigue
fcilmen te realimentando la salida Qo del registrador hacia la entrada en serie formando un registrador de
reenrrada. A esta configuracin se le denomina memoria dinmica o circulante, o memoria de
registrador de desplazamiento de slo lectura.
Tab la 84 Modalidades de funcionamiento de un registrador universal
Modalidad operacio nal

S, (*)

So (*)

Reloj inhibido

Entrada en paralelo (**)

Desplazamiento a derecha

Desplazamient o a izquierda

Soy SI slo deben eambiar miemras la entradadel reloj sea alta.

.. El dalo se entra en e1l'llPl'lopdespufs de un impulso del reloj. Duranle la inlroducei6n se inhibe la entrada de dercs en serie.

Entrada
serie de
desplazamiento ra derecha A

COIlIrOI
de modo

Entrada
serie de
\ desplazamil'nto
D a izquierda

Entradas en paralelo
~~

{S'
s,

rl,
Reloj

Borrado

.. !

r- ! ~

?~
Ir

.,J~

~f~

'

~I

.1..E.

>n
~

11~
Q

Ir

L, '

r>o'C I

,I
,,I

i ~
'

-P"I

r,;,

..J,

Salidas en paralelo

Figura817. Diagrama lgico de registrador de desplazamiemobidireccional 74LS 194A de 4 bit (16 patillas). (Crm~.~ra d~ Texax
tnstrumenn IlIc.)

Tambin se puede formar un generador de secuencia a partir de un multpl ex (Seo. 7-7) y se puede
generar un nmero de secuencias simultneas utilizando un ROM (sec. 7-9).

Contador de anillo registra dor de desplazamiento

Consideremos un registrador de desplazamiento de 5 bit (Fig . 8- 16) con Qoconectado a la entrada en

Circuitos y sistemas secuenciales

329

serie. Tal memoria circulante forma un contador de anillo. Supongamos que todos los FLIP-FLOP estn
borrados(en O) y que FFO est preparado de tal forma que Qo = 1 YQ4 = QJ = Q2 = QI = O.
El primer impulso del reloj transfiere el estado de FFO a FF4 de forma que despus del impulso, Q4 =
1, YQJ =Q2 = QI = Ql} = O.
Los sucesivos impulsos van transfiriendo el estado 1 progresivamente a lo largo del anillo. La cuenta
se lee observando cul es el FLIP-FLDP que est en estado 1: no es necesario ningn decodificador.
Consideremos un contador de anillo con N etapas. Si el intervalo entre impulsos es T la salida de
cualquier etapa binaria es un tren de impulsos de periodo NT, con una duracin T cada uno de ellos. El
impulsode salida de una etapa se retrasa un tiempo T respecto a un impulso de la etapa precedente. Estas
pulsaciones pueden emplearse cuando se requiera una onda secuencial de disparo. As, un contador de
anilloes semejante a un conmutador rotativoen el que cada impulso haga avanzar un paso al conmutador.
Puesto que hay un impulso de salida por cada N impulsos del reloj el contador es tambin una unidad
de divisin porN o un escalmetrodeN = 1. Normalmente los contadoresregistradores de desplazamiento
TIL trabajan a frecuencias del orden de los 25 MHz.

Contador de anillo Johnson

La topologa en la que Ql} (en lugar de Q) realimenta la entrada del registrador de desplazamiento se
denomina contador de Johnson. Este sistema es un escalmetro de 2N: l . Para demostrar esta ajmacn
supongamos que inicialmente todas las etapasde la Fig. 8-16 estn en estado O. Puesto que S4 = QD = 1 el
primerimpulso ponea FF4en estado 1; Q4 = 1Ytodos los dems biestables permanecen en O. Como ahora
S) = Q4 = I YS4 contina en estado 1, tendremos que despus del siguiente impulso Q4 = 1, Ql = 1, Q2 =
O, Ql =OYQl} =O. Dichode otra forma:el impulso 1 slo cambiael estadode Q4' el impulso 2 slo cambia
Q) de Oa l. Prosiguiendo el anlisisvemos que los impulsos 3, 4 Y5 van haciendo pasar Q2' Ql y Qo del
estad.Q Oal 1. Despus de cinco impulsos, todos los FLlp FLOP estn en estado 1. Despus del impulso 5,
S4 = Qocambia de 1 a O. Por tanto el sexto impulso cambia Q4 a O. El sptimo pone nuevamente Q) en O,
y as sucesivamente hasta que en el dcimo impulso han vuelto a Otodas las etapas y el ciclo contador se
ha completado. Queda demostrado que esta configuraci6n de anillo de cinco etapas es un contador de
lO: l . Para leer la cuenta se precisaun decodificador de 5 a 10 lneas, perodebido a una sola forma de onda
generada s lo se necesitan puertas AND de dos entradas (Prob. 8-19).
Casi todos los contadores y registradores existen en la tecnologa CMOS. La numeraci6n de tales
encapsulados integrados son idnticos que para la familiaTIL salvo las letras que indican la tecnologa
correspondiente. As un registrador bidireccional TIL 74LSI94A tiene prcticamente las mismascaractersticas que el CMOS 74HC194.

8-6. CONTA DORES AsNCRONOS

Los contadoresde anillo vistosen la seccinanterior no utilizan los FLIP-FLOP con toda su eficacia. Un
contador de 5: I (o 10: 1 con el anillo de Johnson) se consigue con cinco etapas, mientras que cinco
FLIP-A..OPS denen 2~ = 32 estados. Modificando las conexiones entre etapas (no empleando la topologa
de registrador de desplazamiento) vamos a demostrar que n binarios pueden actuar como un contador de
2",1.

Contador asncr ono

Consideremos una cadena de 4 biestables ordenador-seguidor J-K con la salida Q de cada etapa

330

Microelectrnica mode rna

conectada a la entrada del reloj del binario siguiente como en la Fig. 8- 18. Los impul sos a contar se ap lican
a la entrada del reloj de FFO. En todas las etapas, J y K van conectadas a la fuente de tensin de forma
que J = K = l . Esta conexin convierte cada etapa en un FLIP-FLO P de tipo T (F ig. 8-1S) con T = l.
Recordemos que en un binario con T = 1 el ordenador cambia de estado cada vez que la onda en su
entrada del reloj pasa de Oa 1, y que el nuevo estado del orde nador se transfiere al seguidor cuando el
reloj cae de I a O. Este funcionamiento necesita que:
l . Qo cambie de estado en el borde de cada de cada impulso.
2. Todos los dems Q hacen una transicin cuando ( y slo cuando) la salida del FLlP- FLOP anterior pase
de I a O. Esta transicin negativa recorre todo el contador desde el bit meno s significativo al ms
significativo .

Q.

Impulsos

Q,

J,

FFO

Ck

FFI

K,

iJ.

Q,

Q,

Q"

iJ,

"

Q,

Q,

Q, J

7,

Ck

FF2

Ck

K,

iJ

K,

FF3

iJ,

(MSBl
l LSBl

Figura R-IR. Cadena de FU PF l. OI'S conectados como contador asncrono (74 LS93l. El encapsulado 74LS 393 es uncontador binario
dohle de 4 dgitos.

Siguiendo estas dos reglas se obtienen las onda s de la Fig. 8-19. La Tabla 8-5 expresa el estado de
todos los binarios de la cadena en funcin del nmero de impulsos exteriores aplicados. Esta tablase puede
comprobar directamente por comparacin con las ondas de la Fig. 8- 19. Obsrvese que en la Tab la 8-5 se
han ordenado los FLIP- FLOP en sentido inverso al de su ordena cin en la Fig. 8-18 . Tambin vemos que la
ordenacin de los estados Oy 1en cualquier lnea de la Tabla 8 ~S es precisamente la representacin binaria
del nmero decimal de impulsos de entrada. Por tanto, la cadena FLlP-FLOP cuenta en sistema binario.
Una cadena de 11 binarios contar hasta elruimero 2" antes de volver por s misma a su estado inicia l.
A una cadena de este tipo se la denomina contador de mdulo 2". Para leer el contador, las palabras
(nmeros) de 4 bit de la Tabla 8-5 se obtiene con un decodifi cador que a su vez excita un indicador
Tab la 8-5

Estado de los FLIP-FLOP de la Fig. 8-18

Salidas de'

N" impulsos
de entrada

,
J

,
4

Q,

Q.

Q,

Q"

"
"
"

u
u

"o

",

"

Sal idas de FU pFl.OP

RlFR OP

,
,
,
,

,
,

Q,

Q,

'"

"u

IJ

14

",

N" impulsos
de entrada

"

16

Q,

,
,
,
O

,
O

Q"
I

O
I

,
I

O
I

Circuitos y sistemas secuenciales

331

numrico vis ible (Sec. 7- 11). En cualquier contador so n posib les parsitos salvo qu e lodos lo s FLlP-FLOP
cambie n de es tado simu ltneamente . Para eliminar e ste inco nve nie nte a la sa lida del decodifica dor se
emplea un impulso de fijaci n (5 en la Fig. 7- 17) que imposibilita la lectura de l co ntador hasta que hayan
desa parecido tales pars itos y se haya llegado a una situac in esta ble .

Contador reversible
Un contador que pueda co ntar hac ia adelante y hacia atr s se denom ina reversible o directo-inverso.
Imp ulsos de entrada

Salidas J~...JI!-.Jl_1 ~..JI_JL...JL.J~_I L..JI_JL--'L.JL...JIL..J L...JL_

[

Q.

01
Q,

1,

[---------]r----'-- I
O

,-----

~ :-------- - - -- - -~ - - - - - j

L
L

f" i~u r:1 K- 19. OmJas de l com.ntor de -t cs(ado s. Obsr vc w que dc vpu-,de l i lll p u t so.~ W nene Q" '" l. Q I = O. () : = l. Q , = n. Esl,j'
salidas binarias c orresponden al nmero decima l 5 .

En el contado r dir ecto , como hemos visto ya. la en trada de exc itac in de un binar io va co nectgda a la
salida Q de l binario anterior. La cuenta ser en sentido inverso si la cone xin se hace co n la salid a Q como
vamos a de mostrar.
Si un binari o hace una tra nsicin de O a l , la salida Q la har de 1 a O. Esta transicin negat iva de Q
provoca un cambio de es tado en e l binario siguiente. Por tanto . para la conex in inversa deben ap licarse
las sig uie ntes reglas:

1. El FLlP-FLOP FF hace una tra nsicin para cada impu lso exterior ap licado.
2. Ca da uno de los dems binarios har una transicin cuando (y s lo cuando) e l FLlP-FLOP anterior
pasa de l estado Oal l .
S i se ap lica n estas reg las acualquiera de los n me ro s de la T abla R-5 result a e l nme ro inmediatam ent e
inferior de la labia. Por ejemplo. consideremos e l nmcro 12 que c n forma binaria es e l 11 00. Al siguie nte
impu lso. e l Ode ms a la derecha (correspondiente a Q,,) se conv ierte en l . Este cambio de Oa 1 hace q ue
QI cambie de estado de O al, lo que a su vez hace q ue Q pase de I a O. Esta ltima tran s icin es t e n e l
sentido que no afecta a l binario siguien te, y por tanto Q j conserva e l estado l . El resultado fina l es q ue e l
contado r lee 1011 que es precisamente e l nm ero birlado 11. Pue sto que hemos empezad o con 12 y
term ina mos con 11 ha len ido lugar una cuer na inversa.
El d iag rama de bloqu e s lgico dc l contador reversible es e l de la F ig. 8-20. Para simplific ar e l d ibujo
no se han incl u ido las conex iones a J y K. Para un co ntador as ncrono sie mpre hay que conside rar queJ

332

Microelectrnica moderna

=K = I como en la Fig. 8 18. Las puertas ANO'OR de dos niveles ca I y CG2 entre eta pas constituyen un
multplex. que gobierna el sentido del contador. Obsrvese que esta comb inacin l.Qgica es equivalente a
una configuracin NANO-NAND. Si la entrada X est en I (o O), en tonces Q (o Q) est efect ivamen te
conectada al sig uiente FLIP-FLOP y los impulsos se suman (o restan ). En otras pala bras: X I conv ierte el
sistema en un contador directo, y X Oen contado r inverso. El control X no debe pasar de I a O (o de O a
1) entre impulsos de entrada porque se podra produci r una cuenta espuria. (El contador sncrono de la
Fig. 8-22 no adolece de este inconveniente y por tanto los co ntado res revers ibles se operan sincr nicamente, Sec o8-7).

Impulso

Ck

X " l. Drectc
X .. O. Inverso

FFo
Q

Figura 820. Contador reversible(se sobreentiende queJ=K '" 1).

Contador divisor por N

Se puede desear contar en base N que no sea potencia de 2. Podemos preferir . po r eje mplo, co ntar en
base 10 ya que el sistema decima l es el que nos resulta ms famili ar. Para co nstruir un contado r con este
objeto se empieza con una cade na de 11 FLlpFLOP siendo 11 el menor nmero para que 2 n > N . Adase a
ello una realimentacin tal que al coruarN todos los binarios vuelvan a O. Este circ uito de realimentaci n
es una simple puert a NAND cuya salida alimenta todas las entradas de borra do en paralelo. Ca da entrada a
la puerta NAN O es la salida Q de un FLlpFLOP qu e pasa a I al co ntar N.
Apliquemos el proceso anterior a un contador de dcad a. El menor valor de 11 para que 2" > l Oes 11 =
4 Yse necesitarn 4 FLIP-FLOps. El nmero decimal lO es en binari o 1010, Ypo r tanto Qo o. Q J = 1, Q!
= O Y0 1 1. Las entradas a la puerta de realimentaci n NANO son Q1 Y Q\ sie ndo el circuito completo el
de la Ffg. 8-210. Obsrvese que desp us del dci mo impulso 0 1 y 0.\ estn ambas en l. la salida de la
puerta NANO pasa a O y los dems FLIP-FLOP quedan borrados (pasa n a O). (Obsrvese que 0 1 y 0 3
primeramente pasan a I retomando a Odespus de l dc imo impulso. generando una punta est recha .)
Si el retardo de propagacin desde la entrada de borrado a la salida de l FLIP-FLOP vara de una a otra
etapa puede no llevarse a cabo la ope racin de borrado. Si en el eje mplo anterio r FF3 ocupa un tiempo de
repos icin notablemente superior al de FFl , cuando 0 1 retom e a . fa salida de la puerta NANO pasa a l.
de forma que el" = 1 Y 0 1 no se borrar. Pueden darse grandes variaciones en el tiemp o de propa gacin si
las salidas del contador estn desigualmente cargadas. Se puede eliminar esta d ificultad emplea ndo un
biestab le para memor izar la salida de la puerta NANO al Nsimo impul so. La conex in de la Fig. 8-2 1a
entre la salida PIde la NAN O y la entrada de borrado P~ est abierta y entre estos dos puntos se intercala
el circuito de la Fig. 8-2 lb. El funcionamiento del biesta ble se ver en detalle en el Prb. 8-24. E l co ntador
de dcada 74LS90. que no necesita el biestable, queda indicado en el Probo 8-26. Existe un enca psulado
con dos de tales contadores (74LS390). El problema 8-28 trata de un contador 12: I (74LS92).
Para formar un contador divisor por 6 se emple a un con tador asncrono de 3 bit Y puesto que para N
= 6. QI = 1 = 0 1 tendrem os que 0 1 y Q~ son las entradas a la puert a NANO de realimentacin. An lo g amente, un contador divisor por 7 necesita una puerta NANO de tres entradas On' QI y 0 1 ,

Circuitos y sistemas secuenciales

Impu

Ck
K

FFO

"if:;"'

cr Q

'a

1-l

1.- r

FFJ

Ck

era:

FF2

cr

,.,

o:

333

?~

-L,

FFJ

Q
P,

P,

I' , ~--

[mp~ ~_ _
(7,
........( .j.;

Figura 8-21 . (a) Cc ntador de dcadas (1 = K = l I. (b) Un biestable evita dificultades en la reposicin a 1debida s 11retardos internos
desiguales .

En alguna s aplicaciones importa poder program ar el valor de N de un contador divisor por N, ya sea
por medio de conmutadores o a travs de las entradas de control de dato s en los terminales de habilitacin .
La figur a del Prob o8-29 corresponde a un contador programable.
Supongamos que se pretende contar hasta 10.000 haciendo visible la cuenta en el siste ma decima l. Ya
que 10.000 = IO~ se necesita conectar en cascada cuatro unidad es contadoras como en la Fig. 8-21. Se
emplear un decodifi cado r de BCD a decimal exci tador de lmpa ra (Sec. 7-6) o un decodificador de BCD
a indicador de 7 segmentos (Sec. 7- 11) con cada unidad . para hacer visible s los cuatro dgitos decima les
que indican la cuenta.

87, CONTADORES SNCRONOS

El retardo de propaga cin es el tiempo necesario para que un contador complete su respuesta a un
impulso de entrada. En un contador asncrono este tiemp o es mayor cuando cada e tapa est en su es tado
1, pues en esta situacin el prxim o impulso debe hacer cambiar de estado todo s los FL 1P-F LO P anterio res.
Ningn binario en panicular responder hasta que la etapa precedente haya completado nominalmente la
transici n. Los impulsos del reloj realmente se propagan a lo largo de la cadena. El t iempo de propagacin
ser del orden de la suma de los retardos (Sec. 6-15) de todo s los binarios. Si la cadena es larga puede
darse el caso de que el tiempo total sea mayor que el intervalo e ntre impul sos de entrada, y en ese caso
no ser posible leer el contador entre dos impulsos.
Si el funcionamiento asncrono de un contador se modifi ca de tal forma que todo s los FL1P-FLOP se
exciten simultneamente (sincr nicamente) por los impul sos de entrada, puede reduci rse considerablemente el tiempo de retardo. La cadencia de repeti cin es t limitada por el retardo de cualq uier
FLIP- f1..0P ms el tiempo de propagacin de las puertas de control requeridas. Norm almente la frecuencia
mxima de funcionami ento de un contador sncrono de 4 bit es superior a los 100 MHz en la familia ECL
(MCI01 37). En la familia Tf'Leste valores norm almente de 75 MH z en la serie AS y como mximo uno s

334

Microetectrouica moderna

40 MHz en las series CMOS y LS. La serie IODK de la familia ECL puede trabajar con frec ue ncia ms
elevada que la serie IOK que es aproximadame nte el doble de la de un contador asncro no. Otra ventaja
del contador sncrono es que no llegan a la salida picos decodificado res ya que lodos los n .re-n.o r- cambian
de estado al mismo tiempo. Por tanto. no son necesarios impulsos de fijacin cuando se decodifica un
conladorsncrono.

Transporte en serie
La Fi g. 8 -22 representa un c o n tad o r sncrono de 5 bit. Cada FL1P-FLOP es de tipo T obte nido uniendo
el terminal J al K de un f-1..1P-FLOP } - K (Fig. 8 - 15) . Si T = O no hay ca mbio de estado c uando se ex cit a el
binario, y si T = 1 la salida del FLIP- FLOP se compleme nta a cada impulso.

u,
Impulsos

Q,

Q,

Q.
FFO

Ck

I' Fl

Ck

f F2

Q,
"k

FF.1

FF4

T,

Las conexiones a hacer e n las e ntradas T se deduce n de la grfica de 1<1 onda de la Fig. 8- 19.
Qu Ca mbia co n cada impulso

To = I

QJ Com pleme nta slo si Qo = 1

TI = Qu

Q2Pasa a Q 2slo si Qn = QI = I

T 2=QoQl

Q .1 Camb ia slo si Qu = Q 1= Q 2 = I

T., = QOQ IQ2

Extend ie ndo es ta lgica a

Q~

deducimos que

T~

= Q>Q I Q ~Q , Ypor tan to la lgica T viene dada por

(8- 1)

Evide ntemente. las puertas NAN Dde dos entradas de la Fig. 8-22 c umplen esta lgica.
El tiempo mnim o entre impulsos, Tm ," , es el inter valo requer ido por cada purno .r y K pa ra alcan zar su
valor de es tado variable, y viene dado por
( 8- 2)

siendo TFelliempo de propagacin de un I'L1 P-fLOP y TG el de una pu erta ANo(en realidad una puerta
NANDms un inversor). La mxima frecuencia de los impulsos para el transporte e n se rie es la inver sa de

T"",,.

Circuitos y sistemas secuenciales

335

Transporte en paralelo
Puesto que el transporte pasa a travs de todas las puertas de control de la Fig. 8-22 se trata de un
contador con transporte en serie o asncrono. La mxi ma frecuencia de trabajo puede mejora rse empleand o
el transporte en paralelo en el que el impulso a cada binario proviene de una puerta AN D de entrada mltipl e
excitada por las salidas de los FUP- FLOP precedente s. De la Ec. (8-1) se deduce que
(8-3)

Por tanto, T~ se obtiene de una puerta AND de cuatro entrada s alimentada por Qo' Q j' Q2 y QJ'
Evidentem ente para el transporte en paralelo
Tm ," = TF + TG
(8-4)
considera blemente meno r que el tiempo par a el tran sporte en se rie dado por la Ec. (8-2) especialmente
si n es grande (relaciones de divisin altas).
Los inconvenientes de los contadores con transporte en paralelo son: (1) nmero de entradas de las
puertas elevado: la puerta que alimenta Tk necesita k entradas , y (2) la gran carga de los FLIP-FLOP al
principio de la cadena; el nmero de salidas de Q"es (11-1) ya que debe alimentar las puertas transportadoras
de las sucesivas etapas.

Contador sncrono reversible con transporte en paralelo

Como se ha explicado en la seccin precedente, un contador queda invertido s i se emplea Q en lugar
de Q en el acoplamiento de etapa a etapa. Por tanto, se obtiene un contador sncrono reversible si las
puertas de control CG de la Fig. 8-20 se intercalan entre los FLtPFLOP de la Fig. 8-22. Este cambio se
puede ver en la Fig. S-23 en la que CG se representa ahora como una puerta NAN D-NAND (equivalente a
la lgica AND-OR de la Pig. 8-20). Obsrvese que CG l es idn tica en las Figs 8- 15 y S-23. Toda s las puertas
de control en el contador asncrono son de dos entradas, mie ntras que en el sncro no el nmero de entradas
de CG2 son 3, las de CG3 son 4, etc. Las entradas extra a las puertas, segn la Ec. (S-3) se utilizan para
el transporte en paralelo. En otras palabras, los bloques ca de la Fig . S-23 cumplen las lgicas de
reversibilidad y de transporte en paralelo.

Contador de dcadas sncrono

Disear un sistema divisor por un nmero no mltipl o de 2 presenta much as ms difi cultades para un
contador sncro no que para uno asncrono. Para simplificar el proceso se empl ean matri ces de control
(grficas de Kam augh).
Con una gran dosis de paciencia y mucha intuicin se puede deducir el diseo por observacin directa
del grfico de la forma de onda. Consideremos por ejemplo un contador sncrono de dcada s con transporte
en paralelo. El grfico de la Fig. S-19corre sponde a la forma de onda salvo que des pus de l dcimo impulso
todas las ondas vue lven a O. Puesto que despus del dcimo impulso Qo = O YQ2= O, FFO y FF2 quedan
excitadas como en un contador sfncrono de 16: l . Por tanto , de la Be. (S-I )

To = J o = K o = I

1 2 = J 2 = K 2 = QoQI

(S-J)

Obsrvese en la Fig. S-19 que FF I queda fijado si Qo = 1. No obs tante para evitar que QI pase al
despus del dcimo impulso se inhibe por Q)' Esta situacin es equivalente a

336

Microelectrnica moderna
Subiendo

Im pulsos
Control
X= l sube
X=Obaja

j.

FFO
Jo Qo

FF'

001

ek

~
00-

O f OO2

",,",

QI

Qo

Ji

FF2

K2 Q2

Y .

- Q.
O,

003

. ",F. -

J 2 Ql

ek

O.

J I QI

Ck

)r----'

tj

a
FF3

Figura 823. Contador srncrono revers ible co n arra stre en paralelo. El co ntrol X puede cambiarse de s ubiendo .. a baj ando o
viceve rsa en tre impulsos de entrada si n ntrod ucr c ue ntas es preas, ya que e l co nta dor s lo respo nde a la apl icacin de un impulso
del reloj .

(8-6)
Finalmente . deseamo s que FF3 cambie de estado de Oa 1 despus del octavo impulso y que retome a
Odespus de l dc imo. Si
(8-7)

J3 = Q"Q IQ !, K., =Qn

con laque se siguelalgicadeseadaporque p, = QI = Q 2 = 1, de forma que J, = I .K] = 1 antes del impu lso
8, mientra s que Qo = 1, QI =O Y Q 2 =O de forma que f l =O K ] = 1 ante s de l impulso 10. Las Ec.(8-5) a
(87) vienen dadas por el diagrama de bloques lgico de la Fig. 8-24 .
Los contadores sncronos reversib les de dcada s pueden adquirirse en el mercado (por ejemplo, el
MClO137 o el 74ALS168) en un encapsulado integrado a escala media. Existen tamb in contadores
binario s de 4 bit tales como [os MClOI 54 y 74LS697. Los FLIP-FL OP estn pro vistos de entradas de
hab ilitacin (con lo que son programab les) y entradas de borrado que no constan en la Fig. 8 23. La di visin
por nme ros distintos al2, 5, 6, ID, 12 Ypotencias de 2 no est previ sta comercialmente y debe disearse
como se ha explicado anteriormente.

8-8. APLICACIONES DE LOS CONTADORES

Muchos sistemas entre los que cabe incluir las calculadoras digi tales, la manipulacin de dato s y los
Impulsos

Tu ~ 1

'.

O.

Ck

FFO

'.

"ek
"

"

FFI

O.

F igura 824. Conlador slncrono de dcadas con arrastre e n paralelo.

O,

O,

ek

FF2

Ck

x,

X,

'"Q,

Circuitos y sistemas secuenciales

337

sistemas de con trol industriales, emplean contado res. Describi remos brevement e alg unas de las ap licaciones fundame ntales.

Contador directo
El contador di recto se aplica en muchos procesos industriales. Los contadores opera n eficazme nte
dond e el humano puede fallar debido a la fatiga o a limitaciones de veloc idad. Naturalmente, se necesita
que aquello que debe ser contado se convierta primero en una se al el ctrica pero es to nonnalment e no
supone una limitacin importante. Por ejemp lo se pueden co ntar objet os hacindolos pasar alineados en
una cinta transportadora entre una clu la fotoelctr ica y una fuent e de luz.
La entrada de habilitacin permite el contro l de procesos industriales. El contado r pued e preparar se
de form a que emita un impulso de salida cuando la cuent a alcance un nmero prefijado . De esta form a
puede e mplearse el contado r para contar. por ejemplo el nmero de pldo ras vertidas e n un frasco. Cuando
se llega al nme ro prefijado el impul so de salida se utiliza para desvia r las pldoras baclael frasco siguie nte
volv iendo al mismo tiempo el con tador a cero para empezar a contar el seg undo bote .

Divisor por N
Hay muchas aplicaciones e n las que se desea variar la frecuen cia! de una onda cu adrada pasndol a a

f IN. siendo N un mlt iplo de 2. En las ondas de la Fig. 8- 19 se ve que un contador cum ple con esta funci n.

"

.... 11 .. '

~ Contador
N;I

o
R

" )

I'lgura 825. (u) Contador N;I cargado con una redque conviertela ondacuadrada de salida (h) en impulsos{elo (d). Si la frecuencia
de entrada es f el espaciado entre impulsospositivos es T '" N/r.
Detector
de cruce

Entrada

po<~R>-

Oscilador

de cristal

DivOOr
po<

lo'
K

FI ura 826. Sislema de medicin de frecuenciu por mediode un contador.

Contador

338

Mtcroetectr ntca moderna

Si en lugar de ondas cuadradas se precisan impulsos estrechos o puntas para un sistema de sincroni.
zacin, stos se pueden obtener de las ondas de la Fig. 8- 19. Un peq ueo acop lami ent o RC a la salida
del contador, como en la Fig. 8-250, hace aparecer un impulso posit ivo en cada transicin de O a I y un
impu lso negativo en cada paso de 1 a Ocomo en la Fig. 8-25c. Si contamos slo los impu lsos positivos
como en la Fig. 8-25d (los impulsos negativos se elimi nan mediante un diodo como en la Fig. 8-25a)
resulta que cada binario divide por 2 el nmero de impulsos positivos aplicados. Los cuatro FLIP-FLOP
jun tos completan la divisin por N = 24 = 16. Por cada 16 impul sos aplicados a la entrada aparecer uno
solo en la salida. Una cadena de 11 binarios emp leados para dividir o reducir la esc ala del nmero de
impulsos constituye un escame tro. Una cadena de cuatro FLlP-FLOP constituye un circuito de esca la 16.

Medicin de frecuencia
El principio bsico por el que se emplean los contado res para determinar con precisin las frecuencias
queda reflejado en la Fig. 8-26. La seal de entrada cuya frecuencia se trata de medir se convierte en
impulsos por med io de un detector de cruce por cero (vase Sec o15- 10) y se aplica al contador a travs
de una puerta ANO. Para determinar la frecuencia ya slo falta mantener la puerta abierta a la tran smisin
durante un intervalo de tiempo conocido. Si el tiempo de apertura es por eje mplo de Is, el contador ya
dar directamente la frecuencia en ciclos por segundos (hertz). El reloj para temporizar la apertu ra es un
oscilador de cristal de precisin, cuya frecuencia es de por ej . 1 MHz . El osc ilador de cristal gobierna un
circuito de escala 106 que divide la frecuencia del cristal por un milln . La salida del divisor consiste en
una seal de I Hz cuyo perodo se mantiene con tanta precisin como la frecuencia del cristal. La salida
del divisor gobierna el tiempo de accionamiento de la puerta fijando un biestable en su estado 1 durante
unsegund o. Este sistema est expuesto nicament e a pequeos errores. Una fuente de error proviene del
hecho de poder haber una' variacin de 1, dependiendo del instante en que tuvo lugar el ltimo impulso
en relacin al tiempo de muestreo. Naturalmente. adems de esto, la precis in depende a su vez de la
precisin del oscilador de cristal.

Med icin de tiempo

El intervalo de tiempo entre dos pulsaciones se puede medir con el circuito de la Fig. 8-26. El biestab le
se ha convertido en tipo SR, aplicndose el primer impulso al terminal S y el seg undo al R, sin conectar
Ck . Con esta configuraci6nel primer impulso abre la puerta AND para la transmisin, yel seg undo la cie rra.
La seal del oscilador de cristal (o una frecuencia meno r procedente de la cadena divisora) se convie rte
en impulsos que entran en el contador a travs de la puerta. El nmero de impulsos reg istrados es
proporcional al tiempo en que la puerta est abierta y por tanto mide el valor de ese tiemp o.

Med icin de dista ncias

En los sistemas de radar y de sonar se emite un impu lso y se recibe reflejado al ca bo de un tiemp o T.
Como la velocidad de la luz (o de l sonido) es conocida, la medicin de T (realizada como antes) nos da
la distancia existente desde el emisor al objeto ca usante de la reflexi n.

Medi cin de velocidad

Una medicin de velocidad se puede convertir en una medicin de tiemp o. Por ejemplo. si se colocan

Circuitos y sistemas secuenciales

339

do s conjuntos de c lula fotoel ctri ca y foc o de luz a una cierta di stan cia entre s, la veloci dad media de
un objeto que se desplace de uno a otro de estos puntos es inversamente proporcional al tiempo entre
impulsos generados. Por este pro cedimiento se han med ido las velocidades de proyectiles.

Calculadora digital (computadora)

En una calculadora digital un problema se resuelv e sometiend o los datos a un a sec uencia de operacio nes de acuerdo co n el programa de instru cciones introdu cid o en la computad ora. Los co ntadores puede n
emplearse para ir contando las operaciones a medida que stas se realicen e iniciar la sig uiente op eracin
de la memoria al completarse la ant erior.

REFERENCIAS
1

Mano, M.M.: "Cornputer System Architecture," 2' ed., John Wiley and Sons, Nueva York, 1982.

Peatman, J.B.: "Design ofDi gital Systems," 2" ed., McGraw-Hill Book Company, Nueva York, 1981.

Hodges, D.A., y H.G. Jackson: "Analysis and Design of Digital Integrated Cucuhs.' McGraw-Hill Book
Company, Nueva York, 1982.

Taub, H.: " Digital Circuits and Microprocessors," McGraw-HiIl Book Company, Nueva York, 1982.

Chirlian, P.M.: " Digital Circuits," Matrix Presa, Champaign, Ill., 1976.

Taub, H., y D. Schitling: "Digital lnlegrated Electronics.' McGraw-HilI Book Company, Nueva York, 1977.

TEMAS DE REPASO
8-1
8-2

8-3
84

8-5
86

87
8-8
8-9

Definir un biestable.
Mostrar cmo construir un biestable a partir de inversores y comprobar que el circuito tiene dos estados
estables.
Modificar el biestable descrito en el lema anterior de forma que se puedan introducir los datos por medio de
una entrada habilitadora.
(a) Definir un sistema secuencial.
(b) En qu se diferencia de un sistema combinacional?
Qu se entiende por estado estable?
(a) Dibujar la caracterstica de transferencia de un biestable.
(b ) Explicar el porqu en la prctica s6lo son posibles dos estados.
(a) Esbozar el sistema lgico para un FUP- FLOPSR temporizado.
(b) Comprobar que el estado del sistema no sufre cambios entre dos impulsos del reloj.
(e) Formar la tabla de la verdad.
(ti) Justificar las entradas en esta labia.
(a) Aadir a un FLIP-FLOPSR dos puen as AND para formar un FLtP-FLOP J- K.
(b) Formar la tabla de la verdad.
(e) Comprobar el apartad o anterior constituyendo la tabla de J~, K~, Q~ Q~, S~, R~ Y Q~ + l '
Explicar qu se entiende por condicin de auto-oscilacin en relacin al FLlP-FLOPJ-K delrema anterior.
(a) Dibujarun sistema de FLIP-FLOpJ -Ktemporizado incluyendo las entradas de habilitacin (Pr ) y de borrado
(a)
(b)

(Cr).

340

Microelectrnica moderna

Ex plicar la operacin de bo rrado.

D ibujar un siste ma de FLIP-FLOP l -K ord e nador-seguido r.
(h) Explicar su funcio namiento y demos trar q ue se elimina la auto -osc ilacin.
811 (a) Mosl rar como convertir un FL IP-FLOP j- K en una unidad de retardo (Iipo D).
(h ) Forma r la labia de la verdad.
(e) Comprobar esta tabl a.
8 12 Repeti r el lema anterior para un FLIP-FLO P interruptor (Iipo
8 13 Dar la labia de la verdad para cada ttpo de RJHLOP: (a) SR. (b)1K. ( e) D y (d) T.
C ules so n las entrada s directas Pr, Cr y la de l reloj Ck para (, J escritu ra. (/) borrado Y(g J funcio na mie nlo
normal le mporizado.
814 (a) Definir un regis trado r.
(b) Conslruir un reg istrador de desp lazamien to con RJP-fLOP SR.
(e) Explicar su func ionamiento.
8 15 (o) Explicar el porqu puede haber auto -oscilaci n en u n regis trador de des plaza miento.
(b) Cmo se supe ra es ta di ficultad?
816 Expifquese c mo se e mplea un registrador de desp lazam ien to como co nvertidor de (a) da tos de ser ie a paralel o ,
y (b) da tos de paralelo a serie.
81' Explq uese c mo se emplea un reg istrador de desp lazami ent o co mo genera do r de sec ue ncia s.
818 Explq uese c mo se emplea un registrador de des plaza miento a manera de memoria de slo lectu ra.
(a ) Idem a ma nera de contador de an illo.
(b) Dibujar las ondas de salida de c ada FLIP- FLOP de una unidad de tres e tapas.
819 (a) Esboz ar e l diagrama de bloqu es de un contado r Johnson.
(h) Dibujar la onda de sa lida de cada FLIP-FLQP de una unidad de tres etapas.
(e) Por qu nmero N d ivide este sistema?
820 (a) Dibujar e l di agrama de bloques de un co ntador asncrono .
(h) Esbozar la form a de o nda a la salida de cada FLIP-FLQP de un contado r de tres etapa s.
(e) Explq uese cmo se traza esu onda.
(d) Por qu nmero N div ide este sistema?
82 1 (a) Dibujar el d iagrama de bloques de un con tador re versibl e.
(b) Explicar su funcionarnlenro.
823 Explicar cmo se modifi ca un con tador as nc rono para que d ivida poe N, no s iendo N poten cia 2.
824 (a ) Dibujar e l diagrama de bloq ues de un contador as ncro no de dcada s.
(b) Explicar su funcionamiento.
8 25 Repe tir e l tema anterior para un co ntador as ncrono d iviso r po r 6.
8 26 Cu l es la ventaja de un comador snc rono so bre uno asncrono?
827 (a) Dibuj ar e l diagrama de bloques de un co ntador sncrono de cua tro eta pas con arras tre en se rie.
(b) Explicar su funcio nam iento.
(e) Cul es la frecuen cia mxima de funci onamien to?
De fi ni r los s m bo lo s d e la ecuacin.
828 (a ) Rep etir el lem a ante rior s i el arras tre es en paralel o.
(1) Cules son las vent ajas e inconvenie ntes de un co ntado r de arras tre e n par alelo?
829 Explica r c mo se pueden med ir frec uencias co n un cont ador.
830 C itar se is apli caciones de los contadores (sin explica rlas).
(h )

8 10 (a)

n.

Sistemas integrados
a muy gran escala

Un chipconteniendo ms de I.OOO componenles se considera tntegrado a granescala (LSI) (siglas de

Large-Scale -lntegrated) y los sistemas conteniendo sobre los 10 .00 0 se consideran integrados a mI/Y gran
escala (VLSI). Sin embargo, en la terminologa coni ente el t rmino (.VLSl se emplea para designar
sistemas con 100.000 o ms componentes. En 1985 se produjeron comercialmente ch ips integrados
conteniendo msde un millnde transistores. Eneste captulo describiremos los chips LSI y VLSIdigitales
ms empleados. Estos, jun io con los PAL. PLA Y PROM descritos en la Seco 7-12 a 7 15 se usan
ampliamente en el procesado de seales digitales as como en aplicacio nes de control y en siste mas de
com putacin.
En circuitos integrados (IC) de mem oria constituyen la clase ms e mpleada. Se inclu yen los registradores de desplazamiento MOS y las memorias de acceso aleatorio (RAM) tambi n conocidas como
memorias de lectura y escritura. tanto est ticas como dinm icas.
La dens idad de cornponer ues. la velocidad y el consumo de potenci a son tres puntos importantes a
conside raren el diseode siste mas VLSI . Introducimos dos tec nologas ad icionales: dispositivos acoplados en carga (CC D). una tecnol oga MOS, y la lgica de inyeccin integrada (PL) que es una tec nologa
bipolar cuyo uso a veces mejora el funcionamiento del cir cui to. Para increm entar la densidad de
componentes o para reducir el consumo de potencia tambi n se emplea n circuitos lgicos dinmicos o
tempor izados en realizaciones MOS y CMOS. Los sistemas integrados a muy gra n esca la frecuent emente
utilizan circui tos lgicos dinmicos como bloques constructivos b sicos e mplea ndo un generador de reloj
que es esencial pan! es tablecer la temporizacin en siste mas digitales. Dos de ta les circ uitos son el
registrador de desplazamie nto MOS dinmico y la lgica domi no CMOS ; ambos se describe n en la pe ne
inicial de este ca ptulo.
El ca ptulo termina con una breve introducci n a las caracter sticas del sistema VLS I. El microprocesador. el ms corriente de los sistemas en un solo chip, es el compone nte bsico de los computado res
personales (DC), los sintetizadores. y una gran variedad de sistemas e instrume ntos de control.

91. REGISTRADORES DE DESPLAZAMIENTO MOS DINMICOS

Los registradore s de desplazamient o muy largos (abarcando cente nares de bit) no son prcticos si estn
construidos a base de R..IP- R..OP tal como se co men t en la Sec o8-5. Se consume demasiada potencia,
requi rindose excesivas superficie s de silicio . Un ca mino alternativo es construir una eta pa de registrado r
de desplaz amiento LSI conectando e n cascada dos inve rsores din micos MOS. Se almace na un bit
cargando la ca pacidad parsita e ntre puerta y sustrato de un MOSFET. Describiremos primeramente un
inversor dinmico extendindo se luego a una c lula de almacenamiento dinmica de I bit. An c uando
esta tcnica est quedando obsoleta en los siste mas de memoria MOS deb ido a la disminucin de las
dimen siones de los dispositivos. la describ iremos como introducci n a los circ uitos lgicos d inmicos.

342

Microetearonica moderna
r 'lln I ~ VI

r,o---j
l"

'-.i:LfL,
o

",

Figura 91. (a) Inversor NMOS dinmico. (b) O nda del reloj .

Inversor MOS dinmico

El circuito de la Pig. 9-1 muestra un inve rsor MOS I dinmico que requiere una onda del re loj <1> para
su funcionamiento co rrecto. Empl eando MOSFET de acumu laci n de canal n se supone lgi ca positiva
co n e l estado Ocon O V Yel es tado I co n VDD =: 5 V. El conde nsado r C representa la capac idad parsita
r- 0,1 pF ) entre la puerta y el sustrato del siguiente MOS alimentado por VD.
Cuando <1> = O V, las puertas Q2 y Q3 estn e n O V Y ambos NMOS de acumulacin es tn en co rte
(OFF). La tensin de alimentacin est desconectad a del circuito y prcti camente no sumini stra potenci a
alguna. Esto difiere del inversor normal NMOS men cionado e n la Sec o6-5 en e l que un transi stor MOS
est en cond ucci n y por tanto siempre hay disipacin de potencia en el circuito. Cuando e l reloj est a 5
V, tanto Q2 como Q3 es tn en conducc in (ON) y tiene lugar la inver sin de Vi. Por eje mplo, si Vi = O V,
Q 1 est en corte, C se ca rga hasta V/JI' 1 a travs de Q2 en ser ie co n Q3, y ~/" = 5 V. Si V, = 5 V, Q 1 es t
e n co nd uccin, se descarga a tierr a a travs de Q3 y Q1 Y V (I = OVoObs rvese que Q3 es un interrupto r
bidi reccion al : e l terminal 2 acta co rno fuente c uandoC se carga a la tensin de sumini stro. mientras que
e l terminal I se convierte e n fuente mient ras C descarga a tierra .

r,o-tTl

1'"

.,

e,

(d)

lh I

Fil:ura 9-1. ( a) Etapa dll registrador de desplazamiento NMO S dinm ico de relaci n y dos fases. (b) Ondas 01 y 02 de las dos rases
d e rc1oj.

En e. le eapilu10.e emplea n sin6nimamenle Jos siguientes trmino s; MOSFET. MOS. FET, NMOS y transistor.

! A I lll ;,,~o dc e, le c aplulo se sup""e uuc 1" len, ,; IIIlll>ml \' Te' meno r'lllC la <lc alimcm ,..-i<ill \'1>1, y l/u" \'ON'" /l.

S istemas integra dos a muy gra n esca la

343

Las principales particularidades del MOSFET aplica bles a este inversor dinmico (as como al
registrado r de desp lazamien to) so n:
l . El MOS es un conmutador bidireccional.
2. Su resistencia de entrada, muy elevada . permite almac enar temporalmente datos en la reducida
capacidad pue rta-sustrato del MOS .
3. El FET de carga puede supri mirse mediante un im pulso del reloj para reducir la disipac in de
potencia est tica .
El inversor que acaba mos de comentar se deno mina in versor de relacin. Este nombre prov iene de l
hecho de q ue cua ndo la entrada y e l reloj es tn altos. los transistores Q I y Q2 forma n un divisor de tensin
entre VOD y tierra . Por tanto, la tensin de salida Vodepende de la relac in entre la res istencia en co nd ucin
de QI y la resiste ncia efec tiva de carga Q2 (normalmente menor de 1:5), Esta relacin depende de la
relaci n de aspecto de Q 1 Y Q2.

Clula de memoria bifsica de relacin

La conexin en cascada de dos inversores dinmicos de la Fig. 9 I permite q ue cada bit de informacin
almacen ado en la capacidad de la primera puerta NOT sea transferido a l siguiente inversor aplicando un
segundo mpulsode reloj desfasado del primero . La Fig. 9-211 rep resenta un re gistrador de desplazamiento
dinmico MOS. y en la 9-2b pueden verse las ondas del reloj necesarias. Estas ondas no se superpo nen
ya que 13> ' l . Cuando (3 < Il habr superposicin. Cada e tapa de l registrador neces ita seis MOS FET. La
entrada Vi es la tens in en la capacidad de puerta e l de QI, aplicada ah po r la etapa anterior (o por la
seal de entrada si sta es la primera etapa del registrado r de desp lazam iento) . Cuando 1 = t i el reloj /PI
se hace positivo (para dispositivos NMOS) . los trans istores Q1 Y Q2 form an un inverso r y el conmutador
bidirecci onal Q3 conduce. Por tanto se transfiere a el e l complemento de l nivel de CI. C uando /PI cae a
O(en el instant e t z= 12+), Q2 y Q3 estn cortados y ( retiene su carga mien tras cIl 1 se man tenga a O V. Sin
em bargo a 1 I)+, cua ndo <1>2 = VOD, Q4 y Q5 actan como un inve rsor y e l conmutador Q6 se cierra. Por
tanto, el dato almacenado en C2 se invierte y se deposita e n C3. El bit ( 1 O) transfe rido a la salida Vo es
idntico al que hubo en la entrada Vi pero retrasado un tiempo determin ado por e l perodo del reloj . En
otras palabr as. la etapa de registrador de la Fig. 9-2a es una lnea de retardo de I bit. A la combinaci n
QIQ2Q3 se le puede llamar inversor-ordenador y a Q4Q5Q6 , secci n-seguidora. Para rete ner los da tos
almace nados en el regist rador , el ritmo al que se introd ucen los da tos en el circuito no debe ser menor que
un cierto valor mnimo. Si e l perodo del reloj es excesiva mente largo la carga se dispersar por las
capacidades parsitas y se perde r la inforrnacin. Los FET de carga de la Fig . 9-2a estn te mporizadc-.

lVIR~~_

Entrada ~--

Reloj

Lectura

Figura 9-3. Registrador de desplazamiento recircularue (WiR: es la abreviatura de escrtura pe ro no recircufacin). Las puertas
I\ND,OR 'J NOT se fabrican enel mismo chip que el registrador.

344

Microetectr uica moderna

porq ue las puerta s estn go bernadas por los imp ulso s del re loj . Tambin se pued en e mplear c argas no
te mporizadas (las pue rtas conectadas a ten siones fijas) pe ro tale s c ircuitos d isipan mayor poten cia . El
dispositivo ln tel 240 1 es un registrado r de desplazami ento din m ico dob le de 1024 bit cons tru ido co n
NMOS. Empica una alimentac in nica a SV y es co mpa tible co n la TIL. Traba ja a un ritmo mnimo de
25 kH z y mximo de 1 MHz co n una d isipac in de potencia de 0, 12 mw/bit a 1 MH z. Es interesante hace r.
notar que este chip contiene 2 X 1024 )( 6 = 12288 MOSFETs ap arte los circuitos de co ntro l necesarios
para convertirlo en una memoria recirculaute (Fig. 9 -3).

Aplicaciones
Las aplicacione s tpicas de los registradore s de despl azam iento MO S so n: memo rias en serie para
calculadoras , tubos de rayos ca td icos, equ ipos de co municac in, co mo mem or ias de re paso y sepa rado re s,
y lneas de retardo. La Fig. 9-3 rep resenta una memoria de registrador de de splazam ie nto di nm ico
circulante en serie. La sa lida del registrador se devue lve a su entrada a travs de una co mbinac i n AND- OR.
Si e l termi nal wlR de lectura pero /I D escritura est e n es tado I e l da to digit al en el tenn inal de entrada
se introdu ce en el registrador. Despus de un ciclo de imp ulsos ca da bit se desp laza a la de rec ha pa sando
a la siguiente etapa como se ha explicado en re lacin a la Fig. 9-2. Cuando ha n e ntrado sec uencialmente
en el registrado r el nme ro de bit desead os se inicia la recircutacin cambiando w/R a l es tado O. De esta
forma queda inhibida la entrada dc ms datos en e l registrador y los bit alm acen ados en la memoria
recirculan de sde la salida a la entrada del registrador de de sp lazami ent o en sinc ro nismo con los im pul sos
del reloj . Se obtiene en la salida una lectura no destruct iva del tren dc da tos si la ent rada de lectura se
exci ta co n lgica 1.
S i el registrador consta de 1024 etapas, la mem or ia circulante puede a lmacenar una informacin de
1024 bit en serie. Conside remos que cuatro sis temas So, S I, S2 y Stdel tipo de la Fig . 9-3 se e mplean c on
entradas y salidas de datos independientes. Los termina les W/R es tn unidos entre s as como los
terminales de lectura, y el mismo re loj sincroniza todos los siste mas . La co nfig uracin resultante es una
memoria en serie que puede considera rse alm acenador a de 1024 info rmaciones de 4 bit cada una. Los
cuatro bit de una infor macin en pa rticular a parece n simultne amente : e l bit menos significativo en la
sa lida de So y el ms significa tivo cn la 5). Un perodo de re loj m s tard e. se podr lee r o tra informac in
de 4 bit. Para ampli ar e l sistema hasta informaciones de 11 bit son nece sarios 11 reg istradore s de
des plazamientos con rec irc ulac in. S i se necesit an ms informac iones, debern emplearse registradormayore s.
Cuando ~a se ha obtenido e l obje tivo deseado de los datos ci rc ulantes e n la me mor ia de la Fig. 9-3, el
terminal W/R se cambia a la lgica l . Esto inhibe los bit de la ltima etapa de l registrad or impidi en do su
entrada en la primera etapa. Dicho de otra form a. el co ntenido de la me moria queda borr ado y al m ismo
tiem po se pueden introd ucir nuevos da tos e n el registrador.

Registrador de desplazamie nto MOS esttico

Un registrador de desplaza mient o esttico es e stable e n co ntinua y pued e trab ajar sin un m nimo en
el ritmo del reloj. Es decir, que puede almacenar datos indefinidament e supues to q ue se sum inistre poten cia
a l circuito. Sin emba rgo, las clulas del registrad or esttico so n ms gra ndes que la s dinmi cas y consume n
ms poten cia. por lo q ue su empleo es limitado.

Sistemas integrados a muy gran escala

345

9-2. ETAPAS DEL REG ISTRADOR DE DESPLAZAMIENTO DE

NO RELACIN
En la Sec 9-1 se ha indicado que el FET de carga Q2 de la Fig. 9-2 debe tener una resistencia mucho
mayor que el excitador Q l para que la tensin VON en el estado bajo sea muy prxima a cero. En la Seco
4-3 se remarc que la resistencia del FET es proporcional a L/W. Por tanto, Q2 debe tener un canal de
mucha mayor longitud L y menor ancho W que Q l . En consecuencia el inversor ocupa una superficie

,-o

02

02

01

,
( a)

O'

Va "YDD

V.

Ya=YDD

le

lC

<1> " l'DD

(b )

<1>

= I'DD

fe)

r Te

::1

01

1'0 =

(I =

o
(d l

Figu ra 94. (a ) Inversor NMOS d inmico de no re lacin . (h ) V. = VeO) y 0 = VDO' k ) v. = Y( 1) Y 0= V DO (d ura nte el impulso ).
(d ) La entrada se mantiene en V(l) y 0 = O(despus de terminado el imp ulso).
'

mayor que el mnimo posible . Adems, puesto que la capacidad parsita de almacenamiento se carga a
travs de Q2 durante una parte del ciclo, la gran resistencia de Q2limila la velocidad de funcionamiento
. del registrador. Ambas dificu ltades se pueden evitar utilizando un inversor dinmico en e l que no influya
la relacin, como el de la Fig. 9- 40 (en donde Ql y Q2 tiene geometras idnticas). Obsrvese que no hay
suministro de potencia en continua en este inversor. El impulso del reloj 1.1 (Fig . 9-lb en el NMOS) debe
suplir la energa necesaria para este circuito. La disipac in de potencia es proporcional a la frecuencia del
reloj.
Para comprender el funcionamiento de un inversor de no relacin consideremos primero el caso en el
que Vi = O. Durante el impulso la situacin es la de la Fig. 9-4b. Como la tensin de puerta de Q I es O y
la de Q2 es VDD; entonces tendremos (para un NMOS de acumulacin) que Ql est en corte y Q2 en
conduccin. Por tanto, e carga a VDDa travs de Q2. Al final de cada impulso IP cae a Oy ambos MOSFET
quedan cortados, y as con Vi = O(lgica O) la salida Vo = VDD (lgica 1) y se ha producido una inversin.
Consideremos ahora que Vi = VDD y que 4> = VDD como en la Fig. 9-4c. Ambos MOSFET estn en
conduccin cediendo corriente a e, cargndose ste rpidamente. Pues to que Vo = Vi = VDD no hay
inversin dura nte el impulso. Sin embargo al terminar el impulso cuan do la tensin del reloj vuelve a O
tendremos la situacin de la Fig. 9- 4d. Ahora la puerta Gz de Q2 est en O y ste est cortado mient ras
G I de Ql est en VDD y Q1 conduce . En consecuencia e se descarga hasta Oa travs de Q l. Por tanto,
poco despus de finalizar el impulso, Vo = O mientras que Vi = VDD lo que indica que ha habido una
inversin lgica.

Clula de registrador dinmico de dos fases y de no relacin.

Si se conectan en cascada dos inversores del tipo de la Fig. 9-40 a travs de puertas abiertas

346

Microetectr ica moderna

"

"

r,

Q'

r e,
T

"

"
lb ,

la)

gura 9-5. (4) Etap a de registrado r de desplazamiento dinmico NMQS de no relacin y dos fases. (b) Ond as de dos fases 0, y
0 del reloj.

bidireccionale s de transmisin, se obtiene la etapa de regi strador de de splazamiento de no relaci n de la

Fig. 9-5 . El primer inversor se alimenta de la fase <1>1 y el segundo de la <1>2 estando las ondas
correspondientes representada s en la Fig. 9-5b. Al inicio del impulso <1>1 (r = t t~) el conmutador QO cierra
y la tensin a travs de Co (tensin de entrada de Q l) se iguala al nivel de entrada Vi. Por la accin de
inver sin descrita ,juntamente con la Fig. 9-4. la tensin a travs de CI despus de finalizar el impulso <1> 1
(1 = 12~ ) corresponde al estado lgico comp lementario de Vi. Como ahora <1>1 est en su nivel bajo. QO abre
y Vi queda retenida en Co hasta el final del perodo de <1> 1 (t = (5).
En el momento 1 - 1] -t la segunda onda O 2 pasa a su nivel alto V DD pe rmitiendo la tra nsmisin a travs
de Q3 situando efectivamente a C I y C l en paral elo. Si en el instante 1 = l J la tensin en C , (o Cl) es VI (o
Vz), en 1-'/ la tensin en Ven e; (q ue debe ser la misma que la de C,) se haUar segn el Probo95 que es

CIV I
CI

+ ClV2
+ C2

(91 )

Si el Cz se ve en la Ec. (9-1 ) que V ""VI . En otras palabras, el impulso <1>1 hace que la tensin de
salida (a travs de C I) del primer inversor apareza (a travs de C2 ) en la segunda puerta NOT . Finalmente.
por la accin inversora descrita, al final del impul so <1>2(desde I = (4 ~ hasta ( = (5) el nivel lgico Vo a travs
de Cl ser el complemento del de C2. que a su vez es el complemento de l de Co, Evidentemente en un
perodo del reloj el nivel de entrada Vi se ha desplazado a lo largo de la etapa hasta la salida Vo como
sucedera en una lnea de reta rdo de l bit o en un regist rador de desplazamiento de un bit.
En la Fig. 9-5 no hay aportacin alguna de potencia en continua. pero los impulsos del reloj deben
poder suministrar las fuertes corrientes de capacidad. Adems, para asegu rarse de que C l sea mucho m-is
grande que Cl debe aadirse al chip una superficie adicional para Ci . Se puede redu ci r la carga de los
excitadores del reloj aad iendo otro transistor en cada inversor como en el Probo9-6. Esta modifi cacin
nos da una etapa con ocho MOSFET . En la literatura se describen varios registradores de desplazamie nto
de cuatro fase s. de gran velocidad y de no relaci n. Debido al mucho es pacio qu e ocupan en el chip los
registradore s de desplazam iento de dos fases y de no relacin adem s de la complicacin que suponen los
excitadores del reloj de cuatro fases. este sistema se emplea poco.

Eta pa de registrador de desplazamiento dinmi co CMOS

Se puede formar una etapa de registrador de de splazam lento din mice CMOS simiI ar al circuite NMOS

Sistemas integrados a muy gran escala

347

de la Pig. 9-5 interponiendo puertas de transmisin CMOS bidireccionales (Sec. 69) entre inversores
est iucos CMOS (Sec. 6-8). Este circuito. representado en la Fig. 9-6. utiliza puertas de transmisin TI y
11 para cumplir la funcin de interruptor bidireccionaLMOS de la Fig. 9-5. Las.puertas de transmisin
estn gobernadas por los relojes complementarios <1l y e:J).Cuando <1l = VDD . TI conduce y n acta como
circuito abierto. Los inversores CMOS se han sealado 11 e 12.
La explicacindel funcionamiento de la etapa de registrador de la Fig. 9-6 es muy parecida a la dada
en relacin a la Fig. 95. Cuando <1l = VDD (lgica 1)TI transmite y la entrada Vi aparece a travs de Co.
Debido al efecto inversor de 11 aparecer a travs de CI el complemento de Vi (VI = Vi). En el siguiente
semlcclo. 41 = O. TI abre. Co retiene la tensin Vi y VI se mantiene en V;. Asimismo. cuando 41 = O. Tl:
cierraponiendoen paralelo C2 con CI e 12 haceque la tensin.il travs de C3sea el complemento de la de
C2. En consecuencia. al final de un ciclo completo Vo =Vo =V, quedando demostrado que esta clula se
campana como una lnea de retardo o un registrador de un bit.

"

Figura 9.6. C~l ula de regislrador de desp tazamiento CMOS din4mica .

LaetapaCMOSconstade ochoMOSFET(o cuatro pares complementarios). Ladisipacinde potencia

es muy poca ya que no haycircuitosde continua; slo se emplea potencia para cargar transitoriamente los
condensadores. De las explicaciones del circuito dadas anteriormente resulta evidente que la tensin de
salida no depende de la relacin entre las resistencias de cualesquiera elementos y por tanto el funcionamiento es de no relacin.

93. LGICA DOMINO CMOS

Las puertas lgicas CMOS normales (Seo. 69) necesitan un transistor de carga PMOS y un FET
excitador NMOS para cadaentrada lgica. En la Seco4-8 vimos que los dispositivos PMOS ocupan ms
superficie que los transistores NMOS a igualdad de corriente. Para realizar funciones lgicas complejas.
es decir. aquellas quecontienen muchas variables de Boole se necesitan superficies del chip ya significativas. (Comprese esto con las realizaciones NMOS para las que slo se aade un FET por cada entrada
adicional.) Se consigue mejorar la densidad de componentes en circuitos CMOS empleando un circuito
lgico dinmico conocido como lgica domino.
El circuito de la Fig. 9-7 corresponde a una puerta AN D- OR domino empleada para cumplir la funcin
y = AB + CDE . La parte del circuito que contiene desde QI hasta Q7 es una puerta AOI que se emplea
para excitar el inversorestticoCMOS de Q8 a Q9. Obsrvese que la parte AOl del circuito es similar a
la puertaAOI NMOS de la Fig. 7-3. La reduccin del rea de chip de la porcin AO! de 2 a 3 entradas de

348

Microetectrontca moderna

la puerta de la Fig. 9-7 proviene del hecho de necesitar slo siete FET , de los cua les s610 uno es un transistor
PMO S, en comparacin con los diez transistores (5 NMQS y 5 PMOS) necesario s con la tecnologaCMOS
normal.
La accin de la puerta domino est gobernada por el reloj <D de una fase aplicand o al PMOS de carga
(.[l y al transistor NMOS de gobierno Q1. La ca pacidad parsita Cacta como la carga en la parte AQI del
circuito. Cuando el> = O, Ql est cortado y no hay corriente en las ramas AN D- OR del AOI. El PMOS de
carga ([l est en conduccin cargndose C; hasta VD D' Con la entrada al inversor alta [ V(. ). la tensin de
salida v, = VeO).

-- -- -1-:

.o-----J

-,

Q7

".
I
I

Y " A B +CDE

I
I

Q6
.'

..

L..:~ "::':""'_ ~

__

Inversor
QS

~-------.J

I
I

Q4

I
I

_ -" ,,--,:J AOI

Figura 97. Puerta AND- OR CMOS domino.

El transist or Q I pasa a conduccin y el Q7 a corte cuando $ = l . Si cualquiera (o ambos) A y B o C y

D YE est (o estn) a V( 1), Cjmede descargar a tierra a travs de Q3- Q2-Q 1 o Q6-Q5-Q4-Q l . La descarga
de C; hace que la entrada del invers or sea baja [lI(O)] y en consec uenc ia 1'0 = V( 1). La capacidad C; no
puede descargar cuando AB + CDE = VeO) por no existir ningn paso a tierr a y por tanto \'0 no vara. Es
importante tener en cuenta que las entradas lgicas pueden cambiar nicam ente c uando <D = O. Cuando <I>
= 1 no pueden cambiar, pues puede ex istir alguna va para la descarga.
Los circuitos lgicos domin o mejoran la densidad de componentes slo c uando se emplea un nm ero
elevado de variables de entrada. Para que las puertas domino funci onen correctamente se nece sita Q! y
los FET inversores Q8 y Q9 de la Fig. 9-7. As. para una puerta OR de dos entra das, un circuito domino
empl ea dos FET de entrada y un PMQS de carga as como Q l . Q8 Y Q9 con un total de seis transistores.
Este nmero es igual al de elementos usado s en la realizacin e MOS normal. Tal com o se ha descrito
anteriorment e en esta misma seccin , se puede co nstruir una puerta AN D- OR de 2 a 3 entradas utilizando
menos PMQS y menor nmero total de transistores que con la realizacin es ttica e MOS de la misma

Sistemas integrados a muy gran escala

349

puerta. Una aplicacin de la lgica domino CMOS est en la fabricacin del PLA (Sec. 715) en donde el
reducido nmero de transistores PMOS y de FET totales empleados eco nomiza mucha superficie del chip.

9-4. MEM ORIAS DE ACCESO ALEATORIO (RAM)

El funcionamiento de un sistema digital requiere que se puedan almacenar y recuperar datos a voluntad .
Las memorias semiconductoras comprenden un conjunto de clulas de almacenamiento cada una de las
cuales puede almacenar un dato de l bit. En estas memorias, en contraste con un registrador de
desplazamie nto, la informacin puede ser introduc ida o sacada aleatoriamente de cada elemento. Por eso
a este sistema se le denomina memoria de acceso aleatorio, abrev iadamente RAM. Puesto que cada bit
puede ser extraido (ledo) o introducido (escrito) en cada clula, al sistema se le denomina tambin
memoria de lectura-escritura RfW (read-write) para distinguirlo de la mem oria slo lectura (ROM) (vase
la Seco 7-9).
En la construccin de RAM se emplea tanto la tecno loga MOS como la bipolar siendo prevalentes
los circuitos con tecnologa MOS. Las memorias de acceso aleatorio se pueden adquirir en encapsulados
integrados a esca la media para almacenar hasta 64 bit o integrados a muy gran esca la capaces de almacenar
256 y 512 kb. A principios de 1986 apareci en el comercio un RAM de 1 Mb (1Mb 2 11lkb = 2 20
1048576 bit) Y se espera que en 1990 se construyan de 4 Mb. Los RAM con ms capacidad de
almacenamiento (ms de 4 Kb) se fabrican con polisilicio. Los sis temas computadores ms corrientes
utilizan para la memoria interna RAM de 64 y de 256 kb.
Se emplean circuitos estticos y dinmicos para constru ir RAM, emp lendose casi excl usivamente
circuitos dinmicos para grandes capacidades de almacena miento. Estos circuitos necesitan men os
transistores y por tanto se pueden incluir ms clulas en un solo chip (de unos 6 x 6mm) .
El RAM tiene la ventaja de que el tiempo de acceso es el mismo para cua lquier bit de la matriz. En
una memoria de registrador de desplazamiento en serie el tiempo de acceso depende de la posicin de l bit
en el momento de su acceso. Uno de los inconven ientes del RAM es su volatilidad, es decir, que pierde
toda la informacin almacenada si falla el suministro de potencia. Difie re de l ROM en que en ste la
infonnacin se almacena permanentemente durante la fabricacin y as no es voltil. (Recu rdese que los
datos se almacenan durante la operaci n de enmascarado.)
En lo que resta de esta secci n se tratar del sentido y carac tersticas bsicas del RAM, y en la prxima
se describirn circuitos de clulas de memoria estticas y dinmicas.

Seleccin lineal
Para comprender el funcionamiento de un RAM exa minemos el circ uito de l FLIP-FLOP SR simple de
un bit de la Fig. 9-8 con entrada de datos y lneas de salida. En la fig ura se ve que para leer datos de salida
o para introducir (escribir datos) en la clula es necesario exci tar la lnea de direccionado (X = J). Para
escribir debe excitarse tambin la lnea de habilitacin de esc ritura si la entrada de escrit ura es de lgica
Direccionado X

w
Figura 98. Memoriade lectura/escriturade 1bit.

350

Microelec'rnic~a~m""o~d~e~m~a,---

I (oO) ,entonces S = I (o O)yR= O(o 1). Por tanto, Q = I (00) Yla lectura ser I (o O) de acuerdo con
lo escrito.
Supongamos que dese amos un RAM de 16 kb organizado en 1024 informaciones de 16 bit cada una.
Este sistema precisa de) O lneas de direccionado , 16 de entrada de datos y 16 de salida de datos. Se
necesitarn en total 1024 X 16 = 16384 clulas de almacenamiento. De estas clulas 16 se disponen en
una lnea horizontal excitadas todas ellas por la misma lnea de dir ecci n. Habrn en total 1024 gru pos
como ste. excitado cada uno por una lnea distinta. En otras pala bras. el di reccionado se logra excitando
una de entre 1024 lfneas . Este tipo de direccionado se den omina unidimensional o seleccin lineal (Pro b.
9- 11). El nmero de patillas de encapsulado de direccin se redu ce desde el incmodo nmero de 1024
a tan slo 10 incluyendo en el chip un decodificador de 10 a 1024 lneas.

Direccionado bi-dimensional
Se puede conseguir una gran eco noma en el nmero de puert as NANO necesarias en el decod ifica dor
antes mencionado (Prob. 912) disponiendo los 1024 elementos de mem ori a formando un cuadro de 32
x 32 almacenando cada uno de ellos 1 bit de una informa cin . Se necesitan 16 de tales encapsulados; uno
para cada uno de los 16 bit de cada informacin.
Cada informacin se identifica con una clula de memoria de la matriz mediante un nmero X-Y. Para
leer (o escri bir) una clula determinada, (por ejemplo la 13) un decodifi cador X identifica la fila I (Xl) Y
otro decod ificador Y localiza la columna 3 (Y3). Este direccionado bi-dimensional (llamado tambi n
direccionado o seleccin X-Y) queda representado en la Fig. 9-9 para un RAM de 16 kb (128 x 128).

Organizacin bsica RAM

La memoria de 1 bit de la Fig. 9-8 requiere conexiones distintas para leer o escri bir. Ta nto para el RA M
bipolar como para el RAM MOS es posible formar un fL,1P- fL,OP (co mo demostramos en las Figs. 9- 12 y
9-14) que tiene un termin al comn para escribir y leer, tales co mo los l y 2 de la Fig. 9-10 . Esta
configuracin requiere emplear no s610 el dato de escrit ura W (escrit ura 1) sino ta mbin el de su
complemento W (escritura O). En elterminal de la clula en la que se aplica W (o W) se obtiene la lectura
R (o R) o el sentido de la salida S (o S). En la Fig. 9- 10 se representa esquemticamente esta memoria.
En la Fig. 9-9 se indican los elementos bsicos con los que se co nstruye un RA M incluyendo la
dispos icin rectangular de las clulas de almace nado. los decod ifica dores X e Y. los amp lificadores de
escri tura para excitar la memoria y los amplificadores de sentido para detect ar (leer) la inform aci n digital
alm acena da. Los amplificadores R/W O y.R/W l no estn explcitamente ind icados en la Fig. 99 (pero s
en la 9- 12).
En la Fig. 9 11 se representa la organizaci n (llamada tamb in diagramafunciona de una memoria
de lectura-escritura para 4096 informaciones de 1 bit. Obsrvese que en esta disposicin hay 64 filas y 64
columnas . Por tanto, cada decodificador tiene seis entradas. La en trada de datos Din (o salida D Olu)
corresponde a W (o S) de la Fig. 910. Los comp lementos de Din y D oul as como los direccionados AO...A9
se generan en el propio chip. Los dos decodi ficado res van tambin en el ch ip. El terminal CS es la ent rada
del chip selector (a veces llamado tambin CE o chip habil itador). Si CS = I el chip queda seleccionado.
El complemento de la entrada de habilitacin de escritura se se ala WE o R/W (lectura pero no escritura).
Por tanto hay lectura si R/W = 1 y escritura si R/W = O. La tabla de la verdad del funcionamiento de este
chip es la indicada en la Tabla 9-1.

Sistemas integrados a m"y gran escala

351

Ta bla 91 Tabla de la verdad del RAM de la Fig. 916

es

R/ W

X
11

11
11
11

WE

tI

Indiferente

11

A.

D,,",

X
11
1
X

11
1
D"" ,

"'.

s in seleccin
Escribir O
Escribir I
Lectura

U nea de bit 1
para la columna 1

'-,'

x.

Modo

Alta impedancia

Lrnea de bit O
para la columna 1

D,.

0-0

0-1

1- 0

1- 1

0-127

1-121

X,

~ ~

i~

- ]~
~

L-

121-0

127-1

Unea
de bit O
para la
columna
127

Lfnea
de bit
para 1
colurnna
127

127- 121

;~ ~f-rl~

L., .
A. mplificadores

X.,

rl'

R/WO
y.

.,

1."

'1

Y,

YIl 1

Decodificadores de columnasde 7 a 128 lrneas

1 1 1 1w

AJ

As

A9

A ll

A II

A amplificadores
R/W1

A I

l'i~u r3 9. 9. 0rgani73cin de un MOS/RAM esttico de 16384 ntormaciones de I bit Cada cuadro sombreado representa una clula
de 6N MOS.
X
O!lula
Direccionado y,~-,1~4:'.j
} alm~ci,na.
e
mie nto

"

Escritura 1

Habili~ci~~l

escnl~
W

Lectura o sentido 1

Lnea de bit O

o,----.j...---~~--l

R llI' O
Lectura o senlido O.
Escritura O
Figura 9-10. Se puede Formar una clula de almacenami ento bsica con entradas y salidas complementarias y con amplificadores
de escritu ra y de senlido co ncurrentes a un nudo com n ( 1) para los datos reales y (2) para los datos compleme ntarios.
o-----'

352

Microelectrnica moderna

.. ,

-..-

..

.,

64 x 64 (4096)

.'.
D.

1---4

"""""""""

de 6 6411neu.

a.;p..
sclecror

D".,

sentido

Figura 9-11. Organizacin de una RAM estjtica de 4096 inrormaciones de l bit (4 kb x 1) (Con esfa dt Ma STERCorpor atiOrl).
A las 16 entradas sea ladas en la Fig. 9 11 hay que aadir una toma de tierra y un term inal de sum inistro
de potencia . As este RAM de 4096 kb va en un e ncaps ulado de 18 pa tilla s.

Ampliacin de la memoria
Muchas veces hay que almacena r informaciones de ms de I bit. Si se requieren 4096 tnformaco nes
de 4 bit ser nece sario utilizar cu atro encapsulados co mo los de la Fig . 9- 11. Las 12 lnea s de direccin
se aplica n en para le lo a los cuatro enca psulados. y con es = I (o
= O)se selecciona n sim ultne amente
tod os los chips . Un d ireccionado especfico selecciona una de las 4096 info rmaciones; los 4 bit de da tos
entran (o salen) y se esc riben (o leen) en la mem o ria a trav s de c ua tro terminale s independie nte s D in (o
Dou,) co n R/W O (o R/W 1). Se puede ampliar e l nmero de infonnacione s almacenada s e n un RA M
mediante la organizacin de ampliaci n de l d ireccionado de la Fig. 7-3 1. repre sent ada para un ROM .
Comercia lmente se puede n adquirir RA M de mltiple s Info rmacione s capace s de almace nar gran
nmero de bit. La TMS 441 6 de la Texas Instruments es un RAM de 64 kb dis puesto par a almacenar
16384 info rmacio nes de 4 bit. En la Seco9-6 se describen otros mdu los RA M.

es

95. CLULAS DE MEMORIA DE LECTURA ESCRIT URA

Las c lulas de a lmace nam iento bsicas de un RAM se fab rican con tecn ol oga bipolar o MOS. El RA M
ms ge neralmente empleado utiliza trans istores MO S porque con e llos se cons igue la ms alt a dens ida d
de componentes y por tanto se pueden almacenar ms bit e n un chip de tamao dad o. Las c lulas MOS
est ticas son las prevalentes en RAM pequeos ( S: 16 kb ) si bien se ha presentado (e n 1985) un prototipo
de chip CMOS con posibilidad de almacena r 25 6 kb. Ms frecuentemente se util izan clula s de memoria
MOS d inm icas en RAM desd e 16 kb a 1Mb. Frec ue ntemente a las mem orias de acceso aleatorio se las
-esigna con DRAM si son d inmicas y con SRAM si son esttica s .

Sistemas integrados a III IIY gran escala

353

Los circuito s de almacenaje con em isor acoplado. compatible co n ECL se e mplean en RAM bipo lare s
sobrepasando raramente los 16 kb de almace nam ie nto. Tambin figuran en el merc ado RA M basado s en
puertas TIL, teniendo una capacidad erure 64 bit Y4 kb . Como sea que los circuitos CM OS disipan menos
potencia. se disean para ser compatibles co n TIL, y en consec uencia se utilizan frecuentemente en luga r
de RAM TIL. En esta secc in y en la 9-6 se co mentarn var ios tipos de c lulas de memoria bipolares y

MOS .

RAM MOS esttico

El FLl P- FLo r MOS de la Fig. H-H es una memoria de I bit Yes la clula bsica de ahnaccnanucnrode! RAM
MOS es ttico. En la Fig. 9-12, Q 1 co n Q4 forman tal unidad biestabl e y los MOSFET Q5 -Q6 forman e l
circuito de puerta s a travs del q ue e l nudo interior N I (o N 2) queda co nect ado a la lfnea de datos de l bit
O (o 1). En la Fig. 9-12 se ha indicado la c lula 1-3. Esta c lula de seis tran sisto res se incluy e e n la
disposicin de la memoria en la forma que se ve e n la Fig. 9-9" Las lnea s de bit O Y bit I se co nectan a
lada s las c lulas de la misil/a columna. Para se leccionar UD:l c lula de una colu mna en panicular (p. ej . 3)
es necesario exc itar tal columna ( y .~) " Para se leccionar tina c lula de la fila l . el decodificador de lnea

ARJWOde

todas las clulas

de columna 3

Linea de date,
bil O

Lfnea de dato.
bit t

---~h

Ctulade memoriade 6 MOS(1-3)

1!

<J 11

Lectura O

Lectura 1

Escritura O

I~
Amplificadores R/W O

r~_- e>-------j

Amplificadores R/W I

R h'

Fig ura 9- 12. C fulu de 11rllacemlj~ ( I " J l l'(ln le n i~n d ll mmsisrores NMOS. Figuran tambin las lmeasde d ireccio nado XI e Y, y
1 1I.~ amplificudorcs de escr itura y dt lectura. Sc ;lIma,'<'Il<l una 16g i<"a I si Q:! conduce.

354

Mtcroeearonica moderna

debe excitar XI. Dicho de a ira fonna, para localizar una clula determinada (13) se emplean el
direccionado bi-dimensional.
En la Fig. 9-12 se han incluido los amplificadores de lectura y escritura de cada una de las Hnea s de
datos. Obsrvese que QI7 y Q IO (o Q9) forman una puert a AND con entradas WE y W (o W), siendo WE
la habituaci n de escritura y W la escritura (o entrada de datos Din). La salida de lect ura o sentido S
puede sealarse tambin D OU I.
Se desea leerla clula 13. Deberemos poner XI e 1) en Voo (lgica 1 para un NMOS). Supongamos
que se ha almacenado un I en esa clula (Q2 en conduccin y Q I cortado, de fonn a que el nudo N2 est
a O Vy NI a Voo)' Para leer, WEse pone a O. Entonces Q17 est cortado y por tanto QIO (o QJ) no
conduce, con lo que la lnea de datos del bit 1 (o O) queda unida a veo a travs de la carga Qf2 (o Qt 1).
En consecuenciacircula corriente desde Voo hacia Q2 a travs de QI2, Q8 YQ6 (asfcomo a trav s de Q4
desde Voo), con la que Ja Unea de J bit queda efectivamente a tierra. Por tanto Q I4 est cortado y S = Duul
=VVD (lgica 1) como Q 1 est en corte no circula corriente por Q3 , Q5 , Q7 Y Q 11 en serie, y Ja lnea de
dato de O bit est a Voo, Q l3 conduce y S= O V. Hemos visto pues que el FLlP-A..OP 1-3 almacena un I
(ya queS = 1 yS = O).
Paraescribr un 1en la clula se direcciona (Xl = I e Y3 = 1) se pone WE = l . W = 1 YW = O. Entonces
Q I7 YQ10 conducen y Q9 est cortado. Por tanto la lnea deJ bit l est a tierra y la del bit Oa vcc a travs
de Ja carga Q 11. Ahora la corriente pasa desde VDD a la lnea de bit l a Iravs de Q4. Q6. Q8, Q 1OYQ 17
a tierra. As el nudo Y, est efectivamente a tierra. Con esto se corta Q I y NI pasa a VOD . En consecuencia
Q2 se mantiene en conduccin y N2 en O. Cuando se elimina el direccionado (Q5 , Q6, Q7 YQ8 en corte)
Q2 conduce. Q1 est cortado y queda escrito un 1 en la clula elegida.

Clula RAM CMOS esttica

La clula RAM CMOS esttica es similar en cuanto a estructura y funcionamiento que la clula NMOS
de la Fig. 9 12. El circuito CMOS de la Fig. 9 13 corresponde a una clula de memoria de 6 MOS de la
Fig.912 con la misman umeraci6n de los transistores. No figuran los amplificadores de sentido necesarios
para leer y escribir datos. Los transistoresQ I a Q4 de la Fig. 9- J3 son Jos inversores CMOS cruzados que
forman el FUP-A..OP. Los transistores Q5 y Q6 forman las puertas de transmisin que constituyenelcamino
de entrada (o salida) de datos a la clula de memoria. Leer y escribir un 1 o un Oes lo mismo que en el
circuito NMOS de la Fig. 9- 12.

A RJW - O _..--~
de todas IlIS clulas

de columna J

,-----tQ6

A R/W = 1
de todllS las clulas

de columna J

Fluu , .1]. Cl!:lulaememoriaCMOS esUlica. La nume radn de los tru\sistores coindde con laempleada enla Fil.912.

Muchos fabricantes de circuitos integrados producen RAM MOS estticos con capacidades de
memoria de entre 1 y 16 kb. Obsrvese que un RAM de 16 kb que emplee clulas de almacenamiento de

Sistemas int egrados a muy gran escala

355

seis transistores, sean como los de la Fig. 9 12 o la 9-13 tiene 6 x 16384 = 98304 MOSFET slo en la
disposicin de la memoria. Con los ci rcuitos aux iliares necesarios (a mplificadores de sentido. ere) tales
circuitos contie nen ms de IOO.OOO elemenlos. Para aumentar la capacidad de memoria en las d imensiones
del chip es evidentemente importante reduci r el nme ro de transistores po r clula. Lo co memado a
continuacin en relacin a las clulas din micas es el princi pal med io de conseg uir esa reduccin.

Clula RAM dinmica de 4 MOSFET

La superficie de silicio ocupada por laclula de 6 tra nsistores de la Fig. 9 12 puede reducirse cambiando
los FET de carga Q3 y Q4 por cargas temporizadas. En otras palabra s. los dos inversores acoplados
cruzados que formanel biestable son ahora inversores din micos C0 019 se ve en la Hg. 9- 14tl. Laexciracin
de puerta de cada carga viene suplida por las lneas de infonn acin del decod ificador X. Los MOSFET
Q3 y Q4 actan simultneamente com o carga y como transistores de selecc in de lnea. redu cindose as
la clula desde un dispositivo de seis elemento s a uno de cuatro. Si X O. Q3 y Q4 estn co rtados y no se
puede introducir informacin (escribir ) ni sacar (leer) de la clula. Sin em bargo. si X = l . Q3 Y Q4 estarn
en conduccin y los cuatro transistores forman un biestable capaz de alma cenar un 1 (Q2 en conduccin)
o un O (Q I en cond uccin).
Al igual que en el registrador de desplazamien to MOS dinmico de la Fig. 9-2 la Informacin en la
clula de memoria dinmica de la Fig. 9 14(1 se almacena en las cap acidade s par sitas C y C2 entre puena
y fuente de Q l y Q2 respectivamente. Si se almacena un 1. Ca (o C I ) se ca rga a VOD (o a O) y si se esc ribe
un Oes vlida la inversa. Supongamo s que despus de haberse almacenado el dato en la clula transcurre
un tiempo T. La carga de los condensadores decrece du rante ese perodo debido a las inevitables co rrientes

Acta sobre
Lnea

de co lumna
de bit O

toda la columna

'oo

Lrnee
de column a
de bit

r 00

1_

Unea de fila

H~u nl 9- 14. ftl l ("...[ ula d i n ~ mic;a .k" N MOS. Se ~Illla<-....n a una Ui!M.:a t si la 1<:nsi,n a 1r"'Ts tic el es ' "11' de forma qce 02 condulOl. (b) l.a clula de mcmorn. corno pa rte de una RA M org an izada romo en la FiC_9-9. Tod os los Fl.J ~H_n.. de la co lumna Yie
~ p<)f....n ,'u; ndt l '<C uplica un impulSll p<.lSil iv'l Jl'lra p<lOCT e n l"ln dul. icn Q 'J Q' s UpuC'''1l 4 Uc- X '" l .

356

Microelectrnica moderna

Un eade
columnao debit

A amplificadores R/W
Fi:ura 9 15. En el recuadro sombreado una clula de memoria d inm ica de un MOSFET. Est organizada en la RA M como se
ind ica cn la Fig. 9-9. No est indicado el circuito de reposicin.

de fuga. Si T se prolonga mucho la tensin del estado 1 puede dismi nuir tanto que se aproxime mucho al
nivel O perdindose la informacin. Este mismo fenm eno es el motivo por el cua l un registrador de
des plazamiento dinmico no puede funcionar a una frec uencia por de bajo de cie rto lm ite.
Evidentemente se har necesario algn circu ito adiciona l para reforzar el dato almacenado antes de
que la prdida de tensin en el condensador sea exce siva . Se aaden dos transistores (Q y Q' en la Fig.
9-14h) para reponer todos los FLlP-F LOP de una determinada co lumna . La onda de reposicin l ' es un
impulso de menos de 1 J.1s que se repite aproximada mente cada 2 ms. Todas las c lulas de una determ inada
fila se repone n simultneamente direccionndola mientras l' es alta. Obsrvese que dura nte el perodo de
reposicin Q3 en serie con Q forman la carga de Q I, y Q' en serie con Q4 actan de carga para Q 2. Si al
principio del ciclo de reposicin la tensin a travs de C2 es mayor que la de C I ( "" O) entonces Q I est
cortado y C2 se carga hacia VDD por la corriente en Q y Q3 . La corriente que carga CI a travs de Q ' y Q4
es menor que la de C2 porque Q2 est en conduccin. Por tanto , C2 sube rpidamente a VDD y la tensin
a travs de Q2 cae a cero manten iendo a OV la de C I. En otra s pa labras , debido a la accin de rea limentac in
regene rativa en el FLlP-FLOP la clula se repone hasta su estado inic ial (lgica I en este caso).
Obsrvese que la orga nizacin de la clula de 4 transistores en el RAM es la misma que la de la clula
de 6 MOS de la Fig. 9- 12. El nmero de transistores ev itados al pasar de una clula de 6 MOS a una de 4
en un RAM cuadrado de 16kb, teniendo en cuenta los MOSFET que hay que aadir para gen erarla tensin
vde reposicin es de (2 X 16384) - (2 x 128) = 325 12.
Adems de ocupar mucho menos espacio en el chip, la cl ula di nmica econ omiza much a potencia.
Los elementos de carga slo conducen durante el impulso de re posicin y slo dura nte este corto perodo
se disipa potencia.

Clula RAM dinmica de un MOSFET

En la Fig. 9- 14 los eleme ntos de almacenado son condensado res, pero no hay ninguna razn
fundamen tal para utilizar un FLIP-FLOP para cargarlos o descargarlos. Hay la posibilidad de disear una
memoria dinmica empleando un solo condensador y un transi sto r actua ndo como puerta de transmisin
para cargarlo o eliminar la carga ah almacenada. La Fig. 9- 15 representa la ms sencilla de todas las

Sistemas uuegrados a 11111)' gran escala

357

clu las RAM que se emplean en RAM dinmicos comerc iales gra ndes (de 4 kb a 1 Mb). No se necesitan
entradas ni salidas complementarias y por tanto su disposicin es la de la Fig. 9-9 exce pto que emp lea una
sola lnea de bit (dato) para conectar todas las clulas de una columna. Como en los RAM descrit os
anteriormente. slo se selecciona una clula de memori a en un momento dado, que depende del
direccionado X e Y.
La clula se escribe aplicando la tensin de la lnea de bit al condensador C I a travs del transistor. La
lectura se hace conectando C I a la lnea de bit a travs de la puerta y detectando el nivel de tensin de l
condensador. Esta sencilla clula tiene el inconveniente de que su lectura es destructiva . lo que es debido
a que el transistor de la clula escogida pura Icer sita su capacida d de almacenado Ct en paralelo con la
capacidad C2 de la lnea de datos. Si Vt es la tensin a travs de Cl la tensin de lectur a V viene dada por
la Ec. (9- 1) co n V2 = Oo V = C\IfeC ] + C2). Puesto que hay muchas clulas conectadas a la lnea de
columna.Cz > C I y V VI. La informacin almacenada que se deba retener de ber regenerarse des pus
de cada operacin de lectura hasta su valor inicial Vt. A fin de aument ar la relacin C I/C2 se empleula
tecnologa de puerta de polisilicio de dos capas y canal .
El condcnsadorC I tambin pierde tensin debido a las corrientes de fuga por lo q ue hab r que disponer
de un circuito adicional para regenerar peridicamente la infonnacin almacenada como se hizo en la Fig.
9- 14b. En cada lnea de datos hay un amplificador de rep osicin.
La clula de memoria dinmica de un transi stor descrita en el prrafo anterior constituye el ci rcuito
bsico ms usado en RAM de gran capacidad (de 64 kb a 1Mb).

Organizacin del chip RAM dinmico

Los chips DRAM clsicos de 16 a 64 kb tienen una disposicin similar a la Fig. 9-16. La memoria est
dividida en dos partes iguales y los circu itos perifricos se coloca n a lo largo de los bordes de cada pa rte.
Los circuitos de soporte de la memoria comprenden los cod ificadores de columna . separadores y los
amplificadores de direccionado y de reposicin. registradores de entrada y de salida y circuitos de co ntrol
y de temporizacin. Los RAM dinmicos generalmente se encuentran en la industria en enca psulados DIP
norma lizados de 16 patillas.' Para un DRAM de 64 kb tal co mo el 4 164 de Mostck o cl TMS 4 164 de
Texas Instrumerus (estos de patillas com patibles) las ocho lneas de direcc ionado de filas y las ocho de
columna se multiplican en ocho conexio nes de patillas. Esto se logra aadiendo dos sea les de reloj

Media formacin
de la ~:~ moria
, /

1'-

Circuitos
perifricos

Media formacin
de la memoria

FIKu ra 916. Disposicin tpica de chip de una RAMdinmica de 64 kb (DRAM).

358

Microelectrnica moderna

generadas exteriormente llamadas de fijacin de filas ( RA~de fijacin de columnas (CAS). En la

prctica se aplican los complementos a estas seales RAS y CAS a las patillas fijand o los dire ccionados
de filas y columnas en el chip. Ademas de las ocho lneas de direccin, 7 de las 8 patillas restantes se usan
para las dos seales de fijaci n, las de habilitaci6n de escritura (WE) , las lneas de entrada y de salida de
datos. toma de tierra y alimenta ci6n a 5V. La ltima patilla no se conecta.
Los DRAM de gran capacidad. como el TMS 4256 de 256 kb x 1 bit. de la Texas Instruments emplea
chips organizados como en la Fig. 9-17. Esta disposicin se aprecia fcilmente en la microfotografa de
la Fig. 9-18. La memoria est dividida en cuatro partes de 64 kb. cada una de las cuales est organi zada
como se indica en la Fig. 9-16. Las 9 lneas para el direccionado de filas y las 9 para el de co lumnas
necesarias para seleccionar uno de entre 262.144 bit se fijan en el chip por medio de los direc cionados
RAS y CASoLas 16 conexiones de patillas son: las nueve lneas de direccionado. las dos de datos , dos de
fijacin , la seal de habilitacin de escritura (WE ), tierra , y alimenta cin a 5V. Las seales de control y
de temporizacin son compatibles con TIL.
Se puede modificar la organizacin bsica de la Fig. 9- 17 de forma que sus 256 kb de capacidad pued an
almacenar 64 K informaciones de 4 bit (64K x 4). La Fig 9-19 muestra uno de tales chips (el TMS4464
de la Texas Instruments) que est disponible en un encapsulado DIP de 18 patillas. Las cuatro lneas de
datos se emplean tanto para entrada como para salida. Para proporcionar este multple x se aade una seal
de hab ilitacin de salida (O) a la parte del sistema de control y temporizacin. As, las 18 conexiones de
patillas se emplean en las_ocho lneas de direcci6n, cuatro lnea s de dato s, cuatro seales de control y
tiempo (RAS. CASoWE, G), toma de tierra, y alimentacin a 5V .

RA S

-y

CAS

..f

Tem porizaci6n y gobiem

Med ia "'~
fol1lllCn
de 64 K

I
Oecodi
ficador
de mas

256 amI,
de Sl'nti o

Direccionado
do filas

Media
fonn aci6n
de 64 K

~
~

,...

Ir

Media

"""""',
de 64 K

256 a mI,
de sonli o
Oooodi
hoador
de rila.

Media

Decodif icado r de rol umnas

,
Direccionado
de col umna.

,
"

Media
formacin
de 64 K

""

OeoOOihcado r
de ma.

2% a mI,
de senti o
Med ia
forma cin
de 64 K

~egislrador

entrada ~
de da los

r~~itn

Media
fonnacin
de 64 K

1:::
1:=:

Separadores
entrad a/ ... lida
y Sl'lector
de 1. 4

f...

Registrado
de n lida

'1--0 DO"'

256 amI,
d e semi o
Decodifeador
de filal

Medie.

formacin
de 64 K

Figura 9-17 , Disposicin y orgamzacin del chip de un DRAM de 256K x l bit (lal c omo el TMS 4256 de Texas lnstrum ents lnc.).

Sistemas integrados a muy gran escala

359

figura ' 18. Microfotog rarra del DRAM TM 5 4256 de 256 kb, (C onn a dl' Tu as l nstrn nll' nfs t ......)
RAS

( "AS

I
I

rr-r-

Ir
",+1++1+--1
A . -++t+''---~
-- , Dd~i r~C<'ionad
("lu rnna'l) 1.,+ 1+'-- - -1

...+I-l-- - -1
,-+'- - -- 1
"~ , ..- --~ L_ _ _'

Mtdi,
fo"""cin
d~() Jo;

Decodi"

fic.do r

d ~ I; I ..

256 urnp

256 arnp

,k .. nrido

M.rn r;do
Med ia
fOlllllld n
d~MK

,..,.,

D=>di
d~

filu

F1guu 9 19.Organiuci6'l de un DRAM de 256 kb en una memo ria de 64k )( 4 bil (la TMS 4464 ).

Tambin se encapsulan mltiplos de RAM dinmica de 64 kb en md ulos conteniendo varios chips

de forma que se pueden almacenar 64 K informaciones de varios bit. La Texas lnstruments encapsula
varios chips 4164 para informaciones de 8 y 9 bit. (TMS4 164FM8 YTM S 4164EL9 respecti vamente).
Tambin existen disponibles mdulos DRAM mayores, basados en el chip TMS 4256 de 256 kb, que

360

Microelectrnica moderna

proporcionan memorias de 256K x 4 bit, 256K x 8 bit Y256K x 9 bit. Adems se encapsulan en un solo
mdulo cuatro chips TMS 4256 como el DRAM de 1M x I bit (TM S 4256 FCI ).
Las RAM dinmicas descritas tienen cielos de lectura o esc ritura del orden de los 250 ns con tiem pos
de reposicin de menos de 4 ns. Son corrientes las potencias de trabajo de 300 mW y las de re poso de
unos 12,5 mW.

9-6. CLULAS RAM BIPOLARES

La principal aplicacin del RAM bipolar es en sistemas que requieran las ms altas velocidades de
funcionamiento (como en los sistemas ECL). Frecuentemen te requieren dos pasos decodificadores.
Consideremos una memoria de I kb x 1, organizado en disposicin de 32 x 32. El decod ificador de fila
selecciona una de las 32 filas, y los 32 bit (la palabra) sale y se sita en un regis trador. Se emplea un
segundo cdigo de 5 bit para acceder al registrador y seleccionar el bit deseado. Anlogamente. el dat o se
almacena escribiendo simultneamente toda la inform acin. Un circuito de memoria BJT comn como el
de la Fig. 9-20 se denomina clula de emisor acoplado porque las lneas de datos D y Do estn conectadas
a los emisores de los dos transistores Ql YQ2. S i bien ambos Q I y Q2 tienen dos emisores cada uno , estos
BJT operan en su modo normal y no invertido como en las puertas TIL. Las combinaciones de
transistor-resistencia Q I-R l y Q2-R2 son los inversores acoplados cruzados que forma n la clula. Tal
como se ve en la Fig. 9-20 se emplean dos lneas de direcc ionado de filas, X y x* con diferen tes niveles
de tensin. Los niveles de tensin tpicos de X* son V(O) = 1,3V y V(l) = 4,3V, y los de X son VeO) = O,3V
y V( 1) = 2V. Obsrvese que los niveles de tensin de X* sirven como alimentacin del colector Ver Los
valores de reposo de X y de X* son sus valores V(O). Por reposo se entie nde los intervalos de tiempo en
que la clula no es accesible para lectura o escritura. Las lneas de dato s Do y Dt se co nectan al suministro
de 1,5 V(norma lmente), a travs de R4 y R3respectivamente. Al no circ ular corriente por estas resistencias
du rante el reposo, el valor de reposo de D o y D I es de 1,5 V. Este reducido valor de la tensin de repo so
contribuye a disminuir la disipacin de potencia en la clula de mem ori a. Las tensiones en Do y D I difieren
de 1,5 V slo durante los intervalos de lectura o escritura como se ver a continuacin.
El funcionamiento de la clula se basa en el empleo de los transistores de emisores mlti ples a manera
de interruptores de corriente. Los niveles de tensin se el igen de forma que Q l y Q2 no conduzcan nunca
simultneamente. As,Q l se emplea para leer (o escribir) Ull 1y Q2 para leer (o escribir) unO. La operacin
de leer o escribir se-gobierna conmutando la corriente en el BJT que conduce desde la lnea de fila (X) a
la lnea de.datos adec uada (Do o D t).
Lneasde fila
X ' -~-----r--

Eu

"-I-- - ---J-- - 1-0,

Linea de bit I
Figura 9-20. Clulade memoria acoplada enemisor.

1.5'1'

J"

Linea de bit O

Sislemas nlegrados a muy gran escala

361

Para escribir un 1, X YX* se sitan en V(l) y D I =V(O). De esta fonna el emisor El de Q1 est con
polarizacin directa y circula corriente por QI. La tensi6n Ve l = VBl decrece y siendo Do = 1,5 V Y X =
V(l) ambas uniones de emisor de Q2 tienen polarizaci6n inversa y por tanto est cortado. Cuando las
tensiones vuelven a su nivelde reposoX = V(O ) y Do = DI = 1,5V, QI sigue conduciendo ya que xr tiene
polarizaci6n directa. La corriente de base para Q1 la recibe en cuanla suficiente a travs de Rz. Si bien el
emisor EX2 de Q2est bajo,X* = V(O) hace que Ve! = VBZ decrezca desde su valor cuando X* = V(I) y el
menorvalorde VB2 eliminavirtualmente cualquiercorriente de base en Q2. Por tanto es razonable admitir
que Q2 est cortado. Se almacena un I en la clula porque Ql conduce y existe un paso de corriente en
la lnea X (a travs de EXI).
Con 01 =V(l ) la lectura del 1 almacenado se consigue haciendo X y X* =V(l). Esta tensin polariza
inversamente los emisores EXI y EX2. Puesto que X* = V(I) hace circular suficiente corriente de base a
travs de Rz para polarizar en directo la uni6n El , Ql sigue conduciendo. El camino de la corriente se
conmutaa la lfnea D y retoma a tierra por RJ y la alimentacin de 1,5 V. La tensin en DI crece a causa
de la cada de tensi6nen R3 y direccionandoesta mayor tensin se indica la presencia de un l.
Para escribir Uf) O, X = V(I) y Do = V(O) . Las condiciones ex.istentes en El y Ea son inversas de las
encontradas para escribir un l . El funcionamiento del circuito es el mismo salvo que el que conduce es
Q2 con el paso de corrientea travsde EX2 duranteel reposo. El Oalmacenado se puede leer de la memoria
haciendo X y X* = V(I) mantenindose Do y DI a 1,5V. Por analoga, el Oes direccionado por el aumento
de la cada de tensi6nen R4 debida a la conmutacin de la corriente hacia la lnea Do.
El circuitode laFig 9-21es unasegundaclula de memoria BJT generalmente usada cuando el proceso
bipolarempleado permite construir los diodos Schotrky SOl y 5D2. Este circuito es una clula acoplada
por diodo ya que las lneas de datos estn conectadas a Q1 y Q2 a travs de los diodos Schottky. Las
tensiones de reposonormalespara las lneas de fila y de dato son de 2,5 y 1,5 V respectivamente. Durante
los intervalos de escritura la tensin es de 2,5 V. La lectura de un bit almacenado est dirigida por la
disminuci6n de las tensionesen las lneas de datos. El funcionamiento de la clula de memoria es similar
al del circuito de emisor acoplado de la Fig. 9-20. La conduccin en QI y Q2 determina si se almacena
un 1 o un O y conmutando la corriente en el BJT conductor de una lnea de fila a, o desde, una lnea de
datos, se puede leer un Oo un 1 de la memoria.

3.5

R,
SDl

SDI

02

01
Lleadcfl1a

x-+-------+----__+_
R,

R,

D,

Uneade bit I

Figura '21. C~lula de memoria bipolaracopladapor diodo.

I.SV

D,
Lnea de bit O

362

Microelectr nica moderna

97.

DISPOSITIVOS ACOPLADOS EN CARGA (CCD)

Un MOSFET diseado con un canal extraord inariamente largo y con muchos ("" 1000) electrodos
(puertas) estrechamente espaciadas entre fuente y drenaje puede funcionar como memoria en serie o como
registrador de desplazamiento . Cada electrodo de puerta forma co n el sustrato un conde nsador MOS (Sec.
5-9) que puede almacenar carga. Por ejemp lo, si se aplica una lgica I a la fuente, una carga ser
almacena da por el condensador ms prximo a la fuente, supuesto que se apliq ue una ten sin adecuada a
la primera puerta El . Si se elimina de El esta ten sin y al mismo tiempo se ap lica a E2 aquella carga se
desplazar a E2. Repitiendo este proceso la carga se transfie re de conde nsador en condensador, por lo que
a esta configuracin se le denomina dispositivo acoplado en carga (CCD).
Con estos disposi tivos se pueden construir registradores de desplazamiento y memorias en serie de
gran densidad. Ten iendo las memorias en serie un uso ms limitado que las RAM, los CCD no se emp lean
mucho como elementos de memoria en sistemas digitales. Sin embargo, se encue ntran en el procesado de
imgenes y en sistemas de procesado de sea les en los que su gran densidad en serie puede ser una
condicin valiosa. Como el procesado de imge nes y de sea les digitales abarca una zona importante del
control moderno (especial mente en robtica) y de la tecnologa de las comunicaciones, en esta seccin y
en la sigu iente haremos una breve introduccin a las estructrua s CCD .

Funcionamiento bsico del CC D

Para compren der mejor el funcionamiento de l dispositivo descri to en el prrafo anterior consideremos
un sustrato de tipo p recubierto de una fina capa de x ido sobre la que se ha depos itado una serie de
electrodos metlicos muy estrechamen te espaciados, de los cua les se representan cinco en la Fig. 9-22.
Para facilitar la explicacin supongamos que la tensin umbral es cero y que no hay electro nes presentes.
Consideremos la situacin (Fig. 9-22)cuando la tensin en la puerta 3 es + Vy lodos los dems electrodos
estn a tierra. Esta tensin positiva repele los huecos del sustrato debajo de E3 que se desp lazan hacia
abajo sepa rndose del Si02. En consecuencia quedan expuestos iones negat ivos inmviles formndose
una regin de deplexin debajo de E3. Las lneas de l campo elctrico se extie nden desde el electro do
cargado positivamente, y a travs del dielctrico hasta la regin de deplex in y a las cargas inmv iles
negativas. El perfil de potencial (la variacin de tensin en funcin de la distancia paralelame nte a la
superficie del xido) es el representado en la Fig. 9-22 , que a su vez representa tambin la barrera de
energ a potencial (edepslto) de los electro nes, que son los portadores minoritarios. Si en la regin debajo
de E3 se introduce un grupo de electrones, estas carga s se puede n mover libremente en el depsi to, pero
no cruzar su pared de energa potencial (Sec. 1-2). En airas palabras, mientras exista la tensin +V las
cargas negativas no pueden escapar quedando retenidas debajo de E3 cerca de la superficie de l cana l.

r-

,
I

.siCiotipo 11

Depsito de
energfa potencial -eFigura 922. La ms simpleearucturade un CCDde cenaln {sustratop). El edeposrode energfa potencial se rorma debajo de la
puerta3 si este electrodoest con tensi6n positiva y todos los dems a la tensin del sustrato (lierra).

Sistemas integrados a mllY gran escala

363

Consideremos ahora cmo la carga almacenada se desplaza de izquierda a derecha bajo el canal.
desplazndose los bit binarios a lo largo de este registrador de desplazamiento. Veamos la estructura de
la Pg. 9-23(1 consistente en 10 placas. estando unidos entre s cada tres electrodos. Si en el momento (=
(1 las tensiones son <1>1 = + V, q,2 = q,J = O. entonces tal como indica la Fig. 9-23h se fonnarn depsitos
de energa potencial, como en la Fig. 9-22. debajo de los electrodos 1.4,7 YID. Los signos menos indican
esquemticamente que la carga se almacena cerca de la superficie debajo de E l . E1 YEIO pero no debajo
de E4 10 que indica que se ha entrado la informacin digital 1011 en el CCD. En el instante 1 = 121a tensin
q,z pasa a + V pero <1>1y <1>1mantienen su va lor ant erior. El perfi l de potenci al queda alterado como
en la Fig. 9-23c. La carga almacenada queda ahora compartida entre dos eleclrodos adyacentes debido a
la difusin de los electrones del dep sito original al nuevo que se ha formado.
Poco despus de haberse establecido la situacin de la Fig. 9-23c. l<1>d empieza a menguar, y en el
momento ( = (J. <1>1 + V/2 mientras que q,2 y <1>J no varan. El perfil de potencia en n es el de la fig 9-23d.
El campo elctrico deformado por las diferencias de tensin entre <1>1 y <1>2 desplaza los electrones al
depsito ms profundo. Finalmente, cuando f = 14 Y<1>1 = O. <1>2 = + V. y <1>J = O, el perfil de potencial ser
el de la Fig. 9-23e. Como resultado de estos cambios secuenciales de tensin la disposicin inicialde carga
almacenada ( 10 11) se ha desplazado un electrodo hacia la derecha como se ve claramente comparando
las Fig. 9-23b Y9-23e.
La secuencia descrita representa una transferencia de un electrodo al siguiente del registrador de
desplazamiento CCD. Ya que se necesitan tres tensiones se necesitarn tambin relojes de tres fases. Las
ondas <1>1. $ 2 Y$ J necesarias para concordar con los perfiles de la Fig. 923 vienen dadas en la Fig. 9-24,

::~
I:

:i

S U5lralO de silicio tipo P

CEe

,;,,\-

fa )

t Potencia l

t" , 1
4> 1 " +V
4>1 " O

4 " O

D __---Jn_--Ju_-_---JD
W

(b)

I " f1

4>1 '" " V

4>1 .. .. J'

4 " O

4> 1 '"

(,

+2:

1> '" -+- V

,,)

(d )

4> '" O
1 "" 4

</ll '" O
</ll " +1'
</l " O

r---,'"

lo

r ,.)

Figura 923. Tra nsferencia de carga en un CCO (o) . Cada tres electrodo s alte rnados estn a la misma tensin. aplic ndcs eles las
tensiones trifsicas 01 ' 0 2 Y0 J (Fig. 924). (/J a e) Variaciones del perfil de tensin du rante el intervalo de un despla zamiento. La
energla potencial para carga negativa es proporcional a la tensin , y por tanto estas curvas representan tambin los depsitos de
'Ilergfa potencia l de los elecnones.

364

Microelectrnica moderna

en la que tambin se indican los tiempos 11. tz. t3 Yt4 de la figura anterior. Obsrvese que en ti de la Fig.
9-24,<1)1 + V,<ta2 Oy l1 o como en la Fig. 9-23; en 12, ~1 + V. <Il2 + Vy <1)3 Oen ambas figu ras,
etc . La primera transferencia tiene lugar entre II y t4, la segunda entre ts y re, la tercera entre t7 y rs. la
cuarta entre t9 y 110. Evidentementeen cada ciclo de entrada de periodo Ttienen lugar tres desplazamientos.
Durante el intervalo entre desplazamientos (por ejemplo entre 14 y 15) la tensin del reloj se mantiene
constante y el perfil de potencial inalterado.

Electrodos por bit

En la fg 9-23b se ve claro que si se sita un bit lgico debajo de un electrodo. no se podr almacenar
informacin alguna bajo los dos electrodos siguientes, o dicho de otra forma . una clula de almacenado
consta de tres electrodos, almacenndose en ella un bit. En este CCD el nmero de electrodos por bit es
tres (EIB = 3). La informacin se lee a la salida, es decir el electrodo lO, en el que en el instante t = I~
existe un l. Segn la Fig. 9-23 se requieren tres desplazamientos antes de que el siguiente bit (el 1
almacenado bajo el electrodo 7) pueda ser detectado. Despus de tres transferencias el O bajo la puerta 4
aparecer en la salida. Puesto que durante el periodo T se producen tres desplazamientos, la informacin
deber ser lerda (o escrita) a razn de una por ciclo de la onda de entrada.
En el razonamiento anterior se ha supuesto para simplificar que la tensi n umbral Vr es despreciable.
En realidad, todos los niveles sealados Oen la Fig. 9-23 Y9-24 deben estar a una tensin por encima de
Vr para que el campo elctrico penetre en el canal y forme la regin de deplexi6n.

meenlo

"

mlenlo

11

" o - 1/
" o '\

m,en o

~'"

1/

FIgura9.24.Ondas de excitacin trifsica para el CCO de la Fig. 9-23a . El perfil de potencial de la Fig. 9-23b corresponde al instante
/1 de esta figura: la Fig. 9-23c corresponde a ' 2' ele .

Frecuencias mxima y mnima de funcionamiento

No es posible el funcionamiento de un CCD en rgimen permanente (en continua). Los portadores
generados trmicamente quedan retenidos en los depsitos de energa potencial vacos y e n su momento
cambia el estado lgico de Oa 1. Este fenmeno fija un lmite inferior a la frecuencia del reloj (10kHz a

1MHz).
La clula CCD no requiere ninguna potencia en reposo ya que slo disipa potencia al cargar las
capacidades efectivas de la clula. En consecuencia, el lmite superior de la frecuencia del reloj (de l a 30
MHz) se determina por la mxima disipacin de potencia posible. Adems un aumento de frecuencia

Sistemas integrados a muy gran escala

365

reduceel rendimiento de la transferencia de una clula a la siguiente. Port anto. la frecuencia mxima debe
limitarse al punto en que las prdidas en la transferencia se hacen inaceptables.

98. ESTRUCTURAS CCD

Un CCO no puede formarse a base de componentes discretos ya que se necesita un canal continuo y
nico para establecer el acoplamiento entre las regiones de deple xi n. Las puertas (Fig. 9-23) deben distar
muy poco entre s (elum) para proporcionar este acoplamiento, y esta separacin tan pequea es difcil
de realizar prcticamente. Para eludir las dificultades de fabricacin se han desarrollado algunas estmcturas alternativas conpuertas de polisilicioy metlicas. Unade tales estructurasde electrodosde polisiticio
est representadoen la Fig. 9-25 para un CCOde tres fases de canal n, Esta estructura de electrodos planos
emplea puertas solapadas de distintos perfiles. Muchos de estos CCO se fabrican dispuestos en fil as
paralelas entre s para cubrir la superficie del chip. Con una separacin mnima entre filas (de 2 a 3 11m)
estaclulade tres electrodosocupa una pequea partede la superficie delchip para cada bit. Las estructuras
de electrodos planos (Fig. 9-23 y 9-25) necesitan relojes de tres fases para transferir cargas longitudinalmente en una sola direccin. Laconstruccin de electrodos no planos permite emplear relojes de dos fases
que slo necesitan dos electrodos por bit como veremos seguidamente.
~I

~,

~)

~I

TresfaseS d~
lreIOj
'
SiO~
Nitruro
de
silicio

-........~~:@~~~~:i@~~
~

Polisilicio

Figura 9-25. Estructura de los elec trodos para un ccn trifsico de canal 1/. Los electrodos son de polisillcic-n, lenicndo cada uno
un perfil distinto.

CCD de dos fases

La puerta metlica de la Fig. 9-260 puede emplear un temporizado en dos fases. La mitad derecha de
cada electrodoest sobreuna capa de xido ms fina que la parte izquierda. con laque las lneas de fuerza
penetran ms en el sustrato en el lado izquierdo del metal. Por tanto, la regin de deplexin y el perfil de
la energa potencial tienen la misma forma escalonada que los electrodos de dos niveles. Uniendo entre
s electrodos alternos tendremos un sistema de dos fases cuyas ondas del reloj <1>1 y <l>z son las de la Fig.
9-27.
Supongamosnuevamente que la tensin umbrales cero. El perfildeenerga potencial estrepresentado
en la Fig. 9-26 para los tiempos n , ' 2,/3 y (4 de la Fig. 9-27. En el instante 1 "" 11, <1>1 = OY<1>2 "" V, de forma
que no hay barreradebajo de E 1Ylaescalonada bajo Ezes la de la Fig. 926b. Supongamos que se almacena
una lgica I bajo E! y E4 Yque indicamos los portadores minoritarios con el signo menos. Es conveniente
colocar estos signos mell os prximos al fondo del depsito an cuando en realidad los electrones se
almacenan prximos a la superficie en la posicin longitudinal de mnima energa potencial.
Cuando 1 = n. <1>1 =<1> 2 =V(2 y el perfil es igual bajo cualquiera de los electrodos como en la fig 9-26c.
Las flechas en esta grfica quieren indicar que a medida que el tiempo crece de 11a 12 y a (3 la tensin
crece bajo los electrodos impares y disminuye bajo los pares. Por tanto, en el instante 1 =13 se obtiene el
perfil escalonado de la Fia. 9-26d. Los electrones almacenados bajo el lado derecho de E2 y E4 se ven

366

Microelectr6nica moderna

O'i::=L~

grueso

Sustrato de silicio tipoP

lO'

Oxidofino I

(b,

0' -_ _ .--

t .. I I

fl l ..

. l " "2 V

.----_----,.---_

1' 1

( ,. '
. 1 ..

fl z "

tV

Id)
p

: :'; FJ LJ LJ
o

1'1

Figura 926 . Transferencia de cerge en un CCDde dos fases. (a ) Estructura de los electrodos. (b ) a (e) Perfiles de energfa potencial
corresponderues a los tiempos indicados en la Fig. 92 7.

forzados hacia la menor energa potencial quedando retenidos bajo E3 y Es respectivamente. Finalmente,
cuandot =t4 en que cI:t1= V y cI:t2 = Ose tiene el perfil de la Fig. 9-26e. En el intervalo t4- tI la infonnacin
se desplaza un electrodo a la derecha. Entre t5 y 16 se produce un segundo desplazamiento. De acuerdo
con los razonamientos de la anterior seccin, hay dos electrodos por bit (E/B = 2). As pues, la clula de
registrador de desplazamiento tienedos electrodos. y se debe leer (o escribir) la informacin slo una vez
por periodo del reloj en el intervalo tH 4 o H- t6 llamado intervalo de entrada-salida (/ /0).
1,

D<~pl ....

m,enlo

" ,o
"

_m'en~

110-..

-'

r--1I0-

,;

' ."
tI

I J '6

f )

1i'12ura 927. Ondas de las dos fases del reloi del ceo de la Fi2. 9-26.

( 1 lB

Sistemas integradosa muy gran escala

367

La Fig. 9*28a corresponde a una excelente disposicin de la estructura de los electrodos en un CCD
de dos fases. El electrodo de polisilicio El est perfilado como su equivalente metlico de la Fig. 9*26a
con msespesorde xidoen la izquierda. Los iones de tipo p implantados bajo el lado izquierdode E2en
el sustrato tipo p compensan la tensin bajoeste electrodo. Cuandose aplica a E2 una tensinpositiva los
huecos son repelidos abandonando la alta concentracin de cargas negativas. En consecuencialas lneas
de fuerza del lado izquierdo de E2 terminan en estos iones negativosy no penetran mucho en el sustrato.
por tanto, el perfilde energapotencial est mucho ms prximo a la superficie en el lado izquierdo que
en el derechode E2 como se pretende.
Las ondas cfll y <1>2 de la Fig. 9-27 esencialmente son ondas cuadradas simtricas que teniendo unos
tiempos de subida y bajada no nulos forman un solape de dos fases. Resumiendo, tambin pueden
emplearse losimpulsos positivos nosolapadosdelreloj paradesplazarla carga almacenadabajounapuerta
hasta la siguiente (Prob. 9*18). Esta disposicin puede adaptarse al funcionamiento de una sola fase
haciendo cfll una tensinconstante, empleando un corto impulsopositivo <1>2 y ajustandoapropiadamente
sus respectivas amplitudes (Prob. 9-20).
Tambin se construyen CCOde cuatrofasesen los que la disposicinde puerta de polisiliciocombina
la estructura de puerta planar de la fig 9-25 con la no planar de la Fig. 9-28. Durante un ciclo del reloj
tienen lugardos desplazamientos de datos, necesitndose cuatro electrodos por bit.
Dos rases dc reloj 11 I

"

"

"

Polisilicion

Oxidode silicio

Figura 928. Estructuradcelcctrodossolapados dc unCCD dc dos fascs.

Estructuras de eutrada y de salida

En la Fig. 9-29a se ha aadidouna fuentede difusinS y una puerta G en el extremo de entrada de un
registrador CCO. El depsitode potencial debajo del primer electrodo El acta como drenaje. de forma
que S. G, y El forman un MOSFET. En S y en G se aplican tensiones con lo que la corriente fluye hasta
tanto el depsitoquede cargadoa la tensinde S.
La salidase deducedel drenajede difusinD aadidoal extremo de salida del registrador como en la
Fig. 9-29 que detecta la corriente de salida. La deteccin de la tensin y de la carga se consigue
construyendo en el mismochip un amplificador de salida o aadiendo uno exterior.

Organizacin de una memoria CCD

Los dispositivos de memoria acoplados en carga tienen tiempos de acceso ms lentos que el RAM
debido a su funcionamiento en serie. Sin embargo, el CCD constituye un excelente medio para reponer
memorias para un terminal CRT y es un sustituto econmico para memorias de registradores de '
desplazamiento pequeos.
En una memoria CCO la 'informacin debe desplazarse hacia la salida antes de poder ser leda. El
tiempo de accesode cada bit en el caso ms desfavorable se denomina tiempo latente. Para un nmero
dadode bitpor chipeste tiempo latente dependede la organizacindel chip. Seguidamentedescribiremos
dos organizaciones, comnmenteutilizadas, llamadas serpentina y de acceso aleatorio LARAM.

368

Mtcroelectr nica moderna

La serpentina es la ms fcilde fabricar de las dos memorias CCO. y est representada en la Fig. 9~30.
Es una organizacin sncrona en la que la informacin se va desplazando de clula a clula a manera de
una larga serpiente (de donde le viene el nombre) en un registrador de desplazamiento recirculante.
S

"

"E,

Suslratop

" "

Salida

N 1

Suslralop

"

Dep&ito
Figura 9-29. Estructuras para: (a ) inyectar.y (b) detectarcargas en un CCO de canal n.
Relojes
Entrada de dato
\fbil rcu

M bit eC D

____

-.J~ Amplificador
I . ...

de regeneracin

M bitCCD

Amplificador de regeneracin

~I
------'------'I1 _......
~I
l1li"""'"

S. lid. d, Id" .

,l!bil cm

Figura 9-30.Organizacinen serpentinao srncrona de una memoria CCO. El reloj multifasese aplica simultneamente a todas las
seccionesdel CCD (entre los amplificadores de regeneracin).

El LARAM se disea para tiempos de acceso cortos y consiste en un cierto nmero de memorias
recirculantes cortas funcionando en paralelo, que comparten las lneas de entrada y de salida. Se emplea
un decodificadorpara excitar aleatoriamente los registradores loque le dael nombre de memoriadeacceso
aleatorio a esta organizacin. El 2464 de lntel es un CCO de 64 kb dispuesto como 256 registradores
independientes de 256 bit cada uno (Fig. 9-31). Un decodificador de 8 a 256 lneas puede seleccionar
aleatoriamente cualquier registrador. Las operaciones 110 se llevan a cabo en forma similar a las de un
RAM de 256 bit.

9-9. LGICA DE INYECCIN INTEGRADA

La l gica de inyecci n integrada. o ms simplemente PL, desarrollada simullneamente en 1972 por
los ingenieros de la Phillips Research en Holanda y por Laboratorios IBM en Alemania Occidental es una
tecnorogfa de integracin a muy gran escala que combina la elevada densidad de componentes del MOS
con la mayor velocidad de los BlT. Los avances de la tecnologa MOS. tales como la reduccin de
dimensiones al mnimo, han mermado el empleo del FL. Sin embargo, se pueden adquirir en el mercado

Sistemas integrados a muy gran escala

369

RAM, microprocesadores, y convertidores A/D y OlA en PL. Adems, prosiguen invest igaciones y el
desarrollo de esta tecnologa si bien a un nivel inferior. comparado con el de la dcada de su introd uccin.
Por ello hemos incluido esta seccin a fin de introduci r los princi pios bsicos de la operacin FL.

Fusionado de elementos
En la fabricacin de bipolares puede aumentarse la densidad de componentes eliminando las resistencias que ocupan superficie y reduciendo notablemente (o suprimiendo) las islas aislada s que separan
dispositivos. Una de tales tcnicas. que se enc uentra tamb in en los BJT de em isores mltip les empleados
en las puertas TIL y en las clulas de almacenamiento de emisor acoplado consiste en fusiona r
componentes. Es decir, que cuando una regin serrconducrora es parte de dos o ms componentes. se
dice que este dispositivo es combinado. Este proceso economiza mucha superficie del chip.

_.1$Il.Ad.dlp.to.

Am pl.
Rc" . reci r~ull nle
Amp!.
e re~en . CCD de 2S6 bit, n.- I e re"en

Anlpl.
Reg. rc~"ulon le
Ampl.
e resen . ceD de 256 bit. n.O2 rlc regen

I
I

I
I

I
I

Adap.
n ene. daeOI

Salida de dall10

Ent rada de datll5

Habilitaci n cscritura

I
I

A mpL
~ rttima"IIl"~ [ A mpl. _
de rettm.CC'D.re 2S6 btt, n.- 2S6dc re.p .-

,,""' d.,

En..
d i.eccionado

'---'

cmporiuodo"

1--

ElIlrada CE

1-- Entrada es

-.-1-1-'

'----.------'

Enl radu de l reloj;

n lalra 1. >

Figu ra 93 1. MemoriaCCO2464de lr nel, de 65536bit(64 kb)organizada como 256 registradoresdedesplazamientorecirculerues

de 256 bit cada uno. Losregistradores pueden direccionarse aleatoriar ueme. El reloj de cuatrofases se obtiene de un chipaparte(el
5244 de Intel) (COl"/fs (a de tmet Cmpol"clli ol/ ).

,.

rr-

Entradas procedentesde
elapas anteriores
I

"

r-~-~----+-- A

las bases
de las etapas
siguienles

Flllur. 9-J1. lnversores BIT en paralelo.

370

Microelectrnica moderna

En la tecno loga bipo lar norma l (Sec. 5-3) si no se emplean is las aislada s. los cole ctores de todos los

BJT estarn en una capa epilaxial tipo 11 nica y por tant o a la misma tensi n. En la puerta DCTL NOR
bipo lar (Fig. 9-32) son los emisores de todos los transistores los que estn a igua l tensin (a tierra). Estos
emisores pueden mantenerse a tensin cons tante s i los transmi sores de m ltiple em isor se fab rican y o peran
en el modo inverso . O sea, cada regin de emi sor 11+ pasa a ser un colector y la regin de colector normal
pasa a ser la de emisor comn para el di spositivo fusionado. Esta tcni ca se emplea para formar los tres
colectores y los emi sores a tierra de la Fig. 9-32 como se ve en la Fig. 9-330. El sustrato 11 + se usa para
mejorar la ganan cia de corr iente del BJT invertido.
Inyeclnr

e,

e,

e,

l"

Exterior
al chip

R,
Vee

Inyector de corriente

'"

Figura9-33. (11) Seccin transversal de un transistor de colector mltiple. Obsrvese que las regiones n+ que forman un transistor
de emisor mltiple se emplean a manera de colectores. (h ) Configuracin del circuito indicando el inyector de corriente pI/p.

Inyeccin de corriente
Se puede conseg uir una nueva economa de la superficie del c hip eliminando de ste Re (Fig. 9-32).
Sustituyendo Re por una fuente de corriente de resistencia de salida (te ric ame nte infinit a) de valor mucho
ms alto de lo que se puede fabricar para ~ 0 se aumenta la ganancia de los inversores de la puerta NOR.
Como se indica en la Seco6-5 una ganancia alta supone una mej ora en e l fun cionamient o de la puerta. La
fuente de corriente o inyeccin de corriente se forma emp lea ndo el transstor pnp co n base a tierr a sea lado
Q en la Fig. 9-33b. Obsrve se que la resistencia Rx es exterior al chip . El valor de la corriente.
evid entemente es
(921

La corriente de colector o}o de Q es tambin la corrien te de base de l tran sistor mult ico lector. La
implantacin de una regin p adicional en la capa ep itaxial forma e l lransisto r pnp lateral Q para e l

Sistemas integrados a muy gran escala

37 1

inyector. El co lectorde Q es tamb in la base del BJT m ulricolecrorcon lo que estas regiones queda n unida s
como se ve en la Fig. 9-330 .
Hay que resaltar que todas las corrientes de inyector provienende Vce a trav s de la nica resistencia
R ext erior al chip. Normalmente un chip se con struye con lneas de difusin larga s llamadas vas. cada
una de las c uales suministra corrie nte de base a todos los transistore s npn adyacentes a ella. La Fig. 9-34
muestra la vista superior de una posible dispos icin de un chip lgico de inyeccin. Un rectngu lo
cuya base (la e ntrada del transistor) se indica con un peq ueo
som breado representa un transistor
crculo, y cuyos colectores (las salidas inver soras) se presentan con un pequeo cuadrado. Tod as las
regiones p estn sombreadas y todas las n se han dejado en blanco. Hemos eleg ido arbitra riamente el
nmero de colectores en cada transistor multicolector. La posicin de los colec tores y de los contactos de
la base de cada puerta Pl. se determin a de forma que se simplifiquen las intercone xiones entre puert as
para c umplir la lgica deseada. El inversor inferior izquierdo de la Fig. 9-34 corresponde a la dispos icin
de electrodos de la Fig. 9-33. El emi sor de cada transistor vert ical es la regin " a tierra (no so mbreada).
La organ izacin de la Fig. 9-34 muestra nicamente ocho inversores. pero natu ralmente puede ex tenderse
vertical y horizo ntalmente en un sistema integrado a muy gran escala.

"P"

FIgu ra 1)34. Vista 5uperior de un c hip integr aoo con lgica de inyecc in (1IL). Cada cfrcu lo reprnenla una cooe:dll de entrad a
(base p ) de un lran5iMor vertical)' cada cuadrado una u lida tcotector n ).

Co n los antecedentes expuestos en el prrafo anterior podremos ahora describir el funcionamiento de

las puert as bsicas y de los RJ P-A.OP fabricados con tecnologa FL.

Inversor
El inversor QI de la fig 9-35 es t cargado por Q2. Ca da transistor es t polarizado por una corriente de
inyeccin li' Al nivel lgico bajo Vi '" O. Q I est e n cort e y la seal de e ntrada Vacta como un sumidero

Fhw ra.9-35. Inversor Ilt.: 0 1eSlj directam ente acoplado ~ la e tana slauienre 02.

372

Microelectrnica moderna

para Ij de forma que 18 !

=Oe In =O. Por tanto, 1 =I YQ2 est en conduccin, por lo que V =0,75V
81

OD

= V CEI. Por otra parte, si la entrada es alta V, '" 0,75 V, {a corriente de base 18 1 crece por sob re Ij y QI tiende

a saturarse . En consecuencia , Va :1 cae muy bajo ( '" OV). Ahora Q2 est en corte porque QI acta de
sum idero para I de Q2 con lo que In = 1. reduciendo 181 a cero. Evidentemente se ha producido una
inversin por Q{ ya que Vo = O,75V para V,= O, Y Vo =O para V, =0,75V . La variaci n lgica es de unos
0.75V dependiendo su valor exacto de la corriente de po larizacin Ii'
Obsrvese que en saturacin la corriente de co lector es l .y la de base vale aproximadamente lo mismo.
Por tanto para llegar a saturacin basta una gana ncia de corriente en emisor com n PF de tan s lo la unidad .
Un transistor trabajando en inverso tiene un valor de Il.. mucho menor que norma lmente ( '" lOO). No
obstante, se pueden conseguir fci lmente ganancias de corriente en em isor comn mayores que la unidad
(ent re 2 y lO) para el transistor.
Cuando un inversor pasa de uno a otro estado la tensin de las capacidades del transistor deben variar,
provocando un reta rdo Ipd en la propagacin. Las corrientes de carga (y de descarga) de estas capacidades
las suministra el inyector. Valores grandes de I j llevan valore s peq ueos de 'pd ' pero esto es a ex pensas de
disipar ms potencia.
Otra ventaja de la configuracin PL es que puede trabajar dentro de una amplia gama de velocidades
variando simplemen te la corriente total de inyeccin, al varia r la nica resistencia R)(. El campo de trabajo
va desde aproximadamente I nA al mA. Una vez se ha diseado y cons truido el chip se puede ajustar la
velocidad al valor deseado camb iando Rr

Puerta NAND
Es extremadamente sencillo obtener una puerta ANO en lgica de inyeccin. En la Fig. 9-36a, YI es
una variable lgica en la salida de un inversor 12L, e Y2 es otra variable en el colector de una segunda
puerta FL. Conectando entre s Y e Y2 tendremos Y = YIY2 en el nudo com n de esa figura. Si se aplica
Ya la entrada de un inversor, la salida ser la funcin NAND YIY2 como se aprecia en la figura.
Si A(B) es una variable lgica aplicada exteriormente , para tener A(B) en el colector de una puerta PL
se debern emplea r dos inversores en cascada como se indica por las lneas conti nuas de la Fig. 9-36b. De
esta forma se obtiene la funcin NAND AB .
;
A

--13-,

::r :

",i""+B
...., AO
----I

-o :
,-8- J

Y,

Y,

(, )

(b)

Fig Ufll 9 -36. (11) Puerta "'ANU utiliza ndo la ANO intercone ctada para lgicas internas varia bles [colector]. ( h) Puerta NANO pa ra vanables lgicas apl icadas externamente [co nexiones de trazo conttnuo). La parle a trazos de es te circu ito es u na puerta NOR. (Para
simplificar se han omitido los inyectores.)

Sistemas integrados a muy gran escala

373

Puerta NOR
En el Captulo 6 se comprob que todas las funciones lgicas combinativas pueden genera rse mediante
puertas NA ND exclusivamente. Segn la ley de Margan (Seo. 6-3), A + B ~ A B y por tanto se obtiene la
funcin NOR de la puerta AND interconectada con entradas A y B,lo que qu eda representado por las I'neas
de trazos de la Fig. 9-36h. Obsrvese que los dos transistores de entrada tienen cada uno de ellos dos
colectores mientras que los otros tres inversores tienen uno solo .

I jI

D,

D,~---i"'''
NI

~[

lB,

i!

N2

NI

i!

I
D,

,.,

~,

~(

ID,

1B

lbi

Figura ' 37. (a) Biestablede fijacin (clutade memoria de I bit). (b ) Diagramade conexiones (2Lpara esle A.IP-FLOP.

FLIpFLOP
Los circuitos secuenciales tales como los registradores y contadores vistos en el Cap. 8 se basan en
se forman fcilmente con puertas PL. La clula de almacenamiento de I bit o biestabl e de
la Fig. 8- lb se reproduce en la Fig. 9-370, mientras que el esquema de conexiones resultantes de las reglas
anteriores se representa en la Fig. 9-37b.
A partir de los circuitos PL bsicos de las Fig. 9-35 a 9-37 se pueden construir RAM estt icos, memo rias
en serie (como las descritas anteriormente en este captulo), y una varie dad de circuitos secuenciales y
combinatorios.
FLIP-R.OPS que

910. MICROPROCESADORES Y MICROCOMPUTADORES

Un microprocesador es un sistema de un solo chip conteniendo circuitos aritmticos, lgicos y de
gobierno de un sistema de procesado de dato s de uso general y de clculo. Mucho s micropro cesadores
modernos contienen tambin una reducida memoria o tienen inco rporado un circuito de reloj en el mismo
chip. Esta combinacin de circuitos (sub-sistema ) constituye la unidad central de pro cesad o (CPU ) del
sistema. La organizacin interna clsica de un microprocesa dor represe ntada en la Fg. 9-38 muestra los
principales subsistemas incorporado s.
Los procesadores adquiribles en el mercado pueden tener capacidades de inform acin de 4, 8, 16 y 32
bit. Para construir microprocesadores se emplean lada s las tecnolog as tratada s en este libro . La tecnologa
dominante es la MOS con puerta de polisilicio de 2 um, tanto en NMOS como PMOS.
Para funcionamiento a gran velocidad se emplea una tecnologa bipola r tal como la familia TTL ALS.
La rmcrofotograffa de la Fig 9-39 es la del procesador CMOS de 32 bit con referencia MC68020 de
Motorola. Este chip mide aproxim adament e 9,5 x 8,9 mm, y contie ne ms de 200.000 transistores.

374

Microeieclronica moderna
Registrador de estado

PROM

Acumu lador

RAM

- -

I
ALU

Regi'lradur de in.. rua:ione.

Co ne xione s internas

Adapl. datos

Co ntad or
de pmgramll

Temporizad o
y co nlm l

I I

Adapl. din:Ccin !

Datos

Co nt ro l

Direccionado

A la memoria 'J entr ./ul. (110)

Figu... 938. Organizacin "lema c" sita de un microprocesador.

- .
FIEura 939. MicrofolOi.rarra del microprocesador Me68020 (Cor lts(a de MOIorola l il e.)

Sistemas integrados a muy gran escala

375

La organizacin funcional mostrada en la Fig. 9-3 9 indica que en el chip van inco rporadas ciert o
nmero de secc iones (ROM, PLA. cumplimentacin de dala s, ele) que son circuitos individuales
integrados a muy gran escala. Esta tcn ica de integraci n de varios subsistemas en un chip nico es la ms
empleada para disear una integracin a muy gran escala .

1I.0M

b---~

Control
memoria

Microprocesador
OUI

r-~

RAM

Almacenaje
lemporalde dates

FlgufI 9-40. MicrocomputadorobIenidoaftadiendo a un microprocesador memoria.dispositivos de enlradaJsalida, y un reloj.

Microcomputadores
Para poder cumplir con todas las tareas asignadas a un computador es necesario aadir a la unidad
central CPU una memoria adicional. circuito s de gobierno y adaptadore s perifrico s para los dispositivos
de entrada-salida (1/0 ). La fig 9-40 representa un diagrama de bloques de tal sistema. En com putado res
especficos. es decir. los diseados para cumplir tareas concretas, como es el caso de los sistemas de
inyeccin electr nica de carburante, se emplea un ROM no vol til para almacenarel programa y las lab ias.
Si el programa no est completamente definido se emplean PROM. EPROM YEEPROM. El almacen amiento temporal reside en los chips RAM. y en caso de gran volumen de memori as se emplean discos
magnticos (rgidos o flexibles). Los dispositivos de entrada -salida (110) co mprenden teclados. tubos de
rayos catdicos . e impresoras. Los sistemas de comunicaciones o de control basados en los mcro procesadores emp lean frecuentemente transductores y convertidores de altema/continua y de conti nua/alterna
que transforman cantidades ffsicas en seales digitales y viceversa.
Otros sub-sistemas de control y de procesado se disean para actuar conjuntame nte con el CPU (no
representado en la fig 9-40) comprendiendo coprocesadores y chips de manipu laci6n de memorias. Los
coprocesadores tales como el MC6888l de Mororola, diseado para trabajar con el MC6820 amplan la
capacidad de clculo del CPU. El acceso d irecto a la memoria lo facilit a la man ipulaci n de la misma . lo
que permite la transmisin eficaz de informa ci n a (o desde ) el RAM desde (o a) los discos magn ticos.
El nmero de chips auxiliares circundando el procesado r puede llegar a ser de unos 100,estando montados
lodos los chips sobre circuitos impresos (PC) de tamao no mayor que esta pgina. El nmero de
transistores equivalente en este montaje frecuentemente supera el milln.

Microcomputador de un chip
La integracin con el CPU de los circuitos de control, temporizaci6n , memoria ROM y RAM. acceso
l/O y perifricos forman un microcomputador en un chip nico. El MC6&IIC 11 , cuya microfotografa es

376

Microetectronca moderna

la de la Fig. 9-4 J. es uno de tales chips. Co ntiene m s de 100.0 00 trans istores en un vo lumen de
6.5 x 7 A mm y comprende un Cl'Ll.temporizacin. l/O. mem oria (RA M . RO M . EE PROM) Yco nve rtido r
altern a/cont inua. La Fig. 9-4 1 muest ra tam bi n el espac io re lativo necesario par a los tre s tipos de memoria .
Empez ando por e l fondo del chip. la primera franja con tie ne 5 12 bit del EEP RO M. Lo s 8 192 del RO M
formanla seg unda franja. y la tercera la forman los 25 6 de l RAM. El m icrocomputa dor de un chip puede
aume ntarse mediante otros ch ips. tanto para am pliar la ca pac idad de me moria co mo pa ra es tablece r la
relaci n con una var iedad de l/O y de ele men tos de co municac in.

-. -

--

'" =:-

.....

I!

.'

--- - -- --_.. .

. 1. :. ., :

: l'

.
.,..

. ,

.....

,.'"

11., "': . -

Figura 9-41.Microfotograa del MC68HCII , microcomputadoren unsolo chip (Corte.da de MIJ/oro/alllc. )

Aplicaciones
Un est udio detallado de las ap licaciones de los microprocesadores so brepasa ra los objet ivos de es te
libro. C iertamente, much os departamen tos de inge niera e lc trica y de co mputad ores ofrecen (y a veces
so licitan) c ursos de d ise o dig ital. arquitectura de co mputado res. y diseo basado e n lo s mic rop rocesadores. en los que se trata de sus aplicacion es . La siguiente lista abarca e l campo e n e l q ue se aplica n
microp rocesadores.
En el procesado de sea les d igitales interv ienen los mic ro pro ce sadores. Lo s procesado re s pro gram ables en un solo chip. como e l TM S320 10 de Texa s lnstrumen ts. so n ca pace s de eje c utar las func io nes en
tiemp o rea l del an lisisespec tral. filtr ado d igita l. co mprens in hablada. fo r ma de dato s y sfr ucss mu sica l.
Estas variadas ap licaciones ya sealan que e l microprocesador se ha con verti do e n e l principal
componente en los sistemas electrnicos. S u naturale za program a ble le da flex ibi lidad suficiente para

Sistemas integrados a muy gra n escala

377

preparar diversas funcio nes con los m ismos elementos . En rea lidad su campo de aplicaciones no tiene
ms lmite que la imaginacin de q uienes los usan .

Consum idores electrnicos

Calculadoras
Relojes digitales
Juegos de video
Instrumentos de control
Sistemas de entretenimiento dom stico
Sistemas de seguridad domstica
Gestin de la energa domstica.
Come rcio e Industria
Cont rol de mquinas y procesos
Control de trfico
Navegacin
Sistema de aterrizaje automt ico
Inyeccin electrnica de carb urante
Control de emisores (polucin)
Comunicacin de datos.

Inst rumentaci n
Equipos de auto-ca librado
Equipos de gob ierno de radiaciones
Sistemas de anlisis de laboratorio
Registradores de datos
Aparatos para diagnsticos
Instrument os mdi cos
Sistemas de seg uridad y deteccin de ince ndios.
Oficinas y negocios
Te rm inales de las redes de calc uladoras
Equipos aut omticos de bancos
Terminales en puntos de ven ta
Te rm inales de las reservas
Term inales de contro l de almacenes e inventario
Mquin as copi adoras.

REFERENCIAS
1

Hodges, D.A. (ed.): "Se miconductor Memories",IEEE Press, Nueva York, 1972.

Elmasry, M.l. (ed.): "D igital MOS Integrated Circuits", IEEE Press, Nueva York, 198 1.

Hodges, D.A.: Microelectronic Memories, Scemific American , vol. 237, n 3, pp. 130-145, Septiembre, 1977.

IEEE Jonmot ofSald-Sune C rcuts. edicin espec ial anual sobre lgica de los semicond uctores y mernc na ,
Octubre 1970 hasta el presente.

Dgest of Technica Papa s, Intemational Solid-State Circuits Con ference, anuario de 1954 hasta el prese nte.

Hodges, D.A., y H.G. Jackson: "Analysis and Des ign of Dghal Inregrared Circuits" , McGraw-Hill Book
Company , Nueva York, 1983.

Mead, c., y L. Conway : " Introduction to VLSI Systems", Addison-Wes ley Publishing Company, Read ing,
Mass., 1980.

l. E. Smith (ed.): " Integrated Injection Logic''. IEEE rress, Nueva York. 1980.

IEEE Transocuons Etectron Devces , vol. ED-23 ,

transferencia, Febrero, 1976.

n~

2. Ed icin especial sobre d ispositi vos de carga y

TEMAS DE REPASO
91.
92
93,

Dibujar el circuito de un inversor MOS dinmico de una sola fase.

Explicar su funcionamiento.
Ctense tres cualidades importantes de un MOSFET en un inversor dinmico.
Explquese qu se entiende por inversor de relacin.
(a)
(b)

378
94 .

95.

96.
97.
98.
9-9.

910.
91 1.

9 12.
913
9-14.

915.
916.
917.

918.
919.
920 .
921.
9-22.

923.
924.
925.
9-26.

927.
928.
929.
930.
931.

932.
9.33.

Mtcroetear nica moderna

Dibujar el circuito de una etapa de un registrador de desplazamiento NMOS dinmico de relacin. de
dos fases.
(b) Dibujar las ondas del reloj.
(e) Explqueseel funcionamiento del circuito.
(a) Dibujar e'l diagrama de bloques de un registrador de desplazamiento recirculanre.
(b) Explquesesu funcionamiento incluyendo la forma de escribir y de leer no destructivamente.
Explquese cmo obtener una memoria en serie capaz de almacenar 512 informaciones de 8 bit cada una.
(a) Esbozarel circuito de un inversor MOS de no relacin.
Explicarsu funcionamiento si: (b) V, '" OY(e) si Vi = VDO'
Repetir el tema 9-5 para una etapa de registrador de desplazamiento de no relacin.
(a) Dibujar una etapa de un registrador CMOS dinmico.
(b) Explicar brevemente su funcionamiento.
(a) Dibujarel circuito de una puerta AOI de lgica domino.
(b) Cmo se puedeconvertiren una puerta ANO- OR?
(a) ,Cul es la principal ventaja de la lgica CMOS domino?
(b) Explquese.
Esbozar las ondas de un reloj de dos fases con solape y sin l.
(a) Citar cuatro ventajas de las memorias de acceso aleatorio semiconductoras sobre las de ncleo.
(h) Qu ventajas tiene [a memoria de ncleo sobre la RAM?
(a) Dibjese el diagrama de bloquesde una memoria de lectura-escritura de 1 bit.
(b) Explicar su funcionamiento.
Explicar la seleccin lineal en una memoria de acceso aleatorio (RAM).
Repetir el tema 9-1 5 para un direccionado bidimensional.
(a) Dibjense en forma de diagrama de bloques los elementos bsicos de un RAM con direccionado
bidimensional empleado para almacenarcuatro informaciones de I bit.
(b) Cmo se amplfaeste sistema para informaciones de 3 bit?
(c) Cmose ampla este sistema para 2S informaciones de 3 bit cada una?
Cmo se ampla [a memoria de un RAM de 1024 x I hasta uno de 4096 x I?
Explicar cmo se ampla un RAMde 1024 x 1 hasta uno de 1024 x 16.
(a) Esbozar el circuito de una clula RAM esttica de 6 MOSFET.
(b) Explicar brevemente su funcionamienlo.
Cuntos transistores se evitan al pasar de una clula esttica RAM de 6-MOSFET a una dinmica de
4-MOSFETen un RAMde 64 kb? Explquese.
(a) Dibujar una clula dinmica RAM de 4-MOSFET.
(b) Por qu se necesita un circuito adicional para renovar los datos almacenados en la clula?
(a) Mostrar cmo se sita la clula de 4-MOSFET del tema 9-22 en un RAM.
(b) Qu dispositivosestn relacionadoscon una columna dada?
(e) Explicar la funcin que desempea cada MOSFET.
Dibujar unaclula de memoria dinmica de I-MOSFET y explicar brevemente su funcionamiento.
Mostrar la organizacinde un DRAMde 64 kb.
Cuntos transistores se evitan al pasar de una clula de 4-MOS a una clula dinmica de I MOSFET en un
DRAM de 256 kb?
(a) Esbozarel diagrama del circuitode una clula RAM de emisor acoplado.
(b) Explicarsu funcionamiento.
Por qu la clula RAM bipolar normalmente necesita dos pasos de decodificacin?
Ctense cinco caractersticas importantes del RAM.
(a) Explicar cmo se forma un depsito de energa potencial bajo un electrodo de un CCO.
(b) Si el sustrato es de tipo p son los electrones o los huecos los que quedan capturados en el depsito?
Consideremos un CCD con electrodos planos y excitacin de tres fases:
(a) Cuntosdesplazamientos de carga ocurren en un ciclo?
(b) Qu se entiende por electrodos por bit?
(e) Cul es el valor de E/B en este CCO?
Ques lo que determina: (a) la frecuencia mfnima de funcionamiento de un CCD. y (b) la frecuencia mxima.
(a) Esbozar esquemticamente la forma de los-electrodos en una memoria de dos fases acoplada en carga.
(a)

Sistemas integrados a muy gran escala

Dibujar las-ondas de excitacin.

Cuntos desplazamientos de cargas hay en un ciclo?
Explicar cmo se introduce la informacin en el registrador para la memor ia CCD de! tema anterior.
Describir la organizacin en serpentina de una memoria CCD.
Repetir el tema anterior para la organizaci n LARAM .
Dar cinco razones de porqu en la integracin a pequea escala el MOSFET domin a sobre el BlT.
Definir e! fusionado de elementos.
(a ) Explicar por qu en DCTL no se necesita resistenc ia de colector y por qu puede sustituirse por una
fuente de corriente.
(b) Indicar tal inyector de corriente.
(e) Qu elementos del inyector son exteriores al Chip?
(o) Dibujar la seccin transversal de un inversor I1L. incluida la fuente de corriente.
(b) Mostrar e! mode!o de circuito de una unidad I1L.
Explicar el funcionamiento de un inversor IlL.
(o) A YB son accesibles en los co lectores de dos inversores I 2L.
Mostrar c mo se obtiene la funcin NAND AB .
(b) Repetir el apartado anterior si A y B SI< aplican exteriormente.
Mostrar c mo se consigue la funcin NOR A + B co n n,
Mostrar el esquema de conexiones de un biestable con
Qu funciones se necesitan en un chip microprocesador?
En qu difiere un microcomput ador de un microprocesador?
(b )
(e)

934.
935.
936.
937.
938.
939.

940.
941.
942.

943
944.
945.
946.

379

n,

TERCERA PARTE

Circuitos y sistemas
amplificadores

La electrnica modernase apoya en la disponibilidad de dispositivos fiables para la amplificacin

de seales. Sin ellos se puede decir que casi todos los sistemas de comunicaciones, control,
instrumentacin y clcu lo seran impracticables. En las Seco3-1 y 4-1 se demostr que la fuente
gobernadaes un elementoamplificador. Adems en esos mismos captulos vimos que tanto el BIT
como el FET se comportan como fuentes gobernadas cuando se polarizan apropiadamente. En esta
partedeltextoexaminaremoscmo seutilizan transistoresen etapas amplificadoras y a su vez cmo
se interconectan tales etapas en sistemas de amplificacin. Cuando se dan caractersticas de fuen te

gobernadalos transistores responden linealmente. En consecuencia el anlisis de circuitos amplificadores conduce por s mismo a emplear modelos incrementales de pequea seal (Sec. 3-10 Y
4-14).

Los dos primeros captulos de esta parte tratan del comportamiento de las configuraciones bsicas
del amplificadorde transistores. En el captulo 10nos referiremosespecialmente al funcionamiento
del circuito a baja frecue ncia y al proceso de polarizacin. La respuesta en frecuencia y las
limitaciones en el comportamiento de estos circuitos bsicos ser tratado en el captulo 11. El
importantsimo tema de las realimentaciones y su empleo en el gobierno del comportamiento del
circuito ser el objetodel captulo 12mientrasque la estabilidad y la respuesta en frecuencia lo ser
del 13. El objetivo del Cap. 14, en el que se describe detalladamente el amplificador operacional.
(el circuito integradoanalgico predominanteIC) es doble: (1) este sistema amplificador en un chip
es un componente esencial en circuitos de procesado de seales y de adquisicin de datos; esto
servir de introduccin a la cuarta parte, y (2) se resallan las tcnicas de diseo de amplificadores
y el materialde los cuatrocaptulosanteriores se integra por el estudio del amplificadoroperaoionef.

Etapas amplificadoras
bsicas a baja
frecuencia

En los captulos 3 y 4 se describieron el funcionamiento fsico. las caractersticas volt-amperio y el

comportamiento como elementos del circuito de los transistores bipolares de efecto campo (FET). Ahora
utilizaremos estos conocimientos para analizar el comportamiento de las etapas amplificadoras bsicas
BJTyFET.
En la Seco 33 se demostr que un BIT acta como fuente gobernada cuando est polarizado en la
regin directa activa. Anlogamente, un FET funciona como fuente gobernada cuando est polarizado en
la regin de saturacin (Sec. 4-2). En las Seco 3-9 y 4-13 se vio que se pueden usar los transistores como
amplificadores cuando estn adecuadamente polarizados. Los transistores se polarizan en su regin
adecuadamediante la aplicacinextemade tensiones ycorrientes continuas. Esdecir, estafuente constante
(en el tiempo) establece un punto de trabajo. Las seales de entrada variables (por ejemplo, la corriente
de base y la tensin puerta-fuente) se superponen a los valores de reposo para dar una seal de salida
variable con el tiempo (corriente de colector, tensin de drenaje, etc). Lo que se pretende amplificar es la
seal variable de entrada; la excitacin constante ya establece la polarizacin apropiada. En los Cap. 3 y
4 vimos que para determinarlos niveles de reposo se empleaban mtodos grficos y modelos en continua.
Adems, el circuito equivalente de pequea seal constitua una representacin adecuada del transistor
que nos permita obtener la seal de salida gobernada por la de entrada variable. El empleo del modelo
de pequea seal se basa en el comportamiento aproximadamente lineal del BJT en su regin activa y del
FET polarizado a saturacin.
Idealmente, la seal de salida de un amplificador debera reproducir fielmente, a nivel ms alto de
energa, la onda de entrada. Como sea que los dispositivos reales adolecen de limitaciones propias, los
circuitos de que forman parte no pueden responder como ideales. El campo de amplitudes de entrada que
pueden ser procesadas eficazmente (llamado campo dinmico) es restringido. Una consecuencia de esta
limitacin es la distorsin, que es el grado en que la salida no se identifica con la entrada (Fig IO-2b). No
siendo los transistores unas fuentes gobernadas ideales, como resulta evidente de su circuito equivalente,
existirn restricciones tanto en la amplificacin o ganancia alcanzable como en el campo de frecuencias
con las que se puede conseguir la amplificacin. Los valores de parmetros usados en el circuito
equivalente y el campo dinmico dependen ambos de los niveles de reposo. A su vez, el comportamiento
dinmico es un factor para la seleccin del punto de trabajo. Adems la localizacin del punto de trabajo
debe controlarse porque las caractersticas del dispositivo varan por las tolerancias de fabricacin y por
los cambios ambientales como es la temperatura.
El prrafo anterior subraya varios aspectos de los amplificadores de transistores de los que tratamos
en este capftulo. La seccin inicial est enfocada hacia los mtodos para conseguir un punto de trabajo
estable tanto en los circuitos integrados como en los formados de componentes discretos. Sigue un estudio
detalladode las configuracionesdel amplificador BJT bsico y de las etapas FET anlogas. Eneste captulo
nicamente trataremos delfuncionamientoa baja frecuenciaen elque se puedendespreciar las capacidades
internas del dispositivo. Los efectos de estas capacidades se investigarn en el Cap. 11.

384

Microelectrnica moderna

Muy frecuentemente se disponen varias etapas en cascada para am plificar la se al de una fuent e. tal
como la cabeza de un loca-discos, hasta un nive l adecuado para la actu acin de otro transd uctor como
sera un altavoz. En co nsecue ncia , co nsidera remos e l comporta m iento a baja frec uenc ia de los amplifica dores en cascada. Tamb in haremos una introduccin a l amplificador operacional. q ue es un circuito
integrado muy empleado en siste mas amplificadores e n cas cada.
Ya que en un trans istor amplificador existe n tensione s y co rrie ntes tanto co ntinuas co mo variables e ro
el tiem po, en la seccin inicial de este capftu lo se expondr n las notaciones empleada s para di sti nguir los
diversos componentes.

10-1. ONDAS PARA UNA ENT RADA SENOIDAL

Co nsideremos la etapa en emisor comn represent ada en la Fig . lO- la, e n la que las fuentes lee y V('c
proveen la polarizaci n, siendo la corriente de fuente ih(t) la seal a amp lificar . En la Fig. 1Olb se
re presentan ds series de ca ractersticas de colector; la de trazo cont inuo para ~F = 50 y la de trazo
discontinuo para ~F = 125, todo ello para eltransistor de la Fig. lO-l a . Los dos puntos de trabajo, Q l para
~F = 50 YQ2para ~F = 125 estn sea lados sobre la recta de carga correspondiendo a V ee = IOV y Re = Ika.
Estud iemos primeramente la situacin para ~F = 50. En la Fig . 10- lo se ha trazado la caracterstica de
transferencia'aprox imada de l circuito de la Fig. l- !e . I'~ = "e en fu ncin de iq tal como se indic en la
~ r n la porcin lineal de la caracte rstica entre corte y saturac in. Para una
Seco 3 8. Obsrvese que
seal ib(/) = 1"", sen 001 = 'l2 1b se n oot = 20 se n OO( ~A. la co r ri e n te i ns tan t nea de bas e ie = I BB
+ ib varfa senoid almente alrededor de QI y 40 S.in S. 80 ~A (entre los puntosA y B de la caracterstica de
transferencia). Como se ve en la Fig. 10-20. e l BJT se ma ntiene en la regin activa di recta d uran te todo
el recorrido alrededor de Q l motivado por ihU). Por taruo.Ia o nda de sa lida resultante es la reproduccin
fiel de la seno ide de entrada co mo se indica por la curva de tra zo co ntinuo de la Fig. 10 2b.
Segn la ley de Kelvin aplicada a la Fig. lO- la. se tiene I'e i~ e + V ee O bien ie (Vee- \'eJlRe lo que
indica que i c contiene componentes constantes y variables en e l tiempo . Asimismo. toda co rriente o tensin
del BJT tiene una componente en continua y otr a variable en el tiempo. Cuando la operacin est confinada
en la porcin lineal de la caracte rstica de transfe rencia de la Fig. I 0-2a e l tran sistor se co nduce linealmen te.
Las ondas de la Fig. 10-3 representan las corrientes y tensiones de l BJT para una e ntrada senoda l y suponen

.l,

le . mA

' 00
80

+Vee (10 V )

" "ReCia de carga

160

Re

60

(Ikm

120

------~ ------1~

-----------~~~~~~

1~"'40IlA

8
(. )

10

(b )

Figura 10-1. (a ) Etapa elemental en em isor com n. (11) Caracre nstica de colecto r deltransistor e n ( a ). con trazo continuo para Pf
= 50 Yco nt razo d iscontin uo para PI = 125. Sobre la recta de ca rga es tn sealados los puntos de funcio namiento (lB = 60 IJA) para
ambos valores de P,.

Etapas amplificadoras bsicas a baja frecuencia

Corte 10

r - -v

!O

8.

6 ~:

\
\

Activa directa

Q,

385

,,-,

>-

I
I

a
Saturacin

,.
(6'

Figura 10-2. (a ) Caractersticade transferencia (vo en funcin de! ) del circuito de [a Fig. lO-la ( ~ '" 50). (b ) La onda de salida
(trazocontinuo)es unarplicade lasenoidede entrada(lb = 2Oj.lA),Con lb= BO[.l.A sedeforma taondaJe salida (trazodiscontinuo).

'e

/0

,
w

(o,

(6'

",

VOQ

--

= ".

---

(,'

(d ,

Figura 10-3. Ondas senoidalesde corriente y de tensin del transistor, (a) corriente de colector ic ' (b ) corriente de base ' u- (e)
tensindecolector ve- (d) tensin de base vB' (Nota: Cada cantidadconstade un trminoconstante encontinuayotrosenodalmenre
variable,enalterna).

un funcionamiento lineal. Cada onda de esa figura con tiene una senoi de nos distorsionada , superpuesta a
un nivel de reposo. Una consecuencia del funcionamiento lineal es que la componente en continua de la
respuesta hay que atribuirla nicamente a la exc itacin en con tinua y la compo nente variable s610 a la
seal de entrada .

Notaciones
A fin de evitar confusiones, el Instilute for Electrical and Elect ronic Engineers (IEEE) >> ha adoptado

386

Microelearontco moderna

una terminologa normalizada para los smbolos representativos de los componentes especficos de las
corrientes y tensiones. La Tabla 10- 1 comprende los signos corres pondientes al transistor bipolar y la
Tabla 102 los correspondientes al FET.
Los criterios seguidos son los siguientes:
1. Las minsculas i y v designan valores instant neos de corrientes y tensiones.
2. Las maysculas V e I significan valores eficaces (o de pico) de las componentes en alterna o valores
medios en continua de todas las cantidades.
3. Los sub-ndices en minscula se utilizan s lo con las componentes de tensin o co rriente variables
con el tiempo.
4. Los sub-ndices en mayscula se refieren a ca ntidades totales en continua.
5. Los dobles sub-ndices se refieren a valores de alimentacin.
6. Las corrientes se consideran positivas cuando entran en un terminal desde el circuito exterior.
7. Las tensiones se consideran positivas cuando se miden respecto al nudo de referencia (normalmente
tierra). Para las tensiones medidas entre un par de terminales (no la referencia) se emplea un subndice
adicional. As "es es la tensin instantnea entre colector y emisor
8. El subndice adicional Q se aade a las variables del circuito para indicar valores de reposo.
T abl a 101 Smbolos de tenslcnes y co rri entes para el tra nsistor bipo lar

Reposo
(esttico)

Alimentacin

Item
Tensin colector

Ve,

Vn ,

Corriente colectoir

le,

1"

Comp onente
variable

Tolal
(ce + ca)

Inst. Eficaz

lnst. Eficaz

V,

UC

V,

f,

ir"

1,

V.

Tensin base

V"

V"

";,
'.

Corriente base
Tensin emisor
Corriente emisor

f..

f"

;.

J.

<,
;,

Va -

Vn ,

V,

UL-

1 -

f o",

";,

V,
t,
V,

t.

t,

J.

Tabla 10-2 Smbolos de tension es y corrient es en el FET

Com ponente
variable
Item

Alimentacin

Reposo
(esttico)

lnst. Eficaz

Te nsin puerta

V"r.

V o",

'.

Corriente puerta

fe;e;

fr.",

1,

V,
t,
V,
t,

Tensin fuente
Corriente fuente

V"
1"

V"

<.

V.

'"

Tensin drenaje
Corriente drenaje

V""
1""

Total
(ce + ca)

V,~

",

1"

;,

"

lnst. Eficaz

'"

_i"

V"
f.

V r;

Ve;

i"

le;

"
t,

V,
1,

Etapas amplificadoras bsicas a bajafrecuencia

387

A manera de ejemplo de notaciones tomemos la tensin de colector. La cantidad total es la suma de

las componentes en continua y en alterna. lo que se puede escribir
Ve

=:

Ve

+ v,o

(10 1)

que segn la Fg. 10-3b se convierte en

II =:
C

VCQ +

V2vc sen OOf

(102)

Obsrvese que la componente en continua de la Fig. 10-3c es la tensin de reposo Vc ya que el valor
medio de la senoide durante un perodo es cero. Esto es a consecuencia del supuesto de~inealidad. Si la
seal instantnea se distorsiona como en la curva de trazos de la Pig. 1O.2b, el valor medio de "e no ser
VCQ debido al comportamiento no lineal del transistor.
Para mejor comprender las notaciones consideremos cmo han sido medidas las cantidades de las Ec.
(10-1) y ( 10-2). El valor instantneo vces lo que se observa en el osciloscopio cuando el mando selector
est en continua,. Si est en alterna, en la pantalla slo aparece v,.'
La Ec. (10- 1) puede escribirse

v=
, ve -Ve =I1"e
en donde se ve que ", es el cambio incremental de IIC ' Recurdese que los cambios incrementales son la
base para el desarrollo de los circuitos equivalentes de pequea seal. Estos modelos nos permiten
determinar analticamente los componentes variables en el tiempo de la respuesta en lugar de hacerlo
grficamente como en la Fig. 1O-2b. De hecho, con seales muy pequeas, la tcnica grfica obliga a
interpolar entre las caractersticas sealadas en la Fig. la-l a lo que da muy poca precisin.
En otras secciones de este captulo suponemos un funcionamiento de pequea seal (incremental)
utilizando los circuitos equivalentes desarrollados en la Seco3-10 para el BJT y en la Seco4-14 para el
FET. Con estos modelos es conveniente obtener las respuestas de las etapas del amplificador empleando
las tcnicas de anlisis de redes convencionales. Juntamente con el anlisis en continua de las prximas
secciones, pueden calcularse las tensiones y las corrientes totales.

10-2. PUNTO DE FUNCIONAMIENTO DEL BJT

El transistor bipolar funciona ms linealmente cuando se limita a trabajar en la regin directa activa.
El punto de trabajo debe elegirse de forma que el transistor se mantenga en todo momento en su regin
activa, para lo que se superpone una seal variable al nivel de reposo. La distorsin de la seal de salida
se produce si se ha elegido un punto de trabajo que sature, o corte (o ambas cosas) el BJT al aplicar una
seal. Ahora surge la cuestin de "como elegir el punto de funcionamiento. Enfocaremos la cuestin por
medio de la etapa en emisor comn de la Fig. la-l a cuyas caractersticas se ven dibujadas en la Fig. 10lb para J3F = 50 (trazo continuo) y ~F = 125 (trazo discontinuo).
La situacin para J3F = 50 ha sido vista en la seccin anterior, en donde ya observamos que con ib(t) =
20 sen rot IlA, se restringe el funcionameinto a la parte lineal de la caracterstica de transferencia
obtenindose una sealde salida no distorsionada l ' (curva en trazo continuo de la Fig. 10.2b).Sin embargo.
si aumentamos la amplitud de pico de ib(t) por encima de 60 !lA (por ejemplo a 80 !lA ) el transistor pasa
a corre durante el semicclo negativode ;/1). La CUlVa a trazos de la Fig. 1Q-2b representa la onda de salida
cortada (distorsionada) en esta situacin. Ya que la caracterstica de transferencia es aproximadamente
lineal para U.:5:;Il .:5: 180 j.1A. podemos eliminar esta distorsin cambiando QI de posicin para que

388

Microelectrnica moderna

corresponda a I BB = 90 !lA. Con este valor de I BB la seal hace que 10 :S; iB :s; 170 !lA Y nuevamente el
funcionamiento queda dentro de zona lineal de la caracterstica de transferencia .
La Fig. 10Aa es la caracterstica de transferencia del circuito de la Fig. 10-1 a para ~F = 125 Yest
basada en la caracterstica sealada a trazos de la Fig. lO-l b. La aplicacin de una seal i~(t ) = 20 sen
rotuA hace que el BIT se sature durante el semicclo positivo d('i~ produ ciendo la onda recortada de laFig.
10-4h. Mientras que una seal de 20 IlA de pico puede ser procesada linealente situando Q2ms alto sobre
la caracterstica de transferencia (reduciendo IIB) no se puede seleccionar ningn punto de funcionamiento
que d una salida sin distorsin si la amplitud de pico de t, es de 80 J1.A. Basndose en la caracters tica de
transferencia, la mxima seal senoidal que puede reproducirse sin distorsin tiene una amplitud de unos
39 )lA. En realidad, se debe empl ear un valor algo ms bajo, porque la caracters tica de tran sferencia
real no es lineal en las proximidades de corte y de saturacin. As, la magnitud de la seal determina el
lmite superior de la zona dinmica. El lmite inferior (seal mnima que se puede procesar) generalmente
lo determina el nivel de ruido del sistema.
u,,, V

u,,, V
10

10

Q,
2
B
~==_-:-

20

40

60

80

2.

lb,

1"
Figura 10-4. (u) Caracrertstc a de la transferencia del circuito de la Hg. lO-la para Ilf
seal de enlrada ;h (l) '" 20 sen (id]lA .

~_ w,

'"

125. (h) Onda de sa lida resultante de una

No se puede elegir arbitrariamente cualquier punto de trabajo sobre la regin activa, porqu e las distintas
condiciones de los transistores limitan la zona de funcionamiento til. Estas condiciones (Apndice B),
que no deben sobrepasarse son: disipacin mxima de colector P cem..)' tensin mxima de colector VCEC "'.. r
corriente de colector mxima Ic l .....] y mxima ten sin base-emisor VDEC .... , ]'

Estabilidad de polarizacin
En la secc in precedente se ha supuesto que se empl eaban dos transistores, uno de ellos con J3f = 50
Yel otro con J3 F = 125. Esto es clsico para los valores de ~f de los transistores que se encuentran en la
prcti ca . (v anse las especificaciones de los fabricantes en el Apndice I:S). Las varia ciones ce Pf
representan las varacioaes de fabricacin de una a otra unidad. Obsrvese sin embargo que esto no quiere
decir que las tcnicas de fabricacin sean deficientes. El proceso de fabricacin controla slo Uf [no
~f = a /O -uF )) , ya que U f ' est relacionado con la geometra y con los niveles de dopado empleados.
Para un transi stor con un recorrido de J3 f de 50 a 125 el correspondiente recorrido de U f es de 0.980 a
0 .992, variacin de poco ms del 1%. Con ~f ~ 100, controlar J3 F con una tolerancia del 1% supondra
una tolerancia de Uf de menos del 0.01%. (Es corriente expresar el recorrido de J3f de un BIT a las
temp eratura s extremas de funcionamiento.)

Etapas amp lificadoras bsicas a baja frecuencia

+ Vcc

389

A laca rga

+Vcc

1,

IClrr=

A la carga
R

lln

Q1

v al

Vm
-e-

,"

VOEI
-

,,'

Q'
~

1"

Fig ura 10-5. (a ) Circuito espej o de fuente de co rrie nte. (h) re prese ntaci n de (al con Q2 sus tituido por un d iodo equivale nte. (el
Su equivalente de Norton.

Considerem os ahora las ca ractersticas de la Fig. 10-1 b correspondiente a los valores mn imo y m ximo
de PF para un transistor dado, sobre e l campo de temperaturas de trabajo. Para el circuito de la Fig. ID-la,
el pun to de funci onami ent o puede es tar en cualq uier lugar entre Q y Q] (Fig. lO-lb) para 50 $; PF:o:;: 125.
Evidentemente, vista la forma de la onda de salida de la Pig . 1O-4b, es ta forma de polar izacin es
inadecuada. Para e l funcionamiento correcto del c ircuito se requ iere poder controla r la situaci n del punto
de funcionam iento, es decir, deben estabilizars e las condiciones de polarizacin. Para tal estabilizacin
debe restringirse el funci onamiento a una pequ ea zona de la recta de carga de ntro del alcance espec ificado
para PF de fonn a que la seal (por ejemplo I h = 20 sen (O t )lA ) qued e acom odada. El sentido de la frase
anterior es que hay 111/ COII/rol efectivo de la polar izacin cua ndo la corrient e de colector, y por tanto la
de emisor se mantiene prcticamente constante e independiente de las variaciones de Pr . En la Fig. 10-1h
vem os que mant eniend o la co rriente de col ector a 3 mA o ligeram ent e ms , se lim ita e l funci onam ien to
del BJT a la re gin activ a dire cta (Figs . 1O-2b y 1O-4b) tanto para Pr = 50 co mo para BF = 125.

10-3. POLARIZACIN DEL BJT PARA CIRCUITOS INTEGRADOS

La Fig. 10-50 representa la disposicin clsica de un circ uito de pola rizacin e mpleado e n circuitos
integrados. Este circuito, y sus similares se denominan f uellle de corrie nte o espejo y se di sean para
mantene r la co rriente 1(" , a un valor co nstante (es te circuito se vio e n el eje mplo 3-8) . Recurd ese que ya
encontramos este circu ito en la Sec o3- 11 em plendolo en una e tapa de amplificador difer encial (etapa de
emisor acoplado) de la Sec o3- 12 y luego nue vament e en relaci n co n las puertas ECL (Sec. 6-14). El
amplifi cador diferencial es uno de los principa les bloqu es co nst ructivos en los amplifi cadores integrados
y 10 trataremos det alladament e en la Sec o 10- 15. En la Fig. 10-50 com pro bamos que Q2 est co nectado
com o diodo tal co mo se apreci a e n la Fig. 10- 5b . El c ircuito de la Fig . J-Sr- es la re presentacin eq uivalente
de la fuente de co rriente . La resis tencia r es la de sa lida de la fuente y re fleja e l hecho de que las fuente s
prc ticas no son ideales.
"
La eficacia del c ircuito de la fuent e de co rriente es debida a las part icularidades de la tecnologa de
integraci n. En part icular, Q I y Q2 son transistores idnticos y R puede mante nerse ent re los lmites
impuestos por el fabricante.
Ya que ambo s transistor es son Idnticos. las co rrientes de colec tor In e lo pueden expresarse :
( 10-3)

390

Microe!eclr6nica modem..

En la Ec. (10-3)se ha prescindidodel efecto Early (Sec. 3-5) y de las componentesde corrientedebidas
a la polarizacin inversa de las uniones de colector. De la Ec. (10-3)de deduce
I el
In

""

e' V"'. I -

~",.~lIl'l

(10.4)

La ley de Kirchhoff para el lazo que contiene ambas unidades emisor-base de la Fig. 10-5a requiere
que
(10-51
yen consecuencia I r l "" Id [Ec. (10-4)], ya que Ilfl "" Pn "" P.. se deduce que l B] =I B2 =lB '
La corrientelR llamada ~ referencia se determina por la ley de Kirchhoff aplicada al lazoque contiene
Vcc' R y VOE' y despejando I R tendremos
(10-61
y por la ley de Kirchhoffaplicada al nudo
l e + 2l n - I N = O

(1 0-71

Recordando que I c =PF lB' sustituyendola Ec. 10-6 Ydespejando le de la 10-7 obtendremos
Vnt:

(10-8)

El resultadode la Ec. (10-8) indica que Ir "" IR es esencialmente constante dentro de un amplio campo
de valores de p.... Para P.. > 1, 1l,..l(IlF + 2) es prcticamente igual a la unidad y, a manera de ejemplo, l c
vara slo un 3% para 50 ::;; PF ::;; 200.
Obsrveseque si Il.. 1, I C2 '" IR aun cuando se desconecte Ql. Esta es la base del espejo; Vcey R
determinanel valorde l C2 (el objeto)y la conexinde Ql tal como se muestraen laFig. 1O5a constituyen
la imagen In =I C2'

Resistencia de salida
Para el funcionamiento eficaz del circuito se requiere que Ql opere en la regin activa directa. Este
hecho se manifiestaen la caracterstica tensin-corriente de la corriente de fuente l el en funcin de V CE1
de la Fig. 10-6. Con VCEl < 0,3 V, Ql est saturado y se comporta como una resistencia r CE(U,) (Sec. 3-6).
En la reginactiva directa (VeEI > 0,3 V),/CI se mantiene esencialmente constante. El ligero incremento
de I CI se atribuye al efecto Early. La pendiente de la caracterstica en esta regin es la inversa de la
resistenciade salida rode la fuente de corriente. Su valor es:
(10-9)
Obsrvese que si VA' la tensin Early, es infinita, la caracterstica volt-amperio es la curva de trazos
de la Fig. 10-6Yro tiende a infinito (un circuito abierto).
El funcionamie nto de la corriente espejo se basa en que l el =I C2' Una consecuencia adicional del
efecto Early es hacer que la relacin Ic /!C2 difiera de la unidad. Los valores de trabajo de V y V de
la Fig. IO-Sa puedendiferir sensiblemente. La conexindiodode Q2 haceque VCE".! = VB E =
mig~tras

oJe

Etapas amplificadoras bsicas a bofa frecuencia

39 1

Pendiente _..!.

'.

,,
,
,I

Activa directa

,1

-r Saturacin
v(;E("') '" 0.3 V
Figura JO6. Carace rrsuca ten s n-co rrente del circuito de fuente. La lnea de trazos horizontal es la caracte rstica de la fuente
para unatensin Early infinita.
que los valores tpicos de V ec1 pued en oscil ar e ntre 1 y 30 V. A medida qu e Vef:1aume nta, el e fec to Earty
hace que In cr ezca desde le co n un factor ( 1 + Vef:I /V) ' Como Vet:1 = 0 ,7 VA se ded uce q ue lu = le y
que l e/In > 1. Con valores g randes de VCEI ' Ie/ I el pued e apartarse hasta un 20% de la unid ad. Varios d e
los circuitos tratados m s adelante tienen re sistencias de salida may ores que las dadas por la Ec. ( 10~9) .
En consecuencia la tensin Ea rly e fectiva aumenta apreciablemente y hace qu e Ir/In se acerque a la
unidad .

Ejemplo 10-1
(a) En el circ uito de la Fig. 1O-5a determinar R de tal forma qu e l e =: I mA. Los parmetros del tran sistor
son V8E = 0,7 V, ~F = 100 y se admite una tensin Earl y infinita. La te nsin de alimentacin e s de 15 V.
(h ) Con la R obtenida en la parte (a ) determinar la variacin en porce ntaje de le para ~F = 200 .
(e) Re petir la parte (a) para l e = 50 !lA.

Solucin
(a) De la Ec. (10-8) tenemos
~ .,.,..:1",
00'---" . _15_ -_0_.7
100 + 2
R

de donde R = 14.0 kQ . E ntonce s

15 - 0.7
200
200 + 2
14.0
(b ) Ycam biando a porcentaje

=:

1.0099 - 1
x 100
1

=:

1.0099 mA

0.99%

(e) Nuevamente, empleando la Ec. ( 10 -8) tenemos :

100 . 15 - 0.7
5 _
~ 100 + 2
R

o.0

280 kn

Repetidores de corriente
La combinacin de d iodo y resisten cia de la Fig . 10-5 q ue es tablece la corriente de referen cia IRpuede

392

Microelectrnica moderna

emplearse para alime ntar ms de una carga. La Fig. 1O~7a representa uno de tales circuitos a veces llamados
repetidores de cor riente o fuente de corriente mltiple. Si todos los transistores son idnticos y desprecia ndo el efecto Ear ly, resultar que todas las com entes / o ' lo ".! eN so n tambin idnt icas y "" 11/' Se pueden
consegui r dist intos valores de I CI ' lo ".! CN escalonando las superficies de emisor de Q 1, Q2 ... QN. La relacin
entre las corrie ntes mxi ma y mnima de colector alcanzadas por este mtodo es aprox imadamente igual
a 10 deb ido a limitaciones en la fabricacin.
En la Fig. 1O-7a vemos que las bases de todos los BJT estn conectadas y todos los emi sores puestos
a tierra. Por tanto , muchas veces es conveniente fabricar los N transi sto res como un solo dispositivo
fusionado de colectores mltiples. El circuito de la Fig . 10~7b es el mismo de la Fig. 1O-7a pero
sustituyendo Q 1, Q2...QN por QM. En el transistor fusio nado , el escalonado de las superficies de colector
da lugar a disti ntas corrientes de colector.

10-4. FUENTE DE CORRIENTE WIDLAR

Los resulta dos del Ej. 10-1, partes (a) y (b), indica n que el circuito de la Fig. 1O-5a da una buena
estabilidad de polarizacin empleando elementos con valores que entran dentro de las posibilidades de
fabricacin. Sin embargo, ste no es el caso de l Ej . 10-1 parte (e) pues la fab ricaci n de R = 280 k.Q
es prcticamente imposible. Frecuentemente se usa la fuente de corriente Widlar de la Fig. 10-8 para
formar fue ntes de corrientes db iles. En el circu ito de la Fig. 10-8 se ha supuesto que ambos transistores
son idnticos. La accin de R E hace que V8E I y V 8 E2 difieran entre s.
,y",

,y",

"1

,"

I lc~

"xl

R
N
C
e }
2

QN

N Cciecrcres

C,

Q2

QM
~

"1

(b,

Figura 10 7. (a ) Repet idor de corriente. Si todo s los transistores son idnt icos , las co rrientes le l' In .. leN sern iguales. eh\ El
repetid or de corriente utilizando un trans istor de colector rnlriple para co nservar el rea del chip.

En es ta config uracin V8 EI es menor que Vm y por tanto Ict es inferior a 1('2 [Ec. ( 10- 4)]. La naturaleza
asimtrica del lazo base -em isor hace que el circuito acte ms como una <dente que como un espejo .
En efe cto, Q2, Vce y R establecen la corr iente de referencia 1// y el valor de REdeterm ina el grado en que
lo es menor que 1//.
La ecuacin de Kirchhoff para el lazo emisor-base de la Fig. 10-8 es

o
( 10- 10)

Como se indica en la Ec. ( 103) la corriente de colector de un transistor depende fuertemente de la

Etapas amplificadoras bsicas a baj a frecuencia

393

"oc

"
I C1

'n

(f

QI

Q2
V

V on

Ol 1

R,

Figura 108 . Pueraede corriente Widlar.

tensin base-emisor. En la Be. (10-3) se dan los valores de l eI e la para transistores npn idnticos,
viniendo dada su relacin en la Ec. ( 10-4). Esta ltima ec uacin se puede tambi n escribi r tomando
logaritmos naturales de ambos miembros.
V1It: 2
Igualando

( 10- 1\)

VlJ f : 1 = A VM: =

Voc de las Ec!'. (10 - 10) y (10 -11 ) tendremos

VI

R f: =

In I + -

i -,
I ) In t;

(1012)

#,

La corrient e de referenci a IR dada en la Ec. (10-6 ) com o expresin de Kirc hhoff para el lazo
comprendiendo Vcc' Q2 y R, es la misma en las Figs. 10-50 y 10-8.
Segn Kirchhoff

IR

In ( l

In
+ - [ ) +-

f3F

(10-13 )

f3,..

Como se desea que le. se a menor que lel" puede despreciars e el trmino lel Pr de la Ec . (10 -13 ).
Combinando las Ecs (10- 6) y ( 10-13) resu lta

- V

II E 2
ee
'-'-'--;;-''''

Vec - V8 t:2
R

(10-14)

para Pr 1.
El valor de Iel se deduce de la Ec. (10-14) Y pues to que I el es la corriente especifi cada, la resistenc ia
REse ca lcula por la Ec. (10-1 2). El Ej. 10-2 ilustra so bre e l diseo.

Ejemplo 10-2
Determinar REen el circuito de la Fig. 10-8 siendo Vcc = 15 V, R = 14,0 kl . V,n = 0.7 V, Pr = 100. Y
el valor deseado de Iel = 50 ~A . Emplese VT = 25 m V.

394

Microetectrontca moderna

Solucin
De la Ec. ( 10-14) tenemos
lIJO
100 +

15 - 0.7

l.OI mA

14.0

y empleando la Ec. ( 10- 12)

O.O:!5
In ~ := 1.49 kH
0.050 + 11.-,,) O. OS
Obsrvese que aun cuando en el circuito de la Fig. 10-8 se emp lean dos resistenc ias. la resistenc ia
total es de 14.0 + 1.49 := 15.49 k.O: . Todos los valore s est n de acuerdo con las posibilidades de
fabricacin. y la resistencia total es suficientemente pequea para no ocupar demasiada superficie del chip.
La resistencia de salida Ro de la fuente de corrie nte W idlar se ca lcula usando el circ uito equivalente
de pequea sea l de l B1T. En el Prob o 10-52 se ve que Ro "" r(J{ l + gJ?f)' Evidentemen te este valor es
varias veces mayor que la resistenc ia de salida ro de un espejo de corriente nico. O bsrvese que con R,;
= O. Ro = /'0: por tanto podemo s atribu ir el aumento de Ro a la presencia de RE' El empleo de R,; es una
forma de reali mentac in que, tal como se describe en la Seco 12-5 aumenta los nive les de resistencia en
el circuito. A veces es conveniente constru ir fuentes de corriente en las que Q I y Q2 teng an resistencias
de em isor como en la Fig . 10-9. Si R , YR,- son igua les tamb in lo ser n las corrientes en Q1 y Q2. Debido
a las resistencias de emisor. la resistencia de salida de esta fuente de corriente es mayor que " 0 ' El circu ito
de la Fig. 10-9 se usa tambi n para proveer distintas corrientes en Q l YQ2 sin necesidad de esca lonar
las reas de emisor. El emp leo de transistores idnticos hace que la relacin lePo. sea propo rcional a la
relacin RR , (Prob. 10-9).

Variacio nes de temperatura

Ta nto las fuentes de corrientes simp les como las Widlar puede n tener que trabajar entre tem peraturas
tan bajas como - 55C y tan alias como + 150C. Por tanto, hay que tomar en cons iderac in los efecto s
sobre la corrien te de la fuente de los cambios de Pf y VB debidos a la temperatura. Desp reciamos los
efectos de leo' la corrient e de saturac in inversa de co lec tor debido a su escassimo va lor (l eo "" IpA
a T = 3DD-e ).

Q2

R,

Figura 10-9. Pueruede corrien te co n una reslstenca de emso r en cada transistor. Si R 1 = R l el circuito acta como espejo : Con
R1 ;. R 2el cornportamientu es co mo el de la fuente Widlar de la Fig. 10-8.

Etapas amplificadoras bsicas a baja frecuencia

395

Los dos transistores de las Figs. 10-50 y 10-8 son idnticos de forma que sus respectivas ~F se sigu en,
es deci r, que las ~F de cada BJT varan de igual fonna. Como la corriente de fuente de cada uno de estos
circuitos es virtualmente indep endiente de ~F' las variaciones de sta con la tem peratura ge nera lmente
provocan cambios ms bien pequeos de la corriente . Sin emba rgo , es te no es necesariamente el caso si
consideramos el efecto de los cambios en VBE que decrece 2,2"mV cada grado de aum ento en la temperatura.
La corriente de referencia IRde las Figs. lO-50 y 10-7 de pende de la diferencia VCC,-VBI:' Frecuentemente Vcc VBE de form a que las variaciones de VBE cambian muy poco l /l' En genera l, si IR es el
cambio en IR motivado por un cambio VBI: en VBE, se puede demostrar (Prob. lO-lO) que /,/IR es
inversamente proporcional a (VC!VBE- 1). Evidentemen te. con pequeo s valores de Vec' la variacin
relativa I,/IR puede llegar a ser significativo.

lO-S. FUENTES DE CORRIENTE DE TRES TR ANSISTORES

La relacin entre las corrientes de fuente y de referenci a lell Rdifiere de la unidad en 2/~F' Co n los
valores tpicos de Pr una diferencia entre el I y e12% se puede despreciar. Adem s, los amplificadores
integrado s tambin emplea n transistores pnp laterales de ~r bajo (Sec. 5-3)a manera de fuentes de corrie nte
en los que la diferencia entre le e IRes de un pequeo tanto por ciento. Para aprox imar ms le a IRcomo
se desea en algunas aplicaciones se usan frecuentemente fuentes de corriente con tres transisto res. Dos de
los tipos ms corrientes son la f uente Wilson (Fig. 10-100 ) Y e fuente de corriente con ganancia (Hg.
10- IOb). Lo ms empleado es el uso de transistores idnticos en cada uno de los circuitos de la Fig. 10-10 .

, voc

'Voc

")

1'<1

"I

)'e
Ql

QJ

lO'

l"

Flgufa l0-10. Puenres de ccrremede tres transistores; (a) circuito Wilson, (b) fuente de corriente con ganancia.

La corrie nte de fuente lel de la Fig 10- 100 puede ex presarse como (Pro b. 10-13):
l

eI

"'"

f3} + 213,..
lu
f37c- + 2f3F + 2'

f3~'

+ 2f3- Ve" - 2VRH

+ 2
R

110- (5)

m + 2f3f-'

La diferencia es

evidentemente esta diferenc ia es extremadamente pequ ea para cualquier valor modesto de Pr . Por
ejemplo , si J3 r 20, Ic/I R 220(22 1 y la diferencia entre In e IRes meno r de l 0 ,5% y si Pr 100 , Ir ,!I"

396

Mtcroetectr mca moderna

= 5100/5101 . Estos valore s indican que las variaciones de I3F influye n poco sobre /el' Clsicamente, un
cambio del I00% en 13, provoca un cambio en l el del orde n de unas pocas centsimas por ciento .
La resistencia de salida de una fuente de corriente Wil son es substancialmente mayor que ro de Ql ya
que el transistor Q3 conectado en diodo acta como resistencia de emisor.
La corrie nte de fuente /el para el circuito de la Fig. 10-lOb puede establecerse (Prob. 1014) como:

PFlfh +

1)

In = IR f3 } + f3F + 2

( 10 16)

La similitud entre las Bes. (10-15) y ( 10- 16) ind ica que en el circ uito de la Fig. 1O- lOb, le l es
prctica mente independiente de 13,. La resistencia de salida de esta fuente es la ro de Q l . No obstante, este
valor se puede incrementar emp leando resistencias de emisor en Q 1 Y Q2 como se hace en el circuito de
la Fig. 10-9. Las dos resistencias de emisor pueden emplearse para hacer lel distinto de IR'
+V~

FJgura 10-11. Fuentede corriente cescodo.

Tambin se emplean OlfOS circuitos, especialme nte la fuente de corrie nte cascado de la Fig. 1011.
Tales circuitos se emplean para mejorar la respuesta en frecue ncia o para aumentar la resistencia de salida
por encima de la obtenida en la fuente Wilson, asegurando al mismo tiempo que la corriente de fuente sea
independiente de las variaciones de J3,.

10-6. POLARIZACI N DEL BJT CO N COMPONENTES DISCR ETOS ANLISIS

La estabilidad de la polarizacin es lan Importante en etapas de transistores construidas con componente s discretos como si son integradas. Como los BIT emparejados son costosos y puesto que no hay
restricciones en cuanto al valor de las resistencias. no se emplean fuentes de comente. El objetivo del
dise o se mantiene, conservando la corriente de colector constante al variar (3.... Para alcanza r la estabi lidad
de la polarizacin se permte que la corriente de base vare con 13,. En la Fig. lO-lb , para mantener l "" 3
mA independiente de las variaciones de :S, se requ iere que lBdecrezca al crecer :S, . El circuito con cJ'atro
resistencias de la Fig. 10-12es la disposicin de polarizaci n con componentes discretos ms generalmente
empleados.

Acoplamiento capacitivo
En la Fig.

1O~12los

condensadores eS I y

eSl se denom inan de bloqueo o de acoplamiento, El e

SI

se

E tapas amp lificadoras bsicas a baja frecuencia

397

+ V'l:"

R, C

"

R,

,
f-..~

R,
Re

Ce

Figu ra 10-12. Etapa amplificado ra en emisor com n. de componentes discretos.

emp lea para unir la seal Vs Oc: la fuente de entrada co n el trans istor, y CBl une la sea l de salida del BJT
con la carga Re En condiciones de reposo erll l y CIIl actan como circuitos abiertos ya que la reac rancia
de un, condensador es infinita con frecue ncia cero (continua). El valor de estas capacidades se elige
suficienteme nte elevado para que a la mnima frecue ncia de la seal su reacta ncia sea tan pequea que
puedan considera rse como cortocircu itos.
Esto sirve para aislar I'I y RL de las cua tro resistencias R I Rl , Re y RE emp leadas para establece r la
polarizacin . Estos condensadores bloquean las com ponentes en continua deja ndo paso libre a las
tensiones de la seal. Por ejemplo. la tensin de reposo de l colector no debe aparecer en la salida, pero "o
es una rplica amplificada de la seal de ent rada "s- La tensi n de la seal de salida muchas veces sirve
de entrada a otra etapa amplificadora (R, es la resistencia de entra da a esa etapa) sin afectar su polarizacin
debido al efecto de bloqueo de C1I2 El condensador CE (llamado de paso o hypass) se elige de forma que
se pueda tratar como un cortoci rcuito a la frecuencia mnima de la seal. As. en condiciones de reposo
N.; se emp lea para estabil izar la polarizac in, pero a las frecuencias de la sea l el emisor queda conectado
a tierra.

1
R,

f-..R,

,
R,

la

J'

1/11

,.,

R II =R I IR

f/

"

v"

Va

R,

=.....!!.2..R +R
I

1,

R,

-=- 1'ce

'"

Figura tO-I3 . (a) Co nfiguraci n de polarizacin de cuatro resiste ncias. (h\ El circuito aruenor con la red de polarizac in de base
sushuida por Sil equivalenle de Thevemn.

En este captu lo consideraremos estos condensadores suficientemente gra ndes para que su reacta ncia

398

Microelectrnica moderna

sea nula para todas las frecuencias de la seal. En la Seco 11- 13 se considerarn los efectos del tama o
finito de los condensadores de bloqueo y de paso so bre la re spuesta en frecue nc ia de un amplificador.

Anlisis en continua
En la Fig. 1O-1 3a puede verse el circuito equivalente e n conti nua del c ircuito de la Fig . 10- 12. Este
circuito fue analizado en el Eje mplo 3-4 en donde se encontr conveniente sustituir la red de po larizacin
de base Vcc' R , y R 2 por su equiva lente de The venin co mo est re presen tado en la Fig. 10-13h en la que
se indican los valores de Voo y R B de la Ec. ( 10- 17)
VIII!

=:

R,
V cc
R1 + R2

R ,IIR,

00-17)

La ley de Kirchhoff en el lazo de la base da

( (0- (8 )

se llega a una soluci n aproximada si 18 le (p 1) y si I/? s Vos. Entonces

le

=:

V I/ IJ -

V I /E

R,

(10-19)

Obsrvese que si VOE es constante en la Ec. (10- 19), le tam bi n lo es. En efec to, es te circuito funciona
de manera sim ilar a una fuen te de corrien te con Vos y REc um pliendo la func in de Vcc y R de la Fig. 1O-5a.
Una vez calculado le' VCE se deduce de la ex pres i n de Kirchhoff para el lazo del colector en la Ec. ( 10-20).
( 10-201
Si no es vlida la aproximaci n tomada para obtener la Ec. ( 10- 19) Yse co noce p, e l c lculo del punto

Q puede ded uc irse analticam ent e. En la regin activa Ic viene dado por la Ec. (3- 19), es decir
00-21)
En esta ltim a ec uaci n se incluye e l efec to 1m porq ue a veces este e fecto puede ser significativo e n
circ uitos de co mponentes discretos. Co n ci rc uitos integrados e l efecto de leo es muy frecue ntemente
despreci able. Ahora de las Ecs. (10 - 18 ), (10 - 20) Y (10 -21) pode mos despejar/B, l e y VeE ya que V/lf. es
conocido en la regin activa. Obsrvese q ue las co rrientes e n la reg in act iva directa vienen determi nadas
por el ci rcuito de base y por los valores de p e Ico.

Ejemplo 10-3
Los valores de los elementos del circ uito de la Fig. 10-13 a son: Vec = 28 V, Rc = 6,8 kil, Re = 1,2 kil,
R , = 90 kn y R2 = 10 kil. Determi na r e l punto Q suponiendo q ue leo pueda des preciarse. cuando (a ) p
= 60y(b) ~, =

150.

Soluci n
(o ) De la Ec. ( 10-17) se obtiene

Etapas amplificadoras bsicas a baja frecuencia

10
Vss = :=--"'-0-=
90 + 10. 28 : 2.80 V

Rs =

90

x 10

399

= 9.0 kfi

90 + 10

Haci endo Vu = 0,7 Ven la regin ac tiva di recta, la Ec. (10-1 8) se r

2.80 = 91s

+ 0 .7 + 1.2(1/1' + Id

2 . 10 = 10.21s
Sus tituyendo le =

le

+ 1.2/ c

PF 1, =60/, o 1, =lel60 y despejando le re sult a

2. 10

= 0 . 17

Is =

1.2 = 1.53 mA

l.53
60

= 0 .025 5 mA

O bsrvese que estos valo res de corrie ntes se o btiene n sin hacer referencia a las te nsio nes de cole ctor
y por tant o son independient es de Re y de VceSust ituyend o valores en la Ec. ( 10-20) tendremos :

28 = 1.53 x 6 .8 + VeE + (1 .53 + 0.0255) 1.2

con lo q ueVec = 15.7 V.
(b) La ec uac in de Kirchhoff para e l la zo de la base es la ya dada en la parte (a) . Sustituyendo 1, =
lelI 50 se tiene

1 2. 10
- 1 66 A
e - 0 .068 + 1.2 - . m

1
a

<:

1.66
ISO

mA

= 0.011

que con la Ec. (10 -20) da

28 = 1.66 x 6 .8

V (" E

+ (0.011 + 1.66) x 1.2

= 14 .7 V

V CE

Comparando lo s res ultados de las panes (a) y (b) se ve que el punto Q va ra slo un pequeo tant o po r
ciento para una variaci n de P, de 2.5 :1. indicando con ello la efic aci a de l circui to de la Fig . 10013a .
Seguida me nte analizaremos los inc re mentos de corri ente resulta ntes de camb ios de
Y de tem per at ura .
Se ha se alado ya que F camb ia con la susti tucin de l transisto r y con la tem pe ratura. Adem s VJE decrece
a razn de 2 ,2 mV r C e leo se duplica cada I()PC d e aumento de tem peratu ra.
Pre scindiremos de las vari ac iones de VCE co n la temperatura po rque tal variacin es mu y pequea y
adems el funcionam iento en la regi n activa di recta dej a a le prcticament e independiente de la
tem peratura .
Despejando 1, en la Ec . (10-21 ) y sustituye ndo esta re laci n en la Ec . (10- 18 ) se llega. despu s de
ordenar los trminos. a

P,

Ha

(1

+ f3F)R c _ V

f3F

_ V

II' R

BE

(HB + RC )( f3 F + 1) 1
f3F

( 10.22)

C'O

Est a ecuac in ind ica claramente qu e le vari ar al vari ar uno o ms de los parmet ros

P,. V' lO l eo

Incremento de cor riente por variar ~,.

Co nside re mos qu e un BIT cuya gana ncia de corriente sea ~I'I se sustituye por o tro de ~n > ~I'I' Vamos
a determ inar el cambio de corriente resultante lile = lo - lo donde lo (o lo ) corresponde a ~n (o ~Fl) . Si
~" I el segundo miembro de la Be. ( 10-22) es prcticame nte independi ente de Y por tanto.

P,

400

M icroelectr nica m oderna

I cz

RlJ

( 10-23)

Despejando de esta ecuacin IcP cl y restando una unidad del resultado se llega a

In - In "" lile "" I + R 1I li I3 M 2

In
l e
RE: f3F1f3n
siendo

(10-24)

f "" ~F- ~FI Ydefinindose M como

M ~

R,![RE:(1

+ 13,.-) ]

-r-r-x-rr-x1+

( 10-25)

para ~F l . El parmetro M 2 (MI) corresponde a ~F1 (o ~Fl)' Como se desea para tener buena esta bilidad
en la polarizacin que .1.lcllc , sea pequeo, es evid ente que R j ~,RE debe mantene rse reducida. Con RIJ
PF Rf' M "" l . Adems, para una desviacin de PF (por ej. P'/PFl "" 3), un circuito con alto valor de PF
ser ms estable que otro que emplee un transistor con PF ms baja.

Incremento de corriente por variar l co

1 y si PF y VBE se mantienen constantes se deduce que:

PF

De la Ec. (10-22) siendo

Ro

++R RE
E
M eo

M e = R /f3 F
B

""

RB)
I + RE M I lile o

(10-26)

Incremento de la corriente por variar VBE

De la Ec. (10-22) siendo

PF

1 y si

PF e Ico se mantienen constantes se ded uce que:

M,
- -R Ii VIII:

( 10-27)

Obsrvese que en las Ecs. (10-26) y ( 10-27) se supo ne que se utiliza un BJT con PFl

Incremento total de corriente

Para tener la variacin total de corr iente dentro de un campo de temperatura dado , debid a a una
variacin simultnea de PF , Ico y VBE se suman los incrementos individu ales hallados en las Ecs. (10-25),
(10-26) Y( 10-27). El cambio fracciona! en la co rriente de colector viene dado por
lil c "" (1

1('1

+ R Il ) Mlli/ m
R,

In

Mili V llt. + ( 1 + R u ) M 211 f3

I('IR ,:

R I:"

( 10-28>

f3f'lf3n

donde MI (o M 2) co rresponden a PFl (o PF2) . Obsrvese que al ir crec iendo T crecen I C(j! Cl y.1.p mientras
que .1.VBfJlCl dec rece. Por tanto, todos los trminos de la Ec. ( 10-28) son positivos cuanto T crece y
negativ os cuando mengua.

Etapas amplificadoras bsicas a baja frecuencia

401

10-7. DISEO DE POLARIZACIN CON COMPONENTES DISCRETOS

El siguiente ejemplo muestra las tcnicas de diseo para la polarizacin con componentes discretos.
Tambin se utiliza para examinar las dimensiones relativas de los tres componentes de dl/ICI en la Ec.
(10-28) . Los valores del transistor empleado son los normalmente encontrados en la prct ica. Muchos
circuitos para aplicaciones comerciales deben trabajar entre Oy 70OC; otros, tales como los empleados en
naves espaciales, automocin y aplicaciones militares deben funcionar muchas veces entre - 55C Y 100
150"C. Frecuentemente los fabricantes suministran dispositivos para la gama de - 65 a 175C para cubrir
la amplia variedad de aplicaciones,

Ejemplo 10-4
Se emplea una alimentacin de 12 V para polarizar el transistor del circuito de la Fig 10-12. Basndose
que en la seal que hay que amplificar est determinado que 1.00 S le S; LI5 roA Yque 5.0 S; VCE S; 6
V. La resistencia de colector es Rc 1,5 kll que se ha elegido para tener la ganancia deseada. Los
parmet ros del BIT son:

menor valor de
mayor valor de

T= -55"C
T=+125"C

I3F = 40
I3F = 400

V8E = 0,88 V
V8E =0.48 V

(a) Disear el circuito (R1, R2 YRE) para cumplir la especificacin. Consideremos que el efecto de Ico
es despreciable.
(b) Con los valores obtenidos en (a) determinar fa parte del incremento de corriente d le atribuible a
la variacin de l ca con la temperatura. Las especificaciones del fabricante indican que: leo 2.0 pA a T
-55C e leo 525 nA a 125VC,
(e) Cul es el orden de valores de I c y VcEque se deben encontrar en mediciones de laboratorio a T
= 25VC. dado que 75 S; I3F ::;;200 y V8E = 700 25 mV?
Emplense los valores hallados en la parte (a) .

Solucin
Consideremos que las condiciones nominales del circuito se cumplen en una de las temperaturas
extremas ( ~ 55OC), Las desviaciones respecto al comportamiento nominal se miden en el otro extremo de
la gama de temperaturas (12SOC), El principio bsico de este mtodo del caso ms desfavorable consiste
en cumplir las especificaciones del circuito para 13, mnima y controlar las desviaciones habidas cuando
P, sea mxima . Sabemos que/c crece con I3F de forma que se debe llegar a I c = 1 mA cuando T = - 552C.
Para PF 400 a T = 125OC, Ic ::;; 1.15 roA o .6. l e S; 0.15 roA . Anlogamente, al crecer I3 F , VCE decrece
(Ejemplo 10-3) y en consecuencia, a T -55OC tomamos VCE = 6,0 V.
De la Ec. (10-20) Ycon los datos para T = - 55C se obtiene:

12

1.00 x 1.5

6.0

40 RE
(1.00 + 1.00)

que resolviendo daR E =4.39 k.O. La relacinRBIRE se obtiene de la Ec. (10-28) despreciando el trmino
.6.lco Como RE es conocida, de esta relacin se deduce RB En nuestros clculos se supone M2 = 1, es
decir RIJ I3,RE' En la Be. (10-28) se necesitan los siguientes datos: .6. VSE= 0.48 - 0.88 = - 0.40 V, PF 1
= 40,13F:l = 400 Y.6.13 = 400 - 40 =360. Sustituyendo:

402

Mtcroetear ntca moderna

0. 15 = _ 1 x ( -OAO)
1.00
4. 39

(1

+ RB)

I x 360
RE 40 x 400

Resolviendo. ha llaremos RJR 1.62 YRB = 1.62 x 4.39 7 ,11 ka . Para obtener los valores deR , y
R en la Ec. (10-17) se debe calcular previamente V BB de la Ec. (10 -18) a T = -55\!C.
2

VllB

1.00 x 7. 11

40

+ 0.88 + (1.00 + 1.00) 4.39 = 5.56 V

40

Resolviendo la Ec. ( 10-17) ten d re mos R , y R 2 en funcin de Vcc' V88 y R8 .

R1 =

s,

Vcc
V B fj

s,

R2 =

V8 8
V cc - V B S

Ra

V cc
V cc - V B fj

y sus tituye nd o por sus valores numricos :

12

12

R 1 = 7. 11 5.56 = 15.3 kn

- 5.5 6

Co mpro bemos si el va lor de VCE a 12S\!C est dent ro de la especificacin

12 = I.I S x 1.5

+ Vn : +

( 1.15

~.~~)

4.39

Vo .: x .5 .22 V

lo q ue efectivamente as resulta.
Tambin hay que comprobar la supos icin de que M "" l .

M, =
I

Rn/{JnR /:;

I +

I
= 0.996
7. 11/(400 x . 4 .39l

Va lor suficie nteme nte prx imo a la unidad para no introducir prc ticamente ningn error.
Ahora se disea e l circu ito con R , = I S.3 kL"2. R2 = 13.2 ka, RE= 4. 39 ka y Rc = I.S ka.
(b) Para obtener .lc motivado por las variaciones de Ico supond remos q ue ~F y VSE se ma ntienen
constantes a su va lor para T = -S5\!C. La Be. (10-26) co n i\ l eo "" 5 25 nA dar

Me

( I

7. 11)
+ 4.39
x

r x 525 = 137 nA = 1.3~ ..A

suponiendo M "" 1.i\l co es m ucho ms pequeo que I e con lo q ue la presunc in de que se puede despreciar
el efecto de i\ leo resulta vlida.
(e) En esta parte del problema est udiaremos e l efecto de la variacin punto po r punto a una temperatura
dada. Resolviendo la Ec. ( 10 -22) Ydespreciando e l trmino l eo se puede expresar lc co mo

le

_P
c:-,, ,I-,-V,,.,,
" _--,-'-V""C;I;+ ({JF + 1)R f

= -;:;

RfI

Se observa q ue Ic ser mximo cuando sea mximo ~f y mn imo V8E' Se da n las co nd icio nes contrarias
para e l va lor mnimo de le' As, empleando los va lores ha lla dos en la parte (a) tendremos
200(5. 56 - 0.675)
= 1.098 Ol A
In ma' l = 7. 11 + (200 + 1)4.39
nm in l

7515.56 - 0.72 51
7. 11 + (75 + 1)4.39

1.064 m A

Etapas amplificadoras bsicas a baja frecueucia

403

La gama de valores de VCE se calc ula emp lea ndo los valores de Icl"" , ) e IC(min, en la Ec. (10-20). Estos
son :

1.064) 4.3 9
x 1.5 + VO'-""''' I + ( 1.(14 + -----;:s

12 =

1.{)4

12

1.098)
1.098 x 1.5 + Ve nmi"1 + ( 1.098 + 200 4.39

de dond e VeElmin) 5.52 Vy VCEII"" l 5,67 V.

Los resultados de esta parte demu estran la e ficacia del mtodo de diseo. A una tem peratur a dada
podemos ver q ue los valores de rep oso se despl azan aproximadame nte un 3% con una di spersin de ~F
de casi 3: 1.

Consideraciones de diseo
Hay tres ob servaciones relati vas a los resultados y mtod os del eje mplo 10-4 que mere cen un
co mentario: ( 1) Si hay que determinar la desviaci n total en los valores de reposo , hay que tener en cue nta
las tolerancias de las resistencia s y de las tensiones de alime ntac in. (2) Para funci onar so bre una amplia
gama de temp e raturas, las desviaciones produ cidas por las variaciones de VOE' son comparables a las que
resultan de los cambios de ~F' (3) Lo ms import ante, REY Re no pueden especi ficarse independi entement e
una vez se han se leccionado Vec y Q. De la Ec . (10- 20), supues to que l e l B' (Re + RE) = (V cc - VCE)/lc
quedando as fijada la suma de es tas resisten cia s. En co nsecue ncia, cua lquier aumento de RE debe ir
acompaado de una disminucin de R c ' La importancia de esta prem isa pued e apre ciarse en la Ec. (1O-28).
Admiti endo q ue 11 l e se considere ig ual a 11 V BE e 11 ~, R E vie ne determinada por la Ec. ( 10-28) y por tanto
Re queda es peci ficada. Aumentando REpara un 11 VnEdado disminuye 11 le (mejo ra la es tabilidad de la
polari zacin). Desafo rtunadamen te, co mo veremos en el prximo prrafo e l descenso de Re red uce la
ganancia de la etapa. Estos requi sitos estticos (polarizacin) y di nmico (am plificacin) no puede n ser
tratados independ ientemente. El diseador del circuito deb e hacer una eleccin basada en una soluc in
de compromiso entre el comporta miento es ttico y el dinm ico . Sin embargo, una cuestin de gran
importancia es que sin un grado razonable de estabilidad en la polarizacin, e l funcio nam iento dinm ico
no puede satisfacer las especifi caciones (Fig. 1O-2h).
Hemos observ ado ante s que con co ntinua CB , Ce y CE de la FiE:' 10-12 actan como ci rcuito s abiertos.
Las condiciones de reposo se pueden obtene r traza ndo una rec ta de ca rga esttica (co ntinua) co rrespondiente a Vcc y a la resistencia total del lazo de colec tor Re + RE (supuesto ~F 1) como se ve en la Fig.
10-14. Puesto que admitimos que CE acta como un cortocircuito, a la frecuencia de la seal e l emisor
queda puesto a tierra . Anl ogamente Ce act a de co rtoci rcuito haciendo que la res istencia e fect iva del
colector sea R L = R c 11 R L . Por tanto la resisten cia equi valente en alterna del lazo de colec tor es R L Para
determi nar la se al de salida, es deci r, las variaciones alrededo r del punto Q de bida s a la se al de entrada
deberemos trazar la recta de carga din mica. La pendient e de esta recta (Fig. 10-14) es . l/R 'Lpasando
por el punto Q. Recurdese que cuando la sea l de entrada es ce ro (sen rOl = I/1t) s lo queda aplicada la
polarizacin y el c ircu ito es t en su es tado de re poso. La proyeccin sobre el eje V del seg mento de la
recta recta de ca rga din mica causada por la sea l de entrada 11 alrededor de 180 de term ina la seal de
salida 11 VCf' Si Vec y el punto Q estn es pec ificados queda det erminada la recta de carga es ttica . Sin
embargo una reducci n de Re y por tant o de R 'I. (con lo q ue se puede aumentar RE) aum enta la pendiente
de la recta de ca rga din m ica (se sita ms verticalment e ). Para un valor dad o de 11 in la proyeccin de
esta parte de recta sobre el eje VeEdecrece (de crec e I1 I'eE) ' La sea l de sa lida reducida para una seal de
entrada dada indic a una me ngua de ga nancia (amp lificacin) de la etapa .

'

404

Microelectrnica moderna

Recia de cargaesttica(en continua

\ Recta de carga dinmica

1""

Pendiente ~ -

'\
Q\,

1,
R

I
1,

Aumenta

-,
Vcc

Figura 1014. Rectas de cargaestticay dinmica para una etapa BIT de componentesdiscretos.

108. POLARIZACIN DEL FET

Las tcnicas de polarizacin que estabilizan el punto Q en los circuitos FET tanto integrados como de
componentes discretos son semejantes a las vistas en las dos secciones anteriores para los BIT. En los
circui tos MOS los esquemas de polarizacin controlan las desviaciones del punto de funcionam iento
motivadas por variaciones de fabricacin sobre la tensin umbral VT Ysobre el parmetro k de transconductancia. Los circu itos JFET tanto si son integrados o de componentes discretos se polarizan de forma
que queden controladas las variaciones de la tensin de estriccin V y de la corrie nte de saturacin de
drenaje loss existentes de uno a otro ejemplar. Tanto los MOSFET como"los JFET trabajan en todo momento
en sus regiones de saturacin, de forma que presentan caractersticas de fuente gobernada.

Fuentes de corri ente

El circuito de la Fig. lO-ISa es un espejo de corriente MOS integrado. El trans istor Ql proporciona
a lacarga una corriente 10 1, La corriente de referencia RR = 102 la suple V00' R Yel transistor de acu mulaci n
Q2 (Sec. 4-11) . Estos componentes determinan tambin el valor de VVS2 V GS2 y puesto que las puertas
estn unidas entre s VGS1= VGsr Los valores de v, y de k son idnticos para QI y Q2 ya que se han
fabricado simultneamente. Por tanto,en MOSFETs con la misma relacin de aspecto (WIL) las corr ientes
IV I e 102 son iguales.

Ejemplo 10-5
Dos transistores idnticos de las caractersticas dadas en la Fig. 4-12 Yrepetidas en la Fig. 1O-15h se
emp lean en el circu ito de la Fig lO-ISa. La tensin de suministro es de 6V, y R = 20 kl . Determ inar la
corriente de fuente.

Solucin
La Fig. 1O-15b representa la caracterst ica de carga , que es el lugar geomtrico de los puntos en los

Etapas amplificadoras bsicas o boja frecuencia

405

que VDS~ =vasr La recta de carga correspondiente a VDD=6V y R =20 ka est tambin representadaen la
misma figura. El valor de I D2 = IR= 9{J IlA se obtiene de la intersecci n de la recta de carga con la
caracterstica de resistencia. Siendo Q I YQ2 MDSFET idnticos y V GSI = Ven ' IDI = 90 J.1A.
Recordando que la corriente de drenaje para unos valores dados de VT y de k son proporcionales a
WIL, haciendo distintas las relaciones de aspecto Q 1 YQ2 se puede hacer que ID I difiera de IRcomo en la

Ec. (10-29) (Prob. 10-34).

IDI
(WIL )I
I R = (WIL h

(10-29)

siendo (WIL) y (WIL)l las relaciones de aspecto de QI y Q2 respectivamente.

60
Pendiente de la recta de carga ~ - 2~K _----"'~
Caracterstica
300
de resistencia
MOS'

ss

:l. "'"
...i: 200

Alacarga

S.O

.~
.. ISO
.lj

.!
8

Q2

"

100

4.0

'o

a. s

01

345

Tensindreneje-fuente V1>5' v
(b )

(<l)

Figura 10-15. (a) Fuente de corriente NMOS. (b)Caraclerfsticade salida del NMOS, recta de carga yca racterfs ticade resistencia
no lineal. l a interseccin determina la corriente de referencia de la fuente.

La caracterstica tensin-intensidad de la fuente de corriente de la Fg . 10-1 5a es similar a la dada en

la Fig. 10-6 para el circuito BJT, La regin de baja tensin de la Fig lQ-6 indicand o que el BJT est
saturado, corresponde al funcionamiento del FET en la regin hmica. Para el MOSFET, la pendiente no

Carga
PMOS

Q3

Ql

Figura 10-16.Fuente de corriente MOSFETcon una PMOS. Este circuito se construyecon las tcnicas de rebncacoo CMOS.

406

Mcroeectrontca mo derna

nula de la carac terstica y . se atri buye a la modulaci n de la lon gitud del canal (Sec. 4-3). La inversa de
esta pendiente es la resistencia del espejo de corriente.
La resistencia R. que debe ser grande para valores pequeos de fuente. se sustituye frecuentemente por
un transistor de carga NMOS de deplexin (Fig. 426) y en forma similar R puede sustituirse por un
transis tor PMOS conectado como resistencia de carga (Fig. 10-16). Este tipo de ci rcuitos se fabrican con
tecnologa CMOS normal. La fuente de corrie nte se puede graduar ajustando la relacin de aspecto de Q3
as com o de QI y Q2.
Se pueden mejorar las carac tersticas del espejo de corriente emplea ndo MOS semeja ntes a las fuentes
de corrie nte Wilson (Fig. ID- IDa) y cascodo (Fig. 10-11 ).

Circuito polarizador de cuatro resistencias

Los fabricantes de transistores de efecto campo normalmente facilitan inform acin sobre los valores
mximos y mnimos de DSS y Y p a temperatura ambi ente. as como los datos necesarios para corregir estos
valores frente a variaciones de temperatura. En la Fig. 10-17 puede verse la carac terstica de transferencia
de un tipo dado de JFET de canal n (o MOSFET de dep lexi n). Las curva s superior e inferior corresponden
a los valores extremos de variaciones del dispositivo y de la temperatura. y la curva de trazos es a

Pendiente de la Hnea de polarizacin _ _ ...!...

Ro

Veo

Figura 1017. Caractersncas de transferencias mxima y mi, made unJFET de canal n. La Hnea de polarizacin trazada entre A
y B aseguraque la corriente de drenaje IDest siempre entre ~ I e loo'

R,

Figura 1018. (a ) Red de polarizacin FET de cuatro resistencias, (b ) el circuito anterior con la red de polarizacinde puertasustituida por su equivalente de Thevenin.

Etapas amplificadoras bdsicas a ba)afrecuencia

407

temperatura ambiente. Supongamos que basndonos en las consideraciones antes comentadas hay que
polarizar el dispositivo de forma que la corriente de drenaje est comprendida entre /01 (punto A) e loz
(puntoB)de la Fig. 10-17.El circuito de la Fig. 10-180 puede disearse garantizando que/o est siempre
entre /01 e 102 , Obsrvese que este circuito ya fue comentado para el MOSFET en la Seco4-10 (Fig. 4-21).
Obsrvesetambin la similitudal circuito BIT de la Fig. 10-13. En la Fig. lO-IBa no estn representados
los condensadoresde bloqueousadospara unir la seal de entrada con el transistor y el FET con la carga.
Estos condensadores de acoplamiento as como el de paso a travs de Rs se emplean en las etapas FET de
componentesdiscretos. En este captulo supondremos que a las frecuencias ms bajas de la seal estos
condensadorestienen una reactancia nula y pueden considerarse como cortocircuitos.
El circuito de la Fig. 1018b es el mismo que el de la Fig. 10180, en el que la red de polarizacin de
la puerta Voo' R I y Rz se han reemplazado por el equivalente de Thevenin Vaa y RG [Ec. (1O-20)J:

no-so:
Para el circuito de la Fig. lO-IBa la ecuacin de Kirchhoff aplicada al lazo de puerta es:

1"

(10-11)

La Ec. (10-31)es la de la rectade polarizacin(Sec. 4-10). Construyendo la recta de polarizacinsobre

la caracterstica de transferencia de forma que pase por los puntosA y 8 se asegura que/DI :s; / o:S; /00' La
pendientede la recta de polarizacin es 1/Rs de donde se puede deducir el valor de Rs' La interseccin
con el eje Xespecifica el valor necesario de VGG'
En nuestro anlisis suponemos le =O. Sin embargo en el lazo de puerta existe una pequeacorriente
de saturacin inversa /GSS' La resistencia Re se elige tan grande como se pueda manteniendo al mismo
tiempo la cada de tensin less RG en cuanUa despreciable (NJess V 00) ' Los valores grandes de R
minimizan los efectos de la carga en la etapa anterior y la corriente en las resistencias RI y Rl' En el
siguienteejemplo veremosel mtodode diseo a seguir.
Ejemplo 10-6

Hay que disear el circuito de la Fig. 100ISa de forma que 5.0 s: ID s: 6.0 mA y Vos :2 8.5 V. Las
caractersticas del JFET empleado son las de la Fig. 10-19. La tensin de alimentacin es de 28 V, YRG
~

roosn.

Soluci6n

Sealar los puntos A y B de la Fig. 10-19correspondientes a ID = 5 Y6 mA respectivamente.Trazar

la recta de polarizacin definida por esos dos puntos A y B de donde deduciremos V00 =3V. Segn la
pendientede la recta de polarizacin.

R.\

4 - O

O- 3

Las resistencias R 1 y R z se obtienen de VGG YR a

R.\, = 0.75 kit

408

Microelectrnica moderna

Il

_4

- 3

-2 - 1

FJgura 10-19. Caracleristicade transferencia y lnea de polaril.acin parael Ejemplo 10-6.

R 1 = Re

1m =

V (i(

28

100 - = 933 k!l

3

R,
)

Obsrvese queR G se ha elegido arbitrariamente a su mnimo valor. La resistencia del drenaje se obtiene
de la ley de Kirchhoff aplicada al lazo drenaje-fuente. La tensin VDS es mnima cuando IDes mxima, es
decir
- V oo + loRD + Vos + 11,Rs = O

- 28 + 6R o + 8.5 + 6 x 0.75

Ro = 2.5 kn

Las resistencias Ro y R s no pueden especificarse independientemente. Esta situacin es la misma que

la del circuito BIT de la Fig. 10-12 descrito en la seccin anterior (vase tambin el ejemplo 10-4).

10-9. ANLISIS LINEAL DE CI~CUlTOS DE TRANSISTORES

En las anteriores secciones de este captulo nos hemos referido a la polarizacin de 'un transistor para
establecer un punto de trabajo estable. Consideraremos ahora la respuesta de los circuitos de transistores
ante la aplicacin de seales variables con el tiempo . En particular trataremos del funcionamiento con
pequea seal para las que se puede admitir que los transistores actan linealmente. En estas condiciones
los componentes de la seal de respuesta se obtienen mejor empleando los circuitos equivalentes de
pequea seal (incremental) de los BIT y FET.
El circuito equivalente de pequea seal y baja frecuencia de un BJT se represent primeramente en
la Fig. 3-33 repitindose luego para mayor comodidad en la Fig . 10-20. Asimismo, los valores de los
parmetros del modelo dados en las Bes. (3-28), (3-29), (3 ~33) Y(3-34) se repiten en las Ecs. (10-32) a
(10-35).
(10-32)

Etapas amplificadoras bsicas a baja fr ecuencia

g",

a temperatura ambiente.
Adems ", est dada en la Ec.

(lO~9)

( 10-33)

{j" = :",r..

l/col

v,

lleo! (m Al

( 10-34)

25

y repelida en la (10-35)

V,

(1 0-351

r., = I/cQI

409

'.

Figura 1020. Circuito equivalente hlbrido - lt de baja frecuencia.

Observamos en estas ecuaciones que los parmetros de pequea seal dependen de leo' As las
cantidades en continua (polarizacin) deben determinarse previamente al anlisis de peque-a seal.
Generalmente los fabricantes de estos dispositivos facilitan los datos de p y de la resistencia de entrada
Rj en un determinadopuntode trabajo. En laconfiguracin en emisor-comn, frecuentemente Poy R figuran en
los catlogos como Ji!, y 11" re spe ctivamente, ya q ue los fabri cantes miden ambos parmetros
h (Apndice ej . Tngase en cuenta que si el circuito dise ado funciona en cond iciones de reposo distin tas
deben ajusta rse los valores de los parmetros del modelo.
Existen muchos circuitos de transistores que no consisten simplemente en las configuraciones de
emisor, base o co lector comn. Por ejemplo, un amplificado r en emisor comn puede tener una resistencia
de realimentacin entre colector y base o tener una resistencia de em isor. Adems. un circuito puede estar
formado por varios transistores interconectados de alguna forma . Para determinar analticamente el
comportamiento con pequea seal de circuitos amplificadores relativamente complicados pueden seguirse las siguientes normas simples:
l.
2.
3.
4.
5.

6.

Dibujar limpiamente el esquema real de conexiones .

Sealaren este esq uema los puntos B (base) , e (co lector) y E(em isor). S ituarestos punto s a manera
de inicio de l circuito equivalente. Mantener la misma posicin relativa que en el circui to origi nal.
Sustituir cada transisto r por su modelo .
Transferir todos los com ponentes (resistencias, condensadores y fuentes de seal) desde la red al
circuito equivalen te.
Puesto que slo estamos interesados en los cam bios de los valores de reposo , se sustituye cada
fuente de continua independiente por su resistencia interna. La fuente de tensin ideal se sustituye
por un cortocircuito y la de corriente (tambin ideal) por un circuito abierto. Esta es una implicacin
de la operacin ideal, que efectivamente permite emplear la superposicin.
Resolver el circuito lineal resultante, para las corrientes en la red y las tensiones en los nudos,
aplicando las leyes de Kirchhoff

410

Microelectrnica moderna

Hay que advertir que el proceder anterior no se refiere nicamente a las bajas frecuencias . Una
condicin bsica estriba en que las tensiones y las corrientes sean suficientemente pequea s para que
resulte un funcionamiento lineal. Dicho con otras palabras: durant e todo el recorrido de la seal , los
parmetos del modelo deben mantenerse esencialmente constantes. Estas normas son igualmente aplicabIes a los circuitos FET,

lO-lO. AMPLIFICADOR EN EMISOR COMN

La Fig. 1O-21a representa esta configuracin, si bien para mayor simplicidad se han omitido las
resistencias de polarizacin y los condensadores de acoplamiento y de paso (bypass ) si los hay. La Pig.
10-2 lb muestra la etapa en emisor comn con e l transistor sustituido por el circuito equivalente de la Fig.
10-20. Supondremos que las tensiones y corrientes varan senoidalmente (o alternativamente son de la
forma Ae") pudindos e proseguir el anlisi s del circuito empleando los mtodos y notaciones dados en
el Apndice C. Las cantidades que tienen inters son: ganancia de corrie nte, resistencia de en/rada,
ganancia de tensin y resistencia de salida.

Ganancia o amplificacin de corriente Al

Para la etapa amplifi cadora BIT, Al es la relacin entre corrientes de salida y de entrada, o sea

A -=

110-361

t,

En el circuito de la Fig. 10-21 vemos que V " = l/' , y empleando la relacin del divisor de corriente,
lo = g",V rj(r~ + Rc)' Combinando estos resultados y haciendo 8nr n =J3~ y R L =R c 11 r, tendremos
,.

Al == {3" -~R- =- (3" -R

1'"

+. ('

(10- 37)

e:

para,.o Rc encontraremos que R L = Re y Al = Po' Con estas aproximaciones Al se iguala a la ganancia

de corriente en cortocircuito del BJT y es independiente de la carga R c '

R,
\1"

R,

~ - - - - - - - - -1

r.

R,

11,

'"

1
1
1
1
K 1/. I
1
1
1l

r.

v,

__ __ 1

R"

r,,)

-l
l'

R:.

lh)

Flgura 1021. (u ) Etapa en emisor comn. y (h ) su circuito equivalente de pequea seal y baja frecuencia. El modelo de pequea
seal deltranxistor es lo representado sombreado. (N o/u: Para mayor simplicidad se han omitido panes de la red de polarizacin
suponiendo que afecta poco al funcionamiento del circuito con pequea se at.)

Etapas amplificadoras bsicas a baja frecuencia

411

Resistencia de entrada R.,

La res istenci a R de la Fig . 10-21 representa la resisten ci a de la fuente de seal. La resistencia que se
ve mirando desde lbs terminales de entrada B y E del transistor es la resist encia de entra da R, o sea :

V,
t,

R == -

= 1"1,

h, ~

tu =

(10-38)

Obsrvese que R j tambi n es independiente de la carga e igu ala la resistencia de ent rada en
cortocircuito h. Si r I"b como es lo normal . Rj "" r.

Ganancia O amplificacin de tensin Av

La relacin entre las tensiones de entrada V" y de salid a V, constituye la ganancia de la etapa. Siendo

RL la combinaci n de Rc y ro en paralelo tendremos:

- gIllV" RL
/,(R,

I"/>

( 10-391
t ,,)

donde Ib(R , + ,.b + ,. " ) es la expresin de Kirchh off para el lazo de la base . Sustituyendo V " = 1," y las
Ecs. ( 10-38) y (10-3 3) en la (10-39) se llega a

A l'

- /3"R L
R,

~ /3" RL

+ R

R,

1"1>

(10-40)
1""

para ,." Rc, RL = Rc Y la Ec. ( 10-40) se reduce a

- /3"R c
O ....srvese que no pued e aumentarse Aj aumentando arbitrariamente Re Si Rr r". RL
a ser
A l' =

- /3"1",,
R, + r., +

,."

= - Kml""

(10-41 1
""

r, y Av pa sa
110-42)

para r " R, + r/> . Sustituyendo las Ecs. (10-34) y (10-35) e n la (10-42) se llega a I Al' I "" \!,\IVTsiendo
esta la ganancia mxima de la etapa.
La situacin de la Ec. (10-42) se da frecuentemente en etapas amplificadoras integradas. Tal como se
representa en la Fig . 10-22a, las etapas integradas utilizan a menudo fuente s de corriente pnp en lugar de
la resistencia Rc de la Fig . 10-210. El espejo (Q2 y Q3) polariza ambo s y provee la resistencia de carga
para QI como se ve en la representacin de la Fig 1O-22h. Si la corriente en R" es despreclabl'frente a
1", como frecuent em ente sucede, I n "" 1" Y se estabiliza el punto de trabajo de QI. La Fig . 1O-22c es el
equivalente de pequ ea seal de la Fig. 1O-22b, Yes idnti co a la Fig. 1O-21b si Ro se identifica con Re
Evidentemente, si R r como es el caso si se utiliza una fuente Widlar o Wilson en lugar del simple
espejo de com ente de la Fig. 10-220, la amplificacin Al' de la etapa vendr dad a por la Ec. ( 10-42). El
trmino carga activa se aplica a la fuente de corriente usad a como se ha desc rito en el prrafo anterior.
En la Seco 14-2 se presenta un detallado examen de las cargas activas.
Alguna s veces en la literatura profesio nal V/Vi> se identifica con una ganancia de tensin. Esta cantidad
es la relacin de transferencia de tensin entre entrada y salida, llamada a veces ganancia de transduccin,
cuya relacin con Al' y Al es :

4 12

Mi croelectrn ica moderna

+ !'cc

Carga activa

Ro
+ v cc

Carga activa
(fuente espejo)

Q2

Ql

1'"

"
7

Q'

lb )

R,

'.

V,

,,,'

"

v,

V.

"

Km V.

'"

Ro Vo

(e'

Figura 10-22, (al Una fuente de corrteme pllp cornocarga en una etapa en emisor comn. (b) Representacin equivalentede (a) .
(e) Circuito equivqlenrede pequea seal de la etapa.

R,
R, + R,

v"

v,

( 1Q-42a )

Puesto que est a ganancia no incluye el efecto de la res istencia R, de la fuente de seal, generalmente
resulta menos til en el diseo de amplificador es prcticos.

Resiste ncia de salida

En un circuito de et apa nica , la resistencia de salida R~ es la resistencia Re vista desde la carga. Por
definicin .R se halla hac iendo la tensin de fuent e V igua l a cero y Re tendiendo hacia infinito, aplicando
una fuente
a los termi nale s de salida y midiendo 'la co rriente /2 prod ucid a. Por tant o Ro '= V /12
' Con
V, O, /h Y V Kso n nulas. As , /1 V/J'" y

v:

Ro

=:

V2

1,

ro

(10-43)

Norm almente los sistem as amplificadores co nstan de varias etapas. Co nsideremos la situac in en la
q ue los terminales X-y de la Fig. IO-2 Ib estn co nectados a la entrada de otra etapa . Aq u conviene
co nocer la resistencia de salida R'" de la etapa amplificado ra, es decir, la resi stencia de salida q ue inclu ya
los e fectos de Re' En la Fig. IO-2 1b se ve cla ramente que R'o es la combinac in de r" y Rcen paralelo
R;, =

,..R
, e
ro + R e

= R 1.

(10-44)

E tapas amplificadoras bsicas a baj a frecuencia

413

Obsrvese que para r,,Re , =R c'

En la prctica, el caso en que r, R e se da con tal frecuencia que es conven iente suponer que r,
tiende a infinito. Anlogamente, los valores de rl> que se encuentran son sucentemenre pequeos para
suponer que 1'1> = O introduzca errores casi siempre despreciables. Con estas suposic iones se simplifican
grandemente los clcu los manuales permitie ndo al diseador fijar rpida mente las prestaciones del
circuito . Cuando es necesaria una gra n precisin se emp lean programas de anlisis de circuitos (tales
como SPICE , MICROCAP 11, etc) con la ayuda de co mputadores. En lo que resta del texto el lector puede
suponer que r/> = OY r" = infinito, salvo que se indique otra cosa. Los resultados de la configurac in en
emisor comn se resumen en la primera co lumna de la Tabla 10-3. En la Tab la 1O-3A se ha hecho uso
de los supuestos citados; los resultados de la Tabla 1O-3B incluye n estos elemento s y slo se supone que
p"ro r,+r K+R s'

ro-u.

EL SEGUIDOR DE EMISOR

El esquema de la Fig. 10230 corresponde a un amplif icador en colector comn (Ce). A esta
configuracin se le llama tambin seguidor de emisor porque su ganancia de tensin es prxima a la unidad
[Ec. ( ID-50)} y por tanto un cambio en la tensin de la base se manifiesta con un cambio igual en la carga
en el emisor. Dicho de otra forma, el emisor sigile a la seal de entrada. Veremos ms abajo que la

r,

R,

R,

0,

1"

-'.

R,

v,

v.

,.1

g Ol Y .

R,

V.

R'o

R'

(,)

lb)

Figura 1023. (a) Etapaen colectorcomn(seguidorde emisor), y (b) su circuitoequivalente de baja frecuencia.

Ta bla IO-3A. Ecuaciones aproximadas de una eta pa amplificadora

(rD ~ oo. rb

=O)

COl/fig uraci6/1
Cantidad

ce

CE

-o

A,

r, + ({J" + I)R,

R,
- {J,R,

R , + R,

({3"

l }R"

R, + R,

~- t
I + {J"

- '-' -

1 +{J"

R,

{J"

R,JIR"

- -'Rm

- A,-R. Re+- R, - -Re

R,

R, + r,

R"
R;,

+ (J,,)

eB

Re

414

Microetearonica moderna

Tabla 10-38. Ecuaciones de una etapa amplificadora

Configuracin
Cantidad

eB

ce

CE

A,
'. + '" +

R,

R(t

+ P,,)
~

R, +

'.

R"

p~

R, + R, I + (P"RJ Rd

'o + ' ..
'.~1

R;

R.llRc

R, + ,. + ,,,
1 + p"

, ..[ t

+ R.

Rt llR"

::'+,J

RDI~c

El valor de R puede calcularse l am b i~n dClenn inando la resistencia Thhenn en los tenmna1esindicados. Mencionamos ahora eslo porque a
veces el el u;vale8te de Thhenine sd m~lodo ms eflcez de oblener Ro y lo utilizamos a lo l argo de1 le ~lo, En la Tabla 10-38 se toman los valores
R= Rc

Ro yR' E= RE j l , o

resistencia de entrada R j de un seguidor de emisor es muy alt a (centeneres de kiloohmios) y la de salida

R mu y baj a (dece nas de ohmios ). Por tan to la uti lizacin m s co rriente de un circuito en colec tor comn
e; a manera de etapa separadora que cumple la funci n de transformacin de resistencias (de alta a baja)
dentro de un amplio campo de frecuencias con ganancia de te nsin prxima a la un idad. Adem s el
seguidor de emi sor aumenta el nivel de potencia de la seal, es decir, que proporciona una ga nancia de
potencia,
La Fg. 1O-23b repre senta el circuito equivalente del seg uidor de em isor . Ob srv ese que e l colec tor
est a tierra respec to a la seal (porq ue la alimentacin Vce se ha sustituido por un cortoci rcuito de acuerdo
con la 5" regla dada en la Seco10-9).

La ganancia de corriente
Aplica ndo la ley de Kirchhoffa la Fig . IO-23b, la corrient e de salida 1" vend r dada por

Jo

- h - g",V"

( 10-45)

v"

(10-461

= ",...

Combinando las Ecs. ( 10-45 ) Y( 10-46), haciendo ~o = gno ", y la form aci n de la relacin IjIbresu lla

A,

-t:

t,

~ - ( ~"

1)

( 10-47)

La resistencia de entrada
La resistencia de entrada R, es la re lacin V Jlb' Aplicando la ley ele K.irchhoff al lazo exterior de la
Fig . IO-22b se obti ene

Etapas amplificadoras bsicas a baja frecuencia

Sustituyendo 1" de la Ec. ( JO-47) y dividi endo por

R, = -V" =
J"

1" "

415

I~

+ (3,,)R1:

(1

Observamos en la Ec. (10 -49 ) que R,para e l seguido r de emisor es notablement e mayor que Ni '" r.
para la etapa en emi sor com n, an con peq ue os valores de RE porque P.. l.

Ganancia de tensin
La tensin de salida es V"::: - 1~R r Puesto que V, ::: I,R, +
despu s de algunas manipulaciones algebraicas a
A l' = -V"
V,

V~,

con las Ecs. (10-47 ) y (10-48) se llega,

({J"

R, +

1" "

({Jo

+ )RE

1lR /;

R" + Ri

( JO-50 )

Con (Pn + I )RF. R, + /".' co mo es lo normal.Aj es aproximadamente igual pero ligeramente inferior
a la unidad.

La resistencia de salida
La resistenc ia R' n es la resistencia de Thevenin vista desde los terminales X-Y. Como la tensin de
Theven n es sim pleme nte V" ::: A\V " la determinacin de la corriente de cortocircuito 1" nos da R'" ::: Vjl ,,'
Obsrvese que 1" ::: -1" y haciendo Rf ::: O (cortocircuit o ) se puede llegar a (Prob. 10-46).
,

R -

+ .,,)RE/O +

(R ,

" - [(R,

1",,)/(1

(3,,)
{3,,)] + R,;;

110-51 1

La Ec. (10 -51 ) indica que R ' ~ es la c om binacin de las resistenc ias RI:: y (R, + Rn)/(I +P) en
paralelo. En la Fig. I0-23b vemos que R,, ::: Ro 11 RE::: Oy por tanto

R, +

R"

!""

~ I + ~"

Obsrvese que la resisten cia de salida es f uncin de la resistencia de fue nte R ,. Como P.. l . R" de un
seguidor de emsor es pequea (oh mios) comparado con la resistencia de e ntrada que es g rande (dece nas
o centenas de klloohmios). Los resultados para la etapa en co lec tor comn figuran en la tercera co lumna
de la Tabla 10-3.

Figura 1024. Circuito equlvatente de baja frecuencia de la etapa en base comn.

416

Mtcroetectron ca moderna

10-12. EL AMPLIFICADOR EN BASE COMN

El circuito de la Fig. 3~8 es una etapa amplificadora en base comn si VEl: Y REse sustituye JX)r una
fuente de seal V de resiste ncia interior a R . El circuito equi valen le es el de la Fig. 10-24, Yobservamos

que el empleo del modelo de pequea seal y los resultados obtenidos son independientes de que est en
consideracin un transistor npn o pnp. Aplicando a este circuito las defini ciones de A,. R" Av y R. dadas
en la Seccin 10- 10. se llega a los resultados de la cuarta co lumna de la Ta bla 10-3. Se deja para el lector
la comprobacin de estas f6nnulas (Prob . IO~ 42 ).

10-13.

COMPARACI()N ENTRE CONFIGURACIONES

DEL AMPLIFICADOR BJT

En la Tabla 10-4 se dan los valores numricos deA /. R, AV,RoY R' ~ de las tres configuracio nes bsicas
del amplifi cador BJT. para Rc RE= 1.5 ka y R, =0.6 ka y un transistor que tenga Po= 100, '. = SO
n yKm = 0.1 {} . El valor de Km corre sponde a un BJTpolarizado a ICQ = 2,5 roA [Ec. (10-34)]. El valor
de , .. 50 ka se obtiene para una tensin Early VA 125 V. Para cada configuracin se dan tres valores
de A"R. A y, Roy R'o La primera columna de cada circuito se obtiene de las ecuaciones de la Tabla 1O~ 3A
('. = O" . -+ 00 ). La T abla 1O~3B se aplica para el clculo de los restantes valores , con , . = 50
-+ 00 en la columna 2 y'. = O" .. = 50 kO en la columna 3 (para las tres configuraciones). La comparacin
entre daros de cada configu racin demuestra la utilidad de las relaciones aprox imadas de la Tab la 10-3A.
Con la excepci n de valores de R. sealados 00 los resullados de la columna I no difieren ms del 5%
de los de las co lumnas 2 y 3. Adems. los resultados de la co lumna I (para cada circuito) concuerdan.
dentro de un 10% con los medidos para un tran sistor con los valores de oarmetros dados.

a .,.

_.

Tabla 10-4 Comparacin entre configuraciones BJT

CfNIlid<MI

l .....
R,

I .... ~ I
R.

...

CE
T. - son

,. _ O. T. _ X

""'"
Alto

Al.

RO
100. K.. ..

T o
T .. soIln r.

00

l. 00 en

1.0S Iln

OO.s

9).8

I .S0

r.n 8

'. _ x

' 00

kn

CS

CC

r.so en

0 .IO U .R. ~0. lO k n .

97.'
1.00

Iln

9l. 0
~o lln

1.4b kll

...

""'~.

O. T._ x

Al..

,... son
T. _ '"

r. _ o

""'~
r. _ SOUI , .=O.
T._ X

".en '"m lln " .

lB

1. 7 110

Baj.

O.. . .

8.,;.

9.900
2.44

110';'

O.sso

0_989

0.989

Bo';'

Boj.

13.8 n

Ib.3 n

IU O

Alta

IH O

Ib. l

ISob O

!.SOkU

r. _ o
soIln

r._son r

O.. . .

O....

10.2 n

10.

U l

U 3

r.so eu

1.93 tol O
I.SO en

y Rr .R. '" r.s en.

Config uracin en emisor comn (CE)

En la Tabla 10-4 vemos que slo la etapa en emisor comn es capaz de proporcionar una ganancia de
tensi n y de corriente mayor que la unidad. Esta configuraci n es la ms verstil y utilizada de las tres
Obsrvese que los valores de R.o y R est n entre los de las configuraciones CE y CC .

Configuracin en colector comn (Ce)

En la etapa en colector com n, A. es alta (aprox imadamente igual a la de la etapa en emisor comn).

E/apas amplificadoras bsicas a bajafrecuencla

417

Aves menor que la unidad (pero prxima a ella) Rj es la ms alta y R" la ms baja de entre las tres
configuraciones. Este circuito se emplea mucho como etapa separadora e ntre una fuente de alta
impedancia y una carga de impedancia baja.

Configuracin en base comn (eH)

Raramente se emp lea sola la etapa en base comn (o como una de entre varias etapas e n base com n
en cascada) debido a que la gran disparidad entre las resistencias de ent rada y de salida impiden
virtualmente cualquier ganancia. En la Tabla IO~3 vemos que siem pre ~ realiza que Al < 1, y con Re y
Rs del mismo orden. tambin.Av puede ser menor que la unidad. La etapa en base comn se usajuntame nre
otras (por ejemplo una cascada CE~CB) por su extremadamente baja resis tencia de entrada que
contribuye a mejorar la respuesta en frecuencia de las etapas combinadas. Es interesante observar que la
ganancia de transducci6n V" I V~ de la etapa en base comn es alta. pero debido a la resistencia de entrada
sumamente baja la ganancia en tensi6n de la etapa tambi n es baja.

con

10-14. AMPLIFICADOR EN EMISOR COMN CON UNA RESISTENCIA

DE EMISOR
La ganancia de tensi 6n de una etapa en emi sor comn depende de~" como indica la Tabla 10-3. Este
parmetro del BIT depende de la temperatura. su envejecimiento. proceso de fabrica cn . as como de
otras variables, presentando el mismo grado de variabilidad que ~F' En consecuencia, frecuentemente se
necesita hacer que la ganancia de tensi6n de la etapa Av sea prcticamente insensible a las variaciones de
~.. (Esto es anlogo a hacer le independiente de p,. para estabilizar el punto Q.) Una forma sencilla y
eficaz para conseguir una ganancia de tensin insensible es aadir una resistencia de emisor RE a la etapa
en emisor comn como indica la Fig. 1O~25a . La desensibi lizacin conseguida es consecuencia de la
realimentaci6n facilitada por RE' (En el Cap. 12 se ver el concepto general de realimentaci6n).
En esta secci6n demostraremos que REtiene los siguiente efectos sobre el comportamiento dinmico
de la etapa amp lificadora: deja la ganancia de comente prcticamente invari ada aumentando la resistencia
de entrada en (1 + ~..> RE: tambin la resistencia de salida aumenta. Co n la condici6n de que (1 + ~,,)
RR, + r lI;, la ganancia de tensin es virtualmente independiente de ~" aproximadamente a ~RdRE'
Para el an lisis en baja frecuencia de este circuito puede emplearse el circuito equivalente de la Fig .
I O~25b . En este circuito vemos que

R,

-1,

'.

R,

R.

"

R,

'.

11

R,

'.

R,
R'

(' )

6 ", y.

r,

(b)

Figura 1025. (a) Etapaenemisor comncon resistencia de emisor. (b)C ircLlitoequivalentede la etapa. vlido para baja frecuencia.

418

Microelectrnica moderna
1" = g",V".

(lO-53)

v,

(lO-54)

- 1" R e

(lO-55)

Las ecuaciones de Krchhoff para el lazo de la base dan

- Vs

Ib(R s

+ (h +

r".)

g",V".)R e = O

(lO-56)

gmV".)Re

(lO-57)

y
V b = lb

+ r". + (h +

De las Ecs. ( 10-53) y (10-55) resulta

Al =

1"

= {3o

(lO-58)

Sustituyendo la Ec. (lO-53) en la (1055) y dividiendo por lb resulta

R,

Y,

= - = '. + (1 + ~,,)R,
lo

(lO-59)

Combinando las Ecs. (l053) a (10-56) y desp ejando VJVsresulta

Yo
Av = - =

v,

- ~,,R e

Rs

+ ;". -+

(1

{3,,)Re

(10-60)

Para (1 + ~) RE R, + rft , la Ec. (10-60) se reduce a

-Re
R,

Av = - -

(10-61)

independiente de los parmetros del transistor. Hacer que Ay sea independiente de las variaciones de ~ Q
es a expensas de una reduccin apreciable de la ganancia comparada con la que se obtiene con una sola
etapa en emisor comn . Sin embargo. en muchas aplicaciones el beneficio obtenido compensa este
inconveniente.
Las resistencias de salidaR"y R '" de la Fig. 10-25a son respectivamente infinita y Re ya que admitimos
que r" tiende a infinito. Si incluimos el efecto de 1'" (Prob. 10-47) las resistencias de salida sern las dadas
en la Tabla 1O-3B.

10-15. ETAPAS AMPLIFICADORAS FET

Las principales configuraciones del amplificador FET son anlogas a las de las etapas BJT comentadas
en anteriores secciones. El antsis de estas etapas se basa en el modelo FET de pequea seal introducido
en la Seco 414; el mtodo empleado es semejante al seguido para el BJT (Sec. 10-9). En esta seccin nos
.referiremos a las configuraciones de fuente comn (CS) y drenaje comn (CO) empleando las notaciones
de comentes y tensiones para el FET dadas en la Tabla 102.

Circuitos equivalentes de pequea seal

El modelo de baja frecuencia y pequea seal , vlido tanto para el JFET como para el MOSFET est

Etapas amp lificadoras bsicas a baja frecuencia

4 19

representado en la Fig. 4-36 Yrepetido para mayor comodidad en la Fig. 10-260. Los prametros K.. y rd
del modelo quedan definidos por las Bes. (4- 17). (4- 19) Y (4-23) repitindose tambin para mayor
comodidad en las Bes. ( 10-62) Y( 10-63).

K... = lV~ V /Vo/DH

g... =

IV

h.Jk L IDQ
J

'J - AI
--

' JQ

para J F ETs

( 10 62n )

para MOSF ETs

( 10-62b)

VA
I,)(}

(1063 )

Obsrvese que tanto los valores de .$... como los de rtl dependen de la polarizacin. Comparando la Fig.
10260 con el modelo hfbrido-n del BJT (Fig . 10-10) se ve que son equivalentes si r" = O Y r~ --+ 00
(circuito abierto ).
La resistencia de salida r" norma lmente no es suficientemente grande para poderla despreciar (as
como se desprecia ro en el modelo BJT). Corrienteme nte r" es del orden de unas pocas decenas de
kiloohmos para el MOSFET; para el JFET r" puede ser de hasta varios centenares de kiloohmlos. El
valor de K", para un FET polarizado a IOQ es inferior que el de un BJT polarizado a ICQ ::: ID(}' Por tanto,
para conseguir la misma ganancia de tensin que un BJT con resistencia de colector Rc,la etapa FEl
necesitar normalmente una resistencia de drenaje RD > Re" Debido a los altos valores de RD frecuentemente empleados. no se puede despreciar en el modelo la resistencia de salida incremental rti" Puesto que
en el anlisis del amplificador FET debe incluirse r4' muchas veces es conveniente emplea r el modelo de
la Fig. 1O-26b. La tensin de la combinacin fuente-resistencia ( J.l. V ,-r) de la Pig. 10-26b es la fuente
de tensin eq uivalente ala fuente de corriente K",V,. en parale lo con 1" en la Fig. [0-26. La magnitud J.l..
llamada factor de amplificacin viene dada por
(10-64)

El circuito abierto entre puerta y fuente en el modelo ' hace que I =O de forma que es inoportuno
considerar A, y Ren etapas FET (co rrientemente). Para la mayor part de circuitos FET,la ganancia de
tensin Av y la resistencia de salida R" son los elementos ms importantes que describ en la actuacin
amplificadora.
D

1", v"

'.

'.
v"

.IV,.

,. -1", '"

'"

flgu r.IO-;u. Dos (onn as del cin:u iloequivalenle de baja (recue ncia y peque a sdal de l FET.
1 Un moddo de toda ~ dcbien ineluir las lniSkncias r y r ~nln: drCRilje y put:l' 1oiI Yenue f"'''1e y puert a rupclI;l ivommle. EsIaS
rc:sisleneiaf, 5<l ponn puos de corrien lC de fl.lC nIC Yde dn:naje . pw~a .lfavts de la tapa de xido ~n el MOSFET o . travs de la uni6rl p" con
poIariu<:il'l i,,"en.~ " ~I JFET. Las mcdiciones (a" t;OfTlO el w lisis ~) indican qt>C' '41 Y ' son supclioru a 10.000 Mn por lo qu~ es
razooabl~ considerarlas t;OfTlO clrc u;kI$abicr\o$.
.,

420

Microelectrnica mode rna

El circuito bsico que ana lizamos es el de la Fig. 1O-27a. Ob srvese qu e si medimos la tensin de la
salida desde drenaje a tierra (neutro, sealado N) esta es una etapa en fue nte comn con resistencia de
fuente . Si R O la etapa es en [uente comn normal (Fig. 1O~ 28a ) . Anlogamente si la salida se toma
entre fuente 'y tierra, siendo Ro = O. el circuito es un amp lificador seguidor de fuente en drenaje comn
(Fig. 1O-28b ). Al incluir Ro esta etap a se co nvierte en etapa en drenaje comn con resistencia de drenaje.

Anlisis de la etapa a mplificadora FET generalizada

La Fig. 1O-27b representa al circuito equivalente de la etapa FET generalizada (bsica) de la Fig.
1O-27a. Obsrvese que empleamos la forma de ci rcuito equivalente de la Fig. 1O-26b . Aplicando la ley
de Kirchhoff al lazo del drenaje y suponiendo una excitacin senoidal. tend remos
( 10-65)

Segn la Pig 1O-27b la tensin entre G y S viene dada por

( 10-66)

Combinando las Ecs. ( 10-65) y (10-66) tend remos

"

110-671

R o + ([

Las tensiones de salida

VO l

y V Ol entre drenaje y tierra y entre fuente y tierra respecti vamente son

,
r

Y,

R,

R,

7,)

~ V'l

y.,
R~2

-s-

y.,

~ l R~J

'"
Etapa en fuente comn con resistenc ia de fuente. y

lb)

Figura 1027 . (a)

(b ) circuito eq uivalente de peque a seal. El modelo de la
Fig. IO26b (en trazos menos intensos) se emp lea para represe ntar el MOSFET en (u ).

- JLR/I
RIJ +( I +

(10-681
(10-69 )

La gananci a de tensin de la etapa en fuente comn con resistencia de fuente es

Etapas amplificadoras bsicas a baja fre cuencia

V...
A l' :: =

421

( 10-701

V.

Con ~ 1, y medi an te la Ec. (10 -64 ), Al' se puede expresar

~ K",Rt..

(10-71)

+ C",R.R ,./Rn

La resistencia de salida R' 0 1 es la resistencia Thevenn vista mir ando los terminales 1 y 2. La co rrien te
de co rtocircuito se puede ex presar como
- /

= /

JI

p.
----,-J::-----,-o_ V

r,l

N, I.

(1

,L)R.~

(10-72)

'

RD

'.,

V.C?
,.)

lb)

Figura 10-28. (a) Etapaen fuente comn, y (b) erepaen drenaje comn (seguidor de fuenle). Esle cucuuo se puede deducirdc la
fi g. 1().27a haciendo R. = O(para (a )1o bien Ro = O(para (b) ].

T abl a 10-5 Ecuaciones de las etapas FET

COlifi8/frQCio,,~s

es

Coflfidad

CS con resistenciade fllmf~

A,

- K_R,.

- I'-N,.
r ol ... N,. ...
r ol'"

R"

R:.

R"

Puesto que

VOl

11

CD

U + I'-IR., ..

R.U +

,-,----'7""'''''
+ k...N ,R,/ R"

rol ...

R.O + 1'- 1

JJ. 1 - r ,,( \ ... N_R,. l

.. .L
g_

R. . R"

R" I R u

rol

JJ.

es la tensi n Thevenin. se deduce que

R:. = V
/ " . ::
oc

La resistencia de salida R

~I

RD(rJ + Rs(1 + ,L)J

RI> + ",1 + Rs(1 + ,L)

:=

R,~II,.,1 + R.O +

,L))

( 10-73)

de la e tapa en fue nte co m n con res istencia de fue nte es

R" l "" re + Rs(l + ,L) = r.,( 1 + K...R s )

( 10-74)
para ~ 1.
En la segunda columna de la Tabla 10-5 constan los resu ltados de la etapa e n fuente comn con
resistencia de fuente.

422

Microelectrnica moderna
En una forma similar, al hallar la resistencia de T hevenin entre S y N tendremo s
R;,2 =

Y 2
1:

R, - u

Rs{rJ + Ro)
Ro + rJ + ( 1 + .,L)R~

Ro + rJ

R.I'II I + .,L

( 10-75)

NuevamenteR ~2 ::: Ro2 1 1 Rs y as

Ro + rJ

1 + 1'

( 10-76)

La etapa en fuente comn

HaciendoR, ::: O, podemos deducir las Ecs. (10-70) y ( 10-74) a:
A v --

-g",R D
1 + R)rJ

~ -Y,

(10-77)

(l0-7S)

R"I ::: r J

La confi guracin en drenaje comn

La configuracin en drenaje comn o seguidor de fuente se obtiene a partir de la Fig. 10-27 haciendo
Ro ::: O y utilizando V02 como salida como se ve en la Fig. 1O-28b. En esta situacin las Ecs. ( 10-69) Y
(10-75) se convierten en

AV

_ V"2
Y,

I"J

+ Rs(l +

JL )

(10-791

( lO-SO)
Para J.l 1 y l /g", Rs,AI' = I YR'o2"" ROl::: l/g"" Estos resultados indican que el seg uidor de fuente
tiene una ganancia cercana a la unidad y una resistencia de salida baja como su semejante BJT el seguidor
de em isor. Los resultados para la etapa en drenaje comn figura n en la Tabla 10~5 , columna 3.
Las ecuacione s de la Tab la 10-5 se pueden obtener directamente de la Tabla 10-38 por la similitud
entre los modelo s de las correspond ientes etapas BJT y FET , El procedimiento a segu ir es :
1- Identificar RD , Rr r, y Kmde la etapa FET con Re' RE' I"a y Km respectivamente de la etapa BJT
semejante.
2- Fijar rb ::: O y despus de emplear ~o ::: Kmr n hacer r ~ -e oo. Por ejemp lo. utilizando el valor de Ra
de la configuracin en colector comn de la Tabla 10-38 , la identificacin del paso l da Ro::: f d
(Rs +
r, + 1" n)/ (l + P) , que al aplicar el paso 2 queda en Ra ::: rd 11 (Rs + r n)/O + gn,!' ~) que cuando r ~~ 00
se reduce a Ro::: rd I1 us; rJO + 11), siendo ste el valor de Ro dado en la Tab la 10-5 para la etapa en
drenaje comn,

II

Etapas amplificadoras bsicas a baja fr ecuencia

423

Se previene al lector que no llegue a concl usiones errneas al observar que el tratamiento de los
amplifica dores FET es con mucho ms breve que el de las etapa s BJT. Mientras que los amplificadores
BJT se emplean con mayor frec uencia , mucho s amplificadores integrados modernos emplean BJT y FET
en un mismo chip (tecnologas BIMOS y BlFET). Adem s se fabrica n con tecno logas NMOS y CMOS
una variedad de sistemas de procesado de seales que utilizan tanto circu itos digital es como analg icos .
Los conceptos bsicos de amplificadorson comunes para ambos tipos de transistores, y las config uraciones
BJT y FET descritas son semejantes. Puesto que las conclusiones respecto a los amplificadores BJT se
pueden aplicar directame nte a las etapas FET cons ideramos que repetir para los amp lificadores FET los
anlisis detallados de las etapas BJT es innecesario (adems de ineficaz y tedio so).

1016. AMPLIFICADORES BJT EN CASCADA

Vemos en la Tabla 103 que la ganancia de tensin de un ampl ificador de una sola etapa depende de
la res istencia de carga de la etapa (Re para las etapas de emisor comn y de base comn y RE para la
configuraci n en colector comn). Tal como se puntual iz en la Seco 10-7, la magnitu d de la resistencia
de carga no se puede especificar independientemente deb ido a las condiciones impuestas por la'polarizacin. Por tanto, la ganancia conseguida con un circuito de una sola eta pa puede muy bien no ser suficiente
para el fin particular propuesto. Adems , las resistencias de entrada y salida pueden tener valores que no
sean los adecuados al objeto pretendido. Para superar estas dificultades se pueden conectar en cascada dos
o ms etapas; es decir, conectar la salida de una etapa a la entrada de la siguiente como se ve en la Fig.

10-29.
1

R,

"

h
e
W

Etapa I

's
'a

h
e
W

Etapa 2

'a

R,

'.

"

---

FigUflll O.29. Representacin grficadedos etapasencascada.

El anlisis de la configuracin en cascada se basa en los resultados obtenidos para una sola etapa tal
como se describe a continuacin. En primer lugar ob tendremos el equivalente de The venin de la primera
etapa en los terminales 1-1' , es dec ir, la porcin de l circuito de la Fig . 10-29 que figura en la 10- 30a.
Para este amplifi cador de una sola eta pa la tensi n de salida (fuente de tensin Thevenn) es A I'I V, Yla
resistencia de salida R~ " Esta combinacin acta como fuente de seal y como resis tencia de fuente de
la segunda etapa como en la Fig. 1O-30b. Para la etapa de la Fig. 1O-30b la tensin de salida es Al ? veces
la de entrada o sea Va = A I'IA I'::! V . Y
110-81)

El mtodo que lleva a la Ec. (10-8 1) es aplicabl e a varia s etapas repitiendo el proceso . Obsrvese que
si AI'1 y An son mucho ms grandes que la unidad , la ganancia total de la cascada Al' es mucho mayor
que la ganancia que pueda tener cualquier etapa. Vere mos esto en el s iguiente ejemplo :

Ejemplo /0- 7
El amplificador en cascada de la Fig 10-3 1 consta de dos etapas en emisor com n, una de las cuales

424

Microelectrnica moderna

tiene una resistencia de emisor. y una etapa en co lector comn. Obsrvese que no estn representadas las
compone ntes de polarizacin y se supo ne que su efecto es despreciable. El trans istor QI tiene ~u::: 100
y /" K ::: 1.0ka: los trans istores Q2 y Q3 tienen ~u::: 100 y /".::: 0,5 kn. Determinar la ganancia total.

"

Etapa
1

V,

., ,

R'

Val "'AV 1V,

I nl' ,

Etapa
2

l:l...

"

V.

(b1
1'1
Figura JO-J O. (11) Primera etapa no cargada de l amp lificador de la Fig. 10-29. (b) La segund a elapa impu lsada por el equivalente
de T hevenin de la prime ra.

Solucin
Primero obtendremos el equivalente Thven in de la primera etapa en los termi nales 1-1'. Esta es una
etapa en emisor comn con una resistencia de emisor para la que la ganancia de tens in viene dada en la
segunda columna de la Tab la 1O-3A. Sustituyendo valores tenemos

,
lkil

zen
Q3

Ha
V,

roen

.,

l'

Ha
"

Figura 10-31. Amplificador de tres etapas en cascada para el Ejemplo 10-7.

A VI =

-100 x I
= - 7.63
2 + I + 1I + \0010.1

La resistencia T hevenin es R'ol::: RCI = I k.O:, Ahora obtendremos el equi valente Thevenln de la
segu nda etapa en los term ina les 2-2 ', Ta l como se ve en la Fig . 1O-32b e l equ iva lente T hevenin
de la primera etapa es la fuente de seal de la segunda . La ganancia de tensin de esta etapa en emisor
comn, segn la columna I de la Tab la 1O-3A es
Al "=
-

- IOOx 2
= - 133
1 + 0 .5

y la tensin de salida de la etapa 2 es A\I Al! V.I = I020V.\ . Esta tensin exci ta la etapa en colector comn
y tiene una resistencia de fuente R'", = 2 kO como se muestra en la Pig . 1O-32c,

Et apas amplificadoras bsicas a baj a frecuencia

"n ,

425

Hn

"

~lOon; l R
:.'

l b)

(a )

,,~

v.

,1"
(e)

Fig ura 10-32. (a ) Primera e tapa no cargada del amplificador de la Fig. 10-3 1. (b ) La segu nda etapa: la fuente de sea l VOt y la
resis tenc ia de fuente ROl forman el equ ivalente Theve nin de la primera etapa. (el La etapa en colector comn (terce ra); V02 YROl
son el equivalente de The venin de (b ).

De la columna 3 de la Tabla 10-3Ase tiene

A ~,~

(100 + 1) x 5
=

+ 0.5 + 5(100 + 1)

= 0.995

La ganancia total es. segn la Ec. (10-81)

Es interesante observar que si se pidiese a un amplificador de una sola etapa. por ejemplo el Q2, que
diese la mismaganancia al ser excitadopor lafuente de seal de la Fig. 10-30 se necesitara una resistencia
de colectorde 30 kil. A temperatura ambiente los parmetros de Q2 indican / eQ= 5 mA. En consecuencia.
para esta sola etapa Vec debera exceder de 150V. tensin evidentemente impracticable para la mayora
de circuitos de transistores. (Los valores sealados en este parrfo se comprueban en el Probo10-65.)
La ganancia total de corriente Al l/O es igual al producto de las ganancias de las etapas individuales
porque la corriente de salida de una etapa no es igual a la corriente de entrada de la siguiente. En la Fig.
10-31podemosverque lacomente de salidade Q 1(en la resistenciade l k Q ) no es lade entrada (corriente
de base) de Q2. De todas formas podemos deducir Al de la ganancia de tensin total Av.
Consideremos la situacin de la Fig. 1O-33a en la que el amplificador consiste en un cierto nmero de
etapas en cascada. Para este circuitoAl' = V V" Convirtamos ahora las combinacionesen serie de V s y R s
en su fuente de corriente equivalente como en la Fig. IO-33h. Para el circuito de la Fig. IO-33b, podemos
identificar la ganancia de corriente con Al = Ijl.. Sin embargo lo = -Vj RL Yde la conversin de la fuente
/s = VjR... o sea
- V./R 1.
Al = 1"
- =
J,
V/ R"

- R"
V"
-R . V,,

(10-821

Por tanto, conociendo Rs y RL podemos deducir Al de Al' (o viceversa).

Las resistencias de entrada y de salida de una configuracin en cascada son simplemente la resistencia
de entrada de la primera etapa y la de salida de la ltima. En el circuito de la Fig. 10-31 la resistencia de
entrada es la de una etapaen emisorcomn con una resistenciade emisor. Esta es evidentemente superior
a la que se puede conseguir con una etapa nica en emisor comn. Anlogamente, la etapa de salida en
colector comn provee una resistenciade salida verdaderamente baja. As, pues, el amplificador de la Fig.
10-31 tiene una resistencia de entrada alta y una resistencia de salida baja. con una ganancia de
aproximadamente 1000. En la Tabla 10-4 vemos que esta combinacin no se puede lograr con cualquier
configuracin sola.

426

Mtcroetearontca moderna

,--------{R,

t-----, ,

v,

,
R,

Amplificador-

t, ", IR,

V,

'-l
R,

v.

/,

A .r "

, . -v,

lb'

l"

FlgunI 10-33. Amplificadorimpulsado por: (Q) una fuente de tensin. 'Y (b) una fuente de corriente.

Eta pas FET en cascada

Las etapas de transistores de efecto campo se conectan en cascada para conseguir mayore s ganancias
de tensin de las que se pueden conseg uir con una etapa nica. La ga nancia total de los am plificadores en
cascada viene dada por la Ec. (10-8 1) en la que A ,,; son las gan anci as de tensin de las etapas individu ales
(Tabla 10-5). En la mayor parte de amplificadores BJT en cascada se emplean configuraciones semejantes.
tales como las de fuente comn-tuentecomn. (CS-CS), fuente comn-drenaje co mn (CS-C D) (Ejemplo
10-7) y casca do (la fuente comn-puerta comn del Prob.I O-72) .

10-17. ETAPAS DE TRANSISTO RES MIXT AS (COMPOUND)

Las Figs. 10-34 Y 10-35 representa n tres amp lificadores de etapas en cascada muy empleados como
circuitos integrados. Cada uno de estos circuitos se puede co nside rar como un BJT equivalente. de dond e
le viene el nombre de mixto o compuesto . Estos circuitos combinan o mejoran las propiedades que
se pueden conseguir con las distinta s configuraciones. El co mportamiento de las etapas de transistores
mixtos es similar al del amplificador en cascada del Ejemp lo 10-7. En los dise os de circuitos integrad os
frecuen temente se utilizan estos elementos como etapas individuales en un amplificador en cascada.

-'"

JI'
Tl'lInSistor

'u compue sto

(. 1

(b )

flguralo..J4. Transistores mmos (compueslOS): (Q) Par Darlingron(cascada CC-CC), 'Y (b)cascada CC.cE.

Etapas amplificadoras bsicas a baja frecuencia

427

Config uracin CC-CC (Dar lingto n)

La cascada colector comn-colector comn de la Fig. 1O-34a se denomina frecuentemente trans istor
Dartington o par Darington. La fuente de corriente l EE se emplea para proporcionar la polarizacin del
circ uito. Para el transistor compuesto (sombreadojr., es la corriente de entrada ~ 1,. = + 1'2es la salida.
Obsrvese que la corriente de entrada de la seal en Q2 es la corriente de emisor de Q 1, o sea

'd

y
de dond e la ganancia de corriente de l transistor mixto
1,-

~o, ~ -1

~ ~o(~"

P.. es
2) ~ ~,

(10-83)

"

para P~ 2. Para P~ = 100, P: "" 1Q4; evidentemente, la gan ancia de corriente se ha acrecentado.
Etapa CE

Etapu en

'1
R,

N,.

V..

Figura 1035. El easccdc ocascada m

eo.

Con ms frecuencia se emp lea el transistor Darlington como seguidor de emi sor porque tal como indica
la Tabla 10-3 el valor extremadamente elevado de P,~. hace que Av sea virtualmente igua l a la unidad, R
extremadamente grande y R extremadamente bajo .

Conexin CC~CE
El circuito de la Fig. l D34b corresponde a un circuito colector comn-emisor comn de propiedades
similares a las del par Darlington. La ganancia de corriente del transistor mixto es aproximadamente 13~
ya que la corriente de emisor en QI es la de base en Q2.
La composicin CE-CC es preferible a la configura cin CC-CC al formar etapas en emisor comn
equivalentes. La ventaja de la configuracin CC-CE es deb ida al hecho de que los colectores de Ql y Q2
no estn conec tados como en el par Darlington . A causa de la conex in de los colectore s (esencia lmente
en paralelo) se reduce la resistencia de salida (ro < 00). Adems, la respue sta en frecuencia de la cone xin
CC-CE es superior a la de l circuito CC-Ce.

Conexin CE-CH (Caseodo)

El empleo primario del circuito cascodo (emisor com n-base comn) de la Fig. 10-35 es el de facilitar

428

Mtcroetectr nca moderna

una ganancia de tensin alta dentro de un campo de frecuencia ms amplio del que puede conseguir una
etapa en emisor com n. La respuesta en frecuencia de la etapa CE-CB se estudiar en la Seco11 11. En
la Fig. 10-35, la corriente Ib l es Vj (R, + R l ) para la etapa en em isor co mn, o sea

t. ,

V,
R. + 1'.".1

(10-84)

= =

Se observa qu e ~O l 1M I d -1,2' con ~02 1, la gana ncia de corr iente de la etapa en base comn es
igual a la unidad . Podemos llegar a la conclusin que /" = /.-1 "" /"1=~" I b l , de do nde la ganancia total de
corr iente es Al = I j l h' = ~" .
La tensin de salida V" = -1"Rc que con la Ec. 10-84 nos da

Al'

V"
V,

- {3" R c
R" + 1',, 1

( 10-85)

El valor de Av en la Ec. (10-85) es el corres pondiente a etapa n ica en emisor comn con una resistencia
de carga Rc ' Sin embargo, en el circuito cascodo la resistencia de carga de la etapa en emisor com n es
R para la etapa en base comn. Como indica la Ta bla 10-4, el va lor de R es significa tivamente ms bajo
que el deR c necesario para obtener la ganancia. Esta baja resistencia de carga en la etapa en em isor com n
es lo que mejora el funcionamiento de l circuito cascado a altas frecuencias

10-18. EL AMPLIFICADOR DIFERENCI AL

El amp lificador diferencial, par de emisor acoplado, o par diferencial es un bloque constructivo
esencial en los modernos amplificadores integrados . Este circui to, representado en la Fig. 10-36 ya fue
citado en la Secc. 3- 12 en donde se puso de manifiesto que su funcionamien to se fundaba en la facultad
de construir elementos emparejados en un solo chip. Tambin se vio que con pequeas diferencias de
tensin VJ (4V r >jVJ Ien la FLg 33 3), el par diferencial se comporta como un amplificador lineal. En este
captulo exa minaremos con mayor detalle su comportamien to a baja frecuencia.
En la Fig . 10-36 se ha incluido la resistencia de salida Rf: de [a red de polarizacin de la fuente de
corriente (Sec. 10-3). Como veremos prxima mente, esta resistencia juega un papel importante en la
actuaci n. Supondremos que la corriente en Rf. es des preciable co mparada con la l EE' Obsrvese que no

R,

J/ '1

QI

'"I

R,

""

Q2

v,

v,

R,

Figura 10-36. Etapa acopladaenemisora par diferencial.

Etapas amplificadoras basteas a baja fre cuencia

429

se ha sealado ninguna R, OYque la resistencia de dispersin de la base I' h Opara nuestro an lisis de l
ampli ficad or difere ncia l. En la prxim a seccin se trata r de los efe ctos de es tos e leme ntos .

Modo diferencial
Para VI = V2 y sup oniend o 131' 1, las co rrie ntes de co lector y de emisor de cada etapa so n ig uales
(le = 1l El). Todas es tas corrientes tienen mag nitudes iguales (aproximadame nte) a l EE./2 de bido a la simetra
del ci rcuito y a la despreciable corriente en RE'
Incrementemos ahora V en /). 1'/2 Y d ismi nuyamos simult nea men te V 2 en /). 1'/2. Efectivamente
estamos aplicando una seal increm ental
a B I y una seal -/).1,/2 a B2 La ten sin diferencial Vd
V -V aum enta en /). 1'. Co n /). l ' <4V e l circuito funcio na linealmente co mo ind ica la caracterstica de
tr~ns2ferencia para la Fig. 3-33 . (Estacaracterstica de tran sferen cia es s lo una aproximacin ajustada a
la situac in qu e estamos viendo aqu . ya que la Fig. 3-33 fue de sarrollada para Rf: -e oo.) As. I C I crece /).
/c e /el disminuye en igual cuanta (el increment o de In
r)' Como / e =11El los cambios e n / CI e l C2
apa recen tambin en los emi sores. En consec uencia, la corriente e n R" permanece inv ariable (el incremento
de corriente en Rf: es nulo) haciendo que la ten sin VEse mantenga asimi smo cons tante. Recurde se que
en el anlis is de peque a seal las tension es constantes se reemplazan por co rtocirc uitos. As, en nue stro
model o incremental cada emisor est a tie rra .
La situacin que acabamo s de describir se conoce como modo dife rencial porque las seales de entrada
(,1. 1'/ 2) aplicadas a QI y Q2 son igual es y opu estas ex istiendo una seal diferen cial Vd' Para el modo
diferencial puede dibujarse el circuito increment al como en la Fig. 10-37a. Obsrve se que el modelo para
los transistores no est mostrad o ex plcitamente pero s implcitamente debido al funcio nam iento incre mental. Ya que amb os lados del circuito son idnti cos slo deberemos analizar uno de e llos. Es te co ncepto
de semi -circuito lo emplearemos en la pr xima seccin pa ra a nalizar detalladamente el amplificador
diferencial.

-n

=-/)./

Modo comn
Considere mos que las dos ten siones VI y V2 aumentan en t.. 1,/2. La ten sin diferencial Vd permanece
nula , mientras que I n e I n son igual es. No obsta nte, como ex iste Rf: tanto una co mo otra experimentan
un pequeo incremento S I c' Nue vame nte aparece n en e l em isor los cambios de ' c y por tanto la co rriente
en REaum enta en 2 SIc. La ten sin VEya no es cons tante sino que debe aumentar en 2 SI c;RE' Es ta situacin
en la que se aplican se ales iguales a QI y Q2 se denomina modo com n. El circuito eq uivalente
incremental est representado en la Fig 1O-37b. en la que va implcito que QI y Q2 se repres enta n por
SI/S modelos de peque aserial.
En la Fig. 1O37b se ven dos resistencias, cada una de e llas de val or 2RE La ten sin a travs de cada
una es 2 SI!?!,: e igual es los ca mbios incrementales en VE: as. las dos resistencias e stn e n paralelo y 2RE
I12RE = RE' Como se ve en la figura las do s mitades del circ uito son simtricas y slo ser necesario anali zar
una de ella s. El equ ivalente de l modo comn es el de una etapa en emisor comn co n una re sistencia de
emisor.
Result a evidente en la Fg. 10-37 que , dependiendo de la sea l de entrada. e l am plifi cador diferencial
acta o bien com o etapa en emisor co mn o bien como etapa en e misor comn con res istencia de emisor.
Por tanto la ganancia de esta etapa es notabl emente ma yor en el funcionamiento c omo modo diferencial
que como modo co mn. Normalmente los amplificadores diferenciales se disean de forma que a e fectos
prcticos slo resulten amplificada s las seales diferencia.
Como anteriormente se ha se alado varias veces. no pueden fabricarse en un chip condensadores

430

Microelectrnica moderna

v.,

v.,

+--~v.,

1
(,'

(b'

Figura 1037.Elconceprcde med io circuito: (a ) equivalente de pequea seal y modo diferencial, y (b ) equivalente de pequea
seal y modo comn del par diferencial. (Se sobreentiende que los transistores se sustituyen por su circuito equivalente incremental.)
gra ndes (de paso y acoplamiento), y por ello los circ uitos integ rados son generalmen te acop lados
directamente. Sin embargo , en muchos amplificadores diferenciales existe el efec to producido por los
condensadores de paso y de acop lamiento como consecue ncia de la simetra del circuito. La tensi n VE
permanece cons tante en el modo diferencial , y tal como se aprecia en la Fig. IO-37a , el emi sor es t a tierra
para el anlisis de peq uea se al. As . es como si RE est uviera con bypass. Anl ogament e, la tensin
entre los dos colectores Vo l-V~l es nula en el modo comn y es el doble de la variac in de V"I (o V,) e n el
modo diferencial . Co mo la seal ap licada . v puede hacerse posi tiva o negativa, la tensin Vo 1-V"1 puede
ser positiva o nega tiva (alrededo r de O V). Este es simp lemente el efecto prod ucido por un condensador
de acoplamient o.
Tambin es difci l, con cua lquier tecnologa de integracin, fabricar gra ndes resistencias, si bien e n la
Fig. 10-36 Re se represent a como una resistencia. esta res istencia normalme nte est fonnada por la
resistencia de sa lida de un espejo de corr iente (Fig . 10-22). En la Seccin 14- 2 se tra ta r de estas cargas

activas.

10-19. ANLIS1S DE AMPLIF1CADORES DiFERENC1ALES

El anlisis del amplificador diferencial se basa en el concepto de sem i-circu ito citado en la Seco10-18.
Este mtodo se vale de la simetra del circ uito tanto en el modo diferencial co mo en el modo comn.

Ganancia A lJ.If del modo diferencial

Co nsideremos que se aplica una sea l VDM a la base de Q/ de la Fig. 10-36 Y que a 8 2 se le aplica
- VDM' En estas condiciones del circui to de la Fig. :O-37a es vlido (con . v/2 sustituido por VDM ) .
Empleandoel concepto de semi-circuito,es decir, analiza ndo slo una mitad del circ uito, se llega al modelo
de pequea seal de la Fig. 1O-38a. Este es el modelo de una eta pa en em isor com n con R, I'~ O, Y
segn la entrada Av en la primera columna de la Ta bla 10-3A.

= =

Etapas amp lificadoras bsicas a baja frecuencia

'.

431

B", V .

V.

R,

vo'

v.,

v.

2R,

~)

~)

Figura 1038. Modelosde pequea sealpara(al el modo diferencial,y (b) el modo comn.

- (3"R c =

V"I
A/JM = - =
V/),I'

( 1086)
-

~1f",Rc

r"

Co n VDM positivo, Vol = A oMV 1m y como se ve en la Ec. (10-86) , ADA! es negat ivo de forma que VOl est
defasada 180"respecto a V OM (Vol se ha invertido). Puesto que Q 2 est excitado por .VOM' V~l = - A O.lf VO M y
Vo2 est en fase con V DM (V~l no invert ido).

Gan anci a A CM del modo comn

Cuando se aplica una seal Vn , a ambas bases de la Fig. 10-36 (modo com n) es vlido el circuito de
la Fig. l 0-37bresultando el circuito equivalente de la Fig. 10-38b. Para este circuito la ganancia A CM (seg n
la entrada Ajen la segunda columna de la Tabla 1O-3A) ser :
A CM

= - V"-I ~
Ve u

- (3"R c
2({3" + l )Rf : + r"

1[0-871

Con Po 1, y dividiendo por rl(, la Ec. (10-87) se convierte en

ACM

para 2g",Rf
respecto VnI'

- If ",R c

+ 21f",Rf;

Re

110-881

~-

2R"

l. Como la misma seal se aplica a Q I ya Q2, tanto V"I como

V~2

estn defasados 1800

Relacin de rechazo del modo com n

En principio el amplificador diferencial se dise a para ampli fica r sea les diferenciales; por tanto se
requiere que A D..., A CM' Una forma de valorar la actuacin de un amp lificador diferencial es med iante
la relacin de rechazo del modo com n CMRR de finida como

CMRR "" A

OM

110-891

ACM

Combinando las Ecs. (10-86) y (10-88) resulta

CMRR = 1

+ 2': ",R"

= 2K..,R:

110-901

432

Microelectrnica moderna

Como puede verse en la Ec. ( 10-90) los grandes valores de la CM RR requieren grandes valores de RE
y frecuentemente se necesita emplear fuentes de corriente con resistencia s de salida altas. Obsr vese que
si RE-e "". la CMRR -e "". A CM :::: O y no aparece en la salida ninguna componente en modo comn. Con
estas condiciones se ha trazado la caracter stica de transferencia de la Fig. 3-33.

Salida para seales de entrada arbitrarias

En nuestros anter iores comentarios se supone la existencia de seales ya sean en modo comn o en
modo diferencial. Esto no se ajusta a la realidad y raramente sucede en el mundo real. Sin embargo . las
sea les de entrada arbitrarias se pueden descomponer en compone ntes en modo comn y componentes
en modo diferencial. Consideremos aplicada s a Q 1 Y Q21as seales VI y V1 respectivame nte. Este par de
seales se pueden representar como suma y diferencia de otras dos seales V/m y VO l O sea:

V2

Vc ,\!

V/al

Despejando V011 YVOl de estas ecuaciones tendremos

VI
V1
V IH I = C-'--;;c--'-"

(I0 -9I a)

(I0-91b l
El efecto de esta descomposicin est representado en la Fig. 10-39. Se aplica la superpos icin porque
el circuito acta linealmente. La salida consta de dos componentes. una de ellas atribuida al parde fuente s
VOM y la otra al par de fuentes VOl" As pues. una de las componentes de la salida es de bida a la seal de
entrada diferencial y la otra est producida por la entrada en mod o comn. La ten sin de salida es
( 10-92a )
A m I( Vm l

Ve",)

CM RR

( 10-92h )

La Ec. ( 10-92h) demue stra la importancia de la CM RR si slo hay que amplifi car se ales diferencia les.
A medida que la CMRR aumenta. la componente de salida en modo com n va perdiendo importancia.
La tensin de salida V,, se expresa
V"2 = - A lJMVm t

- -A m I (V

A cMVcM

11.11 -

Ve", )

CM R R

il!)-93a )

(IO-93bl

Substituyend o las Ecs. (10-9 1) en las ( 10-92) y (10-93) se tiene

(V
V"I = AmI
2
.r
V" 2

(2) Esto ~s

'em~jante

- AoM

+ VI + V 2 )
CM RR

(V _V, + V,\
J

CM RR I

( 10-940 )
( 10-94h )

a la descomposici6n de una funcin en sus panes par~s e imp,nes empleada en cak ulac'lIles y en '<Cr ies de Foune r.

Etapas amplificadoras bdsicas a bqjafrecuencla

433

.v~

v~

v,

- va
Flgur.l0.J9.Representacin desealesarbilr. rias VI YV1en lascomponentes diferencial (VDM) Yde modo comn(VCM)' Estos
se aplicana l. base del par diferencial.

Las Bes. (10-94) son una fonna alternativa de las tensiones de salida que figuran en la Hrerarura.
Obsrvese que la seal diferencia V~ aparece explcitamente.

Ejemplo 10-8

El amplificador diferencial de la Fig. 10-36 est diseado con Re = 100 ill Y RE. = 500 leO. Los
parmetros de pequea seal del translstor son P =10' Y8. =5.0 010. Se aplica a Q I una senode de 2
roV de tensin eficaz y no se aplica seal alguna (VI = O) a Q2. (a) Determinar la tensin de salida V101'
(b) Reptase lo anterior suponiendo que VI =OYque la senoide se aplica a Q2.
D

Soluci611

Debemos calcular AJI' AOf Ydescomponer la seal de entrada en sus componentes de modos comn
y diferencial. Delas Bes. (10-86) y ( la-SS) se obtiene
AU M = - 5

x 100 = - 500

- 5 x 100

ACM

= -;-C+--=2'-x-';5':'x':'-;5"0~
' O = - O. 10

(a) Con V1= O, lasEe s. (lO-91) dan VQM = VCM = V/2 = 1 mv. Con la Ec. (10-930) tendremos

V"'

-( -500)10 - ' + (-0 .10)10- '

499 mV - 500 mV

(b) Con VI = O, las Ecs. (10-91) dan VLUI = -(V.p.) =-1 mV y Vc...= V.p. = I mV. Nuevamente. con la
Be. (lO-93a) se tiene

VDI = - ( - 500)( -10 - ' ) + ( - O. IO)(IO- J )

""

- 501 mV ..... - 500rnV

De los resultados obtenidos en (a) y (h) es evidente que a efectos prcticos slo ha sido amplificada
la seal de modo diferencial. Esto esla consecuencia de tener una CMRR = A DM I A cM = 5.000. Los

434

Mi croelectrn ica m oderna

fabricantes incluyen en sus catlogos el valor de las correspo ndientes CMRR expresados en decibelios
(dB). En este circuito, CMRR en decibelios = 20 lag 5000 = 74 dB.
En el Ejemplo 10-8 queda reflejada la situacin corriente en la que slo se utiliza un terminal de salida.
Anlogamente, con frecuencia se aplica una sola seal de entrada. Vemos tambin en el resultado de este
mismo ejemplo que el defase de la salida respecto a la entrada de pende de cul de las bases se excita.
Cuando la seal se aplica a B2 , Val est defasada 180" de VI' es decir, que se ha invertido y a B2 se le
denomina entrada inve rsora .
Las seales de entrada y salida estn en fase cuando la seal se aplica a B I por lo que a sta se le
denomina entrada 110 inversora. El valor de J3n = 10" puede alcanzarse con la combinacin CC-CE (Fig.
1O~34b) YR = 100 kQ se logra con una carga activa (espejo de corriente).
c

Efectos de la resistencia de fuente

Los efectos sobre A OM y A CM de la resistencia de la fuente de seal puede exp licarse realmente por el
anlisis del par en emisor acoplado. Supuesto que el circuito permanezca equilibrado (es decir. una
resistenciaR,est conectada aambosS , y Bl)e l anlisis es idnt ico al descrito en esta seccin. Se modifican
los valores de Ao M y ACM para incluir R, y r, como dados en la Tab la 1O~3b . Sin embargo, lo ms frecuent e
es que con los valores tpicos se puedan despreciar sus efectos (R, S I OkQ Y r, "" 1OOQ). Empleando los
valores dados en el Eje mplo 10,8 para que r" =I3j g", =2MQ, es ev idente que R, + rb S; 10,1 kQ es
des preciab le frente a r~ .

Resistencias de entrada y de salida

Las resistencias de entrada y de salida pueden ser identificadas para ambos modos, comn y diferencial.
No obstan te, dos de ellas tienen un inters_ particular; la de salida en el modo diferencia l, R' nM y la de
entrada en el modo diferencial R;mM
En el modo d iferencial R'"'OAl
es justamente R' o de la etapa en'em isor
" ", J,
..,
J
comn, es decir, Rc' Una advertencia: cuando Rc se deduce de una carga activa no puede presci ndirse de
la resistencia de salida r" del BIT sino que debe incluirse co mo se da en la Tabla 1O-3b.
La resistencia de entrada en modo difere ncial R ifOM) es la resisten cia vista por la seal diferencial V d'
es decir, la medida entre los terminales de base de Q I y Q2. Puesto que en el modo diferencial ambos
emisores estn puestos a tierra, la resistencia de entrada es simp lemente la suma de las resistencias de
entrada de cada transistor, o sea:
~u

R WM)

== 2r",

(10-95)

10-20. AMPLIFICADORES DIFER ENCIALES FET

El par de fuente acoplada o amplificador diferencial se construye con MOSFET como se ve en la Fig.
10-40 (en amplificadores diferenciales, tambin se emplean los JFET). La estructura equilibrada de este
amplificador conduce a un anlisis paralelo al del par de emisor acop lado descrito en la seccin 10-18. La
ganancia del modo diferencial A DM es la ganancia de una etapa en fuente comn (Tabla 105 ) y para la
etapa en fuente comn con resistencia de fuente es la co lumna 2 de la misma Tabla 10-5 la que da la
gananciaA c Al en modo comn. La relacin de rechazo CMRR definida en la Ec. ( 1 0~89) es

Etapas amplificadoras bsicas a baja fre cuencia

v,, ~--1

v,

435

1-- - . v"

o----J

FIgur a 1046. Par acoplado por fuente.

CMRR

I + :!R s(l
r,

+ .tI

+ Ro

Para 1'<1 Rv y 1..1 1, la Ec. ( 10-96) se reduce a

CMRR "" 1 + :!K",R s = :!g",R .~

( (0-97)

Obsrvese que la resistencia 2R, se deduce del concepto de semicircuito emple ado para describir el
amplificador diferencial.
Para formar RD de la Fig. 10-40 se emplean cargas activas . frecuentemente MOSFET de deplexin.
De hecho, la mayor partede amplificadores MOSFET o JF ET fabricados en un chip em plean cargas activas
para conseguir valores de resistencia altos y conservando la superficie del chip.

1021. EL AMPLIFICADOR OPERACIONAL (AMP-OP)

El amplificador operaciona l o Amp-Op es un amplificador directamente acoplado de gran gananc ia
que se emplea para llevar a cabo una gran variedad de funcione s. A veces se desc ribe como el circuito
integrado lin eal bsico (IC) y muchos fabricantes encapsulan entre una y cuatro unidades idnti cas en un
solo chip. An cuando muchos Amp-Op compre nden la casc ada de un par diferencia l. etapa en emisor (o
fuente) comn y seguidor de emisor (o fuente ). se emplea mucho como amplificador de una sola et apa.

UD = " .4 ,.u;

Ulo----!-,
D,

A~> O ~ -.<:J

u , e-----ot

,.,

Figura 1041. AmplificadorOperacional (Amp-Op). (u) s rmbo lo del circuit o, y (b) circuito equivalente.

436

M croelectronica moderna

El objetivo de esta seccin es el de introduccin a las configuraciones bsicas del Amp-Op que vo lveremos
a encontrar en [os Cap.l l a 16. El Cap.14 est dedicado exc lusivamente a un exa men ms detallado del
diseo interno v a varias de sus aplicaciones. En la Cuarta Pane se tratar de otros muchos circuitos en los que
el Amp-Op terma parte integrant e.
El diagrama esquemtico del Amp-O p puede verse e n la Fig . 10-410 Ysu correspond iente circuito
equivalente en la IO-4Ih . En esta ltima figura se ve que el Amp-Op es una fue nte de tens in gobernada
por tensin. La tensin de salida es la seal diferencia = VI -"2' amplificada. Los signos - y + e n la
entrada del Amp-Op se refieren a los terminales de entrada inversor y no inversor. O sea, que si 1' 2 = 0 ,
est a defasado 180" (invert ido) respecto a la seal de entrada " - Asimismo, si 1'1 = Ola sa lida y la entrada
"2 estn en fase (no invertidos).

"i

"o

"o

"o

El Amp-Op ideal
El amplificador operacional ideal goza de las sigu ientes caractersticas:

1. La resistencia de entrada R; ---7 00 (circuito abierto) . Por tanto

2.

3.
4.
5.

110 hay corriente en ningn terminal de

entrada.
La resisten cia de salida R = O.
La ga nanc ia de tensin
---7 e<>. La tensin de salida
= -A,Y; es finita (11'u1< e<. As, cuando A,.
tienda a infinito se requiere que "; = O.
El amplificador responde igualmente a todas las frecuencias (el ancho de banda es infinito) .
Cuando VI = ", = O indepe ndiente de VI
La inversa tam bin es cierta.

A:

"o

1 l.

"o

Ta nto para el Amp-Op ideal como para el prctico real se emplea el mism o smbo lo. Para disting uirlos
se ha indicado la gananc ia finita A" en el tringulo para el caso rea l y se ha omitido en el caso idea l (Fig.
10-42),
El circuito de la Fig. 10-420 es una etapa amplificad ora inve rso ra e mpleando un Amp-Op ideal.
Debido a que [a corriente de entrada es nula, existe la corriente I en ambas R 1 Y R. Adems. ya que Vi =
Ose deduce que
1

V"

V"

R,

R,

(1 0-981

de donde
A l'

V"
V,

R,
R,

(10-991

En la Ec. ( 10-99) se observa que Aj.depende nicamente de la relacin de resistenci as. Recurdese que
en la fabricacin de circuitos integrados, se puede controlar la relacin de res istencias con mucha ms
prec isinque los valores individual es'de cada res istencia. Adems. al dsear el circ uito se puede conseguir
la ampl ificacin deseada para una aplicaci n dada controlando los valores de resistenci as exteriores al
dispositiva amplificador. Esta es una de las propiedades del sistema de rea limentacin comentado en la
scc. 12-3. (Obs rvese que Rl provee la realimentacin desde la sa lida a la entrada.)
El Amp-Op se usa a ma nera de etapa amplificadora no in versora en el circuito de la Fig . 1O-42b (la
Fig . 10- 42c corresponde al esquema de un circui to alternat ivo). Para hacer que en la Fig 1O-42b, V. = 0,
se requiere que
'

v,

(10-1001

Etapas amplificadoras bsicas a baja frecuencia

437

Despejando suponiendo que Av ::: V.lV, tendremos

::: 1 +

[i

R,

v, _o+
I

"

'.
"

(.,

" -

R,

(10-101)

R,

'.

'.
R,

R,

(h)

('1

Figura 1042. (a) Etapade Amp-Op inversora. (b. e) Dosesquemas de etapade Amp-Opno inversora,corrientementeempleados.

La Ec. ( 10- 101) indica una vez ms que la realiment acin proporcionada por R, hace que Av dependa
s610 de la relaci6n de resistencias R/R I
Sien la Fig. IO-42hacemos R2 ::: O.Av ::: I (y la resistenciaR, es innecesaria). Esta etapa (representada
en la Fig. 1043) se denomina de gananciaunidad o seguidora de tensin ya que tiene resistencia de entrada
infinita (al ta) , resistencia de salida cero (baja) y ganancia unidad. Obsrvese que este circuito tiene
propiedades casi idnticas a las de los circuitos seguidores de emisor y de fuente descritos anreriormeme.
Vamos a demostrar que las etapas del Amp-Op se aproximan mucho a las siguientes.

Etapas Amp-Op inversoras prcticas

LaFig. lOMa representa el circuitoequivalente de una etapa inversora empleando Amp-Op prcticos.
Para demostrar los efectos de las desviaciones respecto al ideal (R<oo, A. <00, R" O) hallaremos el
equivalente de Thevenin de la etapa vista por la resistencia de carga R" Primeramente reemplazaremos
la fuente VI y las resistencias R, y R, por un equivalente de Thevenin como el indicado en la Fig. 1O-44b.
La fuente equivalente es V ,R/{ R + R,) y la resistencia equivalente R, 11 RI Obsrvese que cuando R i
R I como es 10 usual, estas magrntuoes se reuucen a VI y R I respecuvamente. A st pues el efecto de la
resistencia de entrada del Amp-Op puede despreciarse supuesto que R,R I En lo que resta del anlisis
supondremos que este es el caso,
En la Fig. IO-44h
110- 1021
V.. ::: - A,.V; + IR"

'*

y
(10-103)

Flgur. 10.U . SeguKlordetensin.

438

Microelectrnica moderna

Aplicando la ley de Kirchhoff

~Vl

(R I

R!

(J0-104)

R,,) - A"Vi = O

Combinandolas Ecs. (10-102) a (10-104) y despejando V jV, tendremos

V..
V,

A l' = -

- A ,.R! + R"
RI(I + A,,) + R! + R"

([O-lO S)

Obsrvese en la Ec. (10-103) que si A,, 1 y A"R, R2 + R~, Al' tiende a ~R/Rl ' Si Aves suficientemente grande Al' tiene el mismo valor que en el caso ideal. El efecto de R" es despreciable (Al' es
independiente de R) siempre que A,.R , y A"R2 sean cada una de ellas mayor que Ro' Podemos llegar a la
conclusin deque si Aves muygrande, latensin deTheveninA"V, = - R2V/R I yes virtualmente independiente
de las desviaciones respecto al idealdel Amp-Op.
Para hallar la resistencia de Thevenin RT (resistencia de salida de la etapa vista por Rt ) calcularemos
la corriente de corto-circuito Jj. Para RL = O(cortocircuito) la corriente l,~ en la rama R I -R 2 es
lA =

RI

V,
+ R!

(10106)

-------------- - - - - - - 1
R,

'

+
V,

R,

R,

R,

-A, v,

_ _ ___ __ __ _ _ __ __ _ ____ J
(b)

(ti)

Figura 10-44. {al Circuito equivalente de etapa inversora no ideal de Amp-Op. (b) El mismo circuito habiendo sustituido V. R J Y
Ri por su equivalente de Thevenin R' ( V' 1"

y la corriente lBen R" es

/ 11

- A"Vi

= - --

R..

( 10-107)

Combinando las Ecs. (10-106), (10-107) Y( 10-103) con V" = Ose tiene:
IIO-IOS )

de donde
(R I

+ R ! )R"
+ R ! + R"

A ,.)

110-1091

El valor de RT; es significativamente inferior que R". En la forma de la derecha de la Ec. (10-109) el
nomeradores e, 11 (R , + R!) loquees menorque R". Esta resistenciaest divididapor un trminopositivo
elevado (para A,. 1)Ypor tanto RT -e Ocuando A,. ---) oo.

Etapas amplificadoras bsicas abaja frecuencia

439

Ejemplo /0 9
Se d isea una etapa Amp -Op inve rsora con R =5 ka . R z = 10 kO y RI- = 100 0 . El Amp-O p tie ne A,
=5 x 10'. R" = SOO n yR, -e _ : (a ) Determinar la tensin a travs de RL para una sea l de e ntrad a de 1j V
I

de tensin e ficaz. (b) Repetir lo anterio r suponie ndo qu e se trat a de un Amp-Op ide al.

Sol"d"
(a ) El equivalente de Thevenin de la etapa viene dad o por las Ecs. (l O- lOS) y ( 10- 1()9). Haciendo
operaciones nu m ricas tendremos

A V
,-,

- 5 x 10~ x 10 + 0.5
x 1.5 = - 1.9998 V
5( 1 + S x 1O~ ) + 10 + 0 .5
(5

5 x

+ 10)0.5
I O~ )

+ 10

Empica ndo e l eq uivalente de Thevenn. la ten sin a travs de R~ es

Y =
"

RL
R,. + R"

A "Y I

lOO

100 + 0.027

( - 2.999X ) = - 2.999 =

~J. O

(b) En e l Amp-Op ideal. la ten sin a travs de RL es si mplemente Al V. o V = -(R/ R.) VI = -I 10/5 ) 1.5
= 3.0V.
Es tos resultados indican que co n los valo res co rrientes de Al y d e R" la d ifere ncia e ntre los valores
reales y los idea les e s desprec iab le .
H

La etapa no inversora prctica

La etapa no inversora prct ica (Fig . 1O-4S) se anali za en id ntica form a q ue la elilpa inve rsora . El va lor
de Al' viene dado por la Ec. ( 10- 110) Ye l de R r por la ( IO~ 109 ) ad mitiendo q ue R, --) ee.

A,.I R I +

"

R ~l

( 10- 1101

R
R,

F1guu 10-45. Cin;uiloequivalenle de etapa de Amp-Opno ideal y no inversora.

'.

440

Microelectrnica moderna

El objeto del Probo10-83 es precisamente la comprobacin de estos resultados. De las Ecs. (10-110)
y 00-109) se llega fcilmente a la conclusin de que la etapa no inversora se aproxima mucho al caso
ideal cuando A,. es muy grande.

\0-22. APLICAC IONES ELE MENTALES DEL AMP-OP

En esta seccin introduciremos varios circuitos bsicos de amp lificador operacional muy empleados
en la amplificacin de sistemas y seales.

Amplificador sumador
La disposici n de la Fig. 10-46 puede emplearse para obtener una salida que sea co mbinacin lineal
de un cierto nmero de seales de entrada. Como en la entrada del Amp -Op existe una tierra virtual
tendremo s

e,
=-+

+ -1:"
R"

R,

y
1)..

= - R' =

_(R'R, u ,

(lO-l I la)

= R". entonce s
1)..

R'
= - R

( VI

1:2

+ . .. +

....!.R,

Figura 10-46. Amplificador sumador inversor.

x
R

Figura 1047. Amptificador sumadorno inversor.

R'

VII)

uou r

Etapas amplificadoras bsicas a baja f recuencia

441

y la salida es proporcional a la suma de las entradas.

Naturalmente, se pueden emplear muchos otros procedimientos para combinar se ales. El mtodo que
estamos comentando tiene la ventaja de que se puede extender hast a un nmero muy elevado de entradas,
necesitndose tan slo una resistencia adiciona l por cada entrada adicional. El resultado depende, en el
caso lmite de una gran ganancia, slo de las resistencias involucradas, y debi do a la tierra virtual hay una
mnima interaccin entre las fuentes de entrada.

Suma no inversora
Se puede obtener una sumadora cuya salid a sea una combinacin linea l de las entradas sin cambio de
signo empleando el amplificador no inversor. En la Fig . 1O~47 podemo s ver tal sumadora. Segn la Ec.
(10-10 1) la salida viene dada por

v" ==

( + RR')
l

V+ =

(R +R R')

( 10-112)

V+

en donde la tensin en el tenn inal no inversor v se halla por superpos icin. Por eje mplo, la contribucin
a v, debida a 1" 2 es v'.r p / (R'2+ R'P2) siendo R' 2 1a combinacin en paralelo de todas las resis tencias
11 R' ~.
unidas al nudo no inversor excepto R' 2; es decir, R' 2 = R' 1 11 R' l 11 R' 4 11
Con 11 resistencias iguales de valor R'2cada una~
R;/(II - 1)
R; + R; /(I/ - \)

v ..

= -1 (V "I

V!

( 10-113)

"

+ . . . + VII' )

(10-1 14)

La salida viene dada por las Ecs. (10-1 12) Y(10-114) .

Es posible efectuar adiciones y sustracciones simultneamente con un solo amp lificador operacional
sustituyendo la resistenciaR de la Fig. 10-47 por las n resistencias y tensiones de entrada de la Fig. 10-46.
Nuevamente se determina por superposicin la contribucin a Vo de cualquiera de las tensiones de entrada.
Hay que resaltar que cuando se est considerando una de las tensiones vt. 1'1' " v~ el terminal de entrada
positivo est efectivamente a tierra (si se puede despreciar la corriente de polariza cin ). Anlogamente,
si se est considerando una de las tensiones 1" l. v' 2"" 1" o. la R de la Fig. 10-47 representa la combinacin
en paralelo de R I , Rr .. Ro'

Convertidor de tensin a corriente (amplificador de tr anscond uctancia)

Frecuentemente se desea convertir una seal de tensin en una corriente de salida proporcional. Esto
es necesario, por ejemplo, para la excitacin de una bobina de deplexi n del tubo de un televi sor. Si la
impedancia de carga no tiene ninguno de sus extremos a tierra (si est flotant e), el simple circuit o de la
Fig. 10-46, con R' sustituida por la impedancia de carg a ZLconstituye un excelente convertidorde tensi n
a comeme. Con una sola entrada, \'1 = v,(t),la corriente en ZLes
.
/L

v.,(t)

= - -

R,

(10-1 15)

442

Mtcroetearonico moderna

Obsrvese que i es independiente de la carga ZL debido a la tierra virtual de la entrada del Amp-O p.
Puesto que la misma corriente circula Dar la fuente de seal y por la carga es necesario que la Iueme de
seal sea capaz de suministrar este corriente de carga. Por otra parte. el amplificador de la Fig. 10480
necesita muy poca corriente de la fuente de seal por la resistencia de entrada muy elev ad a vista desde el
terminal no inversor.
Si la carga Zl est a tierra puede emplearse el circuito de la Fig. 104gb. En el Probo1088 veremos
que si R R~ =R'/R. tendremos
L-.(II

11 011 6 )

R,

Convertidor corriente-tensin (amplificador de transr esistencia)

Las fotoclulas y tubos fotornultiplicadores dan una corr iente de salida indepe ndiente de la carga. El
circuito de la Fig. 10-49 corresponde a un Amp-Op empleado a manera de convertidor de corriente a
ten sin. Deb ido a la tierra virt ual en la entrada del amplifi cador, la corriente R, es cero e i, circula por la
resistencia de realimentacin R' .
La tensin de salida es I'~ = -(R', Hay que tener en cue nta que el lmite inferior de la corriente en este
circui to lo fija la corr iente de polarizacin de la entra da inversora. Es frecuente co locar un cond ensador
C' en paralelo con R' a fin de reducir el ruido de altas frecuencia s y la posibilidad de que se prod uzcan
oscilaciones. El convertidor corriente-tensin constituye un excelente med idor de corriente ya que es un
amperfmetro con tensi n nula a travs del medid or.

-,

"

z,

R,

R,

z,

(b,

("

FIRura 1048. Cc nvertidor rensin-corrieme para (al carga flotante, y (b) carga aliena.

e'

" - -:
- 1r:

R'

'.

'.

:::---:r-+-t""!~-JL ,,. "- I,R'

F1llur a 11-49. Convm)dorcorrienle-lensin.

Etapas amplificadoras bsicas a baja frecuencia

443

Integradores
Si en la Fig. 10-42a se sustituye la resistencia R, por un condensador e, como se indica en la Fig.
10-50, el circui to acta como integrador. En esta ltima figura i I'jR 1 e ic C(dvjdt); puesto que no
entra corriente en el Amp-Op, i l = -ic Luego
v, = _ e dv"
RI
dt
integrando y despej ando \'"

v"

_ _ 1_
R 1C

f "., di

( 10 117)

y por tanto el amplificador da una tensin de salida que es proporcional a la integral de la tensin de
entrada.
Si la tensin de entrada es constante, 1', = V, la salida ser en rampa , "" = -VI/Rle. Un integrador como
ste constituye un circuito de barrido adecuado para el tubo de rayos catdicos de un osc iloscopio y recibe
el nombre de integrador Mil/er o barrido Mil/el'. El ci rcuito de la Fig. 10-50 es el de un integrador ideal.
el integrador prctico ser tratado en la Secc. 16-6.

Figura lO-SO. Circuitointegrador Amp-Op.

REFERENCIAS
Ghausi , M.S.: "Electrn Devices and Circuit s: Discret e and Imegrated ." Holt, Rinehart and Winsto n, lnc.,
Nueva York , 1985.
2

Sedra. A.S., y K.e. Srnith: " Microelcctronic Circuit s," Holt, Riuehart and wnsron. lnc., Nueva York. 1981.

Schilflng, D., y C. Belove: "Elc ctrc nic Circ uhs-c-Discrete and lntegrated," McOraw-Hill Book Compa ny,
Nueva York, 1979.

Gray. P.R.. y R.O. Mcyer: "Analysis and Design of Ana log Integrated Crcuts. ' 2"ed., John Wiley and Sonso
Nueva York, 1984.

Grebene, A.B.: "Bipol ar and MOS Analog lntegrated Circu il Destgn," John Wiley and Son s. Nueva York.
1984

Colclaser , R.A., D.N. Neaman, y C.F. Hawkins: "Elc ctronic Circuir Analyss,' John Wiley & Scn s. Nueva
York,1984.

Soclof S.: "Analog Integrated Circuit s," Prentice-Hall, Englewood Cliffs, N.J., 1985.

444

Microelectrnico moderna

TEMAS DE REPASO
10-1.
10-:'
10-3.
10-4.
105.
10-6 .

10-7.
10-8.
10-'.
lO-lO.
10-11.

10-12.
10-13.
10-14.
10-15.
10-16.
10-17.
1018.
10-19.
1020.

1021.
10-22.

1023.

10-24.
10-25.
10-26.
1027.
10-28.

Dibujar un circuitode polarizacin fija y explicar por qu no resulta satisfactorio si se sustituye el transistor
por otro del mismo tipo.
Qu se entiende por campo dinmico?
Explicar porqu la corrientede colector en reposo debe ser esencialmente independientede las variaciones
de PF para lograr estabilizarla polarizacin.
(a) Esbozar el esquema del circuitode un espejo de corriente.
(b) Explicar brevementecmo funciona este circuito a manera de fuente de corriente.
Qu efecto tiene la tensin Early V" sobre la corriente de salida de un espejo?
(a) Dibujarel circuitode una fuente de corriente Widlar
(b) Ctense dos ventajasdel circuito Widlar.
Repetir el tema 10-6 para una fuente de corriente Wilson.
(a) Dibujar la red de polarizacin de cuatro resistencias.
(h) Explicar brevementecmo acta esta configuracin para mantener Iq constante al variar Pf"
Explicar la funcinde: (a) un condensadorde acoplamiento. y (b) un condensador de paso.
Cftense tres causas de variacinde la corriente de colector en un circuito de componentes discretos.
Un transistor se excita con una corrientede base senoidal grande. cuyo valor supera el de reposo Iso para O
S rot <x y es menor que Iso para n: S ex < 2n:. Las variaciones de la corriente de colector alrededor de ICQ
son mayores cuando rot::: 1C/2 o cuando rot::: 3 rr./2? Explquese la respuesta con el auxilio de una
construccingrfica.
Esbozar el esquema del circuito de una fuente de corriente MOSFET y explicar brevemente su funcionamiento.
Explicar cmo la red de polarizacin de cuatro resistencias tiende a minimizar las variaciones de IDO
motivadaspor los cambios de uno a otro FET.
Explicar las diferenciasentre iD' id' ID e Id'
(a) Para un carga acopladapor capacidad. la carga en continua es mayor o menor-que la carga en alterna?
(b) Mostrar el efecto de la carga acoplada capacitivamente basndose en las rectas de carga esttica y
dinmica.
Relacionar (a) g"" (b) rJl y (e) r.. con la corriente de colector en reposo I co'
Calcular las cantidades del tema 10-16 para un transistor a temperatura ambiente siendo I co ::: 0.5 mA y
teniendo V,,::: l20V.
Dibujar el circuito equivalentea baja frecuencia de una etapa en emisor comn.
Repetir el temaanterior para: (a) una etapa en colector comn. y (h) una etapa en base comn.
Cul de las configuraciones (CE, CB, Ce) tiene: (a) la mayor R. (b) la menor R,~ (e) la mayor Ro, (l!) la
menor Ro.(e) la menor AvY (/) la menor A?
(a) Comparar los valoresdeAV'A>Ry Rode una etapa en emisor comn con resistencia de emisor REcon
los de una simple etapa en emisor comn.
(b) Qu ventajas se derivan del empleo de tal etapa?
(a) Dibujar la cascada de una etapa en emisor comn y una etapa en colector comn.
(b) Cules son lagananciade tensintotal, la resstencade entrada y la resistencia de salida de lacascada?
Se desea un amplificadorde gran gananciacon grandes resistencias de entrada y de salida. Si se emplea una
cascada de tres etapas qu configuracinconviene a cada una de ellas? Explfquese.
(a) Cul es la resistenciade carga efectiva de una etapa interior de un amplificador en cascada?
(b) Cul es la resistenciade fuente efectiva de tal etapa?
(a) Dibujarelcrcuto de un seguidor de emisor empleando un par conectado Darlington.
(b) Cul es la ventaja del par Darlington?
(a) Esbozarel esquema del circuito de un amplificador cascodo.
(h) Cmo se equiparan Av y Al de este circuito con los valores correspondientes de una etapa en emisor
comn?
Dibujar el esquema del circuito de un par de emisor acoplado (diferencial).
(a) Definirel modo diferencial.
(h) Definir el modocomn.

Etapas amplificadoras bsicas abaja fre cuencia

445

(e) Dibujar el semi-circuito equivalente de los apartados (a) y (h) .

10-29. Definir la relacin de rechazo del modo comn.
lO-3D. Escribir una ecuacin para la tensin de salida de un amplificador diferenc ial en funcin de CM RR. de la
ganancia diferencial AOM ' y de las seales de entrada en los modos com n y diferencia!.
10-31. Dentro de qu campo de diferencias de tensin Vdacta linealmente el par de emisor acoplado?
10-32: Dibujar el modelo de baj a frecuencia de (a) la etapa en fuente comn, y (h) la etapa en drenaje comn.
10-33. Se debe construir un amplificador FET de gran ganancia y resistencia de salida baja. Si se emplean cuatro
etapa s:
(a) Cul es la configuracin de cada una de ellas?
(h) Cul es la ganancia total?
10-34. Ctense cinco propiedades del Amp-Op ideal.
10-35. (a) Dibujar el esquema del circuito de una etapa Amp-Op no inversora. e indicar su circuito equ ivalente.
(h) Cul es la ganancia de tensin de esta etapa?
10-36. Repetir el tema anterior para una etapa no inversora.
10-37. (a) Dibujar el esquema del circuito de un integrador .
(h) Deducir una expresin que demuestre que la salida es proporcional a la integral de la entrada.

TI TI

Respuesta en frecuencia
de los amplificadores

Las seales utilizadas en muchos sistemas electrnicos necesitan ser amplificadas con un mnimo de
distorsin. En estas condiciones los dispositivos activos involucrados deben funcionar linealmente. por
Jo que hay que aplicar los criterios de pequea seal. El primer paso para el anlisis de estos circuitos
consisteen emplear un modelo lineal para sustituir al real. Luego ya es cuestin de anlisis determinar las
caractersticas de transmisin de la red lineal.
En el Cap. 10ya enfocamos la cuestin del funcionamiento a baja frecuencia de las etapas amplifica.
doras. Para ello consideramosquetanto las capacidades internas de los transistores como loscondensadores
exteriores de acoplamiento y de paso, si los hay.tienen unefecto despreciable en cuanto al funcionamiento.
Sin embargo. se exige a los amplificadores que trabajen dentro de un amplio campo de frecuencias. El
limite inferior deeste campo puedeser en continua (etapas directamente acopladas) o de unos pocos hertz
y el lmite superior puede llegar a ser de varias decenas de megahertz. El estudio de amplificadores de
banda ancha se vio estimulado por la necesidad de amplificar los impulsos que existen en sistemas
de comunicacin tales como la televisin y el radar. Al hacer el anlisis de amplificadores en un campo
de frecuencias tan amplio hay que incluir las capacidades antes despreciadas. Puesto que la reactancia
capacitiva vara con la frecuencia,las caractersticas de transmisin de los modelos lineales dependen de
esa frecuencia. La ganancia del amplificador depende de la frecuencia de la seal de entrada lo que puede
dar una seal de salida con distorsin en frecuencia. En este capitulo veremos cmo una seal de entrada
de bajo nivel conteniendo muchos componentes de frecuencia desde cero (continua) hasta unos pocos
megahertz se puede amplificar con una distorsin mnima.
Al enfocar esta cuestin investigaremos primeramente la respuesta de amplificadores BJT"y FET de
una sola etapa. Los amplificadores de mltiples etapas se tratan relacionando la respuesta global con la
respuesta en frecuencia de las etapas componentes. Se han desarrollado mtodos para evaluar aproximadamente esta respuesta en frecuencia.
Los amplificadores integrados. que invariablemente estn acoplados directamente, tienen su campo
limitado a las frecuencias altas debido a las capacidades internas del transistor (CK y ell en un BIT). Las
etapas de componentes discretos estn tambin limitadas a bajas frecuencias debido a los condensadores
de acoplamiento yde paso utilizados. Portanto trataremos primeramente delcomportamiento de las etapas
simples y mltiples a alta frecuencia y luego veremos sus limitaciones a baja frecuencia.

111. CARACTERSTI CAS DE RESPUESTA EN FRECUENCIA

La aplicacin de una seal senoidal de bajo nivel a la entrada de un amplificador da una onda de salida
tambin senoida1. Sin embargo, con unaexcitacin no senoidal. Jaonda de salida no es una rplica exacta
de la seal de entrada ya que los componentes de la entrada a distintas frecuencias se amplifican

448

Mtcroetectronico moderna

diferentemente. Cuando los efectos de los elementos internos capacitivos, o cuando el circuito exterior
(condensadores de acoplamiento o las impedancias de carga) tienen una componente reactiva, la gananc ia
A = A L e es un nmero comp lejo.Tanto el valor deA como el ngulo de fase e dependen de la frecuencia
de la excitacin. En lo que resta del texto utilizaremos los smbolos A y e citados. La caracterstica de la
respuesta en frecuencia de un amplificador es la representacin grfica de la ganancia y fase en funcin
de la frecuencia. Invariablemente, para representar la respue sta en frecuencia se emp lea el diag rama de
Bode. El grfico asinttico de Bode constituye una aprox imacin adecuada de esta caracterst ica.

Consideraciones sobre fidelidad

Las siguientes consideraciones sugieren un criterio que puede utilizarse para com parar dos amplificadores en cuanto a su fidelidad al reproduc ir la seal de entrada. Cualquier onda arbitraria de importan cia
en ingeniera puede reducirse a la representacin del espect ro de Fourier. Si la onda es perid ica se tendr
una serie de senos y cosenos cuyas frecuencias sern todas mltiplos enteros de la frecuencia fundamental.
Esta frecuencia fundamental es la inversa del tiempo que transcurre antes de que la onda se repita a s
misma . Si la onda no es peridica el perodo fundam ental se extiende desde menos infinito hasta ms
infinito. En este caso, la frecuencia fundamental es infinitamente pequea: las frecuencias de los sucesivos
trminos del espectro difieren de una cantidad infinitesimal en lugar de finita y la serie de Fourier se
convierte en una integral. El cualquier caso, el espectro comprende trm inos cuyas frecuencias se
extienden, en el caso general, desde cero a infinito.
Consideremos una sea l senoidal de frecuenci a angul ar ro repre sentada por V", sen (rol + $). Si la
~,, (I ),

20
1.5

o
o

I',,{ I) '" sen 00/ + sen 200,/

l' {I)'" sen ro t + 0.75 sen 200I

"

"

"

1.0

0.5

- 2.0

Figura 11-1. Distorsi n de amplitud y de fase. La amplitud de la onda 2 difiere de la onda 1; adems. la ca racterstica de fase de
las ondas [ y 3 son distintas.

Respuesta en frecuencia de los amplificadores

449

ganancia de tensin del amplificadorvale A y la seal sufre un cambio de fase (retraso angular) ela salida
ser

As pues, si la amplificacin A es independien te de la frecuencia y el desplazamiento de fase e es

proporcional a la fr ecuencia (o es cero) el amplificador conservar la fo rma de la se at de entrada , si
bien desplazada en el tiempo (retrasada) en una cuanta e/ro.
Las ondas de la Fig. 11-1 muestran la distorsi n resultante cuando la amplificacin de los componentes
de distintas frecuencias no es uniforme. Cada una de las tres curvas de la Fig. 11 -1 es la onda de salida de
un amplificador excitado por la tensin O, I sen root + 0,I sen 2 000 t. La curva de trazos corresponde a un
amplificador de A = 10 Y8 = {)Q a las dos frecuencias f 0= roj21C y 2f o' La tensin de salida Vo = 1,0 (sen
ro t + sen 2m t) es una rplica de la seal de entrada.
.
Lacwva sealada con Wl 2 ocurrecuando A = 10 con f oY A = 7,5 con 2fo Y 8 = {)Qen ambas frecuencias.
La salida es v, = 1,0 sen mo t + 0,75 sen 2 mo t. En la tercera onda v, =1,0 sen root + 1,0 sen (2 mo t - 30\1) Y
es el resultado de la introduccin por parte del amplificador de un desfase de - 3{)Q a la frecuencia 2Ic'
Se aprecia claramente la distorsin debida a las variaciones de A y de 8 con la frecuencia. La situacin a
laque varan tanto A como 8 con la frecuencia, como es el caso de la mayora de amplificadores prcticos,
ser el objeto del Prob.ll-I.
Estos comentarios sugieren que la cuanta en que la respuesta en amplitud del amplificador no es
uniforme y.el retraso de tiempo no constante con la frecuencia puede servir como medida anticipada de
la falla de fidelidad. En principio no es necesario especificar las respuestas de amplitud y de retardo, ya
que en casi todos los circuitos prcticos ambas estn relacionadas y especificando una de ellas queda
tambin especificada la otra. Sin embargo, se pueden dar casos particulares en que el indicador de
distorsin ms sensible sea una u otra de las respuestas.

Respuestas en alta frecuencia

Consideremos el circuito de la Fig. 11-20. El condensador CM' como se demostrar en subsiguientes
secciones, es el efecto de las capacidades internas del dispositivo amplificador (C. y C~ para el BIT; C
YCp para el FET). En la Fig. 11-2b puede verse la representacin frecuencia-compleja ' (plano s) del
circuito de la Fig. 11 .2a.
En la Fig. 11-2b, Z =R; 111/ S CM =R/ ( I + sRP,") y de la relacin del divisor de tensin
V, =

Z
R.

+Z

V. =

R
R.

+ R +

sCMRR.

(I 1-1)

como Vo = - g",RL VI' sustituyendo en la Ec. (11-1) tendremos

(11-2)

y dividiendo por R; + R .:

- g",RL.R,.J(R.

R,.)

+ sCMR.R,.J(R. + R;)
(1) En los Aptndic<:s C2 y C5 se comer ua

la Frecuencia compleja !

(11-3)

450

Mtcroe ectr nica moderna

(11 4)

Obsrvese en la Ec. (11-4) que al crecer la frecuencia f de excitacin disminuye A,w; fina lmente A I'H ~ O
a medida que J~co . As ismismo eHrepresent a un ma yor des fase en retra so al aumentar f . Conf=
A I'H
= A vo l V'2 "" 0,707 A V/I. Expresado e n decibelios- esto cor responde a una reducci n de A VH de 3 db del valor de A VII recibiendo fH el nombre de f recuencia superior de 3 db. Como la potencia es prop orcional al
cuadrado de la tensin, A VH = A VII/ V'2 corresponde a un nivel de pot encia a la frecuencia f = I igual a la
mitad de la potenci a af= O. Por ello alH se le denomina tambin ji'ecuencia superior de media potencia,

i;

R,

c"

R.

v"

I ,. v,

v,

se"

(bJ

(u}

Z = R,II.,

R,

N,

v"

,
C.\1

Figur a 112 . (u) Circ uito paso bajo. ( h ) Re presenta cin de \/./)en el ca mpo de frecuencias {plano- s I.
Frecue ncia relat iva

0. 1

-,

- 1S

o -'O
.,

_,,,,_Magnill~"~~il!:=1 - 30

>

-e

s
"

s
,
,

relaliva

- 1S

- 20

- 2S
- JO

:==Re1

-O

- ]S

- 90

Figura 11 3. Diagrama nonn alizadode Bode de la funcin de uansferen cia de l circuito de la Fig. 11 -2b.

La carac terstica de respuesta en frecuencia dada en la Ec. ( 11- 5) est representada en el di agrama de
Bode de la Fig. 11-3. Las curvas a trazos indican los valore s reales y las de trazo continuo corres ponden
al diagrama asint 6nico de Bode. Obsrvese qu e el eje de frecuencias se refiere al!!H
' y el de gananc ia a
AI'f/A\'fJ' Este circuito funciona como sistema de paso bajo porque como se ve en el diagrama de Bode las
(2) L.a ganancia de lensin u presada e n de<:i belil>S n 20 log Av

Resp uesta en frecuencia de los amplificadores

451

frecuencias por debajo de f l! se transmiten con una atenuacin mn ima; y las superiores a f H sufren una
atenuaci n.
Con los valores tpicos de los parmetro s que se dan en las etapas ampli ficadoreas prcticas (CM::::
lOO pF , R.. :::: R, :::: I kQ),fH:::: 8MHz. Evidentemente, al aumen tar (o disminuir) R y R, (o CM ),fHdecrece
(o aumenta) .

Respuesta en baja frecuencia

El circuito de la Fig.I I-4 representa una etapa amplificador a en la que l/sCe representa la impedancia
del conden sador exterior de acop lamiento (C8 en I.a Fig. 10-12 o Ca para una etapa FET) . De la Fig. 11 -4
V

,-_

R;V,
R , + R + 1IJ'Cc

(11-5)

La Ec. (11-5) se puede replantear como:

+ R;)
I + 11 sCdR, + R )

_
A VL (s ) -

- g",RLRI(R,

( 11-6)

I
ICC

R,

" --

-"

v,

Figura 11-4. Representacindelcircuitopaso-alto.

La frecuencia angular roL es la inversa de la co nstante de tiempo del circuito C,. (R, + R) (esto es la
resistencia equivalente vista desde Ce) y a s::::1'OOL' l/roL Ce :::: R, + R,. Obsrvese que A yL(s) --) A 1'0 cuandos:::: 1'00--)00. Cuando 00--)00 la reactancia de Ce tiende a cero, condicin en la que el efecto de los
condensadores de acoplamiento es despreciable . Con s :::: 1'ro la magnitud y la fase de A1 'L Uro) son:
A ,
\1.

::::

A 1' /1

V I + (J 1/!)2

fJ, - tan

' 1

JI.

( 11-7)

En la Ec. (11-7) se observa que Al' tiende a cero cuando lo hace f L e indica la atenuac in a baja
frecuencia. Este tipo de resp uesta es la ae un sistema pa so alto como se ve en el diag rama de Bode de la
Fg. 11 *5. f L es sfrecuencia inf erio r de 3 dh o de m edia potencia . Con los valores tpicos corrientes (Ce
:::: IjlF, R, :::: R;:::: 1 kQ) roL:::: 500 rad/s y Ic : : 80 Hz. Evidentemente al aumentar (o disminuir) Ce
disminuye (o aumenta) f e

Respuesta tota l
El circuito de la Fig. 11 -6 contiene tanto un dispositi vo capacitativo

"

como un condensador de

452

Mtcroetectronica moderna
Frecuencia relativa f/f,
0.1

(l.5

0.2

1.0

20

10

5.0

- 5 h:!!=8:.~=:.

75
60

Figura 115. Diagramanormalizadode Bodede la funcinde transferenciade! circuito de la Hg. 11-4.

acoplamiento C e' Del razonamiento anterior se desprende que la respuesta del circuito queda limitada en
las dos frecuencia s, baja (Ce) y alta (CM)' Sin embargo, f L y f H estn muy separadas como se desprende
de los valore s tpico s indicados. En consecuencia, las frecuencias en las que C e y CM influyen sobre la
respuesta son completamente dispares. En la Tabla 11-1 figuran las reactancias de CM y de Ce a varia s
frecuencias basadas en los valores numricos dados anteriormente.
1
R,

"

ICe

r-,

,---,
R,

C:./

Figura 116. Crcutcen el que la respuesta queda limitad tanto para altas como para bajas frecuencias.

Tabla 111. Re actancias de Ce y CM a varias frecuencias

Frecuencia angular (rad/s)

Reacrancia de Ce = lmF (W)

50 0

5 x 10'

5 x te'

50 x 10

2K

200

0.20

0.02

Reactancia de CM = 100 pF (W)

50M

2M

5K

l OO

La resistencia en serie con Ce es R. + R = 2 kO . Como puede verseen la Tabla 111, con ro lOooL
5 X :i0} rad/s, la reactaneia de Ce es despreciable comparada con 2kQ (recurdese que 2000+}200 2000).
O sea qu e con ur ~ 5 x t'rad/ s puede prescindirse del efecto de Ce' Anlogamente, para w Sw HIIO5 Mrad/s la reacrancia de CM es mucho ms grande que R s 11 R 500 n , El efecto de CAl se puede
considerar despreciable para ~ 5 Mrad/s . La consecuencia de cuanto queda expuesto es que podemos
subdividir adecuadam ente la respuesta total en tres zonas de frec uencia: medias , alfa s y baj as.
Para tener la respue sta total se determina la ganancia del amplificador en cada una de las tres zonas
de frecuencia y se combinan estas respuesta s. As. se empl ea la banda media para determinar Avo' el
circuito equi valente de alta frecuen cia para obtener f ll y se calcula f La partir del modelo de baja frecuencia
por el que se introduce Cc' Basndose en los valores de los parm etros R = R l k.o. C c I.tF. CM 100

R espuesta eu frecuencia de los amplificadores

Bal/Ja media

Afia trecuencia

Baid frecuencia

Ni Ce ni C" afectan
a la respue sta. La ga nanc ia
es co nstante y
no hay defase
(e sto se vio e n
el cap tulo 10 ).

El e fec to de las capa cidadcs internas (C" )

es Impo rtante , pero
la reacrancia de Ce
es despreci abl e .

C l . afec ta a la
respuesta y la
reac rancia de CII
es tan g rande que
sus e fectos pueden
desp reciarse .

453

pF. R, = 2 kO y g. = 0.1Q en la Fig. 11 7 e st trazada la respuesta com puesta uel circu ito de la Fig. 11 6.
Los valores de A I O . /L y/ H se obtie nen de las Bes. (1 13) y ( 116).

"'.-- -- -7"----::=-- - - - ---:::-, , -- ----,

A~i nltica /~

.:Y'~acta

In

JO

211

511

Frec uencia. U,

IOU 200

0.5

r.o

2.0

s.c In 2f)
f recucncia. MlIl

Figun 117. Diagrama de Bodepara el sisl~ma rep sesemado por la Fig. t i -lb 11 alias frecuencias y por la Fig. t l-4 a frecuencias
bajas. Obsrvese el quiebroodiscoolinu idad en el eje de frecuencias.

Ancho de banda
E1campodefrecuenciascomprendidoemre f L y I H conslitu yeel ancho de banda de la etapa am plificadora.
Pode mos ant icipar en t rm ino s gene ra les q ue una se a l e n la q ue sus c o m pone ntes de t recue ncres
de amp litud apreciable estn todos comprendido s entre I L y I H pa sa rn por la etapa sin excesi va distorsi n .
Sin e mba rgo. este crite rio debe aplicarse co n precau cin. En e l di agr ama asi nttico de Bode de la Fig.
11-7 vemos que ent re 11. y IN' A. e s co nstante . S in embarg o , la ca racterstica de fase acu sa un ade lanto
en JI. y un re1rasC? en IN" En la Fig. 11- 1 ya ind icamos qu e un desplazam iento de fase introdu ca una
distorsin aun cua ndo la ganan cia se co nse rvase co nstante .
Mucho s amplificadores tienen J;, f L por lo qu e e l ancho de ba nd a [Ec. ( 11-8)] es aproxi madame nte
J . En los circuitos int egr ados qu e in variablemente es tn d irectamen te acoplados (sin co ndensado re s de
a~oplamiento) la resp uesta a baja frecuencia se ex tiende de sde co ntin ua (ro = O), y el anc ho de banda es
simplementej. ; Por tanto, la respuesta de l amplificador slo est limi tad a en la a lta ten si n,

11 2. RESP UESTA DE UN AMPLIFICADOR A UN ESCAL N

Un criterio alternativo respec to a la fidel idad de un amplificad o r es su respuesta a una onda de entrada
en part icu lar . De entre tod as las o nda s di sponible s la m s ge neralme nte e m pleada es la de esca ln
d e ten si n. En funcin de la re spue sta de un c ircuito a un escaln . la respue sta a una o nda arb itraria se
puede expre sar en forma de la superposicin integral. Otra particularidad que hace recomendable el escaln de

454

Microetectr nlca moderno

tensin es el hecho deque esta onda permite que pequea s distorsiones se manifiesten cl aramente. Adems.
bajo un punto de vista experimental. se pueden adquirir come rcialmente generadores de impul sos (un
escaln corto) y de onda cuadrada (un esca ln repetitivo).
Mientra s un amplific ador pueda ser representado por un polo nico [Ec. ( 11-3)] la correlacin entre
su respuesta en frecuencia y la forma de ond a de salida viene dada en la Fig . ll-B . Generalmente . an para
circuitos amplificadores ms complicados existe una relacin Intima entre la distorsin del ex tremo
anterior del escaln y la respuesta en alta frecuencia. Anloga mente. hay una rel acin ntima entre la
respu esta en baja frecuencia y la distorsin de la parte plana del escaln . Naturalmente . caba espe rar esta
relacin ya que la respuesta en alta frecuencia mide esencialmente la facultad del amplifi cador para
responder fielmente a variacione s rpidas de la seal, mientras que la respu esta en baja frecuencia mide
la fidelidad del amplificador ante seales de variacin lenta. Una de las cualidades importantes de l esc aln
es que combina los cambios de tensin ms abruptos con los ms lentos posibles.
~
A,"V.

1.0
0.9 - - - -- -

1- -<.----1
Figura 118. Respuesta normalizadadel circuito de la f ig. 11-2a a un escaln.

Tiempo de subida
La respuesta del circuito paso-bajo de la Fig t 1-2 a una entrada en escaln de amplitud V. es exponencial
con una constante de tiemp o I/row Puesto que la tensin del condensador no puede cambiar instantneamente.
la salida parte de cero para ir subiendo hasta su valor de equilibrio A \"0 V" La salida viene dada por
V"

:=::

A voV, (1 - e".....')

( ]]8)

El tiempo necesario para que va alcance la dcima parte de su valor final es O. l/roNy el necesario para
llegar a las nueve dci mas partes es de 2.3/row Obs rvese que la constante de tiempo es CM multiplicada
por la resistencia equiv alente R, 11 R;. La diferencia entre estos do s valores se denomina tiempo de subida
" del ci rcuito. como muestr a la Fig. 11- B. El tiempo 1, es un indicador-de cun rpidamente el amplificador
puede respo nder a una discontinuidad en la ten sin de ent rada . As tenemos
I

2.2

WH

2.2

0.35

2rrfH

fH

~--~

--

( 1]-9)

Obsrvese que el tiempo de subida es inversamente proporcional a la frecuencia superior de 3 dB . Para

un amplificador con paso de banda de I MHz . t, 0.35 us .
La relacin entre t, Y/ Nen la Ec. ( 1 1 ~9) es exacta para un circuito de un solo polo . No obstante la Ec.
(t 1-9) es una buena aproximacin (entre el 3 y el 4%) para circuitos multipolo.
Co nsideremos un impulso de anchura TI" Cul debe ser la frecuencia superior de 3 dB, / H' de un

Respuesta en frecuencta de los amplificadores

455

amplificador para amplificar una seal sin excesiva distorsin ? Elegirf Higualo mayor que la inversa del
ancho del impulso T . Para/" = Irr . la onda de salida de la Fig. 11 -9 es la respuesta al impulso de entrada

indicado.

Amplitud
nonnalizada
Impulso de entrada

.........,~

f, =o.3s r,
Figura 119. Respuesta nonnalizada de! clrculto paso-hajo a un impulso.

Pendiente
Si se aplica un escaln de amplitud V. al circuito paso-alto de la Fig. 11 -4 . la salida ser
U" :=

A voV,E- IIf H

..

HC O

:=

V " E - I!! H ,

+ H.l C ,

11 110)

Para tiempo t pequeos comparados con la constante de tiempo (R + R,)Ce la respuesta viene dada

por
11 1\1)
En la Fig. 11 10 vemos que la salida es inclinada , siendo la pendiente en el instante
tanto por ciento :
p =V,, ~V:,

V"

x 100%

:=

"

(R, + R,Je ( x 100%

'l.expresada en
111-\2)

La misma expresin es vlida para la inclinacin de cada semi-ciclo de una onda cuadrada simtrica
de Vo de valor pico a pico '1 periodo T, supuesto que tomemos ' , = T12. Si f lrr es la frecuen cia de la
onda cuadrada. podemos expresar P en la forma

:=

T
x 100
2(R, + R,le,.

:=

WL

2f(R, + Ro\

""
v.I-_ = = =:::::::.v"
'1

00
Figura 11,10, Inclinacin (o cafda) de una onda cuadrada.

,,".
,,
,

x 100

:=

7Th

x 100%

11 1-13)

456

Microelectrnica moderna

Obsrveseque la pendiente es directamente proporcional a la frecuencia inferior de 3 dB. Si se desea

pasar una onda cuadrada de 50 Hz con menos del 10% de pendiente.jj no debe superar los 1.6 Hz

Pruebas con onda cuadrada

Existeun procesoexperimental (denominado prueba con onda cuadrada) consistenteen observar con
un osciloscopio la salida de un amplificador excitado por un generador de onda cuadrada. Es posible
mejorarla respuesta de un amplificador aadindole al circuito ciertos elementosque deben ser ajustados
con precisin. Es muy conveniente poder ajustar estos elementos al mismo tiempo que se observan los
efectosde tal ajusteen la forma de ondade salida del amplificador. Otra forma de actuar es tomando nota
de los datos despus de cada ajustey a partirde ellos trazar las curvas de respuestaen amplitud y en fase.
Adems del mayor tiempo empleado con este ltimo procedimiento existe el problema de no resultar
evidente cul de las respuestas en amplitud y en fase corresponde a la mxima fidelidad . Por otra parte.
la respuesta a un escaln facilita inmediatamente una informacin valiosa.
Mediante una seleccin cuidadosa de dos frecuencias de onda cuadrada es posible examinar individualmente las distorsiones en altas y bajas frecuencias. Consideremos por ejemplo un amplificadorcon
una constantede tiempo de 0.1 I.IS en alta frecuencia y de 100 ms en baja frecuencia. Una onda cuadrada
de semiperiodo iguala variasdecenasde microsegundos, en un osciloscopioapropiadode barrido rpido.
acusarel redondeo en el extremo anteriorde la onda sin acusar la pendiente.En el otro extremo. una onda
cuadrada de semiperiodode aproximadamente 10 ms, con un barrido lento sealar la pendiente. pero
no la distorsindel mismo extremo anterior.
De cuanto antecede no se debe sacar la conclusin de que las respuestas de amplitud y de fase
transitorias y permanentes carecende importanciaen el estudio de los amplificadores. Las caractersticas
en frecuencia se empleanpor los siguientes motivos: En primer lugar, se conoce mucho ms en cuanto al
anlisisy sntesisde circuitosen el campode las frecuencias que en el de los tiempos,y por tal motivo el
diseo del amplificador se hace frecuentemente a base de la respuesta en frecuencia. En segundo lugar,
muchas veces es ms fcil llegara la comprensi n cualitativa de un circuito partiendo del estudio de la
respuesta en rgimen permanente en casos en que los clculos de los transitorios sean extremadamente
dificultosos. Lacompensaci nde un amplificador frente a oscilacionesindeseadas (Cap. 13)se consigue
en el campo de la frecuencia. Finalmente. a veces se requiere un amplificadorcuyas caractersticasestn
especificadas basadas en la frecuencia. especialmentecuando se trata de amplificar seales senoidales.
En las prximas secciones se tratade la respuestaen alta frecuencia de las etapas amplificadoras BIT
y FET. Nos referiremos primeramente al comportamiento en alta frecuencia por ser sta la principal
limitacin en los amplificadores integrados. Los resultadosa los que se llega son aplicablestambin a las
etapas de componentes discretos, y a continuacin se tratar de las caractersticas de respuesta a baja
frecuencia.

11-3.

GANANCIA DE CORRIENTE DE CORTOCIRCUITO EN EMISOR

COMN

Consideremos un amplificador de unasolaetapa en emisorcomnexcitado por una fuentede corriente

siendo R, = O(cortocircuito). El circuito de la Fig. 11-11 es el modelo de pequea seal de esta etapa
con el transistorsustituido porel equivalentehfbrdo-xde la Fig. 3-32. Obsrvese que en la Fig. 11-11 se
supone r~ = O. La corrientede salida es lo = I~ de forma que la ganancia de corriente de la etapa A l = IJI b
es ~ del transistor. En la Fig. 11-11 es evidente que ~ vara con la frecuencia debido a las capacidades CK
y C~. Segn la Fig. lI-llla ley de Kirchhoff requiere que
I~,

Respuesta enfrecuencta de los amplificadores

457

(11-14)
y
(11-15)

1" = g",V". - JI< = V".(g", - se,..)

r,

,le,

t,

K", V .

Figura 1111. Circuito empleadopara obtener la caracterfslica de respuestaen frecuencia para la gananciade corriente ~(s) del
emisor-comn en cortocircuito. El transistorest representadopor su modelohfbndo-xde ene frecuencia.

Combinandolas Ecs. (11-14) y (11-15), Ydespejando JJl b tendremos, despus de ordenar trminos

I" ~
t,

A, ~ ~(s) ~

~,,(I - sC./g m)
I

sr ll (C l l

~ ~,,(I - s/w,)
I

C,..>

(11-16)

+ s/WfJ

En laEc. (1116) hemosempleado gm r R = /lo' y COz YcollPueden ser realmenteidentificados. El siguiente

ejemplo, que emplea los valores de los parmetros normales de un transistor integrado, mostrar las
variaciones de Pcon la frecuencia.

Ejemplo 11-1
(a) Esbozar la magnitud de Pcomo funcin de la frecuencia, empleando el diagrama asinttico de
Bode. (b) Determinar aproximadamente la frecuencial Tpara la que I PUwT ) I = 1. Los parmetros del
transistor son Km = 0,050, r R = 2 kO, C K = 19,5 pF Y el' = 0,5 pF.
Soluci6n
(a) Segn la Ec. (11-16)

/3" =

1:",1"",

= 0.05 x 2000 = 100

w: =

1:",

el<

,,"""~O~.O~5::-:-;-;11
x 1O -

= 5

2 x 103(19.5 + 0.5) x 10

2.5

= 10" rad/s

107 rad/s

12

Osea,
100(1 - sIIO")
I + s/(2.5 x 107 )
Paralo que el diagrama de Bodees el de la Fig. 1112.
(b) En la Fig. 11-12 vemos que el crucecon OdB,correspondiente a P= 1, tiene lugar en roT = 2j x IrP
rad/s, o bien/T= ro/21t = 395 MHz.

458

Microelectrnica moderna

.o, dB

- 3"- - - - - - - -- ------- Figura 1112. Diagrama asintucc de Bode para I~ Uro) l.

El parmetroj',
En el ejemplo 11-1 el empleo de la caracterstica asinttica da unos result ados de gra n preci sin en la
frecuencia de ganancia unidad debido a la gran separac in ex isten te e ntre rop y 00,. Para construir un
amplificador de ganancia de corrie nte mayor que uno, es ev idente que la frecuencia de funcionamiento
debe se r menor que f r' En consec uencia para ro ::;; 00 r la Ec. ( 11- 16) se puede aproximar con la funcin
un solo polo

~lsI ~

~..
+ s/ w(j

111-171

La aproximaci n contenida en la Ec. ( 11-17) es equivalente a decir que la corriente I~ en CI' es una
componente despreciable de lo (1~ < s; V K ) El diagrama asintnico de Bode de esta funcin es idntico al de la
Fig. I 1-12 para el campo de frecuencia 00<00,
Par a determinar f r , frecuencia a la que la gan ancia de corrie nte de cortocircuito en emisor comn es
la unidad, se emplea la Ec (11- 17). Por tanto
.

1.B{jwT>1

1 =

V 1 +.B~WIW{J)2

que con .B~, ~ l . da

Wr = /3"W1

111- 181

Sustituyendo oopde la Ec. ( 11-16) en la ( 11-18) tendrem os

~..
f , - 2rr r..(C .. + C",J

(11 -1 91

Obsrvese que para CK CjJ.,fr g.J 2 rtC K , El par metro f T , al igual que otros parmetros del J:SJT,
depend e de las cond iciones de funcionamien to del dispositi vo. Norm alm ent e,f r va ra con la corriente
de colector de reposo como se ve en la Fig. 11-13.
Puestoquej , "" J}J~ s e le puededar a este parmetro una segunda interpretacin : repre sent a el producto
ganancia de corrientede cortocircuitopor el ancho de banda, es deci r que para la configuraci n en emis or
comn co n la sa lida cortoci rcuitada , Ir es el producto de la ganancia de co rriente a baja frecuencia

Respuesta enfrecuencJa de los amplificadores

459

multiplicada por la frecuencia superior de 3 dB . Es de observa r que en cierto sentido se puede sacrificar
la ganancia a favor del ancho de banda y viceversa. As pus, si se dispone de dos transis tores de igualf ro
el que de los dos tenga menor 130 tendr un ancho de banda mayor.
Ir, MHz
400

300

200

100

as
"
figura IIU. Variaci6nde fr segnlacorriente de polarizacin IcQde un transistor integrado tpico.
0

10

20

En la prcticaf r es la que se em plea para determinar por med icin el valor de la capacidad C K' La
trasconductancia 8m se determina de la corriente de polarizacin I CQ [Ec. (10-34)]. f r se hall a por
mediciones (Prob. 11-8) o viene dada en las especificaciones de los fabricantes ob teniendose C" med iante
mediciones independientes. Norm almente los fabricantes especifican la capacidad de salida en base
comn ClIb =::: e".
La frecuencia/, representa tambin un lmite superior de frecuencia en la que es vlido el mode lo
hfbrido-x del BIT.) Para frecuencias de exc itacin ms all de f ro el circuito equivalente hfbrido-n no
describe fielmente el comportamiento observado. Como sea que los transistores se emplean raramente
conf> f r (salvo en los circuitos microondas) un estudio de los modelos utilizados estara fuera del obje to
de este libro . Obsrvese que en el eje mplo 1 t -1 el cero tiene lugar a una frecuencia mayor que f r por lo
que la precisin de la frecu encia del cero (z/2rt) es cuestionable.
El resultado de la Ec. (11-18) no es privativo de la eva luacin de la ga nancia de corriente de l BIT.
Muchos circuitos electrnicos se representan frecuentemente por funcio nes de un solo polo sobre el campo
til de frecuencias de trabajo. En cua lquier sistema de un solo polo. con gran ganancia, la frecuencia de
ganancia unidad es el producto de la ganancia COII frec uencia cero por la fre cuencia de 3 d8.

114. LA FUNCI N GANANCIA GENERALIZADA

Antes de proceder a obtener la caracterstica de la respu esta en fr ecuencia AH(s) de Jos amplificadores
de una o de varias etapas pemtas enos hacer algunas observaciones generales relativas a la forma de A (s).
La respuesta en alta frecuencia del amplificador de la Fig. 11-2 queda determi nada por una constante
de tiempo nica CM R. Rj (R. + R ;J. En realidad un amp lificado r mu ltietapa contiene por lo menos dos
condensadores y quizs un tercero si laetapa excita una carga capacitiva. En estas circ unstancias la funcin
de transferencia a alta frecuencia viene dada por una ecuacin de la fonna

()

A o( 1

AH s =

(l

s/z .) (1

+ Slpl)

() ) FR:CU~ nlemenl~ f.,J2 u el lfmile u... do en la l i l~'alura_

(I

s/zl)'''( 1

s/z",)

+ slp~) ... (l + slpn)

(1 1-20)

460

Microelectrnica moderna

En la Ec. (11-20). Al1 es el valor de AH(s) calculado con s = O lo que corresponde a la ganancia en
continua o en la banda media. Los valores de s para los que AH(s)-+oo se denomin an posos de la funcin
de transferencia mientras que los valo res de s que hacen A(s) O constituyen los cer os de la misma
-funcin. Supo niendo > m la funcin de transferencia de la Ec. ( 11-20) tiene n polos en - PI' -P2 - P,
y m ceros fin itos - %1' - Zl'''' - zm' Cuando s crece lo suficiente AH(s)-+s mIs" = lIs n-my cuando s tiende a
infin ito A/s) tiende a O. Se dice que AH(s) tiene n-m ceros al infi nito. Obs ervamos que para la ganancia
de corrie nte de cortocircu ito de la Ec. (11-16) Als) tiene un polo en - 001\ Y un cero finito en +00.. La
funcin de transferencia de la Ec. (11-3) muestra que la etapa de laFig. 11-2 tiene un polo en -roy ning n
cero finito. Sin embargo. debe tene r un cero en el infin ito [ya que s -+00. Av/s) -+ 0]. Obsrvese que la
frecue ncia de un polo (cero) tiene la magnit ud P;(z)/21t. es decir'!H = OOH /2rr..

Determinacin del nmero de polos y de ceros

El nmero de polos en una funcin de transferencia es igual al nmero de eleme ntos almacenadores
de ene rga independie ntes en la red. En los amplificadores electrnicos los elementos de almacenaje son
casi exclusivamente condensadores. Un condensador es indepe ndiente si se le puede asignar una tens in
arbitraria independiente de todas las tensiones de los dems co ndensadores. Por eje mplo, dos co ndensadores en paralelo no son independientes pues la tensin a travs del primero debe ser la misma que a travs
del segundo. Asimismo, dos condensadores en serie no son independientes porque la carga almacenada
Q es la misma en cada componente . y la tensin a trav s de un condensador e es QIC. Ade ms. si un
lazo de la red puede recorrerse pasando slo a travs de condensadores, no todos estos valores e son
independientes (ya que la suma de las tensiones alrededor de un circui to cerra do debe ser nula) .
El nmero de ceros en una funcin de transferencia viene determinado co nociendo el nmero de polos
y el comportamiento de la red cuando s tienda a infin ito. En la Ec. (1120) Ay(s) tiende a cero cuando s
tiende a Infinito porque hay n-m polos ms que ceros. En gene ral. siA,,(s) -e 1/s l cuando s -+00, entonces
el nmero de ceros f initos es menor que el de polos.
El comportamien to de una red cuando s -+00 se deduce usua lmente median te inspeccin. ya que la
tensin a travs de un condensador en nula cuand o s -+00. Por eje mplo. en la Fig. 11-2

V. _ -I
A VH = V,
s

cuan do

S-l> <XI

Por tanto, el nmero de ceros es uno menos que el de polos . Puesto que el circuito contiene un solo
condensador. AVH debe contener un polo y (segn la argumentacin anterior). ning n cero finito. Esta
conclusin queda confirmada en la Ec. (11-3).

La aproximacin del polo dominante

El diagra ma de Bode deA~(s) de la Ec. (1 1-20) representa la ca racterstica de la resp uesta en frecuencia
del amplificador. La frecuencia superior de 3 dB I H se obtiene de l diagrama de Bode . Obsrvese que para
trazar la caracters tica de la respuesta en frecue ncia se necesita conocer la situacin de todos los polos y
ceros; es decir. se deben conocer ZI' z2''' zm y PI' P2'" Pn4
.
Si la frecue ncia del polo ms bajo f P I = P J 2l't en A/s) es mucho ms pequea que las frecuencias de
todos los dems polos y ceros, de todas formas la frec uencia superior de 3 dB f H de AH(s)es aproximada(4) Bxisten numerosos programasde compuladoras peracalcular l a~ rafeesde un polinomio.

Respuesta en frecuencia de los amplificadores

461

mente i pl" As con frecuencias de excilacin dentro del ancho de banda de un amplificador, AH(s) acta
simplemente como un sistema de un so lo polo con funcin de transferenciaAJ( l -sIP l ) . Esta aproximacin
se conoce como aproximacin de polo domina nte. Obsrvese que cuanto ms separados est n los dems
polos y ceros de PI tanto mayo r ser la precisin de esta aproximacin .
A veces la respuesta en alta frecuencia de un amplificador no tiene ningn cero finito, es dec ir, que
AH(s) slo ~on liene polos. En esta situaci n un ampl ificador con tres polos reales' tiene una funcin de
transfere ncia
(11-21)

Alternat ivamente, efectuando los productos indicados , la Ec. (11-21) puede escribirse
(11-22)

donde
al = -

PI

P2

a,

+- ++-

P3

P lP3

+-

P2P3

( 11-23)

a,
Consideremos la situacin en la queplPl<P) o sea en la que PI es el polo dominante. Entonce s:
al = -

p,
1

a2

--

PlP 2
1
a3 = - P lP2P3

a,
p,

-a,
p,

o
o

1
PI =-

a,
a,
P2 = a,
a,
Pl = a,

(11-24)

La importancia de la Ec. (1 1-24) radica en que podemos fija r aproximadamente la situacin de los
polos conociendo los coeficientes a l' a 2 y a3 en AH(s). Adems la aproximacin del polo dominante nos
da el valor de la frecuencia de 3 dB f H como
f H= p"!= - I21T

(11-25)

21Ttll

La forma de la Ec. (11-24),Pl al - 1!at es ap licable a una funcin de Iransfere ncia de n polos reales.
Sin embargo, en relacin a la respuesta del amplificador slo estarnos interesados por PI y P2 (a l y a2) . En
primer lugar. p 1 determina el va lor apro ximado de f H Yen segundo lugar, la separacin entre P1 YP2 indica
el grado en que es vlida la aproximacin del polo dominante. En la mayor parte de las funcio nes de
transferenciaque seencuentran,pjP 1 = a ~/a2 ~ 8 da f H dentro de l 10% y P I dentro del 20% de su valor real.
(S) Todos los polosesln en el eje n:alnegalivo del pleno-r

462

Microelectrnica moderna

A medida que p/ P I aumenta, el error entre los valores reales y los aproximados va disminu yendo.
Obsrvese que en la aproximaci n del polo dominante, los valores f H y P I siempre son menores que los
correspondientes valores reales.
De mayor importancia que la conveniencia numrica aportada por las Ecs . (1124) y (11-2 5) es el
hecho de que los coeficientes a l' Q 2' y as sucesivamente se pueden determinar por las constantes de tiempo
del circuito tal como se describe en la Seco 11-9. Esto permite al diseador del circuito relacio nar la
respuesta global con los componentes en particul ar (etapas) que produ cen tal respuesta.
Se deben tener en cuenta las tres siguientes limitaciones del mtodo de polo domin ante :
1- So lamente es vlido para funciones de transferencia con polos reales.
2- Cualquier cero (o todos) de la funcin de transferencia debe estar por lo menos dos octavas sobre
el polo dominante.
3- La representacin de la funcin de trans ferencia por un solo polo dominante no da resultados
precisos en cuanto a la caracterstica de fase.

11-5.

RESPUESTA EN ALTA FRECUENCIA DE UNA ETAPA EN EMISOR

COMN

En la Fig. 11-14 se representa el circuito equivalente emp leado para evaluar el comportamiento en alta
frecuencia de la etapa bsica en emi sor comn de la Fig. 10-21. En la Fig. 11-14 aparecen tambin los
valores numricos tpicos de los parmetros del transistor y de los componentes del circuito. Como el
circuito tiene dos condensadores independientes, la funci n de transferencia tiene dos polos. Cuando s
tiende a infinito B y C qued an en co rtocircuito (haciendo Vo VII) cayendo la salida a cero como l /s a
consecuencia del condensador C; Seg n lo visto en la seccin anterior debe haber un cero menos que el
nmero de polos, y por tanto es de esperar una funcin de transferencia de dos polos y un cero.

e,
(O.S p F )

R,
{O.30 ka
t

r,
2 ka )

R,
(0.60 km

u"

"
E

Figura 1114. Circuito equivalente a alta frecuencia de la etapa bsica en emisor comn (Fig. 10-210). El modelo hfbridc- 1t del
BJT est sealadocon tinta ms apagada.

El cero lo podemos hallar observ ando la Fig. 11- 14. Si co n s =: Zl' Vo = O no ex istir corriente en R/ .
As, la corriente sC~ VII en C debe ser igu al a la corr iente de la fuente gobernada g., VII' Por tanto, el ce ro
viene dado por sCu VII = gn VII o sea s = gmCu == Z rObsrvese que este valor es el mismo hallado para el cero de la ganancia de co rriente en cortocirc uito
de la Ec. (11-16). Tal como era de esperar, este cero aparece en el subs iguiente clculo de la funcin de
transferencia mediante el anlisis nodal (Apend. C-2).

(6) La restsrence RL = Re 11 roque para Re

la carga lambitn esu en pnmlelo conR c

ro es aproximada me nle Re' Si la elapa considerada alime nta una ca rga e xle rior. la resislencia de

Respuesta enfrecuencia de los amplificadores

463

La funcin de transferencia
Las ecuaciones nodalesde las tensiones, tomando V~ y Vo como variables son:
1
1
)
V" ( - + - + sC" + sC", - sC", V"
R.
r;
V"(g,,, - sC..)

V o (sc..

~J

V.

---'-

R,

(11-26)

(11-27)

Resolviendo las Ecs. (1126) y (11-27) despejando Vr:/V, y replanteando el resultado en la forma de la
Ec. (11-22) tendremos
AV/f( s) =

V..

V".
(11-28)

r"R"
r" + R"

donde

,. IIR

(11-29)

El trmino - P/l/(R. +rK ) del numerador de la Ec. (11-28) se identifica como ganancia AyO en
continua (banda media) de la etapa [Ec. (1040)). Observando la Fig. 1114, la resistencia equivalente
j(l se puede admitir como la resistencia con frecuencia nula vista por C siendo C = O. Como veremos
msadelante(Sec. 11-9)la resistenciaequivalenteROK( I + Ig",RL ) + R L qu~ multipli~a C~ en el coeficiente
s de la Ec. {IT-2S} es la resistencia vista por e con =O. Por tanto, como ya se adelant en la anterior
seccin, el coeficiente s est relacionado con I~s constantes de tiempo del circuito.
Vamos a ver si la funcin de transferencia de la forma Avls)-Ayo(1- slz1)/ ( 1 + als+ ~s2) tiene
un polodominante.Valindonos de los valores numricosdados, a l ='9,43 X ITPs y O2 = 1,53 X 1OT1l S2.
LaEc. (11-24) nos daP I = l/al = lQ,6 x 10 rad/s y P2 = 0/0 2 = 6,16 X lQ9rad/s. La separacin esp!P I
=58 de fonna que -PIes el polo dominante. El valor de 1 1 =gjC ~ =1011 rad/s est ms alejado de PI que
p . Por tanto, -PIesel polodominante y segnla Ec. (I1-25)elanchodela bandatotal es f H = p/21C = 16,9
MHz. Ladeterminaci n de los polos de AVH(s) resolviendo la ecuacin cuadrtica de la Ec . (11-28) dap l
=10,7 x lQ7 rad/s y P2 = 6,06 X 109 rad/s. El clculo de f H de la funcin de transferencia da f H =17,1
MHz, resultadoque demuestra la validez del mtodo de polo dominante.

Equivalente hbrido-1t unilateral

La gran separacin entre PI y los dos puntos P2 y z. es una situacin propia de las etapas en emisor
comn. Siendo as, una funcin de transferencia [Ec. (11 -30)] que contenga un solo polo dominante
constituye una aproximacin muy buenade la respuestaen frecuencia.
A

,,<,) -

- 1

A vo

slpl

A vo

A vo

1 + als

1 + SI2-rrfH

(11-30)

Aplicando elteoremade Millersepuedeobteneruncircuiloequivalente con la funcinde transferencia

indicada en la Ec. (11-30). Procediendo como en el Apndice C-4 se llega al circuito de la Fig. 11-15,
llamada a veces hbrido-rt unilateral con K = VJV K Suponiendo despreciable la corriente en CI' (Sec.
11-3) , K =.g",RL El circuito de la Fig. 1115 tiene dos constantes de tiempo independientes, una
relacionada oon la capacidad de entrada CM = C" + Cp(l + g",Rd y la otra con la de salida (representada

464

Microelectrnica moderna

co n la lne a de trazo s) C~ ( 1 + g~,RJ/g ",RL=. C~ c uando g mRL 1. La constante de tiempo de la entrada es

CI I mu lti pl ic ad o po r la re sist e nc ia e qu iva le n te v is ta po r C~; e s ta re sis tenci a equiv ale nte es R, 11
R. Yes t sealad a po r R"'. e n la Ec . ( 11-29) . Obsrve se q ue CM R~ co rresponde a Jos dos primeros t rminos
del coe ficienle s en la Ec. ( 11-28). La constante de tiem po de salida para g", RL I es C~ Rp e l ter cer t rmino
en el coe ficiente s de la Ec. (11-28). As e l c ircuito de la Fig. 11 15 tien e el mismo coe ficien te a l q ue e l
obtenido en la Ec. ( 11-28) Ypor tanto nos da el mismo po lo do mina nte .
Surge una nueva simplificac in cua ndo se investigan los va lores numrico s tpicos de las do s
7
constantes de tiempo. Para unos valores dad os:

R'..e.11

2{O.3 ) [19.5 + 0.511

2 + 0.3
RLCI' = 0.6 x 0.5 = 0.30 ns

+ 0.05 x 600)1 = 9 . 13 ns

Evide ntemente R~ C I / " RL C y es p rctica comn en lo s c lculos manu a les presc indi r de los efecto s
de la co nstante de tiempo de salid a RL C~ . En e l circui to de la Fig. 11-1 5. al de la Be. ( 1130) res ulta se r
III

= R"oC.II = R,r"+R,1'"

IC"

+ CI'( I + g,,,Rtl l

(11-31)

Aplica ndo va lores num ricos.j., lf2'lt a l 17 ,4 M Hz. valor sufic ientemente ap rox imad o (dentro de l
2%) para un c lculo manua l. S i e n e l coeficiente a l se h ubier a incluido R L C~. el va lorde f l/habra res ultado
idntico a l hallado antes. S i se requ iere ms precisin se emplea n simulado res (SPICE. Micro cap 11 . et c.) .
B

R,

v.,

Q
.r

-,

v.

r
e.

Cu(l +8.. RL )

+Gv. .: re'''''.R,)I
G..

,,o

S.. R/.

R,

V.

Figura 1115. Circuitoequivalentehbrido unilateral obtenidoempleandoel teorema de Miller.

En el circu ito eq uiva lente de la Fig. 11-15 no ex iste com unicacin e ntre entrada y salida (don de C~
es t en la Fig. 11- 14 ). En consecuenc ia e l model o hfbrido -n unilate ral no p ued e e mplearse pa ra ca lcular
la im ped ancia lode salida en alt a frecuen cia. En es te c aso hay qu e em plea r e l ci rc uito de la Fig. 11- 14.

Impedancia de entrada de Miller

La im ped ancia de entrad a Z (s) de l ci rcuito de la Fig. 111 5 e s simpleme nte la com binacin en parale lo
de r. y C M' En la ded uccin de es ta figura se ha sup ue sto qu e la corr iente J en C~ es despreciable
u
co mpa rada co n gm V. y q ue K = -8",RL e s co nstante. Al gun as veces los va lores de los compo ne ntes son
tales que estas suposiciones introducen errores en % de varios puntos en Z (s) y en co nsecuencia tambin en fJl"
Si no se prescinde de IJI deben modificarse K = ~ 8..RL/(1 + s RLCJI) y Z. La impedancia resultantees la combina-

(1) Obstrve se que expl"<" ando la. res i s(en~;as en Hl y la. ~a pacidades en p;~ofa r.d ios (pF) la. ~on,t an les de (ienlpo vendrn dadas en
nano>egundos (nsl.

Respuesta en frecuencia de los amplificado res

465

cin en paralelo de r C.' R~ Y C~. surgiendo R~ y C. de la aplicacin del teorema de Miller a C~ . Con la
frecuencia s =jO) los valores de R~ y de C~ son:

R.~ g~ (1 + w'R~C~) C. C.(

=

/::~iC~)

(1 132)

La deduccin de la Ec. ( 1132) Ydel valor de f H resultantes se dejan para el lector en los problemas
1112 y 1113.

116. PRODUCTO GANANCIAANCHO DE BANDA

Mediante la funcin de transferencia de un solo polo de la Ec. (11-30) se deduce que el producto de la
ganancia de tensin por el ancho de banda es

l A vof H I

,
R,
+ 21f f TRLC" R~

Cm R,

"" 21f CM R s =

(1133)

Las cantidades f H YA vo que caracterizan la etapa del transistor dependen de RL y de R. En la Fig.

11 16 puede verse la form a de esa dependenci a as como el orden de magnitud de tales cantidades. Aqu
f H se ha representado como funcin de RI,. para varios valores de R. La curva ms alta de f H de la Fig.
11 16 para R. = O corresponde al caso de tuente de tensin idea!.' Observemos que para cua lquier valor
de RL el ancho de banda es ms alto al ser ms bajo R. El producto ganancia de tensin por ancho de
banda aumenta al aumentar R L y decrece al aumentar R.. Aun cuando conozcamos el valor de l producto
para unas R. y RL en particu lar. no lo podemos emplear para determinar la mejora de l ancho de banda
correspondiente a un sacrificio de la ganancia. Si variamos la ganancia modificando RL R. o ambas. en
general el producto ya no ser el mismo que haba sido.
f IloMHz

2 X 10)

10'

lit " O

1000
300 0

Q'

1.0

I.S

>0

Ficura 1116. Anchode banda f" en funcin de R Lcon la res islencia de fumle R. com~ parimetro, de un ampliflcadol en emiso r
comdn de una sola etapa. Pana c;alcullll" fH se empl ea la Ec. (IIJI) Y los valores numtncos dados en la Fig. 1114 .

.... No obsI" lC . a. fOl1Tlll

(S) ~ CI"" pua R, ""Od n Jor de '" sealadou CITlleO P'X'lucb conslanlCde liempo C,.R, es ~.bk ~.c
de b .,"lIC in de 1Md,buj ldll es indiu li n de $jt ~ filicu ltillC me.

a.

466

Microelectrnica moderna

117. ETAPA EN FUENTE COMN A ALTA FRECUENCIA

El anlisis a alta frecuencia de la etapa en fuente comn es paralelo al del emisor comn visto en la
secc in anterior. Obsrvese la similitud entre el modelo en alta frecuencia de la etapa en fuente comn de
la Fig. 11-17 con la Fig. 11-14 para la etapa en emisor com n. Si en la Fig. 11 -14 rb = O Y r~ tiende a
infinito, la nica diferencia entre los dos circu itos es la ex istencia de una tercera capaci tancia CJ , en la
salida de la Fig. 11-17. Si bien existen tres capacitancias, stas no son independi entes porque forman un
lazo (Sec . 11 -4). As. la funcin de transferencia AyH(s) VJ V. tiene s610 dos polos y por analogfa con la
Fig. 11-14 un cero finito.
Las ecuaciones nodales para el circuito de la Fig. 11-17 son:

~:

V.v.(~.

+ SCR' + sC.vJ) - sC...dV"

(l134a )

R,

oon nl
C"

1'.

K~

t3 pFI

V,,

v,.

(2" 10-' 1'.. )

e:"

115pFl

R,

(SOkm

(10 Ul)

v,

s
RI.= r~lI R"

(16 kn l

Figura 11:17. Circuitoequivalentede elta frecuencia de una etapa en fuente comn.

o=

V....(g", - sC"J) +

V"(~L + sC...

Resolv iendo las Ecs. (1 1-34) y desp ejando AyO =

manipulaciones algebraicas:
=v"
-

V.

+ SCJ,, )

-g",RL tendrem os. des pus de alg unas

A vo (! - sC"jg", )

1+

a ls

(l1 34b l

a 2s2

(11-35)

dond e

R.,C"" + [(1 + g",Rd + RLl CII , + R LC "

a 2 = R"RdCIl.,C"J + C""C"., + C""CIl,/)

a,

( 1136)

Nuevamente se observa que al comprende la suma de las constantes de tiempo; cada una de las
resistencias equivalentes es igual a la resistencia a frecuencia cero (los condensadores est n en circ uito
abierto) vistas en cada uno de los terminales del condensador. El coe ficiente a2 puede conside rarse como
el producto de las constantes de tiempo como se describe en la Seco 11 -9.
Veam os ahora la Ec. (11-35) para determinar si es aplicable la condicin de polo domin ante.
Empleand o los valores tpicos de los parmetros dados en la Fig. 11-17 se obtiene a partir de las Ecs. ( 1136) Y( 1124)
al = 0.3 x 3 + [(1 + 2 x 16) + 161 x 1 + 16 x 1.5
= 0.9 + 49 + 24 = 73.9 ns
a 2 = 0.3 x 16[3 x I + 3 x 1.5 + 1.5 x 1]
= 43.2 (nsf

Respuesta enfrecuenc a de los amplificadores

467

y de la ecuacin (1124) obtendremos

1
P, =

al =

73.9

al

73.9

P2 = a2 = 43.2

10- 9 = 13 .5

10- 9

x 10

18

10 radls
9

= 1.71

x 10 rad/s

La separacin entreP 2y P I es de 126:1. El ceroes tens = gJC d = 2 x I09rad/s. Estos valores indican
que Pi es el polo dominante. De esta forma la funcin de transfe:encia se puede aproximar mediante la
funcin de un solo polo de la forma de la Ec. (11-30) confll = (O H /21t = 1/21ta l = 2.15 MHz. La solucin
exacta de la Ec. (1135) pone de manifiesto que los valores de fHy PI obtenidos con la aproximacin de
polo dominante se desva menos del 1 por ciento.
Para llegar al circuito unilateral aproximado de la Fig. 11-18 podemos valemos del teorema de Miller
con K = VJV.$' = - gmRc Obsrvese que aun cuando Cg es la menor de las tres capacitancias, es la que
tieneunefecto mspronunciado sobre al y portantosobref 11' Estoesdebido al efectoMilIerqueesencialmente
multiplica Cpi por la ganancia de la etapa. Como se ve en la Fig. 11 -1 ~ , la impedancia de entrada de la
etapa es (aproximadamente)puramente capacitiva, y es:
(11-37)

Obsrvese que la impedancia de salida (Pig. 1117) contiene componentes resistivas y capacitivas
(Prob.1 1-12 y 11-13).

U-8. SEGUIDORES DE EMISOR Y DE FUENTE A ALTA FRECUENCIA

En esta seccin examinaremos la respuesta en alta frecuencia de los seguidores de emisor y de fuente
(etapas en colector y en drenaje comn). Trataremos primero la etapa en colector comn y seguidamente,
por analoga, describiremos la de drenaje comn. Puesto que los seguidores de emisor y de fuente actan
frecuentemente como separadores, es decir, con ganancia (casi) unidad, gran impedancia de entrada. y
baja impedancia de salida. consideraremos cada una de estas cantidades a alta frecuencia.

Ganancia de tensin
En la Fig. 11-19 se representa un modelo en alta frecuencia del seguidor de emisor con una carga
resistiva RE, Debido a su baja impedancia de salida, muchas veces se usa el seguidor de emisor para
alimentar cargas capacitivas (cuyo smbolo se seala a trazos). Consideremos el condensador de carga
conjuntamente con el estudio de la impedancia de salida a alta frecuencia.
La funcin de transferencia del segudor deemsortiene dos polos (dos condensadores independientes)
y un cero finito. 'A medida que tiende infinito la impedancia 1sCIl tiende a cero (cortocircuito); por
tanto Vo tiendea cero como ls debido al cortocircuito en la entrada.
La funcin de transferencia se deduce de las ecuaciones nodales empleando VI y Vo como variables.
Estas ecuaciones son:

v,(J...

R"

sC",

.e;!-) _ V" (.!.)

= v.
z.,
R"

-v{z'".) + V"CI". + ~J

= g",(V I - VII)

( 11-J8)
(l1 -J9)

468

Mtcroetectronica moderna
a

"

'

e;.

..

'.

s
Trminos del erecto Miller
Figura 11-18. Representacin unilateral del modelode la Fig. 11 -17.

En la Ec. ( 11-39) se hace uso de V. VI-V". Resolviendo simultneamente las Ecs. ( 11-38) Y (11 -39)
Ysustituyendo = rj ( I + sr.C . ) se obtiene. despu s de algunas manipulacion es algebraicas:

=.

An M I =

V,

se ,,1',,/( I

V"

R. +

1'..

({3..

+ IlR1,

{3,,1

I + t' I '~ + (/ ~.~ ~

( 11-40)

siendo

a,

(l

{3" lR,.:JC<
+ {3,, )RI-.-

Rf.-R./""C " C"

R, +

1'"

(1

(11-411

( 11 -42)

{3,,)Rf .-

c.

(1'u r Fl

R.
(0.6 knl

"

v,

'

<,

,,

l.

R,
-'(] .Sknl TCL

" u.o knl

Z BC

,,

'.

z;

Figura 11 19. Circuitoequivalemede alta frecuencia del seguidor de emisor. El condensadorC Lforma pane de la carga.

Vemos nuevamente que a l es la suma de las constantes de tiemp o y que a 2 pued e interpretarse como
el producto de tales constantes. El cero Z I en s = - g../C. en la Ec. ( 11-40) se puede hallar tambi n por la
Fig. 11-19. Con Vo = O no hay corriente alguna enREy por tanto la corriente en z. debe serigual y opuesta
a g"y". O sea
(l + SI'"C ") V,,
r
= -g,!, V"

de donde z. = ~ (Po + 1)/1'. C. "" - gJC", Empleando los va lores de los par metros indi cad os en la Fig.
11-19 (las resistencias tienen los mismos valores usados para hallare! co mportamienlo a baja frecuencia
en la Tabla 10-4) tendremos que
tll = 0 .566 ns
tI~ = 0.0573 X IO ~ II s
g",
ZI = = 5. 12 x 10'" rad/s
y

C.

Respuesta en frecuencia de los amplificadores

469

La frecuencia angularaproximada del polo dominantees:

PI ::

WH ::

..!.- :: ;;-;-;-;--,-I:-;c=
al

WH

fH

:: -

2"

0.566 x 10

:: 1.77

109 rad/s

= 281 MHz

Anlogamente .
P2 =

109 rad/s

y tambin i , = p)21t = 1.57 GHz.

La relaci6npJpI es iguala 5.5lS y laaproximacin del polo dominanteno da resultados particularmente
ajustados. Resolviendo lospolosmediante la Ec. (11-40) tendremosPI =2.30 x 109 rad/s y P2 = 7,57 X 109
rad/s. Con estos valores. J11 = 339 MHz.
Vemosque las frecuencias .fu de los polos y del cero son todas ellas del orden de magnitud de f ... Ya
que estos valores eetan en el lfmrte de frecuencia para el que es vlido el circuito equivalente. los valores
numricos son cuestionables. Sin embargotodosellos muestran las magnitudesaproxlmadasobtendasde
clculos simulados.
Comparando f H de la etapa en colector comn con JH = 16.9 MHz en emisor comn en la Seco 11-6.
vemosque laetapa en colectorcomn tiene un anchode bandaconsiderablementemayorque la de emisor
comn. En realidad. una etapa en emisor comn Re = 1,5 ka excitada por una mente R. = 0,6 ill Y
empleando el mismo transistor tiene f H =4.37 MHz. As llegamos a la conclusin de que cuando una
etapaen colectorcomnest excitada(o excita) por otra en emisor comn, el valor defl/de la cascada es
simplemente la de la etapa en emisor comn.

La impedancia de salida Z.
Las impedancias en alta frecuencia Z, y Z' o se obtienen del equivalente de Thevenin de la etapa. La
tensin en circuitoabierto medida a travs de RE es simplemente Vo = AVI/ V. La corriente h es VJREque
r-uando RE = Ola corriente de cortocircuito / viene dada por
1
se

~ (~"

+ OV.
I + u,Cj(l + ~"l
R" + r.. 1 + sR"r..(C.. + Cp.)/R. + r..)

(11-43)

La impedancia de Thevenin Z o = VJI s<' es

Z' ~
"

Rd(R., + r .1/(1 + ~,,)l I + sr.,R" (C... + C,J/(R.,+ r... )

RE + [(R, + r, I/(I + ~,,))
1 + QIS + a2s2

(11-44)

viniendo dadas al y Q2 como en la Ec. (11-41).

Observemos en la Fig. 11-19 que Z' o = Zo IIR E y si RE tiende a infinito, Z' o = 20. Por tanto, de
(11-44) se tiene

Z ~ R., + r, I + sr.R. (C, + C,I/(R. + r,l

"
I + ~" [1 + sr,Cj(l + ~,,))(I + sR,C,1

I~

Ec.
.

(11-45)

Podemos identificar (R, + I'K)/(l + Po) como resistencia de salida a baja frecuencia Ro (Tabla 10-3).
Teniendo Z, la fonna
(l

S!zl)

slpI) (1

+ Slp2)

(11-461

470

Microelectr6nica moderna
Z.
(Escala log.)

396

IS.81--"
S.17 X 109
1.33

3.33 X 109

x loa

Figura tI -20. Aproximacin asinttica de la magnitud de la impedancia de salida

Zo del seguidor de emisor de la Fig. 11-19.

Con los valores indicados en la Fig. 1119, ZI 1,33 X 108 rad/s, PI 3,33 X 109 rad/s y P2 = 5, 17 X 109
rad/s. Basndonos en estos valores trazamos la grfica de 10glZo(jro)1 en funcin de lag co.de la Fig. 11-20.
Obsrvese que para ro < PI' I Zo(jro) I aumenta al hacerlo la frecuencia. Esta es la forma de actuar una
impedancia inductiva denIra de este campo de frecuencias. Cuando se emplea el seguidor de emisor para
alimentar cargas capacitivas (eL en la Fig. 11-19) a alta frecuencia, el circuito puede funcionar como
circuito resonante. En sistemas excitados por impulsos, tales como los de la familia lgca de emisor
acoplado ECL de alta velocidad (Sec. 613), la combinacin de la impedancia de salida inductiva y la
capacitancia de la carga puede dar un rizado excesivo en la onda de salida. Normalmente los diseadores
ya previenen una amortiguacin suficiente (componente resistivo de Zo) para reducir al mnimo estos
efectos.

La impedancia de entrada Z/
La impedancia de entrada Z de un seguidor de emisor es, tal como se ve en la Fig. 11-19, la
combinacin en paralelo de e y ZB'C' La deduccin de los resultados para ZB'C (s) y Z/ (s) dados en las
Ecs. (11-47) y (1148) se deja~para el lector (Prob. 1123)

2 B,cCs )

I
=

{3"RE I

+ sCjgm
+

sr .. C" = {3u RE I

s(l!w(3

+ S!27fJT
+ sl27fJ (3

S(l !WT)

{3,,R~,.J

S2({3"RE C",!WTJ

(1147)

(11-48 )

Vase que en las Ecs. (11-47) y ( 11-48) se ha puesto que ~o 1, ~RE r, y OOT"" g jCK
En el caso de que no se suponga rb igual a cero, mediante las aproximaciones dadas por la Ec. (11-48 )
Ysiendo ~RE rb, Z; (8) se convierte en
(11-49)

Respuesta enfreeuenca de los amplificadores

471

z ae

60

(1 ka)

40

(1000)

20

(l O O )

ro

so

20

100

200

500

1000

Figura 1121. Diagrama asint6l: ico de Bode de la impedancia de entrada Z de l seguido r de emisor de la Fig. 1119 Y Ec. (1 ) 50).
NOIa: Las frec uencias de polos y ceros se ob tienen valindose de la aprox i:nac in de polo doennanre.

Con los valores de los parmetros dados en la Fig. 11 -19 Ycon r" =son, la Ec. ( 11-49) se convierte
en

kn

( 11 -50)

La variacin de la magnitudde esta funcin con la frecuencia (para ro< 1010 rad/s) queda representada
enel diagrama asintticode Bode de la Fig. 11-21. Obsrvese que la impedancia decrece con la frecuencia
y que este decrecimiento tiene lugar a frecuencias por debajo de la/H de la etapa. Efectivamente, a f H ...
300 MHz (wH " 1.90 x 1000rad/s) Zjes menord e lll. El diseador debe teneren cuenta estadisminucin
de Z;si el circuito debe presentar un aislamiento adecuado.
Con Irecuenclasjcla impedancia Z/J(' puede aproximarse como
Z BC ""

P.R ,;
+ slw lJ

YB C

""

I + slwJ

(11-51)

(J.RI::

La admilancia de la Ec. (11-51) representa la combinacin en paralelo de la capacitancia y resistencia

dadas en la Ec. (11-52)
CB C

=- -

(11-52)

Esta capacitancia es bien pequea (0,133 pF para los valores numricos empleados). Al estar CIIC en
paralelo con Cy la capacitancia dentro del campo de frecuencias de funcionamiento utilizadas es simplemente C + l/REOOr este valor es considerablemente inferior que el de la etapa en emisor comn (C=
C. + CII (J + E. RL)J . As pues, el seguidor de emisor no cargacapacitivamente la etapa anteriorlo quees una
cuestin de importanciaen sistemas de gran velocidad y alta frecuencia. (Frecuentemente, los aparatos de
laboratorio empleanseguidores de emisor comoetapade entrada a fin de minimizar los efectos del aparato
sobre las mediciones.)

472

Microeear nica moderna

La pequea capacitancia de entrada puede tambi n aprox imarse mediante el teorema de Miller para
que el efecto de C~ en la entrada sea C~ (I -K). Como K es muy prximo a la unidad en un seguidor de
emisor, este trmino es aproximadamente nulo quedando Cl' en la entrada .

El seguidor de fuente
La Fig. 11-22 representa el modelo de seguidor de fuente vlido para altas frecuencias. Observemos
que este circuito es similar al circuito equivale nte del seguido[llde emisor de la Fig. 11- 19 si planteamos
las siguientes identidades: r~ -e 00, CgJ Cl" Cl ' C~ YRL r, Rs RE' Solamente la capacitancia C,, no
puede ser identificada y debern incluirse sus efectos sobre los coeficientes a l y a r Obsrvese que SI el
seguidor de fuente excita una carga capacitiva CL se puede aadi r C,. a la capacidad de ca rga.
Haciendo tales idenli ficaciones y aa diendo los efectos de CJ , pode mos emplear los resultados del
seguidor de emisor para la etapa en colector comn. A continuacin se dan los resultados de AI 'H(J ),fH' Z,

vz,

(Se deja para ellecror Ia deduccin de tales resultados en los Probo 11-24 y 11-25)
A vo(l - g", sIC Il., )
I + a ls + a2s2

a, = R,Cll d +

siendo

",

+ RLl CIl.,

1 + g",RL

R,R L
(CIl,/CIl.< +
+ g",R L

a,
R,

( R~

( ]] 531

e..

1."..

+
( ]] 541

e.e:

s
e"

c~

Figura 112 2. Circuito equivalentede alta frecuencia del seguidor de fuente.

e,
N

c.1
,

~.

eo.." .ni.ndo
...... nei
y rU' OI"
obomod...

e,

e,

Rrl
(.)

(b)

Figura 1123. (a) ed con tres co ndensadores , (b ) dicha red. con C l y CJ en circ uito abierto. La resistencia [fr. de frecuencia cero
se define paresia configuracin.

Respuesta enfrecuencia de los amplificadores

en:

473

La Irecuencia superior de Sdlljj.es (aproximadamente) 1/2rr. GI que con gmRL 1 y RL> R, se convie rte
(1 1-55)

CL)

11

(1

+ g",R L ) [1 + sR.(CJs + CI/S) I (1 + g",R.)]

sClIs(I + sR. c</s)

(1 1-56)

(11-57)

11-9.

MTODO DE LA CONSTANTE DE TIEMPO PARA HALLAR

LA RESPUESTA

La forma de las Bes. (1 1-28). (1 135). (11-40 ) Y(11-53) en las que el coeficie nte a l es la suma de las
constantes de tiempo y al su producto no es exclusiva de las etapas en em isor, fuente, colector y drenaje
comn. Tambin pueden expresarse siempre en esta fonna los coeficientes de la caracterstica polinomial
de cualquier sistema lineal que contenga resistencias,condens adores y fuentes gobernadas. En esta seccin
describiremos un procedimiento para hallar estos coeficientes pordetenninacin directa de las resistencias
equivalentes necesarias para calcular las constantes de tiempo.

El coeficiente a l
Considere mos la red de la Fig. 11-23a en la que la parte de circuito N en el interior del rectngulo
contiene slo resistencias y fuentes gobernadas. Con tres condensadores independientes indicados. la
funcin de transferencia tiene tres polos, con lo que su denomin ador se expresa como en la Ec. ( 11 22).
Se puede escribir el coeficiente a l como
( 11-58)

en donde ROII , R022 YRO JJ son las resistenc ias a frecuen cia cero vistas desde Cl' Cz y C3respectivamente.
Obsrvese 'que con frecuencia cero (en continua) los condensadores estn en circuito abierto y los
productos RC de la Ec. ( 11 -58) se denominan a veces constalltes de tiempo en cortocircuito.
Para justificar la fonna de al en la Be. (11-58) podemos valemos de la siguiente argumentacin .
Consideremos C, C J O(circuito abierto) con lo que el circuito slo contiene C I como en laFig. 11 -23b.
La funcin de transferencia del circuito de esta ltima figura tiene un solo polo cuya frecuencia angul ar
es simplemente la inversa de la constante de tlempo t del circuito. Pero en este caso 1" es igual a C I
multiplicado por la resistenc ia equivalente a travs de sus terminales, es decir RO I I como est indicado en
la Fig. 11-23b. Obsrvese que dejando Cl = C) = Oen la Ec. ( ll- 58) se llega al mismo resultado. El mismo
argumento se puede aplicar si consideramos CI=C) = OYC I C, O. En estas condiciones las constantes
de tiempo son ROll Cz y ROl\ C I respectivamente.
La forma de la Ec. (11-58) se puede extender a un sistema conteniendo M cond ensadores como en la
Ec. (11-59)

= =

= =

a l = :LR?;C
;_1

(11 59)

474

Microetectrontca moderna

siendo R" .. la resistencia a frecuencia nula vista desde C" Alte rnativ amente pode mos co ntemplara, como
suma de las constantes de tiempo en circuito a bierto. s ie ndo frl C la co nstante de tie mpo del circui to
cuando todas las dems capacitancias estn en circuito abierto. En" lo~ dos ejem plos s iguientes veremos la
aplicaci n de es te m todo.

Ej emplo 112
Determinar el coeficiente a, e n la funcin de transfe rencia de la eta pa e n e misor comn de la Fig.
11- 14.

Solllci"
Con dos condensadores la Be. ( 1159) nos da :

Para calc ular la resiste ncia R~ a frecuencia cero 'lisia desde C. , los co ndensadores est n en circ uito y
se suprime la fuente de tensin independie ntecortoc ircuitndo lacomoen la Fig. 11 24a . De la observacin
de esta figu ra se des prende que

r.,R.,
R. + r.
Al circuito de la Fig. I 124h se le provee de una fuente de prueba I, y se calcula la ten sin V, pa ra qu e

K.: = V/ " En esta misma figura. despus de haber identificado f. como se ha indicado . la ley de Kirchhoff
da:

V, = 1,E?':, + Rd l , + g",v . )
y sustituyendo

y.

= 1(0/, tenemos

= V, =
1,

por tanto
al =

~ + Rd I +

m.c.. + I R~(1

g...m. )

+ g",Rd + Rd C..

R~
r -- --- -- -,

11, O

I[ -"..-'f---:-.----l.

,,

"

v, -

R~

1.-,-- -,

l R~
IL
(.)

'b}

F igura 11 14 . Clrcuo em pleado pan ca lcu larl as rcs islc:nciao de: frc:cuc: ncia uro lci rcu ito abie rto) ; (a) RO y. lb) RO pat a la e lapa
en em isor comn.

R espu esta en frecu encia de los amplificadores

47 5

que es la misma expres in que la de la Ec. (11-28).

Ejemplo 11-3
(a) Detenninar el coeficiente al de la funcin de transfe rencia de la etapa amp lificadora cuyo circ uito
equivalente sea el de la Fig. 11-25. (b) Con los valores num ricos indicados buscar la frecue ncia superior
de 3 dB aproximadajj, (c) Comparar este valor con el obtenido en la Seco 11-7 para la etapa en fuen te
comn. (Nota: Esta etapa es un amplificador en fuente comn con res istencia de fuente R,. Los parmetros
del dispositivo y los componentes del circ uito tienen los mismos valores ya empleados en la Sec o11-7.)

So lucin
(a) El circuito tiene tres condensadores : por tanto, va lindo nos de la Ec. ( 11-59) tendremos:

Para calcular las tres constantes de tiempo deben hallarse J?D~., J?DrJ Y RO
" . Suprimien do ", y poniend o
las capacidades en circuito abierto podemos identificar RO . como se ve en la Fig . 11 -26a. Co mo existe la
misma corriente en R D , r, y }IV estos elementos se pued~n transformar en sus fuentes de corriente [IlV~s
I (T J +R o)] - resistencia equiva~ente (Ro + rd) en paralelo. Esta com binaci n est en paralelo con R, y se
puede reconvertir a su equivalente de Thevenin como se aprecia en la Fig. 11-26b. La fuen te de tensin
equivalente }.1 ' V~, y la resis tencia eh serie R,. son

.tRA,

.t' =
rJ

R", =

+ RD

s,

1I

(R D

I' d)

La aplicacin de una fuente de prueba VI y el clculo de la co rriente 1, como se indica en la Fig I t 26b
nos da f(J~. = Vji,. Con V~. = VI la ley de Kirchhoff nos lleva a
J, ~ -,V;2,(I:..,+'---f"'-")
R , + R",

de dond e

v,

= - =
J,

R. + R",

1+

.t'

R,
(300 U ) G

;,T"F<!>.
"

(2 ,1
X 10' "- lu,, )

13.0 pF )

e"

n.s pF)

'
(80 ,,11)
RD
(20 kl1)

uo

R,
(2 kilj

Figura 1125. Circuitoequivalente de alta frecuenciade la etapaen fuente com n con resistencia de fuente.

476

Mtcroetear ntcamodem a
R,

1,

R,

.!
v"

'.

_ R~.
-

v"

~ "VI'

R,

,, ' V"

R,

(,)

v,
RAPo
,, .-RD +

',j

RA "' Rs l ( r,j+RD)

(b )

F ig ura 1126, (a)C1rcuiloempJeadopara hallar R"gs. (b ) El circuito en (a)conla parle drenaje-fue nte (R , IlV ,r y RD)sustit uida
s
gs d
por un equiva lente de Thevenin Jl' V" . R
A,

La resistencia If~d puede ca lcularse a partir del ci rcuito de la Fig. 11-27a. Aplicando la ley de Kirch hoff
en D tenemos

(11
{21
Aplicando la ley de Kirchhoff al lazo de la derecha

(JI
Com binando de ( 1) a (3) y despeja ndo /l nos da
r ,

12 =

Ro

J,LR ,.

r"

(1

R :,'( l

J,L) R ., J

L)

(41

y la tensin V, es, aplicando la ley de Kirchhoff al lazo exterior:

(51
Substituyendo (4) en (5) y despejando V/1, tenemos
R0 , =

V,

R + Ro[r" + ...R,

1,

If

'

+ r , +

R)

(1

R,~( I

+ L) Rsl
+ L)

La tercera resistencia R ,j, se obtiene por medio de la Fig. 11-27b. Obsrvese que no hay corriente en

R, de fonna que V" aparece como se indica a travs de R, La ley de Kirchhoff exig e que /1> = /1 + /2' siendo
/ 1

V,

LV,- ,

1",/

V, - VM"
Ro

La tensin de control V" es I / R,. Combina ndo estas ecuaciones y despejando 1, obtendremos
r ,Rs

I",

Ro)

(1

L) R s

Respuesta enfrecuencta de los'amplificadores

Figura 1127.Circuitoempleadoparacalcular (a) ROJd' Y(b)

R~. de la etapa de la Fig.

477

11 -25.

(b) El clculo numrico de a l es el siguiente

5

Il = g",rJ = 2 x
R, = R, 11 (Ro +
Il' = Il R A,
=
rJ+ R o

80 = 160
,,) = 2 11 (20 + btl) = 1.96 kll
160 x 1.96

= 3.14

80+ 20

y
o = 0.3 + 1.96 = 0.546 kll
R)!s
1 + 3.14
, _
20[80 + 160 x 0.3 + (1 + 160)2J _ 21 6 kll
R Md - 0.3 +
20 + 80 + 2(1 + 160)
.
_
, _
80(2 +20)
R" - 20 + 80 + (1 + 160)2 - 4.17kll
por tanto

al

= 0.546

x 3 + 21.6 x 1 + 4.17 x 1.5

= 29.S ns

fH

= -

27TOI

1
29.5 x

= :;--::-= 7-:"--;1"0 :0
- \l = 5.40 MHz
2 7T X

(e) Observamos que el valor de!Hhalladoen la parte (b) es mayor que el correspondiente (2,15 MHz)
a laetapaen fu ente comnsimple. En la Sec.10-15 vimos que la realimentacin suministrada porR.reduce
la ganancia. Aqu vemos que al mismotiempoaumenta el ancho de banda. En el Cap.12 se tratar de los
efectos de la realimentacin.

478

Microelectrnica moderna

El coeficiente a l
La situacin del polo no dominante ms prximo, y por tanto la separacin entre los polos dominante
y no dominante viene determinada por a r Como se ve, por ejemplo, en las Ecs. (11 -28) y (11-36), a2
comprende el producto de las constantes de tiempo. Tal como se ve en la Ec. (11-36) todos los pares de
capacitancias posibles forman las constantes de tiempo en a r Por tanto , en el circuito de la Fig. 11 -23,2
se expresa
( 11-601

siendo Rj., la resistencia a frecuencia cero vista por C. cuando se cortocircuita e. En la Be. ( 11- 60),
"
I
I
Rl n es la resistencia vista por C1 cuando C, est en cortocircuito y C, en circuito abierto como est
representado en la Fig. 11 28. Anlogamente Rll:l es la resistencia vista por C J con e, en cortocircuito y
C2 abierto; R1JJ se obtiene cortocircuitando C 1 y abriendo CI' La notacin racionalizada sigue el siguiente
criterio : el subndice seala los terminales entre los que se mide la resistencia, y el exponente indica el
condensaor cortocircuitado. Todas las capacitancias sin ningn subndice ni exponente estn abiertas. As,
cada trmino de la Ec. (11-60) es el producto de una constante de tiempo en circuito abierto por otra en
cortocircuito.
La forma general de cada trmino de 0 2 es:
(J1-61)

,~

ronltniendo

"'yfu.nl"
.;.l.... i..

obemadao.

Figura 1128. Redde la Fig. 11 -15 empleada paradefinir R I22(CI est en cortocrcutto y CJ en circuito abierto).

La Ec. (11-61) indica que para cualquier par de condensadores C; y C podemos hallar la constante de
tiempo en circuito abierto para uno de ellos y la constante de tiempo en cortocircuito del otro . Obsrvese
que el condensad!?r cortocircuitado para determinar Rijj (Ri,.) es aquel para el que se calcula la constante
en circuito abierto. Por tanto, el valor de al no vara si se sustituye R?nC-ft\ lCl por R(JllC1RlnC r
Frecuentemente la elecci6n de cul de las forma s de la Ec. (11-6 1) emplear conduce al anli sis ms
conveniente del circuito .
Mientras que existen cuatro parmetros en cada uno de los trminos de la Ec. (11-60) slo hay que
calcular las resistencias en cortocircuitos Riii ya que las en circuito abierto RO ; ya son conocidas por el
clculo de a l ' El siguiente ejemplo muestra la forma de proceder para el clculo de la constante de tiempo
en cortocircuito.

Ejemplo 11-4
Determinar el coeficiente al para el circuito de la Fig. t 114.

R espu esta en frecuencia de los amplificadores

479

Solucin
Para e l sistema de dos co ndensadores

las resistencias en circuilo abierto ~ y R~ son co noc idas (Eje m plo 11 2). A s pues. debe mos ca lcu lar
ya sea R=ya sea R ~ . Para mayor claridad calc ularemos am bas. usando la Fig . 11-2 9a para R: y la Fig.
1129b para R~ .
En la Fig. 11 29a co rtocircuua r C. hace que 1'. = O. En consecuencia it,: es t e n cortocircuito y la fuente
de co rriente 8... 1'. en circuito abie rto (1 = O). Por tanto,
y

R;

resultado o btenido en la Ec. ( 1128)

En la Fig . 11-29b cortocircutando C~ se sitan RO~ RL y la fuen te de corriente K", v. e n parale lo. La
tensin a travs de la fuente de pendie nte es I'~ y la corrien te a travs de ella es 8", v~ Ypor tant o esto es
una resistencia I'/ K.. \'~ = l/g.... As pues.RI'. es simplemente la combinacin en paraIe lodeRo~ R L y 118.... o sea

R: ~ R~

1
11

R,

11

gm =

mll

R~ L

+ g., Rd + R,

En consecuencia , empleando el resultado para ~ de l Ejemplo 112 o btend remos

al =

[R~(1 +

g...Rd + Rd C.. X

R~(1 +

R",.R,
g...Rd + RL C. = RO,.C..RLCI'

que co mo era de esperar nos da el mismo resultado anterior.

El procedim iento que queda descrito no constituye una ap roximacin . sino que da los valores exactos
de los coeficientes a l y a; Vem os que empleando e l mtodo de las constantes de tiempo se obtiene n los
mismos resultados que o btendran usando la reg la de Crame r o la elim inaci n ga ussiana para reso lver.
simultneamente. las ecuac iones noda les de l c ircuito. Para un circuito co n dos nudos co mo es la etapa en
emisor comn. este procedimient o no aporta ningun a ventaja real ya que la func in de tran sfe rencia tie ne
slo dos polos y se puede deduc ir fcilmente . Sin embargo. cuando se trata de amplifica dores co n c uatro
o ms nudos esta tcnica resulta co nvenie nte ya que a l (y a l) se obtienen direct ame nte. Po r e l con trario.

se

R'

,. -------R,

R,

1:......

l'.

r,

", . o
I..

l.

(. l

Figura 11.29. Cin.:uilOS de la etapa en emisor comn empleados para calcular lo ) R ~ y lb) R... .

(b)

480

Microelectrnica moderna

el empleo del anlisis nodal exige hallar el polinomio completo (todos los n coeficient es) . Adem s, tal
como se demostrar en sucesivas secciones , el cerrar y abrir condensadores tiende a desacoplar partes del
circuito (etapas). Cada constante de tiempo est relacionada con una parte del amplificador y el impacto
sobre/, de los valores de los elementos de esta parte del circuito es evidente. En consecuencia el diseador
del cir~uito puede valorar mejor los resultados de cambiar los valores de los componentes. Cuando se
emplea conjuntamente con simuladores de clculo, el diseador tiene la ventaja de percibir el comportamiento del circuito y los datos numricos exactos.

n-lo. RESPUESTA EN FRECUENCIA DE ETAPAS EN CASCADA

Los amplificadores se disean para que proporcionen ganancia dentro de un margen de frecuencia s
especificado. En la Seco 10-16 se vio que conectando etapas en cascada, la ganancia total. igual al producto
de las ganancias de las etapas individuales. aumentaba considerablemente. En esta Seccin examinaremos
los efectos de unas etapas en cascada sobre la respuesta en frecuencia del amplificador completo.
Demostraremos que el producto ganancia-ancho de banda aumenta en comparacin con el de una etapa
sola. Por tanto, dado un valor de/H , la ganancia del amplificador en cascada es mayor que la conseguida
por una etapa sola que tenga igual/N"

Cascadas Emisor Comn-Emisor Comn (Ce-Ce) y fuente comn-fuente comn

(Cs-Cs) en alta frecuencia
La Fig. 11-30a representa un par de etapas en emisor comn conectadas en cascada, siendo su circuito
equivalente a alta frecuencia el de la Fig. JI -30b. Obsrvese que no estn representados los componentes
de polarizacin ni los condensadores de acoplamiento y de paso . cuando se emplean. ya que estos
elementos no influyen en el comportamiento a alta frecuencia.
Como las dos etapas estn en cascada , podemos esperar una funci n de transferencia de cuatro polos
y dos ceros, es decir. dos polos y un cero de cada etapa. Sin embargo no podemos expresar la funcin de
transferencia como producto de ganancias individuales a alta frecuencia AVHI (s) y AVH2(S) ya que las etapas
estn acopladas entre s mediante C~I y C~2' As, tal como se ve en la Fig. 1130b, cambiando el valor de
RC2 se afecta la entrada de la etapa 2 (efecto Miller). Como la entrada a la etapa 2 es parte de la carga de
la etapa 1, sta, a su vez, repercute en la entrada de dicha etapa I por efecto Miller. Si considersemos la
etapa 1 (o la 2) separadamente, eliminaramos este acoplamiento y el resultado obtenido sera errneo.
Podemos tener la funcin de transferencia completa escribiendo las cuatro ecuaciones nodale s" del
circuito y resolviendo el sistema de ecuaciones resultante. Este proceso adems de ser engorroso dificulta
relacionar el comportamiento individual de las etapas con la respuesta total. En lugar de ello, emplearemos
los razonamientos anteriores sobre el amplificador de una etapa para aproximamos a la respuesta en alta
frecuencia. Basndono s en este anlisis podemos suponer razonablemente que los ceros de la funcin de
transferencia se producen a una frecuencia suficientemente alta para poder ser despreciados. Como lo que
primero que nos interesa es el clculo de la frecuencia superior de 3 dB,fH' consideramos que es aplicable
la condicin de polo dominante, y todo lo que hace falta es calcular el coefi ciente al' Esta aproximacin
es justificable porque muchos amplificadores prcticos estn diseados 'para que tengan un polo dcmi('}) Para un amplificad", de In:s elapa. se necesitan seis ecuac i"nes n<>dal e. En genera l se necesila n d"s
nmero de ecuaciones slmuhnea s a resolve, Crece rpidameme.

~u aci"nes

por eta pa de r"rma que el

R espuesta eIJ frecuencia de los amplificadores

48 1

02

,,'
Etapa 2

Etapa 1
~ - --- -- - - -- - - - - - - --- - - I

( ~I

,
,,
: R,
,,,
,, "
,L

lJl

l ( :'1

,
1

("1

,,,

,,,
,
,,

R C1 I

"' 1

El

r:

..J

,L

OJo

(b)
Ffgur a JI-30. (ti) Amphficadnr cn cascada emisor- comn. emisor -co mn. y (b) su circuito equivalente a altas Frecuencias.

nante. Adems, corno veremos en el siguiente desarrollo, el coeficiente (/ 1 de la cascada est relacionado
con el coeficiente a l de las etapas individuales, factor esencial en el diseo de l amplificador. Basndonos
en el clculo de ClI podemos determinar a continuacin el coe ficiente '': (si es necesario) y exa minar la
validez de la aproximacin del polo dominan te. En el Ejemp lo 11 -5 se realiza este clculo.
El circuito de la Fig. Il -3 l se emplea para evaluar la resistenci a en circ uito abierto nece saria en la
expresin de a l [Ec. (1 1-59)] . Pura evita r que la notacin resulte dem asiado engorrosa son convenientes
y c~ = C~ 2 corno en la Fig. l 1-30l}. Una de las
las siguientes igualaciones: C I = C" ,C~ = C~, e l =
ventajas de los condensadores en circuito ab ierto (Fig. 11 -31) es que se desaco plan las etapas. As pues,
de los resultados obtenidos en el anlisis del amplificador en emisor comn de una sola etapa, las Ir'!! y
f('n de la primera etapa se pueden expresar

c._
\

R II.. 1 = R(lII = R , 11,- ..1

( 11-62)

En la Ec. ( 11-62) la resistenciaR.1identificada en la Fig. 11-3 1, es la carg a efectiva en la primera eta pa,
es decir R('I en para lelo con la resisten cia de entrada R,~ = r. ~ de la segunda etapa.
La resistencia de fuente de la segunda etapa es la resistencia de salida R ' ol = Re! de la primera (Sec.
10-1\) Yen forma similar que para la primera etapa tendremo s
R" - R"H -- R el
,,~

11

..- ~

( 11 -63)

Obsrv ese qu e con I"h = 0, R.I = RU 02' Empleando las Ecs. ( 11-62) Y( 11-63) juntamente con la ( 11 59)
se obtiene

482

Mtcroe earntca moderna

,, '
,
:,~ . :
,,

R,
~, ~

o
R,

IL

..J

C.. ga.r",, 'i

on I. primcrulap.
R LI

" RCl IIR a

~ RCll lr.

Figura U -JI. Circuito empleado para calcular las resistencias de frecuenci a cero de la cascada CE CE de la Fig. 11-3Uh.

(1 1-64)

Podemo s identificar los dos primeros trminos de la Ec. (11-64) como coeficiente a l de la primera
etapa carga da (lIammosle 0 11), El ltimo par de trminos de la misma ecuacin es el coeficiente 1 de la
segunda etapa (lIammosle ( 12) ,
Empleando la aproximac in del polo dominante, la frecuencia superior de 3 d B ,f1l' de la cascada es

fH ~ - ~
27TOI

211'(/ 11

211'(/ \2

l/fHI

(1 1-65)

l/fH 2

Evidentemente, la Ec. (1 1-65) relaciona j ., con la frecuencia superior de 3 dB ,fHl Y1112 de las etapas
individuales. Tambin vemos que 111 es menor que 1;/1 y 1;/2 y por tanto llegamos a la conclusin que la
conexin en cascada reduce el ancho de banda.
La reduccin del ancho de banda es un proceso aditivo como se desprende de la Ec. ( 11-65) mientras
que la ganancia en la banda media se multiplica . Con nmeros mayores que la unidad , su producto aumenta
ms rpidamente que su suma 10. Esto nos lleva a la conclus in de que el produ cto ganancia-ancho de banda
de la cascada aumenta por encima de lo que lo hace una eta pa indiv id ual. Consideremos dos etapas en
cascada caracterizadas por las frecuen cias de banda media y superior de 3 dB, de valores IDOy O, I MHz
Y \O Y I MHz respectivamente. Cada una tiene un producto gan ancia-ancho de banda de 10 MHz. La
cascada tieneuna ganancagloba l de 100 x \O = lOOO y de la Ec. ( 11-65),111 = i/[(l/O,l) + (1/1)] 0,91 MHz.
El producto ganancia- ancho de banda de la cascada es 9 10 MHz claramente superior que el de cualq uiera
de las etapas.
Por analoga los resultados dados por la Ec. ( 11-65) son apl icables a un par de etapas en fuente comn
en cascada. Los valores de a l l y a ' 2 los da la Ec. (11-36) de la Sec o 11-7.
El resultado de la Ec. ( 11-65 ) se puede extender de la siguiente forma a un amp lificador de N eta pas
en cascada: El coeficiente 1 de la cascada es la suma de los coeficientes a l de las etapas individuales. La
resis tencia de carga efectiva de cualquiera de las etapa s es su resistenc ia de co lector (o drenaje ) en para lelo
con la resistencia de entrada a In etapa siguiente. La resistencia seal-fuente de la etapa es la resistencia
de salida de la etapa anterior. En la primera etapa se utiliza la resis tencia seal-fuente.

Ejemplo 115
Los parmetros utilizados en la cascada CE -CE de la Fig. 11-30 son los s iguientes:
(lO) Dado, ,, nlme ro, a ,.' {}2" " " ,,' .. cada <l . es ~ ,i ""- II. ' " prod UC IO es ;;.que '" suma . Si 11 ~ 2. a l ;;' 2. Norma lme nlc en las c lapas <le
amplificador lamo la ganancia como el ancho de banda son mayor es oc 2.

R espuesta enfrecuencia de los amplificadores

483

R" == 600 n . n., == 1.5 en . Un = 600 n . 1",, 1 = 1.2 kn , 8"'1 = 0.1 n. C " I ==
24.5 p F. C/,- I = 0.5 pF , 1",,2 := 2.4 en . 811/2 = 0.05 n . C"2 = 19.5 pF , Y
C/'-2 = 0.5 pF.
(a) Determ inar e l valor aproximadodejj.yla situac in apro ximada de l polo dom inante, (b) Determ inar
la situacin aproximada del polo no dom inante ms ce rcano y comentar la va lidez de la aproxim acin del
polo dom inante.

Soluci"
(a) Para hallar/ H calcularemos primero las resistencia s de las Bes. (1 1-63) Y( 11-64). O sea

R1 ,

RL I

:=

600
Re l

11

1200

11

1",,2

U~2 =

0.40(1

R1,

1.5

2.4

m4

0.40 kil

1.50 112.4 = 0.923 kn

:=

100 x 0.923)

+ 0.923

38.2 kili

0.923 kil
= 0.92 3(1 + 50 x 0.6 ) + 0.6 == 29.2 kf]
11

La Ec. (1 1-64) da

al = 0.40 x 24 .5 + 0.5 x 38.2 + 0 .923 x 19.5 + 0.5 x 29.2 = 61. 5 ns

y de la Ec. (11-65),

11-65),
1
x 6 1.5 x

El polo do minante est situado en - PI' siendo

PI

= -

(J I

1
61.5 x 10

== 1.63 X 107 rad/s

Es interesante determinar los valores de / HI y 1112 del amplificador. Lo s dos prim eros trm inos para e l
clculo de a l nos dan a ll y los dos ltimo s nos dan a 1r Estos son:
(J I I =

28.9 ns

(1 12:=

32.6 ns

de donde
fm

fm

--~

21U111

1
2nx 28.9 x 10- 9

5.5 1 MH z

1
10- 9
2n x 32.6 x

4.88 M H z

Y
--

27T(l12

Con estos valores se aprec ia la menna def Hdebida a co nectar las etapas en casc ada (a menos del 60%
de 1HZ' q ue es el menor de los dos) . Sin e mbargo las ga nancia s a frecuencia med ia de las dos etapas so n
- 100 Y-18,5 respectivamente lo que da una ganancia total de 1850. Resu lta evide nte que la gananc ia se
ha incrementado en un porce ntaje notablemente mayor que e l po rcentaje de di sminucin de!" .

484

Microelectrnica moderna

(b) Para hallar la frecuencia angu lar Pr del segundo polo deberemo s ca lcular el coe ficiente al" Con
cuatro conden sadores hay seis productos de constante s de tiempo en ci rcuito abiert o y en cortocircu ito;
as al puede expresarse

tl2 =' R?,CIR h C I

R~I CIR!ll C3

+ R?C 1m4C4
+

Rl
Ro
Q.

R~lC1Rl4 C4

+ RQ3C3RJ4C4

R"
r -------,
o

,,
,I Q.:
R" ,.:
,,,
I
,
,
,L _ _ _ _ _ _ _ ...J,
o

Io
o
o
o

- o'"'

R~2C2R hC3

:,,,:Q. :

R"

/I",". l

R"

(, )

R'

'., '.,

R"

,.l

Q, l

(b)

rr

!..: l
1 ,.

' .1

" ,1

Rc lr , :

II

,I _

IL

1,
R

..J
(,)

Flg. 1132. Circuitos equivalente s empleados para calcular, (a ) R 122 , (b) RJ44 Y(c) R 244 ,

La relacin entre la anterior ecuacin y el circuito de la Fig. 11 -30b indica que slo se debern calcular
dos trminos no identificados anteriormente. En la Fig. 11-30b vemos con C, en circuito abierto . la parte
de circu ito que cont iene C l est desacop lada de la segunda etapa (C J y C) , Las resistenc ias vistas desde
CJ y C4 son por tanto independien tes de que C I este abierto o cerrad o, As , R ' .U = (J3J y R l 44 =' RlI44 Ylos
t rminos segundo y tercero de la expresin de 0 2 pueden esc ribirse

t.a resistencia R

I 22

se calcula a partir del circuito de la Fig. 11-32a . Con C.I y C4 abiertos. R Il 2 =' RL I es

Respuesta en frecuencta de los amplificadores

485

simplemente el valor de Rln para la primera etapa cargada. An logamente cortoci rcuitando C l se se para
completamente la primera etapa del clculo de R)44' que como se ve en la Fig . 11-32b es Ra , y del valor
de R)44 para la segunda etapa. As, el par de t rminos que contienen Rln y RJ44 son precisamente los
coeficien tes a2 de las etapas individuales.
El restante par de resistencias de cortocircuito se determinan cortocircuitando C 2 Se observa en la Fig.
1 1 ~3 1 que cortoclrcuitando C, se hace qu e la tensi n a trav s de la fuen te Kml VKI sea v. l Esta relacin V
rrepresenta una resis tencia v.Je; VK1 1/g", 1 como se aprecia en el circui to de la Fig. 11 32c. Como se
veen esta ltima figura I/Cm l es mucho ms pequeo tanto deRcl co mo de RO I I por lo que la combinacin
en paralelo de est as resistencias vale aproximadamente 1ICm l , Para calcular KJ ) ) y R O", se emp lea la Fig
11- 32c, salvo que la resistencia de fuente efec tiva es I/C", en lugar de Re, (vase Fig. 11-31) . O sea

Rh =

1'''' 2 11

R("l

1
11 gm l

11

R~I

Ri4 = RMI

+ g"' 2Rn) + Ro

La combinacin de todos los trminos de los tres prrafo s anteriores nos da

Las resistencias R 2I I Y R 244 son

Rh ~ 2.4 1
11.5 11 0.0111 0.4 = 0.01 kil
Ri4 = 0.01(1 + 50 x 0.6) + 0.6 = 0.9 1 kQ
Empleando estos valores y los anteriormente determinados en la parte (a) , tendremos
l/ l

= 0.40

+ 32.6) + 0.923 x 19.5 x 0.6 x 0.5

0 .5(0.010 x 19 .5 + 0.91 x 0.5) = 342 x 10-

x 24.5(0.923 x 0.5

+ 38.2 x

18

La frecuencia angular del polo es

P2 =

(/ 2

= 61.5

x IO - '! = 1.80 X I OB rad /s

342 x

JO ~I B

1.80

JO B =

28.6 MH z

2"
Como los polos estn separados por un factor mayor de la, podemo s adm itir que la apro ximacin del
polo domin ante es vlida. Esto se comprueba con computacin s imulada que daP I = i,?9x107 rad/s,P2 =
I6.J X 107 rad/s y los correspondientes valores I, 2,85 MHz y f. 25.6 MHz. El error en el calculo de
polo dominante es de cerca del 10% Yel valor exacto de f H es '2,71 MH z. As pues, f H = 1/2 na! da una
aproximacin muy ajustada del verd adero va lor. Obsrvese adems que f 1/ = 1/2 nal es menor Que el
valor real.
Una observacin notable: Las etapas I y 2 actuando co mo amplifica dores de una sola etapa tendran
frecuencias de polo de 5,51 y 4,88 MHz respec tivamente. Si n embargo a consecuencia del acoplamiento
entre las etapas cuando se sitan en cascada, las dos frecu enci as de polos correspondientes de la cascada
son aproximadamente 2,59 .v 28,6 MHz. Por tanto , uno de los polos se ha acercado al origen y el ot ro se
ha apartado. Muchas veces se emp lea esta particu laridad para compensar amplificadores operaciona les.

1111. EL AMPLIFICADOR CASCODO (CEC H)

El amp lificador cascodo (Fig. 1035) comprende una etapa en emisor comn en cascada con una etapa

486

Microelectrnica moderna

en base comn, En la Seco 10-17 ya vimos que la ganancia en la banda media de esta combinacin es
prcticamente la misma que la de una etapa en emisor comn con la misma resistencia de carga Ro que
la etapa en base comn. Aqu veremos que la respuesta en frecuencia del conjunto es mayor que la obtenida
por la etapa en emisor comn correspond iente. Para ello calcularemos el coeficien te (1 1 de l am plificador
cascado y lo compararemos con a I de una etapa en emisor com n con una ca rga Ro '
El ci rcuito equivalente de alta frecuencia del amplifcador cascodo est represen tado en la Fig. 11-33a
yen la Fig. 11-33b lo est el empleado para ca lcular las resistencias en circuito abierto . Sig uiendo el
procedimiento sealado arueriorme nte en esta misma seccin, el coeficiente a l de la cascada CE-CH es la
suma de los a 1 de la etapa en emisor comn cargada a 11 y de la etapa en base comn (11 2 ' Para la etapa en
emisor comn
( 11-66)
Etapa en emisor-comn

81

R,

v{;2
-;:-

'

\'. 1

Elapa en base.comn

~j'

CI

~C~"~,

sa

'<

R"

8.., V. ,

V. l

gMl V~

C"

C,. R~

V,

El

C2

B2

,,)
R'

.'

L
11,

'.,)11. 1

'., "..

R"

'., 0.,

R"

Rn
(b)

Fig ura 11 33. (a) Circuito equivalen te de alfa frecuenc ia de l amplificadorc ascodo (cascada base-com n, emisor-comdn), (b ) circuito empleado calcular R OKI y RO~l '

s,

s,

en donde R K I viene dada en la Ec. (11-62) como

11 r. l La resistencia RL I es igual a RCl 11R'2siendo
la resiste nciade entrada de la etapa en base cornun.Tal como se describi en la Seco10-2 y tal como figur a
en la Tabla 10-4 la resistencia de entrada R1 ", rJ( I+Po) de una etapa en hase com n es extremadamente
baja y po r tanto tamb in lo es RL I "" R i2' La Ec. ( 1166) es aplicable tambi n a la etapa en em isor comn
correspondientecon Ro como carga. Como Rn R'l vemos que el efecto multiplicador de MilIer de C ul en el
amplificador cascodo queda muy reducido respecto al de la et apa en emisor comn. Esta reducc in
de la inllue ncia de CII I es lo que mejora la respuesta en frecuencia del amp lificador CE -CH.
f H de la etapa en base comn es mayor que en la etapa de emisor comn. Como se deduce de l Probo
11 -220, el coeficiente de una etapa en base comn puede aproximarse por

Respuesta en frecuencia de los amplificadores

487

Con los va lores param trlcos norm ales. el valor de "u en la Ec. ( 11-67). Y por tant o e l de f lll" es
comparable al de un seg uidor de emisor. y su efecto sob re la respu esta globa l es mnimo.

Ejemplo J 16
Un amplif icador ca scod o tie ne Rn :::: Rn :::: 1.5 kn. y R, :::: 300 n. . Los tran sistore s so n id nticos y
riene n r ~ :::: 2 kU. 'lJ., :::: 0.050. ....0
n :::: lOO. 19.5 pF. 0.5 pF YOOy::::
25 X IQQrad/s . (a) determinar
,
f H de l ci rcuito, (b) determinar f" de una etapa en emisor co mn ten iendo Re:::: 15 kQ exc itada por un a
fuent e con R, :::: 30 0 Q empleando el transisto r del q ue se han dado sus par metros ms arr iba. Comparar
los resultados con los obtenidos en la parle (a) .

e ::

e ::

Soluci n
(a) Seg n la Ec. ( 11-62) tenemos para la etapa e n emi sor comn

R%, :::: 0.30

11

2.0 :::: 0.26 1 kn

De la Tabla 10-3 tenemos para el amplificado r en base comn

2.0

y
R" ~ R" 11R" ~ 1.5 11 0.0[ 98 ~ 0.0[ 95 kil
Por tanto
(/1 1

0.26 1 x 19.5

+ 0 .5[0.261(1 + 50 x 0.019 5) + 0.019 51 = 5.36 ns

Para la etapa e n base comn la Ec. ( 11-67) da

(/ I ~

::::

2.5

+ 0.5 x 1.5 = 1.15 ns

o sea
5.36

+ 1. 15 :::: 6.5 1 ns

_ v,
R,

v,
Figura 1134. Etapa no inverso ra empleando un Amp-Op representa do co mo de un so lo polo domin ante en 5

'" -

O)~.

488

Microelectrnica moderna

fH

1
1
= -r-r-r-r-r-r--rr-z9 = 24.4 M H z
211'a ,
211' X 6.5 1 X 10-

(b) Para la etapa en emisor comn equ ivalente

a, = 0.26 1 x 19.5 + 0.5[0.261(1 + 50 x 1.5)

fH

1.5] = 15.8 ns

= - "
- a- , =

~2"-X-I~5-'.8~X~IO~-",,9

= 10. I MH z

Bvldenteme nre el amp lificador cascado liene un valor de J 11 mavor que la etapa en emisor comn. Si
la resistencia de carga Ra se acrecienta (por ej. a 5 kil) la mejora de fHes an ms fuert e ( 18.7 MHz para
el cascado y 3,82 MHz para la etapa en emisor comn).

1112. EL AMPLI FICADOR OPERAC IONAL A ALTA FRECUENC IA

Los amplificadores operacionales prcticos, son frecuentemente la cascada de un amplificado r diferencia l, etapa en emisor comn y seguidor de emisor (Sec. 10-18) diseados de forma que su respuesta
en alta trecuencia est caracterizada po r un solo polo domin ante. As, su ganancia A. es
A .....

A ,.(s) = I

s/WIt

(1 1-68)

siendo A,o la gananc ia (en la banda med ia) '1 (), la frecuencia ang ular del polo dominante. El producto
ganancia -ancho de banda del Amp-O p es A.oro, (Sec. 11-3). Seg uidamente determinarem os la frecuencia
superior de j dB de las etapas bsicas inversora y no inversora. Para fijar la atencin sobre el efecto del
polo dominante trataremos el amplificador operacional co mo ideal en todos los aspectos excepto en que
la ganancia viene dada por la Ec. ( 11- 68).

La eta pa no inver sora

La Fig. 11-34 representa el modelo de la etapa no inversora en la que la fuente gobernada muestra la
variacin de frecuencia. La ganancia Av de esta etapa es la dada por la Ec. ( l a- l a) que con Ro = O Y A"
dado en la Ec. ( 11 68) resulta

+ R 2)/ (1 + s/ w,)
R.ll + A... ) (l + s!w,, )] + R2
A ....,(R.

(1169)

Simplificando fracciones. y reagrupando trminos se puede esc ribir

R .(I

A....) + R 1 1 +

= -cA
::..!:!
vaL

S/WH

(1170)

Respuesta enfrecuencia de los amplificadores

489

de donde
A",,(R.
R1(l

w, [R I( I + A .,,,) + R 2 l

Rl)

+ Av,,) + R l

R1

+ R2

(11-711

El producto ganancia-ancho de banda de la etapa A"o (t)H igual que A,(l (t)h Y puede observarse en el
diagrama de Bode de la Fig. 11-35. Normalme nte los fabricantes ya especifican el valor de ese producto
(como frecuencia de 3 dB de ganancia unidad ). En consecuenc ia, en un Amp -Op con un producto
ganancia-ancho de banda de 1 MHz, una etapa no inversora con una ganancia 20 tiene un ancho de banda
fH = 1/20 MHz == 50kHz.
A , dB

Figura 11-35. Diagrama asintticode Bode para la etapa amplificadora de la Fig. [ 1-34.

Como la ganancia A vo viene fijada por la relacin de resistencias RI.R tanto la ganancia como el ancho
" dicha relacin .
de banda de un Amp-Op dado quedan espec ificados una vez seleccionada
Siendo A,o grande ( = I ~) se pueden aproximar A,o y fH resultando

R_

A I,o = I + --=
R.

J'I =

fA, ..
"

( 11-72)

-A

I' (J

Obsrvese en la Ec. (1 1-72) la relacin explcita de l con el producto ganancia-ancho de banda y la

ganancia en la banda media de la etapa. Los Amp-Op tpicos tienen Avo = I (}~ Yun producto de unos pocos
megahertz. Por tanto. podemos afirmar que la frecuencia f h del polo dominante es ms bien baja
(normalmente entre 5 y lOOHz).

La etapa inversora
El anlisis de la etapa inversora es como el de la eta pa no inversora que acabamos de describi r. Los
resultados (Prob. 11 -46) vienen dados en las Bes. ( 11-73) Y(1 1-74)

A""

+ A,...l + R, ]}

(11 -73)

490

Microelectrnica moderna

Ob srvese q ue e l valor de oo/{ e n la Ec. ( 11-73) es idnti co a l de la etapa no inversora. As pues, para
linos valores dados de R , y R2 1as etapas mversora y no inver sora en Amp-Op idnticos tiene n e l mismo
ancho de banda.
Para Avo t, la Be. (1 1-73) se reduce a

R,
Ayo = - R :

fU

A",,!/

I + 1
A I,o I

(11 74)

Obsrvese q ueel prod ucto gana ncia-ancho de banda de la etapa inve rso ra no es igu al aA ,Qf". A valores
iguales de A1,o la etapa no inversora tiene un ancho de banda ms am plio . La razn de esta diferencia
quedar aclarada al estudiar la respuesta en frecuenc ia de amplificadores realimen tados (Cap. 13).

1113. EL EFECTO DE LOS CONDENSADORES DE ACOPLAMIE NTO Y

DE PASO
En las ocho Secciones precedentes se ha tratado de la resp uesta e n alta frecuencia de los amplificadores.
todos los c ircuitos llamados de co mponentes di scretos e mp lean co ndensadores de acop lamiento y de
paso (bypass). (A lgunos amp lificadores integ rados tam bin emp lean condensado res de acoplamiento.)
Anter iorme nte ya se ha dem ostrad o que estas capacidades afectan a los amplif icado res a baja frecuencia
y es en es te ca mpo de frecuencia en el que esta mos interes ados en esta Seccin. En la Fig. 11-36 vemos
el circuito eq uivalente de una etapa en emisor co m n co nteniendo un co nde nsador de paso C; y otro de
acoplam iento Cs' Obsrvese que s te es e l modelo de la etapa am plif icadora de la Fig . 10-12 para la que
C, de la Fig. 11-36 es CS 1' Aqu no tomamos en co nsideracin C S 2 ya que representa e l condensador de
acoplamiento entre la salida de esta etapa y la entrada de la sig uien te . Por tan to sus efe cto s se inclu yen en
el anlis is en baja frecue ncia de la segu nda etapa.
Cada uno de los dos condens adores Cs y CE influyen so bre el fun cion amien to a baja frecuencia. En
primer lugar supongamos Que C". cumpla perfect ament e su m isin de paso res pecto a RE' es deci r, que CE
act a co mo un cortoc ircu ito {alternativamente, se supo ne CE infini to) . Para este circuito tenemos un
condensado r Cs y por tanto la funcin de transferencia tiene un polo en la inversa de la constante de tiempo
de l ci rcuito. La ganancia es ce ro con co ntinua (s = j oo = O) ya q ue C e est e n c ircuito abierto haciendo Ih
VK y por tan to Vo = O. La re sistencia equivalente RE s en e l lazo de base es Rs + r. Obsrvese que estamos
emplean do la notaci n de la Seccin an terior ya q ue REe es la res istencia vista por Ce cuando CE est
cortocirc uitado .
Como
J" = V,I(R~ + l/ se ".), v, = 1""1,, Y v" = - ':",Y" Rc .
r ~d

la funcin de transferencia puede e xpresarse

A ( ) _ A I'{}.IR tCo
VL

s -

sRtiCB

A Y Os l21Tf L B
[ + s/2rr! LB

( 11 -75)

siendo

2rr(R ,

+ r"lCo

(1 1-761

A vo se o btiene e n la Ee . (l l ~7S) para s = j ro--700, es decir, a frecuencias en las que C s acta como un
cortoci rcuito pro porcio nando un acoplamien to ideal. El diagr ama de Bode de la Ec. ( 11- 7S) tiene la forma
vista en la Fig. II -S.

Respuesta en fre cuencia de los amplificadores

491

e,

f--

,.

R,

v,

e,

R,

Figura 1136.Representacinen baja frecuenciade unaetapa enemisorcomn de componentes discretos incluyendo los condensadoresde acoplamiento y de paso.

Veamos ahora cules son los efectos de CE cuando CB supone un acoplamient o ideal. Como se ve en
E:
la Pig. 11-36 el circuito tiene un condensador eEy la funci n de transferencia tiene un solo polo en I/C /lB
siendo RBEla resistencia vista por CEcon C$en co rtoc ircuito. Podemos espe rar un cero en la funcin de
transferencia. Este cero tiene lugar en s ZI con lo que ZE~DO (circuito abierto ) haciend o l b' V~ y Vo O.
La impedan ci a ZEes RE JI I/sCE R(1 + sRECE) que se hace infinito cuando sCr RE - 1. As,

ZI

1
= -- =
R toC E

( 11-77)

Wl::

La resistencia equ ivalente es idntica a la resistencia de salidaR' ode un seguidor de emisor (vase Fig.
10-23). Por ranto.Ia funcin de transferencia es
A \'(J

( R ~!RE ) ( 1

.\!w)

S R~Cf'

( 11 -781

siendo
R1:{R., + 1'...)/ ( 1 + /3,,)
R: + (R , + 1"...)/11 + (3,,)

( ( 1791

B polotiene lugaren s =-P I = -l /RilECE ycomoRBr R E (recurdese que ", del seguidordeemisores baja)

la frecuencia PI del polo es mucho mayor que roE' As pues, para frecuencias prxima s a PI el diagram a
de Bode de la Ec. ( 11-78) es el que aparece en la Fig . 11-5. La frecuen cia inferior de 3 dB l u es

La respuesta completa en baja frecuencia

Tanto CEcomo CBafectan a la respuesta en baja frecuenci a. Si considera mos s imultneame nte ambos
condensadores esperamos una funcin de transferenci a co n dos polos y dos ceros . La funcin de
transferencia resultante (Prob. 11 -51 ) es
A vd s ) =

A \,() b l wn) ( 1 + sR1:C t

I + {/ ,.\. + l/ ~ S ~

492

Microeleclrnica moderna

siendo
al = R ~Ct::

+ R2C/I = RI-:C E + [R. + r; + (1 + {3,,)Rd C/I)

nz = R ~Cf:R~C/I = R~CHRfCE = Rt::Ct::(R., + " ,,)eH

( 11-82)

----- ----- - - -70

- -------20 dB/Dcada

40 dB/D;ada
20 dB/D;ada

Figura 11-37. Diagrama astmoucc ce Bode de la respuesta en baja frecuencia del circuito de la Fig. 11 32.

La Fig. 11-37 representa la forma del diagrama asinttico de Bode de la Ec. (l l -Bl ) suponiendo

Zl<Pl<Pl. Nuevamente se observa que la banda media tiene lugar con mele vado. As, la frecuencia inferior
de 3 dB est relacionad a con el polo ms alejado del origen, es decir con la mayor frecuencia de polo (Pz)
Valindonos de la aproximacin de P2de la Ec. ( 11-24) tendremos
p~ =

al
m;Cr:: + R~ CB
a2 =
R~Cf;R~C/l

que despus de sustituir ROE' /f!, y RE, Ydividiendo nos da

p, =

I
(R, + " ,,)C n

1
CIoR/:.{R" + r,,) I ( 1 + {3,,)
Re

(R"

+ ",,) I (1 +

{3o)

comparando las Ecs. ( 11-76) y ( II-BO)con Jos trminos de la Ec. (1 1M3) resulla
1
I
P2 = R' C + R'C = 21rl.!LB + hE> = 21Th
B

/1

(11 -83)

(l1 -B4)

'donde f UJ y f u son lasfrecuen ciasde 3 dB asociadas con C, y Cf. respectivamente [Ecs.( 11-76) y (I I-BO)] .
La frecuenciajj es (aproximadamete) la inferior de 3 dB del circuito.
El resultado de la Ec( 11-84) se puede extender a circuitos con ms de dos condensado res como indica
1. Ec. (1 1-85):
N

21T

::

f L/(

( 11 -85)

K _l

La resistencia RKKse define como la resistencia vista por CK cuando todos los dems co nde nsadores
estn en cortocircuito. As, la frecuencia inferior de 3 dB puede hallarse aprox imadamente sumando
simplemente las frecuencias inferiores de 3 dB atribuidas a cada uno de los condensado res de l circuito.
Ejemplo 11-7
Una etapa amplificadora de un transistor tiene RF, = Re = 1,5 kn, R, = 600 .Q y los parmetros del

Respuesta ell frecuencia de los amplificadores

493

transistor Po = 100 Y r, = 1,0kn. (a) Determinar los valores de CI!y CE necesarios para tener J,. = 50 Hz.
Supngase qu e ambos condensado res contribuyen por igual en}I.' (b) Con el res ultado anterior determinar
e l cero introd ucido por Cf;.

Solucin
(a) Para unafL g lobal igual a 50 Hz, j~ = fu: = 25 Hz. Mediante las Bes. ( 11-76) Y (1 1- 80) se tie ne
fUI

25

f l. E

25

27TC,{ [ 1.5(0.6
o

Cf ;

CH

2niO.6 + I.O)C/J

I .OJ/ ( 1

3.98 .tF

+ IOO)]/[ 1.5 + (0.6 + 1.0)/(1 + IDO)]}

406 .tF

( b) De la Ec . . (1 1-66).

= W,/27T = 1!27TR I,C,o = 1/(27T

1.5 x 0.406) =

0.261 Hz .
Los va lores hallado s en e l Ejemp lo 11-7 p:ml las ca pac idad es cor responden a la situac in tp ica
ex istente en la prctica en la qu e el valor de CE necesario es mucho m:lyor qu e el de CIJ' Adems , e l cero
introduc ido por CE tiene lugar a frecu encia tan baja , compa rad a con la deseada de;;., qu e su efecto so bre
la respuesta en baja frecuencia es prcticamente de spreciabl e. Ta nto e l tamao como el coste de lo s '
cond ensadores aumenta n al aumentar su capacid ad. En consecue nc ia, al d isear un amplificador se
acostumbra a e legir CE para satisfacer el valor espec ificado de J;.: Entonces se elige C B pura quefu teng a
lugar a una frecuenci a mucho ms baja qu e j~. Una buena no rma em prica con siste en elegirfi.R:5fJIO. Con
los va lore s del Eje mplo 11 7 e sto nos da CE = 103 IlF y CB ;:: 19.9 IlF , haciendo as la capacidad total
alrededor de la mitad de la hallada en el Eje mplo 11 -7.
M

Eta pas en cascada a baj a frecuencia

La frecuen c ia inferior de 3 dB, J;. de un amplificad or e n c asc ada se o btiene fc ilme nte por extensin
de l mtodo de scrito en la Seco 11- 13 p,ua el amplifica dor de e tapa n ica . Se puede ex presarle e n la forma
original dada en la Ec . ( 11-85) y reproducida algo alterada en la Ec . ( 11-86) :

j, ~

L ic,

"~I

I
~ -2

L R, e

. 7T" _1

""

111-861
"

Siendo RKI( la constante de tiempo del circu ito c uando todo s los dems co ndensa dores es tn en
cortoci rcuito . Segn la Ec. (11-86) resu lta e vidente que la fre cuencia inferior de 3 dB total JL est
relacionada con las frecuen cias infer iores de 3 dB de las etapas ind ividuale s. O bsrvese q ue la norma
emprica dada inmediatamente despus del Ejemplo 11-7 es aplicable tambi n a e tapas e n ca scada a baja
frecuen cia .

Resumen
La determinac in de la gana ncia y de las frecuencias superior e inferi or de 3 dB de lo s amplificadores
en casc ada puede resumirse de la siguiente forma :

494

Microelectr6"ica moderna

1- La ganancia en la banda media es el producto de las ganancias de las etapas individuales.

2- La frecuencia superior de 3 dB,fH' es la suma de las inversas de las frecuencias superiores de 3 dB,
/m de las etapas individuales. El valor de cada/Hi es la inversa de la suma de las constantes de tiempo en
circuito abierto de la etapa.
3- La frecuencia inferior de 3 dB,fL' es la suma de las frecuencias inferiores de 3 dB / u: de las etapas
individuales. Cada valor de/u: es la suma de las inversas de las constantes de tiempo en cortocircuito de
la etapa.
Los valores defH y ft. se esbozan utilizando la aproxmacin del polo dominante lo que generalmente
concuerda bien con los valores medidos, Esto resulta muy til en los clculos normales realizados en las
primeras fases del diseo.

REFERENCIAS
1

Grey , P.R., y R.G. Meyer: "Analysis and Design of Analog Integrated Chcuus", 21 ed., John Wiley and Sons.
Nueva York, 1984.

Ghausi, M.S.: "Eleclronic Devices and Circuits: Discrete and lntegrated," Holt, Rinehart and Winston,
Inc., Nueva York, 19.85.

Moschytz, G.S .: "Linear Integrated Networks : Fundamentals," Van Nostrand, Reinhold Company, Nueva
York , 1974.

Cochrun, B.L., y A. Grabel: On the Determination of the Transfer Function of Electronic Crcuns, IEEE
Trans . Circuir Theory, vol. CT-20, pp. 16-20, Enero 1973.

Grebene, A.B.: "Bipolar and MOS Analog Integrered Circuit Design," John Wiley and Sons, Nueva York,
1984.

Sedra, A.S., y K.C. Smith: "Microelectronic Circuits," Hnlt, Rinehart and Winston, Inc., Nueva York, 1981.

Schilling, D., y C. Belove: "Electronic Crcuirs-Discrete and Integrated," McGraw-HilI Book Company,
Nueva York, 1979.

SocIof, S.: "Analog Integrated Circuits," Prentice.Hall, Englewood Cliffs, N.J., 1985.

TEMAS DE REPASO

n-i.
n-z,

Definir la caracterfstica de la respuesta en frecuencia de un amplificador.

Esbozar la respuesta en alta frecuencia de una funcin de transferencia de un solo polo.

UJ. Defmir/H' frecuencia superior de media potencia.

U4. Repetir el tema 11-2 para un sistema de paso-alto de un solo polo.
115.

U6.
117.
118.

Deftnir el ancho de banda.

(o) Esbozar la respuesta a un escaln de un sistema paso-bajo con una sola constante de tiempo.
(h) Definir el tiempo de subida t,.
(a) Definir la inclinacin o pendiente.
(b) Qu relacin hay entre la pendiente y fu

D.fm"!,'

(a)
(b) DeflOirlr
(e) Escribir una ecuacin que relacionej; con/r

Respuesta en f recuencia de los amplificadores

119.

495

(a) Escrib ir la funcin de transferencia de un amplificador con tres polos y dos ceros finitos.
(h) Bajo que condiciones tendr este amplificador un polo dominante?

11-10. Los tres polos de un amplificador "todo-polo" estan muy separados

(a) Escribir una expresin para la localizacin aprox imada de los polos en funcin de los coeficien tes de la
funcin de transferencia.
(b) Cul es el valor aproximado de/H?
11-11. Dibujar el circu ito equivalente hfbrdo-n de una etapa en em isor comn.
11-12. En una etapa en emisor comn, emplese el teorema de Miller para hallar la capacidad de entrada de una
etapa en emisor comn.
11-13. Definir el producto ganancia-ancho de banda (tensin) .
11-14. Dibujar el circuito equivalente de una eta pa en fuente comn, vlido a allas frecuencias .
11-15. Mediante el teorema de Millerobtene run modelo unilateral de una etapa en fuente comn a altas frecuencias.
11-16. (a) Definir la constante de tiempo en circuito ab ieno.
(h) Escribir una ecuacin para el coeficiente a l' en funcin de la constante de tiempo en circuito abierto ,
para un circuito con cuatro condensadore s.
11-17. Qu se entiende por resistencia a frecuencia cero RO;;?
11-18. Expresar cada trmino del coeficiente a2 explicando su significado.
1119. (a) Aproximar las dos primeras frecuencias de polo en funcin de los coeficientes al y a2'
(h) Cul es, aproximadamente el ancho de banda de 3 dB?
1120. En qu condiciones es vlida la aproximacin del lema 11-191
11-21. Explicar brevemente cmo calcular ROII y Rl ~ l"
11-22. (a) Cul es mayor: (OH para unaetapaen emisor comn oJH para una etapa en colector comn? Explquese .
(h) Una etapa en emisor comn est en cascada con otra en colector com n: Cul es la frecuencia de 3 dB
global?
11-23. Cmo afectan los condensadores de acoplamiento y de paso a la respues ta en frecuencia de una etapa
amplificadora?
11-24. Escribir una expresin mediante la que se pueda aproximar la frecuencia inferior de 3 cm. Identificar cada
trmino.
11-25. (a) Por qu la cascada de etapas aumenta el producto ganancia-ancho de banda de un amp lificador?
(b) La respuesta al apartado (a) es siempre ciena?
1126. Comentar las ventajas del amplificador cascado.
1127. Relacionar la ganancia en la banda media Ava y la frecuencia a media potencia/Hde una etapa de Amp-Op
no inversora con la ganancia en conlinua A,o y el ancho de banda f~ del Amp-Op .
1128. Repetir el Tema 1127 para una etapa inversora.

Amplificadores
realimentados

La realimentacin es uno de los procesos fundamental es en la naturaleza. Es el mecanismo de

coordinacinentreel ojo y la manoempleado para volver esta pgina, para controlar y mantener constante
la velocidad cuando se conduce un automvil, para conservar constante la temperatura del cuerpo y para
el control natural de poblacin en los ecosis temas. Por realime ntaci n entendemos el proceso mediante
el que una parte de la salida se reentra a la entrada para que participe en el sistema de excitacin. Esta
accin. convenientemente aplicada, tiende a hacer que el sistema se regule automticamente.
En los captulos anteriores hemos visto casos en los que se aplica la realimentacin a circuitos
electrnicos. Se ha empleado por ejemplo para hacer que el punto de trabajo de un trans istor resulte
insensible a las variaciones de Pr y a las de temperatura (Sec. 10-7). En una etapa en emisor comn
conteniendo una resistencia de emisor (Sec . 10- 14) la realimentacin facil itada por Rf: ayuda a mantener
sensiblemente constante la gananciaal variar Po' El ancho de banda de la etapa del amplificador operacional
(Amp-Op) de la Sec. 11 12 qued demostrado que es mayor que el ancho de banda del Amp-Op ,
atribuyndose el aumento a las resistencias de realime ntacin Rz (y R ,) . La baja resistencia de ent rada y
alta de salida del seguidor de emisor (o de fuente) son debidas al efecto de realimentacin.
Los ejemplos citados ponen de manifiesto algunas de las ventajas que se pueden derivar del uso
apropiado de la realimentacin, es decir: el control de los niveles de impedancia y aumento de l ancho de
banda, adems de hacer al circu ito relativa mente insensible a las variaciones debidas a la fabricacin y a
los cambios ambientales. Esto ltimo tiene una gran importa ncia en la electrnica moderna porque perm ite
gobernar el funcionamiento del circuito sin recurrir a componentes de precisin caros (o reducie ndo su
nmero).
Los ejemplos citados lo son de realimentacin negati va; o sea, que la sea l de realimentaci n de salida
a la entrada est desfasada 18Do respecto a la excitacin aplicada . As, la sea l de entrada al amp lificador
es proporcional a la diferencia entre las sea les de exci taci n y de salida. Tal como vere mos en las
subsiguientes secciones, este mecanismo diferenciador es fundamental para establecer los beneficios de
la realimentacin negativa.
Sin embargo las ventajas de la realimentacin van aco mpaadas de los correspo ndientes inconve nientes. Para conseguir la desensibilidad en la etapa en emisor comn con resiste ncia de emiso r y aumentar el
ancho de banda en la etapa del Amp-Op se debe reducir la ganancia por debajo de su valor antes de
introducir la realime ntacin. Puesto que la mag nitud y la fase de la gananci a var an con la frecuencia es
posible introducir un desfase suficiente que produzca una realimentacin positiva. En estas condiciones
el amplificador puede perder la estab ilidad y enge ndrar una seal de salida independie nte de la entrada (e
incluso sin seal de entrada) o dicho de otra forma, puede osc ilar. Aun cuando se emp lea la realimentacin
positiva para establecer los dos estados estables de un biestab le (FLIP-FLP) (Sec. 8-1) y para construir
circuitos oscilantes, las oscilaciones no desead as pueden inutilizar un amplificador. Adems, frecuentemente los circuitos electrnicos contienen caminos para la realimentacin indeseados pero inevitables.
Las seales que retroceden porestos caminos pueden dete riorar el funcio namiento normal. El efecto Miller
multiplicador de Cu (o CRrl) en amp lificadores a transistores con la correspondiente reduccin de la

498

Mtcroetectronica moderna

frecuencia superior de 3 dB constituye un ejemplo de realiment acin inevitable (y a veces indese able). A
veces se observan efectos semejantes causados por elementos parsitos (tales com o la capacidad entre los
tnn inales de entrada y de salida de un encapsulado integrado).
En este captulo se estudiarn los efectos de la realimentacin sobre la ganancia del amplificador,
distorsin, niveles de impedancia y sensibilidad frente a las variacio nes de los parmetros. En particular
examinaremos el funcionamiento de los cuatro amplificadores realimen tados bsicos de un solo lazo,
terminando el captulo con una breve introduccin a los amplificadores realiment ados de mlti ples lazos.
En el Captulo U trataremos de la estabilidad y de la respuesta en frecuencia de los amplificado res
realimentados.

121.

CLASIFICACIN Y REPRESENTACIN DE LOS

AMPLIFICADORES

Antes de proseguir con el concepto de realimentacin conviene clasificar los amplificadores prcticos
basndonos en las fuentes gobernadas para cuya aproximacin se han dise ado. Las cuatro grandes
categoras de esta clasificacin se corresponden con los cuat ro tipo s de fuentes go bernadas ideales. Cada
una de las dos fuentes de tensin y las dos de intensidad , dependientes ya sea de la tensin o de la corriente,
tiene una impedancia de entrada cero o infinita y una impedancia de salida tambi n cero o infinita. En
consecuencia las impedancias de fuente y de carg a no afectan a la relacin entrada-sa lida de estas fuentes
ideales. No obstante, los amplificadores prcticos tienen impedancias de entrada y de salida finita s. no
nulas. Para clasificar los amplificadores debe ten erse en cuenta la magnitud de los niveles de impedancia
del amplificador en relacin a las impedancias de carga y de fuente.

El amplilicador de tensin
En la Fig. 1 2~ 1se representa el esquema de un amplificado r de una etapa o de varias etapas en cascada.
Obsrvese la similitud entre este circuito y el de un Amp-Op de la Seccin 1O~21 . La parte correspondiente
a la salida (zona sombreada de la Fig. 12-1) represe nta el equivalente de Thevenin del ampli ficador, siendo
R la resistencia de entrada del mismo ' . La resistencia RL es la carga y R. es la resistencia de la fuente V,.
Si la resistencia de entrada es mucho mayor que R., entonces V;""V,. Anlogamente, si RL Ro Vo ""A,.,
V =
El amplificador da una tensin de salida proporcional a la de entrada y el f actor de propornatidad es independiente de la magnitud de las resist encias de f uen te y de carga . A un circuito como ste

I 1,

AY,.

R,

v,

,
V,

R,

Figura 121. Circuito equivalente de un amplifk ador de ten si n.

1 En las figullI5 de e5ta seccin se ve la cnUllda resistiva y las impedancias de salida. El comentario es aplicable igualmcnt<: a las impedancias
gencraliudasZ I y Zacomo en la Tabla 12 1.

A mp lificadores realim entados

499

se le denomina amplificador de tt nsin o convertidor de tensin-tensi n funcio nando como fuente de

tensin gobernada por tensin . El smbolo a, de la Fig. 12 1 repre senta V)V, cuando RL tiende a infi nito.
y es por tanto la ganancia en ci rcuito abierto.

El amplificador de corriente
Una fuente de corrie nte ideal gobernada por corrt er ue es unilateral. tiene una resistencia de entrada
Ri igual a cero y una resistencia de salida
infi nita. El amplificador de corriente o convertido r de
corriente-corriente prctico de la Fig . 12-2 se aproxima al funcionamiento ideal cuando
R,. de
forma que I~/
,
, y cua ndo R,
o haciendo Io =A . / , =A, t , , O sea que la com ente de salida es
proporcional a la entrada indepe ndiente de R, o Re Obsrvese que con RL = O. Ap /j / I representa la
ganancia de corriente encortocircuito. El circuito de la Fig. 12 2 es anlogo al mode lo BJT ms simple
basado en las ecuac iones de Bbers-Mo ll en las que l..= P/~.

Ro

IR,I

IRI

El convertidor Tensin-Corriente o Amplificado r de Transconductancia

El conve rtidor tensin-corriente o amplificado r de transconductanc ia est basado en la fuente idea l de
corrie nte gobernada por tensin. Obs rvese la semejanza entre este tipo de am plificador, represe ntado en
la Fig. 12-3 Yel modelo hbrida -K unilateral de l BIT. Para aproximarse a las caracterist icas ideales. en
el co nvertidor tensin- corriente prctico R, Ri y RL
Estas condiciones hace n que V,"'V. e
I "" G.,
V - G V de forma que G . el factor de proporcionalidad. es indepe ndiente de las resistencia s de
carga y de fuente. El parmetro G.= /.V " siendo RL =0. es la conductancia de transferencia en
cortocircuito (o simplemente la transconductanck . Obsrvese la semejanza de G. del amplificador
completo con la definicin de R. para el transistor.

..

I I

T.l

.( D R,

1,

IRo l.

R, <}"I'

..

i:'
R,

L
Amplificador de corncme

Figura 11-1. Circuito eq uivalente de un amp lificadorde corr iente

El convertidor Corriente-Tensin O Amplificador de T ra nsimpedancia

Blc uarto tipo de amplificador representado en la Fig. 124 se aproxima al funcionami enlode una fuente
ideal de tensin gobernada porcorriente. Par ser la tensin de salida proporcional a la coniente de entrada .
a esta categora de amplificadores se les denomina de transimpedancia o convertidores comente-tensi n.
El amplificador prctico debe tener IR,I R, y IRo I RL para aproximarse al ideal. o sea. 1, ... 1, Y
V ... Z J".Z / . Al parmelro Z : VJI tendiend oRL a infinito. se le deno mina impedancia detransferencia
t~ co;':Xj;;~ilo o simplemen~ Iran~imp~dancia. La Tabla 12- 1 resume las caractersticas de los cuatro
tipos de amplificadores.

500

Microelectrnica moderna

R,

v,

Convertidor tensin-corriente
Figura 11-3.CirCuito equivalente de unamplificador de tensin-corriente(transconductancia).

Tabla 12-1.

Caracteristlcas del amplificador bsico

Amplificador tipo

Tensin
Parmetro

Corriente

Ideal Prctica Ideal Prctica

Z,

'"

Alta ; IZ,j-R,

z"
Ganancia

Baja: JZ~ "" R"

Circuito
Modelo

V,.

Transconductancia

A,.V,

Fig. 12-1

Baja: IZ,l ~R.

Alta ; IZ.~ -R,

,
t;

V" - A,-V.

1,

Ideal

= Al.

1" - A,I .

Prctica

Ideal

Prctica

Alta ; IZA~ R.

tl

"

Alta : IZ"I-R,

V,. = G...V.

J,. .. G",V.

Fig. 12-2

R,

Transimpedancia

Fig. [2-3

v"

Baja: IZ,I ~ R.
Baja: IZ.~ ~ R,

= Z~J.

Fig .

V" .. Z",I.

1 ~ -4

R,

Convertidorcorriente-tensin
Figura 124. Circuito equivalente de amplificador corriente-tensin(transimpedancla)

122.

EL CONCEPTO DE REALIMENTACIN

En la Seco 12- 1 se han descrito las caractersticas de los cuatro tipos bsicos de amplificador. La
realimentacin puede hacer que las caractersticas del amplificador prctico se aproximen a las del ideal.
De cada amplificador tomaremos una muestra! de la seal de salida, a travs de una red apropiada, y la
reenviaremos a la entrada. En la entrada, la seal de realimentacin se combina con la fuente de seal
exterior mediante una red sumadora o mezcladora. Esta seal combinada se aplica a la entrada del
2 En ese c:onleXIO por mueSIJ8 enlendCll'WS una sedal continua proporcional a la salida. y no al mucslTl:o peridico empleado pllnI generllil"
una sei'ial discrela enel tiempo.

Amplificado res realimentados

50 1

amplificador prctico como se ve en la Fig. 12-5. Incorporados a la top ologa del amplifl cador'b slco de
un solo lazo existen los cinco elementos que form an el sistema de realimentaci n, que son: las seales de
entrada y de salida, el muestreo de la salida, la comparac in y el procesado de la sea l cotejada por parte
del amplificador bsico.

La fuente de sea l (entrada)

El bloque de la Fig. 12-5 representa la seal que debe ser amplificad a. La fuente de seal puede estar
modelada como fuente de tensin V, en serie con R, o como fuente de corriente " en para lelo con R,.

La sea l de salida
La salida puede ser, o bien la tens in a travs de la resistencia de carga R ~ (o impedancia 2 ,) o la
corriente en ella. La seal de salida es la que se pretende que sea independiente de la carga e insensible a
las variaciones de parmetros en el amplificador bsico .

La red de muestreo
La funcin de la red de muestreo es la de proveer una med icin de la seal de salida, es decir, dar una
seal que sea proporcional a la salida. En la Fig. 12-6 pueden verse dos rede s de muestreo. En la Fig.
12-60 se muestrea la tensin de salida conectando la salida de la red de realimentaci n en paralelo co n la
carga. Esta configuracin se denomi na en paralelo o shunt, La corriente de salida se muestrea como en
la Fig. 12-6b en la que la salida de la red de realimentacin va conectada en serie con la carga .

- ----- - - ----------------- l
I

Fuenle
de se ~ at

1,,

+
I

,,I
,I
I
I
I
IL

-
,

Ro'

com>ar:ldora
ometcJadorn

v.,

--=

AmplificadO(
bl.sico

Redd e
mueSlreo

prcllco

Carga

12.

VI

I
Red de
realimen_
I"" i~n

Am pllficador re alimentado
Ftg u r-a 12-5. Estructu ra bsic a de am plificador rea lime ntado de lazo nico. El am pl ific ador bs ico pu ede se r cua lqu iera de los
cuatro circ uitos de las Fig s . 12-1 a 12-4.

Los dos circuitos de la Pg. 12-6 tienen iguales seales de salida y de muestreo. Aun cuando esta
situacin es prevalente, no es indispensable para el funcio namiento correcto. To do lo que se necesita es
que la seal muestreada sea directamente proporci onal a la de salida.

502

Microelectr nica moderna

MUC'I"'O
c lcn. l n

MUC. I"'"
de corrionlo

" 'o ,---.

-

Amplili

V.

,,'~

Msiro

Amplili

Carga

'----

l.

,'" '"

Ca,ga

cado,
b:h iro

,'" '"

",alimcn
ladn

"'alimcn
locin

l'

lb'

Hgu ra 12-6 , Conexiones de la realimentacin a la slIilhl de! amplificador bavlco. muestreando la sa lida de: (<1 ) lensi\n, y {!JI
corriente.

La red de Comparacin o Sumadora

En la Fig. 12-7 se han representado dos circ uitos muy co rrientes empleados para co mparar o sumar
las seales de entrada y de realimentacin. El ci rcuito de la Fig. 12-7a tiene conexin serie y se emplea
para comparar la se al de tensin V, y la de realimentacin lIt La sea l de entrada del amp lificador V, es
proporc ional ula diferenc ia V, - V/ resultante de la comparaci n , Pum comparar, frec uente mente se emplea
Compal"ad6n de

Com"" ad ""''''
cn,in[se, ie .

,r ,
I
I

I l'
I
'

I
I

-,

'- - -en,e-

"'"

f---

I
I
I
I
I
I
I
I

.J

r-

..-

,.,
1-

"

e. . .

I
I

h.ls ico

e-

l.

,
I

Amplili

I
I

----- ,

comen""
"""lelol

,~

-"

I
I

,
I
I
I
I

_ _ _ _ __ _J!
Fueme

Amphfi.

cad".

lih im

11

- 1-'

dc ..." al

", ~ al

"-

f-Ited de
' eal,.....n_

.,

l;k io.;"

Itcd de
'.ah .....n
(;te jn

f---

Fillllr:! 12-7. Ccuc xiones de la realimenlat:i\n ;l la rruru du del ampliflrudor M sl'o: (11) comparacin de l<'nsiollcs en serie, y lb)
l"lll1\ lmnll''\1l dc cor ncmes e n purulclo.

un amplificador diferencial (Sec. 10- 19) ya que su tensin de salida es proporcional a la diferencia ex istente
entre las seales en las dos entradas. La Fi~ . 12-7b corre spond e a una co nex in en para lelo. en la que se
compa ran las corrientes de fuente I y de realimentaci n I ,. Obs rvese que la corri ente I , de en trada del
amplificador es proporcional a la diferencia - l..

t.

Amplificadores realimentados

503

La red de realimentacin
Este bloque de la Figura 12-5 es nonnalmente una red pasiva que pued e contener resistencias.
condensadores e inductancias, aunque lo ms frecuent e es que sea puramente resistiva. En varia s de las
clases de circuitos Integrados estudiados en la Cuarta Parte, la red de alimentacin la forman condensadores o combinaciones de resisten cias y capacidades. Una de las fun ciones de la red de realimentacin es
la de convertir la muestra de la seal de salida a una forma apropiada para la comparacin . Consideremos
por ejemplo un amplifi cado r realimentado en el qu e la salida es una tensin y las corrientes se comparan
en la entrada. La transmi sin desde la salida hasta la e ntrada de la red de re alim entacin debe convertir la
tensin de salida en una corriente. en una proporcin deseada. en la entrada.

El a mplificador bsico
El amplificador bsico de la Fig. 12-5 es una de las cuatro configuraciones dada s en las Figs. 12-1 a

12-4.
Este circuito amplifi ca la seal diferencia resultante de la co mparacin. En un sis tema rea limentado,
este es e l proceso responsable de la desensbilidad y del control de la salida.
Consideremos el amplifi cador realimentado de la Fig. 12-8 en el que el amplificador bsi co es el
amplifi cador de corrie nte de la Fig. 12-2. S upong amos' que A aumente debido quizs al a ume nto de ~o
en uno de los tran sistores que co mpre nde A. El c rec imiento de A tiende a incrementar la co rriente de
carga lo y por tanto la de realimentacin Ir Despreciando la co rriente en R, la corriente de control 1; = 1, - I
mengua . Co n un a excitaci n red uci da. la salida del amplific ador tiende a disminuir. lo que compensa e{
efecto del incre mento de A,. Esta acc in es la base de la realimentacin negativa . Co mo la red sumadora
da una seal diferencia. la e ntrada al am plifi cador vara en sentido opu es to a la variacin en la salida. El
resultado neto es una sea l de sa lida co nstante independie nte de las variaciones de Aj En la prxima
Seccin haremos un estudio cuantitativo de la desensibilidad proporcionada por los amplificadores
realimentados.
Amplificador bvco de co rriente
Com pnrucl n de corrientes

,-------

1,

Fuentc

I
--J....

R,

R,

--

-- -"

~A,I,

Muestreo de corrc mc

--------

,,, 1..
,

R..

,,,
,,
,
,

-- -- -"

..!L.
Red de
rcalime n-

racin

Figura t2-8. Amplificador realimentadoconcomparador y muestreo de corriente.

Topologas del a mplificador realimentado

Existen cuatro tipos de amplifi cadores bsico s, cada uno de ellos con cara ctersticas apro ximadas a las

504

Microetectr ntca moderna

de una fuente gobernada ideal. Tal como es de esperar hay cuatro topo logas bsicas de amplifi cador
realimentado de un solo lazo. teniend o cada una de ellas la estructura de la Fig. 125. Las cuatro
configuraciones de realimentacin son: paralelo-paralelo (o simplemente paralela), par alelo -serie, serieparalelo. y serie-serie (o simplemente serie). Estas designaci ones corres ponden a las conex iones de entrada
y de salida respectivamente entre la red de rea liment acin y el amplificador bsico. Por ejemplo, en el
amplifi cador paralelo-serie las entradas de la red de realimentacin y del amplificador estn conectadas
en paralelo y las salidas lo estn en serie. Por lo tanto, se comparan corrie ntes y se muestrea la de salida.
Otra forma de nomenclatura se basa en la entidad muestreada y en las conexiones de entrada usadas. As,
la topologa corriente -para lelo c orre~ ponde a una co nex in paralel o-serie . De igua l forma las topo logas
corriente-serie, tensin-serie y tensin-paralelo equivalen a las serie-serie. paralelo-serie y paralelo-paralelo respectivamente. Emplearemos las designaciones iniciales ya que son las ms usadas en la literatu ra.
Los niveles de impedancia decrecen cuando las redes estn co nectadas en paralelo y aumentan cuando lo
estn en serie. As es de esperar que la configuracin paral elo-serie tenga una impedancia de entrada baja
y una impedancia de salida alta. Estos niveles de imped ancia corresp onden al amp lificador de corriente
de la Fig. 12-2 y Tabla 121. En la Secci n 12-6 trataremos detalladament e de las caracters ticas y
propiedades de las cuatro topologas citadas.

123. EL AMPLIFICADOR REALIMENTADO IDEAL

Las cuatro topologas de amplificador realimentad o tienen varias caracters ticas comunes y toda s ellas
estn representadas por la configuracin de la Fig. 12-5. En esta Seccin examinaremos los efectos de la
realimentacin sobre el conjunto de propiedades del amplificador (ganancia, estabilidad, dist orsin, etc).
Los niveles de impedancia en el amplificador realime ntado sern comentados en la Seccin 12-5.
Como primer paso hacia un mtodo de anli sis que ponga de relieve las ventajas de la realimentaci n
consideremos la representacin del amplificador realimentado ideal de la Fig. 129. El amplificad or bsico
de la Fig. 12-9a puede ser uno cualqui era de los cuatro reseados en la Tabla 12- 1 conectado en una de
las cuatro topologas de realimenta cin descritas en la anterior Seccin. La seal de entrada X" la de salida
Xn' la de realimentaci n Xr y la de diferencia (comparacin) X, representan. cada una de ellas. ya sea una
tensin o una corriente. Estas seales y las funciones de transferen cia A y ~ las podemos ver resumid as
en la Tabla 12-2 para las distintas topologas. El smbolo formado por el anill o repre senta la red sumado ra
cuya salida es la suma algebraica de todas las entradas

X =X, +Xr

(12- 1)

La seal X' re presentando la salida de la red sumadora. es la entrada 1, del amplificador. Se introduce
el t rmino X, por conveniencia; en subsiguientes Secciones resultar conveniente distinguir entre la seal

Tabla 12-2. Seales y relaciones de transfer encia en amplificadores realimentados

Topa Ra realme suacin

Sealo

Relacin

Paral-paral

Parai- serie

Serie- serie

Ser e-pa ral

x..

Tensin

Corriente
Te nsin

Tensin

x.. X.. X,

Corriente

Corriente
Corriente

V./I,

U I,

1./\',

V./V,

I, I V..

1, 11..

V, II..

v,/r..

Tensin

Amplificadores realimentados

505

de comparacin y la de entrada al amplificador. Si la seal de realim entacin X, est desfasada 180"

respecto a la de entrada X, como es el caso en sistemas con realiment acin negativa , entonces X, es una
seal diferencia. Es decir , que X, disminu ye al crecer Ix,l.
La transmisin inversa de la red de realimentacin ~ est defi nida por

X,

~ ~

(1 2-2)

X"
La relacin de transferencia ~ frecuenteme nte es un nmero rea l, pero en genera l es funcin de la
frecuencia. (No debe confundirse este smbolo con el empleado para la ganancia de corriente de
cortocircuito en emisor comn.)
X,

",

xl ~ X, + XI

AmpliO
cador
bsico
X

X "' X

X " zA X, =AX,

Carga eXlerior
Red de
realimen
lacin

X," /iX"
$e ilal de realimenlacin

1.-----

',-

(o)

"

Xle l~
~ X"
X,

X,

tb ,
Figura 12-9, Modelo de amplificador realimentado ideal: (ti) diagrama de bloq ues: (b) reco rrido de la seal.

La ganancia del amplificador A es

A

;;

x: =

X"

XI

X;

(]2-JI

La ganancia con realimenta cin A F se obtiene sustituyendo las Ecs. ( 12~ 1) Y(12-2) en la (12 -3), y es

( 12-4)

La ganancia A en las Ecs. (12-3) y (12-4) representa la funcin de transferencia sin realimentacin, Si
~ = O, eliminndose la seal de realimentacin , no exis tir realimentacin y la Ec. ( 12-4) se reduce a la

(12-3). Frecuentemente a A se le denom ina ganancia a lazo abierto ( ~ ::: O) y se designa AUL ' Cuando ~ ;f.. O
existe un lazo de realimentacin y A F es la ganancia a lazo cerrado.

I I I

Si AF 1<1A la realimentacinse llama negativa: Si AF > A es positiva (regenerativai. Vemos

que en el caso de realimentacin negativa , 11. A~ I> 1. [Ec. (124)] .

506

Micro electrnica moderna

Relacin de retor no o ganancia del la zo

La sea l ~j de la Fig. 12-90 se multiplica por A al pasar a travs del_am plificador. y por p e n la
transmisin a travs de la red de realime ntaci n . Esta trayec tori a parte de la entrada de l ampli ficador
reco rriendoellazo formado por el amplificado r y la red de reali me ntac in. El producto -Apes la ganancia
detlazo o relaci nde retorno T. La Ec. ( 12-4) puede esc ribirse en funcin de AQL YT de la siguie nte fonna

A,

'=

I _ AfJ =

A " l.

"1"+7.

112-5)

Para realimentacin negativa, - A P= T> O.

Pode mos interpretar fsicam ente la re lacin de reto rne co nside ra ndo la se al de e ntrada X, = O Y e l
trayec to entre X y l abiert o. Si ahora se aplica una sea l ~ a la entrada del a mplificado r tend remos X,
=X =A posea'

'

- A~

= -

~'I .v.

( 12-6)
U

La relacin de retomo resulta ser la negativade la relaci n entre la se al de realimen tac in y la en trada
al amplificador. A veces a F = I-AI} = I + T se le denomin a d iferenci a de retomo. Si consideram os una
realiment aci n negat iva. tanto F como T son mayores de cero (nme ros positivos).
El grfico del itine rario de la seal en la Fig. 12-9b describe la m isma re laci n dad a e n las Ecs . ( 12-2)
y ( 12-3) . La transmitancia A representa e l amp lificado r de la Fig. 12-9a y la rama p expresa la tran smi si n
inversa a trav s de la red de realimentacin. El c lculo de Af XJX , por reducc i n nos da la Ec. ( 12-4).
Co n Xs = O se di stingue bien el lazo formado por A y por p. En adelant e em pleare mos la represent acin
g rfica de recorridos del sistema para facilitar el co ncepto de circuitos prct icos.

Supuestos fundamenta les

En la representaci n del amplificadorrealime ntado idea l de la Fig. 12 9 van implci tas tres condiciones
q ue cond ucen a la frm ula pa ra A, e n las Ecs . ( 12-4) Y( 125):
1. La sea l de entrada se transmite a la salida a travs de l amp lificador A y l/ O por la red de
realimentacin p. As. si se desacti va e l ampl ificado r haciendo A = () (por eje mplo reducie ndo a ce ro ,~ .,
del transistor) la seal de salida de be hacerse cero. Este supuesto es equivalente a decir q ue la red de
realimentacin es unilateral.
2, La seal de realimentacin se transmit e desde la sa lida hasta la entrada s o a travs de la red de
realimentaci n. Es decir. el amplificador A es unilateral y slo transmite desde la entra da a la salida.
3. La relacin de transfe renc ia Pes independiente de las resistenc ias de fuente y de carga R, y R (Fig.

12-H ).
Los disposi tivos prcticos slo cumplen aproximadame nte estas co nd iciones. Por eje mplo. la red de
reali mentaci n. normalmente co nsta de ele mentos pas ivos (R. C. L) y por tanto transmiten una se al desde
la entrada has ta la salida. Anlogamente, tanto A co mo p es tn afec tados por las resistenci as de carga y
de fuente. Estas desviaciones respecto al ideal se pueden incl uir e n un an lisis a proxi mado q ue resulla
vlido para la mayor parte de circuitos prct icos. Recorde mos las aprox imac iones hechas e n ca da una de
las con figuraciones de amplificado res es tudiadas. Adems. en la Seco12 8 formularem os un proced imiento m s ge neral de anlisis de amplificadores rea limen tados ideal es.

Amplificadores realimentados

124.

507

PROPIEDADES DE AMPLIFICADORES CON REALIMENTACIN

NEGATIVA

Puesto que la realimentacin negativa reduce la ganancia, por qu se emplea? La respuesta es por las
varias ventajas que se logran a expensas de perder ganancia. Seguidamente veremos algunas de estas
ventajas.

Desensibilidad
La relacin de transferencia del amplificador Af cambia con las variaciones debidas a las tolerancias.
sustituciones. temperatura. envejecimiento y otras variables en las caractersticas del transistor y de otros
componentesdel circuito. La funcin sensibilidad S~ (relacin entre el cambio f raccionalen G y el cambio
fraccional en.r), tal como se define en la Ec. (12-7 ) es una fonna adecuada para expresar el efecto que las
variaciones de x tienen sobre el funci onamiento del sistema G

S~; == ~~~~~;

(12-7)

Cuando tx xlx 1, . GIG es dGldx y la Ec. ( 12-7) se convierte er r'

u

.1"

dG

dGIG

G dx -

dsts

s ~ - - - --

( 12-SI

Un valor de ~ I significaque G es insensible a las variaciones de x ya que I!!. GIG /)" xtx. Por el
contrario. siS~ I significa que G es muy sensible a los cambios de .r. Un valor de ~ aproximadamente
igual a la unidad refleja el hecho de que G es directamente proporcional a x y que por tanto los cambios
fracconales de G y de x son virtualmente iguales. Esta situacin existe para las variaciones de la relacin
de retomo T respecto a los cambios de ganancia en el amplificador interno (Ao L ) ' As, s;.Findica tambin
la sensibilidadde Af respecto a las variacionesde la gananciaen el amplificador bsico. Esto se demuestra
escribiendo la Ec. (12-4) en la forma
A

A , ~ I - A~

siendo K = -

-~

{3

- A~

1-

T
1+ T

K -

A~

l/p. Si en la Ec. (12-9) T vara en I!!.T. AF variar en M

K(T + ATi
KT
.l A r = [ + T + ilT - ~ = (T

{I2-91

lo que se puede expresar

K AT

d T)(1

T)

Buscando M flA f y empleando [a Be. ( 12-7) tendremos

S;' T

que si

I
T + a. T

(12-101

T ~.l a71 . se convierte en

,.A ,
;)T

T+T

l Cuando G dependc dc ms de unavariable. se sustituyc la dcrivada dGldxpol" la dcrivarlaparcial OO/lix

(12- 111

508

Mtcroetectronica moderna

El resultado de la Ec. (12-11) es exactamente el que se obtiene si para calcularS1T se emplea la Ec.
(12-8). La Ec. (12-11) demuestra que se puede hacer que la ganancia en lazo cerrado sea insensible a los
cambios de ganancia en el amplificador bsico aumentando el valor de T. Por ejemplo, en un amplificador
con T 49 una variacin en T de liT + 25 (aproximadamente un aumento del 50% en la ganancia del
amplificador bsico) nos da 51' 1/(1 + 49 + 25) In5. Obsrvese que se ha empleado la Ec. (12-10)
debido al valor grande de liT. El correspondiente cambio fraccional de A; es, seg n la Ec. ( 12-7)

aA F - -sr S. ' = -25 -1 = 0.0068

AF

4975

o sea que Al' vara en aproximadamente un 0,68%. De igu al forma, una variacin liT = - 25 (un 50 % de
prdid a de ganancia) d aSA~ = 1/25 decreciendo A l' un 2%. Un nuevo incremento de Treduce la variacin
de Ar Estos valores muestran la eficacia de la realimentacin negativa. La ganancia en lazo cerrado Al' se
puede gobernar con precisin aun cuando vare sustancialmente la ganancia del amplificador interno. La
insensibilidad (o estabilidad) de la ganancia en lazo cerrado ante las variaciones de la de lazo abierto
resullante del incremento de Tpuede verse en la Ec. (12-9). Cuando T 1, TI(I + = 1 Y

1
AF ~ K ~ - ~

(12-12)

Amplific ador de tensi n

v,

Figu ra 12-10 . Am plificad or ideal de tensin

Puesto que P es la funcin de transferencia de la red de realimentacin pasiva corriente, Al' es

esencialmente independiente de la ganancia del amplificador bsico, dependiendo slo de la relacin de
los componentes pasivos . Esta es la situacin que se encuentra en las etapas inversoras y no inversoras
del Amp-Op (Sec. 10-21) en las que la ganancia era proporcional a la relacin de resistencias R/R ,. Aun
cuando lo expue sto es exacto nicamente para variaciones pequeas de T, la Ec. (12-11) nos da un~
estimacin de la mejora en la sens ibilidad; o sea que el cambio porcentual de Al' es igual al camb io
porcentual de T dividido por (1 + n. Con los valore s numric os dados antes , el cambio de Al' es del 1%
para un cambio del 50 % en T. Obsrvese que mientras la Ec. (12-11) indica que IiA/Af es igual para
cambios positivos o negativos, ste no es el caso para grandes variaciones de T.

Distorsin no lineal
En este Captulo y en los 10 y 11 se ha supuesto que la etapa amplificadora actuaba linealmente, es
decir , en las condiciones de pequea seal. Sin embargo, si se aplica una seal grande, la caracterstica
del amplificador acusa su no linealidad y la onda de salida resulta distorsionada (Fig. 1O~2b). Con el
siguiente razonamiento expondremos el efecto de la realimentacin sobre la distorsin no lineal.
El amplificador de tensin de la Fig. 12-10 es ideal en todos los aspectos excepto en que su campo
dinmico es limitado. Es decir que las amplitudes de la seal de entrada que pueden adaptars e a un
funcionamiento lineal son limitadas. Esto puede verse en la caracterstica de transferencia de tensin de

A mplificadores realimentados

509

~o ' V

,
I

-60

- 40

I
<O

20

60

-,
-,
-5

Figura 12-11. Caracterstica de transferenciade tensindel amplificador de la Fig. 12-10.

la Fig. 12-11 que representala relacin entre laseal de salida Vo y la de entrada Vi' Elorigen decoordenadas
de la figura representa el punto de trabajo. y la pendiente la ganancia de tensin. La linea de trazos de la
Fig. 12-11 es la prolongacin de la parte lineal de la caracterstica de transferencia (OS I 1', I:s; 40 mv )
e indica una ganancia de tensin A,. = 100 . En la regin no lineal de la caracterstica A, < lOO llegando a
valor cero cuando I\' i I ;:: 60 mV, (En un amplificador BJT. el segmento horizontal de la Fig. 12-11 en
el que A. = Ocorresponde al corte o a saruraco n.) De la caracterstica de transferencia resulta evidente
que las seales de entrada I v 1 ;:: 40 mV darn una onda de salida distorsionada.
La caracterstica de transferencia de tensin de la Pig. 12-11 puede expresarse analticamente de la
siguiente forma.
Iv,,1
100 Iv,l;
O "I v' " 40 rnV
100 <iv,1 - 0.041 - 2500 (Iv,1- 0.04)' ;
Iv,,1
Iv,,1 = 5;
Iv' > 60 rnV

40 "

v, " 60 rnV

}
( 12- 13 )

En la Tabla 12-2 se identifican algunos puntos representativos de la caracterstica de transferencia.

Tabla 12-2, Valor es
I~..I. V

Iv,1

= 1 ~,I . m V

Ivol en funci n de 1,,/ I segn Ec, (12-13)

1.0
10

2.0

20

4.0
40

4 .44

4.75

ss

su

45

5.0

4. 94

en

El amplificador realimentado de la Fig. 12- 12 utiliza el amplificador descrito por la Ec. ( 12-13) y
Fig. 12- 11 . La red de realimentaci n est diseada para que V, = 0 ,09 \'0' La caracterstica de transferencia
l'd l', del amplificador realimentado se cons truye calculando los valores de 1', correspondientes a los valores
de 1'" y 1'. de la Tabla 12-2. La ley de Kirchhoff aplicada a la Fig. 12- 12 nos da r = l' + )'f = v + O. 091'o
Suslituyendo valores resultan los datos de la Tabla 12-3 de donde se deduce la caracterstica de
transferencia de la Ptg. 1 2~ 1 3 (trazo continuo).
.'

'

Tabla 12-3, Valores de

Iv,,1I V)

1.0

Ivol
2.0

en funcin de
4.0

I~.,I ImV)

100

200

400

IvA (mv )

10

20

40

IV, I dela Fig, 12-J3

4.44

4,75

4. 94

5.0

444

478

500

5]0

45

50

55

60

510

Mtcroeectr ntca moderna

En la Fig. 12~13 se observa que la caracterstica de transfere ncia es prcticamente lineal en toda la
gama de tensiones de entrada. Por tanto, con v, :-:;; 500 mV no es de esperar que se produzcan distorsiones
no lineales.
Tam bin se encuentra en la Fig. 12-)3 la caracterstica de transferencia vista en la Fig. 1211. A la
vista de estas curvas resulta evidente que el am plificador realimentado tiene menos ganancia (A F = 10).
Sin emba rgo. conectando en cascada dos de estas etapas de amplificador realime ntado la ganancia es
nuevamente 100, y con 1Vi I s: 50 mV la distorsin introduc ida es mnima.
Comparacin de tensiones

R,

~V'

,,-------,
,,,
,,
,,
,
,
L_

Amplificador

I
+n
V,
I

<>A'V.

Muestreo de tensin

,,-------,,

,,
,,
,,,
,

-- -+

1',
-

+
V"

R,

--- --

Red de

resumenlad n
v,=O.09 v,

Figura 12-12. Ampl ificador realimen tado con comparador '1 muestreo de tens in. El amp lificador tiene la carectersuca de trans ferencia de la Fig . 12-11.

En la argumentacin anterior hemos supuesto que el amplificador interno era ideal. limitado slo por
la amplitud de la sea lque pueda procesar. No obstante , en los amplificadores prcticos continan siendo
vlidos los rasgos esencia les citados . Concre tamente. la caracterstica de transferencia del amplificador
realimentado se aproxima a ser lineal mucho ms que la del amplificador bsico.
Supongamos que la seal aplicada al amplificador de la Fig. 12-10 es una senoide cuya amplitud se
extiende hasta ligeramente por debajo del lmite de linealidad (por ejemplo. una senoide de 50 mV de
amplitud para la caracterstica de la Fig . 12- 11). La relativamente poca distorsin consiste simplemente
en un segundo armnico generado en el dtspostvo.gmagc.z- 13)conl v, I ~ 40 mV la tensin de salida
Vo depende de vl. y recorda ndo que sen' rot = 0,5 - 0,5 cos 2 rot la salida contiene el segundo armnico .
La tensin de distorsin puede considerarse como una fuente de seal exterio r Vd aplicada a la salida del
amplificador. Ahora se introduce una realimentacin negativa y la amplitud de la fuente de seal aume nta
(preamplificacin) en la misma cuanta en que se reduce la ganancia. As pues, la tensin de distorsin
Vd introducida en la salida del amplificador bsico tiene el mismo valor que en el amplificador no
realimentado. El grfico del recorrido de la sea l en este sistema puede verse en la Fig. 12-14a y su
diagrama de bloques en la 12-14b.
Por superposici n se obtiene :
(12- 141

Observemos que la distorsin a la salida queda dividida por ( 1 + T). Como en genera l T es funcin
de la frecuencia debe calcularse a la frec uencia del segundo armnico. Obsrvese que la reduccin de la
distorsin en ( 1 + 1) correspo nde a la linealizacin de la carac terstica de transferencia en la Fig. 12-13.
La sea l aplicada al amplificador realimentado puede ser una seal exterior o ser la salida de un
amplificador anterior a la etapa o etapas realimentadas. Para multiplicar por 11 + TI la entrada al
amplificador realimentado es necesario, o bien aumentar la ganancia nom ina l de las etapas

Amplljlcadoresrealimentados

511

preamplificadoras o bien aadir una etapa ms. Para aprovechar todas las ventajas de la realimentaci n
al reducir la distorsin no lineal, estas etapas preamplificadoras no deben introducir ninguna distorsin
adicional debida a la mayor salida que se les exige. Como slo se introducen armnicos apreciables
cuando el recorrido de la salida es grande. la mayor parte de la distorsin aparece en la ltima etapa. Las
etapas preamplificadoras tienen menos importancia en cuanto a la generacin de armnicos.

_Sin
/
realimentacin
Con realimentacin

200

- 1

.00

v,.mV

1
1 -2

,I

-,

-- -.
1

-S

Figura 12-13. Caracterstica de trensferenca del amplificador realimentadode la Pig. 12-J2.

En la deduccin de la Be. (12-14) se ha supuesto que puede despreciarse la pequea distorsin

adicional que puede surgir del componente de segundo armnico reenviado de la salida a la entrada. Este
supuesto conduce a un pequeo error. Adems hay que tener en cuenta que los resullados dados por la
Ec. (12-14) slo son aplicables en caso de pequea distorsin. Para la deduccin se ha empleado el
principio de superposicin, por lo que es necesario que el dispositivo trabaje aproximadamente lineal.

Reduccin del ruido

Empleando el mismo razonamiento que en el caso de la distorsin no lineal se puede decir que el ruido
introducido en la salida de un amplificador queda dividido por (1 + si se utiliza la realimentacin. El
ruido que se introduce en la entrada equivale a una segunda seal que no queda afectada por la
realimentacin. Si (1 + 1) es mucho mayor que la unidad podrfaparecer que esto supone una considerable

,
"

"

~"

v(

~)

"

'.

"

,
~)

Figura 1214.Representacindelasedaldedstorsn vdaplicadaa unamplificadorrealimentado, sobre:(a)el grficode recorrido

de la seal.y (b ) el diagramade bloques.

512

Microelectrnica moderna

reduccin del ruido de salida. Sin embargo, como se ha visto ante s, par a una salida dada, la amplificacin
del preamplificador debe multiplicarse por ( 1 +
para una ganancia total prefijada. Como el ruido
generado es independiente de la amplitud de la seal puede haber tanto ruido generado en la etapa
preamplificadora como en la de salida. Adems este ruido adicional ser amplificado, al igual que la seal,
por el amplificador realimentado, de forma que el sistema completo puede resultar ms ruidoso que el
amplifi cador original sin realimentacin. Los preamplificadores especiales de bajo ruido se emplean en
diversa s aplicacione s tales como sistemas estreo de alta calidad, para aprovechar los beneficios de la
realimentacin y mejorar la relacin seal/ruido . La ganancia adicional necesaria par a compensar la que
se pierde debido a la realimentacin negativa puede con seguirse reajustando los parmetros del circuito
mejor que aadiendo una etapa ms con el resultado de una reduccin defmida causada por la presencia
de realimentaci n. En particular el zumbido introducido en el circuito por un suministro de potencia
deficientemente filtrado se puede rebajar apreciablemente.

12-5.

IMPEDANCIA EN AMPLIFICADORES REALIMENTADOS

En este mismo captulo ya hemos indicado que se emplea la realim entacin para aproximar las
caractersticas de un amplificado r prctico a las de uno ideal. Para ello es necesario que las resistencias
(impedancias) de entrada y de salida del amplificador realimentado tengan valore s apropiados (Tabla
12~1) . Seguid amente examinaremos los efectos de la topologa de una realimentacin en el amplificador
sobre los niveles de impedancia.

Resistencia de entrada
Si la seal de realimentacin retoma a la entrada en serie con la tensin aplic ada , la impedancia de
entrada aumenta? Lo dicho es vlido independientemente de la cone xin de salida. Es decir, que el
aumento de la resistencia de entrada tiene lugar en ambas co nfiguraciones : serie- paralelo y serie-serie.
Consideremos el circuito de la Fig. 12-150 que representa el circ uito de entrada conectado en ser ie de
un amplificador realimentado. La ley de Kirchhoff apli cada al lazo nos da V. = V + V I
La seal de realimentacin es VI = ~ Xo siendo Xo la seal de salida y
Combinando estas
frmula s tendrem os

Xo=AV.

v,
-

A~

de donde la resistencia con realimentacin R tF es

R1F

~' =

R ( 1 - A(3 ) = R, ( [

(12-15)

Co n VI = O(sin realimentacin y ~ = O) la resistencia de entrada es simplemente R,~ evidentemente la

realim entacin ha aument ado la resistencia de entrada. Podemos justificar cualitativ amente este resultado
de la siguiente forma : Puesto que en un amplific ador con realimentacin negativa V/ est defasado 180
respecto a V" Vi es menor de laque sera si no existie ra V,. Por tanto I = V;fR,decrece:lo que hace crecer
la relacin V, /1.
4 Si bien en UlC: eaplulo trataremos slo de circuitos I rrecuencia de la banda media, las relaciones que se deducen son aplicables tambit n a
cualquier frecuencia de seal.

Amplificadores realimentados

513

v,

r,

R,

R,

v,

V,

" ~ /

''l

, o)

F igura 12-15. C ircu Iros para calcular la res iste nci a de enrrada a un amp lifica dor rea limc ntadc : (11 ) conexin en se rie, y (h ) conexin

en paralelo.

Cuando a la entrada de un amplificador con realimentacin negativa se emplea una conexin en

paralelo, la impedancia de entrada disminuye (independiente de la conexin de salida). En la Fig. 12 15b
se representa la conexin de entrada en paralelo de un amplificador realimentado. En este circuito

Ir

In,,;

x"

Al;

Combinando estas ecuaciones y teniendo en cuenta que V = l , R.,, se llega a

V

Rw '=i .

l.

R
I _ A3

l+T

( 12-16)

La Ec. (12-16) indica claramente que la resistencia con realimentacin es menor que sin ella cuando
se emplea la realimentacin negativa (T> O). Tanto la topologa paralelo-serie como la paralelo-paralelo
acusan este descenso de la impedancia de entrada.

Impedancia de salida
Cuando la salida de un amplificador realimentado est conectada en paralelo, la rea limentacin
negativa reduce la resistencia de salida (independientemente de la conexin de entrada). Consideremos
el circuito de la Fig. 12-1 30 que representa la conexin de salida en paralelo de un amplificador
realimentado. Como estamos considerando un dispositivo ideal, son aplicables los supuestos fundamentales planteados en la Sec.123. De esta forma la tensin de salida Vo se atribuye al amplificador bsico
AX y Pes independiente dela resistencia de carga. Podemos calcular la resistencia de salida ROF con el
teorema de Thevenin. (Recordemosque la resistencia de Thevenin es la de salida e igual a la relacin entre
la tensin en circuito abierto y la corriente en cortoclrculto.)
La tensin en circuito abiertoes

v,

A~

Obsrvese que no aparece la seal de entrada X, pero est implcita. La corriente de cortocircuito se
obtiene cortocircuitando los terminales t y 2 de la Fig. 1216a y su valor es:

514

Microelectrnica moderna

Con VD= O(cortocircuito) no hay seal de realimentacin; X, = OYX, = X" Hallando la relacin VJI",
resulta
R o l'

V..

R..

== -,

"
Ro

~4X'

112- 171

1+ T

v,

R..

A~

R "~

JoJ

lb J

Figur a 12-16. Relativo al clculo de la resistencia de entrada a un amplificador realimentado: (al conexin en paralelo: (h)
conexin en serie.

La Ec. (12- 17) demuestra que la resistencia sin realimentacin Ro se reduce al aadirle realimentacin
negativa (T > O).
La impedancia de salida aumenta cuando un amplificador con realimentacin negativa emplea una .
salida enconexin serie (independientemente de la configuracin de entrada). El circuito de la Fig. 12- 16b
muestra una salida conectada en serie. En forma similar a la empleada para la salida conectada en paralelo
se llega a
1,, = -I'~ = 1

A~

Con los terminales I y 2 abiertos no se reenva ninguna seal (X = O) YXi = X" siendo la tensin en
circuito abierto V = - AX. Ro' Combinando estas relaciones y hallando V JI se obtiene

""

'" '"

Rol'

= ROl (1

A ,B)

= R" (J +

T)

( 12-1 81

Las Bes. (12-15) a (12-18) para R1F y Rol' son casos especiales de la frmula de la impedancia de
Blackman [dada en la Be. (12-21) Ydeducida en la Seco12-9]. Estas ecuacione s son aplicables al sistema
de realimentacin ideal y satisfacen los supuestos fundamentales dados en la Seco12-3. Los amplificadores
prcticos slo se aproximan a este modo de funcionar.
Los valores de Ro. R. A YP(y por tanto n deben modificarse para incluir las resistencias de fuente y
de carga R. YR. Yla naturaleza no unilateral de la red de realimentacin antes de emplear las Ecs. ( 12-15)
a ( 12-18).

Frmula de la impedancia de Blackman

Las resistencias de entrada y de salida dadas por las Bes. (12-15) a ( 12- 18) pueden hallarse calculando

Amplificadores realimentados

515

R(o RJ y T independientemente. Por ejemplo.en la Ec. (12-15), RlF = R cuando T= O. Como se puede
conseguirque T = Ohaciendo A = O, es decir, reduciendoa cero la gananciadel amplificadorbsico. Res
simplemente la resistencia de entradade la red pasiva resultante. Bodes llama a esta situacin sistema
muerto porqueA = Ocorresponde a la supresin de la fuente gobernadaen el sistema. Llamaremos R/D
a la resistencia de entradadel sistema muerto.
La relacinde retornoTpuede calcularse mediante la Ec. (12-6) como se indica en la Sec.12-3. En la
Ec. (12-6)se calculaThaciendoX. = Oosea suprimiendo la fuentede seal. En la Fig. 12-15a la supresin
de V. cortocircuita los terminales de entrada. O sea que se mide T con la entrada en cortocircuito y.
empleando la nomenclatura de Bode, se designa este valor con Tsc' As. la Ec. (12-15) se puedeescribir
tambin
.
Ru: = R/J)

(1

+ Tsc-J

( 1219)

Anlogamente. hacer X. = /. = O en el circuito de la Fig. 12-15b equivale a abrir el circuito de los

terminales de entrada. La relacin de retomo medida se representa Toc; la Ec. (12-16) se convierteen
( 12-201

Siendonuevamente RIf) la resistencia de entrada con A = O.

En las Ecs. (12-17)y (12-18),R oF=Rocuando T = O(A = O) siendo la resistenciade salida del sistema
muerto ROD ' El valor de T(Fig. 12-160) se mide cuando los terminales 1 y 2 estn en el circuito abierto
quedando identificadoToc (si los terminales I y 2 estn en cortocircuitono hay realimentacin). Aspues,
la Ec. (1217) se reducea la (12-20) conRIf) sustituido por RoD' En el cortocircuito de la Fig. 12-16b se
da la stuacin inversa en la que la aperturadel circuito de los terminales 1 y 2 elimina la realimentacin.
La relacin T =Tse se mide estando los terminales 1 y 2 en cortocircuito. Por tanto. la Ec. (1 ;2-18) puede
escribirse como en la Be. (12-19)conR OD sustituidopor R1D
Combinando las ideascontenidas en los prrafos anterioresse justifica la Ec. (12-21). forma general
de la frmula de la impedancia de Blackman.
1 + Tsc
ZF:== Z o 1 + Toe

(12-21)

En la Ec. (12-21)tenemos:
l . ZFes la impedancia vista desde un par de terminalesA y B de un amplificadorrealimentado.
2, ZD es el valor de Z, del sistema muerto. es decir. es la impedancia vista desde los terminales A y B

cuandola ganancia del amplificador se hace cero.

3. Tsc es la relacin de retomo medida con los terminales A y B en cortocircuito.
4. Toces la relacin de retorno medida con los terminales A y B en circuito abierto.
Obsrveseque la Ec. (12-21) se reduce a la (12-19) si '!oc= O Ya la (12-20) si ! sc" O,
La frmula de la impedancia de Blackman es aplicable a todos los amplificadores realimentados y no
sloa lasruacn ideal descrita en lasFgs. 12-15 y 12-16. En las cantidades Toc' T y ZD estn englobados
losefectos de cargade la red derealimentaci6n Ii en el amplificadorbsicoA y el ~ecto de las resistencias
de carga y de fuente R, y RL respectivamente sobre los valores de A y p. En el anlisis de las cuatro
topologas bsicasde un solo lazo de las secciones siguientes incluiremosestos efectos de carga.
s Muchos de los lminos empleados al describir los ampliflCado~s realimenrados han sido introducidos por Bode.

516

126.

Microelectr nica moderna

PROPIEDADES DE LAS TOPOLOGIAS DE AMPLI FICADORES

REALIMENTADOS

En las cuatro secciones precede ntes se descri bieron algunas de las caracterst icas generales de los
amplificadores realimentados de un solo lazo. Cada una de las cuatro topolog as introd ucidas en la
Sec.12~2 se aproxima a uno de los cuatro tipos de amplificador (Sec. 12- 1). En esta seccin estudiaremos
caractersticas especficas de las cuatro topologas, y en lo que resta del cap tulo comentaremos dispositivos de transistores que aproximan estos circuitos.

El amplificador paralelo-paralelo
La Fig. 12-17 representa la red de doble entrada de un amplificador para lelo-paralelo . La conexin en
paralelo de la salida significa que se muestra la tensi n de salida, mientras que la conexin en paralelo de
la entrada supone una comparacin de corrientes. As, la red de realimentacin comporta una trans ferencia
de tensin a corriente.
Mediante los teoremas de Theve nin o de Norton es posible rep resentar el amplificador interno por
cua lquiera de los cuatro tipos de amplificadores vistos en la Sec .12-1. Obsrvese que Vi = z; 1; y que la
fuente de corriente gVi en paralelo con ro se puede convertir en su equivalente de fuente de tensin. La
representacin de la Fig 12-17 est basada en los parme tros l.
Es de esperar que las redes en paralelo tengan niveles de impedancia bajos, lo que se demuestra de la
siguiente forma , empleando la fnn ula de la mpedencia de Blackman [Ec. (12 -21) ).
Red de rea limentacin

"

Conversin de

r,

ten sin a corriente

R,

y.

1, o

/1 1

, "

gJ ',

'.

Zm-

Amplificador bsico
Figu ra 12- 17. Topologfa de am plific ador realimentado parale lo-paralelo (tensi n en paralelo).

Cuando los terminales 1(' de la Fig. 12-17 estn en cortocircuito, 1, y Vi son nulos, y por tanto Tse =
O. Si los terminales 1-1' estn abiertos 1, = - 1, Y Toc *- O. La impedan cia de entrada resultante ZI1' es baja
ya que ZIQ est dividida por (t + Toc). An logamente, al calcu lar ZOF' cortocircuitando los termina les 2 y
2' se hace Vo = Oy en consecuencia /, = 1; = .de forma que Tse = O. Abriendoelcircuitode2-2' se permite
6 Dos Il:'d~s d~ dos entradas en paralelo se pu ~den n:pres~nla r por una red ~qui ~aJ~nl~ de parmetros y iguales a la suma de los parmetros y
de las redes consti luyentes. Sin embargo. en circuitos prcticos muchas veces resulta diffcil idenliflcar las redes i nd i ~i du ales.

Amplificadores realimentados

517

Red de realimentaci n
1

R,

v,

--=-

-,;

"

V,

"

!;l

Convertidor de
corriente a tensi n

V,

_ ,. .,:
~

Amplificador basteo

Figur a 12 18. Repre sentacin de un arnplificadur realimentado con cuad ripolos serie-serie.

que una seal retome a la entrada y Toc O. Nuevamente Zj., es bajodebido a la divisin de Zg., por (1 + Toc),
Los bajos valores de ZFy ZOF obtenidos hacen que la funcin de transferencia sea independiente de R, y
RL, Como se indica en la Tabla 12- 1el amplificador paralelo-paralelo forma un convertidorcorriente-tensi6n o amplificador de transimpedancia . En la Tabla 12~4 . al fina l de esta secci n. se relacionan las
propiedades de los cuatro amplificadores realimentados.

El amplificador serie-serie
La Fig. 12-18 corresponde a la conexin serie-serie en la que se muestra la corriente de salida lo. La
conexin serie de entrada requiere una comparaci6n de tensiones. (En un circuito en serie. la corriente es
la misma en todos los elementos.)
Red de realimemaci n

"

Conversin de
co rriente a corr iente

'; +

v,

Amplificador bsico
Figura 12-19. Co nfiguracin del amplificador realimentado paralelo-serie.

518

Microelecirnica moderna

Para determinar ZIF debemos calcular Toc y Tsc' La apertura de los terminales de 1~ l ' hace que Iy Vi
sean ambas nulas. Abriendoel circuito de una conexin en serie se tiene Toc =O. Cortocircuitando 1-1"
( :F- O Y por tanto Tsc:F- O. Segn la Ec. (12~21), Z/D queda mulriplicado por (1 + Tsc) en virtud de la
realimentacin. Por analoga ZOf es grande al ser Toc =Oen una conexin serie, y Tsc:F- O. Teniendo
impedancias de entrada y de salida altas, el amplificador sere-sere se comporta como convertidor
tensn-corrente o amplificador de transconductancia (Tabla 12-1).

El amplificador paralelo-ser ie
Esta configuracin est representada en la Fig. 12-19. Basndonosen los comentarios anteriores este
amplificador tiene una impedancia de entrada baja y una impedancia de salida alta. La corrientede salida
lo es esencialmente independiente de la resistencia de carga RI. existiendo en la entrada una comparacin
de corrientes. Segnla Tabla 12-4la topologa paralelo-serie es la de un amplificador de corriente.
Redde reatmenrecon

V(

Conversin
tensin-tensin

v,

Vo

R,

v,
ZOf

l'

Amplificadorbsico

Z If

Figura 1220. Representacin de unamplificador realimer uado con cuadrpolos serie-paralelo.

El amplificador serie-paralelo
La topologa de la Fig. 12-20es la de un amplificador serie-paralelo. Volviendo sobre los mismos
comentarios tenemosque la conexin de entrada en serie supone una impedancia de entrada alta y una
Tabla 124 Propiedadesde las estructuras del amplificador realimenlado

Topolog a

ParaleloParalelo
Paralelo-Serie

Clasificacin
Amplificador

Seal
comparada

Seal de
salida
tmuestra}

Impedancia
de entrada

Impedancia
de salida-

Convertidor

Corriente

Tensin

Baja

Baja

Corriente
Tensin

Corriente
Corriente

Baja

Alta

Alta

Al..

Tensin

Al..

Baja

corriente-tensin
Corriente

Convertidor
tensin corriente
Tensin
Serie-Paralelo Tensin
Serie-Serie

\ mpJijic(uJores realimentados

519

comparacin de tensiones. Anlogamente. la baja impedancia de salida y el muestreo de tensiones

caracterizan la salida en paralelo. As. esta configuracin se aproxima a la de un amplificador de tensin.

127.

ANLISIS APROXIMADO DE UN AMP LIFICAD OR

REALIM ENTADO

Los amplificadores realimentados prcticos se disean normalmente para aproximarse a las caractersticas de una de las cuatro topologas bsicas. Por tanto. es conveniente analizar estos circuitos de forma
similara la empleada parael amplificador ideal ya estudiado. Elmtodo de anlisis se basa en los siguientes
supuestos:
l. El amplificador bsico es unilateral, pero su ganancia refleja la carga de la red de realimentacin y de
las resistencias de fuente y de carga. La ganancia de este bloque es la del amplificador sin realimentacin: la llamaremos AOl lo que la diferencia de la situacin ideal.
2. La red de realimentacin es unilateral (Sec. 12-3). Este supuesto equivale a decir que la transmisin
hacia adelante a travs de la red ~ es despreciable frente ti la que pasa por el amplificador.
El primer paso para el anlisis es la identificacin de la topolog a. Se define el/azo de entrada como
una malla conteniendo la tensin de seal aplicada V. y o bien: (a) la regin base-emisor del transistor
bipolar de entrada. o (b) la regin puerta-fuente del primer FET del amplificador. o (c) la seccin entre
las dos entradas de un amplificador diferencial u operacional. La conexin de entrada se reconoce como
serie si en el circuito de entrada hay un componente Wen serie con V, y si W est conectado a la salida
(la parte del sistema que contiene la carga). Si esto es as. la tensin a travs de W es la seal de
realimentacin X, e V
Si noquedan satisfechas las condiciones anteriores deberemos tantear la conexin en paralelo. El Iludo
de entrada queda definido por. (a) la base del primer BJT. o bien (b) la puerta del primer FET. o (e) el
terminal inversor de un amplificador diferencial u operacional. Para la excitaci n externa se emplea una
fuente de corriente de forma que la seal de corriente J. entra en el nudo de entrada. La configuracin
queda identificada como paralela si hay conexin entre el nudo de entrada y el circuito de salida. En esta
conexin. la corriente constituye la seal de realimentacin X = Jr
La salida muestreada puede ser de tensin o de corriente.
especificarse el nudo de salida del q ue
se toma la tensin de salida Vo (respecto a tierra). Esta tensin VII aparece a travs de la resistencia
(generalmente representada por RL ) siendo la corriente de salida la de Re Los ensayos para el tipo de
muestreo son los siguientes:

Debe

'o

J. Poner Vil = O(es decir. hacer RL =Ocortoclrcuitando la salida). Si XI pasa a cero. el sistema original
presenta un muestreo de tensin existiendo una conexin en paralelo.
2. Hacer Ju =O(es decir hacer RL infinita abriendo e l circuito de salida). Si XI se anula. el muestreo en el
amplificador original es de corriente, existiendo la conexin en serie.

El a mplificador sin realimentacin

E~ conveniente descomponer el amplificador realimentado en dos bloques: elamplificador bsico A ( Il
y la redde realimentacin Pporque conociendo A'1L y Ppodemos calcular las caractertsricus importantes
delsistema realimentado.Se puede determinar laconfiguracindel amplificador bsico sin realimentaci n
pero teniendo en cuenta la carga de la red ~ observando las siguientes reglas:

520

Micro e/('c/nll;ca Ill OlIl' rna

- Para hallar el circuito de entrada:

l . Hacer Vo = O en una conexin de salida en para lelo. o dicho de otra forma. cortocircultar el nudo de
salida.
2. Hacer 10 = Oen una salida conectada en serie. o dicho de otra forma, abrir el ci rcuito del lazo de salida.
- Para hallar el circuito de salida
l . Hacer Vi = O para comparacin de corriente. es deci r, cortocircuitar el nudo de entrada (de forma que
no llegue a la entrada del amplificado r ninguna corrie nte de realim entacin ).
2. Hacer 1;= O para comparacin (de tensin) en serie. O sea. abrir el circuito de l lazo de entrada (de
forma que no llegue a la entrada del amplificador ninguna tensin de realimentacin ).
Este proceso asegura que la realimentacin quede reducida a cero sin alterar la carga de l amp lificador
bsico.

Plan genera l de anlisis

Para hallar AF' Rr y Ror se desarrollan los siguientes pasos :

1. Identifi car la topologa como se ha indicado antes. Esta prueba determ ina si X/es una tensin o una
corriente.
2. Dibujar el circuito amplificador bsico sin realimentacin siguiendo las reglas ya citadas.
3. Sustituir cada dis positivo activo por su modelo apro piado .
4. Identificar X,Y Xo en el circuito obtenido.
5. Calcular P= X/X".
6. Calcul ar A0 1. aplicando las leyes de Kirchhoff al c ircuito equivalente obtenido.
7. A pllnirdeAoL Yphallar T y A.
8. Hallar RIfJ y Roo del circuito equivalente. Para hallar RfF y ROF aplicar la frmula de la impedancia de
Blackman.
En los dos ejemp los siguientes veremos el proceso de an lisis aprox imado .

Ejemp lo 121

Determinar Ar. T. RIF YROF del seguidor de emisor de la Fig. 12-2Ia.

Solucin

Puesto que la entrada contiene un compo nente RE que est conectado a la salida (VOest tom ado a
travs de Re) la entrada est conectada en serie y se comparan tensiones. La tensin de rea limentaci n V
se mide a travs de R e como queda indicado. La polaridad empleada es compatible con la red sumadora
de la Fig 129a en la que Xi = XJ + XI' Evidentemente Ves negati va; un incremento de V/hace decrecer V
como requiere una realimentacin negativa.
La conexin de salida se dete nn ina haciendo Vo = O (RE=). Co n RE = Ose elimina la realimentacin
y V = O. As. la salida est conectada en paralelo y la topologa del seguidor de em isor es serie-paralela.
Ahora de bemos dibujar el amplificador sin realimentac in, y para ello seguiremos los pasos ya citados

A mplificadores realimentados

521

e
R,

R,

",

/,

v,

v,

v,

t,

V,

,b)

/.,
R,

Y,

{
R,

V.

V.

R"

R,

r,

V.

Km 1'.

r~ V, R 6"

R.

"

E
N i ::: R, II r,
' el

Figura 12-21. (11) Seguidor de emisor. (h) Represemacron del amplificador sin realimentacin. {c) Su circuito equivalente.

en esta Seccin. Para el circuito de entrada haremos Vo = O Ypor tanto aparecer V, directam ente a trav s
de B y E. El circuito de salida se obtiene haciendo 1; = O(se abre la entrada) y REfigura slo en el lazo de
salida. Siguiendo estas normas se llega al circuito de la Fig. 12-2 1b del que su circuito eq uivalente es el
de la Fig. 1 2 ~2 lc. Para que sea compatible con la Fig. 12-210. se mide Vo de emiso r a co lector.

Se observa en la Fig. 12-2 1c que V, =oVo y que

=' Y/N " =- t. Adems. en la misma figura V"

=g..

VR ' siendo e R' =R II I" y v = I" V /(R. + 1" ),

~

f.

~.l

Combinando estas igualdades se obtiene

A0 1 =
yT=

rM

OL

V..

}: ",,. ~ R -.

V,

R . + r"

es
T = }:",I"" R
R , + r"

Con estos valores y despus de simplificar. tend remos

{3" R't.
R . + r; + f3.,R-.
(La relacin g",r" = p.. se emplea en la determ inacin de AF ) . Si RE r" como es el caso corriente.
R' , = R f. YA, = ~" R[ (R, + 1"" + ~.. Rf. ). Comparando este resultado con la entrada A, de la etapa en co lector
comn de la Tabla 10-30 se ve que si P. 1 ambos son iguales. La ligera diferencia entre los dos
resultados es atribuible a haber despreciado la transmisin directa de la red de rea limentaci n.
Para hallar R" v Ror emp learemos la frmula de la impedancia de Blackm an [Ec. 02-21)1. La
observacin de la Fig. 12-2l c nos da Rm = R, = r. Para calcularTo, deberemos abrirel cl rculto de entraca.

522

M/croelectrdn/ca moderna

Jo que se consigue haciendo que R, tienda a infutito en laexpresinde T. Si R, tiende a Infinito, TQC = Olo
que es compatiblecon nuestrosrazonamientos anteriores sobre las entradas conectadas en serie. Hacer
R. = Oequivale a cortocircuitar la entrada. Por tanto

71Jt. -o =

Tsc =

{j"R!r. "" g...Rt

que con la Ec. (1221)da

RtF = r. ( 1

r. + l"R :;

g ..,R,J ""

Nuevamente. con lJo 1 este resultado es el mismo que el dado en la Tabla 103.
La resistencia de salida del sistemamuerto es ROD = r. Para calcular T3C y Toc de T haremos RE= O
YR E ~ o<> respectivamente. As, Tsc =OYToc =13. rj(R, + rx) de donde
R OF =

r..

1+

r..(R"

I~.,r./(R.

+ r. JI

r; +

+ ,.)/{3..

+ ' .I/{3"

(R"

RA

+ '.

para r. (R. + r .>JIl. Para P. l. ROT es la entrada dada para la resistencia de salida en la Tabla 10-36.

Ejemplo122
Detenninar Ar Ty ROF para la etapa en fuente comn con resistencia de fuente de la Fig. 12-22a.

Soluci611

El circuito de entradaes anlogo al del seguidor de emisor y por tanto conectado en serie. Haciendo
D

R.

y.

v,

R.

/1

R.

V.

/1

R. V.

y.

R,

~l

R,.

"H'

v,

R,.
'b)

R.

r,

/.

, .. y.

V.

v,
R,

,,)

R. V.
o

R,

Flaura 11..22. (a) Amplifi cador en fuente comn con resistenc ia de fuente. (b) Diag rama esquemtico. (e) C ircuito eq uivalente
del amplificador sin realimentaci n.

Amplificadores realimentados

523

Vo Ono se elim ina la realimentacin porque Jo y en consecuencia V, no se anulan. Cuando lo = O. V, O

Yla salida tambin est conectada en serie (e l amplificador es del tipo serie-se rie).
Para trazar el circuito de entrada del amplificador sin realiment acin se abre el circuito de sa lida (lo = O).
La resistencia de realimentacin R. aparece en se rie con V. como se ve en la Fig . 12-22b. Para el circ uito
de salida haremos I = O. Nueva mente aparece R. en el lazo de salida como indica la Fig. 12-22b. El circ uito
equivalente de esta figura est representado en la Fig. 12-22c.

En esta ltima figura V" = -I,,RD YV, = - I/ ?,; por rento. f = V,f\'. R, RD. Puesto que no hay corriente
en el lazo de puerta. V" = V.' Aplicando la ley de Kirchhoff al lazo de drenaje tendre mos
l.,

p.V/(r, .4o R o + R d . Siendo V..

A"l

V..
1' ,

- I..R , se tiene:

- p.R II

=
1",/

R" + 11 ,

Siendo la relacin de retomo

p.R"

= - (JAn!. =
r ol

+ 11" + 11 ,

Combinando estas ecuaciones y simplificando quebrados:

A, =

A"I
p.U"
=
1 + T
r./ + R , t 11

que es el mismo resul tado dado por la Ec. (10-70).

Observando la Fig. 12-22c se observa que la resiste ncia de salida Roo con la fuente gobe rnada
suprimida , es R , + re- Las relacio nes de re torno T,.. y T.... , se obtiene n haci en do R,. = CID Y R,. = O
respectivament e. A!> T = 71... - ?C. = O Y T.... = 71.... :; () ~ RI, (r, + R.). La resistencia de salida
con reali me ntacin R Ol = Ro" ( 1 + T.....) = (R. + r) [ 1 + JlR J(r + R I )) . Re solv ie ndo las fra cci o nes y
s im plifica nd o trmin os. se t ien e R,,! = r + R, (1 + J.I ) '" I"J (1 + X. R.,) si J.I l . y e l resu ltado es
idn t ico a l d ado por la Ec . ( 10 -74) y la Ta b la 10-5. El a n lis is a prox ima d o e m ple ad o e n
este eje mplo y los valores reales son idnticos porque en es ta eta pa no hay ningn cam ino para una
alimentaci n directa. Como la puerta est en circuito abierto a baja s frecuencias. el hacer Il Ohace que
lo y Vosean ta mbin cero. Por el contrario. en el Ejemplo 12-1 poner 13 del transistor a ce ro no hace que Vo
= () de bido a que existe un itinerario form ado po r V.' R , . "~ Y R"

128, ANLISIS GENERAL DE AMPLIFICADORES REALIMENTADOS

En el Ejemplo 12-1 se ha visroque el anlisis aprox imado da unos resultados que difi eren de los valores
reales debido a que se ha supuesto que la red de realimentacin tie ne un solo sentido (de la salida a la
entrada). Antes de dedicamos a los amplificadores realime ntados multi -etapa desa rrollaremos un proce dimiento de anlisis que tiene en cuenta la alimentac in directa e n la red p. El anlisis se basa en el
diagrama de bloques de la Fig. 12-5. Sin embargo no se ha hecho ninguna aproximacin conve niente al
bloque amplificador o a la red de realimentaci6n.
En un amplificador realimentado de un solo lazo existen do s fuentes : la de se al X. y la gobernada (el

524

Microelectrnica moderna

amplificador bsico) cuya variable de gobierno es X, Inicialmente trataremos la fuente gobernada como
fuent e independiente. es decir. suponiendo que i ;es una variable independiente. Esta tcni ca es la m isma
empleada al plan tear una serie de ecuaciones nodales ode malla. La fuente gobernada se trata inicialmente
como inde pend iente escribiendo una ecuaci6n que relacione la variable de control con las variables nodales
(o de malla). Ya que se ha supue sto que el amp lificador realimentado se comporta linealmente, es aplicable
la superpos icin. Por tanto,'oda tens i6n o corriente del sistema tiene dos componentes , una atribuida a
XI y la segunda i . La salida X, puede ex pres arse
X" = t u XI

+ ' u XI

(12 22)

'.).1

siendo ' uX, y

las componentes de salida debidas a XI y t i re spectivamente.
La se al comparada Xi se puede ejcrbir tambi n en la forma de la Ec. ( 12-22) es deci r, X AX, +
Bk. Por sustitucin de los valores deX obte nidos de la Ec. ( 12 22),X se puede expresar

(1223)
Basndose en las Bes. (1222) y (12-23) se puede construir el grfico de recorrido de la seal de la Fig.
12-23 . Obs rvese que en la Pig. 12-23 no hay realimen taci n ya q ue ambas fuentes se cons ideran variables
independien tes. La ec uacin reducida es simp lemente kl X l ' Esta relacin introduce la tran smitancia
unidad entre X; y i, representada con trazo discontinuo en la Pig. 12-23 que equi vale a ce rrar el lazo. El
grco de la Pig. 12-23. aplicable a todo amp lificador realimentado de un so lo lazo independientemente
de su to pologa. es simplemente una consec uencia del principio de superposicin.
Basndose en las Bes. (12-22) Y(12-23) los varios parmetrosr quedan definidos como

"2... x,X I,
-:r-

X. " O

(1224)

'n -X..
X'Ix . _o
Obsrvese que los parmetros t se defmen en fonna anloga a las definiciones de los varios parmetros

de dos entradas.
En la Ec. (1224) hacer i; = OequivaJe a suprimir la fuente gobernada, es decir, hacer que la ganancia
del amplificador bsico sea cero.
Sin embargo, con i = Ola seal de salida Xo~ O [Ec. (12-22)] es '11 X" Para la transmisin desde la
entrada a la salida a travs de la red de realimentaci6n, la rama que cuenta es Ja /. l . Suprimiendo la fue nte
gobe rnada (representada por la rama ' 12) el siste ma resulta ser pasivo, o sea es ef sistema muerto . O sea,
O.
poner ' 12 O tiene los mismos efec tos que hace r
La ram a de transmitancia ' 21 representa la componente de X engendrada por la fue nte de seal X, y
refleja el hecho de que las fuentes prcticas y las entradas del amplificador tiene n impedancias finitas no
nuJas. La transmisin desde la salida a la entrada a travs de la red de realimentaci6n est representada
por la rama

k =

'n'

Ganancia (relacin de transferencia) con realimentacin

Uamaremos ganancia co n lazocerradoa la relaci6nXoIX, En la Fig . 12- 23 Ja rama ' u est en para lelo
con el itinerario que contiene ' 21' ' 12 Y la rama de realimentacin
Por tanto

'n'

Amplificadores realimentados

525
(1 2-251

"

', &?0

x",= , -__ x,
,

'"
Figura 1223. Grfi ca del reco rrido de la seal con la entrada del amplificador (Xi) ' es una variable independiente desconectada'
de la salida de la red comparadora Xi' Puesto que ahora SI X o y Xi depend en de X, y puede delenninarseX por superposicin,

Comoya se observanteriormente, t l 2 es el nicotrminode la Ec. (12-25)que dependede la ganancia

del bloquedel amplificador bsico. Si esta ganancia se reduce a cero, AF se convierteen

X"I

A l' = ""' Al) =

X, " ~ _ O

(12-261

111

Ao de esta ltima ecuaci6n es la ganancia del sistema muerto. Obsrvese que Ao es igual a tu, el
parmetro relacionado conel pasode alimentaci6n directaa travs de la red de realunentacin. La relacin
de retomo T indica la transmisi6n alrededor del lazo de realimentacin formado por el amplificador '12 y
la red de realimentaci6n ' 21" Si se elimina la ramaentre Xy .ti y se suprime la fuente de seal X" empleando
la Be. (12-6)se tiene

T- -

XI
X,

(12-271

X, -n

Obsrvese que eliminando la rama entre Xi yi ya no hay sistema de realimentacin, y tal como se ve
en la Fig. 12-23, T es simplemente la cascadadel amplificadorbsico y la red de realimentacin.
Cuando la transmitancia 'n entre la salida del amplificador y el circuito sumador es cero queda
eliminado el paso de la realimentaci6n. La relacin de transferencia del amplificador no realimentado
resultante. ganancia AOL en circuito abierto es, segn la Ec. ( 12-25)
Am . ==

X"I" .,,_0 =
X

(11

(1 1(11

= An +

(1 1 ' 11

(12-281

Como estamos interesados en construir un amplificador, AOL es generalmente mucho mayor, y A o

menor que la unidad, ya que esta ltimaes la relacin de transferenciade una red pasiva (resistiva). Asr,
AOL =(121 21'
Empleando los trminos definidos en la Be. (12~26) junto con (12-28) podemosexpresar AF como
Am .
1+ T

(12-291

Una forma alternativa de expresarAF es

A

=
F

(11

(( 11 )( -(1 1111)/( - (11 )

I -

(1 1(12

= A ,)

+ KT
+ T

(1 2-)01

siendo
(12-31)

526

Microelectrnica moderna

El parmetro K depende slo de los elementos pasivos que comprend en 12 1 y 122,

Si

I AlJ [ 1KT 1, entonces A

ol

_ :::

KT y

A l' =

KT
1 + T

(12-32)

Para T 1, A,,=K = - I/P e indica que la ganancia en lazo cerrado es esencialmente independiente de
la ganancia del amplificador bsico, dependiendo slo de la relacin de componentes pasivos. Esta es la
situacin que ya encontramos en las etapas del Amp-Op de la Sec o 1O~21 en la que la ganancia era
proporcional a la relacin de resistencia s RiR r
Obsrvese que las Bes. (12-32) y (12-9) son idnticas porque en la (12-32) hemos omitido la
transmisin directa AD
Podemos dar un significado adicional aK = -l/p[Ec. (12-7)) examinando la Ec. (12-22). Si la ganancia
del ampli ficador bsico es infinita (f l l y por tanto Av!. y T se hac en infinitos) y X(I permanece finito. la
entrada al amplificdor serX, = X = O. En la Be. (12-22), hacer que X = Oindica queXr!X. = - (12/ ' 22) = K
que es la ganancia del amplificador realimentado cuando Ttiende a infinito. Hacer X = Oequivale a decir
que la seal de realimentacin t2r\o y la componente de la seal de entrada t21X. son iguales en magnitud
y opuestas en fase. Esta situacin ya la encontramos en la Sec.IO-21 al comentar la etapa de Amp-Op
inversor. All se demostr que cuando afende a infinito, V tiende a cero, y la corriente producida por la
fuent e de seal V,IR I se equilibraba con la seal de realime ntacin V(lIR2.

Proceso de anlisis
Para un determinado circuito se determinan los parmetros ' suponiendo en prim er lugar que la fuente
gobernada del dispositivo modelo es una fuente indep endiente ; o sea que debemos prim ero identificar
X y luego aplicar las Ecs. (12-24). Veremos este proceso en los do s ejemplos siguientes. Hemos elegido
deliberadamente dos circuitos ya analizados antes , de forma que nos podamos fijaren las tcni cas usada s
para obtener los parmetros 1y comparar los resultados con los hallados antes analticamente .

Ejemplo 12~3
(a) Calcular los parmetros t del seguidor de emisor de la Fig. 12-240. (b) Valerse de los resultados
as hallados para determinar A F , T, A D YK.

Solucin
(a) En la Fig. 12-24 tenemos el circuito equivalente del seguidor de emisor. Los parmetros X = V ,
X = V~ , X" = Ve yi; = (>Kestn identificados en el circuito equivalente. Obsrvese que (>/r est relacionado
con la fuente gobernada haciendo que gmV~ funcione como fuente de corrie nte independiente.
Para determinar 111 mediante la Ec. (12-17) se suprime k = t>/r Yla Fig. 12-24 queda reducida al circuito
de la Fig. 12-25a. Empleando en esta ltima figura la relacin del divisor de tensin tendremos:
/11

V
,\
V, F~ o n

R,

R , + r " + RE

Amplificado res realiment ados

527

r,

V.

R,
o
V,

e
Figura 12-24, Modelode pequeaseal delseguidorde er uisorempleadoenel Ejemplo 12-3. No/a: Aefectosdel anlisisla fuente
gobernada se identificacomo gm ~i distinguindose de Vna travs de r.

Haciendo Vo = Ocomo en la Fig. 12-25b:

ro
R. +

Vol
V, \',, ~O

121 = -

1'"

En el circuito de la Fig. 12-25c , V, = O YRf est en paralelo con (R, + r .). As

112

V" l

-,-

V",

V, _ u

R.: (R~ + 1'".)

= g", R.,
+ 1"" + RE

Para calcular 122 se emplea el circu ito de la Fig . 12-25d. Recordemos que In representa la transmisin
desde la salida al circuito de comparacin a travs de la red de realimentacin. En consecuencia se trata
Vo como la variable independie nte ya que lo que nos interesa es saber qu fraccin de Vo contribuye en V.
ms que saber cmo se halla V D (los parmetros 112 y 111 lo indican). En la Fig. 12-25d el empleo de las
tcnicas de divisor de tensin nos da
-1"",
/ 22

'

8
o

R,

R. + r.

r,

8
o

V.

R,

R,

v,

V,

JI"

v,

e
(,)

R,
~ O

(b)

r,

V,

V.

'.
8~

V.

Cm V .

R,

R,

r. -

V,

V,
V,

e
(,)

(d)

Figura 12-25. Circuitos empleados paracalcular los parmetros I del ejemplo 12-3. (a) 111, el sistema " pasivo. (h) /l' (e) /ll' (d)
I ll

528

Microeleclrllica moderna

(b) De las Ecs. ( 12-26), ( 12-27) , ( 12-3 1) Y( 12-25) respec tivamente:

T=
recordando que R."r"

= (3"

-,,(N, + r ,,)
=
- I',,/(R , + 1',,)

K =

A,- =

V"

A LJ +

V,

1 +

[R,/ (R"

1""

Nf )

( 1)

[/3" R,.J(R. +

1'"

Rf:ll

+ i{3" R,.;I(R, + ,." + R,J]

y simplificando

+ 1) R I::
R, + r" + ({3" + OR,..
({J"

que es el valor dado en la Tabla 103.

Alternativamente, se calcula T directamente mediante el circ uito de la Fig. 12-17c. Mediante las
tcnicas de divisor de corriente se obtiene

y V. = Ibr. Combinando estas relaciones y empleando la Ec. (12- 27) tendremos

. Vol

7 = -r-

V ,,\'. ~ n

{3" R .
RI:. +R, + I'"

como antes.
Obsrvese que slo '12 depende del parmetro 8", (o ~o) de la fuente gobernada. Todos los dems
parmetros (dependen de los elementos resistivos del circuito.

Ejemplo 12-4
(a) Determi nar la ganancia de tensin VofV. de la etapa de Amp-Op no inversor de la Fig. 12 260
calc ulando antes Ao' AOL.' T Y K.

Solucin
El circuito equivalente de la etapa (suponiendo queR tiende a infinito y Ro = O) para el Amp-Op est
representado en la Fig. 1226b. En esta misma figura se identifica X, V" Xo = Vo y XI = Vi' La fuente
gobern ada se hace independiente considerando que sus valores A. 0'1 sean como se muestra.

Amplificadores realimentados

...
,...

R,

529

.,

R,

"
R,
-e-

"'" .>

lb)

Figura 1226. (O') Elapano inversorade Amp-Op: (b ) Crcuiloeq uivalenle plIl11 el ejemplo 12-4.

En la Fig. 12-26b, Vo = -A. p". Haciendo p" = O se hace Vo = O Y por tanto f u = AD = O. Adems, la
supresin de V, nos da
- A ,.
Con V, = Ola relacin del divisor de tensin da

R,

Vi = - A~ V, R + R
1

y de la Ec. (12-27)

T=
y

R,

'n

R 1 + R2

tn = - ---, =

Cuando Vo = Ono hay cada de tensin a tra vs de R" y VI = - V, Y as '2' = - 1

De la Ec. (12-28) AQL = AD + ' 1/21=O+(-A)(-l)=A.

_!l!

K =

= _

/22

- 1
RI/( R I

= R1
R 1)

R2 =

RI

R,
+R,

La ganancia Ap a lazo cerrado es, segn la Ec. (12-29)

A OL

AF

= -I-+-

=I

A"
A "R I/(R ,

A .,(R 1

+ R 2)

~Rc-,:;(:;:I,,-+:.e,A;-,:')":+"-;RC-,

que es el resullado obtenido en la Ec. ( 10-1 10) con Ro O. Nuevamente vemos que con valores grandes
deA.,A, .K= l +R/ R ,.
vemos que en cada uno de los ejemplos. con valores grandes de T, A F se hace independiente de l
elemento amolificador (8 A., etc.). En co nsec uenc ia A..'" K Ydeperee slo de los elementos resistivo s
extenores al disposrnvo amplificador, y el comportamiento del amplificador realimentado se aproxima
mucho al de) amplificador ideal visto en la Sec. 12-1. Anlogamente en la Seco12-3 ya se indic que se
requieren valores grandes de T para mejorar el funcionamiento, es decir, redu cir la distors in , aumentar
la estabilidad, etc. As al disear ltmplificadores realimentados se elig en los valores de los elementos
0

530

Microelectrnica moderna

externosparaconseguirla ganancia totaldeseada AF mientras que la ganancia del amplificador internose

elige para alcanzarla relacin de retomo pretendida.
En los anlisis de estos dos ltimos ejemplos se ha supuesto que los dispositivos amplificadores
operabana la frecuencia delabandamedia, peroeste mtodode anlisis es aplicablea todas las frecuencias
siempreque se utilicen los modelos apropiados. Aqu, los parmetros r son funcin de la frecuencia y de
ellos se deducen los valores de AF(s), T (s), AOL(s), Ao(s) y K (s).

129.

MS SOBRE LA IMPEDANCIA EN AMPLIFICADORES

REALIMENTADOS

En la Seccin 12-5 se estudiaron los efectos de la realimentacin sobre las resistencias de entrada y de
salida, y se introdujo la fnnula de la impedancia de Blackman [Ec. (12-21)l. Ahora emplearemos el
anlisis generalde la Seccin anteriorparadeducir tal ecuacin.
Supongamos que queremos determinar la impedancia de entrada de un amplificador realimentado.
Podemos aplicar una tensinV, y medir la corriente J, como en la Fig. 12-270. Entonces la impedancia de
entradaes ZIF_VfI,. O bienpodemos aplicaruna corriente 1, y medir la tensin V, como en la Fig. 12-27b
con loqueZj, = VJJ,. Ambos procedimientos debendarel mismo resultadoya que la impedanciade entrada
es independiente del mtodoempleado paramedirla. Calculemos ahora ZIFpara cada uno de los circuitos
de la Fig. 12-27.
El circuito de la Fig. 12-270 es un amplificador realimentado, y haciendo X, = V" Xo = 1, podremos
escribir un par de ecuacionesanlogas a las (12-22)y (12-23) o sea

t,
X, =

I I[V ,

11!,t

V,

f~ ~l"

121

(12-331

Obsrveseque la Ec. (12-33) es independiente del tipo de fuente gobernadaempleada y de que la seal
XIsea una tensino una corriente. La funcin de transferencia de este sistema, de la forma dada en la Ec.
(12-25) es
1,

V,

/I[
~

Zw

/ 1' 1 ~ 1

( 12-341

/ I ~ f~ ~

I -

o alternativamente
J

-/ [ ~r ~ ~

( 12-35)

1 12 r ~l /ll l

1,

Amplilkador

v,

",alim~nlado

v,

Amplificador

1,

",a1im ~ola do

V,

z . -1

Z/F" 1,

,
(o,

(b'

Figu r a 1227. Dos posibles circuitos para determinar la impedancia de entrada. (a) ap licar una tensin y medir la corr iente; (h)
aplicar una corrie nte '1 medir la tensin.

Amplificadores realimentados

531

En la &(1234) podemos identificar t 12 t22 como relacin de relamo. Recu rdese que T se ha medido
con la fuente suprimida (X. = O). Asf la relacin de retomo se mide con los terminales de entrada
cortocircuitados <V, = O) Yes T se1\
Bl t rmino t. 1 de la Ec. ( 1234) es 1V, cuando la ganancia del amplificador interno se anu la (Xi = O).
Por tanto Ilt l l es la impedancia de entrada del siste ma muerto que se representa po r 2 1D y
.
2 u ' ::: ZI/I

1+7'sc

(12-36)

t i ! I ! I / t ll

Ca lculemos ahora ZIF para el circ uito de la Fig. 1227b. En este amp lificador realimentado X. = I YX"
::: V. de fonna que
(12-37)

La funcin de transfere ncia del sistema descrito por la Ec. ( 12-37) es

V,
.
= Zm
I,

+ t!I ;.

tl

..

t I! ' ! !

. I + ,! I! ./I.

= t ..

. ,

(12-38)

' . ~t ~ ~

Haciendo ~I = Ose reduce el circui to al sistema muerto : por tanto l' 11 Z/D. La relacin de retomo se
t' ..Ir'22 y
calcula con /, = O. es decir. en circuito abierto de forma que To-

=-

2m

Z1/'

1 + l!

';./';1

(12-391

T'K

Igua lando las Ecs. (12-22) y (12 -23), obtendremos

1 + Tst"
2m =Zwl+Toc

(12-40)

que es la fnnula de la impedancia de Blackman.

Ejemplo 125
(a) Detenninar la resistencia de entradaR 1F de una etapa de Amp-Op inversora. Incl yase en el modelo
la resistencia RI de entrada del Amp-Op. (b) Ca lcular R1F cuando Ni ----+ 00

Soluci6n
(a) El circuito equivalente de la etapa corresponde al de la Fig 12-28. La resistencia de entradaR,D del
sistema muerto detenninada haciendo t>1 O es

Rw

::: NI +

R,

RAIR,

R,
R,

.,

- A. Y,

Figura 1228. Circuiroequivelenrede la etapa inversora del Amp-Op del ejemplo 12-5.

532

Microelectrnica moderna

Con los terminales de entrada abiertos no ex iste corriente alguna en R. yen consecuencia

Toc

- VI
RA"
=~
=
-;0-''-'';,.
VI
R + R

Las resistencias R. y Restn en paralelo cuando se co rtocircuitan los terminales de entra da . Por tanto
R ,lIR,

R,,.- - IR,

.11

+ R, Rzl

I +

(lRAIR,) A./(R ,IIR,) + R, ) = R

I + IR A,1(R + R

211

+ R,

En la Fig. 12-28 resulta evidente que R1F= R l + Ru ; por tanto

.u

R,R
R ( 1

'
A,,)

R2

R,[R,/( I + A.JI
R, + [R, /(I + A"JI

La resistencia R...puede reconocersecomoe , 11 RJ(l + A.), siendo la resistencia Ru'(l + A.) exactame nte la reflejada entre los term inales X-X emplea ndo el teorema de Miller.
(b) De la parte anterior, tendiendo RI a infinito:

R,
Obsrvese que con valores grande s deA. (tendiendo a infinito) la resistencia de entrada es simplemente

R ya que R... tiende a cero. De todas formas este es el resultado esperado pues cuando A. --+ 00 el terminal
inversor es virtua lmente tierra (Sec. 10-2 1).

U-lO. TRIPLE REALIMENTACiN EN PARALELO

Cada uno de los amplificadore s realimentados analizados en las tres secciones precedentes contiene
solamente un elemento activo. En general los amplificadores prcticos tienen dos o ms etapas de form a
que se puedan consegu ir simultneamente grandes gananci as con lazo cerrado y grandes relacio nes de
retomo. En esta Seccin y en las tres siguientes introduciremos cua tro amplificadores rea limentados
multietapa comnmente empleados. Cada amplificador con transistores reales se aproxima a una de las
topolog fas de realimentacin de un solo lazo. Por ejemplo, las etapa s de transis tor llevan de por s una
realimen tacin suplida por C.. (o C~) y por tanto a altas frecuenc ias no son propiamente amp lificadores
de un solo lazo. Adem s cuando se utilizan etapas en emisor (o fuente) com n que contengan RE(o Rs)'
a manera de etapa del amplificador bsico. incluso a baja s frecuencias hay realimentacin. El tipo de
realimentacin descrito en las frases anteriore s se denomina realimentacin local ya que el lazo de
realimentacin rodea una sola etapa. En circuitos mu ltetapa nos encontramos con una realimentacin
global, es decir la realimentacin total alrededor de un cierto nmero de etapas en cascada.
El amplificador de tres etapas de la Fig. 12-29 tiene la estructura paralelo-paralelo de la Fig. 1217 Y
se denomina corrientemente como triple en paralelo. El ampli ficador interno de tres etapas remarcado en
la Fig. 12-29 puede modelarse segn un amplificador equivalente simple como el de la Fig. 12-30. La

A mp lificadores realimentados

533

Redde realimemaci6n

Amplificador interno
Figura 12-29. Amplificadorrealimentadobipolar, Iriple-paralelo.

fuente gobernada Z l. y la resistencia r, en serie son el equivalente de Thevenin del bloque amplificador

de la Fig. 12-29. La resistencia r~ es la erutada al amplificador de tres etapas en cascada

R,

l'
+
L-Jl-cc'--+------+------i;-------,R
'

Amplificallurinterno
Figura 12-30. Representacin delcircuitoequivalente del triple-paralelo.
r;

R,

Z",I

Figura 12-31. Modelo aproxiinadodel amplificador bsico{sin realimentacin) deltriple-paralelo. Las resistencias RF tanto en la
entradacomo en la salida son el efecto de lacarga del amplificador bsico por parte de la red de realimentacin.

Estas cantidades son:

( 12-411
(12-42)

7
Un

Obstrvese que,b esl' incluida. Como la conuin enparalelo ueee una resistencia de eneada muy baja, despreciar'b puede I veces introducir

error.

534

Microelectr nica madema

siendo A. 2 YA.l las ganancias de tensin de la segunda y tercera etapas respectivamente.

En la Fig. 12-3 I vemos el amplificador sin realimentacin, en el que se ha eliminado la realimentacin
suplida por RF Obs rvese que estn inclu idos Jos efectos de carga de RF sobre los circuitos de entrada y
de salida .
En la configu racin paralelo-paralelo la red de realimentacin transmite una corriente JI a la entrada,
que es proporcional a la tensin de salida Vo. As, cuando Vo = Ono se reenv a ninguna corriente hacia la
entrada y RF queda conectada desde la entrada a tierra como en la Fig. 12-31. Anlogamente cuando se
suprime 1, la eliminacin de la realimentacin hace que VI O ya que no hay corriente en r l' En
consecuencia, la conex in de RF entre la salida y tierra sea la los efectos de carga en la salida de RF
En el ci rcuito de la Fig. 12-3 1, el clculo de AOL = VJI , (Prob. 12-26 ) da

OL -

- Z", R~

R.

R,' + r i R'L +

(124))

TI'

siendo
y

El valor de K = - I/P se puede hallar directame nte dejando en cero la sea l de co mparaci n y
despejando XJX. En el circuito de la Fig. 12-30, l. = O supone que V. = O; la ley de Kirchhoff aplicada al
nudo de entrada nos da VJ RF = -/, Y K = - RFo bien b = I IR ~..
Cuando A D se supone despreciable, la relacin de retomo es
T

:=

A Ol

""

,BA m. "" A O L

(1244)

R,

Por tanto, se emplea la Ec. (12.44) para calcular T a partir de l valor apro ximado de AOL ' Para el triple
paralelo la sustitucin de la Ec. (12-43) en la ( 12-44) lleva a
T =

---,!!",L_
+ RE. R~ + r ;

RF

R;

2",

R,..

R~

R F + R.

( 12 45)

Las impedancias de entrada y de salida

En un amplifi cador real imentado en paralelo Tsc O como se ha visto en las Sec o12-5 y 12-6. Tanto
la impedancia de entrada l/1 como la salidaZo F quedan reducidas por sus respectivos valores de 1 + Toc'
Para l /F el valor de Toc' se deduce del valor de T haciendo en la Ec. (124 5) R, -e oo. Anlogamente,
haciendo RL -e O<> hallaremos el valor de Toe necesario para calcular lo!" Aplicando la frmula de la
impedancia de Blackman . tendremos:

'. 1 R,
+

TI R ._ "-

(12-461

r; 11 R ,

+ TI R, _

,,-

( 12-47)

obtenindose 2/0 YlOD de la Fig. 12- 3 1.8

I Eld lculoZ/Dde IIFi g.12.JOd. Zro " r, R(R,...RL . r.)quecon Rf RL(como rn elejemplo 126) se reduce . 1. Ec.{12-46). Anilogunen le.
con Rf R, el dlculo de loo de l. Fig. 12-30 se ml uce . 1. Ec. (1247).

A mplificadores realimentados

535

Bjemplo 126
El triple en paralelo de la Fig. 12 29 est diseado para ser alime ntado por una fue nte de 600 O Y
excitar una carga de 600 O. Los valores de los transistores y co mponentes utilizados so n los dados en la
Tab la 125 . La resistencia de real imenta cin RF es de 20 ka. (a) Determ inar la ganancia a lazo abierto. la
relacin de retom o, y la ganan cia a lazo cerrado. a las frecuencia s de la med ia banda ; (b) de term inar las
impedancias de entrada y de salida .
Tab la 125 Va lores de los par metros del trip le de la Flg, 12 29 YEje mplo 126:

~~

Etapa 1

Etapa I

Parmetro

JlI

4.0

(mUl

'.
~..

25

IJI

100

100

'O

R, (k l)

Etapa J
4J1

2.5
10 1

IJI

O.MI

Solucin
(a) Primero debe mos caracterizar el amplificador bsico . De las Ecs. ( 12-41) o btendre mos

r = O + 25 = 25 kn

r.; = 0.60 kn

Segn lo descrito en la Sec o10 16

- 100 x JO
30

+ 10

- 100 x 0.6
10

+ 2.5

= - 25.0
= - 4.8

Sustitu yendo estos valores en la Ec. (1242).

2 m = 100

30

( - 25.0) ( -4 .8) = 3.60

10'kn

La relacin de retom o y la ganancia a lazo abierto se ca lculan mediante las Bes. (1244) y (1243)
respectivamente.

En estas ec uaciones

R: = R. II R , = 0.6 11 20 = 0.582 kll

y

RL = R, 11 R,
AO L =

= 20 110.6 = 0.582 kn

- 3.6 x 10' x 0.582

0.582
= - 4040
0.582 + 25
0.582 + 0.6

536

Microetectr nica moderna

T =

Al'"

AO L

~ 404 0

-=20

- 4040

l+T .= '-1-+"'2"0=
'2 =

202

- 19.9 kU =

- 20 kf ] = - R ,.

(b) Para determin ar Zf y ZOf emplearemos las Ecs . (12-46) y (12-47 ). Para Z/D obtene mos

Z" = 2511 20 = 11. 1 kn

La re lacin de retomo en ci rcuito ab ie rto Toc se ob tiene de T haciendo R, -e ee, En es ta co ndicin R',
--?

R f Ysegn la Ec. (12-45)

Toe

3.6 x I O ~
0.6
20
20 + 0 .6 0 .582 + 0.6 20 + 25

3.94

10-1

Po r tanto

La impedancia de salida del sistema muerto ZOD es

ZOll

Cuando RL _ x , R. -

= r; 11 RI-' = 0.60 11 20 = 0.582 kU

R/.-, y R1/( R f
~

Toe = 3.6 x 10- (1) 0 .60

+ R,.-) _
1
20

0.6

I ; por tanto, de la Ec. ( 12-45),

0.582
_ 398
0.582 + 25 ~

y
ZOF

0.582
= 0 .00 146 kf] = 1.46
I + 398

Los resultados obtenidos indican clarame nte que ZlfR, y ZOf RL As se han satisfecho las
condiciones dadas en la Tabla 12 1, Yes te amplificador realimentado se aproxima m ucho al conve rtidor
corriente-tensi n idea l (amplificador de transimpedanc ia) .

Opciones de diseo
Las Ecs. ( 12-43), ( 12-45), ( 12 46) Y( 12-47) dan las ca racter sticas pe rtine ntes de l triple en parale lo.
Describirem os cualitativamente algunas de las opciones de diseo a elegir. Nos referiremos al funcio namiento en la banda media ya que la respuesta en frecuencia y la estabilidad de l am plificador se rn tratadas
en subsig uientes secciones.
Evidentemente, el amplificador debe tener una gana nci a Af especi ficada, es decir, que se co noce la
gama de seales de salida co rrespondiente a la ga ma de seales de entrada . Tam bin estn es pecifica das
las res istencias de fuente R, y de carga RL que e l amplificador debe excitar. Par a qu e e l amplificador se

Amplificadores realim entados

537

aproxime a un funcionamiento ideal dentro de lmites especificados, los valores dado s de R. y R L

determinan los de Z/f y ZoF respectivamente. Adems, las variaciones de ganan cia (desestabilidad) y la
distorsin no lineal constituyen unas exigencias de diseo.

Con TI 1, la ganancia del amplificador de la Fig. l2~29 esA F "" K ~ RFydeesla forma la ganancia
especificada determina la resistencia R F de la red de realimentacin. Cada una de las dems especificaciones del diseo dadas en el prrafo anterior dependen del valor particular de la relacin de retomo T
(Secs. 12-3 a 125). El diseado r del circuito debe seleccionar el mayor valor de T calculado para
cumplimentar cada una de las especificaciones independientemente. Es decir, se determina un valor de T
que satisfaga las exigencias respecto a la distorsin, otro valor de T (Toc) que satisfaga la especificacin
de la impedancia de entrada, y as sucesivamente, eligindose el mayor de todos los valores. Obsrvese
que un incremento de Treduce Z/f, ZaF, la cuanta de la disto rsin no lineal y la estabilidad. As pues, al
elegir el mayor valor de T se satisfacen todas las dems exigencias del diseo . Como T depende de la
relacin de transferencia del amplificador interno Zm (y RF) el valor de Zmqueda prescrito. As, los
requisitos bsicos del diseo se han traducido a especificaciones en las redes individuales del amplificador realimentado.
Debe tenerse en cuenta que el proceso de diseo , aun cuando es aplicable a todas las topologas, no es
tan sencillo como parece en el prrafo anterior. No se han considerado entre otras cosas la respuesta en
frecuencia y el funcionamiento en continua (estabilizacin de polarizacin) . En general, el proceso de
diseo es interactivo : opciones que afectan a las caractersticas de procesado de seales influyen sobre el
funcionamiento en continua, y viceversa.

-"

1"

1"
Q2

Q1

R,

Ro.

Figura 1232. Representacindel par BIT paralelo-serie.

12-11. EL PAR PARALELO-SERIE

El amplificador de dos etapas de la Fig. 1 2~3 2 e s unparparalelo- serie. Es evidente que la comparacin
de corriente se realiza en la entrada. Ahora veremos que el muestreo de corriente tiene lugar en la salida
demostrando que la corriente de realimentacin Il es proporcional a la de salida lo. Suponiendo que 13 1,
la corriente de emisor en Q2 es lo. Los caminos a travs de las resiste ncias RE y RF forman un divisor de
corriente y por tanto es proporcional a lo. Adems, haciendo lo O se hace que II O.
El circuito de la Fig. 1232 es slo aproximadamente el amplificador paralelo-sere de la Fig 12-19
debido a la realimentacin local de Q2 proporcionada por RE.
Para detennin ar el valor aproximado de AOL I o /1 , se emp lea el amplificador sin realimentacin de la
Fig. 12-33. Como puede verse en esta figura estn incluidos los efectos de la carga de la red de
realimentacin obtenidos aplicando las reglas citadas en la Sec o12-7. Observamos tambin que slo se
elimina el circuito de realimentacin global, pues la local debida a la resistencia de emisor en Q2 queda
incluida como parte de Ao L ' Admitiendo los siguientes sup uestos, el anlisi s de l ci rcuito de la Fig. 12-33
(Prob. 12-30) nos lleva a los resultados de la Be. (I2~48)

-538

M/cToe/ectr6nica moderna
I
[3

- - =

(1248)

Resistencias de entrada y de salida

la impedancia de entrada Z" se reduce deb ido a la conexin en paral elo en la entrada. Razonando
como en la Secc in anterior se obtiene

___ __
~.~,
r

Z' F = 1 + TI

(12-49)

R ._ _

suponiendo que RF T" l '

Si Tg2-+ ... Ia impedancia del sistema muerto ser tambin infinita. Inclu yendo r02 en el modelo (Prob.
12-29) Y suponiendoRF RE.Zon ser
ZOV "' r"2

(1 + RI:: +[3",R,+ R )

(125 0)

T,.1

Etapa emisor conuln

81

Rr

"t

R.

v,.

'"

I .........

Ro

. <l>,~~

",

R,
EO

'"

... ~
.

El

R,

Fiur. (2.33. Modelo del amplif.aldot bisico del par pl!.&lelo- serie indum el erCC10 de carga de la mi de rcalimc nlacin linIO
en la enlTlda (RF en sene cco RE) comoen la salida (R F 11 RE)'

Obsrvese que Re l es la resistencia de fuente efectiv a de esta etapa. La Ec. (12-50) indica qu e la
realimentacin local en serie suministrada por RE aumenta la resistencia de salida.
En una conexin en serie Toc OY Tsc se ca lcula haciendo Ro Oen la expresin de 7-. Ve acuerdo
con las mismas aproximaciones empleadas en la deduccin de la Ec. ( 12-48) tendremos Tsc '" T, Y

(1251 )

Efrmph> 127
Se disea un amplificador paralelo-serie con los siguientes parmetros: R. = 10 kn. RE =O.so kl. R
=10 ka, ~ =Ra. =2,0 k!l, ' .1 = 0.5 W , P.l = P. 2 =Po - 100. Y ' Id =0,50 ill. Las resis tencias de

salida,01 Yr 02 son suficientement e grandes para poderlas despreci ar. Determinar los valores aproximados
de AQl. . T y Ar

Amplificadores realimentados

539

Solucin
Supondremos que RF R E' RF rK1, ~"RE Re, y que la corriente en R, es despreciable. Por tanto
emplearemos las Ecs. (12-48) y tendremos
AO L =

- 100 x 2
= - 400
0.5

10
0.5

T ~ - 400 = 20
- 20

- 20

Entonces, AF = - 400/(1 + 20) = - 19.0

El clculo de estas ecuaciones, pero sin tener en cuenta las suposiciones mencionadas, nos lleva a AOl
== ~ 358, T== 17,1, K = - (RF + RE)/R E = -21 YAF = - 19,7.
Los valores aproximados basados en los supuestos citados estn razonablemente prximos a los ms
ajustados, Resaltamosel hecho deque al hacer tales suposiciones el diseador puede apreciarrpidame nte
el comportamientodel circuito.

1212. EL PAR SERIEPARALELO

La Fig. 12-340 representauna realizacin BIT del par serie-paralelo, La salida conectada en paralelo
es bien evidente. En la entrada, la seal de comparacin VK1 == V, es aproximadamente la diferencia entre
V, y la tensin a travs de RE,
.
El circuito equivalente del amplificador de dos etapas en cascada de la Fig. 12-34b, es el amplificador
de la Fig. 12-34a con la red de realimentacin global eliminada de acuerdo con las normas dadas en la
Seco12-7. Una de las dos etapas es de emisor comn con resistencia del emisor y la otra de emisor comn
simplemente, por tanto el lazo de realimentacin local de la primera etapa queda incluido en el clculo de
AOl ' NaruralmenteA g es el producto de las ganancias de tensin de cada etapa y que segn la Tabla 10-3
es

-e-

v.

R,
R,
/ ."

-e(.)

R.

r l <j> 1
"f J

'.1

Y,

<D"'"
'-r - J

1-

I <l

R,

R. I

,
!,

N.

" 1 Ro>
N,

<b)

Figura 1234. (a ) Parserie-paralelo realirnentadc, y (h ) circuito equivalente del amplificador sin realimentacin.

540

Mtcroeiectr nica moderna

Ao

- A
t, -

A
d

_ _ _ _ - /3..IRn
- /3..1R u
R + r. 1 + { l + ,....,,1
Q
)R't: Re l + r-a

..1 -

(12-52)

siendo
y

Elvalorde Psedeterminasiguiendoel procesodado en la Sec. 12-7. En la Fig. 12-34b la malladivisoria

de tensin da VJ= - REVr/(RE+ R, ) y

P = YL

V,.

= _

RE;

RE

RF

(12-53)

Suponiendo Po I y P o1R' E R, + r l l el valor aproximado de T ser

T .. l3"lR Cl R L 1
Rn + r"l

(12-54)

Imped ancias de entrada y de salida

En el amplificador serie-paralelo es de esperar un aumento de la impedancia de entrada Z" y una
disminucin de la de salida ZaF. Suponiendo
(12-55)

La impedancia de entrada viene dada por

(12-56)

Se deja para el lector(Prob. 1234) la deduccin de las Bes. (1255) y (12-56). Obsrvese sin embargo
que Z'D (as! como el valor exacto de 200) incluye los efectos del lazo de realimentacin local sobre la
impedancia de entrada de la primera etapa.

Ejemplo 128

Elamplificador serie-paralelo de la Fig. 12-34a estdiseadoempleando transistorescon lossiguientes

parmebOs:r. 1 = 5,OkO' Po1 ~ 125(paraQ 1); r d =2.50 kO. ~ol = 125 (paraQ2). Loselementosdelcircuito
empleados son: Rel = 9,0 kn, Ro = 3.0 Idl, RE= 0,20 kn YR, =6,0 kn. El amplificador est excitado
por una fuente con una resistencia interna R. = 2:) k.O. Determinar AOl.' T YA,.

Soluci6n

Para calcularAOl.. emplearemos 108 resultados del anlisis aproximado [Ec. (12-52)]

A mplificadores realimentados
A

OL

2.5

- 125 x 9.0
- 125 x 2.02 = 773
5.0 + (125 + 1) 0.194 9.0 + 2.5

siendo Ri,; = Re 11 RF = 0.20 11 6.0 "'" 0.194 kn y R u = Rn

3.011(6.0 + 0.20) = 2.02 kll .
La Ec. ( 12-53) nos da

~ = _

541

1
31

0.2
=
0.2 + 6.0

T = - A O L f3 =

11

773

31

(R,.-

+ Re)

= 24.9

y basndonos en estos valores

773

12-13. EL TRIPLE EN SERIE

En la figura 12-350 est representada la versin FET del amplificador serie-serie de la Fig. 12-18
denominado co rrientemente triple en serie. La corrie nte de salida es reenviada a travs de R F Ycontribuye
a la ~ a d a de tensin V, a travs de Rs ' La comparacin de tensiones tiene lugar en el lazo de entrada. La
com ente total en Rs es 1, + lo lo que indica que R forma par te de la red de realimentacin global y de la
red de realimen tacin local de la primera etapa. D~ igual fonna R, y Rs actan como una resistencia en la
fuente de la tercera etapa proveyendo as la realimentacin local de esta etapa.
El circuito equivalente del amplificador sin realimentacin corresponde al de la Fig. 12-35b e incluye
los efectos de carga de la red de realimentacin. Este amplificador de tres etapas en cascada consta de dos
etapas en fuente comn con realimentacin local (etapas 1 y 3) Yde un amplifi cador en fuente comn
(etapa 2). Suponiendo z.cc- RI de formaq ue R, 11 RI '" RI YRF + Rs"'RF,A Ol es el producto de las ganancias
de estas etapas. o sea de

A0 1.

/..

V,

IlI

R IJI

- jJ.1R
1'''1
l

._

jJ.) R s

( _

",

R ,R p ) ~----"''------"'_ .. R m
+ (1

(12-57)

542

Mtcroetectrontca moderna

-'.
R.,

v.,

v,

Figura 1235. (o ) Un FET lripie serie. (b) Circ uitoe quivelenredel ampiificador sn realimentacin .

Obsrvese que el ltimo trmino de la Ec. (1257) es la relacin de transferencia tensin-corriente de

la tercera etapa.
Haciendo en la Fig.12-35b. V~' I
puede ser aproximadamente
T

=O. resulta V,. =ItP S. Portan to. B = V1/10 = -Rs y la relacin de retomo
fL lfL3Cm2 ROIR l. 2R s

3 =

01J

[R Ol

rd l

(1

fLl )Rs l [R Ol

rJ3

(1

,ul )R FI

(12-58)

Impedancias de enlrada y de salida

La resistencia de entrada de esta etapa es prcticamente infinita en la banda de frecuencias medias. La
resistencia puerta-fuentedel MOSFET es del orden de 1D I! Q Yeste valor se multiplica por (1 + T ) debido
a la realimentacin en serie. Enconsecuencia. en este circuito 2'F se considera normalmente com~c circuito
abierto. En etapas con transistores discretos la impedancia en entrada es simplemente la resistencia
equivalente de la red de polarizacin de puerta.
La impedanciade salidaZoo del sistema muerto es la resistenciade salida de unaetapa en fuente comn
con resistencia de fuente como se determina en la Tabla 10-5. Suponiendo R, Rs' tendremos
(12-611

A mplificado res realimentados

543

en donde Tsese obtiene de T haciendo R", = O.

Ejemp lo 12-9

En la Tabla 126 figuran los parmetros del FET y las resistencias de drenaje empleados en el triple
en serie de la figura 12-35 . Las resistencias de la realimentacin son R, = 10 kil Y Rf =0,50 kl. Hallar
AOl.' T YA, del sistema.

Tabla 11-6. Parmelros del FET y valor de loscomponenles del Ejemplo 129 y Figura IlJS
Parmetro

T..",ui .(/III

Il ..., mU

(1'

~ .U

{} !

{}.\

..... UI

R" . kll

;'in

"

l ;'ill

.'in

lnn

l ;'in

.'iO

1.0

BU

1.10

'"

Solucin
Para calcular AOl. y T emplearemos los resultados del anJ isis aproximado de las ecuaciones ( 12-57) Y
(1258) respectivamente. Observemos que el supuesto de que R, R, es razonable e introduce slo un
pequeo error. En la Ec. ( 12-57) se emplea el valor de Ru siguiente
R ,. ~ = R m

nr..~ : 50 11 100

JJ .J kU

Luego
AOL

- 150 x 50
50 + 50 + (1 + 150) 0.5 ( - 1.5 x 33.3)

no
10 + 130 + (l +
Puesto que P::- R -0.5 ka tendremos:
T = '-A oLP :: - 19 1.6 ( - 0.5):: 95.8

La ganancia A, con lazo cerrado es

A

I-' -~
- I+ T :

[9 1.6

+ 95.8 :: 1.98 mU

valor ciertame nte muy prximo a l/p ya que T Jo 1. Cuando se tiene en cuenta la carga de R, en R.. es
decir, se calculan R, 11 R. Y R, + R.. y se e mplean en la Ec. (12-57), el valo r de AOl. es igual a 187,2 mO.

1214. ANLISIS GENERAL DE AMPLIFICADORES REALIMENTADOS

MULTI-ETAPA
Los amplificadores realimentados muti-etepa se pueden analizar para incluir la transmisin desde la

544

Microelectr6nica moderna

entrada a la salida de la red de realimentacin. El mtodo empl eado se basa en el anli sis de una sola etapa
visto en la Seccin 12-8. El proceso es el siguiente:
l. Dibujar el circuito equiv alente del amplificador.
2. Identificar k. Es conveniente referirlo a una etapa en emi so r (o fuente) comn ya que V~ (o V,,)
se miden respecto a tierra .
3. Aplicar las defmiciones de las Bes. (12-24) y calcular los parmetros t. Est os parmetros sirven
para determinar AOl, T Y Al'
El siguiente ejemplo muestra este proceder.

Ejemplo 12~10
(a) Determinar los parm etro s I para el amplificador serie-para lelo de la Fig 12-34a. (b) Empleando
los valo res de los eleme nto s de l Eje mplo 128 ca lcu lar A D , AOl..' T y Ar

Soluci6n
(a ) El c irc uito equival ent e viene dado en la Fig. 12-36 en la que

Q= ~

est refe rida a la etapa en

emisor comn. Para calcular In se emplea la Fig. 12-37a. Cuando visto desde los terminales X-X' la
primera etapa es un segu idor de emi sor, el teorema de Thevenia aplicado a es os terminales lleva al circuito
de la Fig . 12-37b. De la Tabla 1O-3a.

+ I RE
+ ({J" +

(/3,,1

R. + r .. 1

R;,

Rl:._IIR. +r =
1 + {J .

v"
v,

_2

--

' .. Y. l

v.
R,

Figura 12-36. Circuito equlyaleme de l par serie-paralelo. A efectos del anlisis. [a fuente gobern ada de la etap a en emiso r comn
queda idenlificada por 8.. 2

C."

En la Fig. 12-37b la relacin del divi sor de ten sin nos da

Amplificadores realimentados
el

BI

v,

'.,

R,

545

v.,

' .. 1 V. l

El

R"

R,

1-'

R,

v.

R"

(b )

(01

'" -

El

V
'9

el

<1>,.,v"

V"

R,

ea

el

BI

R...

K.. V. !

rdVl<.!

V,, = O

R,

R,
E2

Id

R,

82

81

lb r . l

/.
V, " O

v:, ~..
-

'.,

Re

E2

K"' l V. l

R,

El

C2

V"

<t> ,.,V.

R"

/,

R,

"
Id)

Figura 12-37. Circu'tos equ ivalentes emp leados para ca lcular los parmctros I del Ejemplo 12-10, (a) circuito para t ll , y (b)
equivalente de Thevenin. {el circuito para tu : (d) circuito pura t l 2 y T

Paracalcular (21' Va= OYse emplea el circuito de la Fig. 12-37c. La parte del circuito comprendida
dentrodel rectngulo sombreado es una etapa en emisor comn con resistencia de emisor R' E=RE 11 RF
Haciendo Ru = RAl 11 Re l la Tabla 10-3(1 nos lleva a
V...~
- P" IRf.I
I~ l

= -

V"

R"

1"...1

+ (P", +

1) RJ;

Tanto (12 como la relaci6n de retomo T se calculan a partir de la Fig.

etapaen emisor comn es Rix = Ro 11 (Rf + R' a) , Por tanto

1 2~ 37d,

La carga efectiva en la

546

Microelectrnica moderna

La corriente 1, Vj (R, +.R')

g...flu O.!(R, + R',) se repart e entre Rf y R~ del seguidor del em isor.
Haciendo uso de la relaci n del divisor de corriente tendremos

=-

Siendo 1, = -(Poi + 1) l b Y V.I = /, r. I , entonces V. l

V.I ,I,. 11' V~ y 2 y formand o T = 2 ' se tiene

V.

=- r.//(

Poi

+ 1). Combinando las relaciones de

V.IO.

T =

Calculando

In =

{3", R L I
RE
Knr2 R 1.2
{3"1 + I RE + R" R, + R:,

TII '2 lendremos

In =

{3" ,R L ,
Rl:.(3"1 + I Rt: + R"

e,

,
Rol

(b) Aplicando los valores dados en el Ejemplo 12-8 se llega a:

R;,

~ 0.20

11

2.5 + 5.0
1 + 125 ~ 0.0459 kl1,

R"

en.

3.0 11 6.0

R " ~ 2.5119.0 ~ 1.96

R,

A/)

0.20 11 6.0
1 1,

Ru

2.5 + 5.0
1 + 125 ~ 0.0595 kl1
~

2.0 kl1

0. 194 kl1

3.0
~ 0 332
0.0459 + 6.0 + 3.0
.

T ~ 12511 .96J
0.20
50 (2)
~ 24.8
125 + I 0.20 + 0.05956.0 + 0.0459
Empleando /fm 2
Am. =
~

O sea

{3..2Ir..2 = 125/2.5 = 50 mU

+
767

(11

'12 12 1

= 0.332

- 125

x 1.96

+ ( - 50) <2 .0) ( 2.5 + 5.0 + 126 x 0.194

767

+ 24.8

~ 29.7

Los valores hallados no difieren ms del 1% de los obtenidos en el ejemplo 12-8 utilizando el anlisis
aproximado.

1215. AMPLIFICADORES REALIMENTADOS DE MLTIPLE LAZO

La disminucin de sensibilidad provocada por amplificadores realimentados de un lazo nico est
limitada por el valor de la relacin de retomo . Puesto que los dispositivos reales tienen una ganancia finita,

A mplificadoresrealimentados

547

lasensibilidad no puede anularse,es decir, la funcin de transferencia A, no puede hacerse completamente

independiente de la gananciadel amplificador bsico (sin realimentacin). Adems, las variaciones en los
valores de los componentes pasivos que comprende la red de alimentacin motivan tambin variaciones
en A, . Obsrvese que estas variaciones de los elementos no estn afectados por la cuanta de la
realimentacin. Por ejemplo. en la etapa de Amp-Op no inversor de la Fig. 12-26, para A.. y por tanto
T l . Al = I + Rj RI Yla precisin con la que podemos especificar Al es directamente proporcional a la
precisincon la que se puede fabricar la relacin de resistencias.
Los amplificadores con lazo nico fallan cuando se produce un fallo en uno de los elementos
amplificadores. Si la ganancia del amplificador interno se anula, tambin tiende a cero la ganancia con
realimentacin (que se convierte en AJ. En muchas aplicaciones es importante una proteccin contra
fallos catastrcos, como puede ser el caso de instrumentacin mdica (equipos de cardiologa), naves
espaciales tripuladas, comunicaciones por satlite y cables submarinos (cuya reparacin es costosa. jenta
y extremadamentedificil).
Para superar estas dificultades se emplean frecuentemente amplificadores realimentados de mltiples
lazos.Talcomose contemplaen estaSeccin. un amplificador realimentado de mltiple lazo es un circuito
multi-etapaque contiene dos o ms lazos de realimentacin globales" Los siguientes comentarios son una
breve introduccin a las propiedades de varias clases de estos amplificadores.

Amplificador con realimentacin positi va-negativa

El amplificador de tres etapas de la Fig. 12-38 contiene dos lazos de realimentacin. El interior lo
forman Al' AJ Y11, y da una realimentacin positiva ya que la seal reenviada y la seal aplicada (desde
Al) y Xl estnen fase. La realimentacin introducida porf I abarcando las tres etapas es negativayaquela seal
reenviadaestdesfasada180" (a la frecuencia a media banda) respecto a la seal de entrada X. Para mayor
comodidad supondremos que el efecto de todas las vas de realimentacin es despreciable.
Este amplificador estdiseado para hacer que la seal de salida sea invariable respecto a los cambios
de ganancia Al' La relacin de transferencia puede expresarse

X..

A , (A,A J I' - A,A ,j,l)

X, =
=

Al"

= 7
-:'-',A:'-,"A-'-.,;C,'''I;' =';A"-,A:','/~)J
;
1-+'-';-IA

A IA 2A )
+ A IA 2A 1f

I - A ~A ,l h

112-601
l

En la Ec. (12-60) vemos que si Ar4l 2=1 tendremos Af . = l/JI independientemente de Al' a iro punto
de vista de este amplificador es considerar que/1 es una realimentacin global respecto a un amplificador
que comprende Al en cascada con el amplificador realimentado de ganancia Al AJ(l-A l AJ/l). Si A2 AJ

~
~ x.
Al

AJ

-AJ

Fill:Url 12J8 . GrfICO de recorridode la :K'i\at de un amplifICador reatimenlado mullitazo posuivo-eegauvo.

, Los Implifl(:adon:s de un Iazo,en casca:la" los ciraJilOll ee luonioo que o;on~1rI UIIlI Tulimclllllri6n Joc.I. en cenefa! no se: ttaWl (:Onll)
cimJilode m1tpk lazo.

548

Microetectronica moderna

= l este amp lificador con realimentacin interior tiene una ganancia infinita . En cons ecuencia. Al ll . y T
son ambas infinitas. y tendiendo T a infinito. la sensibilidad es nula.
El circuito de la Fig. 12-39 es una versin BJT de este amplifica do r. El lazo interior. de realimentacin
positiva lo fonna la conexin serie de R 1 y R 1 alrededor de Q 2 YQ3 . La conexin de realimentacin en
parale lo de Q3 a QI a travs de R, provee la realimentacin negat iva total.
El primero de dos inconvenientes potenciales de este circuito es su sensibilidad respecto a los
compone ntes de l lazo de la rea limentaci n positiva . Para un funci onamiento co rrecto A2 A l debe ser
igual a 1, y cualquier desv iacin de este valor se traduce en una dependencia de A, y Al . E segundo
inconveniente es la estabilidad del amp lificador, cualquier emp leo de rea limentac in positiva. potencialmente puede provocar oscilacione s.

/ 2

Estructura McMillan
El amp lificador de la Fig. 12-40. propuesto originalm ente por McM illan para la transmisin segura
por cable submarino. utiliza vas de realimentacin tanto hacia atrs como hacia adelante. En la configuracin de acoplamiento cruzado y canal en para lelo. los amplificado res A I YA l son normal mente de lazo
nico. Esta topologa se emplea para proteger de un fallo en uno de los canales sin interrumpir la
transmisin de la seal desde la entrada a la salida. Vamos a demostrarlo seg uidamente.
La funcin de transferencia de este amplificador (Prob. 12-44) se puede expres ar

X"
A F = X, =

A l (1 - A~/ ~ I) + A2 (1 - A./ u )
1 - AIA JI J~ I

(1261)

R"

02

01

R,
R,

Fi:llra 1239. Disposicin bipolar del umphfica dor de la Fig. 12-) 8.

Normalme nte se disean ambos cana les para que sean idnticos. cona , = A2 = A Y/.2=111 = J. En estas
condiciones
2A (1 - AfI

A, -'- - , ---A ~ r~ - ,..

2A

2A (1 - A /)

11- +

Af i O - Afl -=

Al

(12 -621

Si Al l segn la Ec. (12-62). A, =A. Supongamos que Al = O. es deci r. que ha habido un fallo
catastrfico en uno de los canales. La Ec. (12-6 1) indica que A, = A2 A existiendo la misma transmisin

Amplificadores realimentados

549

x,

x,
/"

x,

x.

f"

x,

x.

A,

Fig ura 12-40. Amplif icador McMil lan de dos ca nales con realime ntacin d irect a e inversa. Norma lmente slo debe actuar uno de
los canales para proporcionar la salida deseada.

entre entrada y salida. Recurdese quea, es un amplificador de realimentacin negativa de forma que aun
con Al = Oel funcionamiento del circuito muestra los beneficios de un amplificador de lazo nico.
La estructura de la Fig. 12-40 tambin es insensible a cualquier cambio qu e ocurra e n un canal. O sea,
si A vara de forma que Al fll7. I mientras que A2/21 = O, de la Ec. (12-6 1) se tiene

A , = A 1 ( 1 - A J!J = A , = A
1 - A II
no habiendo variacin alguna en Ar Anlogamente, sifl2 cambia, de forma que Af12'!:- I, tendremos

A", =

A (1 - Af I2 J = A
I - Afl1

Figura 1241. Am plificador McMillan de tres cana les con realimentaci n dire cta e inve rsa

Se llega a la conclusin de que este amplifi cado r es invariable frente a los cambios en los elementos
tanto activo s como pasivos. Nuevamen te encontramos el inconveniente de que Afd ebe ser exactamente
igual a la unidad, y cualquier desviacin de este valor (en ambos canales) hace cambiar Af .
La topologa de la Fig . 12-40 se puede ampliar a ms de dos lazos como se ve en el circuito de tres
canales de la Fig. 12-41. En este circ uito se pueden producir dos fallos sin que se interrumpa el servicio.
En efecto, la multipli cidad procurada por los canales paralelo s permite la tran smisin de la seal mientras
siga funcionando uno de ellos.

x,oo- __~ x.
Al

Al

Al

Figura IZ--U. Grfica de recorrido de la se al de un amplificador realime ntado de lazo ml tiple e n nido (seg uidor).

550

Miaol'/t't'(r tll i nl moderna

Realimentacin segu idora

La Fig. 12-42 corresponde al grfico de circulacin de la sea l de un amplificador de realimentacin
seguidora, En esta topolog a. llamada tambin de nido, cada lazo de realim entacin parte del mismo
nudo (la salida) y termina en la entrada de uno de los amplificadores. Esta estructura se emplea
frecuen temente en filtros activos porque cada trmino de la caracterstica de trans ferencia puede establecerse por un lazo de realimentacin. Esto queda demostrado por la Ec. (12 63) dedu cida de la Fig. 12-42
(Prob . 12A O).

A,

(12-63)

Realimentacin salto de ran a

La topologfa de este amplificador , representada en la Fig. 12-43, se em plea tamb in para filtros activos.
Co mo se ve en esta figura, los lazos de realimentacin solapados hacen depender la seal de entrada de
cada amplificador de la seal de salida de cada amplificador. Esto se aprovecha en los filtros activos para
hacer que cada trmino de la funcin de transferencia [Ec. ( 12-64 depe nda de la ganancia de lazo de un
lazo de realimentacin (Prob. 12-41).

A,

( 12-(14 )
A ~A I .r 1 - A : A ,,f ,

f,

1, '

~\
f,

Fi):llra t 2-B . Gr fico .1,' recorrido de 1;1....'\;11<Id umpli cador realime ntado de

l 'I~ U

nuillipk en

,, ~ahtl de

rana .

Las topologas ltimamente expuestas pueden ampliarse para tener ms lazos de realimentacin de los
que se representan en las Figs. 1242 y 12-43.

REFEREN CIAS
Bode. H.W.: "N e two rk Analy ss und Feedback Amplifie r Dcsig n.'' O, Van Nosrraud Compauy. Princctcn.
NJ ., 1945.
2

Btack man. R.B : Erfel'l of FCl" lhal'k.m lmpedanre. Bt'I/ S.H J(' /1/ Tl'f"f, 1., \'01. 22, n" J, p. 2. 1943

_'

Scd ra. A.S.. y K.e. Srnuh: "Micrrclccmmic Circ uu s," Holt. Rinchan & wiuston . Nueva York, 198 !.

..

O r;y. P.R., y R.O . Mc yc r: " A l1:l l y:.i ~ and Dcsig n o f An<llog hucg rarcd Circuu s." Ho tr. Rineha rt & winsron.
Nue va York, 19K5.

B leche r. F.H.: Dc vign Principies for Sing le Loop Tra nsisto r Feed back Al\lpJifi c r ~ ,IRE TUIII.r , Circnit Thcorv,
vo l. CT--t n" 5. septiembre J\)57,

A mplificadores realimentados

SS 1

Ghausi. M.s .: "E tectrooic Devices and Cucus : Discrete and hnegrared," Hall, Rinehart & winsron, Nueva
York, 1985.

Schilling. D. y H. Relave: "B lectronic Crcuus Decrete and lnregrated," McGraw-Hill Book Company,
Nueva York, 1979.

Soclo f. S.: "Analog Integrated Cecurs." Prentice- Hall. Englewood Ctiffs , NJ . 1985.

Block. H.S.: Stabilized Feedback Amplifien. Bl'1I S)'stl'''' Tec. J. vol. 14, pp. 1-18, enero 1934.

TE MAS DE REPASO
12.1.

122.
123 .
124.
12-5.
126.
12-7.

128.

129.
UI0.
1211.
1212.

Dibujar el circuito equivalente de un amplificador de tensin

Qu condiciones deben cumplirse para que este amplificador funcione idealmeme?
Repetir el lema 12-1 para un amplificador de corriente.
Repetir el tema 12-1 para un convertidor tensin-corriente.
Repetir el tema 12-1 para un convertidor corriente-tensin.
Citar cinco panes constituyemes de un amplificadorrea limenlado de lazo nico.
Dibujarel diagramade bloques de un amplificador realimentado y describir la funcin de cada bloque.
Citar las cuatro tcpologfas bsicas de amplificador realimentado de lazo nico.
(a) Dibujar el diagrama de bloques de un amplificador realimentado de lazo nico.
(h) Defmir A y P
(e) Qul!: relacinexisleenlTc AF y A?
Identificar X.. X Xt y X/ como corriente o tensin para cada una de las topologas de realimentacin.
Identificar A y tpara cada una de las cuatro topologfas.
Definir; (a) realimentacin negativa, y (b) realimentacin positiva.
Definir de palabra y mediante una ecuacin (a) la ganancia Aoccon lazo abierto y (b) la relacin de retomo
(a )
(b)

T.
12 13. Expresar AFen funcin de Aoc y T.
12 14. (a) Definir la sensibilidad.
(b) Cul es el valor de Af con grandes valores de T?
(e) Cul es el significado de la respuesta de (h)?
1215. Citar cinco carecrersrces de un amplificador. que quedan modificadas por una realimentacin negativa.
1216. Enunciar los tres supuestos fundamentales empleados en el mtodo de anlisis aproximado.
1217. Para tener el amplificador sin realimentacin, describir cmo se obtiene: ( a) el circuito de entrada y (h) el
circuito de salida.
U 18. Indicar para cada una de las cuatro topologfassi (a ) la impedancia de entrada y (b) la impedancia de salida.
aumentan o disminuyen a consecuencia de la realimentacin.
U 19. (a) Establecer la fnnula de la impedancia de Blackman.
(b) Definir los trminos TseY Toc'
(e) Qu se entiende por sistema muerto?
U 20. (a) Dibujar la representacin de dos entradas de un amplificador paralelo-paralelo.
(b) En funcin de la frmula de impedancia de Blackman, explicar cul de las resistencias deentrada y de
salida aumentan o disminuyen.
12 21. Repetir el tema 12-20 para un amplificador paralelo-serie.
1222. Repetir el lema 1220 para la lopologfa serie-serie.
1223. Repetir el tema 1220 para la lopologia serie-paralelo.
1224. (a) Expr-esar X.y X/ como superposicin de dos trminos.
(b) Definir los parmetros l.
1225. (a) ldentiflCarA o. T. K YAot en funcin de los parme tros l.
(b) Cul es el significado de cada trmino?

552

Mtcraetectrontca moderna

1226. Qu diferencia hay entre la realimentacin local y la global ?

1227. Qu cuatro circuitos comunes se emplean para aproximar los cuatro amplifi cado res realimentados bsicos?
1228. (a) Cules de los circuitos del tema 12-27 contienen lazos de realimentacin local ?
(b) Cules no?
1229. Citar cuatro tipos de amplificador realimentado multi- Iazo.
1230. Qu propiedades pueden mostrar las topologas de mulli-Iazo que no se puedan lograr en amplifi cadore s
de lazo nico?
1231. (a) Dibujar el grfico de circulacin de la seal de un amplificador McMillan de dos canale s.
(b) Qu caractersticas tiene este ampl ificado r que no tengan las dems configuraciones comentadas?

Estabilidad y respuesta
de los amplificadores
realimentados
Se requieren amplificadores con realimentacin negativa para funcionar dentro de una banda de
frecuencias especificada, o alternativamente para dar la respuesta deseada a una excitacin de funcin en
escaln, En estecaptulo examinaremos el efecto de la realimentacin sobre la respuesta del amplificador.
Desarrollaremos mtodos para comprobar si la respuesta en circuito cerrado es estable. Se incluyen
tambin las tcnicas de compensacin que se emplean para asegurarse de que el funcionamiento del
amplificador realimentado sea estable y genere la respuesta deseada.

13.1

EFECTOS DE LA REALIM ENTACI ON SOBR E EL ANCHO DE

BANDA

Consideremos unamplificadorrealimenladoen elque la redde realimentacin, la impedanciade fuente

y la impedancia de la carga sean todas resistivas. En estas condiciones la ganancia en lazo abierto AOl.
(amplificador sin realimentacin) y la relacin de retomo T tienen los mismos polos. Consideremos en

principio q ue A

()! .

(s)

tiene un solo polo dominante de forma que

Ao
AOI (s l :-:
.
I + slw,

T( s) =

1'0
1 + slw.

03-1)

siendo A" YT" los valores en mitad de la banda de AOl- y r respecnvameme. y oo_la frec uencia angulardel
polo dominante. Valindonos de la Ec. (12-5) tendremos
A,. ) =

Ar/(I + slw,}
A d(l + Tu)
=
=
I + TI/O + slw, )
I + slw,.(l + Tu)

A F(J

(13-2)

S I W II

En la Ec. ( 13-2) se identifica la ganancia a media banda y lazo cerrado Am = AOl./( I + T) , y 0011'
frecuencia angular de dB , como
( 13-3)

Por la Ec. (13-3) resulta evidente que la realimentacin negativa ha incrementado el ancho de banda
multiplicndolo por el factor ( I + T) que es el mismo factor por elque queda reducidoAQL' Asf, para una
funcin de un solo polo dominante,
(13-4 )

lo que indica que el producto ganancia por ancho de banda del amplificador sin realimentacin es igual
al producto ganancia por ancho de banda con realimentacin. Esto lo hemos ya visto antes al tratar de las
etapas de Amp-Op en la Seccin 11-12.

SS4

Mlcror/rct r6nlca moderna

Fu ncin de dos polos

Supongamos ahora queAOL(s) y T(s) estn representados por una funcin con dos polos en el eje real
negativo. en s, =- 001 Ys) = - (0) . O sea
AOl-ts)

l1s)

1 + s( 1/w,

Aa

I/~)

S2/ w ,WJ

Ta
I +

(O /WI) + (lIw) )

=
S2/ W ,W2

Recordemos que si 001 y ro) estn muy separados.entonces 00,

(1 )-5) Y(13-6) en l. (12-5) tendremos

Aa

..

a ls

Ta
I +

a,s

(1)6)
Q;rS!

1/a, y 002 .. a, a J" Sustituyendo las &S .

,o

A
I + as + tlis!

a,s
+
1 +1
+ To

(1 ) 1 1
O ;rS2

(1 ) . ) )

La aplicacin de la aproximaci n del polo dominante a la Ec. (137) en general no es vlida.

Observemos que la frecuenciadel polo aproximada o', = 1/0' 1 = {1 + T.)001 queda aumentada en ( I + T.).
mientras que el segundo polo en oo') = a' /a ' ) permanece en 002, Evidentemente. es posible seleccionar r.
de forma que (1 +T) 00, > 001' En esta situacin! los polos en lazo cerrado son complejos (ver Prob. 11 -26) y
el ancho de banda OON se deduce de I A F UooN ) = 0.707 Am. Decualqeer forma. la reduccinen o', = a/( I
+ T.) es indicativa de una mejora del ancho de banda. Por tanto. se llega a la conclusin de que la
realimentacin negativa reduce la distorsin de frecuencia y de fase. La respuesta en un sistema de dos
polos seri tratada en deta1le en la Sec. 13-S.
La Ec. ( 13-?) seala que los polos de AF son funciones de T la cuamra de realimentacin. En la Fig.
13-1 se representa el movimiento de los polos en lazo cerrado al ir creciendo T. Estos polos parten de
-(1)1 Yde ~. los polos de T{s). y se desplazan cada uno hacia el otro a 10 largo del eje real negativo al ir
aumentando T. desde cero. Los polos coinciden en - {oo, + (O2){l . por tanto. AF tiene dos polos iguales en
ese punto. Los polos pasan a ser complejos al crecer ms T con la parte real mantenindose en - (oo, +
0)J)fl.. Vemosque los polos en lazo cerrado se mantienen siempre en el semi-plano izquierdo. Jo que segn
se describe en la Sec. 132 indica un sistema estable.
/w

Plano J
Polo S I

........

en laze cerrado

o
- wa
Polo s)
.,/
en laro cen o

w, o
2

F'llun IJ-I.l.u gaf de las n.lccs de una rullCin de tn.nsrerellCi. de dos pokJs.

Funcin de Ires polos

Cuando 7ls) y A(L(s) son funciones de tres polos. como es generalmente el caso en amplificadores de

Estabilidad y respuesta de los amplificadores realimentados

555

tres etapas, el problema de determinar el ancho de banda es an ms complejo. La ganancia con lazo
cerrado puede expresarse
A .{s) =

1+

1+

t;

+ -1 + -1 ) +

"'1

"'~

w\

s'
I

+ To

( 1 +"'l"'~

"'I"'.!

o
Af t l

A,.t,-) =
1+

ti 1''-

1 + Tu

(I ~s!

1 + Tu

l/.l S 1

( 139)

1 + Tu

Las frecuencias angularesde los polos en circuito abierto son rol' rol y roJestando todas ellas en el eje
real negativo como se ve en la Fig. 13-2. Como se evidencia en el lugar geomtrico de las races, el
aumento de ro puededesplazar dosde lospolos al semi- planoderecho. Estos polos en el semi-plano derecho
introducen trminos con exponentes positivos en la respuesta transitoria, lo que hace inestable al
amplificador. Sin embargo, se observaen la Fig. 13~2 que cuando los polos se mantienen en el semi-plano
izquierdo de fonna que el amplificadorsea estable, la reduccin del coeficiente al por (1 + Tol indica que
mejora el ancho de banda. En subsiguientesSecciones iremos describiendo con detaUeel grado de mejora
y el precio que deber pagarse por ello.

Inestable

"

Figura 132. Lugarde las rafees de una funcin de transferencia de tres polos. Los polos sin realimentacin (T '" O)son - rol' (02
'J' rojOmientras que los polosdespus de haber aadido la realimentacin(T > O). son SI' S2 y sJ.

Si la red de realimentacin contiene elementos reactivos se introducirn polos y ceros adicionales a

T(s) y quizs a AOl (s) que debern incluirse al determinar la respuesta en frecuencia. Adems. los polos

y los ceros de la red de realimentacinpueden provocar la inestabilidad del amplificador. Puesto que la
cuestin de la estabilidad es de enorme importancia, vamos a tratarla en primer lugar, para volver luego
y examinar en detalle la respuesta de los sistemas realimentados mulrpolo.

132. ESTABILlDAD
En el Captulo 12 se ha visto ya con algn detalle la realimentacin negativa en la que la relacin de
'eterno es T > O. Si T > Ola realimentacin se denomina positivo o regenerativa. En estascircunstancias, la

556

Microelectrnica moderna

ganancia res ultante A F I puede se r mayor que la ganancia e n lazo abierto IAOLI (ga nanci a sin
realirpenlad n)- Co nsideremos - 1 < T < O; con referencia a la Ec. ( 12-5) llegamos a la conc.l us i~ de
que I A F < AOL En los primeros tiempos de la electrnica. los dispositivos amplificadores di sponibles
(triados de vaco) eran inca paces de con seguir an moderadas ganancias. Se em plearon am plifi cadores
regeneretvos , propuestos primeramente por Armstrong. para aumentar la ganancia efect iva de tales
dispositivos. No obs tante, el desarrollo de nuevos disposi tivos evitarn la necesidad de la realimentacin
positiva . Este hecho. asociado con la poca estabilidad es ca usa de que se e mplee raramente la ree limentac n positiva.
Para ex plicar la inestabilidad en un amplificador con real imentac in positiva consideremos la siguiente
situacin. No se aplica se al alg una. pero debido a alguna pertu rbacin transitori a aparece una se al Xo
e n los tenninales de sal ida. Refirindonos a la Fig. 12-9. una parte de esta seal t~.~o(PXJ se ree nva al
ci rcu ito de e ntrad a y aparece en la salida como una seal increme ntada tI/2~o(- AIM) . Si este trmino se
iguala justam ente a Xo. la salida esprea se ha regenerado a s misma. En otras palabras, si - TXo = Xo (es
1) el amplificador osc ilar. Por tanto. si se intenta tener una gran ganancia haciendo
cas i
decir. T
igual a la unidad. existe la posibilidad de que el amplificador entre espontneamente en os cilacin. lo que
sucedera si debido a variaciones de la tensin de suministro, a envejecimiento de los transistores, etc.
llegase - T a valer la unidad . Tiene poca razn pretender aumentar la amplificacin a expensas de la
estab ilidad. De hecho , debido a todas las ventajas enumeradas en la Sec o 12-3. la realimentacin en los
amplificadores es casi siempre negativa. No obstante. se emplean combinaciones de positi va y negativa
(Sec .12- 15).
Atln los amplificadores diseados para tener realimentac in nega tiva en la mitad de la banda o sobre
una zona de frecuencias. pueden osci lar. Para q ue la seal de co mparac in X, = t1lX tl~(J (Fig. 12-9) sea
una seal diferencial, tdl"debe estar desfasado ISO respecto a t2IX,. En e l Captul o 11 se de mostr q ue
el des plazamiento de fase se introdu ce en la respuesta para frec uencias fue ra de la zona media de la banda.
Cuando en el lazo de real imentacin se introd uce un nuevo desplazamiento de 180". la seal de
reali mentacin td". qued an. en fase con t2 con lo que res ulta una realimentaci n positiva.

l.

ITI

,x.

Delinlcln de la estabilidad
Si se disea un amplifi cador para que tenga realiment ac in negativa den tro de una detenninada zo na
de frecuencias, pero entra en osc ilacin a alguna frecuencia mayor o menor. no resulta adecuado como
ampl ificador. Por tanto, al disear un am plificador realimentado hay que asegurarse de que el circuito
resulta esta ble a todas las frecuencias y no solamente a las de la zon a intere sada. En el sen tido aplicado
aqu, un sistema es estable si una perturbaci n transitoria de duracin finita da una re spuesta q ue
desaparece. Un sistema es inestable si tal perturbacin tran sitori a produce una salida que persiste
indefin idamente o va aumentando hasta quedar limitada por algun a no linealidad del circuito.
Las ideas expuestas en el prra fo anterior dan una represent aci n fsica de lo que se entiende por
es tabilidad. Matemticamente. la definicin de es tabilidad seria : un sistema es estable si, y s610 si. todas
lasseales deentrada limitadasproducensealesdesalida limitadas. Una seal .x(t)es limi tada si Ix(t) IS
constante, para cualquier t. Por eje mplo. sen mi est limitado a la unidad. An lo gamente, si x(t) = O para
t < O y [ "1 para I ::;; O. x(t) es t tambin lim itada por la unidad . mient ras que E l ' no lo es t para t ~ O.
Normalment e inte resa s lo la resp uesta definida por t 2:O ya que es costumbre suponer q ue se aplica la
exci taci n en el instan te' O.
La cuestin de la estabilidad comprende el estudio de la func in de transferencia del circuito ya que
sta det ermina el comportamiento transitorio de la red. Si exi ste un po lo co n parte real positiva . esto no s
dar una componente de la salida que aum enta exponencialmente con el tiempo y por tanto no es limitada.
As. la consecuenci a de la defmicirl de estabilidad para los sistemas linea les es que todos los polos de la

Estabilidad y respuesta de los amplificadores realimentados

557

funcin de transferencia deben estar en la mitad izquierda abierta del plano de frecuencias complejas (s-).
La voz abierta de la frase anterior se refiere a que el eje} queda excluido del semi-plano izquierdo.
Consideremos un sistema con funcin de transferencia ls, es decir. que existe un polo en el origen
(que es un punto sobre el ejej] . Si este sistema se excita con una funcin escaln, la respuesta del sistema
es la funcin en rampa t. La funcin en rampa no es limitada mientras que el escaln de entrada s que lo
es. Por tanto, de acuerdo con la definicin, el sistema es inestable. As, los polos en la mitad izquierda del
plano s indican que las partes reales de los polos deben ser negativas. (Los osciladores senoidales que se
comentan en la Seccin 15-1 constituyen unos ejemplos de sistemas diseados deliberadamente para que
tengan polos en el eje}.)

Estabilidad en amplificadores realimentados

La ganancia Af(s) en lazo cerrado de un amplificador realimentado dada en la Ec. ( 12-5) se repite.
mayor comodidad en la Ec. ( 13-10)
' ) -_
A!',.{

Aod s )

(13 - [O)

T(s )

El mtodo para determinar AQL y T est descrito en la Seco12-7. y la respuesta en frecuencia de estas
cantidades puedecalcularseempleando las tcnicas de la constante de tiempo de la Sec.I I-9. Emplearemos
esta tcnica en la Seco 13-8. Como se ve en la Ec. (13- 10) los polos de Af son los ceros de I + T(s) y
cualquier polo deAOl.(s) que no sea comn con T(s). Si admitimos que el amplificador sin realimentacin
es estable. todos los polos de AOL estn en e l semi-plano izquierdo. As el amplificador realimentado es

estable cuando los ceros de / + T(s) estntodos en el semi-plano izquierdo.

Alternativamente. ningn cero de I + T = F puede estar en el semi-plano derecho si se pretende que

el amplificador sea estable. Veremos en la siguiente Seccin los mtodos de probar su estabilidad.

,"

---..., <,

1
\ I

... =_
- 1 ~.. 1 .... = - '"'

---"" \

,,
\ ...' = 0

}... ~ o

,.

' \,
e
(<1)

( b)

Figura 13-3. Diagramasde !'IyquiM para un sistema (a) estable, y (h) Inestable. No ta : En (ti) el pumo -1+ jOno queda encerrado.
mientras queen (h) si lo esl.

133. PRUEBAS DE ESTABILIDAD

En 1931 Nyquist ide una construccin grfica. llamada luego Diagrama de Nyqu st, para determinar
si un amplificador realimentado tiene algn polo en el semi-plano derecho. El diagrama es una repre-

558

Mtcroetectrontca moderna

sentacl n grfica e n coordenadas de Tj (ro) / eUro). Es dec ir. para ca da frecuenci a angular _ 00 <
toe + 00 se calculan TUro ) y e Uro) y cada uno de estos valores es la coordenada de un punto de la curva.
En la Fig. 13-3 se representan dos diagramas de Nyquist: en cada uno de ellos la lnea de Irazo continuo
corresponde a ro ~ O Yla de trazo discontinuo a ro < O. Slo hay que calcular los valores de T Uro) para
ro~ . Siendo los coeficientes de n~ ) reales como deben ser en un sistema fsico. T(- j ro) = T ' Uro). Es
decir, T(-jrol es la conjugada de T{jro). Por tanto. las curvas de trazo discontinuo son la imagen especular
de las obtenidas para ro ~ O.

Criterio de Nyquist
El criterio de Nyquist estableceque el nmero de circunvalaciones en sentido dextr giro alrededor del
punto - l + jO es igual a la diferencia entre el nmero de ceros y el de polos de F(s) = 1 + T(s) en
el semi-plano derecho. Para tener estabilidad hay que asegurarse de que F(s) no tenga ningn cero en el
semi-plano derecho, es decir.que Af(s) no tenga polos en ese semi-plano. Puesto que F = l + T, los polos
de F son idnticos a los de T, y si el amplificador sin realimentacin es estable. F(s) no tiene polos en el
citado semi-plano derecho. Por tanto, en estas condiciones. el nmero de circunvalaciones alrededor de
- 1 + JO deber ser nulo para que el amplificador realimentado sea estable.
El nmero de circunvalaciones alrededor de - 1 + jOse determina trazando un radio vector ydibujando
el lugar geomtrico de los puntos para _00 < ro + 00 comose indica en la Fig. 13-3. En la Fig. 13-3a se inicia
el proceso en el punto l (ro= - 00) procediendo sucesivamente a lo largo de los puntos numerados de
forma que al llegar al punto 10, ro = + oo. Si el radio vector gira 360" alrededor de - I + JOexiste una
circunvalacin. En la Fig. 13-3b no existe tal circunvalacin. y para un sistema estable en lazo abierto. la
ganancia Ar(s) en lazo cerrado no tiene polos en el semi-plano derecho y por tanto es estable.
Lo anterior no es vlido para el diagrama de la Fig. 13-3b en donde siguiendo el mismo proceso que
en la Fig. 13-3a se tienen dos circunvalaciones alrededor de - l + JO. Por tanto, 1 + T1( s) tiene dos ceros
en el semi-plano derecho por lo que An (s) es inestable ya que contiene dos polos en ese semi-plano.

Margen de fase
Los diagramas de Nyqulst de la Fig. 13-3 estn reproducidos en la Fig. 13-4 para ro ~ O. figurando
tambin elcrculo unidad correspondiente a T(jro) = 1(0 dB). La frecuencia angular en la que el diagrama
de Nyqulst y el crculo se cortan se denomina ft"ec//encia anM/f/u/" de cruce roa porque TUro) es mayor
que I para ro < roa y T(iro) es menor que 1para ro>ooa' Comparando los dos diagramas se observa que en
roO I ' L T, - 18OV. o sea I L T, 1< 18Wyel sistema es estable mientrars que Lf)j roa 1) - 180" ( ILT~ I > 180'!)
corresponde a un sistema inestable. Por tanto es conveniente introducir el mar?,ell de fa se 0 M definido
como

ePA! "" L T(jwd +

1 80~

( 1)11 1

Obsrvese que en general L TUro() es un nmero negativo. Una alternativa al criterio de Nyquist.
muy empleada en el diseo es: Un sistema en lazo cerrado es estable cuando el margen de fase es positivo
(0 M > O). Por tanto. L T(jroa) debe ser menos negativo que - IRO".

Margen de ganancia
En la Fig. 134, la frecuencia angular en la que el diagrama de Nyquist corta al eje real negativo

Estabilidad y respuesta de los amplificadores realimentados

559

correspondiendo a L T::= 180", se define como la frecuencia a ngular de cruce (1)0 . Para w > W 'l , LT < -180"
y LT -180" para W < W0. La magnitud de T(jW0) se emplea para definir e l margen de ganancia GM como

GM

=:

T(jw~)

20 la g

=:

T(jw~)

dB

(13- 12)

Imaginario

Imaeinario
Margen de ganancia

Margen
de fase

v ,-.., CCrculo unidad

Cfrculo unidad

(bl

("

Figura 134. Panedel diagramade Nyquislde la Fig. 13-3 para ro ?; O, utilizado paradefinirlos mrgenesde fase ~~ y de ganancia
GM.En (a) 0"" e Oy GM > O, y el siste ma es estable, mientras queen el sistemainestable de (b), tanto 0'11 comoG Mson negativos.
l TI. oa

Faxe. grados

-2 0 dB/dcada

- 90"/dcada

:::i::;:i: 1- lllO' ''''

(o.

ra<l/s

Escala 10g .

--60 d B/dcada

(u)

1TI. ae

Fase. grados

-20 dB/dcada

"l= =

;w;.~--'

r- 180o.... ro, radjs

Escala log.

--4S0/dcada
(11)

--60 dB/dcada

Figura 135, Diagramasesintncos de Bodecorrespondientes a: (a) Fig. 13-41.1, Y(b) 13-4b.

560

tcroetectrontco modema

Observemos la Pig. 13-4 que en un sistema estab le. T. Uro l ) e 1, y puesto que el logaritmo de un
nmero inferior a la unidad es negativo. GM.>O. Para un sistema inesrable T, Oro0 2) > I yen co nsecuencia
GM) < O. Podemos llegar a la conclusi6n de que GM > Oes una indicaci6n alte rnativa de estab ilidad. Sin
embargo. para el diseo se emplea mucho menos que el margen de fase.

El diagr ama de Bode

Frecuentemente es ms conveniente expresar la inform aci n contenida en el diagrama de Nyquisl en
un diagrama de Bode ya que podemos alterar este diagrama si vara la situacin de un polo (o cero) o el
valor de T en la banda media. En particular el diagrama de Bode asinttico es extraordinariamente til
para los clculos manuales realizados por los diseadores de ci rcuitos . Nuevamente se emplean simulaciones de clculo para conseguir la precisi6n requerida del valor de los com ponentes en el diseo final.
Los diagramas asintticos de Bode de la Fig. 13-5 corresponden a los d iagramas de Nyqui st de la Fig.
13-4 1 En la Fig. 13-5, T(j ro) (en decibelios) est trazado con lnea negra y la curva de fase en tono menos
intenso. Tambin se indican las frecuencias aproximadas de cruce de ganancia y de fase. el margen de
fase y el cruce de ganancia. Obsrvese qu e el valor de O dB en la curva de magnitud y - [80'-' en la
caracterstica de fase estn sobre la misma posicin vertic al. Esto es co nveniente al esbozar el diagra ma
de Bode; en la mayor parle de sistemas. puesto que ro" < rou' la estabilidad es ev idente.
Ejemplo 13-/
La relacin de relamo de un amplificador de dos polos es

100
7h. ' :: 11
",-c-7.;;;;:::;-c--;;c",
+ .f/ IO")(1 + .\/ 107 )
(a) Detenninar el margen de fase. (b) este amplificador es estab le?

So luci6n

= 3,16x 101 rad/s.

Vemos en la curva de fase que L T = - 157,51l Yvalindonos de la Ec. ( 13- 11) tendremos
(a) La Fig. 13-6 corresponde al diagrama asinttico de Bode. siendo ro" =

/01,3

<bM = - 157.5 + 180 :: 22S

como se indica en la Fig. 13-6.
(h ) Siendo cfl M > O. el amplificado r es es table. El clc ulo de OJ(; y cfl M mediante el diagrama de Bode
real y comprobado por MICROCAP JI da roo 3,09 x 101 rad/s y cfl M = 20.2'-', lo que est en buen acuerdo
con los valores obtenidos valindose del d iagrama asinttico . Obsrvese que en el Ejemp lo 13 1 no
podemos identificar la frecuencia de cruce de fase ni por tanto el margen de gananci a. Esto es debido al
hecho de que en un sistema de dos polos el ngulo no es nunca de - 18er pero se acerca aslntricamenre
a ello a med ida que ro tienda a infinito. Esto supone que 1111 amplificador realimentado de dos polos
siempre es estabte. o que se confirma por e l lugar de las races en la Fig. 13-1.:

1 Pun t o que no se dan ",,10m numl!ricm, los diasr_ de 80dedc la Fi&. 1)., ~p""... nl.n..,1 de las vafIS situaciones posibloes.
1 fl nenurio p~""r que los polos ldicionaln motivados pot de mcnlos putsilos (f;opac:idad de los enc:ap:sul.-i <, ir>dud&/'lf;iI de las
o:onuiones. elo:.1no aCeden aIl'unc...."imlOy I:wobilidad del si" ema .

Estabilidad y resp uesta de los amplificadores reattmemados

561

'''~-------"'---------~---~

"
~

(,0

20

~
~

- ro

tic fa se

- 120

e
'"
-s

"

u,

""
~

Margen

- IIHl

"

-24U

ro-

ro-

lO' ,'

lO"
10'
Frecuencia angul;lr. r<ldl,

10"

""

Figura 136. Diagramaasintticode Bode parael ejemplo 13-1.

Ejemplo 132

La relacin de retomo de un amplificadorde tres polos es

T( s) =

(1

.~/w ) (1

To

+ .f/ I07 )(1 +

.fIl O~ )

(a) Determinar los mrgenes de ganancia y de fase para T o = I O~ cuando: (I) 00, = 106 rad/s. y (2) rol =
100 rad/s. (b) El amplificador con lazo cerrado es estable en los dos casos del apartado anterior? (e)

repet ir las dos parles an terio res para 00,

= lO" pero roredu cido a lO.

Solucin
(a) (1) El diagrama asintticode Bodepara T(s) siendo 00, = 1Q6 rad/s. est representado DO!" las curvas
ms negras de la Fig. 13-7. Con ro > 108 rad/s, la pendiente de TUro) es de -60 dB/dcada y TUIO" ) =20
dB. As pues, roo tiene lugar a - 20 dB/ - 60 dB/dcada = 1/3 dcada ( IOlll) sobre lO" rad/s o ro" = 1 0~ x
1Ull.t = IOK.ll rad/s =2,15 x 1O~ rad/s. La pendiente de la curva de fase es -45!!/dcada para 10" :::;; ro:::;; 109
rad/s. As, en una tercera parle de dcada la fase vara en - IS lo que hace que LTU IO~Jj ) = 240". El
valor de I'Mes por tanto: lflM=- 240 + 180 =60u como se ve en la Fig. 13-7. De forrna similar se obtiene la
frecuencia angular de cruce de fase. Para 106 < ro < IDK rad/s, la pendiente de la caracterfstica de fase es
90o/dcada.A ro = 101 rad/s, L T = - 13S\!, por lo que roa tiene lugar a - 4SU/ - 90'.'/dcada = + O,S dcada
1ao~ sobre 107 rad/s. Por tanto ro. =107 X 1Oo~ = 107.\ =3,16 x l rau/s. El mismo valor que se lee en una
curva cuidadosamente trazada. En la caracterstica de magnitud, TUI07 .~) = 40 dB, haciendo GM =-40
6
dB. (2) El diagrama de Bode para (0) = 100 rad/s representado en la Fig. 13-8 da roa = 10 rad/s y <D. =
I07 .~ rad/s. Los correspondientes mrgenes de ganancia y de fase son: GM = 40 dB YlflM = 90.

562

Mlcroelectr6nica moderna
IT l,o.IB

80

r.Grados

To "' lo-

o
-4,

4.
2.

- 90

1- l0

- 135

-I SO

-2.

- 22.5

-40

- 270

10"

10'

10"

10'

10'

10'

Frecuencia angular. radls

Figura 13-7. Diagrama asinlnico de Bode del amplificador de tres polos del Ejemplo 13-2. Obsrvese que la caraclerlstica de
fase es la misma para ambos valores de To'

(b ) El amplificador de la parte o apartado J es inestable (cllM = 60) Yel del apartado 2 es estable (cllM
= 90"). Nuevamentese compruebala eficaciadel diagrama asmttico de Bode comparando los resultados
obtenidos en la parte a con los obtenidos por clculo. Con 001 = lO' rad/s, los valores exactos son: 00 _=
9
2,09 x 100 rad/s. ro =3.30 x 107 rad/s.cll M =_6 1.5. yGM =38,4 dB.Cuandoro l = IOOrad/s. roa =O,W6
x 10 6 rad/s, ro. =3.16 x 107 rad/s, GM = 40.8 dB Y41., =83.8.
(e) En la curva ms inferior de la Fig. 13-7se ve la magnitud del diagramade Bode para TI) = 10. Puesto
que la fase no se ve afectada por las variaciones de magnitud, la curva de fase es la misma que en la parte
a apartado 1 como en la Fig 13-7. De estas caractersticas, los valores aproximados son IDa = 107 rad/s,
B
OOr = IO
rad/s. cllM = 452 YGM = 20 dB. Por tanto el amplificador es estable.
Comparando los resultados del Ejemplo 13-2 se pueden sacar varias conclusiones. El amplificador
inestable con To = 10' Y rol = lO' rad/s. se estabiliza reduciendo TI) o rol ' La reducci6n de To ha ido
acompaftada de lacorrespondientedisminucinde coa sin alterar ro13 con lo que el amplificador se estabiliza.
No obstante ste es un mtodo ineficaz de estabilizaci6n porque la disminuaci6n de Tp reduce tambin
ciertas ventajas (sensibilidad, distorsi6n, etc) derivadas de la realimentaci6n negativa.
La disminuci6n de rol hace decrecer tambin el valor roa sin variar To' En esta situacin 001 co2 sin
que haya cambio alguno en ooe-Esto es debido a que el polo dominante (ID l) de T($) s6lo puede introducir
un retardo de fase mximode 90". Por tanto, roe debe ser debido al retraso de fase de 90" provocado por

Estabilidad y respuesta de los amplificadores realimentados

563

-.loo

- 120 ~~

- 20 dO/dcada

- 1;'\ 0
- 1110

Ji

u,

- 270
- 60 dBJdc;<Ja

,
f' n:..~ IlI.-i

angular. roKlh.

''''

figura (J8 . Diagrama as inlnico de Bode de un ampliflC;tdur de 1~5 polos mosl~ndo la compmSOldn por eSlredlamienlo de
banda. Desplazando el polo dominante de n s) hacia el ori gen se estabiliza elamplifteadOf ~alime n lado.

los polos no dominantes (rol y ro). Si, como es en el caso del Eje mplo 13-2, IOw, $" ro/lO, el diagrama
asinttico de Bode indica que los - goo de desplazamiento de fase son provocad os por el polo en - wl
antes de la introduccin de cualquier contribucin del polo situado en - col' En casi lod os los amplificadores prcticos , el margen de fase cIlM es por lo menos de 45. En consec uencia el margen de fase se
determina por la fase del polo en - co] (y quizs por los restante s polos no domina ntes). Adems, para
cIl M ~ 45 9 , COl ~ COa y la pendiente de la caracrerfstica de magnitud es de = 20 dB/dcada para co $" wa Bajo
estas condiciones 00 1 y ro" estn relacionado s po r To y la especificac in de coa y T o determina el va lor de
co. necesario para estabilizar el amplificador. Este es el fundamento de las tcni cas de compensacin que
se tratan en la prxima seccin.

13-4. COMPENSACIN
Podemos considerar que el proceso de diseo de un amplificador realimentado consta de tres pasos:

1.- Diseo del amplificador a la frecuencia correspondiente a la mitad de la banda para cumplir con
la ganancia, desensibilidad, distorsin, nivel de impedancia, y otras especificaciones.
2.- Pruebas de estabilidad del amplificador.
3.- Hacerlo funcionar! Es decir, asegurarse de que el amplificador es estable al mismo tiempo qu e
cumple con las especificaciones nominales del diseo .
El captu lo 12 ha estadoentocado hacia el prime ro de estos pasos; el segundo de ellos ya ha sido tratado
en las secciones anteriores de este captulo. Ahora trataremos del crucial tercer paso.
En el captulo 11 se demostr qu e para valores grandes de To el co mportamiento del amplificador
realimentado se aproxima al de una Fuente gobe rnada ideal. Asimismo, se necesitan valores grand es de
T para reduci r la distorsin y controlar las variaciones de gana ncia. Sin embargo los amplificadore s
r:alimentados son propensos a la inestabilidad para valores grandes de To ' An en un sistema de d os
polos, intrnsecamente estable, si T(I es grande, la respuesta que se obtiene (Sec. 13-5) puede no resultar
satisfactoria. La respuesta del amplificador realimentado viene determinada por los polos de A,(s); estos

564

Microelectrnica moderna

polos estn relacionados con la relacin de retomo T( s). Como To no se puede cambiar debido a las
exigencias en la media-banda (paso 1) habr que modificar los polos de T (s) para asegurar que a lazo
cerrado el amplificador sea estable y responda correctamente. Para conseguir esto (paso 3) se compensa
el amplificador realimentado. es decir se insertan componentes adicionales en el circuito que alteran la
localizacin de uno o ms polos de T( s) sin variar 10'

Compensacin por polo domin ante

El principio fundamental de lacompensacin de polodominante consiste en estrechar deliberadamente
la banda T(s). O sea, el polo dominante en la relacin de retomo no compensada se mueve acercndolo al
origen en forma semejante a la disminucin de ro. en el Ejemplo 1320. Queda la cuestin de dnde debe
situarse este polo dominante para tener estabilidad y la respuesta deseada a lazo cerrado . En la prxima
Seccin veremos que los polos de AF , y por tanto la respuesta en lazo cerrado, dependen del margen de
fase. En consecuencia la situacin del polo dominante en la relacin de retomo compensada est
relacionada al margen de fase pretendido.
Para aclarar el procedimiento consideremos una relacin de retomo no compensada de la forma
71s) ~

To
11 + (S/WI (1 + (S/W2)J 1I +

(13-13)

(s/w )))

Para estabilizar el amplificador, se desplaza ro. acercndolo al origen de forma que 10 ro. :::; ro/lO.
Adems, si suponemos que ro) ~ 10 ro2 la Fig. 139a es la caracterstica de fase asinttica en las
proximidades de rol" La porcin horizontal de la curvaen - 9Q'Jpara ro < 00/1 0 es la contribucin de fasedebida
alpolodominante en- rol ' Eligiendoel margen de fase (90l! ~ $,w ~ 4511) queda especificado oo( como indica
la Fig. 13- 9a. Como ya qued indicado en la Seco13-3. con $,\/ ~ 45l!, 000 S; ~2 Ycon 00 S; 00 G la pendiente
de T(jro) es de - 20 dB/dcada. Ahora se puede determinar la situacin de 001 mediante la caracterstica
asinttica de magnitud representada en la Fig. 139b. Puesto que roo es conocido se traza por ese punto
una lnea de pendiente - 20 dB/dcada que se prolonga hacia atrs (frecuencias menores) hasta cortar la
horizontal correspondiente a T(1' La frecuencia angular del polo dominante oo. es la del primer codo de
T(s ). y por tanto esta interseccin define el valor de 001, Obsrvese que $M viene determinado nicamente
por la porcin de la caracterstica de fase debida al polo no dominante - 002, A medida que $.w decrece
tanto roo como rol crecen.
ITI . da

i T

--------""'" ,

,,

No compe nsado', - 20 dflf d~cad a

Compensado

-20 dB/dcada

OL-

Col

Figura 139.Mostra ndo la tcnica de compensacin.

de 000 permite ca lcular 1Il 1"

-.,

-40 dB/dcada \

""_ -"-_ _

Ch)

Laespe cificacin de ~M en(a ) permite determinar00(". En (h) la identificacin

'

Estab ilidad y respuesta de los amplificadores realimentados

565

Ejemplo 13~3

La relacin de retomo compensada de un amplificador de un solo lazo es

10'

T(j ) = [1

+ (jlwl>J

[1 + (jI lO' )) (1 + (j /l08)1

Determinar rol de fonna que el margen de fase sea aproximadamente de 67S ,

Solucin

Supongamos que debido a la compensacin, 10 CO I 5; ro/ID o rol 5; l' rad/s. En consecuencia. la

caractersticade fase es la lnea de trazo continuo de la Fig. 13-100. Para 4lM '" 67,5, LTUro) = - 112.SO
y, como se ve en la citada figura. roc; = l(1'-s rad/s. En la caracterstica de magnitud de la Fig. 13- lOb se
traza una lnea de pendiente -20 dB/dcada pasando por roe; y prolongndose hasta cortar la ho rizontal de
SOdB, correspondiente al valor de Te)" De esta interseccin rol = IOI.S=3 16 rad/s. Tngase en cuenta
que los valores de rol y roc; slo son aproximados ya que se basan en caractersticas asintticas. siendo no
obstante muy prximosa sus verdaderos valores. Los verdaderos valores de roc;Y41_, para rol =3 16rad/s.
son 3.03x lO" rad/s. y 7 1.4 respectivamente.
La relacin de retomo en este ejemplo es la misma que la del Ejemplo 13-2. Las lneas de trazos de
la Fig. 13-10 corresponden a rol = 10" rad/s (Ejemplo 13-2a. parle 1) y muestran los efectos de la
compensacin sobre T(j) . Observemos que para rol < ro 5; roe;. T(jro) decrece significativamente respecto
a los valores sin compensacin. Recurdese que la reduccin de distorsin no lineal. desensibilidad, ele,
depende de ti + TI. Con esto no se obtienen tantos beneficios de la realimentacin negativa como en el
caso de un amplificador no compensado. Estees el precio que hay que pagarparaestabilizar el amplificador.

Ca ncelacin polo-cero
Un mtodo alternativo de compensacin que da el mismo resultado que el de polo dominante es el de
cancelacin poto-cero. En esta tcnica se incluye en el amplificador una red que tenga una funcin de
transferencia de un polo y un cero. de fonna que la relacin de retomo compensada Te(s) sea:
TC<s) = T<sl I + slzc
I

sl wc

En estaexpresin T (s) es la relacin de retomo no compensada. y ze y cocson las frecuencias angulares

del cero y del polo respectivamente. de la red de compensacin. El valor de ze se elige para cancelar el
polo de T(s) ms prximo al origen, y ooc se elige para tener el margen de fase deseado. Empleando el
valor de T(s) del Ejemplo 13-2a. parte l.fa cancelacin polo-cero requiere que Zc = 1Qt' rad/s; es decir,
debe cancelar el polo en - rol = 10" rad/s. Para tener 4lM = 67 S como en el Ejemplo 13-3 elgiremos
(Oc = IOH = 3 16 rad/s. Obsrvese que la relacin de retomo compensada, para un valor dado de 4I es la
M
misma tanto si se emplea la compensacin por polo dominante como si se emplea la cancelacin polocero.

Un inconveniente de la cancelacin polo-cero es el de la sensibilidad de los componentes. Es decir.

quelos valores de Zc y ooc no vienendeterminados necesariamente por los mismos elementos del circuito.
Si estos elementos tienen distintas tolerancias. diferente edad, desiguales variaciones con la temperatura,
etc, puede no llegar a conseguirse la cancelacin deseada. El diagrama asinttico de Bode constituye una
valiosa ayuda para el diseador del circuito. En la compensacin de un amplificador realimentado

566

Microelectronica moderna
L

r , Grados

o ---- --------""",

"

No compensado

"

\
- -, \ \

-90

r: '

- 135

9.., "' 6 7.5

L:,,

-180

,,
,,
,

- 225

I 111' \

lo'

10'
10'
10'
Frecuencia angular rad/s

106 ,I 107

>-__

60
40

20

109

~.

Compensado

"1,, "
:1
,
,I
,,

' No compensado
\

,\

\
\

- 20

(01

,,
,,
,,,
,,
""" ,I

trt. dB
80

108

\
(bl

Figura 1310. Diagramad e Bode empleado pata compensar el ampliflcadc r del ejemplo 13 3.

proporciona el valor inicial de diseo de rol y por tanto los valores de los componentes necesarios. No
obstante. la caracterstica asinttica es una aproximacin de T(s) y por tanto proporciona slo valores
aproximados, Para llegar al diseo final se emplea el anlisis que veremos en prximas Secciones,
juntamente con los correspondientes clculos.

Una nota para el lector

En las Secciones anteriores nos hemos dedicado a la cuestin de la estabilidad considerando la
respuesta en alta frecuencia. Este campo de frecuencias es del mayor inters para los circuitos integrados

Esta bilidad y respuesta de los amplificadores realimen tados

567

amplificadore s, ya que stos van, en general , directamente acoplados. En circuitos de componentes

discretos que empleen condensadores de acoplamiento y de paso se puede introducir suficie nte desfase a
bajas frecuencias para hacer la realimentacin positiv a. En consec uencia, se deben hacer prueba s de
estabilidad a baja frecuencia , y si es necesario proveer la compensacin adecuad a.

13-S.

RESPUESTA EN FRECUENCIA DE AMPLIFICADORES

REALIMENTADOS.- FUNCIN DE TRANSFERENCIA DE DOBLE
POLO

Las cuatro configuraciones de amplificadores realimentados empl ean frecuentemente redes de realmentacin resistivas, Si suponemos que la realimentacin directa o gananc ia Av del sistema muert o es
despreciable, la ganancia AOL en lazo abierto y la relac in de retom o T tienen los mismos polos. Esta
condicin se utiliz en la Sec. 13- 1para demostrar que el ancho de banda de un sistema de un polo aumen ta
por un factor (1 + To )' Adems, aludimos al hecho de que la realimentacin negativa mejora el ancho de
banda en sistemas multipolo. En esta Seccin estudiarem os la respue sta de una funcin de transferencia
de dos polos y en la siguiente trataremos de sistemas de orden superior .
Consideremos que AOL(s) y T(.~) son las funcion es de dos polos dado s en las Ecs. (13-5) y ( 13-6). La
gananciaAis)en lazo cerrado ha quedado establecida en la Ec. ( 13-7) y repetida en la (13- 14) para mayor
comodidad.
A H )

A.{s) =

l/ 15

1 +

+ Tu

I +

l/ 2S '

,e

+ To

ce

+ To

(13- 14)

A F ()

+W
~)
,

s'
(1 + Tu )w l w2

o bien
AFV
l + (s/w,,) ( I/ Q)

+ (s/w,y

(13- 15)

/w

Polos en

Plano s

,y' Q > O.S

".

.~

lazocerrado
Q = o.s

"" Q<O.S
- 101 1

-c.l

Polo s en

O
O

lazo cerrado
Figura 1311 . Lugarde las rafees de un amplificador realimentado de dos polos.

Siendo A fQ = AJO + To ) el valor de A F en la mitad de la banda, y estando definid os rony Q por

Q ==

w"
WI

W~

(13- 16)

568

Mtcroeectronica moderna

Los polos deA r vienen dados por

s
w"

1
2Q

= - -

1. ~-

2Q

v i - 4Q'

(13-17)

o
~ =

Wl

+
,

(t/~

... (t/ l

+
2

w~ V I _ 41)~
~

( ]J-I~)

Obsrvese que cuando To = O(sin realimentacin) co" = "CO I 002 , Q"'i" = "OO I 0021 (00 1 + (0 2) y los polos
de Ar estn en - 00 1 Yen '- 002 los de AOI: Evidentemente ste es el resullado correcto: sin realimentacin,
la ganancia del sistema debe ser Arn.(s), El movimiento de los polos de Ar a medida que To aumenta en
el lugargeomtrico de las races est representado en la Fig. 13-1 Yrepelido en la 13-1 l. En la Ec. ( 13- 17)
se observa que los polos de Ar son reales, negativos y desiguales para Q<0,5. negativos. reales e iguales
a - (00 1 + ro~)/2 para Q =0.5. y complejos para Q> 0,5.

Modelo de circuito
Vamos a demostrar que la red de la Fig. 13-12 es anloga al amplificador realimentado de dos polos.
La funcin de transferencia del circuito de dicha figura puede expresarse
V,,(,f )

(1)-191

v.,(.~)

Introduciendo]
w"Re
L

.---f'----.-~
r,

!-

( 13-201

~-.J~

Figura 1312. Circuito RLCequivalente a un amplificador de dos polos.

lleva a
V,,(s)
V{s)

I + (s/ w,,) (I /Q ) + ($ 2/ W,,2)

(13 -21)

procediendo la segunda igualdadde la Ec. (13-15), Evidentemente, la Fig. 13-12 es un modelo de circuito
de amplificador de dos polos, en el sentido de que ambos tienen las mismas respuestas en frecuencia y
transitoria. Ahora pueden darse significados fsicos a 00" y a Q en relaci6n al amplificador realimentado.
Por analoga con los fenmenos de resonancia, se observa en la Ec. (13-20) que:

3 Obsrvese que la conversin de V, y sL a su equivalente de Norton demueslJaque este circuito achacomocitcuito resonante en paralelo.

Estabilidad), respuesta de los amplificadores realimenta dos

569

ro = frecuencia angular de resonancia no amortiguada de oscilacin (R--t oo ) .

Q"= factor de calidad a la frecuencia de resonancia.

Una consecuenciade la analogaque acabamosde ver es la de que la res puesta de una red que contenga
resistencias. condensadores e induc tancias (circuitos RLC ) p uede conseguirse empleando la realimentacin con circuitos que contengan nicamente resistencias, capacidades y fue ntes gobernadas (amplificadores de transistor). Esto tiene gran importancia, ya que no se pueden fabricar inductancias en un circuito
integrado. En circuitos de componentes discretos, el valor de L que se precisa es lan elevado que se evita
su empleo debido al tamao de la inductancia. La facullad de conseguir un funcionamiento RLC con el
empleo de amplificadores, resistencias y capacidades constituye la base de los filtros activos (Sec. 16-8).

Respuesta en frecuencia
Si en la Ec. (13-2 1) s es sustituida por joo, esta expresin nos dar la respuesta en frecuencia del
amplificador de dos polos realimentado. Es conveniente emplear elfactor de am ortigua cin k en lugar de
Q. Ambos estn relacionados por
I
2Q

k ~

(13-22)

As, de las Ecs. (13-21) y (13 -22) se obtiene

IA'.
Am

~~==o
V [l

(13-23)

y
L-

A,

- tg. -

AH)

2k(wlw,,)
(w/w,,>2

(13-24)

La Ec. (1323) es la magnitud normalizada o caracteristica de amplitud estando dada la ceractertstica

de fase por la Ec. (13-24). Los picos de amplitud de la respuesta se obtienen igualando a cero la derivada
de la cantidad sub-radical. Se encuentra un pico en
w = w" V I

cuya magnitud viene dada por

I
l

A,
Ao l"'''

2k'

(13-25)

(13-26)

= 2J. ~

Obsrvese que si 2F > l . u k > 0.707 o Q < 0.707. la magnitud de la respuesta no contendr ningn
pico. En la Fig. 13-13 se representa un conjunto de respuestas.
Para (ro/ro ) 1, la Ec. (13-24) muestra que la caracterstica de fase es aproximadamente lineal viniendo
su pendiente de tenn inada por el valor de k. La caracterstica de fase es - 9a' en ro = ro" para todos los
valores de k aproximndose a - 181)' cuando (ro/ro)>>I.

Respuesta a un escaln
En esta Seccin se ha probado que independientemente de la cuanta de la realimentacin negativa

570

s ttcroetectronica moderna
01 ,(1 ,---

--,

.1.1)

2.11

'"

A.
- '

A.",

o. r
~~====::~~~:s2~~
",
11.7
IH,

0.5

OA
1J..1
0, 2

nz
Figuu

)J - I). Grfica

(U

UA

0 .6 1).11 1.0

2.0

H I 01.0 s.c

normalizada de la respuesll.amplilud-frec-uencia de un amplifICador reaJimenlado de dos polos.

empleada. un amplificador de dos polos se mant iene estable (los polos estn siempre en el semi-plano
izquierdo s ). No obs tante. si la ga nancia del lazo To es demasiado gra nde. la respuesta transitoria puede
ser complctameme insatisfactoria.
Por ejemplo. en la Fg. 13-14 se indica una posible respuesta a un esc aln de ten sin . Obsrvese que
la salida supera en un 37% su valor final. oscilando antes de llegar al valor de rgimen permanente. Esta
respuesta tan violenta no es aceptable en casi ninguna ap licacin. Los par metros importantes de la forma
de onda se indican en la Fig. 13-14 Yse definen de la siguiente form a:
Tit'tufm de subida = tiempo que tarda la onda en pasar de l 0. 1 al 0.9 de su valor permanente.
Tiempo elr retarda = tiempo que larda la onda en pasar del O al 0.5 de su valor permanente,
So/m' mlol' o punta = valor de pico en exces o sobre el valor permanente.

=
=

Perloelo de amortiguacin intervalo de tiempo para un ciclo de osci lacin.

Tiempo de estabilizacin
tiempo para que la resp uesta se estabilice dentro de un P% del valor
permanente <P se especifica para cada aplicaci n en particular. por ej. P = 0. 1).

Se obtiene la expresin analtica de la respuesta del amplificador a un escaln de amplitud V haciendo

Ves) = VIs en la Ec. (13- 21) Y resolviendo por la transform ada inversa de Laplace. Recordando que
= 100k, los polos dados en la Ec. ( 13- 18) pueden ponerse en la form a:

(13-27)

Si k. = l. fos dos polos coinciden. corre spondiendo al caso de amortiguacin crtica. S i k<l los polos
son complejos conjugados correspondiendo al caso de sub-a mortiguacin en el que la respuesta es una
senoide cuya amplitud decae con el tiempo. S i k> I ambos polos son reales y negativos lo que corresponde

Estabilidad )' respuesta de los amplificadores realimentados

57 1

o.
07
06

07

o. r

,,,
,
,,,
,
,

re-r--t Tiempo de l ubida

Tiempo de retardo

t.

Tiempo de estabilizacin
Figura 13-14. Respuesta a uneSClIfl de un amplificador reeumeraedc de dos polos con actor de amortiguacin t : 0.3.

a un circuito sobre-amortiguado en el que la respuesta se va acercan do a su valor final sin sufrir

oscilaciones. En el caso de sub-amortiguacin es co nveniente introducir la frecuenci a de amortiguacin
W, iII

VI

(13-28)

y la respuesta v,,(I) a un escaln de magnitud Ven un amplificador de ganancia Am en la banda media.

viene dada por las siguientes ecuaciones:

Con amortiguacin critica. k=l

v,,(t)

== 1 - ( 1

VAro

w"tlf' ....1

(13 -29)

Sobreamo rtiguado, 1<> 1

(13-30 )

donde

y
Si 4 1c" l . se puede aproximar la respuesta con

572

Microeleclrnica moderna
v.,(l)
- = l -

VA F O

fE - "'~'l2k

(13-31)

Subamortiguado, k<1
(13-32)

Estas ecuaciones estn representadas en la Fig. 13-15 en coordenadas normalizadas x ~t/To y y=

T" -= 27t/00"el periodo no amortiguado. Si se iguala a cero la derivada de la Be. (13- 32) se
obtienen las posiciones x x", y las magnitudes y Y", correspondientes al mximo y al mnimo. Los resultados
son:
v~(t)/VAFO siendo

x",

w"/",

271"

= 2(I

u"(t,,,)

111

_ k2)"2

Ym = VA

(13-33)

FO

siendo m un nmero entero . Los mximos los da m impar y los mnimos m par. Mediante la Ec. (13-33)
se puede trazar rpidamente la fonna de la onda sub-amortiguada de salida. De la Ec. (13-33) se deduce
que el sobrevalor viene dado por la expresin [- 7tkm/(1 _k2)ln].
Obsrvese que con una amortiguacin fuerte (k grand e o Q pequeo) el tiempo de subida " es muy
largo. Al decrecer k (Q o T; aumentando) disminuye Ir" En el caso de amortiguacin crtica encontramos
de la Fig.l3-15 que', = 0,53 T" = 3,33/00 Si se aumenta la realimentacin de forma que k<1 el tiempo de
subida tambin decrece, pero esta mejora se obtiene a expensas de una vibracin (oscila cin) en la
respuesta,que puede resullar inacep table en algunas aplicaciones. Frecuentemente se especifica k ~ 0,707
(Q .s; 0.707) como respuesta satisfactoria lo que corresponde a un sobrevalor del 4,3% o menos. En
general , el sobrevalor rara vez supera el 10%, as k ~ 0 ,6 (Q 5: 0, 83).
0

1.6

lA
1.2
1.0
0.8
0.6

O.,

0.2

oO

0.2 0.4 0.6 0.8 1.0

1.2 l A

1.6 1.8 20 2.2 2.4 2 6 2.8 3.0

Figura 1315. Respuestanonnaliz.ada de unamplificador reanmenraoo ce dos polos a unescaln.

136.

MARGEN DE FASE DEL AMPLIFICADOR REALIMENTADO DE

DOS POLOS

El diseo de un amplificador realimentado de dos polos requiere seleccionar las frecu encias de polo
en lazo abierto para que den la respuesta deseada en lazo cerrado. El objetivo de esta seleccin es relacionar

Estabilidad y respuesta de los ampliflcadoru realimentados

573

la respuesta en lazo cerradocon el margen de fase y los valores de diseo de las dos frecuencias de polo
en circuitoabierto.
Convieneintroducir el conceptode factor de separacinde polos n =m/m r- Con ello las Ec. (13-16)
se convierten en
V ,,( I

+ Tu)
+I

(13-34)

y los polosen lazo cerradodados en la Ec. (13-18) se pueden expresar como

s

- wl(l2+ 11)

(1 ::t VI

4Q2)

(13-35)

Para especificarel valorde Q( ode k) se emplealarespuestaen lazocerrado mostradaen lacaracterstica

de respuesta en frecuencia de la Fig. 13-13 o la respuesta a un escaln representadaen la Fig. 13-15. Es
decir, que basadasen la magnitud de los picos de frecuenciasi los hay, o en el sobrevalorde la respuesta
en frecuencia. si lo hay. estas curvas indican el valor de Q del circuito. Por tanto, puede emplearse la Ec.
(13-34) para obtener el factor de separacin de polos n. Resolviendo la ecuacin cuadrtica resultante
tendremos
1+ To
(13-36)
Q2

,, =

en dondese suponeque (1 + T.)/(f l. Estesupuestoes razonableya que en la mayorade las respuestas

prcticas Ql<1 y (1 + T.) esde porlo menos 10paraobtenerla desensibilidad pretendida. Enconsecuencia,
vemosque los polosen lazoabiertodebenestar ampliamenteseparados.Por tanto, si bien el amplificador
dedos poloses ntrnsecamenteestable. muyfrecuentemente debe compensarseparaalcanzarla respuesta
en lazocerradodeseada.
El margen de fase 0,w se deduce de T(s) que puedeexpresarse
T(s) =

(1

Tu
slwl)(1

(13-37)

sll/wl)

La frecuencia angularde crucede ganancia COa obtenida de la Ec. (13-37) haciendo TU!O()
Wa

~"'

Wl

+ 1 [ /4"'(10 -

V ~2+

1)

If

+ 1 _ 1]'"

= 1, es:
(13-38)

Con n1 I , y 01, comoes el casononnal, y valindonosde la Ec. (13-36) podemosescribir la Be.

(13-38)como:
Wa =
;;;;

Q'TV2 ( v'4Q' + 1 -

' ( v'4Q' + I - I )'"

1)'"= 'v'2

(13-39)

Observamosen la Ec. (13-39) que 000 tambin est muy separada de rol para los valoresde T. y de Q
que normalmente se encuentran.
El margen de fase0", [dadoen la Ec. (13-11)] para T(s) de la Ec. (13-37) es:
<PAI

= - tg

Wa
W!

que puede ponerseen la fonna

<PM =

tg -

1 Wa
I/W.

+ 180

(90 - 19 -, :~) + (90 - tg wa)

- 1

flWI

tg -I~+ tg _llfWI
Wa

Wa

(13-40)

574

Microetea r nica moderna

Puesto que ro I roG' tg l(ro1IwG) corresponde a un ngulo muy pequeo que frecuentemente se puede
despreciar. con lo que
tg

(0 -4 1)

"'"

que sustituyendo la Ec. (1339) resulta

tPM - tg

- 1

- 1

Vi rY4cr + I -

(l J-42)

1) - 112

Obsrvese que la Ec. (134 1) expresa la misma relacin comentada en la Sec. 134, es decir. que 0 '"
viene detenninado por (1)2 cuando los polos en lazo abierto estn ampliamente separados.
La Ec. ( 13 IS) se emplea paraobtenerel ancho de banda en lazo cerrado. O)H' despejando O)N cuando
A, VroH) =A"jfi. Y

l2Q'=I [I +

w.

WH ::: Q V ~

w.

V+
I

] '"
4 Q'
(2Q2
1)2

~ [V 1 + (1 _4Q'2Q') '
y-----:-=-

Q2 > 0. 5

] '"
1

(0 4J )

Q' = 0.5

As, la especificacin de roN y de Q determina el valor de (1). necesario, y mediante la Ec. (13 34) se
calcula O)j ' Empleando el factor de separacin n se obtieneel valor de (1)2 requerido. En el siguienteEjemplo
se exponeel proceso de diseo.
4

Eje mplo 13-4

Hay que disear un amplificador realimentado de do s polos con T. = 99 y OOH = 101 radls. Determinar
001, (1)2 Y0 ., para los siguientes valores de Q = (a) 0.316, (h) 00500. (c) 0.707, (ti) 0,833 Y(e) 1.00.
Soluci6n
(a) El factor de separacin de polos n se obtiene de la Ec. (13-36).
=

11
00

I + To
Q'

:=

1 + 99
(0.JI6)'

1000

segn la Ec. (1343) es

, =

10

0.J16

w.. = 2.85

/1 - 2(0.316)'
2

Y
X

[VI +

4(0. 3 1 6)~

I'

[ 1 - 210.JI6)']' - I

101 rad /s

Empleando la Ec. (13-34) resulta

99)

por tanto (1)2 = nro. = 1000 x 9.01 x 10' = 9.01 x

101

2.85 x 101 =

"'1

V HXlO( I

El margen de fase. deducido de la Ec. (13-42) es

radls.

"'1

= 9.0 1 x 10" rad/s

Estab/lldad y respuesta de los amplificadores realimentados

rPM

= tan - 1

v'2 [V4(0.316)4 +

I - 11

112 =

575

84.r

Los valores de oo (1)2 y 0 M para cada uno de los valores dados de Q se hallan de la misma forma, y los
valores obtenidos son los tabulados en la Tabla 13-1.

Tabla 131 Frec:uenclasde polo en lazo abierto y mrgenes de rise del Ejemplo 13-4
Q

0 .J16

0,.

"'...

"':.

Mrf/(f/~

,pAl.
grados

90.1

90.1

84.3

77.7

31.1

7.5.3

1.00

70.7

14.14

65.5

0.871

72.6

10.4

59.2

M,,"ll.~

w.Jw"

i.:rmlls

21D

2.85

O .~OO

1000
.00

U .~

15 5

0.707

10.0

0.833

1....

8.71

1.000

100

7."

0.786

78.6

7.86

5 1.8

Los datos de la Tabla 13-1 indican que para un valor dado de Ta 001 no vara apreciablemente con Q.
mientras que ro, y el factor de separacin de polos lo hacen marcadamente. En el Ej.l3-5 vemos las
variaciones de actuacin cuando T" y 002 permanecen constantes.

Ejemplo13-S
Se disea un amplificador realimentado con T,

=99 Y 002 = lO' rad/s.

Determinar C1J1 y OOH para los

siguientes valoresde Q: <a) 0,316,(6) 0,500, (e) 0,707, (<1) 0,833 Y(e) 1,00.
SoIucMn

El factor de separacin de polos depende nicamente de T" Y de Q. Por tanto los valores de n que
figuran en la Tabla 13-1 son aplicables tambin a este problema. Para Q = 0.316, n 1000 Y

w~
10
4
= -;; = 1000 = 10 rad /s
7

Wl

Segn la Ec. (13-34)

W"

104 Y IOOO(l

99)

= 3. 16

x 1()6 radls

La relacin OOH/ro~ depende slo del valor de Q [Ec. (13-34)]. Por rento, tambin es aplicable a este
problema la relacin oojroH dada en la Tabla 131. y para Q = 0,316
w"

WH

= 2.85

o.

WH

w"

3.16

2 85
2. 8 5 .

= -

10

= 1.11 x 10 ra

di

Los dems valores determinados de igual forma, son los de la Tabla 13-2.
Los resultados anotados en la Tabla 13-2indican que cuando (1)2 es fijo. oo. y el ancho de banda en lazo
cerrado aumentan al aumentar Q (y decrecer k). Esto est representado grficamente en la Pig. 13-13 en
laque ron' frecuencia en laqueA1A f'O = 0,707, aumenta al disminu irk . Obsrvese tambin que los valores
de ID" son simplemente QOO2.lo que se confirma por la Be. (13-34) ya que

w" =

Wl

Yn(l + Tol =

W2

Yn(l

To ) =

Wl

Vr,(I'---:+~To,)T
ln =

QW2

576

Microeleclr6nica moderna
Tabla 132 Valores de rol y de roN del Ejemplo 13-5

o,.
Q

137.

feradls

-..

Airad/s

".,

Mrad/s

3.16

1.11

25.0

5,00

3.23

0.707

SO.O

7.07

7,07

0.833

".4

8.))

1.00

100.00

10.00

0.316

10.0

0.500

9,S<;

12.7

RESPUESTA DEL AMPLIFICADOR REALIMENTADO DE TRES

POLOS

Si AQL YTson funciones de tres polos,la ganancia en lazo cerradoAF(s) viene dada por la Ec. (13-8).
El lugar de las races en la Fig. 13-2 muestra el movimiento de los polos deAFo medida que T aumenta
desde cero. Vemos en dicha figuraque los dos polos ms prximos al origen (~ID. Y - Ol.z) se m8even uno
hacia el otro a lo largo del eje real negativo, llegan a coincidir pasando luego a ser complejos. El tercer
poto (- rol) se mantiene en el eje real negativo pero alejndose del origen.
El movimientode los tres polos indica que en un sistema estable, la respuesta es debida primeramente
a los polos en lazo cerrado ms cercanos al origen, es decir,los polos en lazo cerrado correspondiendo a
los polos en lazo abierto en - (1)1 Y - Ol.z. En la Sec.13-4 demostramos que se obtiene un sistema estable
con valores moderados y altos de To cuando (1)1 est ampliamente separado tanto de 00 2 como de (0). Si
adems ro, y ro} estnseparadospor lo menosen dos octavas (00)~2) la realimentacin hace que el tercer
polo se separe de ro. y Ol.z en un grado an mayor. En consecuencia, el sistema de tres polos se puede
aproximar bastante bien a una funcin de dos polos que corresponda a los pols en lazo abierto en - COI Y
- Ol.z. Por tanto, los resultadoshalladosen la Sec.l3-5 para la funci6n de transferencia de dos polos pueden
aplicarse al amplificadorde tres polos. La precisin de esta aproxmaci n"normalmente es suficiente para
los clculos de tanteo necesarios para obtener los primeros valores de diseo. Casi siempre los valores
fmales se basan en encetes anaUticos.
La aproximacin de dos polos se emplea tambin en el anlisis y diseo de amplificadores con ms
de tres polos. Si estos amplificadores han de ser estables se precisa una compensaci6n estrechando 1'(s).
Consecuentemente, su respuestaest dominada por los dos polos ms prximos al origen. Recurdese que
hemos empleado ya la aproximacin de dos polos al caracterizar la respuesta en frecuencia de un
amplificadoren cascada. Cuandose consideroun amplificador de dos etapas en emisor o en fuente comn
(Sec. 11-1) ya observamos que contena cuatro polos y dos ceros. Sin embargo. el cero y un polo
introducidos por cada etapa quedaban muy alejados de los polos dominantes. y llegamos a la conclusin
de que la representacin de dos polos representaba adecuadamente la funcin de transferencia del
amplificador.

138.

ANLISiS APROXIMADO DE UN AMPLIFICADOR

REALIMENTADO MULT1POLO

En el caso general, la detenninaci6n de la respuesta exacta de un amplificador realimentado es tan

.( Con Q S 0,831. aprolIilPllCi6n de dos polosda nonnalmenle ... mur menor del 12... II:R la eoIocacinde kla polos en lIIZocerrado.

Estabitidad y respuesta de los amp lificadores realimentados

577

2Dkl'l

Q3

aoen

10Hl

0.6 kn

0.6 kO

Y"

Figura 1.1-16. Triple en paralelo para el eje mplo J ] 6. El conde nsador Ce se empica para compensar el amplificador.

complicada que requiere el uso de computadores. Si los polos en lazo abierto estn muy separados se
puede emplear un simple mtodoaproximado. Describiremos y justificaremos esta tcnica con la siguiente
argumentacin.
Se ha demostrado que en un amplificador de tres polos, si las frecuencias de los polos de T(s) son rol
= 101, ro 2= 7x l01 Y ooJ = l,8x l O~ rad/s, el sistema con lazo cerrado es inestable para To ~ 3 r. En este
amplificador debe hacerse T" notablemente inferior a 3 1 para que tenga una respuesta aceptable (Figs.
13-13 y 13-1 6). Si el amplificador realimentado debe cumplir con la condicin de desensibilidad y de
reducir la distorsin no lineal deben usarse frecuentemente valores de To notablemente altos (frecuentemente To>3 1). En consecuencia. como se ha descrito en la Seco3-4, el polo dominante en T(s) debe
desplazarse hacia el origen haciendo que 00 1 est bastante separado de los restantes polos de la funcin de
transferencia. Si adems el primer polo no dominante en s = - 00 2 queda separado de los restantes polos
por [o menos dos octavas ( 4rol:">: 0)~ ) tanto T(s) como AOL(s) se pueden aproximar por [a funcin de
transferencia de dos polos. As

ro
(1 1.1'

A"

( 13-44)

ti :,\"

Como los dos polos ms cercanos al origen estn ampliamente separados. son aplicables las condiciones de polo dominante.
WI

= -

( 13-45)

0,

Por tanto, el factor de separacin de polos, ti = ro/ro J es

oi

11 = -

(/:

( 13-461

y las Ecs. ( [3-34) pueden escrib irse

+ 70

( 13-47)

Para aproximar la respuesta de un amplificador realimentado mult-polo se utilizan las Ecs. (13-45) a
(13-47)juntamente con los resultados del sistema de dos polos estudiados en las Sec. 13-Sy 136 . Se puede
observar que en la Ec. (13-44) se supone que la red de realimentacin es resistiva y que todos los ceros
de la funcin de transferencia estn suficientemente alejados de ro2 para que su efecto sea despreciable.
Enla siguiente Seccin veremos como a I y a l' y por tanto la respuesta del amplificador, estn relacionados
con los elementos del circuito.

578

Microetectronica moderna

Margen de fase
Sustituyendo la Ec. ( 13-45) en la ( 13-4 1) se puede expresar la frecuencia angu lar del cruce de ganancia
como
IUc '

W,

11 = -

W,

Puesto que 11

" '' -r-= - _ ::

(1 2

ta n

( 134 8)

cPM

= To sen cP.1/ tg

(13-491

cPM

1'jQ2. de la Ec. ( 13-49) se ded uce

Q_

1
V sen o\/ tg .

(]J-SO)
U,u

que clara mente muestra la relacin entre Q y el margen de fase . Todas estas exp resiones son slo
aproximadas; para un clculo ms ajustado del margen de fase se de be tener en cuenta el pequeo desfase
introducido por los restantes polos no dominantes (rol' ro4 etc). En la Tabla 13-1 se indica la relacin ent re
0", y Q. Recordemos que Q = 0,5 (amortiguacin crtica) da dos polos idnt icos en el eje real. As, con
0 ",>76.3 se cuenta con que los polos en lazo cerrado estn sobre el eje real negativo. mientras que
0 M <76,3 da polos complejos. Cuando Q = 0.707 vemos en la Fig. 1 3 ~ 13 que la respuesta en amplitud no
acusa ningn pico. Esta situacin corresponde a O,1.1 = 65Y .
Hemos visto ya en este captulo que en los amplificadores prcticos lo ms corriente es que 0 ,?4Y .
Mediante las Ecs. (13-50) y ( 13-42) hallamos qu e Q=I ,18 para 0 ,1.1 = 45. La curva de la Fig. 13- 16 indica
que k = I/2Q = 0,42 da un sobrevalor de cerca del 20% y la respuesta en amplitud (Fig. 13- 13) acusa un
moderado valor de pico. Evidentemente. cualquier aum ento posterior de Q (disminucin de k) dar una
respuesta inaceptable.

El polo dominante
Un amplificador realimentado puede disearse de forma que la funcin de transferencia en lazo cerrado
tenga un polo dominante. Este es el caso frecue nte en Amp-O p comerciales (ver Seco l4~ 8 ) . En la Tabl a
13-1 observemos que 0 M 84,Jo corresponde a Q 0,3 16 1/1W, o Q 2 0.1. Sustituyendo este valor en
la Ec. (13-35) tendremos los polos en lazo cerrado s= - 0 ,113 rop + n) y S2= ~ 0 ,887 rol(l + n). Estos
polos estn separados entre s de casi tres octavas y podemos llegar a la conclusin de que existe la
condicin de polo dominante para Q :S 0.3 16 (Q1:O:;: 0.1). Ta mbi n se puede decir cuando 0 \, tiende a 90' .
la respuesta en lazo cer rado se puede aproximar con un polo dominante nico.
Se puede conseguir un margen de fase de aproximadamente 90" s lo si los polos en lazo abierto estn
muy separados entre s (11 muy elevado). En estas co ndiciones tanto A OL(.~ ) como T(s) pueden representarse
por una funcin de transferencia de un solo polo. el situado en s = - l/a l = - l/rol' Por tanto. la ganancia
en lazo cerrado puede expresarse como la funcin de un polo en la Ec. (13-2) y. roH=w IT" = Trlal para
To 1. Ahora vamos a determinar la situacin de los polos no do minante s de la respuesta en lazo cerrado.
suponiendo que son aplicables las co ndicio nes de polo do minante. El exame n de las Ecs. ( 13-5) Y( 13-7)
para un sistema de dos polos seala que si A , (s) tiene un polo dom inante. tambin AUL debe tener uno
(001)>ro l). De ah que en el sistema en lazo abierto 00 1"" 1/ 1 y (01= o/a,. Las frecuencias angulares de los
polos en lazo cerrado son (aproximadamente) l/a ' l = ( 1 + TO)/al = (1 + To)ool ya' / a 'l = a/lI 2= ro 2 De
este anlisis se deduce que cuando la respuesta en lazo cerrado acusa un polo do minante, los polos no

Estabilidad y respuesta de los amplificadores realimentados

579

dominanles estn situados aproximadamente en las mismas frecuencias que los no dominantes del
amplificador en lazo abierto.

13.9.

DETERMINACiN APROXIMADA DE LOS POLOS EN LAZO

ABIERTO

Las argumentaciones desarrolladas en las anteriores secciones de este captulo se han basado en el
supuesto que las frecuencias de los polos. tanto de la gananacia Aot. en lazo abierto como de la relacin
de retomo T. son conocidas. Tal como se describi en la Sec.I I-9, el clculo preciso de los polos de un
amplificador mulnerapaes dificil y engorroso. Ciertamente, la detenni nacin precisa de los polos en lazo
abierto y cerrado de un amplificador realimentado multietapa slo se puede conseguir valindose de
computadores.
Como ya se indic, la informacin relativa a la respuesta en lazo abierto debe conocerse antes de la
fabricacin (para pruebas de estabilidad y control del comportamiento en lazo cerrado). El diseador de
un amplificador realimentado necesita ms informacin que los valores escuelas de los polos en lazo
abierto. El diseador de un circuito debe poder relacionar la seleccin de valores de los elementos
especficoscon las condiciones de funcionamiento. Por ejemplo, en nuestros comentarios sobre el circuito
en emisor comn de una etapa, de los Captulos 10 y 11 , admitimos que la ganancia en tensin A yO se
puede aumentar aumentando la resistencia de colector Re" Para mantener el mismo punto de operacin, y
por tanto los mismos valores de 105 parmetros del BIT de pequea seal, un Incremento ARe de Re debe
ir acompaadode un aumento de la tensin de suministro Vocde ARe leQ' Adems al crecer Rc decrece el
ancho de banda. Por tanto, el diseador se enfrenta con tener que elegir entre la ganancia. el ancho de
banda y el consumo de potencia. Anlogamente, en un amplificador realimenlado debe saber cules son
las etapas que introducen polos ms prximos al origen, para lograr una compensacin eficaz y poder
predecir la respuesta en lazo cerrado. El objetivo de esta seccin es aproximar los polos de la respuesla
en lazo abierto y relacionarlos con los valores de los elementos especficos.
Las aproximacionesque adoptaremos para alcanzar este objetivo se basan en los siguientes puntos:
l. Cuando se emplea realimentacin resistiva. los polos de AOl. Yde T son idnticos.
2. Se emplea el anlisis aproximado de la Sec. 12-7 para determinar los polos de AOL y por tanto de T.
3. Para aproximar la respuesta en lazo cerrado slo se necesitan las dos frecuencias angulares de polo
ms pequeas m. y m2
4. Estas frecuenciasse pueden aproximar calculando los coeficientes a. y Q J de la funcin de trensferenca, empleando el mtodo descrito en la Seco11-9.

, ,,

I , ,,
l c. ,,

(e,l

'"

c.,

. ~~

"
" "'" '
. 0-61

.. '.,t~::~ L

.....
, :.

l
>O,
" v.

1", ......

Todas las reslSl:enClas en b loohmlOS

l.. _ _ -'

c ~

(e)

I ~

....".,

'"

(Cl)

r,. ~ l:) c,C::~

n

'!'I

'"

t ..,".,

j~:
~" ..; J.~

.'

.,.,

F1:ur. 1J.1 7. C ircuilo equivalente de ah. rrccUC1lCi a del amplifICador sin realimentac in para c1lriple en pilr~c1o del Ejemplo
lncluido el efecto de car,a de R, lanlo a la en.rada como ala salida.
11-6,

Est,

580

Mtcroetectrontco 1lI0demD

5. Basndonos en valores estimados de rol y 00 2se predice el funcionamiento en lazo cerrado.

6. Los resultados aproximados se compa ran co n el an lisis de computador.
Al hacer el anlisis supondremos qu e se cumplen todos los requerimientos del diseo en la mitad de
la banda. Por tanto, se cono cen lodos los parme tros del dispositivo y los valores de las resistencias.
Adems, los ceros de la funcin de transferencia tales com o los introducidos por ejemplo por C se
suponen suficientemen te alejados de 00 1 y OOl para poder despreciar sus efectos. En los dos ejemplo;'que
siguen se expone el mtodo de anlisis.

Eje mplo 136

El triple en paralelo de la Fig. 1316 est diseado con C e = 55 pF Y con los parme tros de los
transistores dados en la Tabla 133. Determinar: (a) las frecuencia s angu lares aproximadas 00 1 y 002 en lazo
abierto, y (b) los polos aproximados en lazo cerrado. Con los resultados de la parte (a): (e) estimar el
margen de fase del diagrama asinttico de Bale. (d) Estimar el margen de fase a partir del valor de Q. y
(e) Comparar los resultados de las partes (e ) y (d) . Se supone que en todos los transistores I"~ = OY1",,-')00.
Tab la 13] Par metros de los tra nsistores para ellrlple en paralelo de la Flg. 1]7.
Parmetro
Transi stor

r 'd1

QI

zs

Q2

10

Q3

~"

11 .. , mU

4.0

2.'

C . pF

100

C~.

1.6

0.5

10

100

40

0.5

40

100

10.0

0.5

pf

Soluci n
Este amp lificador es el empleado en el eje mplo 126 de la Seco12 10.
(a) Seg n los resultados de ese ejempl o. To = 202. En la Fig. 13-17 se representa el circuito equiva lente

del amplificador en lazo abiert o incluid o el efecto de carga de R~. = 20 Hl. S iguiendo el mtodo descrito
en la Sec. 119 y haciendo C. I = C11 C~ l = el' C. 2 = C J C~2 + Ce = C C. l = e , y C~ l = C6, podemos
determin ar que los coeficientes a l y a l son
tll
l/ ~

:=

R\'ICI + R ~ ~ C~ + R ~JCJ + R~4 C

mI I CI(R hc~

+ Rt ,C J + R.\4C +

R~~C~ (Ri IC.l

+ Rt .C .(Rl 4 C4 +
+

R~4 C
R~ ~ C~

R ~~ C~

m~C~

R ~ ~ C.~

R ~C"

m,~,C6)

+ Rlt,C,,)

+ Rl"C,,)

+ Rtx,C6 ) +

R~4C4(R ~ s C~

R~s CsR1.t,Cf>

Los valores (en k.Q) de las resistencias necesarias para el clculo de a l y a2 son:
R LI =

Redlr

:=

Ru

Rd lr

= 10112.5 = 2.0

:=

3011 10

7.5

E!ilabilida d y respuesta de IOj' amplificado res realimentados

Rn

" Rd IR, IIR, = O.OIl20Iltl .60 == 0.2%

R" " R.IIR, II'. , " 0 .6~ 1 20112 5 " 0.569

"
R" " m l(1 + K",.RI.l ) + R I . t

..

0.569< 1 + -t. x 7.5) + 75

R~.l = R I . I

..

7.5

R"

RI1.( 1 +

R"

R n = 2.0

~~

R'k,

R ~~ (1

Rh =

RI.I

Rl. =

R~~

25. 1

+ Rn

K ", ~ U I. ~ )

+ K,,,dll.\ ) +

= 7.5
= 2.0

RI..\

7.5( 1

159.5

2.0(1 + 40 x 0.296) + 0.296 = 25.9

:=

= 25.9

R:"" == R'k,

Ri. = Rl.ll~IIR':,

+ 10 x 2.0) + 2.0

= 7.5J10.25110.569 = 0. 174

K ", I

R~.

R ~ . = 2.0

R~

= R~ = 25.9

R~ ~ = R ~~ = 2.0
R~ = R ~

Rt~

:: 25.9

Ud l- '- IIU'I, = 2.0110. 101175 = 0.094

K ",1

+ g"" Rul +

U-:'" = Rt . ( 1

Un = 0. 094(]

+ 40 x n.296) + 0.296 = 1.50

U~ = R o = 0.296

Se invita al lector a comprobar estos valores.

Sustituyendo los valores de resistencia y de capacidad en las expresiones de a l y a 2 tendremo s:
{/ I

= 156.0

+ J59.5Cc

nz

= 1757

+ 657. IC("

[56.0

1794

+ 159.5 x 55 :: K92Kns

+ 657. 1 x 55 :: 37.9011 (ns l!

de donde

'"'

l,

ClJ1

l,

a,

'"'
2.
a,

'"'

2rr

0. 1[20 x

0. J 12 x 10'

2n
8928
37.900

uz
o

H92H

ro- rOlO/S;

I7 .H3 k Hz

235.5 x 10" rad /s :

235.5 x 10'
2.

37.47 M Hz

58 1

582

Microetectrontca mudertUl

(b) La separacin de los polos en circuito abierto es

11

w~

al

= -

(I ~

WI

( 89 2 8) ~

= - - - = 2 103
37 .900

As. de las Ecs. ( 1347)

V 2103(1 + 202)
2 103

= 0 .310 5

y de la Ec. ( 13-35)
s = - (J . 1 1 2( ~1 ()) + 1) [ 1 + V I

- 2.555

~ I

H1 7 rad/s

s~

4(O . 31 05)~ J

= - 2. 102

10 M rad/s

La separacin de polos en lazo cerrado es:

~I =
.~ l

10: = 8 .24

2. 102 x
2.552 x 10

Puesto que esto es ms de tres octavas se ap lican las condiciones de po lo dom inante. Vimos en la Ec.
( 13-3) que en estas condiciones el polo dominante en lazo cerrado era
=

W 1/

15d =

(J

To) w, = {1

T O )W l

l.I'd

= (1

202 )

x 0 .1 12 x IOh = 2.274

10 7 rad/s

Eviden temente los dos valores son aproximadamente iguales.

Adems en la Seco 131 se observ que el po lo no dominante prcticamente no se ve afectado po r la
realimentacin cuando se cumplen las condiciones de polo do minante. La comparacin entre 15,1 Yro!
apoya esta concl usin.
(e) A partir de los resultados de la parte (a ) podemos escribir
71.\) =
=

To
11 +

( slw l )JI I

(.I' lw~ J1

202
{l + 1., /10. 11 2 x 10'11 111

En la Fig. 1318a vemos el diagrama asinttico de Bale para T Uro) y en l observamos que 0,11 = 90".
El diagrama asint tico de Bale de T Uro) de la Fig. 13- 1811 incluye los efec tos del tercer polo del
sistema. Empleando la extensin del mtodo de la Sec. 11-9 se puede de mostrar que
al

1704 + 4 17 .5C c = 1704

4 17 .5 x 55 = 24 .670 (nsP

37.930
1 0~ rad/s
24.670
Obsrvese que la incl usi n del tercer polo no cambia 0,11'
(d) El marge n de fase se determina mediante la Ec . (13-42).
WJ

cPM =

tan

" !

ti !

a)

= - - = 1.538 x

V2 [V4fO.3 106 )4

I _ 11-

112

= 84,50

Estabilidad y respuesta de los amplificadores realimentados

583

L T.Grados

ITl d8

6O f-- ".- - - - - -- ..--- - - ---;:-------j

.\6. 1
<lO

20

"g~'i"'d~~~

- 20 dBJl:).(ciaa

F,~

-4SlDcada

90
-4SlD&:ada

"

1.1 2

,O"

,o

2.354 1

10"
10 1
Fn:cuencia angular. radls

-40 d BfDada

10"

,O"

" )

L T. Gtadm

I Tl dB

Frec uencia angular. nuJIs

lb)
F1gurI 1.J.18. Diagramas asintticos de: Bode para e l Ejemplo 13-6. (11) la aproomacin de dos polos. th) la inclusin de l terce r
polo.

(e) Los resultados de las partes (e) y (d) pueden co mpararse favorablemente. La 'd iferencia se atribuye
al pequeo error introducido por la aproximacin asinttica de la caracterstica de
2.263 x IOJ , la contribucin de oo! es

~ = _
_ 1 ~ = 2.354 x )(1'
O.
tan
w~
2.263 x lO'

= _5 50
.

que es exactamente la diferencia entre los resultados de las partes (e) y (d) .

584

M;croelu lron;ca moderna

7'

R"

Ro

C.lOJ

(9.0)

R,
IlSl

R,
Re 16.01
'0. 2)

"

Todas lu resislcncias en kiloohmios

.,

' .0

Y"

e,

c.

I . ~!,F

1 . ~ .p F

e,:.1>o"y"
11 pF

",~.

,.'

.--

~ Y,

25

Yd:

"

e,
22 pF

e.u

0. 1

y.,

Y.

>O

;'

IZ,;

6.0

0 20

02

R't
lb)

F1 UrI (J 19. la ) E.~ucm a de un JIU~- p;l fil lclo. (b) Modclodc alla rrttuencia del amplirlC~donin realmcnlacin. incluyendo
el CfCCIOdc Clrlla dc la red de re. limcnlaciOO.

El clculo analtico del triple en paralelo de este ejemplo da los s iguientes resu ltado s: TII = 202.
ro. O. l 120x 1rt rad/s. ro2 2.406x 1O" rad/s. y los po los en lazo cerrado S I
2.87x 10' rad/s. $ 2
- 1.76x I(1 rad/s. Vemos que los polos en lazo abie rto son prcticamen te iguales que los hallados con el
clculo aproximado de la parte (a). Sin embargo lcs' poloe en lazo cerrado no estn tan separados como
los ca lculados . Este se atribuye a la suposicin de que los ceros de la funcin de transfere ncia tenan efec to
nulo. Con C4 CU2 + Ce = 0,5 + 55 55.5 .pF. la segunda et ap a in t roduce un ce ro en s + ~ ./C4=
+ 10/55.5 = 1.80 x 10M rad/s. (Sec . 11-5). Naturalmente este cero tiene una frecuencia ang ular menor que
00,. La inclusi n de este ce ro en la exp resin de To da un ma rge!l de fase de 77 ,S" ya que ese cero produce
un desfase ad icional de 7". Tal como se vio en el luga r de las rafees de la Fig. 13-1 yen nuestros anteriores
comentarios. al red ucirse 0.., se incrementa Q y por tanto los po los en circuito cerrado se aproximan entre
sf co mo indica tamb in el clculo. En la prxima Secc in estudiare mos ms detalladamente la tcnica de
compensacin (Ce) emp leada en este eje mplo.

=.

Ejemplo 1J7
El circuito de la Fig. 13-19a corresponde al par serie-para lelo analiza do en el Ejempl o 12-8. En la Fig .
13- 19b em represent ado el circuito equivalente aproxi mad o del amplifi cador sin realimentacin. (o)

Estab ilidad y respuesta de los amplificadores realimentados

585

Detenninar los polos en lazo abierto y cerrado . (b) Esbo zar el diagrama asinttico de Bode y fijar el margen
de fase.

So lucin
(a) Las resistencias R'E,RL I y RL1 identificadas en la Fig. 13- 19b son:

R"

RdlRr

0.20116.0

0.194 kf!

RL I

Rnll",,-2 = 9.0112.5

1.96 kl

Ru

= Rd

l(Rf + RE)

3.011(6.0 + 0.20) = 2.02 kfl

Para tener las frecuencias de polo en lazo abierto calcu laremos los coefici entes al y a 2 por el mtodo
de la Seco11-9, o sea:
a l = R~ I CI
(/ 2

+ R~2 C2 + R~3CJ + R~4C

+ RhC J + m4C4) + R~2C2(Ri.\CJ + R 4C4) + R~3C.1Rl4C4

= R1IlCI (RhC I

RilOY Rn o son las resistencias equivalentes vistas por las capacidades en la etapa conteniendo
realimentacin local. Por tanto, para calcular estos valores nos valdremos de la frmu la de la impedancia
de Blackman .
Para RilO: La Fig. 13-200 es el sistema muerto en el que

RYw

l',,- lll(R. + RD = 5.011(2.5 + 0.194) = 1.75 k!l

Evidentemente, cortocircuitendo los terminales de C I se hace Tsc = O. Para calcular T oc se emp lea el
circuito de la Fig. 13-2Db. La relacin del divisor de corriente da

1"

- g ", 1 V"x

v...

1..." ,,- 1

R ,'

.
R. +

1""-1

- g", lr... IRV...

(R ~

+ R. +

1" ,,-1 )

de donde

-v

Toe = - -'

V,

Rj.:

+ R., + r... 1

125 x 0.194
0.194 + 2.5 + 5.0

3.15

as
o

R II =

R~I/)

1.75

+ Toe

+ 3.15

Para R21o: en la Fig. 13-200 hallamos

R~2D = R Ll

+ R.II(I"... I + RE)

Toc' deduc ido de la Fig. 13-20b es

1.96 + 2.51115.0 + 0.194)

3.65 kn

586

Mtcroetearontca moderna
T oc = 3,15

Para calcu lar T se cuando se cortocircu ita el emp leare mos el circuito de la Fig. 13-20c. Admitiendo
que R. y RL1 estn en paralelo, tendremos:

1"

:=

-gm I

R + R,IlRL 1
V " R + (R.tIIR )
L

!Ri: f--o

'.,
R,

J-

,.,

~l

R"

~'-

R,

R~1/l

,.)

I"V"I

' -, v.,
R"

R,

.\''''1 ' ' 1

'

R'

R'

"

v,

~v.
,
,

R"

R'

,,)

(b)

Figur a 1320.CircuitosempleadosparacalcularROn mediante la relacinde impedanciasde Blackman. (a) Para el sistema pasivo.
para el clculo de Tel("' (e) para ca1cularT se"

(h)

Combinando estas ecuaciones:

v.

Tsc =

V.

125[1.94 + 2.5111.961
= 25.7
5.0 + 0. 194 + (2.511 1.96)

3,,[R-: + R,IIRul
+ R + (R"IIR u )

1'"

Luego

RI.', = RO

W J

1
I

+ Tsc =
+ Toc

3 65 1 + 25.7 = 23.4 kD
.
1 + 3. 15

En la etapa en emisor comn que contiene C 3 y C4 las resistenci as son:

R~3 = R LI = 1.96 ka

+ g"'2Rd + R u
1.96(1 + 50 x 2.02) + 2.02

R~4 = R~3(1

202 kfl

Las dems resistencias se hallan de la siguiente forma : Cortocircuitando C I se tiene

Rh

R L 1 + RmIR. = 1.96 + 0 .194112 .5 = 2. 14 ka

Rh = R~3 = 1.96 ka
Cortocircultando C 2

Rh

R" IIR,II(R" + -'-)

g",

= 1.96112.51110.194

+ 0.0201 = 0. 179 kfl

El clculo de R442 es similar al de R440 excepto que se sustituye R3l O por R 3/

Entonces

R14 = RiJ (1 + g"'2Rd

+ Ru

= 0. 179(1

+ 50 x 2.02) + 2.02 = 20.3 ka

Cortocircuitando C) se elimina toda la parte izquierda de l circuito; por tanto

Es tabilidad}' respu esta de los amplificadores realim entados

R J= R
~

587

'" = 2'02 kl

Con los valores de capacidaddados en la Fig. 131 9b Ylos calculados de las resistencias obtendremos
(/ 1

0.422 x i i + 23.4 x 1 ~ + 1.96 x ~2 + 2n ~ : 1.5 .". lXli.9 ns

(/ 1

0.422 x 11{ 2. 14 x 15 + 1.96 x 22 + 2112 x 1.5)

23.4 x 1.510.179 x :'2 + ~() 3 x 1 li l + 1.% x ~ 2 x 2.0 2 x 1.5

= 2959

(n s) ~

Los polos en lazo abierto tienen las frecuencias angulares rol = l/a l =2.59x10 rad/s, y 002=aJa l =
1,30x lf! rad/s. En el Ejemplo 12-8 se obtuvo el valor de T = 24.9. De las Ecs. (1347) y (13-35) resulta
V 2959( 1

Q = I

+ 24~91
..-

385.9

= n.7 17

2.59 x 1t)f( 50.3_~ .1~ I1

- 6.64 x 10 ' (1

:!:

-+-

~ 4Q~ \

J I ,(U ) rad /:-

En las ecuaciones anterioresse emplea el valor de n = ro/rol = 1.30x lQ&/2.59x leY' = 50.3.
Obsrvese que el valor de Q = 0.717 es cercano a 0.707 con el que no existen picos en la respuesta de
amplitud. Por tanto podemos decir que la respuesta en amplitud deun par serie-paralelo prcticamente no
I T I. d B

L T. Gra dos

IU'

Figura 13-21. Diagrama esintncode Bodede T (jro) parael Ejemplo 13-7.

588

Microetectronica moderna

tiene picos. Asimismo, la respuesta a un escaln tiene poco sobrevalor 3%).

(b) En la Pig. 13-21 est trazado el diagrama asintti co de Bod e para
T(s) =

24 9
(1 + .1"/2 .59 x I(t')( 1

+ .\/1.30 x IO~)

El margen de fase sealado en la Fig. 13-21 es 0M = 6O,Y. Si se emplea la Ec. (13-42) , 0 M 65,0". La
dife rencia entre ambo s resultados se atribuye a errores en la aprox imacin asinttica de la caracterstica
de fase en la Fig. 13-21. El error de fase debido al polo en - ro2 es de unos 5" (aprox imadamente la diferencia
entre ambos valores).
El anl isis y clculo del circuito de la Fig. 13-19 nos da
WI =

2.64 x 10" rad/s

fV~

""

1.27 X IOK rad /s

- 6.59 X 107 t l j 1.035 ) rad/s

Los valores aproximados no difieren ms del 3% de los valores reales, lo que demuestra la eficacia de
los clculos aproximados como herramientas para el diseo.

13-10. MS SOBRE LA COMPENSACIN

Se ha demostrado en Secciones anteriores que para conseguir una determinada respuesta en lazo
cerrado el polo dominante - rolde T(s) ha de estar amp liamente separado del siguiente polo en 00)..
Frecuentemente se debe compensar el amplificador bsico para alca nzar la separacin de polos requerida.
En la Seco 13-4 demostramos que se consigue una compensacin efectiva cuando al amplificador sin
realimentacin se le estrecha del iberadamente la banda . Ahora veremos que el mtodo para aproximar los
polos en lazo abierto tratado en la Seco 13-8 puede emplearse tambin para obtener los valores iniciales
de diseo de los elementos del circuito de compensacin.
La tcnica ms sencilla para conseguir el estrechamiento de banda es insertar un condensador
compensador Ce en el amplificador en lazo ab ierto . Es ev idente que la adicin de Ce aumenta el valor
del coeficie nte a 1 en la funcin de trans ferencia y por tan to disminuye el de rol = l/al ' Si el coeficiente s
del amplificador compensado es l/ If " ent onces
(]J-5 Il

dond e a l es el coeficientes del amplificador no compe nsado y R'~_c es la resistencia equ ivalente en circuito
ab ierto vista por C(.. [La Ec. ( 13-5 1) se obtie ne en forma similar a la empleada en el Ejemplo 13-6.]
Puesto que cada t rmino en el coeficiente de s! puede expresarse como el produ cto de una constante
de tiempo en circuito abierto y en cortocircuito. a le' el valor compensado de este coef iciente, puede
escribirse
( 13-52)

En la Ec. (13-52) W C es la constante de tiempo del conde nsador e cuando Ce est cortocircuitado.
Obsrvese que en el Ej~mplo 13-6 hemos expresado (Jl e y CI!C en [a fo~a de las Ecs . (13 -51) y (13-52).
Valindonos de la Ec. (13-46) el factor de separacin de polos n viene dado por

Estabilidad), respu esta de los amp lificadore.r realime ntados

Q'

'"

lI~ + R~' (C' ( ,.~- , RfiC )

589

113-53)

U l '

Puesto que se conocen 11 , 1 0 2 Ylas resistencias en ci rcuito abierto y en cortocircuito , resolviendo la

Ec. (13-53) tendremos el valor de diseo inicial de Cc necesario para obtener la separacin de polo s
deseada.
Examinemos los dos extremos resultantes de la compensacin capac itiva simple. Para estrecha r
significativamente la banda del amplificador es evide nte que R(ln: Cc de la Ec. ( 13-51) ha de ser mucho
ms grande que (1, (si (l IC ~ 10a l como es necesario para desplaza r OOIe "" l/alc a una dcada ms prxima
al origen que 00, . RO('("C r O ~ 9(1 ,). Por tanto podemos emplear la apro ximacin a, "" R(lccCr En el primer
caso conside remos que

Entonces
W IC =

_" _, c = -rr-r-__
N

L
j ~

( 13-541

RfiC

u c

Observemo s que segn la Ec. ( 13-54) ro2(' es independiente de Ce y por tanto constante. As. Ce se
puedeobtener directamentede la Ec. ( 13-54). El valor de rolCempleado se puede calculara partirdel factor de
separacin de polos n o de la tcnica del diagrama asinttico de Bode presentada en la Sec o13-4.
En el segundo caso extremo suponemos que
(/ 2

;.

R~cCc (.,.i, RFC;)

y por tanto
W c

= - - -

113-551

Algunos amplifi cadores prctico s presentan las condiciones extremas descritas en las Ecs. (13 ~54) Y
( 13-55). Sin embargo esto no siempre es as.

Separacin de polos
La tcnica seg uida en el Ejempl o 13-6 de aadir un condensador C, entre la base y el colector de la
etapa interior puede denominarse de sepa racin de polos. Empleando Cc de esta forma se beneficia del
efecto multiplicador de Miller (Sec. 11-5) resultando unas capacidades que pueden fabricar se realmente
en un chip. Se puede demostrar que este tipo de compensacin hace que OOIC<OO y oole >ro2. As ro,c se
desplaza desde rol hacia el origen (est rechando la banda) y OOl C se mueve desde 00 2alejndos e del orige n,
y de ah nace la voz de separacin de polos. Obsrvese que esta sepa racin resu lta ev idente en la
situacin descrita por la Ec. ( 13-55).

590

M icroelectrnica moderna

Ejemplo 13-8
Determi nar Ce cuando Q2 = 0, 1 en el amplificador del Ejemp lo 1 3 ~6 .

Soluci6n
En el Ejemplo 13-6 se calcularon a le y a n: como
a le = 156.0

+ 159.5Ce

ozc = 1794 + 657. IC e

Para que Q2 = 0,1, siendo T o = 202, la Ec. (13-36) dice que

To + 1
11 =

Q2

202 + 1 _
0. 1
- 2O3O

Valindonos de la Ec. (13-53) tendremos

3 _ (156.0 + 159.5Ccl 2
1794 + 657. ICc

20 O -

y resolviendo la ecuaci6n cuadrtica resultante se llega a Cc = 54,8 pF. En el Ejemplo 13-6 se hall6 que
para Cc 55 pF, Q2 0,0966. Como n crece y Q decrece al aumentar Cc se espera una leve reducci6n de
Q2 para un ligero incremento de Cc' Obsrvese que en la ex presi6n de a IC ' un valor de Ce > 30 pF da
a le'" 159,5 Ce y a2e'" 651,7 e ; Por tanto
.

159.5Cc
65 I.7Cc

2.447 x

I O~

rad /s

y
2.447 X 10M
= 0.120 x lOt> rad/s
2030
Despeja ndo Ce

159.5

I
0. 120 x 10'

52.2 pF

ao en

I-- - r ---j Q2
ao en

ee

QJ

roen

Figura 1322. Tripleen paraleloconcompensacin decapacjdad en paralelo.

0.6 en

o.e an ""

Estabilidad y respuesta de Jos amplificadores reatimentados

591

Todos estos resultados son casi iguales a los valores reales obtenidos. Por tanto podemos llegar a la
conclusin de que esta situacin es muy aproximadamente la del primer caso extremo antes comentado.

Compensacin por capacidades en paralelo

Un inconveniente potencial de la separacin de polos es que el cero en s = g"/(C r + C 2) tambin se
acercaal origen afectando al margen de fase y a los polos en lazo cerrado (Ejemplo 13-6). Una tcnica de
compensacin alternativaconsisteen aadir una capacidad Ce en la entradade la segunda etapa. como en
la Fig. 13-22. Como Ce est derivado a tierra, el cero introducido por la segunda etapa permanece en
gmlC,q. y suefecto sobreel margende fasees despreciable.Con los valoresde los componentesdelEjemplo
13-6. las Ecs. (13-51)y (13-5) se convierten en
a le

156.0 + 7.5e e

ns

al C

1794 + 262.46Cc

(OS) 2

Resolviendo la Ec. (13-53)con n =2030 tendremos Ce =9430 pF. Evidentemente este valores mucho
ms grande que el obtenidoen el Ejemplo 13-6. Adems no se puede fabricar en un chip una capacidad
de 9430 pF lo que hace que esta tcnica sea impracticable en el diseo de circuitos integrados.
Un segundo inconveniente de este mtodo consiste en que mientras provee la separacin de polos
adecuada. decrece el ancho de banda en lazo cerrado. Tomando Ce = 9430 pF se tiene
(/I e

= 70.89}J.s

l/ lC

= 2.477

(jJ. S ) 2

de donde
W IC

= 1.410 X 104

rad/s

W 2C

= 2.864 x Ilf rad/s

Ambos valoresson inferiores a los correspondientes al Ejemplo 13-6.

En consecuencia 0)" = ..,f I + 1) ro l ro 2 es menor con compensacin por capacidad en paralelo, y tal
como nos da la Ec. (13-43), se reduce el ancho de banda. Tambin podemos observar que O)x < 0)2cuando
se emplea esta tcnica y no se produce la separacin de polos.

Anlisis del lugar de las rafees (opciona l)

Los polos del amplificador en lazo abierto compensado vienen dados por

I +

a le S

a lCs2 =

,w

l')

l b{

Figura 13-23. Lugar de las rarees mostrando (a ) se paracin de polos. y (h) esrrec hamec. de banda de ambos polos. Se da la
situaci6n (a) cuando se emp lea la co mpensacin por efec to Miller. y la situacin (/1) cuand o SI.' emplea la de capacidad en para lelo.

592

Mtcroetectrontca moderna

1+

ais

(/ ~S ~

(13-561

Supongamos que Z I >002 , En la Fig. 13-23a se seala el lugar de los polos al ir variando C"
Evidentemente hay separacin de polos, siendo esta la situacin ex istente en los Ejemp los 13-6 y 13-8.
Alternativamente, supongamos ahora que 00 1< ZI <co2 indicando la Fig. 1323b el lugar de las races.
Obsrvese que tanto oole como <02e son menores que sus correspondientes valores en el ampl ificador no'
compensado . Frecuentemente la compensacin por capacidad en para lelo conduce a esta situacin con
disminucin del ancho de banda.

Resumen
Los pasos a seguir para el anlisis y diseo de un amplificador rea limentado se pueden resumir de la
siguiente forma:
l . Empleando los valores de los co mponentes nece sarios para satisface r las especificaciones en el centro
de la banda, aproximar AOL(.S) y T(s) usando los mtodos descrito s en la Seco 13-8.
2. Prueba de estabilidad como se indica en la Seco13-3.
3. Compensar el amplificador para tener aproximadamente la respuesta deseada en lazo cerrado. Para
predecir la respuesta en lazo cerrado se emplea la aproximacin de dos polos ,las Secs. 13-5 y 136, Y
los mtodos descritos aqu y en la Seco13-4 proporcionan las bases para la compensacin.
4. Emplear clculo simulado para obtener la respuesta en lazo cerrado y la funcin de transferencia en
lazo abierto.
5. Compa rar la respuesta del punto anterior con los valores previstos.
6. Ajustar los valores de los componentes para reduci r la diferencia entre las respuestas reales y las
previstas.
7. Repetir los puntos 4, 5 Y6 hasta obtener los valores finales de diseo.

REFERENCIAS
Sedra. A.S.. y K.C. Smith: " Microelectronic Circuits ," Hall , Nueva York, 198 1.
2

Gray. P.R., y R.G. Meyer: "Analysisand Design of Analog Integ rated Circuits," John Wiley and Sonso Nueva
York. 1984.

Blecher, F.H.: Design Principies in Single Loop Tran sistor Feedback Amplifiers , IRE T,",/IIs. Circut Thcocy,
vol. CT-4, n" 5, Septiembre 1957.

Ghausi, M.S.: "Elect ronic Devices and Circult s: Discrete and Imcgrated,' Ha ll, Nueva York. 1985.

Gre bene, A.B.: " Bipolar and MOS Analog Intcgrated Circuit s," John Wiley and Sons, Nueva York, 1984.

Bode. H.W.: "Ne twork Analysis and Feedbac k Amplifier Dcsign ," D. Van Nostrand Compa ny, Princeron.
NJ ., 1945.

Estabilidad)' respuesta de los amplificadores realimentados

M cGraw ~Hill

Schilling. D., y C. Belove : "Electronic Circuits Discrete and lntcgrated ,"

Nueva York, 1985.

Soclof S.: "A nalog Inrcgrated Circuirx," Prentice- Hall , Englew ood Cliffs, NJ ., 1985.

Nyquist, H.: Regeneration Theory,Befl System Tec. J.. vol. 11. pp. 126- 147, Enero 1932.

10

593

Book .Company.

Thom ron. R.O., C.L. Searle . 0 .0 . Pederson. R.B. Adle r. y EJ . Ange lo. Jr: "M ulristage Transistor Circuits,"
SEEC Co rnrnittcc Ser ies, vol. 5. pp. 108-1 18, John Wiley ano Sonso Nueva York, 1965.

TEMAS DE REPASO
131.

Considerar un amplificador realimentado con funcin de transferen cia de un polo solo.

(a) Cul es la relacin entre la frecuencia superior de 3 dB con y sin realimentacin?
(b) Repetir la parte (a) para la frecuencia inferior de 3 dB.
(e) Repetir la parte (a) para el producto ganancia-ancho de banda .

132,

Considerar un amplificador realimentado con funcin de transferencia de doble polo.

13-3.

(a) Esbozar, sin demostracin, el lugar geomtrico de los polos en el plano s despu s de la realimentacin .
(b) Por qu el amplificador es estable independientemente de la cuanlfa de realimentacin negativa?
(a) Indicar (sin demostrar) un circuito que tenga la misma funcin de transferencia que el amplificador

realimentado de doble polo.

134.
135.

(b) Esbozar la respuesta a un escaln tanto con sub-amortiguaci n co mo con sobre-amortiguacin.

Definir, para larespuesta de un amplificador de dos polos sub-amortiguado: (a) tiempo de subida. (b) tiempo
de retardo , ( e) sobrevalor o punta, (d) periodo de amortigu acin (e) tiem po de estabilizacin.
(a) Esbozar. sin demostracin. el lugar geomtri co de los polos de un amplificador de tres polos despus

de aadir la realimentacin .
(b) Indicar dnde el amplificador se hace inestable.

136.

137

138.
139.

13-10.
13-11.

1312.
13 13.
13-14.

13-15.
13-16.

1sil Is

15

l.

Consideremos un amplificador mltiple con

< 21 < 31 < ... < J Sn Bajo qu circunstancia s la
respuesta con realimentacin viene determina da por
(a) S I y S 2' y (b) por SI solamente.
(a) Definir la estabilidad.
(b) Para que haya estabilidad dnde deben estar los polos de A,(s)?
(a) Explicar el criterio de Nyquisl.
(b) Dibujar el diagrama de Nyquist de un sistema estable.
(e) Repetir la parte (b) para un sistema inestable.
(a) Defmirel margen de fase 0 M
(b) Sealar 0 M sobre los diagramas de los Temas 13-8b y 138e.
(a) Definir el margen de ganancia.
(b) Sealar el margen de ganancia en los diagrama s de los Tema s 13-Sb y 13-Sc.
(a) Dibujar los diagramas de Bode correspondi entes a los tema s 13-Sb y 13-Sc.
(b) Identificar los margenes de ganancia y de fase en los diagramas de Bode del apartado anterior .
Qu se entiende por compensacin?
Explicar con la ayuda del diagrama de Bode, cmo puede compensarse un amplificador.
Describir el mtodo mediante el que se pueden determinar los dos primeros polo s dominantes de un
amplificador en lazo abierto.
(a) Si la respuesta en lazo cerrado muestra un polo dominante, debe la respuesta en lazo abierto tener un
polo dominante? Expliquese.
(b) Comentar el punto anterior.
Describir la separacin de polos.

594

Mtcroelectrontca mo derna

13-17. Comparar los m todos de compensac in del polo dominante por erec to Miller o por ca pacidad en para lelo .

13-18. (a) Qu se entiende por realimen tacin posiliva?

(b ) C moesfn relacionadosAr '1 A en un amplificador con real imentacin pos itiva?
(e) Si T = - I Cul es la ganancia A,.?

Caractersticas
del amplificador
operacional

El amplificador operacional (Amp-Op) es el ms empleado de los circuitos Integrados analgicos. En

este capulodescribiremos las propiedadesde los Amp-Op prcticos y relacionaremosestas caracterfstieas
con las tcnicas del diseo de circuitos integrados analgicos. Siendo el Amp-Op un circuito muletapa
que casi siempre emplea la realimentacin, las materias tratadas en este capulo van unidas a muchos de
los conceptos discutidos en los Capulos 10a 13.

141. ESTRUCTURA DEL AMPLIFICADOR OPERACIONAL

El Amp-Op introducido en la Sec . 10-21 es una fuente de tensin de dos entradas gobernadas por

tensin. cuya tensin de salida es proporcional a la diferencia entre las dos tensiones de entrada. En la
Seco10-2 1 se describieron las caractersticas del Amp-Op y su empleo en los amplificadores inversores
y no inversores bsicos. La respuesta en frecuencia de estos amplificadores se coment en la Seco11- 13.
En la Tabla 141 se resumen los dates del Amp-Op ideal y del prctico.
Tabla 141. Ca ractersticas del Amp-Op
Propirdad
Ganancia en lazo abierto
Ancho de banda en lazo abierto
Relacin de rechazo

del modo comn

Resistencia de entrada
Resistencia de salida
Corrientes de entrada
Tensiones y corrientes offset

ki ea

Infmita
Infmita
Infinita

Infinita
Cero
Cero
Cero

Prctico (tpicoJ
Muy aha ( 10' )
Polo dominanle ($O 10 Hz)
A lta (~ 70 dB)
Alt a (~ 10 MQ)

Baja 500 Q )
Baja 0,5 }lA)
Baja 10mV. <0,2 nA )

Vamos a examinar algunas de las razones que abonan los valores lisiados en la Tabla 14-1. Puesto que

las etapas del Amp-Op bsico son amplificadores realimentados, es deseable tener una ganancia en lazo
abierto elevada (y por tanto una relacin de retorno alta) para asegurar una dependencia exclusiva de la
ganancia en lazo cerrado respecte a las resistencias de realimentacin RI y RI (vase la Fig. 104 2).
Anlogamente, la mayor parle de Amp-op se disean para una funcin de transferencia que contenga un
polodominanle. Enestas condiciones. Jos productos del ancho de banda por las ganancias en lazo abieno
y en lazo cerrado son iguales. Asf. para una ganancia en lazo cerrado dada. el ancho de banda queda
prontamente determinado.

596

Mtcroetectronica

I1UJ' /(' TlUJ

Para asegurar que la seal de salida sea pro porciona l a la d ife rencia e ntre las tensiones de entrada es
necesaria una e levada re laci6 n de rechazo de l mod o comn . Con un va lo r a lto de s ta , las sea le s de l modo
co mn que frec uentemente contienen co mpo ne ntes en co nlinua afectan poco a la salida del amp lifica dor.
Para aproximarse a las caractersticas de un amplificador de tensin idea l, e l Amp-Op debe ten er una
resiste ncia de entrada a lta y una de salida baj a. La comente en ca da una de las dos entradas es idea lmente
nu la. Esta s corrientes en continua forman pa rte de las corrie ntes de polarizacin de la e tapa de e ntrad a y.
puesto q ue los c ircuitos integrados invariable men te estn directamente acoplados. deben ser peq ueas
pa ra ev itar interacciones no deseadas co n la fuente de sea l.
En un c ircuito integrado ideal podemos compag inar e xactamente las caracter sticas del tran sistor
con los va lores de los componentes. Independien teme nte de c uan sofis ticada sea la tcnica de fabricacin,
en la prcnca rea l es imposible una co mpag inac in exacta. Las te nsiones y co rrientes offset! so n nd ice
de l desequ ilibrio del circ uito, q ue evide nteme nte de be ser baj o.

Estructura de dos eta pas

La mayora de los Amp-Op disponib les en el me rcado emplean la estruc tura de la Fig. 14-1. Esta
co nfig uracin en cascada, se denomin a corrientemente amplifi cador operacional de dos etapas porque
nica men te e l amplificador d iferenc ial y la etapa de ganancia contri buye n a la ga na ncia de ten si n global.
El amp lificador d iferencial se emplea como etapa de en trada para provee r las entradas inversora y no
inversora. la alta relaci6 n de rechazo del modo comn. y la gran res istencia de e ntrada. as co mo la ga nancia
de tensin. La baja resiste ncia de salida del Amp -Op se logra po r la e tapa seg uido ra de em isor de sa lida.
El desplazador de nive l ajusta las tensiones en continua de form a que la seal de tensin de salida queda con
refere nci a a tierra. Se necesita ajustar los ni veles en continua porque las etapa s de ganancia e stn
directamente acop ladas. Como sea que no se pueden cons tru ir en un chip condensadores de ca pacidad
e levada. los ci rcuitos integrados quedan virt ualme nte d irec tame nte acopl ados . La e tap a de ga nanci a
interior es un amplificador de tensin de gran ganancia q ue se e mplea para tene r una gran ganancia e n
lazo abierto.
En el prrafo anterior vemos q ue las eta pas de entrada y de sa lida deb en re lac ionar el Amp -Op con e l
mundo ex te rior, es decir, que debe n servir de intermedia rios entre las fuent es de las seales de entrada y
el amplificador y entre el amplificador y la carga. Al d isear las etapas de e ntrada y de salida , a veces hay
que sacrificar la ga nancia pa ra conseguir una re lacin apropiada con e l exte rior. En estos casos se aumenta
la ga nancia de la eta pa amplificadora interi or de forma que la amplifica cin rotal satisfaga las ex igencias
del d ise o.
Dedi caremos las cuatro secciones sig uiente s a la de scripcin de cada una de las cuatro etapas de la
estructura de la Fig. 14 1. enfocadas hacia las etapas BJT; los Amp-Op FET se ver n en la Se co 14- 10. En
los prob lemas ilustrativos de es ta seccin se e mplea n los datos numricos del Am p-Op lipa 741.
introd ucido en 1966 po r Fa irc hild Semic ond ucto r, Inc., ac tua lmente lo fabrica n m uchos con structo res.
74 1 emplea la estructura en dos etapas de la Fig. 14-1. y probablem ent e e s e l Amp-Op m s ext ens amen te
usado.

-.:
Amplificador ~
Entrada{s)
direrencial

Etapa de
ganancia

f-.

Desplazador
de nivel f-.

Seguidor
de emisor

f- Salida

Figura 141. Arquhcc tura de un AmpOp de dos etapas.

1 Se lrala de lensi",n.. y corrientes de'pl l.ladao~ '" descentradas respeclo a Una posicin central. No ex isliendo Una denom in.....in
eommrer ne aceptada en e"' lellano. respeumos el vocablo orig inal offsel (N. dtl T.l.

Caractersticas del amp lificador operacional

597

142. LA ETAPA DE GANANCI A CON CARGA ACTI VA

La etapa interior del Amp-Op debe tener una gananc ia de tensin alta. En la Sec o lO-lO se demostr
que la ganancia de una etapa BJT depende de la resistencia de co lecto r empleada y del valor de p~ del
transistor. Frecuentemente en esta etapa se emplean transistores compuestos de alto ~~ tales co mo el par
Darlington Colector comn-Emisor comn en cascada (Seo. 1O~17 ) . Sin embargo no puede fabricarse
convenientemente en un chip una resistencia de co lector elevada, y aun cuando no fuera ste el caso, los
niveles de tensin resultantes no son practicab les. Por ejemplo. a travs de una resistencia de 100 kil
conduciendo una corriente cont inua de I mA existe una cad a de tensin de 100 V, por lo que se necesitara
un suministro de potencia a ms de 120 V para ob tener seales de salida de 20 V de pico a pico .
Evidentemente esto no es conveniente.
Para solventar esta limitacin se emple an cargas activas. Una carga activa es una fuente de com ente
cuya resistencia de salida se emp lea en lugar de la de colector como se ve en la Fig. 14-2. La fuente de
corriente (carga activa) de esta figura est formada por un par de transistores latera les pnp Q3 y Q4 (Sec .
5-3). El emp leo de transistores Imp determi na el sen tido apropiado de la corr iente de colector en el
transistor npll QI y proporciona la gran resistencia de salida, Puesto que casi toda la corriente est en la
fuente y no en la resistencia de salida, queda solventada la necesidad de tensio nes de suministro alias.
Tambin es evidente que la resistencia de salida de la fuente es, en el modelo de pequ ea seal , la
resistencia de co lector.
Carga activa

o',

A la etapasiguiente

Figura t42. EJapaen emisorcomnen la que la fuenle de correme seemplea como carga activa.

La recta de carga
Para demostrar la efectividad de la carga activa tracemos la recta de carga sobre las car actersticas de
salida de QI . Supongamos que la fueme de corriente est diseada para dar una corriente de I mA, y que
el transistor Iml' tiene una tensin Ea rly V" 100 V. La tensin de realimentacin es de 15 V. Segn las
leyes de Kirchhoff

- In

:=

In

(14. ' )

La caracterstica tensin-corriente de la fuente de corriente representada en la Fig. 14-30 refleja la

598

Mtcroetectronica moderna
lo - m"

100 1'' '

1.2

.,

1.O

8O, A

" ----

60 1'; - - -

O8

40 1'''

O6

RecU. de carga

o.
o.2

2O, A

1 - 10 ,."

10 12 14

16

, b)

FiIU'"

.".J.

(a) Caraclerisca lensin-corrie nle de una Ieemeoeccmeme. (b) Rmadecugl clWldo seemplea comOcargl

lClivl .

tensin Early. La curva de la a es la de una resistencia no lineal. y siguiendo el mtodo descrito en la Seco
41 1se puede construir la recta de carga de la Fig. 143b. La recta casi horizontal entre A y B co rresponde
a la gran resistencia r o = V) lel = 10011 = 100 kl. Efectivamente si se prolonga la recta de car gas ( lnea
de trazos) cortarlo el eje VCEI en VA = 100 V. As pues. par a tener la misma recta de carga (entre A y B)
utilizando una resistencia de co lector se necesitar una ten sin de alimentacin de 100 V. Ob servando la
Fig. 143b se ve que un pequeo cambio en 1' 1 produ ce un gran cambio en VCEI' y por tanto se ha
conseg uido una gran ganancia .
R,

v,

'

e.,

r.

'''1

....".

. II U<OI<

' 01 I

R,
'Iura 1...... CiJeuiloequivalenlt:a baja fJecuencia del de la Fig. t4-2.

Mode lo de peq uea seal

En la Fig. 144 se representa el modelo de pequea sea l de la etapa que con tiene Q I Yla carga activa.

Caractersticas del amplificador operacional

599

Puesto que la resistencia de colector ro) de un transistor pllp frecuentemente es de valor comparable al de
la resistencia de salida r o l del transistor npll . ambas debern incluirse en el modelo. La carga efectiva en
esta etapa es la combinacin en paralelo de "01' y Rol Y la resistencia de entrada R, de la siguiente etapa.
Obsrvese que Ri tambin ha de ser grande para minimizar la carga. De no ser ste el caso, la ventaj a de
la carga activa se ve contrarrestada, y la ganancia de la etapa reducida, En la Fig. 141 la carga de la etapa
de ganancia es la resistencia de entrada del seguidor de emisor. Esta gran resistencia de entrada ayuda a
reducir el efecto de la carga en esta etapa.

Ejemplo 14-1
La Fig. 14-5 representa el esquema simplificado de la etapa de ganancia del Amp-Op 74 1. La fuente
de seal y la resistencia de fuent e rep resen tada comprende el equ ivale nte de Thevenin del
amplificador diferencial que sirve de entrada a la etapa de ganancia. El transistor P"P Q13B es parte de

R,
If.09 Mn j

v,

50kn

loa n

Figura 14-5. Etapa de ganancia de un Amp Op de lipo 741 . los transistores QI6yQI7 fonnan Ufl conjunto Cotecsor-ccm n.
Emisor-comn (CC-CEI. ylosQI 38 yQI2sonla carga activa. La combinacin V R representa elequivalente deThevenin de
la etapa diferencial.

la carga activa de la fuente de corriente en la etapa. Los transistores estn numerados correspondindose
conel diagrama delcircuito delamplificador completo de la Fig. 141 9. Los transistores estn polarizados
a ICt 6 =16 ~ A e 1m =leoll =550 ~A. Todos ellos tienen Po= 250 Ylas tensiones Early son 100y 50 V
para dispositivos /lpn y pnp respectivamente. Supongamos I'Jt =O para todos los BJT.
Determinar la ganancia de tensin V) V,. la resistencia de entrada R'2y la de salida R;'l en esta etapa.

Soluci6n
La etapa de ganancia es una cascada Colector comn-Emisor comn. El diagrama esquemtico del
circuito de pequea seal es el de la Fig. 14-60. El modelo Incremental del circuito est representado en
la Fig. 14-6b. Siguiendo el proceso descrito en la Seco10- 16 hallaremos primeramente la ganancia Ar
del seguidor de emisor (etapa en colector comn). Mediante la Tab la 10-3 tendremos
(250 + I50
emplendose r... = {J.JR", = {3"V ,I1("l1o = 250 x

f~ =

39 1 kn.

600

Microelectrnica moderna

r.16

(391 " 1)

+
R,

v.1J r."

(6J)l) Mn)

V.16

8.... V. l

(1 1.4 Ul)

'(182 ill)
r...
V.
(90.9k!l)

50'"
100 0

Etapa CE

lb!
Fig ura 14-6. (o ) Representacin en alterna de la Fig. 14-5. (h ) el c lrr uitu eq uivale nte de pequ e a seal de (al v lido a baja s Irec uen-

ctas.

La resistencia de salida de esta etapa (que acta como resistencia de fuen te de la etapa en emisor co mn)
es, seg n la Ec. (10-52)
6090 + 391
R .. = 5011 250 + 1 = 17.0 kll

Vase que,." de Q I6 es W = 6.25 Mil Y6.25 M.o 11 50

kn

= 50

xn.

La resiste ncia efectiva de colector para la etapa en emisor comn es el valor de rodel transistor pnp de
carga, o
50
Re" = r..,. = 0.55 = 90.9 kn
La resistencia de salida ,.,,,, deltransistor

I1pll

Q 17 es

100
r"" = = 181.8 k!l
0.55
Mediante la ecuaci n de la ganancia dada en la Tabla 103 para una etapa en emisor com n con
resistencia de emisor, se llega a
- 250 x 90 .911181.8
A, ~ =
= - 334
17.0 + 11.4 + 0.1 + 250 x 18 1.8 x 0. 1/( 181.8 + 90 .9)

Caractertsticas del amp lificador operacional

601

La gananciatotal de la etapa es

La resistencia de salida de la cascada Colector comn-Emisor comn es la resistencia de salida de la

etapaen emisorcomn. Con los resultados de la Tabla 10-38 se obtiene

R;, = 90.9 11

[ 181. 8 (1

250 x 0. 1

)]

= 71.8

kn

17.0 + 11.4 + 0. 1
La resistencia de entrada R'l es la resistencia vista mirando la etapa en colector comn. La .esistencla
de emisor efectiva de esta etapa es de SO ka en paralelo con la resistencia de entrada R~ de la etapa en
emisor comn. As, de la Tabla 10-3 tenemos

R,

= 11.4

+ (250 + 1)0.1 " 36.5 kn

y
RE = 50 1136.5 = 21.1 kO

por tanto
Ru

= 391 + (250 +

1)21.1 = 5.69 MCl

Limitaciones de las fuent es de corriente pnp

Los transistores pl1p tienen valores de I3F ms bajos, menor corriente admisible y tensiones Early VA
inferiores que en los transistores npn, y en consecuencia la actuacin de las fuentes de corriente pnp es
algo inferior a la de las npn. Los valores ms bajos de VAse traducen en una resistencia de salida inferior.
Esta limitacinpuedesuperarse empleando una fuente de corriente Widlar, Wilson o cascado, cada una
de las cuales tiene una resistencia de salida mayor que la de una puerta simple.
Paracompensar las otras dos limitaciones normalmente se emplean ciertos circuitos tcnicos. Uno de
tales circuitos es la fuente de corriente compuesta pnp-npn representada en la Fig. 14-7. La fuente bsica
est fonnada por los transistores pnp Q3 y Q4 mientras que los transistores npn Q 1 Y Q2 actan como
Fuente de
corrienteprrp

1"

"v{r

Amplirtc adof
de corriente
compuesto np"

1'
F1ilura 14-7. Fuentedecorrientemilua prrp.rrplI. Los transistores Ql y Q2 aculancomo emplficedcres de corriente.

602

Microd utrnica moderna

amplificador de corriente. Si la relaci6n entre las reas de los emisores de Q2 '1 Q I es

tendremos
/.. - / N

(1+ ~:)

AlA" entonces
(142)

supuesto que los transistores npn tengan P, AJA. (Prob. 14-4). La consecuencia de la Ec. ( 14-2) es la
de que se puede increme ntar la corriente de sa lida, pero slo Q I '1 Q2 cond ucen la mayo r co rriente. Por
ejemplo supongam os que l. '" 100 ~A, que es un lmite prctico para un transistor lateral pnp '1 que
hacemos AlA, = 4 entonces /o = 500 ..LA. Sin embargo, Q2 que es el transistor npnde mayo r rea conducir
la mayor parte de esta corriente (- 400 JiA).
Recientes adelantos en la tecnologfa permiten fabricar transistores npn '1 pnp co n caractersticas
complementarias. La fabricacin de lates dispositivos resulta ms cara ya que precisa de varios procesos
adicionales. Analog Devces. Jnc., emplea esta tecnologa en la fabricacin de algunos de sus Amp-Op
u a iras productos analgicos integrados.

143. LA ETAPA DIFERENCIAL

En la Fig. 14-8 se representa la estructura bsica de una etapa de amplificador diferencial integrado .
El elemento activo en la citada figura es un BIT (o FE1) o una etapa compuesta tal como una configuracin
cascodo o un par Darlington (Sec. 10-17). La etapa de entrada diferencial tiene tres cerac terfstlcas
Importantes que son: la relacin de rechazo del modo com n, la resistencia diferencial de entrada Ro '1
la ganancia A/MI del modo diferencial.

La relacin de rechazo del modo comn (CMRR)

La relacin de rechazo del modo comn de una etapa diferencial BIT se ded ujo en la Ec. ( 10- 30)
repetida por conveniencia en la Be. (14-3)
CMR R :: I + 2g...RE

(14))

en donde se ha supuesto que r. R. y P.. 1. La Ec. ( 14- 3) indica claramente que para que el CMRR
sea grande, lo ha de ser tamb in RE' En la Fig. 14-8, REse ident ifica co mo resistencia de salida de la fuente
de corriente empleada en la polarizacin de los elementos activos. Si se emplea una fuente de corriente
simple y el elemento activo es un BJT, entonces R f; :: V...llo y g", :: 1~I2 VT ' (Recurdese que cada mitad
del par diferencial acarrea la mitad de la corriente de fuente.} Empleando estos valores en la Ec. (14-3)
tendremos

A) = VA
CMRR= 2 (.!E..)(V
2V
v,
T

(14 4)

/0

En un transistor npn con V,. = 100 V, CMRR:: 100 V/25 mV = 4()()() o CMRR = 72 d B. Esta es
(aproximadamente) la relacin de rechazo de l modo comn mn ima aceptable anotada en la Tabla 1 4~ l.
Para aumentar esta relacin debe aumentarse la tensin Early efectiva, es dec ir,la resis tencia de salida de
la fuente de corriente. LosAmp-Op con relaciones de rechazo de l modo com n co mprendidas en tre 80 y
90 dB emplean nonnalmente fuentes de corriente wnsce, Widlar o cascado.

Caractensttcas del amplificador operacional

603

- --

- - -- --

:.-

"'-

fU CP

v.

1
7

R,

1
"1

Ib l

Figura 148. (a) TopologlabAskade un amplificadordiferencial. (b) Disposicin en emisor acoplado de (al.

Resistencia de entrada Hu
La resistenciade entradadiferencial R~de la etapa diferenciales la resistenciade entradadel Amp-Op.
Para aproximar la entradade una fuente de tensin ideal gobernada por tensin, R~ debe ser grande. La
resistencia diferencial de entrada es
R,. _ 2r

..

"" 2{3.. = 2{3"V T

s;

le

(1 451

En la Ec. (145)observamosqueuna R~elevadarequiere corrientes de polarizacinms bienpequeas.

Por ejemplo, para un transistor con ~. "" 250 Ysiendo R;, = I Mn se necesita una corriente de colector
le= 12,5 ~A .
Paraaumentar RiJ se empleancorrientementedos tcnicas: emplear etapas de entrada FET y emplear
en el pardferencial transistcres de ~ elevado. El uso de etapas diferenciales FET,que se vern'en la Seco
14 10, (procesos BIFET yBIMOS) dan unas resistencias de entrada superiores a 1011 n. Esta tcnica se
emplea en el Amp-Op Analog Devices AD5449.
Cuandoel valor efectivo de ~Q de los elementos activos se incrementa con el uso de un par Darlington
con transistor compuesto, la impedancia de entrada aumenta apreciablemente. No obstante, otras limitaciones, como la respuesta en frecuencia, muchas vecesexcluyen las etapas de entradadel par Darlington.
El empleo de transistores super-ji (Sec. 53) en el par diferencial da una alta resistencia de entrada a los
niveles de corriente habitualmente tratados. Para un transistor super- P<P.. =5(00) polarizado a le = 12,5
~A, R~ = 20 Mn. Evidentemente, de una reduccin de corriente resulta un aumento en ROl'

La ga nancia en el modo diferencia l A mi

Puesto que la etapa de entradadel Amp-Op es una de las dos etapas de ganancia conviene hacer que

604

Microelectrnica moderna

la ganancia en el modo diferencial A DM sea alta. En consecuencia, tambin en estas etapas se emplean
cargas activas. De la Ec. ( 10-86) se deduce

IAo.,,1 ""
Recorda ndo que
amplificador como

I 'lm

"

I~
I
On u

/3"R
r.

L
""

K,,,R L

(14-6)

= VJ2 [Ec. (10-9 1)] podemos expresar la tensin de salida diferencia l del
(14-7)

siendo R l la combinacin en para lelo de la resistencia Re de la carga activa y la resistencia de salida ro

del elemento activo. De la expresin de K.., en funcin de la corriente de polarizacin resulta
(14-81
+ I'C{-

1+1S VI

r-;=====!:====::-,

Fuente de

corriente lEE

Q8

QI

Q'

Entrada

QJ
Q'

1'oWu."

" rr

(I 91' A l

Sal ida

Q1

QS
!ka

Q6

soen

Ca rgas
act ivas

!ka

~ vu

( - 1S V

Figura 149. Etapa de entrada del AmpOp tipo 74 1. El elemento activo en el par difere ncial es t formado por los transistores
cancelados CC-CB Q I-Q 3 y Q2-04.

Coraclertlcas del amplificador operaclolUll

60S

Esta ltimaecuacinpone de manifiesto que la transconductancia eficaz de una etapa diferenciales la

cuarta parte de la de un BIT nicopolarizado por una corrientede colector la'
EjempJ ]42
La Fig. 14-9 corresponde a la etapa de entrada del Amp-Op 741. Las combinaciones de transistores
npn-pnp 01 y 03 Y Q2 Y 04 forman el elemento activo del par diferencial. Las cargas activas las
proporcionan las fuentes de corrientede tres transistores OS, 06 YQ7. Los transistores Q8 y Q9 forman
una fuente de corriente pnp que se emplea para la polarizacin de base y asegurar que los transistores
permanezcan en su reginactiva cuandono haya ninguna sealde entrada aplicada. Los transistores del
Ql al Q6 estn polarizados a le = 9,5 .LA, Y todos ellos tienen Po= 250. Las tensiones Early son de 100
y de 50 V en los transistores npn y pnp respectivamente.
Determinarla ganancia VjVl' la resistencia de entrada diferencial R1tI , y la resistencia de salida Ro.
Emplese la representacin esquemtica de pequea seal de la etapa diferencial de la Fg. 14-10.

Solucin

Para analizar este circuito resulta conveniente el mtodo de obtener el equivalente de Norton de la
etapa. La conversin del equivalente de Nortonal equivalente de Tbevenn dar la resistencia de salida y
la gananciade tensin. En la Pig. 14-10, Yde acuerdo con la ley de Kirchhoff,la = la + la' El elemento
activo compuestoQ2 y Q4 puedeconsiderarse como un seguidor de emisor (Q2) excitando Q4 conectado
comouna etapa en base comn,es decir, un circuito cascodo. Esto se pone de manifiesto en el circuito
equivalente de la Fig. 14-lla. La resistencia de entrada de la etapa en base comn es rJ(1 + Pa).. l/grnt
y puede representarse el seguidor de emisor por su equivalente de Trvenn -VJ2 en serie con 1/g"'2
como

1,,

Ika

SOkO

- '"

A laetapa
de ganancia

IkO

Flgufa 1410. Representacin de pequeaseal de laetapa diferencial de un Amp-Opde npc 741. La carga acliva es la fuenle de
correnre con ganancia(QS. Q6 'J Q7).

606

Mtcroetectr ntca moderna

Q:

Q'

1,.

Q'

r-

-'
,

1,.

Etapa en base
com n

Seg uidor de
e misor (etapa en
coiecroc comn)

Carga lICIiva de

gran res istend a

'"
l'
:.,

Carga
acriva

Equivalente de 'rhe vemn de la

e tapa en cclector comn
lb '
"'gura . 4 11. la ) Otro trazado de l ci rcuilo de la Fig . 14 - 10 para mostrar las conex ionc:sCC-C B. (b) Ctrcuuo equivalen te de la
pene del amplirltado r en base com n. La e tapa en cciecroc com n se ha sustiluido por su eq uiva lente de Thhen in V en serie
con I/K. ! . (,Ntlltr. se ha e mpleado e l concepeodel sem i-circu ilo pre sentado en la Se cc in 10- 19 ).

J2

se ve en la Pig. 14-l l b. O bs rvese que en la condicin de circuito ab ierto (Rn-)oo) la ganancia de la

e tapa en colector comn es la unidad . y que con R. = O su resistencia de salida es rK / ( 1 + P)=o l/g.r La
comente 1", es. seg n la ley de Kirchhoff para el lazo
1.... := -

_ _- ..;.V"'J2:::-_

II g",:

+ I/g..,.

1/ I

- g. VJ
4

l.

ya queg. !y g~ son iguales purque 0 O = I lc~ Suponiendof .. I . Cc~ = - In = s; Vj4. Por la simetra
del circ uito. In = R",VJ4. Y siendo l o la corrie nte en la ca rga act iva tendre mos 1C6 = In = K.YJ4. Por
tant o. la corriente de sa lida lo es

/ := ,I.'",lt" + ,l.'", V./

,l.'", V"
"
4
4 := 2
Haciendo operaciones
g", =

9 .S

25

= tl.JH m U

/.. = O.19V.1

mA

Tal como se ve en la Ag. 1410 la resistencia de sa lida de la etapa es la combinacin e n paralelo de

las res istencias de salida R". y R"" de Q4 y Q6 respec tivamente. La resistencia de salida de la e tapa en
colector comn (Q2) acta como resistencia de em iso r Q4 como se aprecia en la Fig . 14-12. Ambas
resistencias R... y R"" vienen dada s por

R. = r.. (1

Caroaertsttcas del ampliflcador operacional

ya que R. = r. = O. Los valores paramtr cos necesarios para el clculo de RfM y Roo son
g", ~ = g ",~ = g" 06 =

t.

9.5

25

V, =

= 0.38 mU

1
-g",~ = -0.38
= 2.63 kll

VA
50
lOO - -9.5
= = 5.26 Mn
, 06 - 10.5 Mll
le
9.5
./!".. 250
r..~ = r..1> =
= 0.38 = 658 kfl

r....

= -

g",~

R ,,~

= 5.26 ( 1 +

250 x 2.63)
= 10.5 Mll
658 + 2.63

R,. = 10.5 ( 1 + 250 x 1) = 14.5 Mn

658 + 1

R" = R," 11 R,. = 10.5 11 14.5 = 6.09 Mll

~

1/'.,1

Q4

Ikn

R.

Cargaacuve
Figura t4 lZ. Representacinde allema de laetapa diferencial empleada para poder calcular la reslstencle de salida Ro'

La tensin equivalente de Thevenin es

v"

= I"R " = 0. 19Vd x 6090 = 11 57 Vd

Con lo que la ganancia de la etapa de entrada diferencial es

Al

V"

V,

11 57

607

608

Microelectr nica moderna

La resistencia de entrada del modo diferencial de esta etapa Ri<J es el doble que la resistencia de entrada
de la etapa seguidora de emisor Q2 (vase la Ec. (14-5) ). La resistencia de emisor de esta etapa es Ilgm4'
la entrada a la etapa en base comn (Q4). Por tanto
R,, = 2 ( r n !

{3..,, +

')

; "' ~

o sea
R i"

:::

2 lMM

+ 6."iM) ::: 2.63 MH

La ganancia global de las dos primeras etapas es A lA2 220x 1157 2,54xlO}. Este valor es la
ganancia en lazo abierto del Amp-Op ya que tanto la etapa de desplazamiento de nive l como la de salida
seguidora de'emisor tienen prcticamen te una ganancia de tensin unidad. Norm almente los fabricantes
especi fican el valor mnimo de la ganancia en lazo abierto en 2x lOS. Las diferencias qu e puedan darse se
atribuyen a las tolerancias de elaboracin en las corrie ntes de polarizacin. P y ten siones Early del
trans istor. Adems. los efectos parsitos relacionados con el sustrato tienden a rebajar la ganancia del
amplificador. En la Tabla 14-2 se resumen los datos del tipo 74 1 as como los de otros Am p-O p que se
estudian en este captulo.
p

T ab la 142. Datos tpicos de algunos tipos de Amp -O p

Tipo 74 1
(2 etapas)

LM 118

(3 etapas)

LM IOH AO 6 11
AD507K
e uper b (BIFET) (banda ancha)

- 1.",iO. off ,

s5

s,

_ Corri. . .. d. pelan,ac in ,nAl

esoo

s 2 ~ 1l

s U.U2.'i

s l~

s 2110

", ~ ll

s o.cm

s l~

ll1

IUU

se

9U

d'..do ,mV)

'n<n,nI, off"" ' n"'\

_ G. n....in 1.. <>.bi. ~o(d B \

-

CMRR ,d8 1

R..i.l<n< i.

d< . .. ,.d" {Mil >

RII"'" <1<'''''''''00 'V/IJ'

U..'i

2: ~O

"

_ fr"",u,n' i. do ~' n_ i . lI/I idacl,MH,\

_ F,,,,,,n. n<;' <1<
pi' ''''

l"'''I'": .' ~ 1I1l

- 1 1<,"1'" d. " " b,Io " <;'" , ~ ,

10

IO(KI

:s O..'i

IUO

n. z

'S.'i

"

I(I {)

'"

1110

11)"

.111U

"

211{)

.' ~
.l ~

MlU

U.9

144. DESPLAZAMIENTO DE NIVEL

Puesto que no se pueden emplear condensadores de acop lamiento (si el amplificador ha de trabajar
con cont inua) se hace necesario desplazar la tensin de una etapa antes de aplicar su salida a la etapa
sigu iente. Tambin se necesita un desplazamiento de nivel para que la salida sea muy prxima a cero en
el estado de reposo (sin seal de entrada). La resistencia de entrada de la etapa de desplazamiento de nivel
debe ser elevada para evitar carga a la etapa de ganancia. Asim ismo es conveniente que la resistencia de

Caractersticas del amplificado r operacional

609

salida sea baja para excitar apropiadamente la etapa de salida. Un seguidor de emisor (Fig. 14-13) puede
servir de compensador y al mismo tiempo de desplazador de tensin. Si la salida V. se toma en el emisor,
el cambio de nivel ser VlI V = V. l .. 0,7 V. Si no es sucieme esta variecin se deber tomarla salida
en la unin de dos resistencias en la rama del emisor como se ve en la Fig. 14- I Jo. Entonces el
desplaumiento de tensin se ve acrecentado por la cada a travs de R,. Esta disposicin tiene el
inconveniente de que la tensin de seal sufre una atenuacin R/ (R, + R1) . Esta dificultad se evita
sustituyendo RJ por una fuente de corriente /. como en la Fig. 14-13b. El desplazamiento de nivel ser
ahora V.. - V, = - (V8t." + /.. R\) Yno hay atenuacin en alterna para una fuente de corriente de resistencia
muy alta.
La Fig. 14-13c representa otro desplazador de tensin en el que se emplea un diodo de avalancha.
Entonces V.. V, =- (Vil + Vi) ' Tambin puede emplearse en lugar del diodo Zener un cieno nmero de
diodos pn polarizados en directo. Si la resistencia dinmica del diodo Zener (o de la cadena de diodos) es
pequea comparada con R1 puede despreciarse la atenuacin de la seal.
j

"

v,

v,

-
v,

R,

R,

v.
l.

'"

'"

'd

Figura 14 13. De:spln adoresdc nivel empleando un seguidor de em isor.

El multiplicado r VII;
En la Fig. 14-140 puede verse una interesante fuente de tensin fabricada fcilmente en fonna
monoltica. Si la corriente de base puede despreciarse frente a la corriente en R}y R~ el circuito acta como
un multiplicador de V,u debido a
V

= -V"
IR) +
R

R~)

= VIIi:

(I + -R
,)
R

(14-9)

Esta fuente de tensin se emplea en lugar de R, de la Fig. 1413a tal como se ve en la Fig. 14-14b. El
cambio de nivel en continua V, V..se puede expresar

V-

v,

= Vn ( 2 +

~:)

La ganancia de tensin para pequea seal, supuesto que P.. 1 es

Al =

V..

-v, --I + K_ ~ R l

K...~Rl
K_! (R l +

(14- 10)

R. IIl1 + K..., R~)

610

Microeectr ntcamoderna

Q~

1',

Multiplic ador Vl/E

R,

R,

R,
r-

R,

,.,

'o,

.'gura 14-14. (a ) Un multiplicador VfII. es una fuente de tensin V. (h) El circuito anterior empjeado cc mo desplazador de nivel.

para M"'/?2 1 y R ~ (RJ + R )1(1 + 8m,R) , EI circuito de la Fig. 1414b tiene la ventaja de que el
desplazamiento de nivel en continua depende de la relaci6n R'R( que se controla con precisi6n y que se
alcanza con ganancia unidad. El mayor inconveniente del circuito es que la dependencia respecto a la
temperatura de V" - V, es la misma que para BR~' (- 2,2 mV f e). La etapa elevadora del Amp -Op tipo 74 1
normalmente es un simple seguidor de emisor.

145. ETAPAS DE SALIDA

La etapa de salida de un Amp-Op debe ser capaz de sumini strar la corriente de carga, y su resistencia
de salida debe ser baja, A su vez, esta etapa debe proveer un recorrido grande de la tensi n de salida;

QI (sal)

Q2Corte
- 1' lIl " UN'

v,

Ql Co rte

--L

l' I I,' OS'

Q2 (~t )

- 1'/./
l ~l

lbl

Figura 14-IS. Etapa de saldad c segidor de ernisor cc mplementario. (l/ ) Esquema dcl circ uito, (h) Caracrerlsrca de transferencia
de tensin . El tramo hor izontal de la caracte rtstc a e n las pro ximidades del or igen introd uce distorsin de cruce,

Caractersticas del amp lificador operacional

r
f Polarizacin

"

- 1'1'1:

..J.

- I 'H

'o ,

6 11

+ V -,,,,,,

'"

Figu ra 14-16, (a) Diodos conectados en serie en el seguid or de emiso r complementario . (h) En la caracterfstica de transferencia
de tensin no se acusa distorsin de cruc e. Sin em bargo, cuando Vi == 0, Vo no es nulo, sino igual a -V8E2'

idealmente la tensin de salida de pico a pico debe aproxi marse a la tensin total de suministro Vcc + Vu '
En la Fig. 14 -15a est represe ntada una co nfiguracin comn en la etapa de salida que posee estas
condiciones y que constituye un seg uidor de emisor complementario . Si la seal de entrad a Vse hace
positiva, el transistor npn Q I acta como fuente de la corr iente de alimentaci n de la carga Ry el transistor
tmp Q2 se corta, Contrariame nte, si V i se hace negativa Q 1 se corta y Q2 acta como sumidero para
absorber corr iente de la ca rga, es decir para disminuir le Por tanto, si V es una senoide, Q I conduce la
carga durante el sem iciclo positivo y Q2 durante el semciclo negativo. Como cada transistor conduce
durante slo la mitad del tiempo, el recorrido de la tensin de salida es el doble del que se puede alcanzar
con un seguidor de emisor de una sola eta pa.
Con el circuito de la Fig. 14-150 existe una dificu ltad fundamental debida a que la tensi n de salida
se mantiene virtualmete nula hasta que V i = Vl/flON I' Este fenmeno se denomina distorsin de cruce que
+VCC

R
R,

V"

V,

- Vrr
Figur a 14 17. Empleo de un multiplicador VBf (el recuadro sea lado V) para eliminar la distorsin de cruce en el seg uidor de
emisor ccrn ptemenraro

612

Mtcroetear nica moderna

+Vce

-tl'cc

re
Q 13B

O"
R.
R,

R,

V.

Q20

v,

Q2J

- Vn Figura 1418. Etapad e salida de un Amp-Op tipo 741. (No figura el circuito de proteccin.)

r--------------.,...~+ J'cc

QU A

QI36

Salida
Entrada

"

Entrada

O'

OH

O'
C,

40

en

39 kn

Q ~O

OJ

+1',,,
+l'n

"
Q23

O'

O'
O"

Q"

A
adjust

A adj ust

offset

Hn

L-_~_~' 'L

Red de polarizacin

..n

soen

-r-r-

Amplificador
diferencial

offset
..n

suen roo n

I I

I
Etapa de ganan cia
Ce -CE

Figura 14. 19. Diagrama esquemtico del Amp-Op tipo 741.

I
Desplazamiento de nivel

, LI_ , -...J
I
Etapa de salida

Caractensttcas del amplificado r operacion al

613

se puede observaren la caracterstica de transferencia representada en la Fig 14-15. (En realidad, la salida
deja de ser cero para V,'" V lE (cut.in) Vv 0,5V. Sinembargo, la conienteene l transistores tanpequeiiaque
la tensin de salida resulta despreciable}
Prcticamentese puede eliminar la distorsin de cruce aplicando una tensin de polarizacin V > 2 Vv
entre las dos bases, de forma que exista una pequea corriente en los transistores en estado de reposo. Una
tcnica habitual consiste en emplear un par de diodos pn conectados en serie como se indica en la Fig
14-J6. Es corriente fabricar los diodos DI y D2 como diodos BIT (Sec . 5-6). La caracterstica de
transferenciadel circuitode la Fig. 14-100 es la de la Fig. 14-16b en la que se puede ver que prcticamente
se ha eliminado la distorsin de cruce. Sin embargo, la caracterstica no pasa por el origen y con V, = O,
V ;tOoRecordando que V se obtiene de la etapaelevadora de nivel, tendremos V = Ocon seal de entrada
cero haciendo que el valor de reposo V, sea aproximadamente igual a - Vm .
Para eliminar la distorsin de cruce se emplea tambin el circuito de la Fig. 14-17. El bloque rotulado
Ves el circuito multiplicador V' Ede la Fig. 14 14b que se emplea en lugar de los diodos DI y D2 en la
Fig. 14-160. La tensin de salida de este bloque est diseado para aplicar aproximadamente 1,1 V entre
las dos bases. As, ambos Q1 YQ2 conducen ligeramente por debajo de las condiciones de reposo.
Las etapas de salida de las Figs. 14-160 y 14-17 se emplean ambas en Amp-Op tipo 741 fabricados
comercialmente. La configuracin bsica de la etapa de salida est representada en la Fig. 1418. Los
transistores Q14 YQ20 forman el seguidor de emisor complementario. Las pequeas resistencias R6 y R1
limitan la corriente de salida. En lugar de los diodos DI y D2 se emplea el par Darligton QI 8 y Q19. Esta
disposicin es preferible a la de dos diodos BIT conectados en serie ya que el par Darlington puede
fabricarse en menos espacio. La fuente de corriente de la Fig. 14-160 est fonnada en parte por QI3B. La
Pig. 14-19 es el esquema completo del circuito del Amp- Op de tipo 741.

'

146. TENSIONES Y CORRIENTES OFFSET

En Secciones anteriores hemos visto que el Amp-Op ideal est perfectamente equilibrado. es decir que
V = O cuando V = V = O. Pero un Amp-Op real acusa un desequilibrio debido a desajuste en los
"
transistores de entrada.
Este desajuste da lugar a unas corrientes de polarizacin desiguales en los
terminales de entrada y a unas lensiones base-emisor tambin desiguales (Fg. 14-20). Frecuentemente,
para equilibrar el amplificador se requiere una tensin offset de entrada aplicada entre los dos tenn inales
de entrada.
En esta Seccin trataremos de los errores en corrientes y tensiones en continua que representan
desviaciones respecto al ideal y que puedan ser medidas. Adems, describiremos las especificaciones ms

Inversor

r,
R"

'O .

1',

H,

No inversor

.,

A,. I ",

'"

roo

Figurl 14. 20. (a ) Corrie ntes de poI.,-iZlCin de entrada I, t e 1' 1 y I1 tensin offKI V.... (h) C ircuito equivalente dd Amp-Op
mOSlI'lOOo lu rorrienll:S de: polarizad fly 1I tensin offse1.

614

Microelectrnica moderna

importantes en el funcionamiento de los Amp-Op. El modelo idealizado de Amp-Op (Fig. 1041) debe
modificarse para incluir la tensin offset y las corrientes de polarizacin como se ha representado en la
Fig. 14-2Ob.
Las principales especificaciones empleadas para describir el funcionamiento del Amp-Op, son las
siguientes:
-Corr eme de polarizacin de entrada : La corriente de polarizacin de entrada es la semisuma de las
corrientes separadas que entran en los dos terminales de entrada de un amplificador equilibrado como en
la Fig. 14-20. Puesto que la etapa de entrada es del tipo de la Fig. 14-9. la corriente de polarizacin de
entrada ser l . =(1.. + 1. 1 )12 cuando Vo = O.
-Corriente offset de entrada: La corriente offset de entrada 1(1 es la diferencia entre las corrientes
separadas que entran en los terminales de un amplificador equilibrado. Como se aprecia en la Fig. 14-20.
tendremos 1,(1 i i 1.. - 1'1cuando Vo = O.
-v ariacin de la corriente offset de entrada: La variacin de la corriente offset de entrada M jliT es
la relacin entre el cambio de dicha corriente y la variacin de temperatura.
-Tensi n offset de entrada: La tensin offset de entrada Vio es la tensin que debe aplicarse entre los
terminales de entrada para equilibrar el amplificador.
-v ariacl n de la tensin offset de entrada: Es la relacin IiV,jIiT entre el cambio de la tensin offset
de entrada y la variacin de temperatura.
-Tensi n offset de salida: Es ladiferencia entre las tensiones en continuaexistentes en losdos terminales
de salida (o entre el tenninal de salida y tierra si hay una sola salida) cuando los dos terminales estn a
tierra.
-Recorrido del modo comn de entrada : Es el campo de la seal de entrada de modo comn dentro
del cual el amplificador diferencial se mantiene lineal.
-Recorr ido de entrado diferencial: Es la mxlma diferencia de seal que puede aplicarse con seguridad
entre los terminales de entrada de un Amp-Op.
-Recorrido de la tensin de salida : Es la mxima variacin de salida que se puede conseguir sin tener
una distorsin significativa (con resistencia de carga dada).
-Ancho de banda a plena potencia : Es la frecuencia mxima a la cual se obtiene una senoide cuya
magnitud sea el recorrido de la tensin de salida.
-Reaci n de rechazo de la alimentaci6n (PSRR): Es la relacin entre la variacin de la tensin offset
de entrada y la correspondiente variacin de tensin de una fuente de alimentacin, mantenindose
constantes las tensiones de las dem sfuentes de potencia.
-Ritmo de variaci n: Es la evaluacin del tiempo de cambio de la tensin de salida del amplificador
en lazo cerrado con seales grandes.

eu
R
(1 00\;01

"
~

~ln l

.2.-

',.

'r '
'.1

R'
R

,.

R,
~

I.L
~~

"

1"

'"

Figura 1421. Ejem plo ilusrrativo, Si en (a ) se descooecta P de lierra y se aplica a ~I una seal. se est' con sidarxio un Amp.Op
no uveesor, pero si por el contrario es p. el que se desconec't. de lierra Yal que se k aplica una se af, el circuito se con vien e en
una etapa de Amp-Op illverson..

Caractersticas del amplificador operacio nal

615

Ejemplo 14-3
(a) Las etapas inversoras y no inversoras de l Amp -Op tien en la m isma co nfig uracin (Fig. 14-210) sin
tener apli cada ninguna seal de ten sin de entrada. Su poni end o que la te nsin offset de entrada V,o = O.
hallar la tensin de salida debida a la co rriente de pol ari zacin de entrada cuando l /lI = / 8 1 = / B = IDO nA.
(h ) Cmo se pueden e liminar los e fec tos de la corriente de po larizacin para que Vo = O! (e) Con los
resultados del apartado h calcular Vo suponie ndo que 18 1 - / B1 = /10 = 20 nA. (d) Supon iendo /i<> =O,
detenn inar V" c uando Vio = 5 mv. ( e) Hall ar e l valo r de Vo cuando IK , = 20 nA y Vi<> =5 mY.

SoJud 6n
(a) Como ya se mencion en la Sec o1021 , con va lores muy g randes de Aa existe cortocircuito en tre
los dos termin ale s de e ntrada. Por tanto, no ha y co rrie nte en R. La co rriente /8 debe es tar en R' yen
consecue ncia \1" BR'. Parti endo de / B 100 nA se tien e

=/

V.. = l OO x 10

101,

'1 X

= 0.1

l OO mY

(b) Aadamos una resis tencia Rl entre eltenninal no inversor y tierra como se ve en la Pig. 142I b. Si
Vo = O, R YR' estn en paralelo (R UR' = Ro) y la tensin desde el terminal inversor a tierra es - lB!?"

Puesto que entre los terminales de en trada la tensi n es nu la - '(11 Rp debe ser igual a - IBIRlo (para 181 =
/81)

R , = R" = R

[00 x 1000 _
k
1[00
- 90.9 n

RR '

+ R' =

Si 18 1# 82' deb emos tomar 18 1 R 1 / B/? .

(e) Hagamo s ' II! = ' BI /jO en la Fig. 14. 2Ih. En la seg unda part e se ha demostrado que entrando / B I en
los dos terminales. inversor y no inve rsor, la sa lida es Vo = O. Apl icando la superpo sicin a las dos fuent es
de co rriente / (jl e /'0 pode mo s hacer ahora / 11 1 :::: O y hallar e l e fecto de 1,0' Siendo la cada a travs de R I
igual a ' /lIR I = OY esta ndo los dos terminales de entrada a la m isma ten sin , la ca da a trav s de R ser
cero al igual qu e la co rriente en la m ism a R. Por tanto /'" fluye en R' y V" = ' /ioR 'y to mando valo res
numr icos

V" = - 20 x

10 -~

x lO/' Y ::.; - 20 m V

El signo de Vo no es significa tivo ya que 1.. puede 'ser positi va o negativa .

= O. en tonce s I Bl = IB2 Y de la seg unda parte , V" = O. Por tanto podemos supone r que las
comentes de pol arizacin de la Fig. l42 1b son nulas y co nsiderar s lo el efe cto de una te nsin Vioe ntre
los terminales de entrada. La ca da en R I es nula (para / /11 O) apar eciend o V.. a travs de R dando lugar
a una corrie nte VJR . Es ta misma corriente c ircula por R' (ya q ue IB2 O) Ypor tanto
(ti) Si / jo

V" =

Rv,

(R

+ R ,)

= V;"

(R')
1+ R

(e) Haciendo operaciones

V" = - I;,,R'

+ V,,, 1 +

1R1')

S i se d ivide n por un factor M los valores de todas las resistencias, la salida debida a V", no se altera ,
mientras que la componente de V" debida a 1.. queda dividida por M . Las ganancias inversora y no
inversora dependen s lo de la re laci n de resisten cias y por tant o son indep endi ent es del factor M.

616

Mkroelectrnica moderna
R'

R'

Potencimetro ~-'lM'-'r-M'\r----

Potencimetro ~~M~-1

oocu

rsoeni

( IOO kn)

R,

-v

(100 eu

R,

-v

(100n

(lO O n

(,)

lb)

Figura 14 22. Circuitos de equilibrado de tensiones offset de salida de etapas de Amp-Op, ea) inversoras , y (b) no inverso ras.

Tcnicas universales de equilibrado

Muchas veces, al emplear un Amp-Op se hace necesario equilibrar la tensin offset. Esto representa
aplicar una pequea tensin continua en la entrada para que la tensin continua de la salida sea cero. Las
tcnicas aqu tratadas permiten equilibrar la tensin offset en relacin al circuito interior del amplificador.
El circuito de la Fig. 14220suministra una pequea tens in en serie con el terminal de entrada no inversor
en el margen + V [R/ RJ +R 2] = 15 mV si la alime ntacin esde 15Vy RJ = IOO kO, R1 = 1000.
Este ci rcuito es emp leado para equilibrar amplificadores inversores aun cuando el elemen to de
realimentacinR' sea un condensadoroun eleme nto no lineal. Si el Amp-Op se emplea como amp lificador
no inversor, para equilibrar la tensin offset se utiliza el circuito de la Fig . 14-22.
R'

uo kn)

~~7
2

no ni

R,
OOk!1)

UT

"

v.

..c- ~

I
100 en

v,
100kn

.....
-

s,
v'

Figura 1423. Sistema para medir Vi", ls l e sr

147.

MEDICIN DE LOS PARMETROS DE UN AMPLIFICADOR

OPERACIONAL

En esta Seccin describiremos los mtodos prcticos de medicin de algunos parmetros importantes

Caractersticas del amplificador operacional

617

de los Amp-Op . Concretamente examinaremos: ( 1) ten sin offset de entrad a V. , (2) corriente de
polarizacin de entrada 18 Ycorriente offset de entrada 1;0' (3) ganancia de tensin en la~':> abierto AOL ' (4)
relacin de rechazo de modo comn, (5) ritmo de variacin. En los circuitos que estudiaremos en esta
Seccin , los Amp -Op cuyos parmetros se pretend e determinar se sealan AUT (Amplifi er Under Test,
amplificador en prueba). El AUT se conecta en cascada con otro Amp-Op atenuador que se seala BUF
que aumenta la ganancia en lazo abierto y permite ajustar la tensin de salida del AUT al valor deseado.
La tensin offset de entrada del BUF de la Fig. 14-23 se equilibra mediante el dispositivo de la Fig. 14-22
aplicado al terminal inversor. Puesto que el BUF est unido al lazo de realimentacin, la diferencia de
tensin entre sus terminales de entrada es nula.
V' ya que V8 D. Por tanto,
Despreciando la corrien te de polarizacin del BUF tendremos que Vo
la salida del AUT es siempre igual a - V' que puede fijarse a cualquier valor deseado desde una fuente de
tensin exterior.
El sistema de la Fig. 14-23 puede oscilar si no est adecuadamente compensado (Seo. 13-4).
Nonnalmente un condensador en paralelo con R' estabilizar el lazo (Seo. 14-8).

=-

Tensin offset de entrada V,

Para hacer esta medicin hagamos V' = Ode fonna que V. = O. Se cierran los dos interruptores S, y S2'
Segn el modelo de circuito de la Fig. 14-2Db. Si Vo = O, tendremos VI = OYentre los terminales inversor
y no inverso r aparecer V'" En otras palabras Vit , del AUT est a trav s de R y la correspondiente corriente
V;jR (que es' mucho mayor que la comente de polarizacin) tambin pasa por la resistencia de
realimentacin R' y por tanto

= ~o (R +

R' )

1001 Vio = 103Vo == V3

La lectura de V3 en voltios nos da V"oen milivoltios. Obsrvese que V"' se mide con la salida de AUT
puesta a cero como co rresponde a la definicin de la tensin offset de entrada, La relacin de rechazo de
la alimenta cin se obtiene repitiendo la medicin de V. con dos valores distintos de la tensin de
alimentacin Va ' y calculandoli.V;/li. Vce representando
(y li.Vcc) la diferencia entre las dos tensiones
offset (o de fuente ) de entrada.

li.V;"

Corriente de polarizacin de entrada

Abramos el nterruptor S, y cerremos el S2 de la Fig. 14-23 Yhagamos V' = O. La tensin a travs de
R es ahora , segn la Fig. 14-20h, Vjo - R 8 1 Y
V =

R + R'
R

(V,." - Rnl n) = IO'\ (V" -

104 / 81

~ V4

(14-13)

nA

(14-14)

De las Bes. (14-12) y (14-13) se deduce

Si se deja S2abierto pero se cierra SI siendo V' = Ose obtiene 18 2 procediendo como ante s, y la Ec. (1414) nos dar + 182 , La corriente de polarizacines 18 = (18 1 + 18 2)/2 Yla corriente offset es l; = 18 1 - 10 2'

6 18

Microelectrnica moderna

Ganancia de tensin diferencial en lazo a bier to A. = A fMt

La ganancia en lazo abierto se defmecomo la relacin entre la tensin de salida y la tensin diferencial
de entrada. Una medicin directa de AD.lol' basada en esta definicin es sumamente dificultosa. Es esencial
que los efectos de las tensiones y corrientes offset de entrada en el amplificador en lazo abierto queden
prcticamente anulados pues de no ser asf ~a gran amplificacin de la entrada desequilibrada puede llevar
el amplificador a saturacin (mientras que debe funcionar en su regin lineal). Si deseamos una salida de
por ejemplo 10 V siendo AfMt = 100.000 se necesitar una seal de entrada de 0,1 rnV cuidadosamente
ajustada. Con seales tan pequeas las tensiones de ruido pueden ser inconvenientes. Todas estas
dificultades se soslayan empleando el AUT en lazo cerrado como en la Fig. 14-23.
Se cierran los intenuptores SI y S1 y se sita V' a la tensin de salida recomendada, por ejemplo a

-io v.

Entonces V" = + IOV. Como la resistencia de salida del AUT es muy pequea en comparacin a su
carga de 100 W tendremos segn la Fig. 14-19b, AY = Vo ' La tensin a travs de la resistencia R entre
los terminales de entrada del AUT es V;~ + Vi' y por tanto
V = R +
R R ' (V"

+ V)

""

10'(V
V,,) -= V ~
.
" + A l'

114 151

Restando la Ec. (14-12) de la (14-15) tendremos (para Vo = 10V)

10.1 VO>

A D AI = A.. = V~

V) ~ V~

10"

11 4-1 6)

V)

Si se ajusta V' a + IOV y se repite el proceder anterior, se obtiene A. para una salida Vo =. 10V. Si se
desea la ganancia A..en carga slo se necesita colocar la resistencia de carga adecuada RL entre Vo y tierra
mientras se llevan a cabo las mediciones como antes.

Flgura.4-14. Circuu o de loma y relencin.

Para Ar = 100.000, V$- V.\ = O, IV. con muy poca precisin pues deben restarse dos nmeros grandes
y casi iguales. La dificultadse evita de la siguiente forma. Las sustracciones requeridas en las Bes. ( 14-16)
y (14-17) pueden hacerse electrnicamente con el circuito de la Fig. 14-24. El Amp-Opes un seguidor no
inversor de ganancia unidad, de resistencia de entrada muy elevada. El condensador e almacenar la
tensin medida V1 La entrada a este circuito [denominado SHS deSamp/e-Ho/d-Substract (mu estreo-retenci6n-sustraccin)) es la salida V de BUF de la Fig. 14-23. El proceso experimental es el siguiente: Se
cierran S). S2 y S , Y V' = O de forma que V = V) se almacena en el condensador de gran calidad C.
Seguidamente se abre S.' y se sigue el procedimiento indicado ms arriba para medir A. (o 1.. ). Entonces
V es V, (o V.) YVSIU = V, - V$ (o V. - V).

Relacin de rechazo del modo comn

La relacin de rechazo del modo comn la defme la Ec. ( 10-89) comoCMRR

= I AI>M' IA I siendo ~I>M'

CM

Caracterlsticas del ampliflcadorop eracional

619

la ganancia diferencial y A CM la ganancia de modo comn. El circuito para su medicin es el de la Fig.

14 23 con los interruptores SI y S2cerrados, V' =OYuna tensin de seal V, insertada entre el terminal
no inversor y tierra. Estas modificaciones llevan a la red de la Fig. 14-25. Aplicando la Ec. ( 1O-92a) al
AUT, siendo Vo = O.
(14-17)

Para hallar VDM YVCM buscaremos primero VI y V2 de la Fig. 1 4~ 24 . Evidentemente. VI = V" Empleando
la superposicin tendremos
V2

R'

V. R

R
R
+ R' + V R + R' ,." V + V R'

(14-18)

R'

IlOk fil

, -,

-,

(10 m

-,

Vo '"

~UT

IOOkn

* ""
roo in

-e-

Figura 1425. Medicin de la relacinde rechazode modo comn(CMRR).

puestoque R' R. La tensin diferencia V.,es la tensin Yl a travs de Rf Si tenemos en cuenta la tensin
offset de entrada (Fig. 14-2Ob) Yempleamos las Bes. ( 14-17) y (14-12) siendo R'R se obtiene
Vd = 2VOM

VI - V2

VI"

VR

= - K - v/o

= - R' ( V

v })

(14- 19)

y
V

VR

2R '

(14-20)

Sustituyendo las Bes, (14-19) y (14-20) en la (14-17)

-

A OM

R (V + V}) +
2R'

A CM

(V,
V+R
2R)
' = O

(14-21)

Puesto que ADM Ac....... e l cuarto trmino de esta ecuacin puede despreciarse frente al primero. Por
tanto. si designamos por VI> el valor medido de V se obtiene
( 14-22)

Pa r a CMRR = IO l , RIR' =2 x lO} Y V. = IOV ha lla rem os q ue Vf> + V} = O,IV. Para V... = 5mV,
VI = 5V. Por tanto, V, = - 4.9V tenindose muy poca precisin de esta medicin ya que deben restarse dos
tensiones grandes y casi iguales Iv, 1y IV) Esta dificultad se solventa cambiando la entrada a un nuevo
valor V; y midiendo el nuevo valor de V que llamaremos V~ . y de acuerdo con la Ec. (14-22) tendremos

1,

CMRR

2~' (V:'

+ V}) = V;.

(1423)

620

Microetectr nica moderna

Restando la Ec. ( 14-22) de la (14 -23) se elim ina V, quedando

CMRR ~

2R' V' - V
R V; _ V:

(1 4-24)

Si V' = 5V , V. = - 5V , CMRR = l eP Y R'/R = 500 tendremos V' . - V, =O,IV. No o bstant e, esta resta
puede h~cerse ahora electrnicamente co n el circuito SH S de la Fig. 14- 24 . El interru ptor 53 se cie rra
para med ir V, y se ab re para med ir V', .

148. RESPUESTA EN FRECUENCIA Y COMPENSACi N

Muchas veces se pide que la respuesta en lazo cerrado de las eta pas bsicas inversora y no inve rsora
del Amp-Op tenga un funcionamiento de polo dominante para todos los valores de la ganancia en lazo
ce rrado y baja frecuenci a. As, el Amp -Op puede estar represen tad o por una fun cin de tran sferencia de
un solo polo. En Secciones ante riores se ha demostrado que los polos en c ircuito abierto deben estar
amp liament e separados y el margen de fase 0", ser de apro ximadamente 90 para tener este tipo de
respuesta en lazo cerrad o. Por ejemplo, para que los polos en lazo cerrado es t n separados por lo menos
en tres octavas (Q 2 S 0,1) la separaci n de polo s necesaria [Ec. ( 13-36) ] es tl 2: T J Q 2 2: lOTo. Una dcada
de separacin en la respuesta en lazo cerrado requiere Ql S 10/121 Y 1/ ~ 12,1 To' Puesto que T ... Aa/A F el
mximo valor de T se tiene con A, = 1, es decir q ue la etapa de Amp-Op se em plea como se parador de
ganancia unidad. Por tanto el funcionamiento de polo dominante req uiere que n2:12.1 siendo Ao e l valor
de Aoc. a baja frecuenc ia. Con los valores tpicos de Ao ("" I{P) los po los en lazo abierto de ben estar se parados
ms de se is dcadas. Esta separacin slo se puede conse guir estrechando la banda (compe nsan do) del
amplifi cador en lazo abierto. Obsrvese que para aume ntar Q (dis minuir 0 ",) se necesita co mpensacin
de bido al e levado va lor de Ao. C iertamente, sin compensac in la respu esta en lazo cerrado del AmpOp de dos etapas clsico es inestable. Esto se puede demostrar fcilme nte para un Amp-Op tipo 74 1. El

- '.In

&

- I HO

IW

!O'

2 ~ Io'

s K10'

,n'

,O'

' O'

"'

,u'

'"

Figur a."'26. Diagrama asinl6niw de Bode de la ananeil en lazo abierto del Amp-Op tipo 74 1. (Ohs~rWH:i6tr; se "- empleado
unl aptOlI.irnlC i6n de dos polos.)

Caractersticas del amplificador operacional

621

anlisis de este amplificador da x, = 2 x IO'. a = 8.86 px Y.. u! = 4.10 ps de donde los dos polos domi nantes
sen
1
IX.O k H l
./; 2 7T(11
x 1:'\ .8(1
~

a,
~

27T 1/ !

'n
1:'\ .8(1
'n x 4. 10

344 k Hz

El diagrama asint6ticode Bode de la Fig. 1426 ha sido trazado basndose en estos valores. Obsrvese
que aun cuando AOL(s) contuviera slo los dos polos en - 2Tt1 1Y- 27t1l, 0 M se apro xima a cero y desemboca
en una respuesta en lazo cerrado inaceptable. En la prctica , el desplazamient o de fase introducid o por los
polos no do minantes hace que 0 M < () provocando la inesta bilidad. Por tanto. el amp lificador en lazo
abierto debe compensarse.
En la mayora de Amp-Op comercia les la compe nsaci n puede ser interna o adapt ada.

Compensacin interna
La red de compensacin se fabrica en el propio chip sin que normalmente est previ sta una co nexin
exterior a ella. El fabricante especifica el margen de fase para una ganancia unidad en lazo cerrado. El
Am p-Op 74 1 est diseado de esta forma. Ms frecuentemente se emplea la compensacin por efecto
MiIler.

Compensacin adaptada
El fabricante no compensa el Amp-Op. El encapsulado integrado contiene termin ales que permiten el
acceso al amplifi cador interno de forma que se puede conectar una red de compensaci6 n exterior. El
usuario es el responsable de compensar el amplificado r para adaptarlo a su ap licaci6n particular. Uno de
tales amplificadores es el LM 108.
A veces se emplea una combinacin de amb os mtodos: el fabricante compensa hasta tener un margen
de fase dado para una cierta ganancia especfica (normalmente mayor de la unidad). Adems se prevn
accesos de forma que el diseador del circuito puede modificar 0 M y compensar el amplificador para una
ganancia unidad .

Compensacin por efecto Miller

El procedimiento ms sencillo y corriente de compensaci n consiste en conectar un condensador entre
la salida y la entrada de la etapa de ganancia. Este mtodo es similar a la compe nsacin del triple en
paralelo del Ejemplo 13-5. Debido al efecto MilIer el valor efectivo de la capacidad de compensacin Ce
se ve incrementado por la ganancia de la etapa. As, los elevados valores de capacidad necesarios se
consiguen con condensadores pequeos que cabe fabricarlos en el chip. Aunque empleados extensamente
en la compensacin interna, las tcnicas del efecto Miller se aplican tambin a la adaptada.
El Amp-Op 741 emplea un condensador de com pensaci6n de 30 pF conectado como se ve en la Fig.
l4-27a . El circuito equivalente de pequea seal de esta etapa est representado en la Fig. 14-27b en la
que los valores numricos son los obtenidos en los Ejemplos 14-1 y 14-2. El modelo de la Fig. 14-27b
puede modifi carse para hacer la fuente gobernada dependien te de VI como se ve en la Fig. 1428 ya que

622

Microelectrnica moderna
+ I'("C

Polarizacin ~---j

Ql 3B

Al desplazadorde nivel
y a la etapa de salida
Salidadel;
amplificador ~---l--j
diferencial

QI6

R.

Q 17

50

Ce

R~ 2{71.8 kU)

(6.09 Mm

en

loa n

Y,

1',

R"

A ,.J',

(5 .69 MUl

( -220 V,l

Etapa de gananciaCC-CE.
(b)

(. )

Figura 14-27. (a) Etapa de gananciaCC-CEde un Amp-Op tipo 74 1con condensador Ce de compensacin por efecto MilIer. (b )
Circ uito equivalentede dicha etapa.

VI = (Ra + Rn ) Vj R'"1' La forma del circuito de la Fig . 14-27 es anloga a la usada para calc ular la resiste ncia
asociada con C~ en el BJT (Eje mplo 11-2). Por tanto
R1r

= 16.09

11 5.691 ( 1

+ 4551 + 0.0718 = 1340 Mll

Ycon la Ec. ( 13-5 1)

a le

=:

al

R~cC c =

R lfcCc

40 .2 ms

1340 x J O

La frecuencia del polo dominante es

I
II

=:

-2rr
- "-lc

= ~
2 -rr-R~~"c-C~(-.

2 rr

I
40 2

10

1 =

4 .0 Hz

fl

( 14-251

El polo no domi nante ms prximo debe estar separado de en TJ Q2. Suponiendo que los polos en
lazo cerrado estn separados una dcada , n = 2xIOS/(JO/121) = 2,42x106 y12 = n/l = 9,68 MHz . En la Fig.
14-29 est representado el diagrama asintt ico de Bode del amp lificador compensado y segn el cual
f G "" 0,8 MHz y ~M "" 90112 Las curvas de trazos de la Fig. 14-29 son las caractersticas de magn itud y de fase
del amplificador no compe nsado. Los valore s calculados par a el Amp-Op 741 son:!. = 5 Hz,f = 15MHz ,
l
f G = 1 MHz y 0 M 84. Estos valores se corresponden aproximadamente con los medidos. La diferencia
en
el margen de fase es debida al desplazamiento introducido por los polos no dominantes.'
En la Secc. 134 vimos que con frecuen cias por debajo defr; , puede representarse T(s ) co n una funcin
de un polo TJ( 1 + s/2rcfl). As ,l a frecuencia de cruce de gananciafG"" TJ I viene determinada por el polo
de la etapa de ganancia. Un mtodo alternati vo para calcular el valor de condensador de compensacin se

z Si se emplea el valor calculado de A,, " 2,5)(105. fo " I MHz.

3 Usando Aa = 2)(lQ5. el valor especificado por el fabricanle. com:spondc a R"'cc = 1070 M!l Yresulta f l '" 4,95 Hz y f o = 0,99 MHz.

Caractensticas del amplificador operaciOllal

623

6.09 hin

v,

VI

1 1.11 en
$.69 Mil

- 4SSV,

Figura 14-28. Represemacinequivalentea la Fig, 14-27ben la que la fuente gobernada depende de Vr

basa en el circ uito de la Pig. 14-30. La fuente de se al g-Y ./2 es la corr iente de salida del amplifi cador
diferenciallEjemPIO 14-2) y el amplificador de la Fig . J4-30 es la etapa de gananci a. Como la ganancia
es grande,
VI y en fonna anloga al anli sis de las etap as del Amp-Op (Sec . 10-21 ), segn la
ley de Kirchhoff
RmV, /
( 1426)
=
= - jwC( V"

v"l 1 1

Iln

Magnilud
80

-e 60
-

Nn oompellslldo

,.
o

'a

" ro

u,

"

- 90'

20

S 10

10l

10'

lO'

10'

10'

Frecue ncia HI.

Figura 14.29. Diagrama asimcc de Bodemostrando la compensacindel Amp-Opde tipo741, Las curvasa trazosccrresponden
alamplificador no compensado.

En la Be. (14-26) se ha supuesto una excitaci n senoidal. La frecuencia fa se determina cuando

I V,/V I = 1. Resolviendo la Ec. ( 14- 25)

-. ...,-VJ

""po'"
ganaoc:ia

alta

ce-CE,
"'tgura 14-30. Representacin alternativa de etapa de ganancia empleada para determinar el valor de e necesario para la
cornpe nsacin.
e

624

Microelectrnica moderna

11427)
Tomando para el Amp-Op 74 1. g... = O.38mU (Ejemplo 14- 1) YCc =30 pF. el clculo numrico de
la Ec. ( 14-27) nos da
0.38 X IO- l
41T X 30 X JO- 12

'la que 1, =IJTo' I I

= 1.01 x 1(Y>f2 x lOs =5 Hz

corno se ha indicado anteriormente. Este simple mtodo resulta til ya que f e; es aproximadamente el
produ cto ganancia por ancho de banda del amplificador en lazo cerrado. Conociendo f e; y To podemos
calcular el valor del condensador de compensacin necesario a partir de la Be. (14-26).

Ejemplo 14-3

Una etapa no inversora que emplea un Amp-Op tipo 74 1 se disea para que tenga una ganancia 10 en
lazo cerrado. Determinar0 ..., y Q de este amplificador.

Solucin

Para obtener la ganancia Am = 10 en lazo cerrado emplearemos la Ec. ( 10- 10 1) que nos da
R2
R,

10 '" I + -

R2

- = 9
R1

La relacin en retomo de la etapa a baja frecuencia es

To = A a

R1

R , + R2

""

Ao

I +

R~R ,

= -

Ao

AI-'u

2 x JOs

10

= 2 x 10"

La frecuencia de cruce de la ganancia es:

i.,

Tuf . '" 2 x lfrl x 5 = 100 kH z

Puesto que la fase de T Uro) no vara al variar T(I el margen de fase se obtiene a partir de la Fig. 14-28
siendo 0 ..., = 90". Haciendo uso de la Ec. ( 13-36) tendremos

V "Tu

Q = -- 11

+ 1

~
'o
11

~ 2

2.42

lO4
X

IOfo

= 0.0909

Obsrvese que este valor de Q es notablemente inferior que Q = ~ = 0 ,287, valor necesario para
tener una separacin de una dcada de los polos en lazo cerrado. ConQ = 0,287 YTo = 2x l<r la separacin
necesaria en lazo abierto es 1/ '" TJQz =2,42 x Io-s. La compensacin interna para AftI = I en la 74 1 se
convierte en sobre-cc mpensacinc uando A, > l . Es decir. que el amplificador en lazo abierto tiene menor
banda de la necesaria para lener la respuesta en lazo cerrado.
La compensacin adaptada permite al diseador seleccionar el valor de C{" que cumpla los requerimientos del circuito en particular que se construya. Adems el diseador del circuito no queda limitado
al uso de la compensacin por efecto Miller, sino que puede emplear otras configuraciones de circuito
para alcanzar el margen de fase deseado.

Caractersticas del amplificador operacional

625

Co ns idere mos un Amp-Op 741 no compe nsado en el que el lenninal al que va conectado C c (Fig.
14-27) sea accesible desde el exterio r. Supo ngamos que se dese a una frecuencia de cruce de la ganancia
de 1 MHz (la misma frecue ncia que la del compensado interiormente de ganancia unidad) para AFo= 10.
Entonces. tal como se ha determinado en el E jemplo 14 -3. T(J =2 X ler. Puesto que la pendien te de la
caract erstica de magn itud de T{s) es de -20 d B/dcada para J < Jro' se us a el diagrama asintti co de
Bode (Fig. 14-3 1) para obtene r J, 50 Hz (Sec. 13-4) . Sean la Ec. (14 -25) el valor nece sario de Ce es

Ce =

21t

Uf

50

:::: 2.4 pF

UO

....

1.34

]
]

Li ~1]

01 2

I
j

..

10'

II:!

.-

,O'

~Bl:" ~"

.... ,O'

lO'

'O'

.-

,O'

10'

Frecuencia. Hz
rllur a 14-31. Diag..-ma asinll:icode Bode <magnitud) plInI compensar a voluntad un Amp-Op tipo741.empicado paraICOC't una
ganancia cn milad de: b banda (Iaro cc:lUdo) de: t O(20 dB).

Obsrvese que este valor Ce es mucho menor que el e mpleado e n el Amp-Op compen sado
interiormente. y con f. ::: 50 Hz aumenta el ancho de banda de T(s ) (con un factor 10). Las ven tajas de la
realimentacin negativa alcanzan a un campo de frecue ncias ms am plio en esta etapa que si se em pleara
un 74 1 con com pensacin interior para alcanzar A FO 10 .

Ca ncelaci n polo-cero
Tambin se puede lograr el estrechamiento rl.. h<lTlda mediante la cancelacin polo-cero (Sec . 134 ).
R,

v.~-{l....

Entrada
invcrsora

R
. . . . . . . 00

inversora
~.

l h)

figura . 4-31. Dos circuilos empleados pan la compensacin por cancelllCi6n dd poc-eeee,

626

Mtcroetectr ntca moderna

Esta tcnica se utiliza en el caso de que el diseador pueda ajustar las frecuencias de polos y ceros. Los
circuitos de la Fig. 14-32 muestran dos mtodos mediante los que se puede introducir un cero en la funcin
de transferencia en lazo abierto. El anlisis de estos circuitos es el objetivo de los Prob. 14-32 Y 14-33.
Para compensar un amplificador realimentado se pueden emplear mucha s otra s configuraciones de
circuito. Para aumentar el ancho de banda de T(s) se usa una forma de red de compensacin que haga que
T(s) tome la forma
n s) =

To

(1

+ s/ w,.Y

(1

+ s/wz)
( 1 + s/w~ )

(14-28)

La Fig. 1433 es el diagrama asinttico de Bode de la Ec. (14-28 ), para la magnitud. La curva de trazos
en esa Figura muestra el grado en que T(s) se estrecha si se emplea compensacin simple, para tener la
misma frecuencia de cruce. Observando el diagrama de Bode se ve claramente que el mayor ancho de
banda de 1'(3) es el de la Ec. ( 14-28).

149. RITMO DE VARIACiN

El valor de la capacidad Ce usada para estabilizar el Amp-Op y tener la respuesta en lazo cerrado
deseada , se calcula mediante el anlisis de pequea seal . Tambin tiene importancia el funcio nam iento
del Amp-Op cuando se le aplica una seal de entrada grande. El ritmo de variacin, definido en la Seco
1416 co mo el ritmo mximo de ca mbio de la tensin de sa lida dVJdl..... . seala la limitacin del Amp-Op
con gran seal.
En muchas estructuras en dos etapas el ritmo de variacin es directamente proporcional al tiempo
necesario para cargar el condensador de compensacin. En la Fig . 14-30 se representa el modelo de
Amp-Op til para determinar aproximadamente el ritmo de variaci n. La corriente 1 que excita la etapa
de ganancia es la salida de la etapa diferencial. Aplicando la ley de Kirchhoff tendremos
d
/ = / ; - Ce dI (V" -

Vil

puesto que la ganancia de la etapa Colector-comn-Emisor-comn es elevada

despreciarse comparada con t. Por tanto

av..

- Cc -

(14-29)

I V~ 1 I v,I

e /1 puede

(14 30)

dI

I TI. dB

,', ,i

-40 dB/dcada

""
:,, '
,,
,,

-20 d B/dcada

Figur a 1433. Diagrama asint61icode Bode (magnitud)paracompensacindedos polos y uncero. la lneade trazosextendindose
hacia T~ es para_compensacin por efecto MiIler.

Caractensucas del amplificador op eracorw l

62 7

La mxima corriente que puede suministrar la etapa diferencial es el doble de la de colector en reposo
observada en la caracterstica de transferencia del par en emisor acoplado (Fig. 338 ). As

IV"
R'
.. .
2/ c
-J ;; umo vanacro n = -

c..

Para un Amp-Op 74 1 (l e = 9.5 .tA Ye.= 30 pF) el ritmo de variacin es de 2 x 9.5/30 = 0.63 V/.ts.
Substituyendo la Ec. (1427) en la (14 31) resulta
.
,. .
81tl c
Ritme vilnaClon = - - "
Km

y como.s:.

(14-321

=Ir/V r. la Ec. ( 14-32) se conviene en

Ritmo variacin = 81t\/ de;

t 14-33)

En la Ec. (1433) se observa que el ritmo de variacin aumenta al aumentarj. la frecuencia a media
banda con ganancia unidad del Amp-Op. Sin embargo el crecimiento de fa est limitado por la respuesta
en frecuencia de los transistores empleados. En un Amp-Op de dos etapas tal como uno de tipo 741, slo
se puede aumentar fa marginalmente puesto que f r del transistor lateral pnp es del orden de 5 a 10 MHz.
Normalmente se consigue un aumento apreciable de fa empleando estructuras de tres etapas. El National
Semiconductor LM118 es uno de tales amplificadores confa = 15 MHz y ritmo de variacin de 50V/.ts.
Tambin se puede mejorar el ritmo de variacin disminuyendo K", para una f G dada. Hemos visto
anteriormente que una resistencia de emisor disminuye la ganancia de una etapa en emisor comn (Sec.
10 11). En consecuencia el valor efectivo de 8. para la etapa se reduce para una corriente de po lariz aci n
dada resultando as aumentado el ritmo. El empleo de una resistencia de emisor en la etapa de entrada de
un Amp-Op 741 mejora el ritmo de variacin en por lo menos un orden de magnitud.

Efecto del rit mo de variacin sobre una seal de ent ra da

Consideremos una etapa de Amp-Op de ganancia unidad y no inversora polarizada con 15V de
suministro, a la que se le aplique una tensin de entrada en escaln de l5V . El Amp-Op tiene un rilmode
variacin de O,5V/.ts. Como la tensin de salida V.. no puede variar en ms de O.5V/J.1s.la onda de salida
ser como la de la Fig. 14- 34. La salida V" no alcanza los 15V, que es el valor esperado, hasta que hayan
transcurrido 30l-ls.
Consideremos ahora que la tensin de entrada V, a esta etapa de Amp-Op es V, = V", sen rol, Sin
limitacin en el ritmo V = V sen oor. y

1'.

Entrada

1< '

- - - - - - -,-

10

10

JO

Salida
_

-lO

50

r l&ura 1434 . Respuesta de un Amp-Op a una entrada de tensin en esca ln anc ho ev idencandoel ritmo de variacin .

628

Microetectr nica moderna

dV.
dI

:::

V... co s e s

(l4J41

El m xime valor de dVJdt se alcanza en e l cruce por ce ro de la se al de en trada, es decir, cuando

=mt siendo ti::: O, 1,2.,. Asf

e/V,,
dI

....n

::: wV...

rol

(l4J51

Una reprod ucci n fiel de esta senoide requiere que roV.. sea igual o menor que el ritmo de variacin.
Co nV = 15 V y un rilmo de O,7V/JJ.stendremos: ro ::: ribnOvariaci6nIV ::: 0,5 X 10"1I5 =3,33 x 1000radls
o/::: ~1t 5.31 kJfz co mo frecuencia mxima de la seal de en"'trada que puede am plificarse sin
distors in. La onda de la Fig. 14-35 es la co nsecuencia de aplicar una seal de e ntrada se noidal de ISV,
cuya pendiente mxima es mayor que la del ritm o de variacin . O bsrvese e n dicha figu ra la distorsin
que aparece en la proximidad del cruce por cero de la onda de e ntrada .

1410. CIRCUITOS DIFET Y DIMOS

La implantacin de iones (Sec . 5-2) hace co mpatible la fabri cacin de JFETs (o MOSFETs) y BITs
en un mismo chip. El tnnino tecnologa BIFET (o BIMOS)>> se emplea co m nmente para c ircuitos
integrad os fabricado s por este procedimien to.
Todo Amp- Op BIFET (o BIMOS) emp lea FET en la e tapa de entrada y BIT en las restan tes . Tales
am plificadores con etapas de entra da 1FET fueron introducidos prim er amente en los aos 70. Hacia
med iados de los 80 se prod ujeron comercialme nte circuitos BIM OS , Las etapas dife renci ales de transistores de efecto campo tienen varias ventajas respecto a las etapas de entrada BIT: mayor resis tencia de
entrada de l modo diferencial , menor corriente de entrada y por tanto menores corrientes offset , y mayores
ritmos de variacin.
La res istencia puerta-fuente de un FET (cas i circuito abierto) comparada con r. de un BIT explica la
muy alta resistencia de entrada. frecuentemente las etapas diferenciales FET tienen resi stencias de entrada
de ms de cuatro rdenes de magnitu d superiores a lo que se puede conseguir con BIT.
La corriente de polarizacin de en trada de un 1FETes la corriente inve rsa de sa turacin I (;SS de la unin
puerta- canal con polarizacin Inversa . Norm alm en te es ta corriente es mucho m s peq uea q ue la comente
de base de un BIT polarizado para tenerle = ID' Camal iIo ::: IGSS es mu y peq uea, la corriente offset causada

F1gun .4- 35. ErCC10del rilloode 'tarilCtn sobre una sellal senodIl.

Caractersticas del amplificador operacional

629

por desajustes del circuito es tambin muy inferior a las que nacen en los circuitos BIT. El uso de etapas
diferenciales MOSFET reduce anms estas cantidades ya que la corriente de fuga a travs del xido de
puertaes muy inferiora ' GSS del JFET.
Para un valor dado de la corriente de drenaje ID' el valor de Kmen un FET es inferior al de un BIT
polarizado a l e = lo' As, como se ve en la Ec. (1 432) una reduccin de Km' para un valor dado defG,
aumentael ritmode variacin. Este valorrebajadode K",se convierte generalmenteen una menorganancia
del mododiferencial A DM en una etapaFET, comparadocon los valores de AV M conseguidoscon circuitos
BIT. Parasuperar esta limitacin, los Amp-Op BIFET y BIMOS emplean muchas veces unas estructuras
de tres etapas tales como los descritos en la siguiente Seccin. Las caractersticas del Analog Devices
AD611 figuranen la Tabla 142.
Una ventaja ad,icionalde lasetapasde entrada FETes su menor ruido lo que es debido al hecho de que
los FET son de por s menos ruidosos que los BIT.

1411. AMPLIFICADORES OPER ACIONALES DE TRES ETAPAS

La mayor parte de Amp-Op de alta frecuencia y BIFET (BIMOS) utilizan tres etapas (una etapa de
entradaamplificadora diferencialydosetapasde ganancia)ademsde la etapa dedesplazamiento de nivel
y la de salida de seguidor de emisor. La Fig. 14 36a muestra la estructura tpica, y la Fig. 14-36b es el
grfico del recorrido de la seal en este amplificador. Obsrvese que esta estructura es similar a la de
Redde
n:lllimenlaci6n

f,
Redde

resumenIllCiln

t,

"

'"P"

Sesu nd.
elapade
SllllllllciaD
2

Primer.
el'pll~

enlnnla

SallllllC la" l

di1j<n:nciaJ
GanallCiaA D

1-

~l?lazador

1-

demvel
y elapa
dc ulida

'"

Ganancia .. I

L.

'''''''

n:. limen.

lIIdln

direclaud

,.,

,bj

Figura 14,36. (a) Disposicin de unAmp-Opde tres etapas. (b) Representacin grfica del recorrido de la seal en (a) .

630

Microelecu,,;ca moderna

mhiple lazo nido de la Fig. 12-42. Con tres etapas que proporcionan la ganancia en lazo abie rto, puede
reduci rse g de la etapa diferencial para mejorar el ritmo de variacin (Ec. ( 1432)]. Adems, la estructura
de realimeri'tacin multi-Iazode tres etapas se puede disear para tener mayores valores de la frecuencia de
cruce loque los que se obtienen en los Amp-Up de dos etapas. As, queda incrementado tanto el ritmo de
variacin com o la banda con ganancia unidad.
Como cada etapa contribuye con un polo dominante en el amplificador en lazo abierto , se dificultan
la estabilizacin y la compensacin. Tanto las redes de realment acl n f y 12 como el circuito de
alimentacin directa al sirven para compensar el amplificador. Clsic amente, cada uno de estos ci rcuitos
es una red Re, preferiblemente al solo condensador empleado para compensar un amp lificador de dos
etapa s. El lazo de realimentacin conjuntof alrededor de ambas etapas de ganancia se em plea para obtener
un polo dominante en la funcin de transferencia en lazo abierto. El lazo de rea limentacin interio r11 se
disea para hacer que el polo de la segunda etapa de ganancia sea el polo no dom inante de l amplificador.
Con la red de alimentacin directa se introduce un cero en la funci n de transferencia de l amp lificador.
El desplazamiento de fase positivo de este cero mejo ra el margen de fase y ayuda a estabilizar el
amplificador . Adems, el desplazamiento de fase positivo tiende a aumentar la frecuenciaf, de cruce -de
ganancia (Prob. 1.. 33). El LM 11 8 de la National Semiconductor es un Amp-O p de tres etap as con
banda de frecuencia con ganancia unidad de 15 MHz y un ritmo de variac in de 50 V/Jls. En la Ta bla 14-2
figuran los datos relativos a los Amp-Op descritos hasta aquf en este captulo.

1412. OTROS TIPO S DE AMPLIFICADORES OPERACIONALES

En los Amp-Op disponib les comercialmente se emplean otra s varia s co nfiguraciones. En esta Seccin
describirem os tres de ellas: la estructura de una sola etapa, el amplificador de instrumentacin, y el
amplificador ope racional de transconductencia (OTA).

..- .,.",
"

.... pl; r~....

di fen:na &l

-'----

,.,.,..
den;wl

<Xspt.

....... 1u1idl

Figurl . 437. Diagnun l de bloques de la disposicin de un Amp-Op de una etapa.

Estructura de etapa nica

Empleando una estruc tura de etapa nica se puede cons truir un Amp-Op de alta velocidad con ritmo
de variacin de 50V/~s y ancho de banda a ganancia unidad de 15MHz. Para alcanzar este resultado se
emple an configuraciones de circuito relativamente simples, pero ello supone procesos de fabricacin muy
complejos. Porel contrario, la configuracin de un circuito complejo de tres etapas se apoya en los procesos
normales de fabricacin de circuitos integrados. El Amp-Op de etapa simple consiste en una etapa de
entrada diferencial, un desplazador de nivel y una etapa de salida como en la Fig. 14-37. La estructura de
la etapa diferencial est representada en la Fig. 14-38 en la que el elemento activo es un par de transistores
npn en conexin Darlington. La carga consiste normalmente en tran sistores pnp en conexi n cascad o
excitando una carga npn tambin en conexin cascad o. T al como se describi en la Sec. 11 11 I~
configuracin cascado da un mayor ancho de banda para una gana ncia dada que la que da una etapa f..i.
emisor comn. Esta disposicin es la que proporciona un mejor funcionamiento a alta frecuencia. Par:-

Caractersticas del amplificador operacional

631

ello se necesitan transistores pnp de alta frecuencia, excluyendo por tanto los dispositivos laterales pnp ,
La mayor complejidad del proceso de fabricacin procede de la nece sidad de fabricar transistore spnp con
valores de PF P. yfTcomparables a los de los dispositivos npn. Un incon venient e de estos Amp -Op consiste
en que la ganancia con lazo abierto '1 baja frecuenci a es del orden de 10 veces menor que la alcanzable
con circuitos de dos y de tres etapas (tpicamente 80 dB en co mparacin con 100 dB indicados en la Tabla

14-2).

Amplificadores de instrumentacin
Los transdu ctores son dispositivos que convierten una magnitud fisica '1 sus variaciones en una seal
elctrica . Como eje mplos de transductores se pueden citar las galgas de espesores, los pares tennoelctricos '1 otros. Cada uno de estos transductore s engendra una pequea seal de diferencia que normalmente
debe amplificarse. Los amplificadores de instrumentacin dan una salida qu e es mltiplo preciso de la
diferencia entre dos seales de entrada.
Se puede fonnar un sencillo amplificador de instrumentacin mediante un Amp-Op co mo se ve en la
Pig. 14-39. Por superposicin, '1 suponiendo que la corriente de entrada al Amp-Op es despreciable
tendremos

R, (1

v., "" R,I +

R~

+ R 2 ) V,

R,

R, V
R, '

(14-361

114-37)

+1'

C><gu
activas

Entrada
inversora

Entrada no

inversora

-"CE
Figura 1438. Etapa de amplificador diferencialempleando transistores en conexin Darllngten, excitando una carga activa.

632

Microelectrnica moderna

Si las seales VI y V2 tienen resistencias de fuente R.. y R>'l' estas resistencias se suman a R) y RI
respectivamente.
Obsrveseque la fuente de seal VI ve una resistencia R) + R4 = 101kO.Si V2 =Ola entrada inversora
est a la tensin de tierra y por tanto VI queda cargado por R r- Si esto es una carga excesiva para el
transductorse puedeponerun compensador de alta resistencia precediendo cada entrada de la Fig. 14-39.
El sistemade tres Amp-Opresultante en la Fig. 14-40 es un amplificadorde instrumentacin de continua,
con muy alta resistencia de entraday una relacin de rechazo del modo comn mejorada. (Ya que en un
chip pueden ir dos, tres o cuatroAmp-Op,el costo de esta configuracines reducido.)
Es fcil demostrarque la ganancia de cada separadorAl y A2 es igual a la unidad para la tensin de
modo comn, pero que es alta para la seal diferencia. Como la tensin entre los terminales de entrada
del amplificadorescasicero,el nudo superiordeR est a la tensin VI y el nudo Inferiorde esta resistencia
a V2 Si consideramosuna sealde modocomn, VI = V2 y la tensin a travs de R es nula. Por tanto, no
hay corrienteporR ni porR'. En consecuencia, V' 2 = V2 y V' 1 = V y Al YA2 actancomo un amplificador
de gananciaunidad. No obstante, si V#V2 pasa corriente por R y R' Y V' I - V' 2 > VI - V2 As, la ganancia
diferencial y la relacinde rechazo del modocomndel sistemade dos etapas han crecido por encimadel
circuito de etapa nicade la Fig. 14-39. Prosiguiendo este anlisis (Prob. 14-38) tendremos

v,

(t +

R:(V2 -

2R') R

VI)

(14-38)

R. CI OOkm

R,

v,

n Hl )

v,
R,

v.

R,

( 1 km

(100 km
~

Figura 1439. Amp-Op empleado como amplificador de instrumentacin. Haciendo RlR2 ::: RJ /R4 se hace que Vosea proporcional a V2 - Vl

Al

v,

R,
R,

R'

v'a
R
R'

v'

R,
R,
~

Figura 1440. Amplificadorde instrumenracin mejorado.

Caractersticas del amplificador op eracional

633

Obsrvese que la ganancia diferencial puede variarse utilizando para R una resistencia ajustable.
El sistema consistente en solo A l , A2, R Y R' es un ampli ficador con doble salida (amplificador de
salida diferenciaf). Evidentemente yo 1 V' 1 (1 + 2R'/R) (VI - VJ.
Tambin existen disponibles en el mercado empllficadores para instrumentacin monolticos (en un
solo chip). Estos estn diseados para que tengan una resistencia de entrada diferencial muy alta (> lOO
MO) y una relacin de rechazo del modo comn extremadamente e levada (del orde n de 120 dB ). Se
necesita la resistencia de entrada diferencial para minimizar los efectos de la carga tanto en el amplificador
como en el sistema de medicin. Como es frecuente el caso de amplificar seales diferenciales muy
pequeas (= 10 J,lV) en presencia de seales de modo comn relativamente altas (del orden de IV) se hace
indispensab le que los amplificadore s de instrumentacin tengan una relacin de rechazo del modo comn
de valor extremadamente elevado.
Contrariamente a los circuitos de las Figs. 14-39 y 14-40, los amplificadore s de instrumentacin
monolticos se disean para trabajar en condiciones de lazo cerrad o, es decir, sin realimentaci n global .
La ganancia del amplificador la detennina la razn entre dos resistencias Re; y Rjllamadas de ganancia y
de senlido respectivamente. Estas resistencias exteriores de precisin se conectan para que queden situadas
en el amp lificado r y aisladas respecto al ci rcuito de entrada. En co nsec uencia RJ y Re; no cargan la fuente
de la seal de entrada y se pueden ajustar para tener gananci as entre 1 y 1000.

R,

R,

1/

I'

(' 1

02

01

R,

R,

A,

Iln

.~ )

I(".~ J

OJ

r.

Q'

y.
T~.

R,
R.

-'.
j"

j"

tensinde
refermcil

"

t.

1,

- y~~

F1gurl 14-41. Amplificador de in5tI'umesltaeinmooolflico(AnaJa g De'l ices ADS21).

El AO 521 de cAnalog Devices es un amplificador de instrumentaci n monoHtico clsico cuya

COnfiguracin tiene la forma mostrada en la Fig. 14-41. Las corrientes de referencia de las fuentes de

634

Microeleclr6nica moderna

corriente emparejadas/ l./2,I, e I~ las generanlas salidas del amplificador Al' Con Vj~ = O. es decir, cuando
la seal diferencia es nula y con la condicin de modo comn, el circuito est equilibrado con l . = /2 = /)
=/~ . Las entradas a A2 son iguales por estar equilibradoresultandoque VD=O. La aplicacin de una seal
diferencia V~;t() hace que las corrientes de emisor en QI y Q2 estn desequilibradas. Aplicando la ley de
Kirchhoff al lazo que comprende V..' Ro y las uniones emisor-base de Q I y Q2 tendremos
- Vin +

Puesto que V' EI

VBl." 1

+ 1c;Rr; -

V II U

= O

(14 39 )

=V,n ' despejando la de la Ec. (14-39)

_

IG

ViII

(14-401

R(i

El desequilibrio vara las seales de entrada aA I cambiando la corriente de referencia a las fuentes de
corriente 1I e 12, Las conexiones de salida deAI son tales que cuando se produce un desequilibrio, la salida
tiende a ajustarse por s misma y hacer que 1CI =I n ' Ladiferenciaentre 11 e 12 es. segn la ley de Kirchhoff,
la corriente la en la resistencia de ganancia Ro' Anlogamente, las fuentes de corriente 1) e 14 estn
desequilibradas y existe una corriente diferencia 1s en la resistencia Rs'
La actuacin de A2 cuandose desequilibra el circuito es semejante a la de Al; as la salida de A 2 tiende
a hacer 1el =le' Puesto que V. es la diferenc ia entre las tensiones de base de Q3 y Q4 ,
V"

IsRs

( 14.4 1)

Lascorrientes 1se 1G son iguales aconsecuencia deemplear fuentes de corrientediferencialemparejadas.

Combinando las Bes. (1440) y (14-41) se tiene

V"

v,

::

A ~,

e,

(1442)

= -

Ro

Evidentemente. ajustando la relacin entre resistencias se pueden conseguir distintos valores de Av.

El Amplificador de Transconduclancia Operacional (OTA)

Un convertidor de tensin a corriente (Sec. 12-1)es un amplificador que da una corriente de salida
proporcional a una tensin de entrada. A la constante de proporcionalidad se le llama transconductancia
del amplificador. Un OTAes unamplificador en unsolochipen elque la transconductanciaest gobernada
mediante una resistencia conectada exteriormente.
La Fig. 14-42 representa un circuito OTA simple en el que los transistores Ql y Q2 forman un par
diferencial. Las corrientes de colector de QI Y Q2 son las corrientes de referencia de las fuentes
complementarias (Q7-Q8 y Q9QIO) que excitan la carga. La transconductancia variable de la etapa est
gobernadapor la resistencia exterior RI y la tensin de suministro Vr El ajuste de estos valores detennina
lacorriente de referencia 1/1 para lafuen te de corriente Q3 y Q4. Puesto que 1,'4 =/ /1 las corrientesde colector
son Id =Ir2 = 1,/2 lo que hace 8,.1=8"'1 =8... =1,/ 2Vr Las corrientes de colector Id e 1<2 son g", Vfl y
-g",V,j2 respectivamente. Estas corrientes de referencia hacen que 1" 0= Ir/'> = K,' yj2 Y por tanto
1" = 8",Y,,, = I/1V,j2Vr Evidentemente. variando Rl VI o ambas se pueden modificar la ganancia de la
etapa. Adems. si RL R.. de las fuentes de conie nte de salida. entonces
V"
t.s; = INR I.
A\, :: = -

v,

v,

2V r

(1443)

lo que significa que la ganancia de tensin del circuito se controla por la corriente de polarizacin l.

Caractenutcas cet amplificador operacional

635

,.'~--l

- vu
Flguf l 1441:. AmplifiOldor de uansconduclancil operacional.

1413. AMPLIFICADORES OPERACIO NALES MOS

Los Amp-Qp Metal-Oxido-Semiconductor se emplean en aplicaciones integradas a gran o muy gran
escala en las que funciones anal6gicas y digitales del circuito se cumplan en un mismo chip. Las
aplicaciones tpicas del Amp-Op MOS son los convertidores analgicos a digital (NO) Y digital a
analgico (OlA) (Sec. 16-5) y los filtros activos (Seo. 16 16) empleados en el proce sado de seales
digitales. Actualmente no se dispone de Amp-Op MOS encapsulados ya que sus cualidades son en genera l
inferiores a las de los circuitos bipolares. Sin embargo. estas cualidades inferiores son suficientes en
muchas aplicaciones. y se tiene la ventaja de la gran densidad de componentes alcanzable con la tecnologa
MOS.

Circuitos NMOS
La estructura bsica del Amp-Op NMOS representada en la Fig. 1443 es un derivado de la de dos

.~

&,uilll>f
de (ue nle
I

C,

,;

AlnpM~ador

"

di(~ rmci.1

do"

l~nni ...1D

1--

&,Wdot
dr rumle

FlgUfI 14-4J. Disposicin clis ica de un Amp-OpNMOS.

C.

"'po"

'U1&IICia

AIJIplill.

""'"

dc ..:JidI

636

Microelectrdnlca moderna

etapas descritaen la Seco14-1. En parte,la modificacinde la configuracin del circuito es debida al hecho
de nodisponer de dispositivos complementarios. Por tanto no se pueden emplear en los Amp-Op bipolares
circuitos anlogos a la etapa de salida seguidora de emisor complementaria y a la carga activa pnp
La etapa diferencial de entrada de la Pig. 14-44emplea como carga activa fuentes de corriente NMOS.
Como puede verse en las Figs. 14-43 y 14-44, se tiene una salida diferencial, alimentando cada salida un
seguidor de fuente. El desplazamiento de nivel es debido 8 Jos seguidores de fuente; las salidas de estas
etapas forman la seal de entrada a las etapas de ganancia y de salida.
+ 1'"00

j---+--~ Al seguidor de fuenle 1

j-- _ Al seguidor de (uc:ate 2

'-1

y.

- v~

Figura 1444. Una etapa diferencia l NMOS con ca rga activa. Obsrvese que existe una dobl e salida excitando cada una de ellas
el seguidor de fuenle expuesto en la Fig. 14-43.

La gananciade tensin que se puedeconseguir con las etapas diferenci al y de ganancia es poca, debido
al reducido valor de g. en un transistor NMOS (comparado con el de un BIT con la misma corriente de

reposo). En consecuencia, la etapa de salida proporciona alguna ganancia de tensin, de forma que la
ganancia en lazo abierto del Amp-Op resulta adecuada (de UX)() 8 10.<XX. Obsrvese que estos valores
son por lo menos 10 veces inferiores a los que se obtienen en circuitos BIT. La compensacin la
proporcionaelcondensadorCe (efecto Miller) conectado entre la salida y la entrada de la etapa de ganancia.
La alimentacin directa a travs del seguidor de fuente 2 ayuda a la estabilizacin del amplificador e
incrementa el margen de fase en forma muy parecida que en el Amp-Op de tres etapas (Sec. 14-11 ). Se
necesita la alimentacin directapara minimizar los efectos del desplazamiento de fase introducido por la
etapa de ganancia en S " gjC e: Debido al bajo valor de gOl el cero se localiza en las proximidades de la
frecuenca de cruce de la ganancia; por tanto, no se puede despreciar su desplazamiento de fase. (paca g",
=0.5 mU y C;c =20 pF. la frecuencia del cero es de aproximadamente 4 MHz. Si el ancho de banda de
ganancia unidad ha de ser de entre 1 a 5 MHz.. evidentemente se debed tener en cuenta eldesplazamiento
de fase del cero.)

Amp-OpCMOS
El inconveniente de la falta de dispositivos complementarios en tecnologa NMOS se solventa
empleando circuitos CMOS. La Fig. 14-45 muestra una forma simplificada de Amp-Op CMOS tpico.

Caractersticas del amplificador operacional

Al circuito
de refe rencia ~--~

637

Q7

.de fuente

Q'

- 0-----1

QI

Q'

v"

v"

Q'

-v~

Figura 14-45. Circuito de Amp-Op CMOS de dos etapas. O bsrvese que la etapa de ganancia lo es tambin de salida. Puesto q ue
la salida alimenta la entrada a o tra etapa CMOS (supues to), no es necesa ria la baj a resistencia de salida de un seguidor de fuente.

Tal como se ve en la figura, se emplea una simple estructura de dos etap as consistente en una etapa
diferencial de entrada y otra de ganancia. Esta ltima sirve tambi n de etapa de salida del Amp -Op.
Las fuentes de corriente 11' 12 e IJ son fuentes PMOS similares a la de la Fig. 1015 . Los transistores
QI y Q2 son los elementos activos de la etapa diferen cial. La fuen te de corriente NMOS formada por Q3
y Q4 sirve como carga activa de la etapa. La etapa de ganan cia comprende Q5 y su carga activa suplida
por la fuente de corriente Ir
El amplificador se compensa con el condensador C. Este condensador se conec ta a la salida por medio
del seguidor de fuente (Q6 y su carga activa , 2) , Puesto que la ganancia del seguidor de fuent e es prxima
a la unidad, e queda efectivamente conectado entre la salida y la entrada de la etapa de ganancia. Por
tanto, en la salida de la etapa diferencial el efecto de C es el de capacidad de en trada MilIer de la etapa de
ganancia. Sin emb argo, el efecto del seguidor de fuent e es aislar e de la salida como representa la Fig.
Seg uidor de fuente buffer
de ganancia unidad

~f--<1--l

,N 1"' ' ;
Figu ra 14-46. C ircuito com pensador para un Amp-Op MOS . El seg uidor (buffer) de ganancia unidad permite la compensaci n
por efecto Miller sin acompaar el movim iento del cero en la funcin de transferencia.

638

M;croeleclr6n;ca moderna

14-46. Debido a la naturaleza unilateral del seguidor de fuente (de ganancia unidad), el cero en la funcin
+ C) . Puesto que C>Cti la frecuencia de l cero
est ms all de la frecuencia de cruce de la ganancia y ~I efecto de l desplazamiento de fase introd ucido
por el cero es mnimo.
La actuacin del Amp-Op CMOS es comparable a la de l Amp-Op NMOS. Los Amp-Op CMOS tienen
una relacin de rechazo del modo comn algo inferior y un ritmo de variacin algo superior que los de
los circuitos NMOS. No obstante, la tecnologa CMO S puede igualar el funcionamient o de los circuitos
Amp-Op bipolares disponibles comercialmente.
La resistencia de salida de los Amp-Op tanto CMOS como NMOS es mayor que la que se obtiene en
circuitos BIT . Esto es debido en primer lugar al hecho de que la salida de los Amp-Op MOS es la salida
de la etapa de ganancia en fuente comn en vez de la salida del seguidor de emisor en circuitos bipolare s.
Puesto que el principal uso de los Amp-Op MOS es el de exci tar otros circuitos MOS de resistencia de
entrada muy alta, la moderada resistencia de sali da afec ta muy poco sobre el funcionamiento .
de transferenci a tiene lugar en gjC_ en vez de gj (C

REFERENCIAS
Grebe ne. A.B.: " Bipolar and MOS Analog Inlcgratcd Circuil Design," John Wilcy and Sons. Nueva York.
1984.
2

Gray. P.R., y R.O. Me:yer: "Analysis and Deslgn of Analog lnteg rated Circuils:' 2"cd., John Witey and Sons,
Nueva York, 19R4.

Sector, S.: "A nalog Imeg rated Ctrcus,' Pre ntlce- Hall. Eng lewood Clis. NJ .. 1985.

Ohausi, M.S.: "Eleclronic Devices aOO Ctrcuits: Discrete and lntegrated," Hall , Nueva York. 1985

Hamilton, DJ., y W.O. Howard: "Ba sic Inlegraled Circuil Engineering," McOraw-Hill Book Company.
Nueva York, 1975.

Sedra , A.S., y K.r. . Smith: " Microeleclronic Ctrc urs." Holt, Nueva York. 198 1,

Solomon, J.E.: The Monolilhic Op-Amp: A Turoria l Sludy, /EEEJollrnalofSolidSlateCircuiu , vol. Sc.9,
pp. 3 14-332, Diciembre 1974

Oray. P.R . D.A. Hcd ges. y R.W, Brode rso n (eds.): " Analag MOS 1ntegratcd Circuirs," IEEE Press, Nueva
York. 1980.

Brokaw, A.P.. y M.P. Ti mko: An Improved Monoluhtc lnstrumemarion Amplifier. IEEE J. Sotd-State
Circuts, vol. Sc IO, pp. 4 17-423, Diciembre 1975.

10

Roberge. J.K.: "O pcrenon al Amplifiers: Theory and Pracce," John Wiley and SonsoNueva York, 1975.

TEMAS DE REPASO
141.
141.

14-3.

Por qu es deseable: que un Amp-Op tenga una elevada relacin de rechazo del modo com n?
Dibujar el diagrama de bloques de un Amp-Op de dos etapas ,
Explquese la funcin de cada bloque.
Esbozar el esquema del circuito de un par diferencial con carga activa.
Qu venlajas resultan del uso de: una carga activa?

(o )
(b)
(a)
(b)

Caracteristicas del amplificador operacional

639

14.4. (a) Qu es la resistencia de entrada diferencial de un par de em isor acoplado?

(b) Cmo depende esta resiste ncia de la corriente de reposo?

145.

Indicar dos mtodos mediante los que se pueden obtener resis tencias de e ntrada del Amp-Op muy altas .

14.6. (a) Most rar dos formas de circuitos de desp lazamiento de nivel usando un seguidor de emisor.
(b) Cul es la expresin del desplazam iento en cada circuito?

147.
14.8.

149.
1410.
1411.
1412.
14. 13.

14.14.
14.15.
141 6.
14 17.
1418.
14 19.
1420.

1421.
1422.

1423.
1424.
1425.
1426.

Dibujar el circu ito de un multiplicado r VBE y explicar su funcio namiento.

Por q u se emp lea un seguidor de emisor complementario como etapa de salida?
(a) Dibujar un circuito seguidor de em isor complementario simp le.
(b) Explicar por qu este circu ito acusa distorsin de cruce.
(e) Cmo se puede modificar el circ uito del apartado a para suprimir la dis torsin?
Definir : (a) corriente de polarizacin de entrada, (b) corriente offset de entrada (e) tensin offset de entrada
(d) tensin offset de salida y (e) variacin de la tens in offset de entrada.
Cules son las ventajas e inconvenientes relat ivos a "la compensacin interna y a la adaptada?
Por qu se emplea la compensacin por el efecto MiIler para compensar un Amp-Op?
Mostrar dos circu itos que permitan la cancelacin de polo-cero.
(a) Qu se entiende por compe nsacin polo -cero?
(b) Cule s son las ventajas e inconve nientes de esta tcn ica?
(a) Defi nir el ritmo de variacin de la tensin offset de ent rada .
(b) Cmo limita ste la respuesta de un Amp-Op?
Describir cmo se puede mejorar el ritmo de variacin de un Amp-Op.
Esbozar el diagrama de bloques de un Amp-Op con estructura de tres etapas.
Explicar por qu muchos Amp-Op de tres etapas tienen dos circuitos de rea limentacin y uno de alime ntacin
directa.
Cules son las ventajas e inconvenientes de una estructura de tres etapas?
Repetir el Tema anterior para una estructura de una sola etapa.
(a) Dibujar el esquema de circuito de un amp lific ador de instrumentacin simple.
(b) Escribir una frmula de la tens in de salida de este circ uito en funcin de la tensin de entrada y de las
resistencias del circ uito.
Comprese la composicin y funcionamie nto de un Amp -Op monoltico con el del Tema 14 -2 Ia .
(a) Qu se entiende por amplificador operacional de transccnductancia?
(b) C mo se controla el funcionamiento de este amp lificador?
(a) Esbozar la estruc tura de un Amp-Op NMOS.
(b) Ctense tres razones por las que se emplea esta estructura.
Repetir el Tema anterior para un Amp-Op CMOS .
Qu se entiende por amplificador BIMOS o BIFET?

CUARTA PARTE

Procesado de seales
y adquisicin de datos

La transmisin. recepcin y procesado de la informacin en forma de seales elctricas constituyen

la base de los sistemas electrnicos modernos para el control, comunicacin y clculo. Muchos de
estos siste mas emplean seales tanto analgicas como digitales para desarrollar sus funciones.
Evidentemente se necesita una variedad de formas de onda distintas de seal. Adems, la forma de
estas se ales (amp litud. fase. frecuencia. duracin . tiempo de subida. etc.) debe ser apro piada a su

aplicacin especfica para tener un procesado efectivo. En los dos captulos de esta parte del libro
trataremos un cierto nmero de circuitos empleados en la generacin y procesado de seales. El
Captulo 15 trata de la generacin y conformacin de ondas. Incluye oscilaciones senoideles,
generadores de reloj (onda cuadrada) y generadores de la base de tiempos. En el segundo capulo
de esta parte se describirn los convertidores de datos analgicos a digitales (A/Dl y de digitales a
analgicos (OlA ). Adems se comentarn circuitos de acondicionamiento de seales tales como los
amplificadores logartmicos. integradores, multiplicadores. y fillros activos. Los circuitos tratados
en esta seccin utilizan los bloques constructivos bsicos (puertas lgicas, Amp-Op. conmutadores.
etc.) descritos en la" anteriores partes del libro.

Generacin
y conformacin
de ondas

Existen tres formas bsicas de onda s ampliamente utilizada s, que son: la senoidal (ge neracin de

frecuencias), la onda cuadrada (funcin reloj) y la en rampa (generacin en una base de tiempo). En este
captulo vere mos los osciladores. multivibradores y circ uitos en dientes de sierra e mplead os e n la

generacin de tales formas de onda.

Se introdu ce el comparador como bloque constructivo bsico y el disparador Sch min (co mparador
regenerativo) que se emplea para generar una variedad de formas de onda.

15-1. OSCILADORES SENOIDALES

En la Seccin 13-2 vimos que si se introd uca suficiente des plazamiento de fase e n el lazo de
realimentaci n cuando la ganancia del lazo era mayor que la unidad . el amplificador realimentado pe rda

laestablltdad. es decir.oscilaba. Bajo estas circunstancias los polos en lazo cerrado pasabanal semi-plano
derecho no necesitndose ninguna excitacin para producir una salida. Si los polos en lazo cerrado se
pueden situar sobre el ejej ,la respuesta natural del sistema es una senoide cuya frecuencia es la del polo.
Esta ideaconstituye la base de los circuitos osciladores senoidales. Es decir, un oscilador senoidal es un
amplificador realimentado diseado para que tenga polos en lazo cerrado, sobre el ejej, a una frecuencia
igual a la de salida deseada.
Para aclarar elconcepto de oscilador consideremos el grfico del recorrido de la seal de la Fig. 15-)a.
Este grfico es el bsico de un amplificador realimentado de un slo lazo (Sec. 123) antes de cerrar e l
lazo (la conexin entre X" la salida de la red suma, y i r, la entrada a la red amplificadora est abierta). Si
X, = Oel grfico del sistema sen! el de la Pig. 15- IIJ. Apliquemos ahora una seal X, "7 i , directamente
al ampllcndor. A consecuencia de esta seal la salida del amplificador ser X = I j . La salida de [a
"
"'
"
rr -,
red de realimentacin es X, ='1;<" ='I:'!!' , =-1 x, siendo T la re lacin de retomo de!amplificador. Supongamos que las cosas se ajustan de fonna que la seal X, sea idntica a la seal de entrada X, aplicada
tn

'"

'"

Fi: un 15.I . l,' IG raflCa del rC'COlTido& la -e"alen un amp lificador de una etapa anle, de ce rra r e! laro. lh ) El m i ~mo ~i-' ... ma con
Llllil"l'al aplicada d irl'clame nle al am pliri, adoJ .

sttcroetectrontca moderno

644

exteriormente. Puesto que el amplificador no tiene forma de distinguir la fuente de la seal de entrada
aplicada. suceded . que si se elimina la fuente exterior y se conecta el punto X~ con el.t el amplificador
continuar dando la misma seal de salida X. de antes. Obsrvese que. naturalmente. decir que X~ = j~
significa que los valores de Xo y de X~ = son exactamente iguales en cualquier momento. La condicin
X, = k. equivale a T = 1; la rela ci n de retorna debe su Rila! a m~lIos uno.

Criterio de Barkhausen

=.t

En una onda de salida senoidal. fa relacin X~

equivale a la condicin de que amplitud. fase y
frecuencia de X~ y de k.. deben ser idnticas. Por tanto. surge el importante principio siguiente: La
frecuencia a la que funciona un oscilador senoidal es la fre<:uencia/. para la que
T lj21rj :.l = - I

(151 1

Tambin puede expresarse la condicin de oscilacin senoidal como

Tfj 21Tj ;,J = I

L T(j21Tj ;,J = - IHl jO

(15 21

PaJ1e real Tlj21ft:.l = - I

PaJ1e imaginaria TIJ 21T/..l = O

11 5-.'\'

Las Ecs. ( IS-I) a ( 15-3) indican que para que un circuito sostenga la oscilacin deben cumplirse dos
condiciones:
l. El desplazamiento de fase a travs del amplificador y de la red de realimentacin debe ser de 3~
(o 21tn radianes). Recurdese que la definicin de T incluye un signo menos. lo que equivale a un
desplazamiento de fase de 18(f'.
2. las ganancias del amplificador y de la red de realimentacin deben ser iguales a la unidad.
A la condicin de queT (jW) = -1se le denomina criterio d~ Barkhausen. Esta condicin es consistente
con nuestro anlisis de los amplificadores realimentados para los que Al = A f il o ( 1 + Tv; Con T = - l. A,
tiende a intinito. lo que puede interpretarse como que existe salida an en ausencia de seal aplicada
exteriormente. En el Cap. 13 se describieron tcnicas de compensacin para evitar oscilaciones y para
asegurar que T (jro) <1cuando L T (jro) = - 18Cf'. As. el criterio de Barkhausen es equivalente a decir que
tanto el margen de fase como el de ganancia son cero. En consecuencia. las frecuencias de cruce de fase
y de ganancia son iguales. La frecuencia de oscilacin es la frecuencia en la que <l>Af =O.

Consideraciones prcticas

TI

Refirindonos a la Fig. 15-1 se ve que si 1 a la frecuencia del oscilador es precisamente la unidad.

entonces. con la seal de realimentacin conectada a los terminales de entrada. la supresin del generador
exterior no introduce diferencia alguna. Si ITI es menor que la unidad (margen de ganancia positiva) la
supresin del generador externo supone el cese de las oscilaciones. Pero supongamos ahora que IT I es
mayor que la unidad. Entonces. si por ejemplo aparece en los terminales de entrada una seal inicial de
I V. despus de una excursin por el lazo regresando a los terminales de entrada. aparecer ah con una
amplitud superior a I V. Esta lensin mayor reaparecer con tensi n an ms alta. y as sucesivamente.

Generaci n y conformacin de ondas

645

Parece pues. que si IT I es mayor que la unidad. la amp litud de las oscilaciones ir creciendo sin lmite.
Pero naturalmente. este crecimiento puede proseg uir nicamen te mientras no se vea limitado por el
funcionamiento no lineal de los elementos relacionados con el amplificador. Esta no linealidad se hace
ms evidente a medida que crece la amplitud. La influencia de la no linealidad para limitar la amplitud de
las oscilaciones es esencial en el funcionamiento de todos los oscilado res prct icos como veremos
seguidamente. La condicin de que T = I no supone una zona de valores aceptables de T sino ms
bien un solo y preciso valor. Supongamos ahora que inicialmente fuese posible satisfacer esa condicin.
Luego. debido a los cambios de caractersticas de los componente s del circuito. y especialmente de los
transistores. debidos al envejeci miento. temperatura . tensin. etc. si se deja el oscilador a s mismo. en
muy poco tiempo. T pasar a ser. o bien ms peque o o ms grande de uno: en el primer ca so.
simplemente se parar la oscilacin. y en el segundo, volve mos a estar en el caso de tenemos que va ler
de la no linealidad para limitar la amplitud. Un oscilador en el que la ganancia del lazo sea ex actamente
la unidad es una utopa completamente irrealizable en la prctica. Por tanto es necesario. al ajustar un
oscilador prctico. arreglarse para tener un T algo mayor que la unidad (por el'. 5 %) a fin de asegurarse
de que por una variacin incidental de los parmetros del circui to no caiga T po r debajo de la unidad.
Mientras que los dos principios citados antes debe n satisfacerse por considerac iones puramente tericas .
se puede aadir un tercer principio general dictado por cons iderac iones prcticas, y que es : En todo

I I

I I

I I

I I

osciladorprctico /a gananciade/lazo es ligeramente mayor que la unidad, estando limitada ta amptitud

de oscilacin por el inicio de la no linealidad.

15-2. OSCILADOR DE CAMBIO DE FASE

Hemos elegido el oscilador de cambio de fase (Fig. 15-2) como primer ejemp lo por constitu ir un
ejemplo muy sencillo de los principios antes citados . Un amp lificador JFET de comp onentes discretos
seguido de tres clulas en cascada formadas por un condensado r e y una resistencia R. con la salida de la
ltima combinaci n Re reenviada a la puerta. Si se puede despre ciar la carga de la red cam biadora de
fase. o sea si R RL el amplificador desfasa 180 cualquier tensin que aparezca en la puerta, y la red de
resistencias y capacidades introduce un desfase adicional. A una frecuencia determin ada, el desfase
introducido por la red RC es precisamen te de 180~ . y a esta frecuencia el desfase total desde la puerta
alrededor del circuito y retomo a la puerta es exactamente cero. Esta frecuencia en particu lar es a la que
el circuito osci lar suponiendo que la magnitud de la amplificacin sea suficientemente grande .
La determinacin de T Uro) por el mtodo descrito en la Seco12-7 (Prob . 15- 1) da
( 15-4)

Siendo

(1)"

=roRC. Aplicando 1<1 Ec. ( 15-3) resulta ())~, = 1/6, de donde la frecuencia de oscilacin i;

." =

A WN

1
2rrRCv6

(1 5-5)

1/v6 .
)g",R j6 v6
T UWN) =

<

r:

)(5 - Wv6

de donde R.,RL = 29. Para sostener la oscilacin, la ganancia de la etapa amplificadora JFET debe ser de
por lo menos 29.

646

Microetectrntca moderna

'Voo

RD

-::
R,

>-e,

"

....
.,

Cond<n

e
R

v"

.,...,

lb)"p. ..)

l b)

oc,
Fig ura 15-2. Un oscilado r de desplazamiento de fase JFET Re . (hl Su circuuo equvatenre . (el Una versin Amp-Opde l oscilador
de desplazamiento de fase.

Si se incluye el efecto de carga de la red cam biadora de fase RC (Prob. 15-3) dismin uye la frec uencia
de oscilacin y debe aumentarse la ganancia de la etapa JFET.
El FET de la Fig. 15-20 puede sustituirse por un Amp-Op como e n la Fig . 1 5 ~2c . Debido a la tierra
virtual, la resistencia ent re el nudo de entrada P y tierra es R 1 R Y por tanto la red de la Fig. 15-2c es
idntica a la de la Fig. 15-20. Por consigu iente, la frec uencia de osc ilac in vie ne dada por la Be. ( 15~5) .
Puesto que la ganancia del Amp-Op es Av = -R/ R Y v debe ser de por lo menos 29, R/R de ber ser
mayor que 29 (aprox . 5 %).
Es posi ble s ustituir el A mp-Op de la F ig . 15-2e por una e ta pa n ica a tran s is tor co n R1 = 00 Y
R. = R - R, (Prob. 15-4).
Hay que o bservar q ue no siempre es necesario emplear un amplificador con ganancia de transfere ncia
1 para satisfacer el criterio de Barkhausen. Slo es necesario q ue
l . Exis ten es tructu ras de
redes pasivas en las que la funcin de transferencia de la red de rea limentacin es mayor q ue la unidad en
algu na frec uencia particular. En e l Pro b. .1 5-6 veremos un circuito oscilador formado por un seguidor de
fuente y e l circuit o RC de ,.. Fig. 15-2 convenientemen te conectados.

IA I

lAI >

ITI >

Ge neraci n y conformacin de ondas

647

Funcionamiento a frecuencia variable

Unoscilador de cambio de fase es particulannente adecuado para un campo de frecuencias desde unos
cuantos hertz hasta varios centenares de kilohertz incluyendo el campo de frecuencias audibles. La
frecuencia de oscilaci6n se puede variar cambiando cualquiera de los elementos de impedancia de la red
cambiadora de fase. Para variaciones que abarquen un campo de frecuencias muy amplio. normalmente
se varan simultneamentelas rrescapacdades. Tal variaci6n conserva constante la impedancia de entrada
de la red cambiadora de fase (Prob. 15-2) as como la magnitud de T. Por tanto. la amplitud de laoscilaci6n
no se ve afectada al ir ajustando la frecuencia. El oscilador de cambio de fase se hace funcionar en clase
A para mantener la distorsin al mfnimo.
Pueden emplearse dos cambiadores de fase activos en lugar de la red de realimentaci6n pasiva de la
Fig. 15-2c para tener un oscilador senoidal con salidas en cuadratura (ondas senoida les y cosenoidales).

153. OSCILADOR DE PUENTE DE WIE N

La Fig. 15-30 representa un oscilador de puente de Wien en el que la red de realimentaci6nes un puente
equilibrado. El puente se ve claramente en la Fig. 15-3b. Las cuatro ramas del puente son 2 1, 2 2, RI YRr
La entrada al puente es la salida V. del Amp-Op, y la salida del puente entre l y 2 proporciona la entrada
diferencial de l Amp-Op.
En la Fig. 15-30 existen dos vfas de realimentacin: la realimentaci6nposilivaa travs de 2 , y ~ cuyos
componentesdetermnen lafrecuenciad e oscilacin, y la realimentaci n negativa a travs deR , y R2 cuyos
componentes afectan a la amplitud de oscilaci6n y fijan la ganancia de la etapa del Amp-Op. La ganancia
del lazo viene dada por

n s) = -

( + -RR')Z, Z,+ Z2
I

(15-6)

Con 2 1 =(RCs + I)/Cs y 2 2 =RI(RCs + 1). la aplicacin del cnreno de Barkhausen da

f ..

1
= 21rRC

R,

(157)

R I = 2R 2

R,
V.

V.

.....

)z,

V'

de ganancia

R
R,

) z,
~

.>
flguu 15J. (a}OsciIadordc puente de Wien, (b) red del puente.

'b)

c/:

648

Microelectrnica moderna

AsC, para mantener la oscilacin,la ganancia de la etapa no inversora del Amp-Op es de 3 (o alrededor
de un S % mayor que 3). La mxima frecuencia de oscilacin est limitada por el ritmo de variacin del
amplificador. Para tener una variacin continua de frecuencia se varan simultneamente los dos coedensadores (condensadores planos variables. al aire). Los cambios de campo de frecuencias se consiguen
conmutando a distintos valores las dos resistencias idnticas R.

Estabilizacin de la amplitud
Consideremos una modificacin del circuitode laFig. 153 que sirve paraestabilizar la amplitud frente
a las variaciones debidas a fluctuaciones motivadas por el envejecimiento de transistores. componentes.
etc. Una modificacin consiste simplemente en sustituir la resistencia R} por un sensistor (una resistencia
con coeficiente trmicopositivo).
La amplitud de la oscilacin viene determinada por la cuanta en que la ganancia del lazo sobrepasa
la unidad. Si por cualquier motivo V~ aumenta, la corriente en R2 crecer y A disminuir. El mecanismo
de regulacin introducido por el sensistor acta cambiando automticamente A con lo que la relacin de
retomo es ms constante. La temperaturade R2 se determina por el valor eficaz de la corriente que pasa
por ella. Si vara el valor eficaz de la corriente, debido a la inercia trmica del sensistor, la temperatura se
determinar por el valor mediodel valor eficaz a lo largo de muchos ciclos. Hay que tener en cuenta que
debido a la inercia t rmica del sensistor, su resistencia durante un solo ciclo es muy aproximadamente
constante. Por tanto, a cualquier amplitud fijada de la oscilacin, el sensistor acta enteramente como una
resistencia lineal ordinaria.
Tambin se puedeusarun tenni storque tiene uncoeficientede temperatura negativo. pero sustituyendo
a R. en lugar de Rr
OR'

O.8R'

2R'

O.15R

z,
Figura t54. Diodos Zener para controlar aUlomticamente la ganancia del oscilador y por tamo eslabilizar la amplitud de la
scnoide.

La Fig. 154 indica otro procedimiento para estabilizar la amplitud. Inicialmente los dos diodos Zener
no conducen y la ganancia es

2R'

+ O, l5R ' + O,SR'

)
-

1.04 > I

Generacton y cooformact n de ondas

649

y por tanto se inician las oscilaciones . Como la ganancia de l lazo es superior a la unidad va crecie ndo la
ampl itud de las oscil acione s hasta tamo su valor de pico supere la tensin de ruptura Vz de los diodos.
Cuando esto sucede ,la accin en paralelo de la resistencia 6R' reduce la ganancia y limita la amplitud en
apro ximadam ente Vz' Con este circuito se puede reducir la distorsin a aproximadamente el 0,5 %.
Los dos mtodo s de estabilizacin descritos constituyen ejemplos de control automtico de ganancia.
Tambin se puede emplear un lazo activo de contro l ron un FET como resistenci a de tensin controlada.

15-4. FO R MA GENERAL DE UN CIRCUITO OSC ILA DOR

Muchos circuitos osciladores quedan comprendidos en la forma general representada en la Fig. 15-5a.
En el anlisi s que sigue supondremos un elemento activo con resistencia de entrada sumamente elevada
como es un Amp -Op o un FET. La Fig. 15-5b represe nta el circuito eq uivalente linea l de la Fig. 15~5a
empleando un amp lificador con ganancia negativa en circuito abierto -Ay y una resistenc ia de Salida R
Evidentemente la topologfa de la Fig. 155 corres ponde a una rea limentacin parale lo-serie .
g

R.

a,
l,

.-A"VIl

l,

/ '" o

l,

z,

l,

1'1}

1, 1

lb l

Figura U 5. (a) Forma general de un circuito oscilante, (b ) su circui to equi valente.

Relacin de retorno
El valor de T se halla considerando el circuito de la Fig. 15-5a como amp lificador realime ntado con
la salida tomada de los terminales 2 y 3 Ytermina les de entrada l y 3. La impedancia de carga ZL est
'ormada por Z! en paralelo con la combinacin en serie de ZI y Zl' con lo qu e

A,.Vll Z L
V" := Z L + R"

V
l.l

Z,
V
:= Z , + Z~ "

(158 )
.

Combinando las relaciones de la Ec. ( 15-8) Ysustituyendo 2L resulta una relacin de retomo
V I)
A ,Z I Z2
T := - ~ := R,,(Z, + Z2 + 2) + Z2 (2, + Z )

(159)

Osciladores sinton izables Le

Los osciladores descritos en las dos seccio nes anteriores son circuitos Re sintonizables. Es decir, que

650

Mir:roeleclr"ica modem a

la frecuencia de oscilacin se determinapor los valores de resistencias y capacidades empleados. Muchas

veces la frecuencia obtenible con tales circuitos est limitada a unos pocos centenares de kiloherta. Si se
necesitan frecuencias de oscilacin ms elevadas. tales como las empleadas en los receptores de amplitud
y de frecuencia modulada. la sintonizacin se logra variando una capac idad o una inductancia. En la
configuracin de oscilador general de la Fig. lS-5. haciendo ZI' Z, y ~ reactancias puras (ya sean
induclivasocapacilivas) tendremos unosc ilador sintonizableLC. Si hacemos Z, = X1,Z2 = jX2 y Z, = )X,.
siendo X = roL para una inductancia y -1/roC para una capacidad. la Ec. 15- 9) se conviene en
T

+ A..KX2
jRJ.X

+ XI + X, } - Xt(X, + X,)

(IS-I O)

Para que T sea real

(15- 11)

y
T ""

A ,X 1X2
= -A..KI
-X2(X 1 + Xl)
XI + X,

(15-12)

En la Ec. (15-11) vemos que el circuito oscilar a la frecuencia de resonancia de la combinacin de

XIX2y Xr

Aplicando la Ec. ( 15- 11) a la (15- 12)resulta

T=

+ A,x,

(15-13)

X,

Como T ha de ser positiva y de valor por 10menos la unidad. XI YX 2 deben tener el mismo signo (A.
es positivo). En oleas palabras. ambas reactancias deben ser de la misma clase: o las dos inductivas o las
doscapacilivas.Entonces.segnlaEc.(l5-1 1),Xl = -{XI + X2) debe ser inductiva siXIyX2soo capacitivas.
o viceversa.
Si XI YXI son condensadores y XJ una inductancia. a este circuito se le denomina Osci ador Cotpins
y si XI YX2 son inductancias y XJ un condensador. el circuito es un Oscilador Haney. En este ltimo caso
puede darse un acoplamiento mutuo entre XI Y X2 (yen este caso no son aplicables las ecuaciones
anteriores).
Tambin son posibles versiones con transistores de los osciladores LC descritos anteriormente. A
manera de ejemplo. se puede ver en la Fig. 15-60 un oscilador Colpitts de transistores. Cualitativamente
este circuito opera en la fonna ya descrita. No obstante. el anlisis detallado de un circuito oscilador de
transistores es ms dificultoso por dos razones fundamentales: En primer lugar, la baja impedancia de
entrada del transistor queda en paralelo con Zl de la Fig. 15-50 con lo que se complican las expresiones
de la ganancia del lazo dadas ms arriba. En segundo lugar, si la frecuencia de oscilacin est sobre la
zona audible, el modelo simple de baja frecuencia no resulta ya vtido. En estas circunstancias debe
emplearseel modelo hfbrdo-n de la Fig. 3-32. En la Fig. 15-6b est representado un oscilador Hartley de
transistor.

15-5. OSCILADOR DE CRISTAL

Si uncristal piezoelctrico,nonnalmente de CU3TZO. tiene electrodos aplicados sobre sus caras opuestas
y entre estos electrodos se aplica una tensin. se ejercern fuerzas en las cargas del interior del cristal. Si
el dispositivoestmontadoadecuadamentese producirn deformacionesen el cristal y se fonna un sistema

GeneracMn y conf ormacin de ondas

65 1

(Co ndensadorde

Re
(""""""'"

"' ......

_ l

Red de despIaum ~'o

"',-

R,

~~

...

J.
r'

R,
R,

(.,

Re

"' ......-,c.

(Cond< o.....

R,

acopIamienlO) Red de dc~ azam ien lO

~f

def

,~

11

L,
L

R,
R, :

------.
FC'

L,

'.
londcnsador

"'_

Condenudor
"',"ro

lb'

FIgu ra 156 . Osciladores induct ancia -c epacid ad Le. (u) Colpilts, y (b) Il artley.

electro-mecnico que vibrari.si se le excita oportunamente. La frecuencia de resonancia y la Q dependen

de las dimensiones del cristal, de la orientacin de las caras respecto a los ejes y de cmo est montado
el conjunto.
Existen en el mercado elementos para frecuencias desde unos pocos k lohertz hasla unos cuantos
centenares de megahertz, y valores de Q desde varios millares hasta varios centenares de millares. Los
valores extremadamente altos de Q y el hecho de que el cuarzo tenga caractersticas muy estables frente
al tiempo y a la temperaturahace que los osciladores con cristales sean sumamente estables.
La Fig. 157 representaelcircuitoelctrico equivalente de un cristal. La inductaneia L, el condensador
e y la resistencia R. representan respectivamente la masa, la deformacin (inversa de laconstante el stca)
y el factor de amortiguamiento viscoso de un sistema mecnico. Los valores tpicos para un cristal de 90
kHz son: L = 137 H,e =0,0235 pF y R = 15 ka. correspondientes a un Q = 5500. Las dimensiones de tal
cristal son 30 x 4 x 1,5 mm. Puesto que C' representa la capacidad electrosttica entre e lectrodos con el
cristal como dielctrico, su valor (-3,5 pF) es mucho mayor que C.
X

1
r l/

Reactanda
(induc tiva)

,,

W~)

I
I
'w,

w,

I,
,,
,,
,,
,

f\pn 157. Crill" pieroelctrico : (Q) Sfmtdo. (b) modelo dc:circuite, (t') reactatlCiaen funcill de la frttuenci.. suponiendo R .. O.

652

Microetectr nica moderna

Si despre ciamos la resistencia R, la impe dancia del cri stal es una rea ctancia jX c uya dependencia
respe cte a la frecuencia es
J. w: - w -,'
(15- 141
)"' = -wC' w'

...

= I/LC es la frecuenc ia de resonancia e n se rie (frecuencia de impeda ncia cero) y w ! = ( I/L)( I/C
+ l/e) ~s la frecuencia de resonancia en paralelo (frecuencia de impedancia infinita). omo C' C

dondeto '

entonces W "" ro , Para el crista l cuyos parmetros so n los dados ms arriba la frec uencia en paralelo es
tan slo un
~. mayor que la en serie. Para ro, <ro <ro,. la reac tancia es ind ucti va, y fuera de este ma rgen
es ca pacit iva co mo indica la Fig. 157.

0.3

~~

L
hl

I ~ ~#' ll

.IOO l' f

s
I mil c::J
XfAl

I OMn
~. ~

io'i~ura

Condensador de paso

en

O.O ~~F

15.s. <hdlat\or .x ni~l al FET <k I MHll(',,,-I.... , ,1.. Silin Jl'll

el>.l.

Existe una variedad de circui tos osci ladores de cristal. Si se emplea un c rista l en lugar de ZI en la
configurac in bsica de la Fig. 15-Su. una combinacin sin tonizada Le e n luga r de Z!y la capacidad CrJ
e ntre puerta y d renaje en lugar de Z el circuito resul tan te es e l de la Fig. 158. Por la teo ra comentada
en la secc in precedeme.Ja reactancia del cristal, as como la de la red LC de ben ser inductivas . Para q ue
la gana ncia del lazo sea mayor que la unidad vemos que seg n la Ec. (15- 13) X 1 no puede se r dema siado
peque o. Po r tanto. e l c ircuito puede osc ilar a una frecue nci a com pre ndida e ntre ro, y ro.. pero pr xima
a l valor-de la reso nanc ia en para lelo. Puestc q ue ro == ro, la frecuencia de l oscilado r est funda ment a lment e
determi nada por e l c rista l y no po r e l resto del c(rcuilo.

15-6. MULTIVIBRADORES
Los osc iladores desc ritos en las secc iones ant er iores fo rman parl e de la clase de circuitosregenerativos.
Ob servamos que a la frecuencia de osc ilacin. los oscil adores senoida les son amplificado res co n
realimentaci n positiva. Los mu ltivibrado res forman otro importa nte gru po de circuitos regenerati vos muy
em pleados en aplicac iones de tempor izaci n. Los multi vibradores se clasifi ca n en: ( 1) circ uitos biestables,
(2) c ircuitos monoestables. o (3) circuitos astables.
Los biestables y Ilip-op desc ritos e n las secciones 7-1 a 7-3 puede n conside rarse todos ellos como
multivihradores biestables, En la Sec. 15- 11 describiremos e l co mparado r regenerativo (disparador
Schmirtj que es otro circuito biestable . Una cuali dad important e de un circuito biestable es q ue mantie ne
un es tado de salida dado (nivel) salvo que se le aplique una sea l externa (disparo). Una seal externa
aprop iada provoca un cambio de estado, y este nive l de sal ida se mant iene indefi nidam e nte sa lvo q ue se

Generacin y conf ormacin d e ondas

Amplificadores
Inversores

653

--;;;::=:::;-- J
CNI

Al

A'

Redes de acoplamienlo

CN'
Figura 159. Diagrama de bloques de un mumvbrador.

le aplique una segunda seal. As, un circuito biestable necesita dos disparos exteriores antes no vuelva a
su estado inicial .
El multivibrador monoestable genera un solo impul so de dura cin es pec ificada en respues ta a cada
seal de disparo exterior. Como su nombre indica. sloexiste un estad o estable. La aplicacin de un disparo
hace cambiar a un estado casi-estable. El circ uito se manti ene en ese estado durante un lapso de tiempo
fijado , transcu rrido el cual vuelve a su estado primitivo. Efectivamente, se genera una seal de disparo
interna que provoca la transicin al estado estable. Norm almente, esta seal de disparo la provoca la carga
y descarga de un condensador.
Los multivibradoresastables tienen dos estados casi-estables (no estables) y las condicio nes del circuito
oscilan entre ellos. Obsrvese que no se necesita ningun a se al extern a para producir los cambios de
estado. El tiempo de permanencia en cada estado lo determinan los valores de los compone ntes. Debid o
a su oscilacin entre estados, los circuitos estables se em plean para engendrar ondas cuadradas. Un contro l
preciso del periodo de la onda cuadrada, frecuentemente med iante un cristal, permite usar tales circuitos
como generadores de reloj en sistemas digitales.
La Fig. 15-9 muestr.. la configuracin de un mult ivibrador comn. Co mo se ve en esa figur a, los dos
amplificadores inversores AI YA2 forman un amplifi cador con realimentacin positiv a. Frecuenteme nte,
en lugar de los amplificadores se emplean puertas l6gicas. Co mo ya se describi 6 en la Seco6-2la pendiente
de la caracterstica entre los estados lgicos es mayo r que la unidad lo que indica qu e hay amplificacin.
La naturaleza de las redes de acoplamiento entre etapas determina el tipo de multi vibrador. C uando CN l
y cm son ambos resistivos existe un funcionamiento biestable . Una sea l aplicada a A I que produ zca
una transicin se transmite a travs de eN I motivando el cambio de estado de A2. Una accin semeja nte
en CN2 fuer za a A1 a permanecer en este nuevo estado hasta la aplicacin de un nuevo disparo.
Sin embargo, si CN l o CN2 o ambos co ntienen condensadores en serie, no se pueden transmit ir
indefinidamente seales en continua. Puesto que la tensin del condensador no puede cambiar instantneamente, la- transiciones en A1 (oA 2) se transmiten durante un pequeo intervalo . La accin de la carga
(o descarga) de los condensadores como consecuencia de la tran sicin inicial engendra un disparo
interno haciendo que las condiciones del circuito retomen a su estado inicial. Los circ uitos monoestables

-,

~.~r-bi~.
-,

[ Puerta I'IO R t
Figura 1510. Multivibradormonocstableempleando puertas N"OR.

1'" ,

:J'

Puerta N"OR

654

Microelectrnica moderna

emplean una de tale s redes de aco plamiento. mientras qu e ren to e N I como CN2 son ca pacitivos en los
muhiv ibradores as tables.

Multivibra dores monoestables

En la Fig. 15 -10 vem o s un circ uito mon oestable s im ple Que e mplea puertas NOR CMOS de l gica
posi tiva como ele mento de amplificac in. Obsrvese que e l aco plam iento entre las puertas NOR I y 2 es
capacitivo y entre las puertas 2 y I es resistivo (R = O). Supongamos qu e las puertas NOR rengan V(I ) =
Voo' VeO) = o.yq ue V r > Oes la ten sin umbral de l tra nsistor NMOS. Ade ms supondre mos para mayor
se ncillez que la tran sicin entre estados en las puert as es instant nea ; o sea . q ue la ve locidad de
conmutacin de las puerta s NOR es pequ ea comparada con la d ura cin de l impulso de sa lida deseado.
Consideremos q ue la seal de d isparo v,. es co mo la d e la Fi g. 15 - l la. Para 1<0 no ex iste corrie nte
en R y '', = V00 = V(I) . En consecuencia. la sa lida de la p uerta NOR 2 ca nce lada como inver sora es \ '01 =
V(O) = O. Co n ambas entrada s a la puerta NOR l en VeO) su tensin de sa lida es VOl = V( 1) = V00' Ypo r tanto
la ten sin I'c de l co nde nsado r e s
Ve

= V" . - V..,

Ve

= Vi m -

V/1/J = O

(15 15)

La aplicaci n en el instante r = O de la se a l de d isp aro 1'.. > Vr provo ca una transicin en la puer la NOR
l. y VOl pasa a ser V(U) = Ucomo en la Fig. 15- 1 l b. Puesto qu e "e no pued e cambiar instant neamente ( I'e
(O') = 01. de la Ec. ( 1515) se dedu ce que '', (O') = O. La ap licaci n de VeO) a la entrada de la puerta 2 hace
qu e v02 (O' ) = Voo (Fig. 151 le). Bnconsecuencia, V(I)se transmite a la enrrad a de la pucrta NOR y mantiene
"01 = O. La ten si n de l conde nsador \'c tiende a cargar a - V00 a travs de la res istencia R como en la Fig.
15 120 . Por tanto, v.., tiende a au mentar desde ce ro hacia VDO (Fi g. 15-IId) lcomo indica la Ec. ( 15- 16)

e,

(1) =

VO lJ (1 -

E - ~Ii'C)

'.

(15 16)

'"
1'00 1'l1l

l ' > 1',

00

T < TI

r,
lb)

l.)

Voo l',
J V

"!

"

"O

V~ f----,

1" - !m2
,
o

r,
Id

r,
Id)

"Rura . S. .I, Fonnas de ooda para el vibradof ~able de:la Fig. tS to. (Q) impulw de disparo. (b . c1 1(n~ in de salida de la
puena _ . (ti) len~in de entrada en la puena _ 2.

Generacin y confo rmacin de ondas

655

Cuando 1'. =Vr , la puerta NOR 2 cambia de estado. 1'02 =OY se produce una transicin de Veo) a V( 1)
en la puerta NOR 1. El instante TI en el que se realiza la transicin se calcula por la Ec. (15 16) de la
siguiente forma:
E - TI/Re

= V{Jo -

VT

Vo /)

Tomando logaritmos de ambos miembros y despejando TI tendremos

TI = RC In V

VDD
DD

(15-17)
r

Si Vr = VDJ2 como es el caso en puertas CMOS. la Ec. (1517) se reduce a

TI = RC

'"

In 2 "" O.693RC

(15-18)

".

".

'h>

Figura 151 2. Circuito equivalente al de la Fig. 15 10. Con referencia a la Fig. 15-11; (ala S 1S T I' Y (b) 12: TI '

Justamente antes de la transicin en las puena s NOR. en el instante 1 =TI ' '', (T I) =-VT' [Ec. 1515) .
Justamente antes de la transicin en las puertas NOR, en el instante 1 =TI' Ve (TI) =- VT 1Ec. 15-15].
En 1 = 1\ . \'01 = VDD y para mantener ve (1") = -V1" " , (T\) = VDD + Vr. La tensin del condensador
Fig. 15-11, se representan las formas de onda para varias tensiones, con la condicin de que VT = V/))2.
Obsrvese que la descarga del condensador (1 > TI) tiene la misma constante de tiempo Re que durante
el intervalo OS f :S: TI'
La tensin de entrada 1', a la puerta NOR 2 sube como indica la Fig. 1511d hasta 3 VDJ2 en el instante
1= T" A veces este nivel de tensin es excesivo para los MOS de la puerta NOR. Para evitar esto se usa un
diodo de fijacin como se ve en la Fig. 15-13a. El diodo O est en circuito abierto durante la mayor parte
del ciclo. Sin embargo mientras la puerta NOR 2 cambia en I = T I' el diodo O conduce asegurando que 1',

".
5.6 V

Cu n>lanlc dc llcmr<' - H,(

---1 5 V
D

""

".
fu)

r,
lb)

Figura tS-I3. (a ) Empleode un diodo de fijacin D en un muttivibrador monoestable. ( h) Forma de la onda de l en~in de entrada
a la puerta NOR 2.0 bsrvesc que el pico de tensin enr- T j ' es de 5.6 V . (V DO = V del diodo) y no 3 V ocP cu mo en la Fig. 15- l Id.

656

Microelectrnica moderna
R

,-o

v.
L_

-, 1

-'-.J ,, ,,
!

Impu. po$il;YO '1

noe"';YO

Figura 15-14. Diqramade bloquesde un mullivitndormonoestable m...

no supere a VDO en ms de la tensin de disparo V, de l pro pio diodo. En realidad. v. es ligeramente supen or
a VO/) + V, debido a la pequea resistencia R del diodo. Puest o que Rr R su combinacin en para lelo es
aproximadamente igual a Rr Asf pues. la descarga del condensador de sde VDO + V hasta VDO tiene una
constante de tiempo igual a R(:. por lo que tiene lugar rp idamente. En la Fig. 15- l'3h est representada
la forrna de la onda de ", para Vr = V/II[2 y V, = 0.6 v. .
Los multivibradores monoestables como el de la Fig . 15-10 se construye n en la prctica usando puerta s
e MOS comercia lizadas. Estando las puertas eMOS dob lemente compensadas empleando un suministro
a 5 V tendremos V r Vmf2 2.5 V. Ade ms. muchas puerta s CMOS tienen las ent radas protegidas por
diodos para evitar que se apliquen tensiones excesivas. Por tanto. los diodos de fijacin se fabrican en el
chip. Los nicos elementos conec tados exteriormente son los elementos de temporizacin R y C.
Tambin pueden emp learse la familia bsica TfL 54n4 de puertas lgicas para co nstruir circuitos
monoestables en un solo chip. La familia TI 9600 emplea de entrada una puerta N ANO 1TL Yde salida
una etapa nonnal en totem. Las etapas interiores comprenden la cascada de un biestable. el circ uito
monoestable y el disparador Schmilt (Sec. 15-9) como en la Fig. 15-14. Los cinco circ uitos se fabrican en
un solo chip. La duracin del impulso se regula con la resistencia R y condensador
conectados
exteriormente. CorrientementeR O!: 5 kO y C ~ 1000 pF. Estos valores suponen un ancho de impulso mayor
de I ~ s . Sin embargo. con meno res valores de R y de e se puede redu cir la duracin del impu lso hasta
una magnitud del orden de 100 ns. Si se elimina la etapa en totem y se loma la salida del disparadorSchmin .
podremos tene r impu lsos positivos y negativ os (lneas de salida a trazos de la Fig . 15-4).

'o,
Pueri l NON 1

hJc rta NOR 1

'.1

Pucrt a NOR 2

~]
R

{:=-:1

lb>

.' aura 15-15. (ul Muhivibralb e~l;;abk: de puerta M . Ambu put' rtu",in ~adas como invCfSOrJ,s. (b) El c ristal ccevene
el eircuito anlerioof en un simple r.ent'rUlr de It'loj .

Generacin y confo rmacin d e ondas

657

Multi vibradores astables

EJ circuito de la Fig. 15-10se puede modificar para formar un rnultivibrador estable como el de la Fig.
15- 150. Obsrvese que ambas puertas NOR se hanconectado como inversoras. Supongamosque las puertas
NOR tienen VeO) = OY V( 1) =V00' la tensin de alimentacin. y una tensi n umbral Vr = V0cf2 . Consideremos que como en la Fig. 15-161a puerta NO R 1 sufre una transicin de \'( 1) a VeO) en el instante I = O.

',.

'"

"

,.

00

T,

zr,

t--- T-----l

r,

T,

c.)

- v,

:!Tl

T,

c"

C,)

c"

."il:urla IS-16. On du para el cirL"Illo de la Fig. IS- IS; (Q, b) te nsiones de salida de lu pue rln N"II: ( e) tensi n d e e nlrada de la
puerla N" K 1: (ti) tensin del con d c n~,j",

As, en I =0-. " lJl =VfW y " 01 = O. La tensin de entrada a la puerta NO R I tS l ', = Vr como es alrededor
del cambio de estado. Puesto que I'c = 1', - l'lJ2' "c(O- ) = Vr' Cuando I = O' . inmediatamente despus de que
la puertaNOR I haya cambiado de eslado, 1'11I (O') = O. laque hace Que la puerta NOR 2 realice una transicin
hacien d o que v(ll (0') = V00' (sin embargo. el empleo del diodo de lija cin limita v, en V00 + V) . Con
VOl = O Y VlJ! = V00 el condensador se carga exponencialmente hacia V00 con una constante de tiempo
t =RC. (La tensin "(" tiende hacia -Voo,) A medida que el condensador se va cargando v. va tendiendo
hacia cero. A I = TI' v, = Vr y se corta la puerta 1, v" =V00 hace que la puerta 2 haga una transicin. La
tensin de salida vlll de la puerta NOR 2 cae a cero, y para mantener "c constante durante la conmutacin.
", decrece por Vtxr la tensin del condensador carga exporenclalmeme hacia + VDO (" lJI = VDO' Y"01 = O)
con una constante de tiempo t = RC. A medida que "e tiende hacia V00 lo mismo hace '', y en el instante
1 = T!, '', = Vr completndose un ciclo. Este proceso se repite en cada ciclo como se indica en las ondas
de la Fig. 15-16. La onda de salida cuadrada es simtrica teniendo cada una de las puertas una tensin de
salida Voo durante un semi-ciclo y VeO) durante el otro. La Ec. (15-18) da el tiempo para la mitad del
periodo T. es decir. T = 2 TI = 2 Re In 2 = 1.39 Re. La frecuencia de oscilacin!.. = Irr es

J."

1
0.721
= -1.)9RC
RC

= - =

Pue rll NOIl I

"

Pu e rll Jllt

115 19)

'"
R,

R,

DC

D2

," e

FlKun 15- 17. Circui to asliIbk: ron diodos de fijad n. Elig iendo distintos \'ll1~1 de resi stenci a (R It R! ) se oblic:ne una onda de
ICnli 6n <te sal ida cuadrad. asi ml!llcl.

658

Mtcroeear ntca moderna

Se puede disear e l c ircuito para que d una ond a cuadrada as im trica , ca mb iando ya sea VVD o Vr de
form a que Vr '# V mil (Pro b. 15 25 ). Tambin se e mplea la co mbinac in de res istencia y diodo de la Pig.
15-17 para ge nerar una seal de salida asimtrica (Pro b. 151 7). En este circui to los diodos gob ierna n e l
curso de la ca rga: haciendo R I '# R2 se tiene una constante de tiempo diferent e para ca da per iodo de
transicin resu ltando as una onda c uadrada as imtrica.
El circuito de la Fig. 15- 150 se modifi ca como e n la Fig . 15 15h para formar un generad or simple de
reloj en el que la frecuencia fa del crista l gobi ern a con preci sin e l periodo de la o nda cuadrada . El
co nde nsado r C, se e lige de forma que 2rr.Cllfo '" I (es decir que la impedancia de R 11 sC 2 tiene un polo
e n s = - 1/2 Te! o y por tanto queda en circuito a bierto para! o)' El co ndensado r C I se elige para que con / o
teng a una reactancia despreciable. Asf, a la frec uencia de osci lacin, los circuitos de la Fig. 15-15a y
15-15 h son idnticos si consideramos que en la primera el cristal sustituye a C. Los dos condensadores ayudan
a suprimir los armnicos superiores dando una frecuencia de salidaestable. Este simplegenerador de l re loj puede
trabaj ar a altas frecuencias 30 MHz) si se emplean inver sores CMOS serie 74HC o 1TL serie 74LS o

74ALS.

15-7. COMPARADORES
Los circuitos mo no y estables vistos en 1.1 Seco 15-6 se valen de la accin de co nmutacin gobe rnada
por tensin de las puertas lgicas digitales CMOS. Es decir. e l nive l de tensin de e ntrada determi na el
estado binario de la salida. V(O) o V( I ). En las Seco3- 12 y 10-15 vimos Que el ampl ificador diferencial (par
acoplado en e misor ) mostraba una tensin de salida binaria para se ales de e ntrada 11'; I >4 Vr . Punco nand o de esta form a. e l amplificador diferencial act ua como compara dor a nalg ico lo que resu lta ti l en
la generac in de ondas.

,
" -;-;-f~
"
"~
Flgura I5. IS. El Amp-Op operando en lazo ebienc se conviene en un comparador.

Un comparador anal gico o simple mente comparador tiene dos tensione s de entrada '.. y 1' 2 Y una
salida \'0' Frecuentemente. una de las entradas (1'2) es una tensin de referencia co nstante VII' y la otr a es
una seal variab le con el tiemp o. Recurdese que esta disposici n se emple a en la etapa de e ntrada de la
puert a OR/N OR ECL descrita en la Seco6- 14. El comparador ideal de la Fig . 151 8 con la carac terstica de
transferencia de la tensin de la Fig. 15 19a tiene una ten sin de salida co nstante 1'0 V(O) si 1' 1 - v! = 1';
<Oy otra ten sin (.....nstante distinta \'0 = V(I) si v; >O. Por tant o, si " 2 = VII' una tensin de referenci a, \ '0 =
VeO)cuando v. <t Jt Y "o = V(I) cuando \'. > VII' Clara mente. se compara la entrada con la referencia. y la
salida queda e n uno de los dos estados digitale s: ni ve lO de tensin V(O) y nive l 1 de V(l }. Se puede n
co nseg uir tensiones VeO ) y V(I ) co mpatibles con niveles lgicos TIL. ECL o MOS. Puede dispo nerse
tambi n de otras tensiones Iimitadoras, tales como 10 V.
Como ya se ha indicado anteriormente, la ca racterstica de tran sfe renci a de un par diferenci al se
aproxima a la de un co mparador ideal. El reco rrido tota l de entrada entre los dos niveles e xtremos de salida
es 8 Vr = 200 mV. que se puede reducir dr sticamente conectando e n casc ada el amplificador diferencial
can otras etap as de alta ganancia. Puesto que esta configuraci n co rresponde a la topologa del Amp-Op
de la Fig. 14 1, puede e mplea rse un Amp -Op (lazo abierto) a manera de comparado r. En la Fig. 15-19b
se represe nta con trazo co ntinuo una carac terstica de tran..ferencia tpica de Amp-Op. Se o bserv a que el

G eneracin y eonf ormaci n de ondas

659

cambio del estado de salida tiene lugar con un Incremento en la entrada .1.1', de tan slo 2 mv. Obsrvese
que la tensin offset de entrada apona un error en el punto de comparacin entre ". y VA' del orden de
I mY. En algunas aplicaciones esta tensin offset puede se- excesiva y se hace necesario equilibrarla como
en la Fig. 14-22.
Se han diseado algunos Amp-Op para aplicar especficamente como comparadores de tensin buffer,
en lugar de como Amp-Op. No estando previsto que un comparador se emplee con realimentaci n
negativa. se puede prescindir de la compensacin de frecuencia con laque se tiene mayor ancho de banda
y ms velocidad. El tnn ino ..buffer.. indica que el comparador no carga la fuente de seal debido a su
gran resistencia de entrada. Entre los muchos chips comparadores disponibles es t n los Fairchild ~A 110.
el National LM 111 . el Analog Devices AD604 y el Harris HA 2 111.

'.

U" . V
10

,
,
o

"

------

-, -,o

-.
-.

uf' mV

-6

VlOI

'.1

'"

Figura 15-19. Caraclerislicade transferellt'ia de UDCOITIparador: (a) ideal y (b) pClico (comercial).

La regin ambigua l '; puede ser tan pequea como I S ~ Y Yeu iempode respuesta (el tiempo necesario
para que el comparador cambie de estado) puede irde 20 a 200 ns. Tambin existen encapsulados de dos
o de cuatro comparadores independientes. Algunos chips han sido diseados con una entrada inhibidora
de forma que pueda quedar inhabilitado durante los transitorios de entrada.
Para rener tensiones de salida limitadas independientes de las tensiones de suministro de potencia se
aade una resistencia R y dos diodos Zener en oposicin para fijar la salida del comparador. tal como
indica la Fig. IS20a. El valor de la resistencia se elige de forma que los diodos de avalancha acten a la
corriente Zener recomendada. Las lneas de trazo continuo dan la salida r ' a trav s de los diodos. mientras
que las de trazo interrumpido representan la salida I'~ del comparador. si la seal de entrada se aplica al
terminal no inversor y la referencia VR al tenninal inversor se obtiene un comparador no inversor, Si se
intercambian las posiciones de 1', y I 'R resulla la caracrerfstca del comparador inversor. Las tensiones
lmites de v'.. son VZ + VD;;;: V.. y. (V21 + VD) E -V", donde VD (- 0.1 Y) es la tensin directa de un diodo
pn. El aadir los diodos Zener tiene la segunda ventaja de que la limitacin puede ser mucho ms definida
para l .. que para v.., pero tiene el inconveniente de la pobre respuesta transitoria de l diodo de avalancha.
Los comparadores se emplean mucho en circuitos del procesado de seales y de generacin de ondas.
Cadaaplicacin se vale de la facultad del comparador de detectar si una seal es mayor o menor que otra
seal (o tensin de referencia). En este captulo trataremos de los circuitos relacionados con la generacin
de formas de onda. y en el captulo 16 trataremos de otras aplicaciones de procesado de seales.

660

15-8.

Microeleclrttica moderna

FORMACiN DE ONDAS CUADRADA S A PART I R DE UNA

SENOIDE

El comparador da onda s de forma no lineal porque su sa lida no guarda ning n parec ido con la onda
de ent rada. Se emplea frecuentemente para transform ar una seal de variac in lenta e n el tiem po a otra
de cambio abru pto. Uno de estos casos es la generac in de onda cuadrada part iendo de una se al senoidal.
Volliol.

'.
,.-----

"z.... "D .. "..

c~ _

Comparador 6
inversor ..

,_ -lo:..

no inversor

'.

-;

-,

_1

-.

0,

u"mV

-,

v"

____ . JI

.,

- 10

\
....

_----

lbl
15-20. (0 1Un co mparador en Ci1wada con una ("om binacin de ll'~i~('fI("ia )' diodo zener. t h)CaraclC'r~l ic a de lran,fell'fI("ia
de v.. )' v... S i v. '" v, )' v! '" VII;' el com paradores no inversor. Se liene un cnm parador invehorcon v. '" VII; )' v!" v,,
Fi~u ra

Si se iguala V. a cero. la salida cambiar de un estado al otro muy rpidamen te (li mitado slo por el
ritme de variacin) cada vez que la entrada pase por ce ro. Esta configuracin se den om ina detectar de
(T IICt' por aro. Entre las muchas aplicacione s de este detect or est n las siguie ntes:
Si la entrada a un comparador es una onda senoidal, la salida es una onda cuadrada. Si se em plea un
detector de cruce por cero (Fig. 15-2 10) la onda cuadrada se r sim trica (Fig. 15-21 r). La forma idea l
tiene los lados ve rtica les. pero e n realidad se extienden por una zona de una fraccin de milivoltios de la
tensin de entrada ",'

"

('1

(,)

~ " o
e
R

,.1

0,

R,

o~

"o-- T_
(d I

"
('1

l,

15 21. Un deln: lor de peso pur o;emconvienC' una senoide VI en una onda ("\lad rada v... L..a..\ ondas de i m pu bo~ v')' vl
resu rlan de alimenlar con v~ un circuilode \"Uf\.,,anle de liempo Re rroocKb en Ci1wada con un diodo lim ilador .

'-"'UrI

Generacin y eonformacton de ondas

66 1

Sealador de tiempos a partir de una senoide

La salida ' ', de la onda cuadrada de la aplicacin anterior se aplica a la entrada de un circuito RC en
serie (Fig. 15-2Ia ).Si laconstantede tiemp oRC es muy pequea comparada con el periodo T de la senoide
de entrada, la tensin v' a travs de R formar una serie de impulsos positivos y negativos como se ve en
la Fig. 15-21. Si v' se aplica a un cortador con un diodo ideal (Fig. 15-2Ia) la tensin en la carga vi. slo
tendr impulsos positivos (Fig. 15-2I e). De esta forma la senoide se ha convertido en un tren de impulsos
positivos cuya separacin es T. Esto se puede usar para temporizar (por ejemplo en la tensin de barrido
en un tubo de rayos catdicos).
Obsrvese quela formacinde ondasconseguida por la configuracin de la Fig. 15-21a es muy notable:
una senoide convertida en onda cuadrada o en un tren de impulsos.
Unas puntas parsitas - positivas y negativas- denominadas ruido superpuestas a la seal de entrada
en las proximidades de VR puede rechinar (cambio de una a otra tensin binaria) varias veces antes de
estabilizarse en su nivel correcto. Esta dificultad se puede evitar, reduciendo simultneamente el tiempo
de transicin, si al comparador se le aade una reatimentac n pos it va o regeneracin como veremos en
la prxima Seccin.

15-9. COMPARADOR REGENERATIVO (DISPARADOR SCHMITT)

La caracterstica de transferencia de la Fig. 15-2Db acusa una variacin en la salida de -? a +7 V con
un recorrido de entrada de aproximadamente 1,0 mY. Por tanto, la ganancia es de 14.000, que se puede
aumentargrandemente empleandorealimentacin positiva. En consecuencia, la variacin total de la salida
tiene lugar en un intervalo de tiempo durante el cual la entrada cambia en mucho menos de 1 mv.
Tericamente, si la relacin de retomo se ajusta para que sea -1, la ganancla Acon realimentacin se hace
infinita [Ec. (12-4)]. Esta situacin ideal supone una transicin abrupta (tiempo de subida cero) entre los
valores extremos de la tensin de salida. Si se elige una ganancia del lazo mayor que la unidad, la onda
de salida contina siendo virtualmente discontinua a la tensin de comparacin. Sin embargo, ahora el
circuito presenta un fenmeno llamado histresis que explicaremos ms adelante.
El comparador regenerativo de la Fig. 15220 se conoce comnmente como disparador Schmin (por
el inventor de una versin de este circuito con tubos de vaco). La tensin de entrada se aplica el terminal
inversor 2 y la de realimentacin al inversor 1. Suponiendo que la resistencia de salida del comparador
sea despreciablecomparada con R] + R, tendremos

R,
Siendo V I

=Vi' con v = O, V
1

= A,Y, Yel anlisis de pequea seal da una relacin de retomo

T

=.

- R, A v
R , + R2

Evidentemente, con A. > 0, T < O, y la realimentacin es positiva (regenerativa). Con R I

R2 = 1000 YA. =14.000:
T ~

0.1 x 14,000
10 + 0.1

=.

10 len,

- 139

Es fcilmente comprobableque la realimentacin es regenerativa. Si la salida aumenta en livo la seal

reenviada a VI' el terminal no inversor, es liVo R!(R , + R 2). Por tanto ", crecer adems por V R1 A J
(R, + R,) = - T Ii Vo lo que indica realimentacin positiva:

662

Microelectrnica moderna
,

v.

,.

"

Ganan cia del comparador = A.

",
",

I~

V,

'"

".

R,

v, -' ~

".

(lO km

",

-v.

v,

v.
I l -R

-~

R,

",

v,

( 100 m

- v.

,,'

v~ (1 V)

,,)

-,

, ,,
,,

v,

- v

r-

"

",

v,

Id)

Fi~ura

15-22. (al Comparador rcgenerarivo o dis parado r Schmitt. La onda de salida mues tra una transici n: (h) de + VQ a - VQ :
+ V.,: (d) la tens in de salida a 10 largo de un cic lo ac usando la hisre.css (V 1- V2).

(e) de -Vo a

Hagamos Vo sa V, + VDYsupongamos que

que la tensin en el tenninal no inversor es
VI= V II

1' 2

< VI de forma que \' 0 = + Vo' De la Fig. 15-22 ded ucimos

R,
.
RI + R ~

(V,, - V,, )=V l

11 5-20)

Si ahora aumen ta 1'1' 1'., se manti ene constante e n Vo_y 1'1 = VI = constante hasta que 1'2 = VI' A esta
tensin umbral, critica o de disparo, la sa lida regenerativa ca mbia a \'" = -Vo permaneciendo en este valor
mientras 1'2 > VI' La caracterstica de transferenc ia es la de la Fig. l S-22h .
La tensin en el terminal no inversor para 1'2 > VI es

R,
Con los parmetro s dados en la Fig. 15-22 Ysiendo V" = 7 V tendrem os
VI = I

0.1 x 6
" I
10.1

V,

0. 1 x 8
10. 1

+ 0.059 " 1.059 V

I - 0 .079 " 0.921 V

Generacin y conf ormacin de ondas

663

Obsrvese que V2 < VI y que la d iferencia entre estos dos valores es llamada hist res s V H'..
VH

""

V1

V 2 ==

2R1V"
= 0. 138 V
R1 + R2

(15-22)

Si ahora decrece ,.1' la salida permanece en - V. hasta que "z iguale la tensin del terminal I o hasta
que \ 'z =Vr A esta tensin ocurre una transicin regenerativa y como se indica en la Fig. 15-22c la salida
retoma a +V. casi instantneamen te. La funcin de transferencia completa puede verse en la Fig. 15 -22d
en la que las porciones sin flecha pueden ser recorridas en cualquier direccin. pero los otros segmentos
slo se obtienen si "zvara como sealan las flechas. Obsrvese que debido a la bist resis el circuitcdlspara
a tensin ms alta con seales crecientes que con seales decrecientes.
Tambin observamos antes que la ganancia de transferencia aumenta desde 14.fX)() hacia el infinito a
medida que la relacin de relamo decrece desde cero a - 1 y que no hay hist resis mientras T sea igual o
menor que uno. Sin embargo, no es factible ajustar la ganancia exactamente a - l. Los parmetros del
comparador, y por tanto la gananciaA" son variables en el recorrido de la seal. Por tanto. un ajuste que
asegure que el mximo de I sea la unidad supone un campo de tensiones en los que la amplificacin
es menor que uno, con la correspondiente prdida de velocidad de la respuesta del circuito. Adems. el
circuito puede no ser suficientemente estable para mantener I'exactamente en- I durante un largo periodo
de tiemposin tener que hacer frecuentes reaj ustes. por loque se elige 1T 1 mayor que la unidad, tolerndose
un pequeo valor de la histresis. En algunas aplicaciones un exceso de hist ress no permilirfa e l
fun cionamiento correcto del circuito. As, si el valor pico-a-pico de la seal fuera menor que VH el circuito
Schmill que hubiese respondido a una lensin umbral con una transicin en un sentido. nunca se repondra
por sI solo. Dicho de otra forma: una vez la salida ha pasado. por ejemplo. a V" se mantendr en este nivel
no volviendo nunca a -V" ,
Del mismo razonamientoexpuesto en el prrafo anterior se deduce que si v! supera justamente VI se
produce una uansicioe de la salida y VDse mantiene en - V" aun cuando haya algn ruido superpuesto a la
seal de entrada. Mientras la tensin pico del ruido no supere la histresis VH' \'I no puede caer por debajo
de VI Y por tanto se evita un retomo de estado a + VO' En otras palabras, se ha eliminado el chirrido
mencionado en la Seco15-8.
La tensin offset de salida para el disrarador Schmin de la Fig. 15 22n es I,la' siendo l. la corriente
de polarizacin de emrade. y RII =R I I R:. La adicin de una resistencia RII en serie con la seal de
entrada \ '2 da una tensin offset de salida I..RII siendo 1... la corriente offset de entrada. Puesto que 1... < J.
la tensin offset resultante queda reducida.
Unade lasaplicaciones ms importemesdel disparador Schmiu es la deconvertir una tensin de entrada
de variacin lenta en una onda de salida con un cambio brusco, casi discontinuo, que suceda a un valor
preciso de la tensin de entrada. Por ejemplo, en la Fig. 15-23 se ve la aplicacin de un disparador Schmill
a manera de circuito de cuadratura. La seal de entrada es arbitraria pero con excursin suficiente para
hacer que la entrada abarque los lfrnites del campo de hist resis VII' Normalmente la salida es una onda
cuadrada asimtrica (como indica la Fig. 1523) cuya amplitud es independiente del valor entre picos de
la seal de entrada. Evidentemente, la onda de salida tiene los bordes delanteros y traseros mucho ms
rpidos que los de la onda de entrada.
Se pueden generarondasc uadradas simlricas haciendo V" =OYde las Ecs. ( 15-20) y ( 15-2 1) se deduce
que V2 =- V, =. R:V,,/C R 1+ R 2) . Aplicmdo a tal comparador una entrada senoidal de frecuencia f = Iff Y
amplitud de pico VAl se tendr una onda de salida simtrica de semi-periodo T{l.. Los bordes anterio r y
posterior de la onda no suceden en el momento en que la onda senoidal pasa por cero como en el circuito
de la Fig. 1;2 Iu. Estos bordes estn desfasados por O. siendo O = sen:' VIV .
Existen disponibles en el mercado disparadores Schmiu para usos especiales. El chip TII 32 de la
familia TTL acta como una puerta NANO de lgica positiva con salida en rotem, e hst ress de 0,8 V.
(V, = 1.7 V Y V2 = 0.9 V). Este encapsulado contiene cuatro disparadores Schmiu NAN D de dos entradas.
Esta topolog a de comparador regenerativo es la base del multivbrador monoestable T19600 (Sec. 156).

TI

664

Microeleclronica moderna

"
v,
v,
O

,,

L ~,

:~f-v
,

Figura 15-23.Respuesta de undisparadorde Schmittinversora una seal de entrada arbitraria.

Disparador Schmitt acoplado en emisor

El par bsico acoplado en emisor puede convertirse en un comparador regenerativo como en la Fig .
1524 . Las resistencias Rl y R2 son desiguales (R , >R 2) y por tanto Q I y Q2 tienen corrientes distintas
cuando estn saturados. Estas difere ncias suponen histresis, ya que se requieren distintas tensiones de
entrada para saturar y cortar Ql YQ2.
Consideremos que V es suficientemente bajo para cortar Ql. La corriente en R, es suficiente para
saturar justamente Q2 h~ciendo Vo = Vce" la n O Rr Para ~F 1, la tensin VE'" la (..l) RE: as, para que
Q1 pase a ON debe incrementa rse Vi~ hasta por lo menos VBE tON I + VE' Cuando V;~ sube por encima de este
umbral, QI conduce, la tensin Vc, decrece, se corta Q2 y hace que Vo == YEC oSi Vi~ es suficienteme nte
grande para satu rar justamente QI, la tensin vE== 1 C l(. .) RE' Puesto que R, R2 , lel (Sll ) < la. (..o' En
consecuencia, ahora Vi~ debe descender por debajo de l e l \" 0 RE+ VBE (ON! para cortar Q l . Este nivel umbral
est por debajo del requerido para que Ql pase a ON, siendo la diferencia entre estos niveles la tensin de
histresis Vw Obsrvese que VH depende dl"lgrado de desajuste en R 1 y Rr

'el J

R,

R,

J' e:

v.

v"

J.
R,
-e-

Figura 15-24.DisparadorSchmin acopladoen emisor.

El anlisis cualitativo del prrafo anterior ha supuesto que QI y Q2 estn meramente saturados. Esto
no es necesario para el funcionamien to del circu ito pues Q l Y Q2 pueden llevarse a saturacin.
Corrientemente los disparadores Schm itt con emisor acoplado se disean con VH del orden de algunas
dcimas de vo ltio (vanse Probo 15-43 y 15-44).

Generacin y confo rmacin de ondas

--

'

v.
R

....-......

,'.r'

"" V

"1 w

..,

'.
V

R,

"".

1-] 1

R,

665

~ t-V

R,
~

-lb '

Figur a 15 25. (a) Generador de onda cuadrada. (b) Ondas de salida y de tensin del cond ensado r.

1510. G ENERADORES DE ONDAS CUADRADAS Y TRIANGULARES

El disparador Schrnitt inversor puede utilizarse para obtener un generador de onda cuadrada (multivibrador estable)conectando una red de realimentacin RCentre la salida y la entrada inversora. El circuito
est representado en la Fig. 15250 indicando que la seal exterior ha sido sustituida por la red Re de
realimentacin. En esta figura la tensin de entrada diferencial \', viene dada por
" -= ""'. - l' I "" /..' . - - R

....

R.
+- R !1;..

"" 1;

n l'
,...
..

(1523)

De la caracterstica del comparador ideal resulta que l '.=l

VO
+ V = Y.si,
" < O. y si v < O. ""
=o
-y ,
Consideremos un momento en el que v, < Oo v, < tJv: = ~Y. El condensador e se va cargando exponenciahnente hacia Yo,: a travs de la combinacin Re. La salida permanece constante en Y. hasta que v, se
igualea +Ay
p .. en cuyo instante la salida del comparador retrocede a V... Ahora v, carga exponencialmente
hacia -Yo'
Las ondas de las tensiones de salida VD y del condensador \', son las representadas en la Fig. 12-25. Si
hacemos I =Ucuando v, = - PV.. durante el primer semi-ciclo tendremos (ya que v, se acercaexponencialmente a y..con una constante de tiempo Re )
(1524)
Puesto que a (= T/2 . 1',(1) = +pVo hallaremos T resolviendo la Ec. (15-24) lo que nos dar
T "" 2RC In -1 +I -

f3

= 2RC In

(2R')
I + R

(1525)

Obsrvese que T es independiente de V..'

Este generador de ondacuadradaes particularmente adecuado con frecuenciascomprendidas entre los
10 Hz y los 10 kHz. Con frecuenci as ms elevadas el ritmo de variacin del Amp-Op limita la pendiente
de las ondas cuadradas de salida. La simetra de la onda depende del desequilibrio existente entre los dos
diodos Zener (Prob. 15-39).
Si se desea que la salidasea V.. peroque T. '# TI de la Fig. 15-25. se reemplaza la resistencia R entre
los puntos A y B por la red de la Fig. 15260. Esta tcnica es la misma empleada en el circuito estable
CMOS de la Fig. 15-18. Durante el periodo en que la salida es positiva. D 1 conduce y D2 est cortado.

666

Microetectr nica moderna

y(~

- Yn

'"

v,

~
'b>

" aura 15 2:6. 1<11 f>arJII engendrar un; onda l;Uadrad.1 no ~i ml:ril;a se emplea entre los nudm. A y B la red de: rni~enc~ y d ~
en lugar de R de l. Fig. IS-2S. (O bsrv ese que: esro es el eqeivaleme de l. red de la Fig , IS-11 .) lb) Al!em . livamenle l.
con fig uTllt'in indicada puede conectarse al nudo A de la Fig. IS-2S de forma q ue T, ~ T z.

Por tanto el circuito queda reducido al de la Fig. 15 25 salvo que V" queda disminuido por la cada en el
diodo. Puesto que el peri,odo es i nde~nd ieme de V"' TI viene dado por T/2 de la Ec. (1525). Durame el
intervalo en el que la salida es negativa D I est en corte y 0 2 conduce, Por lamo. la constante de tiempo
de la descarga e~ ahora re yr , viene dado por T/2 en la ee. (15-25) pero con R sustituida por R' , Si R'
= 2 R, evidentemente T2 = 2 T.
Un procedimiento alternativo para formar una onda cuadrada no simtrica consiste en conectar la red
de la Fig. 1526h al nudo A de la Fig. 15250. Supongamos que la resistencia potenciomtrica cs pequea
comparada con R y que la tensin de tal resistencia potenciom trica tambin es pequea. la tensin del
brazo del potencimetro a tierra es V" Entonces el condensador se carga con una constante de tiempo
RCn. hacia (VI" + V)/2 pero descargahacia (VI"'V)f2 (con la misma constante de tiempo) por consiguiente
TIc#. Tz

Generadores de onda tri angular

En la Fig. 1525b se ve que la carga y descarga exponencial del condensador C hace que la onda de "c
sea casi triangular. Para linealizarel tringulo se necesita que C se cargue con una corriente constante. es
decir. haciendoque "cvare linealmenteconeltiempo (en rampa) y no exponencialmente como lacorriente
suministrada a travs de R en la Fig. 1525. Recurdese que la capacidad de compensacinconectada entre
lasalida y laentrada de laetapade allaganancia de un Amp-Op est alimentada por una corrienteconstante
con el resultado de la limitacin del ritmo de variacin. Se emplea un Amp-Op con un condensador C de
realimentacin (un integrador) para suministrar una corriente constante a e en el circuito generador de
onda Iriangular de la Fig. 15-27. Debido a la reversin de fase en el Amp-Op Integrador, la salida de esta
etapa se reenva al terminal no inversor del comparador y no al terminal inversor como en la Fig. 1525.
Asl.e lcomparador actacomoun disparador Schmitt no inversor. En efecto, la salida de la etapa Amp-Op
se emplea en lugar de la tensin de referencia V~ en el disparador Schmin.
Para hallar el valor mximo de la onda triangular supongamos que la tensi n de salida ' ', del Schmiu
est en su valor negativo (VL + Vil) = . Yo, Con un impulso negativo, la salida \" (1) del integradores una
ram/1tl creci ente. La tensin "1de entrada al comparador no inversor se obtiene por superposicin, y es
v,

=_

V"R 2 + v~R ,
R , + R2
R 1 + R2

(15.26)

Cuando ". sube hasta V"' el comparador cambia de estado. V.. = + V.. y \':(1) empieza a decrecer
linealmente. Por tanto el pico V.-. de la onda triangulartiene lugar cuando 1' , = V". Segn la Ec. (1526 )
V ...... -

(15-27)

Generacin y conforma cin de ondas

667

Anlogamente

R,

V min

(15-28)

V" R 1

y el recorrido pico-a-pico es
Vm u

1
Vmin = 2V R

(15-29)

R,

DisparadorSchmin

Integrador

R,

v,
(o)

u(1)

v.."
V,

(R'.R,)
-

R-, -

y.. ,"

l_-T"-_I
lb)

Figura 15-27. (a ) Generador de onda triangular. (h) Onda de salida. (Observacin; T I '" T l si V, '" O. Asimismo Vm., '" VoRlIR 1
"' . VO(m in. ) si VR '" O. La salida de onda cuadrada es - Va durante el intervalo T I y + Vaen el intervalo T 2-T r )

En la Fig. 15-27h puede verse la formade la onda triangular. De las Ecs. ( 15-27) Y( 15-28) debe quedar
claro que el valor medio es VR (RI + Rl/R r- Obsrvese que si VI{ = O la onda se extiende entre -V" R/RI y
+ V" R/R j El desplazamiento en tensin se gobierna aj ustando VR , y el recorrido pico-a-pico se modifica
cambiando la relacin R/R l Calculemos ahora los tiempos de barrido T I y T1 para V, = O. La corriente de
carga del condensador es
i,. =

e dv,. =
di

donde v,.=

e dv:,
dt

( 15-30)

-v;, es la tensin del condensador. Para 1'" = . Vo ' i = - Vj R Y la velocidad del barrido positivo

668

Microetectronica moderna

(15-31 )

habiendo hecho uso de la Ec. ( 15-29). Puesto que la veloc idad de l barrido ne gativo tiene la mis ma magni tud
calc ulada antes, T = TI = T/2 = 1/2f, siendo la frecuenci a

4R~~C

(15-32)

Obs rvese que la frecuen cia es independiente de Yo' La frecuencia m xima q ueda limit ada por e l ritmo
de variacin del integrador o por su corriente mxima de salida q ue dete rmi na el ritmo de la carga de C.
El barr ido ms lento lo limita la co rriente de polar izaci n del Amp-Op. Los ca mbios de frecuenc ia por
dcadas se obtienen variando los valo res de la ca pacidad segn potencias de 10, Ylos ca mb ios de frecuencia
dentro de una dcada, con la variac in continua de la res iste nc ia R .

Modulacin del ciclo de servicio (duty)

Si se desean unos interva los de barrido distintos. T I,. T, de ber sustituirse R de la Fig. 15-270 por la
red de la Fig. 15+26a . Un procedimiento alternativo co nsis te en aplicar una tensin ajustable Vs '' O al
terminal no inversor del integrador como se indi ca en la Fig. 15-270. Ahora la velocidad de barr ido es (V
+ V)/RC y la pendi en te de la rama nega tiva es (Y" - V..) lRC. Por qu? La amplitud triangul ar pico-a-pico
no est afectada por la tensin Vs de control. Po r tanto
TI = Vo

T,

v\

(15-33)

V,, +V,

Se puede dem ostrar que la frecue ncia de osci lacin (Pmb . 15-40) viene dada po r la Ec. ( 15-32)
multi plicada po r [1- (V/VY J. La frecuencia di sminuye para V~,. O. El cic lo de servicio 6 de un osci lador
de onda cuadrada o triangular se define por TI/T siendo T = T I + T l De la Ec. ( 15-33) se deduce que

T,
T

1(1_ V,)
V"

( 15-341

El sistema de la Fig. 15-27 con la adicin de Vs es un modulador as imtrico. La asi met ra vara
Yo,
linealment e con v.~ y se ex tiende des de O para V~ = V" hasta 0,5 para V.~ OY hasta 1 para V~

=-

Oscilador gobernado por tensin: veo (Voltaj e Controlled Oscillator)

Observemos que V~ de la Fig. 15-27 no s lo modifica la as imetra del c iclo sino que altera tam bin el
periodo T = l/j. Esto constituye un ejemplo de conversin de tensin a frecuencia . No obstante f es una
funcin no lineal de Vs ya que la frecuencia depende de 1 - (VS Nj. En la Fig. 15-28 se representa un
para o btener un generador de ondas cuadradas o -triangulares cuya frecuenc ia de penda linealme nte de la
modul acin de una tensin 1'0' El inversor CMOS form ado por Q 1 Y Q2 acta co mo un inte rrupto r de un
solo polo y do ble recorr ido (SPDT) . La etapa separadora de la Fig. 15-28 es un seguidor de tensin que
excita al Integrador desde una baja impedancia . Este siste ma d ifiere fundamentalmen te de l de la Fig. 15-27
en q ue ahora la velocidad de barrido la determi na 1'0. pero la amplitud de la o nda sigue esta ndo fijada por
los parmetros del comparador, es decir PV,,. La tensin negat iva - 1',., se obtiene de un Amp-Op inve rsor
de ganancia unidad.
Su pongamos que la salida del co mparador Schm itt sea 1'" = V"' exce diendo \1" e l m ximo valor de 1'...'

Generaci6n y conformacin de ondas

669

,
OJ '.
Interruptor

seguidorde rension

CMOS SPDT

Integrador

,,)

DisparadorSchmitt

lb )

Figura 15-28. (o ) Oscilador de tensi n gobernadacuya frecuencia varalin ealmente con la tensin de modulacin vm" (b) Onda
cuadrada voy triangular v'o'

Entonces, para el CMDS inversor, el interruptor QI est cortado (OFF) y el Q2 en conduccin (ON). La
entrada val integrador (la salida del seguidor de tensin ) es -I'm" Por tanto v',,(t) crece linealmente con una
velocidad de barrido vjRC VIs hasta que v', alcance el nivel umbral del comparador 13 V~ = V~R !(RI +
R2 ) . Entonces la salida del Schmin cambia de estado a '', = -V" como en la Fig. 15-28b. Ahora conducir
Ql y Q2 estar cortado y la salida de l interruptor CMDS pasar a ser +v'" resultando una rampa lineal
negativa v'" = -vmlIRC hasta alcanzar el umbral negativo -I3V". Evidentemente los dos semi-ciclos son
idnticos, y
L'" ,

Re

'T2 ""

V )

f3 " - (- f3 ,,""

La frecuencia oel oscilador viene dada por/=

R2
V
R 1 + R! "

(15-35)

lrr o sea

f = R , + R 2 v",
4RCR 2 V"

(15-36)

indicando claramente que la frecuencia de este oscilador vara linealmente con la tensin v de modulacin.
Experimentalmente se ha determinado que esta linealidad abarca ms de tres dcadas (desde menos de
2 mV hasta ms de 2 V). El sistema de la Fig. 15-28 corresponde al de una onda cuadrada o triangular de
frecuencia modulada .

670

Microelectr nica moderna

15-11. GENERADORES DE IMPULSOS

El generador de onda cuadrada de la Fig. 15-25 se ha modificado aadie ndo un diodo de fijacin (D I )
en paralelo con e, como se ve en la Fig. 15-29. para que funcione co mo multivibr ador monoesta ble. Se
aplica un estrecho impulso negativo v, al terminal no inversor a travs del diodo D2. Para seg uir el
funcionamiento del circuito supongamos que est en su estado estable con la salida en v = + V" y con el
condensado r fijado a la ten sin del diodo DI en co nduccin V, '"' 0,7 V (con aV" > VI)' Si la amplitud del
disparo es mayor que p V,,~ VI el comparador cambiar a una salida I " = .V". Como indica la Fig. 15-29b,
ahora el condensador ir cargndose exponencialmente. con una constante de tiempo 'r = RC. a travs de R
hacia -V" porque DI queda polarizado en inverso. Cuando v, se haga ms negativo que ~ IW" la salida del
comparador vuelve otra vez a + V"' El condensador ahora empieza a cargar hacia + V" a travs de R hasta
que v,. alcance VI y C queda fijado nuevamente en v,. = VI' En el Prob o15-41 se halla que el ancho T del
impulso viene dado por
n

T = RC In I + VIIVo

(15-37)

l - ~

Si V,, V I y R = R I de forme que P= 0,5 tendre mos T =O ,69 RC.

El impulso de disparo Tp debe ser mucho ms estrecho que la duracin T del impu lso gener ado. El
diodo D2 no es indispensable pero sirve para un mal funcionamiento si apare ce una punta positiva de ruido
en la lnea de disparo.
Puesto que un disparo genera una onda recta ngular que nace en un momento dado y qu e por tanto
puede emplearse como puerta de otras partes de l sistema, se le puede denom inar como circuito-puerta.
Adems, ya que genera una transmisin rpida en un predetermi nado tiemp o T despu s de l disparo de
entrada, se le denomina tambin circuito de re/a rdo de tiempo .
Obsrvese que la tensin ve del condensado r de la Fig. 15- 29b no alcanza su valor v, = VI hasta que
T' > T. Por tanto hay un tiempo de recuperacin T' -T du rante el cual no se puede exc itar nuevamente el
circuito. En otras palabras, el prximo disparo de sincronizaci n debe retrasars e del ante rior impul so de

v,

o
R
DI

u,

" UI

..,

T'

'-

R,
R,

D'

"

R,

U '" ji Vo

~ v,

1'"

lo

'"

Figura 15-29. (a) Multi vibrador monoestable. (b) Ondas de impulso de disparo negativo de corta duracin v de la tensin del
I
conde nsadorv<, y de l impulso de salida negativo, v,,, (Se supone T > T p')

Generaci n y coofo rmacl n de olidas

67 1

entrada en por lo menos T' segundos. En el Probo15-42 se ve una alternativa de circuito monoestable con
recuperacin ms rpida.

Multivibrador monoestabl e de re peticin

Consideremos laconfiguracin de la Fig. 1530a. En estado de reposo (antes de aplicar un disparo) el
JFETesten corte porla tensin de polarizacin inversa puerta-fuenre-vroG de Q. Elcondensador se carga
a la tensin de alimentacin Vce de fonna que la tensin en el terminal inversordel comparador es "r= VIT"
La tensin de la entrada no inversora es constante e Igual a PVa = Va RJ(R. + Rz ). Puesto que \ '< > PVa. la
salida del comparador est en su nivel bajo 1'" = V..'
Supongamos que en el instante I = Ose aplica una seal positiva estrecha 1', con amplitud del impulso
aproximadamenle iguala V'. ElJFET conduce con unacorrienteconstante y altaque rpidamente descarga
linealmente e hacia tierra. Con pequeas seales. v ya no cae linealmente sino que se aproxima
exponencialmente a cero con una constante de tiempo ;'m ' O N' e (Sec. 4-3). En la Fia. l5 -30h figuran las
ondas de 1',. y 1'". Tan pronto I'r cae por debajo de iVce la sal ida del comparador pasaa su nivel alto 1'" = + V"'
Supongamosque el ancho Tp del impulso es suficientemente grande para que 1',_= Oal final de la seal
de entrada. Entonces, a ( = T. el condensador se carga exponencialmente hacia V con una constante de
tiempo Re. Cuando \'r = PVce el compar ador cambianuevamente y para v, > PVce' II~ se mantiene en V~.
generando la onda positiva de ancho T representada en la Figv 15-30b . Se puede demostrar que
T = Re

In (1+ ~:)

"J o -r",' - -- - -,.

r

1
R

"

R,

c=

(1538)

"

R R

...rR,

,,"-)
R +R
1

l'n ' /ll'cc

,,'

'

r -

Re

OT,
+1',.

'. =f=--+-T
-I -

_ 1""

",

Figura IS-30. (a ) Multivibradc r monoestable redrsparabte. (b) O ndas del impulso di: d isparo v" de la ten sin del condensado r ve'
y del impulso de salida y~. (Con T > T,.)

En la deduccin de esta ecuacin se ha supuesto que T T . Ms aproximacin se tiene sumando T

'"
'"
al segundo miembro de la Ec. ( 15-38).
Obsrvese que a diferencia de las configuraciones monoestables (por ej. la de la Fig. 15-29) no se
necesita ningn tiempo de recuperacin antes de que el sistema de la Fig. 15-30 se pueda excitar de nuevo.
Si aparece un segundo impulso positivo en cualquier momento" (menor o mayor que
el JFET reduce
acero la tensin en e engendrndose las ondas de la Fig. 15-3Ob en el instante (=,. en lugar de 1 = O. Por

n.

672

MicroelecJrnica moderna

tanto, en J = l' se inicia un nuevo intervalo T. Un circuito como ste constituye un mutti monoestable de
repeticin.

1512. EL TEMPORIZADOR INTEGRADO 555

El chip temporizador 555 se emplea mucho como multvibrador tanto monoestable como astable. Fue
introducido primeramente por Signetics empleando tecnologa bipolar, ahora 10 suministran varios
fabricantes tanto en tecnologa bipolar como en la CMOS. La configuracin bsica del 555 est
representadaen la Fig. 15-31 en la que puede verse que consta de dos comparadores, un biestable SR, un
transistor de descarga Q 1Yuna etapa de salida en totem. Con Vce =5 V el temporizador es compatible con
las series 54n4 ITL y con las familias lgicas CMOS.
El circuito de la Fig. 15-31 0 est conectado como multivibrador monoestable; la resistencia R y el
condensador e son exteriores al chip y sus valores determinan el ancho del impulso. Las tres resistencias
iguales Rl.establecen las tensiones de referencia VI y V2 para los comparadores I y 2 respectivamente, ya
que VI = 1. Vce /3 YY2= Vce /3. El valor ~e R1 no puede ajustarse con precisin. Sin embargo, las tcnicas de
fabricacin integradacontrolanaj ustadamente la relacinde resistencias de formaque VI y V1 sonprecsas.
Antes de la aplicacin de la tensin de .disparo v" el biestable SR se repone con Q = V(O) y Q = V(1).
Estos niveles vuelven va = V(O) "" OYsaturan Q I haciendo que la tensi n umbral v~ sea aproximadamente
igual a cero. Puesto que v~ <VI la salida del comparador l es V(O). Tambin la salida del comparador 2 es
V(O) ya que v, > V1
En el momento ' = Ola aplicacin de un impulso de disparo v, <V2 hace que la salida del comparador
2 sea V(l), fijado el biestable. Por tanto, Q =V(I), Q =V(O) hacen que v. =V(l > cortando Q I. El
condensador temporizador carga hacia Vce con una constante de tiempo t = Re . Cuando ". alcanza VI en
Cllip

Ie mpt';I~llIf

555

R,
Companuiof 1 ~_ _,

v,
Umhno l

E1apade
"3litb en
tte m

v,

V.

-Lt
_'_ _
()

R,

v,
V,

Salida

8 ie<lal>1e

v,

SR

T,

(h /

v,.

Comparador 2

Tron~i~tor

Q I de descarga

R,

V.

T,
Id

~j

L,

T,

"

Figura 15-31. (a) Configuracin bsica de!lemporizador SSS IC conectldo como multi... ibrador moooestable. Ondude: (b) impulsode disparo ..... (c) Iensin umbral Y., y (d) impulscide salida ...o'

Getleracitl)' coof ormacton de ondas

673

+ 1'"

t11ip ..: mll<'ri/....k...555

R,
R,

f-

R.

Umtlral
V,

V,

le

B= R

v!
Di, ""rtl

""lilLo <'n
..eem

V.

Sar

B i~"Slahlc

R,

F.J"f"I do:

Q -

RV,

'"
S

Dese

---c' T~",i"~

~"

QI de dcsc~rga

CtNnp;lrlltlllf 2

FiKu rl 15-J l . Temporin dor 5551Cconecladocomo mullivibrador astable.

1= TI' el comparador l cambia y su salida pasa a ser V( 1). Esta transicin repone el biestable. retomando
la salida " a su nivel original VeO). La baja resistencia de saturaci n de QI desca rga rpida mente C. Las
ondas corjespondi entes a v" v, Y"..son las de las Figs. 15-31h, e y d.

El ancho del impulso J I 'llene determinado por el tiempo necesario para que la tensin '', cet
condensador cargue a VI' Para OS I S TI

11 5-391
Resolviendo la Ec. ( 15-39) a t = TI cuando ", (TI) = VI
TI ""

= 2V /3 tendre mos

Re In Ver - VeO)
Ver' 13

Si V(O)

11 5-401

=D, fa Ec. (15-41) se reduce a

TI "" Rel n 3"" 1.IR C

11 5-411

El mullivibrad or astable
La Fig. 15-32 muestra la conex in del tempon za dor 555 a manera de mullivibrador asta ble. Supongamos que en el instante 1=0, v. = VI motivando el cambio del co mpa rador I y haciendo s u salida V( 1).
Ahora se repone el biestable saturando Q I Ydescargando a travs de R. Al "" TI la tensin umbral es
VI "" Vci 3 y la salida de l comparador 2 pasa a ser V( 1) fijando e l biestable. El trans istor Q I se co rta y
se carga hacia Ver a travs de RA + R. En el instante T l , ' ', = VI motivando una transicin de l comparador
l completando as el ciclo. Las duraciones del impulso (Probo154 5) vienen dadas por

674

Microelectrnica moderna

TI = Rile In 2

T~

- TI = (RA + Rifle In 2

( 1542)

En la Ec. ( 15-42) se ha supuesto que V(O) O. Obsrvese q ue la o nda cuad rada no es sim m ca. fo q ue
se a tribuye a las distintas constantes de tiempo du rante la carga y desca rga.
El periodo de la o nda c uad rada es T.. y por rento la frecuenci a de oscilacl n f es

f..

T~ = (R A

I
+ 2R lflC In 2

(15-43 )

1513. GENERADORES DE BASE DE TIEMPO

Un ge nerador de base de tiempo line al da una o nda de salida de la q ue una parte de e lla muestra una
variacin linea l de tensin o de corri ente con el tiempo. Una aplicaci n muy importante de ta les ondas
es t re lacio nada co n el osciloscopi o de rayos catdicos. La re prese ntaci n e n la pan talla de la grfica de
la var iacin respecto al tiempode una onda cua lq uiera req uiere la aplicaci n e ntre una s placas de deflexin
de una tensin linealmente variable co n el tie mpo " Puesto q ue la o nda se emplea para barre r e l haz de
ele ctrones horizonlalme nte a travs de la pantalla. se le de no m ina tensin de barrido, Hay ade ms otras
muchas aplicac iones del circuito de base de tiempos . co mo en e l radar. te levis in . medi ci ones precisas de
tiempo y modul acin de tiem pos. .
La Fig. 15-3311 muestra la forma lpica de una tensin de base de tie mpos. La tensi n. parti end o de un
c ierto valor inicial. crece linealme nte co n e l tiem po hasta una amplitud m xima V. tras lo cual cae a su
valo r inicia l. El tiempo T, necesario para volve r a l valor inicia l se denomina tiempo de rehabilitacin o
de ,-"torno. Muy frecuentemen te la forma de la onda du rante e l retom o. y e l intervalo T, carecen de
importancia.
Sin embargo. en algunos casos se desea que e l tiempo de relamo sea muy co rto co mparado con e l
oc upado por la porcin lineal de la onda. Si e t ne mpc de rehabilitac in es ex tremada mente corto y en e l
mome nto en q ue termina el an terio r se inicia una nueva ten si n linea l. la o nda ser como la de la Fig.
15-33h. que por su forma se denom ina en dientes de sierra o e n rompo. Es cos tumbre llama rla tambin
de barrido a n en aplicac iones que no supongan la de e xi n de un haz de e lectrones .
Evidentemente la tensi n triangular de la Fig . 15-27b es una onda de barrido con un tiempo de barrido
TI y un tiempo de retom o T!, Si se hace T! TI se tendr un perfil en diente s de s ie rra. El tiempo de
reto mo no puede red uc irse a cero por sus limitaciones introd ucida s por e l ritmo de variaci n del integrador
o por su m xima co rriente de salida I (ya que la ve loc idad de barrido es dvtdt = /fe) .

El barrido
Una onda puede no ser peridica pero repe tirse a interva los irregu lares. En tales casos es conveniente
que e l c ircuito de barrido en vez de estar funci onando co ntinuame nte se mantenga en reposo es perando
ser excitado por la prop ia onda. Ta mb in puede suceder que aunq ue la onda se repita re gul arme nte.la
parte de e lJa q ue interesa sea de corta duraci n comparada con e l period o de la o nda co mpleta . Por ejemplo.
la onda puede estar fonnada por impulso s de I .... s co n inte rvalo de l oo ....s entre impulsos. En este caso el
barrido perid ico que puede dar la pau ta sinc ronizada ms r pida deber tener un periodo de 100 p e. Si
co mo es habitual la base de tiempo se ex tiende sobre 10 cmel impulso ocupar 1 mm y no se apreci ar
ningn deta lle sobre la forma del impulso. Por otra parte. si se puede usa r un periodo de barrido de 1 ....s
o algo ms . e l impulso aparec er a todo lo anc ho de la pantalla. Por tanto, lo q ue aq u interes a es un barrido
previ sto para por ejemplo un interva lo de 1,5 .ts y q ue se man tenga en reposo hasta que e l pro pio impulso
lo pong a en marcha. Este es un circuito mo noes table de barrido e xcitado o provocado .

Generacin y conformacin de ondas

~)

675

~l

Figura 15-33. (a ) Una lensin de berrido en general. El tiempo de barridoes T y el de relamo es T . La amplituddel berrido es
V" (h) Onda de tensin en dientes de sierra de periodo T..

La Fig. l5 ~34 es el diagrama de bloques de un sistema de base de tiempo para un tubo de rayos
catdicos. La onda v, que se quiere observar se aplica a travs de un amplificador de video de alta calidad
(no representado en la figura) a las placas de deflexi6n vertical del tubo. Esta seal se aplica simultneamente al sistema de barrido como entrada de sincronizacin. En el bloque 1 se selecciona la polaridad de
sincronizacin tomando la salida a travs de una resistencia ya sea de colector o de emisor. El amplificador
(bloque 2) no necesita trabajar linealmente ya que todo lo que se necesita es que la salida v, sea
suficientemente grande y rpida para poder exci tar el generador de puerta (monoestable). El alguna s
aplicacione s se emplea un disparador Schmitt , para obtener impul sos escarpados en la parte creciente o
decreciente de la seal, a voluntad. Puesto que el disparador se emplea para iniciar el barrido, aparece en
la pantalla la parte deseada de la seal de entrada.
El tercer bloque de la Fig. 1 5 ~34 es un multiv ibrador monoestable cuyo ancho de puerta viene
determinado por la constante de tiempo RC(Fig. 15-29a). Una onda de disparo negativaj v, en la Fig.
IS-29b) se aplica al generador de barrido (bloque 4) cuya velocidad de barrido depende de una resisten cia
R, y un condensadorC , (Fig. 15-35). La salida del generador de barrido se amplifica linealmente (bloque
5) y se aplica a las placas de defle xin horizont al del tubo de rayos catdicos.
En el caso de que el tiempo de barrido sea corto en comparacin con el tiempo entre uno y otro barrido
el haz de rayos catdicos permanecer en un punto durante la mayor parte del tiempo, y si para ev itar
quemaduras en la pantalla se reduce la intensidad, los trazos rpid os quedan muy desvanecidos. Para
reforzar el trazado durante el barrido se aplica a la rejill a del tubo una entrada positiva derivada de las
salidas del mull. De hecho, en presencia de esta seal intenslficadora puede ajustar se el brillo de forma
que al principio el punto no sea visible, pero hacindose visible el trazado tan pronto se inicia el barrido .
(1)

".

(Se~alde
video)

(2)

( 3)

(4)

" )

L
A las placas de
depl e ~in verlical

A inlensificl11
el haz de rayos .

Figura 1534.Diagramade bloquesdel sistemageneradorde la base de tiempo para un tubo de rayos catdicos.

Generadores de barrido
El barrido ms sencillo se obtiene cargando el cond ensador C I desde una tensin de alimentacin Vcc

676

Microelectrnica moderna

a trav s de una resistenc ia R , tal como se indica en la Fig . 15-35a. En e l instante

S, y la tens i n v' P) del barrido ser

O se abre e l interruptor
(15-44)

Para el razonamiento actual, la for ma fsica del interruptor S no tien e importancia . De spus de un
interv alo T, cuando la amplitud del barrido llega a V, el interruptor se cierra nuevamen te. La onda de
barrido resultante es la de la Fig. 1535b (suponiendo nula la resistencia del interruptor).
Obsrvese q ue la tensin de barrido es exponencial y no lineal. En el cas o de un osci loscopio de rayos
cat dicos se precisa q ue la velocidad de barri do sea co nstan te. Por tan to. una defi nicin razon able de la
desviacin respecto a la linealidad podr a veni r dada por el error de pe ndiente o de veloc ida d de barr ido ,
e,"
"
_ Diferencia de pendiente al principio o fina l del barrido
Valor inicial de la pendiente

es =

(15-45)

Si aplicamos esta defin icin a la Ec. ( 15-44) hallaremos (Prob. 15-50) q ue independientemente de la
constante de tiempo, para una amplitud de barrido dada V, y una tensin de alimentacin Vcc

V,

e , =V-

( 15-461

La linealidad mejora a medida que decrece la relaci6n VV. Por tanto. e l circuito simple de la Fig.
15-350 s610res ulta til en aplicaciones co n ten siones de barrido del orden de los voltios o de las decenas
de voltios . Por eje mplo. se puede co nseg uir un barrido de 20 V con un erraren la velocidad de barrido menor
del 10% emp leando una tensin de alime ntacin de por lo menos 200 V. Una tensin de barrido de
centenares de vo ltios req uerira una alim ent aci n de miles de vo ltios, lo q ue es un gran inconvenient e.
Se co nsigue una gran mejo ra en la linealid ad empleando e l Am p-Op integrador (M iller) de la Fig.
15-35c en lugar del circ uito simple de la Fig. 15-35a. Si la ganancia de tensi n de l am plifica dor es A.. si
la res istencia de entrada es R= 00 y si la resiste ncia de salida es Ro = O, ento nces v' = A l' 1';, La entrada \',
es V/ A,. cuando la amp litud del barrido en la salida de l ampli ficadores V" Por tanto, segn la Ec. ( 15-46),
e, = V, /A,'v lo que sig nifica que
e, (F ig. 15-35c) = -A1 e.,(F"19. 15-35(/)

(15-47)

'"

".

T,

,el
rhl
'"
Figura 1535. (a) Carga de un condensador a travs de una resistencia a partir de una tensin fijada. (h) Onda exponencial resulrente. (e) Circuito de barrido integrado de Miller.

Generaci n y cosformact n de olidas

,1 \

677

(b)

v.
S

"

Mullivibrador
monoeslable

D'

tu

,;

tl ,

'.

v.

R,

- v.

e,

i-

...

'

T,------j

..
a

(. )

--,-v,

Id'

T,

Figura 1536, (a ) Gene rador de barrido gobernado . El interruptor S de las Figs. l 5-35a o l5 -35r es t excitado por el circuito
dodo -resistcncia FET . (b) Onda de impulso de video 1', a observare n la pantalla.jc) Tensin de salida Vo del mu11 ivibrado r monee sreble. (ti) Barrido generado en sincro nismo co n la seal de e ntrada.

Siendo A" "" 100.000, el circuito integrado enge ndra tensiones en rampa sumamente lineales.
Tambin puede obtenerse un barrido aproximadame nte lineal con la configuracin bootstrop" del
Prob. 15-54.
El interrupto r S puede ser un JFET excitado por un genera dor de cebado co mo indica la Fig. 15-3&1
(que se corresponde con la Fig. 15-35a ). La sea l de video v, que se pretende observar est re presentada
en la Fig. 15-36b. Como se ve en la Fig. 1534 la sea l se amp lifica para formar un disparo v, para el
multivibrador monoestable cuya salida ' ', es la de la Fig. l5-36c, Exis te un peq ueo retraso (no
representado) entre el inicio del impulso en la Fig . l5-36b y el principio del ce bado en la Fig. 15-36c. En
estado de reposo Q est en conduccin porque I'~ = + Vn y la te nsin del condensado r se mantie ne prxima
a cero ya que "os ONI R r- Durante el intervalo T, el FET est cortado por la tensin de puerta - Vn y el
condensador se carga engendrando el barrido de la Fig. 15-36d. Al final del intervalo T"
vuelve a
+V~ pon ie ndo en cond uccin el FET, descargndose rpidamente e durante un corto tiempo de retroceso
como se ha exp licado en relacin con la onda 1',. de la Fig. 15-30b (El diodo D evita que la puert a de Q
soporte una corriente apreciable).
Se observa tambin que la velocidad de barrido viene determinada por R 1 C I del generador de barr ido.
mientras que su anchura la determ ina RC del generador de ceh;nn. S i la amplitud del barrido ha
de mantenerse nominalmente constante, debern ajustarse los controles R y C siempre que se varen los de
velocidad R I y C l Los condensadores C I y C se maniobran sim ult nea mente para cambiar el campo
de velocidades de barrido, y la resistencia R , que se emp lea para la var iacin cont inua de velocidad est
relacionadaconR. No se ha intentado mantener constante la amp litud con alguna precisin. Dicha amp litud
se hace deliberadamente tan grande que el final del barr ido caiga fuera de la pantalla del tubo con lo que
no se observan las variaciones de amplitud.

"a

"o

15-14. GE NERADOR ES DE ONDAS EN ESCALERA

La simple disposicin de la Fig. 15-37a se emp lea para engendrar la onda en esca lera de la Fig. 15-37h.

E~pn: sin que s;gnifioa aproxima d.mcnle lra r del ro rdn. y que prov iene de que si Unextreme de una n:,islenoia cambi ade (cnsin. el 011'0

e~ ln: mo

varIa en igual c uanli. como si un extremo Iira<e.. del o lro (N. del T .).

67 8

sticroetectrontca moderna

Se aplica a un Amp-Op integrador un tren de impulsos negativos l ' del reloj. La salida l '.. del integrador
sube linealmente durante la duracin T de cada impulso manlenindose constante durante el tiempoentre
impulsos (Fig. 15-37cl. Si T T = ~riodo del .reloj, la onda v se aproxima a la forma ideal de escalera.
Obs rvese que ni el contador ni el interruptor S intervienen en la formacin de la onda en escale ra. slo
se necesitan para reponer l '.. a cero despus del nmero de escalones deseado (como veremos ms adelante).
Si Ves la amplitud del impulso. la velocidad del barrido es V/RC y la altura yo de cada escaln es

V' = VT,.

RC

(15-48)

Si se desea terminar la escalera despus de por ejemplo siete escalones. se emplea un contador
asfncrono de tres etapas. La salida de cada uno de los tres AJP'FLOP (biestables) se aplica a una puerta AND
(Fig. 15-370). Despus del sptimoimpulso hay coincidencia y la salida v"de la puerta ANO pasar a estado
allo mantenindose asf hasta despus del octavo impulso (diagrama de la Fig. 15-34). La onda resultante
se usa para gobernar el interruptor S de la Fig. 15-370 que descarga rpidamente C hasta cero como en la
Fig. 15-37c, Modificando el contador asncrono con una puerta de realimentacin adecuada, tal como se
explic en relacin con la Fig. 816 se puede conseguir la reposicin a cualquier nmero de escalones
deseado.

Contador de a lmacena miento

El paso de un escaln al siguiente de la Fig. 15-37c tiene lugar durante un tiempo T~ (el ancho de un
impulso). Se puede tener una subida mucho ms escarpada con la configuracin del contador de
amacena menta de la Fig. 15-38. Para comprender el funcionamiento. supongamos que el condensador
C I est descargado y el C! cargado a una tensin v. Un impulso de entrada har que C l se cargue a travs
del diodo DI. La constante de tiempo a la que se carga es igual al producto de C l por la suma de las
resistencias del diodo y del.seguidor de tensin. Esta constante de tiempo puede ser muy pequea en
comparacin con la duracin del impulso y C I cargar plenamente a " 1 = V con la polaridad indicada.
Durante eltiempo de carga de C I el diodoD2 no conduce y la tensin a travs de C! se mantienenen v... Al
terminar el impulso de entrada el condensador CI queda a la tensin ", = V que ahora aparece a travs de
D I . La polaridad de esta tensin es tal, que DI no conducir . No obstante. el condensador C I descargar
sobre C, a travs de D2 y de la resistencia de salida del amplificador. La tierra virtual en los terminales
de entrada del Amp-Op no toma corriente alguna. Por tanto. toda la carga C IV que abandona C, debe
transferirse a Cl' El Incremer uo de tensin a trav s de C! ser pues
V' = C, V

C,

115-491

reducindose a cero la tensi n a travs de Cl' Siguiendo el mismo razonamiento. e l siguiente impulso
carga nuevamente el a la tensin Vdurante TI' transfiriendo abruptamente la carga C I Va C l al finalizar el
impulso. de forma que ,. decrece airo escaln de la misma magnitud V' dada por la Ec. ( 1549) .

Aplicaciones
La onda en escalones frecuentemente se emplea para van ar escalonadamente una tensin. Tambin se
utiliza con fines de muestreo (a muy alta frecuencia). Asimismo se emplea esta onda en escalones para
trazar sobre la pantalla de un osciloscopio una familia de caraoertsucas ten si n-corrie nte del BIT o FET.

Generacin y conf ormacin de ondas

679

(, )

-T-j

-v I

,
,,,
,,
,

,,

10

lb)

(
(
(
(
(

II

T'-H
,, -

v'
(,)

Figura 15-37, (u) Se obtieneuna onda enescalera v aplicando untrende impulsos estrechosv a un integrador Miller. Elcontador.
la puerta ".N D y el interruptor gobernadoS cumple ~ [a operacin de reposicin. Las ondas dl vp y v~ estn representadas en (b) y
(e) respecuvam ente.

el

"

-3..F
-v

D2

DI

rp

FIgura 15-38. Uncontador de almacenamiento generadorde escalera. El circuito de reposicin es idntico al de laPig. 15-37.

En esta aplicacin cada escaln corresponde a un valor constante de la corriente de base o tensin de
puerta.

680

Microelectrnica moderna
N,
N,

'.

N.

N.

Figura 1539. Amplificador posaivo-regarivode gananciagobernada: A .. l. si R, = R4

15-15. MODULACIN DE UNA ONDA CUADRADA

La variacin de caracterfs uca de una porta dora de alta frecuencia proporcionalmente a una seal de
baja frecuencia se denomina modulacin. El parmetro que se modula puede ser la frecuencia. la amplitud
o el ancho del impulso. El sistema de oscilador de tensin gobernada de la Fig. 15-28 es un ejemplo de
onda cuadrada de frecuencia modulada (FM). La Ec. (1536) indica que la frecuencia/ es proporcional a
la magnitud de la seal moduladora ". '

Modul acin de amplitud

Multiplicandocualquier ondaportadorapor una seal moduladora ". se obtiene una seal de amplitud
modulada ya que el valor instantneo de la portadora es proporcional a ". ' Para una portadora senoidal se
puede emplear un multiplicador analgico (Sec. 16-14).
Si la portadora es una onda cuadrada puede llevarse muy fcilmente a cabo la multiplicacin con un
amplificador hifsico (Fig. 15-39). Si 1'" = + V"' la tensin de salida es 1" = -1'.,: con 1'" = .V" ' l" =+\'..' El
anlisis se deja para el lector en el Probo 15-41. En la Fig. 15-400 la seal de modulacin 1'.. se ha
representado (por faci lidad de dibujo) con trazos rectilneos. siendo la portadora la onda cuadrada 1'" de
la Fig. 1540h. La onda resultante.de amplitud modulada (AM)est esbozada en la Fig. 15-40('. Obsrvese
que cuando - y es positivo. y ' ... v y cuando .v es negativo y ' = -\' . En otras palabras, la onda cuadrada
queda multiplicada por [aseal de~odulaci6n. '\. este sistema a vec; s se le denomina modu lador de alt ura
de impulso o modulador de amplitud de impuls o (PAM).

Modulador recortador
Se obtieneun moduladorde amplitud sencillo recortando..la seal mediante un interruptor gobernado
sincrnicamente por la onda cuadrada. El interruptor SI de la Fig. 15-4 l est gobernado por el negativo
de la onda cuadrada de la fig. 15-4Oh. La funcin de S,la puede muy bien desempcarel interruptor JFET

Generoct n y cosfo rmacion de olidas

681

'.
- - -- - - ---""'.....- - - - - -- ----,7"''''--- , . )

1_ T,
t

(b)

Tl -

"

'.

-+-++++-t-H-i""-a-++-t-IH-+-++++::"'E:j- t

,.

Ce)

-'.

Figura 1540 . (a) Seal moduladora. (b) Onda portadora c uadra da de frec uencia constante. (e) Onda mod ulada en am plitud.

S de la Pig. 15-36 o el interruptor ana lgico CMOS de la Fi g. 6-32. Durante e l periodo T2 cuando v" (en
las Pigs. 15-40 y 15-41 ) es negativo, S. est abie rto y \' = v.... Du rante TI cuando \'0 es positivo, S. est
cerrado y v = O, supuesto que la resistencia de SI ce rrado sea mucho meno r q ue R. Con las seales de
modulacin v.. y de co rte \'0 de las Figs. 15-400 y 15-40h , respe ctivame nte. la onda \' es tal como indica
la Fig. 15-4 Ib. Obsrvese que la onda v es una versin reco rtada o muestrada de la o nda v..' por lo que
al circuito de la Fig. 1541a se le llama recortado r.

,
'.
R

(. )

"
" - -VI

Figura 15. 41. (a ) Modu lador reco nador, (b) Re producci n recort ada de la seal modulado ra de la Fig. 1S- 40a . (e) O nda modulada
en amplitud.

682

Microelectr nica moderna

Observemos que c uando SI est abierto la seal \" re prod uce la se al de ent rada \.... y ta l como se ve en
la figura e n cada intervalo e n el que SI est abierto se prod uce una aprecia ble variacin en la te nsin 1'..'
Es declr. que cuando \'..es positivo. los extremos positiv os de la onda \'.. no se mant ienen a tensi n con stante
y lo mismo sucede en los extremos negativos c uando 1'. es negativo. Lo ms co rriente es que la frecuencia
de trabajo del interruptor sea muy ele vada (unas 100 veces mayor ) frent e a la frecuenci a de la se al 1'...
Por tanto. no hay cambio apreciab le en 1'. mientr as SI est abie rto. De acuerdo con esto, es apropiado
describir la onda 1'. . como una onda cuadrada de amplitud proporcional a l '.. y con un valo r medio (sea lado
a trazos) tambin proporcion al a la seal \.... Tambin se puede decir que l ' es una onda cuadrada de la
frecuencia del interruptor, modulada en ampli tud por la seal de entrada y superpuesta a una se al
propo rcional a la propia se al de entrada 1'. ,
La frecue ncia inferior de corte del filtre paso alto es tal que la onda cuadrada de frecuencia
relativame nte alta pasa con poca distorsin mie ntras que la frecuencia de la seal est bastante por debajo
del punto de corte. En consecuencia, a la salida del filtro se tiene la onda de la Fig . 15-4 1cq ue corresponde
a l ' pero habindo le restado el valor medio,Obsrvese que 1' 1 es una rp lica atenuada de la onda 1" modulada
en amplitud, obtenida en la Ftg. 15-40.

Demodu ladores
El proceso de rec uperar la seal moduladora de la se al modulada e n am plit ud \'.. se de nom ina
demodulaci n. El amplificador de ganancia positiv a-negativa e mpleado co mo mod ulador funciona
igualmente como de modulador. Esta afinn aci n se justifi ca con el siguiente razonamie nto. Si la onda
modu lada \,' de la Fg. 154Ocse utiliza como entrada \'. a la Fig . 15-39, tendremos que en el inte rvalo T.
(Fig. 15-4Oh) cuando 1" = -\' . Ia ganancia A es -I , y en el siguiente semiperiodo T2 cuando r- = 1' A = + 1.
Por ranto.Ia salida 1" (en la Pig. 15 39) en cualquie r periodo es 1'... (en la Pig. 15-40). Evidentement e se
ha recon struido la seal original 1'
En la Fig. 15-42 se indica una varia nte de dem odul ador que se corresponde con el modul ador recort ado r
de la Fig . 15-41. El interruptor Sl es t gobernado por + 1'" y por tanto act a en sincronismo con SI de la

r
L

Filtro paso
bajo

Figur a IS42. Demoduledorsmcrono.

Fig. 15-4 1. Por ejemplo. en el intervalo TI de la Fig. 15-4I c. S2est ce rrado y la salida es nula. Por tanto.
durante TI el e xtremo negat ivo de l' . est conectado a tierra y la ten si n a trav s de e es -VI como se aprec ia
e n la Pig. 15-42. En el semiciclo siguiente T2 de la onda cuadrada Sl est abierto. 1'1 = + V2 y \'2 = Vz + V I
que es la am plitud de \' (Fig. 1541) durante T r A consec uencia del efec to de acoplamiento de e y del
interruptor gobe rnado S, la onda 1'. se reconvie rte e n la se al modu lada recort ada \' de la Fig. 15-4 Ih. Si
esta onda vse pasa por el filtro paso bajo de la Fig. 15-42 que rechaza la alta frecuenci a de la onda cuadrada
y transmite la seal de baja frecuen cia, la onda resultante 1' ) es la modulacin I de la Fig. 154 0a. El
conjunto de condensador C. interruptor S! y filtro de paso bajo forman un demodulador sncrono.
J

Generacin y conf ormacin de ondas

683

Amplificador recortador estabilizado

Veremos ahora un sistema modulador-<lemodulador que tiene una aplicacin particularmente interesante. Supongamos que se necesita amplificar una pequea seal vJ t} (por ejemplo del orden de los
milivollios) y que dv.. !dl es extremadamente pequea. Porejemplo. si laseales peridica.el periodo puede
ser de minutos y an de horas de duracin. Un amplificador de alterna con el acoplamiento entre etapas
acostumbrado no es factible ya que los condensadores de bloqueo deberan ser prohibitivamente grandes
y se hara necesario un acoplamiento directo entre etapas. Pero con tal amplificador de continua no
podramos distinguir entre los cambios de la lensin de salida debidos a las variaciones de la tensin de
entrada y los debidos a variaciones en algunos componentes activos a causa quizs de la temperatura.
Si el amplificador es de gran ganancia. aun un pequeo desplazamiento del puma de trabajo de la
primera etapa. amplificado por las etapas siguientes. puede suponer una gran variacin en la salida.
Resumiendo, para este objeto se requiere un amplificador de continua extremadamente estable.
Para soslayar esta dificultad se utiliza un amplificador de alterna precedido de un modulador y seguido
de undemodulador. Esteprocedimiento queda representadoen la Fig. 15-43. Puesto que la sealde enlrada
v.. de variaci6n lenta es recortada. puede admitirla fcilmente un amplificador de alterna convencional
(que es un sistema de paso alto). Seguidamente se demodula la onda amplificada para reconstruir una
rplica aumentada de la entrada \.... A este sistema se le denomina amplificador recortador estabilizado.
Obsrvese sin embargo que el amplificador no estestabilizado por el recortador sino ms bien porque la
combinacin sncrona de modulador-demodulador elimina la necesidad de un amplinca dor directarnente
acoplado exer no de desviaciones.
La respuesta en frecuencia de un amplificador recortador estabilizado es muy pobre. No obstante
existen amplificadores estabilizados en alta frecuencia. de varios fabricantes, que aumentan el recortador
con un Amp-Op acoplado en alterna. de alta frecuencia, de fonna que la respuesta global se extiende hasta
la frecuencia cero. Por ejemplo. el HA 2900 de Hani s Semiconductor o el 3292 de Burr-Brown tienen las
excelentes caractersticas siguientes: desviacin de tensin offset de 0.3. ~ VfC ; desviacin de corriente
offset I pAf'C; ancho de banda con ganancia unidad, 3 MHz. y ganancia mnima en lazo abierto
equivalente a 140dB.

Modulacin de ancho de imp ulso

Si se aplica una onda triangular I'(t} a un comparador cuya tensin de referencia V" no sea constante,
sino ms bien una sealde audio 1'.. (1), se obtendr una sucesi6n de impulsos. El ancho de estos impulsos
refleja la Informacin audio. La Fig. 15-44a representa el sistema de modulaci n de ancho de impulso,
Si l ' > l' la salida del comparador es l ' = Vn Ysi l ' <V entonces l' = . V como se indica en la Fig.
15-44b. Cu~ndo 1'. . =O el ancho del impulso es T/2 siendo"'T el periodo de la"onda triangular. A medida
que \'.. vacreciendo se va reduciendo linealmente el ancho de los impulsos de salida "n' El tren de impulsos
tiene un valor medio proporcional a la seal de modulacin. Por tanto, un detector de valor medio puede
utilizarse como demodulador. Obsrvese que los retrasos de conmutacin iguales. positivos y negativos
se compensan en el comparador y no afectan al ancho del impulso.

Fill...n 15430 AmpliflC&dorrecortadorembi lizado .

684

Microelectrnica moderna

,,
,,,
,

'.

'.

,,
2Tl
,,,
,,

, I
y.

'.

,, )

Ft'

'.
lb>

FlllutIlIS.44 . (a) Un com parado r usado co mc modu lador de lincho de impu lso . (b) Como referencia se emplea la onda triangular

v" La seal modu ladora es v"' Yetue n de impulsos de salida es vo'

El sistema descrito es tambin un modulador asimtrico lineal (Sec . 15-10), La asimetra viene dada
por 5 = 0,5(1- vjV) siendo Ve l valor de pico de la onda triangular.

REFERENCIAS
I

lI odges, O.A., y H.G. Jackson: "Analysis and Design of Digital Imegrated Circuits," McGra w-HiII Book
Com pany, Nue va York, 1983.

2:

Grebene, A.B.: "Bipolar aOO MOS Analog lmegrated Circuir Deslgn,' 101m Wiley and Sons, Nueva York.,

1984,
3

Ghausi, M.S.: "Electronic Dev ices and Circuils: Discret e and Imegrated," Hal l, Nueva York, 1985 .

Schilling. D. y C. Belove: "Electronic Circuits: Discrete aOO Integrared,' McG raw-H iII Book Campan)',
Nueva York, 1979.

Sector, S.: " Appliealion s of Analog lntegrated Crcuus,' Prenuce-Ha ll, Englewood C liffs, NJ ., 1985.

Ta ub, H., y D. Schilling: "D igltallntegrared Eleclronics, McGraw-HiII Book Campan)' ," Nueva York, 1977.

Sedra, A.S., y K.C. Srnith: "Microelectronic Circuits," Holl, Nueva York, 198 1.

Millman, l ., )' H. Taub : " Pulse, Digital and Switchlng w aveforrns.' McGraw-HiIl Book Cam pan)', Nueva
York,1965.

TEMAS DE REPASO
15-1,

Establecer el criterio de Barkhausen, es decir. las cond iciones necesarias para sostener osci laciones senoi-

dates.
15-2.
153.

Cules son los mrgenes de ganancia y de fase necesarios para sos tener osc ilaciones seno ida les1
Esbozar el oscilador de desplazam iento de fase empleando: (a ) un Amp -Op. y (2) un JFET.

Generacin y conformacin de ondas

15.4.

(a)

685

Esbozar la topologade unoscilador de circuito resonante generalizado empleando las impedancias Z.

Zl y Z)"

A qu frecuencia oscilar el circuito?

(c') En qu condiciones la configuracin se reduce a un oscilador Cotpius? y a uno Hartley?
(a) Esbozar el circuito de un oscilador de puente de wen .
(b) Qu componentes detenninan la frecuencia de oscilacin?
(e) Y cules la amplitud?
(a) Dibujar el modeloelcmco de un cristal piezoelctrico,
(b) Esbozar la reecrencta en funcin de la frecuencia.
(c) Sobrequ parte de la curvade reactancia se desea que se produzcan oscilaciones cuando se emplea el
cristal como parte de un oscilador senoidal? Explquese.
Esbozar el circuito de un oscilador gobernado por cristal.
Comparar y contrastar los tres tipos de multivibradores.
Dibujarun multivibrador monoestable de puerta NORy explicar su funcionamiento,
Cul es la funcin de un diodo en el mulnvibradorCMOS?
Repetir el tema 159 para un circ uito estable.
(a) Esbozar la caracterfslica de un comparador ideal con tensin de referencia VR'
(b) Repetir el punto anterior para un comparador real.
(a) Citar dos mejoras en las caractersticasdel comparador que se puedenconseguirconectando el Amp-Op
en cascada con una combinacin cn serie de una resistencia R y dos diodos Zener en oposicin.
(b) Qu determina la magnitudde la resistencia R?
(a) Esbozar el sistema indicado en el tema anterior para un comparador inversor con una referencia V"
(b) Dibujarla caracterstica de transferencia realstica si la tensin de salida se toma en el termmal de salida
del Arnp-Op. y tambin si se toma a trav s de los dos diodos Zener.
Esbozarel circuitopara convertiruna senoide en: (a ) una ondacuadrada y (b ) una serie de impulsos positivos.
uno por cada ciclo,
Explicar cmo se midela diferencia de fase entre dos senodes.
Si se presentan picos de ruido en la seal de entrada de un comparador en las proximidades de la amplitud
V . Por qu la salida puede rechinar?
(a; Esbozar un comparador regenerativc (disparador Schmitt) y explicar su funcionamiento,
(h) Qu parmetros detenninan la ganancia del lazo?
(e) Cules la histresis?
(el) Esbozar la caracterstica de transferencia e indicar la histresis.
Repetir el tema anterior para un disparador Schmitt de emisor acoplado.
(a) Dibujarel sistema de un generador de onda cuadrada empleando un comparador.
(b) Explicar su funci onamientodibujando las ondas de tensin del condensador y de la salida.
(e) Indicar un mtodo paraobtener una onda cuadrada no simtrica (TI #:. T 2).
(al Empleando un comparador y un integrador dibujar el sistema de un generador de onda triangularcon
(b)

15-5.
15-6.

15.7.
15-8.
15.9.
15-10.
15-1 l.
1512.
15-13.
15-14.

15-15.
15-16.
1517.
15-18.

1519.
15-20.
15-21.

TI :::; Tr

Explicar el funcionamiento dibujando la onda de tensi n del condensador.

15-22. Dibujar la configuracin de un amplificador posilivo-negativo de ganancia controlada. y explquese su
funcionamiento.
15-23. (a) En un oscilador gobernado por tcnsin Cul es la caracterstica gobernada por la tensin exterior
aplicada?
(b) Qu se entiende por modulacin de asimetra del ciclo?
15-24. (a) Dibujarla configuracin de un generador de impulso (de disparo nico) empleando un comparador.
(b) Explicar su funcionamiento haciendo referencia a las ondas del condensador y de salida.
15-25. (a ) Uncondensador e se carga desde una alimentacin Va travs de una resistencia R. Se emplea un JFET
de canal" a manera de interruptor en paralelo con C. y est polarizado de forma que el transistor Q est
cortado. La tensin Yr del condensador se aplica altenninal inversor de un comparador con tensin de
referencia V~ <V. Enel instante r:::; Oun impulso de cebado v, pone a Q enconduccin. Esbozarlas ondas
1',. \', Y \'.. (salidadel comparador).
(b) Explicar el funcionamiento y demustrese que esta configuracin funciona como mullivibrador monoestable redisparable.
(h)

686

Mtcroelectronica moderna

15-26. Dibuja r el diagrama de bloques de un sis tema de base de tie mpos para un osciloscopio de rayos c atd icos.
15 27. Esbozar la con figuracin de un ge nerador de barr ido con onda de salida, ( a ) ex pone ncial , (b ) linea l, (e ) ind icar
una faro la de imerru pror de reposicin.
1528. (a ) Esbozar un sistema a base de un integrador para ge nera r una o nda esca lonada v, part ie ndo de un tren de
impulsos ,' .
(b) Esbozar ,. "y l ' Yexplicar su funcionamie nto.
(e) Explicar
reponer el sistema despus de N impul sos .
1529, Repetir el tema anter ior para un generador de esca lone s, cor neoor de atmace nam emo .
1530. Expljcar crnn modul ar en amplitud una o nda portadora se no ida l 1', mediante una o nda de menor frecuencia

e"mo

.'

" Explicarcmo modu lar la amplitud de una porta dora cuadrada " med iante una o nda de menor frecuencia
1531. (a)
empleando un amplificador de ganancia co ntro lada positwe -negatlvo A.
Explicar por q u A puede emplearse ta mbin co mo demodu lador de amp litud .
1532, Esbozar e! siste ma de mod ulador-recortador y e xplicar su funcionamiento.
1533. Q u~ es un amplificador recortador es tabilizado? Explquese.
1534, (a) Explicar cmo se emplea un comparador a mane ra de modulador de ancho de impulso.
(h ) Dibujar la onda moduladora 1'", y la correspo ndie nte o nda de salida ',, '
1'..

(b)

Acondicionamiento
y conversin de datos

Los sistemas de control, comunicaciones, clculo e instrumentacin electrnicos pueden considerarse

como procesadores de la informaci n co ntenida en las se ales elctricas presentes en el sistema. Er.
captulos anterioresse ha indicado que la informacin resideen las caractersticas de la onda de seal. Por
ejemplo. el dato puede estar contenido en la frecuencia, fase, amplitud. duracin del impulso o en la
presencia o ausencia de un impulso en un momento dado. En el Cap. 15 se han tratado circuitos para la
generacin de una variedad de tales ondas. En este captulo se describe un cierto nmero de circuitos
empleados en el acondicionamiento y conversin de daros. especficamente aquellos que se traducen en
una caracterstica de la seal apropiada a una aplicaci6n particular. Se incluyen los convertidores de
anal6gicoadigital (A/D). dedigital aanal6gico (OlA) (llamados tambin AOCs y DACs respectivamente).
los filtros activos Re comprendiendo los circuitos gobernados por capacidad, as como otros varios para
el clculo anal6gico.

161. SEALES Y PROCESADO DE SEALES

Para describir las ondas elctricas conviene clasificarlas en ondas coniinuas y ondas discretas. En la
Fig. 161 se representan dos seales continuas y en la Fig. 16-2dosdiscreta'i. Comose vee n la Fig. 16-1una
seal continua se expresa por una funci 6n del tiempo definida para todos los valores de l. es decir. que 1
es una variablecontinua. La seal discreta existe s610 en determinados instantes. Su descripci6n funcional
es vlida slo para los intervalos discretos de tiempo.
Se puede percibir otra particularidad de las ondas de las Figs. 16 ) y 162 si consideramos la seal de
la Fig. 16-la como una tensi6n representativa de una cantidad fsica (quizs puede ser la tensin de salida
de un micrfono). La seal discreta de la Fig. 16-20 tiene la misma amplitud en los instantes 1 = O, TI' T1
YTJ que la sealcontinua de la Fig. 16- la . Ambas ondas de tensin tienen una correspondencia biunvoca
en tiempoy amplitudcon lacantidad fsica representada. La onda de la Fig. 16- la es una seal de muestreo

"
3

T,

T,

T,

T,
lb)

Figura I -I, Dos ondas de seales co ntinuas.

T,

688

Microetectr nica moderna

"

"

,
o, Ll._~-~-+J'-

r,

r,

r,

,.,

r,

r,

r,

lb'

uooda

"' jgura 16-2. Dos ~ales discretas.

en la l 'epre:;rola impul-.m c u)'".. ampli llklcs son I".. ce la fir.. 16 la e n los i o~lllnl ('s
(/JI T I' T )' T . re~pccl i vamenle. U onda e n (bl es la represe olaeill binaria dt 2 bil de las a mpliludts en (tl l a T , . T! )' T J'
z

de datos o simplemente una seal de muestreo, y los sistemas que utilizan tales seales fonnan los sistemas
de muestreo.
En este contexto, la secuencia de los impulsos en cada intervalo de tiempo de la Fig. 16-2h es una
representacin numrica o digital de las correspondientes muestras de tensin repre sentadas en la Fig.
16-2. Ni la amplitud ni el tiemp o de 1,15 seales de las Figs. 16- l h y l 6-2h corresponden a la cantidad
fsica 1'1' Esencialmente son seales en las que la informacin est co ntenida en la presenc ia o ausencia
de un impulso durante un perodo de tiempo dado.
Las ondas de las Fig. 16- la y 16-20 son seales ana lgicas y las de las Figs. 16- l b y 16-2h son digitales.
Ambos tipos de seales se encuentran frecuen temente en los sistemas electrnicos modernos. Evidentemente se necesitan circuitos que pro.tesen estas seales pasndolas de uno a otro tipo. Las siguientes
descripciones ayudar n a exponer las distintas funciones que el circuito debe cumplimentar.
La Fig. 16-3 representa un sistema comerc ial de radio modulada en amplitud. El princip al objetivo de l
sistema es transferir una informacin audio desde el extre mo emisor al ex tremo receptor. El primer paso
del proceso es convertir una energa acstica en una seal elctrica. La conversin la realiza un transductor,
corrientemente un micrfono. Como la salida del transductor es una sea l de bajo nivel se hace necesaria
Emisora

Transduclor
' (micr fono )

AmplifICador

Cambiador de
frecuenc ia
(modulador)

Aolena
e misora

h - - -Informacin
aud io

Seal ejctrice e n
audio-frec uencia

Propag acin
por el aire

Seal en rado-frecuencia (rf)

Recepc in

SeltttOf de Carnb iadore. de fruencla

Amp lifICador

Mlllliplts sei\ales en r.f

fretu end a

Sena! en rJ seleionada

(mezclador )(deltclOr).

"Seal a frecuencia
inlenneUia

Transd\IC1Or
Am plifICador {alllyozl

Stnal elktrica
de audio

f1;:ur. 16-3. Represenlaci6n griflCa de un sislemacomerc ial de radio cn amolilUll modulada.

Infonnac in
audie.

Acondicionamiento y conversin de datos

689

una amplificacin. Las seales en radio-frecuencia (seales de frecuencia superior a los 500 kHz) se
propagan por el aire muchomejorque las de audio-frecuencia (20 a 20.000 Hz). Por ello frecuentemente
la informaci n audio se traducea frecuencias de radio por un proceso denominado modulacin.
En el receptor. el proceso para extraer la infonnacin es casi inverso al de transmisin. La seal que
llega es dbil y debe ser amplificada, pero adems, como a la antena receptora llegan muchas seales
(estacionesemisoras)hay que identificar y separar la deseada, funcin a la que se denomina seleccin de
frecuencia. Por consideraciones prcticas se realizan dos traslados de frecuencia (demodulacin), el
mezclador y el detector. antes de extraer la seal de audio deseada. El transductor final. normalmente
altavoz, reconvierte la seal elctrica en la onda acstica audible.
En un sistemade amplitud modulada (AM) la informaci n de audio est contenida en la amplitud de
la portadora de radio-frecuencia(Fig. 16-4a). mientras que en el sistema de frecuencia modulada (FM)
la Informaci n reside en lasvariacionesde frec uenciade la onda de radio. En los procesosde modulacin
y de demodulacin en el sistemade FM intervienen convertidores de tensin-frecuencia y de frecuenciatensin.
Si la infonnacinaudioa emitir es la msicacontenida en un disco digital. la seal digitalalmacenada
se convierteen una onda analgica mediante un convertidor D/A. (Recurdeseque un disco gramofnico
puedeconsiderarse como una memoria de s610 lectura ROM.)
Las transmisionestelefnicas modernas empleanseales moduladas por impulsoscodificados(PCM)
en los que la infonnacin oral se convierte en una seal digital en el transmisor reconstruyndose luego
como seal analgica en el receptor. Para transmisiones a gran distancia las seales PCM son ms
efectivas que las analgicas. porque los datos digitales se ven menos afectados por el ruido que las ondas
analgicas. Para tener en cuenta las prdidas de transmisin, las seales analgicas deben amplificarse
peridicamente (aproximadamente cada 50 km). El ruido introducido por estos repetidores(amplificadores) es acumulativo pudiendo resultar unas seales seriamente perturbadas. En el sistema PCM los
repetidores detectan la sealde llegaday laregeneran y limpian paratransmitirla al repetidoro estacin
siguiente. En consecuencia, a la seal se le suma el ruido introducido en un solo enlace. Obsrveseque
los circuitos digitales, al tenerun margen de ruido grande (Cap. 6) hacen la transmisineficaz.

1--,.

~
("

f\

V
(h)

(\

f\

f\

Figura 164. Ondasde: (a) amplitudmodulada(AM).y (b) frecuencia modulada (FM).

\.

690

Microelec/rnica moderna

Transmisores
l elef6nico~

Sellale.

Fe"

1~~g;~~
~
-

Sella! lran~mil ida

PCM

Rettplo(eS
lelernico.

Figura 165. Representac in grfica de un sistema telefn ico. Norma lmente se aplican 24 seales al multfplex y se emp lea un
demullplex de 24: I para separar las dist intas conversaciones.

En la Fig. 165 se representa, simplificado, un sistema telefnico. La seal de audio, generada por un
micrfono, se muestrea, (circuito de muestreo y retencin) y se convierte en digitalmedianteun convertidor
A/D. La seal digital se emplea para modular la seal PCM transmitida. En el receptor se demodula la
portadora y se reconvierte en seal analgica. En la transmisin de datos sta funcin la realiza un
modulador-demodulador.
En la misma Fig. 165 figuran tambin dos filtros (seleccin de frecuencia). El filtro ami-amb igedad
se usa el transmisor y elimina la ambigedad en la seal muestreada. Para comprender el origen de esta
ambigedad consideremosdos seales senoidales, VI = Zsennx lO]t y v2 = - 2sen 71tH)3t como en la Fig.
16-6. Las frecuencias de estas seales son 0,5 y 3,5 kHz respectivamente. Si se muestrean VI y v2 a un
ritmo de 4 kHz (es decir a cada 0,25 ms), los valores tomados son los indicados por los puntos sealados
sobre la senoide ms amplia (de menor frecuencia). Como puede verse en la figura, VI y v2tienen en esos
instantes el mismo valor. Por tanto, existe una ambigedad que imposibilita una reconstruccin nica de
la seal original. Sin embargo si VI y v2 se muestrean al ritmo de 8 kHz (cada0,125 ms) ya no exis tir esa
ambigedad como se ve en la propia figura. Para evitar que se produzca tal ambigedad la frecuencia de
muestreodebe ser por lo menos el doble de la mayor frecuencia contenida en la seal analgica. El objeto
del filtro es limitar la frecuencia mxima de la seal analgica que se debe muestrear a una mitad de la
frecuencia de muestreo. El filtro de reconstruccin se necesita a veces para alisar la onda de salida del
convertidor D/A.
La representacin de la Fig. 16-5 es aplicable a muchos sistemas que emplean el procesado digital. Por
ejemplo,lasealdeentradapuedeser proporcional a lavelocidaddeldesplazador utilizado para transportar
el portador de la oblea en la fabricacin de circuitos integrados. Para la utilizacin de la potencia de un
computador digital (o micro-procesador) en el proceso de control, se muestrea la seal de entrada y se
convierteen su equivalentedigital. El computadortrabajasobre esta informacin y proporciona una seal
(digital) que indica si hayquecorregir la velocidad del desplazador. La salida digital se transforma en una
seal analgica que se amplifica (normalmente) y se aplica al sistema de transporte. Si, adems, para el
controlsenecesita laposicindeldesplazador, la seal de velocidadpuede integrarse yconvertirse tambin
en una seal digital. El multfplex permite el muestreo de las seales de velocidad y de posicin
(desplazamiento) con el mismo circuito.
Lasdescripcionescualitativasdelos prrafosanterioresmuestran la variedadde funcionesque se deben

A condicionamiento y conversi n de datos

II

69 1

0.5 kHz

2 - --

I s - 4 Hz

Figu r at 6-6. De most raci n de am bigedad . la ~noide de 0.5 kHz y la de ] .5 kHz licnen la misma amplitud s i se mue slrc:ancada
0.2.5ms (frecuenc ia de muest reode 4 kH z ). Sin e mbargo. m ues.trea nOO cada 0. 125 ms (frecuenc ia de muestreo de 8 kHz ) tendre mos
diSlinlas am ph lude s en las dos seales.

cumplir para e l procesado efica z de seales. En las siguientes sec c iones se tratar de la co nversin mutua
de seales analgicas y dig itales. En lo que resta de l captulo veremos una variedad de circuitos tiles e n
el acondicio namiento y adquisicin de datos.

162. TOMA Y RETENCi N DE INFORMA CiN

Un sistema tpico de adquisici n de dalas recibe se ales de un cie no nmero de fuentes dis tintas y las
transmit e e n form a adecuada a una ca lculado ra o a un canal de co municaci n. Un mullp lex (Sec . 16 3)
selecciona secue ncialmente cada seal. para co nve rtir seg uidamente la info rmacin ana lgica en una
tensin co nsiante dur ante e l tiempo de sensibilizac in por medio de un siste ma de adq uisicin y retenci n:
La salida constante de este circu ito puede co nve rtirse para su transm isin en una se al digita l mediante
un co nvertido r anal gico-digital A/D (Sec. 16 13).
El circuito de retenci n en su forma ms senci lla est formado por un interruptor S en serie co n un
condensador. co mo en la Fig. 16-70 . La tensi n a tra vs del co ndensado r s igue la se al de entrada d urante
: 1tiempo T cuando una puerta de co ntrol 16gica c ierra S y mant ie ne e l va lo r instant neo a lcanzado a l
final de l i nt~rvalo T cuando la puerta de gobierno abre S. El interruptor puede ser un interruptor bipolar de
transistor. un M"OSf BT gobernado por una sea l de exci taci n o una puerta de rransmisin CMOS,

"
o

Tensin de gobiemo de puerta

,.,

'"

::

Figura t 6-7. (a ) C ircuito s imple de lo ma y rc:lend n . (h) s istema pnk t ico: El inlerru ploc MOSFET sustiltlye a l S de (a l. La baja
rc:sislencia de salida de l scguidor dc tens in A I t"arfl3 nlpidameme C cuaedo el inle rrupl or MOSFET est cerrado . la gran res iso
lr nt" ia de entrada de A2 manliene la c era a en c:uando d ime rru ntor "f' a bee.

692

Microelectrnica moderna

La conguracin de la Fig. l 6~7h corresponde a uno de los sistemas de retencin prcticos ms

sencillos. Un impulso positivo en la puertadel NMOS pone en conduccin el interruptor y el condensador
de retencin e carga hacia el valor instantneo de la tensin de entrada. con una constante de tiempo (Ro
+ rDSl QN ) e siendo Ro la resistencia de salida (verdaderamente baja) del Amp-Op seguidor de tensin de
entrada Al y rDS(ONl1aresistencia en conduccin del FET (Sec. 4~2). En ausencia de un impulso positivo
se corta el interruptor y el condensador queda aislado de cualquier carga a travs del Amp-Op A2.
manteniendo la tensinalcanzada. Se recomiendaque en los circuitos de componentes discretos o hbridos
se empleen condensadores con dielctrico de policarbonato. polletileno, poliestireno, Mylaro Teon . La
mayor parte de los dems condensadores no retienen la tensin almacenada, a consecuencia de un
fenmeno de polarizacinque hacedescender esa tensin con unaconstante de tiempode varios segundos.
Esto es la resistencia de prdidade condensador.
Recordemos que la clula bsica en un RAM dinmico MOS (Sec. 9~5 ) deba reponerse cada unos
pocos milisegundos. Como un MOSFET es un condensador. la prdida de carga en un circuito integrado
es anloga a la descrita ms arriba. Sin embargo. si un sistema de toma y retencin integrado se excita
frecuentemente (por lo menos una vez cada unas pocas dcimas de milisegundo. como es lo corriente).
habrn pocas fugas ya que el tiempo entre tomas es considerablemente menor que la constante de tiempo.
Otros dielctricos de los mencionados ms arriba presentan tambin un fenmeno denominado
absorcin dielctrica que hace que un condensador recuerde parte de su carga anterior (si vara su
tensin). Ancuando no se den los fenmenos de polarizacin y de absorcin, la corriente en el interruptor
cortado I nA) y la de polarizacin del Amp-Op circularn a travs de C. Puesto que la corriente de
polarizacin mxima de entrada es menorque 1 nA, se deduce que con una capacidad de 0.5 J.1F el ritmo
de variacinduranteel perodo de retencin es de menos de 2 m V/s.
Dos factores adicionales influyenen el funcionamiento del circuito; el tiempo de apertura (normalmente menor de 100 ns) que es el tiempo transcurrido desde que se aplica el impulso al interruptor hasta
que ste se cierra, y el tiempo de adquisicin que es el requerido por el condensador para pasar de un nivel
de tensin de conservacin hasta el nuevo valor de entrada una vez cerrado el interruptor.
Cuando el condensador es mayor de 0.05 pF se debe incluir una resistencia de aislamiento de unos
10 kn entre el condensador y la entrada + del Amp-Op . Esta resistencia se necesita para proteger el
amplificador en caso de un cortocircuito en la entrada o que el suministro de potencia caiga sbitamente
estando el condensador cargado.
Si Ro y rDS10Nl son tan pequeos que se pueden despreciar. el tiempo de adquisicin queda limitado
por la corriente mxima I que el Amp-Opseguidor de entrada pueda suministrar. La tensindel condensador
vara a un ritmo dvfdt =/le. Puesto que la corriente de cortocircuito de un Amp-Op es limitada (25 mA
en el chip 74 1) se emplea un seguidor de emisor complementario exterior para aumentar la corriente

..- =-.1 Seguidorde

emisorcomplementario

Fiaura If8. Sistema de retencin mejorado. (El sc!uirlor de emisor complementeriu se cementa en ta Seco14-6.)

Acondtcionamlento y conversin de da/os

693

disponible para cargar (o descargar) e con rapidez ex trema. En la Fig. 16-8 puede verse esta disposicin
situada entre el interruptor de toma y el condensador . Obsrvese queA 1 no acta ya como seguidor, sino
que su tenn inal de entrada negativo est ahora co nectado a la salida 1'0. Esta conexin asegur a que dur ante
el intervalo de mllestreo, 1'0 = Vi. Durante el interva lo de retenci n, 1'0 se mantiene al valor alcanzado por
1'., al final del tiempo de muestreo, salvo las variacio nes muy pequ eas de tensin a travs de e debidas a
la corriente de polarizacin del Amp-Op de salida y a las corrientes de fuga del interruptor y del seguidor
de emisor. Cuanto mayor sea la capacidad de e tanto menor es la variaci n de tensin durante la retencin.
Sin embargo , cuanto menor sea e menor ser el tiempo de adqu isicin y por tanto mayor la fidelidad con
que la salida sigue a la entrada durante el muestreo. Adem s el condensado r de retencin crea un polo
adicional con el que se debe contar al considerar la transmisin del laz.o y la esta bilidad. Por tanto, debe
elegirse e como compromiso entre estas tres circunstancias conflictivas. depe ndiendo de la aplicacin del
caso.
Se puede adquirir un sistema de toma y retencin (S-H) en un solo chip monolti co (por ej. el HA 2420
de Harrs Semiconductor o el LF 198 de National Semiconductor) con el condensado r de almacenam iento
exterior. El tenninal inversor de AI es acces ible desde una patilla exterior. y por tanto este chip se puede
emplear para construir un sistema S-H ya sea inversor o no inversor que si se le aade la resistencia exter ior
habitual (Prob . 16-5) dar una ganancia.

163. MULTPLEX y DEMULTPLEX ANALGICOS

Tal co mo indica la Fig. 7-17b un multiplex selecc iona una de e ntre N fuentes y transmite las se ales
(analgicas) a una nica lnea de transmisin. De todos los interruptores (m encionados en la seccin
anterior) capaces de pasar las seales de entrada al canal de salida la mejor act uacin se consigue con la

e,

",
e,
e]

", ~----k' 52 '>1---4

Amp-OpC MOS

e,

"".~----4<

".

5" ')f-Puertas de transmisinCMOS

c,,~----'

Figura 16-9. Multlplex analgico de 16 entradas. empleando puertas de transmisin CMOS.

694

Microetectrontca moderna

pue rta de transm isin C MOS (Fig. 6 32), S i e n la fab ricac i n de esta pue rta se emplea ais lamiento
d ielctrico se pued e obt ene r una co rriente de fuga de slo I nA a + 125"C. con un tiem po de conmutaci n
de 250 ns. Para esta aplicaci n e xisten muc hos d ispositivos d istintos de tale s puertas CMOS.
En la Fig. 16-9 se represe nta un diagrama de bloq ues de un co nmutador analgico de 16 entradas. Se
o btien e un multfplex d ivisor de tiempo si el conmutado r MO S FET co mple me ntari0 51 se c ierra (e s deci r.
si e st e n su estado de baja resistenc ia) du rante un tie mpo T. e l inte rru ptor 5 2 c ierra dura nte e l seg undo
per odo T. 5 3 transm ite d urante el tercer pe rod o '1', Y.J!s suces ivamente. En la Fig. 16 -9 e l smbo lo CI (k
= 1.2...16 ) repre sen ta la tensin de gobi e rno d igita l y CI su va lor co mplementario. ob ten ido de un inver sor
(no re pre sentado). Si CI e s igua l a l binario l . la puerta C MOS transm ite la se al ana lg ica \ '1 a la sa lida.
pe ro si CI es el binario O no hay transm isi n alguna.
La Fig. 16- 10 corresponde al diagrama de bloqu es para ob te ne r las ten sio ne s de go bierno d igitale s
necesarias parn c l muh ple x de la Fig. 16-9, El co ntrol C I es la sa lida de la k-sima Hncu de un deccdifi cador
de 4 a 16 lneus (Sec. 7-6). Las CU:lfTO lneas de direccin A.B. C y D so n las sa lidas de un con tador binario
exc itado por un gene rador de impulsos. Si el inte rvalo e ntre impulsos es T. se obt ie ne la d istribucin de
tiempos con e l sistema de las Figs. 16- 10 y 16 -9 co rrespond iendo a una co nve rsin paralelo -ser ie vista e n
la Seco7-7.
.<

Generador
de impulsos

8
Contador

c,
e,

Decodifi-

cador

c"

I'lgura 1610. Sistema de generacin de tensiones de gobierno digitalesC\ para el mulnplex.

Demult plex an algico

El m ullplc x arriba desc rito ha e ntrado e l dato ana lgico en un can al nic o. oc upa ndo cada seal
analg ica Sil propio lugar en el tiempo. Al final de la lnea de tran smi sin . deb e separarse c ada seal de
las de ms y situarla en IIn canal indiv idual. Este proceso inve rso constituye la demodutac n, estando
rep resen tado esq ue mticamen te en la Fig. 7- 17a, El co nmutador de mltiple s posic iones de e sta figura
se sustituye por N puertas de transmisin CMOS y la se rie de datos se aplica a la en trada de todas estas
puertas. Las se a les de go bierno CI se obtie ne n de la forma ind icada e n la Fig. 16 - 10. Los sistemas para
CI e n los ex tremos e m iso r y receptor del c anal deben estar sinc ronizados, Este sistema ruulti plc xdemult iplcx ec o nomiza e l volumen . peso y coste de N- I canales de tran smisi n ya que toda s las seales
a na lg icas se transmit e n por un solo canal (N puede se r var ios ce ntenar es), El C D 405 1M de la Nat iona l
Sem icond uctor es un m ultiplex -de muhiplcx a nalgico de oc ho canale s.

164 . CONVERTIDOR ES DE DIGITAL A ANALG ICO (Ol A )

Mucho s sistemas admiten una inform ac in digital a manera de se al de entrada y la traduce n o
co nvie rten en una tensi n o co rriente analgica . A e ste siste ma se le den o m ina conve rtido r de digital ti
analgico o convertidor DIA (o DA C) , La info rmacin di gital se pre senta e n una variedad de cd igos.
siendo los ms usuales e l binar io puro o e l cod ificado bin ar io-dec ima l (SCD).
La salida \/0 de un conve rtido r D/ A de N bit viene dada por
V" =

( ::!,\I

(0.\'

1(/ ,\ ' - 1

+ 2:

+ 2 \' - ~(/ ,V _ 1 + . . + 2 ~1I ~ + 21{1 1 + (/,,)V

{/ N - ~

+ :

0 ,,,"' _ 1

+ 2 ,' _..

(/ 1

, )2""V

+ 2N _ I n.,

1,,, 1)

Acondicionamiento y conversin de datos

695

- Vil

(- 10 v i

Interruptor gobernadodigitalmente
R

f--'NIr-- - Lneade entrada

n Okm

\1 SI:l

I ~O

al Amp-Op

R'

eru

1l,I X

~-l-o " .

C40 km
hn v

,1

~ \_1

[S R

Figura 1611.Convertidor D/A con resiaencias crecientes segnlas potenciasde 2,

siendo V un factor de proporc ional idad determ inado por los parmetros de l sistema , repres entando los
coeficientes aHla informacin binaria, sie ndo e , = 1(0) si el n- simo bit es 1(0). En este ci rcuito se emplea
una tensin de referencia estable VR El bit ms significativo (MSB ) es el correspondie nte a a /l'l s iendo
su valor ponderado 2/1- 1 V m ientras que el bit me nos significativo (LSB) corresponde a a~ sie ndo su valor
2'V = V.
Con sideremos por ejemplo una info rmac i n de cinco bit (N = 5 ) de forma q ue la Ec. ( 16- 1) pasa a ser

v"

= (16{/ ~

~al

+ 4{/~ +

~{/I

(I,,)V

(16-2 1

Para mayor sencillez supongamos V = 1. Entonces si " , = l Ytodas las dems a son cero, tendremos Ve

=1. Si a =1 Ytodas las dems a son ce ro obtendremos V =2. S i a =u , = I Ytodos los dems son nulos ,
1

"

Vo = 2 + 1 = 3V, etc . Evidentemente Vo es una tensin analgica proporcional a la entrada digital.

La Fig. 16-11 representa esquemt icamente un convertidor O/A. Los bloque s Se' SI' Sr .,SN.1 son
interruptores electrnicos gobernados digita lme nte . Por ejemplo. cuando hay un 1 en la lnea de l bit ms
signifi cativo. e l conmutador S/I.I conecta la res istenc iaR a la tensin de referencia - V(1' Por e l co ntrario,
si en la lnea del bit ms sign ificat ivo hay un O. e l conmutador conecta la res istenc ia a la lnea de tierra.
Por tanto , este interruptores un conmutador electrn ico unipolar de dos dire cciones (SPOT) . El Amp -Op
acta como co nvertidor corriente-tensin (Se c.10-22). Vem os que si e l bit m s sign ificat ivo es l y todos
los dems O, la corriente a travs de la resistencia R es - VR IR y la sa lida es V?'IR. Anlogamen te, la
salida del bit menos s ignificativo ser V~ V,/?'/ 16R (si N 5). Si los cinco bit son l la sa lida ser

V R'

V R'

V.. = (1 +~+ :l +*+-h)--t- = ( 1 6+ 8 + 4+ 2 + 1) I~R

(16-3)

Lo que concuerda co n la Be. ( 16- 1) si V = V,/?'/ 16R. Est e razonamiento confi rma q ue la tens in
analg ica V~ es proporcional a la en trada dig ital.

696

Microetearonica moderna
VII15 VI r-'

--,

R,

Qo--j
R,

Unea de entr. d.
al Amp-Op.

(" ,

Linea de enlrada
al AmpO p

1M

tl:ura 16. 12. Dos disposiciones de l interruptor gobernado digitalmente de la Fig. 16- 10. (o ) en 100em . y (b) en conl1guracin
CMOS inversor. La resiste ncia R , depend e del bit q ue se co nsidere. asl. para el bit N) de la Fig . 16 11. R 1 '" 4 R.

Son posibles diversas variantes en los interruptores gobernados digitalmente de la Fig. 16- 11, dos de
las cuales se indican en la Fig. 16 12. En la Fig. 16-120 un exci tado r MOSFET en tte m alimenta cada
una @; las resistencias conectadas a la entrada del Amp-Op . Las dos e ntradas de puerta co mpleme ntarias
Q y Q proviene n de un MOSFET SR biestable o registrado r que ma ntiene la informa cin digita l para
conve rtirla en un nmero analgico. Suponga mos que la lgica I corresponde a-lO V y la lgica O a O
V (lgica negativa). Un I en la Ifnea de bit pasa el biestable e n Q I Y Q = o. y por tant o elt ransistor Q I
conduce . conectando la res istencia RI a la te nsin de referencia - V. mient ras el transisto r Q2 se mantiene
en corte. Anloga mente un Oen la Ifnea del bit de entrada conecta la resistenc ia al tenninal de tierra.
La Fig. 16-12b es una excele nte variante de interruptor ele ctr6 nico unipolar de dos direcciones. Esta
configuracin cons iste en un inversor CMOS que alimenta un Amp-Op que a su vez excita R I con
resistenci a de sa lida muy ba,B. Queda indicado un sistem a de lg ica positiva con V( 1) V. + 5 V Y
V(O) = DY,..EI complemento Q del bit Q = u. en consideracin . se aplica a la ent rada . Por tanto, si u. = l .
entonces Q = O. la salida del inversores lgica I y quedan 5 V aplicados a R I Por otra parte, si el n- simo
es un binario O. Q = 1 Y la salida del inverso r es de O V de fonna que R: queda conectada a tierra. Esto
confirma el funcio namie nto correcto del circuito de la Fig. 16-12h como con mutador unipolar de dos
direccion es.
La precisin y estabilidad del convertidor D/A de la Fig. 16-11 depende principalme nte e n la precisin
absoluta de las res istencias y de su variaci n con la temperatura. Siendo todas las resistencia s disti ntas y
la mayor de ellas igual a 2N -1 R. en que R es el valor de la menor se llega a valores excesiv ame nte gra ndes .
resulta d ificultoso y ca ro conseg uir resistencias estables y precisas de tales valores. Por eje mp lo. para un
conve rtidor D/A de 12 bit la resistencia mayor es de 5. 12 MO y la menor de 2.5 kO. La ca da de tensin
a travs de tan gran resistencia debido a la corriente de polarizacin afe cta a la precisin . Adem s, la
fabricacin prct ica de resistencia s tan grandes q ueda excl uida. Por otr a parte. si la resistencia ms grande
tiene un valor razonable (5 1.2 kO) la menor (25 Q) puede se r del orden de la resistencia de salida del
conmutador. afectando nuevamente a la precisin. Por ello. este tipode convertidor se emplea raramente cuando
se precisan ms de 4 bit. El convertidor tipo escalera que describiremos a continuacin soslaya esta dificultad de
res istencias excesivamente grande.s y se emplean frecuentemente en sistemas de conversin de datos.

= =

Convertidor D/A tipo escalera

En la Fig. 16- 13 podem os ver un circuito que utiliza dob le nme ro de resistencias que el de la Fig.
16-11 para el mismo nmero N de bits. pero de va lores R y 2R nicamente. La escalera de est e circuito es
un dispositivo divisor de corrien te y por tant o la relacin e ntre resisten cias tiene ms importancia que su

A condicionamiento y conversin de da/ os

697

valor abso luto. Observe mos en la figura que de sde c ualq uier nud o la resistencia es 2R tanto hac ia la
izquierda co mo hacia la derech a o hac ia el interruptor .
Por eje mp lo. hacia la izqu ierd a del nudo O la resistencia a tie rra e s 2R; hac ia la izqu ierd a de l nudo I
existe la comb inacin en par alelo de dos res istencias 2R a tierra e n serie co n R , co n resistenc ia toral R +
R = 2R. Yas s ucesivamente. Por tanto. si cualquier interrup tor, porej . el N2 . se conecta a V la resistencia
vista por V.. es 2R + 2R 11 2R = 3R. Yla tensin en el nudo N2 es (V..{3R )R = V .. {3.

R,

N"""

,.
So

,su

S,

S.\' _l

S" _I

MSB

Figura 16 13. Convc rtidor Digilal-Analgico en escale ra R 2R.

Considere mos ahora que e l bit ms significa tivo sea de lgica I de fonna que la ten sin e n e l nudo
NI sea V.{3.
'
La salida se r
V.. =

VR R
'3

+ R!

V'
Si

(16-4)

Anlogamente. cuando el seg undo bit ms significativo (N2) e s el bi na rio y todos los de ms so n 0, la
ten sin de sa lida en e l nudo N2 es V/3, pe ro e n e l nudo N I la ten sin es la mit ad de este va lor, por
motiv o de la atenuac in debida a la res istencia R e ntre nudos y a la res istencia r desde el nudo N I a
tierra . Por tanto. para e l seg undo bit ms significativo (N 2) se tiene V~ = V' {l. De igual forma se puede
demo strar (Prob. 16 6) q ue e l tercer bit m s significa tivo da una sa lida V'/4. y as sucesi vame nte.
Evidentemente, la sa lida es de la forrn a de la Ec. (16 1) con V' = 2N 'IV.
Debid o a las capaci dades parsitas entre nudos y tie rra se produce un retraso de tiempo en la
propagacin de izqu ierda a derecha de la esca lera. Cua ndo se cierra S" el retraso e n la propagacin es
mucho mayo r que cuando se c ierra e l interruptor de l bit ms significativo. As, cua ndo cambia la ten sin
d igita l apare ce una onda transitori a e n la sa lida ante s de q ue Vo se esta bleza en su prop io valor. Estos
transitorios se e vitan co n un cambiador O/A de esca le ra invert ida (Prob. 167 ).

Convertidor D/A mult iplicador

Un co nve rtidor D/A que em plee una se al analg ica variable V. e n lugar de una ten sin de re fere ncia
fija se de nom ina convertidor DIA mllltiplicador. Por la Ec. ( 16- 1) vemos que la salida es el produc to de
la info nn aci6 n di gital y la tensin anal gica V.( = 2''1 - IV) depend ie ndo e ste valorde la informacin binaria
(q ue representa un nmero menor que la unidad ). A e sta d ispo sicin se le llam a a veces atenuador

698

Microetectrontca moderna

programable porque la salida Va es una fraccin de la entrada V . Yla posicin del atenuador se puede
gobernar con lgica digital. Este tipo de convertidor se emplea a vece s para gobernar la frecuencia central
o ancho de banda de un filtro de estado variable (Sec. 16-1 1).
El O/A bsico descrito en esta seccin debe aumentarse co n circ uitos adic iona les. Entre estos circ uitos
adicionales se incluye la tensin de referencia. el Amp-Op y las conexiones y circuitos lgicos necesarios
para la entrada de datos. Se pueden conseguir comercialmente sistemas monolticos conteniendo todos
estos circuitos. El AO 558 de Analog Devices es un OlA bipol ar de 8 bit en el que los circuitos digitales
se fabrican con tecnologa FL (lgica de inyecc in integrada). T ambin se emplea la escalera R -2R en el
AO 754 1 que es un OlA de 12 bit (que puede funcionar co mo un co nvertido r OlA multplex).
Frecuentemente para manejar 16 bit se utiliza una arquitectu ra segmentada de dos etapas. Los 4 bit
ms significativos se decod ifica n digitalmente para seleccionar una tensi n de una cadena de resistencias
similar a la usada en el comparador de la Fig. 16- 16. Esta tensin pasa a se r la de refere nc ia Vil' de un Ol A
en esca lera R-2k. que convierte los 12 bit menos significativos. Efectiva mente. fos q bit ms s ignificativos
di viden VII en 16 seg mentos desde O a 15 VII116 Y. Los 12 bit menos s ignificativos dividen luego la
fraccin apropiada de V"en 4096 (2 ' !) partes. As. para V" = 10 V. el OlA de 16 bit da una salida analgica
de O a 10 V con incrementos de 153 ~ Y . Esta arquitectura se emplea en el AO 7546 que incorpora la
esca lera bsica del AO 754 1.
Tambin se fabrican convertidores OlA de 16 bit con tecnologa BI MOS (Sec. 14 10) para aprovechar
la baja potencia de la lgica CMOS junto con la alta velocidad de los circu itos analgicos bipolares (AO
569). Recientemente se han introducido convertidores OlA con circ uitos C MOS gobernados porcapacidad
que han sido muy eficaces en la reduccin de la potencia consumida ya que se han elimi nado la mayor
parte de las resistencias (Sec. 16- 12).

16-5. CON VERTIDORES DE ANALGICO A DIGITAL (AJD)

Frecuentemente se hace necesario que datos tomados de un sistema sicc se conviertan a fonnadigital. Estos
dalas normalmente aparecen en forma analgica elctrica. Por ejemplo. una diferen cia de temperatura
puede estar representada por la salida de un termopar. el esfuerzo de un elemento mecnico se puede
representar porel desequilibrio elctrico de un puente medidor de esfuerzos. etc. De aqu nace la necesidad
de dispositivos que conviertan la informac in analgica a forma digital. Se han ideado muchos de tales
dispositivos. Seguidamente trataremos de los cuatro sistemas ms corrientes: ( 1) Co nvertidor analgicodigit al con contador (A ID). (2) el comparador A ID por apro ximaciones suces ivas. (3) el co mparado r AID
en paralelo. y (4) el comparador AID de relaci n o de doble pend iente.

Convertidor AtD con contador

Expondremos este sistema haciendo referen cia a la Fig. 16-140. Un impulso de borr ado pone el
contador a cero. El contador registra en forma binaria el nmero de impulsos de la lnea del rel oj. El reloj
es una fuente de impulsos igualmente espaciado s en el tiempo. Co mo el nmero de impulsos contados
crece linealmente con el tiempo, la informacin binaria que re presenta esta cuenta se usa como entrada a
un convertidor OlA cuya salida es la onda en escalera de la Fig. 1614h. Mientras la entrada analgica
V. sea mayor que Vdel comparador (que es un amplificador diferendal de gran ganancia: ver Seco15-7) tiene
una salida alta y la puerta ANOest abierta para la transmisin de los impulsos del reloj al contador. Cuando
Vd supera a \'. la salida del comparador cambia a su valor bajo y se cie rra la puerta ANO. Con esto se
detiene la cuenta en el momen to en que V. "" V d Yse puede leer en el contador la informaci n digital que
re presenta la tensin de entrada analgica .

A condiciona miento y conversi n de da tos

699

B"""'" ~--------- --,

Cnnlador
binario

Reloj ~---

MSB
Comp;1ldor

",

lSB

",- -- -- ----'

EnlTllda analgica

'"
",

Puo del contador

'"

"

11

10

Impulsos
lb!

Figur. 16-14, (11) Convertidor A/Dcon conlador, y (b) salida en escalera del convertidor OlA.

Si la tensin analgica vara con e l tiempo no es pos ible conve rtir continuamente e l dato analg ico
sino q ue ser necesario muestrear la se.. 1de e ntrada a interv alos fijos. Si e l va lor mximo de la tensin
analgica est representado por 11 impulsos y si e l periodo del re loj es de T seg undos, e l intervalo m nimo
entre muestre os (tiempo de conversin) es de liT seg undos .
Se obtiene una versin mejorada del A/D contador ADC lla mada de arras/re o servo -convertidor
mediante un contador reversible (Sec. 86 y Fig. 8- 18). Esta modificacin del sistema de la Fig. 16- 14a est
repre sentada en la Fig. 16- 15. No se emplea ni impulso de borra do ni una puerta NAND . Sin e mbargo se
necesita un co ntador reve rsible. y la salida del comparado r a limenta e l gobierno de l contador. Para
comprende r e l funcionamiento del sistema supongamos inicialmente q ue la sa lida del convertidor DI A es
menor q ue la e ntrada analgica V~ con lo que la sa lida pos itiva de l com parado r hace q ue el contado r lea
subiendo . La sa lida de l convertido r DIA au men ta con ca da impulso de l reloj hasta superar V..' La lnea
de control reversible ca mbia de estaco de forma que ahora cuenta bajando (pero slo una cuenta, e l bit me nos
significativo) . Con esto e l gobierno cambia nuevame nte a la situacin de subir y la c uenta aumenta e n un
bit menos sig nifica tivo. Este proceso se va repitiendo de form a q ue la salida digital osci la hacia atrs y
hacia delante en I bit menos significativo alrededo r de l valor correcto. El tiempo de co nversin es
pequeo para pequeos camb ios de la seal analg ica muestreada '1 por tamoeste sistema se puede em plear
eficazmen te como convertidor de arra stre A/D.

700

Microtleclrn;ca moderna
Reloj ~-------_~

Conrrol
fevenible

V. _ o_ _
Enlradl l.llll6gic1.

Figura . 6-15. Conve n idor de llI1lISlre A/D.

Convertidor AtD por aproximacion es sucesivas

En lugar de l co ntador binar io co mo en la Fig. 16-15 este sistema se va le de un programador. El
prog ramado r pone e l bit ms significativo en I y todos los dems en O. y e l co mparado r compara la sa lida
de l OlA co n la seal analgica. Si la sa lida de l OlA es la m ayo r, e l I de l bit ms significativo se e limin a
y pasa al siguie nte inmediat o inferior. Si es la entrada analgica la que es ma yor, el I perm anece en su
lugar. A continuacin se prueba un I en cada bit del decodificador OlA hasta tener al final del proceso e l
equi valente binario de la seal analg ica. En un sistema de N bit el tiempo de conversin es de N periodos
del reloj frente al caso ms desfavorable de '].N inte rva los de pu lsac in para e l convertido r AID con
co ntador. El AO 7582 (de Analog Dev ices Col quees un encapsulado C MOS de 28 patill as e n dos lneas,
es un co nvertido r A/D de 12 bit q ue emplea las tcni cas de las ap ro ximac iones sucesi vas.

Convertidor AtD compa ra do r en paralelo (Flash)

Este sistema es con mucho e l ms rpido de todos los convertido res. Su fun cionamient o se comprende
fci lme nte basndose en e l conve rtido r de A/D de 3 bit de la Fig. 16 16. La ten sin analg ica 1'. se aplica
simultnea mente a un banco de co mparado res co n umbrales igualme nte espaci ados (ten siones de refeTabla 161 Tabla de la verdad del conver tido r AID de la Flg. 1615.

Entradas

Solidas

w,

w.

w,

w,

W,

O
O

w!

W,

Y,

Y,

Y.

Acondicionamiento y conversin de datos

701

Seal

analgica

".

VI " Ccnstanre

ov

Co mparadores

ri"'"

lI',

h'~

" R ~
...
~:
-.- R ,...
51'

J:'"

<l '

"
1'10

"

,
1-/11

"
-

...

11'..

c------ ,\ ISU
Cod ificado r
de prioridad

f-----d"
r

f--- LSB

R ,...

~V

"Rl -

11'..

R ,...

';
J I'
8

r.

h'~

"
H

Il']

R "-

II'

-~

-Jo.
.'igura 16-16. Co nvertidor comparado r A/Den paralelo, de 3 bit.

rencu VN I V/X, VN) 2 \I/X, ere). Este tipo de proceso puede llamarse de conversin por seccione s ya
que la entrada antilgica queda incluida en un campo de tensin determinado por los umbral es de los
comparadores adyacentes. Obsrvese que las salidas W de los comparadores toman una forma bien
distintiva: salida baja (lgica O) para todos los comparadores con umbra l por encima de la tensin de
entrada y salida alta (lgica 1) para cada comparador con umbral por debajo de la entrada analgica . Por
eje mplo, s i 2\1/8 < 1'. < 3\1/8 tendremos WI = 1, W~ = I Y todos los dems W igual es a cero. En esta
situacin la salida digit al ser ( y! = O, YI = 1, Yu = O), lo que significa una tens in analgica de entrada
comprendida entre 2\1/8 y 3\1/8.
La tabla 16-1 es la de la verdad con entradas W y salidas Y. Comp arndola con la tabla 7-3 se. demuestra
que la lgica es la de un codificador de 3 bit con prioridad; los valores de X" en la Tab la 7-3 se han
sustituido por " I" . La columna se alada WIl en la Tabla 7-3 no figura en la Tabla 16- 1 porque si 1'" < V/8
entonces desde WI a W1 son todas 0, y tambin lo son las salidas (Y, O, YI O, YIl O).
El tiempo de convers in viene limitado nicamente por la velocidad de l comparador y del codificador
de prioridad. Usando el AMD 686 A de Advanced Micro Devices y conve rsin con codificador de
prioridad T I 147, se pueden conseguir retardos del orden de 20 ns.
Esta tcnica tiene el inconveniente de la complejidad del conj unto. El nmero de comparadores
necesarios es de 2N I siendo N el nme ro de hit deseados (s iete comparadores, para el conve rtidor de 3

702

Microetectr ntca moderna

bit de la Fig. 16-16). Por tanto, e l nme ro de comparadore s aproximadame nte se duplica po r cada bit
aadido . y ade ms cuanto mayor sea N mayor se r la compleji dad del codi ficado r de priorid ad.

Convertidor AJD de relacin o de dobl e pendi ent e

En la F ig. 1()"17se representa es te sistema. muy empleado. Considere mos un func ionamiento unipolar
con V. > Oy V. < O. Inicialmente SI est abie rto, cerrad o, y el contador borrado. En el instante'
S.

='.,

s,

$,

'.

B~'"

1'/1 Interruptor

analgico

'----'""~

Salida
digilal

Flaura 16-17. Re ~nlacin esqueml.liClde un convertidor AlDdc: doble pend ienle.

conecta V.al integrador y se ab re S 1. La te nsin ana lgica muestre ada. y por tanto consranre. V.' se integra
a lo largo de un nme ro fijado " . de impulsos del re loj. Si el periodo de l re loj es T ia Integraci n tiene
lugar durante un lapso de liempodefinido conocido T. = " ITy la o nda v a la sa lida del integr ador (Scc .67)
se indica en la Fig. I ()" 18.
Si se emplea un co ntad or as ncrono de N et apas y si " , r ,en e l inslante ,! (al final de la integracin
de V) lodos los bies tables de l cont ado r estar n a cero. Esto se ve c larame nte e n la o nda de la Fig. 8- 14
Q. = O. Q!
para un contador asnc rono de cuatro etapas en el q ue despus de contar = 2' 16. Q,
= O Y QJ O. Dicho de otra forma . el contado r vue lve automticamente a cero por s mismo al final del
intervalo TI'Obsrvese tambi n e n la Fig. 8 14 queen e l impulso 2Ne l es tado de QN. (bit m s sig niflcativo)
ca mbia de 1 a Opor primera vez. Este ca mbio de es tado se puede e mplear como seal de gobierno de l
interruptor analgico o la puerta de transmisi n (Fig. 6 32).
Debido al funcionamie nto del comedor desc rito en el prrafo anterio r. la tensin de referencia V" queda
automticamente conectada a la entrada del integ rador en el instan te t
e n cuyo momento la lectura del
co ntador es ce ro. Co mo VIf es negativo. la onda \' tien e la pend ient e positiva de la Fig. 16- 18. He mos
supues to que
> V. de fonna qu e el tiempo de integracin TI es meno r que TI' Mie ntras v sea
negativa. la sa lida de l comparador se r pos itiva y la pue rta A NO pe rmite contar los impul sos de l reloj .
Cua ndo v cae a cero, en ' = ' .1' la puerta AND se inhibe y no entran m s impulso s del reloj e n e l contador.

"1

=,}

Iv.1

Fllun

"

.6-.1. Ond... de salida del inlegradot de la Fil . 16-11.

"

'.

=o.

A condic onamenta y conversin de datos

703

Demostraremos ahoraque la lectura del cor nador en el instante ' )es proporcional a la tensin analgica
de entrada. El valor de \ 0en el momento t J viene dado por
L' =:

J"

V dt - - I

Re ,, "

J"

Re "

VH el,

=:

Con V.. YVII constante.

v..

IV.IT,IT,

el nmero de impulsos acumulados en cl Intervalo T, es 11" tendremos que r1 =I/,T. Puesto que TI =
T = 2"'T resulta
1

.~ i
1/

IV.I
112 --
(16-5)
TI
"1
2
Siendo [ VII [ YN constantes queda demostrado que V.. es proporcional a la lectura del contador " 2,
Obsrvese que este resultadoes independiente de la constante de tiempo Re.
Elsistema comprende un secuenciador lgico automtico (no representado en la Flg. 16-17) que borra
el contador enlre', Y'., loma una nueva muestra de la tensin analgica. retrocede S, a V.. en el instante
'. repitindose el proceso. obtenindose as una nueva lectura de V cada 1, = I + T + r, segundos. Esta
.
..
l '
tcnica puede ser muy precisa. Los volrfmetros digitales con seis cifras emplean este proceso. El contador
alimenta un decodificador de lmpara de forrna Que la salida se hace visible. En cada ciclo se obtiene una
nueva lectura de la tensin.
El sistema de doble pendiente es de por s inmune al ruido debido a la integracin de la seal de entrada.
es decir. que las Inevitables interferencias de 60 Hz (en Europa 50 Hz) pueden eliminarse escogiendo un
tiempo de integracin que sea mltiplo entero del periodo de la lnea de potencia. Esto pone en evidencia
un inconveniente del sistema como es el del tiempo de conversin muy largo ya que 1/60 s <= 16 ms. Tales
convertidores AID pueden adquirirse en distintos gradosde complejidad de empleo. EIICL 7 109 de ce Date!
Intersil.. es un NO monoltico de doble pendiente de 12 bit compatible con los microprocesadores.
VII

=:

T,IV.I = -",IV.I
=:

--

.,~
Figur l 1619 . Integrador Miller.

166. CIR CUITOS DE INTEGR ACI N Y DIF ERENCIACI N

El integrador analgico es muy til para muchas aplicaciones de procesado de se ales. El integrador
ideal introducidoe n laSec. lO-22y repetido para mayor conveniencia en la Fig. 16-1 9 emplea un Amp-Op
ideal. En el Cap.15 se describieron varios circuitos generadores de onda que llevaban incorporado el
circuitomostrado en la Fig. 16-19. Elobjetivode esta seccines eltratarde circuitos integradores prcticos
en los que se tiene en cuenta el comportamiento no lineal del Amp-Op.

Corriente de pola rizacin y offset en continua

La etapa de entrada del Amp-Op es generalmente un amplificador diferencial. La tensin offset de

704

Microelectrnica moderna

ent rada en cont inua V aparece en la entrada del amplificador, y se integrar apareciendo en la salida co mo
.
una tensin creciente linealmente. La corriente de polarizacin de entrada circular tambin a travs del
condensador de realimentacin, cargndolo y dando lugar a una componente ad iciona l de la tensin de
entrada, crec iendo tambin linealmente. Estos dos efectos (fuentes de error) aumentan continuamente la
salida hasta que el amplificador llegue a su punto de saturaci n. Vemos que ex iste un lmite en el tiempo
posible de integracin debido a los componentes de erro r anterio res. El efecto de la corr iente de
polarizacin puede reducirse aumentando la capacidad de l conde nsador de realim entacin e reduciendo
al mismo tiempo el valor de R para una constante de tiempo Re dada .

Ganancia finita y ancho de banda

El integrador proporciona una tensin de salida proporcional a la integral de la tensin de entrada,
supuesto que el Arnp-Op de la Fig. 16-19 tenga una ganancia
infi nita y un ancho de banda tambin
infinito. La ganancia de tensin como funcin de la variab le compleja s es, despu s de transformar la Ec.

lA,.I

(l0-17)
V.,(S)
A ,.(s) = V ,(s ) =

Z'
-,

z,

1
R C\'

resultand o evidente que el integrador ideal tiene un polo en el or igen .

Supo ngamos que en ause ncia de e el Amp -Op tiene un polo do mina nte en JI o SI
la gana ncia de tensin A,. es aproximadamen te de

20 IogA",

116-61

==- -

21t/ 1 Por tanto,

,
",

Integrador ideal

Ganancia A en cadella abierta

r.,.,..,--",,
- --.- "
Integrador I
re"
I

-~O

I
dB/ dec

I
I
I

l /RCA",

Figura 1(i20. Diagrama asinrnco de Bode [magnitud jde un integ rador practico. La lfnca de trazos representa un integrador ideal.
Tambin est representada la ganancia del Amp-Op en lazo abierto.

Aco"dicionamiento1 conveni6" de datos

70S

Secciones cid iDIenuI*Jf

r---------..,
s.

,,,
,
,,

a ,

s,

R,

LM IOI A

ftpn 16-11. Inlegradorcomercial (Cantna M Naliottal Stmir:onth:tor CorporatiOll).

A ,. ~ I

A ,,,,

A ."

+ j (j/f,)

(16-7)

Si suponemos que la resistencia Ro de salida del Amp-Op es cero y la de entrada R tiende a infinito,
conA... I yA...RC I/ Is, I se obtiene
A.(,)

- A

(1

+ sIA...Is,I)( ~ + sRCA ~)

(16-8 )

siendo A...la ganancia de tensin a baja frecuenciadel Amp-Op.

~I ~

:c

f1&v.ra 16-21.Integradcr diferencial , La rcnsi6n de salida Vo es piopoiciohala " integral de la dilcreocia de tensiones y .-Yl '

La funcinde transferenciaanterior tienedos polosen el eje real negativo en comparacincon un polo

en el origen del integrador ideal. En la Fig. 16-20 se ven las curvasde Bode de las magnitudes de las Bes.
(16-6) a (16-8). Observemos que la respuesta de un integrador real difiere de la ideal tanto en baja como
en alta frecuencia. Paraaltas frecuenciasel funcionamiento del integrador queda afectado por el ancho de
banda finito ( - S/21C) del Amp-Op, mientras que a bajas frecuencias la integracin est limitada por su
ganancia finita.

Circuito prctico
Un integrador prctico puede ir equipado con un circuito exterior para introducir las condiciones
iniciales como se ve en la Fig. 16-21.Cuando el interruptor S est en la posicin lla entrada es cero y el
condensador e se carga a la tensin V, fijand o la condicin inicial v.. =V. Cuando el interruptor S est en
su posicin 2el amplificador quedaconectado como integrador siendo su salida V. ms la integralrespecto

706

Microelectr nica moderna

a l tiempo de la tensin de salida l ' por un factor co nstante. Si R, = R, la co rriente de polarizacin a travs
de C es 1,,, (por qu? ) e n lugar de 18 red uciendo as el erro r debid o a esa corriente de po larizac in .
El co ndensador C de be tener muy pocas p rdidas y normalment e tiene e l dielctrico de Te flo n. de
poliestireno. o de Mylar co n valores de la capacidad entre 0 ,00 1 y lO J.l F.

Int egrador difer encial

El c ircuito de la Fig. 16-22 se denomi na a veces integrador diferencial porque su tensin de salida
se puede ex presa r (como e n e l Probo 16-15 )

o.,

= RIC

(V I -

V2 )

dt

1'0

( 16-9)

o e n e l cam po de frecuencias co mo

VI - Vz
V"

RCf

06- 10)

Ob srvese que es te circuito es el eq uivalente integr ado r del am plificador de instrume ntac in (difere ncia ) de la Fig. 14-39. El circuito de la Fig. 16-22 se e mplea e n varias es tructuras de flhros acti vos
(Secs. 16-1O y 16-11).

Diferenciador
Si en e l circuito de la Fig. 16- 19 se intercambi an las posicio nes de R y C co mo en la Fig. 16- 23, el
circuito resu ltante es un diferenciador. Con una tierra virtual en la entrada de l Amp-Op tend remos

ic

e dt.',
dt

.
IN

= -

lJ"

Puesto q ue i l , = i H despeja ndo '; se tiene

V,, = - Ri= _ RC

do

( 16-111

d,

Por tanto, [a salida es proporc iona l a la derivada de la ent rada respe cto a l tie mpo. Si la seal de en trada
es l' = se nw/, la salida ser l ' = - RCw / cose. As . la mag nitud de sa lida c rece linealmente u1crece r la
frec uencia y e l c ircuito diferd~ciador tiene ga nanc ia e levada a altas frecu encia s. Con es to se amplifican
las componentes de alta frecuencia del ruido de l amplificado r lo que puede ta par completa mente la seal
difer enci ada. A menor frecuenc ia, sin e mbargo. fu variacin linea l de 1'" co n In frec uencia de In exc itacin
senoidal hace que el dife renc iador acte como un simple conve rtidor ce f recuencia a tensi n.

167. CLCU LO ANALG ICO ELECTRN ICO

El Amp -Op es e l bloque constructivo fundamental en ca lculado ras a nalg icas e lec trni cas. A mane ra
de ejemplo, vea mos c mo programa r [a ecuac in d iferenci al
d 2v

dv

dt2 + KI dt + K 2v -

VI

( 16-12)

Acondicionamiento y conversin de datos

707

e
" o------j f-+---l>o
i c'

Figura1623. Ctrcutcditerenctador.
siendo V I una funcin dada del tiempo. y K, YK, dos constantes reales y positivas.
Empecemos por suponer que tenemos d 2vldl 2 en forma de una tensin. Por medio de un integrador
tendremos una tensin proporcional a dvku, y un segundo integrador nos dar otra tensin proporcional
a v. Un sumador (y cambiador de escala) nos da - K I (dl'!dr) - Klv + 1'1. Segn la ecuacin diferencial
( 16-12) esto es igual a eP I'ldl1 y por tanto la salida de este amplificador sumador se enva al terminal de
entrada donde en principio habamos supuesto que disponamos de d 21' /dI 2,
El proceso descrito est representado en la Fig. 16-24. Se supone la tensin ePl'ldrl accesible en un
terminal de entrada. El integrador (1 ) tiene una constante de tiempo Re = I s y por tanto su salida en el
terminal I es - dvldt. Esta tensin se enva a un integrador similar (2) y la tensin en el terminal 2 es + v.
La tensin en el terminal I se aplica al inversor y cambiador de escala (3) siendo su salida en el terminal
3 + Kl (dvldt). Este mismo Amp-Op (3) se utiliza como sumador. Por tanto, si la tensin l' . (r) se aplica
tambin a dicho amplificador tal como se indica, el terminal de salida 3 contendr tambin el trmino
-v. y la salida completa ser + KI (dvldl) ' v t - El cambiador-sumador (4) se alimenta de los terminales 2
y 3 Ypor tanto en el terminal (4) habr una tensi n - Klv - KI (d vldt) + VI. De acuerdo con la Ec. (16-12)
esto debe ser igual a J11'/dtl que es la tensin supuesta en el terminal de entrada, La calculadora se completa
conectando el terminal 4 al de entrada. (Este ltimo paso no est en la Fig. 16-24 para mayor claridad en
la explicacin). Las condiciones inicialesespecificadas (el valor de dvldt y de ven el momento' =O) deben
incluirse ahora en la calculadora. Obsrvese que las tensiones en los terminales I y 2 de la Fig. 16-24 son
proporcionales a dvldt y a l ' respectivamente, Por tanto las condiciones iniciales se obtendrn (como en
la Fig. 16-2 1) aplicando las tensiones correctas V, y V,- a travs de los condensadores de los integradores
I Y2 respectivamente.

VI

.,

"

ti !

trada

SI

..
-"
R

d,

""

- JI

r;>

",

~"
"""'

Integrado r
RC : I

Integrador
RC " l

R,

ti.. .
R

S,

......
~

K d"
-

d+ ".

Sumador

"~

- K

R,

R,

Kl

d,

+Kl;; - "l

S umador
R
- : K

R,

"'iJ:ura 1624. Diagrama de bloques de un calc ulador analgico. A t '" O. S . y S, se abre n y 5 , se cierra. Cada entra da de Amp-Op
es co mo en la Fig. [6-21.
.

708

Microelectrnica moderna

La solucin se obtiene abriendo simultneamente los interruptores SI y S2y cerrando SJ(por medio de
rels) en el instante I = OYobservando la fonna de onda en el tenn inal 2. Si deseam os tambin la derivada
dvldt se puede tener su forma de onda en el terminal 1, El indicador puede ser un tubo de rayos catdicos
(con barrido por disparo) o un registrador. o para un anlisis cualitativo de cantidades de variacin lenta.
un voltmetro de alta impedancia.
Tamb in se puede resolver la Ec. (16-12) con una calculadora que tenga diferenciadores en lugar de
integradores. Sin embargo, invariablemente se prefieren los integradores a los difere nciadores en aplicaciones de clculo analgico. porque la ganancia de un integrador disminuye con la frecuencia mientras
que la de un diferencido r lericamente crece linealmente co n la frecuencia. por lo que es ms fcil
~stabi lizar el primero que el segundo frente a oscilaciones espreas. A consecuencia de su ancho de banda
limitado. un integrador es menos sensible a las tensiones de ruido que el diferenciador. Ade ms, si la onda
de entrada cambia rpidamente. el amplificado r de un diferenci ador puede sobrecargarse. Finalmente,
como cuestin prctica . es conven iente introducir las condiciones iniciales en un integrador.

168. FILTROS ACTIVOS Re

Los sistemas representados grficamente en las Figs. 16-3 y 16-5 Ydescritos en la Sec. 16- 1 acusan la
necesidad de una seleccin de frecuencias en el procesado de sea les. Los fltros acrivos Re son un tipo
de circuitos selectores de frecuencia en los que los nicos compo nentes utili zados son resistencia s,
condensadores y Amp -Op (elementos activos). El hecho de no necesitar inducrancas supone una ventaja
importante ya que la fabricacin moderna de circuitos integrados excl uye el uso de inductancias. An en
los circuitos de componentes discretos deben evitarse las inductancias, si es posible, por ser voluminosas.
pesadas y no lineales. Adems engendran campos magnticos parsitos y puede n disipar mucha potencia.
Por eje mplo, a ro = 2n x 10 2 rad/s una reactancia de 10 kn requiere una inductancia de 1.6 henry
(H), y para construir una bobina de 1.6 H se necesitan muchas espiras. Por tanto resulta grande fsicam ente
y su resistencia puede disipar una energa considerable.

Caractersticas ideales
Consideremos el sistema representado en la Fig. 16-25a en el que la seal de entrada \11(1) contenga
varios componentes de distintas frecuencias. Se utiliza el filtro para separar una banda de frecuencias de
entre las presentes. Es decir. que la seal de salida del filtro vP) contenga solamente alguna de las
frecuencias componentes de vl(t). Conviene de scribir las prop iedade s selectivas del filtro en t rminos de
la funcin de transferencia H Uro) = VVI como en la Fig. 16-25b. En la Fig. 16-26 estn representadas
las cuatro caractersticas ideales de la respuesta en frecuencia, tiles en la cla sificaci n de los filtros.
La caracterstica paso-bajo de la Fig. 16 260 indica que todas las frecuencias desde cero (continua) a
la de corte f Jl' se transmiten sinprdidas. Las entradas con frecuencia de suscomponentes f > f ll dan salida cero.
E." decir. que H U21tf) = H (j 21tf ) = n; para f < fl! y H U21tf) = Opara f > f l/' El funcionamienlo en
alta frecuencia de las etapas en emisor y en fuente comn descritas en el Ca p. 1I aproxima esta respuesta.

'"

'"

Figura 1625. Representacinde un urc atendiendo: (a) al tiempo. y (b) a la frecuencia.

Acondicionamiento y con versin de datos

oL-_~-

1,

,.}

oL---':----'-1,

_1

lb}

H(Jh f)

o L-~

oL-- '_
1,

--'-_

(,)

FllI:ur. 16 26. Respuestas del filtro ideal: (a) paso-bajo, (b) paso-banda, (e) paso-alto, y (d) rechazo de banda.

I/jZM,1IB

'"

HI11l/J. dB

,.
,

11. -

1I....... de

--1 -

.. .., icl6ol

"

-"s ----- -- --- - -

_'J_ V _

,~

....
~"

de ", em

bondo de oi<"...
BlOl<d& deoi<m:_

e_.
....
\
----- - -rv_

,, ~ /- fu

1-' l~ultin de

f.

'"
Figur. 16-27. C..-.:teristicn reales de frecuencia de un filtro: (a ) paso-bajo. y (b ) paso-banda.'

709

7 10

sttcroetectrontca moderna

La Fig. 16-26h corresponde a la caracterstica paso-banda e indica que hay transmisin entre J. y J1 y
rcchazopara cualquier otra frccuencia compooente. As tenemos JI(j 2rcf) = O para I -c 1, y I > / y HU 2rcf)
= Ha si t, S I S / :- La respuesta paso-att o de la Fig. 1626c se ala que HU 2ft/) = O si j < I L y una
Iransmi sin uniforme l/U 21tf) JI" si 1 > 1,. Los condensadores de acoplamiento y de paso de la Seco
1110 aproxi man la respue sta paso-alto. Para rechazar una banda de frec uencias entre l . y I J se emp lea
el fihro de rechazo de ba~da cuya caracterts tca es la de la Fig. 16-26d. en la que la salida es cero si l .
1 < I J y H o para cualquier otra [,

Ca rac tersticas reales de respu esta en fr ecuencia

Las caractersticas ideales de la Fig. 1().26 son slo aprox imada s para los circ uitos prcticos. La Fig.
16 270 correspo nde a la resp uesta real de paso-bajo. La banda de paso se alada en la Fig. 16-27a es la
zona de frecuencias que se transmiten sin exces iva atenuacin. Obsrvese que no es necesario que HU
2rrJ) sea constante en la banda de paso; la diferencia HIl - H , se denomina rizado v. y normalmente no es
mayor de 1 da. usualmente 0.5 da . La frecuencia IN en la que HU 2n/ N) 110 - 3 (en da) se utiliza
frec uentemente para sealar el ext remo de la banda de paso, o sea, la frecuenci a de corte. A veces es
conve niente tom ar f e de la Fig. 16-27a co mo frecue ncia de co rte. O bsrvese que en la caracterstica de
paso-bajo HU 2nf) = H~. "(para todas las frec uencias I S / c' Como I ces la mxi ma frecuencia en la que
HU 2nf) = H, a veces se denomina banda de rizado .
La banda de cierre co mpre nde la zona de frecue ncia s que se atenan , entendie ndo por atenuaci n la
diferencia (en da) 11" - Hr La frecuencia f.~ de cierre es la mnima en la que se alcanza la atenuaci n.
Obsrve se que puede exi stir un rizado de paro.
El cambio de la banda de paso a la de cierre en un filtro real no es abrupto como en la respuesta idea l
represe ntada en la Fig . 16-26. La diferencia entre las frecuencias de paro y de corte (/J - / N o I I . l e)
constituye la band a de tran sicin . Frecuent emente se elige 11 una octava por encima de la frecuencia de
corte (11 = 2/ H)' Es co rriente una atenuacin superior a los 20 da en I I 2/H"
La respuesta en paso-banda de la Fig. 1().27b acu sa dos bandas de paro y dos de transicin.
respectivamente. por encima y por debajo de las frecuenciasj, y J. que definen la banda de paso. Se pueden
tra zar unas carac tersticas similares de los filtro s paso-alto. y de los de rechazo de banda. e ide ntifica rlos
con las distintas banda s de frecuencia.

Especincaci6n de filtros
Empleare mos la respuesta de paso-bajo de la Fig. 16-27a para definir la informa ci n que preci sa el
disead or de un filtro. Co mo mnimo. el diseador ha de conocer las siguientes espe ci ficaciones:
l.
2.
3.
4.

La frecuencia de corte f" (o f e )' es decir , el campo de las frecuencias paso-banda.

La atenuacin 11~ H! de la banda de cierre.
La frecue ncia de corte. o sea / 1'
El rizado tolerab le y = 11,, JI. Si no se tolera rizado alguno, t> O y H , = Ho'

El rizado tolerable y Ho - H . Si no se tolera rizado alguno . y = O YH . = Ha'

Otra particu laridad que se acostumbra a espec ificar es el nivel de impeda ncia en la entrada y salida del
filtro (los intermedios entre la fuente de seal y la carga). La caracte rstica de la Fig. 16-27a es la magnitud
de la funcin de transferencia I/(jro). A veces se especi fican tambin la respuesta en fase (retardo) y la
respuesta lransitoria (tiempo de subida. sobrevaior) del filtro.

Acondicionanento y conversi n de da/os

711

Co mo los Amp-Op adqu iribles ene l mercado tien en un anch o de banda con ga nanc ia unidad por encima
de 100 MHz. se hace posible d isear filtros hasta frec uencias de var ios megah erz r (* )
A causa de las limitaciones deb idas al ritmo de variacin y a las d iferen cia s de uno a otro ejemplar de
Amp -Op en cuant o al produ cto ganancia-ancho de band a y a la ganancia en lazo abierto. se emplean
muchos filtros activos integrados en frecuencias audio. Ev iden tem ente . al disminuir e l an cho de banda de
ganancia un idad del Amp -Op, disminuye la frec uenc ia mx ima del filtro .

169.

FU NCIONES 8UTTER W OIlTB y CBE8 YSBEV

Las respu esta s en rrecuencia representadas en la Fig. 16-27 son apr oximaciones de las caracterst icas
ideales de paso-bajo y paso -banda de [as Figs. [6-260 Y 16- 26h re specti vament e . Puede n hace rse unas
aproximac iones similares para el paso-alto y e l rechazo de banda de las Flgs. 16 -26(" y [6 -26d. Para
d isear un filt ro rea l deben expresarse matemticamente las ca racterstic as de la Fig. 16-27 . La forma
genera l de [a funcin de trans feren cia H( s) puede e xp resarse
A (.I)
8(,1")

1/( ,1") =

(16- 131

Ta bla 16-2 Funciones de transferencia bicuadr lica s

Tipo de
caracterstica

Forma de la funcin de transferencia H(s) = A(s)fB(s)

.1'

Paso-alto
Paso-banda

K l J + :.1
.,' + I,u,/Qh +

Paso-bajo

+ (w../Q h + 'u.'.
/\".,

.,., +

( W..l O).1

(" ~

K"e, + : J
+

w.'.

w;,

+ (w../Q1,'- + w,',

K"
.1"

+ (w./ Qh

K(.I' + w,'1

Rechazo de banda
.1"

+ (w..lQh

fU.'.

S ie ndo A{s ) y B{s ) po linom ios en [a frecuencia variable s. Eviden tem ente pa ra q ue haya estabilidad los
ceros de B(s) resid en en el semipla no izquierdo. La localizacin de lo s teros de A (s) no tiene re stricci ones .
S in emba rgo. se supone que e l nmero de po los fin itos de N( s) es igu al o meno r que el nm ero de ceros
de B(s) es decir. los po los de lf(s).

La funcin bicuadrada
Co nsideremos H( s) en la fonna
(/ ~.I' ~
.\-~

(/ 1.1'

I IIl

+ h ls + ho

(') A ", l. ' frecuencia" los AmpOp '''n en, !,,,,,, y rrecucnlcmcnle , e emplcun oiro, lip", J ,' fihro,

( 16- 14)

712

Microelectrnica moderna

La expresi6n de la Be. (16-14 ) se denominafimcin bicuadrt ca o simplemente bicuad rada porque

tanto nume rador como denomin ador son de seg undo grado en s. Las cuatro respuestas de la Fig. 16-26
se pueden aproximar por la Ec. (1 6 ~14) ajustando apropiadamen te el valor de los coeficientes . En el caso
de paso-banda de la Fig. 16-26b. H(s) =O para s =j 21tf igual a cero e infinito. El coeficiente a o =Osi
H (O) = O; anlogamente si HU2rtj)--"0 cuandojs-see es necesario que a2 = O. Unos razonamientos anlogos
aplicados a los tres casos restantes conducen a los resultados dado s por la Tabla 16-2.
La funci6n paso-bajo en la columna izquierda de la Tabla 16-2 puede esc ribirse
H( ,) ~ (s-' / 00;,)
'

H"

+ ( I/ Q) (s/ 00,,) + 1

11615)

siendo H11 = . K/00211 _La Ec. (16-15) tiene la misma forma que la Be. (13 -13) para el amplificador
realimentado de dos polos. La respuesta en frecuencia de es ta funci6n est represe ntada en la Fig. 13-13
a medida que vara el factor de amortiguacin k I/2Q. Como se ve en esta ltima figura . la funci6n de
dos polos no amortigua mucho a s/ooo = 2. Por ejemplo si k > 0.6. se supone que el pico est minimizado,
siendo la amortiguaci n a s/roo = 2 menor de 14 dB lo gue da_poca selectividad, insuficiente para muchas
de las aplicaciones de los filtros. En general se necesitan funciones de orden superior para conseguir las
atenuaciones tpicas que se dan en la prctica.

o ,--------;.......=;'~:---...__,
- 10

~
.. - 20

r.
~

.~

"

-4 0

0.2

0.3

0.4 0.5

0.7

1.0

Frecuen cia normalizad a

rnloo~

Figura 16-28 . Caracteristicas del filtro Butterworth paso-bajo para distintos va lo res de n.

Polinomios de 8utterworth
El uso de los polinomios de Burterworthes una aproximacin a la caracterstica de paso -bajo. As, H(s)
= HJB(s) siendo B(s) un polinomio cuya magnitud viene dada por

~ 1+

(!!'.)'"

(1616)
w"
Los filtro s que se valen de estos polinomios se denominan filtros de Butterw orth. En la Fig. 16-28 se
B' (w )

AcondlcionamlenlO y conver$/dn de dalo!

713

representala respuestaen frecuencianormalizada para varios valores de n. Obsrvese que la magnitud de

H(jro)/HII es 3 dB con ro = roo paracualquier valor de 11, siendo luego decreciente. Cuanto mayor es" tanto
ms se aproxima la curva a la respuesta ideal de la Fig. 16-260.Se observa tambin que no existe rizado
en el paso-banda siendo la respuestaesencialmente constante para (1) < 0\.. Los polinomios de Butterwonh
son parte de una clase de filtros de magllit//d-plalla-mxima (MFM); es decir. que las (11-1) primeras
derivadas de H(jw) calculadas a ro = Oson idnticamente cero.
Si normalizamos la frecuencia suponiendo mil = I rad/s. vemos que la Tabla 16-3 da los trminos
Butterworth B~(.i) para 11 hasta ocho (hasta el octavo orden). Obsrvese que si 11 es par los trminos son
productos de factores de segundo orden de la forma del denominador de la Ec. (16-15). Los trminos
impares contienen todos ellos un factor (.f + 1). Estos polinomios tienen la propiedad de que sus races
estn situadas sobre una circunferenciaunidad.
El valor de 11 (o sea el orden del flltro) viene determinado por la atenuacin requerida como se ver en
el siguienteejemplo.
Tabla 163. Polinomios de Butlerworth normalb.ados
t/('/ pouomio B,j.~ )

FII{"rOlI!.~

(s' + 1.<41<4.1' ... 11

,
,
,
,
.\

(s

+ 11

(.1'+11(.1"+.1'+11

(s' + 0.7M.I + 1)(.1' +" 1.114ll.r ...

1)

l.' + 1)(.1' + 0.611l.i + '[JI." + 1.611l.i

l." + O.!il ll.r +

Il(.~'

+ 11

+ 1.414., ... 1)(., ' ... 1.932.1' ...

1)

(.1 + 11(.1" ... 0.445.1' ... Ills' ... 1.2<47.1' + I}(i' ... 1.802s ...

1)

(.1' + 0.390s + 1)($' + I.l lb ... 1)(.1" ... 1.663.1' ''' 11(i' + 1.962.1 '" 11

Ejemplo 161

Determinar el orden de un filtro Butterworth paso-bajo que deba dar una atenuacin de 40 dB cuando

OJ/mll = 2.
Solucin

Segn la Ec. (16-16) la magnitud normalizada de la funcin de transferencia del filtro es

HU"'II'
---;

= 1

(wlW,,)211

Una atenuacin de 40 dB corresponde a H(jro)!Ho =0,01 Y por tanto

(0.010)2 = I +1

22.. = 1()'4 - I

2210

Despejando n. tomando logaritmos de ambos miembros

4

211 = log (10

log 2

1)

n = 6.64

y puesto que el orden del filtro debe ser un nmero entero tomaremos 11 =7.

7 14

Microelectrnica moderna

Filtros Chebyshev
Cuando la especificacin tolera un rizado moderado en el paso- banda. se emplea frecuentemente la
aproximacin de lodo polo del filtro de Chebys hev. La funci n de transferencia es de la forma

il'U.

- w) = 1

H,
+ E2C~(w1wd

en do nde C. Coo/roe) son los trm inos definidos por

e,

(:J

= cos

(11 cos -

co sh

:J

(16- 17)

os

(11 COS h - '~)

wc

: c :s
(16-18)

s:
>
wc

El parmetro E est relacionado con el rizado de paso-banda yen dB por

(16-19)

Tab la 164. Polinomiosnormalizados para filtros Chebyshev

11

Factores polinomiales del filtro Chebyshev

O.S-dB rizado (. - O.3493)

s + 2.863

~)

J
4
5

h + 0.6261 (1' + 0.626.1 + 1.1421

f.I ' + 0.J 5h + 1.0641 1.1 1 + 0.!I453 + 0.J 56)
h + 0.3621 (,1' + U. 224.1' + 1.036) {.11 + 1).5116.1 + 0.4171

f.ll + 0. 15540

f.I + 0.2562, f.l1 + lJ. 1U 14.0 + loOl 5J 11'

1.\1 + U.II72.\ + I.UI2J(.\1 + 1).24114.0 + 0.7413)(.\) + U.J711h + 11.31172)(.\ '

+ 1.42S .1 + 1.5 16

+ 1.0241h' + 0.4142,\ + 0.547511.1,1 + 0.57%1 + U. IHI

+ 0.JIY4,\ + O.6M7, (.t' + 0.46 1(u + 0.2 5WJ

+ 0.4311(u + O.OllltOs )

I.O-dB rizado (. - 0.5089)

.1

tl l

J
4

c.o + 11.4'141 C.o' + U.4Y4,0 + U.lJ'N)

11 1 + 0.27'11 + 0.'11117) b ' + 1l.fl74.1 + 0.27'1)

+ 1.W.5

+ I.I)000lI.I + I. IlI.1

+ U.42YJ
+ tU s77){. ) + lIAM2,o

CI + 11.211'111 h ' + U. 17Y.o + U.o,IlIlI)l.I ' + 0.461\,1

Co' + U. 1244,1 + (/.\lYU7J(.I' + U. J 3\lll..

1,1 +

11

h ' + U.U7.0 + U.Y\l42) 1.1 1 + O. I'JIJ4.1 + U.7Bllt h ' + 1I.2Y\l4.1 + U..14l'M1) l .l' + U.3511b + 0.0702)

(J. 2Cl~ '

11 ' + tU l':I l4,1

Cl.12471

U.Y\l27, l.I' + U.25fl21 + Cl.5J 51 1.l' + 1I.J 7U2,1 + U.23tl41

Para un rizado de 0.5 dB. E = 0,3493 Y para 't I dB. E =0.5089 . La frecuencia f e = roe /2Tt es el
ancho de banda del rizado (Fig. 16-27). La frecuencia de 3 dB f ll est relacio nada con f( . por

f"

fe. cos h

(..!. cosh I!)

"
,

( 1620)

Acondicionamiento y conversin de datos

7 15

En la T abla 16-4 se dan los ocho primeros polinom ios p<lra rizado s de 0,5 y de l dB. Cada uno est
normaliz<ldo para.S y 1.0dB de rizado y roe l rad/s. Se puede demostrar que las races de las funcion es
presentadas en la Tab la 16-4 estn sobre una elipse cuya exce ntricidad depende del rizado.
En la Fig. 16-29a figuran la respuestas en frecuen cia normalizadas de un filtro Chebyshev de I dB
para dis tintos va lores de n. El rizado de paso-banda est represe ntado en la Fig. 16-19b para 1/ = 3 YY=
1 dB. Obsrvese nuevamente que al ir creciendo n la respuesta se apro xima cada vez ms a la caracterfstic a
ideal.

Ej emplo 162
(a ) Dete rminar el orden de un filtro Chebyshev de un 1 dB de rizado que d una aten uacin de 40 dl
aro/roe = 2; (b) determinar el ancho de banda de 3 dB del filtro.

0 r-=::-'=<P'<F'i7"~-----'::--=:l
- 10

-20
~
~

.g
i3

~ - 30

.:i, -lO

:i

0.3

l1L:TIJ
0.2

OA 0.5

0..1

OA 0.5

0.7

1.0

Frec uemia norm ulizadu mlm"

l b)

fa)

Figura 16 21J. Ca ractensncas del (llro Chebys hev Ptril di' liolo>< ~ il lm e' de n, Clda c umoc nvnca lle ne un nzado pa'o- banda de

I dB.

Solucin
(a) La respuesta normalizada segn la Ec. ( 16 17) es

H 2(jwl

----jf"
Una atenuac in de 40 dB corresponde
.

= I

E2C ;'(I"WC )

l II(joo)/111I

2 _

(0.0 1) -

I +

= 0 ,0 1. Por tanto
I
(0.5089 J' C;'(2)

716

Mleroeleetr6nlea moderna
y

a (2) -

10' - 1
(0.S089)' ~ 3.861 x 10'

o
C.,(2) - 196.5
Empleando la Ec. (16- 18) tendremos 196.5 = cosh (n cosh ' 12). Despejando n se llega a n = 4.536.
tcm ndose n =S.
(b) El valor def,/tc se deduce de la Ec. ( 16-20) con n = 5:

fN
I
1
- - cosh - cosh - I = 1034
fe
5
0.5089
'

De la comparacinentre los resultados de los Ejemplos 16-;1 y 16--2 se deduce que si se tolera algn
rizado en paso-banda. puede usarse un filtro de orden inferior. Es decir. que un filtro Chebyshev necesita
menos etapas (es de orden inferior) que las necesarias para conseguir la misma atenuacin que un filtro
Butterworth.
Esta observacin se deduce tambin comparando las caracterfsticas de respuesta de las Figs. 16--28 y
16-290. Para aproximar las caractersticas de filtro se emplean tambin otras varias funciones.

Transformacin de frecu encia

Las funciones de los filtrosButterworthy Chebyshev seemplean tambinpara aproximar lasrespuestas
de pese-banda, paso-alto y rechazo de banda. Las siguientes transformaciones cccvierten las funciones
de pese-teje en cualquiera de las otras.
Para transformar la funcin de paso-bajo en otra de paso-alto se sustituye
o

s = -wl

(16-21)

en la expresin deH(s). A,r.la foncinde paso-bajoH(s) = 1II1+(slco,)1 se convierte en H(P) =(plco,)lll

+ (pico,)] que es la foncin de paso-alto.

Las transformaciones de paso-bajo a paso-banda y de paso-bajo a rechazo de banda son las dadas por
las Ecs. ( 16-22) y (16-23) respectivamente. Se deja para el lector la comprobacin de estas transformaciones (Prob. 16-- ]8):

p -

S2

Q [(Slw,,)2 +
~

"nS

""'

P~S2+ ~

1I

(16-22)

slw"
=

slw o
Q[(s/woF +

1I

(16-23)

siendo Q = mJm"./o = ronc la frecuencia central yIR =mJ2 Jt la de 3 dB.

Las Ecs. (16-21) a ( 16-23)se usan para convernr las funciones de los filtros paso-bajQ Bunerworth y
Chebyshev de las Tablas 16-3 y 16-4 en sus equivalentes de peso-ene, paso-banda y rechazo de banda.
Obsrvese que la funcin paso-bajo de 5 polos se convierte en funcin paso-bajo o de rechazo de banda
de 10 polos. En el de paso-banda. cinco polos proporcionan la atenuacin a Irecueecias j" <1. y cinco
polos dan la atenuacin para f > f ,.

A condicionamiento y con ..ersin de datos

717

1610. SECC IONES DEL AMPLIFICADOR SIMPLE

Frecuentemente los filtros se construyen conectando en casca da un cie rto nmero de secciones. cada
una de las cuales realiza una de las funciones de transferencia bcuadr ticas qu e figuran en la Ta bla 16 2.
As un filtro Chebyshev paso-b ajo de seis polos y rizad o 0 .5 dB tiene tres secc iones. Ca da seccin se
emplea para facilitar uno de los factores cuadrticos de la Ta bla 16-4. A continuacin exa minaremos
algunas de las secciones bicuadradas ms e mpleadas que util izan nicamente un Amp-Op.
R,

e,

I
R,

R,

v,

R.

e,

V,

v,

e,

R,

R.

el

v.

R.

1M

FiKura 16-30. Seccio nes paso-bajo Salle n y Key que em plea n: ta ) un amplificador no inversorIreafime ntac jn pos itiva). y (h ) un
amp lificador inversor (realimentaci6n negativa).

Secciones paso-bajo
El circuito Sallen y Key de la Fig. 16-300 em plea una eta pa de Amp -Op no inver sora para suministrar
realimentacin negativa. La funcin de transferen cia de este circuito se puede ex presar como (Prob.
16-21):

A v)) + I

(16-24)

siendo At , = 1 + R~ IR. la ganancia de la etapa Amp-Op. Comparando la Ec. ( 16-24) con la funcin
paso-bajo de la Ec. ( 16 15) se tiene
w" = Y R ,R2C 1C2

Y R I R!C ,C2

RIC I (1 - Av) + C 2(R 1 + R 2)

(16-25)

Evidentemente los cinco parmetros de l circ uito Rl R z el' el y Al' proveen un grado de libertad
superior al necesario para especificar wlJ y Q. A veces . para simplifica r la fabr icacin C I = C 2 = C y R.
Rl = R con lo qu e las Ecs. (16-24) Y( 16-25 ) se reducen a

Av
H(s) = R2CZs2 + RCs(3
1
w" = RC

A v)

+1

(16-26)

( 16-27)

718

Microelectrnica moderna

Observemos que igua lando ambas resistencias y ambas capacidades se tiene una consta nte de tiempo

Re q ue establece roo y la ganancia Al' que determ ina Q. Adems observemos q ue para tene r estabilidad.
Al' < 3. Si A l' :?: 3. segn la Ec. (16-26) el coeficiente s es S O ind icando que H(s) tiene polos en el
semiplano derecho.

Ej empl.o 163
Disear un filtro paso-bajo co n rizado no mayor de I dB desde continua hasta 1 kHz y que d una
atenuacin mnima de 40 dB a 2 kHz .

Solu ci6n
En e l Ej.16-2 se demostr que con un rizado de 1 dB se obtiene una atenuacin de 40 d B con Wl filtro
Chebys hev de quin to orden. La ca racterstica pol inomial normalizada. deducida de la Tabla 16-4 es
8(8) :: (s

+ 0 .289)

(S 2

+ 0, 179s +

0.988)

( S2

0.468s

0.429)

Puesto q ue H (s) :: HJB(s) tien e tres factores. se usa un filtro de tres secciones. siendo s tas

H;,.
H 2(s) ::

s + 0.289

S1

+ 0. 179s + 0.988

H;,.,
H .M ) ::

S2

+ 0.468s +

0.429

Cada una de las funciones dadas ms arriba est normalizada a la frecuencia angu lar de corte roe :: I
rad/s. La frecuenc ia de corte deseada es/;.. = 1 kHz o roe :: 2nx IO~ rad/s.
Las funcio nes no normalizadas, escritas en la forma de la Ec. ( 16-15) son:
H1(s) :: (sI0 .289wcl

H,(s)

H,,~

(s 2/0.988wl) + (0. 179sI0.988wc)

Ta ntoH ~ como H , se pueden lograr con secciones paso-bajo Sallen y Key (Fig . 16- 30a ) co n R :: R
1
2
y el:: e l' La co mparacin de H! y H l con las Ecs. ( 16-26) Y (16-27) da
W .,1

Q, =
W",l =
-

VO . 988 w~ :: 0.994wc :: 0.994 X 21T x lO} rad/s

0.179
Y O.988

Q, = 5.55

V 0.429w, :: 0.655w(" :: 0.655

-Q,I = 0.468
Y O.4 29

21T x 10' ra d/s

Q.1 :: 1.4

Las Bes. (16-27) re lacionan Q y 000 con los par me tros de l circuito. Obsrvese sin embargo q ue la
especificacin de 000 no permite una determinacin nica de R y de e sino s lo su producto . En la

Acondicionamiento y conversin de dolos

7 19

R,
R

'0'

'"

Figura 1631. Doscireuhcs que sren un ceroen el eje real negativo. (a) no inversor. y (h) inversor.
fabricacin de filtros. es pecia lmente en tec nologa hbrida. a veces result a conve nie nte e mplear el mismo
valor de la capacidad en todas las secciones. Elegirem os e = O.05~F. Por tanto

3.20 kll

0.655

21T

1
x 10' x 0.05 x 10

6 :=

4.86 kO

Resolviendo la Ec. (16 -27) Ydespejando A, tendremos Al' = 3 I/Q. Ypor tanto.
1

A v~ = 3 - 5.55

:=

2.82

A v] :=

3 - 1.4

:=

2.285

Puesto que Al' I para un Amp-Op comerc ial. Al' = I+ R~ IR~. Para minimizar tanto el nmero de
valore s de resistencia usados como la dispers in de valores de los eleme ntos (relaci n e ntre la mayor y
la menor de las resis tencia s) e legire mos R~ .= 4.86 kJ: e n ambas secc iones. y entonces
R ,,~ := ( A,,~ ~ I IR,, ~ = (2.82 - 1)4.86 := 8.84 kU
R".I = (A I' J - IIR"l = (2.285 - 1)4.86 = 6.4 kU
La secci n restant e H , (r}, co ntiene un po lo rea l de s = -0.289 00, := 0.2~9 x 21t x 10' ad/s. El
seguidor de tensin que e xcita un ci rcuito Re como se muestra en la Fig. 16 310 tiene una funcin de
transferencia

v,

V,

RCs

y se utiliza para lograr el polo real en 11,(.\" ). Co mparando las funciones de transfe rencia se llega a

Re

1
;0-;;;;;;-0.289wc

La eleccin de C:= 0 .05~ F da :

R

1
-

0.289

21T

10] x 0.05

10- 6

11.0 kO

La Fig. 16-32 corresponde al circuito final.

Ta mbin se usan circuitos de realimentaci n negativa e mpleando etapas Amp-Op inversoras para
obtener funcione s de tra nsfe rencia de paso- bajo. El circuito de la Fig. 16-30h corres ponde a una seccin
bicuadrada de paso- bajo. Se pueden conseg uir polos reales con el circuito de la Fig. 16 31 h. Las funciones
de transfere ncia de es tos circ uitos so n:

720

Microetectronico moderna

11"

H (s)

116-2")

siendo:
(/1

R )(RIC I
R1

+ HI Cl +

+ R 1(1 +

R l C~ )

Al ')

A ..R)

v,

R,

V,

- R1

R I(l

A l ')

( 16 29)

R"C'--''-+
:-:

siendo A l' = - R,lR" .

0.05 pF

3.20 en 13 .20 kU

0 .05 JI!":

..

r-,

"..

O.O:/F

4.86kU

~ 8.M en

r-,

4.86 kU

O.OS ,..F:

....6.25

4.86 sn

, lo-

en

r-,

11.0 en

VI

/f

O'O S PF ~

4.86 kU

I
H

/1 1

t'lgur a 1632. Esquemadel circuito parael filtro paso-bajo Chebyshevdc 1dB Y5 polos descritos en el ejemplo 63.

Secciones paso -alto

Los circuitos de la Fig. 16-30 se convierten fcilmente en secciones de paso-alto intercambiando las
resistencias y los condensadores como se representa en la Fig. 1633. Asimismo , intercambiando la
posicin de R y de e en la Fig. 16-3 1 resulta un circuito con funcin de transferen cia de la fonna H( s) =
A\R!(RCs + I l.

Secciones paso-banda
En la Fig. 1634 se ven dos secciones utilizadas para ob tener la respuesta de paso-banda . El circuito
de la Fig. 16-34(1 usa un Amp-Op no inversor (rea limentac in positiva), mientras que en la disposicin
de la Fig. l 6-34h se emplea realimentaci n negativa . Obsrvese que en la Fig. 16-34b se supone un
Amp-Op idea l (ganancia infinita) mientras que en el circuito Sa llen y Key de la Fig. 16-340 se emplea
una etapa de ganancia finita. Las relaciones de tran sferen cia de tensione s las dan las Ecs. (16-30) Y( 163 1)
para [as Figs. 16-34a y 16-34h respectivamente :

Acondicionamiento 1 contiersin de datos

721

(\6-30)

(\631)

e,
R,

e,

e,

rl
V,

(,t

R,

v,

v,

v,

A. --R.JR~

A.:I+R. IR"
~

flglll'll 16-33. ScccioneI SaIleny Key pao-allOcon realimentacin (a) positiva. y (b) IIC ativa.

Se deja para el lec tor (Pro b. 16-28 Y 1629) la com probacin de es tas ecuaciones.
La ad icin de realimentac i n positiva (R. y R. de ta Pig. 16-35) a l circuito de la Fig . 16-34b mejora
el funcionamiento del circuit o. La combinacin de realimentacin posi tiva y negativa permite la fab rica.
cin prct ica de circuitos de Q ms alto e n filtros de orden elevado. Se puede demostrar (Prob. 16-31) que
la funcin de transferencia de este circuito viene dada por.
R,RzC,CZS2

-A yRzC,s/(A y - 1)
(C I + Cz)
RzCl f (A y

+ s {R I

1)] + I

( 16)2)

slendo A; > I -r,,

Las seccio nes paso-banda de las Figs. 16.34 y 16-35 so n tiles para fonnarcircu itos de banda estrecha;
es decir. que e l paso-banda es una fracc in de la frecuenci a de l cen tro. La respuesta de los ci rcuitos de
band a es trecha es simi lar a la obte nida con un simple ci rcuito reson ante en serie o paralelo co n una Q
moderada. En es tas circunstan cias las frecue ncias superio r e inferior de J...Q..B, / } y /. respec tivame nte
(Fig. 16-26b ) estn tan prximas entre s( q ue la frecu encia ceol ral lo
es mu y aprox imadamen le
igual a (f 1 + f Jn y el ancho de banda I}- I I = f JQ. En alguna s aplicaciones f z- f 1 > f o y se necesitan
circuitos pa sa-banda de banda ancha. Se pueden tener estas caracterst icas poniendo en cascada secciones
de paso-bajo y de paso- alto como en la Fig . 16-360 . S i w" > wlo (Fig. 16-36h) resulta la respuesta
paso-band a de la Fig . 16-36c. Obsrvese en esta lt ima fig ura que la atenu acin a baja s frecuencias (w/wL )
es de bida a la red de paso-alto mien tras que si W > w" la aten uacin proviene de la secc in de paso-bajo.
Amb as redes transmiten la seal en la banda de paso (wL:S W S coH).

=v;

722

Micro electrnica moderna

R,

e,
e,

,
~+-!f--.-----F'

R,

R,

R,

"

"

R.

~:

"

"

(.,

,
"

fO'

Fig ura )6 34. (al Secci n paso-banda no inversora Sallen y Key, (bl un circuito paso-banda no inversor.

La es truc tura en cas cad a no puede em plea rse en el caso de band a es trec ha deb ido a la var iabilidad
(se nsibilidad) de los co mpone ntes . Si ooL Y 001/ fuera n cas i igua les, un peq ueo cam bio en una de ellas. o
en las do s. provocara un erro r significativo en la banda de paso.

e,
R,

e,

R,

"

"
R,

R.
~

Figur a 16,35. C bcuiropaso-benda Delyiannis empleando amb as reabmemeco nes, positiva y negati va.

Secciones de rechazo de banda

La co nfig urac in en paralelo de la Fig. 16-370 se em plea para form ar un filtro paso-banda de banda
amp lia. Si las redes de paso-bajo y de paso-alto tienen las resp uestas en frecuenci a re presentadas e n la
FIg. 16-36b Y 00/1 e 00 L' la Fig. 16-37b es la respuesta del ci rcuito de la Pig. 16-370. Tanto la secc in de
paso-allo co mo la de paso-bajo atenan e n la bandaentrc 00/1 y roL. Cuando 00 < 00'1 la transm isin se hace
a travs de la sec cin de paso -bajo y si ro > OOL la se a l se transm ite por la secc in de paso -alto.
A los circuitos de rec hazo de banda estrecha se les denom ina a veces co mo filtros dentados. Esto
puede ded ucirse de la entrada rechaza de banda de la Tabla 16-2 en la q ue H(j 00) = Oc uando s = j(oo).
como se ve en la respues ta en frecuencia repre sentada
Obsrvese q ue H(j 00) 7:- O para tod as las (1)
en la Fig. 16-38. Para tener la respuesta de la Fig. 16-38 corrientemente se emplea el circuito de la Fig. 16-39 .
Los e leme ntos pasivos forman una red en doble T que habilita los ceros del ejej. Como se ve en la Fig.
16-39. la elecci n de R I R1 = R. C I C l C, RJ Rfl YC J 2C da una funci n de tra nsferen cia: (co n

"(1),

y = O),

= =

Acondicionamiento y conversin de da/os

V,
V,

H(s) =

A v (R 2C 2S 2

1)

R 2C 2 s2 + 2RC (2 - A \,h

+ 1

(16-33)

-' <d

,Red .
pase-bej e

-1

723

pase-al to

")

IIclL I- - - __
O.707Ho /.

,,
,

- -- - - - - ,

l b)
H (iw )

H.
0.70711Q

- - - - - - - _y-

--

-- -

----...
-

- - - - - - - - - --,

l
l

,
l
l

le'
Figura 16-36. (a ) Un paso-bajo y un pa so- alto en ca scada pura fo rmar un circ uito paso-banda de band a ancha . (b) Las
caractersticas de respuesta en frecuencia de las redes paso-bajo y paso-alto dan la respuesta paso-banda (r-) de la casc ada.

En la Ec. ( 1633) vemos que oon = 00 , == l/RC y Q de l diente viene de terminada por la ganancia Al' =
1 + Rcl IR h de la etapa del Amp-Op. Esta misma ec uac in indica que la esta bilidad requiere que Al' < 2,
Frecuent e mente se desea que OO,. 000 , Los circ uitos en los que 00, > rouse denominan dentados de paso
alto. y c uando 00, < 001J 10 son de paso-bajo, La adic in de la admit ancia Y (representada punteada en la
Pig. 16-39) convierte el circuito en una red ya se a de paso -alto o de paso-bajo. La elec cin de Y = l /R4
lleva a un den tado de paso-bajo . y se obtendr de paso-alto si Y = s C4 ' En ambos ci rcuitos. e, = C l + e,
y IIR, = IIR , + IIR
"

Redes pasa-todo
La se lecc in de una de las funciones del filtro Butterworth o Ch ebyshev (Sec. [6-8 ) para apro ximar

724

Microetectrontca moderna

Roo
paso-ano

R.,
paso-bajo

,.,
HUw )

~ ~-------------- - ------ /
- -----O.70 7HQ

lb'
f<'l Kura 16-.'1. ( a ) C ircuito de rec ha zo de band a de canal e n paralele. (h ) Si (I)L < (IJ 11 en curacrersnca s pase -alto y paso-bajo de la
Fig. 16 36h. se tiene [a respuesta de recha zo de banda.

Magnitud

--~-~- - -- -

--- - _.:-~-~-

r.
F igu ra 16-)8. Respuesta de un d iente.

la magnitud de la respuesta del filt ro especifica tambin su caracterstica de fase L JJUro). Frecuentemente
interesa tambin controlar respuesta de fase del propio filtro. Un proced imiento consiste en co nectar en
cascada una secc in pasa-lodo con el filtro. La red pasa-todo tiene una magnitud I/ Ueo) = I a todas las
frecuencias. Sin embargo la respuesta en fase var a con la frecuenci a. El ci rcuito de la Fig. 16- 40 es una
red pasa-lodo de un polo cuya funcin de transferencia es

V2

H (, ) = -

VI

R Cs

+ RCs

116.) 4)

Obsr vese que las frecuencias de polo y de cero de la Ec. ( 16-34) son igua les en magnitud . Sin embarg o.

A condicionamiento y conversin de datos

72S

el cero est en el semi-plano de recho. La inspeccin de esta ecuacin ind ica que HUm) = 1 para todas las
ro excepto para
L H( j w)

=-

R . -R

R, - R

c1.;c

Cl

-c

2 Ian- 1 R C

,,,
,

-:

"

,,,

(16-35)

R.

:. y

"

R] - RI2

,,
,

....

"

R.

A o' - [+R IR

Figur a 1639. Red de dob le obj eti vo empleada para obt ener un . (\eOlado. Si y", O las frec ue nc ias de denlado y de polo
iguales. La inclusin de Y ~ Oconv iene el circuilo en un denta do peso- ano (., pase- baje.

SOI\

"

FlgullI 16-40. Red plISII-Iodode un polo.

La caracterstica de fase est representada en la Fig. 16-4 1. La lnea de trazos rectil neos es la
aproximacin de Bode. Ajustando la constante de tiempo RC del circuito se puede aadir un desplazamiento de fase de O a - l 8()\' sobre el campo de frecue ncia aproximada 1/10 RC < ro < 10/RC a la
caracterstica del filtro.
L II l j wl

0.1

10

-'"
- ISlr

---- - - - - - - - - - - -- -

rlgur. 16.41. Caraclerfst ica de Iese de un a red ~-Iodo de un polo. Tambin estli represenladoel diagnma ,1 sinll ico de Bode
{fa-o;el.

726

Microelectrnica moderna

Se pueden preparar redes lodo-paso bicuadrt icas de la forma de la Ec. (16-36) emp leando el circuito
de la Fig. 16-42.

v,
V,

(wjQ)s + ~
+ (w,/Q)s + w~

Sl -

H (s) =

52

(16-36)

e,
R,
C,

R,
R,

R,

"

R.

R,

R.

Figura 1642. Seccin general bicuadrada de Friend.

La Ec. (1636) indica que cuando 00 < 00 L HUoo) < Oy cuando 00 > 00 L HUoo) > O. A la respuesta
de fase del filt ro se le puede aadir un desp laza mie nto de fase tanto posi tivo como negativo.
0

Seccin general bicuad rada de Fri end

Modificando el circuito de la fig. 16-35 (los eleme ntos sealados co n trazo menos intenso) se llega a
una seccin bicuadrada general desa rrollada por Friend en los laboratorios de la BelJ Telephone. Este
ci rcuito. llamado resonador activo-normalizado de tamat o puede usarse para formar toda s las funcio nes
de trans ferencia blcuadrticas, excepto las de paso-bajo. suprimiendo (abriendo el ci rcuito) las resistenapropiadas. Su ventaja en sistemas de comunicac in a gran escala estriba en el hecho de que se puede usar
la misma topo loga en todas las secciones de filtro y en todos los filtros de un sistema multplex. Los
ele mentos adicionales introducen vas de alimen tacin en sentido directo entre la entrada y la salida. Estas
vas dan razn de SI y de los trminos constantes aadidos al numerador de la Ec. (16 -32) . En consecuencia.
H (s) de l circ uito de la Fig. 16-42 tiene la forma dada en la Ec. ( 16-14).

16-11. SECCIONES BICUADRADAS DEL AMP- OP MLTIPLE

En la fabricaci n de los filtros prcticos la actuacin de las secciones se mejora introduciendo etapas
de Amp-Op adicionales. El coste de la mayor po tencia co nsum ida po r los Amp-Op ad icionales. frec uentemente queda ms que compensado por la menor sens ibilidad ante las variaciones de los com ponentes.
la mayor facilidad de sintonizacin (ajuste de 000 y de Qen cada seccin) y la norm alizacin de la topologa
para tener tres o cuatro respuestas en frecuencia bs icas. Uno de tales circuitos. representado en la Fig.
16-43 puede emplearse como filtro paso-bajo. paso-ban da o paso-alto. Las etapasA V1 y An de dic ha figura
son amplificadores de tensin ideales de ganancia finita y se construyen empleando etapas de Amp-O p
bsicas (Fig. 10-42). La funcin de transferencia de este circ uito (Prob. 16-43) se demuestra que es :

Acondicionamiento y con versin de datos

A V IA I12 Z /lZ /J

(Z A + L it) (Ze

2/JI

727

( 16-371

ZAZoAvl A n

z,
z,

r,

I' i ~u nl 164.l. Estructu ra bvica de seccin hicundrada de .2 Amp - ( Jp. Si c ada imp ed ancia ~<' d ige ya se a como R ti C. la respuesta
puede se r de pas o-ba je. pnxo.uhu ti paco-band a.

Dos de las cuatro impedancias Z". lB' Ze y 2 /) so n resistencia s y las o tras dos so n conde nsad ores . La
e lecc in en cada caso de te rmina la naturaleza de las respuesta como se ve en la Tabla 16 -5.'
TlI bla 165. Selecdilll de illlllt't1 and a en elclrc ulto de 1:1Fig. 16-0
ResIJlle.wl/

Z,

Z8

Z,

Paso-bajo

11. C ,

R.

1/.' ("'

Paso-banda

R,
R,

tI.C,

1 /" C~

R.

Paso-alto

I/. e',

R,

1 1,. C ~

11,

1"

La secccin de filtr o universal o de esta do va ria ble

La seccin bic uadrudu uni versa l o de es tado va riable de la Fig. 16 -44 puede dar simuluinc umerue
salida s de paso-bajo. paso-banda y paso-alt o. Co mo puede ve rse en d icha fig ura e l circuito co nsiste en
dos integrado res y una etapa de ganancia inve rsora. la realimcn raci n negariva alrede do r de las tres etapas
R,

e,

e,

R,
R.

v,
R,

R.

v.

Figura 16-44. Secci n de filtre de esuuo va ria ble o uuive rsal. Las respue stas paso -bajo . paso -alto y paso -band a se alcanzan a vC'
V" YvR rcspecuvame me.

728

Microelectrnica moderna

la proporcio na R5 mientras que R~ y R1 forman un lazo de realimentacin posi tiva alrededor de las dos
primeras etapas. Las tensiones VA' VB Y vcson las salidas de paso-alto, paso-banda y paso-bajo respectivamente.

Cuall tat vamerue podemos demostrar que ve es la salida paso-bajo, con el siguiente razonamiento:
Conside remos que el ci rcuito de la Fig. 1644 es un amplificador rea limentado en el que Rs y R, form an
un lazo de rea limentacin resistivo alrededor de l amplifi cador contenido en el rectngulo sombreado. La
ganancia sin realime ntacin A(s) es igual a AjD(s) teniendo D(s) dos races atr ibuida una a cada uno de
los integradores del amplificador. La relaci n de retomo T = - pA(s) = - PAjD(s) cont iene los mismos
dos po los que A(s ) ya que Pes real porque la red de rea lime ntacin es resist iva. Por tanto A F (s) =
A(s)/ [ I + T( s) = Aj ID(s) - pAJ Bvldentemente A, tiene dos polos y ningn cero fin ito y es una Iuncrc.,
bicuadrtica de paso-bajo.
El circuito de la Fig. 1645 es el mismo que el de la Fig. 16-44. En este amplificador realime ntado,
un integrador forma parte de la red de realimentacin (en trazo menos intenso). As pues, Pno es real,
pero contiene un polo en s = O debido al integrado r, es decir, P= K/s siendo K una constante real. El
amplificador incluye slo un integrador y as tiene un solo po lo A(s) = A' j(l + stp , ). Empleando
nuevamente la Ec. ( 12-5) tendremos

/ .

R,

R.

~:

"

R,

C,

R,
R,

'7

.J,.

R,

...

R,

Figura 16-45. El circuito de la Pg. 16-44 reproducido para mostrar va como salida. Obsrvese que el integrador formado por R

e 2 y el Amp-Op forman parte dellazode la realimentacin.

siendoD(s) una cuadrtica. ComparandoA,(s) co n la entrada paso-banda de la Tabla 16-2 se ve que son
equivalentes .
De igua l forma pode mos demostrar que V A es la salida paso-alto ya que los dos integradores son parte
de la red de realimentacin, y el amplificador bsico consistente nicamente en la etapa de Amp-Op
inversora es independiente de la frecuencia .
Las diversas funciones de transferencia se pueden expresar (Prob. 16- 44) como

Ve

- R)R ,

.
VA - R}R4RSC1C2S2/R l

v,

H II = -

v,

D(s)

D(.t) .

Va

v,

R 4RsC2sIR t
D(s)

116-38)

A condicionamiento y con versin de datos

729

siendo
D (.f ) ::

C IC !R .IR4R\ .!

R 4R 7 C2(RIR ~

R~

R 1R !( R ~

R IR~ + R2R~ ) s
+ R 7)

(16-39)

La seccin bicuadrada de la Fig. 16-44 es adquirible e n el mercado procedente de varios fabricantes,

incluid os Burr-Bro wn, Inc. y General Instruments. Inc. Estas secci ones norm alment e contienen los
condensadores de precis in de 1000 pF ( C I y C!) y c uatro resistencias (ge neralmente R2 R R4 Y R~)
tam bin de precisin . Las otras tres resis tencias las fija el dis eado r para alcanzar los valores" deseados
de 00". de Q y lu m xlma ganancia.

16-12. FILTROS GOBERNADOS POR CONDENSADOR

Los circ ui tos activos Re descri tos e n las tres secciones anteriores son todos ellos filtros a tiem po
continuo, o sea, que en todo momento ex isten seales de ent rada y de sa lida. Lo ms frecuente es em plear
una tecnologa hbrida consistente en emplear Amp-Op mono lticos y res istencias y condensadores de
pelcula fina para forma r las seccio nes de segundo orden que com prenden es tos filtro s. Estos filtro s son
.sisternas de muestreo de datos ana lgicos (Sec. 16- 1) conte niendo slo condensadores, Amp-Op e
interruptoresanalgicos. Si las frecuencias de la seal sonmuy inferioresa las de conmutacinde los Interruptores
analgicos. estos filtros de muestreo de datos constituye n un substitutivo alterna tivo. pero equivalente,
de los filtre s activos Re. Entre las ventajas que pueden resultar de esta sustitucin est n:
1. Todo el filtro puede fabricarse en forma monoltica.
2. Puede emplearse la tecnologa MOS de alta densidad de co mponente s. lo que frecuentemente permite
situar en un chip nico sistemas que requier an un procesa do de se ales analgico o digital.
3. En las seccio nes bicuad radas (de seg undo orden) descrit as anter iormente, la frecuencia angular 0.>"
(Tabla 16-2) normalmente depende de la constante de tiempo Re. Con el sistema gobe rnado por
condensador puede hacerse que 00" depe nda de la relaci n de capacidades. Puesto que la relacin e ntre
componentes se puede ajustar con ms precisin que los valores individu ales, se consigue tambi n ms
precisin en la relacin de transferencia del filtro fa bricado .
4. La supresin de res istencia disminuye el cons umo de potencia.
Las topologas de muchos de estos filtros se derivan de los filt ros de tiem po continuo descritos en las
dos secciones anteriores . En esta secci n descr ibirem os los fundame ntos del funcionamient o de tales
filtros y de su empleo en las etapas Amp-Op de gana ncia e integradora.

~L
S ----1

1-

f-

~I
o

Te
!

~
f-

'"

v~

":"

'"

1-

":"

lbl

Figura 1646. (al Uncondensador conmutado. y (b) su resistenciaequivalente.

Resistencia simulada
Considere mos el circui to de la Fig. 164 60 en el que los interruptores S, y S2sean complementarios.
El interru ptor SI (o 5) est cerrado (o abierto) durante TI seg undos y abierto (o cerrado) durante T,

730

Microelectrnica moderna

seg undos . El pe riodo de un ciclo de conmutaci n es T = T. + T1 y f , = lffes la frecuen cia de interruptor .

Las ten siones V. y V! son fuentes ide ales de ten sin. y pa ra n uestro razo na m ie nto supondremo s q ue
VI > Vr Con S. cerrado y S2 ab ierto. C se c arga a VI' En el Instan te 1 = T. se abre S. y se cierra 51
descargndose C hasta Vr El ciclo se repi te a 1 T = T1+T1' Durante un c iclo la carga Q tran sportada de l
nudo I al 2 es Q = C(V. -V2 ) . Puesto que este sucede en T segundos. esto eq uivale a una corrie nte I~

t.; ""

T "" T (VI

V 2) ==

CI: (VI

V 2)

(16-40)

La corriente 11 es la misma e xistente en Ro< de la Fig. 16-4611. o se a

VI - V2

-'-'-::-'-'

R"

CI. (V , - V,)

( 16-4 1)

o
(16-42)

La Ec. ( 16 -42) demue stra que conm utar pe rid icame nte e l co nde nsador eq uiva le a Conectar una
resiste ncia como en la Pig. 16 -46h. Obsrvese q ue esto es cierto s i la frec uencia de conmu tacin f. es
much o mayor que las de las seales VI y V1

Int egradores
El circuito de la Fig. 16-470 es la real izacin de condensador conmutado del integr ador a tiempo
continuo de la Fig. 16-47b. La funcin de transferencia del circuito de e sta llima figura vien e dada por
la Ec. ( 16-6) repetida como en la Ec. ( 16-43)

V..

Av == -

v,

- 1
RC.s

(16-43)

Sustituyendo R de la Ec. ( 16-42) en la ( 16-43) nos dar la fun cin de Iran sfe renc ia del integ rador de
con densador co nmutado

V"

C,.

Al ' == - = - - (1644)
V,
C Is
Evide nte me nte la Ec. ( 16 -44) demu estra que A l depende de la relacn de capacidades C C I ,

0_'

",

Figura 16-47. ID) Integrador concondensadorconmutado, y (b) su equivalenteen tiempo continuo.

Acondicionamiento)' conversin de datos

73 1

Los transistores MOS temporizados en el integrador de la Fi. 16-48a representan los interruptores
SI y S2 de la Fig. 16-470. Las seales 41 y 41 proceden de un reloj de dos fases sin sobreposicin. de
frecuencia f . (Fig. 1648b). El valor V( I) del impulso del reloj debe ser mayor que la tensin umbral VJ
del transistor NMOS. Anlogamente. VeO) < VJ de fonna que el MOSFETes un interruptor abierto.

Eta pa de gana ncia

Una etapa de Amp-Op inversora se conviene en su equivalente de condensador conmutado sustituyendocada resistencia de laetapa por la configuracin de la Fig. 16-460. Esto est representado en la Fig.
16-49 con interruptores MOSFET. Puesto que ambos pares mterruprores trabajan a la misma frecuenci a
f., la funcin de transferencia del circuito ser

V.

Av = -

V,

c,

(16-45)

C,

La ganancia Al' puede ajustarse con precisin ya que depende de la relacin de los valores de los
componentes.
Sin embargo, el circuito de la Fig. 16-49a es imprctico. Puesto que los dos interruptores empleados
para formar R, no estn nuncacerrados simultneamente no se forma ninguna realimentaci n alrededor
del Amp-Op. P1~a salvar esta dificullad se emplea la disposicin representada en la Fig. 16-49b. Cuando
41= l. Cl se carga a la seal de entrada y C1 se descarga (de forma que no queda retenida la carga
previamente almacenada). Cuando 41 = Ola tensin en e l se aplica al Amp-Op y C! constituye la va de
la realimentacin. La ganancia viene dada por la Ec. (16-45)

VllI -

e,

r---J:L.

"

Vl l 1 r -

r,
(.)

r r + T, _T
("

Fi:u ra 1648. (u} El ci rcu ito de la Fig. 11'1470 con MOSFETs temponzados usados co mo interr uptores. (h) O ndas de reloj de dos
fases sin so brepos icin.

Secciones unipolares
Las tablas 16-4 y 16-5 indicanque cualquierfiltro de orden impar tiene un poloen eleje real. Elcircuito
de la Fig. Ib-3 1 da potas en el eje real negativo en los filtros de tiempo continuo. La implantacinde
condensadores conmutados en la Fig. 16-31 puede verse en la Fig. 16-50. De la Ec . (16-29) YEjemplo
16-3, la sustitucin de las Ec. ( 16-45) Y( 16-42) permite expresar la funcin de transferencia como:

732

Microelectrnica moderna
-C l s/ C 4f .

H( s ) = V 2 =
(C .C 2S2/ C 3 C 4 f H

VI

[S(CI

(16-46)

Comparando la Ec. (16-46) con la Tabla 16-1 se tiene

w" = [ s

~c,c,
C.C~

Q ~ I +

(16-47)

",
",
~

("

R 1'Jl

R l,,'l '

C,

"

"

-e(b)

Figura 1649. (a) Etapade gananciade Amp-Opinversor, no prctica, de condensador conmutado. y (b) un circuito prctico.

T anto 00" como Q dependen de la relacin entre capacidades, que puede ser ajustada con precisin.
Adems, roes directamente proporcional al. que a su vez es la frecuencia del reloj de dos fases. Como
la frecuencia del reloj puede ajustarse muy exac tamente, se pueden conseguir ro y Q con gran precisin.
El circuito de la Fig. 16-51 se pude sintonizar variando la frecuencia 1. del reloj. La especificacin de la
relacin entre condensadores determ ina Q ; por tanto, aumentando (o disminuyendo) ro" ajustando la
frecuencia de l reloj, aumenta (o disminuye) el ancho de banda roj Q.
EXisten en el mercado filtros co nmutados por capacidad de varios fabricantes. El MF6-100 (National
Semiconductor) es un filtro Butterworth paso-bajo de 6 polos fabricado co n tecnologa CMO S. La
frecuencia de corte vara entre O, I Y20 kHz, necesitando una frecuencia del reloj de 100 veces la de corte.

A condicionamiento y conversi n de datos

.1
Etapade Amp-Op inversora.

733

'" '

'"

figura 1650. VelSinconcondensadores conmutados de 10 5 circuitos de la f ig. 16-31 que crea polos reales.

La ganancia de paso-banda es igual a la unidad. de forma que realmente se puede tener un filtro de 12
polos conectando en cascada dos circuitos.
La firm a EG&G tiene una serie (R 56XX)de filtros Che vyshev paso- banda de 6 polos cuya frecue ncia
central puede variarse entre 0.5 a 20 kHz. En esta misma serie existen tambin filtros de paso- alto y
dentados.
Se puede disear un filtro universal monolflico (Nationa lSem iconductor MF 10) que d caractersticas
de paso-bajo. paso-alto. paso-banda, rechazo de banda y pasa-lodo. Se puede disea r un filtro de cuatro
polos que requiere un reloj externo y ocho resistencias exteriores.

16-13. AMPLIFICADORES LOGARTMICOS Y EXPONENCIALES

En la Pig. 16-52 est representado un Amp-Op co n la resistencia de realimentaci n R'l sustituida por
el diodo O l. Este amp lificador se usa cuando se pretende tener una tensin de salida proporcional al
logaritmo de la tensin de entrada.
Segn la Ec. (2-3) la caracterstica tensin-corrie nte del diodo es

supuesto que

I'ITJVr

I. Entonces:
(16-48)

734

Microelectrnica moderna

---<'-o "

Figura 1651. Realizacin con condensador conmutadodel circuito paso-banda de la Fig. 16-34b.

Puesto que i, =

1',

IR deb ido a la tierra

0" =

virtua l en la entrada de l amplificado r. tendremos

- oj'=

- TjVT(ln ~

- In ls)

(16-491

Amplificador logartmico con transistores aparejados

Vemos en la Ec. ( 16-49) que \ '0 depende de la tem peratura debido al factor de esca la 11 VT ya la corr iente
de satu raci n 1,. El factor Tl cuyo valor normalmente depe nde de la corriente de l diodo puede eliminarse
sustituyendo el diodo por un transistor con base a tierra. Otra ventaja importante de utilizar un transistor
en lugar de un diodo es que la relacin exponencial entre corriente y tensin abarca un campo de tensiones
mucho ms extenso. Ampliando la Fig. 16-52 con un seg undo transisto r apa rejado se puede elimi nar de
la expresin de l ' la corriente de saturacin inversa 1 (que se dup lica por cada IOc de aumento de
temperatura). El si;tema final, representado en la Fig. 16:53 comprende una etapa Amp -Op no inversora '
de salida con ganan cia Al' = 1 + Ri R.I

"

v,

'.

Figura 1652. Amplificadorlogarftmicoelemental.

Seguidamente vamos a deducir la expres in logartmica de 1'0' Para esta argu mentacin prescindiremos
de l potencimetro de equi librado de alta resistencia. Para tran sistores emparejados y siendo j8 < jc la
entrada positiva a A2 est a la tensin

v == V BE2

V BE I = V T In in - V T In ic v = - V T In

~cr

( 16-501

In

Puesto que l' es igual a la pequea diferencia entre las tensiones base-emisor de Q2 y de Ql .
desp recia remos l ' frente a la tens in de referencia VR' Puesto que i 8 2 < ;(1 y debido a la tierra virtual en la
entrada de A l. tendrem os

Acondicionamiento y conversi n de datos

135

le>

R (elevada )
PI

r---'''''~------,

;. o

R,

R,

A2~'-r~ "

Resistencia
ofhet

R,
R,

R
(elevada)

r:

-'rr
figura 1653. AmplifICador logarilmico mejor ado,que emplea un amplifieldotdirereneial (Q I y Q21pan! susliluire l diodo de la
Fig. I6-52.

V.

in"" -

R,

o,

e l"" -

R,

(16-51)

Puesto que A2 es un Amp-Op no inversor. \'" = v (R l + R. ) IR.t. La combinacin de esta ecuacin con
las ( 16-50) Y(16-51 ) nos da
v "" - V T R) + R. ln ( ';. Rl )
u
R]
R . V,

(16-52)

Experime ntalmente se ha hallado que la Ec. (16-52) se satisface dentro de un campo dinmico de
cuatro dcadas co n tensiones de entrada desde 2 mV hasta 20 V. Por encima de los 20 V, los mayo res
valores de las corrientes de los transistores que circulan por las resistencias hmi cas de colector y de base
dan una componente de cada de te nsi n linea l que condu ce a una desviacin res pecto a la rel acin
logartmica . Con una tensin de entrada por de bajo de unos 2 mv, la corriente de en trada se hace
comparable a la de polarizacin y ya no resulta vlida la relacin logartmica entre v y v .
El potenci metro PI se emplea para equilibrar la tensin offset de A l. es decir. con ~. = O se reg ula
P I hasta hace r V ' "" O (menos de 50 ~V) . El sistema se anula de la siguiente forma: Con ' ', = VI! R/R1 se
va variando P2 hasta que l'" = O, satisfaciendo as la Ec. (16-52).
Obsrve se que segn la Ec. (165 2) la pendien te de la caracrerfsnca es.

do..
dOn e.}

:: _ V, R 1 + R.
R1

116-5J)

Este resultado ha sido co mprobado expen mentalmenre. Puesto que V, es proporci onal a la
temperatura. debe elegirse para R1 una resistencia sensible a las variaciones de tem peratu ra. Si R) crece
lineal mente co n Tpuede hacerse que la pendie nte de la Ec. ( 16-53) se mantenga prcticamente coostanre
aun variando la tempe ratura.
Se pueden co nstruir amplificadores logartm leos con campos dinmice s de cinco rdenes de magn itud

736

Microelectrnica moderna

con Amp-Op de poca corriente de polarizacin . El empleo de tales amplificado res logartm icos en el
procesado de seales puede explicarse de la siguiente forma: Con siderem os que hay que convertir en seal
digital una seal de entrada analgica cuyo campo dinmico es de ci nco rdenes de magnitud.Se necesitar
un convertidor AfD de 20 bit si su poder de resolucin ha de ser del 10% de la se al ms pequea. Un
convertidor A/D en paralelo (Flash, Fig . 16-16) necesitara 2 20 Amp -Op lo que evidentemente no es
practicable. El convertidor A/D ms lento de la Fig. 16-15 Ycon un reloj de 20 MHz necesita tu s por
conversin. El amplificador logartmi co estrecha el campo dinmico de la seal de salida '', con lo que es
suficiente un AfD de 8 bit.

Amplificador exponencial (antilogartmico)

Despus del procesado, el campo dinmico redu cido de la salida del amplificador logartmico debe
presentar frecuentement e el mismo campo din mico de la entrada original. Es decir, la salida del
convertidor A/D empleado para recon struir una seal analgica debe desplegar tambin el campo
un amplificador exponen cial o
dinmico amplio de la seal- analgica de entrada. Paraeste objeto se emplea
.
anrilogarrmico. Este sistema est representado en la Fig . 16-54 Ydebe compararse con el de la Fig. 16-53.
En el amplificador exponenc ial la corriente de realimentacin in es constante y se deduce de la tensin
de referen cia VR , mientras que iC7. depende de la seal de entrada. En el ampli ficador logartm ico la
conversin es efectiva.
Debido a la tierra virtual en las entradas de A I YA2, el colector y la base de Q I estn a la misma tensin
-v = VBE1 - VBn Despreciando l' frente a I'R tendremos

I rI

VR

= -

R,

in = -u"

(16-54)

R,

Del atenuado r de entrada es evidente que

-v

R )V2

Rl

(16-55)

+ R4

en donde se ha empleado la Ec. (16-50 ). Substituyendo las co rrientes In e In de la Ec. ( 16-54) en la

(16-55) se tiene
VR

-'"

R,

R,

-o

R,

Figura 16-54. Amplificadorcxponcncial.

Acondicionamiento y conversin de datos

V2

= -

v, R ) +

RJ

R.

In( V<> R 2 )

R,V.

(16.56)

R 1 VR

Obsrvese que esta ecuacin resulta idntica a la Ec. ( 165 2) si se intercamb ian l ' y
es proporcional al anrilogaritmc o exponencial de 1'.. De la Be. ( 16-56) se ob tiene
'

( V,

R,

737

l' .
o

Por tanto

l'
o

v" = ~ ex p - V R) + R.
(1 657)
r
El sistema se equilibra para las tensiones offset y desaj ustes poniendo la entrada ", =O. y ajustando
luego el potencimetro P hasta que 1'" = R, V~ /Rr

Multiplicador logaritmico
Los amplificadores logartmicos y antlloga rftmicos pueden emplearse para multi plicar o dividir las
tensiones ana lgicas 1" 1 y l',~. En la Fig. 16-55 se lom an los logaritmos de ambas entradas. se suman estos
dos logaritmo s y finalmente se saca el antilogaritmo de esta suma. Vamos a comprobar que la salida es
proporcional al prod ucto de las dos entradas.
Sum aoor no

Amp. log

inversor de ganancia unidad

R

'"
R

R
Amp. log

Figura 1655. Mulliplicador logarflm icodedos seales analgicas.

Empleando las abreviaturas

y

(16 581

la Be. ( 16-52) se convierte en

((6-591

Para el amplificador ex ponenc ial co n entrada

forma:

v' = - I
"

K~

1" ,

t:

Y salida \"", la Ec. ( 16-57) se puede esc ribir en la

. , .

, . .. ,

(( 6-601

De acuerdo con esta notacin. la salida 1'0 del Amp-Op sumador de la Fig. 16-55 es
(( 6-611

738

Mtcroeectr mca moderna

Puesto que 1'0 es la entrada al amplifi cador antilogartmico, 1'" =

1" "

Ysegn las Bes. ( 16-60) Y( 16-6 1)

(]6-62l

En el Prob. 16-88 veremos que es posible elevar de entrada 1', a cualquier potencia poniendo en cascada
ampl ificadores logartmicos y antilogarrmcos.
Se puede hallar el cociente de las seales de entrada si restamos el logaritmo de \ 'SI del de "-~! y tomamos
el antilogaritmo. Debemos puntualizar que el multiplicador o divisor logartmico slo vale con entradas
untpolares. a lo que a veces se le denomina operacin en un cuadrante. Existen otras tcnicas para la
mult iplicacin precisa de dos seales; en la prxima seccin describ iremos una de ellas.

1614. MULTIPLICADORES ANALGI COS

En las Ecs. ( 10-86) y ( 10-88) se ve que la tensin de salida de un amplificador diferencial depende
de la corriente de fuente/n , es decir. que 1:", es directamente proporcional a lEE' El amplificado rdi ferencial
puede funcionar como multiplicador variando la corriente de fuente como en la Fig. l6 -56a . Aplicando
una seal VI! ' la corriente de referencia y por tanto l f E varan en razn directa de \'.sr Si adems se aplica
una seall'sl al amplificador diferencial, la salida ser proporcional al prod ucto de las dos seales 11.\1 y
\'sr Las dos salidas, inversora y no inverso ra. del amplificado r diferencia l excitan un ampl ificador
diferencial (Sec. 14-12). Esto tiende a eliminar los componentes de salida de modo comn. El smbolo
de un multiplicador es e l representado en la Fig . 16-56h. La constante K es un factor de esc ala que afec ta
al campo dinmico de las seales de entrada.
El circuito de la Fig. l6-56a es un multipli cador de dos cuadrantes. puesto que \'.\., > VIIElllN , de Q3 y
Q4 . Esta limitacin se solventa empleando la clula multiplicadora Gilhert de la Fig. 16-57 (que sustituye
la etapa diferencial y la fuente de comente en la Fig. 16-56a ). La seal d iferencial. que puede ser positiva o

R,

R,

R,
v o.--

R.
Amplifl cadcr dife rencial

- y~~

,.,

'"

Figura 16-56.(al Amphcadordiferencialempleadocomo multiplicador analgicode 2cuadrantes; (bl simbolo del multiplicador.

Acondicionamiento y conversin de datos

739

l/a Al amplificador

Al amplificador

diferencial

diferencial

Q3

Q4

".,

Figura Ui57. Clula Gilbenempleadapara obtener unmultiplicadordecuatro cuadrantes.

negativa, hace variar las corrientes de emisor EE I e m en los pares diferenciales Q 1-Q2 y Q5 ~ Q6. La
multiplicaci n de l'SI y l'S! se lleva a cabo en cada uno de estos pares dife renciales. El funci onamiento en
cuatro cuadrantes se obtiene ya que lo e ;8 so n las diferencias entre las corr ien tes de colector de los
amplifi cadores diferenci ales.
El AD534L es un multipli cador-divisor monolti co. de una precis in bsica de l 0,25%, un ancho de
banda de I MH z y un ritmo de variacin de 20V I~s. El circ uito es t comple tamente pre-aju stado, es decir,
que no necesita ninguna red exterior de ajuste.

Cuadrados y races cuadradas

Puede em plearse el m ultiplicador analgico para obtenerel cuad rado y la razcuadradade una funcin .
Conectando las dos ent radas como en la Fig. 165 8a hace la salida \'0 igual a I'si K. Si la seal de ent rada
se ampli fica por K antes de exci tar el multi plic ador, '', = VI, .
El circuito de la raz c uadrada de la Fig. I s-s8b em plea el multiplicador en el lazo de realimentacin
de una etapa Amp-O p inversora. La tierra virt ual en la entrada del Amp-Op hace que
.

/1

la salida del mu ltip lic ador es

V.

= -

"2= \'~

(16-63)

R,

IK

y puesto que i

= -i2, com binando

es tas relaciones y

740

M/croe/ectrollico moderna

despejando ", se tiene

"" = ~~~z 1".1

La ca ntidad

(16-64)

1",1 es nec esa ria e n la Ec. ( 16-64) para asegurarqu~ I~ t rminos contenidos en e l rad ical

sean positivos. Obsrvese que hac iendo R: IR I = IIK resulta ", = -"

1",l.

Modulador equilibra do
El mulliplicador analg ico puede e mplearse para enge ndra r una seal mod ulada en a mplitud (AM).
Si "SI = VI cos roJ y Vol = V2 cos rol , siendo W c la frecuencia ang ular po rtadora y w. ta frecuencia angular
de la seal, la sa lida ", del amplificador de la Fig. 16- 56h es
(16-65)

La Ec. (16 -65) de muestra que la am plitud de la portado ra var a directame nte co n la seal. Haciendo
uso de la identidad ces (x + y) = cos .r cosv + se n .r sen y, en la Ec . ( 1656) \'.. puede ex presa rse

"" = V,V. [ cos

,.,

(w(" -

w.~),

+ cos

Iw( .

w .\)1 ]

(16-661

'"

Flura 16-58. Empkodc un multiplicadorI manendccircuilo pua; (Q)ele'llr al cuadrldo. y (b) extfler la n.zcu8drIdL

Puesto que la frecue ncia portadora !, = w,/2 1t no aparece e xplic ita en la Ec. ( 16-66) , e l circuito se
conoce como moautador equilihrado.

16.15. CONVERT IDORES ALTERNA-CONTINUA DE PRECISIN

Si se aplica una senoide cuyo va lor de pico sea inferio r a la ten sin umbralo de cort e Vy(-o,6V) al
ci rcuito rectifi cado r de la Fig. 2 13 veremos que e n lodo mom e nto la salida es nula. Para poder rectifi car
sc-na les de mV, es e vide nte que de ber reducirse V . Co locando e l diodo en e l lazo de rea lime ntacin de
un Amp-Op la tensin de corte queda dividida po; la ganancia A" en lazo abierto del a mplifi cador. Por
tan to, V queda virtu alment e eli minado y e l d iodo se apro xima a un compone nte rectificador idea l. Si la
entooces v' supera Vy y D conduce.
e ntrada ~'. de la Fig. 16-59u se hace posi tiva en por lo me nos V
Deb ido a la conexi n virtual e ntre las e ntradas inverso ra y no inversora (de bido a la realimentac in con
D conduciendo), ,..."" ...Por tanto el circuito ac ta co mo seguidor de tensin con tension es pos itiva s (por

lA.

A condicionamiento y conversin de datos

741

encima de unos Q,6I ID'V = 60~V) . C uando '', oscila negativamente, D est en corte y no se suministra
corriente alguna a la carga exterior, salvo la pequea co rriente de polarizacin del Amp-Op y la corriente
de saturacin inversa de l diodo.

Limitador de precisin
Modificando el circuito de la Fig. 16-59Qcomo en la Fig. 16-59b se puede obtener un limitador casi
ideal. Si v. < VR> v' ser positiva y D conducir. Como se ha explicado antes, en estas condiciones la salida
se iguala a la tensin en el terminal no inversor, o sea, Vo = VR Si v.> VRenlonces v' es negativa. D est en
co rte , y Vo = v,R d( R l + R) "" v. si R Rl Res umiendo : la salida s igue a la entrada cuando v, > V"
y \'" queda fijo en V!l' si ", es menor que Vii pero de unos 60 JiV. Cuanado D se polariza e n i n v ers~ en la
Fig. 16 290 o 16-29h, puede apa recer una tensin diferencial notable entre las entradas, y el Amp-Op
debe ser capaz
de resist
ir esta tensin. Obsrvese que cuando \, > V/f el Amp -Op se satura de bido a que

falta la realimentaci n a travs de D .

,----r--r---" '.

" ~-;"

"

'"

lb '

filural6S9. (a ) Rcccificadordc pn:c:i~ (b)rcuilode fijacin (Hmilador) de precisin.

.'

"

.....
.,,

"
,

"

,, ~ ,;

D'

,.,

lb'

.'i gu ra 16-60. (a ) Rectificador de media onda de precisin . (b) Filtro RL paso -bajo que p uede co nectars e en cascada con el circu ito
en (al para te ner un detec ro r oe media.

Rectificador r pido de media onda

Aadiend o R' Y D2 a la Fig . 16-59h Yhaciendo V" = O se obt iene el circu ito de la Fig. 166Oa. S i '',
pasa a negativa. DI conduce .D2 es t en co rte y el circuito funciona como un Amp-O p inversor de forma
que VD = -(R'/R ) V; > Si v. es positivo. DI es t en corte y D2 conduce. Debido a la realimentaci n a travs
deD2 existe una tierra virtual en la entrada y \'0 = O. Si 1', es una senoide .el circuito hace una rectificacin
de med ia onda .
La principallimitaci n de este circuit o es el ritmo de variacin del Amp -Op . C uando la entrada pasa
por ce ro, la salida del Arnp-Op \,' debe pasa r tan rpid amen te co mo sea posible desd e + 0.6 a - O,V (o
viceversa) para que la conduccin pase muy rpidamente de uno a otro diodo. Si el ritmo de variaci n es
de 1 V/J..ts, el tiempo de conmutacin ser de 1.2Js. Por rento, estos 1,2Ji5deben ser una pequea fraccin
del periodo de la entrada senoid al

742

Mtcroelearontca moderna

Una configuracin no inversora altern ativa a la de la Fig. 16-600 consiste en poner a tierra el lado
izquierdo de R e introdu ci r 1', en el terminal no inversor. La sa lida vale ahora (R + R' )/R veces la entrada
con ten siones positivas y 1'" = 1', con entradas negativas si RLR' . Por tanto se tendr rect ificacin de
media onda si R ' R. Tanto en el rectificador de media onda inversor como en el no inversor deben
invertirse los dos diodos D I YD 2.

Rectificador de onda com pleta

El sistema de la Fig. 16-6 1a da una rect ificacin de onda completa sin inversin y con ganancia R/R I ,
regulable con la resistencla s.. Consideremos primerame nte el semiciclo en el que 1', es positiva. Entonce s
D I conduce y D2 esta cortado . Puesto que D 1 conduce, hay una tierra virtual en la entrada deA l. Como
= O.
D2 est cortado y no hay corriente en la R cone ctada a [a entrada no inversora de A2 resulta que
As, el sistema cons iste en dos Am p-Op en casca da, con ganancia de A I igual a -R/R 1 y ganancia de A2
igual a -R/R I = -t. El resultado es :

"1

R
v" = + R

Vi

>O

para

Vi>

(16-67)

Veamos el semiciclo en el que Vi es negativa. Ahora DI est en corte y D2 conduce como se indica en
la Fig. 166I b. Debido a la tierra virtual en la entrada de A2, 1'2 = 1'1=1'. Pues to que los terminales de entrada
de A1 estn en la misma tensin (tierra) las corrientes que llegan al terminal inversor de A1 sern como
se indica en la figura. Aplicando a este nudo la ley de Kirchhoff:
R

R
R,

DI

"

A'

Al

D'

"
1,1)

-,

ur:'R

1<
I', ..R

"

1<

1')

1<

01

1< ,
Al

Al

D',
~

D'

'"

,IR

"
lb )

Figu r a 1661 . (a} S istema rectific ador de onda completa. (h) Durante el scmicicln en el q ue v es negativ o. D I est en cone, y D2
conduce, co mo se indica. Obsrvese que VI = vl" VYqu e i "v/2R .
'

Acondicionamiento y converstn de dolos

o,
v
v
+ + - = 0
R,
2R
R

2 R
J RI

- -- v

743

11668)

La tensin de salida es 1'" = iR + 1', siendo la corriente i ig ual a 1'/2R ya que el term inal inve rsor de A2
no toma corriente. Por tanto:
L'

"

= -

t-

"!. R

R +

.3

l'

= -

::!

RI

> ()

l'

par a

'

1',

<O

( 16 -69 )

habindo nos valido de la Ec. ( 16-58 ). Ob srv ese que en la Be. ( 16 -69 ) el sig no de 1'" es positivo porque
en es te sem iciclo r es negativo. Puesto q ue l ' en la Ec. (16 -69) es igua l a l' de la Ec . (16 -68 ) las sa lidas
de los dos sem ic i~los son idn ticas confirmando as que el s istema reci'ifica la onda completa (con
gananc ia R/R. ). Ob srvese q ue con c ualq uier o nda de ent rada \'" es proporc iona l al valo r absoluto de la
entrada 1', J

Detector activo de media

Consideremos e l c ircu ito de la Fig. 16-600 en cascada con e l filtro paso -bajo de la Fig. 16-60h. Si l'
es una portadora de amplitud modu lada , el filtro R1 C e lim ina la portadora y 1" " ser proporc ional a l valor
medio de la se al de audio, o dicho de otra forma. esta co nfiguraci n es la de un detector de media.

Detector activo de pico

S i se aade un condensador a la sa lida de l dio do de precisin de la Fig. 16 -590, con RL igual a inf inito.
resu lta un dele ctar de pico. El co ndensador de la Fig. 16-62a ma ntien e la sa lida e n el mome nto I = t ' a l
mayo r valor pos itivo alcanzado por la entrada '', antes de r' co mo se ve en la Fig. 16-62h . Esta forma de
funcionares debid a a l hec ho de que s i 1', > vo. la tensin en el termi nal no inversor supera a la del term inal
inverso r y la salida i-' del Am p-Op e s pos itiva por lo q ue D cond uce. y el condensado r se ca rga a travs
del l (por la co rriente de salida del amplificador) hasta e l valor de la en trada, pues el circ uito es un
seguidor de te nsi n. Cuando '', cae por debajo de la tensin de l co nde ns ador, la sa lida del Amp-Op pasa
a negativa y e l diodo queda con polarizacin inversa . As , e l conde nsado r va ca rgando hasta que su ten s in
se iguale a l va lor m s positi vo de la entrada. Para re po ner el circuito se pued e conectar en paralelo con
el condensa do r un interruptor de pocas prdidas como es una puerta MOSFET.
El condensador integra tambin la corriente de polarizacin del Amp- Op, y adems. si la salida est
cargada, el cond ensado r se descargar a trav s de e lla. Ambas dificultades se solventan modificando e l

', -

'"'

'"

Figura 166Z. (a) Deiecicr de pico positivo. (b) Onda de entrada arbitraria v,. y la salida V correspondiente.
o

744

M icroelectrnica moderna

v..

'."

"~~
'.
R,

o,

01

el

'.
R

R,

- Vn

- Vn

'"
flgurll 1663. Versin mejorada del eerectoree pico .

'b>

sistema con un seguidor de fuente como se ve en la Fig. 16-63. Cuando el term inal inversor se conecta
a la carga en la sa lida, Vo se ve obligada a igualar el valor de pico de ' ', como se pretende (pero la tensin

delcondensador difiere de 1'0 en la tensin puerta-fuente del FET). Esta red es un caso especialdelcircuito
de toma y retencin, y las considera ciones respecto a la corriente de fuga de l condensador que se hacen
en otras secciones son aplicab les tamb in a esta configuracin. Con un condensador idea l la tensin a
travs de C. en posicin de retencin. vara slo debid o a la muy pequea corrie nte de entrada del FET
y la corrie nte inversa del diodo.
Si la entrada v, cae por debajo de la salida Vg el Amp-Op se saturar (y puede sobrepasarse la mxima
variacin de entrada). Para prevenir esta dificult ad se aade a iro diodo al circuito como ind ica la Fig.
1663b. Si ahora v. < v.' D2 conducir y el Amp -Op ser un seg uidor de tensin con lo que se forma un
co rtocircuito ideal entre los terminales de entrada. Si v, > v, ,D2 se corta y el circui to se reduce al detec tor
de pico de la Fig. 16-63a .
Para tene run detec tor-depico que mida el valorms negativo de la tensin de entra da basta nicamente
invertir el diodo D de las Fgs. (16-62) o ( 16-63) por qu?

REFERENCIAS
I

Soclof, s.: "Applications of An alog lnteg rared Circuits ." Premlc e-Hau. Englewood Cliffs, N.J., 1985.

Grebene, A.B.: "Bipo lar and MOS Analog lntegrated Circu it Design,' John Wiley and Sons, Nueva York,
1984.

Gheusi, M.S., y K.R. Laker: "M ode rn Filler Deslgn," Pre ntlce-Hall, Englewoo d Cl iffs, N.J ., 1981.

AlIe n, P.E ., y E. Sanc hez-Sinencio: "S whched- Capacrto r Ctrcuus,' Van Nos trand Reinhold Co mpany,
Nueva York, 1984.

Schaumann, R., M.A . Sode rslrand, y K.R. Lake r{ Eds.): " Mode m Act ive Filler Design ,"IEEE Press, Nueva
York,1 98 1-

Sa llen. P.R. YE.L Ke y: A Prectkal Melhod of Des igningRC Active Fillers, IRE TTons. CiTC/li' T'~oTY, vol.
CT-2, pp. 74-85, marzo 1955.

Butterworth, S.: On the Theory ofFiller Amplifiers, W;Td~ss Engineer, vol. 7, pp. 536-54 1, octubre 1930.

Tem es , G.C., y J.W. LaPalra : "Circuit Sy nthesis and Design,' McGraw -Hill Boo k Company, Nueva York,
1977.

Acondicionamiento y conversMn de datos

9

745

Gray, P.R.,y R.O. Meyer: "Analysis and Design of Analog IntegratedCircuits," 21 ed., John Wiley and Sona,
Nueva York, 1984.

10

Dooley, DJ.: "Data Conversion Integrated Crcuin," IEEE Press, Nueva York. 1980.

11

Shelngold, D.H. (Ed.): "Analog-Digital Conversion Handbook," 3' ed. Analog Devices, Inc. Norwcod,

Mass. 1986.
12

Hamilton, DJ. y W.G. Howard: "Basc Integrated Circuir Engineering," McGrawHiII Book Company,
Nueva York, 1975.

13

Glfbert, B.: A Precise Four-Quadrant Multiplier with SubnanosecondResponse, IEEEJ. Sol d-State Circuits,
vol. SC-3, pp. 365-373, diciembre 1968.
Gray, P.R., D.A. Hodges, y R.W. Broderson (Eds.): Analog MOS Integrated Circuits, IEEE Press, Nueva
York,1980.

14
15

Friend.L: STAR: An Active Biquadratic Filter Section.IEEETrans. Ctrcuus and Syst., vol. CAS-22, febrero

1975.

TEMAS DE REPASO
161. Qu funciones se deben cumplir en un sistema de amplitud modulada?
162. (a) Describir cuatanvamenre el funcionamientodel sistema PCM
(b ) Por qu debe emplearse un filtro anti-ambigedad?
163. (a) Esbozar un sistema de toma y retencin con muy alta resistencia de entrada y muy baja desalida.
(h) Explqueseel funcionamiento de este sistema.
164. (a) Qu es lo que limita el tiempo de adquisicin en una configuracin de toma y retencin?
(b) Esbozar un sistema para minimizar el tiempo de adquisicin.
165. (a) Esbozar un sistema multplex analgico.
(h) Cmo estndispuestos los interruptores?
166. Dibujar un diagrama de bloques del que obtener las seales para un multplex divisor de tiempo.
167. (a) Dibujarel esquemade un convertidorD/A. Emplear resistencias cuya relacin de valores sea mltiplo
de 2.
(h) Explicarel funcionamiento del convertidor.
168. Indicar dos posiblesdisposiciones del interruptor gobernado digitalmente. de un convertidor D/A.
169. Repetir el lema 16-7 para una red en escalera cuyas resistenciastengan uno de entre dos valores: Ro 2R.
1610. Explicarcmo un convertidor analgico-digital (DAC) funciona como un atenuador programablepara una
seal analgica.
1611. (a) Dibujarel diagramade bloques de un convertidor A/D contador.
(h) Explicarel funcionamiento de este sistema.
1612. Repetirel tema 16-11 para un servo ADC.
1613. Repetir eJ tema 16-11 para un convertidor A/D paralelo-comparador de 2 bit.
1614. Explicar mediante el diagrama asinttico de Bode. por qu un integrador prctico se desvadel ideal tanto
a frecuencias bajas como altas.
1615. Esbozarel circuitode un integradordiferencial y explicar su funcionamiento.
16-16. Mostrar cmo se puede modificar un integrador para convertirlo en un diferenciador.
1617. Esbozar las caractersticas de respuesta en frecuencia ideales de los sistemas paso-allo, paso-bajo, pasobanda y rechazo de banda.
1618. (a) Escribir la funcin de transferenciade una funcin bicuadrtica general.
(h) Culesde loscoeficientes del apartado (a) deben serceropara tenerunacaracterstica de paso-bajo?
(.) Repetir el apartado anterior para las caracterfsticasde paso-alto y de paso-banda.
(ti) Repetir lo anterior para la respuesta de rechazo de banda
1619. Definir por mediode un diagrama: (a) la banda de paso, (h) la de cierre, (e) la de transicin, y (ti) el rizado
en la banda de paso.

746

Microetectmntca modema

16-20. ,Q ue d ilcrc nc ias e xisten en la respuesta en frec uenci a de lo s filtros Buue rworth y Chcbyshc v (de pa so -bajo )
dclmixmo g rado'!
16-21. Dibujar el e sq ue ma de un a secc i n Salle n y Key de pas u-h ajo a re alim entac in positi va.
16-22. ,C6 mo se puede mod Ficur el circ uito a nte r ior para que se transfor me en seccin pa so -alto '!
16-2.l Re petir el tema 16-21 para una seccin con realimentac i n negati va.
16-24. Dibuj ar e l di agr ama de bloques de Ull filtro paso-banda de ba nda ancha y e xplica r su funcionamiento.
16 25. Repetir el te ma anter ior para un filtro de rec ha zo de band a.
1626. Dib ujar el circuito de una secc in paso-banda empleando un Amp-Op ide al.
16 27, (ti) i.Qu se entiende por red dentada't
(b ) Definir 10.\ de ntados de paso-ano y de paso -bajo.
16 -28. (ti ) i.Que se entiende po r red pasa- to do'!
(b) Para q u se e mplea esta red ?
16-29, (a ) Escribir la ex presin de la func in de tran sfere ncia de un sistema pas a-t odo de un polo .
(b) Repetir el apar tado anterior para un siste ma de dos polos
(e) C ul es el mx imo despla zamiento de fase q ue se pue de alca nza r e n lo s apartados (a) y (h)?
16-30. Dibuja r e l ci rc uito de un filtro bicuadrudo u niversal y de mo stra r cmo se pued en co nsegu ir simulrncumcnrc
sa lidas paso -bajo. paso -hunda y paso -alto .
16-3 1. Demostrar que un co ndensado r co nm utado se co m por ta como una re sistencia.
16-32. Ci tar tres ven tajas de los filtros co n conde ns ador
16-33, Esbozar el c ircuito de un am plificado r logartmico co n un Am p-O p y ex pl ica r su funciona mien to .
16-34. ,Qu utilidad tiene un amplificador loga rtmi co?
16-35. Esbozar el circuito de un m ultiplicador ana lg ico y e xplicar su fu nc ion am iento.
16-36 . Repetir eltema anterior para una clula mult iplica dora Gilbcrt .
16 37 . Describir brev ement e tres aplicac ione s de un mul tiplic ador anal g ico .
16-3K, (a ) Esboz ar e l c ircu ito de un rectificador d e med ia o nda. de prec is in, y ex p lic ar su func io namie nto .
(h) Cmo puede emp learse este circ uito a ma nera de de tector de media?
16-39 . Esb ozar el circuito de un detector de p ico e n e l qu e la ca rga e xte r ior no descarg ue el co ndens ado r.

QUINTA PART E

Electrnica
de grandes seales

El nico captulo de esta ltima parte del libro trata de los circuitos elec trnicos empleados en
aplicaciones de altas tension es. corrientes y potencias . Las dos principales materi as tratadas son la
conversin de corriente alterna en continua (s uministros de potencia ) y amplificadores de gra n seal
del tipo necesario pura alimentar altavoces y tubos de raym catdicos (CRT).

Circuitos y sistemas
de potencia
Casi todos los circuitos electrnicos necesitan una fuente de potencia en continua. En los sistemas
porttiles de poca potencia se pueden emplear pilas. Sin embargo es ms frecuente que a los equipos
electrnicos les suministre un circuito que convierta la onda en alterna de la lnea de potencia en una

tensin continuade amplitudconstante. Examinaremos el procesode conversinallema-continuabasado

en los simples circuitos rectificadores introducidos en el Captulo 2. En este captulo consideraremos los
circuitos reguladores empleados para controlar la amplitud de una tensin continua. Estos circuitos son
una clase especial de amplificadores realimentados. Tambin trataremos de la conversin de continua a
alterna (reguladores de conmutacin).
Un sistema amplificador consiste normalmente en varias etapas en cascada, Las etapas primera e
intermedias funcionan en el modo clase A de pequea seal. Su objetivo es el de amplificar la pequea
excitacin de entrada hasta valores suficientemente grandes para estimular el dispositivo final. Esta etapa
de salida alimenta un transductor tal como un tubo de rayos catdicos, un altavoz, un servomotor, etc., y
por tanto ha de ser capaz de transmitir una variacin grande de tensin o intensidad, o una cantidad
apreciable de potencia, En este captulo estudiaremos tales amplificadores de gran seal. En los amplificadores de potencia tienen gran importancia las consideraciones trmicas, que comentaremos aqu, y se
introducirn los transistores de potencia tanto bipolares como FET.

171. CONVERSIN DE ALTERNA A CONTINUA

La principal fuente de energa elctrica es en forma de corriente alterna de amplitud y frecuencia
constantes. (En los Estados Unidos el suministro normal es senoidal de 11O/220V de tensin eficaz y 60Hz
de frecuencia, mientras que en Europa es de 220V eficaces y 50Hz,ta'mbin senoidal.) La gran mayora
de circuitos electrnicos necesitan para asegurar su funcionamiento adecuado de una tensin constante,
Por ejemplo, muchos mini-computadores requieren fuentes de5V capaces de suministrar una corriente de
IOOA. Otros sistemas de procesado de seales necesitan fuentes de 12 y de 15V en los que la corriente
vare con las condiciones de la carga, Adems, muchos accionamientos de motores y sistemas de control
necesitan poder ajustar los niveles de tensin para satisfacer las condiciones de trabajo.
Transformador

Recncador

~~

Figura 171. Diagrama debloques de una fuente de potencia.

Filtro

Regulador
A carga

750

Microelectrnica moderno

La Fig . 171 representa el diagrama de bloque s de un suministro de po te ncia a partir de una fuente
primaria. Exce ptuando el rectificador, cules de los rest antes ci rcuitos se empleen depender de la
aplicacin a que se destine. Tal como indican las ondas de la Fig. 171 . las funciones de los diversos
circuitos son las siguientes:

1. Transformador: Ajusta el nivel en alterna para adaptarlo a la amplitud en continua apropiada.

2. Rectificador: Convierte la tensin senoidalen una seal pulsarue.
3. Filtro: Suaviza la fonna de onda eliminando la componente en alterna de la salida del rectificador.
4. Regulador: Mantiene un nivel de tensi n constante independiente de las condiciones de la carga y de
la amplitud del suministro en alterna.
El transformador puede ser elevador o rebajador. y su potencia nominal debe ser suficiente para
alimentar la carga y suplir las prdidas en el rectificad or. filtro y regulador. La relacin de transformacin
viene determinada por el nivel de salida requerido y la amplitud de la ent rada . Los dems circuitos sern
tratados en sucesivas secciones.

172. RECTIFICADORES
Casilodos los circuitoselectrnicos necesitan una fuente de potenciaen continua. Si se Irata de sistemas
porttiles de baja potencia se pueden emplear baleras. Sin embargo. es ms frecuente alimentarlos de un
suministrador de potencia. que es una pieza del equipo que convierte la onda allema de las redes de
potencia. en una tensin esencialmente continua. En esta seccin se inicia el estudio de la conversin
alterna-continua.

Rectificador de media onda

Un dispositivo. lal como un diodo semiconductor. que puede convertir una onda senoidal de entrada
(cuyo valor medio es cero) en una onda unidireccional (si bien no constante) con una componente media
no nula. se denomina rectificador. La Fig. 172 representa el circuito bsico de un rectificador de media
onda. Puesto que en un circuito rectificador la tensin de entrada 1', =V.. sen 0)/ tiene frecuentemente un
valor de pico V.. bastante grande comparado con la tensi n umbral V del diodo, admitiremos para el
siguiente razonamiento que V, = O. Con el diodo idealizado para que n estado de conduccin sea una
resistencia R, y en estado de corte un cortocircuito. la corriente ; en el diodo o en la carga RL viene dada
po'
"" I", sen a
si O -s a -c 7T
(17 1)
; = O
siendo a =

wf

V",

(172)

Circuitos y sistemas de potencitl.

lde

= -1

J,"

2. . .

ida

751

(17-3)

"

.~

"

T_~

:)

"'

(b)

I.~

__- - -

I
2

k'
Figura 171. (a) Circuito bsico de rectificador de media onda. (h) Tensin de salida senoidal del transfonnador v l. (e) Comente
i de diodo y carga.

En el caso de media onda que estamosanalizando. de la Ec. (17-1) se deduce que

'"

1
1
lde = -2
l",senada =...!!!
(17-4)
.. e
..
Obsrveseque ellfmite superiorde la integralse ha cambiadode 2x a 1t ya que la comente instantnea
en el intervalo entre 1t y 2x es cero y por tantono contribuyeen la integral.

Tensin del diodo

Evidentemente. la tensin de salida media en continuaes

..

I",R L
Vde = ldcRL = - -

(17-5)

No obstante. la lectura de un voltmetro de continua conectado a travs del diodo no viene dada por

I~Jporque el diodono puedeser tratadocomouna resistenciaconstante.pues tiene dos valores: Rlen su

estadode conduccin e infinitoen el de corte.

Un voltmetro de continua leeel valormediode la tensin a travs de sus terminales. Por tanto, para
obtener Vdc:a travsde) diododebensituarselas tensiones nstlUltneas como en Ja Fig. 17-3 Ydeducir por
integracin el valormedicc-As,
Vde =
~

2~ (LTt1".R/sen a da

1
"{1,.,R, - Vm)

habiendo hechouso de la Ec. (17-2). Por tanto

r-

sena da)

1
"-[1,.,R, - Im(R,

+ R L )

752

Microeleclr6nlca moderna

Vd., =

(176)

"

Figunl17.J. Tensin a tnlvEsdel diodo de la Fil. 172.

Este resultadoes negativo, lo que suponeque si el voltmetro hay que leerlo hacia arriba de la escala
se deberconectarsu terminal positivo al ctododel diodo.Por la Ec. (17~5) se ve que la tensin continua
del diodo es igual al negativo de la tensin a travs de la resistencia de carga, lo que evidentemente es
correcto porque la suma de las tensiones continuas alrededordel circuito completo debe ser cero.

Corriente (o tensin) allerna

Un ampermetro (o voltmetro) de valores eficaces est construido de forma que la def1exin de la
aguja indique la corriente(o tensin) eficaz. Un instrumento de esta ndole puede ser de tipo trmico. Por
defmicin, el valor eficaz de una funcin peridica del tiempo viene dado por el rea de un ciclo de la
curva, que represente el cuadradode la funcin. divididapor la base. lo que expresado matemticamente
es:
1

1m,. = ( 21T

Jo p. da

),n

(17-7)

Teniendoen cuenta la Ec. (17-1)resulta

lrm.

(2

11T

L"I;;,ser. a da)
2

112

= 1;

(17-8)

La tensineficaz de salidaes l. RlJ..

Aplicando la Ec. (17-7) a la tensinde entradasenoidalse obtiene

V",.. =

v'"
v2

(179)

Regulacin
Se entiende por regulacinla variacin de la tensinde salida en continua en funcin de la corriente
de carga, tambin en continua. La regulacin en porcentaje viene dada por:
V,..... ~_ _ V
% regulacin s
'
'''f)lU X
100%
(17-10)
V,.......

Circuitos y sistemas de pol encia

R.

l'

-'.

rVi'-

1"

753

R,

Figura 174 . Equivalente de Thevenin de una fuente de potencia, empleado para determinar la tensin y corrien te de carga.

donde vad o se refiere a corriente 111110 , y carga a la corriente de carga normal. En una fuen te de potencia
ideal la tensi n de salida es independ iente de la carga (la corriente de salida) y el porcentaje de regu lacin
es cero.
La variacin de Vde con Idoen el rect ificador de media onda se obtiene de la siguiente forma: De las
EC'. (17-4) Y(1 7-2).
I

,. -_

1",

V",!7r

1T

Rj + R L

(17- 11)

Resol viendo la Ec. ( 17*11 ) para Vdo = IdoRL se tiene

Vm

Vd" = -

tt

( 17- 12)

- IdoRf

Este resultado es consistente con el modelo de circuito dado en la Fig. 17-4 para la tensin y corriente
en continua. Obsrvese que el circuito rectificador funciona como si fuera una fuente de ten sin constante
(circuito abierto) V = V./rc en serie con una resistencia interna efectiva (la resistencia de salida) R" = Rf
Este modelo muestra que sin carga Vdose iguala a V./rc y que la tensin en continua decrece linealmente
al aumentar la corriente de salida en continua. En la prctica la resistencia R, del. secund ario del

"
DI

Entrada
en e.e.

+:
:.. .Vr-.r

R,

I~
D2

-"
'.

~
o

"

1,

]
O

2,

11\

2,

l'~
Id<~-O

'"

2,

'"

Figur a 17S. (u) Circuito rectificador de onda completa. (h ) corrientes i l e i 2 de los diodos, y corriente de carga i. La te ns in de
salida es voiRL.

754

Mtcroetearonica moderna

trans forma dor e st en serie con e l diodo y en la Ec. (17-12) se debera aadi r R. a R,. El mej or mtodo
para ap reci ar la resisten c ia del diod o cons iste en trazar en ellaboratono una g rfica de V"" en funci n de
/oJ.. ' La pe ndie nte neg ativa de la lnea re sultan te da (R, + R) . Evidenteme nte, la Fig. 17 4 represe nta un
mode lo de Th evenin. y po r tanto un rect ificador se compo rta como un circuito linea l respecto a la co rriente
y tensin med ias.

Rectificad or de onda completa

El ci rcuito de la Fig. 17 5a corres ponde a un rectifi cad o r de onda co mpleta. Como puede verse en la
fig ura . es te c ircuito consta de dos circ uitos de medi a onda conectados de form a qu e un diodo co nd uzca
durante una mitad de l ciclo de po tencia y el ot ro diod o d urante el o tro se rnic iclo.
La corrie nte e n la ca rga es la suma de estas dos cc rrientes.v = ;1+ ;~. y tiene la form a ind icada e n la
Fig. 17-5h. Lo s valores en contin ua y los e ficaces de las corrientes y tensiones en la carga de e ste sistema
son
2/", 1
u

JI'"

= -2/",U
- I.

(17.]))

Sie ndo / . dada po r la Ec. ( 17-2 J.y siendo \1", la tensi n de pico de! sec unda rio de l lrans fo rmado rt omad a
desde un e xtremo al punto medi o del de vanado. Obsrve se. co mpa ra ndo la Ec. ( 17- 13) co n la ( 17- 15 ) qu e
la ten sin de salida e n continua de la conexin de onda completa es e l doble q ue en el ci rc uito de med ia
ond a.
De las Ecs. ( 17-2) Y ( 17- 13) se ded uce que la te nsi n de salid a en continua va ra con la corr iente seg n
la s iguiente ex presi n:

2V...
V.... = - - - / .... R,

117 14)

Esta ex presin nos lle va al mode lo de Thevenin de la Fig. 17 -4 salvo q ue e l sum inistro interno (circuito
abierto) e , V = 2VJ7t en lugar de V
C ua ndo c n e! an lisis se incl uye la ten si n umb ra l del diod o V, (mode lo de la Fig. 17 -(~:I). circula la
co rrient e por e l d iodo durante men os de un semiciclo (rectificado r de med ia onda) co mo se aprecia en la
Fig. 17- 6h. En es te ca so. y con referencia a la Fig. 17-6 se tiene

Jrr.

(I 7 1 ~ )

La co rrien te med ia / ,~ t Pro b. 17-2 ) viene d ad a por:

UI

V,
+ U,

( 17-16)

V,
+ UI

( 17 17)

pa ra los rect ificado res de med ia o nda y de onda co mpleta respect iva ment e .

Tensin inversa de pico

En cada circu ito rectificado r existe una te nsin mx ima a la qu e se pued e someter e l diod o. A e sta

Circuitos y sistemas de potencia

755

v;.1

R,

v,
+ .j.-

Diodo
ideal

u/rl)

~
R,.

",
O

"'
lb )

rQ j

Figura 176. (a) Circ uito eq uivalente de un rectillcador. El diodo est represe ntado por su modelo de gran seal Rr V1 Y un diodo
ideal. (h) O ndas de ten sin de entr ada y la corriente de carga. (No /a: el diodo no cond uce hasta que v. supere V;, esto Justifica los
ngulos el y el de encendid o y ex tincin respectivamente.)

tensin se le den omina tensin inversadepico porque tiene lugar durant e la parte del ciclo en que el diodo
no conduc e. Segn la Fig . 17-2 resulta evidente que en el rectificador de media onda la tensin inversa de
pico es V ..' Vamos a ver que en el circuito de onda completa se llega al dob le de este valor. En el instante
en que la tensin del secundario del transformador respecto a su punto medio est a su valor de pico V..
el diodo DI est en conduccin y el D2 cortado. Si apli camos la ley d e Kirchh off alrededor del lazo y
prescindimos de la pequ ea cada de tensin a travs de DI, obtend remos 2Vm como tensin inversa de
pico a travs de D2. Obsrvese que se llega a este resultado sin hacer referencia a la naturaleza de la carga,
que puede ser una resistencia pura RL o una combinacin de RL y algunos elemento s reactivos que pueden
haberse aadido para filtrar el rizado. Llegamos a la conclusin de que en un ci rcuito de onda compl eta ,
independien temente del filtro empleado, la tensin inversa de pico a travs de cada diodo es el doble de
la tensin mxima del transformador medida desde su cen tro a cualquiera de sus extremos.
En la Seccin 16-15 se trat sobre la rectificacin de una senoid e con valo r de pico meno r que VT

,
D2
DI

R,

'i r

",

A,

D'

D3

Figura .7 .7, Puente recrificadcrd e onda completa.

173. OTROS CIRCUITOS DE ONDA COMPLETA

Existe una variedad de circuitos rectificadores aplicables para distinto s usos. Entre ellos estn los
circuitos de puente, varios dobladores de tensin, y otros mu It iplicado res de tensin. Los puentes se aplican
no slo en circuitos de potencia sino tambin como sistema rectificador en medidores de alterna de un
amplio campo de frecuencias.

756

Microeectr nica moderna

Rectificador de puente
Los principios del circuito puente estn representado s en la Fig. 17-7. Para compren der su funcionamiento basta observar que dos diodos conducen simultneamente. Por ejemplo, durante la parte del ciclo
en la que la polaridad del transformador es la indicada en la figura, los diodos I y 3 estn en conduccin
y la corriente pasa desde el extremo positivo al negativo de la carga recorriendo el itinerario sealado.
Durante el siguiente semiciclo la tensin del transformador cambia de pola ridad, y son los diodos 2 y 4
que envan corriente a la carga en el mismo sentido que en el semi-ciclo anterior.
Las principales particularidades del circuito puente son: las corrientes tanto en el primario com o en el
secundario del transformador son senoidales y por tanto se puede emplear un tra nsformador ms peq ueo
que el del circuito de onda completa de igual salida; se emplea un transformador sin derivacin central;
y cada diodo tiene a su travs la tensin del transformador s610en el ciclo inverso. Portado ello, el ci rcuito
puente es adecuado para aplicaciones de tensiones altas.

Medidor rectificador
Este instrumento , representado en la Fig. 17-8, esencialmente no es ms que un sistema rectificador
de puente, salvo que no necesita transformador. Por el contrario. la tens in a medi r se aplica entre dos
vrtices del puente a travs de una resistencia R, emplendose como aparato indicador un miliampermetro
de continua conectado entre los otros dos vrtices. Puesto que el miliampermetro mide los valores medios
de la corrie nte, se calibra la escala para que indique valores eficaces al aplica rle entre los terminales de
entrada una tensin senoidal. En consecuencia. este aparato no da indicaciones correctas si se emplea con
ondas que contengan armnicos apreciables.

D'

DI

Figura 118. Yoltfmetro rectiflcadcr.

Multipli cadores de tensin

En la Fig. 17-9 vemos un circuito doblador de tensin que da una tens in aproximada mente doble de
la mxima del trans formador sin carga. Este circuito funciona cargando alternativamente cada uno de los
dos condensadores a la tensin de pico V del transformador. descarga ndo continuamente la corriente
desde los condensado res a travs de la carga. Al mismo tiem po. los condensadores aplanan el rizado en
la salida.

17-4. FILTROS CAPACITI VOS

Frecuentemente se lleva a cabo el filtrado conectando en paralelo la carga y un condensador. El

Circuitos y sistemas de potencia

757

A,

l'i~lI rll

_ e

17-9. Puente ret:lifit:lldox a manera de circuito dob lado r de Ic n, in. Los d,,, t:()fIdc-nsadorc:, reemplazan 1m; dos diOlkbdc:

I;l. Fi ~. 17 7 .

funcion amiento de este sistema se basa en el hecho de que el condensador almacena energa durante el
periodo de conduccin y la devuelve a la carga durante el periodo inverso o no conductor. De esta forma
se alargael tiempo durante elque la corriente pasa por la carga disminuyendo considerablementc el rizado.
La tensin de rizado se define como desviacin de la tensin de 1<1 carga respecto a su valor medio.
Consideremos el rectificador capacitivo de media onda de la Fig. 17 10. Supongamos en primer lugar
que la resistencia de la carga RL es infinita. El condensador se cargar a la tensin mxima V... del
transformador. El condensador mantendr esta tensin ya que no hay ningn camino porel que esta carga
se pueda eliminar pues el diodo no admitir una come nte negativa. La resistencia de l diodo en el sentido
inverso es infinita y no puede circular ninguna carga durante esta partedel ciclo. Enconsecuencia la accin
del filtrado es perfecta, y la tensin v..del condensador se mantiene constante en su valor de pico como se
ve en la Fig. 17- 11.
Evidentemente, la tensin '', a travs delcondensador es igual a la de la carga, ya que ambos e lementos
estn en paralelo. La tensin \' en el diodo viene dada por

v ::: V I - v"
(1718)
En la Fig. 171 I se ve que la tensin en el diodo es siempre negativa y que la tensin inversa de pico
es el doble que la mxima del transformador. Por tanto, cuando se emplea el filtro. la presencia del
condensador hace que la tensin inversa de pico crezca desde un valor igual al doble del mximo del
Iransformador.
Supongamos ahora que la resistencia de carga RL sea finita. Sin el filtro capacitivo de entrada, la
corriente y la tensin en la carga durante el periodo de conduccin sern funciones senoidales del tiempo.
La inclusin de un condensador en el circuito hace que ste se cargue en escaln con la tensin aplicada.
Adems, el condensador debe descargar a Iravs de la resistencia de carga, ya que el diodo impedir que
haya corriente en sentido negativo. Evidentemente el diodo acta como un interruptor que permite que la
carga fluya hacia el condensador cuando la tensin del transformador supere a la del condensador y que
procede a desconectar la fuente de potencia cuando la tensin del transformador sea inferior a la del
condensador.

~EJ J
'1

F.'1

ene.a.

'-----'-'---

Figur a . 7.IO. Recliftt ador dc: media onda coo filtrocapaci livo.

-1

/1,
R,

10

'.

--+-------'
~
.",.

75 8

M lcrorlulr6nlCtl modrnlo

Tensin de salida en carga

Durante el interva lo en el que el diodo de la Fig. 17- IOes t en conduccin. la tensin del transformador
queda aplica da directamente a la carga (suponiendo que se pueda despreciar la cafda en el diodo). Por
tan lo,la tens in de salida es v. = V. sen CJJI. MientrasD no conduzca, el condensador se descarga a travs
de la carga con una constante de tiempo CN... La onda de salida de la Fig. 17- 12 est" formada de partes
senoida les (cuando D conduce) unidas con segmentos exponenciales (cuando D est en corte) . El pun to
en el que el diodo em pieza a conducir se denomina de conexin I f y el en q ue cesa la conduccin, de
desconexin 'l' lo que queda indicado en la Fig. 17-13.

"

/~~ ,

v.
\

''

\. ~/

Fll ur. 171 1. Tensiones en un reccifK:ador de media onda con filtro capacitivo. sin carga. La lensin de u lida v. es c:onslanle
(fiIlnldoperfec:lO). La lensin del diodoes negaliva en c:ualquierTTl(lmenlo. y la tensin invena de pico es 2 V.'

El momento del corte se obtiene (Prob. 17- 12) de la ex presi n de la corriente; en la Fig. 1710 cuando
= V.sen w. El tiempo en e l que; = Oda el ,,"gulo de corte {J)l r- El punto de cooeJ.in se halla grficamente
buscando el momento en el que la porcin exponencial de v. en la Fig. 17 12 corta la curva V.. sen WI(del
siguien te cic lo) . La validez de esta premisa parte del hecho de que en un instan te de tiempo superior a I f
la tensin VI del trans formador (cu rva senoidal) es superior a la tensin del condensador lO. (curva
exponencial). Puesto que la tens in en el diodo es V =VI - lO.' v ser positiva ms aH" de ' 1 Y el d iodo se
har conductor. Por tanto, ' 1 es el punto de conexin. El e mpleo de un condensador grande para mejorar
el filtrado con una cargaR, dada . viene acampanado de un pico e levado de la co rriente /. del diodo para
una corriente de carg a media. especificada. ; se hace ms picudo y el periodo de cond uccin disminuye a
medida que C se aumenta. Hay q ue remarcar que el uso de un filtro ca pacitivo puede imponer serias
restricciones al diodo ya que la corriente media puede muy bie n estar comprendida dentro de los valores
nominales y s in embargo ser excesivos los valores de punta.
lo.

Punto de corte

',-\
\

,.

flcurll 1711. Forma leric:a de las onda5 de c:orrienle del diodo Yde la lens6n de ylida de un teCliflC1ldor de media onda con
filll'Ocapacilivo.

Circuitos y sistemas de potencia

759

Circuito de onda completa

Co nsideremos un rectific ador de onda completa con filt ro capacitivo, obtenido co locando un condensador C a travs de RL de la Fig. 17-5. El anlisis de este circuito requiere una simple extensin del realizado
para el circuito de media onda. Si en la Fig. 17-12 se aade una semi -senoide entre 7[ y 27[ se obtendr la
onda completa de tensin marcada de trazos en la Fig. 17-13. El punto de conexin reside aho ra entre 7[
y 21tdonde la porcin exponencial de v" corta esta senoide. El punto de corte es el mismo que el hallad o
para el rectificador de media onda.

'.

"

,,
,
, ,,

\ ,,,

2,

,
\

,
t

,,

\1
3,

Figura 1713.Onda aproximadade la tensinde la carga en un rectificador de onda completa con h ro capaciuvo.

Anlisis aproximado
Se puede obtener la tensin de salid a e n continua para uno s valores dados de los parm etos 00, R. e
y V.. a partir de la construccin grfica de la Fig. 17 13, pero ta l anli sis es pesado y com plicado. Por
tanto. vamos a presentar una solucin aproximada sencilla y suficiente para aplicaciones industriales.
Supongamos que la onda de tensin de salida de un circuito de onda completa con filtro capacitivo
pueda representa rse por la aproximacin lineal mostrada e n la Fig. 17-13. Observemos que con valores
grandes de e (de modo que mCRL I ) ro'l tiende a 7[/2 , y '', tiende a V.. en 1=' 1' Adems sie ndo e muy
grande el decaimiento exponencial puede sustituirse por una ca da lineal. Si llamamos V, a la prdida IOtal
de tensin en el cond ensado r (1a tensin de rizado) tendremos que segn la Fig. 17-13 el valor medio de
la tensin es aproximadamente
(1719)

Sin embargo, es necesario expresar V, en funcin de la corriente de carg a y de la ca pacidad. Si T 2

representa el tiempo total de no conduccin, el condensador, cuando se descarga con 1",. co nstante, perder
una carga loc T2 Por tanto. la variacin de tensin e n el condens ador ser Id< Tl e. o sea

::=

/dc T2

(17-20)

Cuanto mejor sea la accin de filtrado. menor ser el tiempo TI de conduccin y ms se aprox ima r

T2 al tiempo de un semi-ciclo. por lo que supondremos que T2 = TI2 = 1/2 f, siendo f la frecuencia
fundamental de la red de potencia. As,

(17-21)

y delaEc.(17-19'

760

Mtcroetear nico moderna

J",

V" = Ve. - 4f C

(17-22)

Este resu ltado est de acuerdo con el mtodo de Thevenin de la Fig. 17- 14 con la tensin en circuito
abierto V = V.. Yuna resistencia de salida eficaz R == 1/4fC.
Vemos que el rizado vara en proporcin di recta a la corriente de carga e inversa co n la capacidad. Por
tanto, para mantener bajo el rizado y asegurar una buena regulaci n debe n emplearse condensado res
grandes (del orden de decenas de microfaradios). Los condensadores ms corrientes para este tipo de
aplicacin son los electrolticos. que tienen polaridad por to que hay que tom ar la precaucin de conectarlos
al circuito con el terminal marcado + al iado positivo de la salida.
Las principales cualidades que se pretenden al usar filtros con co ndensador de entrada son: poco rizado
y elevada tensin con carga ligera. La tensin sin carga terica mente es igua l a la mx ima tensi n del
transformador. Los inconvenientes de este sistema son: una regu lacin relativamente pobre, mucho rizado
con cargas fuertes y las puntas de corriente que los diod os deben pasa r.
Aplicando a un circuito de media onda un anlisis aproximado similar al qu e acaba mos de ver, se
mostrar que el rizado, as como la cada desde descargando hasta una carga dad a, son el dob le de los
valores ca lculados para el rectificador de onda completa.
6

Dol

~O;fi"dO~

l.",. ,

,.,
L,
~I

reclificad~~

R,

L,

I_C

A la
carga

lb ]

Figura 1714. Filtros: {al con entrada capacitiva, y (b ) con entrada inductiva.

Filtros de entrada capacitiva e inductiva

Empleando ms de un elemento almacenador de energa se consigue filtrar ms ecazmenre la onda
de salida de un rectificador. El circuito de la Fig. 17-140 es un fi ltro de entrada capacitiva y el de la Fig.
17 14h es de entrada nductva. En ambos circuitos las resistencias N, R. Y R1 son las de las bobinas
correspondientes a cada inductancia. Sus reactancas L r- L: y L de la Fig. 17- 14 se eligen para que resulten
elevadas a la frecuencia alterna. As. act an de atenuadores del rizado de tensin. pero como su reacrancia
es nula cuand o ro = O. no afectan a la salida en continua. El an lisis de estos filtros es objeto de los Probo
17-13 y 17-14.

17-5. SUMINISTRO DE POTENCI A REGULADO

Un suministro de potencia regulado es un circ uito electrnico d iseado para que d una tensin en
continua predeterminada V.. independientemente de la corriente IL emanada de V..' de la tem peratu ra y de

Circuitos y sistemas de potencia

761

cualquier variaci n en la tensin de la lnea de altern a. Un suministro no regulado co nsta de un

transformador. un rect ificador y un filtro como se ve en las Figs. 17-5 y 17-10.
Existen tres razones por las que un suministro de potencia no regulado es insufi ciente para muchas
aplicacione s. El primero es su pobre regula cin; la tensin de salida no se mantiene constante al variar la
carga. La segunda raz n es que la tensin de salida en continua vara con la entrada en a lterna. En a lgunas
pob lacione s, la ten sin de la red (de valor nominall1 5 V) puede variar entre 90 y 130V. y no obstante es
necesario que la tensin en co ntinua sea prcticament e constante . Y la terc era raz n es que la salida en
continua vara con la temperatura debido principalmente a los e leme ntos se mi-co nductores empleado s.
En el circuito de la Fig. 2-3 2 pued e emplea rse un diodo Ze ner como regul ador simple. Este c irc uito,
ya descr ito en la Seco2- 11 est limitado por la corriente (y pote ncia ) nom inal del diodo Zener empleado .
Este diodo debe ser ca paz de soportar una corriente superior a la en viada a la carga.
Para salvar los tres incon venientes antes citados as como la limitac in de co rriente del diodo Zener
se emplea el circuito con realimentacin de la Pg. 17-15. T al sistema co nstituye un suministro de poten cia
regulad o. En la Fig . 1715 vemos que este sistema repres enta un caso serie-paralelo (realime ntacin de
tensin en serie ) si admitimos que la ganancia de tensi n del seg uidor de emisor Q I (QI se denomina
tambin transistor o elemento de paso ) vale aprox imadame nte la unidad. en tonces V'o = Vo' y
(17-23)

siendo
(17-24 )

De la Ec. (I 7 ~23 ) se deduce que

Av

,-v

1,

R,
y'

+
+ 1'1

Al '

Redde
realimentacin

"

Amplificador
diferencial

R,

e"".

R,
J

Figura 1715. Unsistemade suministrode potenciaregulado.

76 2

sttcroetectrontca moderna

Estabili zacin
Puesto que la tensin continua de salida \1" depende de la tensi n continua de entrada V .. de la
corriente de carga 11 y de la terupcnnura T. la variacin 6.\'" de la tensin de salida dcl suministro de
potencia puede ex presarse de la siguiente fonnu:
~\ .

no

fI\ '

= ~.H . + ~ .U
..
il\ ..... ...
iI/ 1
I

l\-'

+ ~j, T

,,"r

( 17-2M

estando los tres coeficientes definidos por

.Jo / ,

lO

( 17-27)
s

"

m -2M )

11 7-29 )

para el factor de regulacin de entrada, la resistencia de salida y el coeficiente de temperatura respectivamente.

Cuanto rns pequeos sean los tres coeficientes tanto mejor ser la regulacin. La variacin ~ V .en la
tensin de entrada puede ser debida a variaciones en la tensin de la red de a lterna o al rizado motivado
por un filtrado inadecuado.

17-6. REG ULADORES MONOLTICOS

Es Interesante observar que si se construyera un regulador de componentes discretos, topolgicarnente
se parecera a la Fig. 17- 15: el amplificador Al sera un Amp-Op (tal como el .tA74 1o el LM30 IA) y la
baterfa l /( sera sustituida por un diodode referencia (un LM103. LM199 o un Zener). Con el advenimiento
de la electrnica se ha hecho tcnica y econmicamente posible incorpora r todos 105 componentes en
forma monoltica. obtenindose todas las ventajas de los circuitos integrados: un funcionamiemo excelente. pequeo tamao. empleo fcil. bajo coste y alta fiabilidad.
Como ejemplo de regulador monoltico est el MC78lXX: de Motorcl a. de tres terminales, positivo.
de tensin fijada. La Fig. 17-16 representa la aplicacin normal en la que se han solucionado las complejidades del usuario. El condensador de entrada e, se necesita para compensar los efectos inductivos
relacionados con las largas lneas de distribucin de potencia. mientras que el de salida C.. mejora la
respuesta transitoria. Estos dispositivos no necesitan ajuste alguno; tienen una salida preestablecida por

Circuitos y sistemas de potencia

763

el fabricante a una ten sin industrial normali zada de 5. 6, 8. 12. 18 24 V. (Un MC7824C representa un
regulador de 24 V). Debe haber una diferencia de 2V entre la entrada y la salida. Estos reguladores
admiten corrientes de salida por encima de 1,0 A. Tienen protecciones contra cortocircuitos internos que
limitan la corriente mxima que pasa porel circuito, contra inconvenientes trmicos y asegurando el buen
funcionamiento de la zona del transistor de salida. Los coeficientes tpicos para la estabilizacin son :

Sv

:=

10- 3

Ro

= 30

1 mVr C

c.

C,

Cermica

Sr

Entrada ~--r----<'-

0.33 ,lIf

mO

I,F

Tantalio

Figura 17-16.Reguladormonolllico de tresterminales, positivo, tensinfijada. La corriente de reposo es I

Q

El nivel de complejidad que se puede afrontar con las tcn icas de integracin monoltica pueden
aprec iarse observando la Fig . 17- 17 que es el esquema del circuito MC7800C. Hacia la izquierda de l
recuadro sombreado tenemos la tensin de referencia VR de la Hg. 17-15. Este es el desp lazador de nivel
de la Fig. 14-lla con diodo Zener de entrada al segu idor de emisor. La zona sombreada de la Hg. 17-17
es el amplificado r diferencial Av de la Fig. 17 15. Puede verse la semejanza de diseo con la configuracin
del Amp-Op 741 de la Fig. 14-19. El divisor de resistenciaR , y R2 (Pig . 17-17 ) corresponde a la misma
red de realimentacin de la Fig. 17-15. El par Darlington Q' y Q" de la ya citada Fig. 17-17 forma el
elemento de paso Q 1 de la Fig. 17- I5.
Los circuitos de prote ccin estn sealados con lfneas gruesas y merecen una explicacin. Ellimitador
de corriente est formad o por R.l R~, YQ2. La seguridad de funcio nam iento se cumple de la siguiente
forma. Si la salida baja debido a una sobrecarga, aumentando con ello la tens in colector-emisor de Q' ,
el diodo Zener (que con cargas normales est cortado) conduci r. En estas condiciones se envfa a Q2
suficiente corriente de base para que ste conduzca robando a su vez exci tacin de base de la
combinacin Darlington Q' Q" . De esta forma , el producto tensin -corriente del elemento de paso queda
limitado a una disipacin de potencia razonab le.
Veamos a continuacin la proteccin contra una sobrecarga trmica. Una fraccin de la tensin de
referencia que aparece a travs de R, se aplica a la unin base-emi sor de Q3. Con un valor fijado de VaEJ'
la corriente de colector IJ aumenta rpidame nte al aume ntar la temperatura. Por tanto, a tempe ratura
suficientemente alta (sea por disipacin de potencia o por un ambien te ca luroso) el transistor Q3 conducir
ms, y nuevament e debi litar la excitacin de base de los transisto res Q' Q" bajando as la temperatura.
El emp leo de reguladores monolticos permite distribu ir tensiones no regu ladas por el equipo electr nico y prever una regu lacin arbitraria como por ejemplo en los circuitos impresos individuales. Junto a
las ventajas de este cam ino estn la mayor flexibilidad en los nivele s de tensi n, la regulacin de las etapas
individuales y la mejora del aislamien to y desacoplo de tales etapas.
Existen reguladores monoltico s en multitud de variante s: fijos o variables , tensiones de salida positi vas
o negativas, fuertes corrientes de salida (> lA), tensiones de salida elevadas (> 24V) y salidas simp les o
dobles (). El usuario puede disponer tambin del regu lador normal de tres term inales (Fig . 1716) como
bloque constructivo bsico para adaptar su funcio namiento a neces idades especficas. Estas tcnicas sern
objeto de los Probo 17-19 y 1720.

764

Microelectrnica moderna
1
Entrad a V,"

100

500

l...

II~

10

100

k!l

.--

ni

Hl

-r

h..

1,.=

Elc me nlo
00 puso Q I

Q'

h..
I-.-,QJ

Q"

Q2

3..1

kU

,.1~

6kQ

ze

1.4
kQ

kll

R,
51m

Circuito oc
protecc i n

240 0.3
R.. R,
2

},.1

h..

2.7

200

in

R,
2 Hl

f"

1
kQ

kU

Ro' 00

f-.-

30 pF

~Il~t
6
Ul

0.25

re al rucntucin

R,
5

'"

5
kQ

T ierm

Referencia
A mp lificad or d iferenci al

Figura 1717 . Esquema del circuito del regulad or monoltico serie Me 7800c (Cortes!a de Motoro/a Semiconductor,ne .).

17-7. REGULADOR DE CONMUTACIN

Los regulad ores vistos en la seccin anterior tienen, a pesar de su utilidad, tres inconveniente s:
l. En un suministro de potencia que comprenda una conversin de alterna a continua (transformador,
puente rectificador y filtro) la polaridad y magnitud de la tensin en continua no regulada (en bruto)
puede ser un parmetro del diseo y no existe ningn problema inherente. Por el contrario. si en un
sistema con un suministro de tensin en continua (como p.ej. de + 5V para puertas TTL)se precisan
15V para operar el Amp-Op puede ser fsica y econmi camente impracticable aadir la ayuda para
tensiones adicionales en continua.

Circuitos y sistemas de potencia

765

2. Un sistema alimentado por una batera, tal co mo un sistema de co municacio nes en el campo o en un
satlite en el espacio, no tiene ninguna fuente de alte rna, y por tanto debe ge nerar todas las tensiones
(positivas o negativas)a partir de la nica fuente de continua disponible. Este sistema es un conve rtido r
continua-contin ua.

3. La magnitud de la tensi n de entrada debe ser mayor que la salida, y los reguladores serie son de por
s ineficaces . Cuanto mayor sea la diferencia entrada-salida para una corriente dada, lanto mayores
sern las prd idas. Un sistema regulador TTL trabajando a IOV tiene en el mejor de los casos un
rendimiento del 50 % y si 10 hace a 20Vel rendimiento baja al 25%.

Topologa del regulador de conmutacin bsico

Estos tres inconvenientes pueden eliminarse usando un regulador de co nmutacin. En la Fig. 17 18 se
representa el lazo de control regulador bsico. La tensin de entrada no regu lada es V.. y la de salida
regulada es Vo ' La corr iente de salida ced ida a la carga R L debe ser grande (por ejemplo, de algunos
amperios),
El bloque sombreado contiene circuitos de baja potencia que se fabrican en un solo chip integrad o. El
regulador de ref erencia es el de paso descrito en la Sec.17-6, cuya salida es la tensin de referencia
regulada V.., que sirve de tensin de suministro de potencia para todo s los circuitos del chip. Puesto que
la corriente motivada po r V..,res pequea (p.ej . 10 mA), la escasa prdida de potencia en el regulador de
paso no debe afectar sensiblemente al rendimiento conjunto del sistema.
La topologa de la Fig. 17-18 corresponde a la de un sistema de realimentacin serie-paralelo
(realimentaci n de tensin en se rie) y la co mparacin entre la entrada fija Vmcon una fraccin RI(R, +
R 2) de la salida Vo se lleva a cabo con el amplificador diferencial (ampliticadorde error). Tambin existe en
el chip un generador de onda triangular de periodo T (ci rcuito no indicado en la Fig. 17 18) aplicndose
su salida v al terminal no inversor de un comparador que funciona como modu lador de ancho de l impul so
(PWM). La tensin de salida v. del amplificador de error se aplica al termi nal inversor PWM co mo en la
Fig. 17 18. Este modu lador acta como se describe en la Sec .15-15 enge ndra ndo una onda cuadrada \ 'A

"

o
e

R,

Fi:ura 1718. Topologa de l reguladof-de coo mulacin b~ico. Los circe irosdel rectngulo sombreado se fabrican en un solo ch ip.
1...0$ dems compoeerues son etememos discretos eooeereoos eneecrmeme al eh ip.

766

Microetectrontca moderna

de periodo T cuya asimetra 5 vara linealmente con v"', La salida VA del PWM excita un interruptor de
potencia (indicadoen el bloquede la Fig. 17-18) creando una onda cuadrada (de periodo Ty asimetra del
ciclo5)cuyo valor mnimo es cero y el mximo Vin' Estaonda cuadrada se filtra mediante unacombinacin
LC que acta como un filtro paso-bajo. Si la reactancia de e es muy inferior a la de L a la frecuencia
fundamental, todaslas componentes de Fourier de la onda cuadradaquedan muy amortiguadas. Dicho de
otra forma: si T/2rr.C 2TCL(f o si "Le T/2lf., Vo ser una constante igual al valor medio de la onda
cuadrada.

Tensin de salida regulada

Puesto que hay un cortocircuito virtual entre los terminales de entrada del amplificador de error,
R1V ,j CR1 + R~) y la salida vendr dada por

Vn'l =

Vo = V' d

(1+ ~~)

(1730)

Obsrvese que esta tensin regulada es independiente de las variaciones de la tensin de entrada V", Y
de las variacionesde lacorriente decarga,dependiendo nicamente de laconstanciade la tensin regulada
V'''I y de la relacin RjR 1 Si por ejemplo la tensin de referencia es la de alimentacin para las puertas
lgicas TIL, de forma que V"'I = 5V, y si deseamos una salida Vo = 15Vslo es necesario elegir R1 = 2R1
Como ya se ha indicado antes, Vo es el valor en continua de la tensin de salida v /I de la onda cuadrada
del interruptor, cuyo valorde pico es V"" Por tanto, estaconfiguracin slose puede emplear si Vi. > Vo- Este
sistemade gobiernofunciona de manera que genera automticamente una tensin de error v'" de tal forma
que el modulador PWM tiene el valorcorrecto de 5 para hacer que vB tenga el valor Vo en continua dado
por la Ec. (17-30).

Rendimiento
En la Fig. 17 1Hse observaque la corriente de salida pasa desde v.. a travs del interruptor de potencia
y la inductancia a la carga. Empleando un interruptor de bajas prdidas (interruptor de transistor con VCEI ,.,)
baja y velocidad de conmutacin alta) y un filtro con Q elevado (una inductancia con poca resistencia).
el rendimiento de la conversin supera frecuentemente el 90%.

El interruptor de potencia
La accin del interruptor de un polo y dos posiciones (SPDT) de la Fig. 17 -18 se puede conseguir
tambin con la combinacin de la Fig. 17- 19(1, de un diodo y un interruptor de un polo y una posicin
(SPST)(sustituido por un transistor en la Fig. 17- 19h). Estn incluidos, el filtroLC,la carga R,.y el bloque
modulador del ancho impulso (PWM) que excita el interruptor, pero para simplificar se ha prescindido
de R1 , Rr, y del bloque integrado.
El circuito funciona de la siguiente forma: Cuando el interruptor est cerrado el diodo est polarizado
en inversa por V,n y la corriente de carga 11. la suministra 1'/1 = V"' a travs de L. En la segunda parte del
ciclo,cuandoel interruptorest abierto, la corriente de la inductancia no puede bajar instantneamente (si
tal hiciera, la tensin en la inductancia L ditdt, sera negativa e infinita). Por tanto, en el instante en que
se abre el interruptor il. permanececonstante y la circulacin de corriente debe ser desde tierra a travs del
diodo y de la inductancia hacia la carga".Despreciando la cada en el diodo, tendremos \'/1 =O. Por tanto,

Ctrcuttos y sistemas de pot encia

767

v"

V" >
V" e
\

PWM
~
\',

-~

v,

1'"

lmcrrUl* >r 0..' ["'lcncia

( lI!

Fi~lIra

(J

ln'c lllll""r dc ["' tcnd a

l b)

1719. (a ) El inte rruptor unipolar de dos direcciones (SPDT )dc la Fig . 17 18 se sustituye pnr ctrc de una direc c in ($I'S1')

y un diodode retorno. (11) Disposicin prcticudcl interruptorempleandotransistores. La sa lida es positivay menorque lnemruda.

1', es una onda cuadrada de periodo T y asimetra . con un valor m nimo cero y mximo V,n' Esta for ma
de onda es idntica a la de 1', de la Fig. 17-18. Por tamo. el ci rcuito de la Fig. 17-19(1 acta exac tamente
como el de la Fig. 17- llt Puesto que cuando el interrup tor se abre I'B retrocede de Von a cero, cstu
configuracin ju stificarla el nombre de convertidor de ret roceso (flyback).
El interruptor SPST de la Fig. 17-19(1 puede compararse a un trans istor de potencia pnp QI corno
indica la Fig. 17-19h. Si la corriente de carga es de l A, la corriente de colector de Q l ser de l A, Ycon
Pf = 100, la corriente de base ser de lOmA. El transistor Q2 se emplea para suministrar esta elevada
corriente de base. Obsrvese que Q I y Q2 forman un par Darlin gton (Sec. l0- 14). Para exc itar estos
transistores con la tensin de polaridad apropiada de be inve rtirse la tensi n de salida 1'..\ de l PWM, y por
tanto, para completa r el interruptor de la Fig. 17-19h se hace necesari o el transistor Q3.
Con 1'..\ positivo, Q3 conduce y su corriente de colector (a trav s de las rcxlstencias de l Interruptor)
polariza Q I y Q2 a conduccin, de forma que I' B '" Vio' Por otra parte,si \'..\ es negauv o o ce ro. Q3 no conduce
y no hay corriente en las resistencias de polarizacin. Por tanto Q I Y Q2 estn cortados y el interru ptor
est abierto. Por la acci n descrita en el prrafo anterior. el diodo de retroceso se pone en conducci n y
1', = O. Este proceder seala que el interruptor de potencia de la Fig. 1?-19h es la realizacin pr ctica del
imerruptor ideali zado de la Fig. 17- 1911. Incidentalmcnte el transistor de baja potencia Q3 se fabrica
formando parte del chip integrado representado en el rectngulo sombreado de la Hg. 17-18.

17-8,

TOPOLOGAS ADICIONALES DEL REGULADOR DE

CONMUTA CiN

En la configuracin de [a Fig. 17-19101 tensin de salida es positiva y menor q ue la tensin de entrada

768

Mtcroetectronica moderno

(V I1 < V,n) como se ha compro bado en la seccin anterior. Esta restriccin se ev ita con la configuracin de la
Fig. 17-20 como demostraremos seguidamente. Consideremos el interv alo TI cuando el interruptor est
cerrado. El diodo tiene polarizacin inversa por la tensin pos itiva Vo ' e l lazo de realimentacin est abierto
y C se descarga a travs de Re Haciend o CHl- TI ' la ca da e n Vu (tens in de rizado) es pequea. Dur ante
este intervalo la tens in de entrada lo es a trav s de L y la inductancia il- aumenta en dil- = V.n drIL ::: V;,,T. /L.

Co nsideremo s ahora el intervalo T1 durant e e l q ue e l interrupt o r es t abierto. Puesto q ue la co rrie nte

e n una inducta nc ia no puede cambiar insta ntneamente . (TI ) = l-(TI +) y por tanto e l diodo pasa a
cond ucc in e ,. pasa 'a travs del d iodo hacia C. En estado estable la tens in a travs de C debe ser la
mis ma al final del per iodo T TI + T1 q ue la que era al pr incip io r = O. An logamente la corrien te de be
me ng ua r (di l-kll < O) d urante T1 e n la cuanta V,nT/L qu e aument d urante TI' Despreciand o la ten sin
en e l d iod o de la Fig. 17-20 se de duce qu e 1'0 (ten sin de sa lida instantne a ) viene d ada por

v"

Vin

L dildr > V;n

po rq ue diJdr es nega tiva. Esta argumentac in demues tra que en es ~a con fig urac in la salid a Vo supe ra a
la entrada . Incident almente la accin de interrupt or se obtie ne emp lea ndo e l par Dar flngton QI-Q2
e xcitado por Q3 en form a similar a la indicada e n la Fig. 171 9 b.

Tensiones de sa lida negativas

Para o btener un suminisiro nega tivo a partir de una ten sin cont inua se ut iliza , par a lo s co mpo nent es
de potencia la config uracin de la Fig. 17-2 1. Su pondremos que Vo < O y seguidamente j ustificare mos esta
supo sicin. El argumento es semejante al empleado en e l prrafo anterior. Durante e l intervalo TI c uando
el interru ptor est cerra do. el diodo est en cort e porq ue la te nsi n de l ctodo es + V,n' y la del nodo es
nega tiva . El co nde nsador de scarga ligeramente a trav s de la carga y la corriente de la inducrancia aume nta

D
~,

"
e

F igura 17-20. La salida es poshiv u y mayo r que la entrada con esta dispos ici n de los co mp onentes de putcncia en un regulador
de r r mmutaci n

e n V,ft T/L. En e l momento en que se ab re el inte rrupt or ', no puede cambiar y e l di od o se ve ob ligad o a
co nduc ir de for ma que it c ircula por el lazo formado por L. C y O. Puesto q ue i/. ent ra en la placa inferior
de C . sta se ca rga posit ivamente y la tensin de salid a es negativa . Otra pru eba de que VII < Oes que ilde be d isminu ir d urante el inte rvalo T lo mismo que creci du rante T I de fo rma q ue diJdr < O y por tanto
l ' "" L di [dt es negativa. No existen restriccio nes en cua nto a la magnit ud de V : puede se r mayor o me nor
o
fJ
t.
be
que V,n' Su va lo r viene det erminado por e l lazo de gobierno de la Fig. 17 18. S i Vo es ne gativo de
emplearse un desp lazamiento de nivel para q ue la te nsin efec tiva de rea lime ntacin sea posit iva . Esta
configurac i n se indic a en e l Probo 17-22 .

Circuitos y sistemas de potencia

769

Figura 17-21. En unregulador-de conmutacinesta topologa dar una tensin de salida positiva.

Convertidor continua-continua a contra fase acop lado por transformador

Esta configuraci n de regu lador de conmutaci n es de la ma yor flexibil idad porque la salida VI) puede
ser mayor o menor que la e ntrada e n continua V , y el sig no de VI) puede ser el mismo o el opuesto al de
V in0 La topologa de los componentes de pote ncia puede verse en la Fig. 17-22. Emplea un transfo rmador
con ncleo de hierro. con toma central en el primario (I'PI = 1'...) Yen el sec undar io (I's/ = vs) . El nmero
de espiras en el sec undario es e veces el del primario, de fonnaque I 'SI = 111',,/ YI 'S! = 11 v,,! ' Si 11 > I se puede
tener Vo > Vi" mie ntras que con 11 :S: 1, V," V(l'
Los dos interruptores SWI y SW2 estn gobe rnados por las ondas 1'..\1 y I',, ! que se obtienen de la salida
1'" del modula dor de ancho de impulso (PWM) (co mo se det alla en la Fig. 17-24). Las ondas 1'" . I'M Y I'M
estn representadas en las Figs. \7 - 230 b Y e respectvarnente. La onda 1'" procede de l PWM de l bloque
sombreado de la Fig. 17 18. Obsrvese que a SWI y SW2 los cierra el mismo ciclo de se rvicio, pero cada
uno acta slo una vez cada dos periodos de la onda v" o dicho de otra form a. cada Interru ptor acta a
frecuencia mitad que la del convertidor de la Fig. 17- 18. El inte rruptor SWI (o SW2) es un transistor c uya
onda de base es 1'" (o l',,?).

----,,
,

DI .

SWJ

V.
8

V.

PWM r-;>'---+
A

-l

V"

V"
V;.
- +

R,

+
~

v"
D2

SIV2

,,

----,

Interruptor de potencia

, Figura 1721. ReguJadorde conmutacinen contreraseacoplado por transformador.

De la Fig. 17-22 se deduc e que las te nsiones primar ias- vie nen dadas po r

770

Microelectrnica moderna
si SWI ce rrado y SW2 abierto
si SWI abierto y SW2 cerrado
si SWI abierto y SW2 abierto.

( 17-3 1)

Esta onda es la rep resentada en la Fig. 17-23d. Las tension es sec undarias V S 1 = \'Sl tienen es ta m isma
forma pero n veces mayor. Mientras I'SI = IIS1 es posit ivo DI cond uce y D 2 es t co rtado y 1'/1 = n V;"' Si
V SI = I'IJ son negativas, D2 conduce y DI est en co rte, y nuevam ent e 1'/1 = nVw ' Cuando V SI = I'Sl = O los
dos diodos quedan conectados en para lelo desde el punto B a tierra y por tanto actan como diodo de
retomo como se ve en Fig. 17- 19 de forma que durante es te intervalo v/I = O. En co nsec uencia, la onda v8
es la ind icada en la Fg. 17-23. Obsrv ese que 1'/1 es proporciona l a v~ . Debido al filtroLC , la tensin de
sa lida Vo es igua l a l valor med io de la o nda 1'/1 pudiendo se r mayor (o menor) que V;n' dependiendo de
que n supere (o sea menor) que la unidad . Si se invierten los diodos, e l signo de Vo es negativo . El bloque A
y B de la Fig. 17-22 sustituye al bloque del interruptor de potencia de l lazo de rea limentacin de la Fig.
17 19b. La sa lida regulad a est dada por la Ec. (17-19 ).

Generacin de las ondas de conmutacin

Vamo s a ver ahora la fonna de obtener las dos ondas de conm utacin I'AI y V~1 a partir de la del PWM
El diagrama de bloques correspondiente es t representado e n la Fig. 17 24 , Y las ondas en la 17-25.
Para engendrar la onda triangular necesaria para el modulador de l ancho de impulso se emplea la onda
vn,,' del osc ilador de onda cuadrada de la Fig. 17-25a. La o nda v~ es la de la Fig . 17-25b. El c iclo de serv icio
Bde v es T/ (f, + T2 ) . El Flip-Flop se emplea como circ uito div isor por 2 cuya e ntrad a es 1'""., siendo las
dos sa1idas complementarias va y v.~ las de las Figs. 17-25c y drespe ctivament e. Las entradas a la puerta
AND, Al (A2) son va ( v.~ y v~., estand o las salidas V~ l y V A2 rep resentadas en las Figs. 17-25b y f
respectivamente. Estas ondas son las empleadas e n las Fig s. 17- 23b Y c.
El interru ptor SWl (SW2) de la Fig. 1722 es t sustituido en la Fig. 17-24 por el transistor de potencia
Q! (Q2). Las corrientes de base de Q I y Q2 1as proporcionan los tran sistores Q3 y Q4 excitados por las
ondas v Al y vM respectivamente. La complejidaddel sistema regulador de la conm utaci n habra imped ido
su empleo si no fuera por el a lto nive l de sofisticaci n alca nza ble con la m ic roe lec trnica moderna. De
ello es un ejem plo el e ncapsulado SG 1524 de la Silico n Gen er al : en este chi p se encu entran los sig uientes
circuitos: regulador de referen cia , modul ador de ancho del impulso (co nsis te nte e n el osci lador en dient es
de sierra y e l comparador), amplificador de e rror, dos transisto res (para Q3 y Q4 de la Fig . 17-240 o Q3
"A '

Sil' I Cena do
~
Sil' 1 Abierto

U~ 2

,.,
D:--

S lI' 2 Cenado
SI\I 2

Abierto

lb!
le l

Id>

Circuitos J' sistemas de p otencia

77 1

"'"
A'

'<'

'J

"
V ~"

Osceoor

"

sw ,

FLlP-FLOP
Q

Onda triangular

.
A2

"

PWM

'"

"

"

S W2

v'" t Fi, . 17-111 )

I' igura . 7-24. Diagrama de bloques del sislem,l empleado para generar las ondas v
del modulador de ancho del impuls(l. Esln representados tambin los transistores
lus Q3 y Q4 de e xc itaci n de las bases.

"..

IyV

1de la Fig.1723 a partir de la salida v"

01y Q2 de potencia del interruptor ast como

de la Fig. 17-19), biestable de gobierno y dos puertas AND (Ftg. 17-24). as como ele mentos Imitadores
de corriente y contra paralizaciones. Las ondas en la Fig. 17-24 son las rep rese ntadas en la Fig. 17-25.
El SG 1524 se sita e n el lazo de realime ntac in de la Fig. 17- IR para form ar un regulador de
conmutacin aadiendo las resistencias de realimentacin R , y R1 Y los componentes discretos del
interruptor de potencia de la Fig. 17- 19h o de la 17-22. Con una te nsin V,. = 28 V se puede tener una
salida regulada Vu de 5 V Y I A en el sistema simple y 5V y 5 A en el de contra tase. Co n L ;: I mH y e ;:
1000 v.F como componentes dclli ltro se puede alcanzarcon el SG 1524 una regulacin del 0.2% en la lnea y
carga. con una variacin m xima del 1%. El ci rcuito de gobie rno trabaja con una te nsin de referencia de
5 V, loma menos de lOmA y es capaz de funcionar por encima de los 100 kHz. (Las resistenci as R, y Cr
fijan la frecuencia.) Los transistores de salida de l chip admiten 100 mA y estn protegidos contra
cortocircu itos. Se estabiliza el lazo de realimentacin aad iendo una red Re de retardo.

V. , O

"

T11"0--4-

iJ
~

r1=-l

l.'
l b)

I
I

L,
L,

Id'

1<'

1<1

772

179.

Microelectrnica moderna

AMPLIFICADORES DE GRAN SEAL

La Fig. 17-26 representa un amplificador de transistor simple que suministra potencia a una carga
puramente resistiva Re Empleando las notaciones de la Tabla 10-1, ic representa la corriente instantnea
total del colector, i,. designa la variac in instantnea respecto al valor de reposo l e de la corriente de
colector. De igual forma. i B' i h e l B representan las correspondientes corrientes de base. La tensin instantnea
total colector-emisor es ve' y su variacin instantnea respecto al valor de reposo Ve se representa por ve
Vrr

-'.

v"

Figura 1726. Etapa de L1n solo transistor discreto.

Supongamos que las caractersticas estticas de salida son eq uidistantes entre s para incre mentos
iguales de la corriente de entrada de base ih como indica la Fig. 17-27. Si la seal de entrada i h es senoidal,
las tensiones y corrientes de salida sern tambin senoidales, como puede verse en la misma figu ra. En
estas condiciones la distorsin no lineal es despreciable, y la potencia de salida es:
P =V'0'0
I = I'R
(17- 32)
'0 L
siendo Ve e I, los valores eficaces de la tensin e intensidad de salida ve e i e respectivamente, y RL la
resistenc ia de carga. Los valores numricos de V,. e l,. se pueden determi nar grficamente en funcin de
los valores mximos y mnimos de la tensin y de la corriente como se indica en la Fig 17- 27. Si 1", (V)
representa el pico de la corriente (tensin) senoidal, tendremos

"

,
w<

Figur a 1727. Ceracrerfsncasde salida y Olidas de corriente y de tensin de la Fig. 17-26. Se supone una corriente de excitacin
senoidal.

Circuitos y sistemas de potencia

773

(1733)

y
(17-34)

de forma que la potencia ser

p~

V", I",

--

V~,

1;,RL

--

(1735)

que puede escribirse tambin en la forma

p = (V mu

Vmin)( l m....,

l min)

( 17-36)

Esta ecuacin permite calcu lar fcilmente la potenci a de salida. Todo cua nto hay que hacer es situar
la recta de carga en las caracters ticas ten sin-intensidad del dispositivo y leer los valores Vm.., Vm in ,
1""," e l min

1710. DISTORSIN ARM NICA

En la seccin precedente se han idealizado los elementos activos considerndolos perfectamente
lineales. Sin embargo, generalmente la carac terstica de transferencia dinmica (i,. en funcin de i,) no es
una lnea recta. Esta no linealidad es debida a que las caractersticas de salida est ticas no son rectas
equidistan tes para incremen tos iguales en la exci tacin de entrada . Hacie ndo referencia a la Fig. 10-3
vemos que la onda de tensin de salida difiere de la seal de entrada. A una distorsin de este tipo se le
denomina distorsin no lineal o de amplitud.
El lector puede preguntarse por qu en los anteriores captulos rela tivos a la amplificacin no ha sido
tratado este tema de la dis torsin. La respuesta hay que buscarla en la magnitud de la seal. Lo tratado en
el Cap. 10 se apoya en que cualquier sistema , independientemente de la caracterstica de transferencia,
puede ser tratado analticamente en forma lineal para peque as variaciones alrededor del punto de reposo,
caso que no se da en los amplificadores de potencia . Por su propia naturaleza un amplificador de potencia
debe dar una seal de salida grande, y por tanto debe tenerse en cue nta la curva de tra nsferencia completa,
sea o no sea lineal.

Distorsin de segundo a rmnico

Para estudiar la magnitud de esta distorsin supondremos que la curva dinmica puede ser represe ntada.
respecto al punto de reposo Q, por una parbo la en lugar de por una recta . Es decir , que en lugar de
relacionar la corrie nte alterna de salida i o con la excitacin de entrada ih por medio de la ecuacin i ,. = Gih
resultante en un circuito lineal, admitire mos que la relacin entre i o e ih se aproxima ms a la exp resin

;0= Gli h + G/

(17-37)

siendo
las G unas constantes. Estos dos trminos son el princ ipio del desarrollo en serie de i como funci n
.
de l h.

77 4

M icroelectrnica moderna

Si la onda de entrada es senoidal de la forma

( 17-38)
la sustitucin de esta expresin en la Ec. (17-37) la conviene en
i. =G/ .. cos wt+ Gj

"", COS' (JJI

siendo ces! roI:= In + I{l. ros 2CJl1. la expresin de la comente instantnea total i c tomar la forma
(17-39)
siendo las 8 unas constantes que pueden calcularse en funcin de las G. El significado fsico de esta
ecuacin es evidente: muestra que la aplicacin de una seal senoidal a una caracterstica dinmica
parablica, dar una corriente de salida que contiene, adems de un trmino de la misma frecuencia que
la entrada, un segundo armnico y una corriente constante. Este trmino constante B" se suma al valor en
continua original /e dando una componente de corriente total en continua l e+B". Una dist orsin
parablica 110 lineal introduce en la salida Ilfla componeme de f recuencia doble que la de la entrada
senoidat de excitacin. Esto ya se vio en la Seco12-3 al tratar de los efectos de la realimentacin negativa
sobre la distorsin. Adems, puesto que una sella/ de entrada senoidal cambia el valor medio de la
corriente de salida. tiene lugar 'lila rectificacin.

Las amplitudes B.., 8 1 Y B1 para una resistencia de carga dada. se determinan en las caractersticas
estticas. Vemos en la Be. 1727 que:
Cuando 0lI' = O:

ie = 1_.
(17-40)

Cuando rot = 1tf}.:

Cuando Wl = n::
y sustituyendo estos valores en la Ec. ( 17-39) resulta
1",.. = l c +B,,+ B I +B!
Ic =lc + B,,-B ~

(17-41)

Este sistema de tres ecuaciones permite determinar las tres incgnitas B~ . 8 Y8 2 , De la segunda de
estas ecuaciones se deduce:

. ,

8 =8

0 7-42)

Restando la tercera de la primera

8 _ I ....~ - I mi..

, -

(17- 43)

Este valor de SI permite calcular S! ya sea por la primera o por la ltima de las Ecs. (17-4 1). Asi
tendremos

Circuitos y sistemas de potencia

775

(11.44)

La distorsinde segundo arm nico se define:

(17 45)

(Para hallar la distorsin porcentualde segundo armnico debe multiplicarse D > por cie n.) Los valores
de ,....,. ,. ,. e JI' que figuran en estas ecuaciones se deducen directamente de las curvas caractersticas del
transistor y de la recta de carga.
Si la caracrenst ca dinmica tiene forma parablica [Ec. (17-37)) Y si en la entrada figuran dos
frecuencias 00 1 y 00,. la salida estar formada por una componente continua, y otras componentes de
frecuencias oo.' CJl!' 200 2CJl~. (CJll + ()~ ) y (CJl I ()!)(Probl. 1722). La suma y la diferencia de frecuencias
se denominan de intermodulacin o de comh naci n,

Genera cin de armnicos de ord en superior

En el anlisis del apartado anterior se han supuesto unas caracrerfsticas dinmicas parablicas. Esta
aproximacin suele ser suficiente para amplificadores cuya variacin sea pequea. Para amplificadores
de potencia con variaciones de entrada grande. ser necesario expresar la curva de transfe renc lad in mica
al punto Q por una serie de la forma
( 17-46)

Si suponemos que la onda de entrada es una funcin cosenoidal simple del tiempo. de la forma de la
Ec. ( 17-38) la corriente de salida ser:
(17 -47)

Esta ecuacin resulta de introducir la Ec. ( 1 7 ~38 ) en la Ec. (17-46) Yde hacer las transformaciones
trigonomtricas apropiadas.
Obsrvese Que ahora figuran armnicos de tercer orden y superiores. Los coeficientes de Fourier 8 0 ,
S ,. 8 .... pueden obtenerse por extensin del proceder anterior. aplicado a la Ec. ( 17-47) en lugar de la

(1739).

La distorsin armnica es
D,

1s;
B,1

!!I

IB.\I
IBd

( 1748 )

representando D. (5 = 2.3,4...) la distorsin del s- simo armnico.

Potencia de salida
Si la distorsin no es despreciable. la potencia librada a la frecuencia fundamental es:

BiRL
2

Sin embargo. la potencia 10la1de salida es

(17-49)

776

Mtcroetectronica moderna

R,

P =(Bi +B ~ +B i + . . . ) ~ =

(1 +

m + Di +

...

)PI

o
(17 -50 )

donde la distorsin armnica total, 0[(1('10,. de distorsin se define como

D= V D; + DJ +

D~

+ ...

(17 -51)

Si la distorsin total es el 10% de la fundamental. entonces

P =( ) +(O. I)' I P, = 1.01 P,

La potencia total de salida es tan slo un 1% mayor que la potencia fundamenta l, cuando la distorsin
es del 10%. Portanto.el emplear paraelclculc de la potenclad e salida nicamente elt rmino fundamental
PI' el error que se comete es bien pequeo.
Hay que observar que la cuanta total de distorsin no es necesariamente indicativa de la molestia que
causa alescuchar msica. Normalmente. la misma cuanta de distorsin es tanto ms molesta cuanto mayor
es la frecuencia del arm nico.

17-11. CI.ASIFICACION DE LOS AMPI.l FICADORES

En todos los diseos y anlisis de amplificadores vistos hasta ahora se ha admitid io tcitamente que
el transistor est polarizado hacia el centro de su campo de trabajo , como ind ica la Fig. 17-27 (obsrvese
la situacin del punto Q en el plano i(" I'{") . Este no es siempre el caso en los circuitos de potencia ,
habindose establecido tina clasificacin (A. B, AB YC) para describir el funcionamiento del amplificador.

dependiendo deltipo de polarizacin empleado, En las prximas secc iones veremos el significado de esta
clasificacin.

Clase A
Un amplificador de clase A es aquel en que el punto de trabajo y la seal de entrada son tales. que la
corriente en el circuito de salida (en el electrodo de colector o de drenaje) circula en todo momento. El
amplificador de clase A trabaja esencialmente sobre una porcin lineal de su caractertstica.

Clase B
En un ampliflcador de clase B su punto de trabajo est situado hacia un extremo de su caracterfstca
de forma que su potencia de repuso es muy pequea, y en consecuencia. la corriente o la tensin de reposo
es aproximadamente nula. Si la sealde excitacin es senoidal, slo habr amp lificacin en un semi-ciclo.
Por ejemplo, si la corriente de salida en reposo es nula, ser nula tambin durante medio ciclo.

Circuitos }' sistemas de p otencia

777

Clase AB
Un amplificador de clase AB trabaja e ntre los extremos citados para las clases A y B. Por tanto. la
se al de salida se r ce ro durante un lapso inferior a medio perodo de la se al de e ntrada seno idal.

Clase C

En un amplificad or clase c l punto de trabajo se elige de forma q ue la co rriente (o ten sin) de sa lida
sea nula duran te ms de medio ciclo de una seal de entrada sen cidal .

17-12_ RENDIMI ENTO DE UN AMPLI FICADO R C LASE A

Si el diseo de un amplificador de potencia viene co ndic io nado ya sea por una fue nte de pote nc ia
limitada (co mo es e n e l ca so de los sat lites ) o por la m xima d isipaci n to le rada. co mo en la Sec o 17-14
deb e ponerse la da aten cin en el rendim iento de la co nve rsin de pote ncia.

Rendimiento de la conversi n
Una valorac in de la idone idad de un d ispos itivo activo para con ve rtir la poten cia e n co ntinua de la
fuente en una pote ncia (sea l) en alterna ced ida a la carga. se denomi na rendimie nto de la conversi n ()
rendimiento terico. En un amplifi cador de transis tores se de nom ina tambi n rendimiento del circuito de
colecto r y se represe nta por 11 . Por de finicin. el rendimiento en tant o por c iento e s

Pulcn<'ia en trega da a la carga

Potencia len

.~)

enl.egada al circuilo de salida

x 100%

(17-52)

En gene ral

Wi R L
x 100%
Ved l c + Bo)

(17-53)

Si los componentes de la d istorsin son des prec iab les , tendrem os

r =

~ V",I", x lOO = 50 VII/I",

Vc('/r

VC(-i("

(17-541

do nde VJ/"'> rep resenta la ten sin (intensidad) de pico . El rendim iento de l c ircuito de co lector d ifie re de l
rendimiento g loba l porq ue en el denomi nado r de la Ec. (17-53) no es t incluida la potencia tom ada por la
base.
Segn las defin icion es de la Seco17 11e l amp lifica dor de la Seco17 9 opera e n cl ase A . Exami nare mo s
cualitativamente su re nd imie nto e n dos casos lmites.

1. Peque a seal . Con peque a seal de sa lida . la potencia de sa lida e s co nsecue nteme nte peq uea .
No obstar ue. la poten cia consumida por la polari zacin e n c lase A se mant ie ne e n \Ice le que puede tene r
un valor apreciable. con lo que e l rendimiento de la co nve rsin resulta extremadamente bajo. O bs rvese
tambin q ue la ca rga debe disipar una buena parte de la potenc ia en co ntinua VeJe aun con exc itaci n
nula.

778

Mtcroetear nca moderna

"
CaraclerfsCtcl
transfer
din4rniea

,,
,,

,,

_.....L..

'oc

-"
-,

1"
R,

")

l'L" le

,,
, ,, "

O jI I, .' 1, :

Excitacin

lb)

Figura 1' -28. (a) Seguidor de emisor con ucilacin nula lrabajando como amplificador de: clase B. (b) Construccin grfica para
de:le:rminar la onda de: comente de salida.

2 Selial mxima. Eligiendo cuidadosame nte el punto de polarizacin, el trans istor puede llevarse
desde saturacin a corte. Puede demostrarse (Prob l. 17-25 ) que en es tas cond iciones l . = i e y V. = O.5VC'C'
resultando n 25%. Por cada watio de potencie de salida , se consumen internamente 3W. Bvide nre mente
desde el pun te de vista del rendimie nto. el operador en clase A no resulta muy adec uado para a mplificacin
de potencia.

17 13. AMPLIFICADORES EN CONT RAFASE (P USHPULL) CLASE B

Si en la Fig. 17-26, VBS = O la corriente de reposo ser l e = O. Por las definiciones dada s e n la Seco
17-11 este ci rcui to con polarizacin nula es un amplificador de cla se B, y an logamente el seg uidor de
emi sor de la Fig. 17-28a trabaja en clase B. Supongamos que las ca racter sticas de salida del transistor
estn igualmente espaciadas para intervalos iguales de excitaci n , En es te tra nsistor ideal la curva de
transfe renci a dinmi ca (ie en funcin de i.) es una recia que pasa por el orige n (Fig. 17-28b) indic ndos e
tambi n la construccin grfica para trazar la form a de ond a de la corriente de colec tor. Obs rvese que en
este circuit o de cla se B, la corriente de carga iL ,., i e es senoidal durante la mitad de cada perodo y es
ce ro durante el segundo semi-ciclo. En otras palabras, este circ uito acta como rectificador ms bien que
como amplificador de pote ncia.
Esta di ficultad se solventa empleando la etapa complementaria de salida, seguidora de e misor, de la
Fig. 14-13, repetida en la Fig. 17-29. A esta configuracin se le de nomina amplificador en comrofase
(p ushp uf!} de clase B.

Con valores positivos "ide la senolde de entrada, QI conduce y Q2 est en corte (i 2

=O), de forma que

i, es la semionda positiva de la Fig. 17 2gb. Co n valores negativos de "j' Q I est en corte (jI = O) Y Q2
conduce , resultando para i z una semise noide positiva desfasada 180 respec to a la represe ntada en la Fig.

Circuitos y sistemas de p otencia

779

17-28b. Como la corriente de carga es igual a la diferenc ia entre las corrientes de emiso r de los dos
transistore s:

En con secuencia. co n la caracterstica de transfere ncia idealizada de la Fig. 17-28b, la corrie nte de
carga es una seno ide pe rfecta.
Las ventaja s del funcionamie nto en clase R respecto al tic clase A so n las siguientes : se puede ob tener
may or potencia de salida, el rend imiento es mayor, y la p rd ida de potencia e n ause nci a de seal es
desprec iable . Por estos mot ivos, en sistemas e n los que la potencia de a lime ntaci n e s limitada . co mo e n
el caso de funcionar con batera s o con c lulas so lares , la poten cia de salida normalmente se suministra a
partir de c ircuitos de transistores en cor nrafase clase B. Los incon ve nie ntes so n: la distorsin de bida a los
arm nicos puede ser mayor , y la fuente de tensin deb e tener buen a regula ci n. En muchos amplificado res
integrados modernos, e l circu ito de salida de pote nc ia es la e tapa co mplementaria seguidora de e misor e n
contra tase.

" rr
QI

"

I"

+-'- =0.--

"

"

1" -;;1

"

Ql

R,
~

- Vrr

1')

(b )

Figura 1719 . (o ) Seguidor de emisor complementario, y (b) Amp lificado r en contrafase complementario e n emisor comn.

Rendimiento
En la Fig. 17-29 la tensin de pico de la ca rga e s V.. = I",R e y la potencia de sa lida es
p = I",V",

(17-56)

La co rrespond iente corrie nte co ntinua de colector en cada tran sisto r bajo carga es el valor medio de la
se mise noide de la Fig. 17-28h. Puesto q ue
= lire en esta forma de ond a, la poten cia de entrada en
continua proce dente de la alim entacin ser

'J'

p , = 2 ", V e e
-n

(17-57)

El factor 2 es deb ido a que en e l sistema en co ntrafasc se em plean dos tran sistores.
.Hallando la relacin entre las dos ecuacione s ( 17-56) Y( 17-57) se tie ne. para el rendim ient o de l circuito
de colector :
1]

P
== - x lOO
P,

tt

V",

v..

x lOO %

I )7-5R)

780

Microelectrnica moderna

Si la cada a travs de un transistor es pequeafrente a la tensin de alimentacin, V..""vOC' y en estas

condiciones la Ec. (1758) nos muestra que el mximo rendimiento posible de la conversin es
251t = 78,5% para el sistema en clase B, frente al 25% de la clase A.
Este rendimiento elevado es debido al hecho de que en clase B no hay corriente si no hay excitacin.
mientras que en clase A hay consumo de potencia aun cuando no haya seal. Podemos observar tambin
queen un amplificadordeclase B la dsipacinen los colectores es nulaen el estadode reposo, aumentando
con la excitacin, mientras que en el sistema clase A el calentamiento de los colectores es mximo con
entrada cero y disminuye al aumentar sta. Puesto que en la clase B la corriente directa aumenta con la
seal, la fuente de alimentacin requiere una buena regulacin.

Disipacin
La disipacin Pe: de colector (en ambos transistores) es la diferencia entre la potencia de entrada al
circuito de colector y la potencia suministrada a la carga. Como 1... =Vj R L'
2 VccV...
V:,
Pe " PI - P == - - - .".

RL

2R L

(17.59)

Esta ecuacin demuestra que la disipacin del colector es nula si no hay seal (V.. =O), sube cuando
V.. aumenta. y pasa por un mximo a V", = 2Vc:c:/7t. La disipacin mxima es:
PClm u l

==

2Vioc

.,rR

(17-60 )

La potencia mxima que se puede entregar se obtiene para V", = Vce o sea:
V~c

Pm u == 2R

(17-61)

Por lo tanto,
(17-62)

Si. por ejemplo. deseamos entregar IOW con un amplificador en contrafase clase B, entonces
Pn_o) = 4W, o sea que debemos seleccionar los transistores para que tengan una disipacin de los
colectores de aproximadamente 2W cada uno. En otras palabras. podemos obtener una salida de cinco
veces la disipacin de potencia de un solo transistor. Por otra parte, si colocamos dos transistores en
paralelo trabajando en clase A para tener IQW de salida, la disipacin de potencia de cada colector debe
ser por lo menos de 20W (suponiendo un 25% de rendimiento). Esta premisa se basa en que P, == P/T1 =
20/0.5 = 40W. Esta potencia deentradadebe podersedisipar totalmente por los dos colectores en ausencia
de seal, o sea Pe = 20W por transistor. Por lo tanto. cuando no hay excitacin se pierden 20W en cada
transistor. mientras que en clase B no hay disipacin (en ausencia de sea l). Este ejemplo indica
superioridad del sistema en contrafase sobre el paralelo.

Distorsin
Las corrientes del sistema en conrrafese respecto a la distorsin son nicas. Consideremos el cornportamiento de la Fig. 17-29 cuando la caracterstica de transferencia es no lineal. Sea QI o Q2 estar
conduciendo, dependiendode la polaridadde la sealde entrada. Si los elementos son iguales, i 2 e t.. sern

Circuilos y sistemas de potencia

78 1

idnticos salvo que estn desfasados 180'" entre s. La corriente QI viene dada por la Ec. ( 17-47) que
repetimos aqu por comodidad
(17-63)

La corriente de salida deltransistor Q2 se halla reemplazando en la expresin de i., CJ.)/ por (001 + 7t) o
50'

(17-64)

de donde
;~

= le +

8~

+ 8 ) COS (001 + 7t) + 8 l

COS COS 2(wl

7t)

+ ..,

o
( 17-65)

Segn la Ec. ( 17-55)

(17-66)

Esta expresin muestra que el circuito en contrafase elimina rodas los armnicos pares de la salida,
quedando el tercer arm nico como causa principal de distorsin. A esta conclusin hemos llegado
suponiendo que los dos transistores sean idnticos: si sus caracrerfsticas difieren sensiblemente, debe
esperarse que aparezcan armnicos pares.

17 14. FUNCIONAMIENTO EN CLASE AB

Adems de la distorsin introducida por el empleo de transistores no idnticos y por la falta de
linealidadde las caractersticas de colector. existe tambin distorsin causada por la falla de linealidad de
lacaractensticade entrada.Comose puntualizen la Seco3-3 y Fig. 3-9. no circula unacorrienteapreciable
de base si la unin de emisor no est polarizada en directo a la tensin umbral V" que es de 0,5 V para el
silicio. Enestas circunstancias. unaexcitacin con tensin de base senoidal no dar una corriente de salida
senoidat. No obstante lo mencionado en la Seco14-5 las consecuencias de una caracterstica de entrada
no lineal merecen un mayor estudio.
La distorsin causada por la no linealidad de la caracterstica es la que se indica en la Fig.17-30. Se
dibuja lacurva i" - 1'" para cada transistor. y laconstruccin es empleada para obtener lacom ente de salida
(suponindola proporcional a la corriente de base). En la regin de corrientes pequeas (para ",<V ), Ia
salida es mucho menor de lo que sera si la respuesta fuese lineal. efecto que se denomina distorsi" de
cruce, Esta distorsin no existira si la excitacin se obtuviera de una verdadera fuente de corriente; en
otras palabras. si la corriente de base (en lugar de la tensin de base) fuera senoidal.
Para minimizar la distorsin de cruce. los transistores deben trabajar en clase AB, en la que. aun con
excitacin nula. circula una pequea corriente de reposo. En el circuito de la Fig. 14-14 la diferencia de
potencial entre las bases de los dos transistores se ajusta aproximadamente a 2Vl' Funcionando en clase
AB, hay menos distorsin que en clase B. pero el precio que se ha de pagar para ello es un menor
rendimiento y un mayor consumo de potencia. El clculo de los componentes de la distorsin en un
amplificador clase AB o A en ccntrafase , debidos a la no linealidad de las caractersticas del colector,
necesita la construccin de las curvas de salida compuestas del par de transistores.

782

Microelectr nica moderna

Ql

v,

:.J O v,

,
,,

_
L.L--'--r_~---- w,

,I

__ __-1I

Q2

II
I
I

'O>

I
I
I

Wl

Figura 17-30 . Ca racte rstic a de transfe rencia de tens i n de un seguidor de e misor co mpleme nta rio. La co rriente de salida est
distorsionada en relacin a la seal de e ntrada V D porque n inguno de los tra nsis tore s de la Fig. 17-29a con duce c uando - Vy < v;
< V,

e,
I
14

r-

o.I I'F

..".

500 p F

..,' _---.-----''.j 1L.::..-1

lM 3841

10 en

~----Il"
"

1
,

e,
5, F

R,

z.v n
e,

e-a
Altavoz

0.1 p F

Figura 17 31. Amplificador audio de 5 W (Cortrs(a de Na/ lonal Sennconducto r .

17-15. AMPLIFICADOR ES DE POTENCIA INTEGRADOS

Existe disponible una gran variedad de amplificado res de potencia integrad os procedentes de distintos
fabricantes (Apndice B-I ). Un Amp-Op industrial norm al. tal como el 74 1 (de coste inferior a 50
centavos ) puede suministrar una potencia de alrededorde 100 mW sin componentes adicionales exter iores.
A continuacin se resean dos amplificadores de audio integrad os. de 4 y 20 W respectivamente.

Circuitos y sistemas de potencia

783

El amp lificado r LM384 representado en la Fig. 17-31 est dise ado para una amp lificacin de 34 dB
con seales de 300 kl-lz, dando una potencia de 5W a una carga acop lada por capacidad. Los valores
indicados de los componentes dan una distorsin total por arm nicos menor del 1% a 1kHz y con potencia
de salida de 5W hacia una carga de 8 11. Cuando se emp lea este dispositiv o debe tenerse cuidado en el
conexionado del circuito para evitar acoplamientos indebidos o rea limentaciones de la salida a la entrada,
lo que podra provocar oscilaciones. Para evitarlas, el cable de entrada de be ser apantallado. y la red de
compensacin RIC l conec tarse entre el terminal de salida y tierr a. El conden sador C.l se emplea para
anular los efectos de la inducrancia de los conductores de alimentacin , mientras que el C l acta com o
condensador de paso de baja frecuencia.
El amplificador de 20W de la Fig.I7-32 constituye otro ejemplo de l est ado de la lecnologa de
amplificadores de potencia lineales monolticos. Conectado como est indicado y con entrada de 260 mV.
el SGS TOA 2020 proporciona 20W a 411 con una distorsin de menos del 1% Ycon un rendim iento del
57%. La respuesta en frecuencia ( - 3 dB) va de 10 Hz hasta 160kHz para una ganancia de 30 d B. Adems
el sistema tiene proteccin contra las sobrecargas de corriente y disparo t rmico por si se sobrepasa la
mxima disipacin de potencia recomendada.
Los condensadores C , al C~ son conden sado res de desacop lo. Las redes R}C} y R l C6 son de com pensacin de retardo . de salida y entrada respectivamente, y C, proporciona una nueva co mpensacin . Siendo
el nivel de salida en continua (V + V '){l , la divisin de la fuente sita la sa lida en continua a avypuede
acoplarse directame nte la carga sin necesidad de un cond ensador de acoplamiento bastante grande. Los
diodos DI y D2 1imitan (y por tanto protegen) la salida frente a las variaciones inducti vas superiores a las
tensiones de suministro.

1716. CONSIDE RACIONES TRMICAS

El amplificador de potencia de la Fig. 17-32 suscita una importante cuest in. Con 20W de salida y
57% de rendimiento, la potencia de entrada es de 20/0,57 = 35.1 W. Por tanto , deben disiparse por los
transistores 15,I W. Veremo s seguidamente cmo se elimina este calor, y cules factores debe n tenerse
en cuenta para mantener un funcionamiento correcto.

Temperatura mxima de la unin

Todos los elememos semiconductores tienen fijada una temperatura mxima adm isible en su unin
que oscila normalment e entre 125 y 200'C para el silicio. Por encima de esta temperatura se
producirn fallos irreversibles.

1~_ ",

Resistencia trm ica

El calor generado en el interior del dispositivo se desplaza desde su origen (la unin de colector) hacia
la envoltura, crendose un gradiente de temperatura . En consec uencia, existir una diferencia de temperatura fija I1TJC entre unin y envoltura, proporciona l a la potencia disipada Pu ' El factor de proporcionaIidad re presenta la resi stenci a a la tran smisi n del ca lor, y se denomina resistencia t rmica R,~ , Rall"'
Los subndices de e denotan los dos puntos entre los cuales se tom a la med icin. Por tanto
(17-67)

784

Mtcroeectrontca moderna
1"1+ la v)

0'

no

R,
10

e,

e,

o.IIlF I

V -( _ 18 V

' 0
Allavoz

I o.'IlF
~

R,
I OO kn

R,

en
c.

J.l

I 4.h

ri ~lIra

1732. AmplirlCadorde polencia iludiode 20 W (CllTtesa deSGSJAT f.'S Carl""atiOll ).

en donde PD est en watios y 9 en grados centgrados por wauo . La analoga elctrica es ev idente: si Pc>
(o 9K ) lo asimilamos a la intensidad I (o a la resistencia R), ent onces 6TK es anlogo a la c_a~a de ten sin

6 V.
El valo r de la resistencia t rmica depende del tam ao del tran sistor , de la rad iaci n o convecci n al
medio amb iente. de la ventilacin forzada (si la hay) y de.la co nexi n t rmica de l elemento a l c has is
metlico o a un absor bedor de calor. Los valores tpicos de dis rimos transisto res varan desde O.1:'C/W en
transistores de a lta potencia co n un sumidcro de ca lor e ficaz hasta I(XX) "C/W en transisto res peq ueos al
aire libre.

Curva de reduccin de la disipacin

Ge neral mente los fabricantes proporcionan curvas de di sipac i n de potencia-te mpe ratura, se mejantes
a la de la Fig. 17-33. Puede deduci rse la tem peratura mxima de la unin TJ"..... o bse rvando q ue a 200'C
no puede disiparse pote ncia alguna (OW). Una disipa ci n nu la de potencia supone que no haya gra diente
de tem peratura y por tamo la unin debe estar tambin a 200'C [Ec. ( 17-67) ). En e l Apndice 8 -8 se dan
las especificaciones del transistor tlp" de silicio 2N5 67 1. Este transistor es de potencia y corriente altas
(140W , l c JOA. l.
lOA) Yde gran velocidad (tie mpo de ccnmuracln- I u seg j."

CornpW~n!C ..... dal"" elel tran";\Il1fele poICtKi. 2N!>tIl 1 n>n ..... deltr-r.k>f 2 N2222 A de petluci\;o dlllAprnd .cc 8 .11.

Circuitos y sistemas de potencio

""

785

100

E l' , s
e

:g ~
~ 11

SO

'6

2S

.~ I-"

<,

r-,

-Il
bI!

,.S

SO 15 100 I H

r-,
ISO 175 .,00

Temperatura de la envoltura Te' OC

FIura 1733. Curve'de reduccinde ladisipacin del transistorde potencia 2NS671.(Cor/es(a dt RCA So/id-Sta/e Dil-isiO/l.)

Acumuladorde calor
R," '" 2a 8" C/W

Contacjc

~tgrasade ~I"Cona)
~~ R,_'"osn w

~ ~ S'PM""

~.
. . o.o O
o

CObre_[~~~~~~~!!~~

Acumulador de calor

PIeza de
Pe Tablilla

Separador
PCTablilla

Chip

'"

'"

Fil!ura 17-34. (a) Montaje del acumuladorde calordel TOA 2020. Existendistintosacumuladores con resistencias trmicas comprendidas entre 2 y K''C/W. (h) Seccin transversal del sistema ya montado(Cortesa oe SGS/ATES).

Puesto que la mxima ordenada de la Fig. 17-33 corresponde a P1h w ,, :::: 140 W, deduciremos de la Ec.
(17-67) que ej c :::: (200 25)/140:::: I,2Y CfW. La pendiente de la lnea de la Fig. (17-33) es la inversa de
la resistencia trmica y se denomina f o('ton fe disipacin de pOlencicl ll /l ,25 :::: 0,8 WrC). El valor de la
resistencia trmica est inversamente relacionadocon el rea de la superficie de la envoltura. El 2N2222A
que tiene unaenvoltura o cpsula mucho ms pequea que la del 2N567I tiene Jc :::: 83 CfW.
Paradisiparel calor de lacaja hacia el ambienteen los transistores de potencia. se utiliza un acumulador
de calor, que es una estructura metlica con una superficie de radiacin relativamente grande, a la que va
unida la caja deltransistor. En la Fig. 17-34 podemos ver el sistema de montaje del chip TDA2020 de la
Fig. J 7 32.

786

Mt croetear nica moderna

T,

'" '""
T,

P,

'a '"a
T,

O"

toT H
T,

Figura 17.35. Analogfa elctrica del sistematrmico.

Ejemplo 171
En los comentarios anteriores hemo s visto que el amplificad or de 20 W. TDA2020deb e disipar 15.1 W
de potencia interior. La temperatu ra ambiente es TII. = 30 C. Si la temperatura mxima ad misib le e n la
unin es T
J'.",,! = 150"C y si >~ = 3 C/W. cul ser la mxima resiste ncia tnnica acumu lador-ambiente,
e SA que se pued e tolera r?

e,r

So lucin
Empl eando la analog a e lctrica de la Ec. ( 17-67 ) o btendre mos para e l flujo de pote nci a e l mo de lo de
ci rcuito serie de la Fig. 17 35

Ti = !J.TJ(" + !J.Tcs + TSIl. + TII. = PD (eJC + Scs + e511. ) + TA

(17-68)

Toma ndo Scs = 0,5 TW como indica la Fig. 1734a. la Ec. (17-68) se convierte e n
150 = 15.1(3 + 0,5 + 9SA ) + 30
lo que nos da 9511. = 4,SO CW mxim o. El disipad or de calor de la Fig. 17 34 es admi sible. ya que su
resisten cia t rmica mxim a pued e elegirse menor de 4 Y C/W.

1717. T RANSISTORES IJE POTENCIA DE EFECTO CAMPO (VMOS)

En 19761 a Siliconex lnc . introduj o un nuevo tipo de tran sistor de potencia FET. que sa lva mu ch as de
las lim itaciones del transistor de potencia bipolar. Este nuevo disp ositivo e s un MOSFET de acumulacin
de canal, pero construido de tal forma q ue la corriente c ircula vertic almente. po r lo que se de signa VMOS.
Esta co nstruccin d iferencia el VMOS del MOSFET de baja pote nc ia descrito en el Captu lo 4 en e l que
los portadores fluyen horizo ntalmente desde fuent e a drenaje.

Circuitos y sistemas de potencia

787

Aluminio

Figura 1736. Seccin Iransversal de un FETvenicl l.

La fabricacin de l FET de potencia parte de un sustrato de silicio /l. en el que se crece una capa
epit axialvr. Luego se procede a dos difusiones sucesivas, la primera con imp urezas lipo p. y la seg unda
con impurezas tipo 11 como puede verse en la Fig. 17 36. La estructura que se obtiene hasta esta fase es
idntica a la del transistor bipolar discreto visto en la Fig. 5-7d. En un transistor de unin bipolar la regin
superior (o inferior) 1/ . es el emisor (o colector) mientras que en la g. 1736 la parte superior (o inferior)
" . con st ituye una fuente (o drenaje). En la Fig. 5-7d. la reg in p es la base. pero en el VMOS la seccin
pes el canal 1/. Para perm itir la situacin de una puerta de control sobre el canal. ex tendi ndose de fuente
a drenaje . se introduce un nuevo paso en la fabricacin : se graba anisorr picamerue una muesca en V
issceles sobre el silicio. como indica la Fig. 17-36. Prosiguiendo con el proceso normal de fabrica cin
descrito en el captulo 5 se extiende una capa fina de dix ido de silicio para formar. por metalizacin. el
electrodo de puerta y el contacto de la fuente.
Obsrvese que la superficie del drenaje (parte inferior de la Fig. 17436) es amplia y puede ponerse en
contacto con un almacenado r de calor para facilitar la elimi nacin de la pote ncia disipad a en el interior
del elemento. La longitudf del canal (extensin vertical de la reginp) viene determinada.por la diferenci a
entre las profundidades de las dispersiones p y " . (fuente). Por tanto. L puede hacer se verdadera mente
pequeo. por eje mplo L "" 1.5 um . Recordemo s que en el MOSFET norm al (horizontal) la longitud de l
canal viene determinada por las mscaras, corrosin y difusin lateral de la fuente y del dre naje por lo
que tiene mucha mayor longitud que en el VMOS. La puerta perfilada en V go bierna dos MOSFET
verticales. uno a cada lado de la muesca. y por tanto. si se conectan en para le lo los dos term inales S de la
Fig. 1736 se duplica la intensidad admisible.
4

v"

IO V

1.6

,
,
,
7

0.8

0.4

10

20

JO
Y DS '

40

;SO

Figura )7 .37 . Caracterislicas de salida de un lnnsistor de acumulac in de clnal n (Cortts(a dt TtJas InSI,..mt,,'s./tte.).

788

Microetear nica moderna

Los MOSFET de baja potencia del Captulo 4 son simtricos entre fuente y drenaj e. Evidentemente,
segn la Fig. 17-36 el VMOS se construye asimtrico por 10que no pueden intercamb iarse S y O.

Caractersticas del VMOS

La Fig. 17-37 representa las curvas tensin-corriente de un FET vertical que deben compararse con
las del MOSFET de acumu lacin de canal n y baja potencia de la Fig. 4-12 . La intensidad de pico del
VMOS es de 2A (que contrasta con los 50 mA del MOSFET horizontal). Ob srvese tambin que en la
regin de saturacin las caractersticas de la Fig. 17-37 son mucho ms planas que las de la Fig. 4-12
(11) = constante. y por tanto la conductancia de salida es muy pequea). En la fami lia 2N6657 mostrada.
el espaciamiento entre caractersticas (porencima de lo = 0,4 A) es constante para incrementos Iguales de
la tensin de puerta . En consecuenci a la transconductancia R", es constante (= 0.25 A/V) para lo ~ 0,4 A.
Por otra parte, en un MOSFET de baja potencia,g.. vara como la raz cuadrada de la corriente de drenaje
[Ec. (4-18) en lugar de mantenerse constante.
El VMOS posee propiedades ventajosas entre las que figuran las siguientes:
1. La ca racterstica de transferencia 11) en funcin de V(;,s es lineal (g", =co nstante) para lo ~ 0,4 A.
2. La conmutacin es muy rpida ya que no hay almacenamiento de portadores minoritarios. Por
ejemplo. se pueden cortar o cerrar 2 A en menos de 10 nseg.
3. No es posible un embalamiento trmico (Sec. IO-3 ) ya que la resistencia drenaje -fuente tiene un
coeficiente de tem peratura positivo entre drenaje y fuente au menta Vos limita ndo en consecuencia lo'
(no se forman puntos calientes ni se pueden producir ruptura s secundarias).
4. No existe un desigual reparto de corrientes cuando trabajan VMOS en paralelo para increme ntar
la intensidad total. Si uno de los transistores trata de tomar ms corriente de la que le corresponde. el
coeficiente de temperatura positivo entre drenaje y fuente aument a Vos limitand o en co nsecuencia ID.
5. Debido a su gran resistencia de entrada. el VMOS necesita muy poca potencia de entrada, y puede
ser excitado por puertas lgicas CMOS. La ganancia de potencia es extremada mente alta.
6. La resistencia en conduccin es muy baja . Por la pendiente en el origen de las curvas de la Fig.
17-37. vemos que r n ';l ONI "" 30 .
7. Los FET de potencia presentan muy poco ruido.
8. La tensin umbral Vr vara entre 0,8 y 2 V. por lo que los VMOS son compatibles con la lgica
TIL.
9. En la Fig. 17-36 puede verse que el solape entre puerta y drenaje (y por tanto la capacidad entre
estos electrodos) es bien pequeo. En consecuencia, la realimentacin capacitiva de salida a entrada es
mfnima, por lo que pueden utilizarse los VMOS en circuitos de alta frecuencia (ir '" 600 MHz).
10. La tensin de ruptura entre drenaje y fuente de un VMOS es alta. Esto es debido al hecho de que
la capa epitaxial absorbe la regin de deplexin de l diodo 1m cuerpo-drenaje, con polarizacin inversa.

Aplicaciones
Los VMOS pueden emplearse como etapa de salida de un amplificado r de potencia de audio o radio
frecuencia. o de alimentacin de un regulador de conmutacin. Como ap licacio nes industria les podemos
citar: procesos de control, regulacin de motores, excitaci n de selenoldes y rels, en transductores
ultrasnicos, etc.

Circuitos y sistemas de potencia

789

REFER ENCI AS
l . Millman, J., y C.C. Halki as " lntegre ted EJectronics: Analog and Digital Circuiu and Syslems, "
McGraw-HiII Dock Company, Nuev a York, 1972
1. Grebene, A.B.: " Bipol ar and MOS Analog In tegrated Circuit Design ," John Wiley and Sons, Nueva
Yor k. 1984.
3. Gh ausi, M.S.: "Electronic Devces a nd Crcuits: Dscrete e nd Integra ted ," HoIt , Nue va York, 1985.
4. Bohn, D . (Ed.) : _A udio Handbooke , NatKmalSe micond uetorCompany, Santa Cere, Ca lif.,1 976.

S. Mammamo , R., _Simplifying Converte r Design with a New lntegrated Reguletng Pulse-Width Modulator, Application Note, Silicon General , ln c., lrvine, Calif., 1980 .
Las National Se miconductor Corporation , Fairchi ld Semico nductor Company, Texas lnstrumen ts, lnc.,
Silicon General. fnc. y Unitrode Corporation han publicado ma nuales so bre reg uladores de ten si n.

TEMAS DE REPASO
Cilar cuatro componentes de un convertidoraltema-conunua y explicar la runcin de cada uno.
Esbozarcl circuito de un rectificador de media onda.
Deducir la ell.presi6n de: (1' la corriente en continua. y (2 ) la corrleme eficaz de carga.
17.J. Repetir el lema 17-2 para un reclificador de onda completa.
17..... (o ) Ocfinir lo que es regulacin.
(b ) Deducirla ecuacin de la regulacin de un circuito de onda completa.
17.S. Dibujar d moddode Thevenin de un rectiflCadcwde onda completa.
17.. (a) Ocfinir la tensin inversa de pico.
(b) Cul es la leostn inversade picoen un circuito de onda completa empleando diodos ideales?
(e) Repenrel punlo anterior pala un rectirJcadcwde media onda .
177. Esbozar el circuilode un peenre rectifICador y explicar su funcionamiento.
178. Repetir el Tema 177 para un circuito rectificadorde medicin.
179. Repetir el Tcma 177 para un doblador de tensin.
1710. (a) Dibujar el circuito de un recucador capecrvo de media onda.
(b) Dibujar la lensin en rgimen pemaeeme a travs del condensador y del diodo. sin carga.
1711. (a) Dibujar el circuito de un recncedor cepecuvo de onda completa.
(b) Esbozar la tensin de la carga en ene crcauo.
171Z. Dibujarel circuito de un fillro de emrede inductiva y explicar cmo reduce el rizado.
1713. Repetir el Tema anterior para un nro de entrada capacitiva.
1714. Dar tres razones por las que una fuente no regulada es inadecuada en algunas aplicaciones.
17 15. Definir el rector de regulacin de entrada, la resistencia de salida y el coeficiente de temperatura de un
regulador de tensin.
1716. (a ) Dibujar un diagrama simpliricado de una fuente de pcreocla regulada.
(b) Qu tipo de realimentacin emplea este regulador?
1717. Cicar lres inconve n ien tes de los reguladores de paso que pueden evitarse con un reguladorde conmutacin.
1718. (a) Dibujar la topologa del regulador de conmutacin bsico.
(b) Explicarcmo la tensin de salida en conlinua est detenni nada por este sistema de realimentacin.
17 19. EIlplicar por qu un regulador de conmulacin puede tener un rendimiento de converstn verdederamente
allo.
1720. (a) Dibujarel interruptordepolenciade un reguladordeconm utllCin tal comounSPDT. Cmo se gobierna
el interruptor 'j cul es su onda de salida?
(b) Ocmostrarque el inlerruptor del apanado (o, es equivalenlc a un SPSl' en serie con un diodo a tierra
17.1.

172.

(o)
(b)

790

17-21.

17-22.

1723.
1724 .

172 5.

17 26.
1727.
17 28.
17 29 .
17]0.
17 3 1.
1732.

17-33,
17 34,
17 35,
17 J6.
1737 .
17J8.

1739.
1740 .

17 41.
1742 ,
174].

Microelectr nica moderna

,Por qu a este diodo se le den omina de retorn o?
Eq uipa rar el interruptor de potencia SPDT del regu lador b sic o co n una co m binac in de tres trans isto re s
y un d iodo.
(/ Exp licar la funcin de cada transistor y de l d iodo.
(a ) Dibujar los co mpo nentes de pote ncia de un regulador de co nm utac in en e l qu e V" es posit ivo y mayor
que V,,,,
(h ) Comprobar que con esta config uraci n V,,>V...
((") .Q u es lo que determina el valor numrico de V)
(a )' Repenr cltema 17-22 para un regulador en el qu e V se a ncg.uiva.
(h ) I usnfscar que V < O.
"
(a ) Dibujar e l inrernr prc r de po te nci a de un regulado r de conm utac in en contratase acoplado por tran sfor mador.
(h ) Indicar la onda I'~ de l modul ador de anc ho de l impu lso . as como las ondas l 'AI y I'~ ! que go biernan los
dos interrupto res SPST en ser ie co n los primar ios del rransformadur.
(e) Esbozar las ondas del secu ndario delt rans formador.
(rI ) Dibujar la onda del interruptor de sal ida (la tensi n de e ntra da ,11 fillro ).
(a ) D ihuja r en forma de diagrama de bloques e l sistema pa ra obtener las ondas I' AI y I'~.' del Tem a 17-24/>.
(h) Exp licar e l func ionamiento del sistema. con la ay uda de una grfica de la on da.
(e) Mostrar los interru ptores gobernados po r I 'AI \ I'-, ~_ simu lados por tran sis tores.
Citar 100m. los circuitos de gobierno de baja po te nc ia fabricado s en un so lo c hi p nucgrado. empleados con
un regulador de conmutacin.
Dedu ci r una ex presin de la potencia de salida de un amplificador cla se 11 de gr an sea l en funcin de V.,""
(a )

\1"."" l."" e 1m ,.'

Ratona r co rno puede prod ucir se una rectificacin en un amplificador de potencia.
Defi nir la di storsin de intennndulacin.
Definir la di stor si n armnica total.
Def inir los am pli ficadores : (a ) clase 11, (h ) clase B, y ( r) da.\"(' AB .
(e/} Definir el ren dimie nto de conversi n '1 de una e tap a de potencia.
(h) Ded ucir una exp resin simple de 11 para un amplificador de cl ase A.
k) .C u l es el rendimiento teric o mxi mo de un amplificador de cl ase A?
(a ) Dibujar el c ircuito de una etapa de pote ncia cl ase B.
(h) Co n una entrada se noidal ,Cul es la fonna de la onda de salida'!
(a ) Dibujar el circ uito de un ampl ificador de potencia en cnntrufase . de clase B .
(h ) C itar tres ventajas de la clase B respecto a la c lase A .
Ded uc ir una expresin simp le para la potencia de sa lida de un amp lificado r de po tencia idealizado de c lase
!J . en contrn fasc.
Demostrar que e l rendimiento de conversin mx imo de un circuito ide alizado cl ase R en conrrafusc es de l
78,5%.
Hallar la exp res in de 1,1 disipacin dc co lector de una etapa clase U en contratase e n funci n de V m y Re
Dem os trar que en un amp lificador e n contratase equilibrado quedan el im inados los armnicos de o rden par.
(a) Explicar el origen de la distors in de cruc e.
(h) Describir un mtodo pa ra minimi zar es ta di stor sin .
(a) Definir la restsrenca trmica
(11) Esbozar una curva de redu ccin de la d isipac in de un amplificador de potenc ia.
(e) C mo est relacionad o 8 co n la curva del apar tado (/l l'!
(a ) .Qu es un acumulador de calor?
(h) Explicar por qu debe empicarse un acum ulador de ca lor con un amp lificador de potencia.
(a) Esboz ar la secc in transversa l de un FET de po tencia.
(/) Explicar brevemen te C11l0 se construye este dis positivo.
Citar dos dife rencias impo rtante s en las caractersticas de sal ida de un VMOS y de un MOSrET de baja

p otencia.
17 44. C uar se is ve ntajas de un \'M OS.

Constantes y factores
de conversin

AI . VALOR PROBABLE DE CONSTANTES FISICAS

Smbolo

Con st ante

Carga de l electrn
.
Masa del ele ctr n . . . . . . . . . . . . . . . . . . . ... . .
Relaci6n ent re carga y masa del electrn
.
Masa del alOmo de peso at mico unidad Ihipot nca]
M a s ~ del pro tn
.
Relacin de masas det prot n y del elect r n ..
Constante de Planck
.
Co nsta nte de Bo ltzmann . . , . ,
.
Constante de St efan-Boltz mann

Num ero de Avogadro

Con stante de lo s gases

Velocida d de la luz
Constante de Farad ay
Volumen por mol

,'

' .' .
.
.

.. .... .. . .. . .. . . . . ..

Aceleracin de la graveda d .. . . .... . . . .. . ..

Per meabilidad del espacio libre
.
Permisividad del espacio libre
.

,
m

, 1m

e
F

V.
g

""'.

Valor

1,602 X 10-" e
9, 109 x 10-3 1 kg
1,7 59 X 10 1 1 e / kg
1,660 X 10-2 '7 kg ( hipot ~ti
1,673 X 10-21 kg
ca)
1,837 X 103
6,626 X 10-3 4 J-seg
1,381 X 10-23 JJOK
8,6 20 X 10-5 eV/o K
S,670 X 10- 8 W/(m1. )(" K4 )
6,0 23 X 1023 molecrmo le
8,3 14 J/(gr) (mo le)
2 ,998 X 101 m /seg
9,649 X I al Cnnole
2.24 1 X 10-1. m 3
9,807 m/seg2
1.257 X 10-' " 1m
8,849 X 10- 1 2 F/ m

E. A. Mechtl y , "Sistema in tern acio nal de unidades : Con stan tes fs icas y facto res de
conversin " , Administr acin Naciona l de Aero nu tica y del Espacio , NASA SP-7012.
Wash ington , D. c., 1964 .

792

Microelectrnica moderna
A-2. FACTORES DE CONVERSION y PREFUOS
amp erio (A)

= 1 C/aeg

anptrom (A)

=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=

atm6sfera de presl6n
culombio (C)
1 electr6n volt (eV)
1 fara d (F)
1 pie (fl)
t caloda gramo
glg. (G)
1 henry (H)
1 hertz (Hz)
1 pulgada (in.)
1 joule (J)

kilo (k)
1 kilogramo (ka)
1 kil6metro (km)
1 lumen

1(1"10 m
,(J"" J.lm

760 mmHg
1 A-ae
1,60 X 10"19 J

ctv

0,305 m
4,185 J
X 109
1 V-aeS/A
1 ciclo/sea
2,54 cm
lO' era:
1 W-e eg
6,25 X 10 11 eV
1 N-m
1 CV
X 10 3
2,205 lb
0,622 millas
0 ,0016 W
(a 0,55 pm)

I lumen por
pie cuadrado
mega (M)
1 metro (m)
micra (P)
1 micr6n

mil
mili.

=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=

mili (m)
nan o (n)
l newton (N )
pico (p)
l libra (lb)
I testa (T)
1 ton elada
1 volt (V)
1 wat (W)
1 weber(Wb)
1 weber por metro
cuad rad o
=
(Wb/m 1)

1 Ct-eandela (fe)
X lO'
39,37 pulgad as
X 1(1"6
10"6 m
1 ~m
10"3 in .
25J.1m
5,280 pies (ft)
1,609 km
X 10"3
X 10"'
1 kg_m(seg1
X 10"1
453,6 gr
1 Wb/m 1
2000 libras
l W/A
1 l /se
I V-scg

10'- gauss

Fabricantes
y especificaciones
de semiconductores

n-i.

FABRICANTES DE DISPOSITI VOS ELECT RONICOS

Pueden conseguirse catlogos e informacin sobre aplicaciones. de las siguientes productora s de

semiconductores :
Adve nced Micro Devces 90 I Th ompson PI.. Sunnyvale. (:A 94086
America n Mic ro system s Ine. 3800 Homestead Road, Santa Cla ra. CA. 9505 1
Burr-Brown Research Cor p. 6730 S. Tueson Blvd., Tucspn, Arizona 85734
Fair child Semiconducto r 464 Ellis SI.. MI. View, CA 94Q42
Ferranti Elect ri c E. Bethpage Rd., Plainview, N. Y. 11803
General Electr lc Co. Schenectady. N. Y. 13201
General Instrument Cor p. 600 Wesl John SI.. Hicksville, N. Y. 11802
Har ris Semicond uct or Box 833. Melboume. FL 3290 1
Hitachi America, Lid. 111 E. Wackner Dr. Chicago. H, 60601
Im sai 14860 Wicks Blvd. San Leandro. CA 94577
ln tel Car po 3065 Bowers Ave., Santa C lara, CA 9505 1
Int ersillnc. 10900 N. Tantau Ave. Cupernno. CA 95014
lIT Se miconductors 74 Com merce Way, wobum, MA 0 1801
Mono lithic Memories, l nc. 1165 E. Argues Ave. Sunnyvale. CA 94086
Mostek Corp. 12 15 W. Crosby Rd.. Carollton. Texas 75006
Motorola Se miconductor Produ cls Box 209 12, Phoenix, Ariz. 85036
Nat ional Sem icond uct or, l nc. 2900 Semiconductor Dr. Santa C lara, CA 9505 1
Pessey Sernlcond uctors 1674 McGraw Ave., Santa Ana, CA 92705
Rayth eon Semicond uctor 350 Ellis St.. MI. View, CA 9404 2
RC A Solid Sta te Division Box 3200, Sornervllle, N. J. 08876
SGS!AT ES Semiconducto r Cor p. 796 Massasot Street. w altham, MA 03 254
Signet ics Corp. 8 11 E. Argues Ave. Sunnyvale. CA 94086
Silicon Genera l 73826 Bolsoo Ave. w estminster. CA 92683
Siliconix, l nc. 2201 Lauretwood Road. Santa Cla ra. CA 95054
Stewart-w arner Microcircuits 730 E. Evelyn Ave.Sunnyvale. CA 94086
Teledyn e Sem iconducto r I300Terra Bella Ave. MI. Yiew . CA 94043
Texas Instrument s Semiconductor G ro up Box 50 12. Dalias, Texas 75222
Toshiba America 280 Park Ave. New York. N. Y. 10017
Micro electronics C enter ORe Space Park, Redondo Beach. CA 90278
Unit rode Cor po ra lion 580 Pleasam St.. w atertown. MA 02 172

794

Microelectrnica moderna

B2. ESPECIFICACIONES DEL DIODO DE SILICIO I N 4153

(Cortesa de Texas Instrurne nts, Inc.)
Diodos de conmutacin rpida para calculadores y aplicacin de uso genera l.

TABLA B21

Valores mximo! absolutos (a 25 0 C)

Y/t..,

IN41.51

IN4 1S2

IN41 S3

IN4 154 Unld ld

"

40
lO

"'O

2S

Ten l in inyeUI de pico

SO
V/t..,(..kV klem, dem de Irlbljo
P
Dillpui n co nl ln ul de polencll
I 25 0 e (o menos)Tem pe,.lurl de I lmac e nl do
T...
Temp. I 1,5 mm del c uef po . durlnte 10 1eI.
T,

v
V

'00

mW

- 6 5 I :100

C
C

lOO

Dccaelin u lmente hllta 200 0 C a run de :1 ,85 mWj O C

TABLA 82-2

Canclerfslicas elctricas (a 250 C wvo otra indicaci6n)

Parm cUo

Cond icio nes de plI." ba

Y(8RTen sin Inyersa de r up hu a

' 11 - 5p. A

J.

Conien! e Inyersa esltlca

"

VII - nomina l Y1I..,(..kll

YII .-nominal VII"'(wkll T,4 -

V,

Tensi6n dire cll esl tica

'.

Capac id ad 10111

VII - O

0.70
0 .74
I MHz

Tie mpo de re cupeu cln Inver50 l F - 10mA,II1.., - lOmA

Rol. - 100 n
t, - lOmA, VII - 6V

RL -lOOn

Unid ld
V

0.05

'O

Isoe
0.49
0.53
0 .59
0 .62

l ,, -O. lmA
0.25 mA
l " - I mA
lF " 2 mA
' F " lOmA
' F - 20 mA

t, -

C,

IN4 1S3
Min
M"

,A
,A

0.88

V
V
V
V
V
V

pF

nseg.

nsee

0.55
0.59

0.67
0.70
0 .8 1

Fabricantes y especificaciones de semiconductores

795

B3. ESPECIFICACIONES DEL TRANSISTOR BIPOLAR

DE UNION n-pon DE SILICIO 2N2222A
(Cortesa de Motcrola Inc.)
Transistor muy emp leado normalmente en la industria paTa ap licaciones tales como interruptor de
velocidad media y como amplificadora frecuencias desde audio a VHF. Complemen ta el transistor pnp

2N2907 A.
TABLA B31

Valor es mbimos .bsolutos-

Callc tu fsticl
Ten sl6n co lector-emiso r
T ensin co lecto r-bue
T ensin e mlsol -bue
Conl ente de ee teetee ( pe rms nente)
D!siplcl6n I T,A = 2S o e
- po. e nc ima d e 2 50 e
Dlsipad tm 10111T e = 2 50 e
_ po. enc ima de 25 0 e
Tempera lw a de 11 un in:
- Trabajo y a lmatena mienlo

S mbolo

Uni ds d

Vs lol

40

YCEO

V
V
V
mA

"

Ve.
V..
le

6.0

800

Po

o.,

Po

3.33
1.8
12

mW I" C
mW rC

65 a + 200

Tj, T.. s

Temp eral w u T,A = I mb lenfe. TC = cajs , TJ = un i n.

TA8LA 832

Cancterf.tiCll8elctricas (a 250

e salvo iDdicaei6n contruia)

c.r ac terfstiRs e n ece te , OFF

Smbolo

Mio

Te naln ru ptura co lecto r-em ilOr

(/ C = 10 mA, IB =0)
Tensi n rup tun co lect o r-blle
(JC = 1 0 ~ IE =O)
Tensin ruptulI emisorb u e
UE =IOj.lA, I C =O)
Corriente de cojector en co rle

B YCEO

40

BYc o

"

( YCE= 60 V, YB E(OF F) = 3 V)
Corde nte de colect or en corte
(YCS = 60 V .IE =O, T,A = 150 e)
Corriente de emi8cK en co r te
( YEB =3V.IC =0)
Cordente de base e n co l1e
(YCS = 60 V, YEB(OFF) = 3 V)

BYEIIO

Mu

Unidad

60

I CEX

10

.A

ICI O

10

,A

In o

JO

.A

1"

20

.A

CatllCfll &ticas en con du<:cln. ON

(v. .. F . 3-1 3 p ara YCE(lI t) y YSE(u t) . y Fil. 3-14 para " FE )

796

Mtcroz ectrontca moderna

TABLA B33

Caracter sticas elctricas (Continuacin)

Car ac te r sticas d e pequ eila seilal

S mbo lo

Prod. ganl n cia X an cho de band a

u c " 20 m A, Y e E = 2 0 v.r e i oo MHz)
Capacidad d e salida
(VCB = 10 V, IE "" 0,1 = 100 k Hz)
Ca pacidad de en tr ad a
( VEB = 0,5 V,le = 0 ,1 = l OO k Hz)
Impedancia de en t rad a
(/C = 1 mA , Y CE = 10 V , I = 1kHz)
(le = 10 mA, VCE = lO '1, 1 = 1kHz)
Relaci6n rea lime ntaci6n tensi n
(le = I mA, YCE= I OV ,I=I k Hz)
(le = JO m A, CeE = 10 V,/ = 1 k Hz)
Ga nanci a d e co rrie n te pequea seilal
(lC =lm A, VCE =IOV, I = I kHz )
(l c = lO mA , VCE = 10 V ,I= 1kHz)
Adm ita ncia de salid a
(l e= 1 mA, Y CE = 10 V, I = J kHz)
(lC = I D mA, VCE= 10 V ,I= I kH zJ
Co ns tante t iemp o co lector-base
(lE = 20 mA , VCE = 20 V , I = 31 ,8 HMz)
Ruido
(lC = 100 "A YCE = IOV,
R S = Jkn. / = 1kHz)

Tie m po de s ub ida

( Vee VBE(o>f) le IBI -

Tiempo de almacenam iento

Tiempo de calda
Cle , tiempo , regl6n activa

M"

8.0

C~

e;

25

'l'

'.

2.0

8.0

0.25

1.25

J O V,
0.5 V
150mA,
15 mAl

cree "
le ISI / S2 -

30 V,
150mA,
15 mA
15 mA l

(le '"' 150 mA,

VCE = 30 V)

"
l.

t,

'/

T,

pF

X 10 - 4

8.0
4.0

SO

ts

300
375

'.0
25

200

r,C,

5 1m bolo

pF

k.

hi~

'..

Unidad

MH,

300

as
ISO

NF

C8racter laticas de c on m utac in

Tiempo de retard o

1,

Min

4.0

Min

,n-,
ps

dB

M"

Unida d

10

ns

25

ns

60
2.5

ns

ns
ns

Fabricantes y upedftcodones de semiconductores

797

84. ESPECIFICACIONES PARA EL TRANSISTOR DE SILICIO

DE UNION, DE EFECTO CAMPO , DE DEPLEXION y DE CANALN
2N4869 (Cortesa de Siliconix , Inc.)
Especficamente diseado para aplicaciones en frecuencia audio o sub - audio, en las que el mido ha
de ser en absoluto mnimo.

TABLA 84-1

Valora mbimOl.bIolutol (25 0 e)

Ta nlli6n pu ert a-dtenaje o puerta fu anle- - 40 Y
Con' lenle de puerta o da d renaje
50 mA
DlaJpad6n to tal
(decae 1,1 mWO C)
300 mW
TempeDturl d e Ilm acen lje
- 65 + 200"C
Deb ido a su r;eometr(a alm';trlca. puede trabajar con los
I ..minsles de fuente '1 de drenaje inler umbiado ..

TAlLA 14-2

euacterfsticu elfctrlCllll (. 250 aaJ.YO ot,. indiC8.ci6n)

eua eler Csliu

Mio

.... .....
'

Coadkiones d e pnteM

- 0.2:5 nA

S
T

JGU

B VGSS Tell$in d. rt.l pl ura puertl-fuanle

VGJ' (orr) Tens16n di cortl paaerla.fuenle

ColTienl e Inven a de puerla

-0.25 ,A

1,,,

-40
-1.8
COI"rientede . tur llein de dren ljl
2.5

-,
7.'

V
V

mA

Vas- - 30Y.I/D S -0

150C

l a - - 1,.A. VDS - O
VD;S- 20V , ID - l ,A
VDS - 20 V, Vas-O

D
I

's;"

A
M

e e;
A

Tran.conductlneilo directa
en f ue nta com6 oCond udl acla de ..lida
en f_te colll6n
Clpae klad de lraasf-iaver..
e n fuente com6 n
ClIpa cldad d e enl rada
e n fu ente comn

- DlD"ac16n impu bo = 2 mser;.

1,]00 4,000
10

,
"

IJO- 1

,.n-'

-Ikl
VDS - 20 V, VGS - O

f -IUh

pF

t- 1 MHz

pF

I I MHz

798

Microelectrnica mo derna

8-S. ESPECIFICAC IONES DEL TRANSISTOR DE SILICIO

Ma S DE EFECTO CAMPO, DE ACUMULACION y CANAL-P 3NI63
(Cortesa de Silico nix, Ine.)
Normalmente. MOSFET de corte para conmutacin analgica y digita l de amplificadores de uso
general.

TABLA BS-.

Valores mximos absolutos (2 50 C)

- 40 V

Tensin drenajefuente o puertafuente

Tensin transitoria pue rta-fuen te
Corriente de drenaje
Temperatura almace naje
Temperatura de rabajo de la unin
Disipac in tota l
(decae 3 mW10 C hasta 150 0 C)
Temp. a 1,5 mm del cuerp o, durante lO seg.

TABLA B5-2

E tcss
S

Corriente de fuga puerta-cuerpo

Tensin ruptura drenaje-fuente

Tensi n ruptura fue ntedrenaje
Tensin pue rta-f uente
Tensin umbra l p uerta-fuente
Corrien te de corte de drenaje
Corriente de ca ri e d e fuente
Corriente de drenaje en condue.
Reest. drenaje -fuente en co nd ue

T
1

BVos s
8Vsos
Vo ,
V"s" "
lo ss
Is os
lo .." ,

'os,,,,,,
D

""

g" ..

A
M

C..,
C,,,

A C"..

-,

w t,

1,,,,

- 65 a +200 C
- 55 a + 150C

Caractersticas elcercas (25 0 C y V8S = O, salvo otra indicacin)

Ceracterfeca

150 V
- 50 mA

TISnSconductancia directa
en fuente com n
Conductanca de salida
en fuente comn
Capac en tra da en fu ente comn
Capac idad inversa de trans.
en fue nte Com n
Cap. de salida en fuente comn
Retardo tiempo de cierre
Tiempo de subida
T iempo de corte

Min

M"

Un id

Conoicionlls 0 0 pr ueba

- 10

pA
pA

V" ,s - - 40 V. VpI - O.

-25

12S"C
lo - - IOp A ,V"s - O
" - - 10 ",A, V(;o - V' D - O
Vos - - 15 V, ID - - 0.5 mA
Vos - V"s , ID - -I O"A
Vos - -15 V ,V"s -0
VSD - -lO V. Ven - O, Vo, - O
Vos - '-1 5V ,V" s - - IOV
ves - - l OV. I" . _ - IOO ",A

2,000 ' ,000

vU

V;,< _ - 15 V. 1" - - lOmA.

250

vU

-"
-"
- )

- 2

-J

V
V

- 65
-J

- 200
- 400
- JO
230

pA
pA
mA

25

"30

1 k H7.

pF

0.7 pF
J
pF

12

o,
o,
o,

Vos - - 15 V , l o- - l O mA ,

1 MHz

Voo - - 15V
le""", - - 10 mA
Rr; -R - l.SkO

Fabricantes)' especificaciones de semiconductores

799

B6. ESPECIFICAC IO NES DE LA PUERTA NAND POS ITIVA

TTL SCHOTTKY DE BAJ A I'OT ENCI A (LS74I DO LS541O) CON
SALIDA EN TOTEM (Cortesa de Texas Instruments. lnc.)
Las dems familias TTL tienen caractersticas muy similares para las puertas NANDo los inversores,

T ABLA B6 )

Condiciones de Irabajo re com endadas

Parm elro

Familia

""

Tens i6n d e alimenlaci n

CorrMnle d e u lida . niYel
alto ' O H

Unid ad
S.S
$.25

S
S

- <00
- <00

,A

mA

- SS

I2 S
70

'C

Caraclerstica s elctr icas de ntro de la aama de te mper aturas ambiente

recom endad as (salvo olr a indicacin )
Condi cion es de pru eb a l

"".'mel ro

..

' .S
4.75

""

Templl ra lur a a mb ien te

'

M..

Nom

""
""

Corr ien te de salida. nivel

bajo OL

TARLA R62

Mio

Famil;'"

Tensin llntrada , a llo ni yeI

'"

Te ns in llntrada , bajo nivel

"

Tllnsin d e fijacin de
entr ad a

v,,"

Tensi6n u lida, aUo niVlll

Y",

Te noon u lida , bajo nivel

"
',.
'"
1,,,

Corr iente lln lrada con lensi6 n d e ~ n lra d a mKima

Corrienle en lrad a. allo
nIvel
Cor rMmle en tr ada. bajo
nivel
ceme me d~ ulida e n co rto e treu ltc

Min

Tip

o,
0.8

'" .. m.n . I, .. - li mA

v, , _ ...' n, VII
1"" _ mu

- Y" m..

_ m,n. V", _ l V
,", - m..

, '"

'" m", '"', _ mu . v

'"
HU

'. _ m.., Y "

'"

" mu

~ I .~

""
""

..,' .S "
"
021

o.n

S, ~ V

J,7 V

"

_ O.4 V

""

-.
- S

Unid

""

M..

v
V

..

O.,

mA

OS

,A
- 0.16
_ ",

_"

mA
mA

I En las co nd iciones sei'ialadu co mo m( n;mu o m' ximas d ebe n emp lelJ1.C los yalores a prop iado s
especfi cos en las co ndicion es dll ',a bajo re co mllod a du .
, Tod o s los valores 1picos so n cOn Vce = 5 V y T... = 15 C
;) No d ebe hab er ms de una u Ud a en corlo cir cu ilo al mismo liem po.

800

Microelectrnica moderna

B7. ESP ECIFICACIO NES DEL AMPLIFI CADOR OP ER ACIONAL

LM741 (Cortesa de National Semiconductor. Inc.)
Se trata de un AMP OP monoltico de grandes prestaciones en un amplio campo de aplicaciones
analgicas. Est protegido contra cono-ci rcuitos y no requiere elementos ex teriores para la co mpensaci n
en frecuencias. El LM741 e es idntico al LM74 I salvo que el primero tiene ga rantizado su funcionamiento
entre O y 70" en lugar de - 55 a + 125" C.
TABLA B7 )

Valores mximos absolu tos

= 22 V
= 18V

Ten sin d e s limen tad n , LM741

Idllm LM741 C
Disipacin de poten d a )
Ten si n d e enllada d iferen cia l
Tensi n d e en l rada 2
Salida en cor lo ~ i",: u ito
Te mpe"' Ula el maceRlje
Temper al Ule termina l (so ldad u re, 10 seg)

500mW

= 30 V
:!: 15 V
dllr ac16n inde f in i<1l

- 65"C a 150"C

""' C

I Le tempen t llre mh im a de la un in ea de I SOO e e n el

LM741 y de 100 0 C en el LM7 4I C. Para trab ajar a . \1&11
temperaturas debe n reducirse lo. va lores para lo. eleme n tOll
en enc aps ulado To-S, b aSlndose en un a resiB te ncle t" mlca
de 1SOo CfW en tr e u ni n y caje.
2 Con tend on es do a limentacin inferi or es a l S V, la ten d n de en trada mx ima ebsol uta es JKual a la de etlme nteeln.

TABLA B7 2

Carac:lerfsticas elctricas.
LM141C

LM141
Palmet ro

Cond icio nes

Ten sin offse t de enl rada

Corr ient e o fbet de entra da
Corrient e de po lariz . de en t.
Resist encia de e n trada
Corrient e de alimen taci n
GlIllancla de ten! 16 n ;,gran seal

TA - 25-C. R. < Hn n
T.. - 25-C
T" - 25-C
TA - 25' C
T" _ 25"C, Ya - :!: 15 V
T" _ 2S"C, Va _ :!:1 5V
Y o", - :!:IOV,R L ;> a en
R, < 10 kO

Tensi n offaet d e entrada

Co..,ie nle off set de entrada
ColYient e de po lni z. de ent ,
Gan ancia d e len sl6n ; gran sella l
Veria cln lemli6n de salida

Ya - :!:15V, Y"", - ~ IO
L ;> 2 kn
Ya- :!: 15 V.RL - lO kn
/l L -

Campo d e le n,i n d e enUad .

Relac i n d e l ech u o
de mo do co m n
Relaei n d e rech u o
d e la alime ntacin

2kO

Ys-~ IS V

M In

Tlp

, ,,"

lO
2.,
0.3

M.. Min

seo

....,

se rsc

Ip

r.
lO

" ''''

s.

soc

'S

"

:!: 12
:!: IO
~

:!: 14
:!: I)

R, e 10 kll

10

< 10 kll

"

se

oA
Mn
2.8 roA

VjmV
7.5m V

""

oA

O., ,A

"

:!: 12
:!: 10
~

12

200
0.2
1.0
1.1

ae

Uni
M.. d. d

:!: 14
:!: I)

~/mV

12
10

"

so

B
B

SI nO se Indica o tra cosa , estu espec ificaciones son aplicabl es par a Vs = :1 l S V. '1 - s sc C ~r "
I2S o C. No o bs ta nte , para el LM74 1C loo sa las espee ifiuclo nu q ued an lim itad as a 0 0 C < r t;;;;
70 0 Cy VS= :1J S V.

FabrlCQ.IIlu y especificaciones de semicbnductoru

801

B-S. ESPECIFI CACIONES PARA EL TRANSISTOR EN POTENCIA

NPN DE SILICIO 2N567I (Cortesa de RCA Solid Stale Division)
Este transistor puede admitir corrientes y potencias elevadas, y es de conmulaci6n rpida. Es
especialmenle adecuado para amplificadores de corunutacin, puertas de potencia, reguladores de ccnmutacin, circuitos de conmutacin de potencia, convertidores, inversore s, circu itos de control. amplifi cadores de continua y osciladores de potencie.

TABU B8-1

Valores mxim Ol ablo lutoa

c..d.lIUc,

slmbolo

v...

Ten ll6 n colecto r""'"

Tenl loSn Kllt . colectOJ'..milor
Con base . biert.
Con rnilt. IIller.
be_mborRSE ",son
ODA r..... .Ilta.
'--miIor <; SOn )' YBE = - I ,S V
'T_ 16. elllllor-beM
o . r .le de col ect o.Cc:wr.t e do bue

Ye~

120

1,

0tI...d6. tnDJUtor coa

PD

1<"

........

le.,.

aje 250

e)'

..

VCEJll->

110

VC....C-I

120

V
V

VCBO(. ... )

Ym
le

YCB ...... 24 V
Culpo de telllpent ......

u.....

1
lO
\0

A
A
W

802

Mlcroekctr6nlca modema
TABLA 88-1

euacterlatlcaa el6ctricu; temperalw a caja Te = 15 0

Condlclonel
Ten.16n
emilor o

....

Tensi6n
co lectlK
cc (V)
earacter CltICII

S (lIlbol o
lu o

eorrHmte de corte de colector

Corriente de corte de em oor
Ten.l6n de sostenimiento
co leclor-emlsor
Con base abierta
Con reabl. exter,
bue~milor RBR < son
Con unl6n ba_milor
polariAclI en InnrlO
)'RBE <SO
Tellll6n d6 "tUf. bue~D1i1oc
Tea.in baM-emirlor
Ten ll6~ de ..t uncl6n
colectOf~milo r

Rel.cl6n transferencia
ce dlrectl
I'fo d.lln lncle X ba ndl
Caplclclld de saUclI (I MHa)
Tiempo de conm utlcl6n
(nlardo , ubidll)

Conm ulacl6a
Uelllpo de llmaeenamiln lo
Conmullci6n
' Iiem po de uld.
Ro.lltencll t rmica
(uni6n<aj.)

Corriente
con llnul
(A)

ee (V)

'" 'ce 'u '" 'e

1, 1,

110

-I .~

1" 0

10
Il
10

80

lu ~

2N5611

M" M..

Unid
mA
mA
mA

"etoho'l

0.2

se

V" t " b".

0.2

110'

120'

- 1.5

" " t .l' l ... .

V' t u...

'"

Y'''u...

',.

/,

10

C.

10

,-

V"

'.
"
' .e

0.2

""

12

"u

12

20
20

20
2

"

'ce -

"

lOV

""" -

"

lOV

40

EIlOl valorell no deben ael DUldidolsobre un. curYII.

D.'

O.1~

100

MH,
900

1" -

lO V

V
V

50

O
_

l.'
l.'

1" -

1.2
1" '"
1" 12
l. , l -

pF

O.,

,.

l.,

...

D.'

p'

1.2
I.H ' C/W

Fabricantes y especificaciones de semiconductores

803

8 9 ESPECIFICACIONES DE LOS DISPOSITIVOS DE TRANSISTORES

DE USO GENERAL CA 3045 Y CA 3046 (Cortesa de RCA.l
Cinco transistores de uso general sobre un sustrato comn: dos transistores conectados internamente
fonnando un pardiferencial. Adecuadospara una variedad de aplicaciones desde las de continua hasta las
de muy alta frecuencia. Los transistores pueden emplearse a manera de dispositivos discretos. Adems
tienen la ventaja de los circuitos integrados en cuanto a su similitud elctrica y trmica. Elctricamente
considerados el CA3046 es idntico al CA3045. pero se suministra en un encapsulado de plstico de dos
en lnea para aplicaciones sobreun campo de temperaturas dado.

Tabla 8 91: Valores mhlmos absolutos a 25 C.

CAJ045

CAJ046

Cada Trans. Total Encap. Cada Trans. Total Encap. Unidad

Disipacin de potencia
TA hasta 55 C.
TA >55 C.
TA hasta 75 C.
TA >75 C.
Tensin emisor-colector VCEO
Tensin colector-base VC80
Tensin colectro-sustrato VOD*
Tensl6ncoleecor_lIl1stnlto V
<ro
Temperatura
de trabajo
de almacenaje

Temperatura a 1.6 0,8 mm del

cuerpo. 10 seg. max.

750

300

Baja 6.67
lOO

mW

mwr c

mW
mWrc

'"

Baja S

"

20

"

20

2.

20

-5S a + l2S
-65a+1S0

+ 265

-ss a+ 125
-65 a+ 150

+265

'C
'C

'C

t E! colector de cada uansisror eslfo aislado det SUSlrato por un diodo integral.
El sustralo (tuminal 13' dt M contclaru al pun fo nutsntgalivo dtl circuifO t JCltrior para manlenrr t i aislamit fflOenlU
f,QrU;slorts y ptrmilir ti fun cionamiento normal dt titos.

804

Microelectrnica moderna
T a bla 8 9.2

Care crer tsnces en c on l in ua a

2S~C

Lfmues: CA3045
M n. T pico

ze

Ca racte rstica

5 1mboJo

T ensin ru ptura colector-base

Te nsin ru ptu ra colector-emisor
Ten sin ruptura colector-s ustrato
Ten sin rupt ura emisor-base
Co rrien te de colector de co rte
Corriente de colector de cort e

v... ~ "..
v.". " ,
v.....,..
v.~ ..,

1,

lCl " .... f, o

1,

l m"'. 1" . o

1, .. .
1" "

v.. . 10 V.f"
v,", ro V. f

h..

/' __
" 1m'"
10 m'"
V.. _ ) V { 1,

Relacin de trans ferencia de,

corrie nte di recta (beta esttica)
Co rriente o ffse t de e ntrada de l par

y CA3Q46

Cond telo nes

de prue ba e spec iales

1, 10 " .... f" , ..

1, .

IO " ....

"
,
zn

/, .n
.

o
o

,.""

so

O.OO!

1" _ 10 " ...

Mx. Un id .d
V

"

"'

"

o.,

,.""

V.. . ) V .I, " 1 m'"

0.3

v. , _ ) vII., I m'"
l 10 m'"

0.715

Q \ yQ2

v.

Ten sin base -emisor

Tensin o ffsel de entrada de l par

d iferenci al 1VBEI - VBu l
Ten si n o ffse t de entrada de los
transistores a islados
Iv aEJ - VIlBol I. VBBol VIIE'lI.
l v aa VBEl l
o1V. "
Coe ficien te de temperatura de la
sr
te nsin base-emisor.
Tensin de saturaci n co lector-emisor v,...
lo1 V,,~
eoe cleme de tempe ratura
sr
Tensi n offset de entrada.
Ta bla 8 93.

v",

.. ) V. 1, . 1 m'"

v..

.. ) V. I,

V". _ l V.I,
f. _ I m .... I,

v"., _ l

V.I,

"

100

c.soc
0,45

,
,

V
V
mV

1 m'

0.4S

, m'

- 1.9

10 m'"

0.23

, m'

1.1

,V/'C

mV

mV/'C

C a r a cte r tscas d e peque a se a l a 2S' C ,

Caracte rstica

Sfmbo lo

Co ndic iones
de prueba espe c iales

Ruido en haj a frecuencia

Caree. c ircuito equiv. de baja
frecuencia y pequea se al:
Relacin comemc transistor
direcla
Impedancia emrede en

Nf"

f - 1 kHz. V,-. _ ) V .

cono-encune

lrnpcdanciu salida en
circuito abierto
Relacin transferencia
inversa de tensin
en crc.ubcrte
Camclcrslicas de admilallcia:
Admituncia de rransf.
direcla
Admitencia de entrada
Ao.Imilancia de salida.
Producto [:.mlilllcia-ancho
de banda
Capacidad e misor-base.
Capacidad co lec tor-base.
Capaci dad co lec tor-sustrato.

Lmites CA 3045
y CA3046
Mfn. Tfpico
).25

Mx. Unida d

ee

/.. _ 100 " ...

Resistencia de fuente
k.

I k!
110

k.
k.

1 kHz.

/ .. _ I

m'"

V".

_ l V.

v.

kn

IS.6

,U

1.8 >< 1Cl - '

k"

v.

3.'

31 + j l ,S

L I MHz. V.-. _ } V.

O.l + j O.04

1.. K 1 m'"

V.

t.
e
e..

c.,

0.0001 +j O.QJ
V.. - l V. I.. _ l mA

300

,JO

V.. - l V. l. _ O

o.,

V_ KlV ,I" . O
- l V. 1r _ o

e.se

V/ "

2.'

"",

,F
,F
,F

Resumen de teora
de circuitos
A lo largo deltexto hemos empleado elementos pasivos lineales tales como resistencias.condensadores
e induc tanclas combinadas con fue ntes de tensin y de corrie nte as como dispositi vos de estado slido
para form ar difere ntes c ircuitos, Los teoremas que se e xponen e n este apndice son frecuentem ente

utilizados en el anlisis de tales circuitos electrnicos.

CoI.

REDES RESISTIVAS

Fuent es de tensin y de cor riente

En es ta seccin vamos a pasar revista a algunos conce ptos y teo remas bsicos relacionados co n las
redes resistivas co nteniendo fuentes de tensin y de corriente. En la Fig. C I se se alan los smbolos y
direcciones de referencia de fuentes independientes de tensin y de corriente. Una fu ente de tensin ideal
se define como un gene rador cuya tensin de salida " = 1', es inde pendiente de la corri ente por l
suministrada. La tensin de sa lida es normalmente una tensin continua o una (uncin del tiempo . co mo
por eje mplo 1', = V. ces f.l)f. Anlogamente una fue nte ideal de corriente suministra una corrie nte i = ,
independientemente de la tensin existe nte entre sus dos te rminales. La polaridad de refere ncia para la
fuente de tensin ". significa que I culombio (e) de carga positiva pasando del lenninal negativo al pos itivo
a travs de la fuente. adquie re una energfa de ',julios. De igual forma. la flecha de referencia en la fuente de
corriente i. indica que a trav s de la misma circulan en la direccin indicada, i, por segundo, de ca rga
positiva. En cualquier fuente real, sea de ten sin o de corriente siempre hay una cierta e nerg a que se
convierte en calor en un proceso de conversin irrever sible . Esta prdida de e ne rg a puede re presentarse
por In prdida en una resistencia R, en serie o en paralelo como la representada e n la Fig. IC' Y l d. Una
fuente dl'fJC'lIdif'1IfC' o gobe rnada es aquella cuya tensi n o corriente es funci n de la te nsin o co rriente

-,

-,

,r:rr:~ ).T

L... "LL "tt

'"

Id

'J )

fi:lI'" C I. FuenlO< de Ien..in y de c;orrimll!': tul y (h l ide.. Ie~; (el YIdI prk1icu . E1 loimbolode un ~nrador idal di!' 1l!'lI3oin o
un c1n:ulocon 10>0 ..i~...,. + y '. y e l di!' un genl!'rMlor ideal de corriente es una fkchaen el inlerior dl!' un d n;:ulo. u rni..tencia de
flH;'nle!rll!' rle'li,.nl R. dibuj ada ya!rll!'a en "l!'ril!' l;'Orl una fuenle di!' len.<i ifl v. o en paraldo l;'Orl una fllC'll le de corric:nle i."

806

Microelectrnica moderna

'.
I

'.

(.)

lb)

Figura C _Z. (o) Un modelo de transistor bipolar conene una fuente de corriente g.,. yK gobe rnada por tensin. (h) El circuito
equivalente de un Amp-Opcontiene una fuente de tensin A. vigobernada por tensin.

existente en otro punto del circuito. Por ejemplo, la Fig. e -2a repre senta el modelo de circuito de pequea
seal de un transistor a baja frecuencia. En la salida hay un generad or de corriente dependiente CMv"' cuya
corriente es proporcional a la tensin v" siendo Cn> el factor de prop orcionalidad.
airo elemento estudiado en este libro ha sido el Amp -Op, siendo la Fig. C-2b su modelo equivalente
de pequea seal y baja frecuencia. Obsrvese que en la salida existe una fuente dependiente de tensin
A. Vi gobernada por la ten sin de entrada ~. y el factor de proporcionalidad A..

Resistencia
La ley de Ohm establece que la tensin Ventre extremos de un conductores proporcional a la intensidad
I que circula por l. El factor de prop orcion alidad VII se denomina resistencia y se expresa en ohmios
(abreviadamente n ) si V lo est en voltios e I en amperios
V = IR

(C-l)

En muchos circuitos electrnicos conviene expresar lasresistenci as en kiloohmios (ill). La Ec. (C l)

contina siendo vlida si I se exp resa en miliamperios (mA) y Ven voltios (V) . Si el conductor no obedece
la Be. (C-I) se dice que es una resistencia no lineal (o no hmi ca).
Para hallar la resistencia R vista desde dos puntos de una red, se conside ra aplicada entre esos dos
puntos una fuente exterior de tensin V, y se determin a la corriente I suministrada por dicha fuente. La
resistencia efectiva ser R = VII, supuesto que en este proceso cada fuente independiente del circuito ha
sido sustituida por su resistencia interna R,: una fuente de tensin ideal por un cortoc ircuito y una de
corriente, tambin ideal, por un circu ito abierto (Fig. C- I). No obstante , deben mantenerse en el circ uito
toda s los f uemes dependientes.
Las dos leyes bsicas que permiten el anlisis de redes (lineales o no lineale s) son las de Kirchhoff;
una de corrientes y otra de tensiones.

Ley de KirchholT de las corrientes

En cualquier instante . la suma de todas las corrientes que concurren en UII nudo es cero. Entenderemos
por nudo un punto al que concurren dos o ms componentes del circuito, tales como los punto s l y 2 de
la Fig. e-3a. Normalmente, al aplicar esta ley las corrie ntes que llegan al nudo se toman como negat ivas,
y las que parten de l como positivas: tambin podra emplearse la convenci n contraria siempre que se
aplicase por igual a todos los nudos de la red. La direccin de referen cia positiva de la corriente en una
resistencia , puede elegirse arbitrariamente, pero en el bien entendido que si en el clc ulo, dicha corriente
resulta negat iva el verdadero sentido ser contrario al supue sto en principi o. E l principio fsico en que se

Resumen dt teona dt circuitos

I

R,

"

,+

----J

Ir

I
J:

807

"
R,

R, '

'"

~I

F1&un C .J.(o) U,.. caq:a ~ es! paralekJdc una fuenle de IensiOO de resislend a inlerior R. (b) El mismo circuilo dibuj ado en
discinll forma . El pequel\o circu ioen el nudo I indica que eeee ese nudo y el 2 que se loma como referenc ia exisle un wm inisU"o
de palencia \l Como normalm enle un lennina del s enerador se cooecta alchasi s melj lico sobr'e elque esIj ubicado, a este le nn inal
se le llama d~ ,j~IIQ . El if mbolo norm aliudo para indicar la lierra es el que se ve j unIo al nudo 2.

funda esta leyes el de la conservacin de las cargas. ya que de no cumplirse supondra que alguna carga
se pierde o se crea en el nudo.

Ley de KlrchholT de las le nslones

La SImIa d~ las ca ldas de tensin o lo largo de una molla d~be ser nula en cualquier instante, A un
circuito cerrado se le denomina lazo o molla . La cada de tensin Vu entre dos nudos I y 2 de un circuito
(potencial del punto I respecto al del punte 2) se define como la energaenjulios (J) eliminada del circuito
cuando una carga positivo qde I C pasa del punto lal Z. Por ejemplo. una cada de tensin de + 5 V entre
los tenninales t y 2 de una resistencia. quiere decir que se elimina del circuito. dlsip ndcse en forma de
calor una energa de 5 J cuando una carga positiva de 1 C pasa de 1 a 2. Si la tensin es de -5V. el punto
2 estar a tensin ms elevada que el l (V U = 5 representa un aumento de tensin) y una carga positiva
de IC que pase de I a 2 ganar una energa de 5 J. Esto. naturalmente. no es posible si entre 1 y 2 hay
conectada nica:nente una resistencia. pero s lo ser si se conecta al punto I el terminal negativo de una
batera. y al 2 eltenninal positivo.
Es evidente que las leyes de Kirchhoff son consecuencia de la ley de la conservacin de la energa.
Para escribir las ecuaciones de Kirchhoff debemos recorrer completamente una malla. sumar todas las
cadas de tensin e igualar la suma a cero. Recurdense las dos reglas siguientes:
(1) En uno resistencia hoy una corda positiva en ti sentido de la corriente y (2) En una bater a (o
fu~nte de continua ) hay una calda positiva en el sentido del terminal positivo al negativo . inde-

pendientemente d~1 sentido de la co rriente ,

En los siguientes ejemplos se evidencianestas dos leyes fundamentales. Consideremos en primer lugar
la situacin creada cuando se conecta una resistencia L directamente a los terminales de una fuente de
tensin real (no idealizada) (Fig. e-le). Este componente aadido se denomina resistencia de carea o
simplemente carga, Con ello se forma un malla nica (Fig. C3) de la que deseamos hallar la tensin a
travs de Rl ,
La corriente i a lo largo de la malla circula por R. y Rl Recorriendo este lazo en el sentido opuesto de
la rorriente partiendodel nudo 2, sumandoentre s todas las cadas de tensin e igualando esta suma a cero
(tal como exige la ley de Krchhoff) tendremos

- o. + iR. + iRL - O
o

0,

(C-2)

808

Microelectrnica moderna

Obsrvese que en circuito a bierto (RL -e <>O ) \' = 1', . resultado evidentemente co rrecto, ya que por un
circuito abierto no puede circular ninguna corrien te e i O. iR. = O y \' JI, tensin en circuito abierto.
Observ emos tamb in que en cortocirc uito (RL = O, una conexin ide al de resis tencia nula) la tensin de
salida ser \' = O. En este caso la intensidad es mxima (respec to a las variacio nes de RL ) e i = I',IR, =
co rriente de cortocircuito. La tensin 1', puede ser funcin de l tiempo . y en ese caso tambin 10 se r JI.
Otra forma equivalente de representar el circuito de la Fig. e -3a puede ser el de la Fig. C-3h. En el
epgrafe de la figura se indica el significado de los smbolos en los nudos I y 2. Esta configuraci n se
conoce con el nom bre de divisor de tensi n, Obsrvese que para cualquier valor finito de R L v es menor
que 1'" y

E..
v,

= =

(C-3)

EjemploC-I
(a)
(h )

Hallar las corrientes 11. 11 e 11en el circuito de la Fig. C-4

Hallar la cada de tensin Vl~'

Sotuct n
(a) To memos arbitrariamente como sentido positivo de las corr ientes el sealado en la figura.
Debemos sumar las cadas de tensin en cada lazo recorrindolo en el sentido arbitrario de las flechas del
lazo. Obsrvese que la corriente en RI es 11 y la de R1 es I l mien tras que la de R.l es la suma de I 1 e I r
Aplicando la ley de Kirchhoff se tienen las siguientes ecuaciones

Malla I
Malla 2

VI2
V 32

+ V :4 + V 4 1 =

+ V 24 + V43 =

O
O

(C-4)

(C-S)

siendo las cadas de tensin las siguiente s 1

V24 = - 13R 3 = - 2/ 3
V 43 = 14 ,

V I2 = / R = / 1
VJ2 = I :R 2 = 9/2
1' )1

- ,

-" , -"

R , " 9 kU

I kU

lo)

- 14 V

1 H"
"

I4V

HU

lb)

Figura C4. (al Red resistiva de dos lazos. (h ) La misma red con las tensiones (respecto a tierra ) de los nudos I y 3. pero habiendo
suprimido el smbo lo de la baler a

I Po nie ndo R en kU e l en OlA.e liene ( 1 Hl. 1 OlA =' 1 V)

Resumen de /eorla de circuitos

809

Sustituyendo valores en las Bes. (C-4) y (C-S)

11 -2/,,-6 =0
911 - 21" + ]4=0

ycomo slotenemosdosecuaciones para las tres incgnitas deberemos recurrir a la ecuacinde Kirchhoff
de las corrientes:
/1+/2+ /)=Oobien/l = - (/1+ /2)
Sustituyendo este valor de /3 en las ecuaciones para /1 e /2 y resolviendo el sistema llegaremos a
31,+211 =6
211 + lIl1 = - 14

Yresolviendo este sistema llegaremos finalmente a:

11 = 3,242
(b)

11 = - 1,862 Y 13 = - 1,379 mA

La cada de tensin V24 es

V~

=- llR ] = 1,379 x 2 = 2,758 V.

La calda de tensin entre dos nudos de IIl1a red es independiente del itine rario seguido entre uno y
otro. Por ejemplo, puede determinarse V24 pasando de2 a 1 ya 4 sumando las cadas a lo largo de este

recorrido, es decir

<,

V24 = - l IR, +6= - 3.242 + 6 = 2.758 V

que coincide con el valor hallado pasando directamente de 2 a 4 por Rl .
R,

R,

v~
2

(, ]

R,

'

j" 1" 1"

R,

R,

R,

-,
",

R,

R,
2

lb )

1"

(,)

Figura e-s. (a) Resistenciasen serie. (b) Resistenciasen paralelo. (e) Divisorde corriente.

Pararesolvereste ejemplo hemoselegido las dos mallas 1 y 2 pero en el circuito existe una terceraque
es la exterior 4-1-2-3-4. No obstante, esta tercera malla no es independientede las otras dos. Una malla
ser independiente si su ecuacin de Kirchhoffde las tensiones comprende por lo menos ulla tensi n que
nofigure en las dems ecuaciones . El nmerode ecuaciones independientes es igual al nmero de mallas
tambin independientes.
Sedenomina unin a un punto al que concurrantres o ms elementos del circuito. De los cuatro nudos
de la Fig. C-4 son uniones los 2 y 4. El nmero de ecuaciones de Kirchhoff de las corrientes es igual al
nlmero de uniones mellas IlIIa. Por tanto, para resolver el problema anterior slo se necesita una de estas
ecuaciones.

810

Microelectrnica moderna

Combinacin de resistencias en serie y en paralelo

El circuito de la Fig. C-Sa consta de tres resistencias en serie, lo que quiere decir que la misma
intensidad circula por cada una de ellas. Segn la ley de Kirchhoff de las tensiones

La resistencia equivalente R entre I y 2 es por definicin

V

R := 1

R 1 + R2 + RJ

(C-6J

Para hallar fa resistencia total R de /In circuito en serie. hasta sI/mar entre s los valores de fas
resistencias individuales.
Unas resistencias estarn en paralelo cuando la misma tensin se aplica a cada una de ellas. Por tanto,
las tres resistencias de la Fig. C-S estn en paralelo

recibiendo G sa [IR el nombre de conauctanca. siendo sus dimensiones A/V o sea la inversa de la
resistencia (ohmio) denominndose mho (u ohmio- 1)simbolizndoseO. Aplicando la ley de las corrientes
a la Fig. C-Sh se obtiene

La conducrancia equivalente entre 1 y 2 es por definicin

1

G := V
Para hallar la canductancia lo/al en
individuales. La Ec. (C-?) equivale a:

1R

/1/1

G,

+ G2 + GJ

circuito en paralelo deben sumarse tos conductancias

.L + _, + _,
R,

(C-7)

R2

(C-8)

RJ

Naturalmente , el nmero de resistencias en serie o en paralelo de los circuitos de la Fig. C-S no est
limitado a tres: puede ser cualquier nmero de dos en adelante. En el caso particular de dos resistencias.
la Ec. (C-R se reduce a
R ~ R,IIR, ~

R1R 2
+ R2

R1

(C-9)

en donde el signo 11 debe leerse en paralelo con . De esta ecuacin se deduce que dos resistencias en
paralelo tienen una resistencia efectiva menor que cada una de ellas.
As como un circuito en serie da unaatenuacin de tensin [(Fig . C- 3h) YEc.(C-3) J un circuito en paralelo
la dar de corriente. En la Fig. C-Se la intensidad / 1en R I (o la / 2 en R2 ) es menor que la que entra en el
nudo l. Por tanto aplicando la Ec. (C-9) tendremos
(C-IO)

Resumen de teotta de circuitos

811

Obsrvese que si R. =0. / . =/. Intuitivamente se veque esto es correcto pues toda la corriente circular
por el cortocircuito. Por otra parte, si R. tiende a infinito /. tender a cero, lo que tambin es cierto ya que
por un circuito abierto no puede circular corriente.

C-2. TEOREMAS SOBRE CIRCUITOS

Independientemente de la mayor o menor complejidad, siempre se pueden calcular las intensidades y
tensiones en una red mediante la aplicaci6n sistemtica de las"leyes de Kirchhoff. Sin embargo, muchas
veces se puede simplificar el anlisisempleando uno o ms de los teoremas que veremos en esta secci6n.

Teorema de superposicin
La respuesto de una red lineal que contenga varias fu entes independientes puede hallarse considerando separadamente cada generador y sumando luego las respuestas individua/es. Al calcular la
respuesta debida a una detenninada fuente deben sustituirse todas las dems fuentes independientes por
sus respectivas resistencias internas es decir. haciendo v, =Opara una fuente de tensi6n, e i. =Opara una
de corriente.

Hallar las intensidades / I'/} e /) del circuito de la Fig. C-4 aplicando el teorema de superposici6n.

So/uci6n
Consideremos en primer lugar las intensidades l' 1. 1'2 e l' ) debidas a la fuente de 6 V. Deben
cortocircuirerse los nudos 3 y 4 para eliminar la respuesta debida a la fuente de - 14 V. Bsraconexin sita
R} y RJ en paralelo. como indica la Fig. C-6a. Esta combinacin en paralelo tiene, segn la Ec. (C -9) una
resistencia:
~

9X2
= 1.636 kU

9+ 2

La resistencia. vista desde la fuentede 6 V. ser igual a la suma de Rl ms el valor anterior. y por tanto
, _
1I
1 -

1 + 1.636

= 2.276 mA

Ypor la Ec. (C- IO) de la atenuacin de corriente

; =

"_I'-'"R.;,',...

- 2.276 X 2

R2 + R 3

9 +2

-t

= - 0.414 mA

y anlogamente

- 2.276 X 9
= - 1.862 mA
2+ 9

812

Microelectr nica moderna

Seg uida mente hal laremos las corr ientes 1' ;./'; e / ", debida s a la fuente de - 14 V. Para eliminar los
efectos de la fuente de V uniremos los nudos 1 y 4 como en la Fig. C-b. Procediendo como ante s
tendremos
- 14
/~' =
= - 1.448 mA
9 + (1 X 2)/3
/;: = + 1.448 X
= 0.96 55 mA
13 = + 1.448 X I = 0.4 826mA

La corr iente neta ser la suma algebraica de las corrientes de bidas a ambas excitaciones o sea

+ I' =

2.276 + 0.96 6 = 3.242 roA

0.41 4 -1.448 = - 1.862 roA
+ 1; = - 1.862 + 0.483 = - 1.379 roA

/1 = /
h =~
/ 3 = 13

+J;' = -

valores iguales a los obten idos en la parte a del ejem plo C- I. Obsrvese que en este caso partic ular, el
anlisis mediante las leyes de Kirchhoff es ms simple que emplea ndo la superposic in.

Teore ma de T hevenin
Cua lquier red lineal puede sustituirse, respec to a 1111 par de terminales , p or 1111 generador de tensin
Vrb (igual a la tensin ell circuito abierto ell serie cml fa resistenc ia R r h vista desde esos terminales.
Para determinar R 11. deben cortocircuitarse todas las fuentes de tens in independientes y abrirse el
circuito de todas las de corr iente tambin independientes. Este teorema se emplea frecuentemente para
reducir el n mero de mallas de una red. Por eje mplo. el ci rcuito con dos mallas de la Fig. C-4 puede

6V

R ,=

tI, tI,

nn

R _ 2
J - kn

r;!

R , -9kl1

9kn

d
1 kn

3
- 14 V

2kn

le

'"

-r:,

<b,

Fig u ra C -6. Superposicin aplicada a la red de la Hg. 4. Circuito desd e elq ue se calcula la res puesta deb ida a: (a) el summsrro
de V. y ( h ) el sllmillistm dc 14 V.

reducirse a una malla nica susti tuyendo los compone ntes de la izquierda de los termi nales 2 y 4 (inclui da
R 1 ) por su eq uivalente de Theven n. En la Fig. C-7a se ha reprodu cido el ci rcuito de la Fig. C-4 . Los
componentes de la zona sombreada son los de la derecha de los nudos 2 y 4 Yse conse rvan inalterados en
la Fig. C-7/. Los dermi s elementos no ap:uecen ya en d icha figura , habiendo sido sustituidos por V r lo ' R......
Elteorema de Thevcnin establece que 1, Y 11, calc ulados para este circuito red ucido son idnt icos a los
.
.'
valores correspondientes de la Fig. C-4.
La tensi n 1111 en circu ito abierto se halla desco nectando los componentes en la zona sombreada de la
Fig : C-7a . Scgn ta Ec. (C. 2) de atenuacin de tensin
VT h =

6x 2
T+2

= 4V

Resumen de teora de circuitos

813

'6V

1 en

..!>-

- '1 2

OkO

l,

1,1

2kO

j"

V Th

R Th

14 V

l,

V.

El equivalente de Thevenin se halla

mirando en esta direc cin
(o)

(b)

Fig ura C7. Reproduccin del circuito de la Fig. C-4. (h) aplicacin del teorema de Thevenin al circuhode (a) mirando a la izquierda de los nudos 2 y 4.

Para hallar la resistencia vista a la izquierda de 2 y 4, se supone reducida a cero la fuen te de 6 V. lo

que equivale a conectar a tierra el extremo de la resistencia de l kil, con lo que dicha resistencia queda
en para lelo con la de 2 ka. y

Rn

Ix 2

1 +2

Q.667 kn

Del circuito equiva lente de la Fig. C-7b tendremos

- (14 + V",)
- 18
9 + RT/.
= 9.667 = - 1.862 roA

/2 =

V24 = - 9/ 2

14 = 9 X 1.862 - 14 = 2.758 V

Estos dos valores estn de acuerdo con los hallados en la Seco C- 1. Las intensidades J, e 11, no aparecen
en la Fig. C- 7b debindose hallar por la Fig. C-7a, es decir

l'

- V 24
~ -2--

l, -

6 - V 24
I

i75S

= _ 1.379 roA

6 - 1.758

3.242 mA

iguales a las halladas anteriormente.

Teorema de Norton
Cualquier red lineal puede sustituirse, respecto a un par de le/minales , por U/1 generador de corriente
(igual a la corriente de cortocircuito en paralelo con la resisten cia vista desde esos terminales.
De los teore mas de Thvenin y de Norton de deduce que una fuente de tensin V en serie con una
resistencia R es equivalente a una fuente de corriente 1en paralelo conR, s iemprequel = V/R. En las Figs.
C-le y C- Id se representan estos circuitos equivalentes con v :::: V, R, =R e i, :::: V IR, = l .

8 14

Microelectrnica moderna

Como corolario de los teoremas de Thvenin y de Norton tenemos las siguientes relaciones. Si V
representa la tensi n ell circuito abierto, I la intensidad en cortocircuito y R (G ) la resistencia (conducrancia) entre dos terminales en una red, tendremos

V ... IR ""

-V
R

GV

(C- I I)

R - -J

No podemos pasar por allO estas ecuaciones (recordatorio de la ley de Ohm) a pesar de su gran
simplicidad, porque realmente son muy empleadas en los anlisis. Por eje mp lo. la primera ecuacin que
establece que la lensin en circuito abierto es igua l a la corriente de co rtocircuito dividida por la
conductancia es normalmente el camino ms sencillo para hallar la tensin entre dos puntos de una red .

Anlisis por el mtodo noda l

Cuando el nmero de tensiones en uniones (respecto al nudo de referencia, o tierra) es menor que el
nmero de mallas independientes, la eleccin como incgn itas de las ten siones nod ales co nduce a una
solucin ms simple que la de considerar incgnitas las intensidades de malla. Por ejemplo, el ci rcuito de
la Fig. C-4 tiene dos mallas independientes. pero slo una ten sin de nudo independiente. En funcin de
la tensin independiente desconocida V14. las intensidades son:
l - = - 14 - V~.
"
9

- V'4

(C- 12)

/ J = --"-

Segn la ley de Kirchhoff, la suma de estas tres corrientes (que concurren en el nudo 2) debe ser igual
a cero, y por tanto

V4(t

V24

+ II

=f

- Y

= 4.444 mA

=4,444/ 1,6 11 = I/G = 2.759 V.

El proceso formal para plantear las ecuaciones nodales es aj ustndose a los siguientes pasos:
I Convertir todas las fuentes de tensin en serie con resistencias, en fuentes de corriente en paralelo
con conductancas. como se indica en la Ec. (C- I I), y se replantea el circuito.
2 Elegir un nudo de referencia O e identificar las tensiones variables V..' V/l, .. N como las cadas de
tensin desde los nudosA, B .... N al O. La eleccin de la referencia es arb itraria, bas ndoce frecuentemente
en la mejor conveniencia.
3 Escribir las ecuaciones de Kirchhoff de las corrientes en los nudos A, B....N en funci n de las
variables de tensin en los nudos. En circuitos que cont engan fuentes indepe nd ientes, el sistema de
ecuaciones resultante ser de la forma

.v

Ac

B..

N ..

G... ,.\',.

- G 4 It V... + G"I<V"

G""V.

.v.. -

- G~ ...

(j ,.NV,.

G ....... V,..'
(j1t...,V...

(i" . . V"

"

'.
l.

Resumen de teora de circuitos

siendo

G ))

815

= suma de todas las conductanclas conectadas al nudo J

= suma de todas las conductancias conec tadas entre los nudo s J y K ,

1) = suma de todas las fuente s de corri ente entrantes en el nudo J
4 Resolver las ecuaciones para las tensiones de nudo deseadas. Otras tensiones y corrientes de l circuito
se determinan ap licando la ley de Kirchhoff de los tensio nes y la le y de Ohm.
G /K

Si el circuito contiene fuentes gobernada s, las variables de con trol (I'Ky v, de las figuras C-2a y C-2h
respectivamente) deben expre sarse en funcin de las variables de tensin de los nudo s antes de la solucin.
(Es decir . ", y 1', deben expresarse en funcin de V~ . V/l ....V,...) La forma de las ec uacio nes en el te rcer paso
es como se indica. except o GK) "#G)K'

An lisis de mallas
El mtodo de anlisis de las mallas es an logo al empleado con las tensiones de los nudos, salvo que
las ec uaciones se formulan en funcin de las corrientes como variable s. Se supone que una corri ent e de
malla sealada por I y 2 en la Fig. C-4a est presente en cada uno de los eleme ntos de l lazo . Por tanto , la
corriente en cada rama (componente) es la suma algebraica de las com entes que existan en ella. Por eje mplo
si en la Fig. C-4a, I~ es la corr iente en la malla I e 1/1 es la de la malla 2. la le y de Kirchhoff nos da, para
estos lazos

- n +- l ., .

11" +- / u) . '2

14 +- <jIu +- U" +- /,,) 2

()

1 t

o
.V , +- 2/

"

2/. , + 111"

n
14

Resolvi endo estas ec uac iones tendremos fina lment e: lA= 1, = 3,242 mA e In = 12 = 1,862 mA. La
corriente 1, en Rl es - (1" + 1,) = - 1,379 mA. Evidentemente estos valores so n los mism os que los hallados
en el ejemplo C-l .
El proceso formal para plante ar las ecuaciones de malla es ajust ndo se a los siguie ntes pasos :
Convertir cada fuente de corriente con conducta ncia e n parale lo, e n una fuente de ten sin con
resistencia en serie, dibujando nuevamente el ci rcuito.
2 Elegi r una corriente de malla variable para cada lazo.
.1 Escribir las ec uacio nes de Kirchho ff de cada lazo en la dire cci n de la corriente para cada uno de
ellos .

En circuito s que contengan fuentes independie ntes. el sistema resu ltante se r de la for ma
J.

2,

N,

siendo
R ))

= suma de todas las res istencias contenidas en la malla J.

= suma de todas las resistencias comunes a amba s mallas (J y K)

V, = suma de todos 10.\ aument os de tensin en e l lazo. tomados e n el sentido de I }
R )K

816

Microeieclronica moderna

4 Resolver las ecuaciones para la intensidad deseada. Las dems tensiones y corrientes se pueden
hallar mediante las leyes de Ohm y de Kirchho ff de las corrientes.
En circuitos que contengan fuentes gobernadas. la variable de contro l se expresa en funcin de las
comentes de malla JI' JJ.... JN En estos casos la forma de las ec uaciones de l Jer. paso son las indicadas
salvo RIJ#lJr

ca

ESTADO SENOIDAL EN RGIMEN PERMANENTE

Si se aplica a una red lineal una exci tacin senoidal (de tensin o de corriente) la respuesta (tensin
e ntre dos nudos. oconiente en una rama de la red) ser tambin senoida l. (Se supone que han desaparecido
todos los transito rios. habindose establecido ya e l rgimen pennanente.) Vamos a co mprobar esta
afinnacin en la combinacin en paralelo de la resistencia R y el conde nsador e de la Fig. e-8 a la que se
aplica una tensin senoidal
(C- 13)
v - V.... cos wt = V", cos 2'11Jt

en donde f es lafrecuenciaen hertz (Hz) de la fuente. ro 2ft! es lafrecuencia angulary V", es el valor
mximo o de pico de la tensin. Vamos a demostrar que la corrie nte ; del generador es tambin de fonna
senoida!.
Un condensador es un componente (po r eje mplo. dos metales separados por un die lctrico) que
almacena una carga q (culombios) proporcional a la tensin v aplicada (voltios) de fo rma que

q - Ce

(C- 14)

en donde el factor de proporc ionalidad se denom ina capacidad. Las dimensiones de son cu lombios/voltios. lo que recibe el nombre de faradio (F). La intensidad ;c en el condensador es por tanto
le - dq dt

e do
dI

(C-15)

o emp leando la Ec. (C-13)

ic - - wCV",sen wI

(C-16)

La co rriente i. en la res istencia es. seg n la ley de Ohm

'it'" R =
y segn la ley de Kirchhoff de las co rrientes ;

v.

i -

V",

(C- l?)

ces wt

=ilf + ie o sea

cos wt - wCV," sen (,)t

(C- 18)

Resume" de teor a de. circuitos

le

--- - ---

o -

817

w CV

r,,)

lb'

n;:ura C 9. (a) Rep resentaci n de la corriente como Iasor de magnitud I y fase O. lb) Suma de nsore s representando 1 = I t i .

'

que tiene la forma

i = l ", cos 9 cos wt - 1",sen8senwt

siendo

1", cos O =

V.

(C- 19)

(C-20)

O CQS o: - sen 8 sen Ct

(C-2 1)

Sabe mos por Irigonometra que

cos( O + 0:) =

COS

con laque la Ec. (C-19) , siendo n a <01 equivale a

i = 1", COS(W I

+ O)

(C-22)

Con lo que queda demostrado que la intensidad del generador es verdaderamente senoidal. El pico de
intensidad. o intensidad mxima es l. estando i defasada un ngulo 9 respecto a Id tensin de la fuen te V..
cos rot. Diremos que la corriente del generador avanza respecto a la tensin el ngulo de fase 9.
La corrie nte mxima 1., y la fase 9 se obtie nen de las Ecs. (C-20). Elevando al cuadrado amba s
ecuaciones y sumndolas tendremos

1;' cos! 9

+ 1;' sen" 0 =

V'

R~ +w 2C 2V;,

(C 23)

y puesto que ces' 9 + sen' 9 = I

(C-24)

Dividiendo la segunda ecuacin de (C-20) por la primera, resulta

1", sen /J

wCV",

1", cos O = V", / R

tg8 =wCR

(C-25)

En una red ms complicada que la de la Fig. C-gel anli sis requerira una manipul acin trigonom trica
prohibitiva por exces iva. por IQque vamos a presenta r un mtodo general alternativo ms sencillo para
resolver redes senoid ales en rgimen permanente. Pero previa mente introduciremos alg unos conceptos
importantes (tales como fasores. plano complejo. e impeda ncia) .

8 18

Mi croelectrn ica moderna

Fasorcs
En una red , cada inte nsidad (o tensin) es una senoide co n un valo r de pic o y un n gu lo de fase , por
lo que se puede representar mediante un vector, que es un seg men to rec tilneo de una c ierta longit ud y
direcci n. En el caso de una senoide . este vector se deno mi nafasor. Su mag nitud (o md ulo) re presenta
e l va lor e fec tiv o o efica z, dado por e l valor de pico di vid ido por 2. La di recc in de l fasor es la fase
en la onda senoidal l cos ((1)1 + e), contndose een sentido izquierdo a par tir de l eje hor izo nta l. En es ta
secc in emplearemos negritas I (V ) para designar un faso r inte nsidad (o ten sin). En not acin fasor la Ec.
(C -22) se escribe

(C-26)

en do nde I = 1,/ \j2. En la Fig. C- 9a podemos ve r ese fuso r. E l fascr de tens i n a pl ic ada e s, segn
la Ec. (C-13), V V LO, siendo V Vm I "' 2, Yseg n la Ec. (C- 17) la intens idad en la resiste ncia ser
IR = V IR L O~ , fasoresqueest nrepresentados por la Fig. C-9h. Obs rvese que enlllla resistencia la intensidad
est en fase cou la tensi n aplicada a ella.
Puesto que la Ec. (C-16) puede escribirse ic = roCV",cos ( ro( + 90"), e l fasor re prese nta vo de la co rriente
en e l condensador ser

l e = wC V L 90"

(C-27J

siendo V = Vf i 2 1a ten sin e ficaz. Obs rve se qu e la intensidad en /111 condensador avanza 90~
respecto a la tensin a l aplicada. En la Fig. C-9h est represen tado el fasor le En e l ge ne rador, la
intensidad es la suma de intensidades en la resistencia y e n el condensador, lo que expresado en forma de

fasor
I

V
IR + le = R L O +

we VL 90"

(C-2R)

Es te fasor sum a pued e verse en la Fig. C-9h de la que se deduce q ue

III!= ~
R'

+w2C !V 1

tgO =wCR

de acuerdo co n las Ecs . (C-24) y (C-25). Obsrvese lo senci llo que re su lta el anlis is por medi o de los
fusores, e n comparacin con las soluciones anteriore s a base de los va lore s instantneos de co rrientes y
ten siones y del manejo de ec uaciones a base de identidade s trigonom trica s. A n se pued e simplificar ms
Eje j
o imaginario

Eje j

Plano complejo

-,

I I

.,

Eje real

1, = .1

e
1

"
lo'

Figura C I O. (a) Relativoaloperadorj. (b) Fasor corriente en el plano complejo.

lb)

Resumen de leorJ de clrcuilOor

819

el anilisis introduciendo e l concepto de plano complejo, obtenindose una so lucin algeb raica en lugar
de trigonomtrica.

El operador j

cxr,

Una convencin muy 11ti1 es la de em plear el smbolo j para representar un adelanto d~ fase de
con lo q ue en lugar de la Be. (C-27) se escribir l e jwCV, y para la corriente total de la Ec. (C28)

1 _ V +j w CV

(C-29)

Esta ecuac in debe interpre tarse como que el fasor 1 est fonnado combinando e l fasor bori zontal
VIR (de fase cero) con wCV en sen tido vertical (fase de 90"), por lo qu e al eje vertical se le denomina
tambin ejej. La corriente 1de la Fig . C-9b es idn tica a la hallada ms arriba.
De la defi nicin de j se deduce que)1 es un fasorde magnitud , la de l. pero su fase es 90' mayor que
la fase de l . En otra s pal abras,j multiplicando el fa sor 1, es un operador que hace girar 9{)Il a 1 e n sent ido
contrari o a las aguja s del reloj . Consideremos 1 = 1, un fasor de magnitud l y fase O. En ese caso )l = ji
tendr magn itud 1 y fase 90" como indica la Fig. C-IO. Asimismo j (j l ) representa un giro de jl de 90,
lo que se convierte en un faso r de magnitud unidad dirigido en el sentido nega tivo del eje horizonta l.
co mo en la Fig. C-IO. Por tan to, es correcta la expresin

j (iIl - j'1 - -1

j -

v=T

(C-30)

y debido a e llo, a l eje vertical se le denom ina eje j o imaginario y al horizontal , eje real, as como e! plano
de la Fig. C-IOrecibe el nom bre de p lano complejo.
Las potencia s de j se detenninan fcilme nte, por ejemplo.

j' - jO') - j( -1) - - j

(C-3\)

la que representa un fas or de magnitud l y fase -goo. La inversa de j es -j coma se com prueba fc ilme nte

-jI

-- - I j
j j

-j'

(C-l2)

- -}

ya q ue seg un la Ec. (C-30)! - l . Un punto situado en e l plano complejo constituye un nme ro complejo,
siendo eviden te que un faso r es un nme ro co mplejo. Por tanto, el anlisis de ci rcuito s senoida les se
simplifica tratando las co rrie ntes y tensiones como nmeros co mplejos represent ativos de fasores .
Supo ngamos que se analiza (po r e l mtodo general se alado e n la SecoC -4) un circuito co mplicado.
hallndo se la siguiente intensi dad compleja:

1 - 1, - j i , - 3 - j 2

mA

(C-33)

Este faso rest reP'Tsentadoen el plano co mplejo de la Fig . C- IOb y de este diagrama se deduce q ue
la intensidad eficaz 1[ 1 y e l ngulo de fase 9 vienen dados por

III - 'N

1/ - Vi3

- 3.61 mA

1,

8- -a.rc tg- - - " e l ~ - - 33.7' - -0.588 ..d

1,

820

Microelectrnica moderna

La intensidad instantnea. si la frecuencia es f

- 0.588) mA.

= 1kHz. ser segn la Ec. (C-22). i =3.6 12 cos (6.280f

C4. ANLIS IS SIM PLIFICADO DE UNA RE D SENOIDAL

Consideremos una red senoidal que contenga resistencias, condensadores. inductancias y fuentes
senoidales. y se desea conocer la respuesta en rg imen permanente. Se puede llegar a un mtodo de
solucin directo anlogo alempleado con redes de componentes nicamente resistiv os y fuentes de tensin
(o de corriente) continuas y constantes. El anlisis consiste en plantear las ecuaciones de Kirchhoff de
tensiones y de corrientes correspondientes a la red y luego resolviendo para las corrientes y tensiones
complejas (fasores). Para llevar a cabo dicho anlisis es preciso introducir previa mente el concepto de
resistencia o reactancia compleja. Despus de definir la reactancia. se resuelven por este sencillo mtodo
dsrinros circuitos especficos.

Reactancia
La relacin entre la tensin V a travs de un componente pasivo del circuito y la intensidad en el mismo
es, para cada uno de los tres componentes bsicos, la siguiente

Resistencia:

Capacidad:

~ = j~C = ~~ -+j(:~)

Inductancia:

= R

(C-34)

. L
-V = JW
1

La primera de estas ecuaciones es la ley de Ohm. La segunda se deduce de la Be. (C-27). Una
inductancia es un componente (por ej. una bobina de hilo conductor) cuya tensin en terminales l ' es
proporcional a la relacin de cambio de la corriente. El factor de proporcionalidad L (Henris. H) se
denomina inducrancia. A partir de l ' =L dudt puede deducirse la tercera ecuacin (C-34) en fonn a anloga
a la empleada en la seccin precedente para deducir la Ec. (C-2?).
De las Ec. (C-34) se desprende que un condensador se co mporta como una resistencia compleja
j lme y una inductancia acta de modo semejante a una resis tencia compleja j wL. A una resistencia
comp leja se le denom ina normalmente reactanc ia, y se represent a con el smbolo real positivo X:

Rcactancia capacitiva = + jXc siendo Xc !! , l/(l)('

Reactancia inductiva = + jX L siendo XL;; wL

Al aplicar a un circuito que contenga elementos reactivos la ley de Kirchhoff de las tensiones es
necesario recordar que la cada de tensi n a travs de un co ndensador es - jX = -JlIme y a tra vs de
una inductancia es jXLJ = j roU . De cuanto antecede se desprende que la aplicacin de la ley de Kirch hoff
de las tensiones al circuito serie de la Fig. C I I conduce a:

R esumen d e teora de circuitos

v = RI
/~

+ j wU

...!....- I

+ j(wL

(C-35)

wC

V
R

82 1

_.

- / wC )

V
R

(C-36)

+ jX

siendo la reactancia total en serie X !! roL - 1/roC. Las corrientes pueden expresarse en forma de nmeros
complejos normales 1 = l. + j/2" multiplicando numerador y denom inador po r el conj ugado complejo
(camb io de j por -j) del denominador, es decir
/ _

+j X

R - jX
R - jX

, V

R + X

,( R _jX)

(C-37)

De esta ecuacin vemos que la magnitud y fase de I vienen dadas por

X
R

tg 8 -

(C-38)

Las ca ntidades compleja s (fasores) pueden expresa rse de tres formas di stintas: Rectangu lar
(1 =l. + j/2) ; Polar / =I L ey Exponencial (/ = l e Jl ) . La convers in entre estas formas viene dada por
J,
() = Ian-'_

I = V / i + /J

J,

le -3')

/ , = / cos (}

Impeda ncia
La relacin entre la diferencia de tensiones ex istentes entre dos punlosA y B de una red y la intensidad
que ci rcula por ese tramo del circuito se denomina imp edancia Z entre A y B. En el circuito de la Fig. C- I I

Z - -v =R+ }.( wL - - I )

l.>lfl
H

t:

v
B
~

'"'

(C -40)

wC

,w'

I li wC

z
'h>

Figura C 11.Circuito RLC en serie: (a) en el campo deltie mpo. y (b) en el campo de la frecuencia.

de la Ec. (C35). Puesto que el generador V est situado directamente entre A y B. Z es la impedancia
vista desde la fuente V. Obsrveseque en uncircuitoen serie la impedanciaes igual a lasuma de las resistencias
ms las reactancias del lazo. lo que es anlogo a la ley que rige para los circuitos en serie con continua.
que dice que la resistencia total es la suma de las resistencias en serie. Hay que tener en' cuenta que aun

B22

Microelectrnica moderna

cuando Z es una cantidad comp leja no es un fasor ya que no representa ni una corriente ni una ten sin
variable senoi dalme nte con el tiempo.
Dos impedancias Z I y Z2en paralelo equiva len a una imped ancia Z dada por
(C-4I j

que se corresponde con la Ec. (C-9) para dos resistencias en para lelo. En la combinacin de una resistencia
y un con dens ador en paral elo como en la Fig. C-B, Z = R, Z2 = - j/roC = IliroC, Ysegn la Ec. (CA l)
Z

0=

R( IljwCj

+ lljwC

0=

R
.,--;-e-=
+ j wCR

(C-42)

Al mismo resultado se llega aplica ndo la ley de Kirchhoff de las corrientes a la Fig. C-B. Empleando
notacin fasorial
I

0=

Ix + l e- '" -v + - V R
1JjwC

V
0=

. CV
+ jrlJ

(C-43)

y Z '" VII da el resultado de la Ec. (C-42).

Admitancia
La inversa de la impedancia se denomina admitaucia y se represe nta po r Y de forma que
Y=.I/Z = G+jB

(C -44)

La parte real de Y es la conduc tanc a G y la parte imagin aria es la susceptanc a B. Si nos referimos
a una resistencia tendre mos que Z = R , G = l/R , Y B = O. Si por el contrario el elemento del circuito es
un condensador, Z = l /j roC e Y = jroC de forma que B = roC YG = O.
Pues to que 1 = V/Z , I = YV . Pa ra una resistencia I~ = G V~ y para un condensador I c = jroC Vc' En el
circuito de la Fig. C-8, con R y C en paralelo, V~ = V c = V , Yla corriente total es
1 =/~ +lc =(G +jroC) V

La admitancia de esta combinac in es Y '" IN = G + j

siG = I/R .

roe, lo que est de acuerd o con la Ec. (C-43)

Anlisis de redes
Los teoremas desarrollados en la Seccin C-Z para redes resistivas son aplicable s tamb in a circuitos
excitados senoidalmente. Por ejemplo, el equivalente de T hevenin es el fasor tensin V n en circuito
abierto en serie con la impedan cia de T hevenn Z Th. Anlogam ente , la superpos icin revela el hecho de
que la respuesta del fasor de tensin (o comente) a un cierto nmero de excitaciones de igual frecuencia es
simplemente la suma de los componentes de tensin (o de comente) debidos a cada excitacin por s sola.
Los procesos de anlisis de mallas y nudos son tambin anlogos a los de l caso resistivo. Las tensiones
y corrientes variables son cantidades fasoriales en el caso seno ida l reemp lazando las resistencias por
impedanc ias.

Resumen de teon a de circuitos

..!2.-

823

-"

Z'

1"

"1

Z'
1, I _ K

,,, 1

1/11

Figun C.12 . Relati vo at lcorema de Miller. Por efinidn. K V.vr- Las rednde(a) y de lb ) Iic:nen idllicu Icnstones noclales.
Dbs.....ese que II - Il

Teore ma de Miller
Este teorema es particularmente til en relacin con los amplificadores de alta frecuencia con
transistores. Consideremos una configuracin de circuito cualquiera con N nudos distintos. 1. 2. 3....N
comoen la Fig.C-12. Sean las tensiones en los nudos V , V,.
Vi....
VN siendo VN = Opor ser N el nudo de

.
referencia o de tierra. Los nudos I y 2 (que llamaremos Nj y ~: ) estn conectados a travs de una
impedancia Z. Supondremos conocida la relacin VV" que llamaremos K. Vamos a demostrar que la
corriente/ 1suministrada por N, a travs de Z' puede hallarsedesconectando Z' del terminal y puenteando
una impedancia Z 'f ( I K) desde NI a tierra como en la Fig. C I2h.
La corriente / 1viene dada por
1, =

VI - V:
VIII - KI
Z'
Z'

VI
V,
Z'/t l - K ) - Z,

(C -451

Por lamo. si ZI = Z' (I - K) se conecta entre los terminales N. - N, la corriente l , suministrada por NI
ser la misma que la del circuito original. As pues, se llega a la misma expresin de / , en funcin de las
tensiones de los nudos en las dos configuraciones (Figs. C- 12a y h).
Anlogamente se puede establecer que la corienre 12 emanada de N} se puede calcular suprimiendo
Z' y conectando entre tierra y N} una impedancia Z2

Z.- .

Z'
Z' K
= - I -I/K
K - I

(C-461

yaque se llega a ecuaciones nodales idnticaspara las configuraciones de las Figs. C-12a y h, ambas son
equivalentes. Hay que tener en cuenta que este teorema solo ser til para los clculos si es posible hallar
el valor de K por algn medio independiente.

e-s,

EXCITA CIN EXPONENCIAL

La excitacin senoidal puede considerarse como un caso particular de excitacin exponencial en la

que s = jw. Para esta situacin. en la Tabla e lb se dan las admitancias e impedancias de los distintos
elementos (Obsrvese que haciendos = j w en la labia C-I b. se llega a los resultados de la Tabla Cok)

824

Microelectrnica moderna

TA BLA C ol. Relaci n tensin/cor r iente de los eleme ntos con excitacin : (a) va rla bje co n el tiempo; (6 ) expone ncial. y
(e) sencdat ,

Resistencia(conductanca )

Redes
-lnductancia-

Condensador-

pasivas

a l E-citaci6n variabte cone lliem po. siendov .. v{t) e i = i(I) .

Sfmboloy
ecuaciones

~~ ~

"

~
+ " -

"

+ "

"

f-

~f-

+" -

I)e

ef',cdt

= 1

ie =

c-d"

"

Ecuacin
diferencial

dl

b) E~citaci6nupo nendnJ siendo v = VE" e lE"

Impedancia.
(ohmios).
Sfmbclo y

~ .

"

'

-'--,w.+ v, _

,
"
,
~
+ v,

~ f-

+ ve -

ecuacin

Ve = sC le

Admitancla(mho).
Sfmbolo y

ecuacin

"

G -

"

~
+ v, _

1"

"

"""----l
f+ v, _

-'-v
sL

G V"

"

/ (" =

sCVc

-=--j

1I,J-~

"
V = Z/

rlll..l...

, "'
YV

I '

ff-

l.

el b oilacin senOldal, siendo v= V.. cos (/1)/ + e) e i = ' ", oos (/1)/ + IX)

Impedancia
t,
R - G
(ohmios).
~
+ v, _
Smbolo y
ecuaciones
V" = RI"

,"' _ ,x,

1,

~
" V, = jwL I L

, ~c -,x,

"
~ f+ v, _

1
Ve = :-c Ie
JW

Admitancia
(mho).

'.

G -

.
.!

"

jXL I L

"
1

"

-- jwL
- vL
= jB LV L

~1fJwJ-~l-

-s v
V = ZI =

+ jXl

(R

= j l Xe

,
,;;-, - ,8,

-./VII'-

+ v, _
51mbolo Y'
ecuaciones. J" = GV"

,,,,( - ji,

7 --1f+ v, Je

jw CV e

jBcV c

~-+flWJ" ~}l-

"

YV =
(G

+ jB1V

Para la variable de frecue ncia generalizad a s = o + j O,), los mtodos de anli sis de circuitos son idnt icos
a los expuestos en las Secciones C-2 a C-4 :es deci r, sustitu ir las resistenc ias, con densadores e inductan cia s
(elementos dependientes del tiempo) por sus impedancias (o admitancia s) e n e l ca mp o de frecuenci as
(plano-s). Una vez transfor mada la red de esta forma todos los teor emas y tcni cas de an lisis vistos en
la Secc in C-2 son directament e apl icables. As, si en la Fig. C- llh se sustituye j ro por s, la imp edanc ia
Z(sJ es

Resumen de teoria de crcutos

V

Z(.s) = -

825

LCs 1 + RCs +
I
=
se
sC

(C-47)

sC
RCs +

(C-48)

R + sl: + -

e l = V/Z se conviene en
J =

t.cv +

Obsr vese en la Ec. (C-48 ) que haciendo s O (continua) tendremos I O; anloga mente, con valores
de s que hagan que el denomin ador de la Ec. (C-48) sea igual a cero, I tender a infinito.
En general. la relacin entre la respuesta y la excitacin (e n el campo de frecuencias) se denomin a
funci n de transf erencia. Por tanto, si V" es la respuesta a una exci tacin V"
V..

A( s) = -

Vi

N (sl

= - D (s)

(C-49)

siendo A(s) la funcin de transferencia, Los valores de s que hagan que A(s) = Ose denominan ceras de
dicha funcin, y los valores de s que hagan A(s )~O<l, se denomin an p% s de la misma. En la Ec. (C-47)
los valores de s que moti van que N(s) Oson ceros de A(s). mientras que los que hacen que D (s) Oson
polos de A (s),
En las prximas Secciones se evidencia mejor el uso de los po los y los cero s (y su importancia ).

C-6. RESPUESTA DE UN CIR CUITO Re A UN ESCALN

El problema de transitorios que ms frecuentemente se encuentra en los circ uitos electrnicos es el
que se deri va de un cambio de sbito de la excitacin en continua apli cada a la combinac in en se rie de
una resistencia y un co nde nsador. Co nsidere mos el ci rcuito Re de paso-alto de la Fig. C- 13, al que se
aplique un escaln de tensin v" La tensin de salida l' " se toma en paralelo co n la resistencia.

'"

r-'1~-'--.---
v.

'.

Figura e-1J. Circuito RC pase-alto,

Circuito Re paso-ano
Un escaln {le tensi n es aquel que mantiene el valor cero en todo tiempo I < O, y el valor V en todo
tiempo , > O, La transicin entre los dos niveles de tensin tiene lugar en el instante ' = O empleando un
cieno inter valo corto de tiempo. As, en la Fig. C- 14 1', es igual a ce ro inmediatamente antes de t = O
n stante que dcncrn inarem os z = O ) Yes igual a V inmediatamente despus (instante que denom inaremos
f

= O' ),

Por consideraciones elementales, la respuesta del circuito es exponencial, con una constante de tiem po
Re;;. r, tornando la tensin de salida la forma
Ce -50)

826

Microelectrnica moderna

';

-p 1.0

o.s
08

"'as ,,
os

0.5
1.0

0.607
0_368
O.13S

a.e

' .0
4.0

o-oso
0.0 18

SO 0 007

1\

,
,
,
,

04
OJ

0.2
0.1

111 -

-,
<,

x~

Figur a C-14. Respuesta de un circuito Re pase-alto a un escalnde lensin. La lnea de trazos es tangente a laexponencial en I =
0-.

La cc nsrame R, es igual al valor.en rgimen permanente, de la tens in de salida,ya que cuando r tende
a infinito , v" tiende a 8 1_ Si a este valor fina l de salida lo llamamos VI entonces 8 . = VI" La constante 8 2
viene determin ada por la tensin inicial de salida V ya que para I O, ".. B r + B 1 o sea 8 2 V, - V,. Por
tanto, la solucin general para un circuito co n una sola constante de tiempo, con valores inicial y final V
y VI respect ivamente es

v.

:<

v, + I V - V,le- '"

Ce-51)

Esta ecuacin bsica se emp lea mucho en este texto.

Vamos a determinar V, y V, en el circuito de la Fg. C 13. La entrada es constante (" = V ) mientras
1> O. Puestoque =C (dvdl) , en rgimen permanente i =O, la tensin final de salida iR es tambin cero,
o sea V, = O.
Podemos llegar al mismo resullado a travs de l siguiente razonamiento: Hemos visto ya que un
condensa dorC equi vale a un circuito abierto para la frecuencia cero (ya que su reactancia es inversamente
proporcional aJ). Por tanto, cualquier tensin de entrada constante (en continua) queda bloqueada y no
puede alcanzar la salida, es decir V( = o.
El valor de V se determina a partlr de las siguientes consideracio nes bsica s: Si la intensidad instantnea
a travs del condensador es i, la variacin de tensin en el mismo, en el momento ' I es (I /C)JII Oi di. Puesto
que la corriente siempre tiene un valor finito, esta integral tiende a cero cuando 10 hace I 1 de donde se
deduce que la tensin a travs de un condensador no puede cambiar instantneamente.
Aplicando este principio a la red de la Fig. C- 13 llegaremos a la concl usin de que, puesto que en el
instante ' = Ola tensin de entrada varia bruscame nte en una cuanta V, tambin la salida deber ca mbiar
abruptamente en la misma cuantfa. Si suponemos que en un princip io el condensado r est descargado, en
el instante ' ()+ la salida alcanzar V, po r tanto V V Y puesto qu e V, O, la Ec. (C5 1) se conv ierte
en

(eSlI

En la Fig. C 14 estn representadasla entrada y la salida . Ob srvese que la salida descie nde a 0.6 1 de
su valor inicial en el tiempo O.5t, a 0.37 en It y a 0. 14 en 2t . La salida ha co mpletado ms del 95% de su

Resumen de teon a de circuitos

827

Flauu e-u. Circuito Re paso-bajo.

variacin total en un tiemp o 3t y ms del 99 % si t > St. Asf pues, aun cuando el rgimen permanente se
alcanza asintticamente, en muchas aplicacio nes podemo s admitir que se ha alcan zado ya despus de St .

Descarga de un condensador a trav s de una resistencia

Co nsidere mos un condensador e cargado a la tensin V. En el instant e t = Ose conecta una resistencia
R en paralelo con el co ndensador. Deseamos hallar la tensin \'" del condensado r. en funcin del tiempo.
Puesto que el hecho de conectar entre sf e y R no puede cambiar instantneamente la tensin, tendr emos
v. = Ven el mom ento ' = D, Ytamb in VI = V. Evidentemente. despus de un tiempo infinito el condensador
se habr descargado totalmente a travs de la resistencia . y por tanto V, = O. Sustitu yendo estos valores en
la Be. (C- S I ) se obtiene la Ec. (C-S2) y el condensador se descarga como indica la Fig. C- 14.

Circuito Re paso-baj o
La respuesta del circ uito de la Fig. C- IS a una entrada en esca ln es expone ncia l. con constante de
liempaRe . Co mo sea q ue la tensin del condensador no puede cambiar nstant neamer ue. Ia salida parte
de cero y va subiendo hasta su valor permanente V como puede verse en la Fig. C- 16. La salida viene dad a

por
t" =

I'~

VII - { .'He')

(e -531

Obsrvese que los clrcunos de las Figs. C- 13 y C-IS son idnticos excepto que en la Fig. C-13 1asalida
= 1'" est tomada entre extremo s de la resistencia, mientras que en la Fig. C- IS la salida es "'" =vC' De

esta ltima figura

v'.
o
F1aura C-16. Respuesta de un circuitoRC paso-bajoa un escaln de lensin.

828

Microelectrnica moderna
Ve '" v, - v" '" V _ VI!

obtenemos

"'"

siendo l', dada por la Ec. (C-52). Este resultado de ve co ncuerd a con la Ec. (C- 53).
Obsrvese que la impedancia Z(.r) en los circuitos de las Pig. C-13 y C-1 5 es
Z(J} '" R

+ ....!...

es

= RCs

CJ

Evidentemente Z(s ) = O cuando s = - l/Re = 1ft. Puesto que J = Vz y. en la Fig. C- 15. V. = I/sC
tend remos
I

(e-54)

+ RCs

En la Ec. (e-54) se observa que Vj V tiene un polo en s - l/Re siendo este valor de s (polo de la
funcin de transferencia) el que detenni na la constante de tiem po del ci rcu ito.

C7. EL DIAGRAMA ASINTTICO DE BODE

Las frecuencias de las senoides aplicadas a circuitos elecuncos aba rcan un campo amplio. Por
ejemplo. la excitacin de un sistema de audio puede ser tan baja co mo 20 Hz o tan alta como 20 kHz. Por
tanto paraca lcular la respuesta de la red hay que conocer la mag nitud y la fase de la funci nde transferencia
del circuito G(s) a cada frecuencia. Un mtodo conveniente de obtener esta informaci n es mediante la
caracterstica de respuesta en frecuencia. Esta caracterstica es la rep resentacin f rfiCa de la magnitud
de GUro) en funci n de ro y de L G(jro) en funcin tamb in de ro. Nonnalme nte GUw) se expresa en
dec ibelios (dB) dados por

G(jw) en dB = 20 log

IGUw)1

Cuando G(jro)se representa en dB (juntamente con la fase) la caracterstica de respuesta en frecuenci a

se deno mina Diagrama de Bode.
La determinacin de la caracterstica de respuesta en frecuencia de una red o sistema mediante
manipulaciones algebraicas supone una cierta tarea. En muchas aplicaciones es suficiente una caracterstica
aproximada. La naturaleza del diagrama de Bode permite trazar fcilmente una caracterstica aproximada
llamada Diagrama asint tico de Bode.
En general. la funcin de una red se puede expresar como cociente de dos polinomios ero s o j oo. Si la
funcin de la red se pone en la forma
G(s) '" K

I + a s + a..s! + . . . + a..,s'"
I

l + b,J + b!s + + b,.s"

(C-56)

los polinomios del numerador y del denominador se pueden poner en fonna factorial. quedando la funcin
representada por
GlJ) = K (1 + sh , )(1 + slz.!) . (1 + sli.,J
(C-57)
(1 + slp llO + slp!) . . . (J + slp.)
Obsrvese que

=,. -z.!. y

- PI' Pr - son respectivamente las races de los polinomios numerador

y denominador. y que los trminos -: son los ceros y los - P los polos de la funcin de la red . La curva
de la respuesta en frecuencia se halla haciendo que s pase a ser j oo. dando

Resumen de teora de circuitos

. _ K (1 + jc.lz , )(I + j c.lz!) . .. (1 + j c.lz...l
Gl) ", ' (1 + jc.lp,X I + jc.lp!l . (1 + jc.lp..)

829
(C.S81

Evide nteme nte e l va lor de G(jm ) es e l produ cto de una co nstante y un grupo de trmino s de la forma
( 1 + jrolro) O 1/( 1 + jroIro) . Cada uno de estos tnninos se puede considerar como un fasor individual. El
G(jW) res ultante tie ne una magnitud q ue es el prod ucto de las magn itude s, y un ng ulo q ue es la suma de
los ngulos ind ivid ua les .
La porcin de la c urva de magnitud de l diagram a de Bode se expresa en d B. y seg n la Ec. (C55) e s
una funci n logaritimi ca. Por e llo e l producto

(,

+ i,~ )

(, +i,:) .. .(. +~)

se conv iene e n la suma

) +(, + ~) +...+(1+i
(,+iW
t,,,"

t ! t l"

z..., tl"

cu ando los t rmino s individuales se cxprean e n dB . En co nsecuencia, las c urva s de fase y de magnitud
del d iagrama de Bode pue de considerarse que es tn co mpues tas de sumas de factores ind ividu ales.
Ento nces se ve que el comportami ento de los trm inos (1 + joo/ro) y 1/( 1 + joo/ro.. ) es im porta nte a l
construir los d iagramas de Bode . El de sarroll o de sus ceracterfstic as mostrar c iertas aprox imaciones
..implificador as tile s para e l bosq uejo rpido de estos diagramas.
Co ns ideremos las func ione s
.
j ",
G,I) "'1 I + -

w,.

I
G l = .,-.,-':--..1 + j c.l",..

ICS91

A baja s frecuenc ias. (oo/w.. I J, el valor d e ambas func iones es apro ximada me nte
G,f j",) : G;jwJ = I

o
(C-ro)

(,Cj"'I"" (;;j",)"" = 20 Iog 1 : O

A alias frec uenc ias. (w/w I j. fas funciones pa<an a ser

H

(, lj"" -W
W..

. '
G.( }f~

(i~(jw)tllt

: -

o
W

20 log w"

'

c.I",..
W

= - 2t1 log-

w"

(C 6 1)

Se ve que las magnitudes a baja frecuencia son de O dB (ma gnitud un idad ). A a lta frecuen cia so n

G, : G ~ = O d Baro/w.. = I: G , = 20d B, G! = 20 d B. a ro/oo = 10; G , = 40dB. G 1 = -40 d B a ro/w.. = 100 .

H

etc. El va lor de G , aumenta ( y Gl dism inuye ) en 20 dB por cada potenci a de 10 (dcada ) de aumento de
00100... Puesto q ue las potencias de 10 suponen incrementos linea le s en la escala logar tm ica de frecu enci as .
la re presentacin de las Ecs. (C61) en e l gr fico de Bode se rn unas Ifneas rectas co n pe nd ientes de +
20 dB/dcad a pa ra G , y de 20 d O para G!. Precuenremerne las perdiemes de las recta s se e xpresan en
unidades de deci be lios po r oc tava. representando una octava un fac tor 2 en la frecuen cia . Para ooIfJ)~ = 2.
los valo res de G , Y G~ sern segn la Ec. <C6 1) de 6 y - 6 dO respec tivament e . As. en un a oc tava desde
w/fJ)..= 1 hasta oYoo~ = 2. G I habr variado en 6 dO YG . en 6 dB . Las correspondientes pend ientes son
de 6 dB/octava y 6 d O/oc tava . Como puede verse: 6 dO/oct a va y 20 d O/dc.ada rep resentan igua l
pendiente.

830

Microelectrnica mode rna

Los ngulos relacionados con G. y G2 son:

ngulo G, = t,-1 (roIoo,,) y ngulo G,= _ t, 1 (w!oo,,)

Pendlcnle:
o ._-;i-~~;;;~+20
+6dBJoct,

- 20

d'

O,+ ,+~.

(6-62)

40
20

o
-ao

~sIDt6tiC(l

_:: <

".

- 90 .1L.-IIL_.U.....lL.....
0, 100"
loo"
lOOro"

00, mdls
(11 )

ro, radls

'bi

Figura C-I7. Diagrama asinl61lcode Bodeplln (a) I + j W/IDo y (b) lIt I + jW/IDo)'

Cuando 00 = oo" los ngulos de G I y G2 son de + 45" y - 45 respectivamente. Para frecuencias en las
que 02:1000" el ngulo de G I est prx imo a 90 y el de G! lo est a-90, A baja frecuencia (ooSO,leo)
ambos ngulos se aproximan a cero grados. Estos resultadosconducen a la aproximacin rectilnea de la
Fig. C-17 para los ngulosG I YGl' La misma figura comprende las caractersticas de magnitud rectilneas
(o asintticas). Las curvas de trazoscorresponden a las respuestas exactas de magnitud y de fase. Ambas
curvas (aproximada y exacta) son razonablemente semejantes. El mximo error de la curva asinttica se
da cuandoro = 00" y es de + 3 dB para G I y de - 3 dB para Gl , Con una separacin de una octava respecto
a la frecuencia del codo (00 = 00,/2) Y(00 = 2(0) el error es de + l dB para G 1 Yde - 1 dB para Gl' Con
frecuencias angulares separadas ms de una octava de la frecuencia de quiebro, los errores son menores
de I dB Ygeneralmente se desprecian. El mximo errar en lacaracterfstica de fase tiene lugar a una dcada
de separacin del codo y eo.: de unos 69 A la frecuencia del Qu iebro el error es nulo, y a una distancia de
una octava es de casi 5. Las curvas de la Fig. C-17 indican el signo algebraico de los errores para los
ngulos de G I y e;
El proceso pil.ra trazar el diagrama asinttico de Bode se reduce a expresar la funcin en la forma de
la Ec. (C-58) localizando las frecuencias de codo, deduciendo las curvas asintticas componentes y
sumndolas para obtenerla resultante.
Ejemplo C]
(a)

Esbozarel diagrama asinttico de Bode de

Resumen de teora de crcutos

10000s

+
(h)

+ 40J
+ 4000

4105

Determinar e l valor de G(j800)

Soluci6"
(a)

Se pone la ecuac in de G(s) en la forma de la Ec. (C58)

100( 1 + .1'/ 40)
G(. ) =

(1

s/ IOlCl

.1'/400)

o
10011 + j lal40)

+ jiaJ IO)( 1 + j ..J4(0)

40 --- - - - - - - - - - - - - - - ...

..

40d8

""'...

===:~;:"

G(jW)...- - - - - - - -.....

'<,

M;agnilud de (J.tow401

lo

o - --

- - - - ....:;,-- - <".--,

............... ......~

Magnilud ue

- 20

I
l+j ro'400

.~,

""

Angula de (l+jro'40)

.. +.'0

....,
- <lO

0. 1

lO

F1aur. C- IS. Diagrama asinllicode Bode para el ejemplo C-J.

llII

11"1

llUIIl

831

832

Mlcrodeclrn;ca moderna

Las frecue ncias de codo son de 10 y 400 rad/s. para el denom inado r y de 40 rad/s para e l numerador.

En la Fig. C- IB se han dibujado las curvas componentes. Ob srvese q ue e l valo r co nstan te de 40 d B =

20 10g 100 rep resenta e l mult iplicado r co nstante en G(joo). Las caracters ticas de magnitud y de ngulo.se
seal an en la Fig. C- IB con lnea de Irazos.
(h) De las curvas resu ltantes:
G(1!OO) = 22 dB
con 10 que de 20 logG = G(dB) se obtiene
(,VlO) = Iog ,22 ~ 12.6

20

y
" GfjH<MH

- 5KS

La respuesta en frecuencia dada por el diagrama asinttico de Bode e n la Fig. C- IB se obtiene co n

muchos me nos clculos de los necesarios para llega r a la carac terstica e xac ta. Aadi endo a l di agrama
asinttico los errores a unas cuantas frecuencias se llega a unos resultados suficiente mente aproximados
para la mayor a de anlisi s prcticos.

e-s, eUADRI POL OS

Puede co nsiderarse q ue muchas redes tienen dos pares de term inales: Un par de e ntrada al que
normalme nte se aplica la exci tacin y o tro par, de salida, del q ue se saca la se al deseada. El e mpleo de
las ca ractersticas de respuesta en frecuencia y las funciones de transferencia pone en evidencia la
import ancia de la relacin e ntrada-sa lida de los sistemas. C ierta mente , estando los sistemas compuestos
por redes inte rconectadas, la respuesta total de l sistema depender de las respuestas de las redes
individuales. As co mo e l equi valente de Tbevenin rep resenta efectiva mente e l co mponamie nto de las
redes de un par de terminales, los circuitos eq uivalentes concentrados en las ca racterfstlcas entrada-salida
repre sentan adec uadamente las redes complejas .
Las redes que contienen dos pares de terminales, uno de ent rad a y o tro de sa lida se deno minan redes
de dos pares de terminales. o cuadripoJos. Un polo es un par de term inales a los q ue se puede suministrar
o extraer energa y en los q ue se pueden hacer mediciones. Por tan to, es costumbre representa r estas redes
co mo en la Fig. C-19 en la que al mismo tiempo se sea la la convencin norm al izada respect o a las
direcciones y polaridades de co rrien tes y tensiones. En la Fig. C~ 19 los termina les l y l ' re present an la
entrada y los 2 y 2' la salida. Algunos de estos dispositivos y la mayor parte de los circuitos e lec trnicos
tienen comunes los termin ales l ' y 2' . Por definici n, las tensiones salie ntes de los termi nales l ' '1 2' son
exactamente iguales a las que entran en I y 2 respectivame nte. Adem s las medi c iones pueden hacer se
nicamen te en las puerta s pero no en tre los terminales I y 2 ni e ntre " y 2 '
Una red de esta ndole se puede describir por cuatro variables, que son las corriente s y las tensio nes
de la puerta. Dos de estas variables pueden considerarse independientes y las otr as dos, dep endient es. Ya
que el sistema fun ciona linealmente las variables estn relacionadas enlre s por un conjunto de ecuacio nes
linea les. Estas ecuaciones relacion an las co rrientes y las tensiones de l c uad ripo lo definiendo as una serie
de parmetros. Existen se is posibles co mbinaciones medi ante las q ue se pueden e xpresar dos de las c uatro
varia bles en funcin de las otras dos. De es tos se is posi bles g rupos de parmetros, tres de e llos se e mplean
ex tensa mente en e l anlisis de circuitos electrnicos debido a su fc il med icin .
Losparmetros deadmitancia o param tros y, se usan para re lacionar las co rrientes con las tensiones
del cuadripolo. En el campo de las frecuencias. las ec uaciones definidoras so n:
/ 1 = YIl(S)V1 + Y , :<,J)V~
(C-3J

(C64l

Resumen de teona de circuitos

833

-
1,

Los e lementos )'u(s" )'12(S) ')'11(S) e )'n(s) tienen las dimen siones en mho. y se den ominan parmet ros
)'. Precuent emen te se supone implcita la dependen cia funcional de los parrnetros en la frec uencia
compleja variable s y los parmetros se representen simplemente y 11'YI ~ ' Y~I e )'!~ ; en ade lante e mp leare mo s
ambas notac iones.
El nombre especfico que se le da a cada par metro lo de termina su re lacin te nsi n-corriente. S i se
cortoc ircuitan los term inale s 2 y 2' de la figura C- 19 1a tensi n V. ser necesaria mente nu la, En e stas
cond iciones las Ecs. (C 63 ) y (C-64 ) dan

\'11 ;;

.!..!.I

".

Admitancia de ent rada en co rtoc ircuito

(C-651

= Admil ancia de transferencia d irecta en c.c

tC-MI

V I \' ' "

.":, = 1:

V,

, '!

La voz transfe renc ia directa en la Ec. (C-66) ind ica q ue la red se emplea en su forma normal. con
jaexcitacin aplicada a la entrada y la respuesta medida en la sal ida. S i la excitacin se a plica a la puerta
2 y se cortoclrcuita la Lfas Ecs. (C-63l y (C-M) darn

- -v,1, I\', '. . Adm ilancia de transfe rencia inversa e n e.c

Y:' = 1:

v: \','

" Ad milancia de salida en cortocircuito

IC-671

ICbSl

..Transferencia inve rsa qu iere deci r que la excitac in se aplica a la salida y la respuesta se mide e n la
entrada.
Tambi n se emplea otra termi nologa para identificar los pa rmet ros y. particularment e cua ndo se usa
par", describir d ispositivos electrnico s. Con esta termi nolo g a las Ecs. (C-63 l y (C -M ) se co nvie rten en
11

.I', V ,

+ r. v,

C lJj
(e7())

Los sub-nd ices i, 1"./ yo indican q ue e l par metro co n el que es tn relacionados so n la enrruda. la

l'u<erl& I V,

" " + J' U

!J', + ",1

r
flUrII c.1O. Cil'C\liloequivalenle de parimelro-,

J'!! + "

1:

1,_+ ,r , 1

1'u<er11

834

Microelectr nica moderna

transferencia inversa. la transferencia directa y la salida respectivamente. Los parme tros y de las Ecs.
(C--69) y (C-70) est n definidos por las Ecs. (C-65) a (C-68)
Muchas veces conviene representar una red de cuadripolos med iante un circuito equivalente que posea
las mismas relaciones entre terminales que las expresada s en las ecuaciones definidoras. La Fig. C-20
representa un circuito equivalente de parmetros y.

Parmetros z
Se puede establecer un seg undo grupo de parmetros despejando simult neamente \'. y
(C-63 ) y (C-64). Los resultados son:
V, =

V, =

v
1,
Y II.\~~ - .\" .~.\"~ .
,I '! I

,\' 11.1' ))

En estas ecuaciones las tensiones V, y

las Ecs. (C71) Y(C-72) es

V~

1,
.\ I~ Y ~ I

V~

de las Ecs.

- .\ I ~
y " .\'~~

.'" , !Y ~ .

.r~~
-"I ',I'! !

.\ ' I~ Y~ I

"
t,

IC7 1)

(c-n )

son funcin de las intensidades 1, e I !. La forma general de

y
(C-N I

Los parmetros =u_ : '2' :~ . y :~~ se denomi nan de impedancia o pani metros z, Estos parmetros se
definen abriendo primero la puerta 2 (lo que hace que l . = O) Yexcitando la puerta l . repitiendo luego el
proceso abriendo la 1 y excitando la 2.
Los resultados son

,,,

l. _
-

Z~ 1

VI
'.

Impedancia de entrada en ci rcuito abierto

,! &u

V
t,'l',. tI

7.( =o ~

=o

Imp. de transferencia d irecta en circuito abierto

l e 7) )

"

Z,

V
II
' ) ,, _ u

= z, = VII

t, ',. 11

= Impedancia de salida en circuito abierto

= Imp. de transferencia inversa en circuito abierto

La Fig. C-2 1 corresponde al circuito equivalente ms frecuen teme nte empleado para representar los
parmetros z.

Parmetros h
Hay un tercer conj unto de parmetros llamado hbr ido O de par met ros h. Sus ecuac iones son

v,

11 ' 1'1

" 1 ~V~ = 11.1,

+ Il,v:

(C76)
(C-77 )

Resume" de teora de circuitos

1,

Entrada 1

= 11 - = 11

=11 - ; 11

(Z, - Z, l

(Z..

V
,I

; 12

(Z, l

835

>7- f2 1:

- Z, l
tZ! - Z,11 1

V. Entrada Z

I
a

"

Figura eu .Circuito equivalente de parmetro -z,

Los parmetros h especficos se pueden definir excitando primero la ent rada y cortocircuitando la salida
= O) para luego excitar la salida y abrir la entrada (J I = O). Los resultados. ex presados en las Ecs.
(C-78 ). son
( V~

11 11

= 11, =

h'l == 11, =

" :: = Ii" ==

VII

t , '., -"

ti

, 1,_"

Vi,
:

1'1: == 11, =

/, ."

~:I., _"

Impedancia de entrada en cortocircuito

Ga nancia de corriente directa en cortocircuito.

(C-78J

==

Admitancia de salida en circuito abierto.

Ganancia de tensin inversa en circoabierto

Las cantidades h, y h,carecen de dimensiones estando representada cada una de ellas por una fuente
gobemada en el modelo de circuito de la Fig. C-22. Cuando se emp lea con transistores se suele aadir un
sub-ndice adicional con el parmetro J para indicar la conex in de l transistor. As. lit. es la ganancia de
corriente directa en la configuracin en emisor comn.

Ejemplo C4

El circuito de la Fig. C23 es el equivalente de una etap a amp lificadora en emisor comn.
Determinar h;.. y IIJ<.
Esbozar un diagrama asinttico de Bode para " y h, para frecuencias angulares menores de

10 rad/s.
(c) Determinar la frecuencia angular en la que I ",.Uro) Ies igual a la unidad.
(a)
(o)

Sotucton
(a) Seg n las definiciones de las Ecs. (C 78) tanto 11;,. como IIJ, se determinan cortocircuitando la
puerta 2 y excitando la I con una fuente de corriente 11 En las Figs. C-2 4a y C-24b pueden verse los
circuitos resultantes empleados para determina r h;,. y ht , respectivamente. Del circuito de la Fig. C 24a se
obtiene

836

Microelectrnica moderna

r-"
z

"

- '1
v,
- 10.-_

h 21J I

h"

(htt l)

(hQ l

-'------'-

v,

-'
a

"
Figura con. Circuito equivalente de parmetro
-/J.

- '1
1,

"n

",

, pF

"
'1
a

,
so

450 n

en

1'1

"
Figura CZ3- Circuito para el ejemplo C-4.

siendo
z ~

450 x I/s(49 + I I x 1O - 1 ~
450 + lfs(40 + 1) x 10 - 11

450

I +

.~

x 2.25 x 10- k

Sustituyendo Z en la ecuacin de VI la relacin V/JI da

450

v,= /", = 50+-;-----'''''-~~~c

JI
I + s x 2.25 x 10 "
Recordando
h = ~
5 070~1~
' ~+-;;s/~4~.4~4-"
X~
1 0,-,"
,
([ + .1'/4.4 4 x 10' )

lo'

, [,

"n

"

450 n

' pF

11= o
K

soin

"

lb'

Figura C-24. (a l Circuito para determinar 11;. y (h) circ uito para determ inar hren el eje mplo C-4.

Resumen de teorfa de circuitos

837

Para determinar h, se emplea el circuito de la Fig. C24b. La corriente / 2 deducida por la ley de
Ki rcbhoff es

/J = -

- /

= -

- s

x I x tO- I : V

ya que la corriente en la resistencia de SOtn, es nula porque v

para h viene dada por

=O. La tensin Ves / .Z y en los clculos

450

+ s x 2.25 x

-e

~~

'a
~

"

10

- 10

-20

~-

'a

<

-JO
-lO

-50

10"

4.44 JOl

4.44 1lJ'

4.44 lO"

4.44 10"

Fm:uenc ia anf!:ullll'". ndf:I

/.)

-2:bd~;;;;~~;
-40

-eo
~O

-80

.<

- 100

4.44 ID'

4.44 10"

Frecuencia angullll'", radfs

lb )

F1cllrll

ca Diagramu asintticos de Bodepara (a ) h.. , '1 (b) h,. en el ejemploC4.

10

838

Microelectrnica moderna
Combinando las ecuaciones de V y de /l y hallando la re laci n /.jI1 tendremos
J,

1; = h,. =

90{1 - sl2 x 1011 )

I + s/4.44 x lO'

En la Fig. C-25 estn trazados los diagramas asintticos de Bode.

9
(e) Deduc ida de l d iagrama de Bode, la frecuencia ang ular en la que h",(joo) = OdB es de 4xlO rad/s.
ll
Obsrvese que la frecuencia de quiebro de 2xlO rad/s. est bien alejada de cualquier otra frecuencia
cr tica de inters. y en consecuencia muchas veces se ad mite para h ,. la aproximacin
(b)

90
1Ir,. == I

+ s/4.44 x

107

<l

lb)

(a)

Figura Cl . (a) Elemento de ungrficode recorrido de la seal, y (b) un grfico simple.

C9. GRFICO DE RECORRIDO DE LA SEAL

Simplemente exp resado, este diagrama es la representacin grfica de un sistema lineal de ecuaciones.
Como tal, frecuente mente se utiliza para describir esquemticamente un s istema e n funcin de sus partes
co nstit uyentes. Los dos e leme ntos bs icos de es tas grficas so n los nudos y las ramas . Con un nudo se
indica una variable y con una rama la relacin en tre un par de variables . La Fig . C-2OO muestra un
componente tpico de la grfica. Las variables XI y Xl se representan co n nud os. La flech a d irigida es la
rama cuya transm itancia G de fine la relac in funcional Xl = GX1. El significado de la flec ha es el de indicar
la natu raleza unilateral de la re lacin entre Xl y X,. A l estar di rigida la flec ha desde XI hacia Xl est
indicando que X2 depende de XI ' As, en la grfica de la Fig. C-26b, la dependencia de X.1 respecto a Xl
queda indicada por la transmitancia de la rama Gc' y la de X2 re spec to X.1 por la de G D'
En la Fig. C-26b, la variable del nudo Xl es G;X) + G ,.,X, resa ltando e l hech o de que e l valor de la
variable de un nudo est determinado slo por las ramas que entran en l. Cada ram a incidente contribuye
al valor del nudo en una cuan ta igual a la transmit ancia de la rama mu ltip licada por el valor de l nudo de l
que procede la rama. Los nudos que tengan slo ramas de entrada se denominan sumideros y los q ue s lo
tengan ramas sa lientes se de nominan fuentes. Los nudos XI y X~ de la Fig . C-26b son fuente y sum idero
respectivamente.
Puesto que el grfico describe un conjunto de ecuaciones linea les, los elementos que lo forman pueden
G,

XIOX2 ; ;
G,

(,'

,
X,

G,

x,

G,

<
x, x,

G,G)

x,

(b)

Figura C-l7 . Grficoequivalentepara unaconfiguracin: (a) en paralelo, y (b) en cascada.

R esumen de teona de circuitos

839

combinarse algebraicamenle. Este proceso de reducci n grfico perm ite calcular la funcin de transferencia, sie ndo esencialme nte un mtodo para resolver el sistema de ec uacio nes para una de las variables. En
la Fig. C-27 se muest ran dos reducciones elementales. La configu racin de rama s en paralelo de la Fig.
C- 270 se reduce a la suma de lransmitancias de las ramas, y la estructura e n cascada al producto de las
rransmitancias de las ram as individuales.
Corrienteme nte se encuentra n otras dos configuracione s que son, las de lazo cerrado sobre s mi smo,
y la es tructura de realimentacin, que se pueden ver en las Figs. C-28o y C-28b. respectivamente.
G,

G,

x,o

(b)

Figura C.28. Grficoequivalenlede: (a) un tazocerrado sobre s mismo, y eb) un lazo de realimentacin.

En el caso de lazo cerrado

y despus de una senc illa transform aci n, tenemos

G,
X! = I _ H , X ,
La fnnula de la rama equ ivalente de la Fig. C-28o const ituye la regla gene ral para eliminar del grfico
estos lazos cerrados sobre s mismos. Esta regla dice que todas las ramas que con curren e n un nudo
conteniendo uno de estos lazos tienen sus transmitancias dividida s por uno menos la transmitancia de
dicho lazo .
La Fig. C-290 representa una parte del circu ito, dem ostrando cmo e n la form ulacin de las ec uaciones
de red puede aparecer un lazo de stos. La expresin de Kirch hoff para la parte de circu ito es

con lo que se puede trazar el grfico de la Fig. C-29b.

Empleando la reduccin grfica y despeja ndo VI de la expresin de Klrchhoff resulta
V, =

I IZ I

'I""=""A

La reduccin del lazo de realimentacin de la Fig. C-28b procede de

y
Sustitu yendo X, en

I~ ecuacin

de X) Yrecombinando trm inos se tiene

X.

G,G~

G~H

que es la relacin para la rama equivalente en el grfico reducido de la Fig. C-28b. Obsrvese que se llega
al mismo resultado para el grfico que contiene el lazo cerrado de la Fig . C-28h

840

stcroetectr ntca moderna

Ejemplo

e-s

El cuadripolo de la Fig. C-30 se caracte riza por sus parmetros y.

(a ) Trazar un grfico de recor rido de la seal del circuito utilizand o como nudos V.' VI' 1,,1 2 Y V2
(h )

Mediante este grf ico calc ular la funcin de transferencia VlV,.

z,

1',

O~

,,

1,
lb ,

'"

Figura C 29, (u) Seg mento de ci rcuito; ( h) grfico de recorrido de (a ) mostrand o ellazo cerrado sobre ~ mismo.

Solu ci n
(a) En primer lugar hay que establecer las ecuaciones que relacionan las variables e ntre s. Obsrvese
no obstante que V es la exci tacin re presentada por un nudo fuente , no pudi ndose indicar ninguna otra
variable por un mi'do fuente . En general, todos los dems nudos tienen ramas e ntrantes y salie ntes, salvo
los nudos sumideros. Las ecuaciones bsicas que relaci onan 1 1. /~ . V, Y V~ son los parmetr os y de las dos
puert as dadas en las Bes. (C-63) y (C-64) que reproducimos aqu

,-

1,

1,

z,

dripolo

''
"
Figura CoJO. Circuito para el eje mplo C-5.

Estas ec uaciones identifican las ramas A a O de la Fig. C- 3 1. En la puert a I de la Fig. C-30 la le y de

Kirchhoff puede esc ribirse
\/ , '" V. - I,Z,

corres pondie ndo a las ramas E y F.

La ltima relacin que se necesita es la ec uaci n de la ley de Ohm aplicada a la puert a 2
v~ = -/ ~ ZI_

que se represent a como rama G. Las siete ramas forman un posible grfico que caracter iza el sistema.
(h ) La funcin de transferencia se obtiene reduciendo el grfico. Las ramas
G y O for man un lazo

e.

Resumen de teora de circuitos

841

de reali mentacin , que se sustituye por la rama eq uivalente H (v ase la Fig. C- 28M cuya transmitanca
es
- )' l I Z /,

)' ~~z/,

como se ve en la Fig . C-32a. En esta misma figura , las ramas R, F YA fo rman un lazo de rea limentac in.
Esta red uccin se mue stra en la Fig. C-32h en la que e l lazo de real imen tacin se sustituye por la rama J
y el lazo cerrado sobre s m ismo K. Las transmi tancias respecti vas de las rama s son
K = - YIIZ ,
1,

.1"11

-z,

F
, I' ~ I

v,

J"

-z,

1,
,\' 22

"

G
D

Figura e -3I. Grficodel recorridode laseal del circuito de la Fig. C-30.

Se llega al grf ico de la Pig. C-32c al eliminar e l lazo cerrad o K. Las transmlta ncias de rama afec tadas
por la reduccin son E y J c uyos valore s queda n divididos po r (1 + Y I IZ), la tran sm itancia del lazo cerrado.
Las ramas equivalentes de J y E son L y M respectivamente.

YIl

-z,

"
r

-, ,, z. c:: ~

YI

V C ~
Vl
E

11
V
V - J' IZ,I(I+YnZ ,.J

VI

y 1I Z L I( I +Y l Z , J

(b)

lo )

1/ (Y1l + Z, }
M

Figura C-J2. Reduccin del grfico de la Fig. e -31.

La Fig. C-32c indica que un lazo de realime ntac in es t formado por las ramas M, L Y H cuya reducc in
dar
[ 1/(1 + YI\Z J] x l - Y ~ I ZJ( I + J' 1 ~Z/Jl
[ J'l IZ,lO + .\'11ZLll x [ .I'11Z ,/( I + .I'IIZ, JI

VI

V.

S imp lific ando y com binando trminos resu lta

V1
V,

1 + .I'IIZ, +

V ~lZI_

.I'll Z L
Z ,ZI,(.I'1I."11

)' 11-"11)

Problemas

CAPT ULO I
I -L
1-2.

1-3.

Un elec trn parte con velocidad despreciable de un elec trodo s iendo acelerado por una tensin V.
Hallar el valor de V sabiendo que la velocidad final de la partc ula es de 9,4 xlff mis.
Un electrn que tiene una energa ci ntica de 10 11 J en la supe rficie de uno de dos electrodos
planosparalelos y que se mueve normalmente a la superficie. est frenado por un campo retardador
producido por un potencial '', aplacado entre electrodos, Qu valor de V, se necesita para que el
electrn llegue al segundo electrodo con velocidad nula?
Los rasgos ese nciales del tubo de un osc iloscopio quedan reflejados en la figura. La diferencia de
tensi n entre K y A es V.' y entre P I y P2 es V . Ninguno de los dos campos elc tricos afecta al
otro. Los electrones se emiten desde K con veracidad inicial nula y pasan a trav s de un ta ladro
practicado en el centro del electrodo A. Debido al cam po en tre P, y P2 cambian de direccin
mientras pasa n por estos platos, siguiendo luego a velocidad constante hacia la pantalla S. La
distancia entre platos es d.
(a ) Hallar la velocidad '', de los electrones e n funcin de V" al c ruza r A.
(h) Hallar la componente Y de la veloc idad de los electrones. 1',. e n funci n de V,.. I,r d. Y" , al
abando nar stos el campo P j - P2
(e) Hallar la dis tancia desde el centro de la pantalla hasta el punto de l imp acto e n funcin de las
dimens.....es del tubo y de la tensin aplicada .
(d) Hallar los valores num ricos de 1' . v , Y d, siendo V ::: 2 kV. Vf' = 100V, 1, ::: 1,27 cm. y
1, ::: 20 cm. y d ::: 0.5 cm.
(e) Si deseam os una deflexin de 1 cm. del haz de elec trones, Cul se r el valor de V) . Los
dems valores son los del apartado anterior.
,

"o,

J,

. - --- - - - - - - - --.f-J'--- .r

P,- - -

i-',-.j
v.

Panta lla

P ro boe-a

844

Microelectrnica moderna

14.

Una cinta plana de aluminio tiene una resistividad de 3,44x lO"M o.m. una seccin transversal de
2x lO-ol mm' y una longitud de 5 mm. Cul es la cada de tensin a lo largo de la cinta? La corriente
es de 50 mA .
Si a la c inta de aluminio del problema anterior se le aplica una tensin de 30 ~ V. Qu co rriente
circular por ella?
(o) Calcular el campo e l ctrico necesario para dar a un ele ctrn en silicio una energa media de

15.

16.

1.1 -v,
(b) Es prctico generar pares electrn-hueco aplicando una tensi n a travs de una barra de

17.
1-8.

)9.

) 10.
) 11.
) 12.

1-13.
1 14.
I-I S.
1 16.

silicio? Explquese.
Repetir el Probo15 para una cinta de silicio intrnseco a 800 K.
Calcular la movilidad de los electrones libres en aluminio. cuya densidad es de 2.7Ox I O~ kglm,l y
su resistividad 3,44x lO'Mo.m. Supngase que el aluminio tiene tres electrones de valencia por
tomo y un peso at mico de 26.98.
(a ) Determinara concemraci n de electrones libres y de huecos a 300 ' Kde una muestrade silicio
con una concentracin de tomos donadores N() = 2x 10 14 tomos/cm y de tornos aceptadores
NI! = 3x lO14 tomos/cm'.
(b ) La muestra del apartado anterior es de silicio tipo P o tipo 11?
Repetir el Probo1-9 para NI! = No = IO ' ~ romos/cm'.
Repetir el Probo 1-9 para ND = 10 ' ~ y NI! = 10 14 tomos/cm'.
(a) Hallar la concentracin de huecos y electrones en un silicio tipo p a 300'1K . si la resistividad
es de 0.02 Clcm.
(b ) Repetir el apartado anterior para un silicio tipo 11.
Repetir el Prob. 112 para una resistividad de 5 ncm.
Se aaden impurezas donadoras a un silicio intrnseco y la resistividad baja a I Qcm. Calcular la
relacin entre tomos donadores y tomos de silicio por una unidad de volumen.
Si el silicio fuera un metal mcnovalente Cul sera la relacin entre su conductividad y la del
silicio intrnseco a 300 -K?
La figura representa la concentraci n de electrones en un semiconductor.
(o) Hallar la expresin y esbozar la densidad de corriente de eletrones J'<-~} suponiendo que no
exista ningn campo elctricoexterior.
(b) Esbozar y deducir una expresin del campo elctrico interno que debe existir para que la
corriente neta de electrones sea nula.
(e) Detenninar el potencial entre los puntos x=O y .\" = W dado 11(0)/" .. = 10-' .
II(X )

-----------+ - - -

,,~

P ro b . 116

1)7. Comprobar la Ec. ( 1-40) para un semiconductor gradual en circuito abierto.

11 8. Comprobar la expresin del potencial de contacto V" dada en la Ec. ( 1-42) para la unin abrupta
de la Fig. 1-1Oh considerando la densidad de corriente de electrones J.. = O.
119. La unin de la Fig. 1- IOh est dopada con NI! correspondiente a un la mo aceptador por cada I<t'
tomos de silicio. Calcular la diferencia de tensi n de contacto V~ a temperatura ambiente.

Problemas

845

Determinar el cambio de la diferencia de tensin de contacto en una unin pn en circuito abierto

y a 300 ' K, suponiendo que ND se cambia por un factor de 2500, manten indose N", fijo.
1.21. (a ) Repetir el Probo1-20 suponiendo queND no vara. y N", lo hace con un factor de 8000.
(b) La respuesta del apartado anterior depende de que N", aum ente o disminuya? Explquese
breveme nte.
1.22. Las resist ividades de los dos lados de una unin de silicio en escaln son de 5 Qcm en el lado p y
de 2.5 Qcm en el lado 11. Calcular la altu ra de la barrera de potencial V"'
1-23. Repetirel Prob oanterior suponie ndo que se intercambian las resistividade s de ambos lados.
1.20.

CAPTU LO 2
21.

22.

23.

2-4.

25.

2-6.

27.

28.
29.

Esbozar el diagrama logartmico de la concentracin de portadores en funcin de la distancia, para

una unin abrupta de silicio si N", = 5x lOl ~ tomos/cm' y ND = 5x 1016 tomos/cm-l. Dar los valore s
numricos de las ordenadas. Sealar las regiones 1/. p Yde deflexin.
Las resistividad es de ambos lados de una unin abrupt a de silicio son de 2,4 Qcm en el lado p y
25 Qcmen el lado 11 . Esbozarel diagrama logartmico de la concentracin de portadores en func in
de la distancia. Dar los valores numricos de las ordenadas. Sealar las reg iones 11, p Yde deflexi n.
(a) A qu tensin la corriente inversa en un diodo de silicio Pn alcanza el 95% de su valor de
saturacin a temperatura ambiente?
(h ) Cul es [a relacin entre las corrientes con polarizacin directa de 0,1V y con polarizacin
inversa del mismo valor?
(e ) Si la corriente de saturacin inversa es de la pA Cules sern las corriente s d irectas para las
tensiones de 0,5, 0.6 Y0,7 V respectivamente?
Si la corriente de saturacin inversa de un diodo de silicio de uninpII es de 1 l/A . Cu l debe ser
la tensin aplicada para una corriente directa de 2.5 lA?
(a ) Un diodo de silicio a temperatura ambiente (300K) conduce I mA a 0,7V. Ca lcu lar la corrie nte
en el diodo si la tensin sube a 0,8V. Tme se 11 2
(h) Calcular la corriente de saturacin inversa.
(;) Repetir el apartado (a) con 11 = l.
(a) Qu incremento de temperatur a dar una co rriente de saturaci n inversa 60 veces mayor que
la tenida a temperatura ambiente?
(h ) .Qu descenso de temperatura dar una corriente de saturacin inversa de un dcimo de la de
temperatura ambiente?
Un diodo se monta sobre un chasis de tal forma que por cada grado de temperatura por encima de
la amb iente se transfiere trmicamente.l m W desde el diodo a su entorno. (La resistenc ia trmi ca
del contacto mecnic o entre el diodo y su enlomo es de O, I mWf2 C. ) La tem peratura amb iente es
de 25 'c. La temperat ura del diodo no debe superar en ms de 10 ' C la del ambiente . Si la corriente
inversa de saturacin es de 5 l/A a 25 OC Yaumen ta a razn de 0,07 ' C l, Cul es la mxima tensin
de polarizacin inversa que se puede mantener en el diodo?
Un diodo de silicio trabaja a una tensin directa constante de 0.7V. Cul ser la relaci n entre las
corrientes mxima y mnima en el diodo dent ro de un campo de temperaturas de - 55 a + 100 ' C?
El diodo de silicio descrito en la Fig. 2-5 se emplea en el circu ito de la Fig. 2-8a, siendo V,\,I = 61'
YR = lOOn ,
(a ) Determinar la corriente y la tensin del diodo.
(h) Si V,I,\ se baja hasta 3V. Cul debe r ser el nuevo valor de R para que la corr iente del diodo
conserve el mismo valor del apartado anterior?

846

Mieroeleclrniea moderna

210. Un diodo de silicio con las caractersticas indicadas se emplea en el circuito de la Fig. 2-8a. siendo
VM =5V yR = l kn.
(a)

Determinar la corriente en R y la tensi n entre sus extremos.

(b) Cunla potencia disipa el diodo?

(e) Cul ser la corriente del diodo si se cambia R a 2 y a 5kQ?
7

<E

;
~

E
o

E
o
u

0.2

0.4

0.6

0.8

1.0

1.2

1.4

Tensin del diodo, V.

1.6

Pro". atO

211. (a) Repetir las partes (a ) y (b) del Probo2 10 para VM = 10 Vy R ~ 2 ka .

(b) Cul es la corriente de carga si VM se reduce a 5\17
(e) Cul es la corriente en el diodo si VM aumenta hasta 20\17
212. El circuito de la figura utiliza el diodo del Probo210. Hallar V" dado V/I/I =9V.
ObLn

Pro".

a.1a

213. El diodo de silicio de las caractersticas dadas en la Fig. 25 se emplea en el circuito del Prob. 2-12
con V/I/I =60V. Calcular la potenciadisipada por la resistencia de 0,4 kl.
214. A lacombinacin de diodo y resistencia indicada se le suministra una corriente constante I = 70mA.
La resistencia R es de precisin y vale I ka. A 25 C la tensin del diodo es de 700 mV.
(a) Trazar una grfica de IRen funcin de la temperatura T entre - 55 Y + 125 C.
(b) Comentar el empleodel circuito a manera de termmetro. Admitamos que tanto la resistencia
R como la corriente del diodo tienen variaciones despreciables dentro del campo de temperatura.

]J.

Prob. 2 14

Problemas

847

215. Determinar la corriente en el circuito de la Fig. 2-80 para VAA = 12 V YR = 4 Hl. suponiendo que
e l diodo:
(o) sea ideal.
(b) est representado como en la Fig. 2 11 con V'Y = 0.6 V YR, = 20n .

2 16. Determinar V. en el circuito del Probo2- 12 suponiendo que el diodo:

(a) se a idea l.
(b) que est repre sentado como en la Ag. 2 11 co n Vy = 0.6 V Y R, = 30n .
2 17. (a) Represe ntar e l diodo de silicio de la Fig. 2-5 por el modelo dado en la Fig. 2- 11. es decir.

calcular V'Y y R,
(b) Utiliza r esta representacin para resol ver el Prob. 29(0).
(e) Comparar la respuesta a eh) con la respuesta al Probo29(0 ).

2 18. (a) Repetir el Probo2-17(0) para la caracterstica del diodo del Probo2-10.
(b) Utilizar esta representacin para resolver el Prob. 2 12.
(e) Comparar la respuesta con la del Probo2-12.
219. La corriente en el circuito de la Fig. 2-8 debe ser de IDmA . Siendo V~A = 1.5V. Calcular RL siendo
el diodo:
(a) ideal.
(h) representado por VI' = O.5V y R = 500 .
220. Esbozar la tensin de salida 1'.,(1) defcircuito representado. para O $ f S 5 rns. suponiendo el diodo
ideal.

'00 n

200 n

I"rcl".2-20

'_V
....l-:

,.)

1
'"

2-21. Repetir el problema anterior si el diodo est representado por Vy = 0.5 V YR, = 500 .
2-22. Esbozar la tensin de salida paraelcircuito representado. para S I S 10 ms. suponiendo el diodo:
(a ) ideal.
(h) representado por VI' '" 0.6V y R, = 20Q.
ul tl

200 n

u{ t)

1I"ro" . 2 .22

L-_

--+---'
(. )

l b)

2-23. Esbozarla caractersticade transferencia de tensin (v..en funcin de \,) del circuito del Probo2-10
suponiendo el diodo:
(a) ideal,

848

Microd utr6niC'a moderna

(b) representado por Vy = O.6V. y R = 25Q.

224. Esbozarla caracterstica de transferencia de tensin ( \'. en funcin de \,) del circuito del Prob o2-22
supuesto el diodo:
(a) idea l.
(b) representado por Vy=05 VyR=4on.
2-25. Trazar la caracterstica de transferencia de tensin del circuito repre sen tado. suponiendo los dos
diodos idnticos. teniendo Vy= 0.6Vy R= O.
I StO

J,:
Prob,225

u .o

:.L

' W

-1

226. (a) Obtener la caracterstica de transferencia de tensin del ci rcuito representado suponiendo los
diodos idea les.
(b ) Esbozar un ciclo de la tensin de salida suponiendo que la ten sin de entrada sea \',(1) = 20 sen
CJ/.

6kn

IH O

IB n

D'

01

12 V

2.27.

IO V

I
U

. .. 111

~ob.

2 2 6

La tensin de entrada a la red cuya caracterstica de transferencia es la representada es 1', = 2 + 2

sen WI . Esbozar la tensin de salida \'..(1) en un ciclo de la entrada.

. v

'f-"
o-- - -\-- --',-

u" v

128

(a )

lb)
......... 227

228. (a ) La caracterstica de transferencia de tensin de una red de diodo es la representada. Esboza r

la tensin de salida para v,W = 2.0 + 3 sen rot.
(h) Disear una red de diodo simple. con diodo s ideales. que tenga la funcin de transferencia

dada.

Problemas

849

'., v

-u
Prob.228

229. (a) Se aplicauna senoide ",(1) = 3 + 2 sen rol a una redde diodocuya caractersticade transferencia
de tensin est sealada A. Esbozar la onda de salida v (f) durante un ciclo.
(h ) Qucambios cabe esperar en la onda de salida si la caracterstica de transferencia de tensin
es B?
(e) Disear un circuito que tenga la caracterstica A usando diodos ideales.

f-----,...
B

Prob.2.28

230. (a) Obtener la caracterstica de transferencia de tensin del circuito de la Fig. 2.23.
(h ) Empleando el resultado de (a ) comprobar que el circuito es un recortador a dos niveles.
2-31 (a) La corriente I del Probo2 14 cambia en M<<1. Emplear el anlisis de pequea seal para
determinar 6J1/'
(h) Con R = 1ka, cul es el mnimo valor de l para elque (M,IIM) ~O,O I a temperatura ambiente?
Prescndase del efecto de eO'
2-32. En el circuito del Probo 2-12, V" pasa de 6 a 6.25 \l . Determinar:
(a) La variacin l1V" de V
(h) El nuevo valor de V .
233. En el circuito del Probo2-20(0), 1'(1) = 8 + 0.02 sen roroDespreciando el efecto de la capacidad de
difusin y suponiendo que el modelo en continua del diodo es Vy = 0.6 Y R = O. determinar y
esbozar la tensin de salidaque apareceren un osciloscopio siel selector se colocaen: (a) alterna.
y (h) continua.

"
11 V

t---'
R
'.
(180m

,1-

Prob.2.:l4

c.)

sf--

...,

s - - r -- ,

OL _ _ .;-_ _-,-_. '.

m$

J
(b)

C,)

850

Microelectrnica moderna

Al c ircuito d iodo-resistencia representado se le ap lica n las ondas 1'1 y I~ . Esbozar I',,(t) para
0:5 (:54 ms. Supngase que e l diodo de silicio corta instantneamente y que Vy = 0.6Vy R, = 20.0:.
2.35. (a) La fig ura representa la caracterstica de transferenci a de un c ircuito de di odo. Esbozar la
ten sin de salida de un cicl o. supuesto que l'; = 6 + V", se n ro,.
(h) Si 1';= 6 + .1.V,. Cul ser el cambio .1.V" en l' " pa ra un incre mento .6.V, tanto positivo como
negativo?

2.34.

~g '

P,ob.2.35

2~36.

---*"'--+-----~I' v
o

Esbozar la ca racte rstica de transferencia de l circuito de d iodo Ze ne r re pre sentado suponiendo que

D I y D2 son idnt icos. y tienen los par metros V" Vy y Rt

R

-DI

D'
P,ob.2.36

2~37.
2~38.

2.39.

240.

24 1.

242.

2.43.

Repetir e l problema 2 36 pa ra V I :::5 Vy V , ::: 10 V. Sup ngase Vy= 0.6V. R = 10 k.o:. R, ::: 20.0:
y una corriente de saturacin despreciable. -En el circ uito de la Fig. 2-32 se emp lea un diodo Zener q ue prop orci ona regulacin para
SO mA :51", S; 1.0 A. Determinar el campo de las corrie ntes de carga c uya regulacin se consig ue
si la tensi n no reg ulada V, var a entre 7.5 Y 10 V. La resistencia es R, = 4.75.0:.
El reg ulador de la Fig. 2-32 suministra una tensin de carga de 6 V pa ra toda corriente de carga
IL S O,SA. La alime ntacin no regu lada vara e ntre 8 y IOV y el d iodo Ze ner regula para 1: > O.
Determinar:
(a ) La resistencia en serie R, necesaria.
(b) La d isipacin de potencia nom inal de Zener.
El circuito de la Pg. 2- 32 est diseado con R = 20.0:. El diodo Zener de 5.6 V regula para
l n/A S; 1. :5 300 mA y una corriente de carga O S; / LS 200 mA. Determinarelcampo deamplitudesdel
suministro no regu lado en el q ue se ma ntien-eregu lada la ca rga .
Los d iodos con polarizacin inversa se emp lean frec ue ntemente como co ndensadores variables
gobernados elc tricamente.
La capacidad de una unin abrupta de diodo es de 4 pF a 4V. De terminar le s cambios de la
capacidad:
(a) incrementando en 0.5 V la polarizacin.
(b) dis minuye ndo en 0.5 V la polarizacin.
La dedu ccin de la Ec. ( 2~4 0) para la capacidad de d ifusin C D supone que e l lado p est ms
dopado que e l n. por lo que la corriente en la unin es esencialme nte la corriente de huecos. Deducir
una expresin de CD cuando se prescinde de esta apr oximacin .
En el circ uito representad o. la tensi n umbra l de un d iodo es de 0.6 V Y la c ada a travs de un
diodo en cond uccin es V' = 0.7 V. Ca lcular v" para las siguientes te nsio nes de entrada e indicar

Problemas

85 1

el estado de cada diodo (ON u OFF). Justificar la presuncin sobre el estado de cada diodo.
(a) v1 = IOV yv 2 =OV.
(b) v l = 5V yv1 = OV.
(e) v1= IOV y v 2= 5V.
(ti) v1 = 5Vy v2 =5V.
2kn

DI

2k n

Dl

"

'.
8 U}

"
~

Pro b. 2.-43

244. Repetir el Probo2-43 suponiendo que la resistencia de IRQ retoma a tierra a travs de una fuente
de SV.
245. En el circuito representado \' 1 es un impulso de 5V cuya duracin es de 10 a 40 ns. Esbozar el
impulso de salida para anchos del impulso de entrada de lO, 20. 30 Y40 ns. Supngase que los
diodos son ideales. (in sinuaci n: para x 1, E " '" 1 - x) ,

son

'.

DI

50

en

O.OI IlF

-=- so v

Prob. 2.- 45

CAPiTULO 3
J.I .

En el circuito de la Fig. 33 se emplea una fuente de corriente gobernada por corriente. La fuente
gobernada queda definida por:

'2= 100 ;1mA . para f ~ O

i2 =O parai l <0
siendo por otra parte ideal. Los parmetros valen: R, = 100.0:. R! = I k.O:, YVu = IOV.
Dibujar una serie de caractersticas de salida (i 2 en funcin de 1\ ) para O S; ; . S; 200 ~ .
(b) Trazar una caracterstica de transferen cia ( \'1 en funcin de v) para I ',~.
(e) Qu valor de ", se necesita para hacer v! 0,5V?
En el circuito representado se utiliza una fuente gobernada no ideal. Esbozar la caracterstica de
transferencia (v 2 en funcin de v) para r" tendiendo a infinito (circuito abierto). Qu partes de la
caracterfstica debern emplearse si el circuito debe actuar a manera de interruptor? Y como
amplificador'? (Sugere ncia: Dibujar primero una serie de caractersticasdel dispositivo. Supngase
que las tensiones umbral y en conduccin del diodo son ambas de 0.5 V. y R, = 50.0:.)
(a )

32.

852

Microelectrnica moderna
200 a

v,

v,

v,

Fuente gobernada

Ha

_-=- 5 V
Prob.32

Repetir el Probo3-2, dado r" = 20 ka.

El dispositivo de la Fig. 3-2 es una fuente ideal de tensin gobernada por corrie nte. Dibujar un
conjunto de caracterst icas de salida tpicas y explicar cmo puede emplearse este dispositivo a
manera de interruptor gobernado o como amplificador.
J5. (a) Estando la base en circuito abierto (/, = O) determinar si las uniones emisor-base y colectorbase estn polarizadas directa o inversamente.
(b) Calcular la corriente que existe en el transistor pnp, teniendo l ES = l pA , a F = 0,99 y a R = 0,5,
a temperatura ambiente.
36. Deducir la ecuacin (3-16). Modificar esta ecuacin para un transistor npn .
3-7. Deducir la Ec. (3-24) de las ecuaciones de Ebers-MolI.
3-8. El circuito de la Fig. 3-24(0) se usa para polarizar un trans istor 2N2222A con las caractersticas
dadas en la Fig. 3-16, a VCEQ = 5 V, e iCQ = 15 mA. La tensin de alimentacin es Vce = 12V.
(o) Determ inar los valores de RB y R,. necesarios.
(b) Hallar el valor de J3F en estas condiciones.
39.
Dibujar el circuito, anlogo a la Fig. 3-24(0), empleando para polarizar el transistor pnp 2N2907 A.
(Este transistor y el 2N2222A son complementar ios.)
Siendo Vce = 15V determinar los valores de RB y Rc necesar ios para estab lecer VCE = - 10V, e
le = ~20 mA .
3 10. En el circuito de la Fig. 3-24(a ) se emplea un transistor 2N2222A con Re = 2250, RB = 100 kO y
Vce = 9V. Determinar le y VeE'
3 11. Emplese el circuito de la Fig. 3-25(0) para polarizar el 2N2222A a VeE = 5V, e l e = 15 mA, con
J.J.
34.

V"

= 10V .

31 2. Un transistor con J3F = 99 Ycorriente de saturaci n inversa desprec iable se emplea en el circuito
de la Fig. 3-25(0 ), con Re =2 kO , RE= l ka, R, = 200 ka y VEE = 6V.
(o) Determinar le y Ve .
(b) Repetir (o) siendo PF = 199.
3-13. El transistor empleado en el circuito representado tiene J3 = 150 Y una corriente de saturacin
inversa despreciable.
(o) DeterminarleyVe[.
(b) Repeti r (o) con J3 F reducida a 50

400 kn

Ha

....ob.313

Problemas
3-14.

853

En e l circuito representado se emplea un transistor co n (l, = 99 Yco rrien te de sa turaci n inversa

desp reciable. Los valores son V("C= 10V. Rc = 2.7 kn y R, = 180 kn.eslando R,en circ uito abie rto .
(a) Hallar los valores de VC[ e "
(h) Repe lir(a)conp, = 199.

",

".
Pr cb . ).14

3-15.

El c ircuito de l problema anterior se emplea para estab lece r Va = 5 V.e Ic 5 mA . s iendo Vce 9V.
Se usa e l transistor de l prob lema an terior y R, est en circuito ab ierto.
(o) Determinar Re y Rr
(b ) Ha llar los nue vos valo res de '. ~' Vce para P,= 49 .
3-16. Se emplea el circuito del Prob. j -ta con los siguientes valores: R c = 2kn. R, = 25 H): Y Vce = 12V.
El transisto r tiene P, = 49 Yuna co rriente de saturacin inversa despreci able.
(a) Determina r R, para que 1[ = - 2 mA.
(b) Co n e l valor de R, hallado en (a) determinar cambiando P, a 150.
3-17. El c ircuilorepresenladoemplea un lransistorconp, = l OO y los parimetrosRe = 0.5 kn .R[ = 1 ID.
R. = 44 kn . Vcc = 15V. V[[ = - 15V. y V,, = 0.
(a) Determinar V.. YV. l
(h) Qu nuevo valor de Re hace que V... = O'!
(e) Qu nuevo valo r de Re hace q ue Vool = O'!
Des prciese la corriente de saturacin inversa.

'E

vrr

",
v..

'.

1~

",

voz

.r
~

v"

Prob. .J.17

3-18. En el circ uito de l Probo31 7 ca da una de las tensiones de suministro Vu ' Vce' YVE[ pueden ser de
10 10 o OVoCi tar todas las com binacio nes pos ibles de esta s tensione s co n las que e l trans istor
puede polarizarse e n la regin activa directa.
3 19. Repetir el problema anterior para la reg in activa inversa.
3-20. En e l circuito de la Fig. 327(0) se emp lea un transistor co n B, 125 Y ~.= l . Siendo V... = 6 V.

854

Microelectrnica moderna

RE= Rc = I ID. determinar R, para que la comente en REsea de I mA.

321. Los valores de los elementos del circuito de la Fig. 326(a ) son: R. = 150 ID. R2 = 37.5 ID.
Rc =7 ID Y Re =3 ID. El transistor tiene PF =100 Y corriente de saturacin inversa despreciable.
Con Vce =9V.
(a) Determinar VCEe lelb) Repetir la ) para B, =50.
3-22. El circuito de la Fig. 326(a) emplea los transistores dados en el Prob. 321. Los valores de los
elementos son: R. =90 ka.RJ = 10 ll. Rc = 10 ID, Re = 0.9 ka y v ce = 12V.
(a) Determinar VeEe le(h) Repetir (a) para~, = 200.
323. El circuito de la Fig. 3-26(a) debe emplearse con un transistor pnp con ~F =50 Ycon corriente de
saturacin inversa despreciable. Se dispone de una tensin positiva de suministro de 12V. Las
resistencias de emisor y de colector son de 2 H} cada una. Determinar los valores de R. YR2 que
hagan que Vce = - 6V.
3.24. Determinar el valor de V,c en el circuito del Probo3 17 con el que:
(a) Justamente sature el transistor.
lb) Obliga que ~ = 10.
Los valores de los elementos son los dados en el Probo3 ~ 17.
325. Los valores de los elementos en el circuito del Probo3 17 son: Vce= O, Vu =:' IOV, R E= O.
Re =2 kQ, R, =50 ka . El transistor tiene ~F= 125, Ycorriente de saturacin inversa despreciable.
Esbozar la caracterstica de transferencia V". en funcin de V" indicando claramente la regin de
trabajo del transistor.
326. Repetir el problema anterior siendo Vce = IOVy lodos los dems valores manteniendo los dados.
327. (a) Repetir el Prob. 325 para los siguientes parmetros: Re = 5 kn, R, = 100 ka, Re =2 m,
Vce = 9V. y Vu = OVoEltransistor tiene ~F = 150 Ycorriente de saturacin inversa despreciable.
(b) Esbozar la caracterstica de transferencia V~ en funcin de V' E"
328, Esbozar la caractersticade transferencia v..en funcin de v; del circuito representado. El transistor
tiene PF = 75 e leo = O.
12 Y

R,
IBO

Jkn
Q

roo en
- 12 V

27 en
Proh.3.28

- IOV

3-29. Esbozar la caractersticade transferencia V..en funcin de V/del circuito representado. El transistor
empleado es el descrito en el Prob. 3-28.
3-30. Esbozar lacaracteristica de transferencia V. en funci6n de V, delcircui to representado. El transistor
tiene PF = ISO Ycorrieme de saturacin inversa despreciable. El diodo Schonky tiene una cada
de O,4Vcuando conduce.

Prob/~mtJS

85 5

r-tlH - - -.
reen

-,.~'IM,-J.-

.. , . .... ,)30

3.3 t. Los transistores Q l YQ2 son idnticos con 11,. = lOO Ycorriente de saturaci n inversa. despreciable.
(a) Hallar V" cuando V, =O. Supngase que QI est en corte y justiffquese el supuesto.
(h) Hallar V" cuando V, = 6V. Supngase que Q2 est en corte y [ustflquese el supuesto.
(e) Esbozar la caracterstica de transferencia de tensin. V" en funcin de Vi' a medida que V, pasa
de Oa6V.
(d) Repetir (e) decreciendo V, desde 6 a OVo
+1~

"n

-.

-,
P,0"'. 3 31

332. La tensin de entrada 1'; en el circuito es l',(t) = 20 + 1.0 senznx 10 t. El transistor es el descrito en
el Probo)3 1, y l'c(t) lal como se indica. Esbozar ",,(1) en un ciclo.
, v

oLJ.

LJ.

1---100--1
o

11111

---''""'

.. ..

I
: uo

333. En el circuito representado se utiliza el transistor del Prob. 3-3 1.

(a) Determinar R. para que el transistor quede justamente saturado con Vi = 5V.
(b) Si V. es el impulso rectangular sealado. esbozar v.( t) . Supngase que el transistor responde
Insranrneamenre.

856

Mlcroeleclr6nlca moderna

.s v

v,

40'] '.

,!----+---',,.

J.34. (a) Esbozar la caracterstica de trans ferenci a de tensin del ci rcuito represen tado. Bl trensistor
tiene F= 120.
2 e l ro O. El diodo Zener est tarado a Yz S.6Y.
(b) Esbozar L en Iunci n de v,

P.=

v
l.7kn

J.35.

336.

J.37.
338.
339.

P..

Un transistor se polariza a le 0..5 mA Ytiene

150.
(a) Determinar g. Y'. a temperatura ambiente .
(b) La res istencia de entrada hit = 7.6 W. Hallar ' a.
(e) Se em plea una resistencia de carga Re = 2 ID Yel transistor se excita de una fuent e de 300Q
Estimar la gananci a de tensin.
EI 2N 2222A se polariza a ICQ = 20mA y VCEQ = SV. La tensin de suministro es de JOV.
(a) Estimar el valor de para el transistor.
(b) Una seal de entrada ;..(t) 20 sen rol J1A se superpone al nivel de reposo. Estimar la
componente de seal de la corriente de colector.
(a) Dibujarel equ ivalente de peque a seal . vlido a baja frecuencia . del circuito de la Fig. 3-25(a)
(b) Deducir una expresin de la resis tencia vista entre base y tierr a.
Repetir el Prob . 337 para el circuito de la Fig . 326(a).
El transistor del circuito del Prob. 3-28 tiene F = 100 Y = 100 . La corriente de sa turacin inversa
es despreciable. La tensin Barly VA tiende a infinito y la resistencia de dispersi6n de la base r; O.
La tensin Vj = 3,75 + aVIV,
(a) Dibujar el modelo de pequea seal de circuito a baja frecuencia. inclu yend o los valores
numricos de los parmetros del transistor.
(b) Emplear (a) para calc ular la variac in aV..de V.. motivada por 6 V.
(e) Calcu lar 6V..para aV = O.2SV.
(ti) Co mparar los resultados de (e) con un anlisis en con tin ua de l circuito. para VI 4 V.
Explq uese cualquier diferencia .
(a) Dibuj ar el circuito equivalente de pequea seal , de la etapa en base comn de la Fig . 3-13.
(b ) Calcu lar a baja frecuencia la resistencia entre em isor y base (vista hacia el tran sistor).
(a) Dibujar el circ uito equ ivalente de pequea seal, vlido a baja frecuencia. del circuito de la

P..

P"

340.
341.

Fig,3-37 ,

Problemas

857

(h) Determinar V"' dad o V, ::: - V2 ::: 25V . Los valores de los parmetros del tran sistor son:

P,,::: 125, r , :::O y "," I Mil . La fuente de corrien te Iu; ::: 0,2mA , y Re ::: 250 kil.
342. Repetir el prob lema anterio r, parte (h), para V, ::: 25 ~V y V2 ::: O.
3-43. Repetir el Probo 3-4 1(h) para VI ::: Oy V, ::: - 25 ~V.
3 44. Los parmetros de baja frecuencia y pequea sea l de l tran sistor en e l c ircuito e n colector comn
son :gm :::40 m a, 1-'
r:t ::: 150, r---7ooyr =0.
"
"
lo
(a) Dibujar el equivalente de pequea seal de esta etapa .
(h ) Determinar R", y R,;
(e) Evaluar la funcin de transferencia V/V,.
+vcc

~~
.;.
/( .

I! ."

345,

Probo 3 4 4

El tran sistor del c ircuito representado es t descrito en el Probo 3-44. Determina r la res isten cia
equi valente R de pequ e a seal de l transistor en conexin diodo.
"

+I I. ~

r~Probo

1("1

3 45

346. Se emp lea un transistor con PF ::: 100 en e l circuito de la Fig. 3-36(a). Siendo Vee:= 15V determ inar
e l valor de R que hace q ue l e ::: 0,2 mA.
] 47. Los parmetros de la Fig. 3-32 son : r, := son, !". := 950n, C. := 50 pF, C~ := I pF, ",,::: 50 kn y
gm ::: O, IV . Determinar, con los terminales e y e cortocircuitados:
(a ) La relacin 1,Ilh como funcin de la frecuencia.
(b) A qu frec uencia la relaci n en (a ) es igual a la un idad .
(e) La impedancia Z,Js) vista entre los term inales b y e.

CAPTU LO 4
4 1.

El dispositivo del circuito representado es una fuente idea l de corriente gobernada por tensin
definida por 1, ::: 3x 1O-"V,mA,

858

Mtcroelectronica moderna
(a ) Esbo zar la caracterstica de salida (/2 en funcin de VI) par a O :5 VI :5 3V con inc rementos de
O,5V.
(b) Siendo Vj I ,5V. dete rminar I } y
(e) Si V, es un impu lso positivo c ul ha de ser su amplit ud pa ra q ue es te c ircuito acte co mo u n

v,

interru ptor gobe rnado?

1,

v,

.
v,

Dispositivo.
Pro b.4- t

Con relacin al dispositivo y circ uito de l Probo4- 1, '

(a ) Esboza r la caracterstica de transferencia V, en funcin de V .
(h ) S iendo V = 1,5 + 1,0 sen ro, esbozar un cicio de la o nd a de
(e) En las co'nd iciones de (h ) e sbozar un ciclo de la tensi n a trav s de la resiste ncia de 2 kO.
(ti) S i se ob serv a V2 en un osc iloscopio con e l se lec tor e n AC (en a lterna), esb ozar un ciclo de la
onda q ue se ver.
1
43. Una fuente de co rriente gobernada por lensin , definida por I} ~ 2,5 X 10-. Vj + 5 x 10 ~ V} se emplea
en e l circu ito del Probo4-1, Repetir e l Prob. 4-2.
Co ns ide remos un dispositi vo de canal " co n una concent rac in de donadores de No tomos/cm' y
44.
l
una puert a fuertemente dopada co n una co ncent racin de ace ptado res de N" lomos/cm siendo
N,,No' con una unin canal-puerta abrupta. S upongamos q ue Vos = O Y qu e e l potencial de
co ntac to de la unin es muy inferior a 1V l. Demostrar que con la geomerrfa de la Fig . 4-6
= qN a2
siendo E la constante d ie lctri ca de l material del ca nal, y q la magnitud de la
14
car"ga e lecrnica. Hallar V para un JFEf de silicio de ca na l 11 con a = 2 Ilm, N = 7x lO
'
tomos/cm y E. = 12.
45. Deduc ir la Ec. (4- u
46. (a) Ca lcular r 0 5lON, a Ves = OVpara e l JFEf cuyas ca ract ersticas sean las dada s en la Fig. 4-7.
(h) Un JFET de silicio de canal 11 tiene la est ruc tura mos trada e n la Fig. 4-6. Hall ar "DSto!o-' para Vti J
=O, siendo L = 10 ~m, a =2 Jlm , W =8 Ilm y V,. = . 4V. (SI/geren cia : Em plea r la e xpresin
de V en el Probo4-4.)
47. El JFET"cuyas caracters ticas se da n en la Fig. 4-7 se emplea e n e l c ircuito de la Fig. 3 19. Los
valo res de los elementos son: VIIII =24 V. Ro =4 kO , R. = 1 kO: Y Rti 2:'100 kO. Determi nar V/" , Io
y V (;I'
48. El circuito de la Fig. 4 19 emplea el J FET de la Fig. 4 7.
Lo. tensin s um inistro es de 30V y se desea ten er VI I.\ = 17,5V e /11 = 2,5 mA. Determina r Rn y
R\.
49. Un JF ET de cana l p tiene V~ = 5Ve 11, \ \ = - 12 mA. La tensin d e al imen tacin d isp on ible es de
12V. Empl eand o un circuito an logo al de la Fig. 4 - 19 para un e leme nto de ca na l p de terminar Ro
y RI para qu e 111 = 4 mA. y V'IS = - 6V.
5V e I~ 12 mA y se emplea en el ci rcu ito rep resentado . Los
4 10. Un JFET de cana l " tiene V
valo res de los pa rmet ros s~n V,)/} = 18 V. Rs = 2 rn, R" = 2 kU , R I =400 kU, Y R~ =90 Hl.
Determinar VII.' e In'
4 11. (a) Se ca mbia la resistencia R, de l Prob_4- IO. C ul de be se r e l n uevo valor de R, si lo = 8 tilA?
(h) Con los mismos va lores dados pa ra el Pro b. 4 10, pero ca mbiando e l de V 00' ha lla r el nue vo
valo r de st e para que lu = g mA.
(r} En las condiciones de (h ) C ul es e l nuevo va lor de V,,\?

42.

ti,.

nr,

lv,l

=.

Problemas

859

"'v

R,

R,

v,

Prob.416

412.

413.

414.

415.

416.

417,

Se emp lea el circuito del Probo 4-10 para tener 1 D = 2,5 mA, y VOI = I7,5V con un sum inistro de
30V para el JFET de la Fig. 4-7. La resistencia Re R I 11R1 ;::>: 100 ka y Rs 1,2 kQ. Determinar
R,> R2 y Re'
El MOSFET descri to por la caracterstica de transfe rencia de la Fig . 4- 13 se emplea en el circuito
de la Pig. 4-2 1(a). Los valores de los parmetros son : Voo = 18 V , Ro 50 ka y RI = 10 kQ.
(a) Determinar la relacin R/R 2 que hace ID= 0, 1 mA.
(b) Cul es el valor de Vos?
2
En el circu ito de la Fig. 4-21 se emplea un transistor de acumulacin NMQS con k = 1 mA/V ,
W/L =2y Vr= 4V. La tensi n de suministro es de 12V, RfJ =R s = 2 kQ, R, = 100 ka, y
R2 = 300 ka. Determinar:
(a) IDy Vo_~ '
(b) El nuevo valor de Rs necesario para mantene r el valor de Iv del apa rtado (a) si W/L = 4.
Un trans istor de acumulacin PMOS con Vr = - IV, W/L
1, Y k 0,2 mA/V2 se emp lea en un
circ uito anlogo al de la Fig. 4-21(a). La tensi n de sum inistro es de 9V, R , = 240 ka . y
R 2 = 120 ka.
(a) Determinar Rs para que VG.~ = - 2V.
(h) Determinar el valor de Rv necesario para que VDS = 3V.
(e) Hallarel nuevo valor de R2 que mantiene el valor de ID en (a) y (b ) con VD cambiada a - 1,5V.
Supngase que todos los dems parmetros conservan los valores dados o calculados en (a )
yen (h),
Los transistores Q l YQ2 del circu ito representado son idnticos, con las caractersticas dadas en
la Fig. 4-24(b).
(a ) Determinar la corriente de drenaj e en QI y la tensin V"'
(b ) Cul es el valor de VO.ll?

(a) Repetir el problema anterior, parte (a) suponiendo que la rel acin de aspecto W/L de Q2
disminuye en un factor 4 sin cambiar Q l .
(h ) Repetir lo anterior suponiendo que la relacin W/L de Q l disminuye en un factor 4 sin variar

Q2.
418, Las caractersticas de Q I y Q2 empleados en el circuit o repre sentado son las dadas en las Figs.
4-24(b) y 4-26 respectivamente. Determinar VOI 1 y V/l\!'

860

Mtcroeectrntca moderna
'6 V

v=

Prob.4.18

4-19. Repetir el Probo41 8 suponiendo que la relacin de aspecto W/L de Q2 disminuye en un factor 5
sin variar Ql.
4-20. Repetir el Probo4-18 suponiendo que la relacin W/L de Ql disminuye en un factor 5 sin variar

Q2.
421. Repetir el Probo 4-18 para el circuito representado.

Prob.421

4-22. Repet ir el Prob. 4 21 suponiendo que:

(o) La relacin W/L de QI disminuye en un factor 5 sin variar Q2
(b) La relacin W/L de Q2 disminuye en un factor 5 sin variar Q l .
(e) Las relaciones W/L tanto de Ql como de Q2 aumentan en un factor 3.
4.23. En el circuito representado , Q l. Q2 YQ3 son transistores idnticos. de las carac tersticas de la Fig.
4-12 . Determinar 1" y V"'
'6 V

R,

nu km

Q3
Prob.4.23

Problemas

86 1

4-24. Repetir el Probo4-23 suponie ndo que se intercam bian las conexi ones de la resistencia de JO kQ Y
de Q2.
J 25. Repet ir el Pro bo4 -23 suponi endo que se sustituye Q2 por un transisto r de deflexin con ecta do
como resistencia y con las caracte rsticas de la Fig. 4-26.
426. En el circuito del Probo4-23. Q I. Q2. YQ3 son trans istores idnticos con k 40 ~fVl. W/L = 5
Y Vr 1.0 V. Determinar Ro para que V.. 3,5V.
4 27. Esbozar la runc in de transferencia V"e n funcin de V,del circuito de la Fig. 4-24(a) con V00 = 6V.
El transistor Q I tiene las caractersticas dadas en la Fig. 4-26(h ) YQ2 es un transistor idntico con
una relacin W/L de 0,4 veces la de Q I.
4-28. Los transistores del circuito de la Fig. 4-24(/) tiene n k = 50 J,J.A/ Y! Y V, = IV. Las dimensiones de
la puerta de Q 1 son W = 50 Jlm y L = 5JlIII. Q2 tiene W = JO Jlm y L 5JlIll. Esbozar la funci n
de transferenci a V" en funcin de V , para YLW = 5V.
4-29. (o) Un circuito NMOS tiene la carac terstica de trans ferenci a dada en la Fig. 4-30. Sie ndo
l '; = 3.0 + 0.25 sen CJ)I. esbozar la onda de V..en un ciclo. vista e n un osc iloscop io co n el selecto r
e n OC (continua)
(h) Repetir lo anterior con el selecto r del osc ilosco pio en AC (a lterna)
4-30. (a ) Repetir el Probo4-29 para la caracterstica de transferenci a de la Fig. 4-2 5.
(h) La amplitud de la entrada senoidal se eleva a 1.25 V. Describir la onda de sa lida.
4-3 1. EL FET usado e n el circuito de la Fig. 4-3 1 tiene V = -6V. lo_u 15 mA y 1 = 0.02 V i
polarizndose a 1o = 6111A Y Vos = IOV.
,.
(a ) Dibujar el modelo de pequea seal del circuito a baja frecuencia .
(h ) Qu valor de RD se necesita si la ampli tud de la compo nente de seal de 1'.. debe ser de 10
veces la amplitud de v,?
432. (a) Dibuj ar el equivalente de peque a se al del ci rcuito del Probo4-10.
(b) Dete rminar la resistencia de salida vista entre el term inal I y tierra.
(e) Si Rs = O, la resistencia en (a ) aumenta. dism inuye o se mantiene la misma?
4-33. En el circuito del Probo4-10:
(a) Determin ar la resistencia vista mirando al circuito entre el term inal 2 y tie rra. a baja frecue ncia.
(b ) Calcular la resistencia en (a) para R D = 5 kO:. R, = 3 ka . R. = 240 ID. Rz = 80 kO:, R.. = 2100,

yrJ = 50 kO.

(c) Repetir (b) para Ro = O.

4-34. El JFET del circuito representado tiene las caracters ticas indicadas en la Fig. 432. Determi na r
para l ro = 2.5 mA la compone nte de seal de l '.. deb ida a una seal de e ntrada ",=2 sen (J)I mV. Los
valores de los parmetros son: Ro = l OO kO , y r, = 100 kO:. Se supone que la corriente en continua
de Ro es despreciable y que la frecuencia de la seal es suficiente me nte baj a para que sea v lido
el mod elo FET de baja frecuencia.

R.
I----L~ .

'.
"
Pro b. 4-J 4

862

Microeleclr6nica moderna

435. (a ) Dibujar el modelo de pequea seal y baja frecuen cia del circuito re presentado.
(b) Determinar
(e) Calcu lar

436.

s,

R" para g", = 1,0 mU. rol = 50 kO Y RD = 10 kn.

Repetir el Prob o435, partes (o ) y (h ) con la resistencia de deflexi6n re presentada.

R.

P rob.4 36

437. (o ) Dibujar el modelo incremental del circuito del Probo4- 35, v lido para alta s frecue ncias.
(b) C ul es la capacidad equivalente vista entre drenaje y tierra ?

438. (a ) Dibujar el modelo de alta frecuencia de l circuito de l Prob o436.

(b) Determinar la capacidad equivalente vista entre fuente y tierra.
4.39. (o) Dibujar el equivalente de pequea seal de la etapa MOSFET representada en la Fig . 4290.
(h) Deducir la Ecuacin (4- 19).

(e) Deducir una expresin vlida a baja frecuen cia que relacion e las amplitudes de las sea les de
salida y de entrada . (Sugerencia: Pueden resultar tiles los result ados del Prob o4-36 .)

440. Esbozar la caracterstica de transferencia del circuito repre sentado con VDD = 6Vy s iendo Q I YQ2
transistores idnticos descritos por la Fig. 412.
"'VOl'

QI

",

Q' e.

Prob. 4. 40

441. (o) Dibujar el modelo de pequea seal y baja frecuen cia del circuito del Prob.4-40.

(b) Deducir una expresin de la componente de seal de \' debida a la seal de entrada 1',.

Problemas

863

Los transistores NMOS y PMOS de la Fig. 4-38 son compleme ntarios y tienen K = 20 ~ /Vl .
W/L = 1 Y VT = IV. Esbozar la carac terstica de transferencia '', en func in de Vi para V/m 5V.
44 3. En la Fig. 4-38 el transstor NMOS tiene k = 15 ~/ VZ. W/L = 10 Y VT = 2 V. y el PMO S tiene
VT = 1,0 V. W/L = 10 Y k = 15 ~ V~ . Esboz ar la caracrerfstica de transfere ncia Vo en funcin de
Vi para V
6 V.
DD
444. Los rranssrores de la Fig. 4-38 so n elementos com plemen tarios cuyos parmetros se dan e n el
Probo4-42. La relacin de aspecto W/L se cambia a 2. Esbozar la caracte rstica de tran sferencia
del circ uito.
4-42.

CAPTULOS
S-l.

5-2.

C itar por orden los pasos requeridos en la fabricacin de un transistor integrado de silicio po r el
mtodo de difusin epitaxial. Esboza r la secci n transve rsa l despu s de cada creci miento de x ido.
(o) Consideremos un transistor npn integrado Q I construido sobre un sustrato S de lipa p.
Demostrar que ent re los cuatro terminales E. B , e y S e xiste un transistor pflp Q2 adems del

Q I.

5-3.
5-4.
S-S.

5-6.

5-7.

(h ) Si QI est en su regin activa. e n qu modo trabaja Q2? Ex plquese .

(e) Reptase la parte (h ) con Q I en saturacin.
(el) Reptase la parte (h) con Q I en carie.
Esboza r (en form a de circuito) las cinco conexiones bsicas de diod o para circuitos integrados.
C ul de ellas tiene la menor cada de tensin directa ? y c ul la mxima ten sin de ruptura?
Una oblea de 25.ull. de espeso r ha sido dopada unifonnemente co n fsforo a la co nce nrracin de
101 cm'), ms boro a la de 5x 1016 cm'). Hallar su resistencia pelicul ar.
(a) Cul es la longitud total requerid a para fab ricar una resistencia de 20kn de 251lm de anchura
s i R. = 200 W cuadro?
(h) Qu ancho es necesario para construir una resistencia de 5 k n cuya longitud sea de 25 lJ,m?
Un con densado r de pelcula fina tiene una capacidad de 0,4 pF/(llm p . El espesor de la ca pa de
SiO es de 500 A. Calcular la constante dielctrica relati va E, del Sial'
Se fabrica un condensador MOS con un es peso r de x ido de 500 . Qu superficie de chip se
necesita para tener una ca paci dad de 200 pF ? La constante dielctrica relati va e. del Si0 2 es de

3.5.

5-8.

Hallar. para el circuito representado: (a) el mnimo y (h) el mximo nm ero de reg iones aisladas.

Prob. 5. 8

5-9.

(a ) Cul esel nmero mnimo de regiones aisladas necesaria s para consegui r en fonn a monol tica

la puerta lgica representada?

(h) Dibujar una disposicin monoltica de la puerta e n la form a de la Fig. 5- 1.

864

Microelectrnica moderna
J

R,
R,
QJ
9
4
6

10

R,

R,

R,

Prob. S-9

S-lO. Repetir el Probo anterior para el amplificador diferencial representado.

2

R,
1

Q4

Vrr

R,
R,
l--.----<----~ S

R,

QI

QS

R,

ProboS-ID

R,

R,

ProboS-11

5-11. Para el circuito representado: (a) hallar el mnimo nmero de regiones aisladas. y (b) dibujar una
disposicin monoltica.
(Nota : En los problemas 5-12 a 5-22 sealar la letra de la premisa que se considere correcta.)
5-12. El nmero tpico de difusiones empleadas para construir un circuito integrado de silicio con
difusin epitaxial es: (0)6, (b)3. (c )4. (d)5 , (e)2.
5-13. La capa enterrada en un transistor npn fabricado sobre un sustrato tipo p de un circu ito integrado:
(a) Se usa para reducir la capacidad parsita.
(b) est dopada p+,
(e) est localizada en la regin de emisor.
(d) est dopada n+.
5-14. Se emplea en los circuitos integrados el crecimiento epitax ial:

Problemas

865

(a) Porque origi na capacidades par sitas peq ueas.

(h) porque forma unio nes P" en oposicin. aisladoras.

(e) pa ra crecer un cristal de silicio dopado 11 so bre un sustrato de c risral tipop.
(d) para crecer selectivamente un crist al de silicio dopado p de resis tividad dada so bre un sustrato

de distinta resistividad .

SIS.

En los c ircuitos integrados se utiliza el Sial:

(a ) Para cont rolar la localizac in de la difusin y para proteger y a isla r la supe rfic ie de silic io.
(b) porque faci lita la penetracin de los difusores.
(e) para controlar la co ncentracin de los d ifusores.
(d) por su e levada cond uccin trmica.

S.16. Cuando se practica una abe rtura e n e l S iO , y se int rodu ce n imp urezas. stes se difundirn
vert icalment e:
(a ) A mayo r distancia que lateralm ente.
(h) a la misma d istancia que lateralmente.
(e) a men or distancia que lateralmente.
(ti) a do ble distancia que lateralmente.
S.17. El sustrato tipo p en un circuito mon olt ico debe co nectarse:
(a) A cualq uier punt o a tierra en cont inua.
(b) a ningn siti o; se deja flotante,
(e) a la tensin ms positiva de l circuito.
(d) a la ten sin ms negativa del c ircuito .
5-18. La resistenc ia pel icular de un semicond uc tor es :
(a) Un parmet ro cuyo valor importa en una res istencia de pelcu la de lgada.
(h ) una caracterstica cuyo valor de termi na e l rea requerida para un valor dado. de una capacidad
integrada.
(e) una caracterstica importante de una regin de di fusi n. especialmente si se usa para forma r
resistencias d ifundidas.
(d) un e lemento pars ito indeseable.
5 19. En los circ uitos integ rados se requ iere un aislam iento para :
(a) Minimizar la interaccin elctricaentre los com ponente s de l circuito.
(b) simplificar las interconexiones entre dispo siti vos.
(e) pro tege r los co mpone ntes fre nte a daos mecnicos.
(ti) proteger el transistor de posibles e levac iones trmicas.
S-20. La mayor parte de las resistencias de un circuito integrado monolftico se forman:
(a) Durante la metalizacin.
__
(h) durante la d ifusi n de emisor .
(e) mientra s crece la capa epexial.
(d) dura nte la d ifusin de base.
521. En un circuito integrad o monolico:
(a) Cada transistor se difunde en una reg in de aisla miento sepa rada .
(b) pueden construirse resistencias y condensado res de cua lq uier va lor.
(e) se eli mina n todos los problemas de aislamie nto.
(d) lodos los co mpooenres se fabr ican sobre un solo cristal de silicio.
5-22. Repetir e l Prob. 5- 16 suponie ndo que las impurezas se ha n introd uc ido por im plantacin de ione s.
5-23. Citar. pors uo rde n. los paso s necesarios para la fabricacin de un transis rorde acumulaci n NMOS .
Esbozar la seccin transversal de spus de cada paso de o xidacin .
5-24. Repetir e l Probo5-23 para un transistor de de plex in .
5-25. Dibujar la d ispo sicin de los circuitos representados.
o

866

Microelearonica moderna

L--t---~ y

QJ

f---.c
f---. D
Q4

Q'
Prob.5 2 5

lb)

(o)

526. Citar por su orden los pasos necesarios para la fabricacin de l circuito CMOS representado.

Puerta NORbsica.

Inversor 1

Prob.526

Inversor 2

Dobleseparador

CAPTULO 6
6 1.

Convertir los siguientes nmeros decimales a binarios:

(a)

6 2.

(a)

63.
64.
65.

127, (h) 360, (e) 1066.

Repetir el Probo anterior para:

222, (b) 302, (e) 1176.

Converti r los nmeros decimales del Probo 6 1 a nmeros de l sistema de base 8.

Converti r los nmeros decimales del Probo62 a nmeros de l sistema de base 16.
Expresar, para las ondas representadas. A, B YC como nmeros binarios, suponiendo que:
(a) se emplea un sistema de lgica positiva,
(b) se emplea un sistema de lgica negativa.

Problemas

867

f
o

!' -

II I
3

.,

>o

.-l

e-

"

':1
66.

67.
68.

69.
610
611.
612.
6-13.

6-14.
6-15.

6-16.
617.
618.

I,

.,

P robo ,

Supongamos que el interruptor de la Fig. 6-1 est gobernado por una tensin v, estando cerrado si
1'= V( l ) yabierto si v = V(O). Cuando est cerrado. el interruptor tiene RON = son, ycuando est
abiertose puede representar por ROFf =50 kQ. Determinar el campo de valoresde R que garantice
que V(O)SO,2Vy V(I)~4,5V.
Repetir el Proboanterior para VeO ) S 0.3V y VO ) ~ 4,7V.
El circuito de la Fig. 6-1se emplea tal comoest descrito en el Probo6-6. El valor empleado para
R es de 5 kn . Determinar:
(a ) el valor mnimo de ROf'f con el que V(l ) ~ 4.8V.
(b) el valor mximo de RON con el que VeO) S O,2V.
Las ondas del Probo6-5 son las tres entradas a una puerta ORde lgica positiva.
(a) Esbozar la onda de la tensin de salida de la puerta.
(b) Escribir la tabla de la verdad de la puerta.
Repetir el Probo69 para una puerta de lgica negativa.
Las ondas del Probo6-S son las tres entradas a una puerta NANO de lgica positiva:
(a) Escribir la tabla de la verdad de una puerta AND de tres entradas.
(b) Esbozar la onda de tensin de salida con las entradas dadas.
Repetir el Probo6-11 para una puerta ANO de lgica negativa.
Las tres entradas mostradas en el Probo65 alimentan un inversor (puerta NOT). Las salidas del
inversor se emplean como entradas a una puerta ANO de lgica positiva:
(a ) Esbozar las ondas de salida de la puerta ANO
(b) Qu operacin lgica se cumple en las entradas A, B Yel
Repetir el Proboanterior suponiendo que las salidas del inversor son las entradas a una puerta OR.
La onda e del Probo65 se introduce en un inversor. La salida del inversor y A Y B son las tres
entradas de una puerta ANO.
(a) Esbozarla onda de salida de la puerta ANO
(b) Qu operacin lgica se realiza?
Las ondas dadas en el Probo65 se aplican a una puerta NOR de tres entradas. Esbozar la onda de
salida de la puerta.
Repetir el Proboanterior si las ondas se aplican a una puerta NAND.
Construir puertas AN O. OR YNOTempleando slo puertas NAN O de dos entradas.

868

Microetearontca moderna

619.

Mediante el lgebra de Boole, comprobar:

+ B)(,4+C)(B + C) =AB + AC +BC
(h) (A + B)(A + C) = AC + A-(e) (AB+BC+AC)=AB+BC
(a) Empleando slo puertas NOR construi r un circuito lgico que cumplan los dos miembros de la
Ecuacin de Boole del Probo6-19(b).
(b) Repetir el punto anterior usando slo puertas NAND.
(e) Cul de los dos circuitos (a) o (b) emp lea menor nmero de puertas?
Repet ir el Prob. 6~20 para la ecuacin de Boo le del Prob. 6-19(c).
(a) Usando slo puertas NOR constru ir un circuito Exclusivo-ca
(h) Repetir el punto anterior emp leando puertas NAND.
Un semisumador es un circuito lgico de dos entradas y dos sal idas con la siguiente tabla de la
verdad:
(a) (A

6-20.

6-21.
6-22.

6 23.

Entr. I Entr.2
O
O

6~24.

Salida l

Salida 2

Fonnar este circuito empleando:

(a) puertas NANO,
(h) puertas NOR.
El circuito representado es un inversor de lgica positiva que excita N circuitos idnticos en
paralelo. El interruptor gobernado tiene RON = lOOa, Rflf f = 50 kil Y R" = 200 ka. Determi nar el
fan-out (n mero de salidas en abanico). Los niveles lgicos son V(Ol:::;; 0.5V y V( 1) 2:: 3V.

'v
InleITUptor gobernado

Carga; N
etapas
idntic as

'"

paralelo

P rob. 6 24

6-25. En el circuito del problema anterior RON 0.5 ka y ROf f 100 kil. siendo los niveles lgicos
V(O) s O.5Vy V(1) > 2.5V.
(a) Cul es el mnimo valor de R" para que el fan-out sea ID?
(h) Dado el valor de R hallado en (a). qu efecto tiene la disminucin de Ron sobre el fan-out
y los niveles lgicos?
(e) Repetir (h) si R aumenta.
jK

Problemas
6-26 .

869

=\'(

En el interruptor gobernado del circuito re presentado es t ce rrado con 1',

1) Y abierto co n
= (O). C ua ndo est ce rrado. e l interruptor se caracteriza po r N(" . y por R'''f si est abie r to. La
tensin de en trada ha estado en V(I ) d urante un largo ralo . En e l insta nte 1=0.1', p<lsa a " (O).
Deducir una e xpresin para el retardo de propagaci n '~

1',

'1 '0 0

'. ~

InlemJ plor
....m odo

-l
~

P rob .626

6 27.

La ten sin 1', en e l circuito del problema anterio r ha sido de \'(0 ) du ran te un raro largo. En e l instant e
= O pasa a V( 1), Deduc ir una expres in para t",,,.'
6-28. Los valores de lo s parmetros del ci rc uito descrit o en e l Prob. 6-26 son \ ' I)/) 5 V. N lO .tU.
= 50JlF. N(~ = 417il YRl'o = 40 H l. En e l instante I = O. " , pasa de \ '(0) a \/ ( 1) Ye n el instante
f = 0.2 I..IS. vue lve a V(O).
(a ) Dete rmin ar e l retardo de propagac in (promed io).
(IJ) .Cu l e s la corriente instant nea mxima qu e el interruptor es ca paz de sopo rtar"
Ce) .Cul es e l mnimo tiem po de ciclo de es te c ircuito?
6-29. S upo ngamos q ue el interrupto r del Probo6-28 est ce rrado la mitad deltiempo y ab iert o la ot ra
mitad ,
(a) Determinar la potencia media di sipada po r e l circuito d urante un ciclo.
Ch) Calcu lar el produ cto retardo-potencia.
6-30. En el circ uuo de la Pig . 6 2n(h ). lantoQ I co mo Q2 licncn .t 25 ~1l/~ y \ ', 15V. Las relaciones
de aspecto son \VIL = 5 para QI y IVIL = I para Q 2. La te nsin de suminist ro es
= 5 1'.
(ti) Esboza r la caracte nsric a de transfe rencia de la puert a .
(h) Determinar V I N0 Vm /. VU" y Vm y el ma rge n d e ruido .
63 1. E l inversor del Probo6-)0 es t suje to a variac ione s de fabncacin.
Repetir e l Prob. anteri o r d ado q ue /.: va ra e n 20%. Se ala r lo s c am bios de actuac in .
632. Los transisto re s de la F ig . 6 -20(11) so n idnti co s. con \'r = 1.25\'. siendo J..' WIL de 1O()~lA W~ pura
Q I y de 50 W\l\,l para Q2. y la tensin de suminist ro V/m = 5 \'.
(a ) Esbozar la caracrertscn de transfe rencia de tensin.
(h) Calc ular e l margen de m ido .
6 33. Debido u variac iones en la lub ricacin V, vara en O.25 V. Repe tir el Probo 6 -32 co n estas
var iacion es de \',
y sealar b s dife ren cias en e l compo na nuc nro de l c ircuito .
634 . Las tensiones de aliment ac in de 1" Fig. 6 23(0) son: 1',>/, 5 \' Y l',;c; = IlW. Q I YQ 2 so n id nticos
teniendo .tWIL = I mAfyl y V, = 5V. Esb ozar las caructcrisncas del c ircuito y calco!a r el margen
de ruido.
6-35. (a) La relaci n de aspecto de Q 2 en el ci rcuit o de l Probo6 -34 a ume nta en un 10 %. C ul es e l
po rcentaje de variac in del margen de ruido?
(h) Repetir e l puruo anterior en e l supuesto de que vare s lo la re lacin de aspecto de Q I en un
10% .
f

",,1'

870

Microelectronlca moderna

6-36. La polarizacin de puerta VGG del circuito de las Fig. 6-23 vara de 7 a 12V.Trazar las curvas del
margen de ruido en funcin de Voo'
6-37. En el circuito de la Fig. 6-24(a) el transistor de acumulacin tiene kW/L =U,l mA/V2y Vr = 1,5V.
El MOSFET de deflexin tiene kW/L =20J1Af\P Y Vr =- 1,5V. Siendo VDD =5V:
(a) Esbozar la caracterstica de transferencia de tensin .
(b) Calcular el margen de ruido.
6-38. ElcircuitodelaFig. 6-24(a) emplea el Ql descritoenelProb. 6-37. teniendo VDD = 5V. El transistor
de deplexin tienekW/L = 25J1A/V2 Ysu tensin umbral vara entre - 0,5 Y - 2,5V. Trazarlas curvas
del margen de ruido en funcin de Vr de Q2. Tomar incrementos de O,5V.
639 El circuito de la Fig. 6-24(a) emplea el Ql descrito en el Prob. 6~37 y una alimentacin VDD =5V.
El MOSFET de deplexin tiene Vr = - l,5V. y k = 1OJ1A/V2.
(a) Esbozar las caractersticas de transferencia con relaciones de aspecto de Q2 de 1,2,5,5.7.5,
Y 10.
(b) Trazar curvas del margen de ruido en funcin de la relacin entre kW/L de QI y kW/L de Q2.
640. Determinar l pUf del circuito del Ejemplo 6-5.
6-41. Calcular el retardo de propagacin medio del circuito descrito en el Probo 63 7.
6-42. Calcular, para el circuito del Prob. 6~38 con Vr = - 1.0Vel producto retardo-potencia. Supngase
que la salida es alta durante el 50% del tiempo.
643, Calcular el producto retardo-potencia del circuito del Probo6- 30. Supngase que la salida es alta
durante el 25% del tiempo .
6-44. Consideremos que en la puerta NOR de la Fig. 6-28(a) los dos excitadores tienen V(l) =5V. En
efecto. los MSFETs estn en paralelo. Los MOSFETs utilizados quedan descr itos en el Prob.
6-37. y VDD = 5V. Determinar la corriente de drenaje de cada transistor. (Sugerencia: ya que los
excitadores estn en paralelo dibujar una caracterstica compuesta del conjunto y construir la recta
de carga.)
6-45. (a) Consideremos dos inversores NMOS aislados. La entrada de uno de ellos es A. y la del otro
es B. Se conectan entre s las dos salidas. y la salida comn es Y. Cul es la relacin lgica
entre A. B e Y?
(b) Dibujar el circuito y demostrar que la lgica en (a) queda satisfecha. Prescindir de una carga
FET ya que las cargas estn en paralelo.
646. Repetir el Proboanterior empleando puertas NAND de dos entradas en lugar de los inversores.
647. (a) Se conectan en cascada tres inversores teniendo cada uno de ellos la caracterstica de
transferencia de tensin representada. Esbozar la caracterstica de transferencia de la cascada.
(Sugerencia: se necesita tomar varios valores entre 2,45 <v,<2.55V.)
(b) Comparar la pendiente de la caracterstica de transferencia en la regin lineal de la cascada
con la de un inversor solo.
(e) Comparar los margenes de ruido del inversor solo y de la cascada.

".
sf-"

OL-7--~7"--"'
3. S
I.S

Probo .47
6-48.

Dibujar el esquema del circuito de una puerta NAND CMOS de dos entradas.

Problemas

871

Si los inversores del Probo6-45 han sido fabricados con recnologfa CMOS pueden conectarse
entre s las salidas para tener la misma relacinlgica entre A. B e Y? Explquese.
650. Consideremosel circuitode la Fig. 6-30(a) parael que se han descrito los MOSFETsen la Seccin
6-8. La tensin de entrada Vi varia linealmente con el tiempo alcanzando los 5V en 1001Js.
(a) Esbozarla corrienteen el circuitoen funcin del tiempo.
(b) .Cules la potencia media disipadadurantecada intervalo de IOOIJ.S?
651. Tenemosla representacin de laentradaal inversorCMOSde la Fig. 6-30(a) descrito en la Seccin
68.
(a) Determinarla potencia mediadisipada en un ciclo.
(b) AldisminuirT(a umenlarla frecuencia) el resulladode (a) aumenla. disminuyeo se mantiene
igual?
., v
649.

2.4 en

I.

[ g: T

10

2 10

Prob.651

J.

Prob.6-56

652. Dibujar el circuito CMOSque cumpla la operacin lgica aplicada en el Prob. 6-46.
653. Consideremos la puerta de transrnisin de la Fig. 632 con tensiones de control V(O) = - 5V.
V(I ) = 5V. y una senoide con picode 5V. Supngaseque la tensin umbral es Vr = O.
(a) Comprobarque a la salida.con e = V( 1) aparece la senoide completa.
(b) Demostrarque la transmisin queda inhibidasi e =V(O)
(e) Repetir (a) y (b) dado V T = 2,5V. Sealar el campo de las tensionesde entrada con las que Ql
y Q2 conducen.
(d) Supngase una tensin senoidal de entrada de 7 .5V. de pico. Esbozar la tensin de salida si la
tensin gobiernoes V( 1).
(e) Repetir (d) dado que la tensin de gobierno sea V(O) y Vr =2.51 .
6-54. El BJTinversor de la Fig. 6-34(a) estdiseadocon R. = 12kn . Rc = 3kn y Vce = 6V. La corriente
de saturacin inversa es despreciable.
(a) Determinar el valorrnfnimo de PF para saturarjustamente el transistor cuando '', =V( 1) = 6V.
(b) Suponiendoque la salidadel transistores V( 1)duranteel 50%del tiempo.calcular la potencia
mediadisipada.
655. El transistorempleado en la Fig. 634(a) tiene 50:5 PF :5 150. La tensi n de suministroes de 5V,
V(O) = 0,3V. y V( 1) = 4.8V. Un impulso de corrientede salida debe ser de JO mA.
(a) DeterminarRe y R, de fonna que el rransstor quede justamente saturado al PF mnimo.
(b) Suponiendoque el transistorconducedurantee15% del tiempo, determinar la potencia media
disipadapor la puerta. Tmese PF = 150.
(e) La respuestaa (h) essignificativamente distinta si PF = 50?Justificar larespuesta(sin resolver
nuevamente el problema).
656. El inversorrepresentadodebe excitar N puertas idnticas.
(a) Siendo PF = 40 qu valor de v" = V(I) satura justamente el transistor?
(b) Dado Vi = V(O) = 0.3V. calcular N suponiendo que cada una de estas etapas est justamente
saturada.
657. El inversordel Probo 655 debe excitar N puertas idnticas.
(a) Calcular el mnimo valor de PF del transistor si un transistor en conduccin est justamente

872

Microelectrnica moderna

saturado.
(h) Hallar el valor de 1'" = V( 1)
(e) Cul es, aproximadamente, el margen de ruido?
6-58. En el inversor de la Fig. 6-34(a) se emp lea un transistor 2N2222A con Cee = 10V , Re = 5000 Y
RB 50kO. Traza r la caracterstica de transferencia de tensin de la puerta para 0:5 1'; :5 JOV.
659. El circuito representado se emplea a veces como inversor en chips de lgica TIL. Los transistores
empleados son idnticos, con p= 25 Y PR = 0,5. Con V(O) = O,2V y V( 1) =3,5V :
(a) Comprobar que el circuito se comporta como un inversor.
(h) Determinar las corrientes de base y de colector en cada transistor para v = VeO) y l ' = V( 1).
(c) Cul es el Jan-cut del circuito?
'
.,

., v

R,

R,

(4k Ol

( 1.2 knJ

v,

Q'

Pr t>b. 6-59

660. Hallar la caracterstica de transferencia de tensin del circuito de l Probo6-59.

6 61. Entre el colector y la base del circuito del Probo6-56 se conecta un diodo Scbottky. Esbozar la
carac terstica de transferencia de tensin para 0 :5 l ' :5 5V, e indicar a estima el margen de ruido .
6-62. El transistor del circuito representado tiene p = 50. betenni nar 1'" y las corrientes de colector, base
y diodo para 1', = V( 1) = 4V.

., v
Re
(2 kU j

R,
(l 8 km

Prob.6.62

663. Dado V(O)=O,3V. en el circuito del Probo6-62, determinar el fan-out.

664. (a) Comp robar que con el circuito representado Y = ABC

(h) Si PF = 25 cul es el tan-out?

(e) Cul es la potencia media disipada por la puerta suponie ndo Y

tiempo?

= V(l) durante el 50% del

Problemas

873

"V
..n

Hn
..n

Q2

Q'

Ikn
~

Ptob. 6-64

-e-

6-65. (a ) Calcular I3n ....., para la puerta NAND TIL de la Fig . 6-37 para un funcionamiento apropiado.
Supngase que Q2 y Q3 se saturan si todas las entradas son V( 1) Yque I3R = 0.1 para Q l .
(h) Repetir (a ) suponiendo que Q2 se mantiene en la regin activa y Q3 se satura cuando todas
las entradas son V(I ).
666. (a) Esbozar la funcin de transferencia de tensin de la puerta NAND TTL de la Fig. 6-37. Indicar
cuidadosamente elestadode cada transistoren cada una de las partes de la caracterlstica. Tomar
para lodos los transistores 13, = 25 Y13. = 0,2
(b) Determinar el margen de ruido.
(e) Determinar el Jan-out.
6-67. La puerta NAND 1TL representada emplea una etapa en ttem modificada. Supngase que las
entradas proceden de las salidas de puertas idnticas y que 13, = 20 Y P. = 0,5.
(a) Dado A = B = e = V( I), determinar la corriente en cada resistencia. en cada colector y en cada
base. Calcular la tensin respecto a tierra de cada base y de cada colector. Comprobar que Q5
est en la regin activa directa.
(b) Repetir (a ) para el caso en que por lo menos un nivel 16gico sea VeO). Comprobar que Q5 est
en saturacin.
(e') Determinar los niveles lgicos.
(d) Determinar el fen-our.
' SV

I!D e

1.4 kfl

QS
Ql

Q'
A

'.

Q'

"""'"

klm licas

Q'

Ikn

Prob.6-"

,.

1U1

874

Mtcroetectrontca modema

668. (a) En e l circ uito represen tado en la parte (a) de la fig ura. 1'. V( J) 5V durante un ralo largo
En e l instan te I O. 1', V( 1) O,2V. Determin ar e l tie mpo de ..ubida de 1',,_
(h ) Para red ucirel tiempo de subida de (a) se aade en pa rale lo con la res istenc ia de 5kO e l circuitc
sealado con trazo mas db il en la parte (h ) de la figura. Explicar c mo trabaja e l circuito }
por q u es deseabl e reducir e l tiempo de subida.
(e) Por qu la simple sustitucin de la resistencia de 5kO por otra de 0 .5,(:0 es una forma efica z
de reducir e l tiemp o de subida?

-s v

Skn

., v

Ol

Skn

P, o b . 6 6 8

".

01
~

'"'

6-69 .

Q.5 kll

,b,

La salida de la puerta lTL de la Fig. 6-38 queda accid e nta lme nte cortocircuita da a tierra.
Determi nar la corriente de cortocircuito. dado q ue 11, = 20 Yq ue:
(a ) Todas las entradas estn a V( 1).
(h ) Por lo menos una en trada es t a V(OI.
6-70 . Las dos entradas de la puert a TIL estn unidas e ntre s tal co mo queda repre sentado. Los
transistores son id nticos con ~" 0.5.
(a) Determina r J3 f r _ " para tener un func iona miento co rrec to. Sup nga..e que Q2 y Q3 se saturan
con e, = V( 1).
(h) Re petir (a) suponie ndo que Q2 no se satura.

+~

\'

!Ja n

".

01

1.4 kil

P ro b . 6 7 0

6-7 1. (a) Esbozar la ca racte rstica de transferencia de tensi n del circuito del Probo 6-70. S upo nga..e
~, = 25.

Problemas

672.
673.
674.

675.
676.
677.

875

Cul es el tan-out?
Cul es. aproxi madamente, el margen de ruido?
Deducir la caracterfsrica de Iransferencia de tensin de la salida OR de la puerta ECLde la Fig.
6-47.
(h) Calcular el margen de ruido.
Repetir el Proboanterior para la salida NOR .
Deducir los mrgenes de ruido correspondientes a los puntos de pendiente unidad de la corriente
del interruptor. (Sugerencia: Esto se puede dar analticamente empleando la relacin exponencial
de I c'l e In ' )
(a) Para la puerta ECL bsica de la Fig. 647 determinar VeO) y V(I) teniendo en cuenta las
corrientes de base. Tmese ~F = 50.
(h) Cules son los mrgenes de ruido?
Demostrar que cuando Q2 est en conduccin, Lo de la Fig. 6-45(a) es mayor que IC I (con Q I en
conduccin)
Para el circuito representado, Vu = 5V. V" = 1,2V Y v, es la salida de una puerta idntica. Los
niveles lgicos son V(I} = - O,8V. y VeO} = - 1,6V, La corriente mxima en cualquier transistor es
de 6 mA . Supngase que~,; l. con lo que se puedendespreciar las corrientes de base. Detenn inar
los valores de las resistencias RI R2, RII R, YRf
(h)
(e)
(a)

R.

Q'

Q'

"
R,

R,

Pr ob.6-77

CAPTULO?
7-1.

(a )

Indicar cmo llegar aS de la Ec. (7-1)con puertas ANO, OR YNOT.

M

(h) Comprobar que la sumaS. de la Ec. (7 I) para un sumador completo puede ponerseen la fonna

S.= A.$ B.$C . ,

7-2.

(a)

. . .. ,

Hagamos. por conveniencia A =A, B = B. C

Mediante la Ec. (7-4) para C' demostrar que

.=

= e yC

C' .

C' = BC +CA + AB
(h) Calcular D

:!!

(A

+ B + C) C' y demostrar que S. de la Ec. (7- 1) viene dado por

S.= D+ ABC.

876

Microetear ntca moderna

73.

Consi deremos un sistema digital de lgica mayoritaria. Hay tres e ntradas A. B y C. La sa lida Y es
igual a uno si dos o tres e ntradas son l .
(a) Escribir la tabla de la verdad.
(h) A partir de esta tabla obtener la expresin de Boole de Y.
(e) Minimiza r Y y mostrar el diagrama de bloques lgico.
El tiem po e mpleado para sumar dos nmeros en paralelo est limitado por el tiem po nece sa rio
para propagar el arrastre a travs de la informacin . Este tiempo de pro pagacin se puede ev itar
generando una seal de arrastre apropiada. Demostrar que si se suman dos informaciones de 4 bit
(A.I A!.A I.A \I Y B.I.B !, B I , Bn, siendo A.l el bit ms significativo) el arrastre CJ vie ne dado po r

7-4,

C,

:= C . I(AA)(B IAI)(B IA :) (Bl Al ) + (A II + Bo)(BIA. )(M)(BJA ,)

+ (Al +

75.

B d (B 1A : )( B~ l )

+ (A l +

B l)(B~ l )

B .I )

donde C", es el a rrastre de entrada. Obs rvese que la sa lida de arras tre viene dada nicament e en
funcin de variables de entrada y no involucra arra stres intermed ios. (SI/gerencia : Ap licar
~ pet i~vam~n!..e la ~ . ( 7~) cuatro veces (n:= O. 1, 2 y 3). Partir de la Ec. (75) en la forma
C, := Cn ! (BIIAn ) + (A n + BII )
El sistema represent ado se denomina unidad verdade ra co mpleme ntaria. Co mpro bar la tabla de la
verdad.
Entradas
de conuol
L

"

O
I
I

76.

+ (Al +

I
O
I

Salida
y

A
A
I

Prob.7.5

(a) Comprobar que una puerta ca-Exclusiva es una unidad ve rdade ra co mpleme ntaria.
(b ) Una entr ada es A, la otra (de control) es C y la salida es Y. ,Y ser igual a A cuando C = I o

c uando C= O?

77.

B (correspondiente al
semlsumado r de la Fig. 7-4. En lugar del arrastre C introd ucir el aux iliar P.
(b) Com probar que el dgito O se satisface con una puerta o a -Exc usiva. y que P sigue la lgica
8 pero no A...
78. Co nsidere mos un comprobador de 8 bit. Justificar las cone xiones C'=C,. D' = D~ YE' =EL para el
chip que manipu la los bit ms significativos. Sugerencia : Sumar 4 a cada subndice de la Fig.
(7- 13). Extender la Ec. (7 12) para Ey la Ec . (7-13 ) para C. para tener en cuenta los 8 bit.
79,
Considere mos un comparador que tenga como e ntrada do s informaci ones de " bit y como sali das
E. C y D como en la Fig. 7 13. pero los terminales de entrada E', C' y D' no so n accesibles. Qu
lgica adicional se necesitar para comparar dos nme ros de 211 bit e mpleando do s co mparadores
de n bit?
710. Conside remos dos informacio nes de 5 bit, S"A,\A ~ lA" Y S,/J.,B.J .8". sie nuo S" Y S8 los bit de sig no.
mientras que los dems indican la magnitud de la inform acin . S" (o S/I) = O indica q Ut: la
inform acin correspondiente es positiva y S" (o 58) = 1 indica q ue es nega tiva. Dise ar un siste ma
para comparar ambas informaciones, empleando un comparador de 4 bit para comparar las
magnitudes y un com parado r de I bit para los signos.
711. (a) Comprobar la siguiente ident idad de Boole media nte una la bia de la verdad
(a) Construir la labia de la verdad de un semirrestador binario, A me nos

y =CA EllB) Ell C=A Ell (B Ell C

(h) Comproba r que Y = I (O)si un nmero impar (par ) de variables son iguales a l . Este resultado

Problemas

7-1Z.
7 13.
7 14.

7-15.
7-16.
7 17.

7 18.

7-19.

7-20.

7-21.
7-22.
7-23.
7-24.

725.

877

no est limitado a tres entradas sino que es vlido para cualquier nmero de ellas. En la Seco
75 se ha empleado para construir un comprobador de paridad.
Construir la tabla de la verdad para la c e-Excl usiva de la Fig. 7 14 para todas las entra das A. B. C
y D posibles. Incluir A E9 By C E9 D as como la salida Z. Co mprobar que Z = I (O) para parid ad
impar (par).
(a) Dibujar el diagrama de un circuito lgico para un comprobador generador de paridad de 8 bit.
(h) Comprobar que la salida es O ( 1) para paridad impar (par).
la ) Indicar un comprobador de paridad de 8 bit como un bloque con 8 bit de entrada (designados
colec tivamen te Al)' una salida P I y una entrada de control P' r Co nsideremos una segu nda
unidad de 8 bit con entradas A.. salida P, y control p '" Mostrar c mo conecta r en casca da
ambos bloques para comprobar ia paridad Impar de una In formaci n de 16 bit, Com probarque
el sistema funciona correctamente si P' 1 = l. To matenconsderacl n las cuatro combinaciones
pos ibles de paridad de Al y A!.
(h) Mostrar cmo conectar en cascada tres unidade s para obtener la paridad de una infonn ac in
de 24 bit. Co n paridad impar p'. ser igual a cero O a uno?
co Indicar cmo conectar varias unidades en cascada para ob tene r la paridad de una infonnacin
de 10 bit.
Ca ) Dibujar un decodificador de 4 a 10 lneas.
(h ) Mostrar c mo convertirlo en decodificador de 3 a 8 lneas.
Ca) Dibujar el diagrama de bloques de un demu tuple x con 32 salidas. empleando NI = 8 Y N1 = 4.
Explicar el funcionamiento referido a la lnea 25.
( a) Dibujar el diagrama de bloques de un dem ultplex con 1.024 salidas, Obsrvese que
1.024 = 16 x 8 x 8, por lo que se requieren dos nivele s de ramificac in.
(h) Cuntos enca psulados equ ivalentes se emplean?
(el Si se subdivide 1.024 en el producto 16 x 16 x a, indquese el nuevo s istema y fjese el nmero
de encapsu lados requer idos.
(a) ,Cuntas entradas de puertas NAND debe tener un demu ltp lex de I a 16?
( h) Cunlas entradas de puertas tiene un dernuluplex ramificado de I a 16 fonnado slo a base
de demultiplexes de I a 4?
(a ) Dibujar el diagrama lgico de un muhplex de 6 a I lnea s.
lh) Cmo debe ampliarse el sistema anterior para convert irlo en un multplex de 8 a I lneas?
Disear un s i~l ema para convertirdos chips selectores de I entre 16datos, en un selector de J entre
32. Explquese e l funcionamiento del sistema. CS"Xt'I"("I/C"ia: La entrada de habil itacin S. al chip
de orden superiores el co mplenento de S I al de orde n inferior. Asim ismo las salidas y. e Yl de los
dos chips son las entradas a una puerta OR cuya salida Yes la salida de l sistema.
(a l Dibujar el diagrama de bloques de un selector de 32 a I lnea como el de la Fig. 7-21. pero
con N! = 4 YNI =H. Explquese el funcionamiento res pecto a la entrada Xw
(hl ,Cuntus encaps ulados equivalentes se necesitan'!
Repetir el problema 72 1 para un multplex de 64 a I empleando chips idnticos,
Ca ) Dibujar el diagrama de bloques de un multple x con 2.04H en tradas . observando e l hecho de
que 2.ll4X= 16 x 16 x H.
Ch ) Cuntos chips se nece sitan?
(a ) Determinar la Ec. (1-1) para la suma S. de un sumado r completo em pleando un multiple x.
Hallar l a.~ X en funcin de C, C. O y l . NO/a : Para simplificar. prescindir de los subnd ices de
A.B y C yhacerY =: S.
(b) Determinar la Ec. 17-2) para el arrastre C. emp leando un mu ltplex . Nota: hacer C.. . : e y
C. " Y.
(r} ,Puede emplearse el mismo multplex para S. y para C.? Explquese.
Emplear un multfplex para establecer la s iguiente ecuacin lgica combinaciona l

878

Microelectrnica moderna

Cuntas entradas de datos se necesitan? Hllense los valores de las entradas de datos X.
726. Cons ideremos un sistema digital con cuatro entradas A, B. e y D. La salida va le 1 si tres o cuatro
entradas valen 1.
(a) Escr ibir la expresin de Boole para Y.
(h) Emplese un multplex selector para satisfacer esta lgica. C ules son los valores de las
entradas de dato s X?
7 27. Dise ar un codificador que satisfaga la siguiente tabla de la verdad, empleando una matriz de
diodos.
Entradas

W'

W,

w,

Salidas

W"

r,

y,

y,

y"

O
I

728. (a) Disear, empleando transistores de emisores mltiples. un cod ificadorque satisfaga la siguiente labia de la verdad .
(h) Cuntos transistores se necesitan. y con cuantos emisores cada uno?
Entradas
W,

W,

Salidas

W.

y.

y,

y,

y,

y.

,v
1

o-i-+-+-+----jf-+-+-+-+_l

A ~H-+-+-+-J-+- +-+_l

B~H-+-+-+-J-+-+-+_l

.o-i-+-+-+ ----j~+-+-+-+_l

o-I+ + -+-+-+-+-+----j-l

1'~=ttt=tjj

Prob. 7-29

Problemas

879

729. La figura representa en diagrama de bloques una matriz decodificado ra de tres entradas (A . B Ye)
y ocho salidas (Yo a Y7) . El bit Y, debe ser I (5 V) si el cdigo de entrada es 101. correspondiente
al decimal 5.
(o) Indicar cmo se deben conectar los diodos a la Ifnea 5.
(b) Reptase para Y2 y] e y.
730. Comprobar que para el codificador de prioridad de la Tabla 7-3 se cumple:
(a) Y, " W, + W, _
(b) Y~ " (W,": W.)(W 1 +

W, +Ws + W. ).

73 1. Comprobar que en un codificador de prioridad de 10 lneas decima les a 4 lneas BCD se cumple:

Yo = W9 + W. (W7 + W,Ws +W,W.WJ + W,W.WlW 1)

732. (a) Escribir la tabla de la verdad de un codificador de prioridad de 8 lfneas de datos a 3 lneas
binarias. indicando con Xel estado indiferente.
(h) Hallar la expresin para Yo'
733. Repetir el problema 7-32 para YI
734. (a) Llevar a cabo la conversin de cdigo indicada ms abajo. utilizando una memoria de solo
lectura (ROM). Indicar todas las conexiones entre las entradas X y las salidas Y. Emplense
los smbolos normalizados de inversores. puertas ANO y puertas ORo

Entradas

X,

X.

O
O
I
I

Salidas

Y,

Y,

O
O

Y,

y.

I
I
I

O
I

I
I
I

(b) Dibujar las puertas OR como transistores de emisores mltiples.

735. (a) Dibujar el diagrama de bloques de un ROM de 1.024 x 4 bit. utilizando direccionado
bidimensional.
(h) Cuntas puertas NANO se necesitan?
(e) Cuntos transistores deben emplearse en la matriz de la memoria y cuntos emisores debe
tener cada uno de ellos?
736. Consideremos un ROM de 1.024 x 8 bit utilizando direccionamiento bidimensional con selectores
de8al.
(a) Cuntos bit se necesitan para el direccionamiento del ROM?
(b) Cuntos bit se precisan para el direccionado de X?
(e) Cunlas puertas NANO se requieren?
(d) Especifquese el nmero de transistores en la matriz y el nmero de emisores en cada uno de
ellos.
737. (a) Escribir las expresiones para Yo e Y2 en el convertidor de cdigo binario a Gray.
(b) Indicar cmo establecer con diodos la relacin para Yo,
738. (a) Dar la relacin entre los bit de salida y de entrada para YJ e Yl en el convertidor de cdigo Gray
a binario.
(h) Indicar c mo cumplimentar con transistores la ecuacin para YJ
739. (a) Escribir en forma cannica la suma de productos para Ys de la Tabla 7-5. para el cdigo del
indicador de siete segmentos.

880

Mtcroetectrontco moderna

(h ) Comprobar que esta expresin puede reducirse a Ys DCA + B A + B A.

74 0. Minimizar el nmero de t rminos de la Ec. (7 33 ) para obte ner la Ec. (7 -34).
74 1. Consideremos un ROM de 4 kb de salida. Si el codificador es cuadrado cuntos bit se necesitan

para: (a) direccionar X. (h ) direccionar Y"! Esbozar el d iagrama de bloques del sistema.
742. Consideremos un ROMde 8 khc on 8 bit de salida. Si la matriz de memoria tiene 128 filas. cuntos

bit se necesitan para: (o ) direccionar X . ( b) direccionar Y"!

(e) Repetir (a) y (h ) suponiendo que en el codificador hay 64 filas.
(ti) Cuntas infonn aciones tiene este ROM y cu ntos bit se neces itan para decod ificar estas

743.
7-44.
7-45.

infonnacio nes1 Buscar la respuesta para la suma de bits de los direccionados X e Y de cada
una de las dos ROM consideradas en este problema.
Se dispone de dos ROMs de 16 t h (2048x8). Mostrar cmo conectar los para tener: (a) un ROM
de 32 kh (2048x I6). y (h) un ROM de 32 kh (4096x8)
Indicar en forma de diagrama de bloques cmo m ont ar 32 ROM de 16 kb (2048x8) para tener un
ROM equivalente con 16 lneas de direccionado y 8 lneas de salida.
Hay que convertir un ROM de 32x8 en otro de 64x4 . Las ocho salidas son OO" .01 Y los
direcciouados ; ...A ~. Aadamos un direccionado ms X = As para controlar las puertas ANDOH de
forma que con X = 1 se emplean las cuatro salidas O".. .0 , Y cuando X = se emplean las otras
cuatro O~ ... 0)" Mostrar este sistema ROM de 64x4 .
(h) Indicar cmo convertir dos chips ROM 32x8 en un ROM 12&x4 .
(a) Mostrareldiagrama de bloques de un sistema para convert ir un ROM de 64x & en uno de 5 12x I
empleando un mullplex selector.
(h) Repetir (a ) para convertir de 64x8 a 256x2.

7-46.

CAPTULO S
81 .
82.

83.

(a)

Comprobar que no es posible que las dos salidas de la Fig. 8 1 estn en el mismo estado.

= =

(h ) Comprobar que no es posible que en la Fig. 8- 1(h). B , B! O.

Consideremos el interr uptor de la Fig. 8-2. En el instante ,. ? ',. se pulsa la llave de forma que el
contacto pasa de 1 a 2 alcanzando ste en el instante, ' . rebo tando seguidamente tres veces. Indicar
las formas de onda de B!. 8, Y Q razonando la respuesta.

(al Comprobar que la topologa AOI representada da la misma lgica que el biestable de fijacin
de la Fig. 8-3.
(h) Transformar el diagrama de bloques de fonna que resulte equivalente al de la Fig. 8-3.

N5 ' ~T-Q

....'4

P,

Problemas
84.
8-5.

8-6.

87
88.

Las puertas NDR de la Fig. 84 se han fabricado con tecnologa NMOS. Los excitadores tienen
kW/L= 400.J.1AJ1!2 y Vr= IV. Lacargade deflexin tiene kW/L = lOO~. Haciendo V00 = 5 V,
determinar los nivelesde salidadel circuito biestable.
Las puertasNAND de la Fig. 8-) se han fabricadocon tecnologaTI1..con Vce = - 5 V. Las puertas
1TL tienen V(l) =2,7 V, V(O) =0,3 Vy NMH =NML =0.2 V. Suponiendo que la puertaTIl.. NAND
tenga una caracterstica de transferencia de tensin como la dada en la Fig. 8-5(a) determinar los
niveles de salida del biestable y la seal de disparo mnima necesaria para cambiarde estado.
LaspuertasNOR de la Fig. 84 estnconstruidascon tecnologaCMOS. Eldispositivo NMOStiene
kW/L =200 J.1AtV y Vr =2V, yel dispositivo PMOS tienekW/L =200 J.lAJV2,y Vr = 2V. Siendo
Voo = 5V, detenninar, (a) los niveles de salida del biestable y (h) la seal de entrada mnima
necesariapara provocarque la salidacambie de estado.
Mostrarcmo se puedeconstruirel biestablede la Fig. 8-3 empleando la configuracin AOI.
La tabla indicada es la de excitacin de un FLIP-FLOP J- K. Una X en la tabla debe interpretarse
como que no importaque esa entradasea I O, condicindenominada indiferente. La segunda
lnea indicaque paraque la salidacambiede Oal, laentradaJ deber ser 1 mientrasque no importa
que K sea 1 O. Comprobaresta tabla de excitacin con referencia a la tabla de la verdad de la
Fig. 8-1 1.
J.
K.
Q.
Q"+I
O
O
I
I

89.

881

O
I
O
I

X
X

X
X

Comprobarque la labia de la verdad de un FLIPFLOpJK se cumplimenta con la ecuacin

Q~.I=).Q.+K.Q".
8-10. (a) Demostrarqueel FLIP-A.Qp)-K de laFig. 7-7 quedar dispuestocorrectamente (Pr=O, Cr = 1)

slosiK+Ck= 1.

(h) DemostrarquedichoFLlpFLOP borrar correctamente(PI' = 1,C,. O) nicameniesi] + Ck

(e) Demostrarque C,. = PI' = Ck = Oconducen a un estado indeterminado.
(d) Mostrarque PI' = 1"YCr = I habilitan el FLIPFLDP.

=l .

8-11. (a) Comprobarque no hay dificultad respecro a las condiciones de auto-oscilacin en el circuito
)-K de la Fig. 812 paracualquiercombinacinde losdatos de entrada,excepto para) K l.
(h) Explicarporqu no existencondicionesde auto-oscilacin ni aun con J = K = 1, siempre que

= =

t si ct:
812. (a) Supngaseque en el FLIP-FLOP J-K ordenador-seguidor de la Fig. 813, Q = o. Q= l. Ck =1.
J = OYK arbitrario. Culser QM?
(h) Si) pasa a l. cul ser Q.,?
(C") Si) vuelve a O. cul ser QM? Obsrvese que Q", no retorna a su valor primitivo y por tanto
ni J ni K deben variarduranteel impulso.
813. Las ondasJ. K y Ck de la figura se aplican a un FLIP-FLOpJK. Dibujar las ondas de salida de Q y
f "/:

'---j

I,,

, -----J

PTGb. B-lJ

882

Microetectrontca mode rna

Q alineadas respecto a los impulsos del reloj. Nora : Supngase que cuando se aplica el primer
impulso del reloj Q = O Yque Pr :::: Cr = l.
_
814 . (o) Comprobar que un FLlpFLOP SoR se convierte en tipo T si S se conec ta aj? y R a Q.
(h) Co mprobar que un FLlpFLOP tipo D se convierte en tipo T si D se une a Q.
8- 15. Mostrar crno construir un FLlp FLOP A-S eon la tabla de la verdad expues ta a continuacin, a part ir
de un FLlpFLOP J-K y cualquier otra lgica adicional que se requiera.

A.

B.

Q,,+r

O
O

Q.

O
I

I
I

Q.
1
O

8-16. La figura representa un registrador de prioridad de 4 bit formad o por biestables tipo D.
(a) Hagamos P,, :::: O, D" = D I :::: DI :::: O y D l = I Ytoda s las dem s salidas son O.
(h) Hagamos PIJ =O ,D,, =D I = Oy D :::: 0.\:::: 1. Comp robar qu e s lo Y2:::: 1.
(c) Generalizar los resultado s anteriores demostrando que el Do de menor orden de entre [os que
estn en estado alto ( 1) se transf iere para hacer alta la correspo ndie nte y".
(d) Poner en cascada dos de estos chips de 4 bit. Hagamos PI' :::: O para el chip de orden inferior.
En el chip de orden superior unir PI' al complemento de la salida PI del de orden inferior.
Demostrar que este sistema en casca da funciona como un registrad or de prioridad de 8 bit.
D,

D,

D,

D.

Prob.81 6

817. Comprobar, para el registrador bidireccional de desplazamiento de la Fig . 817, la modalidad de

operacin representada en la Tabla 74 en su (a) segunda lnea, (h) tercera lnea y (e) cuarta lnea.
8-18. Aumentemos el registrador de desplazamiento de la Fig. 8- 16 con pun a puerta NOR de cuatro
entrad as cuya salida se conecta al term inal de entrada en serie . Las ent radas de la puerta NOR son
Q~ . Q\.
YQI'
(a) Co mprobar que independientemente del estado inicial de cad a FLlPFLOP, al ap licarle la
alimentacin. el registrador funciona r como un contador de ani llo despus de P impulsos de
reloj, siendo P ::; 4,

e,

Problemas

883

=O. Q.l =1, Q! = l. QI =O. Qo = l. esbozar la forma de onda de Qodurante

los 16 primeros impulsos.
Repetirel apartado b si Q. = l. Q.l = l. Ql =O. QI = 1 YQo= O.
Dibujarlas formas de ondade un contadorde anillode Johnson. es decir. dibujar las ondas de
Q.,
Q!, QI y Qoen, por ejemplo, 12impulsos. Supngase que inicialmenteQo' QI' Ql' Q .l
y Q. valentodos O.
Escribirla tabla de la verdad despusde cada impulso.
De la observacinde la tablademostrarque se pueden emplear.E.uenas AND de dos entradas
paradecodificar. Por ejemplo. el impulso l se decodifica por Q.Q .l. Por qu?
Supngase que en el contador de anillo modificadode la figura se tiene inicialmente Qo = 0,
QI = OYQl = l. Hgaseuna tablade lecturas de Qo' Qr- Ql' J 2 YKl despus de cada impulso
del reloj. Cuntos impulsosse necesitan antes de que el sistema empiece a funcionar como
contador divisor por N? Ques N?
Repetir (a) si inicialmente Qo = O, QI = I YQl = O.

(b) Si inicialmente Q.

(e)

819. (a)
(b)
(e)

820. (a)

(h)

e,

L
-

J.

Q.1-- J,

Q, 1- J.

C.

e.

e.

K.

K,

K,

Q.

R. oj

Prob. 8-20

821. Se desea un contadorasncrono de 25:l .

(a) Cuntos FUP-FLOPS se precisan?
(b) Si se dispone de chips con FLIPFLOPS de 4 bit. cuntos chips se necesitan? Cmo debern
interconectarse?
(e) Indicarlas conexiones de realimentacin a los terminales de borrado.
822. (a) Trazarel diagramade bloques de un contadorasncronodivisor por 20. Inclyaseun biestable
en la entrada de borrado.
(b) Cules son las entradas a la puerta NAND de realimentacin. para un contador asncrono de
125:11
823. Consideremos el funcionamiento del biestablede la Fig. 8-21 . Hacer una tabla de los valores de
Ck, QI' Ql' PI' Ck y PI = Cr en las siguientes condiciones:
(a) Inmediatamentedespusdel dcimo impulso.
(b) Despus del dcimo impulso suponiendoque QI se reponga antes que Ql'
(e) Durante el undcimo impulso.
(d) Despus del undcimo impulso.
Esta tabla deber demostrar que:
(a) El dcimo impulso prepara el biestable para borrar el contador.
(b) El biestable permanece fijo hastaque se hayan borrado lodos los FLlPFLOP.
(e) El flanco positivodel undcimo impulsoreponeel biestablede forma que C,. = l .
(d) El naneo negativo del undcimo impulso inicia un nuevo ciclo de cuenta.
824. Dibujaren forma de diagramade bloques un sistemacontador que se pueda emplear para generar
sealesdesde 0.1 s, a l h. con incrementos de 0. 1s.
Se disponede una seal de reloj de 1,8 MHz.
825. (a) Indicar en forma de diagrama de bloques un contador asfncrono divisor por 11. Sealar las

conex iones a J. K Y Ck de cada FLlpfLOP as co mo las e ntradas a la pue rta de realime ntac in
a las e ntradas de bo rrado (puede o mitirse el biestable ). Las ent radas de habilitac i n se
mantienen al nive l l .
(b) Existe un segundo proced im iento pa ra ob tener un contador as ncrono 11 : l . Las e ntrada s de
borra do M: ma ntiene n al nivel I y la puerta dc rea limentac in exci ta las entradas de ha bilitacin .
Dibujar el diagrama de bloques de un contador asncrono programable de este tipo se alando
cuidadosamente las conexione s.
826. (a) Para e l diagra ma lgico de l con tador de d cadas de la Figura establecer la tab la de Q". Q,. Q ~
y Q l des pus de cada impulso (partiendo de <XXX . S i no se se a la ni ng una conex in a la s
c nrradas J o K se sobreentien de qu e tal termi na l es t alto ( 1). Comproba r qu e es te siste ma es
un contado r de 10: l .
(b) Cmo puede emp lea rse e ste sistem a a mane ra de contador 5: I?

v,

U:-

J.

Entrada

r;:1
U.

del reloj o-- CA

J,
Ck

A,

U,

FFIQ, f--

V.
J,

~ CA

/i,

F~;~a-c:.; F~~vj
Q,

r-r- /i ,

U,

.
I

I
i

Prob. 8 -26

827. Modi ficar e l di agrama lgico de l prob lema 8-26 de la siguiente fo rma: S uprim ir e l reloj de la
e ntrada a FFO y aplicar a esta en trada la sa lida Q. Su primir O"de l le rnl ina l o. de FF I y ap lica r
a este rcrm inalla enrrada del reloj. novariando mngunaorra co ne xi n. Esc ribirla labia de la verd ad
para Q". Q,. Q ~ y Q. (pa rtiendo de 00(0) de spus de cada impu lso. Comprobar que e ste sistema e s
un co ntado r 10: l . Este co ntador da en Q" una o nda cuadrada s imtrica. La labia de la ve rdad debe
confirmar que es to es c ierto.
8.28. (ti) Para e l d iagrama de bloque s de la figu ra escribi r la labia tIC' la ve rda d para QII' O,. Q: y Q,
despu s de cada impu lso (empezando co n 0lXX). Dcr nosr rar qu e ..e- trata de un contador 12: l .
(h) .C mo puede e mplearse este sistem a como contador 6: l'?

,
Entrada
del reloj

o-f1

v,
Q.

J.

c
K.

Q.

r-' J ,
CA
K1 - 1

V,

Q,

o,

J,
r - Ck
}' l . I

Q,

-i

Q
'l

Q,

J'

Q.

ce
/i

Q,

Prob. 8 28

829 .

(ti )

El c ircuito de la figura es un contado r asrncrono Iro.t:m lllll bll'. Inic ialmente C{ = OYse borra
el contador poniendo momennncamer ue Cr = n. Se so breent iende qu e a co ntinuac in
J = K = Cr= I y q ueeJ bies table de la Fig. X21 eSl shuado eru re P , y P ~_ S i r r, PI', = 0 Y
PI'. =Pr o= I Ysi se aplica un imp ulso procede nte tic una flll'IIfl' eaeror (no representada) a
la en trada de habilitaci n ,e n qu estado q uedar situado cada FLl P-FLOP? S i aho ra se ap lica a
la entrada de l contador un tren de im pulsos del reloj. .cu l ser la cue nta N? Ex plq uese
cuidadosamente e l funcionamiento.

Problemas

885

(b) Por qu se necesila el biestable'?

(e) Genera lizar el resultado del apartado (al de la siguiente fonna : el contado r tiene 11 etapas y
debe dividir por N siendo 2~ > N > ']:'-1. Cmo deben programarse las entrada s de puesta en I

(habi litacin )'?

Habilitacin

I
a,

Impulsos

FFJ

del reloj

S-30. Dibujar el diagrama lgico de un contador sncrono reversible de 5 bit con arrastre en se rie.
8-31. Comprobar que el sistema de la figu ra es un contador sncrono 3: l. Part ir de Q" = 0 1 = OYsealar
el estado de Q" y de QI despus de cada impulso.

a,
C:
,..~0
Ko
J,

Reloj
~
I

J,

- Ck

"

a,

r--o

a,
Prob.8-3t

832. Escribir la tabla de la verdad de Q" QI y O._ despus de cada impu lso. para el diagrama lgico del
contado r sncrono de la figura y comprobar que se trata de un contador 5: l.
Q,

~,
Ck
'- ,
Prob. 8.32 Impulsos

Q- '

FFO

r-'

-,

Ck

FF l

Q,

af--

C'

"

FF2

833. Considrese un contador sncrono de dos etapas (ambas etapas recibe n los impu lsos en la entrada
Ck). En cada contador K = 1. Si J" =0 1 YJ I = O". dibjese el circuito. A partir de la tabla de la
verdad de O" y 0 1 despus de cada impulso. demustrese qu e se trata de un co ntador 3: l.
834. Dibujar las formas de onda de un divisor 6: I de la Fig. 8 19 Y deducir las conexiones para un
contador sncrono. Dibujar el diagrama de bloques lgico.
835. Resolver el problema 8 34 para un divisor 5: l .
836. Supongamos que se tiene un circuito oscilador de cristal que sumini stra una serie de impu lsos de
reloj a la frecuencia de 131 kHz. Construir un sistema cuya salida sea un diod o emisor de luz que

886

Microelectrnica moderna
parpadee aproximadamente una vez cada segu ndo. e mpleando como entrada los impul sos del
cristal. Cunlos segu ndos pierde el sistema a lo largo de una hora ? (Sugerencia: 2 " = 131.072.)

CAPTULO 9
9-1 .

92.

9-3.

94.

(a ) Modificar el inversor MOS dinmic o de la Fig . 9- 1 ai'iadi endootro FET. Q4. en serie con QI.

Designar la entrada a Q4 (y a QI ) por V. (o VI)' Co mprobacque este circui to cump le la funcin

de una puerta NANDdinm ica. Los niveles de e ntrada de VI y V. son O y 10 V.
(b) Demostrar que este circuito disipa meno s potencia que la correspondiente puerta NAND esllica
de la Fig. 6-29a.
Mod ificar el circ uito de la Fig. 9 1 aadienmdo a iro FET. Q4. en paralelo con QI. Rep tase el
prob lema 9- 1 (sustituyendo la voz NAND por NDR y la Fig. 6-29a po r la Fig. 6-28a).
(a) Co nsideremos la etapa de registrador de desplazemenrc de la Fig. 9 2 pero con ca rga no
tempo rizada, es deci r, que las puertas de Q2 y Q5 se unen a V"lo en lugar de ser excitada s por
las onda s de reloj. Explquese el funcionamiento de es te circuito.
(b) Demostrar que en esta clula hay mayor disip acin de pote ncia que en la versin de carga
tenporiza da de la Fig. 92 .
(a ) La figura representa una etapa de regist rador de desplazam ien to dinm ico NMOS . Las do s
ondas 0 1 y O2 pueden verse e n la Figura 9-2b. Explque se cui dadosa me nte el funcion amie nto
de este circuito. Supngase el Cl'
(b) Son los inversores de relacin o no? Explquese.

.,

y~

"

y~

y.

e,
Prvb.9-4

95 .

Comprobar la Ec . (9- 1). (Sugerencia. Cuando la puerta de transmi si n Q3 cierra, la misma carga
que aligera el debe aadirse a C J . )

Proh. 9-6

Problemas
96.

97 .

887

Co ns ide remos e l inversor NMOS de do s fases de la figura. qu e e mplea las ondas mostradas
e n la Fig . 9-5h. Expticar el funcionarnento del circuito conside rando pnme ramenre e l inter valo
',,1.. luego e l / ,-I,.elc.
(h) j. E..~ ste un inverso r de relaci n o no? Exp lquese .
(e) Esbo zar una e tapa de registrador de desplazamiento empleando dos inversores co mo los
anteriorme nte ci tado s y dos puerta s bidireccionales. (SIl,~r,.rlldCl. Inte rc ambia r 0 1 y 0 ~ en el
segundo inversor y tomar la salida durante 0 ,.)
(el) Expl ica r el funcionamiento de esta c lula de reg istrador de de splazamiento .
Consider emos la c lula de registrador de desp lazamie nto di n mico NMOS d e cuatro fa ses
repre sentada en la fig ura . Obsrvese que los cuatro impulsos de re loj no se supe rpo ne n. de forma
q ue si una fase e st alta . las ot ras es tarn bajas, Explicar e l fun cionamiento y com probar que V"
es igual a l va lor que IU VO \ ', un perodo antes.
(a)

'00

o.

.'

1',, /1

Probo. 1

9 8.

El circuito de la figura se conoce a vece s como puerta NO R N MOS a c ontra fase (push-pull) y se
empl ea para mejorar e l product o retard o-potencia respecto a las pue rtas N MOS convencionales.
(o) Comprobar qu e se cumple una lgica NO R
(h ) Comparar las tensio nes \f(i~ ,' y 1' (; \.1 co n \ '(i.~ del transistor de carga e n una puerta N O R NMOS
normal durante una transicin de la e ntrada de 1/(0) a 1/(Il .
(e) Cmo afectan e sto s nive le s a la carga y de scarg a de
d uran te una Iransicin?

e,.

Prob.9-8

99.

(o) En el ci rcuit o rep rese ntado. c u l e s la relacin lgica entre V_y VOl?
(b ) Qu cambio de l nivel de entrada se nece sita para pro voc ar una transicin de V(O) a 1/( I)?

888

Mic:roelecl r"iea moderna

(e) Repetir (b ) de V{ 1) a V(O) .
(d ) Pueden usarse los resultados d: (b ) y (c) para mejora r el producto retardo- potencia?

Prllb.9.9

9-10.

9-11.

9-12.

913.
914.
9 15.

916 .

917.
918 .

Un RAM de 1014 bit consta de 128 informaciones de 8 bit cada una. Si se emplea seleccin lineal
mostrar el dtag rama cie bloques de la organizacin del sistema . (Nota : Emplear un rectngu lo para
representar la clula de lectura-escritura de I bit de la Fig. 9-8 con tres terminales: X para la entrada
de direccionado, W para la de escritura y R para la salida de lectu ra).
(o) Si se emplea seleccin lineal Cuntas puertas NA NO y de cuntas entradas cada una hay en el
decodificador (o decodificadores) de un RAM 4096x l?
(b) Repetir (a) suponiendo que se emplea un direccio nado bidimens ional para tener una disposicin de memoria cuadrada.
(e) Repetir (a) suponiendo que se emplea un direcc ionado bidimen sional para disponer una
memoria de 256x16.
En la Fig. 9 19 el ch ip (O) contiene las informaciones Oa 1023, el chip (1) las 1024 a 2047, Yas
sucesivamente. Qu informacin es decodificada por AI I ... A" a:
(a) 011 100101011,
(b) 11 1000010 1I0?
(e) Qu direccionado se debe aplicar para tener la informacin 2600?
Dibujar el diagrama de bloques de un sistema RAM de 4096x 16 co nstruido a base de RAMs de
1024xl
Dibujar el diagrama de bloques de un sistema de lectura-escritura de 128x 4 bit formado a abase
de RAMs de 16 kbxlbit.
Consideremos la estructura CCD de la Fig. 9-23(a) accio nada por las ondas de la Fig. 9-27. Todos
los electrodos de numeracin impar estn unidos a 0 1' y todos los pares estn exc itados. por O2:
Dibujar los perfiles de tensin como en la Fig. 9-23 Y demostrar que este sistema 1. 0 resulta
satisfactorio porque queda indeterminado el sentido de transferencia de la carga.
Cons idere mos un CCD dedos fases. la longitud efectiva de cada electrodo es de 8 um . y su ancho
tambin de g um. Asimismo la separacin entre filas de electrodos es de Bpm.
(a) Calcular, en mm-la superficie ocupada por una clula de memori a.
(b) La Mnemonics Inc.s ha construido una memoria de 64 kb (65536 bit) empleando la clula
descrita en (a) . El tamao del chip es de 5,54x5,97 mm . Qu fracc in del rea del chip est
ocupada por los circuitos auxiliares (entrada, salida, reloj. etc.)?
Mostrar la organizacin del RAM del Probo9- 10 dada la clula em pleada como se ve en la Fig.
9-20.
Cons ideremos la esrructura Cc'D dedos fases de laFig. 9-26(0 ) exc itada por los impulsos positivos
del reloj. Supongamos que V V Y V I VI2. Dibujar los perfil es de energa potencial bajo los
cuatro primeros electrodos en los instantes de tiempo 11 ... t, indicado s. Empezar con carg a bajo El

Problemas

9- 19.

9.20.

889

en e l instante / 1I Y de mos trar qu e se desplaza a E2 e n e l fila mento 1 ' s . Empl ea r papel

cuad ricula do .
Co nsideremo s la estructura CCO de dos fases de la Fig. 9-26(0) exc itad a po r los impulsos ne gativo s
del re loj representados . Tme se V1 = V y VI = O. D ibuj ar los pe rfi les de e nerg a potencial bajo los
cua tro primeros e lectrodos en los instantes' .../s indicados. Empezar con un bit almacenado debajo
de El e n e l momento/ I y demostrar que la informaci n se transfiere a l deps ito debajo de El en el
instante' = 1,. Emplear pape l cuad riculado .
(a ) Consideremos una estructura CCD de una fase . Los el ectrodos im pares est n po lari zados a
una tensi n constante vn . Los e lec trod os pare s se exc itan por los im pulsos positiv os de la
onda 0 1 de la Fig. 9-27 co n V I OY V2 V. D ibujar los perfi les de energ a po tenci al bajo los
cuatro primeros e lectrodos en los tiem pos ' 2,/) Y'~ ' Pa rtir con e lec trones a lmacenados bajo
E. en e l insta nte y de mo stra r que la carga queda reten ida e n el depsito debaj o El e n 1 = I~ .
Empl ea r papel cuadricu lado.
(h ) Dibuj ar los perfi les de e nerga pot encial en e l momcnr o v, (donde 0 2= 0,25 lI}en f , o I~ (don de
0 1 = O) Y en / 1 (donde 0 2 = 0.5 V). Demostrar que la in fo rmacin bajo E l se ha transferido a
El en un period o del reloj.
C ons ide remos tres var iables lg icasA . 11 y Cen los cole ctores de tre s inve rso res de l gica integrada
inyectada (2I. ). Conectar entre s estas tres salidas. Demostrar co n argumentos fs icos q ue e n el
nudo com n la variab le lgica es Y ABe. En ot ras pa labras. j ustificar el fun cion aml cnro
AI\iO-Conec lado e n la lgica inye ctada .
Dadas las cu atro variables externas A. B. C Y D . d ibuja r un diagrama de conexiones (1. para la
salida AOI , Y=A B+ CD.
Las tres entradas a un decod ificador son A. R. Y C. Dibuj a r un diag ram a de cone xiones ( l. para
tener las och o sa lidas.
Consideremos un m ultfplex de 2 a 1 lnea s. sin e ntradas de habili taci n . D ibujar u n dia grama de
para este selec to r de datos.
co nex iones
El arras tre e n un sumador com pleto es de la fonna :
C' AB + BC + CA. Dibujar e l diagrama de conex iones ti. para C' .
Dibujar un dia g ram a de conex iones
para el FUP-FWI' JK temporizado .

'1

92 1.

9-22,
923.

9-z.t.
9-25.
926.

n.

n.

CAPT ULO 10
NOTA: A lo lar go de los problemas de es te capitulo se cm plcun los sig uie ntes tran sistore s:
TrulI.\i,.{OI'

"

e l/mida"

"

('

"

Tip"

"(>"

"1'"

/"'11

11111'

p,
p..

"f'"

115

15n

21 MI

15n

.'in

115

15(1

2111

l .'in

.'in

.,.

UM)

5n

V4 V

Se supo ne qu e pa roJ esto s rransistore.. ,.~

t -I .

Ji

=OYq ue trabajan a T =25 oc. sal ve que se indique orm cosa.

La fuente de corriente de la Fig . 10-5(1) esl dise ada con transi stor A. y de be dar una comente
de 0.5 lilA con V" = lO \l.

890

Mtcroetectronlca moderna
(a) Determinar e l valor de R.

y q ue la va riac in de
V/lf es de - 2,2 ",V/T . Qu variaci n de tempe ratura se puede adm itir si se ha de mantener
In den tro del 1% de su valor nominal de d ise o?
102 . En e l circuito de la Fig . 1O-5(a) se emplea un tran sistor C con Vee = 5 V y R = 5 k.o..
(a) Determinar l o '
(h) C ules son los valo res mn imos y mxim os de Pf si la variac i n de In no de be ser mayo r de l
1% de l valor en (a)?
103. La fuente de corriente pllp representada utiliza transistores D . Con In
I mA y V("{. 15 V.
(a) Determinar R.
(h) Determinar en tanto por ciento e l cambio en lel para un cambio de temperatura de 50 C si V8f
vara 2,2 mVrC mantenindo se invariables todo s lo s de ms parmetros.
(h) Su poni endo que todos los dems parmetros se mantenga n cons ta ntes

>Sv

-"

ro ea

- 5V

Pr obo IO-J

Pr ob.IO"

10-4. Los transistores de l c ircuito representad o son idnt icos. C u les son los va lores mnim os y
mx imo s de le si 75:5P,.S I75?

l O-S. En el circuito representado se emplea e l transistor C .

(a ) Determinar In e 10'
(h ) Hall ar Re para que V" = 6 V.
+15 V

+ 11.2 V

21 ka

15 ka

Re

t.n

2.8 kl1

('rob. 106

- 15 V

Pr obo tO5

10-6. En e l circuito representado se usa el transistor B.

(a) Co nsid rese que V" tiende a infinito y hall ar Re pa ra que V" O.
(h) Utilcese e l valor de Re hallado en (a ) para dete rminar V" cuando V" = lOO V. [Sugerencia:
le = (les EVM./Vr) (1 + Va IV,,) da razn de la tensin Ea rly]

Problemas

10-7.

89 1

Hay que convertir la fuente de corriente del Probo 10- 1 en el ci rcuito de la Fig. 10-8 haciendo
In = 50 JiA. Determ inar RE'
10-8. El circuito de la Fig. 10-8 se ha diseado con Vce = 15 V. R = 30 ke y RE = I ke . Se emplean
transistores C:
(a) Determinar le,'
(b) Cul es. en porcentaje. la variacin de l e . si Vce aumenta 0.3 V?
10-9. El circuito de la Fig. 10-9 est diseado con transistores idnticos. Deducir una ecuacin para
le/ lo y demostrar que esta relacin es proporcional a RJR ,.
l O-l O. Demostrar que en el circuito de la Fig. 1O-8.lil,P . es inversa mente proporcional a ((VccfVJl) - 1I
si VJl vara en L\V,c Supngase que todos los dems parmetro s se mantienen co nstantes.
10-1 J. Hay que disear una fuente Widlar usando transistores P"P (transistor 0). Se d ispone de un
suministro de tensin negativa de 9 V. emplendose una R = 25 kO, Determinar REde forma que
la co rriente de fuente sea de 40 .tA ,
10-12. (a ) Repetir el problema anterior con una tensin de suministro positiva de 9 V.
(h) Dibujar el diagrama del circuito de la fuente de corriente.
10-13. Deducir la Ecuacin (10 15).
10-14. Deducir la Ecuacin ( 10- 16).
10-15. Se emplea el circuito de la Fig. lO- l Oa para obtener una corriente de 1 mA co n un suministro de
12 V con transistor A.
(a ) Determinar el valor de R.
(b ) Si Jl, disminuye un 60% Cul ser la variacin en porcen taje de In ?
10-16. Repetir el Prob. anterior para el circuito de la Fig. 10-I Ob.
10-17. Los transistores de la Fig. 10-1 1 son idnticos y tienen VAtendiendo a infinito.
(a) Deducir la expresin de le, en funcin de Jl,.. V,e R y Vce(b) Con Vce 15 V Y Jl, 150 determinar R de forma que In 300 JiA.
(e) Suponiendo que todos los dems parmetros se mantienen inalterados. qu cam bio de
temperatura es admisible si
n S 30 J.1A y VIL cambia a raz n de - 2.2 mvrC?
10-18. Enel circuuo de la Fig. 1v-12 se usaeltransisrorC, Los valores de los parme tros son: Vce = 11 .2 V.
Re = 1.2 Hl. = 0.3 kl. R. 9OkO YR! = IOke .
(a) Determinar el punto de trabajo.
(b ) Si Pi decrece un 50 %. cules sern los nuevos valore s de l eQ y VecQ?
10-19. El circuito de la Fig. 10-1 2 se ha dise ado con Vee = 15 V. R, = 72 kn. R! = 18 kn. RE= 1,4 ke y
Re = 4.0 kO. Se emplea el transistor A.
(a) Determinar e l punto de trabajo.
(h) Determinar e l nuevo punto de trabajo duplicando Jl,.
(e) Comnrese la eficiencia del circuito.
10-20. El circuito representado emplea transistores y est d iseado para hacer
OY Va Q 3 V.
(a) Deter minar Re y Rl ,
+6 V

llil I

s,

v.,=

'()k0

10 ka
['rol>. 10-20

892

Microelectrnica moderna
(b) Valindose de los valores obtenidos en (a) hallar la variacin de V dado que
p

Pe,

se reduce a la mitad.
(e) Las tensiones de alimentacin varan en un 5% cada una. Dete rminar la mx ima vari acin en
V, Usense los valores de los parmetro s hallado s en (a).
10-21. El circuito represe ntado utiliza un Iransistor B (considerar que VAtie nde a infin ito).
(a) Delerm inar/co y V CF.Q'
(b) Se aade una resistencia R al circuito entre la base y tierra. Q u valor de R se necesita para
hacer VU Q = 6.7 V?
(c) Si Pe, cambia en 100 Cul es el campo de valores de Vu o en el circuito de (b)?
1- 12 V

I. S ka

soen

E
Prob.IO.lI

10-22. Hay que disear el circuito de la Fig. 101 2 e mplea ndo un suminist ro de 28 V. El transistor tiene
50 ~ P,~200 y debe trabajar entre T = OOC YT = l oo e. El punto de repo so nom inal es Ico = 1,5 mA
y Vu o = 13 V. En el peor de los casos se requie re que Ic sea de 150flA . Desp rciese IcoY supngase
que tanto las variaciones de P, como las de V8E motivan desviaciones iguales. Determin ar R , R2,
Rc y RE'
10. 23. El circ uito representado es un par acoplado en e miso r e n el que Q3 y Q4 se emplean par a po larizar
Q I y Q2. Los transistores Q5, Q6 y Q7 form an un repetid or de co rriente y Q6 Y Q7 form an la
carga para Q I y Q2. Todos los transistores P"P tienen PF 50 Ylos I/plI. Pe, = 150. Supngase VA
tendiendo a infinito. Hallar R para que se satisfagan las relaciones de corriente.

1- IS

2K en

J'roh. IO.2)

- IS V

I'roblemos
1O 2'. Co n el repetido r represent ado se em plea eltransistor t\. De te r minar

., V

"'l''e:

893

e" "

JO Ul

1.9-1 en

Pru". 10.N

10 25. Los MOSFETs de la Fig. 10-1) (/ q uedan de finidos cu satu racin por:

1/1 .. 25

C~) I Vr;J

- U f ~A

wt

(o ) Hallar R con W/L 4 . de forma tille ' " 400

con IIml 9 \ '.
(h) Emplean do el vnlor dc R hallado en (a)dc teml na r la vana cin en

'/JI

si W/L de QI se hace = 2.
trl Repe tir (M para "'/1. =K.
10-26. El cir cuit o de la Fig. lO-I Sa emplea MOSFETs de las curncte rtsticas d ada s en 101 Pig . I O ~1 5 " . Ln
tensin de a lim entacin es de 5 V. Deter minar R de forma qu e ' " = 10 0 wt
10-27 . Los MOSFETs de la Fig. 1O- 1) {/ tienen k(W/L) =20ll pA Y \/, =2 V. Estn alimentados po r una
fuente de 12 \'. Deter minar R para q ue t, = 0.5 mA.
1CI-28. Los truu- dsrorcsdc acumu lac in de l circuito represent adotienen ' " = 1no(\ ',\ - 3): ~IA. El transist or
de de c xintiene t, = 1O()(\/c;~ + 1 f ~\. De terminar " " .
+24 V

uu

~+--,
QJ

Q:

O'.

Ql

'm " . 10 28

- 12 V

I'ru". 10-29

=-

10-29. El FET de la fig ura leol" 'M 4 lilA Y \'"

4 \'.
(a ) Hallar \ '" par a \ '1= O.
(h) H:IIOlr \ '" para \'1 15 \ '.
fe) Bullar \ ', para 11" = O.
10-,' 0. El FET del circuito de la Hg. 1OIKal iene "'H= j lilA Y \1 = . :\ \l. Determinar ,,>(, . ""\(1' \',,'v
para R 1 1.5
R! 0. 3 Mn . RI 20 Hl . R. 5 iu Y \~'" 60 \'.
10-3 1. La variaci n de V~ en el FET del Probo 10-:\0 e s de t O.5 1' . Det e rmina r e l cam po de valores de '1>('
y V/l~
1(J-.H . El Ft.1' cuya caracte rstica de tran sfe rencia se m uestra en la Fig . 10 - 19 se emplea e n el c ircuitc de

= mn. =

894

Microelectr nica moderna

la Fig. 10-180. La co rriente de d renaje est restrin g ida a va ler en tre 4.0 y 5.0 mA y VD;:: 6 V. La
te nsin de suminist ro es de 24 V y RG~ I OO ,1;0, Dete rmi na r n; R2 Re y R.~ .
10 33. El fabricante de un JFET de cana l p facili ta los sig uientes da tos :
V ::: 5 V mnim o y 6 V mximo.
1;$$ ::: 2.5 mA mnimo y 4.5 mA mximo.
Hay que d isear un circuito an logo al de la Fig. 10- 18a para d isp ositivos de canal p de forma qu e
leq est entre 1,6 y -2mA .ConVj}j} ::: .30Vy RG~ 100k 11.
(a )

Determinar RI R2 YRs'

::: 10 ,1;11 Cu les son los valores mnimo s y mximo s de V . ?

DI Q
10 34. Deduci r la Ec uacin ( 10-29),
10 35. En el circuito de la Fig. 10-21(1 se usa elt ransisto r A. y es t polari zad o a , CQ ::: I lilA. Determinar
A,. y R, para Rj ::: 3000 y Rc ::: 1.2 kO.
1036. El transisro r C po larizado a t .: 0.5 lilA se emplea en el cir cuito de la Fig. 10 -2 10.
10 37. En e l c ircuito de la Fig. 1O-22h se emplea el transistor IJ. La co rriente ' "' q ue es de 50 IJA , se ob tiene
de una fuente q ue emplea elt ran sisto r E. S iendo Rj ::: 5 ,1;11, determinar Al ' R, Y R".
10-38, Para la fuente de co rriente de la Fig. IO-22h se e mplea el tran sis tor E. El tran sistor 8 se exc ita po r
una fuente de sea l co n R, ::: 20 kl Yde be polanzarsc d e forma qu e R, ::: R"
(a ) Hallar I .
(h ) Detenni'n ar el valor de Al '
10-39. El c ircuito de la Fig. 1O-22a se excita con una fue nte d e seal que tie ne R. ::: 10 ,1;11. Se em plea e l
transistor C po lariza do a ' CQ ::: 1.5 lilA. S iendo RE ::: 2 ,1;11, deter mi nar:
(a) Al"
(b) R,_
(e) R y R" _
1040. Una ~ apa ~n co lec tor comn emplea el transistor D polarizado a ' eo ::: 0 .25 lilA Yexcitado po r
una fuente de 3 .1.:11.
(a ) Q u va lor de REse necesita para hacer que R'" ::: 110 11?
(h) Con el va lor de Re hallado en (a). de termina r A, y R,.
1041 . Un seg uidor de em isor emplea e l transisto r A po larizado a ' co ::: 2 mA. y se pide que tenga
R/~ 500 .1.:11.
(a) Hallar Rt .
(h) Determinar Al ' R". Y R'". para R, ::: 5 .1.:11.
1042. Comproba r las ecuaciones aprox imada s de la etapa e n base co m n de la Tabla 1O-3A.
10B. El circuito de la Fig. 10 -250 emplea el tra nsistor A po larizado a 0. 2 "lA , Con R, = 2 .1.:11. RE::: 10011
Y Rc ::: 5 .1.:11. hallar:
(a ) A , y R,.
(!J) El campo de valores de Al" variando P" e n un 60C'!c"
10.44.-(0) Re pelir e l Prob. anterior suponiendo qu e se e mpica e l transisto r B.
(I) Determinar R" y R'" para el amplificador.
11145. (a) S upo niendo P~ l dedu c ir una e xpres i n paraM I IA1 . co n una vlriaci n .1p de P..en e l ci rcuito
de la Fig . 10 -250.
(h ) Emp leando el rransisto r C y considerando un ca mbio en P" de I 5J% . dedu c ir una ecuac in pa ra
RF'Iue lirnitc IM J A, 1::; 0. 1.
(e) Hallar Rf - para R, ::: U,6 .1.:n y elt ransis tor polarizado a ' co ::: 0 ,5 fil A.
(d ) S upo niendo q ue el valor nominal de Al es 10. hall ar Rf "
10-46. Co mprobar lo s resu ltados de 1<1 Tabla 10 -38 para la etapa en co lec tor co mn .
1047. Co mprobar los resultados de la Tabla 10-38 para la etapa e n em isor comn co n una re sisten cia de
errusor.
1O4ft Co mprobar los resultado s de la Tabla 10-38 para la etapa en base co mn.

(h) Dado RI .

Problemas

895

10-49. Comprobar los valores numricos aproximados de la Tabla 10-4

lO-SO. Repetir el Proboanteriorpara el caso de que r.. = 50 ka .

lO-SI. Para cada una de las config uraciones de la Tabla 104 det erminar A v suponiendo r, = 50 O Y
r =50 kO.
lO-52. educir una expresin de la resistencia de salida en una fuente Widlar.
ID-53. Un JFET con Ion = 5 mA y V, = 4 V. est polarizado a VGSg = l V. Se utiliza en el circ uito de
la Fig. 10-270 para el que los parmetros son Ro = 161;0 YRs=1 .I.:Q
(a ) Hallar Ay = V..I IV,.
(b) Hallar R.. y R'.. vistos entre ".1 y tierra. Tmese ItA. = 90 V.
lO-54. Hallar, para el circuito JFET del ProbolO-53:
(a) Av =V,.J !Vs ,
(b) R,. YR'. vista entre "..: y tierra.

l O-SS, El JFET del probo10-53 se polariza a VGSO = - 2 V.

(a ) Determinar R o de formaque en una etapa en fuente comn IAI , I = 20.
(h ) Suponiendo que ' on se mantenga constante y empleando la Ro de (a ) hallar el nuevo valor de
Arpara V = - 5 V.
(e) Repetir (h) para V = - 3 V,
lO-56. El circuito representado es el de una elapa en puerta comn o a tierra. Deducir las expresiones de
Ay, R,. YRo.
U
Q

R,

Prob. 10-56

ID-57 En el circuitode la Fig. 10-27a se emplea un JFET con Ro = 20 Hl YRs = 1.5 ID. Los parmetros
Jel JFET son: K. = I mO y r~ =40 l O:.
(a ) Determinar Al' =VoVs '
(b ) Suponiendoque VDU vare en un 20%, determinar el nuevo valorde Al si V.. y VGS se mantienen
constantes.
lO-SS. El JFET del ProbolO-57 se utiliza como seguidor de fuente.
(a) Hallar Rs de fonna que Al' = 0.95
(h) Con el valor de Rs en (o) hallar Ro y R' o.
l O-59, El circuito representado es una etapa MDS FETen fuente comn en la que QI tiene los par metros
8.." I"J I' YQ2 tiene los 8..1 y " JI" Hallar A l = V./V, comentando la eficiencia de la etapa.

Ql

"

- 11-

"-

896

Microelectrnica moderna

10-60. Repetir el Probo 10-59 para el circuito CMQS representado.

Q2

"

V.
QI

Pr ob. 10_60

1061. Cada etapa de unacascadae n Emisorcomn-Emisorcomnemplea eltransistor Ay est polarizada

a l eQ = I mA . Los valores de los componentes son R.~ =0,6 kn y R CI =Re ~ =1,2 kn . Determinar
AI'I ,AI'l,y AI ,
10-62. A la cascada del Probo10-61 se le aade una tercera etapa, y emplea el transistor A polarizado a
le = 2 mA . La resistencia del colector es 0,6 kn.
(a~ Determinar A~. del amplificador suponiendo que esta etapa sigue a las dos etapas anteriores.
(h) Repetir (a) suponiendo que esta etapa preceda a las dos del Probo10-61 .
(e) Repetir (a) suponiendo que esta etapa se site entre las dos etapas del Probo 1O-6 l.

en

H n

"

ruon

Prob.10.62

10-63. Las etapas del amplificador del Ejemplo 10-7 se conectan como queda indicado.
(a) Determinar la ganancia global Al.
(h) Comparar la respuesta de (a) con Al del ejemplo 10-7 Yjustificar verbalmente esta compara"
clan.
10-64. Repetir el Probo10-62 para el circuito representado.

een

1 en

QI
~

Pro bo1l1,64

xn

"

'"
HU

IOOU

t 'rob temos

897

1065. La fuente de sea l y la resistencia de fuen te del Ejemplo 10-7 e xc itan una so la et apa en em isor
comn emplea ndo Q2.
(u) De terminar e l valor de Rc necesario pa ra tene r la misma gananc ia g loba l que en e l Eje mplo
107.
(h) ,C ul es la tensi n de a limenta cin mni ma nece saria si se e mplea e l va lor de Rc de (a)?
106 6. En el amplificador representado se e mplea la co mb inac in Colector comn-E misor comn de la
Fig. 1O-34h. Ta nto QI como Q2 llenen P, = 150 Y \ '. = 130 \' , es tando polarizad os a I n Q = 100
.tA e lO(! = l OO .tA. Determinar la gananc ia A, = 1') \'" para R, = 50 tl Y Re = 250 Hl .

R,

",

01

,
",

1Pruh . 10(,(1

10 67. Se conectan en cascada dos etapas e n base comn. usando ambas el nunss ror po lariza do a 1 ( .(>
= 05mA. El circ uito esta excitado por una fuente de seal de JOU y Hn = R{ _ ~ = 5 tl . Deremunar:
(11) Las gananc ias de las eta pas indiv iduale s.
( h ) La ganancia de la ca scada .
lO-MI. Para cada tran sisto r de un amplificador cascodc se usa un tran sistor C. po lariz ado cad a una a 0.2
lilA, esta ndo el conjunto excitado por una Iuerue co n R, I Hl siendo Rc 5 t U.
(ti) Determ inar Al.
(h) C ul es la va riac in en porcentaje de A, si R c varfa e n 20%'!
(e) Repetir (h) supo niendo que R, vare e n JO%.
1069, Comprobar qu e e n el circuito representado:
V...
K..., /J.. R~
(a) A
V.
I + K..., /J.. R.,
lb) A = V..: 30 K... . /J"IR s + R.-I
,
n
V,
I + K.. {J.. RJ
S upo ne r
f., f,, '" r {J.. V 1. Y Ji '" l .

.,

R,.'"

Ro

02
01

"

""
R,

'.,
R,

P~uh.

10-6'

898

Mtcroe ear nica moderna

1070. Se emp lea un par Darlington (Fig. 10-34a ) co mo seguidor de e m iso r. co n R f = 500!1: exc itado por
una fuente de 50 k!1:. Se emplea e l transistor B. Q2 e st polar izado a 1.0 mA y Q [ a 15 ~ A . Hallar
AI'.R" yR..
107 1. Los FET s de unin Q l . Q2 YQ3 son idnticos y sus par metros so n los da dos en el Probo 10 57.
Dete rmin ar :
(ti ) La gana ncia de cada etapa .
(h) La ga nancia global V/V, .
(c) Las resistencias de salida R" y R'".

40kU

te en

".

Pmb.IO.71

Prob.IO 72

10-72. Dedu cir una ex presin de V/V, para e l amp lificador casc a do rep resentado.
1073. El transislorQ I tiene ~' I = 10 kn y 8. oi = 3 mn. Q2 tienerJ2= 15 kQ y 8", = 2 m U
(o) Hallar la ganancia VdV~ para VI = O
(b) Hallar la ganancia VJ V, para V = O.
(c) S iendo \ '1 = 5 sen 001. y I'~ = - 2.5 se n oot. hall ar v"

,,"

",
".

",
0,5 n

Pr ob. 10. 7J

1674. El amplificador diferencial de la Fi~ . 10-36 usa e l transisto r e pola rizado a leQ = lOO 1lA.
Determinar Re y Re de forma que lADM I =500 Yla Rel acin de Rechazo de Modo Com n (CMRR)
= 80 dB.

1075. Las entradas al amplificador d iferencial de l Probo 10-74 son:

sen 120 Tri + 5 sen 2Tr x

10 l l

mV

"" 15 senl 20 Trl - 5s e n2Tr x

10 l l

mv

VI "" 15
v~

Problemas

899

La seal de 60 Hz representa una Interfe rencia y la de I kfl:z es la que debe ser procesada:
(a) Determinar ",,1(1).
(h) Determinar \',) 1).

10-76. En el circuito representado. para QI y Q2 se emplea et transistor C.

(a ) Siendo \ '1 = \'] = O. determinar las corrientes de polarizacin ICQe I IJQ'
(h ) Hallar ""1 y 1',,] para las condicionesen (a) .
t lS v
(e) Calcular Arm ACMy la CMRR,
(d) Determinar R,. y Ri , .
IOkO

IO kU

"
14.3 kO

- IS V

Pr ob.10.76

JO-77. La resistencia de 14.3 kQ del Probo10-76 se sustituye por una fuente de corriente para establecer
las mismas corrientesde polarizacinque en dicho problema, Para la fuente se emplea el transistor
Csalvo que V" = 130 V.
(a ) Disear la fuente de corriente.
(h) Cules son los nuevos valores de AmI y de CMRR?
JO-78. La etapa diferencial de la Pig. 10-3 tiene unos valores dados de ALMI y de CMRR.
(a) Determinar \'.. 1 y,.,,2 para \'I =V, Yl ' 2 = O.
(h) Determinar \'..1 y " ,,2 para \ '1 =OYl 'z =V.
10-79. (a) Demostrar que para la etapa diferencial integrada representada

Y, + VY,)-,

t A" ., 1 = -y

,, ~

"I'

donde V"" y V" ' son las tensiones Early de los transistores l/pI! y mp respectivamente.
(h ) Dado V,,~ = 120 V. y V" = 50 V. calcular 1
A/l.\f l.
(e) La variacin de la corri~nle de polarizacin Altera el valor de Af).If? Explfquese brevemente.
+ I'ce

"

l' r llh.I Il. ' !}

- I'n-

900

Microelectrnica moderna

10-80. En e l circu ito de l Probo 10-79 calc ular su C MRR y AC II d ado s V(T = 15 V. R,. = 55.5 H2. V" = IS
V, Y R/II = 28 kQ. Los transistores " Im tienen P,. = P.. = 200 . Y los IJIIP tie nen P, = P.. = 50. Las
tensiones Early est n dadas en el Probo 10 -79.
10-81 . El ci rcuito representado corresponde a unaetapa difere ncia l CMOS en la qu e la re lacin de aspec to
W/L est ind icada en la figura junto a los ele men tos . Los NMOS tienen k = 25 ~fV l . V, = 1.5
y VA = 1/A. = 50 V.y los PM OS tiene nk= 1 2,5 ~fV l. V,= - 1.5 V.y VA::: IA = 100 V.
(a) Determ inar las corrientes de d renaje de po larizac in en Q3. QS y Q7.
(b ) Calcular A v y la C MRR.

v.

-tl OV

Probo t O8t

- 10 V

10-82. Los FETs de un par acoplado en fuente tienen g.. = I mUoy rJ = 50 Hl Estn polarizados por una
fue nte de corriente co n resistencia de salid a de 40 k!l La s resistenc ias de d renaje R = JO kQ .
"
Determinar A V l/ ' A O I y la CM RR.
10-83. Comprobar la Ec uacin ( 10- 110).
1 0- ~. En el circuito de la Fg . 10-46 . l '" I '~ .... 1'. = I V. y R~ = 2R,. R, = 2R~ ... R. = 2R.. , Y R' = R / 2.
(a ) Determ inar l'" al ten der 11 a infin ito.
(1)) Ca lcular 1'" si Ir ::: 4
10-85. El circuito de la Fig . 10-46 se ha d iseado co n R , ::: R ' = I .H 2. Y R ~ ::: 2R " R , ::: 2R ~ .... R" ::: 2R. _I .
Las ten sion es de e ntrada " \ '~ .... '', pueden ser O o lO V.
(a ) Para 11 = 4 C ul es la te nsin de sa lida m nima si por lo meno s un a de las en tradas no es ce ro?
(h ) Para 11 ::: 4 C ul es la lensin de salida mxim a?
10-86. (ti ) Determinar la tensi n de salida m nima en e l supues to de q ue por lo menos un a de las en trada s
no sea ce ro , y en las cond iciones del Probo 10 -85 . La mxim a re s isten ci a d ispo nible es de 55

m.
(h) Q u nue vo va lor de " se puede toma r si R I se red uce a 100 !l?

10-87. Deseamos emplea r e l ci rcuito de la Fig. 10 --46 para o btene r el promed io de la c lase e n un exame n.
El nme ro de alumnos e s 25 y todas las ca lificac iones son nme ro s erucros compre nd idos ent re I
y 10. La mxima te nsin de salid a e s de 10 V. y la resistencia m nima q ue se pu ede utilizar es de
I kQ . El valor mnimo de la tensin de entrada que se puede uti liza r e s de 250 !J\'.
(o) Dise ar e l c ircu ito.
(h) Comprobar el diseo con la siguiente d istribucin :

Pr oblemas

Culifil"umu's dd nu",,,,,

10

90 1

10-88. El Arnp-Op de la Fig. J(W6 liene una ganancia finita A,. pero por otra parte es ideal.
(a) Determinar la funcin de transferencia i/r,.
(h) Si R I = 10 A-n Qu valor de A , se debe emplear si el resultado de (o ) ha de estar dentro del
porcentaje dado en la Ec. 10-1151
10-89. Repetir el Probo10-88 parael circuito de la Fig. I().4Rh. Hacer R, = IDU l y comparar el resultado
con la Ec.( IO- 1161.
10-90. Repetir el Probo10-88 para el integrador de la Fig, 10-50 Ydescrito por la Ec. ( 10- 117).

CAPT ULO 11
Nora: En muchos de los diagramas de circuitos correspond ientes a los problemas de este capulo no
figuran las disposiciones de polarizacin. Se supone que los dispositivos estn polarizados convenientemente y que los componentes empleados para tal polarizacin (no representados tienen un efecto
despreciable sobre el funcionamiento del circuito.
En los problemas que siguen se emplean frecuentemente los siguientes transistores
TruIIsislor..S
B

Tipo

"
"P"

P"P
ISO

P"P

l 2S

"P"
ISO

" P"

O.
O.

12S

ISO

200

ISO

SO

1' , . V

100

SO

t. . M th

'00

aoo

400

O)

O.,

C... I'F

200

100

O.,

O.,

SO

10

O.,

111, Se excita un amplificador con una seal ,' = 0. 1sen ro 1 + (1, I sen 2ro t. La salida \' sin distorsin
en frecuencia viene dada en la Fig. 11-1 curva 1) ..
~
..
(a ) Si hay distorsin de amplitud y de fase. ,... = 1.0 sen ro} + 0,75 sen (2(t)J - 30" ). Dibujar un
ciclo de 1'.. y comprese con la ondano distorsionada.
(h ) Repetir (a l para 1'" = 1.0 sen (00..' - 15' ) + 1.0 sen (200,,1 - J ()") Com ntesc el resultado.
11 2, Calcular. para el circuito representado, la frecuencia superior de media potencia suponiendo que
el amplificador de baja frecuencia es una etapa en emisor comn.

-IIf-----,

B,

R,

'

"
,"",lo. tt 2

90 2
11 3.
11-4.

Microelectr nica moderna

Rep etir e l Probo11-2 suponiendo q ue el amplificado r de baja frec uenc ia es un seg uid or de em isor.
Determ inar . pa ra e l circuito rep resen tado. la frecue ncia inferior de med ia potenc ia supon ien do q ue
el amplificador de baja frec uencia es un seg uido r dc fuente .
e/.
R,

Amplificador
de baja
frecuencia

'

-,

P rob . 1 1 4

115. Re petir e l problema anterior para una etapa en fuent e co mn con res isten cia de fuente .
116. La entrada en e l Probo 115 es una onda cuad rada.
(a ) Determin ar la pend iente e n la o nda de salida .
(h) Repetir (a ) p<lr<l una etapa nica en fuente comn.
11-7. El co nstructo r de un transistor facilita los s iguientes d ato s: A baja frecuencia B, = 160;

MHz, IPOOl) I =8. Hallarf, Yf, .

118.

Un fabr icante de sem iconductores indica que con un a co rriente de polar izaci n le = 1 lilA. un
transistor e n part icular tiene ~,, = 120. Con la misma corrie nte de po lari zac in y a la frecuencia de
25 MHz. ~Uro) = 10. Determ inar e . en e l modelo hfbrido -n a le ImA suponiendo C~ = 1 pF.
La func in de transferencia de un amp lifica do r es (AJ( 1+s/oo).
(a) Dem ostra r qu e la respuesta a un escaln unidad de dos de ta les amplificad ores e n cascada (no
interactiva) es

11-9.

a/= 50

t',,(t l =

A ,~

[ 1 - 11

+ xl

'1

donder =- 00./
(h) Dem ostrar q ue con ooJ

1, la salida vara cuad rticamente co n e l tiemp o.

11-10. Demo strar que la ganancia de co rriente en co rtoc ircuito y base com n o:(s ) puede e xpresars e
a (s ) =

=P.. /(

P"l

".

[ + s/w..

= "'/( "'"l

donde e...
1+
y "'"
1111 1. Un amplificado r de dos po los tiene la funcin de transfe ren c ia de la Ec. (11 -22 ) con a l = O.
(a) Estimar las frecuencias de polos.
.
(h ) Defl nlendo ne a l l/al como factor de separacin aprox imada de lo s po los. demostra r q ue con
11> 10 la separac in real de ellos es por lo menos de tre s octava s.
11-12. (a) Determinar la impedancia de salida en alta frec uencia ZJs ) d e una e tapa en em isor comn.
Supngase que r" tien de a inf inito . pero utilizar el mode lo hfbrid o-rr.
(h ) Repetir (a ) para ",,<0<>.
11 13. (a ) En un circuito e n emisor co mn y polarizado a leQ= 1lil A. se e mple a el transistor A. S iendo
R,=300 a y Re = 1.2 ka determinar la ga nancia a mi tad de la band a y la frecuencia superior
00// a med ia po tencia.
(h ) Cu l es la impedancia de entrada a s = jw H?

(NOTa: Este es e/ circuito del Proh. 10-35 .)

11-14. Un transi stor co n ,t: '" = 4111U. e = e~ = I/ F Yn

= 120 se emplea en la config uraci n en co lector
1-'"
comn. Demostrar que Z" tiene un funcion am iento inductivo para I 25Q <R, <3DkQ.
111 5. Se utiliza un trans istor e polar izado a leQ 0.5 lilA e n la co nfigurac i n en em iso r co mn. excitado
po r una fuente de ten sin con resistencia de fuente de 2 kQ. La re sistencia de c olecto r es de 6 Hl
Determina r la ganancia a mitad de la banda y la frecuencia supe rio r a me dia potencia .
11 16. En e l c ircuito represen tado seemplea el translstor D po lari zado a - 2.5 mA. Determ inar la ganancia
a mitad de la banda y la frecuencia superior a media po ten cia .

Problemas

903

- "o-

Proh.1I_1 6

1117. Se emplea el transistor C polarizado a In} = 1.0 lilA . en la configura ~ill en base conu n, c Ol~ Re.=
5 kO. La seal aplicada es \.,{t) = 2.0 se n ro,mVy R. = 500. Determinar AI O y el valor aproximado
de JII"
1118. Un JFET con J.l = 50 y rJ = lO kU se emplea en un seguidor de fuente con Rs = I Hl. Las
capacidades de l JFET son: C = 5 pF. C. J = 2 pF Y CJ , = 2 pF. Determinar A l o y el valor
aproximado de f H siendo R, = kO.
11 .19. (a ) Deter minar Z" del seguidor de fuente del Probo 11 -18 en funcin de R,.
(h) Puede Z" mostrarse inductiva en alguna zona de frecuencias?
1120. En elcircuito representado se ufiliza el JFET del Probo11 -18. DetemlinarA I"y el valor aproximado

d c~ .

10 en

,,"
I H2

Prob.II- 20

1121. El transistor A polarizado a I nl 0.2 lilA. se emplea en la con guraci n en emisor comn con
resistencia de em isor. Teniendo R, = 2 kU. Rf = 0, 1 Hl Y Re = 5 kn. determ inar A\Oy 111" (Nora:
Este es el ci rcuito del Probo 10-43.)
11 22. Una etapa en emisor comn utiliza el transistor cuyos parmerros estn dados en la Fig. II ~ 19.
Determinar Al,o y f H para Re = 1,5 ka y R, = 0,6 kn .
1123. Comprobar las Ecuaciones (1 147) y ( 11 -48 ).
11-24. Comprobar las Ecuaciones (11-53), (11-54) ~ ( 11-55).
1125. Comprobar las ecuaciones (1 1-56) Y( 1157) .
11-26. (a ) Determinar los coeficie ntes a l y al para el circuito representad o. empleando el mtodo de la
consrar uc de tiempo.
(h) Sugerir la posicin de los polos si R I = Rl = R, e l = e l =
y A, = 2.
(e) Comparar los resultados de (h) con [os po los reales obtenidos de las races de la ecuaci n
cuadrtica.
(d ) Comentar la validez de la aproximacin de polo dominame.

c.

904

Microetectrontca moderna

.
"
r-,
Lo<"

r,
R,

R,

c,

"

R,

'. t

1,.
Amplificador de
tensillideal

"

P ro b . 1 ' 2 7

Ro

R .

e,

R,

e,

J.
P ro b . 11 2 8

'"
Pro b.11 . 2 8

11.27. Repe tir el proble ma anterior par el circ uito represent ado.
1128. (a ) Repetir el Probo 1126, parte (a l para el circ uito represe ntado . Supnga se que A, es un
amplificador de tensin ideal.
(h) Sealar a estima los polos para R, R, N1 R. C I C 1 , A, 2.
(c) Repetir el Probo 11-26. parles (r} y (el).
1129. Cada etapa de una configuracin CE-CE emplea el transis tor A, polarizada cada una a 1 1"(J I mA.
Los valores de los cornp oncmes son R. = 0.6 H1, Rn = Re 1 = 1.2 1..'1 1.
(a ) Dete rminar Vl'fI y el valor aproximado de J".
(h l Estimar la localizacin del polo no dominan te ms prximo .
11.)0. (ti ) El circ uito representado usa los transistores descritos e n el Ejemplo 10-7. Suponiendo que
cada transistor tie ne j ', = 2(MJ M I~ z y Cu = I pF. determ inar A,,, y el valor apro ximado de JII"
(b) Estimar la localizacin del pcloncdorriinarue ms prximo. (NO/a: Supngase que la respuesta
e n frecuencia del seguidor de emiso r es suficiente mente alta para pode r desprecia r sus efectos
sobre el valor deJ;, de 1u cascada.)

= = =

n l

1 en
o

"n

'.

'.

IOOl

Pro b . '13 0

1) 31. Los transistores del Eje mplo 1O.7I ienen/ . = 200 MHz y
= l pF.
(a) Estimar el valor deJ;, para la cascada.
"

Problemas

905

(h ) Comp rese es te resultado con los del amp lificador del Prob o 10-30 .
(e) Determinar la situacin aproximada del polo no dom inante m s prxim o. (NOIa: S upngase

que la respuesta en frecuencia del seguido r de em iso r eje rce un e fecto desp reciable e n la
respuesta en frecuencia de la cascadn.)
11 32. Repet ir el Probo 11 -31 para el circuito rep resentado.

no

]k O

no

R,

v,

toc n

",

5 kn

1'"

200 n

Probo tt33

Pro b . 11 . 3 2

11.33. Los transistore s de l circuito representado son idn ticos, co n 1" ::: 1.5 k.o., !-,,,
n ::: 150, e ::: 50 pF,
c~ ::: 1,0 pF.
(a ) Determinar A III y el valor aproximado de l ;/, dado R, ::: 20 kn. (No /a : S up ngase q ue la
respuesta e n frecue ncia de la etapa en emisor comn es bastante alta para que no eje rza ningn
efecto sobre la respuesta e n frecuencia de la cascada.)
( /J) Estimar la situacin del polo no dominante [mis prximo.
11-34. En el circuito rep resentado Q 1 Y Q2 tienen Pf ::: 150, V~ ::: 120 v.j, ::: 400 M Hz y e ::: 0,5 pF, a
la corriente de polarizacin II-'! ::: 100 ).lA .
l'
(a l De terminar el valor aproximado de 1;, para R, ::: 50 k.o. Y R(, ::: 250 kn.
(lJ) Estima r la situacin del polo no dom inante ms prx imo .
(No/a : En e l Probo10-66 se calcul A, u para este circuito.j

R,
o

v,

Q'

JP robo 1 1 34

11 -.15. El c ircuito de l problema anterior emplea elt ranslstor B , co n Q l pola rizado a 75.tA , y Q2 a 250
).lA . Determina r AI O y e l valor aproximado de l ;, para R, ::: 500 k.o. YRe ::: 500 kn .
11-.16. En cada etapa de un amplificado r casca do se emplea el transistor C. es tando cada una polarizada
a /( f! ::: 0. 2 mA .
(a) Sie ndo R, ::: 1 kD. YR("I ::: Re ! ::: 5 k.o. determin ar el valo r ap roximado de l ;!'

906

Microelectrnica moderna
(h ) Comprese el resultado de (a l con el de una etapa en emisor co mn con transistorC polarizado

a ICQ = 0.2 mA con R. = I k.oyR r =5k.o.

11-37. (al En el circuiro cascodo integrdo representado . se usan transistores B y E polarizados a I' r Q 1 =
125 J.1A. Determinar A,o Y el valor aproximado de f w
(h ) Estimar la frecuencia del polo no dominante ms prximo.

110 kn

"

J300 en

'.
Pr ob. II . J 7

11-38. Una cascada Fuente comn-Fuente comn. emplea JFETs idnticos cuyos parmetros son:
K.. = l mU.RJ=40k!),C~. = 5pF, CtJ = l pF y CJ . = l pF.
(a ) Determ inar A,oY el valor aproximado de/ Hcon: R. = 5 k.o. R/l = 40 k.o Y Rm = 10 k.o .
'
lh) Estimar la frecuencia del polo no dominante ms prximo.
1139. Los FETs del circuito representado tienen los parmetros dados en el problema anterior.
(a) Determina r A I,o y el valor aproxi mado de f H"
(h) Estimar la frecuencia del polo no domina nte ms prximo.

40 kn

10 kn

lkil

lOk n

"
Pr oh. l lJ 9

Proh. I I.'U

1140. Se intercambian las etapas de la cascada del Probo11-39. Repetir el problema.

1141. El JFET del circuito representado tiene g.. = 2 mU . rJ = 30 k.o . C~ , = 10 pF. C , = 5 pF YCJ> = 5
pF. Los parmetros del BJT son: R. = 2.5 k.o. ~,, = 125. C_ = 100 pF YCIl =
pE
(a ) Determinar A" o y el valor aproximado de/N"
(h ) Estima r la frecuencia del polo no dominante ms prximo.
1142 . Repetir el Probo anterior para el caso en que se intercambien el BJT y el FET.
1143. (a) La figura representa el modelo de un amp lificador diferencia l co n una seal difere ncial I'J
aplicada . Dado ~o = 125. 1'. = 25 k.o. C. = 5 pF. CIl = l pF Y'''" = 1 uc: de terminar el valor

1.5

Problemas

907

aprox ima do de ! //,

(h) Estimar la frecuencia del polo no dominan le nui s prx imo .

,."

"

,.

"
,.
-

"

"

~>".

'.

R,

,..

R,

(2S0 kU)

" = ,.. ~ ,." ".

(2S0 km

"

Prab . 1 t 4 3

11 44. La figura rep resenta e l mod elo de alta frecuenc ia de la etapa d ifer en ci al del Pro bo 11-43 conuuu
seal e n modo co mn apli cad a.
(a) Det erminar e l va lor aproximado de 1;/.
( h) Estimar la frecuencia de l polo no dominante m s pr ximo.

'.

'.

R,
( 500 km

P ro b . 11 4 4

1145 Las ganancia s difer encia l y de mod o co m n de un am plificado r dife rencial pued en tornarse
aproximadament e co mo

- n.s
A' .\I

,1 1211

ltI"

(a ) Esbozur e t dia grama ashutico dc Bode de la Rel ad n de Rech azo delmodo co nutn (CMR R l.

(h) I.A qu frecuen cia la CMRR es la mitad de su valor a baj a frecuencia '!
1146. Comprobar las Ecuac iones ( 11-13 ) Y ( 11 -74) .

1147. Lo s Amp -Op de l circuito represent ado so n id ntic os . ten iendo A,.. := lO' Y/ ;, = 10 Hz. Entodos los
dems aspect os los Amp-Op so n ideale s.
(a) Determinar la ganancia en baja frecuen cia y e l a ncho (le banda de cad a et ap a.
(h) Va lindose de los resu ltado s de ( a) escribir una ecuac in de A, JI) para la c ascad a .
(e ) Trazar el diagrama asintti co de Bod e de la func in de (/JI y e stimar
(ti) Med iante la aproximacin por po lo dominant e . deter mi nar 1;/ y com pararlo co n e l rcvultado
de ( e ), com enta ndo la comparac in .

1;,.

908

ttcroetectr nica moderna

Prob. "-47

soxn

"
~otn

r,

",

toen

Primera elapa

Tercclllellpa

Segunda etapa

II ." S. Razones tec nolgicas y de fabricacin o bligan mucha s veces a que la re laci n entre las resist enci as
mxima y mnima empleadas e n e l ci rcuito sea ig ual o me no r q ue d iez .
(a) Te niendo e n cuenta esta limitacin. hallar la ga nancia mxima en m itad de la banda q ue se
puede co nseg uir co n un amplificador de tres etapas Amp-Op e n cascada. suponie ndo q ue In
sa lida est desfasada 180' respecto la entrada .
lh) Con la limitacin citada y suponie ndo que las ca rac tert..ticas del A mp-Op se an: A... = 126 dB
YIn = 5 Hz. hallar e l ancho de banda del amplificado r o btenido e n ( ti ).
J 1-19. Repe tir e l problema anterior suponiendo que la salida del amplifi cad or y las se ales de entrada
tengan que estar en fase.
11-50. En el circu ito repre sen tado se empIca el transistorC.
(a) Determinar los valores de reposo de l e y de "oo'
(h) Su poniendo que C, pueda hacerse arbitrariamente g rande. determinar C. de forma que
1,. = 20 Hz.
(c) Suponiendo que C. pueda hacerse arbitrariament e gra nde determinar C, para / E= 20 Hz.
(d ) Elegir Cl y C. para,ft = 20 Hz. para minim izar la c apac idad 100al. S upngase que el efecto
capacitivo no domin ante tiene una frecuencia me nor de 2 Hz.
" V

I .S

38 H I

C.

,
,

OH n

"

en

1<I H n

1
T

o.e en

O.I Hn

r
T

-a V

C
'

Problemas

909

11-51. Comprobar la Ec. t l I-XIl,

11 -52, (a ) Dcrenfunar A ,o y e l valor aproximado de h/ de l c ircuito de l Probo I 1-50.
(h) Se conec ta un condensador e e ntre 8 y C. Determinur C para q ue};, q uede redu c ida a 20 kll z.
(e) Si se aplica \",(1) = V.. sen{2nx 10' l) i.C ul es la tensin de salid a 1'" si \'.. ;:: 0 , 1 V?
( d ) C un to puede crecer V.. untes de que la etapa acu se di sto rsin ?
11-53. (a ) Dem ostrar que la ganancia de una etapa FET con capac idad de paso de fuente C, es
An h l '"

I + Jfw.,

A l'<>

+ KmR., [ + .\'!w
dondeA1,o = -X", RIJ , 0>, = l/RI e l' y roL = (1 + g",R s)/R.\C\. Suponer Rol + RI) ,.,1'
(h ) Dados gmR., [ y ~m =3 mU, determi nar Cr de forma qu e una o nda cuad rada de 60 Hz no acuse
l

una pend ien te mayor de l [0%,

'

,
1
4S kil

l a kl1

"O

10 JO !"

100

HO

en

v.,
C W

c"

" O
: kl" l

10 k.Q

"

100

HO

Cl l

en

Pr "h . 11-54
~

Probo 11-55

1154. El tran sistor empleado tiene P. = 100. 1". = I kQ Y 1".. -----"00.

(a ) Detenni narel valor dcj. .
(h ) Dada una o nda cuad rada i(l) = 20 0 Hz. determinar la pend iente en porcen taje e n la sa lid a.
(e) Cul es la onda c uadrada de menor frecuencia que acuse una pe nd iente no mayor del 2% '!
11-55. Los tra nsistor es del circuito rep resentado son idn tico s y tienen 1". 4 Hl Y P.. 200.
(a) Determlnarj ; de cada etapa suponiendo CWI C/l l 1 Jlf'. YC ' l = C, l 100 JlF,
(h ) C ul es la frecuen cia inferior de media potencia de la cascad a"!
(e) Co mp rese el valor de (11 ) con e l deh , obt en ido de l di agrama asinttico de Bode d la c ascada.
1156 . El c ircuito de l Probo l 1-55 de be tener g lobalm ente una frec uencia infe rio r de med ia pote ncia de
50 Hz. Seleccionar los valores de C 8 1 C~! , C l l y C u para m inimizar la capac idad ro tal e mple ada.
1157. Los JFETs del c ircuito re presentado son idn tico s, tenicndoc, = 2 mU y ", = 40 kQ .

'O~ il

o.e an

~o

Hl

0.9 Mil

v,
S k l

Cm

( ;,1

0,1 5 Mil

'.

U I MU

: kn

c"

4k U

("S I

I' r oh.ll.57

908

Mtcroeectr ntca moderna

..

,,

S,..U

r H :1

IOH!

>

....

r,

en

r-,
~

'1
",

10kO

Primer. el'pI

T ercera etaPA

Secund. etapa

11 48. Razones tecnol gicas y dc fabricacin o bligan muchas vece s a que la re laci n entre las resistencias
mxima y mnima emp leadas e n el c ircuito sea igual o me nor q ue die z.
(ti ) Te niendo en c uenta esta limitacin . hallar la ganancia m xima e n m itad de la banda q ue se
puede co nseg uir co n un ampli ficado r de tres etapas Amp -Op e n cascada. supo niendo que la
salida es t desfasada 180' respecto la entrada.
( h ) Con la limitacin citada y suponiendo que las ca rucrerfsticas de l Amp-Op sean: A ... = 126 dB
Yf H = 5 Hz. hallar el ancho de banda del amplificador o btenido e n ( a).
1149. Re petir e l problema anterior suponiendo que la salida del amplifica dor y las se a les de entrada
ten gan que es tar en fase.
1150. En e l circui to representado se emplea el transisto r C.
(a) Determinar los valores de reposo de l e y de "oo'
(h) Supon iendo que C l pueda hacerse arbitra riame nte g rande, de terminar
de fonna q ue
/,. = 20 Hz.
(c ) Supon iendo que C, pueda hace rse arbitrariame nte g rande de termi na r Cl pa ra /,. = 20 Hz.
(dI Elegir Cl y C, para /,. = 20 Hz. para minimizar la c apacidad lotal. Supngase q ue e l efec to
ca pacitivo no dominante tiene una frecuencia me nor de 2 Hz.

e,

'3V

r.s kn

38 kn

"

,
v,

o.H O

,
"

E
2.. ..

en

1
T

0.6 en

0. 15 en

l C'
T

-r V

Problemas

909

11.51. Comprobar la Ec. ( 118 1).

11 .52. (a ) Determinar Aro y el valor aproximado de!H del circuito del Prob o 11-50.
(b) Se conecta un condensador entre By C. Detenni nar C para queJ H quede reducida a 20 kHz.
(e) Si se aplica I',(t) V. sen(27tx lO' ,) Cul es la tensin de salida \'" si V.
0. 1 V?
(ti) Cunto puede crecer V. antes de que la etapa acuse distors in?
11-53. (a) Demostrar que la ganancia de una etapa FET con capacidad de paso de fuente C, es

donde Avo

=8", Ro. 00,

+ slw_~

A yo

,---;-'-'''-;c
1 + gmRs 1 + s/w,
= I/Rs Cs' y 001. = ( 1 + gIll Rs)/R.~Cs Suponer Rs + RrJ r.r
A Vl.(s j =

(h) Dados 8. Rj. 1 y g.. = 3 mO, determinar Cs de forma que una onda cuadrada de 60 Hz no acuse

una pendiente mayor del 10%.

4kil

roen
10 ",1'

45 kO

no

lOO kO

'.
C"

C"

1k0

HO

re en

0,

Cn

HO

Cn

100 0

3300

Prob. l lS4

e-e.u.ss

11-54. El transistor empleado tiene Pn" = lOO. r = 1 k!l Y r..---t0Cl.

(a) Determinar el valor deje
(h) Dada una onda cuadrada i( l) = 200 Hz, determinar la pendiente en porce ntaje en la salida.
(l") Cul es la onda cuadrada de menor frecue ncia que acuse una pend iente no mayor deI 2%?
11-55. Los transistores del circuito representado son idnticos y tienen 1". = 4 kil Y p" = 200.
(a) Determinar JI. de cada etapa suponiendo CS l Cs 1 I ~ F. Y CE1 CE! 100 ~ F.
(h) Cul es la frecuencia inferior de media potenci a de la casc ada?
(l") Co mprese el valor de (h) con el de! u obtenido del diagra ma asinttico de Bode de la cascada.
11-56. El circuito del Probo 1155 debe tener globalmente una frec uencia inferior de media potencia de
50 Hz. Seleccionar los valores de CII CS!. Cn y Cu para minimizar la capacidad toral empleada.
1157. Los JF ETs del circuito representado son idnticos. teniendo .~. 2 mO y rJ 40 kil.

40

en

20

0.6 Mil

O.9 MI

HO

o,

en

'.
("C l

C" I

ot s "in

0.1 Mn
~

kn

c"

4k0

C"
Prob.I I S7

Problemas

9 11

125. Repetir el Prob. anterior para el circuito represe ntado . Los transisto res son los dados en el Probo
124.

0.6

en

R,

l-, 01

f..

Fuente

R,

Hn

"2

e,

inoc" " .

V,

R,
Q'

Amphli
CM'"
0"
~

l'

R,

R. d dc

,. al;"", n i<In
P ro b . 126

Pr o b. 125

X,

Xl

X.

X,

,
Pro b o t2 7

126. (ti) Hallar . para el circuito representado. la componente de seal de la tensin ", e n funcin de 1'.
y \ '1' Supngase que el amplificador inve rsor tiene una res iste ncia de entrada infinita y una
ganancia de te nsin A, = 4000 . La red de realimemncin est caracterizada por ~ = \1/\1" =
1/ 300. Los valores de los parmetros del circuito son: R. RI' 2 .H):. Y Re 6 Hl. teniendo
cltmnslsror p" = 200 Y", = 4 H1: .
I' .
Ih ) Halla r A = V'I "
12.7 . El diagrama de bloques representa II n sistema de realime ntacin de do s etapas. en el que X. es la
sea l que hay que ampliar, X, es el ruido introducido con la se al. X. es un disturbio introducido
en el propio amplificador (quizs debido a un rizado del suministro de potencia) y X, otro disturbio
introducido a la salida del amplificador:
(a ) Hall:lr Am T y A, siendo X, X!
x, O.
(h) Determinar las relaciones de transferencia X" IX , X,/X:. y X" IX,.
(e) Comprobar que

= =

= = =

x
..

= AndX, + X ,) + (X / A ,) + X ,IA u..!

[ + T

Sea X,,, III componente de la salida debida a X" X", la componente de la salida debida a X ~ y
as suces ivamente. Calcu lar X.JX" , XjX"l y X".X" .
(e) Repctir (h ) con p = O.
tj) Repetir (el) con p = OYcomprense los resultados. Qu conclusin se ded uce'?
12-8. Hay que disear un amplificador realimentado para que tenga una ganancia e n lazo ce rrado de
50 0. 1. El amp lificador bsico tiene una ganancia que puede gobernarse dentro de un 10%.
Determin ar los valores de la ganancia en lazo abie rto. la relacin de re tomo y la transm isin inve rsa
p de la red de realimentacin.
129. Un amplificador sin realimentacin da una seal de slllida de 15 v. co n un 10% de distorsin por
(el)

9 10

s ticroetectronica moderna

= =

= =

Ce.!
I ~ ,.., Y C" Cl ! 100 ~F, de terminar la frecu encia inferior de med ia
po tencia de cad a etapa.
(h) C ul esft de la cascada?
(c) Co mprense estos valores co n los obtenidos del di agrama asi nt tico de Bode para la cascada.
11 58 . El c ircuitodel pro blema I 157 debe lenerf l = 50 Hz. Delenninar CG,. C G ! . C n
para minimizar
la capac id ad total empleada .
(a ) Con C G 1

<,

CAPT ULO 12
No/a: En mucho s de lo s d iagramas de circuitos corres pondie ntes a los pro ble ma s de este capulo no
figu ran las di sposicio nes de po larizacin. Se supone q ue tales di spo sitivo s es tn po larizado s conventenrememe y q ue los componentes empleados para e llo (no re presentad os ) tienen un efecto desprec iab le sobre
e l func ionamiento de l circuito. En los prob lemas q ue sigue n se em plean frec uente mente lo s siguientes
transistores :
TraIl JiJ,}I '('I

,.

Tipo

"1'"

npn

II{III

"lIp

pll"

P..
P,

125

''0

200

150

sn

ns

I ~I

200

150

so

100

I::!.'i

so

VA' V

La resistencia de d ispe rsin de la base es 1". = O si no se indica otra cosa.

121 . i.A q u tipo de amplificador idea l se aproxima cada uno de lo s siguiente s? Ju stificar la respu esta.
(a ) El segui dor de emi sor.
(h ) A la etapa en fuente comn co n resis tencia de fuente.
12.2 . Un amplifica dor de lransimpedancia tie ne Z, R, = 50 O . Z.. R.. 50 O . y R.. 10 l O . Las
caractertsncas de cieno amp lificado r de uunsconductancia "ion Z, = R, = 50 kO. Z.. = R.. = lOO .lO .
yG.. = O.1 U
(a) Con los ci rcuitos dados const ruir un amplificado r de co rr icmc.
(/J) i,Cules so n los valores de R,. R.. YA,'?
123. (a ) Emp lear los amplificadore s de transco nductan ca y de tran sim ped anc a de l Prob . 12 2 para
con st ruir un amplificad or de tensin .
(/1) i,Cuiles so n lo s va lores de r,' R.. y Al ?
12... En e l ci rcuito representado QI y Q2 "io n transistore s idnt ico s co n ", = I kQ. Y g", = 0 ,1 U .
(a ) i,A qu tipo de amptiflcudor se aproxima este circuito?
(/J) Determinar las rcststencias de entrada y de sa lida y la re lac in de tran sfer encia del amp lifica dor.
Amplificador

= =

QI

..L
Puente

"

Q'

nn
Pro b o '24

t'robtemas

9 13

12 19. En el scg uido r de fuente representado. I'N = \ 'N" scn 2n x 120/. es hucnsi n de rizado del suminis tro
de potencia y puede ser tratada corno UI1: 1 pertu rbacin en la e tapa. De terminar. para R, = 2 H2 .
s ; = 2 m n , 1'" = 20 .1,12 Y R = 5(X) .1.12. elm ximo va lor de VNU suponie ndo quela c omponente de l
rizado de la salida no de be superar los 20 J.tV.
Amplificador

R.

R,

R,

'"
r,
1" " 0

P to b . 1 2 1 '-'

~".v,

"

'0,

11

~ ..

- -,c

R,

R,
Ro
R

,
1

Km

R"
Red de realimentacin

12 20, (a ) Qu topolog a se e mplea en el circ uito represe ntado"

(h ) Con R, = I kO. R.. 5 kQ, A, 10 '. R! 50 H2. R I 2 kO. y R, 0.6 H2 . de terminar Am , T
y A, .
(e) Dado A , - )00, hallar Al'
(l/ ) Ca lcular Ru y RO/ .
( e) ,Qu nue vo va lor de A, deber usarse si Rm debe se r 600 O'! .
1221. (a ) ,Qu topologa se emplea?
(1,) Dibujar el d iagrama del circuito de un am plificador sin rea limen taci n.
(1') Con R, =500 n. f( = 20 ut R~ = 50 kO, R I = I Ul C m = 100n. R,=600 n y NI = 2 kU.
hallar A"" T yA ,.
(d ) Determinar R y Rf/!'
"
(e ) Co n C... ~oo , hallar
A, .

Amp lifil"uJnr

R,

V,

G.~R'
.,
-

r-:

'9

R,

"

R,
Ro

R ,,

ROl

Red de realimentacin

P' o b ,l :.' ~

12 22. (a ) Repetir e! Probo [2 2 1 para el circuito represen tad o. Los valores tic los e lemen tos son: R, = 5
iu.n, = 0.5 kn , R., = lOO H2. R ~ = 10 tu. R I = I 1;12. R, = 50 u , y R1_ = 2 1;12.

9 12

Microe ectn ca modema

seg undo armnico cuando la seal de entrada es de 15 m\',
(a) S i e l 151l de la salida se ree nva a la entrada en un ampli fica dor se rie -paralelo neg ativo. ,cul

es la tensin de salida?

lb} S i la salida fundamental se mar uicne en 15 \'. pero la distorsln de segundo arm nico se red uce
a l l 'k i.cu l es la tensi n de entrada?

1210. Valindose del anlisis aproximado. determinar A' IIl ' Ji. T Y A, de l segu ido r de fuente.
121 1. (a ) Empleando el anli sis aproxi mado determinar A' IIl ' Ji. T Y A, de u na e ta pa e n emisor comn
con resistencia de emisor R, .
(h) Compara r e l valor de A, con el de la Tabla 1O-3A y ra zonar c ualq uie r d iferen cia hallada ,
12 12. (al Determinar A(.I{" T, Ji y A, de l circuito represen tado . Emp le se e l a nl isis aproxi mado,
( h) C ul es la topologa de realimentacin empleada ?

"
"

",O--~ , .. R,~
, ~~~ " ..

----o v"

Prob.1 2 .t2

1'1'0110.

n t s

(2-13, (d ) Emplea r la frmula de la impedancia de Blackman pa ra detemunr RII de la etapa de l Prob .

12- 11.
(h ) Repetir (a) pa ra R,,, . I ncl u i r ,.~ del BJT.
td Com parar estos valores co n lo s dado s e n la T abla 10-.'\.
12 14. Obtener Rtf y R,,, de l circuito del Probo 12-12.
12-15. E l Amp- O p del c ircuito represent ado tiene una ga nanc ia en lazo abierto A, y una resiste nc ia de
sillida R .
(el) Det~nn nar A,... , p. T YAl de la e tapa .
(h ) Determi nar ROl de l circuito .
(d Q u topo log a de realim entac i n se emplea ?
(2 16. Emplear lo s par me tro s I ISec. 12K) para ob tener A/l' A' II' T YA, de un seguidor- de fuente ahajas
frecuenci as.
1217. Repetir e l Prob. umerior paru una e lapa en e miso r conutn con resiste nci a de emisor R,
1218. El Amp-Op. del circuito representado eSI\ caracterizado por A, y R,.'
(a) Usando los parmet ros r obtene r "1>" A"L' T YAl '
(b) Utilce se la frm ula de la impedancia de Blackman para o bte ne r R II y R""
R,

"M

', ~

R.

P robo t2 18

Ii'..

Problemas
12-29.

(a)

Determinar T . Am.' y A, para el circuito representado .

(h) Ca lcular H", . Los MOSFETs tienen .l:,., = 1 IIItJ Y I"J = 20

H2.

ro en

08 ~

roen

en

Q'

Sk n
Ikn

"

915

04 7

'1

en

"
10Hl

Prob o t 23'

12-J O. Co mpro bar las Ecuaciones (1 2-48 ) Y( 12-50).

12-JI. (a ) Repe tir e l Probo 12-29 parte (a) pllra e l circu ito repre sent ado. Se e mplean tran sistores e y IJ
polarizados a ' ((1 0.25 Y - 0.5 filA respectivament e.
(h ) Ca lcular R I ,.
' 232. (a) Que topologa se emplea en el amplificado r representado?
(h) S uponiendo que T l. dem ostrar q ue A, = .IV, "" R, IR I R1 siempre que N, (R I + R1) .
(e) Dudo que Ql . Q2 Y Q3 son transistores co n 1('(11 0.25 1IIt\ . IC'l~
1,0 lilA e I, 'l.' = 0.5 mA .
Los ele mento s de l c ircuito son: Rn
5 kQ. Rn 7.5 kU. Reo = 1U kU. R I = 0 .2 k.l.1. R! = 0.33
kU y R, = O.flkU. Calcular A, y T si R, = 20 Hl.
(el) Hallar la ga nancia de tensin V/V
, ,.

-,
Q)

Probo t232

1233.
1234.
1235.
1236.
12.'1.

Determinar R" y ROl del ci rcuito del Probo 12-32.

Comprobar la.. Ecs. ( 12-55) Y(12-56l.
Emplense los parmetros, para calcular A"l' T YA, del circ uito de l Ejemp lo 12-6 .
Repetir el Prob o [2-35 para e l circuito del ejemplo 12-7.
Repet ir el Prob o 12-35 para e l circ uito del eje mplo 12-9.

9 J4

Mtcroetectronlca moderna
lb) Qu valor de R. se necesha para hacer RII

=50 U?

AmplirlCadof

e
A

" t

R,

R,

PNb. t 2-2 2

Red de realimenta6n

(2 23. Comprobar las Ecuaciones ( 12-41) Y( 12-42).

(2 2'-. Los FETsd el circuilo representado wn idntcos. teniendogj = 2mUy r , = 20Ul . Los parmet ros
del circuito son: Ru = 12 Ul R(j = 500 tO. R. = 50 U Y RI = 5 Ul. Determinar A,y Rm

R.

4 ,)

R.

R.

en

R
(1.2 kU)

R.

'
R,

Ql

"

R,

R,

Prob . t224

. 'kn

'.

R"

6.2 en

12-25. En el ci rcuito representado se emplea el transistor A polarizado a le!} = 1.5 mA.

(a ) Determinar A, y T.
(h) Hallar R" I Rm .
(e) Qu valor de R se necesite. si se necesita alguno. para hacer que ROl = 470 ?
12-26. Comprobar la Ecuacin (12-431.
(2 27. Una etapa en emisor comn con resistencia de emisor N, se disea co n un transistor que tiene r.
=2,5 ,{ly ~. = 125.
(a) Dado R. = 2.5 t O y Re 3 kO. hallar RE para que S~ = 1131.
(h) Con el valor de Rl hallado en (a) determinar A,.
(e) Comparar la respuesta a (h ) con A, del ejemplo 128.
)2 28. El ci rcuito de la Fig. 121 2 emplea el trensisror desc rito en el Probo 12 27.
(a) Dad oR. = 2 .5 kU yRe = 3 tn .hallarRl paraque S~ = 1131
(b) Calcular Al usando el valor de R, de (a ).

Problemas

917

de med ia potencia seafH2: 2 MHz. Supngase que no hay inte raccin entre etapas . Q u campo
de va lores de Psatisface las co nd iciones de l d iseo?
133 . Deben co m pa ra rse dos amp lificadore s re ali men tados . Su p ngase q ue Al = a/( I + sI(02) ;
A2 = a/( I + S/OO2) y que PI' Pl Y son independie nte s de la frecu encia.
(a) S uponiendo que A'Pl , A2P1 Y A.AP. sea n mucho mayore s que la unidad, de terminar P de
forma que la gana ncia con lazo cerrado de los dos amp lificadore s sea n iguales a baj a
frecuenc ia.
(b) Com pa rar S~i a baja frecuencia de los dos ampli ficado res.

PI P2 cul de los dos amplific adores tiene mayo r anc ho de band a?

() C ul de los dos tiene en co njunto mejo r funcionamie nto? Explquese .
13 4. La relaci n de reto mo de un amplificador reali men tado viene dada por
(e) S i A l = A 2 Y

T(s) =

(1

(a) Con T

To

sl w ,) (1

sl w:) (1

sltUJ)

10-', 001 0.1 Mrad/s, y OOl

I Mrad/s y OOJ 10 Mrad/s determinar si e l amp lificado r
co n lazo cerrado es estable.
(b) Cules son la ganancia yel margen de fase en (a)? Emplese e l dia grama asinrrico de Bode.
13-5. Repetir el Proboanterior para TI' 2x lO~ 001 0.2 Mrad/s. rol 40 Mrad/s y OOl 200 Mrad/s.
13 6. La re lacin de retom o a baja frecue nc ia de un amp lificado r rea lime ntado viene dada po r

1'(s)

137.

(1

2 xlO - J sl
s) (1 + slIOO) (1

s/ l000)

(a) El amplificador con lazo cerrado es estab le?

(h) C ules son la ga nancia y e l margen de fase?
La relac in de retomo es :

Tu (1 + sI IO"')
sI lO' ) (1 + sI l O" ) (1

s1 107)2

(a) Determina r el mayo r valor de To co n el que el amp lificador es estable .

(b) Qu valor de r o hace que CM = 10 d B?
(e) Qu valor de r o hace que 0 M = 45"? Emplese el d iagram a asint tico de Bode.
138. Se req uie re que e l amplifica do r de l Probo 13-4 tenga 0 M "" 9W.
(a) Qu nuevo valor de 001 se necesita?
(b) i.Cunlo es GM en las co ndicio nes de (a)?
(e) Cu l es aprox imadamente el ancho de banda con lazo cerrado?
(d) Usando la expresin analica de T(s) ca lcular LTUooG) y TUro",). Utilce nse los valores roe y
ro0 ob tenidos del diag rama asin t tico de Bode.
139. El amplifica do r de l Prob o 13-5 debe co mpensarse usando la ca nce lacin po lo-ce ro para tener un
margen de fase de 45. La red empleada para propo rcionar la ca nce lacin po lo-cero tie ne la funcin
de transfe renci a (1 + slzl)/( 1 + sI roA) '
(a) Determi nar =1y ro.. .
(b) Cul es el nuevo marge n de ga nancia?
13 10. S upngase que des pus de aad ir una red de co mpe nsac in po lo-cero . T(s) de l Probo 13 5 pued e
aproximarse por la funci n de dos po los

lls) = :-~-,---,-_T~o,;;--,---,--;
(1

sltU... ) ( 1

slwJ)

(a) Determinar 00.. de forma que 0Af = 45 11

(b) Comprese e l valor de 00, hallado en (a ) con e l result ado de l Probo 13-9.

9 16

Microetear nica moderna

1238. Repet ir el Probo 12-35 para el circu ito del eje m plo 1229.
1239. (a) Comprobarla Ec . 02-60).
(b) Sea At ) = A en la Ec . (12-60): Determinar la sens ibilid ad A;, em p leando la Ec. ( 12-8).
(e) Ca lcular el resu ltado de (b) para Al: = I
12-40. En e l ci rcuito muhi-Iazo de la Fig. 12-42 hagamo s: A, =a/ CI + 't,s). A2 = a/ ( I + tI> y AJ =
a /O + t ,s). Las transmisiones de realime ntacin / './2y / , so n consta ntes reales.
(a) Obtener la funci n de transferencia A~s) .
(b) Co mprobar que cada coeficiente de AT(s) puede espec ifica rse aj usta ndo la gananc ia (A, ) de un

sololazo.
12-41. Repeti r el Proboanterior para la estruc tura en sallo de rana.. de la Fig . 12-43.
12-42. El transistor de l c ircuito re presentado tiene lo s parme tros I" ", YP...
(a) Q u rel acin de be e xistir si R, ha de ser 1".1
(h ) Ca lcular VJ V, en las cond iciones de (a ).

".
-

1</1

R,

",

R,

Probo ' 2 42

1243. (a) En e l ci rcuito del Probo 12-42. q u rela ci n debe ex istir si RO( = 1")
(b) Calcular A,. = V..IV, en esta cond icin.
12-14. Disear el circuito de l Prob o 1220 uti lizan do el tran sistor C.

CAPTULO 13
131.

Un amp lificador de una etapa sin reali ment ac in puede representa rse po r

~A~,,~'~/~
w,,,
Al"' ()
s =
"
I + SI/Ah

a alta y a baj a frec uencia respectivament e . siendo A." la g ananci a a mitad de la banda .
Entre la sa lida y la entrada de l amplificad or bsico se interca la una red de reali men tac i n p.
(a) Siendo A .... = 500. = O.oJ ./. 50 kHz y /L= 1 kf-lz, de te rmi nar lo s va lores de las frecue ncia s
superior e infe rior de 3 dB del amp lifica dor realime ntado .
(h) Determinar los produ ctos ganancia -ancho de banda de l a m plificador con y sin realimentac in.
y compa rar los resultados.
13-2. Se dispone de dos bloques amplificado res id ntico s te nie ndo cada uno de ellos A = 200 Y/ . = 100
kHz. con los que disear un amplificado r de ga nanc ia g lobal ig ual a 1000 y cu ya frecuencia superior

13 19. Valindose del urullisis de la realimentac i n co mprobar 'lile los produc tos gana nci a-anc ho de
banda, en lazo ab ierto y en lazo ce rrado de una eta pa de Amp -Op no inve rsor son iguales.
1320. Con las tcnica s de la realimentac in co mpro bar q ue para una etapa Am p-O p inversor a
Ul II

A ,~,Ulh

+ IAf,,1

en dOlldeA ,,, wh es el producto ganancia-ancho de banda de l Amp-O p y Af(! es la gananc ia en baja

frecuenc ia de la etapa inversora.
13 21. En el ci rcuito re presentado. demo strar q ue e l polo do minante e n lazo cerrado es el polo domi nante
en c ircuito abierto multiplicado por ( 1 + T) . Emplese clr ransistor C polari zado a Ir {} = 0.5 mA.

7.5

en

'.
'.
I'r oh. 1J.21

roo n

-e-

13-22. Los tran sistores empleados en el Eje mplo 12-7 tienen , cada uno dc elfo s.j' = 200 M Hz y C = I pF.
(a ) Dete rminar aproximadamente las frecu enc ias de los dos polos dominantes en lazo abierlo.
(b ) Basndose en (a ) estimar las frec uencias de l polo en la zo ce rrado.
(e ) Esboza r e l d iagrama asinttico de Bode basndose en ( a) y es timar e l ma rgen de fase.
1323. Los JFETs del Ejem plo 12-9 Iienen, cada uno de e llos, C~ , = 5 pF . C,'I = 2 pF YC., = I pF.
(a ) Estimar ap roximadamente las frecuencia s en lazo abie rto de los dos po los ms pr ximos al
o rigen.
(h) Rasndose en (a ) esbo zar e l dia grama asint tico de Bode y determ inar e l margen de fase 0 11'
(e) Dt'I resultado de (h) , indica r la estabilidad de l amplificado r glo ba l.
1324. En el Probo 13-23 se dan los valores de las capacidade s de los FET de l circ uito del Prob o 12-24.
Repet ir e l Probo13-23.
132 5. Repet ir e l Prob o13-22 para e l circ uito del Prob o 12-25.
1326. Repet ir e l Probo 13 22 para el c ircuito del Pro bo12-29. LIS ca pac idade s de los JF ET vienen dadas
e n el Prob o13-23 .
13"27. Repetir el Prob o 13-22 para el c ircuito del Prob o 12 3 1.
13 28. Repetir el Probo 13-23 pra el circ uito de l Pro bo 12-32.
1329. En el circui to de los pro blemas 12-24 y 13-23 se conec ta una ca pacidad C{. entre la puerta y el
dre naje de Q2.
(a ) Determ inar Ce para tener 1.: O.!'! .
(M ,Cul e s e l margen de fase para la situaci n en (a)'!
(e') Estimar e l ancho de banda con lazo cerrado.
1330. En e l circuito de los Probo 12-32 y 13-28 se co nec ta una c apacida d CI entre la base y e l co lector
dc Q2.
(a ) Determin ar C(. de forma que Ql = 0.1.
(h) Estimar e l ancho de banda a 131.0 ce rrado.

918

Microelectrnica moderna

1311 . La relacin de retorno de un amp lificador es

4 x 10'
T{s) = [1
(a)
( h)

(s/w, )J [1

+ (s/ I09)j

(sl WJ l lI

Determ inar el valor de ro, necesario para te ner 0 .., = 45'.

Un mtodo alternativo dc co mpensacin es el de aadir una red en ellazo de re alimentaci n,
que haga
4 x l ()-l (1
T{s) = (1

(SIW,) l ] (1

+ slz, l

(s/WI ] [ 1

+ (sI1 0~))

Con =,>00, y =,; 10" detemunar ro, y =, para tene r 0" = 45' .
(e) Comparando los resultados de (a) y de (b ) determinar cul de las tc nicas de compensaci n

1312.

1313.

13-14.

131 5.

1316.
13 17.
1318.

da unmayor ancho de banda en lazo cerrado . Explq uese .

Co n 00, = 20 rad/s. determinar e l marge n de ganancia y e l de fa se para T(.f ) de l Pro bo 13- 11,
parte (u) med iante el diagrama asintt ico de Bode.
( h ) Oc la ex presin analica de T(s) calcu lar L TUro() y TUwo )' e n decib elios . Emp le nse los
valo res ro(; y W o deducido s del diagrama asinttic o de Bode.
(e ) Co mparar los valores obtenidos en (b) co n los sacados del diagrama de Bode. y comr uese
cualq uie r diferencia .
(a) Un amplificador de dos polos tiene las frecuenc ias de coda l , = 400 kl-lz. y1: = 1.6 MHz. Q u
valor de T se necesita (en decibe lios) para tener la subida sin so bre valor ms rpid a?
( h) Co mparar los resultados de (o, con el tiempo de subida de un amplificador co n las dos
frecuencias de codo dada s.
Si se aplica T= 30 dB al amp lificador del Probo 13-1 3. C ules son e l tiem po de subida y e l
sobrevalo r (si lo hay)?
(a) Las dos frecue ncias de codo de un amplifi cad or son:!, = SO kH z y!! S MHz. Determ inar e l
valor mximo de Tu co n e l q ue el sc brevalor de la respuesta a un escaln sea de l 5%.
(h) .En qu momento se alcanza el pico?
(e) Calc ular la mag nitud del prime r mnimo y el momen to e n q ue ocurre.
Deducir las Ec. (1 3-28) a (13 3 1) para la resp uesta a un esc aln de un amplificador de dos polos.
[SlIx erencia : Para e l caso sobre-arno nguado, tomar k 1 1. y ( 1 _ l/k 2) W en una se rie de Tay lor.]
Calcular e l margen de fase correspondie nte a k = DA. 0.6. 0.707, O,M Y 1 de un amp lificador de
dos po los.
En el circuito represen tado se emp lea el tran sistor A polarizado a ' Cf} = 1.5 mA. Los valores de los
par metro s son: R. :::: 2.5 Hl. Re = 3 kQ Y R = 20 Hl. Determinar las frecue ncias del polo
dominante con lazo abierto y con lazo cerrado. (Nota : Los da la s de los transistores A y E vienen
dados al principio de los problemas del Captulo 12.)
(a )

R,

-=-

Pr uh , iJIR

Problemas

92 1

ee

R,

Prnb . l ;l;! !;

1336. (a) Demostrar que la compensacin de polo dom inante en la que Q1S 10/ 12 1 da por resu ltado una
separacin entre polos a lazo cerrado de por lo me nos una dcada .
(h ) Si To = lOO Cul es la separacin de polos apropiada en lazo abierto?
1337. La cascada Colector comn-Emisor comn utiliza transistores idnticos con P" =250, V~ = 125 V.
Ir= 400 MHz, y C = 0,5 pF. Q l est polarizado a l eQI = 5 JlA . e/eQl = 250 JlA .
(a ) Siendo ro = O determ inar R, R" Yla relacin de transferen cia Vjl,.
(h ) Si i, procede de una fuente de tensin 1', = ,R,con resistencia de fuenteR, Cul es la gana ncia
de tensin VjV, a ro = O?
(e) Determ inar la situacin aproximada del polo domi nante de la cascada .
(d) Qu valor de Ce debe emplearse para hacer la frecuencia de l polo dominante igual a 10 Hz?
Ce

I Mn

01

02

R,
(5 MnJ

I Mn

50 xn
P rnb. 1 :; 1 '

1338. (a ) Analizar el circuito del Probo13-37em pleando las tc nicas de la realimen tacin, y ha llar AOL (s),
P{s) , T(s ) y Ar( s). Obsrvese que todos ellos son funciones de Ce'
(h ) Calcular T para s = jro = O. Este resultado es razonable?
(e) Dado que i, es una corr iente en escaln, esbozar la tensin de salida I',,{I).
13 39, El polo dominante - rol de la etapa representada en el Prob o 11 -37 es uno de los dos po los de la
ganancia en circuito abierto AoJ s) = IO~/( I + sIro!) ( 1 + s/2Tt x 1( 7) de un Amp-Op. Deterrrunar C,
para que d un margen de fase de 45 para una ganan cia unidad en lazo cerrado.

CAPTULO 14
14 1. Los transistores ose en la fuente de corriente representada tienen Pr = 50, P" = 50 Y V~ = 50 V.
(a ) Determinar R para 1" = 100 .tA.
(h ) Cul es la resistenc ia de salida de pequea seal?
(e) Este circuito puede fabricarse en un chip?

920

Microelectrnica moderna

13-31. Para hacer Q2 = 0.1 hay q ue aad ir un co ndensador de com pen sac i n Ce al circ uito de l Ejemplo
13-7.
(a) Determinar Ce suponiendo que es t conec tado entre la base y e l co lec tor d el tra nsistor de
entrada .
("> Repetir (a) suponiendo que C(. se conecte e ntre la base y e l co lect o r de l BJT de salid a.
13-32. Hay qu e co mpensa r e l circuito tratado en los Probo 12 -32. 13-28 Y 13-30 conec tando Ce e ntre la
base de Q2 y tie rra.
(a ) Determinar Ce para (lile Q! = 0. 1
(h ) Estimar el ancho de banda a lazo cerrado y compa rarlo con e l res ultado del Probo 13-30.
(e-) Co mparar los valores de C, obte nido s en (a) y e n e l prob o 13-30. parte (a) . y comenta r las
posi bilidades de cada lino.
1333. Se desea que el c ircuito del Ejemplo 13-7 exc ite una ca rga ca pacitiv a C L = 20 pF.
(a ) Determinar los nuevos valores de rol y rol'
(h) Estima r las nuevas frecuencias de l polo (lazo ce rrado) y e l ancho de ba nda resultante e n luzo
ce rrado.
(c) C ul es el tiem po de subida de la salida y e l sobrevnlor (si lo hay ) an te un a te nsin de entrada
en esc aln?
1334. Cons ide remos la etapa en emisor co mn re prese ntada a la qu e se le a ade una ca pac ida d de
rea limentacin C(.C~ .
(a ) Estimar la frecuencia del polo dominante.
(h ) C ul es la nueva situaci n del cero en la funcin de transferen ci a?
(e) Estimar la localizacin de l polo no dominante.
(el) Ca lcular las po siciones del po lo y d el ce ro para los siguientes pa rme tros : Rm = 1,5 mUo /'. =
lOO tu. C. = 1,5 pF. C~ =0 ,5 pF. Ce =25 pF. R, = 10 kQ , Y R( = 10 kn. Comntcsc la
separaci n.
(1" ) Co mparar los valores en (ti) con los que se obtendrfan si C r = O.

R,

I'rub.

1J.j~

13 -35. El Amp-O p de l c ircuito rep resentado es ideal : Lo s parmetros deltransis tor y del c ircuito so n los
da dos en e l Probo 13 34.
(a ) Dem ost rar q ue e l poto dom inante v iene da do por

JI, "" - -;;;. ;;-':-;,R , Rcg ~, C/

siendo R : == R. I! r~. g",1<1 ~ 1, y Ce ~ C" + C.

(h) Co mprobar qu e e l ce ro aparece en s
.i

= Roo /C u

= g..,/C,.

(e) Compre nse lo s valores en (a) y (h) co n los o btenidos c uando Cl' = O.
(d ) Comprese la efic iencia de este c ircuito co n la del ci rc uito del Pro bo 11 -34.

Problemas

923

14-6. Disear el repetidor de corriente de forma que Ilc Ql 1 = IcolO =12 J.1A. en el Amp-Op del Probo
14-5.
14-7. (a) Determinar la ganancia a baja frecuencia de la cascada CCCE. Tmese l COl = - 12 J.1A . ICQ'O
= 1211A. el = 14 11A.
(b) Cules so/fas resistencias de entrada y de salida de esta etapa?
148. (a) Calcular CMRR. A[W y R. de la etapa diferencial del Probo14-5.
(b) Cul es la resistencia de entradadiferencial?
14-9. (a ) Determinar la gananciade tensin y la resistencia de salida del seguidor de emisor. Supngase
que QJO est polarizado a 'e=12 ~ _ Supngase tambin que la resistencia de entrada al
seguidor de emisor pueda tomarse aproximadamente pRE siendo Pla ganancia de co rriente del
transistor compuesto. y REla resistencia efectiva.
14-10. (a) Calcular la ganancia en lazo abierto del Amp-Op.
(b) Determinar (aproximadamente)el polo dominante de las etapas diferencial y de ganancia.
(e) Determinar Ce para una frecuencia de cruce de ganancia de I MHz.
1411 . (a) Hallar la resistencia de salida del circuito de la Fig. 14-1 4a .
(b ) Emplearel resultado de (a) para hallar la resistencia de salida de la Fig. 14-14b.
1412. Para el Amp-Op de dos etapas del Probo14-5.
(a) Determinar la ganancia en lazo abierto. la resistencia de salida y la resistencia diferencial de
entrada del Amp-Op.
(b) Compensar el Amp-Op para que d una frecuencia de cruce de ganancia de 1 MHz.
1413. (a) Trazarl ascaractersticas de transferencia en funcin de \ 'D e ' n en funcin de \ '0 del circuito
representado.
(b) Empleando el transistor del Prob. 14-5. Ysiendo R I = 100 Q . determinar las corrientes en los
transistores. Tmese la = I mA.

'n

Il V

+ 1'Cl"

1,

1,

R,

'.,

R,

P8!

O'

01

Y,
Y.

"

R,

R,

01

R,

Prob.l4-IS
Proh.l....l ~

l'rob.I....U

- l '"

14-14. Determinar V! - V I de la redde desplazamiento de nivel representada.

1415. Demostrar que en el circuito representado. VD=(Vz + V.e) (1 + R / Rl ) .
1416. (a) Demostrar que en la fuente de corriente representada:

!! =

R, [1 _ VTln (// 1,)]

' ,R~

Prescndase de las corrientes de base.

R ,/ ,

922

Microelectrnica moderna

1"

-"

1"

Ptob.I+1
Prob. I+2

142. (a) En el circuito representado '. = SO J.1A. Qu relacin R /R~ se necesita para que '.. = 100 .tA?
(h) Cul es la resistencia de salida de la fuente?
143. (a) Los transistoresp"pde la Fig. 142 lienen una tensin Early V~ I" = 50 Vy los IIpll la tienen V~N
= 120 V. Demostrar que con una corriente de polarizacin 'f'rJ la resis tencia efectiva de carga
del transistor npn es:

(b) Calcular RL

,o

(e) Con r.R, e

= 0. 1 mA. calcular VP . de la etapa.
(ti) El resultado de tc) queda afectado si ' CQ vara?
144. (a) Comprobar la Ec. (142). Supngaseque las corrientes de base son despreciables.
(b) Qu relacin de superficies necesita una fuente de 300 .tA. si la corriente de referencia es de
50 ItA?
(c) Cmo se puede alcanzar tal corriente con una fuente p"p?
(d) Con una corriente de referencia de 50 .tA. qu se requiere para que la corriente de fuente est
comprendida entre 50 y loo ~ ?
La
figura
representa un Amp-Op de dos etapas tvanse lambin los Probs. 14-6 a 14-10).
145.
(a) Identificar la funcin de cada transistor.
(b) Comprobar que sin seal de entrada (las bases de QI y Q2 ambas a tierra), "..= O. Todos los
transistores "P" tienen P. = P, = 200. VA = 120 V, C~ = 0,5 pF. YIr = 400 MHz. y lodos los'
P"P tienen P, = P. = 50. VA =60 V. CI' =0.5 pF Y/ r = 10 MHz. Tmese Cee = 15 V.
"

'.

,, --{

. ---+--1-'

f---'-{ .

...
'.

"

Pr ob..l4-S

924

Mtcroetectr nica moderna

(b) Si 0,1 < 1111 < lO, qu error se comete si se toma l .j/, = RI /R1? Tmese I IR I = 1 V.
(e) Cmo queda afectada la respuesta a (b) si se aumenta R/ ,?
tl ~V

1,

JI,

I zc JlA

".

OJ

R,

",

01

01

R,

R,

Prob. 14.18

Prob. 1417

- 15 v

1417. En el Amp-Op simple representado, todos los dispositivos IIpll lienen p, = 200. Ytodos los Imp.
p, = 50. Las fuentes de corriente representadas estn formadas por fuentes de corriente Imp.
Comprobar que cuando 1'1 =I '! =O, \'" =O,
14-18. Las tres fuentes de corriente se alimentande la misma corriente de referencia IR= 300 W\ , Disear
el circuito.
14-19. Tomando p, =250 para los dispositivos IIpll y P, =50 para los JI/p . determinar las corrientes de
polarizacin en las etapasdiferencial y de ganancia del Amp-Op tipo 741 de la Fig. 14-19,
14-20. El circuito representado es un modelo de una etapa de Amp-Op en el que se indican la corriente y
la tensin offset.
(a) Determinar la componente de seal de 1'" en funcin de la seal diferencial 1'1 - l '~.
(h) Determinar la componente de 1'" motivada por 1..12,
(e) Repetir (h) para V'"'
(d) Siendo \', = l '! determinar la tensin offsettotal a la salida.
(el Calcular la tensin offset de salida Vfl\ =6 mV, I",~ =0.2 .tA . 11/ =0.5 W\ , RI = 50 HJ. Y
R, = 500 kn.

R,

....J _ "..
Pro b .14.2 0

R,

Problemas

925

1421. (a) Mediante el anlisis de la realimentacin determinar la componente de seal de la salida.

( h ) Cul es la componente offset de la salida?
R'

v,.

v,

-e-

Prob.14:21

1422. Consideremos el Amp-Op de la Fig. 14 22h con el modelo repre sen tado en la Fig. 1421. Tmese
R,,=O y V... = 0. Demostrar que:
(a ) La ten si n de salida V..! debida a la corriente de polarizacin I ,I! es
- R' RR,A r
V..~ = (R, t R,)(R' t R l t RR '

A ,RR, III~

(h) La ten sin de salida V.., debida a la corriente de polarizacin 1" , es

R,R,(R + R'jA .

v". -

(R t R' )(R ,

R;l - A,RR

RR' " ,

que si l"jI /11 '" l. entonces Vo'l + V..r queda reducido al mnimo tomando
R, = RR' /IR + R')
1423, En el amplicador rcprescnrado, VI y V! son tensiones indeseadas, Demostrar que si R, = ce , Ro' = O,
al tiempo que A,<O yA/ O,
(e) Dem ostrar

v..

= AdA pl(V' -

V,I -

V~J donde

V' "" V" R : R'

Demostrar tambin que si A,!A " R !( R + R' ) >> l. entonces

V" =

_ v'

(1 ~) (VI + ;J
t

+
R'

1424, La etapa diferencial JFET representada se emplea en Amp-Op hbridos. Es decir, que la etapa de
entrada JFET se construye a base de componentes discretos y las BJT y restantes son monolt icos.
El JFET tiene 1111.1 = 3 lilA Y V, = 3 V, El BJT tiene flf = Il" = 200 Y V~ = 100 V. Dele~inar la
Relacin de Rechazo del Modo Comn (CMRR) y AnAl de la etapa. Tmese A = 0,01 V- .

926

Microeleclr6nica modema

6Ul

20kn

zc en

e en

"

'.

].2 V

Prob.I4-24

14-25. LaeiapadiferencialBIMOSrepresentadaempleaMOSFETscon VT 0,5 V,ykWIL 4OOJANl.

Los BITs tienen II 200 YVil = lOO V. Determinar ADM empleando el concepto de semi-circuito.
p

+'a

.,o-j
" __---1_---1I-_...J

soon
Prob. 14-:5

14-26. El circuito representado se refiere a un amplificador diferencial de corriente que se usa frecuentemente en amplificadores operacionales de transconductancia.
(a) Comprobar que i es proporcional a i l ~ ;2'
p

Problemas

927

(b) Determinar la resistencia de salida de pequea seal de la etapa.

R.

"

"

Ql

Q'
Prob.I4-26

1427. Un Amp-Op tiene una ganancia a lazo abierto

Am . = (1

+ S!WI)(1 + s/w:1

(a) El amplificador se usa como un compensador de ganancia unidad. Determinar 00 1 para un

margen de fase de 45 dado ro. = 101rad/s.

(b) Cul es el margen de fase si-el amplificador tiene una ganancia a lazo cerrado de 5. y est
compensado como en (b)1
(e) Quvalorde rol se necesitasiel amplificadordebe tener un margendefasede45" con Aro = 51
14-28. Repetir el Probo anterior para una etapa de Amp-Op inversora.
14-29. La aproximacin de dos polos de AQL es
2 x 10'
Aol. = (1

slwl)(1

slw)

(a) Repetir el Probo 1427(0) Rara rol = 101.s rad/s.

(b) Cul es el margen de fase si Aro = 2 Y rol viene dado como se ha determinado en (a)?
(e) Qu valor de 00 1 se precisa si Aro = 2 Yel margen de fase requerido es de 60"?

14-30. AlgunosAmp-Opestncompensadosparcialmente.es decir. se emplea compensacin interna para

alcanzar un margen de fase de 45 para A,o = 5. En el Amp-Op del Probo 14-29. <02 = )O' rad/s. y
WI

~R~~-(~C~,I~+.,---C~c~)

donde C I es el condensador interno y Ccel exterior de compensacin.

(a) Siendo Cc = O YC I = 2 pF, detenninar R .

(b) El amplificador debe usarse como comp~nsador de ganancia unidad y tener0M = 9()1l. Hallar

Cc'
1431. El amplificador del Probo 14-30 se emplea como inversor. Determinar Cc admitiendo que
A,o = I Yque el margen de fase requeridoes de 60.

I I

928

Microelectrnica moderna

14~32.

La gananciaen lazo abiertodel Amp-Op de la Fig. 14-320 puede tomarse aproximadamentecomo

A,." I( l + srol ) (1 + 5/(02),
(a) DeterminarT(5) del circuito.
(b) Qu relacindebe existirsi hay que usar la cancelacin polo-cero?
(e) Dado A,... = lOS, 001 = 106 rad/s, y ~ = lO' rad/s., disear el circuito para tener 0,11 = 4Y con
AFO =1.
1433. Repetirel Prob. anteriorparael circuitode la Fig. 14~36b.
14~34. La figura corresponde a un modelo idealizado de un Amp-Op de tres etapas con ganancia unidad
en lazo cerrado.
(a) Cul debe ser 00 1 si 0,41 = 45?
(b) Se aade una va de realimentacin confuncinde transferencia1'sl(1 + 1's) como se ve en (b).
Con la 001 obtenidaen (a), qu campode valores de l' incrementan 0 M?

X,O

~,

1+ 8/10'

30
I +&{"'I

~
---lL
1 + "lOS

oXQ

1')

-1

"

v,

Prob.14-34

(6)

R,

- 1

30
1 + &/"'1

_3_0_
1 +&}IOs

Prob. 14-31l

-'-

1+8/1()6

Prob.l4-3S

"

1 +u

14~35. Repetirel Prob. 14-34 parael recorrido de la seal representado.

1436. (a) Un Amp-Op tiene un ritmode variacin de 0,5 VI J,lS. Cul es la frecuencia mxima de una
senoidede salidade 5V de picoantesde que aparezca distorsin en el ritmo de variacin?
(h) Repetir (o) para unaseal de IS V.
1437. Repetirel Prob. 1436para un Amp-Op con ritmode variacinde IOVIJ,lS.
1438. Repetirel Prob. 1436para un Amp-Op con ritmode variacin de 50VIJ,lS.
1439. (a) Determinar T(s) parael amplificador representado.
(b) Puedeemplearse esta disposicinparacompensarel amplificador? Explquese.
14.40. Para el circuito de la Figura 1439expresarAD y la CMRR en funcin de R R2, R.\, YR4
"
1441. En el circuito de la Fig. 1439se cambia R4 a 110ID;
(a) Calcularla CMRR.
(h) DeterminarVn para V, =SV,yV2 = 5.00 1 V.

Problemas

929

1442. (a ) Comprobar la Ec. (14-37 ).

(h) Determinar la CMRR,
14 43. Los tra nsisto res de la Fig. 14-42 tienen p" = 150.
(a) Con RL 1 ka y V"'! SV. dete rminar R/( para ten er una gananc ia 100. Tmese Vn = Vu . :'"

lSV.

(h) S i V var a un 10% en qu porcentaje va riar la g ananci a?

1444. En la F i 14-43 e l amp lificador d iferencia l tiene una ga nanc ia 12. la etapa de ga nanc ia y e l
ampl ificador de salida tienen. cada uno de e llos. una ga nan c ia de 30. y e l seg uidor de fuen te la
tiene de 0.9 ,
(a ) Dete r minar la gananc ia V IV ,
(h ) El Amp-Op se emplea co;n"no inverso r de ga nanc ia un idad , La respuesta e n frec uencia del
seguidor de fuen te puede des preciar se y consid erar a isladas las etapas. Lo s do s po los dom inantes de l amplificador estn en s = - ID"y- lO' rad/s. La etapa de ganancia tiene g", = I IIIU.
60 ka . y Rl ) 60 ka, La resi stencia de salida del segu idor de fuente 2 es 1 ka . Determinar
Ce para un margen de fase de 4S.
14.45. En e l c ircuito de la Fig. 14-46 . R. S ka . Rl . 30 ka . .1:", = I mUo C,' = 5 p F Y C.,I = 2. pF.
(a) Co n Ce = Odete rminar la frecue ncia de l polo dominan te ,
(h) C ul es la frec uencia del cero de la func in de transferenc ia'?
(e) Determinar Ce para tener una frecuencia del polo do mi nan te de [ kHz.
(d ) Dad o Ce obtenido e n (e) cul sera la frec ue ncia de l ce ro si se e lim inara e l se pa rad or'?
1446. Co mprobar que en el amplificador de instrument acin re present ado

g.

/'"=

,. ( + R~R. + 'R.)
R t1 '~ .. '"

1',1

O bsrvese que puede aj ustarse la gana nc ia variando R.

Ampliflcadorde
instrumentacin

R, ,-_ -F......
R,

R,

,.,

..........

R.

R,

,.,

"'".....

I '~ o- +

Probo 14 4 6

P r o b o 14 4 8

14-47. Dadas las seales 1', y r, usar dos amplificado re s inverso res pnm tene r un a salida l' = k(l '. - v.)
.'
- ,
siendo k un nmero pos itivo ,
1448. Para amp lificar la salida de un tra nsd uctor de pue nte co mo e l repre sent ado . frecuentemente se
emplea un umplificndo r de inst rumentacin , Por eje mplo. para medi r es fue rzos las resis tencia s R,
son res istenc ias fij as de precisin. mientras que R, + !1R es e l tran sducto r unido a un punt o de la
estruc tura en ensayo: deb ido a la carga aplic ada a "tu es truc tura la re siste ncia vara, La resiste ncia
R~ en el brazo restante de l puente no est ca rgada y sirve para eq uilibrar las va riaciones de
resistencia dc bidus a cambios de temp erat ura o de otro s parm et ros.
(a ) Supon iendo qu e la gananc ia de l am plificador de instru me ntac in sea Al>' demostrar qu e pa ra
o= !:J.R/R. l .

v., =

A"V" [;

930

Microelectrnica moderna
(h ) Dado CMRR y A l ) dej-arnplflcador. expresar V" en funcin de Al)' CMRR. VR y S.
= R1,A o = 10YV... = 12 V. Cul debe ser CMRR si la componente diferencial de salida
ha de ser de 100 veces la componente de salida de modo comn para S = 10-<11 Este valor es
realista?

(e) Sea R.

CAPTULO 15
151.

Comproba r la Ec. ( 15-4).

152. (a) Emplense las tcnicas de la realimentacin para dem ostrar que la impedan cia de entrada para
la red de la Fig. 15-2a es:
2 , '" R 1 - 5wL - jW N(6 - wLl
3
wL j4WN
(b) Calcular Z, a la frecuencia de oscilacin.
153, Determinar la ganancia requerida y la frecuencia de osc ilacin del circuito de la Fig. 15-20.
incluyendo el efecto de carga de la etapa JFET .
15-4. En el oscllador de desplazamiento de fase representado. R I y R1 tienen un efecto despreciab le y e
es suficientemente elevado para actuar como de paso perfecto.
(a ) Determina r T(s).
(b) Demostrar que las condiciones de oscilacin dan

f .. =

1 /1

Z-rrRC y ~

fJ.. ~

2.

4k + T + 2 3

siendo k = R/R .
(e) Demostrar que el mnimo valor de~.. requerido supera el 44 ,5.

R,

1,

R,

R,

"

1,

8,

8,

R,
C"

Proo.1S04

'"

:.
e
R

R,

J,.

15-5, Disear un oscilador de desplazamiento de fase para trabajar a una frecu enci a de 8 kHz. Emplese
un MOSFET con ~ = 59 Y rJ = 10 kl La red de desplazamiento no debe cargar el ampli ficador.
(a ) Hallar el valor mfnimo de la resistencia Ro del circuito de drenaje para que el circuito osci le.

Problemas

93 1

(h) Hallar el producto Re .

(e) Elegir un valor razonable de R y hallar C.
15-6. (a) Hallar VVOpara el oscilador FET representado.
(b) Hallar la frecuencia de oscilacin.
(e) Determinar la ganancia mnima del seguidor de fuente necesaria para que oscile.

' VM

e
e
e

'1
v,

f-

"
,-

Prob .156

lS-7. El circuito de la Fig. 15-20 utiliza un JFET con per metros K", =5 mU y r; = 50 ka. Los
condensadores Cd , y C., inf luyen despreciablemente a la frecue ncia de trabajo. Determinar, para
R = 100 kil. los valores de RD y de C necesarios para mantener la osc ilacin a 10 kHz.
15-8. (a) Comprobar la Ec. (15-6).
(b) Determinar la frecuencia de oscilaci n y la ganancia necesaria para el puente osci lador de
Wien de la Fig. 10-7.
15-9. En el diseo de un determinado puente osci lador de Wien los valores de RI y Cl se ajustan de
acuerdo con las relaciones O, ISR .IR2SI 0. y a .lsc/c. S 10.
(a) Hallar los va lores mnimos y mximos de la frecuencia de osci lacin para Rl = 10 kQ Y
C I = a ,IIlF.
(h) Cul debe ser el mnimo producto ganancia-ancho de banda del am plificador de tens in si la
respuesta del amplificador de frecuencia no debe afectar sens iblemente al funcionamiento del
oscilador?
15-10. (a) Disea r el circuito de la Fig. 15-33 para que osc ile con 2 kHz. Elegir R I =RI YC I = C!siendo
la menor resistencia disponible igual a I k!l:.
(h) Si la tecnologa empleada para fabricar el circuito permite ajustar las resistencias y los
condensadores dentro del l % de su valor nominal Cul es el campo abarcado por la frecuencia
de oscilacin?
15-11. Se disea un oscilador Hartley conL, = 2 mH y Ll =20)1H. Yuna capacidad variable.
(a) Determlnar el campo de valores de la capacid ad para el caso en que la frecuencia de osci lacin
vare entre 950 y 2050 kHz.
(h) Disear una etapa de Amp-Op apropiada para co nseguir A,.
15-12. Se disea un osc ilador Colpins con C , = 100 pF Y el = 7.500 pF. La inductancia es variable.
(a) Determinar el campo de valores de la inductancia si la frecuencia de oscilacin vara entre 950
y 2050 kHz.
(h) Dise ar una etapa de Amp-Op apropiada para conseguir A,.
15-13. La figura corresponde a una variante de oscilador Hartley en el que ZI =jroL I Z l =jroL l y ZJ =
- jlro C. El amplificador de tensin tiene una resistencia de entrada infinita y una de salida R".

932

Microetear nica moderna

Determinar el valor de A, para mantener la oscilacin. y la frecuencia de sta.
Amplificadorde corrieme

1,

R,

~"'I' .

-,

'rT r
c

/. ~

v"

1>-- - ->-- -

/. .'

Prob.1 5. 11

/.,

Prob.1513

1514. El circuito mostrado en el Probo 15-1 3 puede utilizarse a manera de oscilador Colpitts cuando
ZI ::: - j wC 1 ,Z _,::: - j wC,_ y Zl, ::: j roL . El amplificador de corriente tiene una resistencia de entrada
R, Yuna de salida infinita. Determinar la frecuencia de oscilacin y el valor de A, necesario para
mantenerla.
1515. En este problema se examinan los efectos de los elementos prcticos en el comportamiento de un
oscilador. Consideremos el circuito Colpitts de la Fig. 15-5 en el que las capacidades son 500 pF
Y 0.05 IlF Y la lnductancia de 20 IlH tiene una resistencia en serie R. ::: 4 n. Determinar la
frecuencia de oscilacin y el valor de A" necesario para mantener la oscilacin.
15 16. Hay que analizar el efecto de la resistencia en serie asociada a las inductancias prcticas sobre el
funcionamiento del circuito Hartley de la Fig. 15-5. Hallar la frecuencia de oscilacin y el valor
de A"necesario para mantenerla, siendo C ::: 100 pF, L, ::: 991lH en serie con 10 ohmios y L~ ::: IIJ/f
en serie con I ohmio.
1517. (a) Demostrar que en la red representada

v,

V"

3 + j(w RC

l/wR C )

Esta red se emplea con un Amp-Op para formar un oscilador. Demostrar que la frecuencia de
oscilacin ssf 2J[RC y que la ganancia debe ser superior a 3.
(el Dibujar el circuito del oscilador
15 18. En la topologa del puente de Wien de la Fig. 15-3, Z, est formada de R , e y L en serie, y Z2es
una resistencia R 1 Hallar la frecuencia de oscilacin y la relacin mnima R/R 1
15 19. Hallar la frecuencia de oscilacin y el mnimo valor de R para el oscilador representado.
lOO en
(h)

O.Oljl.f

10 rnH

"="

P rob.15.19

1520 . ((1 ) Comprobar la Ec. ( 15- 14) para la reactanca de un cristal.

(h) Demostrar que la relacin entre las frecuencias resonantes en serie y en paralelo es aproxima-

Problemas

933

damente de I + O.5C/C'
(c) S i C :::: 0,025 pF y C' = 1,25 pF en q u porcent aje la frecue ncia resona nte en parale lo es mayo r
que la e n se rie?
15 2" (a) Las puer tas NORde la Fig. 15- [3 s lo pued en tomar o ceder 5 lilA. Siendo V/JIJ:::: 5 V Y V r ::::
2.5 V, determinar la d uracin mxima de impul so , dado e :::: 1000 pF.
(h ) El d iodo de fijac in tiene Vy = 0.5 V, Y R si e l d iod o es de 20n , C ul es e l va lor mximo de
l'

'?

15 22. Las puert as NORde la Fig. [5-1 3 estn fabricadas con tecnolog a N MOS. La ten si n de sumi nistro
es de 5 V. y los niveles lg icos son V(O) = 0,2 V Y V( 1) :::: 5 V. To memo s Vr :::: 2,5 V.
(a ) Dedu cirla e cuacin pa ra la duracin del imp ulso. Supngas e qu e se emplean diod os de fijacin
que tienen V :::: 0 ,6 V, Y R :::: zcn.
(h ) Esboz ar las lo rmas de onda de 1',, 1' 1'''1
15 23, S i Vrde[ probl ema 15-22 puede variar en un 10% de tina unidad a otra. i.cul es e l ca mpo qu e se
puede abarcar en la durac in de los impulsos?
15 24. La puerta NOR de la Fig . 15-1 3 tiene unos pa rmetros qu e varan c on la fabricacin .
(a) Supongamos que Vr del MOSF ET vara un 20% y VIlIl e n un 5%. R Y pued en va riar, cada
uno de e llos, un 20%.
(h) C ul es, e n e l peor caso, e l ancho de l im pulso si el valor no mi nal d e R es de 10 ka , y C :::: 200

y,,,.

pF'?

15 25, El rnultivibrador astable de la Fig. 15-1 5 e st diseado con R = 50 kil Y = 0,01 IlF. Las puert as
CMOS NOR tienen Vr :::: 2,5 V, Ydiodo s de fijacin con Vy :::: 0.5 v. El c ircuito est alimentado por
Vno = 5 V.
(a ) Determinar el periodo de la onda de salida.
(h) Cul es la co rriente instant nea mxima qu e la puerta CMOS tien e qu e tom ar o ce de r?
15 26. El circuito esta ble del Prob o 15-25 se alimenta aho ra con V/)n :::: 6 V.
(a ) Determinar el periodo de la onda cua drada de salid a.
(h) Esbozar las ond as de 1'''1 ' ""1' 1', Y I 'C en func in de l tiem po. Ide ntifica r cuid adosa mente las
constantes de tiempo.
15 27. Ahora el mulrivlbrado r astable de l Probo 15-25 se alimenta co n Von :::: 3,5 V. Repet ir e l Prob o 15-25.
1528. El circuito de la Fig. 15-17 est dise ado con e = 0,0 1 llF. Las puert as CMOS tienen v, = 2,5 V,
Yse alimentan de una fuente de S V. Los diodo s D I y D2 se cons ideran idea les. Determi nar R 1 y
R, para obtener una onda cuadrada de 50 .ts en la qu e un impulso sea d e 10 115.
1529. Rep etir el Prob o 15-28 para d iodos con V = 0,5 v.
r
153 0. Hay qu e disear, con las puert as NOR del Probo 1528 una o nd a cuad rada asi mtri c a con una
durac in de impu lso de 20 H Yperi od o 20 ms. S upo niendo qu e la mayor resistenc ia que se puede
utilizar es de 1 MQ determ inar R, R1 Y C. El valor de e es rea lista?
1531. (a) Disear el circuito del Probo 15-30 con la co nd ici n de qu e lo s valores de re sistencia es tn
co mprendido s entre 10 kil Y 22Mil, minimizand o [a capaj-id ad. Elegir valo res de re sisten cia
y de capacid ad normales del 5%.
(h ) C ul es , en e l peor de los casos, el error porcentua l en el per iodo?
(c) C ul es el valor mn imo de l impulso ms es trecho?
1532. El ci rcuito repre sentado es una forrna de multi vibrad or mon oestab le de co mponente discr eto BJT.
Cuando co nducen, los transistore s estn saturados .
(a) Esbozar las te nsione s de co lector y de base VC I ' Vn , V8 1 y V8 1 de sde f :::: (r,j us tamente antes
de aplicar e l disparo, hasta f = T' , j ustamente de spus de q ue e l circuito haya retomado a su
estado esta ble.
(h ) Dedu cir una expresin para T, el ancho del im pulso.
15-33. Esta representado un circuito lFET astable .
(a ) Repe tir e l Probo 15-32, parte (a ).

934

Microelectrnica moderna
+I'DD

R,

R,

R,

R.

O'

01

- 1'(;(1

- I ~.

Pr o b. 1 5 3 2

Prob.1533

(b) Deducir la relacin entre periodo y duracin de los impulsos de salida.

15-34.

Trazar la caractersticade transferenciadel circuito comparador representado, suponiendo que

la ganancia del Amp-Op es infin ita y que Vl l = Vn =5 V. Raznese.
(b ) Repetir la parte (a) si la ganancia de gran seal es 10.000.
(r) Repetir la parte (a) si se aplica una tensin de 2 v entre el tenni nal negativo y tierra.
15-35. (a) Con dos comparadores y una puerta AND dibujar un sistema cuya salida sea lgica I si. y slo
si. la entrada est entre V"I y VR~' Explquese el funcionamiento.
(h) Se desea determinar la alturade un impulsoque puede venar enrreOy 5 V. con una fluctuaci n
de 50 mV. Modificar el sistema del apartado (a) para obtener este analizador'de allura de
impulso.
15-36. En el comparadorregenerativo de la Fig. 15-22 se desea que la tensin umbral V, sea igual a la de
referencia V... y que se obtenga una histresis de 0. 1 V. Para A, = 100.000. la ganancia del lazo es
de 2.000. YR] = 0.5 kU . Hallar V/I' V, y RI .
15-37. (a ) EldisparadorSchmtude la Fig. 15-22empleadiodosZener de 6 V. con I/IJ = 0.7 V. Suponiendo
que la tensin umbral VI sea nula. y la hist ress VN= 0.2. calcular R .JR~ y V... .
(b) Este comparador convierte una onda senoidal de 4 kHz cuyo valor de pico a pico es de 2 V.
en una onda cuadrada. Calcular el tiempo de duracin de las porciones negativa y positiva de
la onda de salida.
15-38. (a) En el disparador Schmill de la Fig. 15-22. V~ = 4 V. V. =2 V. y V~ = 1.5 V. Hallar RI IR~ y VII'
(b ) i.Cmo hay que elegir V/I para que V! sea negativo?
(1") i,Cmo hay que elegir VI! si VI = -V!?
15-39. (a) Hallar. para el comparador representado. unas expresiones para las tensiones umbral VI y V!
en funcin de RI R!. ye l valor limitado del Amp-Op. (de magnitud Yo)' (Explicar los clculos.)
(b) Dibujar la caracterstica de transferencia (similar a la Fig. 15-22d).
(e) El pico de salida es de 20 V. y R ~ = 5R,. Dibujar la onda de salida si se aplica una senoide de
8 V de pico. Emplese la misma escala de tiempos que para la entrada.
(ti )

R,

Problemas

935

15-10. (a) Co nside re mos el generador de onda cuadrada de la Fig. 15-25 en el q ue se usan lo s diodos de
ava lanch a no id nticos V11 y Vz:
. Suponiendo
u ue la sa lida es o bien + \' 01 o - V112 ' siendo
V01
'"
.
= V 1 + VIJ y Vo: = Vz ~ + V,I' compro bar que la d urac i n de la secc in pos itiva vien e dada por
TI = RC In 1 + ,Bl'.,2IV,,1
I - ~
(h) Comproba r qu e T l (du raci n de la secc in negativa ) viene d ada por la m isma ec uaci n

intercam bian do VOl y 110:'

(e) S i VOl Vm TI se r mayor o men or que T2? Exp lquese.

15-11 . El generado r d e onda triangu lar de la Fig. 15-27 tien e una tensi n de control simtrica VI a adida
al term inal no inversor del integrador.
(al Com probar que la velocidad de barr ido para la rampa posi tiva es (110 + VIl/Re.
(h) Hallar TI' T, Yf.
(e ) Co mpro bar "que e l ciclo de servicio viene dado po r la Ec. ( 15-34),
1542. Comprobar la Ec. ( 15 -37 ) para e l ancho T de l impulso del mu lli monoestable de la Fi g, 15-29.
15-43. (a ) Cons ide rem os el generador de impulsos representado. Hall ar \'2' \' 0 Y 1' , en e l punto de reposo
(antes de ap licar un d ispa ro),
(h) En el instante I = O se ap lica un impulso de d isparo estrecho y posi tivo 1', cuya magn itud supera
VN Hallar 1'" y 1'1 en el instante 1=0' (recu rdese qu e la tensi n a trav s de un co nde nsado r
no puede ca mbia rinstantneamente) . Tr azar las ondas 1'" y "1 en fun cin de l tie mpo. Dem ostra r
que e l circuito act a como un multivibrador monoestab le co n un a ncho de im pulso T.
(e) Halla r 1'" y \', en I = T + y prolonga r las o ndas hasta alcan zar el es tado permanente. Qu es
la const ante de tiempo de recuperacin? (,el d iodo. est en ON o en OFF'!)
(d) Co mpro bar que T viene dado por
HC In

'.

2 V"
v:-

~
,
VIO---1~

Jl

te

Pro b .15. 4 3

1544. El circuito de la Fig. 15-24 se disea con los siguientes va lores de los parmet ros: Vn = 5 V,
R 1 = 3,9 kQ . R2 = 2,6kQ Y R~ = I kQ. Los transistores Q I Y Q2 son id nticos con P~ = 100 e n la
regin act iva y PI . J = 50 en saturac in.
(a) Determinar 1~~~~lores alto y bajo de la tensin de salida .
(h) Calcu lar la tensin de hisrress.
15 45. En el circuito de la Fig. 15-24, R I = 7,5 kQ , R, = 5. 1 kQ , YRf = 2 kQ. Los tran sistores so n idnticos
y conducen co n V" = 0.7 V. Esbozar la caracterstica de tra, ns feren cia Vf! en fu nci n de Vm ,
se alando cuida dosa men te las ten siones umbral y niveles de sa lid a. Iden tificar la ten sin de
hlstresis en e l es bozo .

936

M tcroetearontca moderna

1546, Comprobar las Ecs. ( 15-42) Y( 1543).

1547 . (a) Emplear el temporizador 555 para disear un. circuito monoes table con. 20 ~s de du racin. del
impulso. Los parmetros son Vee = 5V. VeO) = OY R = 9 1 kO.
(h) Co n los valores anteriores Cul es la duracin del impulso si VeO) = 0 ,2 V?
15 48, Hay que disear una onda cuadrada de periodo 100 ps de forma que los impul sos positivos y
negativos guarden la relacin 3: l . Dado C = 0.00 1 ~ F. detenn inar R~ y R"
1549. (a) Determinar la duracin del impulso para el CMOS monoe stable represe ntado.
(b) Esboza r
"f}!' ", y "e en funcin del tiempo.

,'o!.

r-.. - -

l-"~~
e

Protl . t 5 50

Prob.1 5 49

1550, El circuito repre sentado se emplea como circuito asrable que puede serv ir para medi r el retardo de
propagacin de una puerta,
(a) Dando por supuesto que cada puerta tenga un retardo de propagaci n de 10 ns. esbozar las
tensiones "/11 ' "m' "", y "'J.I en funcin del tiempo. Cada puerta se suministra de una fuente de
5 v. teniendo un umbral de 2.5 V.
(h) Esta tcnica puede extenderse para tener cuatro puertas en el lazo de reali mentaci n?
Explquese.
k) Re petir (h ) para cinco puertas.
1551. (a ) Comprobar la Ec. ( 15-46) para el errorl", de la velocidad de barrido de un barrido exponencial ,
(h ) En el circu ito de la Fig. 15-370 se pone en paralelo con
una resis tencia RI , Demost rar que
t' , queda multiplicada por IR, + R!)/R! .
15-52. Supngase que en el Amp-Op gene rado r de barrido de la Fig. 15-35, R. es finito. A, tambin finito.
y R" no nulo,
(1) Dibujarel mode lo de ampli cador cortR en la entrada y A, en se rie con R" a travs de la salida.
(h ) Aplicar el teorema de Miller a la impedancia formada por C I en serie con Ro.
(e ) Haciendo apro ximaciones razonables en cuanto al orden de magnitud . demostrar que la
exp res in del error en la pendiente es

e,

V, R I

' , 0 -A"

R,

Rj

15-53, En el barrido Miller de 1:1 Fig. 15-35, V = 30 V, R = I MU , y ll gananci a del Amp-Op es IO.(XlO,
La amplitud del barrido de salida C~ de 10 V, El b;m ido m s largo es de I s y el mas corto de I ~H,
(ti) Hallar e, para T, = I s.
(h) Calc ular el error e, de la velocidad de barrido .
Ce) Re petir las partes (a ) y (h ) para T, = I ~.u.
(ti) i,Cmo se puede conseguir un barrido de I ur con un valor ms razo nable de C , que el hallad o
en k). es decir, como unas 100 veces mayor?
(t') i,Cul es el mximo valor de T, que se puede medi r por este sis tema'
15-54, (a) Pura el sistema de barrido bootstrap.. mostrado en la parte (a) de la figu ra. el co ndensador C ,
puede tom arse arbitraria men te grande. La cada a travs de l d iodo ideal O puede despreciarse
durante la conduccin. y se puede admitir que cualquiertensin negat iva co rta a D. El Amp-Op.

Problemas

937

es ideal (R, =<><>, R(J =O, YA = ee t. Estando cerrado S c ul es la tensin a travs de

y de R7
Estando S abierto y C cargado a r, cu l es la tensin a travs de C I y de R'! Dem ostrar que
se obtie ne un barrido e xactamen te lineal y que 1', = \!l/RC.
(h) Del sistema representado en la parte (h) de la figura hay q ue ob ten e r un barrido lineal co n un
par de salidas sim tricas (1 '01 = - l 'fI~)' Hallar los valo res de R'/R y R" /R ,

,.

e,

e,

'1--- - - - ----1f-- - - ----,

R

SL'r

..........

R
R

~ _Lo l'"

l",,1

1101

P ro b . 15 54

'Il

15-55. (a) Conside remos el modulador cort ado r de la Fig. 15 -4 1 co n SI go be rnado por + 1'" en lugar de
por - 1'0 ' Esboz ar los cinco primeros impulsos de la onda modu ladora 1'", de la Fig. 15-4I h.
Llamemos a esta onda 1'" Ali nead o en tiempo con ", d ibujar la sal ida l' del rec ortador c uando
S, est gobernado por -1'0 (en la Pig. 15- 4Ih:,,' = 1')
(b) Indicar cmo co mbina r 1', y 1'. con Amp -Ops para tener la se al AM sea lada en la Fig.
15-40c ,

CAP TUL O 16
16-1.

1"111

La grfi ca co rres ponde a la ten sin de go bierno de la puerta ap licada al circuito de la Fig. 16 -7h,
Esbozar la te nsin de salida para cada una de las ondas de la Fig. 16-6 .

- - ,-

1I01L.L_

...L_.L_ _

de puerta V

16-2.

Rep etir el Probo 16- 1 para e l c ircuito rep resen tado,

Prob , 16,2

938

Microelectrnica moderna

16-3. Repetir el Probo 16-1 para la onda de entrada representad a.

",
~---~---~:---------"- I .".

L---- Tensin de

'r- --i r~

P robo " $.3

Pr o b. 16 .4

control

"':"

164 . (a ) El interruptor S del circuito representado est abierto durante medio periodo y ce rrado dur ante
la alfa mitad. Determinar la ganancia en cada semi-pe riodo.
(h) El circuito representado se emplea para generar la se al de entrada al cir cuito de toma y
retencin de la Fig.16-7h. El interruptor S acta a un ritmo de 8 kl-l z, y la tensin de gobierno
es la dada en el Probo 16- 1. Determinar la salida de l sistema. supo niendo que la tensin de
entrada es la senoide de 3.5 kHz de la Fig. 16-6.
16 5. (a ) En el mdul o de toma y retencin de la Fig. 16-7h e l tenn ina l de entrada negativo de A1 se
separa de su salida y se conecta a la salida \ '0 del segundo Am p-Op . Este s istema runcio nar
corre ctamente? Explquese.
(h ) Se conecta una resistencia R ~ desde la salida en se rie con Rj a tierra. Ahora se conect a el
termin al inversor de Al a la unin entre R1 y R , . Demostrar que esta configuracin opera como
un sistema de toma y retencin no inversor con ganancia. C ul es la expre sin de la ganancia?
(e) Modificar las conexiones para tener un sistema de toma y retencin inversor con ganancia .
Ca lcular la ganancia.
166. (a) En el convertidor de la Fig. 16- 13 el tercer bit ms significa tivo (MSB) N-3 es I y todos los
dems bit son cero. Hallarlas tensiones en los nudos N-3. N-2. N-I yen la salida Voen funcin
de V/1 Yde las resistencias.
(h) Para un convertidor de 8 bit con el bit menos significativo (LSB) igu al a uno y todos los dem s
iguales a cero. hallar las tensiones e n todos los nudos. 1. 2 ... Yen la salida.
1647. En el convertidor representado los interruptores van conec tados dire ctam ente a la entrada del
Amp -Op.
"

Nudo

l' ,.

M58

Xl

,.

,.

"

'"
,.

s"
L58
P r ob. 16.1

Problemas
(a) Demostrar que la corriente / emanada de VR es una constante independi ent e de la

16.8.

169.

1610.
16 11.

1612.

939

informacin

digital. Explicar por qu con es te sistema se eliminan los transitorios del tiem po de retardo de
propagacin.
(h) Cul es la comente del interruptor y Vo si el bit ms significativo (MSB ) es I y todos los
dems son cero?
(e) Repetir (h) suponiendo que el siguiente MSB es uno y todo s los dem s son O.
(d) Calcular Vo para el LSB en el convertidor Digital/Analgico de q-bit siendo cero todo s los
dems bit.
Los interruptores del convertidor representado en la Fig. l6~11 es tn dispuestos co mo se ve e n la
Fig. 16-12h. El Amp-Op se alimenta de una fuente de IOV, en continua. La ten sin de sa lida
analgica ha de ser como mximo de IOV, y la mayor res istencia uti lizad a es de aproximadamente
32 ka (32x2 1Ilil)
(a ) Especificar los valores de los elementos para un conve rtidor di gita l-analgico de 8-bit.
(h) Cul es la corriente mxima en la resistencia de realimen tacin del Am p-O p?
(e) Cul es la tensin mnima que se puede convert ir'?
(a) Dibujar el diagrama del circuito de un DAC en escal era R-2R invert ido de 6 bit.
(h) Siendo V(I)=5 V, cul es la tensin rn xima de salida?
(e) ,Cul es la te nsin mnima que se puede conver tir?
Describir cmo se pueden utilizar bloques constructivos A/O (Ana lgico/digital) y/o O/A e n un
voltmetro digital. Esboza r un diagrama esquemtico en forma de bloque.
El integrador de la Fig. 16- 19 se ha diseado con R=IO ka , C = 1000 pF Y un Amp-Op c uya
ganancia en lazo abierto y ancho de banda son 106 dB y 5 Hz, respec tivamente.
(a) Esboza r el diagrama as inttico de Bode e indicar el campo de frec uencias sobre el que el
circuito funciona como integrador.
(h) Esbozar la onda de te nsin de salida de una tensin de ent rada en escaln. Indicar el campo
de tiempos en el que la salida es la integral de la entrada.
Obtener la funcin de transferencia de la red representada. Compro bar que Vn = ( I/RC) JI', dt de
manera que se forma una integraci n no inversora.

" ,~Wv-..----Il~

~--+~ ".

Prob.16.12

Prob. 16 13

16 13. Demostrar que la red represe ntada es un integrado r no inve rsor con 1'(/ = (2/Re) JI', (r)dl.
16-14. Co mprobar que el sistema representado , que emp lea slo un Amp - Op. es un integ rador dob le. En
otra s palabras. demo strar que la ganancia de transfe rencia es
V"

V , = - ( RO ' )!

Sugerencia: Ca lcular ' 1e 1: independientemente, y luego hacer /1= 1: por qu?

940

Microelectr nica moderna

1,

R-

X'

1,

-r'

.-i~
,~
iR : ~

P .ob.1614

16-15. Comproba r la Ec. (16-9).

16 16. Hay que di sear un filtro paso-bajo que te nga un ancho de band a de 3 d B, de 4 kH z, y una
atenuacin de por lo menos 30 dB a 6 kHz.
(a) Qu ord en de filtro Buuerworth se necesita?
(h) Repeti r (a ) para un filtro Che byshev de 0,5 d B.
(e) Cul es la funcin paso-banda correspondiente a (a) si la frecu encia ce ntral es de 40 kH z?
16 17. Hay q ue d isear un filtropase- bajo q ue ten ga un ancho de banda de 3 d B, de 200 Hz, y una
atenuacin de 50 d B a 400 Hz.
(a) Determinar el orden del filtro Butterworth necesario.
(h) Repetir (a) para un filtro Cheb yshev de I d B.
(e) Convert ir la funcin de (h) a su equivalente paso-alto c on un anc ho de banda de 200 Hz.
1618. Comprobar la Ec. ( 16-22).
1619. Disear un filtro paso bajo Buuerwonh de cuarto orde n c uyo anch o de band a se a de 1 kHz.
Selecc ionar IOdos los co ndensadores iguales a 1000 pE S i se pueden e legir arbitrariamente algunos
va lores de resisten cias, cules son stas?
1620. Compro bar la Ec. (16-23 ).
16-21. Comprobar la Ec. (16-24).
16-22. (a) Una alternativa al diseo dado en las Ecs. (16-2 6) y ( 16- 27) es hacer A,. = 2 en tod as las
secciones. Disear un filtro paso-bajo Chebyshev de 0,5 dB, de sex to orde n, co n frecu en cia
de corte de 2 kHz. Seleccionar todos los valores de los com pone ntes. Ob srvese que e l valo r
de algunos co mponentes es arbitrario ; sealar cules se enc uentran e n este caso, pero em plear
valores razon ables.
(h) Cul es la frec uen cia de 3 dB del filtro?
1623. Comprobar la Ec. ( 16-28 ).
1624. Repeti r el Prob o 16 -19 empleando el circuito de la Fig. 16-30 h.
16-25. Repetir el Prob o 1622 para un filtro paso-alto.
1626. Disear un circuito paso-banda con frecuenc ia cen tral de 8 kHz y anc ho de ba nda de 1,5 kHz. La
atenuacin una octava mas all del paso-banda debe se r de 30 dB .
(a ) Disea r e l circuito, supuesto que no se tolera nin gu na fluctu aci n del paso -ban da. Para los
e leme ntos que se puedan e legir arbitrariamente emp lear va lores razo na ble s. Ind icar c ules so n
estos e lementos .
(h ) Cul es la atenuac in de 9 kHz?
16-27 . Repetir el Probo16-26 suponiendo que se admite una fluctua ci n paso-banda de 0,5 d B.
16-28. Comprobar la Ec. ( 16 -30) .
16-29. Comprobar la Ec. ( 16-3 1).
16-30. Emplear la sec cin bicuadrada de la Fig. 16-34h pa ra d isear e l c ircuito descrit o e n e l Prob o16-26.
16-31. Co mproba r la Ec. ( 16-3 2).
16 32. Un filtro paso-bajo ideal cuya frec uencia de co rte es de 5 kH z se conec ta e n cascada co n un filtro
paso-alto ideal confc. = 4,8 kHz.

Problemas

94 1

(a) Esbozar la respuesta en frecuencia de la cascada.

(h) Supongamos que la frecuencia de corte de cada unode los filtro s de la casc ada se puede regular

1633.
1634.
1635.

1636.

1637.
1638.

dentro de un + 1%. Esbozar la respuesta e n frecuencia correspondie nte a las condiciones ms

des favorables . Comentar la eficacia de esta realizacin para los filtro s prctico s.
Disear una red de dentado teniendo Q = 10 afo = 8 kHz. To mar C = 500 pF. Eleg ir los valores
de las resistencias de forma que la relacin entre la ma yor y la menor de ellas no sea mayor de 10.
Co mprobarla Ec. (16-34).
(a) Determinar la funcin de transferencia del circuito de la Fig. 16-39. Sup ngase Y = O.
(h) Comp robar la Ec. ( 16-33).
(a) Repetir el Probo 16-35 parle (a ) para y;tQ.
(h) Demostrar que Y = 1/R4 da un filtro dentado paso-bajo.
(e) Demostrar que Y = sC da un filtro dent ado paso-alto.
Demo strar que el circuito de la Pig. 16-42 tiene la respuesta dada por la Ec. ( 16-36).
(a ) El circuito representado se denomina convertidor de impedancia genera lizado (CI C ). Dem ostrar que si los Amp-Ops son ideales:
Y I Y

/ 1

Y =

VI

Y~Y4 YI

(h) Este circ uito se emplea frecuentemente para simular una inductancia en un chip. Demostrar

que si Y4= sC~ Ytodos los dems componentes son resistivos Y, es induc tivo.
(e) Suponiendo que cualquier resistencia puede es tar comprendida entre 0, 1 y 10 ka , y que
10<C<500 pF, cul es el campo de los valores de indu ctancia posibles?

"

z,

z,

z,
Prob.1638

1639. Comp robar que el ci rcuito representado simula una tnductancla en se rie con una res istencia. Dicho
de otra forma, demo strar que Vji, = R + Ls.
1640. El circuito represe ntado (girador) se e mplea para simular una inductancia.
(a ) Demostrar que V/i,= R I R Z.
(h ) Repetir el Prob o 16-38, parle (e) .
N

-
1,

r~f------t-

Z,

Prob.1..39

942

Microelectrnica moderna
R,
1

R,
/.

,...==---"--F'.....
R,
Prob. 1104 0

R,
R
/

/.

s,

r-

R
Prob .1 6-41

Prob.1 .... 2

16-41 . La representacin corresponde a una forma alte rnativa del dispositivo anteri or. Demostrar qu e VJI.
es inductivo . Supng ase que los Amp-Ops son ideales.
16-12. (a) Comprobar que la mpedancia deentrada \'J i, = 2. A este circuito se le den om ina convertidor
de impeda ncia negativo (NIC).
(h ) Determina r V V"
1643. El NIC del circuito represemado tiene las siguientes prop iedades: 2 1 = - l,. Y " ~ = " l ' La carga
con la restriccin de que RlC l = l.
empleada es Rl en paralelo con
(al Determinar V j V .
(h ) Seleccionar R~ d~ forma que el circuito sea una seccin de paso-bajo.
(r) Repetir (h ) para obtener una seccin paso-b anda.
e

e,.

Y,

v,

Prob . ' 643

1644. (a ) Co mprobar la Ec. ( 16-37).

(h ) Co mprobar la Tabla 16-5.
1645. Com probar las Ecs. ( 16-38) Y (1639).
16-46. Disear el filtro del Prob. 16-19 usando la seccin bicuad rtica de la Fig. 16-44. Elegir R. = NI =
R~ =R,,= IOkQ.
.
16-47. Repetir el Probo 16--26 usando la seccin de filtra de la Ag. 16-44. Los valores de lo. ' amponer nes
seleccionados se dan en el Probo16-46.

Problemas

943

16 48. Repetlr el Probo 16 -27 usando la seccin de filtro de la Fig 16-44. Los va lores de lo s compone ntes
selecc ionados se dan en el Probo 16-46.
16-49. Mostrar e l eq uivalente del circ uito de la Fig. 16-22 de un co ndensador de con mutac in.
16 50. Mostrar un co ndens ador-conmutador equ iva lente del circuito de la Fig. 16-4 4.
1651. Dem ostr ar q ue si la ten sin de referencia VR de la Fig. 14-4 2 es variable en el tiempo. el
amplific ador de transconductan cia operaciona l funciona co mo m ultiplicador.
1652. Emplear uno o ms multip licadores para enge nd rar una onda senoidal de frec uencia 3/0 a partir de
una seno ide de frecuencia/o'
1653. (a) Emp lea r e l multiplicador para genera r una sea ll'o(r) pro porciona l a 1'/.
(h) Repetir (a) para \'0 proporcional a 1'111-1.
16-54. Las sea les de entrada al circuito multiplicador represent ad o so n: una sea l \'", = V(r ) COS fiV, y la
seal portadora Vecos rorro
(a) Dem ostrar qu e se puede usar Vo para obtene r la informacin Ver)
(h) S i V(I) = Vm COS w,r, siendo ro,ro,. c ul sera la frecuencia de corte del filt ro?
Portadora modulada
v.,

Prob.1654

Portadora no modulada

16-55. Esbozar una onda senoidal de valor de pico V", qu e se a la ent rad a a un rect ificador de media onda.
Directamente de bajo dibujar la onda de salida e indicar sus valores de pico pos itivo y negativo si
el sistema es: (a) el dado en la Fig. 16-60a ; (h) e l mism o sistema co n lo s diod os invertidos: (e) el
sistema o btenido de la Fig. 16-600 con el lazo izquierdo de R puesto a tie rra y 1', fijado altermi na l
no inve rsor; (d) e l sistem a de la parte (e) co n los d iodos invertidos.
1656. (a) Co mprobar q ue el c ircuito represe ntado da una rec tif icac in de o nda co mp leta sup uesto q ue
R! = KR I Hall ar K.
(h) Cu l es e l va lor de pico de la salida recti ficada?
(e) Dibuja r cu idadosamente las ondas 1', = 10 sen ror r, I'r' y 1'0 si R , = R~ .

N.I

N,

11

V,,

'"
Pro"'. 16.5f;

1657. Una onda tien e un pico positivo de mag nu ud VI y uno negati vo de ma gnitud V 2 Di buj ar un circ uito
emplea ndo dos detectores de pico cuya sa lida sea igu al al va lor pico-a-pi co VI - V~ .
1658. (a) El amplificador expo nencial de la Fig. 16-54 est en cascada co n e l amplificador logartmico
de la Fig . 16 -53. S i V, es la en trada a l ampli ficador logart m ico y V'o la sa lida ex po nenc ial,
cmo se puede demostrar que 1"0 = V, ?
(h) S upo ngamos que las resis tenc ias R1, R!. R l Y R~ de la Fig. 16-53 no son idnt icas a las
co rres pondie ntes resistencias de la Fig . 16-54. Designa r las co nstantes de la Ec. ( 16- 60 ) por
K/,K l y K' ~"#K~. Demostrar que con la dis posicin e n cascada de (a), V'" a la - sima poten cia
de V" siendo 11 = K, IK' l '

944

Microelectrnica moderna
(e) Suponga mos que R J del amplificador expo nencia l es aj ustab le, pero los valores de todas las

dems resistencias son los indicados en las Figs. 16-53 y 16-54. Calcular RJ para que 11 = 3.
Repetir para 11 1/3.

CAPTULO 17
17-1. Un diodo cuya resistehcia interna es de 200, debe suministrar potenci a a una carga de 2000, desde
una fuente de 110 V de tensin eficaz. Calcular, (a ) el pico de corriente de carg a; (b) la corriente
de carga en continua; (c) la corriente de carga en alterna; (<1) la tensin en continua del diodo; (e) la
potencia total de entrada al circ uito; (1) el porcentaje de regulacin desde descargado hasta la
carga dada.
172, Comprobar las Ecs (17-15) y (17- 16).
173 , Demostrar que la mxima potencia de salida en continua Poh = VJJ Jl. en un circuito de media onda
y una fase se tiene cuando la resistencia de carga se iguala la del diodo R
17-4. El rendimiento de la rectificacin 11, se define como la relacin entre fa potencia de salida en
continua PJ< = VJJ Jl. y la potencia de entrada
PI == ( 1I2w) fA'" vi do,

(a) Demostrar que para el circuito rectificador de media onda

17, = 1

40.5
%
Rf lR L

(b) Demostrar que en el rectificador de onda comp leta 11, vale el dob le de lo hallado en (a) .
17-5. Demostrar que la regulacin tanto del rectificador de medi a onda como la de l de onda completa
viene dada por: % regulacin = (R/ RL ) x 100%.
17-6. En un puente de una fase y onda completa pueden intercambiarse el transformador y la carga?
Explquese detalladamente.
17-7. El sistema de puente rectificador de la Fig. 17-8 se emplea para construir un voltmetro de alterna.
La resistencia directa de los diodos es de 500 , la resistencia R es de 250 , y la resistencia del
ampermetro es desp reciable. La tensin de seal es v, =200 sen ro!.
(a) Esboza r la onda de corrien te iL a travs del ampermetro. Calc ular el valor instantneo mximo.
(b) Escribir una integral cuyo valor d la lectura del am permetro de cont inua. Ca lcular esta
expres in y hallar I dt"
(e) Esbozar realsticamente la onda de tensin a travs del diodo D l . Indicar los valores inst antneos mximos. Calc ular la tensin med ia de l diodo.
(<1) Escr ibir una integral cuyo valor nos d la lectura de un voltmet ro de tens in eficaz situado a
travs de D l . (Este voltmetro no debe tener un condensador de bloqueo en serie.) Hallar el
valor de esta tensin eficaz del diodo.
178. UJI medidor de continua 5 n/A cuya resistencia es de 40 ohmios secalibra para que indique tensione s
eficaces cuando se emplea en un circu ito puente con d iodos semiconducto res. La resistencia
efect iva de cad a elemento puede considera rse nula en se ntido di recto e infinita en el inverso. La
tensin senodal de entrada se aplica en serie con una res istencia de 20 ka. Cul es la lectura a
fondo de escala de este aparato?
17-9. (a) Consideremos el circ uito puente dob lador de tensin de la Fig . 17-9 con R L infinita. Demostrar
que en estado permanente cada condensador se carga a la tensin de pico del transformador
Vm y que por tanto, v~ = 2Vm Considrense diodos ideales.
(b) Cul es la tensin inversa de pico a travs de cada diodo?

Prob/~m4S

945

17. 10. El circuito represe ntado es un doblador de tensi n de media onda. Analizar el funcionamiento de
este circuito esbozando como funcin del tiemp o las ondas VI' l'n' 1'01' vD2 y l'~ . Supngase que en
el instante I = O los condensadores estn descargados. Calcular (a) la tensin mxi ma posible a
travs de cada condensador, y (h) la tensin inversa de pico de cada diodo. Comprese este ci rcuito
con el puente doblador de tensin de la Fig. 17-9. En este circuito la tensin de salida es negativa
respecto a tierra. Demostrar que si se intercambian las co nexiones al ctodo y al nodo de cada
diodo. la tensin de salida ser positiva respecto a tierra.

D2

'd

;b e,

~ Cl

110

DI

Prob.17. ID

17.1 1. El circuito del Prob. 1710 puede ampliarse de dob lador a cuadri plicador aadiendo dos diodos y
dos condensadore s como queda representado. Las partes (a) y ( b) de la fig ura son formas
alternativas de dibujar el mismo circuito.
(a) Analizar el funcionamiento de este circuito.
(b) Responder a las mismas cuestiones del Probo17 10 partes (a) y (b) .
(e) Gene ralizar el circuito de ste y del Probo17-10 para multiplicar por 11 cualquier nmero par.
En particular. esbozar el circuito para multiplicar por seis.
(ti) Demostrar que tambin se puede multiplicar por n impar si se elige la salida adecuadamente.
D'

O,'

e, Jo

e,

f---01

Sali

e,

808111

: e,
DI

D2

O,

D'

"

I--cu~Pl iflCadOf~

,.

'"

(. 1

Prub.17 11

"
D(

1712. (a) Consideremos el filtro capacitivo de la Fig. 17-10. Demos trar que dur ante el intervalo en que
el diodo conduce, la corriente del diodo viene dada por i = 1", sen{ror + \(1 ), siendo
1 V

..

11. + "iCl

"VRi

JI . ercte n wCR L

(b) Hallar el ngulo de corte rol I de la Fig. 17- 12.

17 13. (a) Determinar la funcin de transferencia V!V] de l circ uito rectificador y e l filtro capacitivo de
entrada representado.
(b) " iendo R =250, RL =2000, e =2~F . Y L =20 H. de terminar la tensin de salida supo-

946

Microelectrnica moderna
niendo que la entrada se puede representar por los do s primeros trmi nos de su se rie Fourier
como
VI(t) =

1100
- ~

11 - 3cOS 754t +

. . .)

(e) El factor de rizado se define como la relacin entre la componente en alterna (valor eficaz) de

la tensin de salida y el valor medio de dicha tensin de salida. Ca lcular el factor de rizad o en
las condiciones de (b) .

n :

==n:,
R

Prob. 17.14

Prob. 17_ IJ

1714. Repetir el Probo 17-13 para el circuito rectificador y filtro de entrada inductivo representad o. Los
valores de los elementos son: R, = 250, R = 50f.1:, RL = 5000, C = 100 J-lF , YL = IOH . La tensin
de entrad a se puede representar
220\!2

Vl(1) = -~
- (1 -

34 cos

10011"/ + . ..)

17~IS.

Un rectificador de una fase y onda completa emplea un diodo se miconductor. La tensin del
transforrnador es de 40 V (valor eficaz) a la loma central. La carga con siste en un condensado r de
25 wen paralelo con una resistencia de 6000. Las resistencias de diodo y de transformador as
como la reactancia de dispersin pueden despreciarse. La frecuencia es de 60 Hz.
(a ) Calc ular el ngulo de corte.
(b) Trazar a esca la la tensin de salida y la corriente del diodo . Determinar grficamente de este
trazado , el punto de conexin y hallar la corriente de pico del diodo correspondiente a este
punto .
(e) Repetir (a) y (b) empleando un condensador de 75 J-lF en lugar del de 25 J-lF.
17-16. Repetir el Proboanterior siendo la frecuencia de 50 Hz.
17-17. En la seccin 17-6 se dan los coeficientes tpicos de estabilizacin para un regulador monoltico.
La tensin continua no regulada vara en O,5 V, debido a fluctuacione s en la lnea. La corriente
de carga puede variar en 2 A. El pico de variacin de temp eratura respe cto al ambiente de 30 -e,
es de 50 oc. Calcul ar la excursin mxima total de la tensin de salida respecto a la que haya
30 oc.
1718. En la Fig. 17-17 A,. = IO~ , R, = R2 , VII = 6 V, Yel des plazamiento de la ten sin offset de entrada
del Amp-Op es de 10 J-lVrc.
(a) Cul es aproximadamente la tensin de salida?
(b ) Cul es S1 debid o al desplazamiento de la tensin offset de l Amp-Op?
(e) Cul es S1 motivado por la variacin de temperatu ra base-emisor de QI ? Supngase que en
(b) S,= O.

1719. La tensin de salid a V,.,.~ del regulador monolti co de la Fig. 1716 se puede ajustar a un valo r ms
alto de Vo mediante los circ uitos representados. Halla r expres iones de Vo en funcin de V"',O e I Q,
definido en la Fig. 17-16. Qu ventaja tiene (h) sobre (al?
1720. Con el circuito representad o, el regulador de tres term inales y tensin fijada se con vierte en un
regulador de c01!iente. Si la tensin de salida del reguladores de 5 V. s i R = 50, Ys i lq = 10 n/A.
Cul es la corriente de salida //.1 Obsrvese que I L es independiente de la carga . Como puede

Prob lemas

947

r,

R,

r;

R,

R,

'.
R

""

H,

Pro'" t7.20
T

,"

'"

P ro b o t71 9

hacerse 1, independiente de I,} (Sugerencia: vase el circuito (h ) en el Probo 17- 19.)

17-21. Si la tensin de salida VII de un regulador de conmutacin es negativa. se emplea el circuito
desplazador de nivel rep resent ado, en la entrada del amplificador de error de la Fig. 1722.
( el) Cul es la tensin de realimentacin efectiva?
(h) Comprobar que
V.. -I V.... ( I - -=

R.)

R,

Obsrvese que para VIJ < O. RIR. > l.

(c) Demostrar que para unos valores dados de Vo y de V'rl debe elegirse la relacin R/ R. de forma
que
R~

='

I _ 2V..

v....

R,

lo que significa que para una V negativa R/ R.> 1.

(1

H,

'.
H,
l""

<o

R
T

.... ... 1., .21

17 22. (a) La distorsin no lineal provoca la generacin de frecuencias en la salida que no existen en la
entrada. Admitiendoque la curvadinmica puede representarse con la Be. ( 1735), Ysi la seal
de entrada viene dada por

demostrar que la salida contendr un t rmino en continua y otros trminos sencida les de
frecuencias (O. ' rol' 2(1) 2(1):, oo. + w~. y ro. - ro~ .

"

948

Mtcroeearnica moderna

(b) Gener alizar los resultados de (o ) demostrando que si la curva dinmica ha de estar represen tada
por trmino s de orden superior en i b la salida contendr frecuencia s de inte rmodulacin dadas

por la suma y la diferencia de mlliplos enteros de 00 1 y 00 2, co mo por ejemplo 200 12ro2, 2rol002'
300 I ro2 ' etc.
17823. Un transistor suministra 2 W a una carga de 4kQ. La corriente co ntinua de co lector de seal cero
es de 35 mA, y la corriente continua de colector con seal es de 39 mA . Dete rminar en porcentaje
la distorsin de segundo armnico.
1724. La excitacin de entrada de un amplificadores ih = i", sen oor. Demo strar que la corriente de salida
se puede representar por una serie de Fourier que cont enga slo componentes seno idales impares
y compone ntes cosenoidales pares.
1725. (a) Co nsideremos un transistor ideal sin distorsin aun cuando se lleve desde corte al extremo de
saturacin, siendo ve = V" ,.' Comprobar que el rendimiento de conver sin viene dado por
TJ = 25(Vn - - Vm in ) X 100 %
V ce

(b ) Cul es el mximo rendimiento posible y en qu circun stancias se logra?

1726 . Demostrar que en un amplificador ideal de clase B a conrrafase la disipaci n de colector Pe es nula
sin seal (V", = O), va aumentando al crecer V., pasando por un mximo dado por la Ec. (17- 58)
cuando V., = 2Vcc!Tt.
17-27. La simetra especular requiere que la parte inferior de la onda, al desplazarse 180 a lo largo del
eje de tiempos resulte ser la imagen especular de la parte superio r. Esta cond icin de simetra est
repre sentada matemticamente por la ecuacin
i{w l) = - i (w l

11")

(a) Empleando la Ec. ( 17-64) demostrar que un sistema a contrafase de clase B posee simetra

especular.
(b) Demostrar, sin recurr ir a la serie de Fourier, que un sistema a corurafase de clase B posee

simetra especular.
1728. En el amplificador ideal a conrrafase de claseB de la Fig. 17-29 , Vcc = 15 V. y R L = 80. . La entrada
es senoidal. Determinar (a) la mxima potencia de la sea l de salida; (h) la disl pac n de colector
en cada transistor, a la potencia de salida; (c) el rendimiento de conversin; (ti) cul es la mxima
disipacin de cada transistor. y cul es el rendimiento en estas condicio nes?
1729. El amplificador ideal a contrafase de clase B de la Fig. 17-29 est ope rando a la amplitud senoidal
en la que la disipacin es mxima. Comprobar que el rend imiento de la conversin es del 50% .

Ql

t--r~"'
Q2

Probo I7-JO

t r abtemas

949

1'-30. En el circuito representado se puede admitir que la tensin base-emisor se mantiene constante al
valor de conexin V, para todos los valores de polarizacin directa. La tensin de polarizacin est
idealmente representada por dos bateras de tensin kV, siendo Od :5 1. Supongamos que \', = V,sen
rot.

=0,6 V. y V. = I V. esbozar la salida \'0 en funcin del tiempo para k =O, 0,5 Y 1.
Calcular el ngulo de cierre para cada valor de k.
Qu sucede con la dispersin al aumentar V, ?
Qu sucede si k supera la unidad?
Si se aade una resistencia R entre los dos emisores. ,q u suceder si k es mayor que uno?
En (a ) y en (d) el funcionamiento en comrafase. es en clase A. B. AB. o C1

(a) Siendo V,

(h)
(e)
(d)
(e )

Soluciones
de una seleccin
de problemas

CAPITULO 1

CAPITULO 2

1-2

62.5 V.

14

4JmV .

1-6

(tll 41.4 k v zc m .

JH

HUI

110

{uJ p ""

1-12

la) f' = 65K )( 111' 7 c m ', 11 = J. 2lJ x Ilf c m ': 1M " = 2.lUt x ItI" c m "
p = I. lJl x l ' c m '

).14

O.K33 x ltl "

1-16

li"J - 173 rnV .

-1 0

liJ6

1 22

594 mv .

cmvv-s.
11 = 1.45 )( l 'vc m ' ;(bllarnucslra cs intrnseca .

mv.

150 mv : (hJ .'1 4 .6; /( J 2211 ..lA . 1.6 .\ m A , Il.ll mA .

2.'\

(a) -

25

(a l fd12 mA : IhJ 1.42 nA: le ) 46.X Ol A.

2-7

lOO V .

29

(tl1 5 1 mA .

u.v

V; l b IX.9 11 .

2- 11 l (jl 'J.JX V. 2.IJX mW ; Ih) L! rnA; Id 'J,? OlA.

213

410 mW.

2 15 2.K4 mA .
2- 17

(ti )

v,

2) 1)

(/1)

I.'i O H : lbl ."illll .

111" '" II",/rr" .. () I 61: ,'" 5.M mA .

= U.9 V. N, = 3.33 11 ; lhl /,.

23 1

/I)

2-33

(a) 0.0483 sen 111/; ( b) 6.70

235

eh) /1V., = j/1V,.

= 4lJA Ol A. V" = I.O V.

+ 0.0483 sen Oll.

'hi n w.

239

(a )

4 U:

2-41

(a )

- 0.229 pF: IbJ tl.276 pF.

2-43

fu ) IU 7 V; (b! 3.K7 V; Id tU ? V;

lcIJ 4.07 V.

952

Microelectrnica moderna

CAPITULO 3

mv.

3 1

(e ) 9.5

3-5

(b) 0. 10 nA , - 0. 10 nA .

.18

(a ) R,. == 188 en. Re = 0.4 7 kn ; (b) 250.

3 10 20.8 mA, 4.33 Y.

.1 12

(t I) 1.75 mA. 0.732 Y.

JIJ {(l) - 1.99 mA , - 4.09 Y; (b ) - 0.926 mA , - 7. 19 Y.

3 14 (tlI2 .05 mA , 4.4 2 Y; (b ) 2.51 mA , 3.03 V.
3 15 (i) Re = 1.52

xn. R,

= 85. 1 kU ; (b) 3.65 mA , 7. 05 Y.

== 10.1 Y, V..1 = - 5.04 Y; (b) 1.52 kU ; (e) 1.51 kn .

.117

(a ) V..,

.1-21

6.69 Y, 0.33 mA .

.122 (a ) 500 I-'-A . 7 Y; (b) 527 1-'- A, 6.73 Y.

.1-24 (a ) 14.3 Y; (b) 87.8 Y.
.135

(a ) 20

m. 7.5 kU ; (b ) 100 U : (e) 38.

.1.17 R, == ,~

CAPITULO 4

+ ' . + (13.. +

I)R E

.1-44

(b) R'n == 457 kn . R.. = 3 1.5 n: (e) 0.99.

4-4

2.11 Y.

n: (b) 18.6 kU .
s, '" 0.4 kil .

46

(a) 550

48

R D = 5 kn,

410

6.32 Y. 2.92 mA .

412

R 1 = 10.6 MU . RJ

'"

100 kn . R D = 3.8 k .

414

( a ) 2 mA, 4 Y; ( b) 2.15 kn .

416

(a) 20 I-'- A,

3 Y; (b) 3 V.

4 18 V OS l = 4 Y, Vl>5 J = 2 V.
4-20 VDS l

""

2.5 V, VOS J

423

20 I-'-A , 5.8 V .

425

80 JJ-A , 5.2 V.

""

3.5 Y.

43 1 (b ) 26.3 kil .

+ ,,,)/( 1 + JJ-); ( b) 461 n; (e ) 425 n.

441 (b) V.. = ,ul' .nV/I'".O - JJ-J) + '.nO + 1-'-..

4.13 (a ) R s 11 (Ro

CAPITULO 5

54 37.8 ni cuad rado

55

(a ) 2.5 mm ; (b) 1 JJ-m .

57 307 pF.

CAPITULO 6

,.,

11 0111 10, 100 1011 10, 111 111 0000 .

'.J

177, 550, 2052.

Soluciones de una setecctan de problemas

6-4

DE. 2E, 6FO.

66

1.2 s R s 5.56 kil.

68

(a ) R O F F C!: 120 kO ; (b ) RON

s 208

953

n.

613 lb) Y '" A S e.

615 (b ) Y '" ASe.

624

22.

6-25 (a) 52.6 kil .

CAPITULO 7

645

(a)

Y '" (A

654

(a)4 .39 ; (b)

+ S) .
7.1 mW.

656

(al 1.7 V: (b) 27.

662

0.3 V. i h

664

(b)

'"

51.7

~A .

, '" 131.3 ~A .

50; (d 9.63 mw.

667

(e) V(O) '" 0.2 V, V(I) '" 2.746 V; (el) 88 .

6 69

(a ) O; (b ) 43.5 mA.

7-17

(a) 145 ; (h ) 145.

7-18

(a )

80; (h) 60.

7-22 (b) 9.

7-25 8, X" = X. '"

7-26 (h) X 7

",

D,

X I '" X. = D , X l = X h

I . X , '" X. =

X~ =

'"

1, X., = X 7 = O.

D.alJ olh er X = o.

7 28 (b) Tres transistores: QO y Qllienen dos emisores cada uno, Q2 liene dos emisores .
7-33

Y, = W~

7-36

(ti )

+ W J + W!W.W. +

7-39 (a ) Y. = DeSA

CAPITULO 8

W,W,W~ ,

to. l b) 7.
+ DeS A + DCBA + DcBA + DeB A + DeBA + DCSA .

6; (b) 4.

741

(a )

742

(a) 7;

85

0.3 V. 2.7 V, 533 mV.

{b)3; (e l 6, 4; (d) 1024.

8-20 (b) Un impulso, N - 5.

CAPITULO 9

821

lh) 2.

829

(n)

8J6

1.91:1 s.

9 12 (11)

N = 4.

IH l~ :

lh ) 3606 : Id 101000101 000.

9- 16 (al 0.397 mil': lb) 0.492.

CAPITULO 10

101

(CI)

UU kU : lb) 42.3 C.

10 2

(/11 0.8 5 mA: (b) {j",,, , '" 1145. 13",," '" 9 1.

954

Microelectrnica moderna
14, 1 kIL (h ) 0. 192')( .

10-.1

(a)

104

(/.)""~ = 0.459

105

(a ) In

lO-6

(a)

10-7

1.12 kH .

==

tc-

mA. (1.. )""" '" 0.462 mA .

== O.24H rnA :

{/JI 2 1.0 kn.

7H I kO: {/JI - 1.95 V.

(J.(}54 1 mA: (M O.554'h .

10 8

(ti)

10-11

1.] 1 kn.

10-12

UI kH .

10-15

(11 ) HU, kl!:

10-16

( II )

(h )

O.07/k.

10 .6 kH: ( b ) O.tlH'lc .

HI-17 Id) [{Ji/(m

4{J,.

+ 2)J [(F, , - - 2V",jI RJ;

(1)) 44 . 15 kn ; {e ) 30re.

IO-HI 111 11, = 1.21 mA. 1" == fd ) mA. V" == 9.3H V ; 1M l e == 1.07 mA. Vo _ ~
9.59 V.

10-19

(11) 1, = 1.5 1 mA. 1,. == O.U I2 mA . V"

O.O()29 mA. V" = 6.5 1 V.

= 6.H3 V ; (b) 1, =

J.57 mA. 1"

10-2 1 (u ) I' l' '" 5.355 mA. Vn l' '" 3.97 V; (h)9.nH kH ; (d .36 V 5: V. r 5: HAll V.

10-23 541l k .
10-24

1"

= I. ~ = 0. 27 1 mA . 1.-. = O.1l2H7 tu A .

10-25

(11)

2 1.] kf l : (M 152 p.A :

1U-26

17 kU .

10-27

4 kf! .

10 28

100 /-lA.

10-29

(11)

10-30

II>(! == 2.1198 mA. V" _I"Q = 7.5 5 V. V.;_, ,,, = - 0 .49 1 V .

(-)

2() p.A .

1.8 5 V; Ibl 15.95 V: (d -2 V.

10-31 2.083 5: 1"", es 2. 113 mA . 7. 18 ~ V"_' l' :S 7.93 V.

10-32

s, =

1.4 1 Mn .

R~

== 108 kn . R"

2. 17 kn . N,

1.43 k.

kn.

1035

A ,- == - 43.78. R, '" 30425

10-36

(a )

6 k :

10-40

(a )

104 2 kil ; I/JI 0.924.

10-41

(a )

3.96 kO : (M A , = 0 .981l. R . == 52

10-43

(a)

A, = -20.7 . U, = 15.7 kf}; ( b) - 21.2

1044

(11) A , == - 20 .9. R == 33,9 kit - 2 1.4 5: A ,_ 5: - 19.2: (b) R"

5 kil.

1053

(11 )

(b)

- 8.80:

- l i l A ; (e ) - 80 .

(b)

R.. = 92.84 kft

n: ==

n, U;, '"

lO-57

(11)

- .58: (b) - 6.97.

10-58

(11)

36.2 k . ( b) R" = 976

10-61

An == -4n. J , A " == - 34.7. A, = 1398.

10-62

(a) -

10-65

(a)

950 H.

38. noo: (b) - 48 .500; (d - 44.2no.

25.J kH : (b) 126 .8 V.

A v :S -18 .7.

13.65 kn .

1054 (a) 0.550; (h) Ro' == 789 . R:. = 44 1 H.

n. R;. ==

5 1 n.

:<o .

R;.

SO/UciOIlf:S de filia seleccin de problemas

1067

f ll )

1071 ftl )

A,I

=:

- 49.75. A . : '" - 0 .9X5: (b I 49 .0 .

A. , =

R:. =

955

- 9 .8X. A n = - 20 . A "
XI7 U .

= 0 .111 6: fM A . ,

16 1.2;

(l")

R.,

= 976 .

10-74

Re = 125 kU . R, = 1.25 MU .

10-75

(a) 5000 sen ( 21t x 10 1)1 + 0.75 sen 120 n' mV ; (b) - 5aDO sen ( 2n x 103)1 +
0.75 sen 1201t/ mV.

10-7X

(ti ) ~'..,

= A t>",( V ,I2)( 1 + I /CM RR ). 1.'..1 = - A"." lV,nJn - I /CM RR ): (h ) V.. I =

A" "f V'/2J( - 1 + I /C MRR) . PO': = A I>..,{ V.l 2J(1 + If CMRR) .

1082 A"'I = - 111..15. A, '1 = - 0 .36 1. CM RR = 34.3 dB .

CAPITULO 11

10 -84

((t )

- 2 V ; fb) - 1.1175 V .

10-85

(ti )

- 1.25 V: lbl - 18.75 V.

11-2

I/ [(R .

11 -5
11 7

11 n rlC( 1 + .:",R i.) + R;.C ], siendo R I . - RI. II R c

l/ IR;, + RJC I . sie ndo R: ... RDII [T.- + ( 1 + ~)R\J .

JI'

= 2.5 M Hz,f1 = 400 MH z.

11-13

- 43.8. 77. 0 M rad/s.

11-15

- 97. 1. 2. 17 M Hz.

1117

- 333. 1JO .4 MIIz.

111 8

0.82. HU MH z.

11-20

- 7.U4. 3.77 MH z.

1126

fal

11 -30

ftl ) 286f) , 3.3X M Hz : (bl IR.O MH z.

ti l = (R , + R:JC: + f l - AlR ,C ,
fe) .\ '" f In RO f 1 :t jV3l.

ti :

11-32 ((1 1 2R7U. J.(i l MH z; Id JI I MH z.

11-35

- 1340 . 32. 1 kH /..

3211. 342 k H z : (h) 5.3 1 M H?.

11 -.' 11

( ti )

11-42

l a ) 4 17.

439 kH z: (b) 2.21 MH z.

1145 lb) 2 MH z.

CAPITULO 12

11-47

fCl )A ., '" 50. A, : = - S. A" = 3. l m

333 kH z : (11 21l k Hl.: Id) Itl.95 k Hz .

11-49

(a) 1331; ( b) 455 kH z (di agrama de Bod e ], 303 k Hz (pol o dominante].

11-5U

(a )

11 -54

lal 2.M H z ; (h , 4. 16% : fl' l 416 H z.

12-4

(a) Am plificador de corriente; (b) R, - 10 ~1 , R" -

12-6

I tI)

129

1/l1 24U mv : 1M

12- 19

1.112 mV.

2 mA .O V : (11 ) 0 .594 p.F: (d 6 p.F : lt/)

r, '"

=:

e"

20 k Hz , lu:

= 0.6 ..F.

00 ,

=:

Itl7 k Hz. / m

el, =:

6.6 .tF.

A, - 75.

- 2IKI(', .- v,I: l b) 1211.

I.~U

mV.

12- 21 ( a) Serie-se rie; ( e) A" , - - 6.57, T - 6.57 x 10'. A f

U X MI L U" I =: 4XO MU : (1' ) - In '11 ,

- fo-'

U; ( ti) Rtf -

956

Microelectrnica moderna
1224

- 93.6. 219 n .

12-29 (nI T = 0.925 . Afl l _

1231

(a )

= 20.6. A = la )
t

; (b}2 .70

xn.

T = 7. 12, A" I. = 181, A t , = 22.3 ; (b) 5.03 O .

12-32 (a) Serie-serie; ( e) A -0.2950 . T -18.2 ;(d) 2830.

CAPITULO 13

131

(a) 300 kHz, 167 Hz; (b) sin realimentacin 24.5 MHz, con realimenlacin 25 MHz.

"" 4

(a) Inestable; (b) - 20 dB , - 45.

137

(a)

71.6 d B: ( b) 61.6 dB ; (d 30 dB .

13 10

(ti)

2 krad/s ; (b) el resu ltado difi ere en media octava

13 11 (j) 25 rad/s ; (b)

13 14

Wl

= 1.58 krad /s , e, = lO' rad/s .

Aprox imadame nle 45% .

1317 43. 1. 59.2\ 65.5, 69.9 , 76.3.

1322

{(j)

0.858 Mrad/s , 3. 16 Mrad /s: (b) ( -2.0 1 x 10")(1

1327

(a)

1.56 Mrad/s. 37.0 Mrad /s: (b ) ( - 19.3 x IO"){I

::!:

)3 .62) rad /s; (e) 25.3.

::!: jl.504)

rad/s ; (e) ... 55_

13-37 (a ) R , = 5.43 Mn . R" = 333 kO, v,Ji. = - 3200 ml ; ( c) In 1F(1 2.66 + 3930Cd
MHz; {(/) 4.05 pF .

CAPITULO 14

14-1

(a)

144

(b )5 ; !.

14-7

(a )

- 1620; (bl R, = 9.3 MO , R" '" 2.7 Ml .

148

(a)

A" AI = - 1600. CM R R = 75.5 dB , R" = 3.33 Ml.

141 0

(j)

99 dB : (el 13 pF .

1416

(b ) 5.98%.

1425

- 1200.

143 kO : (b ) 500 kl : (e) No .

1427 (el) lOO rad/s: ( b) 66.5: (e) 500 rad /s .

CAPITULO 15

1430

(ti)

632 MO; (b) 98 pF.

18.5 rad/s ; (1JJ T> 10 - l s,

1434

(a )

1448

(el 126 dB .

155

(Il )

6.13 kn : ( !J) 13.0 us : (e) 30 kO . 430 pF .

15 7

6.56 kn. 65 pF.

159

(a )

100 rad/s, 10' rad fs : (b) 1.2 x lO' rad/s .

15 11 (11) 3.0 pF . 13.9 pF ; ( b) A v = lOO.

1513

W"

= II V( L , + L ~) C . A y = L:lL, .

15 16 w = 9. 14 Mrad/s . A, = 11 9.
15 18 R/R ,.
1519

15.9 kH z. R m in = 476 n.

15-24 0.70 tS. 2.44 ts .

1526 (a) 539 ns.

Soluciones de una seleccin de problemas

i n. 5.77

15-28

1.44

1536

5 V . 4.3 V. 99 kO .

15 38

(a) 15. 3.73 V; (b) VII < R l V./ R I

957

kO .

1541 (b) TI = (2R 2RCIR.)[V'/(V..

Vsll,f = (R,/4R 2 RC)[ 1 - (Vs!V,,)l].

1544 (/) 1.98 V, 5 V; (b) 1.6 V.

1553

(a ) 9

~ F;

(b )

1.1 x IO - l %; (e) 9 pF, 1.1 x 10- ]%.

1554 ( b) 2, 1.

CAPITULO 16

164

(a) A . - - 1 con el interruptor cerrado, A . - +1 con el interruptor abierto.

16-6

(1) V N _ I = WN- ~ = W N- l = V,J 12.

167

(b) VRI2R . - VR: (e) V1I /4R ,

168

(a) R' - 128.5 D . Las resisten cias binari as crecientes son 2 1s D , 2 14 D, 2 lJ D , 2 12 Q,

2 11 n, 2 10 n, 2 9 n, y 28 n correspondientes para los LSB, .... MSB; (b) 77. 8 mA;
(c) 39.2 mV.

16 16

(a ) 9; (h) 6 .

V.J2; (ti) - V,J8.

16 17 {nI 9; (b) 6.

CAPITULO 17

1638

(b) L = R 2 CJR IR2RL ; (e) 1 f'H :se t: 5 .tH.

1643

(b) C = CL; (e) R = R L .

1655

(a )

1658

(e) 1.55 kO, ~ 8 .

17 '

(n) 1.6 A ; (b ) 1.02 A ; (e) 80 V, O; (d) 56.6 V.

R ' VmIR, O; (b) O. - R ' VmIR (e) (R '

R)V.tR.

R) V,,/R , - V",; (d) Vm, - (R '

17 11 (b) V"" 2 V"" 2 V"" Y2 V", son las mximas tensiones a travs de Cl' (l. C;. y C
respectivamente. do nde V", es el valor pico de la ten sin aplicada. El pico de la ten'
si6n inversa para cada diod o es 2 V""
1714

(b) 86. 1

+ 4.85 x 10- .1 co s( 1007l1.

1715 (a) 100; (b)

1717

~4 ,

- 269) V; (b) 3.98 x 10- ' .

0.452 A ; (e) 93.4, 62, 0.835 A.

112 mv.
~vrc ; (e)

V; (b) 20

17 18

(a) 12

17 19

(a) Vo = f ,fi2

1723

12.65.

V'<B ( 1

- 0.05

vrc.

+ RIR I).

1728 (a) 28.1 W ; (b) 3.84 W; (e) 78.6% ; (dJ 5.70 W , 50% .
1730 (n) 37, I7S, O.

mi ento cua litati vo d e las pr opi edades de un sem ico nductor hasta
la com prens in d el func ionam iento de elementos en es tado s lido y
apre nde r a co m binar stos para
fo rmar c irc uitos integrados. A lo
largo de la obra se est ud ia un a
gra n variedad d e chips int egrad os
y cmo se fabrican, y pod er conoce r las funciones di gitales o analgicas q ue desempea un ch ip.
Para completar la teoria d e estos
ele mentos se hacen referen cias a
c hips especificos comercialmente
adquiribles y qu e realiz an la funcin desarrollada en el texto .
La atencin prestada al aspecto
pedaggico se reflej a en la explicacin del comportam iento de los
dispositivo s, ci rc uitos y sis t ema s,
ast como en el contex to en q ue se
est ud ian sus functonamientos espec ificos. Se han int rod ucido los
nuevos concep tos em pteando las
tcnicas a naliticas conocidas y el
desarroll o de nu evos mtodos de
anlisis se basa en concept os ya
co nocidos, con lo q ue no se pro duc e ningn vacio al tom ar cont acto co n las innovaciones .
Una parte muy importante de la
ob ra la constit uyen lo s grficos y
esq uemas de c ircuitos qu e c on
gr an pr ofusin aco mpaan y ayu dan a entender el t exto.
Cada c apitulo fin aliz a con un os
t ema s de repa so que permiten al
est udiante com proba r el nivel de
com prens in del t em a y son una
buen a ayuda para resolver lo s 800
problema s qu e figuran en un
apndice . En ot ro se ofrece la solucin de algunos d e dichos problemas.
Dejando aparte su contenido,
especficament e enc aminado a la
enseanza, es indudable que
co ns t ituye ta mb in un valioso auxili ar para ingen ieros, c ientfico s y
pr of esion ales d e ca m pos afi nes a
la in genieoa elctrica y de co m puta do ras .