LOGIQUE SEQUENTIELLE

A). INTRODUCTION :
1°) Définitions :

a) Logique Combinatoire :
Un circuit est dit combinatoire lorsque l'état des sorties ne dépend uniquement que de l'état des
entrées.

e1 S1
Circuit
e2
Combinatoire
e3 S2

S1 = F (e1, e2, e3) ; S2 =F (e1, e2, e3)

b) Logique Séquentielle :
Alors que pour un circuit séquentiel, la sortie dépend des entrées, et d'une variable interne. Cette
variable interne étant souvent la sortie précédente.

e1 S1

e2 Circuit

e3 Combinatoire S2
x Sx

Circuit
Sequentiel

S1 = F (e1, e2, e3, x) ; S2 =F (e1, e2, e3, x)

2°) Conception d'un circuit séquentiel :

On désire réaliser un circuit Marche-Arrêt avec 2 boutons poussoirs ma et ar. Si on appuie sur ma,
la sortie passe à 1. Elle ne reviendra à 0 que si l'on appuie sur ar.
c) Tableau de fonctionnement :

ma ar S
0 0 0
1 0 1
0 0 1
0 1 0
0 0 0

d) Problème :
• Pour ma=ar=0 on a 2 combinaisons différentes pour S=1 et S=0

JFA07 1 Logique Séquentielle

 On ne peut donc pas résoudre ce problème en utilisant la logique combinatoire.
Mais, on remarque que si l'on tient compte de l'état de la sortie à l'instant précédent, on peut
résoudre le problème.
3°) Table de vérité :
On appelle St-1 la sortie précédente.
St-1 ma ar St
0 0 0 0
0 1 0 1
1 1 0 1
1 0 0 1
1 0 1 0
0 0 1 0
0 0 0 0

4°) Tableau de karnaugh :

St-1 / ma.ar 00 01 11 10

0 0 0 X 1

1 1 0 X 1

St

S t = ma.ar + S t−1 .ar

S t = ar.(ma + S t −1 ) ou
Sn +1 = ar.(ma + Sn )

5°) Logigramme :

ma
2 1 3

2 & 3
S

1 2
ar
1

B). Les bascules :

1°) Définitions :
Une bascule est un circuit susceptible de changer d'état binaire sur commande et de conserver cet
état jusqu'à l'apparition d'un autre signal. Ce circuit constitue donc une mémoire. Une bascule
comporte au moins deux entrées, l'une pour la commande, l'autre pour la remise à zéro.
Une bascule est un circuit, dont le rôle consiste à conserver l'apparition d'une information fugitive,
même lorsque celle-ci disparaît. C'est une mémoire élémentaire.

JFA07 2 Logique Séquentielle

 2°) Bascule R.S. :
La bascule R.S. dispose de deux entrées R et S et d'une sortie Q.
L'entrée R (Reset) est le signal d'effacement de la mémoire (Q = 0).
L'entrée S (Set) reçoit l'information fugitive à mémoriser, la sortie Q passe à 1.
a) Symbolisation :

1
S S Q 3 Q

2 4
R R Q/ Q/

b) Table de vérité :

R S Qn
0 0 Qn-1 Etat mémoire
0 1 1 Mise à 1
1 0 0 Mise à 0
1 1 X Dépend du constructeur
Qn = R.(S + Qn-1)
c) Table des excitations :

Qn-1 Qn S R
0 0 0 X
0 1 1 0
1 0 0 1
1 1 X 0

d) Réalisations :
A l'aide de portes NON OU :
Q n = R.(S + Q n-1 )

Q n = R + (S + Q n-1 )
e) Logigramme :

1
S
2 1 3
Q'

R
2 1 3
Q

JFA07 3 Logique Séquentielle

 f) Table de vérité :

R S Qn+1 Q’n+1
0 0 Qn Q’n Etat mémoire
0 1 1 0 Mise à 1
1 0 0 1 Mise à 0
1 1 0 0 Dépend du constructeur

g) Remarque :
Q'=Qn si R et S <> 1
h) Chronogrammes :

A l'aide de portes NON ET :

Q n+1 = R.(S + Q n )

Q n +1 = R.(S . Q n )

JFA07 4 Logique Séquentielle

 i) Logigramme :

j) Table de vérité :

R S Qn+1 Q’n+1
0 0 Qn Q’n Etat mémoire
0 1 1 0 Mise à 1
1 0 0 1 Mise à 0
1 1 0 1 Dépend du constructeur

k) Remarque :
Q'=Qn si R et S <> 1
Ce qui permet de supprimer une porte logique.
l) Schéma en logique négative :

JFA07 5 Logique Séquentielle

 m) Table de vérité :

R S Qn+1
0 0 1 Dépend du constructeur
0 1 0 Mise à 0
1 0 1 Mise à 1
1 1 Qn Etat mémoire

n) Circuits intégrés :
SN74279 ; SN 74118
o) Chronogrammes :

JFA07 6 Logique Séquentielle

 p) Schéma d'un anti-rebonds

C). Différents types de déclenchements de bascules :

1°) Asynchrone :
On remarque précédemment que la bascule change d'état que lorsque R ou S changent d'état. On
dit alors que la bascule a un fonctionnement asynchrone.
2°) Synchrone :
Une bascule fonctionne de manière synchrone lorsque ses sorties changent d'états à la cadence
d'une horloge.

JFA07 7 Logique Séquentielle

 3°) Différents modes de fonctionnement des bascules synchrones :

a) Constitution :
Une bascule synchrone est en fait constituée de deux bascules : une maître et une esclave. La
bascule maître effectue l'enregistrement des entrées, la bascule esclave l'affichage sur les sorties.

b) Bascule Maître - Esclave :

L'enregistrement des entrées par le maître se fait sur le niveau haut du signal d'horloge, l'affichage
sur l'esclave se fait sur le niveau bas de l'horloge.
Symbolisation :

c) Bascule sur Niveaux (Haut ou bas) :

L'enregistrement se fait sur le niveau correspondant de l'horloge (Haut ou Bas) et l'affichage se fait
aussitôt après.
Symbolisation :

JFA07 8 Logique Séquentielle

 d) Bascule sur Fronts (Edge triggered)(Montants ou Descendants) :
L'enregistrement se fait sur le front correspondant de l'horloge et l'affichage se fait aussitôt après.
Symbolisation :

e) Bascule à auto-blocage (Edge triggered with Data Lock-out) :

L'enregistrement se fait sur le front Montant de l'horloge et l'affichage se fait sur le front
Descendant.
Symbolisation :

JFA07 9 Logique Séquentielle

D). LA BASCULE D :
1°) Principe :
Pour se débarrasser du problème de l'indétermination, il suffit de placer un inverseur entre les
entrées R et S. Cette entrée est appelée D dite de DONNEE et le signal d'entrée d'horloge H
synchronise la mise en mémoire de l'entrée D.
La sortie Q ne change d'état, en fonction de D, qu'au moment actif du signal d'horloge H.
2°) Schéma :

Particularité : S = D et R = D , on ne peut donc pas avoir S=R=0, pour la mise en mémoire ; donc
on réalise l'état mémoire avec H an niveau inactif.
3°) Table de vérité :
D'une bascule à niveau haut :
H D Qn+1 Qn+1
0 X Qn Qn Etat mémoire
1 0 0 1 Mise à 0
1 1 1 0 Mise à 1
Q n +1 = D n

JFA07 10 Logique Séquentielle

 4°) Symbolisation :

5°) Entrées Supplémentaires :

Des entrées supplémentaires de remise à 0 (R) (Clear) et de mise à 1 (S) (Preset) peuvent se
trouver sur une bascule D. Suivant les circuits, ces entrées peuvent être agir de manière synchrone
(fonction de l’horloge), ou de manière asynchrone (Indépendamment de l’horloge), sur les sorties.
a) Symbolisation :

b) Table de vérité :
D'une bascule à niveau haut et entrées supplémentaires asynchrones:
S R H D Qn+1 Qn+1
0 0 0 X Qn Qn Etat mémoire
0 0 1 0 0 1 Mise à 0
0 0 1 1 1 0 Mise à 1
1 0 X X 1 0 Mise à 1 asynchrone
0 1 X X 0 1 Mise à 0 asynchrone

JFA07 11 Logique Séquentielle

 6°) Circuits intégrés :

Type d’Horloge Référence

Maître Esclave
Niveau Haut 7475, 74100
Niveau Bas
Front Montant 7474, 74171,
74174, 74175
Front Descendant
Auto Blocage

7°) Chronogrammes :

Corrigé des Bascules D à commutation sur niveau HAUT

H

D t

Q t

Corrigé des Bascules D à commutation sur Front Montant

H

D t

Q t

JFA07 12 Logique Séquentielle

 Corrigé des Bascules Maitre - Esclave
H

D t

Q t

H Corrigé des Bascules D à Auto-Blocage

D t

Q t

8°) Utilisation :

a) Télérupteur :

b) Diviseur de fréquence :
On désire réaliser un diviseur de fréquence par 8, comment réaliser ce diviseur à partir de bascules
D?

E). LA BASCULE JK :
1°) La bascule JK synchrone :

a) Principe :
Une autre méthode pour palier à l'inconvénient de l'indétermination de la bascule RS consiste à
mettre en entrée deux portes NAND que l'on bouclera sur les sorties complémentaires.

JFA07 13 Logique Séquentielle

 b) Schéma :

J
& & & Q

K
& & Q/

&

c) Symbolisation :

4 7
J 1J Q
5
H C1
1 6
K 1K Q/

d) Fonctionnement :
- Une entrée d'horloge qui valide les entrées J et K
- Une entrée J de mise à 1 (synchrone), prise en compte qu'au moment donné de l'horloge.
- Une entrée K de mise à 0 (synchrone), prise en compte qu'au moment donné de l'horloge.
- Deux sorties Q et Q inverses l'une de l'autre.
e) table de vérité :
Pour une bascule niveau haut
H J K Qn+1 Qn+1
0 X X Qn Qn Etat mémoire
1 0 0 Qn Qn Etat mémoire
1 0 1 0 1 Mise à 0
1 1 0 1 0 Mise à 1
1 1 1 Qn Qn Inversion (TOGGLE)

Equation :
Qn = J.Qn-1 + K .Qn-1

JFA07 14 Logique Séquentielle

 f) table d'excitation :

Qn-1 Qn J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

g) Entrées suppléméntaires :
On peut avoir aussi des entrées supplémentaires :
- Une entrée Pr (Preset) ou S (Set) de mise à 1 de Q (asynchrone) (indépendante de
l'horloge), active au niveau haut.
- Une entrée Cl (Clear) ou R (Reset) de mise à 0 de Q (asynchrone) active au niveau haut.
On a alors le symbole suivant :

2 7
Pr
4 S Q
J
5 1J
H
1 C1
K
3 1K 6
Cl R Q/

2°) Circuits intégrés :

Type d’Horloge Référence

Maître Esclave 7472, 7473,
74104, 74105
Niveau Haut
Niveau Bas
Front Montant 7473, 7479,
7478, 74107,
74109, 74112,
74113, 74114,
74115
Front Descendant 74276
Auto Blocage 74110, 74111

3°) Chronogrammes :

JFA07 15 Logique Séquentielle

 CORRIGE
Comparaison des différentes Bascules JK
H

J t

K t

Q t

Maitre-
Esclave
Q t

Niveau
Haut
Q t

Niveau
Bas
Q t

Front
Montant
Q t

Front
Descendant
Q t

Auto -
Blocage
t

JFA07 16 Logique Séquentielle

 Bascule JK Synchrone Active sur Fronts Montants
H

Pr t

Cl t

J t

K t

Q t

Q t

4°) Utilisation :
- Vérifier la table de vérité précédemment obtenue. - câbler la bascule JK en diviseur par 2.
- Réaliser un diviseur de fréquence par 8 avec des bascules JK.

JFA07 17 Logique Séquentielle

JFA07 18 Logique Séquentielle
 Schéma du montage anti-rebonds

Schéma :

Chronogrammes :

JFA07 19 Logique Séquentielle

JFA07 20 Logique Séquentielle
 Déclenchements en fonction de l'horloge
H

Bascule Maitre Esclave

H1

t
H2

t
Bascule Niveau Haut
H1

t
H2

t
Bascule Niveau Bas
H1

t
H2

t
Bascule Fronts Montants
H1

t
H2

t
Bascule Fronts Descendants
H1

t
H2

t
Bascule Auto Blocage
H1

t
H2

JFA07 21 Logique Séquentielle

 Chronogrammes Bascules D

Bascules D à commutation sur niveau HAUT

H

D t

Q t

Bascules D à commutation sur Front MONTANT

H

D t

Q t

JFA07 22 Logique Séquentielle

 Bascules D Maitre - Esclave
H

D t

Q t

Bascules D à Auto-Blocage
H

D t

Q t

JFA07 23 Logique Séquentielle

 Chronogrammes Bascules JK

Comparaison des différentes Bascules JK

H

J t

K t

Q t

Maitre-
Esclave
Q t

Niveau
Haut
Q t

Niveau
Bas
Q t

Front
Montant
Q t

Front
Descendant
Q t

Auto -
Blocage
t

JFA07 24 Logique Séquentielle

 Bascule JK Synchrone Active sur Fronts Montants
H

Pr t

Cl t

J t

K t

Q t

Q t

JFA07 25 Logique Séquentielle