ELECTRNICA DIGITAL

23-I-2014

PREGUNTAS TERICO PRCTICAS:

1. Determinar el valor decimal de los nmeros expresados en Complemento a 2 .
(0.25 puntos).

10011001 10011000 01100111 12^6+12^5+12^2+12^1+12^0 -103.

01110100 12^6+12^5+12^4+12^2 116.
10111111 10111110 01000001 12^6+12^0 -65.
2. Determinar el valor de las sumas, en decimal, si los nmeros estn dados en
Complemento a 2. (0.25 puntos).

10001100 + 00111001 11000101 11000100 00111011

12^5+12^4+12^3+12^1+12^0 -59.
11011001 + 11101000 11000001 11000000 00111111 -63.
3. Indicar qu es lo que aparece en las salidas del siguiente esquema. Qu nmero, en
decimal, se obtiene? (0.25 puntos).

La operacin que se realiza es la suma de dos nmeros de 8 bits cada uno, para
lo cual hacen falta dos sumadores de 4 bits, en cascada.
A 10111001
B 10011110
A + B 101010111 343 en binario natural.

La salida correspondiente al sumador Low-order adder es: 0111 con C4= 1.

La salida correspondiente al sumador High-order adder es: 0101 con C4=1.
4. El CI 74HC42 es un decodificador BCD-decimal. Indicar cuales son sus salidas, si a la
entrada se aplica la forma de onda dada. (0.25 puntos).

5. Cuando a la salida de de cada una de los decodificadores de la figura el valor es HIGH,

qu valor binario debe haber en las entradas? MSB es A3. (0.25 puntos).

Para el caso (a) A0 =0; A1=1; A2=1; A3=1.

Para el caso (b) A0 =0; A1=0; A2=1; A3=1.

6. La forma de onda dada, es la correspondiente a las entradas de un multiplexor. Dibujar

la forma de onda de la salida Y. (0.25 puntos).

7. Resolver las salidas si las entradas son las siguientes: (0.25 puntos).

8. Cul es el contador indicado en la figura? Ascendente o descendente? Sncrono o

asncrono? (0.25) puntos.

Se trata de un contador scrono ascendente de 2 bits. Mdulo 4.

Nombre y apellidos:
ELECTRNICA DIGITAL
23-I-2014
EJERCICIO1: (1 punto)

Para disminuir la ingesta de cafena durante el periodo de exmenes, un grupo de

alumnos de 3 de grado en Ingeniera Electrnica Industrial y Automtica de la EUITI
decide realizar el "caf electrnico". Lo que quieren hacer es detectar si el alumno se
queda dormido mientras estudia por la noche, en tal caso y segn la hora que sea, hacer
sonar una alarma para despertarle. Para detectar si est dormido ponen un circuito
detector de movimiento en su mueca, de modo que si la mueca est quieta durante
ms de 10 minutos, se activar la seal Q10 (Quieto 10 minutos). Esto ser una seal
inequvoca de que se ha quedado dormido, ya que durante 10 minutos el alumno no ha
movido la mano para escribir, ni para de pasar de pgina. Sin embargo, la seal Q10 no
siempre se usar para despertar al alumno. Si estamos entre las 4am y las 6am, no le
despertaremos para que descanse un poco. Por otro lado, independientemente de la hora,
si el usuario lleva media hora durmiendo, siempre se le despertar para que decida si
quiere seguir estudiando o realmente quiere irse a dormir en la cama y no en la mesa. La
seal que indica que lleva media hora quieto se llamar Q30 (Quieto 30 minutos).
Resumiendo, las seales que entran a nuestro sistema son:
Q10: vale '1' si el alumno lleva 10 minutos o ms quieto, si no Q10='0';
Q30: vale '1' si el alumno lleva 30 minutos o ms quieto, si no Q30='0';
M4: vale '1' si son ms de las 4am, si no M4='0';
M6: vale '1' si son ms de las 6am, si no M6='0';
La seal de salida A (alarma) se activar a nivel alto.
Se pide
a) Realizar la tabla de verdad de la seal que controla la alarma (A) a partir de las
seales de entrada Q30, Q10, M4y M6.
b) Obtener la expresin reducida en suma de productos, y producto de sumas
c) Dibujar el esquema en puertas de estas expresiones

Electrnica Digital. Ejercicios. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:

SOLUCIN

Electrnica Digital. Ejercicios. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:
EJERCICIO2: (2 puntos)

Disear un contador que realice la secuencia de cuenta binaria irregular que se muestra
en el diagrama de estados siguiente. Utilizar FF tipo JK.

SOLUCIN

Electrnica Digital. Ejercicios. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:

Electrnica Digital. Ejercicios. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:
EJERCICIO3: (2 puntos)

Se tienen dos depsitos de agua de los que se quiere conocer en cada momento el nivel
de agua del que est ms vaco, y la diferencia de nivel respecto al mayor (en valor
absoluto).
Para conocer el nivel, cada depsito tiene 7 sensores distribuidos a lo alto del depsito.
Cada sensor dar un '1' lgico si est cubierto de agua, y un '0' lgico si est al aire.
La salida se dar mediante dos displays de 7 segmentos, uno para indicar el nivel del
ms vaco, y otro para indicar la diferencia.
Como se tienen 7 sensores para conocer el nivel, el rango de valores va desde 0 a 7. Se
supone que ningn sensor va a fallar, por lo tanto, si un sensor indica un '1' lgico, todos
los sensores que estn debajo de l darn un '1' lgico (pues el agua los cubrir
tambin).

Se pide realizar el diagrama de bloques del circuito:

Para el diseo se podr emplear cualquiera de los siguientes bloques sin necesidad de
describirlos en puertas (no todos son necesarios): multiplexores, sumadores,
codificadores, decodificadores, demultiplexores, comparadores y decodificadores de 7
segmentos. Todos ellos de uno o varios bits. Adems se podr emplear cualquier tipo de
puertas lgicas. Cualquier otro bloque deber ser descrito en funcin de los bloques
citados o en puertas.
Es muy importante indicar todos los nombres de cada seal y su ndice (o peso lgico).
Se valorar la reduccin de componentes del circuito y la sencillez.
SOLUCIN:

Electrnica Digital. Ejercicios. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:

Electrnica Digital. Ejercicios. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:
ELECTRNICA DIGITAL
23-I-2014
LABORATORIO:
1. Analizar el siguiente cdigo en VHDL. Con qu circuito integrado se corresponde?
Por qu? Cules son las entradas? Cules son las salidas? Cules son los
terminales de control? (3.5 puntos).

LIBRARY ieee ;
USE ieee.std_logic_1164.all ;

entity circuit is
port (e: in bit_vector (3 downto 0);
s: in bit_vector (1 downto 0);
d: out bit_vector (3 downto 0));
end circuit;
architecture rtl of circuit is
signal t : bit_vector(3 downto 0);
begin
t(3)<=s(1) and
t(2)<=s(1) and
t(1)<=not s(1)
t(0)<=not s(1)
d<=e and t;
end rtl;

s(0);
not s(0);
and s(0);
and not s(0);

SOLUCIN
Entradas al CI: e (4 bits)
s (2 bits)
Salidas al CI:

d (4 bits)

Terminal de control: e (4 bits de entrada) es un terminal de control, debido a que si e es 0, la

salida total ser 0 (es un enable).
Funcionamiento: es un DECODIFICADOR de 2 a 4.

Electrnica Digital. Preguntas de Laboratorio. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:
2. Ante las entradas propuestas en la figura, es correcto el funcionamiento? En caso de
no serlo, qu acciones realizaras para detectar el error? (3.5 puntos).

Para las entradas de salida habra primeramente que conectar las cascading inputs.
Conectndolas en su modo por defecto (A<B y A>B a GND y A=B a Vcc) nos
encontramos con:
A 0100
Con lo que el LED que debiera estar encendido es el A>B.
B 0011
Al estar mal, se deberan comprobar de nuevo todas las conexiones, con, por ejemplo,
multmetro en mano. Habra que mirar primero qu es lo que pasa con las conexiones
de A2 y B2, despus A1 y B1 y por ltimo A0 y B0.
3. Analizar el funcionamiento del CI 74F366 qu operacin se implementa? Cules son
las entradas? Cules son las salidas? A qu nivel son activas? Qu quiere decir Z?
(3 puntos).

Electrnica Digital. Preguntas de Laboratorio. Curso Acadmico 2013-2014. Convocatoria ordinaria.

Nombre y apellidos:

Son 6 inversor con entrada tri-estado.

Los enables son activos a nivel bajo.
Z quiere decir estado de alta impedancia (las salidas se ponen a circuito abierto para
que otro Circuito Integrado se pueda conectar al mismo bus de salida).

Electrnica Digital. Preguntas de Laboratorio. Curso Acadmico 2013-2014. Convocatoria ordinaria.